JP2017010359A - Lsi検証解析装置及びlsi検証解析方法 - Google Patents

Lsi検証解析装置及びlsi検証解析方法 Download PDF

Info

Publication number
JP2017010359A
JP2017010359A JP2015126501A JP2015126501A JP2017010359A JP 2017010359 A JP2017010359 A JP 2017010359A JP 2015126501 A JP2015126501 A JP 2015126501A JP 2015126501 A JP2015126501 A JP 2015126501A JP 2017010359 A JP2017010359 A JP 2017010359A
Authority
JP
Japan
Prior art keywords
coverage
unit
verification
function
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015126501A
Other languages
English (en)
Other versions
JP6478831B2 (ja
Inventor
坂本 徹
Toru Sakamoto
徹 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Engineering Co Ltd
Original Assignee
Mitsubishi Electric Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Engineering Co Ltd filed Critical Mitsubishi Electric Engineering Co Ltd
Priority to JP2015126501A priority Critical patent/JP6478831B2/ja
Publication of JP2017010359A publication Critical patent/JP2017010359A/ja
Application granted granted Critical
Publication of JP6478831B2 publication Critical patent/JP6478831B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】従来構成に対し、機能カバレッジの解析を容易とし、また、機能カバレッジの解析時間及びシミュレーション時間を削減する。【解決手段】機能カバレッジを定義内容で細分化するカバレッジ細分化部102と、細分化された機能カバレッジをテストパターンのパラメータの調整による検証難易度で分類するカバレッジ分類部102と、分類された機能カバレッジを検証難易度の低い機能カバレッジと組み合わせるカバレッジ組み合わせ部103と、上記処理結果及びシミュレーション結果から検証対象の機能カバレッジを選択するパラメータ反映部111と、上記処理結果から、選択された機能カバレッジに関するテストパターンのパラメータが取りうる値又は範囲を調整するカバレッジ解析部112とを備えた。【選択図】図1

Description

この発明は、FPGA(Field−Programmable Gate Array)又はASIC(Application Specific Integrated Circuit)等のLSI(Large Scale Integrated circuit)の開発において、LSIに機能が正しく実装されているかを検証するための、乱数を用いた論理シミュレーションによるLSI検証解析装置及びLSI検証解析方法に関するものである。
従来から、論理シミュレーションを用いてLSIに機能が正しく実装されているかを検証する技術が存在している。このLSIの検証では、LSIへ入力するテストパターンを人手によって作成する場合と、人手の代わりに乱数を用いてランダムに生成する場合の2通りが存在する。
テストパターンをランダムに生成する場合、テストパラメータと呼ばれる要因を使用してテストパターンを生成している。そして、このテストパラメータを、シミュレーション結果である検証内容に応じて調整することで、様々な検証を行うことが可能である。またこの際、LSIの検証状況から検証が十分に行われていない機能を特定し、その機能を効率的に検証できるようにテストパラメータを調整する。
このLSIの検証方式の一つであるランダム検証を行う技術として、特許文献1に開示された技術がある。この従来構成では、LSIにランダムのテストパターンを入力し、それと並行して機能カバレッジの測定及び解析を行っている。そして、各機能がどこまで検証されたかを確認し、以降のシミュレーションにおいて検証されていない機能を重点的に検証するのに必要なテストパラメータの調整を行っている。
特開2010-044622号公報
従来技術では、シミュレーションの実行、シミュレーションの網羅性のチェック、それ以降のシミュレーションへのフィードバックについて述べられている。しかしながら、従来技術では、シミュレーションの網羅性のチェックに使用する機能カバレッジの解析方法、及び、テストパラメータのフィードバック方法が、LSIに依存するという課題がある。そのため、LSIが変わるたびに、それらの方法を考え直す必要がある。また、人手によって解析を行っているため、実際にフィードバックが行われるまでに時間を要し、検証工程を遅らせる原因となっている。
この発明は、上記のような課題を解決するためになされたもので、従来構成に対し、機能カバレッジの解析が容易となり、また、機能カバレッジの解析時間及びシミュレーション時間を削減することができるLSI検証解析装置及びLSI検証解析方法を提供することを目的としている。
この発明に係るLSI検証解析装置は、LSIに対する検証仕様及び検証項目に基づく機能カバレッジを定義内容で細分化する細分化部と、細分化部により細分化された機能カバレッジを、テストパターンのパラメータの調整による検証難易度で分類する分類部と、分類部により分類された機能カバレッジを検証難易度の低い機能カバレッジと組み合わせる組み合わせ部と、細分化部、分類部及び組み合わせ部により得られた情報を記録する情報記録部と、パラメータがランダムに設定されたテストパターンをLSIに入力して動作させるシミュレーション部と、シミュレーション部によりLSIの動作が正常な場合に得られた機能カバレッジの検証回数を記録する結果記録部と、情報記録部及び結果記録部に記録された情報から、検証対象の機能カバレッジを選択する選択部と、情報記録部に記録された情報から、選択部により選択された機能カバレッジに関するテストパターンのパラメータが取りうる値又は範囲を調整する解析部とを備え、シミュレーション部は、解析部による調整結果を反映したテストパターンを用いるものである。
また、この発明に係るLSI検証解析方法は、細分化部が、LSIに対する検証仕様及び検証項目に基づく機能カバレッジを定義内容で細分化する細分化ステップと、分類部が、細分化部により細分化された機能カバレッジを、テストパターンのパラメータの調整による検証難易度で分類する分類ステップと、組み合わせ部が、分類部により分類された機能カバレッジを検証難易度の低い機能カバレッジと組み合わせる組み合わせステップと、情報記録部が、細分化部、分類部及び組み合わせ部により得られた情報を記録する情報記録ステップと、シミュレーション部が、パラメータがランダムに設定されたテストパターンをLSIに入力して動作させるシミュレーションステップと、結果記録部が、シミュレーション部によりLSIの動作が正常な場合に得られた機能カバレッジの検証回数を記録する結果記録ステップと、選択部が、情報記録部及び結果記録部に記録された情報から、検証対象の機能カバレッジを選択する選択ステップと、解析部が、情報記録部に記録された情報から、選択部により選択された機能カバレッジに関するテストパターンのパラメータが取りうる値又は範囲を調整する解析ステップとを有し、シミュレーション部は、解析部による調整結果を反映したテストパターンを用いるものである。
この発明によれば、上記のように構成したので、従来構成に対し、機能カバレッジの解析が容易となり、また、機能カバレッジの解析時間及びシミュレーション時間を削減することができる。
この発明の実施の形態1に係るLSI検証解析装置の構成例を示す図である。 この発明の実施の形態1に係るLSI検証解析装置のハードウェア構成例を示す図である。 この発明の実施の形態1に係るLSI検証解析装置の動作例を示すフローチャートである。 この発明の実施の形態1におけるカバレッジ細分化部による機能カバレッジの細分化条件及び細分化方法の一覧を示す図である。 この発明の実施の形態1におけるカバレッジ分類部による機能カバレッジ(TC)の分類条件の一覧を示す図である。 この発明の実施の形態1におけるカバレッジ分類部による機能カバレッジ(SC)の分類条件の一覧を示す図である。 この発明の実施の形態1におけるカバレッジ分類部による機能カバレッジ(BC)の分類条件の一覧を示す図である。 この発明の実施の形態1におけるカバレッジ組み合わせ部による機能カバレッジの組み合わせ方法の一覧を示す図である。 図8に示すNo.1の組み合わせによる効果のイメージを示す図である。 図8に示すNo.2,3の組み合わせによる効果のイメージを示す図である。 この発明の実施の形態1におけるカバレッジ反映部による機能カバレッジ検証結果の記録内容の一覧を示す図である。 この発明の実施の形態1におけるパラメータ反映部による機能カバレッジの優先順位付けの条件一覧を示す図である。 この発明の実施の形態1におけるパラメータ反映部の動作例を示すフローチャートである。 この発明の実施の形態1におけるパラメータ反映部による機能カバレッジの種別毎の優先順位の一覧を示す図である。 この発明の実施の形態1におけるパラメータ反映部による機能カバレッジの定義内容毎の優先順位の一覧を示す図である。 この発明の実施の形態1におけるカバレッジ解析部による機能カバレッジ(TC)の解析動作例を示すフローチャートである。 この発明の実施の形態1におけるカバレッジ解析部による機能カバレッジ(SC)の解析動作例を示すフローチャートである。 この発明の実施の形態1におけるカバレッジ解析部による機能カバレッジ(BC)の解析動作例を示すフローチャートである。 この発明の実施の形態1におけるカバレッジ細分化部による処理の具体例を示す図である。 この発明の実施の形態1におけるカバレッジ分類部による処理の具体例を示す図である。 この発明の実施の形態1におけるカバレッジ組み合わせ部による処理の具体例を示す図である。 この発明の実施の形態1におけるカバレッジ反映部による処理の具体例を示す図である。 この発明の実施の形態1におけるパラメータ反映部及びカバレッジ解析部による処理の具体例を示す図である。
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態1.
図1はこの発明の実施の形態1に係るLSI検証解析装置1の構成例を示す図である。
LSI検証解析装置1は、FPGA又はASIC等のLSIの開発において、LSIに機能が正しく実装されているかを検証するための、乱数を用いた論理シミュレーションによる検証解析を行う装置である。このLSI検証解析装置1は、図1に示すように、カバレッジ作成部101、カバレッジ細分化部(細分化部)102、カバレッジ分類部(分類部)103、カバレッジ組み合わせ部(組み合わせ部)104、カバレッジ情報記録部(情報記録部)105、シミュレーション部106、検証結果確認部107、不具合解析部108、カバレッジ反映部(結果記録部)109、カバレッジ検証結果確認部110、パラメータ反映部(選択部)111及びカバレッジ解析部(解析部)112を備えている。
カバレッジ作成部101は、LSIに対する検証仕様及び検証項目を基に、当該LSIの機能に対する検証の網羅性を確認するための機能カバレッジを作成するものである。このカバレッジ作成部101により作成された機能カバレッジを示す情報はカバレッジ情報記録部105に記録される。
カバレッジ細分化部102は、カバレッジ作成部101により作成された機能カバレッジを定義内容で細分化するものである。このカバレッジ細分化部102により細分化された機能カバレッジを示す情報はカバレッジ情報記録部105に記録される。
カバレッジ分類部103は、カバレッジ細分化部102により細分化された機能カバレッジを、テストパターンのパラメータ(テストパラメータ)の調整による検証難易度で分類するものである。この際、カバレッジ分類部103は、テストパラメータに関する第1の機能カバレッジ(TC:Test parameter Coverage)、LSIへのスティミュラスに関する第2の機能カバレッジ(SC:Stimulus Coverage)、LSIの振る舞いに関する第3の機能カバレッジ(BC:Behavior Coverage)に分類する。なお、機能カバレッジ(SC)は、検証環境から制御可能であり、且つ、テストパラメータの調整によりシミュレーション部106で得られ易いと予測される機能カバレッジを全て含む。また、機能カバレッジ(BC)は、検証環境から制御不可能であり、且つ、テストパラメータの調整ではシミュレーション部106で得られ難いと予測される機能カバレッジを全て含む。このカバレッジ分類部103により分類された機能カバレッジを示す情報はカバレッジ情報記録部105に記録される。
カバレッジ組み合わせ部104は、カバレッジ分類部103により分類された機能カバレッジを検証難易度の低い機能カバレッジと組み合わせるものである。すなわち、カバレッジ組み合わせ部104は、機能カバレッジ(SC)毎に全ての機能カバレッジ(TC)を組み合わせ、且つ、機能カバレッジ(BC)毎に全ての機能カバレッジ(SC)及び全ての機能カバレッジ(TC)をそれぞれ組み合わせる。このカバレッジ組み合わせ部104により設定された機能カバレッジの組み合わせを示す情報はカバレッジ情報記録部105に記録される。
カバレッジ情報記録部105は、カバレッジ作成部101、カバレッジ細分化部102、カバレッジ分類部103、カバレッジ組み合わせ部104による処理結果を示す情報をそれぞれ記録するものである。
シミュレーション部106は、テストパラメータがランダムに設定されたテストパターン(スティミュラス)をLSIに入力して動作させるものである。そして、シミュレーション部106は、このシミュレーションの中で発生した検証内容である機能カバレッジとその検証結果(チェック結果)をそれぞれ取得する。このシミュレーション部106により検証(取得)された機能カバレッジ及び検証結果を示す情報は検証結果確認部107に出力される。また、シミュレーション部106は、カバレッジ解析部112によるテストパラメータの調整結果を示す情報が出力された場合には、この調整結果を反映させたテストパターンを用いてシミュレーションを行う。
検証結果確認部107は、シミュレーション部106による検証結果から、LSIに不具合がないかを確認するものである。そして、検証結果確認部107は、LSIに不具合があると判定した場合にはその旨を不具合解析部108に通知し、LSIに不具合がないと判定した場合にはシミュレーション部106により検証された機能カバレッジを示す情報をカバレッジ反映部109に出力する。
不具合解析部108は、検証結果確認部107によりLSIに不具合があることが判明された場合に、当該LSIを解析して修正するものである。そして、LSIの修正が完了した後、再度検証を始めからやり直す。
カバレッジ反映部109は、検証結果確認部107によりLSIに不具合がないと判定された場合に、シミュレーション部106により検証された機能カバレッジの検証回数を記録するものである。このカバレッジ反映部109により記録された情報は、検証の進捗状況を示す情報及び機能カバレッジ間の相関関係を導く情報として用いられる。
カバレッジ検証結果確認部110は、カバレッジ反映部109に記録された情報から、検証の網羅性を確認するものである。そして、カバレッジ検証結果確認部110は、全ての機能カバレッジに対する検証が完了したと判定した場合には、LSI検証解析装置1による動作を終了する。
パラメータ反映部111は、カバレッジ検証結果確認部110により未検証の機能カバレッジがあると判定された場合に、カバレッジ情報記録部105及びカバレッジ反映部109に記録された情報から、検証対象の機能カバレッジを選択するものである。また、パラメータ反映部111は、細分化された機能カバレッジに対して検証対象とする優先順位を検証難易度により予め設定しており、当該優先順位に基づき検証対象の機能カバレッジの選択を行う。このパラメータ反映部111により選択された機能カバレッジを示す情報はカバレッジ解析部112に出力される。
カバレッジ解析部112は、カバレッジ情報記録部105に記録された情報から、パラメータ反映部111により選択された機能カバレッジに関するテストパターンのテストパラメータが取りうる値又は範囲を調整するものである。この際、カバレッジ解析部112は、検証対象の機能カバレッジに対して組み合わせられた機能カバレッジが存在する場合において、相関関係があり、且つ、相関係数が規定範囲内の場合には、当該組み合わせられた機能カバレッジに関するテストパターンのテストパラメータが取りうる値又は範囲を調整する。また、カバレッジ解析部112は、シミュレーション部106で用いられるテストパターンのテストパラメータが、検証対象の機能カバレッジが得られるテストパラメータとなる確率を高めるように、当該テストパターンのテストパラメータが取りうる値又は範囲を調整する。このカバレッジ解析部112によるテストパラメータの調整結果を示す情報はシミュレーション部106に出力される。
次に、上記のように構成されたLSI検証解析装置1を実現するためのハードウェア構成の一例を、図2を参照しながら説明する。
LSI検証解析装置1のハードウェア構成は、例えば図2に示すように、プロセッサ52及びメモリ51から構成されている。
この図2において、図1に示すカバレッジ情報記録部105及びカバレッジ反映部109は、メモリ51で実現される。また、図1に示すカバレッジ作成部101、カバレッジ細分化部102、カバレッジ分類部103、カバレッジ組み合わせ部104、シミュレーション部106、検証結果確認部107、不具合解析部108、カバレッジ検証結果確認部110、パラメータ反映部111及びカバレッジ解析部112は、メモリ51に記録されたプログラムを実行するプロセッサ52により実現される。また、複数のプロセッサ52及び複数のメモリ51が連携して上記機能を実行してもよい。
次に、上記のように構成されたLSI検証解析装置1の動作例について説明する。
LSI検証解析装置1の動作例では、図3に示すように、まず、カバレッジ作成部101は、LSIに対する検証仕様及び検証項目を基に機能カバレッジを作成する(ステップST301、作成ステップ)。このカバレッジ作成部101の動作は従来構成と同様でありその詳細を省略する。
次いで、カバレッジ細分化部102は、カバレッジ作成部101により作成された機能カバレッジを定義内容で細分化する(ステップST302、細分化ステップ)。この際、カバレッジ細分化部102は、例えば図4に示すように、検証仕様及び検証項目から定義された機能カバレッジを、より詳細な定義の機能カバレッジに細分化する。図4に示す一覧では、機能カバレッジの細分化条件と細分化方法が示されている。そして、カバレッジ細分化部102は、カバレッジ作成部101により作成された機能カバレッジが、図4に示す細分化条件のいずれか一つ以上に該当する場合に、細分化を行う。この細分化は、図4に示す細分化条件に照らし合わせて、いずれの細分化条件にも該当しなくなるまで繰り返す。このカバレッジ細分化部102により、カバレッジ解析部112において、検証仕様及び検証項目に基づく機能カバレッジが定義する機能がどこまで発生し、どこから発生していないのかを詳細に把握することができる。
なお、カバレッジ細分化部102で細分化を行った場合に、細分化前と細分化後の機能カバレッジの関係を示す情報を、カバレッジ情報記録部105に記録してもよい。この情報は、パラメータ反映部111での処理(未検証の機能カバレッジを検証するために必要なテストパラメータの選択及び調整)に活用できる。
次いで、カバレッジ分類部103は、カバレッジ細分化部102により細分化された機能カバレッジを、テストパターンのテストパラメータの調整による検証難易度で機能パラメータ(TC,SC,BC)に分類する(ステップST303、分類ステップ)。この際、カバレッジ分類部103は、細分化された機能カバレッジが、例えば図5に示す分類条件に該当する場合には機能カバレッジ(TC)に分類する。また、カバレッジ分類部103は、細分化された機能カバレッジが、例えば図6に示すNo.1の分類条件及びそれ以外のいずれか一つ以上の分類条件に該当する場合には機能カバレッジ(SC)に分類する。また、カバレッジ分類部103は、細分化された機能カバレッジが、例えば図7に示す分類条件のいずれか一つ以上に該当する場合には機能カバレッジ(BC)に分類する。このカバレッジ分類部103により、カバレッジ解析部112において、各機能カバレッジとテストパラメータとの相関関係を示すのに必要な情報を洗い出すことができる。
次いで、カバレッジ組み合わせ部104は、カバレッジ分類部103により分類された機能カバレッジを検証難易度の低い機能カバレッジと組み合わせる(ステップST304、組み合わせステップ)。すなわち、カバレッジ組み合わせ部104は、図8に示すように、機能カバレッジ(SC)毎に全ての機能カバレッジ(TC)を組み合わせ、機能カバレッジ(BC)毎に全ての機能カバレッジ(SC)及び全ての機能カバレッジ(TC)をそれぞれ組み合わせる。
図8に示すNo.1の組み合わせは、機能カバレッジ(BC)と、テストパラメータに関する機能カバレッジ(TC)との組み合わせである。この組み合わせにより、カバレッジ解析部112において、例えば図9に示すように、どのテストパラメータを調整すれば(どの機能カバレッジ(TC)が検証できれば)機能カバレッジ(BC)を検証できるのかを示す相関関係を予測できるようになる。なお図9では、機能カバレッジ(BC_0)と機能カバレッジ(TC_1)との相関関係が強く、機能カバレッジ(BC_1)と機能カバレッジ(TC_0,TC_2)との相関関係が強い場合を示している。
一方、機能カバレッジ(BC)は、テストパラメータとLSIの実装(検証環境)の双方が影響する機能カバレッジであるため、テストパラメータの調整のみで検証を行うことは難しい場合が多い。しかしながら、本発明では、検証が困難な機能カバレッジ(BC)を、予め、検証が容易な機能カバレッジ(BC)に細分化している。そして、その細分化された機能カバレッジ(BC)の中には、テストパラメータの調整のみでも検証が容易なものが存在するため、相関関係を予測できることによる効果が高い。
また、検証が困難な機能カバレッジ(BC)については、図8に示すNo.2,3の組み合わせを併用することで、どのテストパラメータを調整すれば(どの機能カバレッジ(TC)が検証できれば)機能カバレッジ(BC)を検証できるのかを示す相関関係を予測できるようになる。
ここで、図8に示すNo.2の組み合わせは、テストパラメータの調整のみで検証できると予測できる機能カバレッジ(SC)と、テストパラメータに関する機能カバレッジ(TC)との組み合わせである。この組み合わせにより、カバレッジ解析部112において、例えば図10に示すように、どのテストパラメータを調整すれば(どの機能カバレッジ(TC)が検証できれば)機能カバレッジ(SC)を検証できるのかを示す相関関係を予測できるようになる。なお図10では、機能カバレッジ(SC_1)と機能カバレッジ(TC_1)との相関関係が強い場合を示している。
また、図8に示すNo.3の組み合わせは、機能カバレッジ(BC)と機能カバレッジ(SC)との組み合わせである。この組み合わせにより、カバレッジ解析部112において、例えば図10に示すように、どの機能カバレッジ(SC)が検証できれば機能カバレッジ(BC)を検証できるのかを示す相関関係を予測できるようになる。なお図10では、機能カバレッジ(BC_0)と機能カバレッジ(SC_1)との相関関係が強い場合を示している。
このように、段階的(TC→SC、SC→BC)に機能カバレッジの予測を行うことで、どのテストパラメータを調整すれば機能カバレッジ(BC)を検証できるかを示す相関関係を予測できるようになる。
また、カバレッジ情報記録部105は、カバレッジ作成部101、カバレッジ細分化部102、カバレッジ分類部103、カバレッジ組み合わせ部104による処理結果を示す情報をそれぞれ記録する(情報記録ステップ)。
次いで、シミュレーション部106は、テストパラメータがランダムに設定されたテストパターン(スティミュラス)をLSIに入力して動作させる(ステップST305、シミュレーションステップ)。そして、シミュレーション部106は、このシミュレーションの中で発生した検証内容である機能カバレッジとその検証結果(チェック結果)をそれぞれ取得する。このシミュレーション部106の動作は従来構成と同様でありその詳細を省略する。
次いで、検証結果確認部107は、シミュレーション部106による検証結果を確認し、LSIの不具合を確認する(ステップST306,307、検証結果確認ステップ)。この検証結果確認部107の動作は従来構成と同様でありその詳細を省略する。
このステップST307において検証結果確認部107がLSIに不具合があると判定した場合には、不具合解析部108は、当該LSIを解析して修正する(ステップST308、不具合解析ステップ)。そして、LSIの修正が完了した後、再度検証を始めからやり直す。この不具合解析部108の動作は従来構成と同様でありその詳細を省略する。
一方、ステップST307において検証結果確認部107がLSIに不具合がないと判定した場合には、カバレッジ反映部109は、シミュレーション部106により検証された機能カバレッジの検証回数を記録する(ステップST309、結果記録ステップ)。この際、カバレッジ反映部109は、例えば図11に示すように、細分化された個々の機能カバレッジの検証回数と、組み合わせられた機能カバレッジのシミュレーション毎の検証回数とを、それぞれ記録する。このカバレッジ反映部109により記録された情報は、検証の進捗状況を示す情報及び機能カバレッジ間の相関関係を導く情報として用いられる。
ここで、テストパラメータの設定の組み合わせは、シミュレーション毎に異なる。そこで、カバレッジ反映部109による記録処理をシミュレーション毎に行う。これにより、テストパラメータの設定の組み合わせ毎の機能カバレッジの検証結果への影響を明瞭にすることができる。
また、カバレッジ反映部109では、細分化された個々の機能カバレッジの検証回数と、組み合わせられた機能カバレッジの検証回数とを、分けて記録している。これにより、カバレッジ解析部112において両方の検証回数を用いることで、組み合わせられた機能カバレッジ間の相関関係を導き出すことができる。
次いで、カバレッジ検証結果確認部110は、カバレッジ反映部109に記録された情報から、検証の網羅性を確認する(ステップST310)。すなわち、カバレッジ作成部101により作成された全ての機能カバレッジに対する検証が完了したかを判定する。
このステップST310においてカバレッジ検証結果確認部110が全ての機能カバレッジに対する検証が完了したと判定した場合には、シーケンスは終了する。
一方、ステップST310においてカバレッジ検証結果確認部110が未検証の機能カバレッジがあると判定した場合には、パラメータ反映部111は、カバレッジ情報記録部105及びカバレッジ反映部109に記録された情報から、検証対象の機能カバレッジを選択する(ステップST311、選択ステップ)。ここで、パラメータ反映部111は、例えば図12に示すように、細分化された機能カバレッジに対して検証対象とする優先順位を検証難易度により予め設定しており、当該優先順位に基づき検証対象の機能カバレッジの選択を行う。このパラメータ反映部111の動作の詳細については後述する。
次いで、カバレッジ解析部112は、カバレッジ情報記録部105に記憶された情報から、パラメータ反映部111により選択された機能カバレッジに関するテストパターンのテストパラメータが取りうる値又は範囲を調整する(ステップST312、解析ステップ)。この際、カバレッジ解析部112は、検証対象の機能カバレッジに対して組み合わせられた機能カバレッジが存在する場合において、相関関係があり、且つ、相関係数が規定範囲内の場合には、当該組み合わせられた機能カバレッジに関するテストパターンのテストパラメータが取りうる値又は範囲を調整する。また、カバレッジ解析部112は、シミュレーション部106で用いられるテストパターンのテストパラメータが、検証対象の機能カバレッジが得られるパラメータとなる確率を高めるように、当該テストパターンのテストパラメータが取りうる値又は範囲を調整する。このカバレッジ解析部112の動作の詳細については後述する。
その後、シミュレーション部106は、カバレッジ解析部112によるテストパラメータの調整結果を反映させたテストパターンを用いて、シミュレーションを行う。
次に、パラメータ反映部111の動作例について、図13を用いて説明する。この図13に示すフローチャートでは、図12に示す優先順位に従って動作する。
パラメータ反映部111の動作例では、図13に示すように、まず、現状のテストパラメータによるシミュレーションが十分に実施済みであるかを判定する(ステップST1301)。これは、テストパラメータの調整後、検証対象の機能カバレッジを検証できるまでの間には、そのテストパラメータの内容に応じて何度もランダムな値を設定したシミュレーションを行う必要がある(一度のシミュレーションで検証対象の機能カバレッジが検証できるとは限らない)ためである。
このステップST1301において、現状のテストパラメータによるシミュレーションが十分に実施済みではないと判定した場合には、シーケンスを終了する。すなわち、LSI検証解析装置1は、現状のテストパラメータを用いてシミュレーションを繰り返す。
一方、ステップST1301において、現状のテストパラメータによるシミュレーションが十分に実施済みであると判定した場合には、目標検証回数未満の機能カバレッジ(TC)があるかを判定する(ステップST1302)。
このステップST1302において、目標検証回数未満の機能カバレッジ(TC)があると判定した場合には、シーケンスはステップST1305に進む。
一方、ステップST1302において、目標検証回数未満の機能カバレッジ(TC)がないと判定した場合には、目標検証回数未満の機能カバレッジ(SC)があるかを判定する(ステップST1303)。
このステップST1303において、目標検証回数未満の機能カバレッジ(SC)があると判定した場合には、シーケンスはステップST1305に進む。
一方、ステップST1303において、目標検証回数未満の機能カバレッジ(SC)がないと判定した場合には、目標検証回数未満の機能カバレッジ(BC)があるかを判定する(ステップST1304)。
このステップST1304において、目標検証回数未満の機能カバレッジ(BC)があると判定した場合には、シーケンスはステップST1305に進む。一方、ステップST1304において、目標検証回数未満の機能カバレッジ(BC)がないと判定した場合には、シーケンスは終了する。すなわち、テストパラメータの調整は実施しない。
ここで、検証回数が目標検証回数以上の機能カバレッジは、元々検証し易い機能カバレッジであるか、又は、既にパラメータ反映部111により十分にフィードバックが行われている機能カバレッジである。そこで、パラメータ反映部111では、機能カバレッジの検証回数が目標検証回数未満である機能カバレッジを全ての条件において優先している。これにより、以降のシミュレーションにおいて検証内容が重複しないようにすることができる。
なお図14に示す一覧では、機能カバレッジの種別毎の優先順位を検証難易度の易しい順に示している(ステップST1302〜1304に対応)。このように、パラメータ反映部111では、検証が容易であると予測される機能カバレッジの種別を優先して検証対象としている。これは、検証が容易であると予測される機能カバレッジの種別を優先することで、機能カバレッジの検証率の推移を急峻にすることができるためである。また、検証が困難であると予測される機能カバレッジの種別を優先した場合、相関関係のある機能カバレッジの検証回数の蓄積が十分でない可能性が高いためである。また、検証が容易であると予測される機能カバレッジ(TC)を優先することで、機能カバレッジ(SC)、機能カバレッジ(BC)の順に相関関係のある機能カバレッジの検証回数が蓄積し易いためである。
次いで、ステップST1305では、目標検証回数未満である機能カバレッジ(TC,SC,BC)の中から、機能カバレッジの定義内容のうち検証難易度が低い(通常は最も低い)定義内容の機能カバレッジを抽出する。
図15に示す一覧では、機能カバレッジの定義内容毎の優先順位を検証難易度の易しい順に示している(ステップST1305に対応)。このように、パラメータ反映部111では、検証が容易であると予測される定義内容の機能カバレッジを優先して検証対象としている。これは、検証が容易であると予測される定義内容の機能カバレッジを優先することで、機能カバレッジの検証率の推移を急峻にすることができるためである。また、検証が困難であると予測される定義内容の機能カバレッジを優先した場合、相関関係のある機能カバレッジの検証回数の蓄積が十分でない可能性が高いためである。
次いで、ステップST1305で抽出した機能カバレッジの中から、検証回数が多い(通常は最も多い)機能カバレッジを抽出する(ステップST1306)。
ここで、検証回数が多い機能カバレッジは、検証回数が少ない機能カバレッジに比べて元々検証し易い機能カバレッジであるか、又は、既にパラメータ反映部111によりフィードバックが行われている最中の機能カバレッジである。そこで、パラメータ反映部111では、検証回数が多い機能カバレッジを優先している。これにより、目標検証回数に到達するまでの時間を短縮させることができる。
また、機能カバレッジ(SC,BC)については、ステップST1306において検証回数が0の場合にのみ、当該機能カバレッジを細分化した機能カバレッジを全て抽出する(ステップST1307)。
ここで、未検証の機能カバレッジについては、カバレッジ解析部112により相関関係があると判定された機能カバレッジが1つも存在していない。そこで、パラメータ反映部111では、機能カバレッジ(TC)を除く機能カバレッジの検証回数が0回の場合には、その機能カバレッジを細分化したものを検証回数に関係なく優先している。これにより、カバレッジ解析部112による解析結果が得られず、テストパラメータの反映が不可能となることを回避できる。
また、細分化された機能カバレッジが既に検証済みであれば、そちらの検証回数が増えるようにテストパラメータを調整する。これにより、未検証の機能カバレッジを検証する確率を上げることができる。
なお、機能カバレッジ(TC)については上記条件を除く理由は、機能カバレッジ(TC)の検証のために調整すべきテストパラメータは明瞭であり、未検証の場合もテストパラメータへの反映が可能なためである。
次に、カバレッジ解析部112の動作例について説明する。
まず、機能カバレッジ(TC)の解析動作例について、図16を用いて説明する。ここで、機能カバレッジ(TC)は、テストパラメータ(単一の種別、又は複数の種別の組み合わせ)そのものを定義している機能カバレッジである。そのため、この機能カバレッジ(TC)を検証し易くする場合には、該当するテストパラメータを直接調整すればよい。
機能カバレッジ(TC)の解析動作例では、図16に示すように、まず、検証対象の機能カバレッジ(TC)に関するテストパラメータの種別が複数であるかを判定する(ステップST1601)。
このステップST1601において、テストパラメータの種別が複数であると判定した場合には、当該テストパラメータについて、種別毎に調整を行う(ステップST1602)。この際、シミュレーション部106で用いられるテストパラメータの各種別の値又は範囲が、検証対象の機能カバレッジを検証するための値又は範囲となる確率を高めるように(例えば50%以上となるように)上記各種別の取りうる値又は範囲を調整する。
一方、ステップST1601において、テストパラメータの種別が複数ではないと判定した場合には、当該テストパラメータについて調整を行う(ステップST1603)。この際、シミュレーション部106で用いられるテストパラメータの値又は範囲が、検証対象の機能カバレッジを検証するための値又は範囲となる確率を高めるように(例えば50%以上となるように)上記各種別の取りうる値又は範囲を調整する。
このように、シミュレーション部106で用いられるテストパラメータの値又は範囲が所望の値又は範囲となる確率を高めることで、目標検証回数に到達するまでの時間を短縮させることができる。
なお、所望のテストパラメータの発生確率を一例として50%以上としているのは、発生確率を高くしすぎると、検証に偏りがでてしまい、検証できない機能カバレッジが生じる可能性があるからである。
なお、所望のテストパラメータの発生確率を50%以上とする場合において、同じ種別のテストパラメータに所望の値又は範囲が複数存在する場合には、それぞれの値又は範囲の発生確率が均一且つその総和が50%以上となるように調整する。例えば、アドレスに関するテストパラメータにおいて、重点的に検証したいアドレス領域が3つ存在するとする。この場合、3つのアドレス領域が選択される確率がそれぞれ17%以上(総和で51%以上)、その他のアドレス領域が選択される確率が残りの49%以下となるように調整する。
また、テストパラメータの取りうる値又は範囲の総数が元々少ない場合には、カバレッジ解析部112による解析を行うまでもなく、既に、所望の値又は範囲となるか確率が均一且つ所望の発生確率である場合がある。その場合には、調整を行う必要はない。
次に、機能カバレッジ(SC)の解析動作例について、図17を用いて説明する。機能カバレッジ(SC)の解析では、カバレッジ反映部109に記録された機能カバレッジ(SC)の検証回数と、組み合わせられた機能カバレッジ(TC,SC)のシミュレーション毎の検証回数を基に、相関関係の有無及び強さ(正又は負)を導出し、テストパラメータを調整する。
機能カバレッジ(SC)の解析動作例では、図17に示すように、まず、検証対象の機能カバレッジ(SC)が細分化可能かを判定する(ステップST1701)。
このステップST1701において、検証対象の機能カバレッジ(SC)が細分化可能な場合には、細分化された機能カバレッジ(SC)を抽出する(ステップST1702)。この抽出方法としては、カバレッジ細分化部102において、細分化前と細分化後の機能カバレッジの関連性を定義しておくことで抽出可能である。その後、シーケンスはステップST1705へ進む。
一方、ステップST1701において、検証対象の機能カバレッジ(SC)が細分化不可能な場合には、当該機能カバレッジ(SC)に組み合わせられた機能カバレッジ(TC)毎に相関係数rを算出し、t検定を行う(ステップST1703)。なお、t検定とは、帰無仮説が正しいと仮定した場合に、統計量がt分布に従うことを利用する統計学的検定法の総称である。このt検定は、相関関数の検定を行い、相関関係の有無を判定する場合に用いられる。相関係数r及びt検定による検定統計量tは下式(1),(2)から求めることができる。なお、nは(データ数−2)で示される自由度である。
Figure 2017010359
次いで、相関係数r及びt検定の結果を用いて、機能カバレッジ(TC)を抽出する(ステップST1704)。この際、まず、有意水準a及び自由度nに対応するt分布の値kを、t分布表から得る。そして、検定統計量tとt分布の値kとの関係により、t検定結果を得る。すなわち、t>kの場合にはt検定結果を「相関関係あり」とし、t≦kの場合にはt検定結果を「相関関係なし」とする。そして、相関関係があり、且つ、+0.6<相関係数r<+1以上である機能カバレッジ(TC)を抽出する。これにより、検証対象の機能カバレッジ(SC)の検証回数を多くするために、シミュレーションすべきテストパラメータに対応した機能カバレッジ(TC)を判別することができる。また、t検定の結果、相関関係がないと判定された機能カバレッジ(TC)については、シミュレーションを増やすべきではないと判定し、テストパラメータへの反映対象から除く。
次いで、抽出した機能カバレッジ毎に解析を行う(ステップST1705)。この機能カバレッジの解析は、図16に示す処理と同様であり、その説明を省略する。この機能カバレッジの解析により、該当するテストパラメータの調整を行うことができる。
次に、機能カバレッジ(BC)の解析動作例について、図18を用いて説明する。機能カバレッジ(BC)の解析では、カバレッジ反映部109に記録された機能カバレッジ(BC)の検証回数と、組み合わせられた機能カバレッジ(TC,SC,BC)のシミュレーション毎の検証回数を基に、相関関係の有無及び強さ(正又は負)を導出し、テストパラメータを調整する。
機能カバレッジ(BC)の解析動作例では、図18に示すように、まず、検証対象の機能カバレッジ(BC)が細分化可能かを判定する(ステップST1801)。
このステップST1801において、検証対象の機能カバレッジ(BC)が細分化可能な場合には、細分化された機能カバレッジ(BC)を抽出する(ステップST1802)。この抽出方法としては、カバレッジ細分化部102において、細分化前と細分化後の機能カバレッジの関連性を定義しておくことで抽出可能である。その後、シーケンスはステップST1805へ進む。
一方、ステップST1801において、検証対象の機能カバレッジ(BC)が細分化不可能な場合には、当該機能カバレッジ(BC)に組み合わせられた機能カバレッジ(SC,TC)毎に相関係数rを算出し、t検定を行う(ステップST1803)。この際、上式(1),(2)から相関係数r及びt検定による検定統計量tを求める。
次いで、t検定の結果、相関関係があると判定した機能カバレッジ(SC,TC)を抽出する(ステップST1804)。この際、まず、有意水準a及び自由度nに対応するt分布の値kを、t分布表から得る。そして、検定統計量tとt分布の値kとの関係により、t検定結果を得る。すなわち、t>kの場合にはt検定結果を「相関関係あり」とし、t≦kの場合にはt検定結果を「相関関係なし」とする。そして、相関関係があり、且つ、+0.6<相関係数r<+1以上である機能カバレッジ(SC,TC)を抽出する。これにより、検証対象の機能カバレッジ(BC)の検証回数を多くするために、シミュレーションすべきテストパラメータに対応した機能カバレッジ(TC)を判別することができる。また、シミュレーションすべきテストパラメータを即時に判別できない場合に、検証対象の機能カバレッジ(BC)の検証回数を多くするために、間接的な要因となり得る機能カバレッジ(SC)を判別することができる。また、t検定の結果、相関関係がないと判定された機能カバレッジ(SC,TC)については、シミュレーションを増やすべきではないと判定し、テストパラメータへの反映対象から除く。
次いで、抽出した機能カバレッジ毎に解析を行う(ステップST1805)。この機能カバレッジの解析は、図16,17に示す処理と同様であり、その説明を省略する。この機能カバレッジの解析により、該当するテストパラメータの調整を行うことができる。
このように、現状のテストパラメータによるシミュレーションが十分に実施されたと判定した後は、改めて、検証対象の機能カバレッジの選択を行い、最優先と判定した機能カバレッジを検証できるように該当するテストパラメータの値又は範囲を調整する。これにより、機能カバレッジの検証を効率的に行うことができる。
なお、直前まで最優先であった機能カバレッジと、新たに最優先とした機能カバレッジが同一である場合にも、テストパラメータの調整は実施する。この場合、前回と今回とでテストパラメータの調整内容が同じとは限らない。これは、テストパラメータの調整後からシミュレーションを十分実施するまでの間に、カバレッジ反映部109に情報が蓄積され続け、カバレッジ解析部112によって得られるテストパラメータの調整内容が更新されていくためである。
次に、具体例について、図19〜23を用いて説明する。
図19は、カバレッジ細分化部102による処理の具体例を示す図である。ここでは、図19(a)に示すように、「入力信号A=1且つB=1の場合は、その2サイクル後において出力信号C=1である」という機能カバレッジを定義内容で細分化する場合を示している。なお、Aは、LSIへの入力信号であり、検証環境から制御可能且つテストパラメータで値が決まる信号である。また、Bは、LSIへの入力信号であり、検証環境から制御可能且つテストパラメータでは値が決まらない信号である。また、Cは、LSIの出力信号であり、検証環境から制御不可な信号である。
また、細分化前の機能カバレッジのコードは図19(b)に示す通りである。図19(b)では、コードに、細分化対象の箇所も示している。そして、この機能カバレッジを細分化した結果は図19(c)に示す通りである。
図20は、カバレッジ分類部103による処理の具体例を示す図であり、図19(c)のように細分化された機能カバレッジに対する分類を示している。図20に示すコードにおいて、201部分は、テストパラメータの状態について定義しているため、機能カバレッジ(TC)に分類する。また、202部分は、LSIへの入力信号の状態について定義しているため、機能カバレッジ(SC)に分類する。また、203部分は、LSIの出力信号の状態について定義しているため、機能カバレッジ(BC)に分類する。また、204部分は、LSIへの入力信号の制御について定義しているため、機能カバレッジ(SC)に分類する。205部分は、LSIの出力信号の制御によって定義可能なタイミングについて定義しているため、機能カバレッジ(BC)に分類する。また、206部分は、仕様上のLSIに対する期待を定義しているため、機能カバレッジ(BC)に分類する。
図21は、カバレッジ組み合わせ部104による処理の具体例を示す図である。図21では、カバレッジ分類部103により機能カバレッジ(TC_0,TC_1)、機能カバレッジ(SC_0,SC_1)、機能カバレッジ(BC_0,BC_1)に分類された場合の組み合わせを示している。
図22は、カバレッジ反映部109による処理の具体例を示す図である。図22(a)はシミュレーション部106による機能カバレッジの検証結果を示している。また、カバレッジ反映部109での記録対象(個々の機能カバレッジと、組み合わせられた機能カバレッジ)を示している。そして、カバレッジ反映部109は、個々の機能カバレッジについては、図22(b)の上段(i)に示すように、全シミュレーションにおけるそれぞれの機能カバレッジの検証回数の総和を記録する。また、カバレッジ反映部109は、組み合わせられた機能カバレッジについては、図22(b)の下段(ii)に示すように、各機能カバレッジの検証回数をシミュレーション毎に分別して記録する。
図23は、パラメータ反映部111及びカバレッジ解析部112による処理の具体例を示す図である。図23(a)は、図22(b)と同じである。また図23では、前提条件として、機能カバレッジ(TC,SC)は5回以上を目標検証回数とし、機能カバレッジ(BC)は20回以上を目標検証回数とし、機能カバレッジ(BC_1)はそれ以上細分化できない機能カバレッジとしている。
この場合、目標検証回数に満たないのは機能カバレッジ(BC_1)のみであるため、パラメータ反映部111は、この機能カバレッジ(BC_1)を検証対象の機能カバレッジとして選択する。そして、機能カバレッジ(BC_1)はそれ以上細分化できない機能カバレッジであるため、カバレッジ解析部112では、機能カバレッジ(BC_1)に組み合わせられた機能カバレッジ毎に、相関係数rの算出とt検定を行う。その結果は図23(b)の上段(i)に示す通りである。また、有意水準aは0.05とし、自由度nは1とし、t分布の値kは12.70とする。そして、検定統計量tとt分布の値kとの関係により、t検定結果を得る。その結果は図23(b)の下段(ii)に示す通りである。そして、カバレッジ解析部112は、この図23(c)に示す結果から、相関関係があり、且つ、+0.6<相関係数r<+1である機能カバレッジ(TC_1)を抽出する。そして、機能カバレッジ(TC_1)はテストパラメータに対応した機能カバレッジであるため、その発生確率を(例えば50%以上等に)調整する。
以上のように、この実施の形態1によれば、LSIに対する検証仕様及び検証項目に基づく機能カバレッジを定義内容で細分化するカバレッジ細分化部102と、細分化された機能カバレッジを、テストパラメータの調整による検証難易度で分類するカバレッジ分類部103と、分類された機能カバレッジを検証難易度の低い機能カバレッジと組み合わせるカバレッジ組み合わせ部104と、カバレッジ細分化部102、カバレッジ分類部103及びカバレッジ組み合わせ部104により得られた情報を記録するカバレッジ情報記録部105と、テストパラメータがランダムに設定されたテストパターンをLSIに入力して動作させるシミュレーション部106と、シミュレーション部106によりLSIの動作が正常な場合に得られた機能カバレッジを示す情報を記録するカバレッジ反映部109と、カバレッジ情報記録部105及びカバレッジ反映部109に記録された情報から、検証対象の機能カバレッジを選択するパラメータ反映部111と、カバレッジ情報記録部105に記録された情報から、パラメータ反映部111により選択された機能カバレッジに関するテストパターンのテストパラメータが取りうる値又は範囲を調整するカバレッジ解析部112とを備え、シミュレーション部106は、カバレッジ解析部112による調整結果を反映したテストパターンを用いるように構成したので、従来構成に対し、機能カバレッジの解析が容易となり、また、機能カバレッジの解析時間及びシミュレーション時間を削減することができる。
すなわち、LSIの開発において、LSIに機能が正しく実装されているかを検証するために、乱数を用いた論理シミュレーションを用いる場合に、各機能がどこまで検証されたかを示す機能カバレッジの解析が容易になる。また、以降の検証において検証が十分でない機能カバレッジを検証するために必要なテストパラメータが推測できるようになり、機能カバレッジの解析時間、シミュレーション時間を削減することができる。また、異なるLSIに対して検証を行う場合にも、自動で処理することが可能となる。
なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
1 LSI検証解析装置、51 メモリ、52 プロセッサ、101 カバレッジ作成部(作成部)、102 カバレッジ細分化部(細分化部)、103 カバレッジ分類部(分類部)、104 カバレッジ組み合わせ部(組み合わせ部)、105 カバレッジ情報記録部(情報記録部)、106 シミュレーション部、107 検証結果確認部、108 不具合解析部、109 カバレッジ反映部(結果記録部)、110 カバレッジ検証結果確認部、111 パラメータ反映部(選択部)、112 カバレッジ解析部(解析部)。

Claims (7)

  1. LSIに対する検証仕様及び検証項目に基づく機能カバレッジを定義内容で細分化する細分化部と、
    前記細分化部により細分化された機能カバレッジを、テストパターンのパラメータの調整による検証難易度で分類する分類部と、
    前記分類部により分類された機能カバレッジを検証難易度の低い機能カバレッジと組み合わせる組み合わせ部と、
    前記細分化部、前記分類部及び前記組み合わせ部により得られた情報を記録する情報記録部と、
    パラメータがランダムに設定されたテストパターンを前記LSIに入力して動作させるシミュレーション部と、
    前記シミュレーション部により前記LSIの動作が正常な場合に得られた機能カバレッジの検証回数を記録する結果記録部と、
    前記情報記録部及び前記結果記録部に記録された情報から、検証対象の機能カバレッジを選択する選択部と、
    前記情報記録部に記録された情報から、前記選択部により選択された機能カバレッジに関するテストパターンのパラメータが取りうる値又は範囲を調整する解析部とを備え、
    前記シミュレーション部は、前記解析部による調整結果を反映したテストパターンを用いる
    ことを特徴とするLSI検証解析装置。
  2. 前記分類部は、前記細分化部により細分化された機能カバレッジを、テストパターンのパラメータに関する第1の機能カバレッジ、当該パラメータの調整により前記シミュレーション部で得られ易いと予測される第2の機能カバレッジ、当該パラメータの調整では前記シミュレーション部で得られ難いと予測される第3の機能カバレッジに分類する
    ことを特徴とする請求項1記載のLSI検証解析装置。
  3. 前記組み合わせ部は、前記第2の機能カバレッジ毎に全ての前記第1の機能カバレッジを組み合わせ、且つ、前記第3の機能カバレッジ毎に全ての前記第1の機能カバレッジ及び全ての前記第2の機能カバレッジをそれぞれ組み合わせる
    ことを特徴とする請求項2記載のLSI検証解析装置。
  4. 前記選択部は、細分化された機能カバレッジに対して検証対象とする優先順位を検証難易度により予め設定し、当該優先順位に基づき検証対象の機能カバレッジを選択する
    ことを特徴とする請求項1から請求項3のうちのいずれか1項記載のLSI検証解析装置。
  5. 前記解析部は、前記選択部により選択された機能カバレッジに対して、組み合わせられた機能カバレッジが存在する場合において、相関関係があり、且つ、相関係数が規定範囲内の場合に、当該組み合わせられた機能カバレッジに関するテストパターンのパラメータが取りうる値又は範囲を調整する
    ことを特徴とする請求項1から請求項4のうちのいずれか1項記載のLSI検証解析装置。
  6. 前記解析部は、前記シミュレーション部で用いられるテストパターンのパラメータが、検証対象の機能カバレッジが得られるパラメータとなる確率を高めるように、当該テストパターンのパラメータが取りうる値又は範囲を調整する
    ことを特徴とする請求項1から請求項5のうちのいずれか1項記載のLSI検証解析装置。
  7. 細分化部が、LSIに対する検証仕様及び検証項目に基づく機能カバレッジを定義内容で細分化する細分化ステップと、
    分類部が、前記細分化部により細分化された機能カバレッジを、テストパターンのパラメータの調整による検証難易度で分類する分類ステップと、
    組み合わせ部が、前記分類部により分類された機能カバレッジを検証難易度の低い機能カバレッジと組み合わせる組み合わせステップと、
    情報記録部が、前記細分化部、前記分類部及び前記組み合わせ部により得られた情報を記録する情報記録ステップと、
    シミュレーション部が、パラメータがランダムに設定されたテストパターンを前記LSIに入力して動作させるシミュレーションステップと、
    結果記録部が、前記シミュレーション部により前記LSIの動作が正常な場合に得られた機能カバレッジの検証回数を記録する結果記録ステップと、
    選択部が、前記情報記録部及び前記結果記録部に記録された情報から、検証対象の機能カバレッジを選択する選択ステップと、
    解析部が、前記情報記録部に記録された情報から、前記選択部により選択された機能カバレッジに関するテストパターンのパラメータが取りうる値又は範囲を調整する解析ステップとを有し、
    前記シミュレーション部は、前記解析部による調整結果を反映したテストパターンを用いる
    ことを特徴とするLSI検証解析方法。
JP2015126501A 2015-06-24 2015-06-24 Lsi検証解析装置及びlsi検証解析方法 Expired - Fee Related JP6478831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015126501A JP6478831B2 (ja) 2015-06-24 2015-06-24 Lsi検証解析装置及びlsi検証解析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015126501A JP6478831B2 (ja) 2015-06-24 2015-06-24 Lsi検証解析装置及びlsi検証解析方法

Publications (2)

Publication Number Publication Date
JP2017010359A true JP2017010359A (ja) 2017-01-12
JP6478831B2 JP6478831B2 (ja) 2019-03-06

Family

ID=57764359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015126501A Expired - Fee Related JP6478831B2 (ja) 2015-06-24 2015-06-24 Lsi検証解析装置及びlsi検証解析方法

Country Status (1)

Country Link
JP (1) JP6478831B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11306046A (ja) * 1998-04-23 1999-11-05 Toshiba Corp テストケース生成システム及びテストケース生成方法
US20020002698A1 (en) * 2000-05-25 2002-01-03 International Business Machines Corporation Method for verifying the design of a microprocessor
JP2009070274A (ja) * 2007-09-14 2009-04-02 Fujitsu Microelectronics Ltd 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法
JP2011048785A (ja) * 2009-08-28 2011-03-10 Mitsubishi Electric Corp 多重イベント定義装置、多重イベント検証装置、多重イベント定義方法および多重イベント定義プログラム
JP2014182509A (ja) * 2013-03-18 2014-09-29 Mitsubishi Electric Corp 論理検証装置及び論理検証方法及び論理検証プログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11306046A (ja) * 1998-04-23 1999-11-05 Toshiba Corp テストケース生成システム及びテストケース生成方法
US20020002698A1 (en) * 2000-05-25 2002-01-03 International Business Machines Corporation Method for verifying the design of a microprocessor
JP2009070274A (ja) * 2007-09-14 2009-04-02 Fujitsu Microelectronics Ltd 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法
JP2011048785A (ja) * 2009-08-28 2011-03-10 Mitsubishi Electric Corp 多重イベント定義装置、多重イベント検証装置、多重イベント定義方法および多重イベント定義プログラム
JP2014182509A (ja) * 2013-03-18 2014-09-29 Mitsubishi Electric Corp 論理検証装置及び論理検証方法及び論理検証プログラム

Also Published As

Publication number Publication date
JP6478831B2 (ja) 2019-03-06

Similar Documents

Publication Publication Date Title
US20160379135A1 (en) Just in time classifier training
US6581026B2 (en) Method and configuration for comparing a first characteristic with predetermined characteristics of a technical system
WO2010073245A1 (en) System and methods for parametric testing
JP6641372B2 (ja) 高次元変数選択モデルを使用した重要なパラメータの決定
US9977081B2 (en) Scan speed optimization of input and output paths
EP3612941B1 (en) Identifying flaky tests
US10527665B2 (en) Predicting noise propagation in circuits
CN110928528A (zh) 算法模型的开发方法、终端设备及计算机存储介质
US6578181B2 (en) Device and method for analyzing a circuit, and a computer product
CN110347599A (zh) 一种基于测试缺陷数据的管理方法及装置
US11132790B2 (en) Wafer map identification method and computer-readable recording medium
US20130055187A1 (en) Floorplan creation information generating method, floorplan creation information generating program, floorplan creation information generating device, floorplan optimizing method, floorplan optimizing program, and floorplan optimizing device
JP6478831B2 (ja) Lsi検証解析装置及びlsi検証解析方法
US11852668B2 (en) Method and system for real time outlier detection and product re-binning
US20110077893A1 (en) Delay Test Apparatus, Delay Test Method and Delay Test Program
JP2020041975A (ja) 装置、方法、およびプログラム
JP2011048785A (ja) 多重イベント定義装置、多重イベント検証装置、多重イベント定義方法および多重イベント定義プログラム
US20110137595A1 (en) Yield loss prediction method and associated computer readable medium
US11328108B2 (en) Predicting die susceptible to early lifetime failure
TWI723941B (zh) 缺陷分類裝置、缺陷分類程式
US20220108216A1 (en) Machine learning apparatus, method, and non-transitory computer readable medium storing program
KR102205102B1 (ko) 기계학습 기반 비트코인 네트워크 트랜잭션 수 예측
US7240315B1 (en) Automated local clock placement for FPGA designs
CN109240859B (zh) 处理器验证系统及方法
CN115048886B (zh) 设计参数调整方法、装置、电子设备和存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190205

R150 Certificate of patent or registration of utility model

Ref document number: 6478831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees