JP2017010267A - Program, circuit model generation method, simulation apparatus, and simulation method - Google Patents

Program, circuit model generation method, simulation apparatus, and simulation method Download PDF

Info

Publication number
JP2017010267A
JP2017010267A JP2015124965A JP2015124965A JP2017010267A JP 2017010267 A JP2017010267 A JP 2017010267A JP 2015124965 A JP2015124965 A JP 2015124965A JP 2015124965 A JP2015124965 A JP 2015124965A JP 2017010267 A JP2017010267 A JP 2017010267A
Authority
JP
Japan
Prior art keywords
drive current
power supply
information
time
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015124965A
Other languages
Japanese (ja)
Inventor
めぐみ 籠島
Megumi Kagoshima
めぐみ 籠島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2015124965A priority Critical patent/JP2017010267A/en
Publication of JP2017010267A publication Critical patent/JP2017010267A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the accuracy of analyzing power supply noise.SOLUTION: A processor 2 acquires circuit information 10 of a circuit to be analyzed, including IBIS model information 10a formed by representing an I/O circuit 11 of the circuit with IBIS. The processor 2 acquires drive current information 12 indicating temporal change of drive current Idr of the I/O circuit 11 corresponding to a plurality of power-supply voltage values, included in the IBIS model information 10a. The processor 2 determines a value of the drive current Idr in each time during power supply noise analysis, based on the circuit information 10a, on the basis of the power-supply voltage values in each time and the drive current information 12, and executes power supply noise analysis using the determined value.SELECTED DRAWING: Figure 1

Description

本発明は、プログラム、回路モデル作成方法、シミュレーション装置及びシミュレーション方法に関する。   The present invention relates to a program, a circuit model creation method, a simulation apparatus, and a simulation method.

近年、ＰＣＢ（Printed Circuit Board）に搭載される複数のＬＳＩ（Large Scale Integrated circuit）間のインタフェース信号の高速化や低電圧化によって、各種のマージン量が低下してきている。これによって、ＳＳＯ（Simultaneous Switching Output）ノイズなどの電源ノイズが発生してＬＳＩ間の伝送信号に混入すると、伝送信号の波形品質劣化による論理レベルの反転や、遅延変動によるタイミングマージン不足を引き起こす可能性が高まっている。したがって、電源ノイズの影響を設計段階で解析し、適切な対策を施すことが望ましい。   In recent years, various margin amounts have been reduced due to the increase in the speed and the voltage of interface signals between a plurality of LSIs (Large Scale Integrated circuits) mounted on a PCB (Printed Circuit Board). As a result, when power supply noise such as SSO (Simultaneous Switching Output) noise is generated and mixed in a transmission signal between LSIs, there is a possibility of inversion of the logic level due to the waveform quality deterioration of the transmission signal and insufficient timing margin due to delay variation. Is growing. Therefore, it is desirable to analyze the influence of power supply noise at the design stage and take appropriate measures.

ところで、設計段階の解析の際、ＬＳＩのＩ／Ｏ（Input / Output）回路をトランジスタレベルのネットリストを用いて正確にモデル化することが考えられるが、ネットリストは製造プロセスなどに関する詳細情報を含む。そのため、チップベンダからセットメーカへの提供が難しい。   By the way, when analyzing at the design stage, it may be possible to accurately model LSI I / O (Input / Output) circuits using a transistor-level netlist. Including. For this reason, it is difficult to provide chip vendors to set makers.

そこで、このような詳細情報をブラックボックス化し、電流−電圧特性に基づきＩ／Ｏ回路をモデル化した、ＩＢＩＳ（I/O Buffer Information Specification）モデルが知られている。ＩＢＩＳのバージョン５．０からは、外部電圧に基づくＩ／Ｏ回路内の駆動電流のモデル（コンポジットカレント（Ｃｏｍｐｏｓｉｔｅ ｃｕｒｒｅｎｔ））やファイナルバッファ（Ｉ／Ｏ回路の出力端子に接続されるバッファ）の駆動電流を補正するためのモデルが含まれるようになっている。   Thus, an IBIS (I / O Buffer Information Specification) model is known in which such detailed information is converted into a black box and an I / O circuit is modeled based on current-voltage characteristics. From IBIS version 5.0, driving current models (composite current) and final buffers (buffers connected to output terminals of I / O circuits) based on external voltages are driven. A model for correcting the current is included.

特開２０１４−１３５０３３号公報JP 2014-133503 A 特開２０１１−２８６４４号公報JP 2011-28644 A

しかしながら、ＩＢＩＳのコンポジットカレントで表現されるＩ／Ｏ回路の駆動電流値は、一定電圧下で取得した値であるため、ＳＳＯノイズなどの電源ノイズを考慮した値にはなっていない。したがって、電源ノイズが大きくなり電源電圧の変動量が大きくなるほど、モデル化された駆動電流と、実際の駆動電流（またはネットリストを用いて算出される駆動電流）との誤差が大きくなる。電源ノイズは、駆動電流の影響を受けるため、駆動電流の誤差が大きくなると、電源ノイズ量の見積もり精度が悪化する。   However, the drive current value of the I / O circuit expressed by the composite current of IBIS is a value acquired under a constant voltage, and is not a value that takes into account power supply noise such as SSO noise. Therefore, the error between the modeled drive current and the actual drive current (or the drive current calculated using the netlist) increases as the power supply noise increases and the fluctuation amount of the power supply voltage increases. Since the power supply noise is affected by the drive current, when the drive current error increases, the accuracy of estimating the power supply noise amount deteriorates.

以上のように、従来のＩＢＩＳを用いた解析手法では、電源ノイズの解析精度がよくないという問題がある。   As described above, the analysis method using the conventional IBIS has a problem that the analysis accuracy of the power supply noise is not good.

発明の一観点によれば、解析対象回路の入出力部をＩＢＩＳで表現したモデル情報を含む、前記解析対象回路の回路情報を取得し、前記モデル情報に含まれる、複数の電源電圧値に対応した前記入出力部の駆動電流の時間変化を示す駆動電流情報を取得し、前記回路情報に基づく電源ノイズ解析時の各時間における前記駆動電流の値を、前記各時間における電源電圧値と前記駆動電流情報とに基づき決定し、決定した前記値を用いて前記電源ノイズ解析を行う、処理をコンピュータに実行させるプログラムが提供される。   According to one aspect of the invention, circuit information of the analysis target circuit including model information expressing the input / output unit of the analysis target circuit in IBIS is acquired, and a plurality of power supply voltage values included in the model information are supported. The drive current information indicating the time change of the drive current of the input / output unit is acquired, and the value of the drive current at each time at the time of power supply noise analysis based on the circuit information is the power supply voltage value at each time and the drive There is provided a program for causing a computer to execute a process for determining based on current information and performing the power supply noise analysis using the determined value.

また、発明の一観点によれば、プロセッサが、回路の入出力部をネットリストで表現した第１のモデル情報を取得し、前記プロセッサが、前記第１のモデル情報に基づき、前記入出力部に供給される電源電圧を変化させたときの、前記入出力部の駆動電流の時間変化を示す駆動電流情報を生成し、前記プロセッサが、前記駆動電流情報を、前記入出力部をＩＢＩＳで表現した第２のモデル情報に追加する、回路モデル作成方法が提供される。   According to another aspect of the invention, a processor acquires first model information in which an input / output unit of a circuit is represented by a netlist, and the processor inputs the input / output unit based on the first model information. Drive current information indicating a temporal change in the drive current of the input / output unit when the power supply voltage supplied to the input / output unit is changed, and the processor expresses the drive current information in IBIS. A circuit model creation method for adding to the second model information is provided.

また、発明の一観点によれば、解析対象回路の入出力部をＩＢＩＳで表現したモデル情報を含む、前記解析対象回路の回路情報を取得する回路情報取得部と、前記モデル情報に含まれる、複数の電源電圧値に対応した前記入出力部の駆動電流の時間変化を示す駆動電流情報を取得する駆動電流情報取得部と、前記回路情報に基づく電源ノイズ解析時の各時間における前記駆動電流の値を、前記各時間における電源電圧値と前記駆動電流情報とに基づき決定し、決定した前記値を用いて前記電源ノイズ解析を行う電源ノイズ解析部と、を有するシミュレーション装置が提供される。   Further, according to one aspect of the invention, the model information includes a circuit information acquisition unit that acquires circuit information of the analysis target circuit, including model information in which an input / output unit of the analysis target circuit is expressed in IBIS. A drive current information acquisition unit for acquiring drive current information indicating a time change of the drive current of the input / output unit corresponding to a plurality of power supply voltage values; and the drive current at each time during power supply noise analysis based on the circuit information A simulation apparatus is provided that includes a power supply noise analysis unit that determines a value based on the power supply voltage value at each time and the drive current information and performs the power supply noise analysis using the determined value.

また、発明の一観点によれば、プロセッサが、解析対象回路の入出力部をＩＢＩＳで表現したモデル情報を含む、前記解析対象回路の回路情報を取得し、前記プロセッサが、前記モデル情報に含まれる、複数の電源電圧値に対応した前記入出力部の駆動電流の時間変化を示す駆動電流情報を取得し、前記プロセッサが、前記回路情報に基づく電源ノイズ解析時の各時間における前記駆動電流の値を、前記各時間における電源電圧値と前記駆動電流情報とに基づき決定し、決定した前記値を用いて前記電源ノイズ解析を行う、シミュレーション方法が提供される。   According to another aspect of the invention, the processor acquires circuit information of the circuit to be analyzed including model information in which an input / output unit of the circuit to be analyzed is expressed in IBIS, and the processor includes the model information. Drive current information indicating a time change of the drive current of the input / output unit corresponding to a plurality of power supply voltage values is acquired, and the processor determines the drive current at each time during power supply noise analysis based on the circuit information. A simulation method is provided in which a value is determined based on the power supply voltage value at each time and the drive current information, and the power supply noise analysis is performed using the determined value.

開示のプログラム、回路モデル作成方法、シミュレーション装置及びシミュレーション方法によれば、電源ノイズの解析精度を向上できる。   According to the disclosed program, circuit model creation method, simulation apparatus, and simulation method, the power supply noise analysis accuracy can be improved.

第１の実施の形態のシミュレーション方法及びシミュレーション装置の一例を示す図である。It is a figure which shows an example of the simulation method and simulation apparatus of 1st Embodiment. 第１の実施の形態のシミュレーション装置の一例の機能ブロック図である。It is a functional block diagram of an example of the simulation apparatus of a 1st embodiment. 第２の実施の形態のシミュレーション装置の一例を示す図である。It is a figure which shows an example of the simulation apparatus of 2nd Embodiment. ＬＳＩのＩ／Ｏ回路の一例を示す図である。It is a figure which shows an example of the I / O circuit of LSI. ＩＢＩＳモデルの一例を示す図である。It is a figure which shows an example of an IBIS model. ＩＢＩＳ５．０によるＩ−Ｔテーブルの一例を示す図である。It is a figure which shows an example of the IT table by IBIS5.0. 回路モデルの作成方法の一例の流れを示すフローチャートである。It is a flowchart which shows the flow of an example of the preparation method of a circuit model. 回路モデル情報で表される回路モデルの一例を示す図である。It is a figure which shows an example of the circuit model represented by circuit model information. 入力信号の立ち上がり時の駆動電流のＩ−Ｔ特性の計算例を示す図である。It is a figure which shows the example of calculation of the IT characteristic of the drive current at the time of the rising of an input signal. 複数の電源電圧値に対応した駆動電流情報が追加されたＩＢＩＳモデルの一例を示す図である。It is a figure which shows an example of the IBIS model to which the drive current information corresponding to several power supply voltage values was added. 駆動電流情報を表すＶＤＥシフト量のＩ−Ｔテーブル例である。It is an example of the IT table of the VDE shift amount showing drive current information. 駆動電流情報を表すＶＤＥごとのＩ−Ｔテーブル例である。It is an example of the IT table for every VDE showing drive current information. 式（１）から得られる電流値のイメージ図である。It is an image figure of the electric current value obtained from Formula (1). 電源電圧ＶＤＥの基準電圧からのシフト量ごとの駆動電流のＩ−Ｔ特性を多項式化してテーブル化した例を示す図である。It is a figure which shows the example which made the polynomial form the IT characteristic of the drive current for every shift amount from the reference voltage of the power supply voltage VDE, and was tabulated. ３種類の駆動電流のＩ−Ｔ特性を含むＩ−Ｔテーブルの一例を示す図である。It is a figure which shows an example of the IT table containing the IT characteristic of three types of drive currents. シミュレーション方法の一例の流れを示すフローチャートである。It is a flowchart which shows the flow of an example of the simulation method. 解析対象回路の一例を示す図である。It is a figure which shows an example of an analysis object circuit. 駆動電流値の決定例を示す図である。It is a figure which shows the example of determination of a drive current value. 時間の刻み幅を小さくする処理の一例を示す図である。It is a figure which shows an example of the process which makes the time interval small. 駆動電流値の補間処理の一例を示す図である。It is a figure which shows an example of the interpolation process of a drive current value. （Ａ）は、ＳＳＯノイズ発生時の電源電圧波形の一例を示す図であり、（Ｂ）は、ＳＳＯノイズ発生時の駆動電流波形の一例を示す図である。(A) is a figure which shows an example of the power supply voltage waveform at the time of SSO noise generation | occurrence | production, (B) is a figure which shows an example of the drive current waveform at the time of SSO noise generation | occurrence | production. （Ａ）は、ＳＳＯノイズ増大時の電源電圧波形の一例を示す図であり、（Ｂ）は、ＳＳＯノイズ増大時の駆動電流波形の一例を示す図である。(A) is a figure which shows an example of the power supply voltage waveform at the time of SSO noise increase, (B) is a figure which shows an example of the drive current waveform at the time of SSO noise increase. （Ａ）は、第２の実施の形態のシミュレーション方法適用時の、ＳＳＯノイズ発生時の電源電圧波形の一例を示す図であり、（Ｂ）は、第２の実施の形態のシミュレーション方法適用時の、ＳＳＯノイズ発生時の駆動電流波形の一例を示す図である。(A) is a figure which shows an example of the power supply voltage waveform at the time of SSO noise generation at the time of application of the simulation method of 2nd Embodiment, (B) is at the time of application of the simulation method of 2nd Embodiment. It is a figure which shows an example of the drive current waveform at the time of SSO noise generation | occurrence | production. （Ａ）は、第２の実施の形態のシミュレーション方法適用時の、ＳＳＯノイズ増大時の電源電圧波形の一例を示す図であり、（Ｂ）は、第２の実施の形態のシミュレーション方法適用時の、ＳＳＯノイズ増大時の駆動電流波形の一例を示す図である。(A) is a figure which shows an example of the power supply voltage waveform at the time of SSO noise increase at the time of application of the simulation method of 2nd Embodiment, (B) is at the time of application of the simulation method of 2nd Embodiment. It is a figure which shows an example of the drive current waveform at the time of SSO noise increase. モニタに表示される表示画面の例を示す図である。It is a figure which shows the example of the display screen displayed on a monitor.

（第１の実施の形態）
以下、発明を実施するための形態を、図面を参照しつつ説明する。
図１は、第１の実施の形態のシミュレーション方法及びシミュレーション装置の一例を示す図である。 (First embodiment)
Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings.
FIG. 1 is a diagram illustrating an example of a simulation method and a simulation apparatus according to the first embodiment.

また、図２は、第１の実施の形態のシミュレーション装置の一例の機能ブロック図である。
シミュレーション装置１は、たとえば、コンピュータであり、プロセッサ２と記憶部３を有している。 FIG. 2 is a functional block diagram of an example of the simulation apparatus according to the first embodiment.
The simulation apparatus 1 is a computer, for example, and includes a processor 2 and a storage unit 3.

プロセッサ２は、記憶部３に記憶されているデータ及びプログラムに基づき、図２に示すような、回路情報取得部２ａ、駆動電流情報取得部２ｂ、電源ノイズ解析部２ｃの機能を実現する。なお、図２では図示を省略しているが、プロセッサ２は、後述するＩＢＩＳモデル情報１０ａを作成する機能を有していてもよい。   The processor 2 realizes the functions of the circuit information acquisition unit 2a, the drive current information acquisition unit 2b, and the power supply noise analysis unit 2c as shown in FIG. 2 based on the data and programs stored in the storage unit 3. Although not shown in FIG. 2, the processor 2 may have a function of creating IBIS model information 10a described later.

記憶部３は、プロセッサ２が実行するプログラムや、解析対象回路の回路情報１０などの各種データを記憶する。
回路情報１０は、解析対象回路の入出力部をＩＢＩＳで表現しているＩＢＩＳモデル情報１０ａを含む。ＩＢＩＳモデル情報１０ａは、たとえば、ＩＢＩＳのバージョン５．０（以下ＩＢＩＳ５．０と略す）でモデル化されたＬＳＩの入出力部（Ｉ／Ｏ回路）の情報を含む（図５参照）。また、本実施の形態のシミュレーション方法及びシミュレーション装置１では、ＩＢＩＳモデル情報１０ａには、複数の電源電圧値に対応したＩ／Ｏ回路１１の駆動電流Ｉｄｒの時間変化を示す駆動電流情報１２が含まれている。 The storage unit 3 stores various data such as a program executed by the processor 2 and circuit information 10 of the analysis target circuit.
The circuit information 10 includes IBIS model information 10a in which the input / output unit of the analysis target circuit is expressed in IBIS. The IBIS model information 10a includes, for example, information on an input / output unit (I / O circuit) of an LSI modeled with IBIS version 5.0 (hereinafter abbreviated as IBIS 5.0) (see FIG. 5). Further, in the simulation method and simulation apparatus 1 of the present embodiment, the IBIS model information 10a includes drive current information 12 indicating the time change of the drive current Idr of the I / O circuit 11 corresponding to a plurality of power supply voltage values. It is.

図１に示す駆動電流情報１２の一例では、Ｉ／Ｏ回路１１のバッファ１１ａに印加される電源電圧ＶＤＥが複数の値をとるときの、Ｉ／Ｏ回路１１の駆動電流Ｉｄｒの値の時間変化が示されている。   In the example of the drive current information 12 shown in FIG. 1, the time change of the value of the drive current Idr of the I / O circuit 11 when the power supply voltage VDE applied to the buffer 11a of the I / O circuit 11 takes a plurality of values. It is shown.

なお、図１の駆動電流情報１２の例では、Ｉ／Ｏ回路１１への入力信号の論理レベルが、Ｌ（Low）レベルから、Ｈ（High）レベルに立ち上がるときの駆動電流Ｉｄｒの時間変化が示されている。図示が省略されているが、入力信号の論理レベルが、ＨレベルからＬレベルに立ち下がるときの駆動電流Ｉｄｒの時間変化についても同様に駆動電流情報１２に含まれている。   In the example of the drive current information 12 in FIG. 1, the time change of the drive current Idr when the logic level of the input signal to the I / O circuit 11 rises from the L (Low) level to the H (High) level. It is shown. Although illustration is omitted, the drive current information 12 similarly includes the temporal change of the drive current Idr when the logic level of the input signal falls from the H level to the L level.

なお、駆動電流の時間変化は、電源電圧ＶＤＥの値ごとではなく、基準となる電源電圧ＶＤＥの値からのシフト量ごとに与えられてもよいし、数式で表されていてもよい。これらの例については後述する。   The time change of the drive current may be given not for each value of the power supply voltage VDE but for each shift amount from the value of the reference power supply voltage VDE, or may be expressed by an equation. These examples will be described later.

以下、上記のようなシミュレーション装置１を用いたシミュレーション方法の一例を、図１、図２を用いて説明する。
回路情報取得部２ａは、ＩＢＩＳモデル情報１０ａを含む解析対象回路の回路情報１０を、たとえば、記憶部３から取得する（ステップＳ１）。 Hereinafter, an example of a simulation method using the simulation apparatus 1 as described above will be described with reference to FIGS. 1 and 2.
The circuit information acquisition unit 2a acquires the circuit information 10 of the analysis target circuit including the IBIS model information 10a from, for example, the storage unit 3 (Step S1).

駆動電流情報取得部２ｂは、ＩＢＩＳモデル情報１０ａに含まれる駆動電流情報１２を取得する（ステップＳ２）。
そして電源ノイズ解析部２ｃは、回路情報１０に基づき電源ノイズ解析を行う（ステップＳ３）。電源ノイズ解析部２ｃは、電源ノイズ解析時の各時間における駆動電流Ｉｄｒの値を、各時間における電源電圧ＶＤＥの値と、駆動電流情報１２とに基づき決定し、決定した値を用いて電源ノイズ解析を行う。 The drive current information acquisition unit 2b acquires the drive current information 12 included in the IBIS model information 10a (Step S2).
Then, the power supply noise analysis unit 2c performs power supply noise analysis based on the circuit information 10 (step S3). The power supply noise analysis unit 2c determines the value of the drive current Idr at each time at the time of power supply noise analysis based on the value of the power supply voltage VDE at each time and the drive current information 12, and uses the determined value to determine the power supply noise. Perform analysis.

図１の囲みの下側には、電源ノイズ解析時における駆動電流値の決定例が示されている。
なお、図１では、解析時間の刻み幅と駆動電流情報１２における時間の刻み幅が、両方とも１０ｐｓで等しい場合を示している。ただし、駆動電流情報１２における時間は、バッファ１１ａの入力信号の立ち上がりタイミングを０［ｐｓ］としたものであり、図１の例では、解析時間とは２０ｐｓずれている。 An example of determining the drive current value at the time of power supply noise analysis is shown below the box in FIG.
FIG. 1 shows a case where the step size of the analysis time and the time step size in the drive current information 12 are both equal to 10 ps. However, the time in the drive current information 12 is obtained by setting the rising timing of the input signal of the buffer 11a to 0 [ps]. In the example of FIG.

図１において、駆動電流Ｉｄｒを示す複数の波形は、駆動電流情報１２に示されている各電源電圧の一部の値に対応した駆動電流Ｉｄｒの時間変化の様子を示している。
入力信号の立ち上がりタイミングより前の駆動電流Ｉｄｒの情報は、駆動電流情報１２には含まれていない。そのため、この時間では、たとえば、ＤＣ（Direct Current）動作点解析などで得られた値、または、駆動電流情報１２の時間＝０［ｐｓ］のときの駆動電流値（図１の例では０［ｍＡ］）が用いられる。 In FIG. 1, a plurality of waveforms indicating the drive current Idr indicate how the drive current Idr changes with time corresponding to some values of the power supply voltages indicated in the drive current information 12.
Information of the drive current Idr before the rising timing of the input signal is not included in the drive current information 12. Therefore, at this time, for example, a value obtained by DC (Direct Current) operating point analysis or the like, or a driving current value when the driving current information 12 time = 0 [ps] (in the example of FIG. 1, 0 [ mA]) is used.

入力信号の立ち上がりタイミング後では、電源電圧ＶＤＥの値と駆動電流情報１２とに基づき駆動電流Ｉｄｒの値が決定される。
たとえば、解析時間が３０［ｐｓ］（駆動電流情報１２での時間は１０［ｐｓ］）での駆動電流Ｉｄｒの値は、１つ前の解析時間である２０［ｐｓ］での電源電圧ＶＤＥに基づき決まる。２０［ｐｓ］での電源電圧ＶＤＥは、１．５０［Ｖ］であり、その電源電圧値に対応した、駆動電流情報１２の時間１０［ｐｓ］での駆動電流Ｉｄｒの値は、３［ｍＡ］となる。 After the rising timing of the input signal, the value of the drive current Idr is determined based on the value of the power supply voltage VDE and the drive current information 12.
For example, the value of the drive current Idr when the analysis time is 30 [ps] (the time in the drive current information 12 is 10 [ps]) is the power supply voltage VDE at 20 [ps] which is the previous analysis time. Determined based on. The power supply voltage VDE at 20 [ps] is 1.50 [V], and the value of the drive current Idr at time 10 [ps] of the drive current information 12 corresponding to the power supply voltage value is 3 [mA]. ].

また、解析時間が４０［ｐｓ］（駆動電流情報１２での時間は２０［ｐｓ］）での駆動電流Ｉｄｒの値は、１つ前の解析時間である３０［ｐｓ］での電源電圧ＶＤＥに基づき決まる。３０［ｐｓ］での電源電圧ＶＤＥは、１．５０［Ｖ］であり、その電源電圧値に対応した、駆動電流情報１２の時間２０［ｐｓ］での駆動電流Ｉｄｒの値は、１０［ｍＡ］となる。   The value of the drive current Idr when the analysis time is 40 [ps] (the time in the drive current information 12 is 20 [ps]) is the power supply voltage VDE at 30 [ps], which is the previous analysis time. Determined based on. The power supply voltage VDE at 30 [ps] is 1.50 [V], and the value of the drive current Idr at time 20 [ps] of the drive current information 12 corresponding to the power supply voltage value is 10 [mA. ].

解析時間が５０［ｐｓ］（駆動電流情報１２での時間は３０［ｐｓ］）での駆動電流Ｉｄｒの値は、１つ前の解析時間である４０［ｐｓ］での電源電圧ＶＤＥに基づき決まる。４０［ｐｓ］での電源電圧ＶＤＥは、１．４６［Ｖ］に下がっている。この電源電圧値に対応した、駆動電流情報１２の時間３０［ｐｓ］での駆動電流Ｉｄｒの値は、１４［ｍＡ］となる。   The value of the drive current Idr when the analysis time is 50 [ps] (the time in the drive current information 12 is 30 [ps]) is determined based on the power supply voltage VDE at 40 [ps], which is the previous analysis time. . The power supply voltage VDE at 40 [ps] is lowered to 1.46 [V]. The value of the drive current Idr at the time 30 [ps] of the drive current information 12 corresponding to this power supply voltage value is 14 [mA].

以降の解析時間６０，７０［ｐｓ］でも同様の処理が行われ、駆動電流Ｉｄｒの値が決定されていく。
なお、電源ノイズ解析部２ｃが、駆動電流Ｉｄｒの値を決定する際には、１つ前の解析時間での電源電圧ＶＤＥの値ではなく、１つ前の解析時間と現在の解析時間との間の時間における電源電圧ＶＤＥの平均値に基づき決定するようにしてもよい。また、電源ノイズ解析部２ｃは、電源電圧ＶＤＥの値が、駆動電流情報１２に挙げられている値と一致しない場合には、最も近い値のものを選択する。 Similar processing is performed at subsequent analysis times 60 and 70 [ps], and the value of the drive current Idr is determined.
When the power supply noise analysis unit 2c determines the value of the drive current Idr, it is not the value of the power supply voltage VDE at the previous analysis time, but the previous analysis time and the current analysis time. You may make it determine based on the average value of the power supply voltage VDE in the time in between. Further, when the value of the power supply voltage VDE does not match the value listed in the drive current information 12, the power supply noise analysis unit 2c selects the closest value.

このようなシミュレーション方法では、ＩＢＩＳモデル情報１０ａに含めた複数の電源電圧ＶＤＥの値に対応した駆動電流Ｉｄｒの時間変化を示す駆動電流情報１２から、電源ノイズ解析の各時間の電源電圧ＶＤＥに対応する駆動電流Ｉｄｒの値が特定される。これにより、駆動電流の電源電圧依存が解析結果に反映され、電源ノイズの解析精度が向上する。   In such a simulation method, it corresponds to the power supply voltage VDE at each time of the power supply noise analysis from the drive current information 12 indicating the time change of the drive current Idr corresponding to the values of the plurality of power supply voltages VDE included in the IBIS model information 10a. The value of the drive current Idr to be specified is specified. As a result, the power supply voltage dependency of the drive current is reflected in the analysis result, and the analysis accuracy of the power supply noise is improved.

（第２の実施の形態）
以下、第２の実施の形態のシミュレーション方法及びシミュレーション装置の一例を示す。 (Second Embodiment)
Hereinafter, an example of the simulation method and the simulation apparatus according to the second embodiment will be described.

図３は、第２の実施の形態のシミュレーション装置の一例を示す図である。
シミュレーション装置は、たとえば、コンピュータ２０であり、プロセッサ２１によって装置全体が制御されている。プロセッサ２１には、バス２９を介してＲＡＭ（Random Access Memory）２２と複数の周辺機器が接続されている。プロセッサ２１は、マルチプロセッサであってもよい。プロセッサ２１は、たとえばＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＰＬＤ（Programmable Logic Device）である。またプロセッサ２１は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。 FIG. 3 is a diagram illustrating an example of the simulation apparatus according to the second embodiment.
The simulation apparatus is, for example, a computer 20, and the entire apparatus is controlled by a processor 21. The processor 21 is connected to a RAM (Random Access Memory) 22 and a plurality of peripheral devices via a bus 29. The processor 21 may be a multiprocessor. The processor 21 is, for example, a central processing unit (CPU), a micro processing unit (MPU), a digital signal processor (DSP), an application specific integrated circuit (ASIC), or a programmable logic device (PLD). The processor 21 may be a combination of two or more elements among CPU, MPU, DSP, ASIC, and PLD.

ＲＡＭ２２は、コンピュータ２０の主記憶装置として使用される。ＲＡＭ２２には、プロセッサ２１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ２２には、プロセッサ２１による処理に必要な各種データが格納される。   The RAM 22 is used as a main storage device of the computer 20. The RAM 22 temporarily stores at least part of an OS (Operating System) program and application programs to be executed by the processor 21. The RAM 22 stores various data necessary for processing by the processor 21.

バス２９に接続されている周辺機器としては、ＨＤＤ（Hard Disk Drive）２３、グラフィック処理装置２４、入力インタフェース２５、光学ドライブ装置２６、機器接続インタフェース２７及びネットワークインタフェース２８がある。   Peripheral devices connected to the bus 29 include an HDD (Hard Disk Drive) 23, a graphic processing device 24, an input interface 25, an optical drive device 26, a device connection interface 27, and a network interface 28.

ＨＤＤ２３は、内蔵したディスクに対して、磁気的にデータの書き込み及び読み出しを行う。ＨＤＤ２３は、コンピュータ２０の補助記憶装置として使用される。ＨＤＤ２３には、ＯＳのプログラム、アプリケーションプログラム、及び各種データが格納される。なお、補助記憶装置としては、フラッシュメモリなどの半導体記憶装置を使用することもできる。なお、ＨＤＤ２３に代えて、ＳＳＤ（Solid State Drive）などの種々の記憶装置を用いてもよい。   The HDD 23 magnetically writes and reads data to and from the built-in disk. The HDD 23 is used as an auxiliary storage device of the computer 20. The HDD 23 stores an OS program, application programs, and various data. Note that a semiconductor storage device such as a flash memory can also be used as the auxiliary storage device. Note that various storage devices such as an SSD (Solid State Drive) may be used instead of the HDD 23.

グラフィック処理装置２４には、モニタ２４ａが接続されている。グラフィック処理装置２４は、プロセッサ２１からの命令にしたがって、画像をモニタ２４ａの画面に表示させる。モニタ２４ａとしては、ＣＲＴ（Cathode Ray Tube）を用いた表示装置や液晶表示装置などがある。   A monitor 24 a is connected to the graphic processing device 24. The graphic processing device 24 displays an image on the screen of the monitor 24a in accordance with an instruction from the processor 21. Examples of the monitor 24a include a display device using a CRT (Cathode Ray Tube) and a liquid crystal display device.

入力インタフェース２５には、キーボード２５ａとマウス２５ｂとが接続されている。入力インタフェース２５は、キーボード２５ａやマウス２５ｂから送られてくる信号をプロセッサ２１に送信する。なお、マウス２５ｂは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル、タブレット、タッチパッド、トラックボールなどがある。   A keyboard 25 a and a mouse 25 b are connected to the input interface 25. The input interface 25 transmits a signal sent from the keyboard 25a and the mouse 25b to the processor 21. The mouse 25b is an example of a pointing device, and other pointing devices can also be used. Examples of other pointing devices include a touch panel, a tablet, a touch pad, and a trackball.

光学ドライブ装置２６は、レーザ光などを利用して、光ディスク２６ａに記録されたデータの読み取りを行う。光ディスク２６ａは、光の反射によって読み取り可能なようにデータが記録された可搬型の記録媒体である。光ディスク２６ａには、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（ReWritable）などがある。   The optical drive device 26 reads data recorded on the optical disc 26a using a laser beam or the like. The optical disk 26a is a portable recording medium on which data is recorded so that it can be read by reflection of light. The optical disk 26a includes a DVD (Digital Versatile Disc), a DVD-RAM, a CD-ROM (Compact Disc Read Only Memory), a CD-R (Recordable) / RW (ReWritable), and the like.

機器接続インタフェース２７は、コンピュータ２０に周辺機器を接続するための通信インタフェースである。たとえば機器接続インタフェース２７には、メモリ装置２７ａやメモリリーダライタ２７ｂを接続することができる。メモリ装置２７ａは、機器接続インタフェース２７との通信機能を搭載した記録媒体である。メモリリーダライタ２７ｂは、メモリカード２７ｃへのデータの書き込み、またはメモリカード２７ｃからのデータの読み出しを行う装置である。メモリカード２７ｃは、カード型の記録媒体である。   The device connection interface 27 is a communication interface for connecting peripheral devices to the computer 20. For example, the device connection interface 27 can be connected to a memory device 27a and a memory reader / writer 27b. The memory device 27 a is a recording medium equipped with a communication function with the device connection interface 27. The memory reader / writer 27b is a device that writes data to the memory card 27c or reads data from the memory card 27c. The memory card 27c is a card-type recording medium.

ネットワークインタフェース２８は、ネットワーク２８ａに接続されている。ネットワークインタフェース２８は、ネットワーク２８ａを介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。   The network interface 28 is connected to the network 28a. The network interface 28 transmits / receives data to / from other computers or communication devices via the network 28a.

以上のようなハードウェア構成によって、第２の実施の形態の処理機能を実現することができる。なお、図１に示した第１の実施の形態のシミュレーション装置１も、図３に示したコンピュータ２０と同様のハードウェアにより実現することができる。   With the hardware configuration described above, the processing functions of the second embodiment can be realized. The simulation apparatus 1 according to the first embodiment shown in FIG. 1 can also be realized by the same hardware as the computer 20 shown in FIG.

コンピュータ２０は、たとえばコンピュータ読み取り可能な記録媒体に記録されたプログラムを実行することにより、第２の実施の形態の処理機能を実現する。コンピュータ２０に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。たとえば、コンピュータ２０に実行させるプログラムをＨＤＤ２３に格納しておくことができる。プロセッサ２１は、ＨＤＤ２３内のプログラムの少なくとも一部をＲＡＭ２２にロードし、プログラムを実行する。またコンピュータ２０に実行させるプログラムを、光ディスク２６ａ、メモリ装置２７ａ、メモリカード２７ｃなどの可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、たとえばプロセッサ２１からの制御により、ＨＤＤ２３にインストールされた後、実行可能となる。またプロセッサ２１が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。   The computer 20 implements the processing functions of the second embodiment by executing a program recorded on a computer-readable recording medium, for example. A program describing the processing contents to be executed by the computer 20 can be recorded in various recording media. For example, a program to be executed by the computer 20 can be stored in the HDD 23. The processor 21 loads at least a part of the program in the HDD 23 into the RAM 22 and executes the program. A program to be executed by the computer 20 can also be recorded on a portable recording medium such as the optical disk 26a, the memory device 27a, and the memory card 27c. The program stored in the portable recording medium becomes executable after being installed in the HDD 23 under the control of the processor 21, for example. The processor 21 can also read and execute the program directly from the portable recording medium.

（シミュレーション方法の一例）
以下では、ＩＢＩＳ５．０のモデル（以下単にＩＢＩＳモデルと呼ぶ）を適用したシミュレーション方法について説明する。 (Example of simulation method)
Hereinafter, a simulation method using an IBIS 5.0 model (hereinafter simply referred to as an IBIS model) will be described.

図４は、ＬＳＩのＩ／Ｏ回路の一例を示す図である。
図４では、Ｉ／Ｏ回路３０の出力端子３１に接続されるバッファであるファイナルバッファ３２と、ファイナルバッファ３２よりも前段部分にあるバッファ部であるプレバッファ３３が示されている。さらに、２つのダイオード３４ａ，３４ｂが示されている。ダイオード３４ａのカソードは電源電圧ＶＤＥを供給する電源に接続されており、アノードは出力端子３１及びダイオード３４ｂのカソードに接続されている。ダイオード３４ｂのアノードは接地されている。なお、プレバッファ３３は複数存在する場合もある。 FIG. 4 is a diagram illustrating an example of an I / O circuit of an LSI.
In FIG. 4, a final buffer 32 that is a buffer connected to the output terminal 31 of the I / O circuit 30 and a prebuffer 33 that is a buffer section in the previous stage of the final buffer 32 are shown. In addition, two diodes 34a, 34b are shown. The cathode of the diode 34a is connected to a power supply that supplies the power supply voltage VDE, and the anode is connected to the output terminal 31 and the cathode of the diode 34b. The anode of the diode 34b is grounded. There may be a plurality of prebuffers 33.

Ｉ／Ｏ回路３０への入力信号は、プレバッファ３３を介してファイナルバッファ３２に伝搬し、出力端子３１から出力される。また、ファイナルバッファ３２とプレバッファ３３には、電源電圧ＶＤＥが供給される。   An input signal to the I / O circuit 30 is propagated to the final buffer 32 via the prebuffer 33 and output from the output terminal 31. Further, the power supply voltage VDE is supplied to the final buffer 32 and the prebuffer 33.

ＩＢＩＳモデルは、Ｉ／Ｏ回路３０のファイナルバッファ３２などをモデル化したものである。
図５は、ＩＢＩＳモデルの一例を示す図である。 The IBIS model is a model of the final buffer 32 of the I / O circuit 30 and the like.
FIG. 5 is a diagram illustrating an example of the IBIS model.

ＩＢＩＳモデル４０は、複数の要素４１ａ，４１ｂ，４２，４３ａ，４３ｂ，４４ａ，４４ｂ，４５，４６，４７，４８を有する。
図４に示したファイナルバッファ３２は、要素４１ａ，４１ｂ，４２を用いてモデル化されている。 The IBIS model 40 includes a plurality of elements 41a, 41b, 42, 43a, 43b, 44a, 44b, 45, 46, 47, and 48.
The final buffer 32 shown in FIG. 4 is modeled using elements 41a, 41b, and.

要素４１ａは、“Ｐｕｌｌ ｕｐ”と呼ばれる。要素４１ａは、図４に示したＩ／Ｏ回路３０内の出力端子３１に接続されるファイナルバッファ３２に含まれる、電源に接続される図示しないトランジスタ（以下Ｈ側のトランジスタという）の電流電圧特性をテーブル化したデータである。さらに、要素４１ａは、ファイナルバッファ３２から出力される信号の立ち上がり特性のデータを含む。   Element 41a is called "Pull up". The element 41a is a current-voltage characteristic of a transistor (not shown) connected to a power source (hereinafter referred to as an H-side transistor) included in the final buffer 32 connected to the output terminal 31 in the I / O circuit 30 shown in FIG. Is a table of data. Further, the element 41a includes data of the rising characteristic of the signal output from the final buffer 32.

要素４１ｂは、“Ｐｕｌｌ ｄｏｗｎ”と呼ばれる。要素４１ｂは、図４に示したファイナルバッファ３２に含まれる、接地された図示しないトランジスタ（以下Ｌ側のトランジスタという）の電流電圧特性をテーブル化したデータである。さらに、要素４１ｂは、ファイナルバッファ３２から出力される信号の立ち下がり特性のデータを含む。   Element 41b is called "Pull down". The element 41b is data that tabulates the current-voltage characteristics of a transistor (not shown) grounded (not shown) included in the final buffer 32 shown in FIG. Further, the element 41b includes data of the falling characteristic of the signal output from the final buffer 32.

要素４３ａ，４３ｂは、“Ｐｗｒ ｃｌａｍｐ”及び“Ｇｎｄ ｃｌａｍｐ”と呼ばれる。要素４３ａ，４３ｂは、図４に示したダイオード３４ａ，３４ｂの電流電圧特性をテーブル化したデータである。   Elements 43a and 43b are called "Pwr clamp" and "Gnd clamp". Elements 43a and 43b are data in which the current-voltage characteristics of the diodes 34a and 34b shown in FIG. 4 are tabulated.

要素４４ａは、“ＩＳＳＯ ＰＵ”と呼ばれる。要素４４ａは、ファイナルバッファ３２に含まれるＨ側のトランジスタにおける実効電流についての電流電圧特性をテーブル化したデータである。   Element 44a is referred to as "ISSO PU". The element 44a is data that tabulates the current-voltage characteristics of the effective current in the H-side transistor included in the final buffer 32.

要素４４ｂは、“ＩＳＳＯ ＰＤ”と呼ばれる。要素４４ｂは、ファイナルバッファ３２に含まれるＬ側のトランジスタにおける実効電流についての電流電圧特性をテーブル化したデータである。   Element 44b is referred to as "ISSO PD". The element 44b is data that tabulates the current-voltage characteristics of the effective current in the L-side transistor included in the final buffer 32.

要素４５は、“Ｃｏｍｐｏｓｉｔｅ ｃｕｒｒｅｎｔ”と呼ばれる。要素４５は、Ｉ／Ｏ回路３０全体の駆動電流の電流−時間特性をテーブル化したデータである。
要素４６〜４８は、それぞれ、“Ｐｗｒ Ｐｉｎ”、“Ｇｎｄ Ｐｉｎ”、“Ｓｉｇ Ｐｉｎ”と呼ばれ、電源端子、グランド端子、出力端子を意味する。 Element 45 is called “Composite current”. Element 45 is data in which the current-time characteristics of the drive current of the entire I / O circuit 30 are tabulated.
Elements 46 to 48 are called “Pwr Pin”, “Gnd Pin”, and “Sig Pin”, respectively, and mean a power supply terminal, a ground terminal, and an output terminal.

ＩＢＩＳ５．０で規定されている、電流−時間特性（以下Ｉ−Ｔ特性と表記する）をテーブル化したデータの例（Ｉ−Ｔテーブル）を以下に示す。
図６は、ＩＢＩＳ５．０によるＩ−Ｔテーブルの一例を示す図である。 An example of data (IT table) in which current-time characteristics (hereinafter referred to as IT characteristics) defined in IBIS 5.0 are tabulated is shown below.
FIG. 6 is a diagram illustrating an example of an IT table according to IBIS5.0.

図６のＩ−Ｔテーブル５０の例では、電源電圧ＶＤＥが一定電圧のもとで、１０［ｐｓ］ごとの駆動電流のＩ−Ｔ特性がテーブル化されている。なお、図６は、Ｉ／Ｏ回路３０の入力信号の立ち上がり時の駆動電流の様子を示すものであるが、入力信号の立ち下り時の駆動電流の値についても同様にテーブル化される。また、ＩＢＩＳ５．０の駆動電流のＩ−Ｔ特性は、立ち上がり時間などがそれぞれ異なる“ｔｙｐ”、“ｍｉｎ”、“ｍａｘ”の３種類あるが、図６では１つを図示するにとどめている。   In the example of the IT table 50 in FIG. 6, the IT characteristics of the drive current every 10 [ps] are tabulated with the power supply voltage VDE being a constant voltage. FIG. 6 shows the state of the drive current when the input signal of the I / O circuit 30 rises. The values of the drive current when the input signal falls are also tabulated in the same manner. In addition, there are three types of IBIS 5.0 drive current IT characteristics of “typ”, “min”, and “max”, each having a different rise time, but only one is shown in FIG. .

図６に示したような駆動電流の値は、電源電圧ＶＤＥが一定電圧下で取得した値であるため、ＳＳＯなどの電源ノイズを考慮した値となっていない。したがって、電源ノイズが大きくなり電源電圧の変動量が大きくなるほど、ＩＢＩＳで与えられる駆動電流と、実際の駆動電流（またはネットリストを用いて算出される駆動電流）との誤差が大きくなる。また、電源ノイズ量自体も、駆動電流の影響を受けるため、駆動電流の誤差が大きくなると、電源ノイズ量の見積もり精度が悪化する。   The value of the drive current as shown in FIG. 6 is a value obtained by taking the power supply noise such as SSO into consideration because the power supply voltage VDE is a value acquired under a certain voltage. Therefore, as the power supply noise increases and the fluctuation amount of the power supply voltage increases, the error between the drive current given by IBIS and the actual drive current (or the drive current calculated using the netlist) increases. In addition, since the power supply noise amount itself is also affected by the drive current, if the drive current error increases, the estimation accuracy of the power supply noise amount deteriorates.

そこで、本実施の形態のシミュレーション方法では、複数の電源電圧値に対応したＩ／Ｏ回路３０の駆動電流のＩ−Ｔ特性を用いる。
複数の電源電圧値に対応したＩ／Ｏ回路３０の駆動電流のＩ−Ｔ特性の情報（駆動電流情報）は、たとえば、以下の方法で作成され、ＩＢＩＳモデルに追加される。以下この方法を回路モデル作成方法と呼ぶ。 Therefore, in the simulation method of the present embodiment, the IT characteristic of the drive current of the I / O circuit 30 corresponding to a plurality of power supply voltage values is used.
Information on the IT characteristics of the drive current of the I / O circuit 30 corresponding to a plurality of power supply voltage values (drive current information) is created by the following method, for example, and added to the IBIS model. Hereinafter, this method is referred to as a circuit model creation method.

（回路モデルの作成方法）
図７は、回路モデルの作成方法の一例の流れを示すフローチャートである。
以下に示す各ステップの処理は、電源ノイズ解析を行うコンピュータ２０によって行われるものとして説明するが、他のコンピュータが実行するものであってもよい。 (Circuit model creation method)
FIG. 7 is a flowchart illustrating an exemplary flow of a circuit model creation method.
The processing of each step shown below is described as being performed by the computer 20 that performs power supply noise analysis, but may be executed by another computer.

コンピュータ２０において、プロセッサ２１は、ＨＤＤ２３に格納されたプログラムを読み出してＲＡＭ２２上に展開して、たとえば、図７に示すような各ステップの処理を実行する。   In the computer 20, the processor 21 reads out a program stored in the HDD 23, expands it on the RAM 22, and executes processing of each step as shown in FIG. 7, for example.

まず、プロセッサ２１は、たとえば、ＨＤＤ２３に格納された回路モデル情報を取得する（ステップＳ１０）。
図８は、回路モデル情報で表される回路モデルの一例を示す図である。 First, the processor 21 acquires circuit model information stored in the HDD 23, for example (step S10).
FIG. 8 is a diagram illustrating an example of a circuit model represented by circuit model information.

回路モデル５１は、トランジスタレベルのネットリストでモデル化されているＩ／Ｏ回路５２と、Ｉ／Ｏ回路５２に入力信号を供給する入力信号源５３、Ｉ／Ｏ回路５２に電源電圧ＶＤＥを供給する電圧源５４、負荷抵抗５５を有する。また、電圧源５４は、電源電圧ＶＤＥの値を変える機能をもつ。   The circuit model 51 includes an I / O circuit 52 that is modeled by a transistor level netlist, an input signal source 53 that supplies an input signal to the I / O circuit 52, and a power supply voltage VDE that is supplied to the I / O circuit 52. Voltage source 54 and load resistance 55. The voltage source 54 has a function of changing the value of the power supply voltage VDE.

次に、プロセッサ２１は、電源電圧ＶＤＥの上限（Ｍａｘ）と下限（Ｍｉｎ）を取得する（ステップＳ１１）。
ステップＳ１１の処理では、プロセッサ２１は、たとえば、ユーザにより入力される、もしくは予め設定されている電源電圧ＶＤＥの上限と下限を取得する。たとえば、１．５［Ｖ］を基準電圧とした場合には、Ｍａｘ＝２．０［Ｖ］、Ｍｉｎ＝１．０Ｖなどとする。 Next, the processor 21 acquires the upper limit (Max) and the lower limit (Min) of the power supply voltage VDE (step S11).
In the process of step S11, the processor 21 acquires the upper limit and the lower limit of the power supply voltage VDE input by the user or set in advance, for example. For example, when 1.5 [V] is used as the reference voltage, Max = 2.0 [V], Min = 1.0 V, and the like.

そして、プロセッサ２１は、まず変数ｉ＝０とし（ステップＳ１２）、図８に示したような回路モデル５１を用いて、ＶＤＥ＝Ｍａｘ−ΔＶ×ｉのときの駆動電流ＩｄｒのＩ−Ｔ特性を計算する（ステップＳ１３）。ΔＶは、電圧源５４が電源電圧ＶＤＥを変化させるときの刻み幅である。たとえば、ΔＶ＝０．０２Ｖなどとする。   The processor 21 first sets the variable i = 0 (step S12), and uses the circuit model 51 as shown in FIG. 8 to obtain the IT characteristic of the drive current Idr when VDE = Max−ΔV × i. Calculate (step S13). ΔV is a step size when the voltage source 54 changes the power supply voltage VDE. For example, ΔV = 0.02V.

なお、プロセッサ２１が、回路モデル５１を用いて、駆動電流のＩ−Ｔ特性を計算するときの入力信号、負荷抵抗５５、電源電圧ＶＤＥの値は、ＩＢＩＳモデルを用いて波形を取得する際（後述の電源ノイズ解析時）と同じものとする。たとえば、電源電圧ＶＤＥは、ＳＳＯノイズにより変動し得る範囲の値が用いられる。   When the processor 21 uses the circuit model 51 to calculate the IT characteristics of the drive current, the values of the input signal, the load resistance 55, and the power supply voltage VDE are acquired using the IBIS model ( This is the same as the power supply noise analysis described below. For example, the power supply voltage VDE is a value in a range that can vary due to SSO noise.

次に、プロセッサ２１は、ｉ＝ｉ＋１とし（ステップＳ１４）、その後、ＶＤＥ＝Ｍｉｎとなったか否かを判定する（ステップＳ１５）。ＶＤＥ＝Ｍｉｎではないときには、ステップＳ１３からの処理が繰り返される。   Next, the processor 21 sets i = i + 1 (step S14), and then determines whether or not VDE = Min (step S15). When VDE = Min is not satisfied, the processing from step S13 is repeated.

以上の処理により、複数の電源電圧ＶＤＥの値に対応した駆動電流のＩ−Ｔ特性が得られる。
図９は、入力信号の立ち上がり時の駆動電流のＩ−Ｔ特性の計算例を示す図である。 Through the above processing, the drive current IT characteristics corresponding to the values of the plurality of power supply voltages VDE are obtained.
FIG. 9 is a diagram illustrating a calculation example of the IT characteristic of the drive current at the time of rising of the input signal.

駆動電流Ｉｄｒの波形６０は、電源電圧ＶＤＥが１．５ＶのときのＩ−Ｔ特性を示しており、駆動電流Ｉｄｒの波形６１は、電源電圧ＶＤＥが１．４ＶのときのＩ−Ｔ特性を示している。   A waveform 60 of the drive current Idr shows an IT characteristic when the power supply voltage VDE is 1.5V, and a waveform 61 of the drive current Idr shows an IT characteristic when the power supply voltage VDE is 1.4V. Show.

電源電圧ＶＤＥが小さくなると、駆動電流Ｉｄｒも小さくなっている。
入力信号の立ち下り時においても同様に駆動電流ＩｄｒのＩ−Ｔ特性が計算される。
ステップＳ１５の処理で、ＶＤＥ＝Ｍｉｎと判定したとき、プロセッサ２１は、時間ｔ＝０とし（ステップＳ１６）、その後、ｔ＝ｔ＋Δｔとする（ステップＳ１７）。Δｔは、プロセッサ２１が駆動電流ＩｄｒのＩ−Ｔ特性を計算したときの時間の刻み幅である。Δｔは、たとえば、１０ｐｓなどである。 As the power supply voltage VDE decreases, the drive current Idr also decreases.
Similarly, the IT characteristic of the drive current Idr is calculated at the falling edge of the input signal.
When it is determined in step S15 that VDE = Min, the processor 21 sets time t = 0 (step S16), and then sets t = t + Δt (step S17). Δt is a time increment when the processor 21 calculates the IT characteristic of the drive current Idr. Δt is, for example, 10 ps.

そして、プロセッサ２１は、時間ｔと時間ｔ＋Δｔとの間における駆動電流Ｉｄｒの変化が、１％以上か否かを判定する（ステップＳ１８）。変化が１％以上の場合、プロセッサ２１は、時間ｔから時間ｔ＋Δｔの間で、Δｔよりも小さいΔｔｓの刻み幅で駆動電流を取得する（ステップＳ１９）。プロセッサ２１は、図８に示したような回路モデル５１を用いて、Δｔｓの刻み幅での駆動電流Ｉｄｒを計算してもよいし、時間ｔと時間ｔ＋Δｔでの駆動電流Ｉｄｒの値から線形補間などの補間方法によってΔｔｓの刻み幅での駆動電流Ｉｄｒを計算してもよい。   Then, the processor 21 determines whether or not the change in the drive current Idr between time t and time t + Δt is 1% or more (step S18). When the change is 1% or more, the processor 21 acquires the drive current with a step size of Δts smaller than Δt between time t and time t + Δt (step S19). The processor 21 may calculate the drive current Idr at the increment of Δts using the circuit model 51 as shown in FIG. 8, or linearly interpolates from the values of the drive current Idr at time t and time t + Δt. The drive current Idr at the increment of Δts may be calculated by an interpolation method such as

なお、１％という値は一例であり、この値に限定されるものではない。
ステップＳ１９の処理後、またはステップＳ１８の処理で、時間ｔと時間ｔ＋Δｔとの間における駆動電流Ｉｄｒの変化が、１％以上ではないと判定したとき、プロセッサ２１は、ｔ＞駆動電流Ｉｄｒの取得時間か否かを判定する（ステップＳ２０）。 Note that the value of 1% is an example, and is not limited to this value.
When it is determined that the change in the drive current Idr between time t and time t + Δt is not 1% or more after the process in step S19 or in the process in step S18, the processor 21 obtains t> drive current Idr. It is determined whether it is time (step S20).

ｔ＞駆動電流Ｉｄｒの取得時間であると判定したとき、プロセッサ２１は、計算した駆動電流ＩｄｒのＩ−Ｔ特性を駆動電流情報として、ＩＢＩＳモデルに追加し（ステップＳ２１）、回路モデルの作成方法を終了する。ｔ＞駆動電流の取得時間ではないとき、ステップＳ１７からの処理が繰り返される。   When it is determined that t> the acquisition time of the drive current Idr, the processor 21 adds the calculated IT characteristic of the drive current Idr as drive current information to the IBIS model (step S21), and a circuit model creation method Exit. When it is not t> drive current acquisition time, the processing from step S17 is repeated.

図１０は、複数の電源電圧値に対応した駆動電流情報が追加されたＩＢＩＳモデルの一例を示す図である。図５に示したＩＢＩＳモデル４０と同じ要素については同一符号が付されている。   FIG. 10 is a diagram illustrating an example of an IBIS model to which drive current information corresponding to a plurality of power supply voltage values is added. The same elements as those in the IBIS model 40 shown in FIG.

図１０のＩＢＩＳモデル４０ａでは、上記の処理により作成された駆動電流情報が、“Ｃｏｍｐｏｓｉｔｅ ｃｕｒｒｅｎｔ”に追加され、要素４５ａが更新されている。これによって、要素４５ａは、複数電源電圧値に対応したものとなる。   In the IBIS model 40a of FIG. 10, the drive current information created by the above processing is added to “Composite current”, and the element 45a is updated. Thus, the element 45a corresponds to a plurality of power supply voltage values.

駆動電流情報は、テーブル化されたデータ、または数式で表される。以下、作成された駆動電流情報の例をあげる。
（駆動電流情報の例）
図１１は、駆動電流情報を表すＶＤＥシフト量のＩ−Ｔテーブル例である。 The drive current information is represented by tabulated data or mathematical expressions. Hereinafter, an example of the generated drive current information will be given.
(Example of drive current information)
FIG. 11 is an example of the VDE shift amount IT table representing drive current information.

Ｉ−Ｔテーブル７０には、電源電圧ＶＤＥの基準電圧（たとえば、１．５Ｖ）からのシフト量ごとに、駆動電流ＩｄｒのＩ−Ｔ特性が示されている。シフト量の最大値と最小値は、前述したＭａｘからｍｉｎまでの電源電圧ＶＤＥの値に基づき決められ、図１１の例では、１．００［Ｖ］と、−１．００［Ｖ］となっている。前述した図１１の例では、シフト量は、０．０２［Ｖ］刻み、時間は１０［ｐｓ］刻みとなっている。また、図１１の例では、入力信号の立ち上がり時での駆動電流ＩｄｒのＩ−Ｔ特性が示されているが、入力信号の立ち下がり時での駆動電流ＩｄｒのＩ−Ｔ特性についても同様のテーブルデータが作成される。   The IT table 70 shows the IT characteristic of the drive current Idr for each shift amount of the power supply voltage VDE from a reference voltage (for example, 1.5 V). The maximum value and the minimum value of the shift amount are determined based on the value of the power supply voltage VDE from Max to min described above, and are 1.00 [V] and −1.00 [V] in the example of FIG. ing. In the example of FIG. 11 described above, the shift amount is in increments of 0.02 [V], and the time is in increments of 10 [ps]. Further, in the example of FIG. 11, the IT characteristic of the drive current Idr at the time of rising of the input signal is shown, but the same applies to the IT characteristic of the drive current Idr at the time of falling of the input signal. Table data is created.

図１２は、駆動電流情報を表すＶＤＥごとのＩ−Ｔテーブル例である。
Ｉ−Ｔテーブル７１には、前述したＭａｘからｍｉｎまでの電源電圧ＶＤＥの値に対応した、駆動電流ＩｄｒのＩ−Ｔ特性が示されている。図１２の例では、Ｍａｘ＝１．００［Ｖ］、Ｍｉｎ＝１．００［Ｖ］である。また、電源電圧ＶＤＥの刻み幅（ΔＶ）は、０．０２［Ｖ］であり、時間は１０［ｐｓ］刻みとなっている。図１２の例でも、入力信号の立ち上がり時での駆動電流ＩｄｒのＩ−Ｔ特性が示されているが、入力信号の立ち下がり時での駆動電流ＩｄｒのＩ−Ｔ特性についても同様のテーブルデータが作成される。 FIG. 12 is an example of an IT table for each VDE representing drive current information.
The IT table 71 shows the IT characteristic of the drive current Idr corresponding to the value of the power supply voltage VDE from Max to min described above. In the example of FIG. 12, Max = 1.00 [V] and Min = 1.00 [V]. Further, the step width (ΔV) of the power supply voltage VDE is 0.02 [V], and the time is in steps of 10 [ps]. The example of FIG. 12 also shows the IT characteristic of the drive current Idr at the time of rising of the input signal, but the same table data also applies to the IT characteristic of the drive current Idr at the time of falling of the input signal. Is created.

また、駆動電流情報は数式でも表すことができる。
たとえば、Ａを駆動電流Ｉｄｒ、ｘを時間ｔ、ｙを電源電圧ＶＤＥとすると、
Ａ＝ａ0＋ａ1ｘ＋ａ2ｙ＋ａ3ｘ2＋ａ4ｘｙ＋ａ5ｙ2＋… （１）
という多項式で駆動電流情報を表すこともできる。係数ａ0，ａ1，ａ2，…は、図７に示した処理で取得した駆動電流ＩｄｒのＩ−Ｔ特性から得られる。 The drive current information can also be expressed by a mathematical expression.
For example, when A is a drive current Idr, x is a time t, and y is a power supply voltage VDE,
A = a 0 + a 1 x + a 2 y + a 3 x 2 + a 4 xy + a 5 y 2 + (1)
The driving current information can also be expressed by a polynomial. The coefficients a 0 , a 1 , a 2 ,... Are obtained from the IT characteristics of the drive current Idr acquired by the processing shown in FIG.

図１３は、式（１）から得られる電流値のイメージ図である。
図１３には、時間ｔ［ｐｓ］、電源電圧ＶＤＥ［Ｖ］、駆動電流Ｉｄｒ［ｍＡ］の３つの軸で表される、複数の電源電圧ＶＤＥの値に応じた、駆動電流ＩｄｒのＩ−Ｔ特性が示されている。図１３の例でも、入力信号の立ち上がり時での駆動電流ＩｄｒのＩ−Ｔ特性が示されているが、入力信号の立ち下がり時での駆動電流ＩｄｒのＩ−Ｔ特性についても同様の多項式で表すことができる。 FIG. 13 is an image diagram of current values obtained from Equation (1).
FIG. 13 shows I− of the drive current Idr according to the values of the plurality of power supply voltages VDE represented by three axes of time t [ps], power supply voltage VDE [V], and drive current Idr [mA]. T characteristics are shown. The example of FIG. 13 also shows the IT characteristic of the drive current Idr at the time of rising of the input signal, but the IT characteristic of the drive current Idr at the time of falling of the input signal is also expressed by a similar polynomial. Can be represented.

数式を用いた駆動電流情報の例として、以下のようなものも適用可能である。
図１４は、電源電圧ＶＤＥの基準電圧からのシフト量ごとの駆動電流のＩ−Ｔ特性を多項式化してテーブル化した例を示す図である。 The following can be applied as an example of drive current information using mathematical expressions.
FIG. 14 is a diagram illustrating an example in which the IT characteristic of the drive current for each shift amount from the reference voltage of the power supply voltage VDE is converted into a polynomial table.

テーブル７２の例では、電源電圧ＶＤＥの基準電圧からのシフト量が、１．００から−１．００まで、０．０２刻みで示されており、各シフト量に対応した駆動電流のＩ−Ｔ特性が多項式で示されている。Ａは駆動電流Ｉｄｒを示し、ｘは時間ｔを示している。係数ａ0，ａ1，ａ2，…、係数ｂ0，ｂ1，ｂ2，…、係数ｃ0，ｃ1，ｃ2，…、係数ｄ0，ｄ1，ｄ2，…、係数ｅ0，ｅ1，ｅ2，…、係数ｆ0，ｆ1，ｆ2，…、などは、図７に示した処理で取得した駆動電流ＩｄｒのＩ−Ｔ特性から得られる。 In the example of the table 72, the shift amount from the reference voltage of the power supply voltage VDE is shown in increments of 0.02 from 1.00 to -1.00, and the drive current I-T corresponding to each shift amount is shown. The characteristics are shown in polynomial form. A indicates the drive current Idr, and x indicates the time t. Coefficients a 0, a 1, a 2 , ..., coefficients b 0, b 1, b 2 , ..., coefficients c 0, c 1, c 2 , ..., coefficient d 0, d 1, d 2 , ..., the coefficient e 0, e 1, e 2, ..., coefficients f 0, f 1, f 2 , ..., etc. is obtained from I-T characteristic of the acquired driving current Idr in the process shown in FIG.

なお、図１４のテーブル７２の例では、シフト量ごと駆動電流のＩ−Ｔ特性が多項式で表されているが、複数の電源電圧値の各値に対応した駆動電流のＩ−Ｔ特性が、多項式で表されるようにしてもよい。   In the example of the table 72 in FIG. 14, the IT characteristic of the drive current for each shift amount is represented by a polynomial, but the IT characteristic of the drive current corresponding to each value of a plurality of power supply voltage values is You may make it represent with a polynomial.

また、図１４の例でも、入力信号の立ち上がり時での駆動電流ＩｄｒのＩ−Ｔ特性が示されているが、入力信号の立ち下がり時での駆動電流ＩｄｒのＩ−Ｔ特性についても同様の多項式で表すことができる。   The example of FIG. 14 also shows the IT characteristic of the drive current Idr when the input signal rises, but the same applies to the IT characteristic of the drive current Idr when the input signal falls. It can be expressed as a polynomial.

ところで、ＩＢＩＳ５．０の駆動電流ＩｄｒのＩ−Ｔ特性は、前述したように“Ｔｙｐ”、“Ｍｉｎ”、“Ｍａｘ”の３条件で求められる。これに合わせて駆動電流情報を以下に示すようなＩ−Ｔテーブルで表してもよい。   By the way, the IT characteristic of the drive current Idr of IBIS5.0 is obtained under the three conditions of “Typ”, “Min”, and “Max” as described above. In accordance with this, the drive current information may be represented by an IT table as shown below.

図１５は、３種類の駆動電流のＩ−Ｔ特性を含むＩ−Ｔテーブルの一例を示す図である。
図１５のＩ−Ｔテーブル７３の例では、“Ｔｙｐ”、“Ｍｉｎ”、“Ｍａｘ”の３条件のそれぞれに対して、電源電圧ＶＤＥの基準電圧からの複数のシフト量に対応した、駆動電流ＩｄｒのＩ−Ｔ特性が示されている。 FIG. 15 is a diagram illustrating an example of an IT table including the IT characteristics of three types of drive currents.
In the example of the IT table 73 in FIG. 15, the drive current corresponding to a plurality of shift amounts from the reference voltage of the power supply voltage VDE for each of the three conditions “Typ”, “Min”, and “Max”. The I-T characteristic of Idr is shown.

なお、３条件のそれぞれに対して、シフト量ごとではなく、図１２に示したように複数の電源電圧値の値ごと、駆動電流ＩｄｒのＩ−Ｔ特性が算出されるようにしてもよい。
また、前述した多項式を用いてＩ−Ｔ特性を表現する場合についても、上記の３つの条件のそれぞれに対して多項式を求めるようにしてもよい。 Note that the IT characteristics of the drive current Idr may be calculated for each of the three conditions, not for each shift amount, but for each of a plurality of power supply voltage values as shown in FIG.
Also, in the case of expressing the IT characteristic using the above-described polynomial, the polynomial may be obtained for each of the above three conditions.

以上のように、ネットリストを用いて駆動電流情報を生成することで、複数の電源電圧値に対応した駆動電流のＩ−Ｔ特性を精度よく求められる。
また、駆動電流Ｉｄｒの時間変化が大きい箇所は、より細かい刻み幅の時間での時間変化が得られるため、Ｉ−Ｔ特性がより精度のよいものとなる。 As described above, by generating drive current information using a netlist, it is possible to accurately obtain an IT characteristic of a drive current corresponding to a plurality of power supply voltage values.
In addition, since a time change with a finer step size can be obtained at a portion where the time change of the drive current Idr is large, the IT characteristic becomes more accurate.

次に、上記のように作成された回路モデル（ＩＢＩＳモデル）を用いて電源ノイズ解析を行うシミュレーション方法を説明する。
（シミュレーション方法）
コンピュータ２０において、プロセッサ２１は、ＨＤＤ２３に格納されたプログラムを読み出してＲＡＭ２２上に展開して、たとえば、図１６に示すような各ステップの処理を実行する。 Next, a simulation method for performing power supply noise analysis using the circuit model (IBIS model) created as described above will be described.
(Simulation method)
In the computer 20, the processor 21 reads out a program stored in the HDD 23 and develops it on the RAM 22, and executes the processing of each step as shown in FIG. 16, for example.

図１６は、シミュレーション方法の一例の流れを示すフローチャートである。
まず、プロセッサ２１は、たとえば、ＨＤＤ２３に格納された解析対象回路の回路情報を取得するとともに、回路情報に含まれるＩＢＩＳモデルから、前述の駆動電流情報を取得する（ステップＳ３０）。 FIG. 16 is a flowchart showing a flow of an example of the simulation method.
First, for example, the processor 21 acquires the circuit information of the analysis target circuit stored in the HDD 23, and acquires the above-described drive current information from the IBIS model included in the circuit information (step S30).

図１７は、解析対象回路の一例を示す図である。
解析対象回路８０は、たとえば、ＳｏＣのＩ／Ｏ回路８１と、ＤＲＡＭ（Dynamic Random Access Memory）８２を有している。Ｉ／Ｏ回路８１と、ＤＲＡＭ８２とは、パッケージ伝送路８３、プリント回路基板伝送路８４を介して接続されている。また、Ｉ／Ｏ回路８１には、パッケージインダクタ８５、パッケージ抵抗８６、プリント回路基板インダクタ８７及びプリント回路基板抵抗８８を介して電源電圧ＶＤＥが接続されている。なお、図１７中で、“ＰＫＧ”はパッケージを示し、“ＰＣＢ”は、プリント回路基板を示している。 FIG. 17 is a diagram illustrating an example of the analysis target circuit.
The analysis target circuit 80 includes, for example, a SoC I / O circuit 81 and a DRAM (Dynamic Random Access Memory) 82. The I / O circuit 81 and the DRAM 82 are connected via a package transmission path 83 and a printed circuit board transmission path 84. A power supply voltage VDE is connected to the I / O circuit 81 via a package inductor 85, a package resistor 86, a printed circuit board inductor 87, and a printed circuit board resistor 88. In FIG. 17, “PKG” indicates a package, and “PCB” indicates a printed circuit board.

次に、プロセッサ２１は、解析時間ｔをｔ＝０として（ステップＳ３１）、ＤＣ解析を開始する（ステップＳ３２）。ＤＣ解析では、以下の処理で決定される駆動電流Ｉｄｒの値に基づき、Ｉ／Ｏ回路８１に供給される電源電圧ＶＤＥの時間変動（電源ノイズ）などが解析される。   Next, the processor 21 sets the analysis time t to t = 0 (step S31) and starts DC analysis (step S32). In the DC analysis, time fluctuation (power supply noise) of the power supply voltage VDE supplied to the I / O circuit 81 is analyzed based on the value of the drive current Idr determined by the following processing.

そして、プロセッサ２１は、ｔ＝０におけるＩ／Ｏ回路８１の駆動電流値を設定する（ステップＳ３３）。ｔ＝０におけるＩ／Ｏ回路８１の駆動電流値としては、ＤＣ動作点解析などで得られた値、または、駆動電流情報における時間＝０［ｐｓ］のときの値が用いられる。   Then, the processor 21 sets the drive current value of the I / O circuit 81 at t = 0 (step S33). As the drive current value of the I / O circuit 81 at t = 0, a value obtained by DC operating point analysis or a value at time = 0 [ps] in the drive current information is used.

その後、プロセッサ２１は、ｔ＝ｔ＋Δｔとする（ステップＳ３４）。Δｔは、解析時間の刻み幅を示している。たとえば、１０ｐｓなどと設定されている。
そして、プロセッサ２１は、電源電圧ＶＤＥと駆動電流情報に基づき、その時間の駆動電流値を決定する（ステップＳ３５）。入力信号の論理レベルの変化前は、たとえば、駆動電流情報における時間＝０［ｐｓ］のときの値が用いられる。 Thereafter, the processor 21 sets t = t + Δt (step S34). Δt represents the step size of the analysis time. For example, it is set to 10 ps.
Then, the processor 21 determines the drive current value for that time based on the power supply voltage VDE and the drive current information (step S35). Before the change of the logic level of the input signal, for example, a value at time = 0 [ps] in the drive current information is used.

その後、プロセッサ２１は、入力信号の論理レベルが変化したか否かを判定する（ステップＳ３６）。入力信号の論理レベルが変化していないと判定したときには、ステップＳ３４からの処理が繰り返される。入力信号の論理レベルが変化したと判定したときには、プロセッサ２１は、ｔ０＝０とし（ステップＳ３７）、その後、ｔ０＝ｔ０＋Δｔ０とする（ステップＳ３８）。ｔ０は、駆動電流情報における時間であり、Δｔ０の初期値は、たとえば、駆動時間情報における時間の刻み幅である。   Thereafter, the processor 21 determines whether or not the logic level of the input signal has changed (step S36). When it is determined that the logic level of the input signal has not changed, the processing from step S34 is repeated. When determining that the logic level of the input signal has changed, the processor 21 sets t0 = 0 (step S37), and then sets t0 = t0 + Δt0 (step S38). t0 is the time in the drive current information, and the initial value of Δt0 is, for example, the time increment in the drive time information.

そして、プロセッサ２１は、時間ｔ０とｔ０＋Δｔ０間での電源電圧ＶＤＥを検出し、電圧変化が１％以上か否かを判定する（ステップＳ３９）。変化が１％以上と判定したとき、プロセッサ２１は、時間の刻み幅であるΔｔ０を、小さくする（ステップＳ４０）。たとえば、プロセッサ２１は、元のΔｔ０が１０ｐｓであるときには、Δｔ０をその半分の５ｐｓなどとする。その後、ステップＳ３８からの処理が繰り返される。なお、１％という値は一例であり、この値に限定されるものではない。   Then, the processor 21 detects the power supply voltage VDE between time t0 and t0 + Δt0, and determines whether or not the voltage change is 1% or more (step S39). When it is determined that the change is 1% or more, the processor 21 decreases Δt0, which is a time interval, (step S40). For example, when the original Δt0 is 10 ps, the processor 21 sets Δt0 to half that of 5 ps. Thereafter, the processing from step S38 is repeated. Note that the value of 1% is an example, and is not limited to this value.

時間ｔ０とｔ０＋Δｔ０間での電圧変化が１％以上ではないと判定したとき、プロセッサ２１は、Δｔ０をそれ以上小さくしない。そして、プロセッサ２１は、解析時間が終了したか否かを判定する（ステップＳ４１）。プロセッサ２１は、解析時間が終了したと判定したときには、シミュレーションを終了する。   When it is determined that the voltage change between time t0 and t0 + Δt0 is not 1% or more, the processor 21 does not decrease Δt0 any more. Then, the processor 21 determines whether or not the analysis time has ended (step S41). When it is determined that the analysis time has ended, the processor 21 ends the simulation.

プロセッサ２１は、解析時間が終了していないと判定したときは、上記のようにして設定したΔｔ０の刻み幅の時間に対応する時間の駆動電流Ｉｄｒの値が、駆動電流情報にあるか否かを判定する（ステップＳ４２）。この処理は、駆動電流情報が、図１１、図１２に示したようなＩ−Ｔテーブル７０，７１で表されている場合に行われる。駆動電流情報が多項式で表されている場合には、ステップＳ３５の処理に戻る。   When the processor 21 determines that the analysis time has not ended, it is determined whether or not the value of the drive current Idr corresponding to the time of the increment of Δt0 set as described above is in the drive current information. Is determined (step S42). This process is performed when the drive current information is represented by the IT tables 70 and 71 as shown in FIGS. If the drive current information is represented by a polynomial, the process returns to step S35.

対応する時間の駆動電流Ｉｄｒの値が駆動電流情報にないと判定したときには、プロセッサ２１は、電源電圧ＶＤＥと駆動電流情報に基づき駆動電流Ｉｄｒの値を補間し（ステップＳ４３）、その後、ステップＳ３６からの処理を繰り返す。対応する時間の駆動電流Ｉｄｒの値が駆動電流情報にあると判定したときには、プロセッサ２１は、ステップＳ３５からの処理を繰り返す。   When it is determined that the value of the driving current Idr at the corresponding time is not included in the driving current information, the processor 21 interpolates the value of the driving current Idr based on the power supply voltage VDE and the driving current information (step S43), and thereafter, step S36. Repeat the process from. When it is determined that the value of the drive current Idr at the corresponding time is in the drive current information, the processor 21 repeats the processing from step S35.

上記の処理により、たとえば、以下のように駆動電流Ｉｄｒの値が決定する。
図１８は、駆動電流値の決定例を示す図である。
図１８では、駆動電流情報として、図１１に示したＩ−Ｔテーブル７０を用いた場合の駆動電流値の決定例が示されている。なお、図１８では、解析時間の刻み幅とＩ−Ｔテーブル７０における時間の刻み幅が、両方とも１０ｐｓで等しい場合を示している。ただし、Ｉ−Ｔテーブル７０の時間は、Ｉ／Ｏ回路８１の入力信号の立ち上がりタイミングを０［ｐｓ］としたものであり、図１８の例では、解析時間とは２０ｐｓずれている。 By the above processing, for example, the value of the drive current Idr is determined as follows.
FIG. 18 is a diagram illustrating an example of determining the drive current value.
FIG. 18 shows an example of determining the drive current value when the IT table 70 shown in FIG. 11 is used as the drive current information. FIG. 18 shows a case where the step size of the analysis time and the time step in the IT table 70 are both equal at 10 ps. However, the time of the IT table 70 is obtained by setting the rising timing of the input signal of the I / O circuit 81 to 0 [ps]. In the example of FIG.

駆動電流Ｉｄｒを示す複数の波形は、Ｉ−Ｔテーブル７０に示されている各シフト量の一部に対応した駆動電流Ｉｄｒの時間変化の様子を示している。
入力信号の立ち上がりタイミングより前の駆動電流Ｉｄｒの情報は、Ｉ−Ｔテーブル７０には含まれていない。そのため、この時間では、たとえば、ＤＣ動作点解析などで得られた値、または、駆動電流情報１２の時間＝０［ｐｓ］のときの駆動電流値（図１の例では０［ｍＡ］）が用いられる。 A plurality of waveforms indicating the drive current Idr indicate how the drive current Idr changes with time corresponding to a part of each shift amount shown in the IT table 70.
Information on the drive current Idr before the rising timing of the input signal is not included in the IT table 70. Therefore, at this time, for example, a value obtained by DC operating point analysis or the like, or a driving current value when driving current information 12 time = 0 [ps] (0 [mA] in the example of FIG. 1) is used. Used.

入力信号の立ち上がりタイミング後では、シフト量とＩ−Ｔテーブル７０とに基づき駆動電流Ｉｄｒの値が決定される。
たとえば、解析時間が３０［ｐｓ］（Ｉ−Ｔテーブル７０での時間は１０［ｐｓ］）での駆動電流Ｉｄｒの値は、１つ前の解析時間である２０［ｐｓ］でのシフト量に基づき決まる。２０［ｐｓ］での１．５０［Ｖ］からのシフト量は、０．００［Ｖ］であり、そのシフト量に対応した、駆動電流情報１２の時間１０［ｐｓ］での駆動電流Ｉｄｒの値は、３［ｍＡ］となる。 After the rising timing of the input signal, the value of the drive current Idr is determined based on the shift amount and the IT table 70.
For example, the value of the drive current Idr when the analysis time is 30 [ps] (the time in the IT table 70 is 10 [ps]) is the shift amount at 20 [ps] which is the previous analysis time. Determined based on. The shift amount from 1.50 [V] at 20 [ps] is 0.00 [V], and the drive current Idr at time 10 [ps] of the drive current information 12 corresponding to the shift amount is 0.00 [V]. The value is 3 [mA].

また、解析時間が４０［ｐｓ］（Ｉ−Ｔテーブル７０での時間は２０［ｐｓ］）での駆動電流Ｉｄｒの値は、１つ前の解析時間である３０［ｐｓ］でのシフト量に基づき決まる。３０［ｐｓ］でのシフト量は、０［Ｖ］であり、その電源電圧値に対応した、Ｉ−Ｔテーブル７０の時間２０［ｐｓ］での駆動電流Ｉｄｒの値は、１０［ｍＡ］となる。   Further, the value of the drive current Idr when the analysis time is 40 [ps] (the time in the IT table 70 is 20 [ps]) is the shift amount at 30 [ps] which is the previous analysis time. Determined based on. The shift amount at 30 [ps] is 0 [V], and the value of the drive current Idr at the time 20 [ps] of the IT table 70 corresponding to the power supply voltage value is 10 [mA]. Become.

解析時間が５０［ｐｓ］（Ｉ−Ｔテーブル７０での時間は３０［ｐｓ］）での駆動電流Ｉｄｒの値は、１つ前の解析時間である４０［ｐｓ］でのシフト量に基づき決まる。４０［ｐｓ］でのシフト量は、−０．０４［Ｖ］である。このシフト量に対応した、Ｉ−Ｔテーブル７０の時間３０［ｐｓ］での駆動電流Ｉｄｒの値は、１４［ｍＡ］となる。   The value of the drive current Idr when the analysis time is 50 [ps] (the time in the IT table 70 is 30 [ps]) is determined based on the shift amount at 40 [ps] which is the previous analysis time. . The shift amount at 40 [ps] is −0.04 [V]. The value of the drive current Idr at time 30 [ps] in the IT table 70 corresponding to this shift amount is 14 [mA].

以降の解析時間６０，７０［ｐｓ］でも同様の処理が行われ、駆動電流Ｉｄｒの値が決定されていく。
なお、プロセッサ２１が、駆動電流Ｉｄｒの値を決定する際には、１つ前の解析時間でのシフト量ではなく、１つ前の解析時間と現在の解析時間との間の時間におけるシフト量の平均値に基づき決定するようにしてもよい。また、プロセッサ２１は、シフト量が、Ｉ−Ｔテーブル７０に挙げられている値と一致しない場合には、最も近い値のものを選択する。 Similar processing is performed at subsequent analysis times 60 and 70 [ps], and the value of the drive current Idr is determined.
When the processor 21 determines the value of the drive current Idr, the shift amount in the time between the previous analysis time and the current analysis time is used instead of the shift amount in the previous analysis time. It may be determined on the basis of the average value. In addition, when the shift amount does not match the value listed in the IT table 70, the processor 21 selects the closest value.

次に、図１６に示したステップＳ３９，Ｓ４０で示した時間の刻み幅（Δｔ０）を小さくする処理の一例を以下に示す。
図１９は、時間の刻み幅を小さくする処理の一例を示す図である。 Next, an example of a process for reducing the time increment (Δt0) shown in steps S39 and S40 shown in FIG. 16 will be described below.
FIG. 19 is a diagram illustrating an example of processing for reducing the time interval.

図１９は、電源電圧ＶＤＥの時間変化を示している。電源電圧ＶＤＥの基準値は１．５［Ｖ］としている。Ｉ−Ｔテーブル７０での時間０［ｐｓ］でのシフト量は０［Ｖ］、時間１０［ｐｓ］でのシフト量は、−０．０４［Ｖ］となっている。このため、０［ｐｓ］から１０［ｐｓ］の間では、基準値の１％以上の電圧変化がある。したがって、プロセッサ２１は、Δｔ０を小さくする。   FIG. 19 shows the time change of the power supply voltage VDE. The reference value of the power supply voltage VDE is 1.5 [V]. The shift amount at time 0 [ps] in the IT table 70 is 0 [V], and the shift amount at time 10 [ps] is −0.04 [V]. For this reason, there is a voltage change of 1% or more of the reference value between 0 [ps] and 10 [ps]. Therefore, the processor 21 decreases Δt0.

図１９では、まず、Δｔ０を、Ｉ−Ｔテーブル７０での時間の刻み幅の半分（５［ｐｓ］）にする例が示されている。５［ｐｓ］でのシフト量は、−０．０２［Ｖ］となっている。このため、０［ｐｓ］から５［ｐｓ］の間では、まだ基準値の１％以上の電圧変化がある。したがって、プロセッサ２１は、さらにΔｔ０を小さくする。   FIG. 19 shows an example in which Δt0 is set to half of the time interval in the IT table 70 (5 [ps]). The shift amount at 5 [ps] is -0.02 [V]. For this reason, there is still a voltage change of 1% or more of the reference value between 0 [ps] and 5 [ps]. Therefore, the processor 21 further reduces Δt0.

図１９では、さらにΔｔ０を半分の２．５［ｐｓ］にする例が示されている。２．５［ｐｓ］でのシフト量は、−０．０１［Ｖ］となっている。このため、０［ｐｓ］から２．５［ｐｓ］の間での電圧変化は、基準値の１％より小さい。したがって、プロセッサ２１は、Δｔ０を２．５［ｐｓ］に確定する。   FIG. 19 further shows an example in which Δt0 is halved to 2.5 [ps]. The shift amount at 2.5 [ps] is −0.01 [V]. For this reason, the voltage change between 0 [ps] and 2.5 [ps] is smaller than 1% of the reference value. Therefore, the processor 21 determines Δt0 to 2.5 [ps].

次に、図１６に示したステップＳ４３の一例を説明する。
図２０は、駆動電流値の補間処理の一例を示す図である。
横軸は時間［ｐｓ］、縦軸は駆動電流Ｉｄｒ［ｍＡ］を示している。図２０では、Ｉ−Ｔテーブル７０で表現されている、シフト量が０．０３［Ｖ］のときの駆動電流ＩｄｒのＩ−Ｔ特性の一部が示されている。図２０の例では、Ｉ−Ｔテーブル７０には、１０［ｐｓ］と２０［ｐｓ］での駆動電流Ｉｄｒの値があり、１５［ｐｓ］での値がない場合の補間処理の例が示されている。 Next, an example of step S43 shown in FIG. 16 will be described.
FIG. 20 is a diagram illustrating an example of drive current value interpolation processing.
The horizontal axis represents time [ps], and the vertical axis represents drive current Idr [mA]. FIG. 20 shows a part of the IT characteristic of the drive current Idr expressed by the IT table 70 when the shift amount is 0.03 [V]. In the example of FIG. 20, the IT table 70 has an example of interpolation processing when there are values of the drive current Idr at 10 [ps] and 20 [ps] and no value at 15 [ps]. Has been.

補間処理は、たとえば、線形補間によって行われる。図２０に示されているように、１０［ｐｓ］での駆動電流の値が３．５［ｍＡ］、２０［ｐｓ］での駆動電流の値が１２［ｍＡ］のとき、線形補間によって、１５［ｐｓ］での駆動電流の値は、７．７５［ｍＡ］と、求められる。なお、補間処理の方法は、線形補間に限られず、多項式補間など、他の補間方法も用いられる。   The interpolation process is performed by, for example, linear interpolation. As shown in FIG. 20, when the drive current value at 10 [ps] is 3.5 [mA] and the drive current value at 20 [ps] is 12 [mA], linear interpolation The value of the drive current at 15 [ps] is obtained as 7.75 [mA]. Note that the interpolation processing method is not limited to linear interpolation, and other interpolation methods such as polynomial interpolation are also used.

（ネットリストを用いた解析結果に対する誤差例）
本実施の形態のシミュレーション方法による効果を説明する前に、電源電圧ＶＤＥが一定電圧のもとで取得された駆動電流のＩ−Ｔ特性を用いたＩＢＩＳ５．０による解析結果と、トランジスタレベルのネットリストを用いたときの解析結果との比較例を示す。 (Error example for analysis result using netlist)
Before describing the effect of the simulation method of the present embodiment, the analysis result by IBIS5.0 using the IT characteristic of the drive current obtained when the power supply voltage VDE is a constant voltage, and the transistor level net A comparison example with the analysis result when using the list is shown.

図２１（Ａ）は、ＳＳＯノイズ発生時の電源電圧波形の一例を示す図であり、図２１（Ｂ）は、ＳＳＯノイズ発生時の駆動電流波形の一例を示す図である。
図２１（Ａ）において、横軸は時間であり、縦軸は電源電圧ＶＤＥである。また、図２１（Ｂ）において、横軸は時間であり、縦軸は駆動電流Ｉｄｒである。 FIG. 21A is a diagram illustrating an example of a power supply voltage waveform when SSO noise is generated, and FIG. 21B is a diagram illustrating an example of a drive current waveform when SSO noise is generated.
In FIG. 21A, the horizontal axis represents time, and the vertical axis represents the power supply voltage VDE. In FIG. 21B, the horizontal axis represents time, and the vertical axis represents drive current Idr.

また、図２１（Ａ）において、波形９０は、ネットリストを用いた解析で得られる電源電圧波形を示している。波形９０ａは、電源電圧ＶＤＥが一定電圧のもとで取得された駆動電流ＩｄｒのＩ−Ｔ特性の情報を含むＩＢＩＳ５．０を用いた解析で得られる電源電圧波形を示している。また、図２１（Ｂ）において、波形９１は、ネットリストを用いた解析で得られる駆動電流Ｉｄｒの波形を示している。波形９１ａは、電源電圧ＶＤＥが一定電圧のもとで取得された駆動電流Ｉｄｒ（コンポジットカレント）の波形を示している。   In FIG. 21A, a waveform 90 indicates a power supply voltage waveform obtained by analysis using a netlist. A waveform 90a shows a power supply voltage waveform obtained by analysis using IBIS5.0 including information on the IT characteristic of the drive current Idr obtained under the condition that the power supply voltage VDE is a constant voltage. In FIG. 21B, a waveform 91 indicates the waveform of the drive current Idr obtained by analysis using a netlist. A waveform 91a shows a waveform of the drive current Idr (composite current) obtained under the condition that the power supply voltage VDE is a constant voltage.

波形９０，９０ａに示すようにＳＳＯノイズが発生すると、波形９０と波形９０ａとの間に誤差が生じている。このような誤差は、図２１（Ｂ）に示すように、波形９１と波形９１ａとの間に生じる誤差に起因する。   When the SSO noise is generated as shown by the waveforms 90 and 90a, an error is generated between the waveform 90 and the waveform 90a. Such an error is caused by an error generated between the waveform 91 and the waveform 91a as shown in FIG.

図２２（Ａ）は、ＳＳＯノイズ増大時の電源電圧波形の一例を示す図であり、図２２（Ｂ）は、ＳＳＯノイズ増大時の駆動電流波形の一例を示す図である。
図２２（Ａ）において、横軸は時間であり、縦軸は電源電圧ＶＤＥである。また、図２２（Ｂ）において、横軸は時間であり、縦軸は駆動電流Ｉｄｒである。 FIG. 22A is a diagram illustrating an example of a power supply voltage waveform when the SSO noise is increased, and FIG. 22B is a diagram illustrating an example of a drive current waveform when the SSO noise is increased.
In FIG. 22A, the horizontal axis is time, and the vertical axis is the power supply voltage VDE. In FIG. 22B, the horizontal axis represents time, and the vertical axis represents drive current Idr.

また、図２２（Ａ）において、波形９２は、ネットリストを用いた解析で得られる電源電圧波形を示している。波形９２ａは、電源電圧ＶＤＥが一定電圧のもとで取得された駆動電流ＩｄｒのＩ−Ｔ特性の情報を含むＩＢＩＳ５．０を用いた解析で得られる電源電圧波形を示している。また、図２２（Ｂ）において、波形９３は、ネットリストを用いた解析で得られる駆動電流Ｉｄｒの波形を示している。波形９３ａは、電源電圧ＶＤＥが一定電圧のもとで取得された駆動電流の波形を示している。   In FIG. 22A, a waveform 92 shows a power supply voltage waveform obtained by analysis using a netlist. A waveform 92a shows a power supply voltage waveform obtained by analysis using IBIS5.0 including information on the IT characteristic of the drive current Idr obtained under the condition that the power supply voltage VDE is a constant voltage. In FIG. 22B, a waveform 93 indicates the waveform of the drive current Idr obtained by analysis using a netlist. A waveform 93a shows a waveform of the drive current acquired when the power supply voltage VDE is a constant voltage.

図２２（Ａ），（Ｂ）では、図２１（Ａ），（Ｂ）よりもＳＳＯノイズが増大したときの様子が示されている。プロセッサ２１は、たとえば、図１７に示したパッケージインダクタ８５の値を大きくすることで、ノイズ量を増大させることができる。   FIGS. 22A and 22B show a state where the SSO noise is increased as compared with FIGS. 21A and 21B. For example, the processor 21 can increase the amount of noise by increasing the value of the package inductor 85 shown in FIG.

ＳＳＯノイズが増大すると、図２２（Ｂ）に示すように、波形９３と波形９３ａとの間の誤差も増大する。これによって、図２２（Ａ）に示すように、波形９２と波形９２ａとの間の誤差も増大する。   When the SSO noise increases, the error between the waveform 93 and the waveform 93a also increases as shown in FIG. As a result, as shown in FIG. 22A, the error between the waveform 92 and the waveform 92a also increases.

次に、複数の電源電圧ＶＤＥの値に対応した駆動電流のＩ−Ｔ特性を用いた本実施の形態のシミュレーション方法による解析結果と、トランジスタレベルのネットリストを用いたときの解析結果との比較例を示す。   Next, a comparison between the analysis result by the simulation method of the present embodiment using the IT characteristics of the drive current corresponding to the values of the plurality of power supply voltages VDE and the analysis result when the transistor level netlist is used. An example is shown.

図２３（Ａ）は、第２の実施の形態のシミュレーション方法適用時の、ＳＳＯノイズ発生時の電源電圧波形の一例を示す図である。また、図２３（Ｂ）は、第２の実施の形態のシミュレーション方法適用時の、ＳＳＯノイズ発生時の駆動電流波形の一例を示す図である。   FIG. 23A is a diagram illustrating an example of a power supply voltage waveform when SSO noise is generated when the simulation method according to the second embodiment is applied. FIG. 23B is a diagram illustrating an example of a drive current waveform when an SSO noise is generated when the simulation method according to the second embodiment is applied.

図２３（Ａ）において、横軸は時間であり、縦軸は電源電圧ＶＤＥである。また、図２３（Ｂ）において、横軸は時間であり、縦軸は駆動電流Ｉｄｒである。
図２３（Ａ）において、波形９４は、ネットリストを用いた解析で得られる電源電圧波形を示している。波形９４ａは、たとえば、図１１に示したようなＩ−Ｔテーブル７０で表される駆動電流のＩ−Ｔ特性を用いた第２の実施の形態のシミュレーション方法で得られる電源電圧波形を示している。 In FIG. 23A, the horizontal axis represents time, and the vertical axis represents the power supply voltage VDE. In FIG. 23B, the horizontal axis represents time, and the vertical axis represents the drive current Idr.
In FIG. 23A, a waveform 94 indicates a power supply voltage waveform obtained by analysis using a netlist. A waveform 94a shows a power supply voltage waveform obtained by the simulation method of the second embodiment using the IT characteristic of the drive current represented by the IT table 70 as shown in FIG. 11, for example. Yes.

また、図２３（Ｂ）において、波形９５は、ネットリストを用いた解析で得られる駆動電流波形を示している。波形９５ａは、たとえば、図１１に示したようなＩ−Ｔテーブル７０から電源電圧のシフト量に応じて選択された駆動電流Ｉｄｒの値による波形を示している。   In FIG. 23B, a waveform 95 indicates a drive current waveform obtained by analysis using a netlist. A waveform 95a shows, for example, a waveform based on the value of the drive current Idr selected according to the shift amount of the power supply voltage from the IT table 70 as shown in FIG.

図２３（Ｂ）に示すように、ＳＳＯノイズにより電源電圧ＶＤＥが変動しても波形９５と波形９５ａとの間の誤差は少なく、ほぼ一致している。これによって、図２３（Ａ）に示すように、波形９４と波形９４ａとの間の誤差も少なく、ほぼ一致している。   As shown in FIG. 23B, even if the power supply voltage VDE fluctuates due to SSO noise, the error between the waveform 95 and the waveform 95a is small and almost coincides. As a result, as shown in FIG. 23A, the error between the waveform 94 and the waveform 94a is small and almost coincides.

図２４（Ａ）は、第２の実施の形態のシミュレーション方法適用時の、ＳＳＯノイズ増大時の電源電圧波形の一例を示す図である。また、図２３（Ｂ）は、第２の実施の形態のシミュレーション方法適用時の、ＳＳＯノイズ増大時の駆動電流波形の一例を示す図である。   FIG. 24A is a diagram illustrating an example of a power supply voltage waveform when the SSO noise is increased when the simulation method according to the second embodiment is applied. FIG. 23B is a diagram illustrating an example of a drive current waveform when the SSO noise is increased when the simulation method according to the second embodiment is applied.

図２４（Ａ）において、横軸は時間であり、縦軸は電源電圧ＶＤＥである。また、図２４（Ｂ）において、横軸は時間であり、縦軸は駆動電流Ｉｄｒである。
図２４（Ａ）において、波形９６は、ネットリストを用いた解析で得られる電源電圧波形を示している。波形９６ａは、たとえば、図１１に示したようなＩ−Ｔテーブル７０で表される駆動電流ＩｄｒのＩ−Ｔ特性を用いた第２の実施の形態のシミュレーション方法で得られる電源電圧波形を示している。 In FIG. 24A, the horizontal axis is time, and the vertical axis is the power supply voltage VDE. In FIG. 24B, the horizontal axis represents time, and the vertical axis represents the drive current Idr.
In FIG. 24A, a waveform 96 indicates a power supply voltage waveform obtained by analysis using a netlist. A waveform 96a shows, for example, a power supply voltage waveform obtained by the simulation method of the second embodiment using the IT characteristic of the drive current Idr represented by the IT table 70 as shown in FIG. ing.

また、図２４（Ｂ）において、波形９７は、ネットリストを用いた解析で得られる駆動電流波形を示している。波形９７ａは、たとえば、図１１に示したようなＩ−Ｔテーブル７０から電源電圧ＶＤＥのシフト量に応じて選択された駆動電流Ｉｄｒの値による波形を示している。   In FIG. 24B, a waveform 97 shows a drive current waveform obtained by analysis using a netlist. A waveform 97a indicates, for example, a waveform based on the value of the drive current Idr selected according to the shift amount of the power supply voltage VDE from the IT table 70 as shown in FIG.

図２４（Ｂ）に示すように、大きなＳＳＯノイズが生じても波形９７と波形９７ａとの間の誤差は少なく、ほぼ一致している。これによって、図２４（Ａ）に示すように、波形９７と波形９７ａとの間の誤差も少なく、ほぼ一致している。   As shown in FIG. 24B, even if a large SSO noise occurs, the error between the waveform 97 and the waveform 97a is small and almost coincides. As a result, as shown in FIG. 24A, the error between the waveform 97 and the waveform 97a is small and almost coincides.

このように、本実施の形態のシミュレーション方法では、電源ノイズ解析時の各時間におけるＩ／Ｏ回路８１の駆動電流Ｉｄｒの値が、各時間における電源電圧ＶＤＥの値と、Ｉ−Ｔテーブル７０などのような駆動電流情報とに基づき決定される。   As described above, in the simulation method of the present embodiment, the value of the drive current Idr of the I / O circuit 81 at each time at the time of power supply noise analysis is the value of the power supply voltage VDE at each time, the IT table 70, and the like. It is determined based on the drive current information.

これによって、駆動電流は、電源電圧の変動を反映した値となり、ＳＳＯノイズなどの電源ノイズが発生したときの実際の駆動電流（またはネットリストを用いて算出される駆動電流）との誤差を、一定電圧化で取得した駆動電流を用いた場合よりも小さくできる。そのため、駆動電流の影響を受ける電源ノイズ量を精度よく見積もれるようになり、電源ノイズの解析精度が向上する。   As a result, the drive current becomes a value reflecting fluctuations in the power supply voltage, and an error from the actual drive current (or drive current calculated using a netlist) when power supply noise such as SSO noise occurs is calculated. This can be made smaller than when the drive current obtained at a constant voltage is used. As a result, the amount of power supply noise affected by the drive current can be accurately estimated, and the analysis accuracy of power supply noise is improved.

また、図１６に示したように、プロセッサ２１は、解析をある刻み幅の時間で行っている際に、その刻み幅での電源電圧値の変化が所定値以上のときには、その刻み幅を小さくする。そして、プロセッサ２１は、その刻み幅の時間に対応する駆動電流値が駆動電流情報にないときには、補間処理を行い、小さくした刻み幅の時間に対応する駆動電流値を生成している。このような処理により、より詳細な精度のよい解析が可能となる。   In addition, as shown in FIG. 16, when the analysis is performed at a certain step size, and the change in the power supply voltage value at the step size is equal to or greater than a predetermined value, the processor 21 reduces the step size. To do. When the drive current value corresponding to the time of the step size is not included in the drive current information, the processor 21 performs an interpolation process and generates a drive current value corresponding to the time of the reduced step size. Such processing enables more detailed and accurate analysis.

なお、プロセッサ２１は、本実施の形態のシミュレーション方法の実行途中に、たとえば、以下のような画面をモニタ２４ａに表示させてもよい。
（表示例）
図２５は、モニタに表示される表示画面の例を示す図である。 The processor 21 may display the following screen on the monitor 24a, for example, during the execution of the simulation method of the present embodiment.
(Display example)
FIG. 25 is a diagram illustrating an example of a display screen displayed on the monitor.

画面１００には、図１１に示したＩ−Ｔテーブル７０と、図１８に示した電源電圧ＶＤＥの変化に応じて駆動電流の値が決定されていく様子が示されている。ユーザは、このような画面１００を参照して、駆動電流の決定の様子を確認することができる。また、画面１００には、図２３（Ａ）の波形９４や、図２４（Ａ）の波形９６といった電源電圧波形を表示してもよい。   The screen 100 shows a state in which the value of the drive current is determined according to the change in the IT table 70 shown in FIG. 11 and the power supply voltage VDE shown in FIG. The user can confirm how the drive current is determined with reference to such a screen 100. Further, the screen 100 may display a power supply voltage waveform such as the waveform 94 in FIG. 23A or the waveform 96 in FIG.

以上、実施の形態に基づき、本発明のシミュレーション方法、回路モデル作成方法、シミュレーション装置及びプログラムの一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。   As described above, one aspect of the simulation method, the circuit model creation method, the simulation apparatus, and the program according to the present invention has been described based on the embodiments. However, these are merely examples, and the present invention is not limited to the above description.

１ シミュレーション装置（コンピュータ）
２ プロセッサ
３ 記憶部
１０ 回路情報
１０ａ ＩＢＩＳモデル情報
１１ Ｉ／Ｏ回路
１１ａ バッファ
１２ 駆動電流情報
Ｉｄｒ 駆動電流 1 Simulation device (computer)
2 Processor 3 Storage Unit 10 Circuit Information 10a IBIS Model Information 11 I / O Circuit 11a Buffer 12 Drive Current Information Idr Drive Current

Claims (7)

解析対象回路の入出力部をＩＢＩＳで表現したモデル情報を含む、前記解析対象回路の回路情報を取得し、
前記モデル情報に含まれる、複数の電源電圧値に対応した前記入出力部の駆動電流の時間変化を示す駆動電流情報を取得し、
前記回路情報に基づく電源ノイズ解析時の各時間における前記駆動電流の値を、前記各時間における電源電圧値と前記駆動電流情報とに基づき決定し、決定した前記値を用いて前記電源ノイズ解析を行う、
処理をコンピュータに実行させるプログラム。 Obtaining circuit information of the analysis target circuit including model information expressing the input / output unit of the analysis target circuit in IBIS;
Obtaining drive current information indicating a time change of the drive current of the input / output unit corresponding to a plurality of power supply voltage values included in the model information,
The value of the drive current at each time during power noise analysis based on the circuit information is determined based on the power supply voltage value and the drive current information at each time, and the power noise analysis is performed using the determined value. Do,
A program that causes a computer to execute processing. 前記入出力部をネットリストで表現した情報を用いて、前記複数の電源電圧値に対応した前記駆動電流の前記時間変化を算出して前記駆動電流情報を生成し、前記駆動電流情報を前記モデル情報に追加する、ことを特徴とする請求項１に記載のプログラム。   Using the information representing the input / output unit in a netlist, the time variation of the drive current corresponding to the plurality of power supply voltage values is calculated to generate the drive current information, and the drive current information is the model The program according to claim 1, wherein the program is added to information. 前記駆動電流情報の生成の際、第１の刻み幅の時間で前記駆動電流の前記時間変化を算出し、
前記第１の刻み幅の時間における前記時間変化が第１の値以上のときには、前記第１の刻み幅よりも小さい第２の刻み幅の時間で、前記時間変化を算出する、
ことを特徴とする請求項１または２に記載のプログラム。 When the drive current information is generated, the time change of the drive current is calculated with a time of a first step size,
When the time change in the time of the first step size is equal to or greater than a first value, the time change is calculated with a time of a second step size smaller than the first step size.
The program according to claim 1 or 2, characterized in that 前記電源ノイズ解析の際、第３の刻み幅の時間における前記電源電圧値の変化が第２の値以上のときには、前記第３の刻み幅よりも小さい第４の刻み幅の時間で、前記電源ノイズ解析を行い、
前記駆動電流情報に前記第４の刻み幅の時間に対応する駆動電流値がないときには補間処理を行い、前記第４の刻み幅の時間に対応する前記駆動電流値を生成する、
ことを特徴とする請求項１乃至３の何れか一項に記載のプログラム。 In the power supply noise analysis, when the change in the power supply voltage value during the third step size is equal to or greater than the second value, the power source is used during the fourth step size smaller than the third step size. Perform noise analysis
When there is no drive current value corresponding to the time of the fourth step size in the drive current information, an interpolation process is performed to generate the drive current value corresponding to the time of the fourth step size.
The program according to any one of claims 1 to 3, wherein: プロセッサが、回路の入出力部をネットリストで表現した第１のモデル情報を取得し、
前記プロセッサが、前記第１のモデル情報に基づき、前記入出力部に供給される電源電圧を変化させたときの、前記入出力部の駆動電流の時間変化を示す駆動電流情報を生成し、
前記プロセッサが、前記駆動電流情報を、前記入出力部をＩＢＩＳで表現した第２のモデル情報に追加する、
ことを特徴とする回路モデル作成方法。 The processor obtains first model information expressing the input / output part of the circuit in a netlist,
Based on the first model information, the processor generates drive current information indicating a time change of the drive current of the input / output unit when the power supply voltage supplied to the input / output unit is changed,
The processor adds the drive current information to second model information representing the input / output unit in IBIS;
A circuit model creation method characterized by the above. 解析対象回路の入出力部をＩＢＩＳで表現したモデル情報を含む、前記解析対象回路の回路情報を取得する回路情報取得部と、
前記モデル情報に含まれる、複数の電源電圧値に対応した前記入出力部の駆動電流の時間変化を示す駆動電流情報を取得する駆動電流情報取得部と、
前記回路情報に基づく電源ノイズ解析時の各時間における前記駆動電流の値を、前記各時間における電源電圧値と前記駆動電流情報とに基づき決定し、決定した前記値を用いて前記電源ノイズ解析を行う電源ノイズ解析部と、
を有することを特徴とするシミュレーション装置。 A circuit information acquisition unit for acquiring circuit information of the analysis target circuit, including model information in which an input / output unit of the analysis target circuit is expressed in IBIS;
A drive current information acquisition unit for acquiring drive current information indicating a time change of the drive current of the input / output unit corresponding to a plurality of power supply voltage values included in the model information;
The value of the drive current at each time during power noise analysis based on the circuit information is determined based on the power supply voltage value and the drive current information at each time, and the power noise analysis is performed using the determined value. Power noise analysis unit to perform,
A simulation apparatus comprising: プロセッサが、解析対象回路の入出力部をＩＢＩＳで表現したモデル情報を含む、前記解析対象回路の回路情報を取得し、
前記プロセッサが、前記モデル情報に含まれる、複数の電源電圧値に対応した前記入出力部の駆動電流の時間変化を示す駆動電流情報を取得し、
前記プロセッサが、前記回路情報に基づく電源ノイズ解析時の各時間における前記駆動電流の値を、前記各時間における電源電圧値と前記駆動電流情報とに基づき決定し、決定した前記値を用いて前記電源ノイズ解析を行う、
ことを特徴とするシミュレーション方法。 A processor acquires circuit information of the analysis target circuit including model information in which an input / output unit of the analysis target circuit is expressed in IBIS;
The processor acquires drive current information indicating a time change of the drive current of the input / output unit corresponding to a plurality of power supply voltage values included in the model information,
The processor determines the value of the drive current at each time during power supply noise analysis based on the circuit information based on the power supply voltage value and the drive current information at each time, and uses the determined value to determine the value Power noise analysis,
A simulation method characterized by that.
JP2015124965A 2015-06-22 2015-06-22 Program, circuit model generation method, simulation apparatus, and simulation method Pending JP2017010267A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015124965A JP2017010267A (en) 2015-06-22 2015-06-22 Program, circuit model generation method, simulation apparatus, and simulation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015124965A JP2017010267A (en) 2015-06-22 2015-06-22 Program, circuit model generation method, simulation apparatus, and simulation method

Publications (1)

Publication Number Publication Date
JP2017010267A true JP2017010267A (en) 2017-01-12

Family

ID=57761692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015124965A Pending JP2017010267A (en) 2015-06-22 2015-06-22 Program, circuit model generation method, simulation apparatus, and simulation method

Country Status (1)

Country Link
JP (1) JP2017010267A (en)

Similar Documents

Publication Publication Date Title
JP4789272B2 (en) Power integrity analysis apparatus, power integrity analysis method and program
US20030182640A1 (en) Signal integrity analysis system
US7921395B2 (en) Method for laying out decoupling cells and apparatus for laying out decoupling cells
US10318679B2 (en) Calculation method of switching waveform of the inverter and circuit simulation model
US10031995B2 (en) Detecting circuit design flaws based on timing analysis
JP5029096B2 (en) Power supply noise model generation method and power supply noise model generation apparatus
US20150199460A1 (en) Custom circuit power analysis
US7634371B2 (en) System and method for analyzing jitter of signals
JP5785725B2 (en) Power estimation apparatus, power estimation method and program
JP4486693B2 (en) Circuit simulator
JP5895843B2 (en) Power supply design system, power supply design method, and power supply design program
US20110125480A1 (en) Computer product, analysis support apparatus, and analysis support method
JP2008287666A (en) Circuit operation verification device, method for manufacturing semiconductor integrated circuit, circuit operation verification method, control program and readable storage medium
JP2017010267A (en) Program, circuit model generation method, simulation apparatus, and simulation method
JP5561274B2 (en) Power supply design system, power supply design method, and power supply design program
US20180096087A1 (en) Design method
KR101577876B1 (en) Semiconductor device design method, recording medium, and design apparatus
JP6070002B2 (en) Design support apparatus, design support method, and program
JP5799645B2 (en) Power supply voltage setting method and power supply voltage setting program
US20140337812A1 (en) Circuit verification method and circuit verification apparatus
JP5332972B2 (en) Decoupling capacity determination method, decoupling capacity determination device and program
JP2010186320A (en) Device for designing semiconductor integrated circuit
JP5994515B2 (en) Optimal value calculation device, optimal value calculation system, optimal value calculation method and program
JP2012203567A (en) Power consumption verification support device
US8504332B2 (en) Computer product, design support apparatus, and design support method