JP2016536664A

JP2016536664A - ニューラルダイナミクスを修正するための自動化された方法

Info

Publication number: JP2016536664A
Application number: JP2016519393A
Authority: JP
Inventors: サラ、アンソニー; キムバール、ロバート・ハワード
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2013-10-02
Filing date: 2014-08-21
Publication date: 2016-11-24
Anticipated expiration: 2034-08-21
Also published as: US9305256B2; CN105637539A; CA2924048A1; BR112016007313A2; WO2015050641A3; JP6092477B2; KR101700145B1; CN105637539B; KR20160062052A; US20150095273A1; EP3053105A2; WO2015050641A2

Abstract

ニューラルダイナミクスを改善するための方法は、プロトタイプのニューロンダイナミクスを取得することを含む。本方法はまた、ニューロンモデルがプロトタイプのニューロンダイナミクスとマッチするように、ニューロンモデルのパラメータを修正することを含む。ニューロンダイナミクスは、膜電圧および／またはスパイクタイミングを備える。【選択図】図６

Description

関連出願の相互参照

[0001]本出願は、２０１３年１０月２日に出願された「ＡＵＴＯＭＡＴＥＤＭＥＴＨＯＤＦＯＲＭＯＤＩＦＹＩＮＧＮＥＵＲＡＬＤＹＮＡＭＩＣＳ」と題する米国仮特許出願第６１／８８５，９５０号の利益を主張し、その開示は、参照によりその全体が本明細書に明確に組み込まれる。

[0002]本開示のいくつかの態様は、一般にニューラルシステムエンジニアリングに関し、より詳細には、ニューラルネットワークモデル内のニューラルダイナミクスを修正するためのシステムおよび方法に関する。

[0003]人工ニューロン（すなわち、ニューロンモデル）の相互結合されたグループを備え得る人工ニューラルネットワークは、計算デバイスであるか、または計算デバイスによって実行される方法を表す。人工ニューラルネットワークは、生物学的ニューラルネットワークにおける対応する構造および／または機能を有し得る。しかしながら、人工ニューラルネットワークは、従来の計算技法が厄介、実行不可能または不適切であるいくつかの適用例に革新的で有用な計算技法を提供することができる。人工ニューラルネットワークが観測から機能を推論することができるので、そのようなネットワークは、タスクまたはデータの複雑さが従来の技法による機能の設計を面倒にする適用例において、特に有用である。

[0004]スパイキングニューラルネットワークの研究者は、スパイキングニューロンの数学的モデルの理解と設計にかなりの時間を費やしている。これらの数学的モデルは、任意に複雑であり、何らかの所望の挙動を生成するために手動調整（manual tuning）を必要とし得る。設計者は、典型的に、方程式のセットと、それらの方程式のパラメータとを用いてニューロンを説明する。次いで、パラメータは、既存またはプロトタイプのニューロンのいくつかの特性にマッチするように操作される。たとえば、ニューロンモデルは、生物学では存在することが知られているニューロンの時間に対する膜電圧を再現するように設計され得る。次いで、研究者は、知られているプロトタイプのニューロンの継時的な電圧（voltage over time）を基準として使用して、彼自身のモデルでそれらのダイナミクスを複製しようとする。プロトタイプのニューロンと同じ入力で提示される場合、モデルニューロンは、広範囲の調整の後、膜電圧の正確な近似を生成することが意味される。

[0005]本開示の一態様では、ニューラルダイナミクスを改善するための方法が開示される。本方法は、プロトタイプのニューロンダイナミクスを取得することを含む。本方法は、ニューロンモデルがプロトタイプのニューロンダイナミクスとマッチするように、ニューロンモデルのパラメータを修正することをさらに含む。

[0006]本開示の別の態様は、プロトタイプのニューロンダイナミクスを取得するための手段を含む装置を対象とする。本装置は、ニューロンモデルがプロトタイプのニューロンダイナミクスとマッチするように、ニューロンモデルのパラメータを修正するための手段をさらに含む。

[0007]本開示の別の態様では、非一時的コンピュータ可読媒体を有するニューラルダイナミクスを改善するためのコンピュータプログラム製品が開示される。本コンピュータ可読媒体は、プロセッサによって実行されると、プロセッサに、プロトタイプのニューロンダイナミクスを取得する動作を実行させる、非一時的プログラムコードを記録している。本プログラムコードはまた、プロセッサに、ニューロンモデルがプロトタイプのニューロンダイナミクスとマッチするように、ニューロンモデルのパラメータを修正させる。

[0008]別の態様は、メモリと、メモリに結合された少なくとも１つのプロセッサとを有するニューラルダイナミクスを改善するための装置を開示する。本プロセッサは、プロトタイプのニューロンダイナミクスを取得するように構成される。本プロセッサは、ニューロンモデルがプロトタイプのニューロンダイナミクスとマッチするように、ニューロンモデルのパラメータを修正するようにさらに構成される。

[0009]ニューラルダイナミクスを最適化するための自動化された方法が開示される。本方法は、区分線形ニューロンモデルを利用して、プロトタイプのニューロンの挙動に最も良くマッチするパラメータを自動的に決定する。本プロセスは、プロトタイプのニューラルダイナミクスを取得する。最適化メトリックが定義されて、区分線形モデルの膜電圧とプロトタイプのニューロンとの間の差を定量化するために使用される。次いで、最適なパラメータが、最適化メトリックに基づいて決定される。

[0010]これは、以下の詳細な説明がより良く理解され得るように、本開示の特徴および技術的利点を順番にかなり幅広く概説したものである。本開示の追加の特徴および利点は以下で説明される。本開示が、本開示の同じ目的を実行するための他の構造を修正または設計するための基礎として容易に利用され得ることが、当業者によって理解されるべきである。そのような等価な構造が、添付の特許請求の範囲に記載される本開示の教示から逸脱しないこともまた、当業者によって理解されるべきである。本開示の構成および動作の方法の両方について、本開示の特徴であると考えられる新規な特徴は、さらなる目的および利点とともに、添付の図面と関連して考慮される際に、以下の説明からより良く理解されるであろう。しかしながら、図面の各々は例示および説明の目的のためだけに提供されており、本開示の限定の定義として意図されてはいないということが明確に理解されるべきである。

[0011]本開示の特徴、性質、および利点は、同様の参照文字が全体を通して相応して識別する図面を考慮した場合、以下に示される詳細な説明から、より明らかになるだろう。
本開示のいくつかの態様によるニューロンの例示的なネットワークを示す図。本開示のいくつかの態様による、計算ネットワーク（ニューラルシステムまたはニューラルネットワーク）の処理ユニット（ニューロン）の一例を示す図。本開示のいくつかの態様によるスパイクタイミング依存可塑性（ＳＴＤＰ）曲線の一例を示す図。本開示のいくつかの態様による、ニューロンモデルの挙動を定義するための正レジームおよび負レジームの一例を示す図。本開示のある態様による、区分線形関数としてのニューロンモデルの非線形関数の一部を近似するための例示的な動作の流れ図。本開示のある態様による、ニューラルダイナミクスを支配する区分線形関数の図の例を示す図。本開示のある態様による、汎用プロセッサを使用してニューラルネットワークを設計することの例示的な実装形態を示す図。本開示のいくつかの態様による、メモリが個々の分散処理ユニットとインターフェースされ得るニューラルネットワークを設計する例示的な実装形態を示す図。本開示のいくつかの態様による、分散メモリおよび分散処理ユニットに基づいてニューラルネットワークを設計する例示的な実装形態を示す図。本開示のいくつかの態様による、ニューラルネットワークの例示的な実装形態を示す図。本開示のある態様による、ニューラルダイナミクスを修正するための方法を示すブロック図。

[0023]添付の図面に関連して以下に示される詳細な説明は、様々な構成の説明として意図されたものであり、本明細書において説明される概念が実現され得る唯一の構成を表すことを意図されるものではない。詳細な説明は、様々な概念の完全な理解を提供する目的で、具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしで実施され得ることは、当業者にとっては明らかであろう。いくつかの事例では、よく知られている構造および構成要素が、そのような概念を曖昧にするのを避けるために、ブロック図形式で示される。

[0024]本教示に基づいて、本開示の範囲は、本開示の任意の他の態様とは無関係に実装されるにせよ、本開示の任意の他の態様と組み合わされるにせよ、本開示のいかなる態様をもカバーするものであることを、当業者なら諒解されたい。たとえば、記載される態様をいくつ使用しても、装置は実装され得、または方法は実施され得る。さらに、本開示の範囲は、記載される本開示の様々な態様に加えてまたはそれらの態様以外に、他の構造、機能、または構造および機能を使用して実施されるそのような装置または方法をカバーするものとする。開示する本開示のいずれの態様も、請求項の１つまたは複数の要素によって実施され得ることを理解されたい。

[0025]「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好ましいまたは有利であると解釈されるべきであるとは限らない。

[0026]本明細書では特定の態様について説明するが、これらの態様の多くの変形および置換は本開示の範囲内に入る。好ましい態様のいくつかの利益および利点が説明されるが、本開示の範囲は特定の利益、使用、または目的に限定されるものではない。むしろ、本開示の態様は、様々な技術、システム構成、ネットワーク、およびプロトコルに広く適用可能であるものとし、そのうちのいくつかを例として図および好ましい態様についての以下の説明で示す。発明を実施するための形態および図面は、本開示を限定するものではなく説明するものにすぎず、本開示の範囲は添付の特許請求の範囲およびそれの均等物によって定義される。
例示的なニューラルシステム、トレーニングおよび動作
[0027]図１は、本開示のいくつかの態様による、複数のレベルのニューロンをもつ例示的な人工ニューラルシステム１００を示す。ニューラルシステム１００は、シナプス結合のネットワーク１０４（すなわち、フィードフォワード結合）を介してニューロンの別のレベル１０６に結合されたニューロンのあるレベル１０２を有し得る。簡単のために、図１には２つのレベルのニューロンのみが示されているが、ニューラルシステムには、より少ないまたはより多くのレベルのニューロンが存在し得る。ニューロンのいくつかは、ラテラル結合を介して同じ層の他のニューロンに結合し得ることに留意されたい。さらに、ニューロンのいくつかは、フィードバック結合を介して前の層のニューロンに戻る形で結合し得る。

[0028]図１に示すように、レベル１０２における各ニューロンは、前のレベル（図１に図示せず）のニューロンによって生成され得る入力信号１０８を受信し得る。信号１０８は、レベル１０２のニューロンの入力電流を表し得る。この電流は、膜電位を充電するためにニューロン膜上に蓄積され得る。膜電位がそれのしきい値に達すると、ニューロンは、発火し、ニューロンの次のレベル（たとえば、レベル１０６）に転送されるべき出力スパイクを生成し得る。そのような挙動は、以下で説明するものなどのアナログおよびデジタル実装形態を含むハードウェアおよび／またはソフトウェアでエミュレートまたはシミュレートされ得る。

[0029]生物学的ニューロンでは、ニューロンが発火するときに生成される出力スパイクは、活動電位と呼ばれる。電気信号は、約１００ｍＶの振幅と約１ｍｓの持続時間とを有する比較的急速で、一時的な神経インパルスである。一連の結合されたニューロンを有するニューラルシステムの特定の実施形態（たとえば、図１におけるあるレベルのニューロンから別のレベルのニューロンへのスパイクの転送）では、あらゆる活動電位が基本的に同じ振幅と持続時間とを有するので、信号における情報は、振幅によってではなく、スパイクの周波数および数、またはスパイクの時間によってのみ表され得る。活動電位によって搬送される情報は、スパイク、スパイクしたニューロン、および他の１つまたは複数のスパイクに対するスパイクの時間によって決定され得る。以下で説明するように、スパイクの重要性は、ニューロン間の接続に適用される重みによって決定され得る。

[0030]図１に示されるように、ニューロンのあるレベルから別のレベルへのスパイクの移動は、シナプス結合（または、単純に「シナプス」）１０４のネットワークを介して達成され得る。シナプス１０４に関して、レベル１０２のニューロンはシナプス前ニューロンと考えられ得、レベル１０６のニューロンはシナプス後ニューロンと考えられ得る。シナプス１０４は、レベル１０２のニューロンから出力信号（すなわち、スパイク）を受信して、調整可能なシナプスの重み

に応じてそれらの信号をスケーリングすることができ、上式で、Ｐはレベル１０２のニューロンとレベル１０６のニューロンとの間のシナプス結合の総数であり、ｉはニューロンレベルの指標である。たとえば、図１の例では、ｉはニューロンレベル１０２を表し、ｉ＋１は、ニューロンレベル１０６を表す。さらに、スケーリングされた信号は、レベル１０６における各ニューロンの入力信号として合成され得る。レベル１０６におけるあらゆるニューロンは、対応する合成された入力信号に基づいて、出力スパイク１１０を生成し得る。出力スパイク１１０は、シナプス結合の別のネットワーク（図１には図示せず）を使用して、別のレベルのニューロンに転送され得る。

[0031]生物学的シナプスは、電気シナプスまたは化学シナプスのいずれに分類され得る。電気シナプスは、興奮性信号を送るために主に使用される一方、化学シナプスは、シナプス後ニューロンにおける興奮性活動または抑制性（過分極化）活動のいずれかを調停することができ、ニューロン信号を増幅する役目を果たすこともできる。興奮性信号は、膜電位を脱分極する（すなわち、静止電位に対して膜電位を増加させる）。しきい値を超えて膜電位を脱分極するために十分な興奮性信号が一定の時間期間内に受信された場合、シナプス後ニューロンに活動電位が生じる。対照的に、抑制性信号は一般に、膜電位を過分極する（すなわち、低下させる）。抑制性信号は、十分に強い場合、興奮性信号のすべてを相殺し、膜電位がしきい値に達するのを防止することができる。シナプス興奮を相殺することに加えて、シナプス抑制は、自然に活発なニューロンに対して強力な制御を行うことができる。自然に活発なニューロンは、たとえば、それのダイナミクスまたはフィードバックに起因するさらなる入力なしにスパイクするニューロンを指す。これらのニューロンにおける活動電位の自然な生成を抑圧することによって、シナプス抑制は、一般にスカルプチャリングと呼ばれる、ニューロンの発火のパターンを形成することができる。様々なシナプス１０４は、望まれる挙動に応じて、興奮性シナプスまたは抑制性シナプスの任意の組合せとして働き得る。

[0032]ニューラルシステム１００は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス（ＰＬＤ）、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、プロセッサによって実行されるソフトウェアモジュール、またはそれらの任意の組合せによってエミュレートされ得る。ニューラルシステム１００は、たとえば画像およびパターン認識、機械学習、モータ制御、および同様のものなど、かなりの適用範囲において利用され得る。ニューラルシステム１００における各ニューロンは、ニューロン回路として実装され得る。出力スパイクを開始するしきい値まで充電されるニューロン膜は、たとえば、そこを通って流れる電流を積分するキャパシタとして実装され得る。

[0033]一態様では、キャパシタは、ニューロン回路の電流積分デバイスとして除去され得、その代わりにより小さいメモリスタ（memristor）要素が使用され得る。この手法は、ニューロン回路において、ならびにかさばるキャパシタが電流積分器として利用される様々な他の適用例において適用され得る。さらに、シナプス１０４の各々は、メモリスタ要素に基づいて実装され得、シナプス重みの変化は、メモリスタ抵抗の変化に関係し得る。ナノメートルの特徴サイズのメモリスタを用いると、ニューロン回路およびシナプスの面積が大幅に低減され得、それによって、大規模なニューラルシステムハードウェア実装形態の実装がより実用的になり得る。

[0034]ニューラルシステム１００をエミュレートするニューラルプロセッサの機能は、ニューロン間の結合の強さを制御し得る、シナプス結合の重みに依存し得る。シナプス重みは、パワーダウン後にプロセッサの機能を維持するために、不揮発性メモリに記憶され得る。一態様では、シナプス重みメモリは、主たるニューラルプロセッサチップとは別個の外部チップ上に実装され得る。シナプス重みメモリは、交換可能メモリカードとしてニューラルプロセッサチップとは別個にパッケージ化され得る。これは、ニューラルプロセッサに多様な機能を提供することができ、特定の機能は、ニューラルプロセッサに現在取り付けられているメモリカードに記憶されたシナプス重みに基づき得る。

[0035]図２は、本開示のいくつかの態様による、計算ネットワーク（たとえば、ニューラルシステムまたはニューラルネットワーク）の処理ユニット（たとえば、ニューロンまたはニューロン回路）２０２の例示的な図２００を示す。たとえば、ニューロン２０２は、図１のレベル１０２のニューロンおよび１０６のニューロンのうちのいずれかに対応し得る。ニューロン２０２は、ニューラルシステムの外部にある信号、または同じニューラルシステムの他のニューロンによって生成された信号、またはその両方であり得る、複数の入力信号２０４₁〜２０４_N（ｘ₁〜ｘ_N）を受信し得る。入力信号は、電流または電圧、実数値または複素数値であり得る。入力信号は、固定小数点表現または浮動小数点表現をもつ数値を備え得る。これらの入力信号は、調整可能なシナプス重み２０６１〜２０６Ｎ（ｗ₁〜ｗ_N）に従って信号をスケーリングするシナプス結合を通してニューロン２０２に伝えられ得、Ｎはニューロン２０２の入力接続の総数であり得る。

[0036]ニューロン２０２は、スケーリングされた入力信号を合成し、合成された、スケーリングされた入力を使用して、出力信号２０８（すなわち、信号ｙ）を生成し得る。出力信号２０８は、電流または電圧、実数値または複素数値であり得る。出力信号は、固定小数点表現または浮動小数点表現をもつ数値であり得る。出力信号２０８は、次いで、同じニューラルシステムの他のニューロンへの入力信号として、または同じニューロン２０２への入力信号として、またはニューラルシステムの出力として伝達され得る。

[0037]処理ユニット（ニューロン）２０２は電気回路によってエミュレートされ得、それの入力接続および出力接続は、シナプス回路をもつ電気接続によってエミュレートされ得る。処理ユニット２０２ならびにそれの入力接続および出力接続はまた、ソフトウェアコードによってエミュレートされ得る。処理ユニット２０２はまた、電気回路によってエミュレートされ得るが、それの入力接続および出力接続はソフトウェアコードによってエミュレートされ得る。一態様では、計算ネットワーク中の処理ユニット２０２はアナログ電気回路であり得る。別の態様では、処理ユニット２０２はデジタル電気回路であり得る。さらに別の態様では、処理ユニット２０２は、アナログ構成要素とデジタル構成要素の両方をもつ混合信号電気回路であり得る。計算ネットワークは、上述の形態のいずれかにおける処理ユニットを含み得る。そのような処理ユニットを使用した計算ネットワーク（ニューラルシステムまたはニューラルネットワーク）は、たとえば画像およびパターン認識、機械学習、モータ制御など、かなりの適用範囲において利用され得る。

[0038]ニューラルネットワークをトレーニングする過程で、シナプス重み（たとえば、図１の重み

および／または図２の重み２０６₁〜２０６_N）がランダム値により初期化され得、学習ルールに従って増加または減少し得る。学習ルールの例は、これに限定されないが、スパイクタイミング依存可塑性（ＳＴＤＰ）学習ルール、Ｈｅｂｂ則、Ｏｊａ則、Ｂｉｅｎｅｎｓｔｏｃｋ−Ｃｏｐｐｅｒ−Ｍｕｎｒｏ（ＢＣＭ）則等を含むことを当業者は理解するだろう。いくつかの態様では、重みは、２つの値のうちの１つに安定または収束し得る（すなわち、重みの双峰分布）。この効果が利用されて、シナプス重みごとのビット数を低減し、シナプス重みを記憶するメモリとの間の読取りおよび書込みの速度を上げ、シナプスメモリの電力および／またはプロセッサ消費量を低減し得る。

シナプスタイプ

[0039]ニューラルネットワークのハードウェアおよびソフトウェアモデルでは、シナプス関係機能の処理がシナプスタイプに基づき得る。シナプスタイプは、非塑性シナプス（non-plastic synapse）（重みおよび遅延の変化がない）と、可塑性シナプス（重みが変化し得る）と、構造遅延可塑性シナプス（重みおよび遅延が変化し得る）と、完全可塑性シナプス（重み、遅延および結合性が変化し得る）と、それの変形（たとえば、遅延は変化し得るが、重みまたは結合性の変化はない）とを含み得る。複数のタイプの利点は、処理が再分割され得ることである。たとえば、非塑性シナプスは、可塑性機能を実行すること（またはそのような機能が完了するのを待つこと）がない場合がある。同様に、遅延および重み可塑性は、一緒にまたは別々に、順にまたは並列に動作し得る動作に再分割され得る。異なるタイプのシナプスは、適用される異なる可塑性タイプの各々の異なるルックアップテーブルまたは式およびパラメータを有し得る。したがって、本方法は、シナプスのタイプについての関連する表、式、またはパラメータにアクセスする。様々なシナプスタイプの使用は、人工ニューラルネットワークに柔軟性と設定可能性を追加し得る。

[0040]スパイクタイミング依存構造可塑性がシナプス可塑性とは無関係に実行されるという含意がある。構造可塑性（すなわち、遅延量の変化）は前後スパイク時間差（pre-post spike time difference）の直接関数であり得るので、構造可塑性は、重みの大きさに変化がない場合（たとえば、重みが最小値または最大値に達したか、あるいはそれが何らかの他の理由により変更されない場合）でも実行され得る。代替的に、構造可塑性は、重み変化量に応じて、または重みもしくは重み変化の限界に関係する条件に基づいて設定され得る。たとえば、重み変化が生じたとき、または重みが最大値になるのではなく、重みがゼロに達した場合のみ、シナプス遅延が変化し得る。しかしながら、これらのプロセスが並列化され、メモリアクセスの数および重複を低減し得るように、独立した機能を有することが有利であり得る。

シナプス可塑性の決定

[0041]神経可塑性（または単に「可塑性」）は、脳内のニューロンおよびニューラルネットワークがそれらのシナプス結合と挙動とを新しい情報、感覚上の刺激、発展、損傷または機能不全に応答して変える能力である。可塑性は、生物学における学習および記憶にとって、また計算論的神経科学およびニューラルネットワークにとって重要である。（たとえば、Ｈｅｂｂ則理論による）シナプス可塑性、スパイクタイミング依存可塑性（ＳＴＤＰ）、非シナプス可塑性、活性依存可塑性、構造可塑性および恒常的可塑性など、様々な形の可塑性が研究されている。

[0042]ＳＴＤＰは、ニューロン間のシナプス結合の強さを調整する学習プロセスである。結合強度は、特定のニューロンの出力スパイクおよび受信入力スパイク（すなわち、活動電位）の相対的タイミングに基づいて調整される。ＳＴＤＰプロセスの下で、あるニューロンに対する入力スパイクが、平均して、そのニューロンの出力スパイクの直前に生じる傾向がある場合、長期増強（ＬＴＰ）が生じ得る。その場合、その特定の入力はいくらか強くなる。一方、入力スパイクが、平均して、出力スパイクの直後に生じる傾向がある場合、長期抑圧（ＬＴＤ）が生じ得る。その場合、その特定の入力はいくらか弱くなるので、「スパイクタイミング依存可塑性」と呼ばれる。したがって、シナプス後ニューロンの興奮の原因であり得る入力は、将来的に寄与する可能性がさらに高くなる一方、シナプス後スパイクの原因ではない入力は、将来的に寄与する可能性が低くなる。結合の初期セットのサブセットが残る一方で、その他の部分の影響がわずかなレベルまで低減されるまで、このプロセスは続く。

[0043]ニューロンは一般に出力スパイクを、それの入力の多くが短い期間内に生じる（すなわち、出力をもたらすのに十分に累積している入力）ときに生成するので、通常残っている入力のサブセットは、時間的に相関する傾向のあった入力を含む。さらに、出力スパイクの前に生じる入力は強化されるので、最も早い十分に累積的な相関指示を提供する入力は結局、ニューロンへの最終入力となる。

[0044]ＳＴＤＰ学習ルールは、シナプス前ニューロンのスパイク時間ｔ_preとシナプス後ニューロンのスパイク時間ｔ_postとの間の時間差（すなわち、ｔ＝ｔ_post−ｔ_pre）に応じて、シナプス前ニューロンをシナプス後ニューロンに結合するシナプスのシナプス重みを効果的に適合させ得る。ＳＴＤＰの通常の公式化は、時間差が正である（シナプス前ニューロンがシナプス後ニューロンの前に発火する）場合にシナプス重みを増加させ（すなわち、シナプスを増強し）、時間差が負である（シナプス後ニューロンがシナプス前ニューロンの前に発火する）場合にシナプス重みを減少させる（すなわち、シナプスを抑制する）ことである。

[0045]ＳＴＤＰプロセスでは、経時的なシナプス重みの変化は通常、以下の式によって与えられるように、指数関数的減衰を使用して達成され得る。

ここで、ｋ₊およびｋ_-τ_sign(Δt)はそれぞれ、正の時間差および負の時間差の時間定数であり、ａ₊およびａ_-は対応するスケーリングの大きさであり、μは正の時間差および／または負の時間差に適用され得るオフセットである。

[0046]図３は、ＳＴＤＰによる、シナプス前スパイクおよびシナプス後スパイクの相対的タイミングに応じたシナプス重み変化の例示的な図３００を示す。シナプス前ニューロンがシナプス後ニューロンの前に発火する場合、グラフ３００の部分３０２に示すように、対応するシナプス重みは増加し得る。この重み増加は、シナプスのＬＴＰと呼ばれ得る。グラフ部分３０２から、シナプス前スパイク時間とシナプス後スパイク時間との間の時間差に応じて、ＬＴＰの量がほぼ指数関数的に減少し得ることが観測され得る。グラフ３００の部分３０４に示すように、発火の逆の順序は、シナプス重みを減少させ、シナプスのＬＴＤをもたらし得る。

[0047]図３のグラフ３００に示すように、ＳＴＤＰグラフのＬＴＰ（原因）部分３０２に負のオフセットμが適用され得る。ｘ軸の交差３０６のポイント（ｙ＝０）は、層ｉ−１からの原因入力の相関を考慮して、最大タイムラグと一致するように構成され得る。フレームベースの入力（すなわち、スパイクまたはパルスの特定の持続時間のフレームの形態である入力）の場合、オフセット値μは、フレーム境界を反映するように計算され得る。直接的にシナプス後電位によってモデル化されるように、またはニューラル状態に対する影響の点で、フレームにおける第１の入力スパイク（パルス）が経時的に減衰することが考慮され得る。フレームにおける第２の入力スパイク（パルス）が特定の時間フレームと相関したまたは特定の時間フレームに関連したものと考えられる場合、フレームの前および後の関連する時間は、その時間フレーム境界で分離され、関連する時間の値が異なり得る（たとえば、１つのフレームよりも大きい場合は負、１つのフレームよりも小さい場合は正）ように、ＳＴＤＰ曲線の１つまたは複数の部分をオフセットすることによって、可塑性の点で別様に扱われ得る。たとえば、曲線が、フレーム時間よりも大きい前後の時間で実際にゼロよりも下になり、結果的にＬＴＰの代わりにＬＴＤの一部であるようにＬＴＰをオフセットするために負のオフセットμが設定され得る。

ニューロンモデルおよび演算

[0048]有用なスパイキングニューロンモデルを設計するための一般的原理がいくつかある。良いニューロンモデルは、２つの計算レジーム、すなわち、一致検出および関数計算の点で豊かな潜在的挙動を有し得る。その上、良いニューロンモデルは、時間コーディングを可能にするための２つの要素を有する必要がある。たとえば、入力の到着時間は出力時間に影響を与え、一致検出は狭い時間ウィンドウを有し得る。加えて、計算上魅力的であるために、良いニューロンモデルは、連続時間にクローズト形式解（closed form solution）と、ニアアトラクター（near attractor）と鞍点とを含む安定した挙動とを有し得る。言い換えれば、有用なニューロンモデルは、実用的なニューロンモデルであり、豊かで、現実的で、生物学的に一貫した挙動をモデル化するために使用され得、神経回路のエンジニアリングとリバースエンジニアリングの両方を行うために使用され得るニューロンモデルである。

[0049]ニューロンモデルはイベント、たとえば入力の到着、出力スパイク、または内部的であるか外部的であるかを問わず他のイベントに依存し得る。豊かな挙動レパートリーを実現するために、複雑な挙動を示すことができる状態機械が望まれ得る。入力寄与（ある場合）とは別個のイベントの発生自体が状態機械に影響を与え、イベントの後のダイナミクスを制限し得る場合、システムの将来の状態は、単なる状態および入力の関数ではなく、むしろ状態、イベントおよび入力の関数である。

[0050]一態様では、ニューロンｎは、下記のダイナミクスによって決定される膜電圧ν_n（ｔ）によるスパイキングリーキー積分発火ニューロンとしてモデル化され得る。

ここでαおよびβはパラメータであり、ｗ_m,nｗ_m,nは、シナプス前ニューロンｍをシナプス後ニューロンｎに結合するシナプスのシナプス重みであり、ｙ_m（ｔ）は、ニューロンｎの細胞体に到着するまでΔｔ_m,nに従って樹状遅延または軸索遅延によって遅延し得るニューロンｍのスパイキング出力である。

[0051]シナプス後ニューロンへの十分な入力が達成された時間からシナプス後ニューロンが実際に発火する時間までの遅延があることに留意されたい。イジケヴィッチの単純モデルなど、動的スパイキングニューロンモデルでは、脱分極しきい値ν_tとピークスパイク電圧ν_peakとの間に差がある場合、時間遅延が生じ得る。たとえば、単純モデルでは、電圧および復元のための１対の微分方程式、すなわち、

によってニューロン細胞体ダイナミクス（neuron soma dynamics）が決定され得る。ここでνは膜電位であり、ｕは、膜復元変数であり、ｋは、膜電位νの時間スケールを記述するパラメータであり、ａは、復元変数ｕの時間スケールを記述するパラメータであり、ｂは、膜電位νのしきい値下変動に対する復元変数ｕの感度を記述するパラメータであり、ν_rは、膜静止電位であり、Ｉは、シナプス電流であり、Ｃは、膜のキャパシタンスである。このモデルによれば、ニューロンはν＞ν_peakのときにスパイクすると定義される。

ＨｕｎｚｉｎｇｅｒＣｏｌｄモデル

[0052]ＨｕｎｚｉｎｇｅｒＣｏｌｄニューロンモデルは、豊かな様々な神経挙動を再生し得る最小二重レジームスパイキング線形動的モデルである。モデルの１次元または２次元の線形ダイナミクスは２つのレジームを有することができ、時間定数（および結合）はレジームに依存し得る。しきい値下レジームでは、時間定数は、慣例により負であり、一般に生物学的に一貫した線形方式で静止状態に細胞を戻す役目を果たすリーキーチャネルダイナミクスを表す。しきい値上レジームにおける時間定数は、慣例により正であり、一般にスパイク生成のレイテンシを生じさせる一方でスパイク状態に細胞を駆り立てる反リーキーチャネルダイナミクスを反映する。

[0053]図４に示すように、モデル４００のダイナミクスは２つの（またはそれよりも多くの）レジームに分割され得る。これらのレジームは、負レジーム４０２（互換的に（リーキー積分発火（ＬＩＦ）ニューロンモデルとは異なる）ＬＩＦレジームとも呼ばれる）および正レジーム４０４（反リーキー積分発火（ＡＬＩＦ）ニューロンモデルと混同されないように互換的にＡＬＩＦレジームとも呼ばれる））と呼ばれ得る。負レジーム４０２では、状態は将来のイベントの時点における静止（ν_-）の傾向がある。この負レジームでは、モデルは一般に、時間的入力検出特性と他のしきい値下挙動とを示す。正レジーム４０４では、状態はスパイキングイベント（ν_s）の傾向がある。この正レジームでは、モデルは、後続の入力イベントに応じてスパイクにレイテンシを生じさせるなどの計算特性を示す。イベントの点からのダイナミクスの公式化およびこれら２つのレジームへのダイナミクスの分離は、モデルの基本的特性である。

[0054]線形二重レジーム２次元ダイナミクス（状態νおよびｕの場合）は、慣例により次のように定義され得る。

ここでｑ_ρおよびｒは、結合のための線形変換変数である。

[0055]シンボルρは、ダイナミクスレジームを示すためにここで使用され、特定のレジームの関係を論述または表現するときに、それぞれ負レジームおよび正レジームについて符号「−」または「＋」にシンボルρを置き換える慣例がある。

[0056]モデル状態は、膜電位（電圧）νおよび復元電流ｕによって定義される。基本形態では、レジームは基本的にモデル状態によって決定される。正確で一般的な定義の微妙だが重要な側面があるが、差し当たり、モデルが、電圧νがしきい値（ν₊）を上回る場合に正レジーム４０４にあり、そうでない場合に負レジーム４０２にあると考える。

[0057]レジーム依存時間定数は、負レジーム時間定数であるτ_-と正レジーム時間定数であるτ₊とを含む。復元電流時間定数τ_uは通常、レジームから独立している。便宜上、τ_uと同様に、指数およびτ₊が一般に正となる正レジームの場合に、電圧発展（voltage evolution）に関する同じ表現が使用され得るように、減衰を反映するために負の量として負レジーム時間定数τ_-が一般に指定される。

[0058]２つの状態要素のダイナミクスは、イベントにおいて、ヌルクラインから状態をオフセットする変換によって結合され得、ここで変換変数は、

であり、δ、ε、βおよびν_-、ν₊はパラメータである。ν_ρのための２つの値は、２つのレジームのための参照電圧のベースである。パラメータν_-は、負レジームのためのベース電圧であり、膜電位は一般に、負レジームにおいてν_-に減衰することになる。パラメータν₊は、正レジームのためのベース電圧であり、膜電位は一般に、正レジームにおいてν₊から離れる傾向となる。

[0059]νおよびｕのためのヌルクラインは、それぞれ変換変数ｑ_ρおよびｒの負によって与えられる。パラメータδは，ｕヌルクラインの傾きを制御するスケール係数である。パラメータεは通常、−ν_-に等しく設定される。パラメータβは、両方のレジームにおいてνヌルクラインの傾きを制御する抵抗値である。τ_ρ時間定数パラメータは、指数関数的減衰だけでなく、各レジームにおいて別個にヌルクラインの傾きを制御する。

[0060]モデルは、電圧νが値ν_sに達したときにスパイクするように定義され得る。続いて、状態は（スパイクイベントと同じ１つのものであり得る）リセットイベントでリセットされ得る。

ここで、

およびΔｕはパラメータである。リセット電圧

は通常、ν_-にセットされる。

[0061]瞬時結合の原理によって、状態について（また、単一の指数項による）だけではなく、特定の状態に到達するために必要とされる時間についても、クローズト形式解が可能である。クローズ形式状態解は、次のとおりである。

[0062]したがって、モデル状態は、入力（シナプス前スパイク）または出力（シナプス後スパイク）などのイベントに伴ってのみ更新され得る。また、演算が（入力があるか、出力があるかを問わず）任意の特定の時間に実行され得る。

[0063]その上、瞬時結合原理によって、反復的技法または数値解法（たとえば、オイラー数値解法）なしに、特定の状態に到達する時間が事前に決定され得るように、シナプス後スパイクの時間が予想され得る。前の電圧状態ν₀を踏まえ、電圧状態ν_fに到達するまでの時間遅延は、次の式によって与えられる。

[0064]スパイクが、電圧状態νがν_sに到達する時間に生じると定義される場合、電圧が所与の状態νにある時間から測定されたスパイクが生じるまでの時間量、または相対的遅延に関するクローズト形式解は、次のとおりである。

ここで、

は通常、パラメータν₊にセットされるが、他の変形も可能であり得る。

[0065]モデルダイナミクスの上記の定義は、モデルが正レジームにあるか、それとも負レジームにあるかに依存する。上述のように、結合およびレジームρは、イベントに伴って計算され得る。状態の伝搬のために、レジームおよび結合（変換）変数は、最後の（前の）イベントの時間における状態に基づいて定義され得る。続いてスパイク出力時間を予想するために、レジームおよび結合変数は、次の（最新の）イベントの時間における状態に基づいて定義され得る。

[0066]Ｃｏｌｄモデルの、適時にシミュレーション、エミュレーションまたはモデルを実行するいくつかの可能な実装形態がある。これは、たとえば、イベント更新モード、ステップイベント更新モード、およびステップ更新モードを含む。イベント更新は、（特定の瞬間における）イベントまたは「イベント更新」に基づいて状態が更新される更新である。ステップ更新は、間隔（たとえば、１ｍｓ）をおいてモデルが更新される更新である。これは必ずしも、反復的技法または数値解法を必要とするとは限らない。また、イベントがステップもしくはステップ間で生じる場合または「ステップイベント」更新によってモデルを更新するのみによって、ステップベースのシミュレータにおいて限られた時間分解能でイベントベースの実装形態が可能である。

ニューラルダイナミクスを修正すること

[0067]プロトタイプのニューロンのダイナミクスを支配するための方程式を設計することは困難な作業であり、高い数学能力を必要とする。プロトタイプのニューロンは、別のニューロンにマッチされることが所望されるニューロンである。すなわち、一構成では、ユーザは、第１のニューロンのスパイクタイミングおよび／または膜電圧などの特性を、第２のニューロンにマッチさせることを望む場合がある。この構成では、第２のニューロンはプロトタイプのニューロンである。プロトタイプのニューロンはまた、ニューラルネットワーク内のニューロンのうちのすべてまたは一部を含み得る。

[0068]ニューロンをプロトタイプのニューロンにマッチさせるために関連付けられるパラメータの手動調整することは面倒であり、支配方程式に関する深い知識を利用する場合がある。すなわち、たとえニューロンに方程式のセットが与えられていても、それらの方程式のパラメータを手動で調整しようとする研究者はまた、プロトタイプのニューロンを支配する方程式を理解する必要があり得る。したがって、ニューロンをプロトタイプのニューロンにマッチさせるために高度な技術および／または知識が必要とされ得るので、ニューロンのプロトタイプのニューロンへのマッチは時間がかかり、面倒である。

[0069]提案される解決策は、プロトタイプのニューロンの挙動と実質的に同様のパラメータを決定する、基礎となる区分線形ニューロンモデルを使用することによって、方程式設計のプロセスおよび関連付けられるパラメータ調整を自動化することである。

[0070]一構成では、区分線形ニューロンモデルが指定される。区分線形ニューロンモデルは、電圧依存関数ｇ（ｖ）を近似し、すなわちｇ（ｖ）は間隔Δｖにわたって定数に等しい。すなわち、区分線形ニューロンモデルは、定数係数の線形微分方程式のシステムを提供する。問題がそのように定式化されると、微分方程式は、連続時間または離散時間のいずれかで解決され得る。

[0071]区分線形ニューロンモデルでは、各時間ステップにおける変数の更新は、複雑な入力のための６つの乗算と４つの加算で構成される。ｇ（ｖ）関数が近似され得るので、区分線形ニューロンモデルは柔軟であり、したがって、すべてではないがほとんどのモデルは、変数の更新のために同じ基本アーキテクチャを用いて実装され得る。更新のために使用される係数は変更され得る。依然として、係数は容易にあらかじめ計算されて、メモリに記憶され得る。さらに、私たちが関数ｇ（ｖ）を近似する分解能Δｖは、精度およびストレージ要件をトレードオフするために使用される設計パラメータである。

[0072]図５は、本開示のある態様による、区分線形近似を使用するニューロンモデリングのための例示的な動作５００の流れ図である。動作５００は、ハードウェアにおいて（たとえば、神経形態学的プロセッサなどの１つまたは複数の処理ユニットによって）、ソフトウェアにおいて、および／またはファームウェアにおいて実行され得る。

[0073]動作５００は、ブロック５０２で、非線形関数に基づいてニューロンモデルを提供することによって開始し得る。一構成では、非線形関数は、電圧依存コンダクタンス（ｇ（ｖ））で乗算された膜電位（ｖ）を含む。非線形関数の一部は、電圧依存コンダクタンスであり得る。場合によっては、ニューロンモデルは、イジケヴィッチ単純モデル、ｅｘｐｏｎｅｎｔｉａｌｉｎｔｅｇｒａｔｅａｎｄｆｉｒｅ（ＥＩＦ）モデル、Ｆｉｔｚｈｕｇｈ−Ｎａｇｕｍｏモデル、４次モデル、および／または、連続時間常微分方程式（ＯＤＥ）待ち時間ベース力学（ＣＯＬＤ）モデルを含み得る。ニューロンモデルは、少なくとも２次元を有し得る。一構成では、非線形関数は２つ以上の異なる動作レジームを含む。別の構成では、ニューロンモデルは、非線形関数を用いてモデル化された１つまたは複数のシナプス電流を含む。

[0074]ブロック５０４で、非線形関数の一部が、区分線形関数で近似され得る。一構成では、非線形関数の一部を近似することは、区分線形関数を用いて電圧依存関数（Ｆ（ｖ））を近似することを含む。この構成では、ｖは膜電位であり、区分線形関数の解は各量子化間隔（ｖ（ｔ））ごとの傾斜と切片とを含む。

[0075]一構成では、ブロック５０４での近似は、メモリから区分線形関数についてあらかじめ定められた係数を取得することを含む。別の構成では、ブロック５０４での近似は、区分線形関数を用いて線形化されたニューロンモデルについてクローズト形式解を決定することを指定する。

[0076]ブロック５０６で、ニューロンモデルの状態は近似に基づいて決定され得る。一構成では、状態は、ニューロンモデルの膜電位（ｖ）および回復電流（ｕ）によって定義される。区分線形関数は、膜電位（ｖ）の間隔に基づいて量子化され得る。本開示のある態様によれば、区分線形関数は、膜電位（ｖ）の間隔の各々にわたって定数である。一構成では、５０６でニューロンモデルの状態を決定することは、近似に基づいて無限インパルス応答（ＩＩＲ）フィルタを使用することを含む。

[0077]本開示のある態様によれば、区分線形関数のステップサイズ（量子化間隔）は不均一である。一構成では、区分線形関数のステップサイズは非線形関数に依存している。別の構成では、ニューロンモデルの時間における量子化は不均一である。ニューロンモデルの時間における量子化は、モデル化されているニューロンのタイプに基づき得る。

[0078]本開示の別の態様によれば、動作５００は、近似とニューロンモデルの状態とに基づいてニューロンモデルの別の状態を決定することをさらに含み得る。操作は、いくつかの態様について、状態をディスプレイに出力することをさらに含み得る。

[0079]区分線形ニューロンモデルのニューラルダイナミクスは、状態空間公式で表され得る。

[0080]式（１）〜（３）において、Ｉは入力電流であり、ｖは膜電圧であり、ｕは回復変数であり、ｖｒは膜静止電圧である。関数ｇ（ｖ）は、ニューラル挙動の特定の特性を定義する。

[0081]式（１）〜（３）は、区分線形ニューラルダイナミクスの状態空間公式である。しかしながら、ニューロンダイナミクスをシミュレートして改善するために離散時間解も指定され得る。一構成では、連続時間方程式上でゼロ次ホールドが仮定される。したがって、本構成では、方程式は以下のとおりである。

[0082]さらに、本構成では、膜電圧ｖと回復変数ｕの離散時間方程式は以下のとおりである。

[0083]上記の式から、調整されるべきニューロンパラメータは、ａ、ｂ、およびｃである。パラメータは、以下のベクトル形式で表され得る。

[0084]式（９）において、θはパラメータベクトルと呼ばれ得る。

[0085]図６は、ｖ［ｎ］および／またはｕ［ｎ］などのパラメータ値を決定するために指定され得る、ニューラルダイナミクスを支配する区分線形関数のブロック図６００を示している。フィルタ６００は、式（２２）および（２３）に基づき得る。一構成では、フィルタ６００は、各遅延で受信された入力を遅延させるために、ユニット遅延６０２、６０４、６０６を含む。ユニット遅延６０２、６０４、６０６は、ｚ^-1の遅延を有する単一の処理遅延であり得る。第１のユニット遅延６０２はｖの前の値（すなわち、（ｖ−１））を遅延させるために指定され、第２のユニット遅延６０４はＩの値を遅延させるために指定され、第３のユニット遅延６０６はｕの値を遅延させるために指定される。

[0086]フィルタ６００はまた、乗算器６０８、６１０、６１２を含み得る。第１の乗算器６０８は、Ｇ１１の値を遅延されたｖの前の値に乗算するように指定される。さらに、第２の乗算器６１０は、Ｈ１の値を遅延されたＩの値に乗算するように指定される。さらに、第３の乗算器は、Ｇ１２の値を遅延されたｕの値に乗算するように指定される。フィルタ６００はまた、第１の乗算器６０８、第２の乗算器６１０、第３の乗算器６１２の出力、および値ｖｒを加算するための加算器６１４を含む。フィルタ６００の出力は、ｖである。この構成では、フィルタは、Ｇ１１、Ｈ１、およびＧ１２の値を決定するように指定される。

[0087]区分線形ニューロンモデルのために指定されたパラメータの最適化を実行するために、メトリックは、プロトタイプのニューラルダイナミクスへの適合度を定量化するために定義され得る。一構成では、メトリックは、平均二乗誤差（ＭＳＥ）として指定される。

[0088]式（１０）において、Ｎは、電圧サンプルの総数であり、ｖｐはプロトタイプのニューロンの膜電圧である。この構成では、θ上のｖの暗黙的な依存性は、簡潔にするために省略されている。メトリック（すなわち、平均二乗誤差）が、区分線形ニューロンの膜電圧とプロトタイプのニューロンとの間の差を定量化する。

[0089]最適化メトリックΨおよびパラメータベクトルθが与えられると、複数のメソッドは、たとえばθ*などの様々なパラメータを見つけるように指定され得る。具体的には、θ*は次のように表され得る。

[0090]一構成では、θ*は、これに限定されないが、遺伝的アルゴリズム、パターン探索、焼きなまし法、およびシンプレックスアルゴリズムを含む様々なアルゴリズムを使用して決定され得る。しかしながら、離散時間方程式は、クローズト形式、および存在する行列指数関数（ｅＡ）への単純な近似に存在するので、改善が分析的に行われ得る。

[0091]解析解を導出するために、ｇ（ｖ）の形式が定義される。例として、ｇ（ｖ）の形式はイジケヴィッチニューロンから取得される。

[0092]式（１２）において、ｖ_tはニューロンの膜しきい値電圧であり、ｋはこのプロトタイプのモデルの別の自由パラメータである。この場合、パラメータベクトルθは次のようになる。

[0093]一構成では、θ*は、式（２６）において定義された改善メトリックΨ（θ）の最小値を計算することによって決定され得る。数学的に、その関数のグラジエントがゼロである場合、連続関数の最小値が決定され得る。言い換えると、Ψ（θ）の最小値は以下のように決定され得る。

[0094]グラジエントは、以下によって決定される。

[0095]したがって、一構成では、グラジエントを計算することは、パラメータベクトルθの各変数に関して式（２２）の偏導関数を決定することを指定する。一構成では、式（２０）に示される行列指数関数の前方矩形ルール近似が、グラジエントを計算するために指定され得る。この近似では、ＧとＨのための方程式は以下のように指定される。

[0096]式（３１）および（３２）において、Ｉは単位行列である。式（３０）の偏導関数は次のとおりである。

[0097]式（３４）〜（３６）において、式（１６）からｘ₁［ｎ］＝ｖ［ｎ］−ｖ_rである。グラジエント∇_θΨ（θ）はパラメータベクトルθの値を反復して更新するために使用される。

[0098]式（３７）において、αは更新レートである。θｔの更新は、収束またはθｔ≒θ＊の時まで続く。

[0099]式（２４）において定義された改善メトリックに加えて、他のメトリックが使用され得る。場合によっては、膜電圧のモデリングは重要ではないことがある。代わりに、膜電圧がしきい値を超える実際の時間が重要であり得る。しきい値を超える膜電圧はスパイクと呼ばれ得る。一構成では、メトリックは、スパイク時間の観点から定義され得る。このメトリックは次のように定義され得る。

[0100]式（３８）において、ｔは区分線形ニューロンモデルのスパイク時間のベクトルであり、ｔ_pはプロトタイプのニューロンのためのスパイク時間のベクトルである。

は以下のように定義され得る。

[0101]式（３９）において、Ｎはｘ内の要素の数であり、ｈ（・）はヘビサイドステップ関数であり、τは時定数である。式（３８）メトリックのメトリックは、スパイク時間差を量子化するために使用され得る。

[0102]本開示の態様は、２つの異なるニューロンの膜電圧ダイナミクスおよび／またはスパイク時間をマッチさせることに限定されるものではない。一構成では、本開示の態様はまた、浮動小数点モデルの固定小数点実装を設計するために使用され得る。

[0103]場合によっては、区分線形ニューロンモデルのパラメータは、上述の構成を用いて決定され得る。さらに、一例では、ユーザは、区分線形ニューロンモデルを固定小数点実装に変換することができる。変換は、θにおけるパラメータを変更して、最適化メトリックに余分の項を追加することによって開始され得る。パラメータベクトルは次のようになる。

[0104]式（４０）において、ｎ₁は、変数１のために必要なビットの数であり、ｎ₂は変数２のために必要なビットの数であり、以下同様である。式（２４）において公式化されたメトリックは、

になるための追加の項を含み得る。式（４１）において、β∈［０，１］は、２つの項の相対的な重要性を制御する。

[0105]図７は、本開示のある態様による、汎用プロセッサ７０２を使用して上述のニューラルダイナミクスを修正することの例示的な実装形態７００を示している。変数（ニューラル信号）、シナプスの重み、計算ネットワーク（ニューラルネットワーク）に関連付けられるシステムパラメータ、遅延、および周波数ビン情報は、メモリブロック７０４に記憶され得、汎用プロセッサ７０２で実行される命令はプログラムメモリ７０６からロードされ得る。本開示の一態様では、汎用プロセッサ７０２にロードされた命令は、プロトタイプのニューロンダイナミクスを取得するための、および／または、ニューロンモデルがプロトタイプのニューロンダイナミクスにマッチするようにニューロンモデルのパラメータを修正するためのコードを備え得る。

[0106]図８は、本開示のいくつかの態様による、メモリ８０２が相互接続ネットワーク８０４を介して計算ネットワーク（ニューラルネットワーク）の個々の（分散型）処理ユニット（ニューラルプロセッサ）８０６とインターフェースされ得る上述したニューラルダイナミクスを修正することの例示的な実装形態８００を示す。計算ネットワーク（ニューラルネットワーク）遅延に関連する変数（ニューラル信号）、シナプス重み、システムパラメータ、および／または周波数ビン情報は、メモリ８０２に記憶されてよく、相互接続ネットワーク８０４の接続を介してメモリ８０２から各処理ユニット（ニューラルプロセッサ）８０６にロードされ得る。本開示のある態様では、処理ユニット８０６は、プロトタイプのニューロンダイナミクスを取得する、および／またはニューロンモデルのパラメータを修正するように構成され得る。

[0107]図９は、上述したニューラルダイナミクスを修正することの例示的な実装形態９００を示す。図９に示すように、１つのメモリバンク９０２が、計算ネットワーク（ニューラルネットワーク）の１つの処理ユニット９０４と直接インターフェースされてよい。各メモリバンク９０２は、変数（ニューラル信号）、シナプスの重み、および／または対応する処理ユニット（ニューラルプロセッサ）９０４遅延に関連付けられるシステムパラメータ、ならびに周波数ビン情報を記憶し得る。本開示のある態様では、処理ユニット９０４は、プロトタイプのニューロンダイナミクスを取得する、および／またはニューロンモデルのパラメータを修正するように構成され得る。

[0108]図１０は、本開示のいくつかの態様による、ニューラルネットワーク１０００の例示的な実装形態を示す。図１０に示すように、ニューラルネットワーク１０００は、上述した方法の様々な動作を実行し得る複数のローカル処理ユニット１００２を有することができる。各ローカル処理ユニット１００２は、ニューラルネットワークのパラメータを記憶する、ローカルステートメモリ１００４およびローカルパラメータメモリ１００６を備え得る。さらに、ローカル処理ユニット１００２は、ローカル（ニューロン）モデルプログラムを有するメモリ１００８と、ローカル学習プログラムを有するメモリ１０１０と、ローカル接続メモリ１００９とを有することができる。さらに、図１０に示すように、各ローカル処理ユニット１００２は、ローカル処理ユニットのローカルメモリのための設定を提供し得る設定処理のためのユニット１０１４と、またローカル処理ユニット１００２間のルーティングを提供するルーティング接続処理要素１０１６とインターフェースされ得る。

[0109]一構成では、ニューロンモデルは、プロトタイプのニューロンダイナミクスを取得する、および／またはニューロンモデルのパラメータを修正するように構成される。一態様では、取得手段および／または修正手段は、汎用プロセッサ７０２、プログラムメモリ７０６、メモリブロック７０４、メモリ８０２、相互接続ネットワーク８０４、処理ユニット８０６、処理ユニット９０４、ローカル処理ユニット１００２、ならびにあるいはマッピングおよび／または発火手段によって記載される機能を実行するように構成されたルーティング接続処理要素１０１６であり得る。別の構成では、上述の手段は、上記の手段によって記載された機能を実行するように構成された任意のモジュールまたは任意の装置であり得る。

[0110]本開示のいくつかの態様によれば、各ローカル処理ユニット１００２は、ニューラルネットワークの所望の１つまたは複数の機能的特徴に基づいて、ニューラルネットワークのパラメータを決定して、決定されたパラメータがさらに適応され、同調され、更新されるにつれて、所望の機能的特徴に向けて１つまたは複数の機能的特徴を開発するように構成され得る。

[0111]図１１は、ニューラルダイナミクスを修正するための方法１１００を示している。ブロック１１０２で、ニューロンモデルがプロトタイプのニューロンダイナミクスを取得する。さらに、ブロック１１０４で、ニューロンモデルがプロトタイプのニューロンダイナミクスとマッチするように、ニューロンモデルのパラメータを修正する。

[0112]一構成では、本開示の態様のニューラルネットワークなどのニューラルネットワークは、ニューラルダイナミクスを修正するように構成される。ニューラルネットワークは、取得するための手段と修正するための手段とを含み得る。一態様では、取得手段および／または修正手段は、プログラムメモリ７０６、メモリブロック１００４、メモリ８０２、相互接続ネットワーク８０４、処理ユニット８０６、処理ユニット９０４、ローカル処理ユニット１００２、ならびにあるいは修正および／または取得手段によって記載された機能を実行するように構成されたルーティング接続処理要素１０１６であり得る。

[0113]別の構成では、上述の手段は、上記の手段によって記載された機能を実行するように構成された任意のモジュールまたは任意の装置であり得る。すなわち、上述した方法の様々な動作は、対応する機能を実行することが可能な任意の好適な手段によって実行され得る。それらの手段は、限定はしないが、回路、特定用途向け集積回路（ＡＳＩＣ）、またはプロセッサを含む、様々なハードウェアおよび／またはソフトウェア構成要素および／またはモジュールを含み得る。概して、図１１に示されている動作がある場合、それらの動作は、同様の番号をもつ対応するカウンターパートのミーンズプラスファンクション構成要素を有し得る。

[0114]本明細書で使用する「決定」という用語は、多種多様なアクションを包含する。たとえば、「決定」は、計算すること、算出すること、処理すること、導出すること、調査すること、ルックアップすること（たとえば、テーブル、データベースまたは別のデータ構造においてルックアップすること）、確認することなどを含み得る。また、「決定」は、受信すること（たとえば、情報を受信すること）、アクセスすること（たとえば、メモリ中のデータにアクセスすること）などを含み得る。また、「決定」は、解決すること、選択すること、選定すること、確立することなどを含み得る。

[0115]本明細書で使用する、項目のリスト「のうちの少なくとも１つ」を指す句は、単一のメンバーを含む、それらの項目の任意の組合せを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａ−ｂ、ａ−ｃ、ｂ−ｃ、およびａ−ｂ−ｃを包含するものとする。

[0116]本開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ信号（ＦＰＧＡ）または他のプログラマブル論理デバイス（ＰＬＤ）、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラまたは状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。

[0117]本開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアで直接実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその２つの組合せで実施され得る。ソフトウェアモジュールは、当技術分野で知られている任意の形態の記憶媒体中に常駐し得る。使用され得る記憶媒体のいくつかの例としては、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フラッシュメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭなどを含む。ソフトウェアモジュールは、単一の命令、または多数の命令を備えることができ、いくつかの異なるコードセグメント上で、異なるプログラム間で、複数の記憶媒体にわたって分散され得る。記憶媒体は、プロセッサがその記憶媒体から情報を読み取ることができ、その記憶媒体に情報を書き込むことができるように、プロセッサに結合され得る。代替として、記憶媒体はプロセッサと一体化され得る。

[0118]本明細書で開示する方法は、説明した方法を達成するための１つまたは複数のステップまたはアクションを備える。本方法のステップおよび／またはアクションは、特許請求の範囲から逸脱することなく互いに交換され得る。言い換えれば、ステップまたはアクションの特定の順序が指定されない限り、特定のステップおよび／またはアクションの順序および／または使用は、特許請求の範囲から逸脱することなく修正され得る。

[0119]説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ハードウェアで実装される場合、例示的なハードウェア構成はデバイス中に処理システムを備え得る。処理システムは、バスアーキテクチャを用いて実装され得る。バスは、処理システムの特定の適用例および全体的な設計制約に応じて、任意の数の相互接続バスとブリッジとを含み得る。バスは、プロセッサと、機械可読媒体と、バスインターフェースとを含む様々な回路を互いにリンクし得る。バスインターフェースは、ネットワークアダプタを、特に、バスを介して処理システムに接続するために使用され得る。ネットワークアダプタは、信号処理機能を実装するために使用され得る。いくつかの態様では、ユーザインターフェース（たとえば、キーパッド、ディスプレイ、マウス、ジョイスティックなど）もバスに接続され得る。バスはまた、タイミングソース、周辺機器、電圧調整器、電力管理回路などの様々な他の回路にリンクし得るが、それらは当技術分野でよく知られており、したがってこれ以上は説明されない。

[0120]プロセッサは、機械可読媒体に記憶されたソフトウェアの実行を含む、バスおよび一般的な処理を管理することを担当し得る。プロセッサは、１つまたは複数の汎用および／または専用プロセッサを用いて実装され得る。例としては、マイクロプロセッサ、マイクロコントローラ、ＤＳＰプロセッサ、およびソフトウェアを実行し得る他の回路を含む。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語などの名称にかかわらず、命令、データ、またはそれらの任意の組合せを意味すると広く解釈されたい。機械可読媒体は、例として、ＲＡＭ（ランダムアクセスメモリ）、フラッシュメモリ、ＲＯＭ（読取り専用メモリ）、ＰＲＯＭ（プログラマブル読取り専用メモリ）、ＥＰＲＯＭ（消去可能プログラマブル読取り専用メモリ）、ＥＥＰＲＯＭ（電気消去可能プログラマブル読取り専用メモリ）、レジスタ、磁気ディスク、光ディスク、ハードドライブ、または任意の他の好適な記憶媒体、あるいはそれらの任意の組合せを含み得る。機械可読媒体はコンピュータプログラム製品において実施され得る。コンピュータプログラム製品はパッケージング材料を備え得る。

[0121]ハードウェア実装形態では、機械可読媒体は、プロセッサとは別個の処理システムの一部であり得る。しかしながら、当業者なら容易に理解するように、機械可読媒体またはその任意の部分は処理システムの外部にあり得る。例として、機械可読媒体は、すべてバスインターフェースを介してプロセッサによってアクセスされ得る、伝送線路、データによって変調された搬送波、および／またはデバイスとは別個のコンピュータ製品を含み得る。代替的に、または追加で、機械可読媒体またはその任意の部分は、キャッシュおよび／または汎用レジスタファイルがそうであり得るように、プロセッサに統合され得る。論じた様々な構成要素は、ローカル構成要素などの特定の位置を有するものとして説明され得るが、それらはまた、分散コンピューティングシステムの一部として構成されているいくつかの構成要素などの様々な方法で構成され得る。

[0122]処理システムは、すべて外部バスアーキテクチャを介して他のサポート回路と互いにリンクされる、プロセッサ機能を提供する１つまたは複数のマイクロプロセッサと、機械可読媒体の少なくとも一部分を提供する外部メモリとをもつ汎用処理システムとして構成され得る。あるいは、処理システムは、本明細書に記載のニューロンモデルとニューラルシステムのモデルとを実装するための１つまたは複数のニューロモルフィックプロセッサを備え得る。別の代替として、処理システムは、プロセッサをもつＡＳＩＣ（特定用途向け集積回路）と、バスインターフェースと、ユーザインターフェースと、サポート回路と、単一のチップに統合された機械可読媒体の少なくとも一部分とを用いて、あるいは１つまたは複数のＦＰＧＡ（フィールドプログラマブルゲートアレイ）、ＰＬＤ（プログラマブル論理デバイス）、コントローラ、状態機械、ゲート論理、個別ハードウェア構成要素、もしくは他の好適な回路、または本開示全体にわたって説明した様々な機能を実行し得る回路の任意の組合せを用いて、実装され得る。当業者なら、特定の適用例と、全体的なシステムに課される全体的な設計制約とに応じて、どのようにしたら処理システムについて説明した機能を最も良く実装し得るかを理解されよう。

[0123]機械可読媒体はいくつかのソフトウェアモジュールを備え得る。ソフトウェアモジュールは、プロセッサによって実行されたときに、処理システムに様々な機能を実行させる命令を含む。ソフトウェアモジュールは、送信モジュールと受信モジュールとを含み得る。各ソフトウェアモジュールは、単一の記憶デバイス中に常駐するか、または複数の記憶デバイスにわたって分散され得る。例として、トリガイベントが発生したとき、ソフトウェアモジュールがハードドライブからＲＡＭにロードされ得る。ソフトウェアモジュールの実行中、プロセッサは、アクセス速度を高めるために、命令のいくつかをキャッシュにロードし得る。次いで、１つまたは複数のキャッシュラインが、プロセッサによる実行のために汎用レジスタファイルにロードされ得る。以下でソフトウェアモジュールの機能に言及する場合、そのような機能は、そのソフトウェアモジュールからの命令を実行したときにプロセッサによって実装されることが理解されよう。

[0124]ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気記憶デバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体を適切に名づけられる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線（ＩＲ）、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）、およびＢｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。したがって、いくつかの態様では、コンピュータ可読媒体は非一時的コンピュータ可読媒体（たとえば、有形媒体）を備え得る。さらに、他の態様では、コンピュータ可読媒体は一時的コンピュータ可読媒体（たとえば、信号）を備え得る。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。

[0125]したがって、いくつかの態様は、本明細書で提示する動作を実行するためのコンピュータプログラム製品を備え得る。たとえば、そのようなコンピュータプログラム製品は、本明細書で説明する動作を実行するために１つまたは複数のプロセッサによって実行可能である命令を記憶した（および／または符号化した）コンピュータ可読媒体を備え得る。いくつかの態様では、コンピュータプログラム製品はパッケージング材料を含み得る。

[0126]さらに、本明細書で説明した方法および技法を実行するためのモジュールおよび／または他の適切な手段は、適用可能な場合にユーザ端末および／または基地局によってダウンロードされ、および／または他の方法で取得され得ることを諒解されたい。たとえば、そのようなデバイスは、本明細書で説明した方法を実施するための手段の転送を可能にするためにサーバに結合され得る。代替的に、本明細書で説明した様々な方法は、ユーザ端末および／または基地局が記憶手段をデバイスに結合または提供すると様々な方法を得ることができるように、記憶手段（たとえば、ＲＡＭ、ＲＯＭ、コンパクトディスク（ＣＤ）またはフロッピーディスクなどの物理記憶媒体など）によって提供され得る。その上、本明細書で説明した方法および技法をデバイスに与えるための任意の他の好適な技法が利用され得る。

[0127]特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、修正および変形が行われ得る。

[0127]特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。上記で説明した方法および装置の構成、動作および詳細において、特許請求の範囲から逸脱することなく、様々な改変、修正および変形が行われ得る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
ニューラルダイナミクスを改善するための方法であって、
プロトタイプのニューロンダイナミクスを取得することと、
ニューロンモデルが前記プロトタイプのニューロンダイナミクスとマッチするように、前記ニューロンモデルのパラメータを修正することと
を備える、方法。
［Ｃ２］
前記ニューロンダイナミクスは、膜電圧を備える、
Ｃ１に記載の方法。
［Ｃ３］
前記ニューロンダイナミクスは、スパイクタイミングを備える、
Ｃ１に記載の方法。
［Ｃ４］
前記パラメータは、前記ニューロンモデルの所望の機能性に基づく、
Ｃ１に記載の方法。
［Ｃ５］
前記パラメータは、前記ニューロンモデルのパラメータスイープに少なくとも部分的に基づいて修正される、
Ｃ１に記載の方法。
［Ｃ６］
前記修正することは、目的関数に少なくとも部分的に基づく、
Ｃ１に記載の方法。
［Ｃ７］
前記目的関数は、表現において必要とされるビットの数を最小限に抑える、
Ｃ６に記載の方法。
［Ｃ８］
前記目的関数は、モデルの複雑性を軽減する、
Ｃ６に記載の方法。
［Ｃ９］
前記目的関数は、膜電圧に関連付けられる、
Ｃ６に記載の方法。
［Ｃ１０］
前記目的関数は、スパイクタイミングに対応する、
Ｃ６に記載の方法。
［Ｃ１１］
ニューラルダイナミクスを改善するための装置であって、
メモリユニットと、
前記メモリユニットに結合された少なくとも１つのプロセッサと
を備え、前記少なくとも１つのプロセッサは、
プロトタイプのニューロンダイナミクスを取得することと、
ニューロンモデルが前記プロトタイプのニューロンダイナミクスとマッチするように、前記ニューロンモデルのパラメータを修正することと
を行うように構成される、装置。
［Ｃ１２］
前記ニューロンダイナミクスは、膜電圧を備える、
Ｃ１１に記載の装置。
［Ｃ１３］
前記ニューロンダイナミクスは、スパイクタイミングを備える、
Ｃ１１に記載の装置。
［Ｃ１４］
前記パラメータは、前記ニューロンモデルの所望の機能性に基づく、
Ｃ１１に記載の装置。
［Ｃ１５］
前記少なくとも１つのプロセッサは、前記ニューロンモデルのパラメータスイープに少なくとも部分的に基づいて前記パラメータを修正するようにさらに構成される、
Ｃ１１に記載の装置。
［Ｃ１６］
前記少なくとも１つのプロセッサは、目的関数に少なくとも部分的に基づいて前記パラメータを修正するようにさらに構成される、
Ｃ１１に記載の装置。
［Ｃ１７］
前記目的関数は、表現において必要とされるビットの数を最小限に抑える、
Ｃ１６に記載の装置。
［Ｃ１８］
前記目的関数は、モデルの複雑性を軽減する、
Ｃ１６に記載の装置。
［Ｃ１９］
前記目的関数は、膜電圧に関連付けられる、
Ｃ１６に記載の装置。
［Ｃ２０］
前記目的関数は、スパイクタイミングに対応する、
Ｃ１６に記載の装置。
［Ｃ２１］
ニューラルダイナミクスを改善するための装置であって、
プロトタイプのニューロンダイナミクスを取得するための手段と、
ニューロンモデルが前記プロトタイプのニューロンダイナミクスとマッチするように、前記ニューロンモデルのパラメータを修正するための手段と
を備える、装置。
［Ｃ２２］
ワイヤレス通信のためのコンピュータプログラム製品であって、
その上に記憶されたプログラムコードを有する非一時的コンピュータ可読媒体を備え、前記プログラムコードは、
プロトタイプのニューロンダイナミクスを取得するためのプログラムコードと、
ニューロンモデルが前記プロトタイプのニューロンダイナミクスとマッチするように、前記ニューロンモデルのパラメータを修正するためのプログラムコードと
を備える、コンピュータプログラム製品。

Claims

ニューラルダイナミクスを改善するための方法であって、
プロトタイプのニューロンダイナミクスを取得することと、
ニューロンモデルが前記プロトタイプのニューロンダイナミクスとマッチするように、前記ニューロンモデルのパラメータを修正することと
を備える、方法。
前記ニューロンダイナミクスは、膜電圧を備える、
請求項１に記載の方法。
前記ニューロンダイナミクスは、スパイクタイミングを備える、
請求項１に記載の方法。
前記パラメータは、前記ニューロンモデルの所望の機能性に基づく、
請求項１に記載の方法。
前記パラメータは、前記ニューロンモデルのパラメータスイープに少なくとも部分的に基づいて修正される、
請求項１に記載の方法。
前記修正することは、目的関数に少なくとも部分的に基づく、
請求項１に記載の方法。
前記目的関数は、表現において必要とされるビットの数を最小限に抑える、
請求項６に記載の方法。
前記目的関数は、モデルの複雑性を軽減する、
請求項６に記載の方法。
前記目的関数は、膜電圧に関連付けられる、
請求項６に記載の方法。
前記目的関数は、スパイクタイミングに対応する、
請求項６に記載の方法。
ニューラルダイナミクスを改善するための装置であって、
メモリユニットと、
前記メモリユニットに結合された少なくとも１つのプロセッサと
を備え、前記少なくとも１つのプロセッサは、
プロトタイプのニューロンダイナミクスを取得することと、
ニューロンモデルが前記プロトタイプのニューロンダイナミクスとマッチするように、前記ニューロンモデルのパラメータを修正することと
を行うように構成される、装置。
前記ニューロンダイナミクスは、膜電圧を備える、
請求項１１に記載の装置。
前記ニューロンダイナミクスは、スパイクタイミングを備える、
請求項１１に記載の装置。
前記パラメータは、前記ニューロンモデルの所望の機能性に基づく、
請求項１１に記載の装置。
前記少なくとも１つのプロセッサは、前記ニューロンモデルのパラメータスイープに少なくとも部分的に基づいて前記パラメータを修正するようにさらに構成される、
請求項１１に記載の装置。
前記少なくとも１つのプロセッサは、目的関数に少なくとも部分的に基づいて前記パラメータを修正するようにさらに構成される、
請求項１１に記載の装置。
前記目的関数は、表現において必要とされるビットの数を最小限に抑える、
請求項１６に記載の装置。
前記目的関数は、モデルの複雑性を軽減する、
請求項１６に記載の装置。
前記目的関数は、膜電圧に関連付けられる、
請求項１６に記載の装置。
前記目的関数は、スパイクタイミングに対応する、
請求項１６に記載の装置。
ニューラルダイナミクスを改善するための装置であって、
プロトタイプのニューロンダイナミクスを取得するための手段と、
ニューロンモデルが前記プロトタイプのニューロンダイナミクスとマッチするように、前記ニューロンモデルのパラメータを修正するための手段と
を備える、装置。
ワイヤレス通信のためのコンピュータプログラム製品であって、
その上に記憶されたプログラムコードを有する非一時的コンピュータ可読媒体を備え、前記プログラムコードは、
プロトタイプのニューロンダイナミクスを取得するためのプログラムコードと、
ニューロンモデルが前記プロトタイプのニューロンダイナミクスとマッチするように、前記ニューロンモデルのパラメータを修正するためのプログラムコードと
を備える、コンピュータプログラム製品。