JP2016524211A - 動的対抗策を実行するセキュアプラットフォーム - Google Patents

動的対抗策を実行するセキュアプラットフォーム Download PDF

Info

Publication number
JP2016524211A
JP2016524211A JP2016510976A JP2016510976A JP2016524211A JP 2016524211 A JP2016524211 A JP 2016524211A JP 2016510976 A JP2016510976 A JP 2016510976A JP 2016510976 A JP2016510976 A JP 2016510976A JP 2016524211 A JP2016524211 A JP 2016524211A
Authority
JP
Japan
Prior art keywords
security
countermeasure
sensor flag
random number
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016510976A
Other languages
English (en)
Other versions
JP6126303B2 (ja
Inventor
ムンディ ルベ フィリップ
ムンディ ルベ フィリップ
Original Assignee
ジェムアルト エスアー
ジェムアルト エスアー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジェムアルト エスアー, ジェムアルト エスアー filed Critical ジェムアルト エスアー
Publication of JP2016524211A publication Critical patent/JP2016524211A/ja
Application granted granted Critical
Publication of JP6126303B2 publication Critical patent/JP6126303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55Detecting local intrusion or implementing counter-measures
    • G06F21/554Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55Detecting local intrusion or implementing counter-measures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55Detecting local intrusion or implementing counter-measures
    • G06F21/56Computer malware detection or handling, e.g. anti-virus arrangements
    • G06F21/566Dynamic detection, i.e. detection performed at run-time, e.g. emulation, suspicious activities
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034Test or assess a computer or a system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Virology (AREA)
  • Alarm Systems (AREA)
  • Storage Device Security (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

本発明は、コードの実行に関連して動的対抗策を実行するセキュアプラットフォーム(SP)に関する。セキュアプラットフォーム(SP)は少なくとも、セキュリティセンサ(SS)と、対抗策コントローラ(CC)と、対抗策手段(CM)とを有する。本発明によると、対抗策コントローラ(CC)は、セキュリティセンサ(SS)の出力に応じて少なくとも二つのセンサフラグ値(SFV)を取り得る少なくとも一つのセキュリティセンサフラグ(SSF)と、対抗策のN通りのセキュリティ設定(SC)を記憶したテーブル(T)と、乱数設定値(RCV)を生成する乱数生成器(RG)と、センサフラグ値(SFV)及び乱数設定値(RCV)を用いて、対抗策手段(CM)によって実行されるテーブル(T)内のセキュリティ設定(SC)を決定する決定関数(DF)とを含む。【選択図】 図1

Description

本発明は、コードの実行に関連して動的対抗策を実行するセキュアプラットフォームに関する。より詳細には、本発明は、少なくとも、セキュリティスレッドを検出可能なセキュリティセンサと、対抗策コントローラと、対抗策手段とを有するプラットフォームに関する。より一般には、本発明は、少なくともセキュリティセンサを有するセキュアプラットフォーム上で実行する必要のある、全てのオペレーティングシステム又はコード又はハードウェア実装に関する。
本発明は、コードの実行に関連して動的対抗策を制御する方法にも関する。
一般的に、コード実行の全体を保護するのには多大な費用を要するため、現在の実装では、セキュリティ設定はデフォルトに固定され、実行するプロセスの機密性に応じて決定される。
それは、暗号演算処理のような機密関係のコードは十分に保護されるが、コード中のその他の部分はより高い脆弱性を有することを意味する。
コード全体を保護する必要がある場合には、対抗策は常時有効にされ、それに伴い性能が低下する。
攻撃が検出された場合に対抗策のレベルを上げることもまた既知である。これは、コードの実行を一時的に停止すること、又はその他の何らかの既知の対抗策であってよい。しかしながら、このような方法は、対抗策の何らかの適合を可能とするものではない。
本発明の目的は、攻撃が検出されていない時に、ソフトウェア又はハードウェアの対抗策によってもたらされる性能の低下を防ぐこと、及び、攻撃が検出された時に、対抗策を最適化することである。
従って、本発明はセキュアプラットフォームに関し、ここにおいて対抗策コントローラは、
セキュリティセンサからの出力に応じて少なくとも二つの値を取る少なくとも一つのセキュリティセンサフラグと、
対抗策のn通りのセキュリティ設定を記憶したテーブルと、
乱数設定値を生成する乱数生成器と、
セキュリティセンサフラグの値及び乱数設定値を用いて、対抗策手段によって実行されるテーブル内のセキュリティ設定を決定する決定関数とを含む。
本発明により、セキュリティリスク又はセキュリティ警報が生じた場合にのみ、適合したセキュリティ保護が有効となる。結果として、本発明によって製品の全体の性能が向上する。本発明は、対抗策がランダムに設定されることで多様化することも可能とし、これにより攻撃者の任務がより困難なものとなる。設定テーブルのサイズは、システム及びセキュリティレベルに適合させることができる。設定テーブルは、それに伴い縮小又は拡大される。
特定の特徴によると、セキュリティセンサフラグがクリアされると、デフォルト設定が実行される。
この特徴により、センサフラグがクリアされた際にはセキュリティを低く保つことが可能となる。また、センサフラグがクリアされた後すぐに低いセキュリティレベルへ戻ることも可能となる。
有利には、セキュリティセンサフラグは半永続的性質を有する。
この特徴は、新たな検出をセンサから入力されることなく所定期間が経過すると、センサフラグがクリアされることを意味する。
これにより、セキュアプラットフォームによって、対抗策の設定を、攻撃のない通常状態への復帰に適合させることが可能となる。有利には、ハードウェアの半永続フラグがセキュリティセンサフラグを構成する。
特定の特徴によると、半永続性は、セキュリティセンサフラグが、セキュリティスレッドを検出しない一定数の連続的な実行の後に減少することを意味する。
ここで、半永続性の期間はイベントの数、即ち、検出のない一定数の連続的な実行である。
本発明は、コードの実行に関連して動的対抗策を制御する方法にも関する。本方法は、
セキュリティセンサを監視するステップと、
セキュリティセンサからの出力に応じて少なくとも一つのセキュリティセンサフラグの値を変更するステップと、
セキュリティセンサフラグの少なくとも一つの指定された値に対して乱数設定値を生成するステップと、
セキュリティセンサフラグの値及び乱数設定値に応じて、n通りのセキュリティ設定を記憶したテーブルから対抗策のセキュリティ設定を決定するステップと、
セキュリティ設定に基づいて対抗策を実行するステップとを含む。
以降の説明及び添付の図面は、特定の例示的な態様について詳細に述べたものであり、実施形態の原理が採用され得る様々な方式のうちの幾つかを示すものである。その他の利点及び新規の特徴は、以降の詳細な説明を図面と併せて検討することで明らかになると考えられる。記載された実施形態は、これらの態様及びその同等物を全て含むよう意図されたものである。
本発明のセキュアプラットフォームを示す概略図。 本発明の決定関数によって規定された決定関数値に基づいた、対抗策の設定の選択を示す概略図。 本発明の方法を示すフロー図。
異なる図面において、同一の要素には同一の参照番号が付されている。明確性のために、本発明の理解に役立つ要素およびステップのみが図面に示されており、また以降の説明において記載される。
図1は、セキュリティセンサSS及び対抗策手段CMを含むセキュリティプラットフォームSPを示す概略図である。このセキュリティプラットフォームSPは、センサフラグ値SFVを出力することで潜在的なセキュリティリスクを示すためにセキュリティセンサSSによってトリガされるセキュリティセンサフラグSSFを有する、対抗策コントローラCCもまた少なくとも含む。このセキュリティセンサフラグSSFは、ハードウェア又はソフトウェアに実装することができる。
対抗策コントローラCCは、所定の数であるN通りのセキュリティ設定SCを記憶したテーブルT及び乱数設定値RCVを生成する乱数生成器RGも含む。この値RCVは、例えば1からNの間の数である。乱数設定値RCVは、センサフラグ値SFVと共に決定関数DF(SFV,RCV)に提供される。
この決定関数DFは、センサフラグ値SFV及び乱数設定値RCVを使用して、テーブルT内のN通りの設定SCの中からランダムにセキュリティ設定SCを選択する。例えば、図1に示されるように、決定関数DFは決定関数値DFVを算出し、この値は設定選択関数CSFへ送信される。そして、設定選択関数CSFはテーブル内の対応するセキュリティ設定SCDFVを選択し、対抗策手段CMに対応する対抗策を実行させる。
図2は、決定関数値DFVに相関して選択され得るセキュリティ設定SCDFVを列挙したテーブルTを示す概略図である。
各セキュリティ設定SCは、有利には設定の組を含む:クロック設定、ハードウェア対抗策設定、ソフトウェア対抗策設定、電圧範囲設定、等。
図3は、本発明の方法を示すフロー図である。第一のステップSSMでは、セキュリティセンサSSを監視する。一般的に、センサの出力がnullである(図3の「0」の場合)限りは、それ以降の動作へ進まずに監視を継続する。
センサの出力がnullでない場合(図3の「X」の場合)は、直ちにセキュリティフラグ値SFVが生成される。その次に、又はそれと同時に、乱数設定値RCVを生成するステップRCVGが行なわれる。
次に、セキュリティ設定決定ステップSCDでは、この生成した値RCV及びセキュリティフラグ値SFVを使用して、選択するセキュリティ設定SCが決定される。この選択は、例えばテーブルT内で行われる。その後、選択されたセキュリティ設定SCは、セキュリティ設定適用ステップSCAにおいて適用される。
その結果、本発明では、セキュリティの問題がセキュリティセンサSSによって検出された場合、より良いセキュリティレベルを有する設定、即ち、デフォルト、例えばSCよりも多くの対抗策を有する設定であるが、コード実行又は所要エネルギの観点ではより低い性能を有する設定であるN通りの設定の中から、セキュアプラットフォームによって使用される設定がランダムに選択される。
セキュリティセンサSSが確認される度に、セキュリティの設定は変更され得る。センサフラグ値の変化に応じてセキュリティ設定が変更される際、設定の変更はセキュリティを向上するか、低下するかの2通りによって行われる。セキュリティの低下は、センサフラグ値SFVが例えばnull値に戻った直後、又は、セキュリティセンサフラグSSFが半永続性の場合は、センサフラグ値がデフォルトの値に戻った直後に観測される。従って、一旦セキュリティセンサフラグSSFがクリアされると、デバイスは性能のために最適化されたデフォルトの設定で再び動作することが可能となる。実際に、デフォルトの設定、例えばSCは、コードの実行において最高の性能を達成するのに必要な設定を使用する。
本発明では、攻撃を受けた場合にのみ保護が有効となるため、より良い性能を達成することができる。機密関係のプロセスだけではなくソフトウェア全体がセキュアシステム設定からの恩恵を受けることができるため、より良いセキュリティも達成される。
上述の詳細な説明では、本発明が実施され得る特定の実施形態を例示的な方法によって示す添付図面が参照される。これらの実施形態は、当業者が本発明を実施できる程度に十分詳細に説明されるが、それ故詳細な説明は限定的な意味合いで解されるものではない。本発明の範囲は、適切に解釈された添付の特許請求の範囲、及び特許請求の範囲に該当する全ての同等物によってのみ規定される。このことは、具体的には、設定がセキュリティ対抗策設定により典型的に規定された場合、テーブルの使用がコンピュータの分野においてリストを記憶するための同等物を有することから理解されるであろう。

Claims (5)

  1. コードの実行に関連して動的対抗策を実行するセキュアプラットフォーム(SP)であって、前記セキュアプラットフォーム(SP)は少なくとも、セキュリティスレッドを検出可能なセキュリティセンサ(SS)と、対抗策コントローラ(CC)と、対抗策手段(CM)とを有し、前記対抗策コントローラ(CC)は、
    前記セキュリティセンサ(SS)の出力に応じて少なくとも二つのセンサフラグ値(SFV)を取り得る少なくとも一つのセキュリティセンサフラグ(SSF)と、
    前記対抗策のN通りのセキュリティ設定(SC)を記憶したテーブル(T)と、
    乱数設定値(RCV)を生成する乱数生成器(RG)と、
    前記センサフラグ値(SFV)及び前記乱数設定値(RCV)を用いて、前記対抗策手段(CM)によって実行される前記テーブル(T)内のセキュリティ設定(SC)を決定する決定関数(DF)とを含む、セキュアプラットフォーム。
  2. 前記セキュリティセンサフラグ(SSF)がクリアされると、デフォルト設定が実行される、請求項1に記載のセキュアプラットフォーム(SP)。
  3. 前記セキュリティセンサフラグ(SSF)は半永続的性質を有する、請求項1又は2に記載のセキュアプラットフォーム。
  4. 前記半永続的性質は、前記セキュリティセンサフラグが、セキュリティスレッドを検出しない一定数の連続的な実行の後に減少することを意味する、請求項3に記載のセキュアプラットフォーム。
  5. コードの実行に関連して動的対抗策を制御する方法であって、前記方法は、
    セキュリティセンサ(SS)を監視するステップ(SSM)と、
    前記セキュリティセンサ(SS)からの出力に応じてセンサフラグ値(SFV)を変更するステップ(SFVM)と、
    乱数設定値(RCV)を生成するステップ(RCVG)と、
    前記センサフラグ値(SFV)及び前記乱数設定値(RCV)に応じて、N通りのセキュリティ設定(SC)を記憶したテーブル(T)から前記対抗策のセキュリティ設定(SC)を決定するステップ(SCD)と、
    前記セキュリティ設定(SC)に基づいて前記対抗策を実行するステップ(SCA)と、を含む方法。
JP2016510976A 2013-05-23 2014-04-02 動的対抗策を実行するセキュアプラットフォーム Active JP6126303B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13305666.3A EP2806371A1 (en) 2013-05-23 2013-05-23 Secure platform implementing dynamic countermeasures
EP13305666.3 2013-05-23
PCT/EP2014/056608 WO2014187604A1 (en) 2013-05-23 2014-04-02 Secure platform implementing dynamic countermeasures

Publications (2)

Publication Number Publication Date
JP2016524211A true JP2016524211A (ja) 2016-08-12
JP6126303B2 JP6126303B2 (ja) 2017-05-10

Family

ID=49080822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016510976A Active JP6126303B2 (ja) 2013-05-23 2014-04-02 動的対抗策を実行するセキュアプラットフォーム

Country Status (5)

Country Link
US (1) US10061920B2 (ja)
EP (2) EP2806371A1 (ja)
JP (1) JP6126303B2 (ja)
KR (1) KR101739924B1 (ja)
WO (1) WO2014187604A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3226168A1 (en) * 2016-03-31 2017-10-04 Nxp B.V. Electronic device and protection method
US10367637B2 (en) 2016-07-22 2019-07-30 Qualcomm Incorporated Modular exponentiation with transparent side channel attack countermeasures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002544741A (ja) * 1999-05-17 2002-12-24 インヴィクタ ネットワークス インコーポレーテッド 通信方法及び通信網侵入防御方法並びに通信網侵入試み検知システム
JP2003085139A (ja) * 2001-09-10 2003-03-20 Mitsubishi Electric Corp 侵入検知管理システム
US20040003286A1 (en) * 2002-07-01 2004-01-01 Microsoft Corporation Distributed threat management
JP2005293509A (ja) * 2004-04-05 2005-10-20 Nippon Telegr & Teleph Corp <Ntt> 不正通信の自動設定侵入検知装置、方法および記録媒体
JP2006178762A (ja) * 2004-12-22 2006-07-06 Nec Soft Ltd Pc検疫システム及びpc検疫方法
JP2010033596A (ja) * 2009-11-02 2010-02-12 Fujitsu Ltd 不正アクセス対処システム、及び不正アクセス対処処理プログラム
JP2011107930A (ja) * 2009-11-17 2011-06-02 Sony Corp 半導体集積回路、情報処理装置、およびデータ処理方法、並びにプログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7437766B2 (en) * 2002-10-03 2008-10-14 Sandia National Laboratories Method and apparatus providing deception and/or altered operation in an information system operating system
JP5406195B2 (ja) * 2007-10-10 2014-02-05 テレフオンアクチーボラゲット エル エム エリクソン(パブル) セキュリティ解析に基づいて技術システムの再構成を行なうための装置、並びに対応する技術的意思決定支援システム及びコンピュータプログラム製品
EP2343663A1 (fr) * 2009-12-17 2011-07-13 Gemalto SA Procédé de protection polymorphe d'un code exécutable

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002544741A (ja) * 1999-05-17 2002-12-24 インヴィクタ ネットワークス インコーポレーテッド 通信方法及び通信網侵入防御方法並びに通信網侵入試み検知システム
JP2003085139A (ja) * 2001-09-10 2003-03-20 Mitsubishi Electric Corp 侵入検知管理システム
US20040003286A1 (en) * 2002-07-01 2004-01-01 Microsoft Corporation Distributed threat management
JP2005293509A (ja) * 2004-04-05 2005-10-20 Nippon Telegr & Teleph Corp <Ntt> 不正通信の自動設定侵入検知装置、方法および記録媒体
JP2006178762A (ja) * 2004-12-22 2006-07-06 Nec Soft Ltd Pc検疫システム及びpc検疫方法
JP2010033596A (ja) * 2009-11-02 2010-02-12 Fujitsu Ltd 不正アクセス対処システム、及び不正アクセス対処処理プログラム
JP2011107930A (ja) * 2009-11-17 2011-06-02 Sony Corp 半導体集積回路、情報処理装置、およびデータ処理方法、並びにプログラム

Also Published As

Publication number Publication date
EP3000072B1 (en) 2019-02-20
US10061920B2 (en) 2018-08-28
US20160070909A1 (en) 2016-03-10
EP3000072A1 (en) 2016-03-30
KR101739924B1 (ko) 2017-06-15
JP6126303B2 (ja) 2017-05-10
WO2014187604A1 (en) 2014-11-27
EP2806371A1 (en) 2014-11-26
KR20150144794A (ko) 2015-12-28

Similar Documents

Publication Publication Date Title
US8561198B2 (en) Detection of malicious system calls
EP2774072B1 (en) System and method for transitioning to a whitelist mode during a malware attack in a network environment
US10726122B2 (en) Automatic reset filter deactivation during critical security processes
US10867049B2 (en) Dynamic security module terminal device and method of operating same
US9600665B2 (en) Monitoring device and monitoring method
US10997306B2 (en) Data protection and threat detection
EP2854362B1 (en) Software network behavior analysis and identification system
Dunlap et al. Using timing-based side channels for anomaly detection in industrial control systems
US20200104503A1 (en) Information processing apparatus, information processing method, and computer readable medium
JP6126303B2 (ja) 動的対抗策を実行するセキュアプラットフォーム
CN114528602A (zh) 基于攻击检测行为的安全芯片运行方法及装置
EP3811258B1 (en) Method for preventing ransomware attacks on computing systems
JP2018142197A (ja) 情報処理装置、方法およびプログラム
JP6067195B2 (ja) 情報処理装置及び情報処理方法及びプログラム
EP3819799B1 (en) Method of threat detection
WO2020161780A1 (ja) 行動計画推定装置、行動計画推定方法、及びコンピュータ読み取り可能な記録媒体
KR102036847B1 (ko) 런타임 특징 프로파일링 방법
US10019384B2 (en) Memory tamper detection
TWI830443B (zh) 針對攻擊進行處置的安全處理裝置、方法與電子設備
US20170149556A1 (en) Operating method for an electronic device and electronic device
KR101368949B1 (ko) 공격코드 실행 사전 차단 방법 및 공격코드 실행 사전 차단 장치
US10257269B2 (en) Selectively disabling operation of hardware components based on network changes
KR101173761B1 (ko) 프로그램의 외부 공격에 대한 공격 방어 및 탐지를 위한 장치 및 방법
CN112256527B (zh) 一种保护设备运行时安全的方法、装置及存储介质
Uemura et al. Optimal Security Patch Management Policies Maximizing System Availability.

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170406

R150 Certificate of patent or registration of utility model

Ref document number: 6126303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250