JP2016213462A - Manufacturing method of substrate with coating and substrate with corresponding coating - Google Patents

Manufacturing method of substrate with coating and substrate with corresponding coating Download PDF

Info

Publication number
JP2016213462A
JP2016213462A JP2016093159A JP2016093159A JP2016213462A JP 2016213462 A JP2016213462 A JP 2016213462A JP 2016093159 A JP2016093159 A JP 2016093159A JP 2016093159 A JP2016093159 A JP 2016093159A JP 2016213462 A JP2016213462 A JP 2016213462A
Authority
JP
Japan
Prior art keywords
substrate
silicon layer
manufacturing
layer
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016093159A
Other languages
Japanese (ja)
Other versions
JP6785573B2 (en
Inventor
カッペ フィリプ
Kappe Philip
カッペ フィリプ
パタク クリスティアン
Patak Christian
パタク クリスティアン
アメトウォブラ マウリ
Ametowobla Mawuli
アメトウォブラ マウリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2016213462A publication Critical patent/JP2016213462A/en
Application granted granted Critical
Publication of JP6785573B2 publication Critical patent/JP6785573B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a substrate with a coating.SOLUTION: A method for manufacturing a substrate with a coating comprises the steps of: forming an amorphous silicon layer on a surface 10a of a substrate 10 by plasma chemical vapor deposition; causing the crystallization of the amorphous silicon layer into a polycrystalline silicon layer 12 including a plurality of pieces of monocrystalline 13; and forming an indium antimonide layer 14 on the polycrystalline silicon layer 12. The step of causing the crystallization of the amorphous silicon layer is performed by laser annealing so that the temperature of a rear surface 10b on the side opposite to the surface 10a of the substrate 10 never rises over 200°C.SELECTED DRAWING: Figure 6

Description

本発明は、コーティングを有する基板の製造方法、及び、対応するコーティングを有する基板に関する。   The present invention relates to a method for manufacturing a substrate having a coating and a substrate having a corresponding coating.

多くの能動ＭＥＭＳデバイスにおいて、高い電荷担体移動度が有利である。特に、応答の迅速なスイッチングエレメント又は磁界センサ（ホールセンサ）では、高い電荷担体移動度が必要である。この場合、アンチモン化インジウムＩｎＳｂは、約７８０００ｃｍ２／（Ｖ・ｓ）の極めて高い電荷担体移動度を有するので、特に適する。 In many active MEMS devices, high charge carrier mobility is advantageous. In particular, a switching element or a magnetic field sensor (Hall sensor) having a quick response requires high charge carrier mobility. In this case, indium antimonide InSb is particularly suitable because it has a very high charge carrier mobility of about 78000 cm 2 / (V · s).

米国特許第５６６８３９５号明細書から、アンチモン化インジウム層を基板上に形成するための製造方法が公知である。   From U.S. Pat. No. 5,668,395 a manufacturing method for forming an indium antimonide layer on a substrate is known.

典型的には、アンチモン化インジウム層の形成に必要とされる温度は、２００℃をはるかに上回り、例えば５００℃である。このため、アンチモン化インジウム層は、例えば特定用途向け集積回路ＡＳＩＣにおける温度に敏感なデバイス上には、全く形成できないか、又は、温度に敏感な構造体を設ける前にしか形成できない。   Typically, the temperature required to form the indium antimonide layer is much above 200 ° C, for example 500 ° C. Thus, an indium antimonide layer can not be formed at all on a temperature sensitive device, for example in an application specific integrated circuit ASIC, or can only be formed before providing a temperature sensitive structure.

米国特許第５６６８３９５号明細書US Pat. No. 5,668,395

本発明は、請求項１に記載の特徴を有するコーティングを有する基板の製造方法と、請求項７に記載の特徴を有するコーティングを有する基板とを開示する。   The present invention discloses a method of manufacturing a substrate having a coating having the features of claim 1 and a substrate having a coating having the features of claim 7.

相応に、コーティングを有する基板の製造方法として、基板の表面上にアモルファスシリコン層を形成するステップと、アモルファスシリコン層を多結晶シリコン層へ結晶化するステップと、多結晶シリコン層上にアンチモン化インジウム層を形成するステップとを含む方法が提案される。   Correspondingly, as a method of manufacturing a substrate having a coating, an amorphous silicon layer is formed on the surface of the substrate, an amorphous silicon layer is crystallized into a polycrystalline silicon layer, and indium antimonide is formed on the polycrystalline silicon layer. Forming a layer is proposed.

さらに、コーティングを有する基板として、基板の表面上に形成された多結晶シリコン層と、多結晶シリコン層上に形成されたアンチモン化インジウム層とを備えている基板が提案される。   In addition, a substrate having a polycrystalline silicon layer formed on the surface of the substrate and an indium antimonide layer formed on the polycrystalline silicon layer is proposed as a substrate having a coating.

好ましい実施形態は、各従属請求項の対象となっている。   Preferred embodiments are subject to the respective dependent claims.

発明の利点
本発明により、基板上にアンチモン化インジウム層を製造する低コストの方法が実現される。当該方法では、温度は、少なくとも基板表面の反対側の基板裏面において、例外なく、低い領域、好ましくは２００℃を下回る領域に保持される。これにより、温度に敏感なデバイス、例えばＡＳＩＣにも、アンチモン化インジウム層を形成することができる。特に、充分に大きな電荷担体移動度を有するＩｎＳｂ層を製造することができる。 Advantages of the Invention The present invention provides a low cost method for producing an indium antimonide layer on a substrate. In this method, the temperature is maintained in a low region, preferably below 200 ° C., without exception, at least on the back surface of the substrate opposite to the substrate surface. Thereby, an indium antimonide layer can be formed also in a temperature sensitive device such as an ASIC. In particular, an InSb layer having a sufficiently large charge carrier mobility can be produced.

本発明に係る製造方法の別の態様によれば、アモルファスシリコン層を形成するステップが、プラズマ利用型の化学気相成長（以下、プラズマ化学気相成長とする。）ＰＥＣＶＤによって行われる。これにより、特に、基板が強く加熱されることがなくなる。好ましくは、この場合、基板裏面は、２００℃を超える温度には加熱されない。従って、本発明に係る方法の当該ステップは、温度に敏感なデバイスと組み合わせた適用乃至利用にも適する。   According to another aspect of the manufacturing method of the present invention, the step of forming the amorphous silicon layer is performed by plasma-enhanced chemical vapor deposition (hereinafter referred to as plasma chemical vapor deposition) PECVD. Thereby, in particular, the substrate is not strongly heated. Preferably, in this case, the back surface of the substrate is not heated to a temperature exceeding 200 ° C. Therefore, this step of the method according to the invention is also suitable for application or use in combination with a temperature sensitive device.

本発明に係る製造方法の別の態様によれば、アモルファスシリコン層を結晶化するステップが、基板表面とは反対側の基板裏面の温度が２００℃を超えて上昇しないように、レーザアニーリングによって行われる。これにより、アモルファスシリコン層の結晶化ステップにおいても基板は強くは加熱されず、従って、このステップも温度に敏感なデバイスでの適用に適する。   According to another aspect of the manufacturing method of the present invention, the step of crystallizing the amorphous silicon layer is performed by laser annealing so that the temperature of the back surface of the substrate opposite to the substrate surface does not rise above 200 ° C. Is called. This prevents the substrate from being heated strongly even during the crystallization step of the amorphous silicon layer, and thus this step is also suitable for application in temperature sensitive devices.

本発明に係る製造方法の別の態様によれば、レーザアニーリングの前に、アモルファスシリコン層の上方にマスクが形成される。この場合、レーザアニーリングによって結晶化された被覆なしの領域が、マスクで覆われた隣接領域の結晶化の核として用いられる。   According to another aspect of the manufacturing method of the present invention, a mask is formed above the amorphous silicon layer before laser annealing. In this case, the uncoated region crystallized by laser annealing is used as the crystallization nucleus of the adjacent region covered with the mask.

本発明に係る製造方法の別の態様によれば、マスクは、条片パターンを形成している。   According to another aspect of the manufacturing method according to the present invention, the mask forms a strip pattern.

本発明に係る製造方法の別の態様によれば、アンチモン化インジウム層を形成するステップがスパッタリング及び／又は気相成長によって行われる。当該ステップも、特に、基板裏面が２００℃を超える温度まで加熱されないように実行可能である。   According to another aspect of the manufacturing method of the present invention, the step of forming the indium antimonide layer is performed by sputtering and / or vapor deposition. This step is also particularly feasible so that the backside of the substrate is not heated to a temperature above 200 ° C.

本発明に係る、コーティングを有する基板の別の態様によれば、多結晶シリコン層の結晶粒組織は、アンチモン化インジウム層の結晶粒組織に連続している。このため、多結晶シリコン層の結晶粒組織即ち各単結晶の幅を、例えばレーザアニーリングの際のレーザの光強度の適合化によってアライメントすることにより、アンチモン化インジウム層の結晶粒組織を調整することができる。   According to another aspect of the substrate having a coating according to the present invention, the grain structure of the polycrystalline silicon layer is continuous with the grain structure of the indium antimonide layer. Therefore, the grain structure of the indium antimonide layer is adjusted by aligning the crystal grain structure of the polycrystalline silicon layer, that is, the width of each single crystal, for example, by adapting the laser light intensity during laser annealing. Can do.

コーティングを有する基板の製造方法を説明するためのフローチャートである。It is a flowchart for demonstrating the manufacturing method of the board | substrate which has coating. 本発明に係る製造方法の中間ステップでのコーティングを有する基板を示す概略的な側面図である。FIG. 2 is a schematic side view showing a substrate having a coating in an intermediate step of the manufacturing method according to the present invention. 本発明に係る製造方法の中間ステップでのコーティングを有する基板を示す概略的な側面図である。FIG. 2 is a schematic side view showing a substrate having a coating in an intermediate step of the manufacturing method according to the present invention. 本発明に係る製造方法の中間ステップでのコーティングを有する基板を示す概略的な上面図である。FIG. 4 is a schematic top view showing a substrate having a coating in an intermediate step of the manufacturing method according to the present invention. 本発明に係る製造方法の中間ステップでのコーティングを有する基板を示す概略的な側面図である。FIG. 2 is a schematic side view showing a substrate having a coating in an intermediate step of the manufacturing method according to the present invention. 本発明の一実施形態に係る、コーティングを有する基板を示す概略的な側面図である。1 is a schematic side view illustrating a substrate having a coating according to an embodiment of the present invention. FIG.

図中、同じ要素及び装置、又は、同様の機能を有する要素及び装置には、特段のことわりがない限り、同じ参照番号を付してある。方法ステップの参照番号は、理解し易くするために付したものであって、特段のことわりがない限り、定められた時間順序を特に意味するものではない。特に、複数の方法ステップを同時に実行することができる。   In the drawings, the same elements and devices or elements and devices having similar functions are denoted by the same reference numerals unless otherwise specified. Method step reference numbers are provided for ease of understanding and do not imply a defined order of time unless otherwise noted. In particular, a plurality of method steps can be performed simultaneously.

図１には、コーティングを有する基板の製造方法を説明するフローチャートが示されている。第１のステップＳ１では、図２に示されているように、基板１０の表面１０ａにアモルファスシリコン層１１が形成される。ここでは、基板は、特に半導体基板、例えばシリコン基板を含み得る。基板１０は、さらに裏面１０ｂを有する。   FIG. 1 shows a flowchart illustrating a method for manufacturing a substrate having a coating. In the first step S1, an amorphous silicon layer 11 is formed on the surface 10a of the substrate 10 as shown in FIG. Here, the substrate may in particular comprise a semiconductor substrate, for example a silicon substrate. The substrate 10 further has a back surface 10b.

アモルファスシリコン層１１の形成は、ここでは例えばプラズマ化学気相成長（plasma enhanced chemical vapour deposition, ＰＥＣＶＤ）によって行うことができる。これにより、アモルファスシリコン層１１を形成する際のウェーハ温度は低く保持され、例えば３００℃を下回り、好ましくは２００℃を下回る。   Here, the amorphous silicon layer 11 can be formed by, for example, plasma enhanced chemical vapor deposition (PECVD). Thereby, the wafer temperature at the time of forming the amorphous silicon layer 11 is kept low, for example, lower than 300 ° C., preferably lower than 200 ° C.

第２のステップＳ２では、アモルファスシリコン層１１が結晶化される。これにより、アモルファスシリコン層１１は、図３に示されているように、多結晶シリコン層１２へ変換される。多結晶シリコン層１２は、複数の単結晶１３から形成されている。この場合、各単結晶１３の平均幅ｄは、例えば０．１μｍから１００μｍの領域、好ましくは１μｍから１０μｍの領域にあり、多結晶シリコン層１２の結晶粒組織を形成している。   In the second step S2, the amorphous silicon layer 11 is crystallized. As a result, the amorphous silicon layer 11 is converted into a polycrystalline silicon layer 12 as shown in FIG. The polycrystalline silicon layer 12 is formed from a plurality of single crystals 13. In this case, the average width d of each single crystal 13 is, for example, in the region of 0.1 μm to 100 μm, preferably in the region of 1 μm to 10 μm, and forms the crystal grain structure of the polycrystalline silicon layer 12.

多結晶シリコンは、特に、連続粒界結晶シリコンＣＧＳを含み得る。   Polycrystalline silicon may in particular comprise continuous grain boundary crystalline silicon CGS.

一実施形態によれば、当該結晶化は、レーザアニーリングによって行うことができる。特に、当該結晶化は、“Sequential Lateral Solidification”プロセス（ＳＬＳプロセス）によって実行可能である。このために、図４に示されているように、マスク３０がアモルファスシリコン層１１上に配置される。この場合、マスクは、アモルファスシリコン層１１に対して間隔をおいて配置される。ここで、図４には、アモルファスシリコン層１１を上部に形成した基板１０を上から見た図が示されている。   According to one embodiment, the crystallization can be performed by laser annealing. In particular, the crystallization can be performed by a “Sequential Lateral Solidification” process (SLS process). For this purpose, a mask 30 is arranged on the amorphous silicon layer 11 as shown in FIG. In this case, the mask is disposed at a distance from the amorphous silicon layer 11. Here, FIG. 4 shows a top view of the substrate 10 on which the amorphous silicon layer 11 is formed.

マスク３０は、不透光性の複数の条片３０ａから形成されている。各条片は、この場合、例えば数マイクロメートルの領域の幅ｄ１を有する。マスク３０の条片３０ａの相互間隔ｄ２は、各条片そのものの幅ｄ１と等しいが、本発明は、この形態に限定されない。   The mask 30 is formed from a plurality of opaque pieces 30a. Each strip in this case has a width d1 in the region of, for example, several micrometers. The mutual distance d2 between the strips 30a of the mask 30 is equal to the width d1 of each strip itself, but the present invention is not limited to this form.

マスク３０が条片パターンを有することは必須ではなく、他の形状を有してもよい。   It is not essential for the mask 30 to have a strip pattern, and it may have other shapes.

図５には、アモルファスシリコン層１１と（この図では見えていない）マスク３０とを備えた基板１０の、図４に示されているＩ−Ｉ線に沿った断面図が示されている。   FIG. 5 shows a cross-sectional view of the substrate 10 with the amorphous silicon layer 11 and the mask 30 (not visible in this figure) along the line II shown in FIG.

アモルファスシリコン層１１の上方にマスク３０を導入した後、アモルファスシリコン層１１及びその前方に存在するマスク３０に、レーザ２０によってレーザビーム２１が照射される。このために、好ましくは、レーザ２０として、マスク３０を含むアモルファスシリコン層１１を数ナノ秒間隔で照射するエキシマレーザが使用される。レーザ２０から放出される光ビーム２１は、この場合、例えば１００μｍから３００μｍの領域の幅Ｄを有する。   After introducing the mask 30 above the amorphous silicon layer 11, the laser beam 21 is irradiated by the laser 20 onto the amorphous silicon layer 11 and the mask 30 existing in front of the amorphous silicon layer 11. For this purpose, an excimer laser that irradiates the amorphous silicon layer 11 including the mask 30 at intervals of several nanoseconds is preferably used as the laser 20. In this case, the light beam 21 emitted from the laser 20 has a width D of a region of, for example, 100 μm to 300 μm.

但し、本発明は、この形態に限定されず、特に、レーザ２０は、可視スペクトルの固体レーザであってもよい。   However, the present invention is not limited to this form, and in particular, the laser 20 may be a visible spectrum solid-state laser.

アモルファスシリコン層１１のうちレーザ２０の照射を受けた部分は、多結晶シリコン層１２に変換される。この場合、レーザは、図４のＩ−Ｉ線に対して平行なＸ軸線に沿ってガイドされる。但し、本発明は、この形態に限定されない。特に、レーザは、マスク３０の各条片３０ａに対して垂直な軸線、即ち、図４のＩ−Ｉ線に対して垂直な軸線に沿って、又は、任意の曲線に沿って、ガイド可能である。   A portion of the amorphous silicon layer 11 that has been irradiated with the laser 20 is converted into a polycrystalline silicon layer 12. In this case, the laser is guided along an X axis parallel to the line II in FIG. However, the present invention is not limited to this form. In particular, the laser can be guided along an axis perpendicular to each strip 30a of the mask 30, ie, an axis perpendicular to the line II in FIG. 4, or along any curve. is there.

レーザは、連続して又は部分ごとに移動可能である。特に、レーザ２０の移動は、アモルファスシリコン層１１の各領域に正確に１回ずつレーザビーム２１が入射するように設定可能である。この場合、レーザ２０の移動は、レーザ２０の周波数に基づいて設定される。   The laser can be moved continuously or part by part. In particular, the movement of the laser 20 can be set so that the laser beam 21 enters each region of the amorphous silicon layer 11 exactly once. In this case, the movement of the laser 20 is set based on the frequency of the laser 20.

レーザ２０での照射により、アモルファスシリコン層１１のうちマスク３０によって覆われていない部分が多結晶シリコン層１２に変換される。多結晶シリコン層１２は、アモルファスシリコン層１１のうちマスク３０によって覆われた部分の結晶化の核として用いられ、これにより、当該部分が多結晶シリコン層１２に変換されて、図３に示されている構造が生じる。このようにして、アモルファスシリコン層１１の全体が多結晶シリコン層１２に変換される。   By irradiation with the laser 20, a portion of the amorphous silicon layer 11 that is not covered by the mask 30 is converted into the polycrystalline silicon layer 12. The polycrystalline silicon layer 12 is used as a nucleus for crystallization of the portion of the amorphous silicon layer 11 covered by the mask 30, and this portion is converted into the polycrystalline silicon layer 12 and is shown in FIG. The resulting structure. In this way, the entire amorphous silicon layer 11 is converted into the polycrystalline silicon layer 12.

シリコン層１１に、２回以上、光ビーム２１が入射してもよい。特に、シリコン層１１が光ビーム２１に露光される回数によって、多結晶シリコン層１２の粒径を変化させることができる。   The light beam 21 may be incident on the silicon layer 11 twice or more. In particular, the grain size of the polycrystalline silicon layer 12 can be changed depending on the number of times the silicon layer 11 is exposed to the light beam 21.

好ましくは、アモルファスシリコン層１１をレーザ２０で照射する際の光強度及び周波数を調整することにより、基板裏面１０ｂの温度を、所定の設定値、例えば３００℃、好ましくは２００℃より低く保持することができる。   Preferably, the temperature of the substrate back surface 10b is maintained at a predetermined set value, for example, 300 ° C., preferably lower than 200 ° C., by adjusting the light intensity and frequency when the amorphous silicon layer 11 is irradiated with the laser 20. Can do.

但し、本発明は、この形態に限定されない。特に、アモルファスシリコン層１１の結晶化は、他の露光技術を用いて、例えばスキャナを使用して、行うこともできる。   However, the present invention is not limited to this form. In particular, the crystallization of the amorphous silicon layer 11 can be performed using another exposure technique, for example, using a scanner.

さらなるステップＳ３では、多結晶シリコン層１２上にアンチモン化インジウム層（ＩｎＳｂ層）１４が形成され、これにより、図６に示されているコーティングを有する基板１６が得られる。例えば、アンチモン化インジウム層１４の形成は、気相成長によって行われる。特に、アンチモン化インジウム層１４は、プラズマ化学気相成長ＰＥＣＶＤによって行われる。但し、アンチモン化インジウム層１４の形成は、スパッタリングによって行うこともできる。   In a further step S3, an indium antimonide layer (InSb layer) 14 is formed on the polycrystalline silicon layer 12, thereby obtaining a substrate 16 having the coating shown in FIG. For example, the indium antimonide layer 14 is formed by vapor deposition. In particular, the indium antimonide layer 14 is performed by plasma enhanced chemical vapor deposition PECVD. However, the indium antimonide layer 14 can also be formed by sputtering.

多結晶シリコン層１２の各単結晶１３は、アンチモン化インジウム層１４の結晶化の核として用いられる。よって、アンチモン化インジウム層１４の各単結晶１５は、多結晶シリコン層１２の各単結晶１３に対応する。特に、アンチモン化インジウム層１４の単結晶１５の幅ｄ３は、多結晶シリコン層１２の対応する単結晶１３の幅ｄと同等である。   Each single crystal 13 of the polycrystalline silicon layer 12 is used as a nucleus for crystallization of the indium antimonide layer 14. Therefore, each single crystal 15 of the indium antimonide layer 14 corresponds to each single crystal 13 of the polycrystalline silicon layer 12. In particular, the width d 3 of the single crystal 15 of the indium antimonide layer 14 is equal to the width d of the corresponding single crystal 13 of the polycrystalline silicon layer 12.

好ましくは、アンチモン化インジウム層１４は、基板裏面１０ｂの温度が、所定の設定値、例えば３００℃、好ましくは２００℃より低く保持されるように形成される。   Preferably, the indium antimonide layer 14 is formed so that the temperature of the back surface 10b of the substrate is kept lower than a predetermined set value, for example, 300 ° C., preferably 200 ° C.

また、本発明は、図６に示されているコーティングを有する基板１６にも関する。コーティングを有する基板１６は、基板１０、好ましくは半導体基板、例えばシリコン基板から形成されている。基板１０の表面１０ａには、複数の単結晶１３を含む多結晶シリコン層１２が形成されている。多結晶シリコン層１２上にはさらに、複数の単結晶１５を含むアンチモン化インジウム層１４が形成されている。   The present invention also relates to a substrate 16 having the coating shown in FIG. The substrate 16 with the coating is formed from a substrate 10, preferably a semiconductor substrate, for example a silicon substrate. A polycrystalline silicon layer 12 including a plurality of single crystals 13 is formed on the surface 10 a of the substrate 10. An indium antimonide layer 14 including a plurality of single crystals 15 is further formed on the polycrystalline silicon layer 12.

一実施形態によれば、多結晶シリコン層１２の結晶粒組織は、アンチモン化インジウム層１４の結晶粒組織に連続している。これは、アンチモン化インジウム層１４の各単結晶１５、即ち、特にその幅が、多結晶シリコン層１２の各単結晶１４に対応することを意味する。   According to one embodiment, the crystal grain structure of the polycrystalline silicon layer 12 is continuous with the crystal grain structure of the indium antimonide layer 14. This means that each single crystal 15 of the indium antimonide layer 14, that is, particularly its width, corresponds to each single crystal 14 of the polycrystalline silicon layer 12.

本発明に係る装置は、例えば、ＬＣＤスクリーンでの使用に適する。   The device according to the invention is suitable for use, for example, on an LCD screen.

さらに、上記製造方法及び上記装置は、磁気センサ（磁界センサエレメント）、特にホールセンサでの使用にも適する。この場合、アンチモン化インジウム層１４は、全体として又は部分的に、磁気センサとしての動作及び磁気センサの駆動の双方、及び／又は、磁気センサパラメータの処理のいずれにも使用可能である。また、こうした層又はこうした構造を方位磁石に利用することもできる。   Furthermore, the manufacturing method and the apparatus are also suitable for use in a magnetic sensor (magnetic field sensor element), particularly a hall sensor. In this case, the indium antimonide layer 14 can be used in whole or in part for both operation as a magnetic sensor and driving of the magnetic sensor and / or processing of magnetic sensor parameters. Moreover, such a layer or such a structure can also be utilized for a compass.

さらに、当該装置は、ホールセンサでの使用に適する。   Furthermore, the device is suitable for use with Hall sensors.

一実施形態によれば、多結晶シリコン層１２の結晶粒組織は、アンチモン化インジウム層１４の結晶粒組織に連続している。これは、アンチモン化インジウム層１４の各単結晶１５、即ち、特にその幅が、多結晶シリコン層１２の各単結晶１３に対応することを意味する。 According to one embodiment, the crystal grain structure of the polycrystalline silicon layer 12 is continuous with the crystal grain structure of the indium antimonide layer 14. This means that each single crystal 15 of the indium antimonide layer 14, that is, particularly its width, corresponds to each single crystal 13 of the polycrystalline silicon layer 12.

Claims (9)

コーティングを有する基板（１６）の製造方法であって、
基板（１０）の表面（１０ａ）上にアモルファスシリコン層（１１）を形成するステップ（Ｓ１）と、
前記アモルファスシリコン層（１１）を多結晶シリコン層（１２）へ結晶化するステップ（Ｓ２）と、
前記多結晶シリコン層（１２）上にアンチモン化インジウム層（１４）を形成するステップ（Ｓ３）と、
を含むことを特徴とする製造方法。 A method for producing a substrate (16) having a coating comprising:
Forming an amorphous silicon layer (11) on the surface (10a) of the substrate (10) (S1);
Crystallizing the amorphous silicon layer (11) into a polycrystalline silicon layer (12) (S2);
Forming an indium antimonide layer (14) on the polycrystalline silicon layer (12) (S3);
The manufacturing method characterized by including. 前記アモルファスシリコン層（１１）を形成する前記ステップ（Ｓ１）を、プラズマ化学気相成長によって行う、
請求項１に記載の製造方法。 The step (S1) of forming the amorphous silicon layer (11) is performed by plasma enhanced chemical vapor deposition.
The manufacturing method according to claim 1. 前記アモルファスシリコン層（１１）を結晶化する前記ステップ（Ｓ２）を、前記基板（１１）の前記表面（１１ａ）とは反対側の前記基板（１１）の裏面（１１ｂ）の温度が２００℃を超えて上昇しないように、レーザアニーリングによって行う、
請求項１又は２に記載の製造方法。 In the step (S2) of crystallizing the amorphous silicon layer (11), the temperature of the back surface (11b) of the substrate (11) opposite to the front surface (11a) of the substrate (11) is 200 ° C. Do not rise above the laser annealing.
The manufacturing method of Claim 1 or 2. 前記レーザアニーリングの前に、前記アモルファスシリコン層（１１）の上方にマスク（３０）を設ける、
請求項３に記載の製造方法。 Before the laser annealing, a mask (30) is provided above the amorphous silicon layer (11).
The manufacturing method according to claim 3. 前記マスク（３０）は、条片パターンを形成している、
請求項４に記載の製造方法。 The mask (30) forms a strip pattern,
The manufacturing method according to claim 4. 前記アンチモン化インジウム（１４）を形成するステップ（Ｓ３）を、スパッタリング及び／又は気相成長によって行う、
請求項１乃至５のいずれか一項に記載の製造方法。 The step (S3) of forming the indium antimonide (14) is performed by sputtering and / or vapor deposition.
The manufacturing method as described in any one of Claims 1 thru | or 5. コーティングを有する基板（１６）であって、
基板（１０）の表面上に形成された多結晶シリコン層（１２）と、
前記多結晶シリコン層（１２）上に形成されたアンチモン化インジウム層（１４）と、
を備えていることを特徴とするコーティングを有する基板（１６）。 A substrate (16) having a coating comprising:
A polycrystalline silicon layer (12) formed on the surface of the substrate (10);
An indium antimonide layer (14) formed on the polycrystalline silicon layer (12);
A substrate (16) having a coating characterized by comprising: 前記多結晶シリコン層（１２）の結晶粒組織は、前記アンチモン化インジウム層（１４）の結晶粒組織に連続している、
請求項７に記載のコーティングを有する基板（１６）。 The crystal grain structure of the polycrystalline silicon layer (12) is continuous with the crystal grain structure of the indium antimonide layer (14).
A substrate (16) having a coating according to claim 7. 請求項７又は８に記載のコーティングを有する基板（１６）を備えた磁界センサエレメント。   Magnetic field sensor element comprising a substrate (16) having a coating according to claim 7 or 8.
JP2016093159A 2015-05-07 2016-05-06 A method for manufacturing a substrate having a coating and a substrate having a corresponding coating. Active JP6785573B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015208519.8A DE102015208519B4 (en) 2015-05-07 2015-05-07 Manufacturing process for a coated substrate
DE102015208519.8 2015-05-07

Publications (2)

Publication Number Publication Date
JP2016213462A true JP2016213462A (en) 2016-12-15
JP6785573B2 JP6785573B2 (en) 2020-11-18

Family

ID=57178782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016093159A Active JP6785573B2 (en) 2015-05-07 2016-05-06 A method for manufacturing a substrate having a coating and a substrate having a corresponding coating.

Country Status (2)

Country Link
JP (1) JP6785573B2 (en)
DE (1) DE102015208519B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020127431A1 (en) * 2020-10-19 2022-04-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Process for producing a crystalline silicon layer on a substrate with integrated electronic components

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5014276A (en) 1973-06-06 1975-02-14
US5668395A (en) 1994-11-22 1997-09-16 Northwestern University Composition for InSB and GaAs thin film on silicon substrate for use in photodetectors
US20060024442A1 (en) 2003-05-19 2006-02-02 Ovshinsky Stanford R Deposition methods for the formation of polycrystalline materials on mobile substrates
US20090315551A1 (en) 2008-06-20 2009-12-24 Jingshi Hu Linear magnetoresistance sensor

Also Published As

Publication number Publication date
JP6785573B2 (en) 2020-11-18
DE102015208519B4 (en) 2022-05-19
DE102015208519A1 (en) 2016-11-10

Similar Documents

Publication Publication Date Title
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP2003022969A (en) Silicon crystallization method utilizing mask
JP2002246312A (en) Method for optimizing channel characteristics using multiple masks for forming laterally crystallized ela polycrystalline si film
WO2015096174A1 (en) Low temperature polysilicon thin film and preparation method thereof, and transistor
JP2009147108A (en) Semiconductor chip and manufacturing method thereof
KR20140043021A (en) Polysilicon thin film and manufacturing method thereof, array substrate and display device
MX2012005204A (en) Systems and methods for non-periodic pulse partial melt film processing.
JP2002261016A (en) MASK PATTERN DESIGN TO IMPROVE QUALITY UNIFORMITY IN LATERALLY CRYSTALLIZED POLYCRYSTALLINE Si FILM
TW201248691A (en) Laser processing device
JP2004119971A (en) Laser processing method and laser processing device
JP6785573B2 (en) A method for manufacturing a substrate having a coating and a substrate having a corresponding coating.
TWI630638B (en) Method for performing laser crystallization
JPWO2017046932A1 (en) THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR
JPH06252048A (en) Manufacture of polycrystalline semiconductor thin film
JP2013157549A (en) Laser annealing device and laser annealing method
WO2013080252A1 (en) Method for forming crystalline thin film, and method for manufacturing thin film transistor
CN104867812A (en) Preparation methods of polysilicon film and semiconductor device, and display substrate and apparatus
CN109964304A (en) The manufacturing method of laser irradiation device, thin film transistor (TFT) and thin film transistor (TFT)
TW201832367A (en) Laser irradiation device, manufacturing method of thin film transistor, computer readable recording medium, and projection mask
TWI339410B (en) Mask and fabricating method of a polysilicon layer using the same
JP4763983B2 (en) Light modulation element, crystallization apparatus, crystallization method, thin film semiconductor substrate manufacturing apparatus, thin film semiconductor substrate manufacturing method, thin film semiconductor device, thin film semiconductor device manufacturing method, display device, and phase shifter
US20100103401A1 (en) Method and device for forming poly-silicon film
US20070141478A1 (en) Method for forming poly-silicon film
KR101764877B1 (en) Polysilicon depositing method and depositing apparatus therefor
KR101814763B1 (en) Polysilicon depositing method and depositing apparatus therefor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201027

R150 Certificate of patent or registration of utility model

Ref document number: 6785573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250