JP2016192433A - Process sheet for manufacturing semiconductor device - Google Patents

Process sheet for manufacturing semiconductor device Download PDF

Info

Publication number
JP2016192433A
JP2016192433A JP2015070254A JP2015070254A JP2016192433A JP 2016192433 A JP2016192433 A JP 2016192433A JP 2015070254 A JP2015070254 A JP 2015070254A JP 2015070254 A JP2015070254 A JP 2015070254A JP 2016192433 A JP2016192433 A JP 2016192433A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
particles
process sheet
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015070254A
Other languages
Japanese (ja)
Other versions
JP6449084B2 (en
Inventor
英昌 春日
Hidemasa Kasuga
英昌 春日
佐藤 健
Takeshi Sato
健 佐藤
大和 松本
Yamato Matsumoto
大和 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tomoegawa Co Ltd
Original Assignee
Tomoegawa Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tomoegawa Paper Co Ltd filed Critical Tomoegawa Paper Co Ltd
Priority to JP2015070254A priority Critical patent/JP6449084B2/en
Publication of JP2016192433A publication Critical patent/JP2016192433A/en
Application granted granted Critical
Publication of JP6449084B2 publication Critical patent/JP6449084B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide a process sheet for manufacturing a semiconductor device capable of obtaining a semiconductor device with less adhesion of burrs by suppressing resin leakage when a semiconductor chip is encapsulated with a resin, and of removing adhered burrs with ease.SOLUTION: A process sheet 1 for manufacturing a semiconductor device comprises: a base material 3; and an uneven layer 5 contacted with a substrate mounting a semiconductor chip when the semiconductor chip is encapsulated. The uneven layer 5 contains particles 9. When the uneven layer 5 is observed from a direction along a thickness direction, a ratio of an area of particle aggregates 9A of a plurality of particles 9 and an area of independent particles 9B is 1:5 to 10:1.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置製造用工程シートに関する。   The present invention relates to a process sheet for manufacturing a semiconductor device.

半導体チップは通常、外気からの遮断、保護のため、パッケージと呼ばれる成形品で封止された状態で半導体装置として実装される。半導体チップの封止は一般に、エポキシ樹脂等の封止用の樹脂(以下、「モールド樹脂」ともいう。)を用い、トランスファ成形、プレス成形等のモールド成形により行われている。   A semiconductor chip is usually mounted as a semiconductor device in a state of being sealed with a molded product called a package for shielding and protecting from the outside air. Generally, a semiconductor chip is sealed using a sealing resin such as an epoxy resin (hereinafter also referred to as a “mold resin”) and by molding such as transfer molding or press molding.

半導体装置の製造において、成形品と金型との離型を容易にするために、離型シートが用いられている。離型シートとして、例えば以下のものが提案されている。
(1)少なくとも、一方の面の表面粗さRzが3.0μm以上であることを特徴とする半導体モールド用離型シート(特許文献1)。
(2)基材層と剥離層から構成されるシートであって、剥離層に平均粒子径が1〜30μmである樹脂製粒子を含有する半導体モールド用離型シート(特許文献2)。
In the manufacture of a semiconductor device, a release sheet is used to facilitate release of a molded product and a mold. For example, the following has been proposed as a release sheet.
(1) A mold release sheet for a semiconductor mold, wherein at least one surface has a surface roughness Rz of 3.0 μm or more (Patent Document 1).
(2) A release sheet for semiconductor mold, which is composed of a base material layer and a release layer, and contains resin particles having an average particle diameter of 1 to 30 μm in the release layer (Patent Document 2).

上記(1)の離型シートは、表面粗さRzが3.0μm以上である面を、金型表面側に向けて金型内にセットされ、真空吸引により金型内面に密着する。金型に密着する面の表面粗さRzが3.0μm以上であることにより、金型に密着する際、シワの発生が少ないとされている。また、上記(1)の離型シートの製造方法として、特許文献1には、シート表面にサンドブラスト法、エンボスロール転写法、ケミカルエッチング法等によりマット処理加工を施す方法や、樹脂中にフィラを添加して製膜するフィラ充填法があることが記載されている。
上記(2)の離型シートは、剥離層面が成形品に接するように金型に装着することにより、成形後の剥離過程において成形品からのシートの剥離が容易になるとされている。
The release sheet of the above (1) is set in the mold with the surface having a surface roughness Rz of 3.0 μm or more facing the mold surface side, and is in close contact with the mold inner surface by vacuum suction. When the surface roughness Rz of the surface that is in close contact with the mold is 3.0 μm or more, it is said that the generation of wrinkles is small when the surface is in close contact with the mold. In addition, as a method for producing the release sheet of the above (1), Patent Document 1 discloses a method in which the sheet surface is subjected to a mat processing by a sandblasting method, an embossing roll transfer method, a chemical etching method, or a filler in the resin. It is described that there is a filler filling method in which a film is formed by addition.
The release sheet of the above (2) is said to be easy to peel off the sheet from the molded product in the peeling process after molding by mounting it on the mold so that the release layer surface is in contact with the molded product.

一方、半導体装置の製造方法として、例えば下記のような、半導体装置製造用工程シートを用いる方法が知られている。
図2(a)に示すように、複数の半導体チップ11が搭載されたリードフレーム12を用意する。次いで、図2(b)に示すように、複数の半導体チップ11を各々、下部金型13の複数の成形用空間部14内に挿合させ、その後、下部金型13の上方に半導体装置製造用工程シート15及び上部金型16を順次位置させる。半導体装置製造用工程シート15は、下部金型13及び上部金型16の両側に配置された複数のリール17によって、成形のサイクル毎に供給巻返されるようになっている。次いで、図2(c)及び図2(d)に示したように、半導体装置製造用工程シート15がリードフレーム12の上面(半導体チップ11が搭載されている側と反対側)に密着するように上部金型16と下部金型13とを所定圧力でクランプさせる。次いで、溶融したモールド樹脂を各成形用空間部14内に注入し、所定時間硬化させて、各成形用空間部14当り1個のパッケージ18を成形する。次いで、図2(e)に示すように、パッケージ18が形成されたリードフレーム12を上部金型16および下部金型13から離型する。その後、複数の半導体チップ11が分割されるようにリードフレーム12を切断することで、複数の半導体装置が得られる。
On the other hand, as a method for manufacturing a semiconductor device, for example, a method using a process sheet for manufacturing a semiconductor device as described below is known.
As shown in FIG. 2A, a lead frame 12 on which a plurality of semiconductor chips 11 are mounted is prepared. Next, as shown in FIG. 2B, the plurality of semiconductor chips 11 are respectively inserted into the plurality of molding spaces 14 of the lower mold 13, and then the semiconductor device is manufactured above the lower mold 13. The process sheet 15 and the upper mold 16 are sequentially positioned. The semiconductor device manufacturing process sheet 15 is supplied and rewound for each molding cycle by a plurality of reels 17 arranged on both sides of the lower mold 13 and the upper mold 16. Next, as shown in FIGS. 2C and 2D, the semiconductor device manufacturing process sheet 15 is in close contact with the upper surface of the lead frame 12 (the side opposite to the side on which the semiconductor chip 11 is mounted). The upper mold 16 and the lower mold 13 are clamped at a predetermined pressure. Next, the molten mold resin is poured into each molding space 14 and cured for a predetermined time to mold one package 18 for each molding space 14. Next, as shown in FIG. 2 (e), the lead frame 12 in which the package 18 is formed is released from the upper mold 16 and the lower mold 13. Thereafter, the lead frame 12 is cut so that the plurality of semiconductor chips 11 are divided, whereby a plurality of semiconductor devices are obtained.

特開2002−359259号公報JP 2002-359259 A 特開2004−200467号公報JP 2004-200147 A

しかし、(1)の離型シートを、図2に示すような半導体装置の製造方法の半導体装置製造用工程シートとして、表面粗さRzが3.0μm以上である面を金型側に向けて用いた場合、リードフレーム12と接する面が平滑であるため、リードフレーム12から離型シートが剥離しにくい。表面粗さRzが3.0μm以上である面をリードフレーム12側に向けて用いると、リードフレーム12から剥離性は向上するが、表面の凹凸に起因して、リードフレーム12と離型シートとの間にモールド樹脂が入り込む樹脂漏れ(モールドフラッシュ)が発生しやすい。リードフレーム12と離型シートとの間に入り込んだモールド樹脂は、得られる半導体装置のリードフレーム表面上にバリとして付着する。このバリは、成形後、薬液で除去する必要があり、半導体装置の製品生産性を悪化させる。
(2)の離型シートを、図2に示すような半導体装置の製造方法の半導体装置製造用工程シートとして、剥離層面がリードフレーム12に接するように用いた場合、(1)の離型シートの表面粗さRzが3.0μm以上である面をリードフレーム12側に向けて用いた場合と同様の問題が生じる。
However, the release sheet of (1) is used as a semiconductor device manufacturing process sheet of the semiconductor device manufacturing method as shown in FIG. 2, and the surface having a surface roughness Rz of 3.0 μm or more is directed to the mold side. When used, since the surface in contact with the lead frame 12 is smooth, the release sheet is difficult to peel off from the lead frame 12. When the surface having a surface roughness Rz of 3.0 μm or more is used facing the lead frame 12 side, the peelability from the lead frame 12 is improved, but the lead frame 12 and the release sheet are A resin leak (mold flash) is likely to occur during which the mold resin enters. Mold resin that has entered between the lead frame 12 and the release sheet adheres as burrs on the surface of the lead frame of the resulting semiconductor device. This burr needs to be removed with a chemical solution after molding, which deteriorates the product productivity of the semiconductor device.
When the release sheet of (2) is used so that the release layer surface is in contact with the lead frame 12 as a semiconductor device manufacturing process sheet of the semiconductor device manufacturing method as shown in FIG. The same problem occurs when a surface having a surface roughness Rz of 3.0 μm or more is directed toward the lead frame 12.

本発明は、半導体チップを樹脂で封止する際の樹脂漏れを抑制して、バリの付着が少ない半導体装置を得ることができ、また、付着したバリが容易に除去できる半導体装置製造用工程シートを提供することを目的とする。   The present invention suppresses resin leakage when a semiconductor chip is sealed with a resin, can provide a semiconductor device with little burr adhesion, and can easily remove the attached burr. The purpose is to provide.

本発明は、以下の[1]〜[2]の構成を有する、半導体装置製造用工程シートを提供する。
[1]半導体チップを搭載した基板を金型内に配置し、半導体装置製造用工程シートの一方の面を前記金型に、他方の面を前記基板にそれぞれ接触させ、その状態で前記半導体チップを樹脂で封止する工程を含む半導体装置の製造方法における前記半導体装置製造用工程シートであって、
基材と、前記半導体チップを封止する際に前記基板と接触する凹凸層と、を備え、
前記凹凸層が、粒子を含有し、
前記凹凸層を、厚さ方向に沿った方向から観察したときに、複数の粒子が凝集した粒子凝集体の面積と、独立した粒子の面積との比が、1:5〜10:1であることを特徴とする半導体装置製造用工程シート。
[2]前記凹凸層を、厚さ方向に沿った方向から観察したときに、粒子が存在していない面積が、全体の面積の95%以下である、[1]に記載の半導体装置製造用工程シート。
The present invention provides a process sheet for manufacturing a semiconductor device having the following configurations [1] to [2].
[1] A substrate on which a semiconductor chip is mounted is placed in a mold, and one surface of a semiconductor device manufacturing process sheet is brought into contact with the mold, and the other surface is brought into contact with the substrate. A process sheet for manufacturing a semiconductor device in a method for manufacturing a semiconductor device including a step of sealing with a resin,
A substrate, and an uneven layer that comes into contact with the substrate when sealing the semiconductor chip,
The uneven layer contains particles,
When the uneven layer is observed from the direction along the thickness direction, the ratio of the area of the particle aggregate in which a plurality of particles aggregate to the area of the independent particles is 1: 5 to 10: 1. A process sheet for manufacturing a semiconductor device.
[2] For manufacturing a semiconductor device according to [1], when the uneven layer is observed from a direction along the thickness direction, an area where particles are not present is 95% or less of the entire area. Process sheet.

本発明によれば、半導体チップを樹脂で封止する際の樹脂漏れを抑制して、バリの付着が少ない半導体装置を得ることができ、また、付着したバリが容易に除去できる半導体装置製造用工程シートを提供できる。   ADVANTAGE OF THE INVENTION According to this invention, the resin leak at the time of sealing a semiconductor chip with resin can be suppressed, a semiconductor device with few adhesion of a burr | flash can be obtained, and the semiconductor device manufacture for which the attached burr | flash can be removed easily A process sheet can be provided.

本発明の半導体装置製造用工程シートの一実施形態を模式的に示す断面図である。It is sectional drawing which shows typically one Embodiment of the process sheet for semiconductor device manufacture of this invention. 工程シートを用いた半導体装置の製造方法の一例を説明する図である。It is a figure explaining an example of the manufacturing method of the semiconductor device using a process sheet. 実施例1の半導体装置製造用工程シートについて、独立した粒子の面積を計測した際の画像である。It is an image at the time of measuring the area of an independent particle | grain about the process sheet for semiconductor device manufacture of Example 1. FIG. 実施例1の半導体装置製造用工程シートについて、粒子凝集体の面積を計測した際の画像である。It is an image at the time of measuring the area of a particle aggregate about the process sheet for semiconductor device manufacture of Example 1. FIG. 比較例1の半導体装置製造用工程シートについて、独立した粒子の面積を計測した際の画像である。It is an image at the time of measuring the area of an independent particle | grain about the process sheet for semiconductor device manufacture of the comparative example 1. FIG. 比較例1の半導体装置製造用工程シートについて、粒子凝集体の面積を計測した際の画像である。It is an image at the time of measuring the area of a particle aggregate about the process sheet for semiconductor device manufacture of comparative example 1. FIG.

以下、本発明の半導体装置製造用工程シートを、添付の図面を参照し、実施形態を示して説明する。
図1は、本発明の半導体装置製造用工程シートの一実施形態を模式的に示す断面図である。
本実施形態の半導体装置製造用工程シート(以下、単に「工程シート」ともいう。)1は、以下の半導体装置の製造方法に用いられるものである。
半導体装置の製造方法:半導体チップを搭載した基板を金型内に配置し、半導体装置製造用工程シートの一方の面を前記金型に、他方の面を前記基板にそれぞれ接触させ、その状態で前記半導体チップを樹脂(モールド樹脂)で封止する工程(以下、「封止工程」ともいう。)を含む半導体装置の製造方法。
工程シート1は、最終的に得られる半導体装置には残らず、封止工程でのみ用いられる。この半導体装置の製造方法については後で詳しく説明する。
Hereinafter, a semiconductor device manufacturing process sheet according to the present invention will be described with reference to the accompanying drawings showing embodiments.
FIG. 1 is a cross-sectional view schematically showing an embodiment of a process sheet for manufacturing a semiconductor device of the present invention.
A semiconductor device manufacturing process sheet (hereinafter, also simply referred to as “process sheet”) 1 of the present embodiment is used in the following semiconductor device manufacturing method.
Manufacturing method of semiconductor device: A substrate on which a semiconductor chip is mounted is placed in a mold, and one surface of a semiconductor device manufacturing process sheet is brought into contact with the mold, and the other surface is brought into contact with the substrate. A manufacturing method of a semiconductor device including a step of sealing the semiconductor chip with a resin (mold resin) (hereinafter also referred to as a “sealing step”).
The process sheet 1 does not remain in the finally obtained semiconductor device but is used only in the sealing process. A method for manufacturing this semiconductor device will be described in detail later.

工程シート1は、基材3と、半導体チップを封止する際に基板と接触する凹凸層5と、を備える。   The process sheet 1 includes a base material 3 and an uneven layer 5 that comes into contact with the substrate when the semiconductor chip is sealed.

〔凹凸層〕
凹凸層5は、表面に凹凸を有する層である。ここで、凹凸層5の表面は、基材3側とは反対側の面である。つまり、半導体チップを封止する際に、半導体チップを搭載した基板(リードフレーム等)と接触する面である。
凹凸層5は、微粘着性樹脂を含むバインダー7と、粒子9とを含有する。
粒子9は、バインダー7に分散している。凹凸層5において、粒子9が存在する部分の厚さは、その粒子9の周囲のバインダー7のみの部分に比べて厚くなっている。これによって、凹凸層5の表面に凹凸が形成されている。
凹凸層5は、バインダー7および粒子9以外の他の成分をさらに含んでもよい。
(Uneven layer)
The uneven layer 5 is a layer having unevenness on the surface. Here, the surface of the concavo-convex layer 5 is a surface on the side opposite to the substrate 3 side. That is, it is a surface that comes into contact with a substrate (such as a lead frame) on which the semiconductor chip is mounted when the semiconductor chip is sealed.
The concavo-convex layer 5 contains a binder 7 containing a slightly adhesive resin and particles 9.
The particles 9 are dispersed in the binder 7. In the concavo-convex layer 5, the thickness of the portion where the particles 9 are present is thicker than the portion of only the binder 7 around the particles 9. Thereby, unevenness is formed on the surface of the uneven layer 5.
The uneven layer 5 may further include other components other than the binder 7 and the particles 9.

凹凸層5においては、工程シート1の厚さ方向に沿った方向(図1中の上側)から凹凸層5を観察したときに、複数の粒子9が凝集した粒子凝集体9Aの面積と、独立した粒子9Bの面積との比(以下、単に「面積比」ともいう。)が、1:5〜10:1であり、1:3〜7:1が好ましく、1:1〜10:1がより好ましい。   In the concavo-convex layer 5, when the concavo-convex layer 5 is observed from the direction along the thickness direction of the process sheet 1 (upper side in FIG. 1), the area of the particle aggregate 9A in which a plurality of particles 9 are aggregated is independent. The ratio to the area of the particles 9B (hereinafter also simply referred to as “area ratio”) is 1: 5 to 10: 1, preferably 1: 3 to 7: 1, and is preferably 1: 1 to 10: 1. More preferred.

前記面積比は、次のように求めることができる。
デジタルマイクロスコープ(VHX−500、KEYENCE社製)にて、工程シート1の凹凸層5側の表面から無作為に選択した500μm×400μmの領域を観察し、その画像を電子化し、三谷商事株式会社製の画像解析ソフト(Wim ROOF)に取り込み、前記画像解析ソフトにより、粒子凝集体9Aの面積および独立した粒子9Bの面積をそれぞれ求めてそれらの比を得ることができる。
The area ratio can be obtained as follows.
Using a digital microscope (VHX-500, manufactured by KEYENCE), a 500 μm × 400 μm region randomly selected from the surface of the concavo-convex layer 5 side of the process sheet 1 is observed, and the image is digitized. Mitani Corporation The image analysis software (Wim ROOF) is used, and the area of the particle aggregate 9A and the area of the independent particle 9B can be obtained by the image analysis software to obtain the ratio thereof.

「粒子凝集体」とは、前記の画像において、粒子9が2個以上接触している塊のことをいう。粒子凝集体9Aが複数存在している場合、粒子凝集体9Aの面積は、複数の粒子凝集体9A各々の面積の合計である。1つの粒子凝集体9Aを構成する粒子の数は、2〜20個が好ましい。
「独立した粒子」とは、前記の画像において、他の粒子9と接触していない粒子9のことをいう。独立した粒子9Bが複数存在している場合、粒子9Bの面積は、複数の粒子9B各々の面積の合計である。
“Particle aggregate” refers to a lump in which two or more particles 9 are in contact with each other in the image. When there are a plurality of particle aggregates 9A, the area of the particle aggregate 9A is the sum of the areas of the plurality of particle aggregates 9A. The number of particles constituting one particle aggregate 9A is preferably 2 to 20.
“Independent particles” refers to particles 9 that are not in contact with other particles 9 in the image. When there are a plurality of independent particles 9B, the area of the particles 9B is the sum of the areas of the plurality of particles 9B.

前記面積比は、粒子凝集体9Aを形成している粒子9と、粒子凝集体9Aを形成していない粒子9との比率ともいえる。
前記面積比が前記の範囲内であることは、凹凸層5中の粒子9が、1つ1つが完全に独立している訳でも、全ての粒子9が凝集体を形成している訳でもなく、それらの中間状態、つまり粒子凝集体9Aと独立した粒子9Bとが混在した状態、を構成していることを示す。
The area ratio can also be said to be a ratio of the particles 9 forming the particle aggregate 9A and the particles 9 not forming the particle aggregate 9A.
That the area ratio is within the above range does not mean that the particles 9 in the concavo-convex layer 5 are completely independent of each other, or that all the particles 9 form aggregates. The intermediate state, that is, the state in which the particle aggregate 9A and the independent particles 9B are mixed is shown.

前記半導体装置の製造方法により半導体装置を製造する場合、金型の成型精度や封止工程時の金型の圧力の微妙な違いにより、工程シートと基板との間にモールド樹脂が入り込む樹脂漏れ(モールドフラッシュ)が発生し、得られる半導体装置の基板表面には、樹脂漏れによるバリが少なからず発生する。このバリは、封止工程の後工程で、薬液による洗浄等を行って除去する必要がある。この時に、いかに簡単にバリを除去できるかによって半導体装置の生産性(不良品の歩留まり)が決まる。
工程シート1を用いて封止工程を行うと、バリの表層に、凹凸層5に含まれる粒子9に起因する凹凸が刻まれる。つまり工程シート1の凹凸層5の表面において、個々の粒子9の部分は突出し、粒子9と粒子9との間は凹んでおり、突出した部分と基板との間は、凹んだ部分と基板との間に比べて、基板との強く密着し、バリが形成されないか、形成されても凹んだ部分よりはバリの厚さが薄くなる。このようにバリの表層に凹凸が刻まれていると、薬液の接触面積が増え、薬液が浸透しやすい。そのため洗浄効率が高まり、例えばバリの付着した表面に、薬液を含浸したウエスを往復させたときに、弱い圧力で短時間の間にバリを除去できる。
粒子9が適度に凝集した粒子凝集体9Aは、封止工程で金型をクランプさせた際、金型からかかる圧力により凹凸層5内に沈み込む、あるいは応力を逃がすために横方向へずれることで、凹凸層5の表面に適度な凹凸を作る。これにより、バリの表層が、凹凸層5の表面に対応して、適度な凹凸を有する形状となって洗浄効率が向上すると考えられる。例えば、粒子凝集体9Aにおける個々の粒子9間の距離は、独立した粒子9B間の距離よりも狭いため、の粒子9間のその狭い間にモールド樹脂がはいって、バリの表層に刻まれたそのモールド樹脂の形状は細い樹脂の塊となる。そのような細い樹脂の塊は容易に薬液によって取り除くことができる。
また、極度に突出した部分があると、その周囲に厚いバリが形成されやすいが、上記のように粒子凝集体9Aが凹凸層5内に沈み込んだり横方向へずれることで、極度に突出した部分がなくなり、粒子9を含有することによる樹脂漏れも抑制できると考えられる。
つまり工程シート1にあっては、粒子凝集体9Aの面積と独立した粒子9Bの面積との比によって、バリの表層に刻まれる凹凸を制御しており、これによって、樹脂漏れの低減と、洗浄効率の向上とを両立できる。
When a semiconductor device is manufactured by the manufacturing method of the semiconductor device, a resin leakage (in which a mold resin enters between the process sheet and the substrate due to a subtle difference in the molding accuracy of the mold and the pressure of the mold during the sealing process) Mold flash) occurs, and not a few burrs due to resin leakage occur on the substrate surface of the obtained semiconductor device. This burr needs to be removed by washing with a chemical solution or the like after the sealing process. At this time, the productivity of the semiconductor device (the yield of defective products) is determined by how easily the burrs can be removed.
When the sealing process is performed using the process sheet 1, unevenness due to the particles 9 included in the uneven layer 5 is engraved on the surface layer of the burr. That is, on the surface of the concavo-convex layer 5 of the process sheet 1, the portions of the individual particles 9 protrude, the space between the particles 9 is recessed, and the space between the protruded portion and the substrate is the recessed portion and the substrate. Compared to the above, the burrs are closely adhered to each other, and burrs are not formed, or even if formed, the burrs are thinner than the recessed portions. Thus, when the surface layer of the burr is concavo-convex, the contact area of the chemical solution increases and the chemical solution is likely to penetrate. Therefore, the cleaning efficiency is increased, and for example, when a waste impregnated with a chemical solution is reciprocated on the surface to which burrs are attached, the burrs can be removed in a short time with a weak pressure.
When the mold is clamped in the sealing process, the particle aggregate 9A in which the particles 9 are moderately aggregated sinks into the concavo-convex layer 5 due to the pressure applied from the mold, or shifts in the lateral direction to release the stress. Thus, moderate unevenness is made on the surface of the uneven layer 5. Thereby, it is considered that the surface layer of the burr corresponds to the surface of the concavo-convex layer 5 and has an appropriate concavo-convex shape to improve the cleaning efficiency. For example, since the distance between the individual particles 9 in the particle aggregate 9A is narrower than the distance between the independent particles 9B, a mold resin is inserted between the narrow particles 9 and the surface of the burr is carved. The shape of the mold resin is a thin resin lump. Such a thin resin lump can be easily removed with a chemical solution.
Further, if there is an extremely protruding portion, a thick burr is likely to be formed around it, but the particle aggregate 9A sinks into the concavo-convex layer 5 or shifts laterally as described above, so that it protrudes extremely. It is considered that the resin leakage due to the absence of the portion and the inclusion of the particles 9 can be suppressed.
In other words, in the process sheet 1, the unevenness carved on the surface of the burr is controlled by the ratio of the area of the particle aggregate 9A and the area of the independent particle 9B, thereby reducing resin leakage and cleaning. It is possible to achieve both efficiency improvement.

前記面積比が1:5未満では、独立した粒子9Bが多いために、粒子凝集体9Aからなる大きな凸部として基板に凹凸層5が接触できず、モールド樹脂の樹脂漏れ(モールドフラッシュ)から生じたバリが大きくなり、後工程におけるバリの除去に多大な労力を要することになる。
前記面積比が10:1を超えた場合は、粒子凝集体9Aが多いために、封止後、基板等の表面から工程シートが剥離しにくくなる。
If the area ratio is less than 1: 5, the number of independent particles 9B is large, so that the concavo-convex layer 5 cannot contact the substrate as a large bulge composed of the particle aggregate 9A, resulting from resin leakage (mold flash) of the mold resin. As a result, the burrs become large, and much effort is required to remove the burrs in the subsequent process.
When the area ratio exceeds 10: 1, since the particle aggregate 9A is large, the process sheet is difficult to peel off from the surface of the substrate or the like after sealing.

凹凸層5は、凹凸層5を厚さ方向に沿った方向から観察したときに、粒子9が存在していない面積が、全体の面積の95%以下であることが好ましく、92%以下であることがより好ましい。粒子9が存在していない面積が全体の95%より多い場合は、微粘着性樹脂を含むバインダー7の基板への接触面積が多いために、封止後、基板等の表面から工程シートが剥離しにくくなるおそれがある。
粒子9が存在しない部分の面積の下限は特に限定されないが、凹凸層5から極度に突出した凝集体を形成させない点では、60%以上が好ましい。
When the uneven layer 5 is observed from the direction along the thickness direction, the area where the particles 9 are not present is preferably 95% or less, and 92% or less. It is more preferable. When the area where the particles 9 are not present is more than 95% of the whole, the contact area of the binder 7 containing the slightly adhesive resin to the substrate is large, and thus the process sheet is peeled off from the surface of the substrate after sealing. May be difficult to do.
The lower limit of the area of the part where the particles 9 do not exist is not particularly limited, but 60% or more is preferable in that an aggregate that protrudes extremely from the uneven layer 5 is not formed.

粒子凝集体9Aの面積と、独立した粒子9Bの面積と、粒子9が存在していない面積との合計が画像全体の面積(100%)である。そのため、粒子9が存在していない面積は、粒子凝集体9Aの面積と独立した粒子9Bの面積との比とを求める際に得た、粒子凝集体9Aの面積と、独立した粒子9Bの面積とを、画像全体の面積(100%)から減じることで求められる。   The sum of the area of the particle aggregate 9A, the area of the independent particles 9B, and the area where the particles 9 are not present is the area (100%) of the entire image. Therefore, the area where the particles 9 do not exist is the area of the particle aggregate 9A and the area of the independent particle 9B obtained when determining the ratio of the area of the particle aggregate 9A and the area of the independent particle 9B. Is subtracted from the area (100%) of the entire image.

(バインダー)
バインダー7は、微粘着性樹脂を含む。
バインダー7は、微粘着性樹脂以外の他の成分をさらに含んでもよい。
(binder)
The binder 7 includes a slightly adhesive resin.
The binder 7 may further include other components other than the slightly adhesive resin.

「微粘着性樹脂」
微粘着性樹脂とは、封止後、金型を開いたとき、前記基板から容易に剥離する樹脂を意味する。
微粘着性樹脂としては、例えば、天然ゴム、合成ゴム、アクリル樹脂、オレフィン樹脂、シリコーン樹脂、ウレタン樹脂、ポリエステル樹脂等が挙げられる。
合成ゴムとしては、例えば、スチレン−ブタジエン系ゴム、ポリイソブチレン系ゴム、イソプレン系ゴム等が挙げられる。
アクリル樹脂としては、例えば、2−エチルヘキシルアクリレート−ブチルアクリレート−エチルアクリレート重合体等が挙げられる。
オレフィン樹脂としては、例えば、ポリスチレン−エチレン−ブチレン共重合体、ポリエチレン、ポリスチレン−エチレン−プロピレン共重合体等が挙げられる。
シリコーン樹脂としては、例えば、ビニルポリジメチルシロキサンの共重合体、ビニルトリクロロシラン−アルコキシシラン共重合体等が挙げられる。
ウレタン樹脂としては、例えば、ポリイソシアネートと下記のポリオールとの反応により得られるものが挙げられる。
ポリオール:ポリエステルポリオール、ポリエステルポリオール・ポリラクトンポリオール等。
ポリエステル樹脂としては、飽和ポリエステル、不飽和ポリエステル等が挙げられる。
"Slightly adhesive resin"
The slightly tacky resin means a resin that is easily peeled off from the substrate when the mold is opened after sealing.
Examples of the slightly adhesive resin include natural rubber, synthetic rubber, acrylic resin, olefin resin, silicone resin, urethane resin, and polyester resin.
Examples of the synthetic rubber include styrene-butadiene rubber, polyisobutylene rubber, and isoprene rubber.
Examples of the acrylic resin include 2-ethylhexyl acrylate-butyl acrylate-ethyl acrylate polymer.
Examples of the olefin resin include polystyrene-ethylene-butylene copolymer, polyethylene, polystyrene-ethylene-propylene copolymer, and the like.
Examples of the silicone resin include vinyl polydimethylsiloxane copolymer, vinyltrichlorosilane-alkoxysilane copolymer, and the like.
Examples of the urethane resin include those obtained by a reaction between polyisocyanate and the following polyol.
Polyol: Polyester polyol, polyester polyol / polylactone polyol, etc.
Examples of the polyester resin include saturated polyester and unsaturated polyester.

これら微粘着性樹脂の中では、アクリル樹脂が好ましい。アクリル樹脂は、リードフレーム等との間で好ましい密着性及び剥離性を得ることができる。
アクリル樹脂は、アルキル(メタ)アクリレートに基づく構成単位を少なくとも有するアクリル系ポリマーを含有することが好ましい。
Of these slightly tacky resins, acrylic resins are preferred. The acrylic resin can obtain preferable adhesion and peelability between the lead frame and the like.
The acrylic resin preferably contains an acrylic polymer having at least a structural unit based on alkyl (meth) acrylate.

アルキル(メタ)アクリレート{(メタ)アクリル酸アルキルエステル}は、アルキルアクリレート及びアルキルメタクリレートの総称である。
アルキル(メタ)アクリレートとしては、特に制限されないが、アルキル基の炭素数が4〜12のアルキル(メタ)アクリレートが好ましく、例えば、n−ブチル(メタ)アクリレート、iso−ブチル(メタ)アクリレート、sec−ブチル(メタ)アクリレート、t−ブチル(メタ)アクリレート、ペンチル(メタ)アクリレート、ヘキシル(メタ)アクリレート、ヘプチル(メタ)アクリレート、オクチル(メタ)アクリレート、2−エチルヘキシル(メタ)アクリレート、イソオクチル(メタ)アクリレート、ノニル(メタ)アクリレート、イソノニル(メタ)アクリレート、デシル(メタ)アクリレート、イソデシル(メタ)アクリレート、ウンデシル(メタ)アクリレート、ドデシル(メタ)アクリレート等が挙げられる。これらのアルキル(メタ)アクリレートはいずれか1種を単独で又は2種以上組み合わせて使用することができる。
アルキル(メタ)アクリレートとしては、上記の中でも、n−ブチル(メタ)アクリレートが好ましい。アクリル系ポリマー中のアルキル(メタ)アクリレートに基づく構成単位は、全てn−ブチル(メタ)アクリレートに基づく構成単位であることが好ましい。
Alkyl (meth) acrylate {(meth) acrylic acid alkyl ester} is a general term for alkyl acrylate and alkyl methacrylate.
Although it does not restrict | limit especially as an alkyl (meth) acrylate, The alkyl (meth) acrylate whose carbon number of an alkyl group is 4-12 is preferable, for example, n-butyl (meth) acrylate, iso-butyl (meth) acrylate, sec -Butyl (meth) acrylate, t-butyl (meth) acrylate, pentyl (meth) acrylate, hexyl (meth) acrylate, heptyl (meth) acrylate, octyl (meth) acrylate, 2-ethylhexyl (meth) acrylate, isooctyl (meth) ) Acrylate, nonyl (meth) acrylate, isononyl (meth) acrylate, decyl (meth) acrylate, isodecyl (meth) acrylate, undecyl (meth) acrylate, dodecyl (meth) acrylate, and the like. These alkyl (meth) acrylates can be used alone or in combination of two or more.
Among the above, n-butyl (meth) acrylate is preferable as the alkyl (meth) acrylate. The structural units based on alkyl (meth) acrylate in the acrylic polymer are preferably all structural units based on n-butyl (meth) acrylate.

前記アクリル系ポリマー中、アルキル(メタ)アクリレートに基づく構成単位の含有量は、アクリル系ポリマー100質量部中、1〜100質量%が好ましく、50〜99質量%がより好ましく、70〜98質量%が更に好ましい。   In the acrylic polymer, the content of the structural unit based on alkyl (meth) acrylate is preferably 1 to 100% by mass, more preferably 50 to 99% by mass, and 70 to 98% by mass in 100 parts by mass of the acrylic polymer. Is more preferable.

前記アクリル系ポリマーは、アルキル(メタ)アクリレート単位に加えて、官能基含有モノマーに基づく構成単位をさらに有することが好ましい。
官能基含有モノマーは、カルボキシル基含有モノマー、水酸基含有モノマー、アミノ基含有モノマー、アミド基含有モノマー及びエポキシ基含有モノマーからなる群から選択される少なくとも一種である。
The acrylic polymer preferably further has a structural unit based on a functional group-containing monomer in addition to the alkyl (meth) acrylate unit.
The functional group-containing monomer is at least one selected from the group consisting of a carboxyl group-containing monomer, a hydroxyl group-containing monomer, an amino group-containing monomer, an amide group-containing monomer, and an epoxy group-containing monomer.

カルボキシル基含有モノマーとしては、特に限定されないが、例えば、アクリル酸、メタクリル酸、イタコン酸、マレイン酸、フマル酸、クロトン酸等が挙げられる。また、これらのうち、カルボキシ基を2以上含有するカルボキシル基含有モノマーの無水物も、カルボキシル基含有モノマーとして用いることができる。   The carboxyl group-containing monomer is not particularly limited, and examples thereof include acrylic acid, methacrylic acid, itaconic acid, maleic acid, fumaric acid, and crotonic acid. Of these, anhydrides of carboxyl group-containing monomers containing two or more carboxy groups can also be used as the carboxyl group-containing monomer.

水酸基含有モノマーとしては、例えば、アクリル酸2−ヒドロキシエチル、メタクリル酸2−ヒドロキシエチル、アクリル酸2−ヒドロキシプロピル、メタクリル酸2−ヒドロキシプロピル、アクリル酸3−ヒドロキシプロピル、メタクリル酸3−ヒドロキシプロピル、アクリル酸4−ヒドロキシブチル、メタクリル酸4−ヒドロキシブチル、アクリル酸2−ヒドロキシ−3−クロロプロピル、メタクリル酸2−ヒドロキシ−3−クロロプロピル、アクリル酸2−ヒドロキシ−3−フェノキシプロピル、メタクリル酸2−ヒドロキシ−3−フェノキシプロピル等が挙げられる。   Examples of the hydroxyl group-containing monomer include 2-hydroxyethyl acrylate, 2-hydroxyethyl methacrylate, 2-hydroxypropyl acrylate, 2-hydroxypropyl methacrylate, 3-hydroxypropyl acrylate, 3-hydroxypropyl methacrylate, 4-hydroxybutyl acrylate, 4-hydroxybutyl methacrylate, 2-hydroxy-3-chloropropyl acrylate, 2-hydroxy-3-chloropropyl methacrylate, 2-hydroxy-3-phenoxypropyl acrylate, methacrylic acid 2 -Hydroxy-3-phenoxypropyl and the like.

アミノ基含有モノマーとしては、例えば、アクリル酸ジメチルアミノエチル、メタクリル酸ジメチルアミノエチル、アクリル酸ジエチルアミノエチル、メタクリル酸ジエチルアミノエチル等が挙げられる。   Examples of the amino group-containing monomer include dimethylaminoethyl acrylate, dimethylaminoethyl methacrylate, diethylaminoethyl acrylate, diethylaminoethyl methacrylate, and the like.

アミド基含有モノマーとしては、例えば、アクリルアミド、メタクリルアミド、N−メチロールアクリルアミド、N−メチロールメタクリルアミド等が挙げられる。   Examples of the amide group-containing monomer include acrylamide, methacrylamide, N-methylol acrylamide, N-methylol methacrylamide, and the like.

エポキシ基含有モノマーとしては、例えば、アクリル酸グリシジルエーテル、メタクリル酸グリシジルエーテル、アクリル酸−2−エチルグリシジルエーテル、メタクリル酸−2−グリシジルエーテル等が挙げられる。   Examples of the epoxy group-containing monomer include glycidyl acrylate, glycidyl methacrylate, acrylate-2-ethyl glycidyl ether, and methacrylic acid-2-glycidyl ether.

前記官能基含有モノマーが有する官能基(カルボキシル基、水酸基、アミノ基、アミド基、エポキシ基)は、架橋剤との架橋点として作用する。
前記アクリル系ポリマー中、官能基含有モノマーに基づく構成単位の含有量は、アクリル系ポリマー100質量部中、0.1〜15質量%が好ましい。
The functional group (carboxyl group, hydroxyl group, amino group, amide group, epoxy group) possessed by the functional group-containing monomer acts as a crosslinking point with the crosslinking agent.
In the acrylic polymer, the content of the structural unit based on the functional group-containing monomer is preferably 0.1 to 15% by mass in 100 parts by mass of the acrylic polymer.

前記アクリル系ポリマーは、アルキル(メタ)アクリレートおよび官能基含有モノマー以外の他のモノマーに基づく構成単位を有していてもよい。   The acrylic polymer may have a constituent unit based on another monomer other than the alkyl (meth) acrylate and the functional group-containing monomer.

前記アクリル系ポリマーとしては、アルキル(メタ)アクリレートに基づく構成単位と、官能基含有モノマーに基づく構成単位とを有するものが好ましく、アルキル基の炭素数が4〜12のアルキル(メタ)アクリレートに基づく構成単位と、水酸基含有モノマーに基づく構成単位とを有するものがより好ましい。   The acrylic polymer preferably has a structural unit based on an alkyl (meth) acrylate and a structural unit based on a functional group-containing monomer, and is based on an alkyl (meth) acrylate having 4 to 12 carbon atoms in the alkyl group. What has a structural unit and the structural unit based on a hydroxyl-containing monomer is more preferable.

前記アクリル系ポリマーは、公知の重合方法により製造することができる。重合方法としては、例えば、溶液重合法、乳化重合法、塊状重合方法、紫外線照射による重合方法等が挙げられる。また、重合に際しては、重合開始剤、連鎖移動剤等を用いることができる。用いられる重合開始剤、連鎖移動剤等は、公知のものを適宜用いることができる。   The acrylic polymer can be produced by a known polymerization method. Examples of the polymerization method include a solution polymerization method, an emulsion polymerization method, a bulk polymerization method, and a polymerization method by ultraviolet irradiation. In the polymerization, a polymerization initiator, a chain transfer agent, or the like can be used. Known polymerization initiators, chain transfer agents and the like can be appropriately used.

前記アクリル系ポリマーの重量平均分子量は、10万〜200万が好ましく、30万〜150万がより好ましく、40万〜120万が更に好ましい。
アクリル系ポリマーの重量平均分子量は、ゲルパーミエーションクロマトグラフィー(GPC)により測定される、標準ポリスチレン換算の値である。
The acrylic polymer has a weight average molecular weight of preferably 100,000 to 2,000,000, more preferably 300,000 to 1,500,000, and still more preferably 400,000 to 1,200,000.
The weight average molecular weight of the acrylic polymer is a standard polystyrene equivalent value measured by gel permeation chromatography (GPC).

微粘着性樹脂中の前記アクリル系ポリマーの含有量は、微粘着性樹脂(固形分)の100質量部に対し、50質量部以上が好ましく、60〜99.9質量部がより好ましい。   The content of the acrylic polymer in the slightly adhesive resin is preferably 50 parts by mass or more and more preferably 60 to 99.9 parts by mass with respect to 100 parts by mass of the slightly adhesive resin (solid content).

前記アクリル系ポリマーは、架橋剤で架橋されることが好ましい。この場合、アクリル系ポリマーとしては、アルキル(メタ)アクリレートに基づく構成単位と、官能基含有モノマーに基づく構成単位とを有するものが用いられる。アクリル系ポリマーを架橋剤で架橋させることで、凹凸層5と基材3との密着性や、凹凸層5の耐久性が向上する。
架橋剤としては、エポキシ系架橋剤、イソシアネート系架橋剤、イミン系架橋剤、過酸化物系架橋剤等が挙げられる。これらの中でも、エポキシ系架橋剤、イソシアネート系架橋剤が好ましい。
The acrylic polymer is preferably crosslinked with a crosslinking agent. In this case, as an acrylic polymer, what has a structural unit based on an alkyl (meth) acrylate and a structural unit based on a functional group containing monomer is used. By cross-linking the acrylic polymer with a cross-linking agent, the adhesion between the uneven layer 5 and the substrate 3 and the durability of the uneven layer 5 are improved.
Examples of the crosslinking agent include an epoxy crosslinking agent, an isocyanate crosslinking agent, an imine crosslinking agent, and a peroxide crosslinking agent. Among these, an epoxy-based crosslinking agent and an isocyanate-based crosslinking agent are preferable.

エポキシ系架橋剤は、エポキシ基を2以上有するエポキシ化合物を含有する。エポキシ化合物としては、例えば、グリセリンジグリシジルエーテル等が挙げられる。
エポキシ系架橋剤の含有量は、アクリル系ポリマー100質量部に対して、0.001〜2質量部が好ましく、0.01〜1質量部がより好ましく、0.02〜0.5質量部がさらに好ましい。エポキシ系架橋剤の含有量が0.001質量部以上であれば、凹凸層5と基材3との密着性や、凹凸層5の耐久性が優れる。
The epoxy crosslinking agent contains an epoxy compound having two or more epoxy groups. As an epoxy compound, glycerol diglycidyl ether etc. are mentioned, for example.
The content of the epoxy crosslinking agent is preferably 0.001 to 2 parts by mass, more preferably 0.01 to 1 part by mass, and 0.02 to 0.5 parts by mass with respect to 100 parts by mass of the acrylic polymer. Further preferred. If content of an epoxy type crosslinking agent is 0.001 mass part or more, the adhesiveness of the uneven | corrugated layer 5 and the base material 3 and the durability of the uneven | corrugated layer 5 will be excellent.

イソシアネート系架橋剤は、イソシアネート基を2以上有するイソシアネート化合物を含有する。イソシアネート化合物としては、トリレンジイソシアネート、クロルフェニレンジイソシアナート、ヘキサメチレンジイソシアナート、テトラメチレンジイソシアナート、イソホロンジイソシアネート、キシリレンジイソシアネート、ジフェニルメタンジイソシアネート、水添されたジフェニルメタンジイソシアネート等のイソシアネートモノマー、これらイソシアネートモノマーをトリメチロールプロパン等の多価アルコールと付加したアダクト系イソシアネート化合物、イソシアヌレート化合物、ビュレット型化合物、さらには公知のポリエーテルポリオールやポリエステルポリオール、アクリルポリオール、ポリブタジエンポリオール、ポリイソプレンポリオール等を付加反応させたウレタンプレポリマー型のイソシアネートなどが挙げられる。これらイソシアネート系化合物のなかでも、基材3との密着性向上の面からは、キシリレンジイソシアネート等を多価アルコールと付加したアダクト系イソシアネート化合物が好ましい。
イソシアネート系架橋剤の含有量は、アクリル系ポリマー100質量部に対して、0.001〜5質量部が好ましく、0.01〜3質量部がより好ましく、0.02〜2.5質量部がさらに好ましい。イソシアネート系架橋剤の含有量が0.001質量部以上であれば、凹凸層5と基材3との密着性や、凹凸層5の耐久性が優れる。
The isocyanate-based crosslinking agent contains an isocyanate compound having two or more isocyanate groups. Isocyanate compounds include isocyanate monomers such as tolylene diisocyanate, chlorophenylene diisocyanate, hexamethylene diisocyanate, tetramethylene diisocyanate, isophorone diisocyanate, xylylene diisocyanate, diphenylmethane diisocyanate, hydrogenated diphenylmethane diisocyanate, and the like. Addition reaction of adduct isocyanate compound, isocyanurate compound, burette type compound added with polyhydric alcohol such as trimethylolpropane as well as known polyether polyol, polyester polyol, acrylic polyol, polybutadiene polyol, polyisoprene polyol, etc. Urethane prepolymer type isocyanates It is. Among these isocyanate compounds, an adduct isocyanate compound obtained by adding xylylene diisocyanate or the like with a polyhydric alcohol is preferable from the viewpoint of improving the adhesion to the substrate 3.
The content of the isocyanate crosslinking agent is preferably 0.001 to 5 parts by mass, more preferably 0.01 to 3 parts by mass, and 0.02 to 2.5 parts by mass with respect to 100 parts by mass of the acrylic polymer. Further preferred. If content of an isocyanate type crosslinking agent is 0.001 mass part or more, the adhesiveness of the uneven | corrugated layer 5 and the base material 3 and the durability of the uneven | corrugated layer 5 will be excellent.

「他の成分」
微粘着性樹脂以外の他の成分としては、たとえば、凹凸層5の接着力及び剥離力を調整するためのフッ素樹脂等の助剤、酸化防止剤、分散剤等が挙げられる。
分散剤は、粒子9を微粘着性樹脂中に均一に分散させるために用いられる。分散剤としては、例えば、アルミネート系分散剤、チタネート系分散剤、カルボキシル基または無水カルボン酸基含有ポリマー、界面活性剤等が挙げられる。
分散剤の含有量は、微粘着性樹脂の100質量部に対して、5質量部以下が好ましく、0.001〜5質量部がより好ましい。
"Other ingredients"
Examples of other components other than the slightly tacky resin include auxiliary agents such as a fluororesin for adjusting the adhesive force and peeling force of the uneven layer 5, an antioxidant, a dispersant, and the like.
The dispersant is used for uniformly dispersing the particles 9 in the slightly tacky resin. Examples of the dispersant include aluminate-based dispersants, titanate-based dispersants, carboxyl group- or carboxylic anhydride group-containing polymers, and surfactants.
The content of the dispersant is preferably 5 parts by mass or less, more preferably 0.001 to 5 parts by mass with respect to 100 parts by mass of the slightly adhesive resin.

(粒子)
粒子9としては、有機粒子、無機粒子等が挙げられる。
有機粒子としては、例えば、アクリル樹脂、ポリスチレン樹脂、スチレン−アクリル共重合体、ポリエチレン樹脂、エポキシ樹脂、シリコーン樹脂、ポリフッ化ビニリデン、ポリテトラフルオルエチレン、ジビニルベンゼン樹脂、フェノール樹脂、ウレタン樹脂、酢酸セルロース、ナイロン、セルロース、ベンゾグアナミン樹脂、メラミン樹脂等が挙げられる。
無機粒子としては、シリカ、酸化チタン、酸化アルミニウム、酸化亜鉛、酸化マグネシウム、硫酸バリウム、硫酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、窒化ホウ素等の金属塩、カオリン、クレー、タルク、亜鉛華、鉛白、ジークライト、石英、ケイソウ土、パーライト、ベントナイト、雲母、合成雲母等が挙げられる。
これらの粒子は、いずれか1種を単独で用いてもよく、2種以上を組合わせて用いてもよい。
粒子9の形状としては、特に限定されず、球形、不定形等が挙げられる。半導体チップを樹脂で封止したとき、樹脂漏れを抑止する効果が高いため、球形のものが好ましい。
(particle)
Examples of the particles 9 include organic particles and inorganic particles.
Organic particles include, for example, acrylic resin, polystyrene resin, styrene-acrylic copolymer, polyethylene resin, epoxy resin, silicone resin, polyvinylidene fluoride, polytetrafluoroethylene, divinylbenzene resin, phenol resin, urethane resin, acetic acid. Examples thereof include cellulose, nylon, cellulose, benzoguanamine resin, and melamine resin.
Inorganic particles include silica, titanium oxide, aluminum oxide, zinc oxide, magnesium oxide, barium sulfate, magnesium sulfate, aluminum hydroxide, magnesium hydroxide, boron nitride and other metal salts, kaolin, clay, talc, zinc white, lead Examples thereof include white, sieglite, quartz, diatomaceous earth, perlite, bentonite, mica, and synthetic mica.
Any one of these particles may be used alone, or two or more thereof may be used in combination.
The shape of the particle 9 is not particularly limited, and examples thereof include a spherical shape and an indefinite shape. When the semiconductor chip is sealed with a resin, a spherical shape is preferable because the effect of suppressing resin leakage is high.

粒子9の平均一次粒子径は、0.5μm〜10μmが好ましい。粒子9の平均一次粒子径が0.5μm以上であれば、凹凸層5の表面に十分な大きさの凹凸が形成され、付着したバリをより容易に取り除くことができる。また、基板との十分な剥離性が得られやすい。平均一次粒子径が10μm以下であれば、封止の際、金型によって押圧された粒子9が凹凸層5の表面に、基板との密着性を阻害するような凸部を生じさせにくく、バリ発生がより抑制される。
粒子9の平均一次粒子径は、コールターカウンター等で測定することができる。
The average primary particle diameter of the particles 9 is preferably 0.5 μm to 10 μm. If the average primary particle diameter of the particles 9 is 0.5 μm or more, unevenness of a sufficiently large size is formed on the surface of the uneven layer 5, and attached burrs can be more easily removed. Moreover, sufficient peelability from the substrate is easily obtained. If the average primary particle diameter is 10 μm or less, the particles 9 pressed by the mold at the time of sealing are less likely to produce protrusions on the surface of the concavo-convex layer 5 that inhibit the adhesion to the substrate, and the Occurrence is further suppressed.
The average primary particle diameter of the particles 9 can be measured with a Coulter counter or the like.

粒子9の含有量は、凹凸層5の全質量の3〜85質量%であることが好ましく、5〜70質量%であることがより好ましい。   The content of the particles 9 is preferably 3 to 85% by mass, and more preferably 5 to 70% by mass with respect to the total mass of the uneven layer 5.

(凹凸層の厚さ)
凹凸層5の厚さとしては、ハンドリング性を考慮すると、3〜50μmが好ましく、3〜30μmがより好ましい。
凹凸層5の厚さは、底面がフラットでφ5mmの測定子を持ち、測定荷重1.85N以下の接触式厚さ計により測定される値である。
(Thickness of uneven layer)
As thickness of the uneven | corrugated layer 5, when handling property is considered, 3-50 micrometers is preferable and 3-30 micrometers is more preferable.
The thickness of the concavo-convex layer 5 is a value measured by a contact-type thickness meter having a flat bottom surface and a φ5 mm probe and a measurement load of 1.85 N or less.

(凹凸層の表面粗さ)
凹凸層5の表面(凹凸を有する面)の算術平均粗さRaは0.2〜2.5μmであることが好ましく、0.2〜2.0μmがより好ましく、0.3〜1.8μmが特に好ましい。算術平均粗さRaが0.2μm以上であれば、封止後、半導体装置からの良好な離型性を得られやすい。2.5μm以下であれば、凹凸層5の厚さが不均一になることによるモールド樹脂の樹脂漏れが発生しにくい。
算術平均粗さRaは、JIS B 0601:2001の規定に従って測定される。粗さ曲線用のカットオフ値λcは0.8mmとする。
(Surface roughness of uneven layer)
The arithmetic average roughness Ra of the surface of the uneven layer 5 (surface having unevenness) is preferably 0.2 to 2.5 μm, more preferably 0.2 to 2.0 μm, and 0.3 to 1.8 μm. Particularly preferred. If the arithmetic average roughness Ra is 0.2 μm or more, it is easy to obtain good release properties from the semiconductor device after sealing. If it is 2.5 μm or less, the resin leakage of the mold resin due to the uneven thickness of the uneven layer 5 is difficult to occur.
The arithmetic average roughness Ra is measured in accordance with JIS B 0601: 2001. The cut-off value λc for the roughness curve is 0.8 mm.

〔基材〕
基材3としては、ポリエチレンテレフタレート(PET)、トリアセチルセルロース(TAC)、ポリエチレンナフタレート(PEN)、ポリメチルメタクリレート(PMMA)、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレン(PE)、ポリプロピレン(PP)、ポリビニルアルコール(PVA)、ポリ塩化ビニル(PVC)、シクロオレフィンコポリマー(COC)、含ノルボルネン樹脂、ポリエーテルスルホン、セロファン、芳香族ポリアミド等の各種の樹脂フィルムを好適に使用することができる。
〔Base material〕
As the base material 3, polyethylene terephthalate (PET), triacetyl cellulose (TAC), polyethylene naphthalate (PEN), polymethyl methacrylate (PMMA), polycarbonate (PC), polyimide (PI), polyethylene (PE), polypropylene ( Various resin films such as PP), polyvinyl alcohol (PVA), polyvinyl chloride (PVC), cycloolefin copolymer (COC), norbornene resin, polyethersulfone, cellophane, and aromatic polyamide can be suitably used. .

基材3の厚さは、5〜100μmが好ましく、20μm〜50μmがより好ましい。工程シート1の軽量化の観点からは薄い方が好ましい。基材3の厚さが前記下限値以上であれば、ハンドリング性が良好である。   5-100 micrometers is preferable and, as for the thickness of the base material 3, 20 micrometers-50 micrometers are more preferable. From the viewpoint of weight reduction of the process sheet 1, a thinner one is preferable. If the thickness of the base material 3 is equal to or more than the lower limit value, the handling property is good.

(工程シートの製造方法)
工程シート1は、例えば、基材3上に、微粘着性樹脂と粒子9と有機溶剤とを含む凹凸層形成用の塗料を塗工し、乾燥させることにより製造することができる。
塗料は、必要に応じて、架橋剤、他の成分等をさらに含むことができる。
(Process sheet manufacturing method)
The process sheet 1 can be manufactured by, for example, applying a coating for forming an uneven layer containing a slightly tacky resin, particles 9 and an organic solvent on the substrate 3 and drying it.
The coating material can further contain a crosslinking agent, other components, and the like, if necessary.

微粘着性樹脂の種類や含有量、有機溶剤の種類や含有量、塗料の粘度等を調整することによって、粒子凝集体9Aの面積と独立した粒子9Bの面積との比や、粒子9が存在しない部分の面積の割合を調整できる。例えば、塗料粘度を高くすることで、粒子凝集体9Aの割合を多くすることができ、塗料粘度を低くすることで粒子凝集体9Aの割合を少なくすることができる。また、粒子凝集体9Aの割合を多くする場合は、粒子9の含有量を増やすことが効果的である。   By adjusting the type and content of the slightly adhesive resin, the type and content of the organic solvent, the viscosity of the paint, etc., the ratio of the area of the particle aggregate 9A to the area of the independent particle 9B and the presence of the particle 9 are present. The ratio of the area of the part not to be adjusted can be adjusted. For example, the ratio of the particle aggregate 9A can be increased by increasing the paint viscosity, and the ratio of the particle aggregate 9A can be decreased by decreasing the paint viscosity. Moreover, when increasing the ratio of the particle aggregate 9A, it is effective to increase the content of the particles 9.

基材3上に塗料を塗工する方法としては、通常の塗工方式や印刷方式が適用できる。具体的には、エアドクターコーティング、バーコーティング、ブレードコーティング、ナイフコーティング、リバースコーティング、トランスファロールコーティング、グラビアロールコーティング、キスコーティング、キャストコーティング、スプレーコーティング、スロットオリフィスコーティング、カレンダーコーティング、ダムコーティング、ディップコーティング、ダイコーティング等のコーティング法や、グラビア印刷等の凹版印刷法、スクリーン印刷等の孔版印刷法等の印刷法等が使用できる。   As a method of applying a paint on the substrate 3, a normal coating method or printing method can be applied. Specifically, air doctor coating, bar coating, blade coating, knife coating, reverse coating, transfer roll coating, gravure roll coating, kiss coating, cast coating, spray coating, slot orifice coating, calendar coating, dam coating, dip coating In addition, a coating method such as die coating, an intaglio printing method such as gravure printing, a printing method such as a stencil printing method such as screen printing, and the like can be used.

(工程シートの用途)
工程シート1は、以下の半導体装置の製造方法において、半導体装置製造用工程シートとして用いられる。
半導体装置の製造方法:半導体チップを搭載した基板を金型内に配置し、半導体装置製造用工程シートの一方の面を前記金型に、他方の面を前記基板にそれぞれ接触させ、その状態で前記半導体チップを樹脂(モールド樹脂)で封止する工程を含む半導体装置の製造方法。
(Use of process sheet)
The process sheet 1 is used as a process sheet for manufacturing a semiconductor device in the following method for manufacturing a semiconductor device.
Manufacturing method of semiconductor device: A substrate on which a semiconductor chip is mounted is placed in a mold, and one surface of a semiconductor device manufacturing process sheet is brought into contact with the mold, and the other surface is brought into contact with the substrate. A manufacturing method of a semiconductor device including a step of sealing the semiconductor chip with a resin (mold resin).

上記半導体装置の製造方法の一例を、図2を用いて説明する。
この製造方法では、まず、図2(a)に示すように、複数の半導体チップ11が搭載されたリードフレーム12を用意する。次いで、図2(b)に示すように、複数の半導体チップ11を各々、下部金型13の複数の成形用空間部14内に挿合させ、その後、下部金型13の上方に半導体装置製造用工程シート15及び上部金型16を順次位置させる。半導体装置製造用工程シート15は、下部金型13及び上部金型16の両側に配置された複数のリール17によって、成形のサイクル毎に供給巻返されるようになっている。次いで、図2(c)及び図2(d)に示したように、半導体装置製造用工程シート15がリードフレーム12の上面(半導体チップ11が搭載されている側と反対側)に密着するように上部金型16と下部金型13とを所定圧力でクランプさせる。次いで、溶融したモールド樹脂を各成形用空間部14内に注入し、所定時間硬化させて、各成形用空間部14当り1個のパッケージ18を成形する。次いで、図2(e)に示すように、パッケージ18が形成されたリードフレーム12を上部金型16および下部金型13から離型する。その後、複数の半導体チップ11が分割されるようにリードフレーム12を切断することで、複数の半導体装置が得られる。
An example of the method for manufacturing the semiconductor device will be described with reference to FIG.
In this manufacturing method, first, as shown in FIG. 2A, a lead frame 12 on which a plurality of semiconductor chips 11 are mounted is prepared. Next, as shown in FIG. 2B, the plurality of semiconductor chips 11 are respectively inserted into the plurality of molding spaces 14 of the lower mold 13, and then the semiconductor device is manufactured above the lower mold 13. The process sheet 15 and the upper mold 16 are sequentially positioned. The semiconductor device manufacturing process sheet 15 is supplied and rewound for each molding cycle by a plurality of reels 17 arranged on both sides of the lower mold 13 and the upper mold 16. Next, as shown in FIGS. 2C and 2D, the semiconductor device manufacturing process sheet 15 is in close contact with the upper surface of the lead frame 12 (the side opposite to the side on which the semiconductor chip 11 is mounted). The upper mold 16 and the lower mold 13 are clamped at a predetermined pressure. Next, the molten mold resin is poured into each molding space 14 and cured for a predetermined time to mold one package 18 for each molding space 14. Next, as shown in FIG. 2 (e), the lead frame 12 in which the package 18 is formed is released from the upper mold 16 and the lower mold 13. Thereafter, the lead frame 12 is cut so that the plurality of semiconductor chips 11 are divided, whereby a plurality of semiconductor devices are obtained.

本実施形態の工程シート1は、上記製造方法の半導体装置製造用工程シート15として用いることができる。この場合、工程シート1は、凹凸層5側の表面をリードフレーム12側に向けて配置される。   The process sheet 1 of the present embodiment can be used as the process sheet 15 for manufacturing a semiconductor device in the above manufacturing method. In this case, the process sheet 1 is arranged with the surface on the uneven layer 5 side facing the lead frame 12 side.

以上、本発明の工程シートについて、実施形態を示して説明したが、本発明は上記実施形態に限定されない。上記実施形態における各構成及びそれらの組み合わせ等は一例であり、本発明の趣旨を逸脱しない範囲内で、構成の付加、省略、置換、およびその他の変更が可能である。   As mentioned above, although the process sheet of this invention was shown and demonstrated, this invention is not limited to the said embodiment. Each configuration in the above embodiment, a combination thereof, and the like are examples, and the addition, omission, replacement, and other modifications of the configuration can be made without departing from the spirit of the present invention.

例えば、本発明の工程シートにおいては、基材と凹凸層とを十分に接着するため、基材と凹凸層との間に易接着層を有してもよい。
易接着層の材料としては、ポリエステル樹脂、エポキシ樹脂、アルキッド樹脂、アクリル樹脂、尿素樹脂、ウレタン樹脂等を好適に用いることができる。特に、接着性の点から、ポリエステル樹脂、アクリル樹脂、ウレタン樹脂から選ばれる少なくとも1種の樹脂を用いることがより好ましい。ポリエステル樹脂とアクリル樹脂、ポリエステル樹脂とウレタン樹脂、アクリル樹脂とウレタン樹脂を組み合わせて用いてもよい。
For example, in the process sheet | seat of this invention, in order to adhere | attach a base material and an uneven | corrugated layer fully, you may have an easily bonding layer between a base material and an uneven | corrugated layer.
As the material for the easy adhesion layer, polyester resin, epoxy resin, alkyd resin, acrylic resin, urea resin, urethane resin, or the like can be suitably used. In particular, it is more preferable to use at least one resin selected from polyester resins, acrylic resins, and urethane resins from the viewpoint of adhesiveness. A combination of polyester resin and acrylic resin, polyester resin and urethane resin, or acrylic resin and urethane resin may be used.

本発明の工程シートが用いられる半導体装置の製造方法は、図2に示すものに限定されない。
例えば、半導体チップを搭載する基板はリードフレーム12に限定されず、銅張積層板等であってもよい。
The manufacturing method of the semiconductor device using the process sheet of the present invention is not limited to that shown in FIG.
For example, the substrate on which the semiconductor chip is mounted is not limited to the lead frame 12 and may be a copper clad laminate or the like.

以下、実施例を示して本発明を詳細に説明する。ただし、本発明は以下の記載によって限定されるものではない。   Hereinafter, the present invention will be described in detail with reference to examples. However, the present invention is not limited by the following description.

(実施例1)
下記配合からなる原料を混合し、凹凸層形成用の塗料を調製した。得られた塗料を、表面に易接着層を備えるポリエチレンテレフタレート製の基材(商品名:A4300、東洋紡社製、厚さ:38μm)上に、乾燥後の厚さが12μmとなるように塗工し、100℃で2分間乾燥して溶剤を揮発させて凹凸層を形成した。これにより半導体装置製造用工程シートを得た。この半導体装置製造用工程シートの凹凸層側の表面のRaは1.1μmであった。
[配合]
・微粘着性樹脂(商品名:コーポニール N−4901、日本合成化学工業社製、アルキル(メタ)アクリレート樹脂) 100質量部。
・球形の有機微粒子(商品名:テクポリマー SSX−110、積水化成社製、アクリル樹脂、平均一次粒子径10μm) 11質量部。
・エポキシ系架橋剤(商品名:TETRAD−C、三菱ガス化学社製) 4.5質量部。
・酸化防止剤 1質量部。
・メチルエチルケトン 10質量部。
Example 1
The raw material which consists of the following mixing | blending was mixed, and the coating material for uneven | corrugated layer formation was prepared. The obtained paint is coated on a polyethylene terephthalate base material (trade name: A4300, manufactured by Toyobo Co., Ltd., thickness: 38 μm) having an easy-adhesion layer on the surface so that the thickness after drying is 12 μm. Then, it was dried at 100 ° C. for 2 minutes to volatilize the solvent to form an uneven layer. Thereby, a process sheet for manufacturing a semiconductor device was obtained. The Ra of the surface on the uneven layer side of this process sheet for manufacturing a semiconductor device was 1.1 μm.
[Combination]
-Slightly adhesive resin (trade name: Coponil N-4901, manufactured by Nippon Synthetic Chemical Industry Co., Ltd., alkyl (meth) acrylate resin) 100 parts by mass.
-Spherical organic fine particles (trade name: Techpolymer SSX-110, manufactured by Sekisui Chemical Co., Ltd., acrylic resin, average primary particle size 10 μm) 11 parts by mass
-Epoxy crosslinking agent (trade name: TETRAD-C, manufactured by Mitsubishi Gas Chemical Company) 4.5 parts by mass.
-1 part by weight of antioxidant.
-Methyl ethyl ketone 10 mass parts.

デジタルマイクロスコープ(VHX−500、KEYENCE社製)にて、上記半導体装置製造用工程シートにおける凹凸層側の面の画像(500μm×400μm、倍率1200倍)を得た。次にこの画像を電子化し、三谷商事株式会社製の画像解析ソフト(Wim ROOF)に取り込み、粒子凝集体の面積と、独立した粒子の面積を計測した。
図3は、上記で得た画像について、独立した粒子の面積を計測した際の画像であり、図4は、上記で得た画像について、粒子凝集体の面積を計測した際の画像であり、いずれも同じ画像に基づくものである。図3においては、画像解析によって独立した粒子のみを囲みで示し、その面積を「計測結果」として表に数値化している。図4においては、画像解析によって粒子凝集体のみを囲みで示し、その面積を「計測結果」として表に数値化している。
上記の計測結果から計算したところ、粒子凝集体の面積と独立した粒子の面積との比は4.8:1であり、粒子の存在していない面積は全体の74%であった。
With a digital microscope (VHX-500, manufactured by KEYENCE Inc.), an image (500 μm × 400 μm, magnification of 1200 times) of the surface on the uneven layer side in the process sheet for manufacturing a semiconductor device was obtained. Next, this image was digitized and incorporated into image analysis software (Wim ROOF) manufactured by Mitani Corporation, and the area of the particle aggregate and the area of the independent particle were measured.
FIG. 3 is an image when measuring the area of independent particles for the image obtained above, and FIG. 4 is an image when measuring the area of particle aggregates for the image obtained above, Both are based on the same image. In FIG. 3, only independent particles are shown by surroundings by image analysis, and the area is numerically expressed as a “measurement result” in a table. In FIG. 4, only the particle aggregate is shown by surrounding by image analysis, and the area is numerically expressed as a “measurement result” in a table.
When calculated from the above measurement results, the ratio of the area of the particle aggregate to the area of the independent particles was 4.8: 1, and the area where no particles were present was 74% of the total.

(比較例1)
実施例1において、球形の有機微粒子の含有量を3質量部に変更し、メチルエチルケトンの含有量を20質量部に変更した以外は実施例1と同様にして、半導体装置製造用工程シートを得た。この半導体装置製造用工程シートの凹凸層側の表面のRaは0.2μmであった。
デジタルマイクロスコープ(VHX−500、KEYENCE社製)にて、上記半導体装置製造用工程シートにおける凹凸層側の面の画像(500μm×400μm、倍率1200倍)を得た。次にこの画像を電子化し、三谷商事株式会社製の画像解析ソフト(Wim ROOF)に取り込み、粒子凝集体の面積と、独立した粒子の面積を計測した。
図5は、上記で得た画像について、独立した粒子の面積を計測した際の画像であり、図6は、上記で得た画像について、粒子凝集体の面積を計測した際の画像であり、いずれも同じ画像に基づくものである。図5においては、画像解析によって独立した粒子のみを囲みで示し、その面積を「計測結果」として表に数値化している。図6においては、画像解析によって粒子凝集体のみを囲みで示し、その面積を「計測結果」として表に数値化している。
上記の計測結果から計算したところ、粒子凝集体の面積と独立した粒子の面積との比は1:6.2であり、粒子の存在していない面積は全体の92%であった。
(Comparative Example 1)
In Example 1, a process sheet for manufacturing a semiconductor device was obtained in the same manner as in Example 1 except that the content of the spherical organic fine particles was changed to 3 parts by mass and the content of methyl ethyl ketone was changed to 20 parts by mass. . Ra of the surface on the uneven layer side of this process sheet for manufacturing a semiconductor device was 0.2 μm.
With a digital microscope (VHX-500, manufactured by KEYENCE Inc.), an image (500 μm × 400 μm, magnification of 1200 times) of the surface on the uneven layer side in the process sheet for manufacturing a semiconductor device was obtained. Next, this image was digitized and incorporated into image analysis software (Wim ROOF) manufactured by Mitani Corporation, and the area of the particle aggregate and the area of the independent particle were measured.
FIG. 5 is an image when measuring the area of independent particles for the image obtained above, and FIG. 6 is an image when measuring the area of particle aggregates for the image obtained above, Both are based on the same image. In FIG. 5, only independent particles are shown by surroundings by image analysis, and the area is numerically expressed as a “measurement result” in a table. In FIG. 6, only particle aggregates are shown by surroundings by image analysis, and the area is numerically expressed as a “measurement result” in a table.
When calculated from the above measurement results, the ratio of the area of the particle aggregate to the area of the independent particles was 1: 6.2, and the area where no particles were present was 92% of the total.

(評価)
前記図2の(a)〜(e)に示す手順で、上記の実施例1または比較例1の半導体装置製造用工程シートを用いて、モールド成形を行った。モールドプレス機は、アピックヤマダ製 G−Line manual pressを用いた。成形条件は、金型温度は175℃、プレス時間は120秒、クランプ力は30t、モールド樹脂はエポキシ樹脂、リードフレームは銅製で160個の半導体装置を得ることができるものを使用し、半導体チップはダミーのものを用いた。
パッケージが形成されたリードフレームを上部金型および下部金型から離型した後、半導体装置製造用工程シートに接触していた面(リードフレーム面)を観察し、160個の半導体装置のうち、リードフレーム面にバリが発生していた半導体装置の数を数えた。
その後、バリが発生していた半導体装置について、薬液(塩化第二鉄溶液)を浸透させたウェスでリードフレーム面を3往復させた。このとき、バリが除去されてリードフレームの端子を露出することができた半導体装置の個数を数えた。結果を表1に示す。
(Evaluation)
Molding was performed by using the process sheet for manufacturing a semiconductor device of Example 1 or Comparative Example 1 according to the procedure shown in FIGS. As the mold press, G-Line manual press manufactured by Apic Yamada was used. Molding conditions are as follows: mold temperature is 175 ° C., press time is 120 seconds, clamping force is 30 tons, mold resin is epoxy resin, lead frame is made of copper, and 160 semiconductor devices can be obtained. Used a dummy.
After the lead frame on which the package is formed is released from the upper mold and the lower mold, the surface (lead frame surface) that is in contact with the semiconductor device manufacturing process sheet is observed, and among the 160 semiconductor devices, The number of semiconductor devices in which burrs had occurred on the lead frame surface was counted.
Thereafter, the lead frame surface was reciprocated three times with a waste infiltrated with a chemical solution (ferric chloride solution) for the semiconductor device in which burrs were generated. At this time, the number of semiconductor devices in which the burrs were removed and the terminals of the lead frame could be exposed was counted. The results are shown in Table 1.

上記結果から明らかなように、実施例1の半導体装置製造用工程シートを用いて製造された半導体装置は、薬液を浸透させたウエスでリードフレーム面を3往復させたときに、発生したバリを全ての半導体装置で除去することができた。つまり、全ての半導体装置のリードフレームの端子を露出することができた。また、バリが発生していた半導体装置の個数も充分に少なかった。
一方、比較例1の半導体装置製造用工程シートを用いて製造された半導体装置は、薬液を浸透させたウエスでリードフレーム面を3往復させたときに、発生したバリを一部の半導体装置で除去することができなかった。つまり、全ての半導体装置のリードフレームの端子を露出することができなかった。
この結果から、本発明の半導体装置製造用工程シートを用いて製造された半導体装置に発生したバリは短時間の間に容易に除去することができることが確認された。
また、一般に、凹凸層側の表面のRaが大きいとバリが発生しやすいと考えられるが、実施例1の半導体装置製造用工程シートにあっては、比較例1の半導体装置製造用工程シートに比べて凹凸層側の表面のRaが大きいにもかかわらず、バリが発生していた半導体装置の個数が比較例1と同じであった。これらの結果から、本発明の半導体装置製造用工程シートにあっては、樹脂漏れの低減と、洗浄効率の向上とを両立できることが確認された。
As is apparent from the above results, the semiconductor device manufactured using the semiconductor device manufacturing process sheet of Example 1 was free from the burrs that occurred when the lead frame surface was reciprocated three times with a waste infiltrated with a chemical solution. All semiconductor devices could be removed. That is, the lead frame terminals of all the semiconductor devices could be exposed. Further, the number of semiconductor devices in which burrs were generated was sufficiently small.
On the other hand, in the semiconductor device manufactured using the semiconductor device manufacturing process sheet of Comparative Example 1, when the lead frame surface was reciprocated three times with the waste infiltrated with the chemical solution, the generated burrs were observed in some semiconductor devices. It could not be removed. That is, the lead frame terminals of all the semiconductor devices could not be exposed.
From this result, it was confirmed that the burr | flash which generate | occur | produced in the semiconductor device manufactured using the process sheet for semiconductor device manufacture of this invention can be easily removed in a short time.
Further, in general, it is considered that burrs are likely to occur when the Ra on the surface of the uneven layer side is large. Compared with Comparative Example 1, the number of semiconductor devices in which burrs occurred despite the large Ra on the surface on the uneven layer side. From these results, it was confirmed that in the process sheet for manufacturing a semiconductor device of the present invention, it is possible to achieve both reduction in resin leakage and improvement in cleaning efficiency.

1 半導体装置製造用工程シート
3 基材
5 凹凸層
7 バインダー
9 粒子
9A 粒子凝集体
9B 独立した粒子
11 半導体チップ
12 リードフレーム(基板)
13 下部金型
14 成形用空間部
15 半導体装置製造用工程シート
16 上部金型
17 リール
18 パッケージ
DESCRIPTION OF SYMBOLS 1 Process sheet for semiconductor device manufacture 3 Base material 5 Uneven layer 7 Binder 9 Particle 9A Particle aggregate 9B Independent particle 11 Semiconductor chip 12 Lead frame (substrate)
Reference Signs List 13 Lower mold 14 Molding space 15 Semiconductor device manufacturing process sheet 16 Upper mold 17 Reel 18 Package

Claims (2)

半導体チップを搭載した基板を金型内に配置し、半導体装置製造用工程シートの一方の面を前記金型に、他方の面を前記基板にそれぞれ接触させ、その状態で前記半導体チップを樹脂で封止する工程を含む半導体装置の製造方法における前記半導体装置製造用工程シートであって、
基材と、前記半導体チップを封止する際に前記基板と接触する凹凸層と、を備え、
前記凹凸層が、粒子を含有し、
前記凹凸層を、厚さ方向に沿った方向から観察したときに、複数の粒子が凝集した粒子凝集体の面積と、独立した粒子の面積との比が、1:5〜10:1であることを特徴とする半導体装置製造用工程シート。
A substrate on which a semiconductor chip is mounted is placed in a mold, one surface of a semiconductor device manufacturing process sheet is brought into contact with the mold, and the other surface is brought into contact with the substrate. In this state, the semiconductor chip is made of resin. The process sheet for manufacturing a semiconductor device in a method for manufacturing a semiconductor device including a step of sealing,
A substrate, and an uneven layer that comes into contact with the substrate when sealing the semiconductor chip,
The uneven layer contains particles,
When the uneven layer is observed from the direction along the thickness direction, the ratio of the area of the particle aggregate in which a plurality of particles aggregate to the area of the independent particles is 1: 5 to 10: 1. A process sheet for manufacturing a semiconductor device.
前記凹凸層を、厚さ方向に沿った方向から観察したときに、粒子が存在していない面積が、全体の面積の95%以下である、請求項1に記載の半導体装置製造用工程シート。   2. The process sheet for manufacturing a semiconductor device according to claim 1, wherein when the uneven layer is observed from a direction along the thickness direction, an area where particles are not present is 95% or less of the entire area.
JP2015070254A 2015-03-30 2015-03-30 Process sheet for semiconductor device manufacturing Active JP6449084B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015070254A JP6449084B2 (en) 2015-03-30 2015-03-30 Process sheet for semiconductor device manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015070254A JP6449084B2 (en) 2015-03-30 2015-03-30 Process sheet for semiconductor device manufacturing

Publications (2)

Publication Number Publication Date
JP2016192433A true JP2016192433A (en) 2016-11-10
JP6449084B2 JP6449084B2 (en) 2019-01-09

Family

ID=57245792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015070254A Active JP6449084B2 (en) 2015-03-30 2015-03-30 Process sheet for semiconductor device manufacturing

Country Status (1)

Country Link
JP (1) JP6449084B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985391A (en) * 1996-08-12 1999-11-16 Huntsman Packaging Corporation Carrier release sheet for molding compound
JP2002359259A (en) * 2001-06-01 2002-12-13 Hitachi Chem Co Ltd Release sheet for semiconductor mold
JP2004200467A (en) * 2002-12-19 2004-07-15 Hitachi Chem Co Ltd Release sheet for semiconductor mould
JP2007152761A (en) * 2005-12-06 2007-06-21 Toray Ind Inc Polyphenylene sulfide composite film
JP2008233870A (en) * 2007-02-21 2008-10-02 Sony Corp Anti-glare film and method of manufacturing the same, and display device
JP2014212239A (en) * 2013-04-19 2014-11-13 株式会社巴川製紙所 Release sheet for molding

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985391A (en) * 1996-08-12 1999-11-16 Huntsman Packaging Corporation Carrier release sheet for molding compound
JP2002359259A (en) * 2001-06-01 2002-12-13 Hitachi Chem Co Ltd Release sheet for semiconductor mold
JP2004200467A (en) * 2002-12-19 2004-07-15 Hitachi Chem Co Ltd Release sheet for semiconductor mould
JP2007152761A (en) * 2005-12-06 2007-06-21 Toray Ind Inc Polyphenylene sulfide composite film
JP2008233870A (en) * 2007-02-21 2008-10-02 Sony Corp Anti-glare film and method of manufacturing the same, and display device
JP2014212239A (en) * 2013-04-19 2014-11-13 株式会社巴川製紙所 Release sheet for molding

Also Published As

Publication number Publication date
JP6449084B2 (en) 2019-01-09

Similar Documents

Publication Publication Date Title
JP6204051B2 (en) Mold release sheet
TWI684633B (en) Adhesive sheet
CN1993193B (en) Work subject material, surface protection sheet and method of working
TW201100509A (en) Adhesive agent, adhesive sheet and production method of electronic component
JP2011148943A (en) Protective sheet and use thereof
TWI704206B (en) Masking pressure-sensitive adhesive tape
WO2017038921A1 (en) Adhesive sheet
JP6512899B2 (en) Process sheet for semiconductor device manufacturing
WO2015133274A1 (en) Multilayer heat-conductive sheet, and manufacturing method for multilayer heat-conductive sheet
KR20110099106A (en) Electronic component manufacturing method
JP5191220B2 (en) Release sheet and release sheet laminate
JP6449084B2 (en) Process sheet for semiconductor device manufacturing
CN103725214B (en) Laminated body
JP6223155B2 (en) Adhesive layer coating composition, semiconductor adhesive film and method for producing the same, and method for producing a semiconductor device using the same
TWI660840B (en) Adhesive sheet
JP5343502B2 (en) Self-adhesive film and method for producing the same
TW201731671A (en) Adhesive sheet and method for producing adhesive sheet
JP6109152B2 (en) Easy peelable adhesive film and metal plate processing method
JP4454805B2 (en) Protective film and conductive foil laminate
TW202112997A (en) Method for manufacturing semiconductor device, method for selecting adhesive layer, and dicing die bonding integrated film and method for manufacturing same
TWI719057B (en) Adhesive sheet and manufacturing method of adhesive sheet
WO2012099159A1 (en) Heat-resistant adhesive tape for semiconductor package manufacturing step
TWI667316B (en) Adhesive sheet
WO2017057408A1 (en) Adhesive sheet and method for producing adhesive sheet
TWI815903B (en) Manufacturing method of adhesive sheet

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181205

R150 Certificate of patent or registration of utility model

Ref document number: 6449084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250