JP2016178296A - 非平面チップの組立品 - Google Patents

非平面チップの組立品 Download PDF

Info

Publication number
JP2016178296A
JP2016178296A JP2016051907A JP2016051907A JP2016178296A JP 2016178296 A JP2016178296 A JP 2016178296A JP 2016051907 A JP2016051907 A JP 2016051907A JP 2016051907 A JP2016051907 A JP 2016051907A JP 2016178296 A JP2016178296 A JP 2016178296A
Authority
JP
Japan
Prior art keywords
flexible
chip
flexible structure
curved
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016051907A
Other languages
English (en)
Other versions
JP6307543B2 (ja
Inventor
ファン、ロン−シェン
Long-Sheng Fan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iridium Medical Technology Co Ltd
Original Assignee
Iridium Medical Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/102,596 external-priority patent/US20120109255A1/en
Priority claimed from US13/282,423 external-priority patent/US9114004B2/en
Priority claimed from US13/282,422 external-priority patent/US8530265B2/en
Priority claimed from US13/300,548 external-priority patent/US9155881B2/en
Priority claimed from US13/300,547 external-priority patent/US8613135B2/en
Application filed by Iridium Medical Technology Co Ltd filed Critical Iridium Medical Technology Co Ltd
Publication of JP2016178296A publication Critical patent/JP2016178296A/ja
Application granted granted Critical
Publication of JP6307543B2 publication Critical patent/JP6307543B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F2/00—Filters implantable into blood vessels; Prostheses, i.e. artificial substitutes or replacements for parts of the body; Appliances for connecting them with the body; Devices providing patency to, or preventing collapsing of, tubular structures of the body, e.g. stents
    • A61F2/02—Prostheses implantable into the body
    • A61F2/14—Eye parts, e.g. lenses, corneal implants; Implanting instruments specially adapted therefor; Artificial eyes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/02—Details
    • A61N1/04—Electrodes
    • A61N1/05—Electrodes for implantation or insertion into the body, e.g. heart electrode
    • A61N1/0526—Head electrodes
    • A61N1/0543—Retinal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Veterinary Medicine (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Ophthalmology & Optometry (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Electromagnetism (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Transplantation (AREA)
  • Vascular Medicine (AREA)
  • Micromachines (AREA)
  • Prostheses (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】湾曲チップベースの非平面デバイスの組立方法及び組立用装置を記載する。
【解決手段】溝穴が、チップに縦方向の開口部として作成され、曲げ応力を減少させて、前記チップの許容し得る変形度を高める。前記チップは、前記溝穴を介して前記許容し得る変形度内で所望の形に変形され、前記チップの少なくとも一部に拘束の保持を与え、前記チップを前記所望の変形に応じて湾曲させたままにする。また、可撓性構造とそれに結合する少なくとも１つの固定構造を備える非平面（ｎｏｎ−ｐｌａｎｎｅｒ）集積回路デバイスも記載される。前記可撓性構造は、所望の形に湾曲される。複数の接触領域が、前記可撓性構造に備えられる。回路が、前記可撓性構造に組み込まれて処理操作を行う。
【選択図】図３Ａ

Description

本発明は、マイクロデバイス、より具体的には三次元湾曲可撓性デバイスチップの組立品に関する。
集積電子回路（ＩＣ）産業は、「平面」技術に依存しており、フォトリソグラフィーの形状の制限を低減し、ムーアの法則に従って進歩している。なぜなら、フォトリソグラフィーのより細かな特徴を明確にするために開口数が増加すると、焦点深度が低下するためである。しかし、そのような平面技術に基づく平面のデバイス表面によって、当該デバイス間の、あるいは１つの外部システム又は複数の外部システムとの相互作用及び／又は相互接続の配置は制限されるかもしれない。
従って、従来の平面技術では、デバイス間の又は複数の外部システムとの相互作用の複雑さを最小限にする非平面配置を有するデバイスを提供することができないかもしれない。
一実施形態において、半導体チップ（又は、チップ積層物）の非平面の曲面パッチのような非平面（例、準球状の）構造の組立方法は、チップを小さく変形させるために、薄チップの半導体薄基板の片側（又は、両側）に応力膜を堆積させる工程を含み得る。応力膜は、制御された形状に小さく変形するために、応力膜を（例えば、フォトリソグラフィーやエッチング、又はリフトオフ処理を用いて）パターニングして堆積させ得る。あるいは、溝穴を薄チップ上に作成し得、応力膜を堆積させてチップを大きく変形させることができ得る。
別の実施形態において、「溝穴」を薄チップ上に作成し得、チップを拘束要素の分離片（例えば、リング形状のパッチ又はその他のチップ）と結合させて、チップを大きく変形させることができ得る。「溝穴」は、チップ内のある位置からチップエッジまで延び、幅が変化するように、連続的に開口することで形成することができる。それによって、局部構造の直線的又は湾曲された新たなエッジや側壁が形成され、局部構造が曲げ応力又は変形応力下にある場合にある程度の横変位をすることができる。結合は、溝穴（チップを備える）を跨ぐ要素の結合片間を、機械的に拘束すること及び任意に電気的接続を与えることであり得る。応力膜を有する溝穴と拘束要素を組み合わせることによって、チップの湾曲面を形成することができる。溝穴が穿孔された２つ以上のチップ片は、結合して、相互の又は多数の拘束を有し、適所に湾曲片を保持し得る。ある実施形態において、このように形成された湾曲構造は、ブレイン・マシン・インターフェース（例、網膜の人工補てつ）、又は信号処理ユニットの３Ｄ（三次元）相互接続の新規なアーキテクチャに適し得る。
本発明の実施形態は、湾曲チップベースの非平面デバイスの組立方法及び組立用装置を含む。溝穴を、前記チップに長手方向の開口部として形成し、曲げ応力を減少させて前記チップの許容し得る変形度を高め得る。前記チップを、前記溝穴を介して前記許容し得る変形度内で所望の変形に変形させ得る。拘束の保持を前記チップの少なくとも一部に与え、前記チップを前記所望の変形に応じて湾曲させたままにし得る。
別の実施形態において、湾曲チップは、多重チップを含むことができる。一方のチップ（例、チップのうちの第一チップ）を、所望の変形に湾曲させ得る。他方のチップ（例、チップのうちの第二チップ）を変形させて、第一チップの所望の変形に合致させ得る。前記変形させたチップを、一方のチップの連続片が他方のチップの溝穴を跨ぐように、互いに結合して、これらのチップ間の拘束を保持し、これらのチップを前記所望の変形に湾曲させたままにし得る。
更なる別の実施形態において、非平面湾曲チップ用組立装置は、一連の圧力ユニット、ホルダーユニット、及び制御ユニットを備え得る。前記圧力ユニットは、所望の湾曲に応じて湾曲された第一面を有し得る。前記ホルダーユニットは、前記所望の湾曲に合致するよう湾曲された第二面を有し得る。前記制御ユニットは、前記圧力ユニットと前記ホルダーユニットの動作を制御し得る。前記圧力ユニットは、前記第一面上で前記所望の湾曲に前記チップを変形させるよう構成され得る。前記ホルダーユニットは、前記第二面上で前記所望の湾曲に応じて固定構造を変形させるよう構成され得る。前記制御ユニットは、前記圧力ユニットと前記ホルダーユニットによって、前記圧力ユニットの動作を介して前記第一面と前記第二面との間で前記チップを前記固定構造に結合させるよう構成され得る。前記結合によって前記チップと前記固定構造の拘束を保持して、湾曲させたままにし得る。
本発明の別の実施形態は、可撓性構造及び前記可撓性構造に結合する少なくとも１つの固定構造を備える、非平面（ｎｏｎ−ｐｌａｎｎｅｒ）集積回路デバイスを含む。前記可撓性構造は、所望の変形に湾曲され得る。複数の接触領域が、前記可撓性構造に備えられ得る。回路が、前記可撓性構造に組み込まれて、処理操作を行い得る。一実施形態において、前記固定構造は、前記接触領域を介して前記可撓性構造に結合し、前記可撓性構造を湾曲させたままにし得る拘束を保持し得る。
別の実施形態において、三次元形状面を有する三次元集積回路デバイスは、複数の可撓性チップ及び複数の結合を備え得る。可撓性チップの各々が、前記三次元形状面に合致するよう湾曲され得る。前記可撓性チップのうち少なくとも２つは、互いに対向する、前記デバイス内部に障害物がない構成であり得る。前記可撓性チップは、前記結合パッドを介して互いに結合し得る。可撓性チップの各々が、２つ以上の結合パッドを介して前記可撓性チップのうちの少なくとも１つの分離チップと結合し、相互の拘束を保持して、前記結合する可撓性チップを湾曲させたままにし得る。一実施形態において、前記デバイスは、互いに対向する可撓性チップ間に接続経路を備えて、互いに対向する可撓性チップ間を直接連絡させ得る。前記結合パッドと前記接続経路は、前記可撓性チップ間の接続を構成して、処理操作を行わせ得る。
更なる別の実施形態において、移植用可撓性デバイスは、光を受ける複数の光センサー、複数の微小電極、及び前記光センサーと前記微小電極に連結する回路を備え得る。前記回路が、前記微小電極を駆動させて神経細胞を刺激し前記光センサーによって捕えられた前記光を視覚認知することを可能にし得る。前記デバイスは、可撓性材料に開口部を形成する溝穴を有する可撓性材料からなり得る。前記溝穴によって、前記デバイスをヒトの眼球の形状に合致する所望の変形に湾曲させて、前記刺激に関する前記神経細胞にごく近接するように前記微小電極を位置決めすることを可能にし得る。
本発明のその他の特徴は、添付の図面、及び以下の詳細な説明に示す。
可撓性チップの非平面組立品の例示的な実施形態を示す模式図。 可撓性チップの非平面組立品の例示的な実施形態を示す模式図。 可撓性チップの非平面組立品の例示的な実施形態を示す模式図。 可撓性チップの非平面組立品の例示的な実施形態を示す模式図。 本明細書に記載の実施形態に係る応力薄膜が堆積した可撓性構造の断面を示すブロック図。 本明細書に記載の実施形態に係る波状様式に変形された非平面デバイスを示す模式図。 本明細書に記載の実施形態に係る溝穴に基づく例示的な非平面チップを示す模式図。 本明細書に記載の実施形態に係る溝穴に基づく例示的な非平面チップを示す模式図。 本明細書に記載の実施形態に係る溝穴に基づく例示的な非平面チップを示す模式図。 可撓線で組み立てられた薄チップの例示的な実施形態を示す模式図。 可撓線で組み立てられた薄チップの例示的な実施形態を示す模式図。 非平面可撓性デバイスの組立処理の例示的な手順を示すブロック図。 非平面可撓性デバイスの組立処理の例示的な手順を示すブロック図。 非平面可撓性デバイスの組立処理の例示的な手順を示すブロック図。 非平面可撓性デバイスの組立処理の例示的な手順を示すブロック図。 非平面可撓性デバイスの組立処理の例示的な手順を示すブロック図。 非平面可撓性デバイスの組立処理の例示的な手順を示すブロック図。 相互に拘束された非平面チップの例示的な実施形態を示す模式図。 相互に拘束された非平面チップの例示的な実施形態を示す模式図。 結合パッドを有する組立品の例示的な上面図及び断面図を示す模式図。 結合パッドを有する組立品の例示的な上面図及び断面図を示す模式図。 本明細書に記載の一実施形態における、薄いダイス／ウエハーの湾曲積層物を組み立てるための例示的な手順を示すブロック図。 本明細書に記載の一実施形態における、薄いダイス／ウエハーの湾曲積層物を組み立てるための例示的な手順を示すブロック図。 本明細書に記載の一実施形態における、薄いダイス／ウエハーの湾曲積層物を組み立てるための例示的な手順を示すブロック図。
本発明は例を挙げて説明されるが、添付の図面の図に限定されるものではない。当該図面において、同様の符号は同様の要素を示す。
網膜チップ組立処理又は（集積）半導体チップの非平面（例、準球状）曲面パッチ及び組立方法が、本明細書に記載される。以下の明細書中、多くの具体的な詳細が本発明の実施形態の説明を通して記載され提供される。しかし、これらの具体的な詳細が記載されていなくても本発明の実施形態を実施し得ることは、当業者には明らかであろう。その他の事実としては、周知の構成要素、構造及び技術は、本明細書を理解し難くしないため、詳細には示されない。
本明細書中、「一実施形態」又は「実施形態」という記載は、当該実施形態に関連して記載された特定の特徴、構造、又は特性が、本発明の少なくとも１つの実施形態に包含され得ることを意味する。本明細書中様々なところに記載される「一実施形態において」という語句は、必ずしも全て同一の実施形態に言及している必要はない。
一実施形態において、集積能動デバイス、トランジスタ回路、トランスデューサー、又はマイクロシステムが非平面の表面を有することの利点は、これらのデバイスやサブシステム間の相互作用・相互接続、あるいは１つの外部システム又は複数の外部システムとの相互作用・相互接続の配置を変更することにある。非平面の形状又は配置を有する集積デバイスによって、新規の計算アーキテクチャが可能となり得る（例えば、ボール形状の配置は、表面上の計算要素間の相互作用、連絡、及び相互接続、並びに球状内の連絡／相互作用リンクを最適化する、３Ｄの「円卓会議」である）。それによって、電子工学又は光工学と生物学的な神経系とを結び付ける新規方法が一般に可能となる（例えば、ブレイン・マシン・インターフェース（ＢＭＩ）において、準球状面がよく見られる）。
例えば、人工網膜の場合、ヒトの眼球の裏の人工補てつデバイスと網膜との間のインターフェースは、曲率半径が〜１２．５ｍｍの準球状面である。眼球を通じて相互接続することの複雑さを最小限にするためには、接している微小電極と電気回路を共に網膜神経の表面にごく近接するように配置することが望ましい。本開示によって、通常固い半導体電子機器を非平面（本明細書では、準球状の）形状に形成する方法が示される。
図１Ａ〜１Ｄは、可撓性チップの非平面組立品の例示的な実施形態を示す模式図である。図１Ａの組立品１００Ａは、眼球中の網膜の形状に合致する準球状の形状の人工網膜の人工補てつデバイスを示し、当該デバイスは網膜神経の表面にごく近接するように位置決めすることができ得る。このような形状の合致によって、必要とされる神経の電気励起閾値を低下させ、デバイス（例、電極を介する）と網膜神経との間のインターフェースの精度を高め得る。
一実施形態において、組立品１００Ａは、光センサー、電極、駆動回路等を有する可撓性チップ１０３を備え得る。可撓性チップ１０３は、機械的に拘束されて、固定構造１０１を介して所望の形状又は変形に湾曲され得る。例えば、固定構造１０１は、所望の湾曲に成形又は変形された可撓性高分子材料を含み得る。可撓性チップ１０３は、固定構造１０１に結合又は固定されて、所望の形状に湾曲されたままにし得る。
次に図１Ｂを検討すると、組立品１００Ｂは、多層の可撓性チップを備える、比較的球状の形状の組立品であり得る。例えば、可撓性チップ１０７及び１０９は、変形されて、チップ１０７及び１０９の表面要素間の連絡を促進し得る。チップ１０７及び１０９は、互いに対向するように位置決め又は構成されて、光ビーム、配線又はその他の適用可能な接続のいずれかを用いて、連絡路（例、連絡路１１１）を確立し得る。ある実施形態において、同一方向に面する異なる湾曲チップ（例、チップ（ｓｈｉｐｓ）１０５及び１０７）間の連絡路は、シリコン貫通ビアに基づき得る。シリコン貫通ビアは、その薄シリコン基板を通じて、薄ＩＣチップの（例えば、前側から）後側へ、薄ＩＣチップのいくつかのパッドを運び得る。その結果、多重チップを共に積層し結合することができる。多重チップ（例えば、固定構造１０５、及び可撓性チップ１０７）は、これらのチップ間の相互の拘束に基づき、組立品１００Ｂ中で湾曲されたままにし得る。
組立品１００Ｂの非平面配置によって、接続又は他の適用可能な非平面（ｎｏｎ−ｐｌａｎｎｅｒ）形状の特徴に基づく計算アーキテクチャが可能となり得る。例えば、球状組立品におけるボール形状の配置は、球状組立品の表面の計算要素（又は、可撓性チップの回路）間の相互作用、連絡及び相互接続、並びに球状組立品内部に位置する要素の連絡／相互作用リンクを最適化するための、３Ｄ（三次元）配置の「円卓会議」となり得る。
次に図１Ｃを検討すると、非平面の人工網膜組立品は、補助網膜の形で眼球１１３に移植され得る。人工網膜は、眼球１１３の網膜１２１と密接に接触している可撓性チップ１１７を備え得る。可撓性チップ１１７は、固定構造１１５と結合して湾曲されたままとし、眼球１１３の形状に合致させ得る。一実施形態において、固定構造１１５と可撓性チップ１１７の両方が、光を通す透明な材料を含み得る。
あるいは、図１Ｄにおいて、非平面の人工網膜組立品は、エピ網膜の形で眼球１１３に移植され得る。人工網膜は、眼球１１３の内部から網膜１２１に密接に接触している可撓性チップ１１９を備え得る。また、人工網膜は、機械的に拘束して可撓性チップ１１９を眼球１１３の形状に合致するよう湾曲させたままにする、固定構造１２３を備え得る。非平面の人工網膜組立品は、所望の様々な構成又は形状に応じて変形されるように、可撓性を備え得る。
図２Ａは、応力薄膜が堆積した可撓性構造（又はデバイス）の断面図を示す構成図である。一実施形態において、構造２００Ａは、バリア層２０３と高分子層２１０との間に挟まれた薄いデバイス層２０５を備え得る。デバイス層２０５は、デバイスの腐食及び／又は生体組織への害を防ぐためにバリア層２０３と生体適合性の高分子層２１０とで覆われた、医療用インプラントを目的とする、薄いＭＯＳ（金属酸化膜半導体）ダイスに基づき得る。構造２００Ａは、応力膜層２０７からの応力又は伸縮力に応じてカールする（又は、曲がる、変形する）のに十分な薄さであり得る。
ある実施形態において、応力薄膜（例えば、応力膜層２０７）は、薄構造又は薄チップの片側又は両側に堆積して、チップに対して所望の変形（例えば、ある程度の曲げを伴う）を達成し得る。例えば、応力薄膜を事前圧縮又は事前伸長して、異なる方向に曲げ力を付与し得る。任意には、応力薄膜は、加工処理中に（例えば、フォトリソグラフィー処理やエッチング処理によって環状形状又は縦縞状に）パターン成形されて、薄構造に対して様々な湾曲形状（例えば、波状様式に、又はその他の適用可能な形状に）を作成することができる。構造２００Ａは、接着剤２１１を介して付着する厚いキャリアウエハー（又は、ハンドルウエハー）２０９から切り離される際に、カールし得る。
図２Ｂは、本明細書に記載の実施形態に係る波状様式に変形された非平面デバイスを示す模式図である。例えば、非平面（ｎｏｎ−ｐｌａｎｎｅｒ）集積回路デバイス２００Ｂは、波状様式に湾曲された可撓性薄構造２１３を備え得る。応力膜２１５及び２１７は、構造２１３の両側に（例えば、パターンマスクを介して）形成されて、特定の（又は、事前に指定された）パターン（例えば、縦縞、ジグザグ、又はその他の適用可能なパターン等）を形成し、波状様式等の所望の変形に構造２１３を湾曲し得る。一実施形態において、応力膜２１５は、事前圧縮又は圧縮され得る。あるいは、応力膜は事前伸長され得る。応力膜２１５及び２１７によって、大きな残留薄膜応力等の、変位拘束又は変位力を与えて、所望の変形に可撓性構造２１３を湾曲させ得る。非平面デバイスは、指定されたパターンで形成された、事前圧縮膜、事前伸長膜、又は圧縮膜の組み合わせを備え得、指定されたパターンに応じた応力分布を呈したデバイスの所望の変形を達成し得る。
一実施形態によれば、所望の変形は、チップ曲げ湾曲を含み得る。例えば、可撓性チップが平面状の円盤から非平面状の球状パッチに変形される場合、可撓性チップの外円の円周に必要な減少を算出することができる。一実施形態において、曲げられている基板からの変位がウエハーの厚さ（例、デバイス層２０５の厚さ）よりも大幅に小さい場合、（比較的厚い基板上の）残留膜応力を有する堆積薄膜によって引き起こされるチップ曲げ湾曲の概算は、「ストーニー方程式」（又は、近似式）に基づき得る。薄チップ上の応力がより大きいために、近似式を介して変位を大きく見積もり過ぎないように、数値法を、チップ曲げ湾曲を算出するために用い得る。これにより、変位を、二次元の拘束に起因して、基板の厚さよりも容易に大きくすることができる。
図３Ａ〜３Ｃは、本明細書に記載の実施形態に係る溝穴に基づく例示的な非平面チップを示す模式図である。例えば、模式図３００Ａは、薄ダイス又は薄ウエハーの薄チップ３０５、及び端部３０７に応力を緩和する丸角を有する拡張溝穴３０１を含み得る。薄チップ３０５が変形されると、溝穴３０１の２つの側が接触し又は接近し得る。薄チップ３０５は、キャリア基板から切り離されると、加工処理中にキャリア基板上で圧縮応力を付与され湾曲され得る。
一実施形態において、薄チップ３０５は、余分な周界が除去された、扇／くさび形状で、円形チップの中心から外側に向かう方向に（直線路で、あるいは湾曲路、らせん状路、ジグザグ路又はその他適用可能な路で）延びる、いくつかの（１つ以上の）放射状の溝穴を有する、円形チップを備え得る。放射状の溝穴は、薄チップ３０５の周界から延び、薄チップ３０５の中心に到達する前に（又は、中心から離れて）、溝穴３０１の端部３０７等の溝穴の端部（例、幅約１μｍの微細端部）で終結し得る。一実施形態において、溝穴の端部は、薄チップ内に位置して、例えば、微細加工処理の分解能限界及び／又はチップの変形によって引き起こされる溝穴の端部の応力拡大係数の増加を調整し得る。溝穴の端部を囲む（例、溝穴３０１の端部３０７を囲む）角は、関連するチップが変形され又は曲げられた場合、丸状になり、鋭角に関連する応力集中を減少させ、丸状になった溝穴の角に応力を分散させ得る。
溝穴は、薄チップ３０５の溝穴３０１のようなチップの狭い経路領域の一部（例えば、切欠き、縦方向の開口部、又は狭開口部）を、微細加工処理時の深堀反応性イオンエッチング等を通じて、除去する（又は、切断する、スリットを入れる）ことによって形成され得る。溝穴によって、チップの変形応力（例えば、正接面内応力）を減少させることができ、チップが変形し得る許容度を高めることができる。一実施形態において、溝穴は、溝穴と交差する回路要素間でのチップ内の直接的な連絡を遮断し得る。（後述するような、拘束可撓線又はその他の拘束チップへの結合パッドを介しての）このようなジャンパー、あるいは、溝穴の周りのより長い母線及びデータバスは、電力線、基線及び信号線の分配を必要とし得る。
図３Ｂは、溝穴と応力膜で加工され、準球状パッチに曲げられ又は湾曲され、加工中に使用されたキャリアウエハーから切り離された後も湾曲したままとされる、積層薄円盤チップ構造を示す。固定構造は、チップ構造中の溝穴を跨ぐように結合して、チップの湾曲が緩和して元の平面形状に戻ることを防ぎ得る。応力膜が更に曲げ力を与え、チップの拘束を促進し、所望の変形のままとし得る。１つ以上の溝穴を有する薄構造上の応力薄膜は、曲げ効果を非常に高めることができるが、大きな曲げ（例えば、３０ミクロン厚の網膜チップを曲げる際の７０〜９０ミクロンのエッジ変位）は、二次元的な拘束に結び付き得る。変形度は、例えば、マイクロ単位のエッジ変位で測定され得る。その結果、所望の大きな湾曲を得るためには、大きな応力（例えば、外部からの曲げ）を有する比較的厚い膜が必要となり得る。
図３Ｃは、平面チップを湾曲させる例示的な機構を示す。直径「ｄ」の平面状の円盤（例、平面チップを含む）を曲率半径「Ｒ」３０９に曲げた場合、円盤の半径の中心から直径線の終点まで延びる角度３１１は２θである（２Ｒ＊θ＝ｄ）。円盤の元の円周は、Ｓ＝π＊ｄ＝２πＲ＊θである；しかしながら、円盤が球形状パッチに変形される場合、変形後の円周３１３は、Ｓ'＝２πＲ＊Ｓｉｎ（θ）となるべきである。θ＞０の場合θ＞Ｓｉｎ（θ）であるため、円盤は曲げに対して平面状正接圧縮応力を受けるであろう。半径ｒがＲ以下の場合、円周２πｒ＊［θ−Ｓｉｎ（θ）］を超過するためである。円盤が球形状に変形される場合に溝穴の２つのエッジが接触するように、溝穴によって適切な量でこのような超過が除去される。平面チップからある超過材料を除去して湾曲非平面形状にするこのような原理は、本明細書に記載の実施形態に適用可能となり得るものもある。
図４Ａ及び図４Ｂは、可撓線で組み立てられた薄チップの例示的な実施形態を示す模式図である。模式図４００Ａは、固定構造４０１と薄チップ４０３を備え得る。一実施形態において、固定構造４０１は、丸いリング状に成形される（例えば、可撓線「ケーブル」から形成される）可撓線であり得る。可撓線は、透明又は半透明で、変形可能及び／又は成型可能な高分子（例、ポリアミド）を含み得る。ある実施形態において、可撓線は、必要とされる所望の変形に応じて、全体として又は別の適用可能な形状に成形され得る。薄チップ４０３は、大きく変形させるためにスリットを有する薄ウエハー／ダイスに基づき得る。一実施形態において、薄チップ４０３は、４つのスリット（又は、溝穴）（例えば、溝穴４０５）を有する可撓性材料を備え、チップの可撓性を高めて大きく変形させ得る。固定構造４０１は、可撓性薄チップ４０３に結合して、チップを曲げ状態に保ち得る。薄チップ上に形成される溝穴の数及び／又はパターン（例えば、２、１２、又はその他の適用可能な溝穴の数）は、チップの所望の変形によって変更し得る。
次に図４Ｂを検討すると、組立品４００Ｂは、例えば、結合パッド４０７を介して、固定構造４０１と結合する湾曲薄チップ４０３を備え得る。固定構造４０１（又は、可撓線）からの機械的な拘束によって、薄チップ４０３を、緩和して元の平面状態に戻ることなく湾曲したままに保ち得る。固定構造４０１は、適切な厚さ（例えば、〜１０μｍ）の金属ワイヤーと金属結合パッドを備え得る。薄チップ４０３は、固定構造４０１の対応する金属結合パッドと結合する、（相対的位置の）整合結合パッドを備え得る。金属は、気圧力下、（通常、１５０℃乃至４５０℃の範囲内で制御された）昇温内で、薄膜結合（例えば、金（Ａｕ）と金（Ａｕ））を形成し得る。薄膜結合は、データ通信や電力分配のための電気的接続としても用いられ得る。
図５Ａ〜５Ｆは、非平面可撓性デバイスの組立（又は、接合）処理の例示的な手順を示すブロック図である。例えば、非平面可撓性デバイスは、整合パッドを介して可撓性デバイスと結合する湾曲薄ウエハー／ダイスに基づいて加工又は製造され得る。図５Ａの手順５００Ａでは、一実施形態において、ホルダー５０１は、可撓線又は固定構造を収容する、凹形状（例えば、凹部５０３）を有するクリアなホルダーを備え得る。凹部５０３は、成型又は成形可能な可撓線材料（例、高分子）を収容し得る。
図５Ｂの手順５００Ｂでは、可撓線５０７は、凹部５０３中で細工され得る。一実施形態において、加圧ユニット５０５とホルダーユニット５０１は、圧力／熱が付与された状態で接触して、可撓線５０７を湾曲形状に形成し得る。加圧ユニット５０５とホルダーユニット５０１は、曲率半径が共通又は一致する整合面を有して成形され得る。可撓線５０７は、球状面を有する加圧ユニット５０５（例えば、上部ユニット）と整合する球状凹部を有するホルダーユニット５０１（例えば、下部ユニット）との間に挟まれ得る。一実施形態において、可撓線５０７は、（対応する領域の表面の吸引孔、及びホルダー５０１の内部の吸引経路による）吸引によって、又は（例えば、静電チャックを用いた）静電力によって保持される、高分子系リングを備え得る。図５Ｃの手順５００Ｃでは、加圧ユニット５０５を動かして、ホルダーユニット５０１から分離し、可撓線５０７を変形した（又は、成型した）まま所定の位置に（例えば、凹部５０３に）残し得る。ある実施形態において、可撓線と結合する薄チップは、可撓線を成型する必要なく、可撓線と薄チップとの間の相互の拘束に基づいて変形され得る。
次に図５Ｄを検討すると、手順５００Ｄでは、加圧ユニット５１７とホルダーユニット５０１を一直線に配置した後、加圧ユニット５１７とホルダーユニット５０１を接触させて、薄チップ（又は、ウエハー）５０９と可撓線５０７を結合し得る。例えば、薄チップ５０９は、特定の領域（例、結合領域５１１）で可撓線５０７と結合又は接合し得る。薄チップ５０９は、金属系パッドを備え得る。それに対応して、可撓線５０７は、整合パッドを備え得る。一実施形態において、加圧ユニット５１７を、（例えば、三次元回転運動を介して）ホルダーユニット５０１と一直線に配置して、薄チップ５０９のパッドを、可撓線５０７の対応する整合パッドに接触させることができ得る。加圧ユニット５１７とホルダーユニット５０１の少なくとも一方は、一直線に配置することができるようにクリアであり得る。図５Ｂの加圧ユニット５０５と、加圧ユニット５１７は、非平面デバイス用の１つの共通の組立装置における異なった湾曲に湾曲された面を有する、複数の加圧ユニットの一部であり得る。
一実施形態において、熱と圧力とを、薄チップ５０９と可撓線５０７との間に付与して結合し、例えば、金属パッドと対応する整合パッドとをはんだ付けし得る。薄チップは、例えば、吸引又は静電気力を介して、加圧ユニット（例えば、上部加圧機）５０５に保持され得る。加圧ユニット５１７は、薄チップ５０９のパッドと可撓線５０７の整合パッドとを一直線に配置した後、ホルダーユニット５０１に対して加圧し得る。
ある実施形態において、可撓線５０７は、クリアな下部ホルダー（例えば、ホルダー５０１）を用いて作成し得る。多層チップは、加圧ユニットとホルダーユニット５０１との間に付与された圧力と熱とを介して結合し得る。ホルダーユニット５０１は、種々のチップデザインに応じて、可撓線又は可撓性チップ（例えば、可撓線５０７）を変形させる種々の形状又は型の凹部と関連付けられ得る。結合が完了すると、図５Ｅの手順５００Ｅにおいて、加圧ユニット５０５が、ホルダーユニット５０１から離脱し、非平面形状の可撓線５０７と結合する薄チップ５０９を切り離し得る。結合パッドは、結合圧力／熱の冷却時に硬化して、分離チップ／ウエハーを湾曲形状又は非平面形状に接着（又は、結合）し得る。一実施形態において、可撓線５０７と結合する薄チップ５０９は、手順５００Ｅの後、（例えば、腐食から保護するために）バリア層及び／又は高分子層で不動態化（又は、コーティング）され得る。可撓線５０７（例えば、相互に拘束され湾曲されたままとされる分離チップ）と薄チップ５０９との間の空隙を、熱伝導性の誘電性材料で埋戻して、放熱性を向上させ得る。
図５Ｆは、薄チップ５０９と可撓線５０７との間の結合パッドの拡大図を示す。例えば、薄チップ５０９のパッド５１３は、可撓線５０７の整合パッド５１５と結合（又は、はんだ付け）され得る。パッド５１３と整合パッド５１５は、同一の又は異なる導電性材料（例えば、金）を含み得る。非平面デバイスの結合接点（例えば、整合パッド５１５と結合するパッド５１３）は、窒化ケイ素、ダイアモンド状炭素、又はその他の適用可能な材料からなる固い不動態化薄層で、被覆又はコーティング（例えば、蒸着コーティング又は真空コーティング）されることで絶縁性を有し、デバイスの結合接点が露出するのを防ぎ得る。一実施形態において、結合接点によって、湾曲チップの異なる部分間に、機械的な接合による拘束及び／又は任意の電気的接続を与え得る。
図６Ａ及び図６Ｂは、相互に拘束された非平面チップの例示的な実施形態を示す模式図である。例えば、図６Ａの模式図６００Ａは、湾曲チップの組立品の相互の拘束に関するオフセットスリットと整合結合パッドを有する２つの薄ウエハー／ダイスを示し得る。一実施形態において、第一薄チップ６０１と第二薄チップ６０７は各々、整合金属結合パッドを有する４つの放射状の溝穴を備え得る。薄チップは、角度をもって位置合わせされる溝穴を有して組み立てられ得る。例えば、溝穴６０５は、例えば、組み立てられた湾曲薄チップにおいて角度４５度で、溝穴６０３と交差し得る。
次に図６Ｂを検討すると、組立品６００Ｂは、相互の拘束を介して湾曲された、第一薄チップ６０１と第二薄チップ６０７とを備え得る。組み立てられた湾曲薄チップ（例えば、第一薄チップ６０１と第二薄チップ６０７）は、結合位置（例えば、結合パッド領域）
で互いに相互の拘束が付与されるため、緩和して元の平らな又は平面状態に戻り得ない。一実施形態において、結合パッドは、薄チップの溝穴の各々を跨ぐように対をなし、溝穴を跨ぐようにチップの部分同士を接着し得る。
図７Ａ及び図７Ｂは、結合パッドを有する組立品の例示的な上面図及び断面図を示す模式図である。例えば、図７Ａは、準球状の形状に湾曲された２つの薄チップの積層物（例えば、第一薄チップ６０１上に第二薄チップ６０７）の非平面３Ｄパッケージングの上面図を示す。積層チップ間の隣接した溝穴は、第二薄チップ６０７の溝穴６０５及び第一薄チップ６０１の溝穴６０３のように、角度（例えば、４５度）をもって位置合わせされ得る。結合パッドは、溝穴６０３を跨ぐパッド７０１及びパッド７０３のように、溝穴の両側に位置決めされ得る。
図７Ｂは、結合パッド部位と結合する薄膜の断面図（例えば、拡大比不問）を示す。例えば、第二薄チップ６０７と第一薄チップ６０１とを、パッドの結合（例えば、パッド７０３と整合パッド７０５との間の結合）を介して湾曲させたままにし得る。あるいは、又は任意に、薄チップは接着剤を介して結合し、非平面形状にさせたままにし得る。
一実施形態において、多重チップが積層する非平面組立品の隣接するチップ間の埋戻し材層（例えば、埋戻し材７０７）によって、チップ間の放熱が促進し得る。埋戻し材層は、熱伝導性の誘電性材料を含み、操作において組立構造（又は、非平面チップ）の昇温を制御し得る。例えば、非平面組立品内に組み込まれた高速処理回路から発生する熱は、結合パッドと埋戻し材層の両方を通過して、非平面組立品の冷却を促進し得る。一実施形態において、埋戻し材層は、非平面（ｎｏｎ−ｐｌａｎｎｅｒ）組立品中の空隙の熱絶縁を減少させ又は取り除き得る。または、非平面組立品を、液体（例えば、シリコンオイル）に浸漬して空隙を満たし、冷却効果を得られ得る。
積層物は、二層に限定されず、あるいは、丸形状に限定されない。千鳥足状の溝穴を有する多重チップの非平面３Ｄ積層物を形成することができる。電力、信号及びデータは、層の間を飛び越えて溝穴を横切り、積層片と隣接片との間に電力と信号とを分配することができる。能動デバイスは曲げ応力下にあるため、Ｎ型ＭＯＳトランジスタにおける縦方向と横方向の両方への引張応力のトランスコンダクタンスの増加、及びＰ型トランジスタの場合の増加又は減少のいずれかのような、応力誘導効果は、システム設計において考慮されあらかじめ補正され得る。
図８Ａ〜８Ｃは、本明細書中の一実施形態における薄ダイス／ウエハー又は基板の湾曲積層物を組み立てるための例示的な手順を示すブロック図である。例えば、図８Ａの手順８００Ａでは、２つの薄チップである第一薄チップ８０７と第二薄チップ８０９が、組立装置に保持され得る。一実施形態において、組立装置は、加圧ユニット８０３（例えば、上部ユニット）、ホルダーユニット８０５（例えば、下部ユニット）、及び制御ユニット８０１を備え得る。加圧ユニット８０３及び／又はホルダーユニット８０５は、並進及び／又は回転運動を含む三次元様式で動作し、例えば、制御ユニット８０１によって制御され得る。
一実施形態において、第一薄チップ８０７と第二薄チップ８０９は、吸引、静電気又はその他の手段のいずれかで、加圧ユニット８０３とホルダーユニット８０５とによって、別個に保持され得る。例えば、加圧ユニット８０３又はホルダーユニット８０５は、吸引経路の小孔又は開口部であるリングを有する吸引チャックを備え、吸着力を与えて薄チップを保持し得る。加圧ユニット８０３とホルダーユニット８０５とは、整合面で結着し、保持される薄チップを変形し得る。一実施形態において、第一薄チップ８０７は、加圧ユニット８０３によって保持される場合、加圧ユニット８０３の第一湾曲面８１１上で変形され得る。第二薄チップ８０９は、ホルダーユニット８０５によって保持される場合、ホルダーユニット８０５の第二湾曲面８１３上で変形され得る。第一薄チップ８０７及び／又は第二薄チップ８０９は、チップの可撓性を高めて変形させる（又は、湾曲させる、曲げる）、溝穴を備え得る。第一湾曲面８１１と第二湾曲面８１３は、共通の湾曲を有して互いに整合し得る。
図８Ｂの手順８００Ｂでは、ホルダーが一直線に配置された後、接触し得る。例えば、ホルダーユニット８０５は、クリア又は透明であり、第一薄（ｃｈｉｎ）チップ８０７と第二薄チップ８０９を介して、加圧ユニット８０３と一直線に配置させ得る。一実施形態において、ホルダー間を一直線に配置することは、第一薄チップ８０７と第二薄チップ８０９との間の対応する結合パッドを整合することに基づき（例えば、マスクに基づき）得る。
加圧ユニット８０３は、三次元回転で回転して、保持されたチップを一直線に配置し得る。一実施形態において、加圧ユニット８０３は拘束されて、一次元並進で（例えば、ホルダーユニット８０５に向かって又は離間して）動作し、ホルダーの表面（例えば、第一湾曲面８１１と第二湾曲面８１３）を互いに整合させ得る。ある実施形態において、ホルダーの表面は、共通する曲率中心（又は、球の中心）で整合し得る。
加圧ユニット８０３とホルダーユニット８０５が接触するにつれて、熱と圧力とが付与されて、金属薄層結合部位の特定の領域（例えば、結合領域８１９）で、第一薄チップ８０７と第二薄チップ８０９とを結合し得る。金属薄層結合部位は、薄チップ間に整合パッドと一直線に配置されたパッドを備え得る。一実施形態において、パッドが、制御された昇温範囲で共に溶融し得る。例えば、約１００〜１８０℃（摂氏）の熱が、スズ／鉛系パッドに用いられ得る。あるいは、約３５０〜４５０℃の熱が、金合金製パッドに必要とされ得る。
図８Ｃの手順８００Ｃでは、加圧ユニット８０３が、保持する第一チップ８０７を切り離し、加圧ユニット８０３をホルダーユニット８０５から分離し得る。第二チップ８０９と結合する第一チップ８０７を備える非平面組立品は、達成されたチップ間の結合から与えられる相互の拘束を介して、湾曲したままにされ得る。
上記明細書では、本発明について、その具体的で例示的な実施形態を参照して説明した。以下の特許請求の範囲に記載の本発明の上位の範囲から逸脱しない範囲において、本発明に種々の改変を行うことができることは明らかである。本発明は、具体的な、形態、図面、縮尺及び開示された詳細情報に限定されるものではない。従って、本明細書及び図面は、制限的な意味というよりはむしろ、説明的な意味として見なされるべきである。

Claims (26)

  1. 非平面（ｎｏｎ−ｐｌａｎｎｅｒ）集積回路デバイスであって、
    所望の変形に湾曲された可撓性構造であって、複数の接触領域を備え、前記可撓性構造に組み込まれた回路を備え処理操作を行う前記可撓性構造；及び
    前記接触領域を介して前記可撓性構造に結合し、拘束を保持して前記可撓性構造を湾曲させたままにする、少なくとも１つの固定構造、
    を備える、デバイス。
  2. 前記固定構造が、前記所望の変形に応じて湾曲され、前記固定構造が、前記可撓性構造と結合して相互の拘束を保持し前記固定構造を湾曲させたままにする、請求項１に記載のデバイス。
  3. 前記可撓性構造が、前記可撓性構造に狭開口部を形成する１つ以上の溝穴を備え、前記溝穴によって、前記狭開口部と交差する前記可撓性構造の面内応力を減少させて、前記所望の変形に湾曲させる、請求項１に記載のデバイス。
  4. 前記可撓性構造は、中心を有する面を備え、前記溝穴は、前記面の前記中心から外側の方向に延びて配置され、前記湾曲は、三次元様式で前記中心に向かって内側に向けられる、請求項２に記載のデバイス。
  5. 前記所望の変形が、準球状の形状と実質的に合致する、請求項４に記載のデバイス。
  6. 前記固定構造の少なくとも１つが、前記溝穴のうちの１つに近接して配置される少なくとも２つの前記接触領域を介して、前記溝穴のうちの１つを跨ぐように、前記可撓性構造と結合し、前記少なくとも１つの固定構造によって、前記拘束の一部が保持されて、前記１つの溝穴の開口部が広がらないようにする、請求項４に記載のデバイス。
  7. 前記少なくとも２つの前記接触領域が、前記１つの溝穴の２つの側を跨ぐように位置決めされる、請求項６に記載のデバイス。
  8. 前記１つの固定構造が、前記可撓性構造の前記所望の変形に合致する非平面形状に曲げられた高分子材料を含む、請求項６に記載のデバイス。
  9. 前記接触領域が、導電性材料を含む結合パッドと、前記結合パッドを介して前記可撓性構造と結合する前記固定構造を備える、請求項１に記載のデバイス。
  10. 前記可撓性構造と前記固定構造との少なくとも一部が、前記デバイス中の埋戻し材を介して分離され、前記埋戻し材が、前記可撓性構造と前記固定構造との間で熱を放散することが可能な熱伝導性材料を含む、請求項９に記載のデバイス。
  11. 前記結合パッドが、腐食から前記導電性材料を保護するための少なくとも１つの不動態化層で不動態化される、請求項９に記載のデバイス。
  12. 前記デバイスが、ヒトの眼の中に移植可能で光の視覚認知を可能にし、前記所望の変形によって、ヒトの眼球の形状と合致する前記デバイスの前記移植を可能にする、請求項１１に記載のデバイス。
  13. 前記可撓性構造と前記固定構造が、実質的に透明であり、光が前記デバイスを通過する、請求項１２に記載のデバイス。
  14. 前記可撓性構造は、画素ユニットの配列を備え、画素ユニットの各々は、光を感知するセンサー、前記認知のために電極の対象となる神経細胞への刺激を伝達する電極、及び前記光からの前記刺激を誘導して前記電極を駆動させる処理回路を備える、請求項１２に記載のデバイス。
  15. 前記固定構造は、更なる処理操作を行うことができ、前記結合パッドによって、前記可撓性構造と前記固定構造との間を互いに連絡させて、前記処理操作と前記更なる処理操作を連動させることが可能である、請求項９に記載のデバイス。
  16. 前記連絡が、前記固定構造を介して前記可撓性構造へ溝穴を跨いで情報を中継することを含む、請求項１５に記載のデバイス。
  17. 前記デバイスが、三次元形状を有し、前記所望の変形が、前記三次元形状の一部と合致し、前記デバイスが、
    更なる処理操作が可能な少なくとも１つの分離可撓性構造、
    を更に備え、
    前記分離可撓性構造は、前記三次元形状に合致するよう湾曲され、前記可撓性構造の面と前記分離可撓性構造の分離面とを前記三次元形状内で互いに対向させて、前記可撓性構造と前記分離可撓性構造とが、前記デバイス内で前記面と前記分離面とを跨いで互いに直接連絡することが可能である、請求項１に記載のデバイス。
  18. 前記直接連絡することが、無線で行われる、請求項１７に記載のデバイス。
  19. 三次元形状面を有する三次元集積回路デバイスであって、
    可撓性チップの各々が、前記三次元形状面に合致するよう湾曲された、複数の可撓性チップ；
    可撓性チップの各々が、２つ以上の結合パッドを介して前記可撓性チップのうちの少なくとも１つの分離チップと結合し、相互の拘束を保持して、前記結合する可撓性チップを湾曲させたままにする、前記可撓性チップを結合する複数の前記結合パッド；及び
    前記少なくとも２つの可撓性チップ間を直接連絡させ、前記結合パッドと接続経路とが、前記チップ間の接続を構成して、前記デバイスに処理操作を行わせることを可能にする、前記少なくとも２つの可撓性チップの間の前記接続経路、
    を備える、デバイス。
  20. 前記少なくとも２つの可撓性チップが、互いに対向するよう構成されて、前記接続経路を形成する、請求項１９に記載のデバイス。
  21. 前記チップの少なくとも１つが、前記１つのチップに狭開口部を形成して前記三次元形状に合致するよう湾曲させる、１つ以上の溝穴を備える、請求項１９に記載のデバイス。
  22. 前記結合パッドの外側で前記チップの間に埋戻し材料を更に備え、前記埋戻し材料が、前記チップからの熱を放散させる熱伝導可能な埋戻し材料である、請求項１９に記載のデバイス。
  23. 光を受ける複数の光センサー；
    複数の微小電極；及び
    前記光センサーと前記微小電極とに連結する回路、
    を備える、移植用可撓性デバイスであって、
    前記回路が、前記微小電極を駆動させて神経細胞を刺激し前記光センサーによって捕えられた前記光を視覚認知することを可能にし、前記デバイスが、開口部を形成する溝穴を有する可撓性材料からなり、前記溝穴によって、前記デバイスをヒトの眼球の形状に合致する所望の変形に湾曲させて、前記刺激に関する前記神経細胞にごく近接するように前記微小電極を位置決めすることを可能にする、デバイス。
  24. 非平面（ｎｏｎ−ｐｌａｎｎｅｒ）集積回路デバイスであって、前記デバイスは、
    所望の変形に湾曲された可撓性構造
    を備え、前記可撓性構造は、
    曲げ応力を与えて前記可撓性構造を湾曲させる少なくとも１つの応力膜の層
    を備え、前記応力膜が、指定されたパターンで前記可撓性構造中に形成されて前記所望の変形を引き起こす、デバイス。
  25. 前記応力膜が、前記デバイスの少なくとも一方の側に堆積し、前記応力膜の薄膜残留応力が大きい、請求項２４に記載のデバイス。
  26. 前記デバイスが、前記指定されたパターンを介して前記応力膜の前記薄膜応力の分布に応じて三次元波状様式で成形される、請求項２４に記載のデバイス。
JP2016051907A 2011-05-06 2016-03-16 非平面集積回路デバイス Active JP6307543B2 (ja)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US13/102,596 US20120109255A1 (en) 2010-10-27 2011-05-06 Retina Stimulation Apparatus and Manufacturing Method Thereof
US13/102,596 2011-05-06
US13/282,422 2011-10-26
US13/282,423 US9114004B2 (en) 2010-10-27 2011-10-26 Flexible artificial retina devices
US13/282,422 US8530265B2 (en) 2010-10-27 2011-10-26 Method of fabricating flexible artificial retina devices
US13/282,423 2011-10-26
US201161553919P 2011-10-31 2011-10-31
US61/553,919 2011-10-31
US13/300,548 US9155881B2 (en) 2011-05-06 2011-11-18 Non-planar chip assembly
US13/300,548 2011-11-18
US13/300,547 2011-11-18
US13/300,547 US8613135B2 (en) 2011-05-06 2011-11-18 Method for non-planar chip assembly

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014510299A Division JP5907633B2 (ja) 2011-05-06 2011-12-08 非平面チップの組立品

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018000509A Division JP6541194B2 (ja) 2011-05-06 2018-01-05 非平面形状の人工網膜補てつデバイスの組立方法

Publications (2)

Publication Number Publication Date
JP2016178296A true JP2016178296A (ja) 2016-10-06
JP6307543B2 JP6307543B2 (ja) 2018-04-04

Family

ID=47139468

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014510299A Active JP5907633B2 (ja) 2011-05-06 2011-12-08 非平面チップの組立品
JP2016051907A Active JP6307543B2 (ja) 2011-05-06 2016-03-16 非平面集積回路デバイス
JP2018000509A Active JP6541194B2 (ja) 2011-05-06 2018-01-05 非平面形状の人工網膜補てつデバイスの組立方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014510299A Active JP5907633B2 (ja) 2011-05-06 2011-12-08 非平面チップの組立品

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018000509A Active JP6541194B2 (ja) 2011-05-06 2018-01-05 非平面形状の人工網膜補てつデバイスの組立方法

Country Status (5)

Country Link
EP (1) EP2705536B1 (ja)
JP (3) JP5907633B2 (ja)
KR (2) KR101912928B1 (ja)
AU (2) AU2011367826B2 (ja)
WO (1) WO2012154211A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015094259A1 (en) 2013-12-19 2015-06-25 Intel Corporation Flexibly-wrapped integrated circuit die
US10373995B2 (en) * 2014-09-19 2019-08-06 Microsoft Technology Licensing, Llc Image sensor bending using tension
CN106344264B (zh) * 2015-07-21 2019-01-22 林伯刚 具抑制交互干扰的神经感测装置
JP7216623B2 (ja) 2019-08-08 2023-02-01 株式会社日立製作所 半導体チップ
NL2024940B1 (en) * 2020-02-19 2021-10-06 Atlas Technologies Holding Bv Crystalline semiconductor chip that can be curved in two directions
CN111450411B (zh) * 2020-04-09 2023-07-25 国家纳米科学中心 一种复合神经电极及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004040186A (ja) * 2002-06-28 2004-02-05 Canon Inc 光学センサーユニット、光学センサーアレイ及び光学センサーの駆動方法
JP2006051164A (ja) * 2004-08-11 2006-02-23 Seiko Epson Corp 人工網膜及びその製造方法
US20090115875A1 (en) * 2007-11-01 2009-05-07 Samsung Electronics Co., Ltd. Image sensor module and fabrication method thereof
WO2010094929A1 (en) * 2009-02-23 2010-08-26 Powell, Stephen, David Sensor systems and digital cameras

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3324608A (en) * 1965-01-27 1967-06-13 Thompson Proc Co Inc Facing assembly for lens grinding tools and the like
US4288233A (en) * 1978-01-25 1981-09-08 Wiand Ronald C Abrasive pads for lens lapping tools
DE4415132C2 (de) * 1994-04-29 1997-03-20 Siemens Ag Verfahren zur formgebenden Bearbeitung von dünnen Wafern und Solarzellen aus kristallinem Silizium
JPH09102514A (ja) * 1995-10-05 1997-04-15 Nippon Telegr & Teleph Corp <Ntt> バンプボンディング方法およびバンプボンディング構造
JP5021119B2 (ja) * 1999-03-24 2012-09-05 セカンド サイト メディカル プロダクツ インコーポレイテッド 色覚回復用の網膜の人工色補装具
JP3580749B2 (ja) * 2000-02-18 2004-10-27 シャープ株式会社 粒状半導体装置の実装方法
US6647297B2 (en) * 2000-08-09 2003-11-11 The United States Of America As Represented By The Secretary Of The Navy Permanent retinal implant device
JP2003257895A (ja) * 2002-02-28 2003-09-12 Mitsubishi Electric Corp 半導体チップを搭載したウェハおよびその製造方法
EP1528593B1 (en) * 2002-08-09 2009-07-22 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
US6884718B2 (en) * 2003-03-18 2005-04-26 Micron Technology, Inc. Semiconductor manufacturing process and apparatus for modifying in-film stress of thin films, and product formed thereby
US7127301B1 (en) * 2003-04-28 2006-10-24 Sandia Corporation Flexible retinal electrode array
US7035692B1 (en) * 2003-04-30 2006-04-25 The Regents Of The University Of California High density polymer-based integrated electrode array
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
US7914842B1 (en) * 2006-02-10 2011-03-29 Second Sight Medical Products, Inc Method of manufacturing a flexible circuit electrode array
US8209023B2 (en) 2007-06-27 2012-06-26 Second Sight Medical Products, Inc. Flexible circuit electrode array
EP2033682A1 (de) * 2007-09-07 2009-03-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flexible Sehprothese und ein Verfahren zur Herstellung einer flexiblen Sehprothese
US8207052B2 (en) * 2009-01-16 2012-06-26 Globalfoundries Singapore Pte. Ltd. Method to prevent corrosion of bond pad structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004040186A (ja) * 2002-06-28 2004-02-05 Canon Inc 光学センサーユニット、光学センサーアレイ及び光学センサーの駆動方法
JP2006051164A (ja) * 2004-08-11 2006-02-23 Seiko Epson Corp 人工網膜及びその製造方法
US20090115875A1 (en) * 2007-11-01 2009-05-07 Samsung Electronics Co., Ltd. Image sensor module and fabrication method thereof
WO2010094929A1 (en) * 2009-02-23 2010-08-26 Powell, Stephen, David Sensor systems and digital cameras

Also Published As

Publication number Publication date
EP2705536B1 (en) 2019-02-20
AU2016200484A1 (en) 2016-02-18
KR20140074870A (ko) 2014-06-18
WO2012154211A1 (en) 2012-11-15
KR101912928B1 (ko) 2018-10-29
JP6307543B2 (ja) 2018-04-04
JP5907633B2 (ja) 2016-04-26
AU2011367826B2 (en) 2015-12-17
EP2705536A4 (en) 2014-10-01
JP2018098512A (ja) 2018-06-21
JP2014527279A (ja) 2014-10-09
KR101772255B1 (ko) 2017-08-28
AU2016200484B2 (en) 2016-12-01
JP6541194B2 (ja) 2019-07-10
KR20170095411A (ko) 2017-08-22
AU2011367826A1 (en) 2013-12-19
EP2705536A1 (en) 2014-03-12

Similar Documents

Publication Publication Date Title
US9155881B2 (en) Non-planar chip assembly
JP6307543B2 (ja) 非平面集積回路デバイス
US9731130B2 (en) Flexible artificial retina device
US7338836B2 (en) Method for integrating pre-fabricated chip structures into functional electronic systems
US20080046080A1 (en) Method for forming packaged microelectronic devices and devices thus obtained
TW201113992A (en) Chip package and fabrication method thereof
TWI553800B (zh) 部分地埋置於層體結構內之微型彈簧
JP2012069952A (ja) マイクロスプリング接点を有するインターポーザ、ならびにインターポーザを製作する方法および使用する方法
JP4412970B2 (ja) 生体組織刺激電極の製造方法
US10327655B2 (en) Neural-interface probe and methods of packaging the same
TWI508252B (zh) 非平面晶片組件
AU2018208714B2 (en) Non-planar chip assembly
TW201322348A (zh) 用於非平面晶片組件之方法及裝置
CN118004963A (zh) 神经电极组件及其制备方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170905

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20171228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180312

R150 Certificate of patent or registration of utility model

Ref document number: 6307543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250