JP2016167896A - Dc/dc converter - Google Patents
Dc/dc converter Download PDFInfo
- Publication number
- JP2016167896A JP2016167896A JP2013148255A JP2013148255A JP2016167896A JP 2016167896 A JP2016167896 A JP 2016167896A JP 2013148255 A JP2013148255 A JP 2013148255A JP 2013148255 A JP2013148255 A JP 2013148255A JP 2016167896 A JP2016167896 A JP 2016167896A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- control amount
- ratio control
- period
- down switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1582—Buck-boost converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、昇圧の電圧変換と降圧の電圧変換の両方を行うことが可能なDC/DCコンバータに関するものである。 The present invention relates to a DC / DC converter capable of performing both step-up voltage conversion and step-down voltage conversion.
従来、入力された電圧を昇圧、および降圧することにより所望の出力電圧を得ることが可能な昇降圧型のDC/DCコンバータが、例えば特許文献1に提案されている。 Conventionally, for example, Patent Document 1 proposes a step-up / step-down DC / DC converter capable of obtaining a desired output voltage by stepping up and stepping down an input voltage.
この昇降圧型DC/DCコンバータである、バックブースト切換調整器の模式図を図18に示す。電源101は、同期型切換調整器103および制御回路105を含む。同期型切換調整器103は、入力電圧Vinを受け取り、調整された出力電圧Voutを提供する。入力電圧Vinは、出力電圧Voutよりも高いか、低いか、あるいは実質的に同じであり得る。制御回路105は、同期型切換調整器103をバックモード、ブーストモードまたはバックブーストモードで動作させ得る。同期型切換調整器103は、VinとVoutとの間に結合された4つのスイッチを有する。これらのスイッチ107、109、111、113は、Voutにある出力ノードへの電流の供給電圧を制御し、これにより、出力電圧は調整値で保持され得る。制御回路105は、出力電圧Voutを受け取り、同期型切換調整器103内の4つのスイッチ107、109、111、113の切り換えを制御する4つの駆動信号(Va、Vb、VcおよびVd)を提供する。制御回路105は、抵抗器115および117と、誤り増幅器119と、パルス幅変調器121と、論理回路123とを含む。パルス幅変調器121は、信号発生器125とコンパレータ127および129とを含む。
FIG. 18 shows a schematic diagram of a buck-boost switching regulator that is this step-up / step-down DC / DC converter. The
次に、このような電源101の動作について図19の例示的信号のグラフを参照しながら説明する。図19のグラフにおいて、横軸は時間、縦軸はボルトを示す。また、図19にはタイミングチャートも同時に示される。
Next, the operation of the
図19のグラフは、図18に示した波形信号VxおよびVyならびに制御電圧VCLの例を示す。波形信号Vxは、周期Tを有し、最小値V1および最大値V3をそれぞれ有する三角波形である。波形信号Vyは、周期Tを有し、最小値V2および最大値V4をそれぞれ有する三角波形である。また、図19に示すように、V1<V2<V3<V4である。V1<VCL≦V2の場合、制御回路105により制御される同期型切換調整器103はバックモードで動作し、V2<VCL<V3の場合、制御回路105により制御される同期型切換調整器103はバックブーストモードで動作し、V3≦VCL<V4の場合、制御回路105により制御される同期型切換調整器103はブーストモードで動作する。VCL≦V1またはVCL≧V4である場合、同期型切換調整器103は縮退モードで動作する。このような動作により、制御信号Vz1およびVz2と、駆動信号Va、Vb、VcおよびVdは図19のタイミングチャートのように変化する。
The graph of FIG. 19 shows an example of the waveform signals Vx and Vy and the control voltage VCL shown in FIG. The waveform signal Vx has a period T and is a triangular waveform having a minimum value V1 and a maximum value V3. The waveform signal Vy has a period T and is a triangular waveform having a minimum value V2 and a maximum value V4. Further, as shown in FIG. 19, V1 <V2 <V3 <V4. When V1 <VCL ≦ V2, the
上記したバックブースト切換調整器(電源101)によると、図19に示されるように、ブーストモードとバックモードとを切り替える際に、バックブーストモード動作を行う。この際、図19のグラフから明らかなように、2種類の制御信号Vz1、Vz2が必要となる。これらは2種類の波形信号Vx、Vy(三角波)に基づくものであるので、これらの波形信号Vx、Vyを生成するための回路が必要となり、回路構成が複雑になるという課題があった。 According to the above-described buck-boost switching regulator (power supply 101), as shown in FIG. 19, the buck-boost mode operation is performed when switching between the boost mode and the buck mode. At this time, as is apparent from the graph of FIG. 19, two types of control signals Vz1 and Vz2 are required. Since these are based on two types of waveform signals Vx and Vy (triangular waves), a circuit for generating these waveform signals Vx and Vy is required, and there is a problem that the circuit configuration becomes complicated.
本発明は、前記従来の課題を解決するもので、簡単な回路構成で昇圧と降圧の両方が可能なDC/DCコンバータを提供することを目的とする。 The present invention solves the above-described conventional problems, and an object of the present invention is to provide a DC / DC converter capable of both stepping up and stepping down with a simple circuit configuration.
前記従来の課題を解決するために、本発明のDC/DCコンバータは、入力端子とグランド端子との間に電気的に2個直列接続され、相補な動作を行う降圧用スイッチング素子と、出力端子と前記グランド端子との間に電気的に2個直列接続され、相補な動作を行う昇圧用スイッチング素子と、2個の前記降圧用スイッチング素子の接続点と、2個の前記昇圧用スイッチング素子の接続点との間に電気的に接続されるインダクタと、前記出力端子と電気的に接続され、前記出力端子の出力電圧(Vo)を検出する出力電圧検出回路と、前記降圧用スイッチング素子、前記昇圧用スイッチング素子、および前記出力電圧検出回路と電気的に接続される制御回路と、を備える。そして、前記制御回路は、昇圧動作と降圧動作とを切り替える際に、時比率制御量(Ds)が、パルス幅変調制御を行なえなくなる第1所定値に至ると、前記パルス幅変調制御を行っていない前記昇圧用スイッチング素子、または前記降圧用スイッチング素子に対し、予め決定された前記時比率制御量(Ds)とオン周波数(f)との相関関係に基づいて求められる周期毎に、2個直列の前記スイッチング素子の一方のオン期間を固定した状態でオン制御を行なうとともに、2個直列の前記スイッチング素子の他方のオフ期間を固定した状態でオフ制御を行なう。そして、前記制御回路は、前記時比率制御量(Ds)が、前記昇圧用スイッチング素子と前記降圧用スイッチング素子とが実質的に同じ周期でオンオフ制御される際の第2所定値に至ると、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替える。そして、前記制御回路は、前記時比率制御量(Ds)が、パルス幅変調制御を再開できる前記第3所定値に至ると、前記昇圧用スイッチング素子により前記昇圧動作を、または前記降圧用スイッチング素子により前記降圧動作を行うようにしたものである。 In order to solve the above-described conventional problems, a DC / DC converter according to the present invention includes two step-down switching elements that are electrically connected in series between an input terminal and a ground terminal and perform complementary operations, and an output terminal. Two step-up switching elements that are electrically connected in series between each other and the ground terminal and perform complementary operations, a connection point between the two step-down switching elements, and two step-up switching elements An inductor electrically connected to a connection point; an output voltage detection circuit which is electrically connected to the output terminal and detects an output voltage (Vo) of the output terminal; the step-down switching element; A boosting switching element, and a control circuit electrically connected to the output voltage detection circuit. Then, when switching between the step-up operation and the step-down operation, the control circuit performs the pulse width modulation control when the duty ratio control amount (Ds) reaches a first predetermined value at which pulse width modulation control cannot be performed. No two step-up switching elements or two step-down switching elements are connected in series for each period determined based on a predetermined correlation between the duty ratio control amount (Ds) and the ON frequency (f). On-control is performed in a state where one on-period of the switching elements is fixed, and off-control is performed in a state where the other off-period of the two switching elements in series is fixed. The control circuit, when the duty ratio control amount (Ds) reaches a second predetermined value when the step-up switching element and the step-down switching element are ON / OFF controlled in substantially the same period, The operations of the step-up switching element and the step-down switching element are interchanged. When the duty ratio control amount (Ds) reaches the third predetermined value at which the pulse width modulation control can be resumed, the control circuit performs the step-up operation by the step-up switching element or the step-down switching element. Thus, the step-down operation is performed.
また、本発明のDC/DCコンバータは、入力端子とグランド端子との間に電気的に2個直列接続され、相補な動作を行う降圧用スイッチング素子と、出力端子と前記グランド端子との間に電気的に2個直列接続され、相補な動作を行う昇圧用スイッチング素子と、2個の前記降圧用スイッチング素子の接続点と、2個の前記昇圧用スイッチング素子の接続点との間に電気的に接続されるインダクタと、前記出力端子と電気的に接続され、前記出力端子の出力電圧(Vo)を検出する出力電圧検出回路と、前記降圧用スイッチング素子、前記昇圧用スイッチング素子、および前記出力電圧検出回路と電気的に接続される制御回路と、を備える。そして、前記制御回路は、昇圧動作と降圧動作とを切り替える際に、時比率制御量(Ds)が、パルス幅変調制御を行なえなくなる第1所定値に至ると、前記パルス幅変調制御を行っている前記昇圧用スイッチング素子、または前記降圧用スイッチング素子に対し、予め決定された前記時比率制御量(Ds)とオン周波数(f)との相関関係に基づいて求められる周期毎に、2個直列の前記スイッチング素子の一方のオン期間を固定した状態でオン制御を行なうとともに、2個直列の前記スイッチング素子の他方のオフ期間を固定した状態でオフ制御を行なう。そして、前記制御回路は、前記時比率制御量(Ds)が、前記昇圧用スイッチング素子と前記降圧用スイッチング素子とが実質的に同じ周期でオンオフ制御される際の第2所定値に至ると、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替える。そして、前記制御回路は、前記時比率制御量(Ds)が前記第3所定値に至ると、前記昇圧用スイッチング素子により前記昇圧動作を、または前記降圧用スイッチング素子により前記降圧動作を行うようにしたものである。 The DC / DC converter according to the present invention includes two step-down switching elements that are electrically connected in series between an input terminal and a ground terminal and perform complementary operations, and an output terminal and the ground terminal. Two step-up switching elements that are electrically connected in series and perform complementary operations, and between the connection points of the two step-down switching elements and the connection points of the two step-up switching elements. An inductor connected to the output terminal, an output voltage detection circuit that is electrically connected to the output terminal and detects an output voltage (Vo) of the output terminal, the step-down switching element, the step-up switching element, and the output A control circuit electrically connected to the voltage detection circuit. The control circuit performs the pulse width modulation control when the duty ratio control amount (Ds) reaches a first predetermined value at which the pulse width modulation control cannot be performed when switching between the step-up operation and the step-down operation. Two booster switching elements or two step-down switching elements are connected in series for each period determined based on a predetermined correlation between the duty ratio control amount (Ds) and the on-frequency (f). On-control is performed in a state where one on-period of the switching elements is fixed, and off-control is performed in a state where the other off-period of the two switching elements in series is fixed. The control circuit, when the duty ratio control amount (Ds) reaches a second predetermined value when the step-up switching element and the step-down switching element are ON / OFF controlled in substantially the same period, The operations of the step-up switching element and the step-down switching element are interchanged. The control circuit performs the step-up operation by the step-up switching element or the step-down operation by the step-down switching element when the duty ratio control amount (Ds) reaches the third predetermined value. It is a thing.
本発明のDC/DCコンバータによれば、制御回路は、上記相関関係に基づいて合計4つのスイッチング素子を制御することにより昇降圧切替を行う。この切替時に、オンオフ周期を可変するだけの制御であるため、従来のように、2つの三角波を得るための回路が不要となり、簡単な構成で昇降圧が可能なDC/DCコンバータが得られるという効果を奏する。 According to the DC / DC converter of the present invention, the control circuit performs step-up / step-down switching by controlling a total of four switching elements based on the correlation. Since this control only changes the on / off period at the time of switching, a circuit for obtaining two triangular waves is not required as in the prior art, and a DC / DC converter capable of step-up / step-down with a simple configuration is obtained. There is an effect.
以下、本発明を実施するための形態について図面を参照しながら説明する。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
(実施の形態1)
図1は、本発明の実施の形態1におけるDC/DCコンバータのブロック回路図である。図2は、本発明の実施の形態1におけるDC/DCコンバータの昇圧時における各スイッチング素子のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図3は、本発明の実施の形態1におけるDC/DCコンバータの昇降圧切替時における、第1、第2降圧用スイッチング素子が第1、第2昇圧用スイッチング素子の4周期時のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図4は、本発明の実施の形態1におけるDC/DCコンバータの昇降圧切替時における、第1、第2降圧用スイッチング素子が第1、第2昇圧用スイッチング素子の2周期時のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図5は、本発明の実施の形態1におけるDC/DCコンバータの昇降圧切替時における、第1、第2降圧用スイッチング素子と第1、第2昇圧用スイッチング素子が同周期時のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図6は、本発明の実施の形態1におけるDC/DCコンバータの昇降圧切替時における、第1、第2昇圧用スイッチング素子が第1、第2降圧用スイッチング素子の2周期時のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図7は、本発明の実施の形態1におけるDC/DCコンバータの昇降圧切替時における、第1、第2昇圧用スイッチング素子が第1、第2降圧用スイッチング素子の4周期時のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図8は、本発明の実施の形態1におけるDC/DCコンバータの降圧時における各スイッチング素子のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図9は、本発明の実施の形態1におけるDC/DCコンバータの時比率制御量Dsとオン周波数fとの相関関係図である。
(Embodiment 1)
FIG. 1 is a block circuit diagram of a DC / DC converter according to Embodiment 1 of the present invention. FIG. 2 is a timing chart of each switching element at the time of boosting of the DC / DC converter according to Embodiment 1 of the present invention. FIG. 2A is a pulse waveform diagram of the first step-down switching element, and FIG. FIG. 5C is a pulse waveform diagram of the step-down switching element, FIG. 5C is a pulse waveform diagram of the first step-up switching element, and FIG. 5D is a pulse waveform diagram of the second step-up switching element. FIG. 3 is a timing chart when the first and second step-down switching elements are in the four cycles of the first and second step-up switching elements when the DC / DC converter according to Embodiment 1 of the present invention performs step-up / step-down switching. (A) is a pulse waveform diagram of the first step-down switching element, (b) is a pulse waveform diagram of the second step-down switching element, (c) is a pulse waveform diagram of the first step-up switching element, and (d). FIG. 6 is a pulse waveform diagram of a second boosting switching element. FIG. 4 is a timing chart when the first and second step-down switching elements are in two cycles of the first and second step-up switching elements at the time of step-up / step-down switching of the DC / DC converter according to Embodiment 1 of the present invention. (A) is a pulse waveform diagram of the first step-down switching element, (b) is a pulse waveform diagram of the second step-down switching element, (c) is a pulse waveform diagram of the first step-up switching element, and (d). FIG. 6 is a pulse waveform diagram of a second boosting switching element. FIG. 5 is a timing chart when the first and second step-down switching elements and the first and second step-up switching elements are in the same period at the time of step-up / step-down switching of the DC / DC converter according to Embodiment 1 of the present invention. (A) is a pulse waveform diagram of the first step-down switching element, (b) is a pulse waveform diagram of the second step-down switching element, (c) is a pulse waveform diagram of the first step-up switching element, and (d). FIG. 6 is a pulse waveform diagram of a second boosting switching element. FIG. 6 is a timing chart when the first and second step-up switching elements are in two cycles of the first and second step-down switching elements at the time of step-up / step-down switching of the DC / DC converter according to Embodiment 1 of the present invention. (A) is a pulse waveform diagram of the first step-down switching element, (b) is a pulse waveform diagram of the second step-down switching element, (c) is a pulse waveform diagram of the first step-up switching element, and (d). FIG. 6 is a pulse waveform diagram of a second boosting switching element. FIG. 7 is a timing chart when the first and second step-up switching elements are four cycles of the first and second step-down switching elements at the time of step-up / step-down switching of the DC / DC converter according to Embodiment 1 of the present invention. (A) is a pulse waveform diagram of the first step-down switching element, (b) is a pulse waveform diagram of the second step-down switching element, (c) is a pulse waveform diagram of the first step-up switching element, and (d). FIG. 6 is a pulse waveform diagram of a second boosting switching element. FIG. 8 is a timing chart of each switching element at the time of step-down of the DC / DC converter according to Embodiment 1 of the present invention. FIG. 8 (a) is a pulse waveform diagram of the first step-down switching element, and FIG. FIG. 5C is a pulse waveform diagram of the step-down switching element, FIG. 5C is a pulse waveform diagram of the first step-up switching element, and FIG. 5D is a pulse waveform diagram of the second step-up switching element. FIG. 9 is a correlation diagram between the duty ratio control amount Ds and the on-frequency f of the DC / DC converter according to Embodiment 1 of the present invention.
図1において、DC/DCコンバータ11は、入力端子15とグランド端子17との間に電気的に2個直列接続され、相補な動作を行う降圧用スイッチング素子と、出力端子19とグランド端子17との間に電気的に2個直列接続され、相補な動作を行う昇圧用スイッチング素子と、2個の前記降圧用スイッチング素子の接続点と、2個の前記昇圧用スイッチング素子の接続点との間に電気的に接続されるインダクタ21と、を備える。また、DC/DCコンバータ11は、入力端子15と電気的に接続され、入力端子15の入力電圧Viを検出する入力電圧検出回路23と、出力端子19と電気的に接続され、出力端子19の出力電圧Voを検出する出力電圧検出回路25と、を備える。そして、前記降圧用スイッチング素子、前記昇圧用スイッチング素子、入力電圧検出回路23、および出力電圧検出回路25と電気的に接続される制御回路27を備える。
In FIG. 1, two DC /
制御回路27は、昇圧動作と降圧動作とを切り替える際に、時比率制御量Dsが、パルス幅変調制御を行なえなくなる第1所定値に至ると、パルス幅変調制御を行っていない前記昇圧用スイッチング素子、または前記降圧用スイッチング素子に対し、予め決定された時比率制御量Dsとオン周波数fとの相関関係に基づいて求められる周期毎に、2個直列の前記スイッチング素子の一方のオン期間を固定した状態でオン制御を行なうとともに、2個直列の前記スイッチング素子の他方のオフ期間を固定した状態でオフ制御を行なう。そして、制御回路27は、時比率制御量Dsが、前記昇圧用スイッチング素子と前記降圧用スイッチング素子とが実質的に同じ周期でオンオフ制御される際の第2所定値に至ると、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替える。そして、制御回路27は、時比率制御量Dsが、パルス幅変調制御を再開できる第3所定値に至ると、前記昇圧用スイッチング素子により前記昇圧動作を、または前記降圧用スイッチング素子により前記降圧動作を行う。
When the
これにより、制御回路27は、上記相関関係に基づいて合計4つのスイッチング素子を制御することにより昇降圧切替を行なう。この切替時に、オンオフ周期を可変するだけの制御であるため、従来のように、2つの三角波を得るための回路が不要となり、簡単な構成で昇降圧が可能なDC/DCコンバータ11が得られる。
Accordingly, the
以下、より具体的に本実施の形態1の構成、動作について説明する。 Hereinafter, the configuration and operation of the first embodiment will be described more specifically.
図1において、DC/DCコンバータ11の入力端子15とグランド端子17の間には、太陽電池28が電気的に接続されている。従って、DC/DCコンバータ11は太陽電池28が発電した電力における電圧(入力電圧Vi)を昇圧、もしくは降圧することにより、天候や陰影に影響されにくい安定した出力電圧Voを出力する機能を有する。
In FIG. 1, a
また、出力端子19とグランド端子17の間には、例えば、負荷、二次電池、あるいは商用の系統電力に電力供給を行うためのインバータなどを接続することができるが、本実施の形態1では特に限定しない。
Further, between the output terminal 19 and the
次に、DC/DCコンバータ11の内部構成の詳細について説明する。
Next, details of the internal configuration of the DC /
まず、前記降圧用スイッチング素子は2個のスイッチング素子を直列に接続した構成を備える。ここでは、前記スイッチング素子として電界効果トランジスタ(以下、FETという)を用いた。従って、各スイッチング素子には寄生ダイオード29が形成される。なお、前記スイッチング素子はFETに限定されるものではなく、他の半導体スイッチング素子であってもよい。ここで、2個の前記降圧用スイッチング素子のうち、入力端子15と電気的に接続されるものを第1降圧用スイッチング素子30、グランド端子17と電気的に接続されるものを第2降圧用スイッチング素子31という。
First, the step-down switching element has a configuration in which two switching elements are connected in series. Here, a field effect transistor (hereinafter referred to as FET) is used as the switching element. Accordingly, a
第1降圧用スイッチング素子30と、第2降圧用スイッチング素子31とは、相補な動作を行う。ここで、相補な動作とは、基本的に、2個の前記降圧用スイッチング素子のオンオフ動作が反転する動作を指すものと、以下定義する。但し、後述するような、2個の前記降圧用スイッチング素子が短期間内に同時オフとなる場合は、一時的に相補な動作でなくなるが、本実施の形態1では短期間の同時オフであれば相補な動作に含まれるものと定義する。
The first step-down
同様に、前記昇圧用スイッチング素子も2個のスイッチング素子(FET)を直列に接続した構成を備える。ここで、2個の前記昇圧用スイッチング素子のうち、出力端子19と電気的に接続されるものを第1昇圧用スイッチング素子33、グランド端子17と電気的に接続されるものを第2昇圧用スイッチング素子35という。
Similarly, the boosting switching element has a configuration in which two switching elements (FETs) are connected in series. Here, of the two boosting switching elements, the one that is electrically connected to the output terminal 19 is the first boosting switching
また、出力端子19とグランド端子17との間には、平滑コンデンサ37が電気的に接続される。なお、平滑コンデンサ37は、出力端子19とグランド端子17との間に容量が極めて大きい二次電池などが接続される場合は無くてもよい。
A smoothing
次に、入力電圧検出回路23は、グランド端子17を基準とした入力電圧Viを検出し、制御回路27へ出力する機能を有する。同様に、出力電圧検出回路25は、グランド端子17を基準とした出力電圧Voを検出し、制御回路27へ出力する機能を有する。
Next, the input
制御回路27は、マイクロコンピュータと周辺回路、メモリ等で構成され、上記した入力電圧Viと出力電圧Voを取り込むとともに、第1降圧用スイッチング素子30、第2降圧用スイッチング素子31、第1昇圧用スイッチング素子33、および第2昇圧用スイッチング素子35のオンオフ制御を、それぞれスイッチ信号SW1、SW2、SW3、およびSW4により行う機能を有する。
The
次に、このようなDC/DCコンバータ11の動作について説明する。
Next, the operation of such a DC /
まず、DC/DCコンバータ11が昇圧動作を行っている場合について述べる。この際の第1降圧用スイッチング素子30、第2降圧用スイッチング素子31、第1昇圧用スイッチング素子33、および第2昇圧用スイッチング素子35の経時的なオンオフ状態を図2(a)〜(d)にそれぞれ示す。昇圧動作の場合、制御回路27は図2(c)、(d)に示すように、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35を相補に動作させる。ここで、相補に動作させるとは、第1昇圧用スイッチング素子33がオンの時は第2昇圧用スイッチング素子35がオフに、第1昇圧用スイッチング素子33がオフの時は第2昇圧用スイッチング素子35がオンになるように、すなわち、互いに反転した状態になるように動作することであると、以下、定義する。このような動作により、DC/DCコンバータ11は、入力電圧Viを昇圧して出力電圧Voを出力する。このとき、制御回路27は、出力電圧検出回路25で検出された出力電圧Voが所望の設定電圧になるように、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35の時比率(図2(c)、(d)の1周期に対するオン期間の比率と定義する)を調整する。この時比率を調整する量を、以下、時比率制御量Dsという。図2(c)、(d)の場合、オン期間とオフ期間が等しいので、時比率は0.5になる。なお、時比率を変更することにより昇圧比を調整して出力電圧Voを所望の設定電圧にする制御をパルス幅変調制御という。また、以下の説明ではパルス幅変調制御をPWM制御と略す。
First, a case where the DC /
一方、昇圧動作の場合、前記降圧用スイッチング素子はオンオフ制御を行わず、入力電圧Viが直接インダクタ21に印加されるように、制御回路27は、第1降圧用スイッチング素子30をオンにするとともに、入力端子15とグランド端子17とが短絡しないように、第2降圧用スイッチング素子31をオフにする。従って、それぞれ、図2(a)、(b)に示すように、第1降圧用スイッチング素子30はオンのまま、第2降圧用スイッチング素子31はオフのままとなる。
On the other hand, in the step-up operation, the
このような制御は、例えば日の出、夕暮れ、曇天、あるいは影が差した場合などで、太陽電池28への日射量が不十分であり、入力電圧Viが所望の出力電圧Voより低い場合に行われる。
Such control is performed when the amount of solar radiation to the
次に、太陽電池28への日射量が改善され、入力電圧Viが上昇してきた場合について説明する。この場合、DC/DCコンバータ11は、昇圧動作から降圧動作へ切り替える必要があるので、その動作について以下に説明する。
Next, the case where the solar radiation amount to the
本実施の形態1のDC/DCコンバータ11は、予め決定された、時比率制御量Dsと、オン周波数fとの相関関係が前記メモリに記憶されている。なお、オン周波数fの詳細については後述する。そして、DC/DCコンバータ11の昇降圧動作を切り替える際には、前記相関関係に基づいて、制御回路27により、スイッチング動作が制御される。そこで、ここでは、まず図9に示す前記相関関係について説明する。なお、図9において、横軸は時比率制御量Dsを、縦軸はオン周波数fを示す。
In the DC /
まず、図9を参照しながら、図2の状態について説明する。図2では昇圧動作のみが行われているので、図9において、時比率制御量Dsが時比率制御量Ds1(第1所定値)以上であることになる。なお、ここでは図2の状態が第1所定値である時比率制御量Ds1の場合であるとする。この場合は、上記したように、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35は相補な動作を行うようにPWM制御される。従って、図9の時比率制御量Ds1に示すように、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35(図9の太実線)は一定のオン周波数f1でオンオフ動作が行われている。
First, the state of FIG. 2 will be described with reference to FIG. Since only the boosting operation is performed in FIG. 2, the time ratio control amount Ds is equal to or greater than the time ratio control amount Ds1 (first predetermined value) in FIG. Here, it is assumed that the state in FIG. 2 is the time ratio control amount Ds1 that is the first predetermined value. In this case, as described above, the first
ここで、図9の縦軸であるオン周波数fとは、時比率が0.5の時の、例えば第1昇圧用スイッチング素子33のPWM制御におけるオン期間を発生させる周波数のことである。本実施の形態1においては、第1昇圧用スイッチング素子33がPWM制御される領域では、オン周波数f1を80キロヘルツ(以下、kHzと記す)とした。従って、80kHzは周期が12.5μ秒であるので、12.5μ秒毎に時比率0.5のパルス波形が発生することになる。これが図2(c)、(d)に相当する。ここで、オン周波数f1が80kHzで、時比率が0.5であるので、オン期間は、6.25μ秒となる。ゆえに、第1昇圧用スイッチング素子33は12.5μ秒毎に6.25μ秒ずつのオンオフを繰り返すことになる。なお、第2昇圧用スイッチング素子35は第1昇圧用スイッチング素子33と相補に動作するので、図2(d)に示すように、図2(c)の動作の位相を180度ずらした波形となる。
Here, the ON frequency f on the vertical axis in FIG. 9 is a frequency that generates an ON period in PWM control of the first
一方、第1降圧用スイッチング素子30は、上記したようにオン状態、第2降圧用スイッチング素子31はオフ状態であるので、いずれも図9の太破線に示すように、時比率制御量Ds1におけるオン周波数fは0ヘルツ(以下、Hzと記す)となる。
On the other hand, since the first step-down
なお、第1降圧用スイッチング素子30と第2降圧用スイッチング素子31に対して、時比率制御量Ds1ではオン周波数fが0Hzと可聴周波数f0の2点が図示されるが、前者が黒丸、後者が白丸であるので、この場合は黒丸の方の数値を採用するものとして定義する。ゆえに、時比率制御量Dsが時比率制御量Ds1より僅かに小さくなると、オン周波数fは可聴周波数f0より僅かに大きい周波数まで急増することになる。
In addition, with respect to the first step-down
これは、黒丸の点から連続的に相関関係を決定すると、時比率制御量Dsの値によってはオン周波数fが可聴周波数帯域(およそ20Hzから18kHzまで)に含まれることがある。その結果、DC/DCコンバータ11から騒音が発生する可能性がある。同様に、PWM制御においても、そのオンオフ周波数が可聴周波数帯域に含まれると騒音の要因となるので、PWM制御の周波数(ここでは80kHz)も可聴周波数帯域から外れた値としている。このように、本実施の形態1では、パルス幅変調制御における周波数、およびオン周波数fは、0ヘルツ、または、可聴周波数f0より大きい周波数であるようにしている。なお、騒音が問題とならない場合は、上記した連続的な相関関係としてもよい。
When the correlation is determined continuously from the black circle points, the ON frequency f may be included in the audible frequency band (approximately 20 Hz to 18 kHz) depending on the value of the duty ratio control amount Ds. As a result, noise may be generated from the DC /
次に、太陽電池28への日射量が増加し、出力電圧Voと入力電圧Viの差が近づくとする。ここで、前記第1所定値が、前記降圧用スイッチング素子のPWM制御を行えなくなる値であると定義する。従って、前記差が小さくなると、DC/DCコンバータ11は出力電圧Voを目標値に制御するための時比率制御量Dsにより、通常の、周期(周波数)一定で時比率を可変することによるPWM制御が行なえなくなる。そして、PWM制御が行えなくなる閾値が第1所定値である。
Next, it is assumed that the amount of solar radiation to the
ここでは、制御回路27によるPWM制御が行えなくなる状態まで時比率制御量Dsが小さくなっている。この場合、制御回路27は、図9の相関関係に基づいて、オン状態、またはオフ状態を維持している第1降圧用スイッチング素子30と第2降圧用スイッチング素子31のオンオフ動作を行う。なお、制御回路27はPWM制御が行えなくなったことを、目標値に対する出力電圧Voの差から知ることができる。すなわち、出力電圧Voが目標値と測定や制御の誤差範囲内で一致していた場合、制御回路27はPWM制御が行われていると判断する。一方、差が誤差範囲を超えて異なる場合、制御回路27はPWM制御ができないと判断する。そして、この場合に、制御回路27は、オンオフ動作を行っている前記昇圧用スイッチング素子の時比率を固定して継続動作するとともに、前記降圧用スイッチング素子のオンオフ動作を開始する。この動作における前記降圧用スイッチング素子の時比率制御量Dsは、本実施の形態1では比例積分量に基づく。従って、第1所定値より小さくなると、時比率制御量Dsは前記降圧用スイッチング素子の比例積分量であるとする。なお、ここでの時比率制御量Dsは比例積分量に限定されるものではなく、例えば比例積分微分量であってもよい。この場合、制御が複雑になるものの、出力電圧Voの精度が増す。
Here, the duty ratio control amount Ds is reduced until the
次に、時比率制御量Dsが第1所定値より小さくなった場合の具体的な動作を以下に示す。 Next, a specific operation when the duty ratio control amount Ds becomes smaller than the first predetermined value will be described below.
まず、時比率制御量Dsが時比率制御量Ds2まで小さくなる過程では、図9の太破線より求められるオン周波数fに基づき、第1降圧用スイッチング素子30と第2降圧用スイッチング素子31のオンオフ動作が徐々に行われる。そして、時比率制御量Ds2に至ると、図9よりオン周波数f2は20kHzであるので、第1降圧用スイッチング素子30と第2降圧用スイッチング素子31は20kHzのオン周波数f2に基づいてオンオフ動作を行う。
First, in the process in which the time ratio control amount Ds decreases to the time ratio control amount Ds2, the first step-down
その様子を図3に示す。図3(a)〜(d)は、それぞれ図2(a)〜(d)と同じスイッチング素子のタイミングチャートである。 This is shown in FIG. FIGS. 3A to 3D are timing charts of the same switching elements as FIGS. 2A to 2D, respectively.
まず、図3(c)、(d)に示すように、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35は、それぞれ図2(c)、(d)と同じ動作である。従って、昇圧動作は時比率制御量Dsが第1所定値である場合と同じである。そのため、図9の太実線に示すように、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35は、いずれも位相が180度ずれた状態で、オン周波数f1(=80kHz)によりオンオフ動作を繰り返す。
First, as shown in FIGS. 3C and 3D, the first boosting switching
以後も、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35は、時比率制御量Dsが、後述する時比率制御量Ds4(第2所定値)に至るまで、80kHzのオン周波数f1で、時比率0.5のままで、オンオフ動作を繰り返す。
Thereafter, the first
一方、図3(a)に示すように、第1降圧用スイッチング素子30は時刻t2から時刻t3まで、時刻t10から時刻t11まで・・・というようにオフになる期間が発生する。なお、第2降圧用スイッチング素子31は、第1降圧用スイッチング素子30と相補に動作するため、図3(b)に示すように、上記時刻でオンになる期間が発生する。
On the other hand, as shown in FIG. 3A, the first step-down
ここで、図9の太破線に示すように、第1降圧用スイッチング素子30と第2降圧用スイッチング素子31の、時比率制御量Ds2におけるオン周波数f2は20kHzであるので、オン周波数f2は第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35のオン周波数f1(80kHz)の1/4となる。ゆえに、その周期は4倍となる。従って、第1降圧用スイッチング素子30は、制御回路27により、第1昇圧用スイッチング素子33の4倍の周期毎にオフ制御され、相補に動作する第2降圧用スイッチング素子31は、制御回路27により、第2昇圧用スイッチング素子35の4倍の周期毎にオン制御される。この際、オン制御されるオン期間は、第2昇圧用スイッチング素子35のオン期間(6.25μ秒)と同じ値に固定される。また、第2昇圧用スイッチング素子35と相補な動作を行う第1昇圧用スイッチング素子33のオフ期間も6.25μ秒に固定される。
Here, as indicated by a thick broken line in FIG. 9, the on-frequency f2 of the first step-down
上記のことから、第1降圧用スイッチング素子30と第2降圧用スイッチング素子31は、図3(a)、(b)に示すように、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35の4倍の周期毎に、オン状態、またはオフ状態となる。すなわち、例えば第1昇圧用スイッチング素子33が4回オフ状態になる毎に、第1降圧用スイッチング素子30が1回オフ状態となる。そして、両者のオフ期間は制御回路27の誤差範囲内で実質的に等しい。同様に、第2昇圧用スイッチング素子35が4回オン状態になる毎に、第2降圧用スイッチング素子31が1回オン状態となり、両者のオン期間は誤差範囲内で実質的に等しい。
From the above, the first step-down
なお、ここでは、制御回路27は、PWM制御を行っていない第2降圧用スイッチング素子31を、予め決定された時比率制御量Dsとオン周波数fとの相関関係(図9)に基づいて求められる周期毎に、オン期間を固定した状態でオン制御を行なっているが、第1降圧用スイッチング素子30はオフ制御を行なっている。これは、第1降圧用スイッチング素子30と第2降圧用スイッチング素子31が相補な動作を行うためである。そこで、第1降圧用スイッチング素子30と第2降圧用スイッチング素子31を併せて降圧用スイッチング素子と呼ぶ時、その一方(ここでは第2降圧用スイッチング素子31)がオン制御を行なっているので、全体としては、オン制御を行なうと記載することとする。なお、第1降圧用スイッチング素子30は第2降圧用スイッチング素子31に対し相補な動作を行うので、2個の前記降圧用スイッチング素子のうち、オン制御されない方は必然的にオフ制御されることになる。第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35を併せて昇圧用スイッチング素子と呼ぶ時も、上記と同じ定義であるとする。
Here, the
次に、さらに時比率制御量Dsが小さくなると、図9の太破線に示すように、オン周波数fは徐々に大きくなる。そして、時比率制御量Ds3に至ると、オン周波数fは、時比率制御量Ds3と太破線が交差する部分、すなわち、オン周波数f3(=40kHz)となる。ゆえに、オン周波数f3は、PWM制御される第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35のオン周波数f1(=80kHz)の半分となるので、第2降圧用スイッチング素子31がオン制御される周期は第2昇圧用スイッチング素子35がオン制御される周期の2倍となる。
Next, when the duty ratio control amount Ds further decreases, the on-frequency f gradually increases as shown by the thick broken line in FIG. When the duty ratio control amount Ds3 is reached, the on-frequency f becomes a portion where the duty ratio control amount Ds3 and the thick broken line intersect, that is, the on-frequency f3 (= 40 kHz). Therefore, the on-frequency f3 is half of the on-frequency f1 (= 80 kHz) of the first
このときのタイミングチャートを図4(a)〜(d)に示す。これらのタイミングチャートは図2(a)〜(d)と同じスイッチング素子に対するものである。 Timing charts at this time are shown in FIGS. These timing charts are for the same switching elements as in FIGS.
上記したとおり、第2降圧用スイッチング素子31がオン制御される周期が2倍になり、また、図4(b)、(d)においても、図3で説明したように、オン期間は6.25μ秒であり、誤差範囲内で実質的に等しいので、第2昇圧用スイッチング素子35が2回オンになる毎に、第2降圧用スイッチング素子31が1回オンになる。そして、図4(a)に示すように、第1降圧用スイッチング素子30は、第2降圧用スイッチング素子31と相補な動作を行う。また、第1昇圧用スイッチング素子33は、図4(c)に示すように、第2昇圧用スイッチング素子35と相補な動作を行う。
As described above, the period during which the second step-down
以後、時比率制御量Dsが小さくなると、図9の太破線に示すように、オン周波数fは徐々に大きくなり、第2降圧用スイッチング素子31がオンに、第1降圧用スイッチング素子30がオフに、それぞれ制御される周期が短くなる。これを換言すると、第1降圧用スイッチング素子30はオフ期間が6.25μ秒に固定されているので、1周期におけるオン期間が、時比率制御量Dsの低下とともに短くなる。そして、第2降圧用スイッチング素子31は第1降圧用スイッチング素子30と相補な動作を行うので、1周期におけるオフ期間が、時比率制御量Dsの低下とともに短くなる。
Thereafter, when the duty ratio control amount Ds decreases, the on-frequency f gradually increases, the second step-down
そして、時比率制御量Dsが電圧検出や演算の誤差範囲内で実質的に0になる、すなわち、入力電圧Viと出力電圧Voが誤差範囲内で実質的に等しくなると、図9より、前記降圧用スイッチング素子のオン周波数fは、前記昇圧用スイッチング素子のオン周波数f1と誤差範囲内で実質的に等しくなる。このときのタイミングチャートを図5(a)〜(d)に示す。なお、図5(a)〜(d)のタイミングチャートにおけるスイッチング素子は、図2(a)〜(d)のそれぞれに対応する。 Then, when the duty ratio control amount Ds becomes substantially zero within the error range of voltage detection or calculation, that is, when the input voltage Vi and the output voltage Vo become substantially equal within the error range, the step-down control is performed from FIG. The on-frequency f of the switching element for switching is substantially equal to the on-frequency f1 of the switching element for boosting within an error range. Timing charts at this time are shown in FIGS. Note that the switching elements in the timing charts of FIGS. 5A to 5D correspond to FIGS. 2A to 2D, respectively.
図5より明らかなように、時比率制御量Ds4(=0)の場合、図5(a)、すなわち第1降圧用スイッチング素子30のタイミングチャートと、図5(c)、すなわち第1昇圧用スイッチング素子33のタイミングチャートは同じ波形となる。同様に、図5(b)、すなわち第2降圧用スイッチング素子31のタイミングチャートと、図5(d)、すなわち第2昇圧用スイッチング素子35のタイミングチャートは同じ波形となる。
As is apparent from FIG. 5, in the case of the duty ratio control amount Ds4 (= 0), FIG. 5A, that is, the timing chart of the first step-down
この状態は、DC/DCコンバータ11が昇圧動作と降圧動作を同条件で同時に行っていることに相当し、上記したように、入力電圧Viがそのまま出力電圧Voになるように制御されている。
This state corresponds to the DC /
このように、時比率制御量Dsが第1所定値から第2所定値までの間、第2降圧用スイッチング素子31は、図2(b)から図5(b)までに示すように、時比率制御量Dsが小さくなるほどオンとなる周期が短くなり、オンの回数が増える。従って、時比率制御量Dsが第1所定値から第2所定値までの間は、前記降圧用スイッチング素子(第2降圧用スイッチング素子31)のパルスが増えるように制御されることになる。これは、制御回路27による比例積分制御により実現できる。なお、この制御については、上記したように比例積分微分制御であってもよい。
In this way, while the duty ratio control amount Ds is between the first predetermined value and the second predetermined value, the second step-down
次に、さらに太陽電池28への日射量が増え、入力電圧Viが出力電圧Voより高くなる。この場合は、時比率制御量Dsが負になり、図9の太実線に示すように、今度は前記昇圧用スイッチング素子のオン周波数fが徐々に減少する相関関係となる。同時に、前記降圧用スイッチング素子はオン周波数f1(=80kHz)が一定値となる相関関係を有する。この動作は、時比率制御量Dsが第2所定値、すなわち時比率制御量Ds4に至ると、制御回路27により、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替えることになる。
Next, the amount of solar radiation to the
なお、実際には、オン周波数fは、第2昇圧用スイッチング素子35に対するものであり、第1昇圧用スイッチング素子33は第2昇圧用スイッチング素子35と相補な動作を行っているのであるが、ここでは、前記昇圧用スイッチング素子のオン周波数fが徐々に減少すると記載することで、前記昇圧用スイッチング素子の互いに相補な動作を併せた全体としての動作を示すこととする。
In practice, the on-frequency f is for the second
時比率制御量Dsが時比率制御量Ds5まで小さくなると、図9の太実線に示す相関関係に基づいて、オン周波数f3(=40kHz)となるように、第2昇圧用スイッチング素子35のオン状態が制御される。このとき、前記降圧用スイッチング素子はオン周波数f1(=80kHz)でオンオフ制御される。従って、第2昇圧用スイッチング素子35は第2降圧用スイッチング素子31の2倍の周期でオン状態になるように制御される。
When the time ratio control amount Ds decreases to the time ratio control amount Ds5, the on-state of the second
これらの場合のタイミングチャートを図6(a)〜(d)に示す。図6(b)と図6(d)を比較すると、第2昇圧用スイッチング素子35は、オン期間(6.25μ秒)を固定した状態で、第2降圧用スイッチング素子31の2倍の周期(25μ秒)でオン状態になるように制御される。そして、図6(a)に示すように、第1降圧用スイッチング素子30は第2降圧用スイッチング素子31と相補な動作を行い、図6(c)に示すように、第1昇圧用スイッチング素子33は第2昇圧用スイッチング素子35と相補な動作を行う。
Timing charts in these cases are shown in FIGS. Comparing FIG. 6B and FIG. 6D, the second step-up switching
以後、同様に、時比率制御量Dsが小さくなり、時比率制御量Ds6に至ると、図9よりオン周波数f2(=20kHz)で第2昇圧用スイッチング素子35が動作する。この時のタイミングチャートを図7(a)〜(d)に示す。図7(b)と図7(d)を比較すると、第2昇圧用スイッチング素子35は第2降圧用スイッチング素子31の4倍の周期でオン状態になるように制御される。そして、図7(a)に示すように、第1降圧用スイッチング素子30は第2降圧用スイッチング素子31と相補な動作を行い、図7(c)に示すように、第1昇圧用スイッチング素子33は第2昇圧用スイッチング素子35と相補な動作を行う。
Thereafter, similarly, when the duty ratio control amount Ds decreases and reaches the duty ratio control amount Ds6, the second
さらに時比率制御量Dsが小さくなり、第3所定値である時比率制御量Ds7に至ると、図9の相関関係に示すように、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35はオンオフ動作を停止し、第1降圧用スイッチング素子30と第2降圧用スイッチング素子31のみがオンオフ動作を行う。これにより、DC/DCコンバータ11は前記降圧用スイッチング素子のみで降圧動作を行う。時比率制御量Dsが時比率制御量Ds7より小さくなると、前記降圧用スイッチング素子に対し変動時比率でのPWM制御を行なうことにより、制御回路27は、出力電圧Voが所望の電圧値になるように制御する。
When the time ratio control amount Ds further decreases and reaches the time ratio control amount Ds7 which is the third predetermined value, the first
このときのタイミングチャートを図8に示す。図8(c)に示すように、第1昇圧用スイッチング素子33はオン状態を維持し、図8(d)に示すように、第2昇圧用スイッチング素子35はオフ状態を維持する。そして、図8(a)、(b)に示すように、第1降圧用スイッチング素子30と第2降圧用スイッチング素子31は相補にオンオフ動作を継続する。
A timing chart at this time is shown in FIG. As shown in FIG. 8C, the first boosting switching
このように、時比率制御量Dsが第2所定値から第3所定値までの間、第2昇圧用スイッチング素子35は、図5(c)から図8(c)までに示すように、時比率制御量Dsが小さくなるほどオフとなる周期が長くなり、オフの回数が減る。従って、時比率制御量Dsが第2所定値から第3所定値までの間は、前記昇圧用スイッチング素子(第1昇圧用スイッチング素子33)のパルスが減るように制御されることになる。これは、制御回路27による比例積分制御により実現できる。
In this way, while the duty ratio control amount Ds is between the second predetermined value and the third predetermined value, the second boosting switching
なお、時比率制御量Dsが小さい場合から大きくなる際、すなわち、降圧動作から昇圧動作を行う場合は、DC/DCコンバータ11は上記した説明と逆の動作を行う。この場合、第1所定値が時比率制御量Ds7に、第3所定値が時比率制御量Ds1に、それぞれ代わる。
When the duty ratio control amount Ds increases from a small value, that is, when the step-up operation is performed from the step-down operation, the DC /
上記した昇圧動作から降圧動作に切り替わる際の制御回路27による制御をまとめると、次のようになる。制御回路27は、時比率制御量Dsが第1所定値に至ると、パルス幅変調制御を行っていない前記昇圧用スイッチング素子、または前記降圧用スイッチング素子に対し、予め決定された時比率制御量Dsとオン周波数fとの相関関係に基づいて求められる周期毎に、2個直列の前記スイッチング素子の一方(ここでは時比率制御量Dsが0以上では第2降圧用スイッチング素子31、時比率制御量Dsが0未満では第1昇圧用スイッチング素子33)のオン期間を固定した状態でオン制御を行なうとともに、2個直列の前記スイッチング素子の他方(ここでは時比率制御量Dsが0以上では第1降圧用スイッチング素子30、時比率制御量Dsが0未満では第2昇圧用スイッチング素子35)のオフ期間を固定した状態でオフ制御を行なう。そして、制御回路27は、時比率制御量Dsが第2所定値に至ると、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替える。そして、時比率制御量Dsが第3所定値に至ると、前記昇圧用スイッチング素子により前記昇圧動作を、または前記降圧用スイッチング素子により前記降圧動作を行なう。
The control by the
このように動作することで、DC/DCコンバータ11は昇降圧動作をスムースに切り替えることができる。さらに、昇降圧動作を切り替える近傍の電圧差、すなわち時比率制御量Dsが0に近い場合のみ、4つのスイッチング素子のオンオフ動作を行うので、昇圧動作、または降圧動作のみを行っている場合は2つのスイッチング素子のオンオフ動作のみでよい。よって、DC/DCコンバータ11の効率がよくなる。また、昇降圧動作の切り換え時には、時比率制御量Dsとオン周波数fとの相関関係に基づいて求められる周期毎にオン制御を行なうため、2つの三角波を用いる必要がない。従って、簡単な回路構成とすることができる。
By operating in this way, the DC /
以上の構成、動作により、制御回路27は、昇圧のみの場合、前記昇圧用スイッチング素子に対して、降圧のみの場合、前記降圧用スイッチング素子に対して、それぞれPWM制御を行なう。そして、制御回路27は、上記相関関係に基づいて合計4つのスイッチング素子を制御することにより昇降圧切替が可能となる。この切替時に、オンオフ周期を可変するだけの制御であるため、従来のように、2つの三角波を得るための回路が不要となり、簡単な構成で昇降圧が可能なDC/DCコンバータ11が得られる。
With the above-described configuration and operation, the
なお、本実施の形態1では、制御回路27は、前記昇圧用スイッチング素子と前記降圧用スイッチング素子を、それぞれ相補に制御する際に、それぞれのオンオフ状態が制御回路27や前記スイッチング素子の応答における誤差範囲内で同時に切り替わるように制御している。しかし、この動作は、2個の前記昇圧用スイッチング素子が同時にオフになる期間を介在させるとともに、2個の前記降圧用スイッチング素子が同時にオフになる期間を介在させるようにしてもよい。この場合、同時オフになる期間が実質的にない場合における短絡の可能性を低減することができる。その理由は次のとおりである。
In the first embodiment, when the
まず、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35とが実質的に同時に切り替わるようにした場合、誤差によっては一瞬、両者が同時にオン状態になる可能性がある。その結果、出力端子19とグランド端子「17が短絡し、出力電圧Voが不安定になる可能性がある。また、短絡の発生により、平滑コンデンサ37の容量によっては、平滑コンデンサ37から大電流が流れ、前記昇圧用スイッチング素子が劣化する可能性がある。
First, when the first boosting switching
次に、第1降圧用スイッチング素子30と第2降圧用スイッチング素子31とが実質的に同時に切り替わるようにした場合も、前記誤差によっては一瞬、両者が同時にオン状態になる可能性がある。その結果、入力電圧Viが不安定になり、特に昇降圧制御中は、誤動作の要因となり得る。さらに、太陽電池28の正極と負極(いずれも図示せず)が短絡する状態となるので、太陽電池28の寿命に影響する可能性もある。
Next, even when the first step-down
これらのことから、2個の前記昇圧用スイッチング素子が同時にオフになる期間を介在させるとともに、2個の前記降圧用スイッチング素子が同時にオフになる期間を介在させる構成としてもよい。 From these facts, a configuration may be adopted in which a period in which the two step-up switching elements are simultaneously turned off is interposed and a period in which the two step-down switching elements are simultaneously turned off.
但し、同時オフの期間を介在させると、その間、出力電圧Voの安定性に影響するため、同時オフ期間はオン期間に比べ、誤差範囲を超え、かつできるだけ短く設定することが望ましい。また、制御回路27の制御速度や、各スイッチング素子の応答速度によっては、同時オフの期間を介在させずに、オンオフ状態が同時に切り替わるようにしてもよい。
However, since the simultaneous off period affects the stability of the output voltage Vo during that period, it is desirable that the simultaneous off period exceeds the error range and is set as short as possible as compared to the on period. Further, depending on the control speed of the
このように、使用するデバイスやその性能、必要とされる出力電圧Voの安定性などによって、適宜、同時オフ期間の介在の要否を決定すればよい。 As described above, the necessity of the intervening OFF period may be determined as appropriate depending on the device to be used, its performance, the stability of the required output voltage Vo, and the like.
また、本実施の形態1では、時比率制御量Dsが実質的に、すなわち、誤差範囲内で同じ周期に至る時比率制御量Ds4となれば、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替えているが、これは、このような動作に限定されるものではない。その具体例を以下に説明する。 Further, in the first embodiment, when the time ratio control amount Ds is substantially, that is, when the time ratio control amount Ds4 reaches the same period within the error range, the step-up switching element and the step-down switching element Although the operations are switched, this is not limited to such operations. Specific examples thereof will be described below.
まず、時比率制御量Dsが時比率制御量Ds3に至った時点で、制御回路27が前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替える。すると、各スイッチング素子のタイミングチャートは図6になる。本来、図6の波形は時比率制御量Dsが時比率制御量Ds5に至った際の波形であるので、時比率制御量Dsが時比率制御量Ds3から時比率制御量Ds5に至るまでは、出力電圧Voが所望の値からずれる。しかし、DC/DCコンバータ11の用途によっては、ずれる量が許容範囲内の場合もある。そのため、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替えるタイミングは、厳密に時比率制御量Dsが時比率制御量Ds4に至った時点である必要はない。
First, when the time ratio control amount Ds reaches the time ratio control amount Ds3, the
ゆえに、出力電圧Voのずれる量が許容範囲に入れば、厳密に時比率制御量Dsが時比率制御量Ds4でなくても、実質的に同じ周期でオンオフ制御される状態であるとみなすことができる。ここで、実質的とは、上記した電圧測定や演算の誤差範囲に加え、出力電圧Voのずれる量における許容範囲も含むものと定義する。従って、時比率制御量Dsが時比率制御量Ds4に向かう過程で、出力電圧Voのずれる量が許容範囲に入れば、制御回路27は実質的に同じ周期でオンオフ制御される状態であるとみなし、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替える。このような構成であっても、従来のように、2つの三角波を得るための回路が不要となり、簡単な構成で昇降圧が可能なDC/DCコンバータ11が得られる。
Therefore, if the amount of deviation of the output voltage Vo falls within the allowable range, it can be regarded that the on / off control is performed in substantially the same cycle even if the time ratio control amount Ds is not exactly the time ratio control amount Ds4. it can. Here, the term “substantially” is defined to include an allowable range in the amount of deviation of the output voltage Vo in addition to the above error range of voltage measurement and calculation. Accordingly, if the deviation of the output voltage Vo falls within the allowable range in the process of the duty ratio control amount Ds toward the duty ratio control amount Ds4, the
(実施の形態2)
図10は、本発明の実施の形態2におけるDC/DCコンバータの昇圧時における各スイッチング素子のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図11は、本発明の実施の形態2におけるDC/DCコンバータの昇降圧切替時における、4周期毎に第1昇圧用スイッチング素子のオン期間を延長した際のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図12は、本発明の実施の形態2におけるDC/DCコンバータの昇降圧切替時における、2周期毎に第1昇圧用スイッチング素子のオン期間を延長した際のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図13は、本発明の実施の形態2におけるDC/DCコンバータの昇降圧切替時における、第1昇圧用スイッチング素子のオン期間が最大時のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図14は、本発明の実施の形態2におけるDC/DCコンバータの昇降圧切替時における、2周期毎に第2降圧用スイッチング素子のオン期間を延長した際のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図15は、本発明の実施の形態2におけるDC/DCコンバータの昇降圧切替時における、4周期毎に第2降圧用スイッチング素子のオン期間を延長した際のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図16は、本発明の実施の形態2におけるDC/DCコンバータの降圧時における各スイッチング素子のタイミングチャートであり、(a)は第1降圧用スイッチング素子のパルス波形図、(b)は第2降圧用スイッチング素子のパルス波形図、(c)は第1昇圧用スイッチング素子のパルス波形図、(d)は第2昇圧用スイッチング素子のパルス波形図である。図17は、本発明の実施の形態2におけるDC/DCコンバータの時比率制御量Dsとオン周波数fとの相関関係図である。
(Embodiment 2)
FIG. 10 is a timing chart of each switching element at the time of step-up of the DC / DC converter according to Embodiment 2 of the present invention. FIG. 10 (a) is a pulse waveform diagram of the first step-down switching element, and FIG. FIG. 5C is a pulse waveform diagram of the step-down switching element, FIG. 5C is a pulse waveform diagram of the first step-up switching element, and FIG. 5D is a pulse waveform diagram of the second step-up switching element. FIG. 11 is a timing chart when the on-period of the first boosting switching element is extended every four periods when the step-up / step-down switching of the DC / DC converter according to the second embodiment of the present invention is performed. (B) is a pulse waveform diagram of the first step-down switching element, (c) is a pulse waveform diagram of the first step-up switching element, and (d) is a second step-up switching element. It is a pulse waveform figure of an element. FIG. 12 is a timing chart when the ON period of the first boosting switching element is extended every two cycles at the time of step-up / step-down switching of the DC / DC converter according to the second embodiment of the present invention. (B) is a pulse waveform diagram of the first step-down switching element, (c) is a pulse waveform diagram of the first step-up switching element, and (d) is a second step-up switching element. It is a pulse waveform figure of an element. FIG. 13 is a timing chart when the ON period of the first step-up switching element is maximum at the time of step-up / step-down switching of the DC / DC converter according to Embodiment 2 of the present invention, and (a) is the first step-down switching. (B) is a pulse waveform diagram of the second step-up switching element, (c) is a pulse waveform diagram of the first step-up switching element, and (d) is a pulse waveform diagram of the second step-up switching element. It is. FIG. 14 is a timing chart when the ON period of the second step-down switching element is extended every two cycles at the time of step-up / step-down switching of the DC / DC converter according to Embodiment 2 of the present invention. (B) is a pulse waveform diagram of the first step-down switching element, (c) is a pulse waveform diagram of the first step-up switching element, and (d) is a second step-up switching element. It is a pulse waveform figure of an element. FIG. 15 is a timing chart when the ON period of the second step-down switching element is extended every four periods when the step-up / step-down switching of the DC / DC converter according to Embodiment 2 of the present invention is performed. (B) is a pulse waveform diagram of the first step-down switching element, (c) is a pulse waveform diagram of the first step-up switching element, and (d) is a second step-up switching element. It is a pulse waveform figure of an element. FIG. 16 is a timing chart of each switching element at the time of step-down of the DC / DC converter according to Embodiment 2 of the present invention. FIG. 16 (a) is a pulse waveform diagram of the first step-down switching element, and FIG. FIG. 5C is a pulse waveform diagram of the step-down switching element, FIG. 5C is a pulse waveform diagram of the first step-up switching element, and FIG. 5D is a pulse waveform diagram of the second step-up switching element. FIG. 17 is a correlation diagram between the duty ratio control amount Ds and the on-frequency f of the DC / DC converter according to Embodiment 2 of the present invention.
本実施の形態2におけるDC/DCコンバータ11の構成は実施の形態1の図1と同じであるので、同じ構成要素には同じ符号を付して簡単に説明する。
Since the configuration of the DC /
DC/DCコンバータ11は、入力端子15とグランド端子17との間に電気的に2個直列接続され、相補な動作を行う降圧用スイッチング素子と、出力端子19とグランド端子17との間に電気的に2個直列接続され、相補な動作を行う昇圧用スイッチング素子と、2個の前記降圧用スイッチング素子の接続点と、2個の前記昇圧用スイッチング素子の接続点との間に電気的に接続されるインダクタ21と、を備える。また、DC/DCコンバータ11は、入力端子15と電気的に接続され、入力端子15の入力電圧Viを検出する入力電圧検出回路23と、出力端子19と電気的に接続され、出力端子19の出力電圧Voを検出する出力電圧検出回路25と、を備える。そして、前記降圧用スイッチング素子、前記昇圧用スイッチング素子、入力電圧検出回路23、および出力電圧検出回路25と電気的に接続される制御回路27を備える。
Two DC /
次に、本実施の形態2の特徴となる動作について説明する。制御回路27は、昇圧動作と降圧動作とを切り替える際に、時比率制御量(Ds)が、パルス幅変調制御を行なえなくなる第1所定値に至ると、パルス幅変調制御を行っている前記昇圧用スイッチング素子、または前記降圧用スイッチング素子に対し、予め決定された時比率制御量Dsとオン周波数fとの相関関係に基づいて求められる周期毎に、2個直列の前記スイッチング素子の一方のオン期間を固定した状態でオン制御を行なうとともに、2個直列の前記スイッチング素子の他方のオフ期間を固定した状態でオフ制御を行なう。そして、制御回路27は、時比率制御量Dsが実質的に同じ周期でオンオフ制御される際の第2所定値に至ると、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替える。そして、制御回路27は、時比率制御量Dsが第3所定値に至ると、前記昇圧用スイッチング素子により前記昇圧動作を、または前記降圧用スイッチング素子により前記降圧動作を行う。
Next, an operation that characterizes the second embodiment will be described. When switching between the step-up operation and the step-down operation, the
これにより、制御回路27は、上記相関関係に基づいて合計4つのスイッチング素子を制御することにより昇降圧切替を行なう。この切替時に、オン期間とオフ期間を固定した状態で、オン制御とオフ制御を行なうだけであるため、従来のように、2つの三角波を得るための回路が不要となり、簡単な構成で昇降圧が可能なDC/DCコンバータ11が得られる。
Accordingly, the
以下、より具体的に本実施の形態2の動作について説明する。なお、構成は図1と同じであるので、その詳細な説明を省略する。 Hereinafter, the operation of the second embodiment will be described more specifically. Since the configuration is the same as that in FIG. 1, detailed description thereof is omitted.
まず、DC/DCコンバータ11が昇圧動作を行っている場合について述べる。この際の第1降圧用スイッチング素子30、第2降圧用スイッチング素子31、第1昇圧用スイッチング素子33、および第2昇圧用スイッチング素子35の経時的なオンオフ状態を図10(a)〜(d)にそれぞれ示す。この図10(a)〜(d)は図2(a)〜(d)と同じであるので、図10(a)〜(d)の詳細な説明を省略する。なお、図10(c)、(d)の時比率は0.5とし、80kHzでPWM制御がなされているものとする。また、このPWM制御に用いられる時比率制御量Dsは第1所定値(時比率制御量Ds11)であるとする。
First, a case where the DC /
次に、入力電圧Viが上昇してきた場合について説明する。この場合、DC/DCコンバータ11は、昇圧動作から降圧動作へ切り替えてゆくので、その詳細動作を以下に説明する。
Next, the case where the input voltage Vi increases will be described. In this case, since the DC /
本実施の形態2のDC/DCコンバータ11は、予め決定された、時比率制御量Dsと、オン周波数fとの相関関係が前記メモリに記憶されている。なお、オン周波数fの詳細については後述する。そして、DC/DCコンバータ11の昇降圧動作を切り替える際には、前記相関関係に基づいて、制御回路27により、スイッチング動作が制御される。そこで、ここでは、まず図17に示す前記相関関係を参照しながら、図10の状態について説明する。なお、図17において、横軸は時比率制御量Dsを、縦軸はオン周波数fを示す。また、時比率制御量Dsは実施の形態1で説明したものと同じである。
In the DC /
まず、図10では、上記したように、昇圧動作のみが行われているので、図17において、時比率制御量Dsが時比率制御量Ds11(第1所定値)以上の場合であるが、ここでは図10の状態が第1所定値である時比率制御量Ds11の場合であるとする。この場合は、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35は相補な動作を行うようにPWM制御される。ここで、図17の太実線から、時比率制御量Ds11における、第1昇圧用スイッチング素子33と第2昇圧用スイッチング素子35のオン周波数f1は80kHzであることがわかる。従って、前記昇圧用スイッチング素子は、周期12.5kHzで相補にオンオフ制御されている。
First, in FIG. 10, since only the boosting operation is performed as described above, in FIG. 17, the time ratio control amount Ds is equal to or greater than the time ratio control amount Ds11 (first predetermined value). Now, let us assume that the state of FIG. 10 is the time ratio control amount Ds11 that is the first predetermined value. In this case, the first
ここで、図17の縦軸であるオン周波数fとは、上記したとおり、例えば第1昇圧用スイッチング素子33のPWM制御におけるオン期間を発生させる周波数のことである。従って、図17より第1降圧用スイッチング素子30と第2降圧用スイッチング素子31の第1所定値におけるオン周波数fを読み取ると、0Hzとなる。オン周波数fが0Hzであるということは、その周期が無限大であるので、オンオフ動作を行わないことになる。ゆえに、図10(a)、(b)に示すように、時比率制御量Dsが時比率制御量Ds11以上の時、第1降圧用スイッチング素子30はオンのまま、第2降圧用スイッチング素子31はオフのままとなる。
Here, the on-frequency f that is the vertical axis in FIG. 17 is a frequency that generates an on-period in the PWM control of the first
その後、時比率制御量Dsが時比率制御量Ds11より小さくなると、図17の太実線に示すように、オン周波数fは低下する。そして、時比率制御量Dsが時比率制御量Ds12に至る。このときの太実線との交点からオン周波数f4は60kHzであることがわかる。ゆえに、制御回路27は60kHzの周波数に対応した周期で、第2昇圧用スイッチング素子35のオンオフを制御する。その具体的な制御を図11(d)により説明する。
Thereafter, when the duty ratio control amount Ds becomes smaller than the duty ratio control amount Ds11, the on-frequency f decreases as shown by a thick solid line in FIG. The duty ratio control amount Ds reaches the duty ratio control amount Ds12. It can be seen from the intersection with the thick solid line at this time that the ON frequency f4 is 60 kHz. Therefore, the
まず、オン周波数f4(60kHz)は周期が約16.67μ秒であるので、第2昇圧用スイッチング素子35は、その間に固定期間である6.25μ秒だけオンになる動作を行う。この波形を図11(d)に示す。図11(d)において、例えば時刻t1から時刻t31までが1周期となり、時刻t21から時刻t31までが第2昇圧用スイッチング素子35のオン期間となる。ゆえに、オフ期間が延びる制御が行われ、その結果、パルスが減ることになる。このような動作を繰り返すことで、制御回路27は昇圧比を下げる方向に制御している。なお、このときの第1昇圧用スイッチング素子33は第2昇圧用スイッチング素子35と相補な動作を行うため、図11(c)に示す波形となる。なお、第1降圧用スイッチング素子30と第2降圧用スイッチング素子31は、図17の時比率制御量Ds12における太破線に示すように、オン周波数fはいずれも0Hzであるので、図10の状態を維持する。ゆえに、両者の経時特性は、それぞれ、図11(a)、(b)のようにオンのまま、またはオフのままとなる。
First, since the cycle of the on-frequency f4 (60 kHz) is about 16.67 μsec, the second boosting switching
次に、時比率制御量Dsが時比率制御量Ds13に至ると、その際の図17における太実線との交点から、第2昇圧用スイッチング素子35のオン周波数f3は40kHzとなる。この場合は、周期が80kHzの場合の2倍となるので25μ秒となり、オン固定期間が6.25μ秒であることから、1周期の内、1/4がオン期間になる。この様子を図12(d)に示す。1周期は例えば時刻t1から時刻t5までとなり、そのうち、時刻t4から時刻t5までが固定されたオン期間となる。なお、図12(c)に示すように、第1昇圧用スイッチング素子33は第2昇圧用スイッチング素子35と相補な動作となる。さらに、図17の太破線から、時比率制御量Ds13においても、オン周波数fは0Hzであるので、前記降圧用スイッチング素子のオンオフ状態は、図12(a)、(b)に示すように、前者がオンのまま、後者がオフのままである。従って、制御回路27は、昇圧比をさらに下げる制御を行なっていることがわかる。
Next, when the duty ratio control amount Ds reaches the duty ratio control amount Ds13, the ON frequency f3 of the second
次に、時比率制御量Dsが第2所定値である時比率制御量Ds14に至ると、その際の図17における太実線との交点が白丸(18kHz)となる。この白丸の意味は、図9と同様であり、白丸の値は含まれず、黒丸の値が含まれることを意味する。ゆえに、時比率制御量Ds14において、前記昇圧用スイッチング素子のオン周波数fは0Hzとなる。すなわち、時比率制御量Dsが第2所定値に至ると、オン周波数fは直ちに0Hzとなる。その結果、図13(d)に示すように、第2昇圧用スイッチング素子35はオフに、図13(c)に示すように、第1昇圧用スイッチング素子33はオンになるように、それぞれ制御回路27により制御される。さらに、図13(a)、(b)に示すように、前記降圧用スイッチング素子もオン状態、およびオフ状態を維持している。これらのことから、時比率制御量Ds14では、実施の形態1で述べたように入力電圧Viと出力電圧Voが実質的に等しいので、すべてのスイッチング素子のオンオフ動作を停止し、第1昇圧用スイッチング素子33と第1降圧用スイッチング素子30のみをオンにすることで、入力端子15と出力端子19を直結するようにしている。従って、時比率制御量Ds14の時点のみでは、スイッチング動作が行われないので、実施の形態1よりも効率が向上する。
Next, when the time ratio control amount Ds reaches the time ratio control amount Ds14 which is the second predetermined value, the intersection with the thick solid line in FIG. 17 at that time becomes a white circle (18 kHz). The meaning of the white circle is the same as that in FIG. 9 and does not include the white circle value, but includes the black circle value. Therefore, in the duty ratio control amount Ds14, the ON frequency f of the step-up switching element is 0 Hz. That is, when the duty ratio control amount Ds reaches the second predetermined value, the on-frequency f immediately becomes 0 Hz. As a result, the second
なお、時比率制御量Ds14において、オン周波数fが急に18kHzから0Hzになるように制御している理由は、実施の形態1で述べたように、騒音を低減するためである。 The reason why the on-frequency f is controlled so as to suddenly change from 18 kHz to 0 Hz in the duty ratio control amount Ds14 is to reduce noise as described in the first embodiment.
次に、時比率制御量Dsが時比率制御量Ds14(第2所定値)より僅かに小さくなると、図17に示すように、太実線と太破線の相関関係が、それぞれ、Y軸(オン周波数f)に対し対称となる。これは、時比率制御量Dsが、前記昇圧用スイッチング素子と前記降圧用スイッチング素子とが実質的に同じ周期でオンオフ制御される際の第2所定値に至ると、制御回路27は前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替えることになる。ゆえに、図14(c)、(d)、図15(c)、(d)、および図16(c)、(d)に示すように、時比率制御量Dsが降圧動作側にある時、第1昇圧用スイッチング素子33はオン状態を、第2昇圧用スイッチング素子35はオフ状態を、それぞれ維持する。従って、以降の説明で、前記昇圧用スイッチング素子の動作説明を省略する。
Next, when the duty ratio control amount Ds becomes slightly smaller than the duty ratio control amount Ds14 (second predetermined value), as shown in FIG. Symmetric to f). This is because when the duty ratio control amount Ds reaches the second predetermined value when the boosting switching element and the step-down switching element are on / off controlled in substantially the same cycle, the
なお、実質的に同じ周期でオンオフ制御される状態についての定義は実施の形態1と同じである。従って、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替えるタイミングは、厳密に時比率制御量Dsが時比率制御量Ds14に至った際である必要はない。但し、図17に示すように、時比率制御量Dsが時比率制御量Ds14以上の際は前記降圧用スイッチング素子を、時比率制御量Dsが時比率制御量Ds14以下の際は前記昇圧用スイッチング素子を、それぞれオン、またはオフ制御しているので、その周期は無限大となる。しかし、例えば第1降圧用スイッチング素子30がオンのままで、第2降圧用スイッチング素子31がオフのままであれば、いずれも周期が無限大であるため、実施の形態1で述べた「実質的に同じ周期でオンオフ制御される状態」を含むといえる。従って、ここでは、オンオフ制御の中に、オンのみの制御、及びオフのみの制御を含むものと定義する。
Note that the definition of a state in which on / off control is performed at substantially the same cycle is the same as in the first embodiment. Therefore, the timing for switching the operation of the step-up switching element and the step-down switching element does not have to be exactly when the time ratio control amount Ds reaches the time ratio control amount Ds14. However, as shown in FIG. 17, when the duty ratio control amount Ds is equal to or greater than the duty ratio control amount Ds14, the step-down switching element is used. When the duty ratio control amount Ds is equal to or less than the duty ratio control amount Ds14, the step-up switching is performed. Since each element is controlled to be turned on or off, the period becomes infinite. However, for example, if the first step-down
時比率制御量Dsが小さくなり、時比率制御量Ds15に至ると、図17の太破線よりオン周波数f3は40kHzとなる。これは図12と同じであるが、太破線であるので、第2降圧用スイッチング素子31が40kHzに対する周期(25μ秒)で固定オン期間(6.25μ秒)の間、オンになる制御が繰り返される。そして、第1降圧用スイッチング素子30は、第2降圧用スイッチング素子31と相補な動作を行う。従って、それぞれ、図14(a)、(b)のような波形となる。
When the duty ratio control amount Ds decreases and reaches the duty ratio control amount Ds15, the on-frequency f3 is 40 kHz from the thick broken line in FIG. This is the same as FIG. 12, but since it is a thick broken line, the control to turn on the second step-down
次に、時比率制御量Dsがさらに小さくなり、時比率制御量Ds16に至ると、図17の太破線よりオン周波数f4は60kHzとなる。これは図11と同じであるが、太破線であるので、第2降圧用スイッチング素子31が60kHzに対する周期(16.67μ秒)で固定オン期間(6.25μ秒)の間、オンになる制御が繰り返される。そして、第1降圧用スイッチング素子30は、第2降圧用スイッチング素子31と相補な動作を行う。従って、それぞれ、図15(a)、(b)のような波形となる。
Next, when the duty ratio control amount Ds is further reduced and reaches the duty ratio control amount Ds16, the ON frequency f4 is 60 kHz from the thick broken line in FIG. This is the same as FIG. 11, but since it is a thick broken line, the second step-down
次に、時比率制御量Dsがさらに小さくなり、第3所定値である時比率制御量Ds17に至ると、図17の太破線よりオン周波数f1は80kHzとなる。これは図10と同じであるが、太破線であるので、第2降圧用スイッチング素子31が80kHzに対する周期(12.5μ秒)で固定オン期間(6.25μ秒)の間、オンになる制御が繰り返される。そして、第1降圧用スイッチング素子30は、第2降圧用スイッチング素子31と相補な動作を行う。従って、それぞれ、図16(a)、(b)のような波形となる。
Next, when the duty ratio control amount Ds further decreases and reaches the duty ratio control amount Ds17 that is the third predetermined value, the on-frequency f1 is 80 kHz from the thick broken line in FIG. This is the same as FIG. 10, but since it is a thick broken line, the second step-down
この時点で、オン周波数fがPWM制御に用いられる80kHzに至るので、それよりも小さい時比率制御量Dsになると、図17の太破線に示すように、オン周波数fは80kHzを維持する。そして、前記降圧用スイッチング素子のみを用いて変動時比率PWM制御により降圧動作が行われる。 At this time point, the ON frequency f reaches 80 kHz used for PWM control. Therefore, when the duty ratio control amount Ds is smaller than that, the ON frequency f is maintained at 80 kHz as shown by a thick broken line in FIG. Then, the step-down operation is performed by the fluctuation ratio PWM control using only the step-down switching element.
ここまでの動作を簡単にまとめると、太陽電池28の発電量が少ない状態から多くなった場合、DC/DCコンバータ11を昇圧動作から、昇降圧動作を経て降圧動作へスムースに切り替える際の昇降圧動作において、時比率制御量Dsとオン周波数fとの相関関係に基づいて、PWM制御されているスイッチング素子のパルス波形の周期を、オン期間固定で増減させるので、簡単な動作による昇降圧動作の切替が可能となる。
To summarize the operations up to here, when the power generation amount of the
なお、太陽電池28の発電量が多い状態から少なくなった場合は、上記の説明と逆の動作を行えばよい。この場合、第1所定値が時比率制御量Ds17に、第3所定値が時比率制御量Ds11に、それぞれ代わる。
In addition, what is necessary is just to perform operation | movement contrary to said description, when the electric power generation amount of the
上記した昇圧動作から降圧動作に切り替わる際の制御回路27による制御をまとめると、次のようになる。制御回路27は、昇圧動作と降圧動作とを切り替える際に、時比率制御量(Ds)が、パルス幅変調制御を行なえなくなる第1所定値に至ると、パルス幅変調制御を行っている前記昇圧用スイッチング素子、または前記降圧用スイッチング素子に対し、予め決定された時比率制御量Dsとオン周波数fとの相関関係に基づいて求められる周期毎に、2個直列の前記スイッチング素子の一方のオン期間を固定した状態でオン制御を行なうとともに、2個直列の前記スイッチング素子の他方のオフ期間を固定した状態でオフ制御を行なう。そして、制御回路27は、時比率制御量Dsが実質的にオンオフ制御されない際の第2所定値に至ると、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替える。そして、制御回路27は、時比率制御量Dsが第3所定値に至ると、前記昇圧用スイッチング素子により前記昇圧動作を、または前記降圧用スイッチング素子により前記降圧動作を行う。
The control by the
以上の構成、動作により、制御回路27は、昇圧のみの場合、前記昇圧用スイッチング素子に対して、降圧のみの場合、前記降圧用スイッチング素子に対して、それぞれパルス幅変調制御を行なう。そして、制御回路27は、上記相関関係に基づいて合計4つのスイッチング素子を制御することにより昇降圧切替が可能となる。この切替時に、予め決定された時比率制御量Dsとオン周波数fとの相関関係に基づいて求められる周期毎に、オン期間を固定してオン制御とオフ制御を行なうだけであるため、従来のように、2つの三角波を得るための回路が不要となり、簡単な構成で昇降圧が可能なDC/DCコンバータ11が得られる。
With the above-described configuration and operation, the
なお、実施の形態1と本実施の形態2との違いをまとめると、次のようになる。 The differences between the first embodiment and the second embodiment are summarized as follows.
まず、実施の形態1では、図2(b)から図5(b)までで、オンオフ動作をしていなかった第2降圧用スイッチング素子31のオン制御が、オン期間(6.25μ秒)を固定した状態で行われる。そして、その頻度が図9の相関関係から求められる。ゆえに、実施の形態1では、昇圧から降圧へ動作が切り替わる際に、まず第2降圧用スイッチング素子31がオンになるパルスが増える制御となる。なお、第1降圧用スイッチング素子30は第2降圧用スイッチング素子31と相補な動作となるので、オフなるパルスが増える制御となる。
First, in the first embodiment, the ON control of the second step-down
次に、図6(c)から図8(c)に示すように、時比率制御量Dsが負に至ると、第1昇圧用スイッチング素子33のオン制御が、オン期間(6.25μ秒)を固定した状態で行われる。そして、その頻度が図9の相関関係から求められる。ゆえに、実施の形態1では、昇圧から降圧へ動作が切り替わる際に、時比率制御量Dsが負になると第1昇圧用スイッチング素子33がオンになるパルスが増える制御となる。そして、第2昇圧用スイッチング素子35は、オフになるパルスが増える。
Next, as shown in FIG. 6C to FIG. 8C, when the duty ratio control amount Ds becomes negative, the ON control of the first
以上より、実施の形態1では、図9の最下に矢印で示したように、昇圧から降圧へ切り替える際に、PWM制御されないスイッチング素子(前記降圧用スイッチング素子)のパルスを増やし、降圧動作に入ればPWM制御を行うことになる。そして、PWM制御されていたスイッチング素子(前記昇圧用スイッチング素子)は、前記降圧用スイッチング素子と逆の動作を行う。 As described above, in the first embodiment, as indicated by an arrow at the bottom of FIG. 9, when switching from step-up to step-down, the pulse of the switching element (the step-down switching element) that is not PWM-controlled is increased to perform step-down operation. If it enters, PWM control is performed. The switching element that has been PWM controlled (the step-up switching element) performs the reverse operation of the step-down switching element.
一方、本実施の形態2では、昇圧から降圧へ切り替える際に、図10(c)から図13(c)までで、PWM制御が行なわれていた第1昇圧用スイッチング素子33において、オン期間が固定され、オンになる周期が図17の相関関係により決定される。これは、パルスを減らす動作となる。そして、図14(c)から図16(c)に示すように、降圧動作に入れば、第1昇圧用スイッチング素子33はオン状態を維持する。この動作は図17の下から2番目の矢印に示される。なお、第2昇圧用スイッチング素子35は第1昇圧用スイッチング素子33と相補な動作を行う。また、前記降圧用スイッチング素子は、図17の最下段の矢印に示すように、前記昇圧用スイッチング素子と逆の動作を行う。
On the other hand, in the second embodiment, when switching from step-up to step-down, the on-period is set in the first step-up switching
従って、実施の形態1と本実施の形態2との違いをまとめると、前者は昇圧動作、または降圧動作を行うためのPWM制御がされていないスイッチング素子のパルスを制御して昇降圧切替を行い、後者は昇圧動作、または降圧動作を行うためのPWM制御がされているスイッチング素子のパルスを制御して昇降圧切替を行う点が異なる。しかし、いずれの制御を採用しても、簡単な構成で昇降圧切替が可能となる効果が得られる。 Therefore, to summarize the differences between the first embodiment and the second embodiment, the former performs the step-up / step-down switching by controlling the pulse of the switching element not subjected to the PWM control for performing the step-up operation or the step-down operation. The latter is different in that the step-up / step-down switching is performed by controlling the pulse of the switching element that is PWM controlled to perform the step-up operation or the step-down operation. However, no matter which control is adopted, the effect of enabling switching of the step-up / step-down with a simple configuration can be obtained.
また、本実施の形態2においても、実施の形態1と同様に、2個の前記昇圧用スイッチング素子が同時にオフになる期間を介在させるとともに、2個の前記降圧用スイッチング素子が同時にオフになる期間を介在させるように適宜決定してもよい。 In the second embodiment, as in the first embodiment, a period in which the two step-up switching elements are simultaneously turned off is interposed, and the two step-down switching elements are simultaneously turned off. You may determine suitably so that a period may be interposed.
また、本実施の形態2では、制御回路27は、時比率制御量Dsが時比率制御量Ds14以上の際は前記降圧用スイッチング素子を、時比率制御量Dsが時比率制御量Ds14以下の際は前記昇圧用スイッチング素子を、それぞれオン、またはオフ制御しているが、これは、例えば上限の可聴周波数f0(=18kHz)でオンオフ制御をするようにしてもよい。この場合は、図17の時比率制御量Ds14における可聴周波数f0が黒丸になる。
In the second embodiment, the
また、実施の形態1、2では、前記相関関係において、時比率制御量Dsとともにオン周波数fが変化する部分を直線関係としているが、これに限定されるものではなく、DC/DCコンバータ11の仕様などに応じて、適宜、直線関係以外の相関関係として決定してもよい。
Further, in the first and second embodiments, in the correlation, the portion where the on-frequency f changes with the duty ratio control amount Ds is a linear relationship, but the present invention is not limited to this, and the DC /
また、実施の形態1、2では、DC/DCコンバータ11に太陽電池28を接続した構成について説明したが、この構成に限定されるものではなく、所望の出力電圧Voに対して、入力電圧Viの変動が大きく、昇降圧動作が必要な構成、例えば二次電池の充放電回路等に適用してもよい。
In the first and second embodiments, the configuration in which the
本発明にかかるDC/DCコンバータは、昇圧の電圧変換と降圧の電圧変換の両方を行うことが可能であるため、特に入力電圧の変動が大きい太陽電池用のDC/DCコンバータ等として有用である。 Since the DC / DC converter according to the present invention can perform both step-up voltage conversion and step-down voltage conversion, it is particularly useful as a DC / DC converter for a solar cell having a large input voltage variation. .
11 DC/DCコンバータ
15 入力端子
17 グランド端子
19 出力端子
21 インダクタ
23 入力電圧検出回路
25 出力電圧検出回路
27 制御回路
30 第1降圧用スイッチング素子
31 第2降圧用スイッチング素子
33 第1昇圧用スイッチング素子
35 第2昇圧用スイッチング素子
11 DC /
Claims (4)
出力端子と前記グランド端子との間に電気的に2個直列接続され、相補な動作を行う昇圧用スイッチング素子と、
2個の前記降圧用スイッチング素子の接続点と、2個の前記昇圧用スイッチング素子の接続点との間に電気的に接続されるインダクタと、
前記出力端子と電気的に接続され、前記出力端子の出力電圧(Vo)を検出する出力電圧検出回路と、
前記降圧用スイッチング素子、前記昇圧用スイッチング素子、および前記出力電圧検出回路と電気的に接続される制御回路と、を備え、
前記制御回路は、昇圧動作と降圧動作とを切り替える際に、
時比率制御量(Ds)が、パルス幅変調制御を行なえなくなる第1所定値に至ると、前記パルス幅変調制御を行っていない前記昇圧用スイッチング素子、または前記降圧用スイッチング素子に対し、予め決定された前記時比率制御量(Ds)とオン周波数(f)との相関関係に基づいて求められる周期毎に、2個直列の前記スイッチング素子の一方のオン期間を固定した状態でオン制御を行なうとともに、2個直列の前記スイッチング素子の他方のオフ期間を固定した状態でオフ制御を行ない、
前記時比率制御量(Ds)が、前記昇圧用スイッチング素子と前記降圧用スイッチング素子とが実質的に同じ周期でオンオフ制御される際の第2所定値に至ると、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替え、
前記時比率制御量(Ds)が、パルス幅変調制御を再開できる前記第3所定値に至ると、前記昇圧用スイッチング素子により前記昇圧動作を、または前記降圧用スイッチング素子により前記降圧動作を行うようにしたDC/DCコンバータ。 Two step-down switching elements that are electrically connected in series between the input terminal and the ground terminal and perform complementary operations;
Two step-up switching elements that are electrically connected in series between the output terminal and the ground terminal and perform complementary operations;
An inductor electrically connected between a connection point of the two step-down switching elements and a connection point of the two step-up switching elements;
An output voltage detection circuit that is electrically connected to the output terminal and detects an output voltage (Vo) of the output terminal;
A control circuit electrically connected to the step-down switching element, the step-up switching element, and the output voltage detection circuit;
When the control circuit switches between step-up operation and step-down operation,
When the time ratio control amount (Ds) reaches the first predetermined value at which the pulse width modulation control cannot be performed, the boosting switching element that is not performing the pulse width modulation control or the step-down switching element is determined in advance. On-control is performed in a state in which one on-period of the two switching elements in series is fixed for each period obtained based on the correlation between the duty ratio control amount (Ds) and the on-frequency (f). In addition, off control is performed with the other off period of the two switching elements in series fixed.
When the duty ratio control amount (Ds) reaches a second predetermined value when the step-up switching element and the step-down switching element are ON / OFF controlled in substantially the same cycle, the step-up switching element and the step-up switching element Replacing the operation of the step-down switching element,
When the duty ratio control amount (Ds) reaches the third predetermined value at which pulse width modulation control can be resumed, the step-up operation is performed by the step-up switching element, or the step-down operation is performed by the step-down switching element. DC / DC converter.
出力端子と前記グランド端子との間に電気的に2個直列接続され、相補な動作を行う昇圧用スイッチング素子と、
2個の前記降圧用スイッチング素子の接続点と、2個の前記昇圧用スイッチング素子の接続点との間に電気的に接続されるインダクタと、
前記出力端子と電気的に接続され、前記出力端子の出力電圧(Vo)を検出する出力電圧検出回路と、
前記降圧用スイッチング素子、前記昇圧用スイッチング素子、および前記出力電圧検出回路と電気的に接続される制御回路と、を備え、
前記制御回路は、昇圧動作と降圧動作とを切り替える際に、
時比率制御量(Ds)が、パルス幅変調制御を行なえなくなる第1所定値に至ると、前記パルス幅変調制御を行っている前記昇圧用スイッチング素子、または前記降圧用スイッチング素子に対し、予め決定された前記時比率制御量(Ds)とオン周波数(f)との相関関係に基づいて求められる周期毎に、2個直列の前記スイッチング素子の一方のオン期間を固定した状態でオン制御を行なうとともに、2個直列の前記スイッチング素子の他方のオフ期間を固定した状態でオフ制御を行ない、
前記時比率制御量(Ds)が、前記昇圧用スイッチング素子と前記降圧用スイッチング素子とが実質的に同じ周期でオンオフ制御される際の第2所定値に至ると、前記昇圧用スイッチング素子と前記降圧用スイッチング素子の動作を入れ替え、
前記時比率制御量(Ds)が前記第3所定値に至ると、前記昇圧用スイッチング素子により前記昇圧動作を、または前記降圧用スイッチング素子により前記降圧動作を行うようにしたDC/DCコンバータ。 Two step-down switching elements that are electrically connected in series between the input terminal and the ground terminal and perform complementary operations;
Two step-up switching elements that are electrically connected in series between the output terminal and the ground terminal and perform complementary operations;
An inductor electrically connected between a connection point of the two step-down switching elements and a connection point of the two step-up switching elements;
An output voltage detection circuit that is electrically connected to the output terminal and detects an output voltage (Vo) of the output terminal;
A control circuit electrically connected to the step-down switching element, the step-up switching element, and the output voltage detection circuit;
When the control circuit switches between step-up operation and step-down operation,
When the duty ratio control amount (Ds) reaches a first predetermined value at which the pulse width modulation control cannot be performed, the boosting switching element or the step-down switching element performing the pulse width modulation control is determined in advance. On-control is performed in a state in which one on-period of the two switching elements in series is fixed for each period obtained based on the correlation between the duty ratio control amount (Ds) and the on-frequency (f). In addition, off control is performed with the other off period of the two switching elements in series fixed.
When the duty ratio control amount (Ds) reaches a second predetermined value when the step-up switching element and the step-down switching element are ON / OFF controlled in substantially the same cycle, the step-up switching element and the step-up switching element Replacing the operation of the step-down switching element,
A DC / DC converter configured to perform the step-up operation by the step-up switching element or the step-down operation by the step-down switching element when the duty ratio control amount (Ds) reaches the third predetermined value.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013148255A JP2016167896A (en) | 2013-07-17 | 2013-07-17 | Dc/dc converter |
PCT/JP2014/003636 WO2015008456A1 (en) | 2013-07-17 | 2014-07-09 | Dc/dc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013148255A JP2016167896A (en) | 2013-07-17 | 2013-07-17 | Dc/dc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016167896A true JP2016167896A (en) | 2016-09-15 |
Family
ID=52345936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013148255A Pending JP2016167896A (en) | 2013-07-17 | 2013-07-17 | Dc/dc converter |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2016167896A (en) |
WO (1) | WO2015008456A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022124020A1 (en) * | 2020-12-07 | 2022-06-16 | 株式会社オートネットワーク技術研究所 | On-vehicle power supply device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101935452B1 (en) * | 2016-09-06 | 2019-01-04 | 엠투파워 주식회사 | The dc-dc converter and the two-stage power converter including dc-dc converter |
DE112017006409T5 (en) * | 2016-12-21 | 2019-08-29 | Sony Corporation | POWER SUPPLY CIRCUIT AND ELECTRIC VEHICLE |
CN109510465A (en) * | 2017-09-14 | 2019-03-22 | 中兴通讯股份有限公司 | A kind of Working mode switching method of conversion circuit, device and buck-boost converter |
CN115313815A (en) * | 2021-05-07 | 2022-11-08 | Oppo广东移动通信有限公司 | Switch control circuit, electronic device and switch control method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001268900A (en) * | 2000-03-22 | 2001-09-28 | Masayuki Hattori | Bi-directional step-up and step-down chopper circuit |
JP4292996B2 (en) * | 2004-01-07 | 2009-07-08 | 富士電機デバイステクノロジー株式会社 | Control device for step-up / step-down DC-DC converter |
JP2007043852A (en) * | 2005-08-04 | 2007-02-15 | Toyota Industries Corp | Method, program, and circuit for controlling dc-dc converter |
JP2008131746A (en) * | 2006-11-21 | 2008-06-05 | Ricoh Co Ltd | Step-up/down switching regulator |
JP5136093B2 (en) * | 2008-01-31 | 2013-02-06 | 日産自動車株式会社 | Control device for DC-DC converter |
-
2013
- 2013-07-17 JP JP2013148255A patent/JP2016167896A/en active Pending
-
2014
- 2014-07-09 WO PCT/JP2014/003636 patent/WO2015008456A1/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022124020A1 (en) * | 2020-12-07 | 2022-06-16 | 株式会社オートネットワーク技術研究所 | On-vehicle power supply device |
Also Published As
Publication number | Publication date |
---|---|
WO2015008456A1 (en) | 2015-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10158289B2 (en) | DC/DC converter | |
JP3556652B2 (en) | DC-DC converter | |
US8000117B2 (en) | Buck boost function based on a capacitor bootstrap input buck converter | |
US9698690B2 (en) | Control method and control circuit for four-switch buck-boost converter | |
US10218272B2 (en) | Control circuit and control method for switch power supply, and switch power supply | |
KR101131262B1 (en) | Current mode control type switching regulator | |
KR101243595B1 (en) | Multi-output power supply device | |
JP4381327B2 (en) | DC-DC converter, DC-DC converter control device, power supply device, electronic device, and DC-DC converter control method | |
JP5852380B2 (en) | DC / DC converter | |
US9614437B2 (en) | Switching regulator and control circuit and control method therefor | |
US20120286750A1 (en) | Switching regulators with adaptive clock generators and associated methods of control | |
US9667144B2 (en) | DC-DC converter with reverse current detecting circuit | |
US20100283440A1 (en) | Power supply device, control circuit and method for controlling power supply device | |
JP7101590B2 (en) | Switching regulator | |
JP2016167896A (en) | Dc/dc converter | |
US20110175588A1 (en) | Control circuit and method for switching supply | |
JP2009033957A (en) | Chopper type dc-dc converter | |
US9847720B2 (en) | SIDO power converter operable in discontinuous conduction mode and control method thereof | |
JP4548100B2 (en) | DC-DC converter | |
JP2002233138A (en) | Switching power supply unit | |
US9081403B1 (en) | Optimal compensating ramp generator for fixed frequency current mode DC-DC converters | |
JP5721403B2 (en) | Buck-boost circuit and buck-boost circuit control method | |
JP5167733B2 (en) | Boost DC / DC converter | |
JP2009296747A (en) | Power supply device | |
JP5188939B2 (en) | Power conversion apparatus and control method thereof |