JP2016152641A - Bidirectional dc/dc converter - Google Patents
Bidirectional dc/dc converter Download PDFInfo
- Publication number
- JP2016152641A JP2016152641A JP2015027365A JP2015027365A JP2016152641A JP 2016152641 A JP2016152641 A JP 2016152641A JP 2015027365 A JP2015027365 A JP 2015027365A JP 2015027365 A JP2015027365 A JP 2015027365A JP 2016152641 A JP2016152641 A JP 2016152641A
- Authority
- JP
- Japan
- Prior art keywords
- primary
- circuit
- voltage source
- winding
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、電圧値の異なる直流電圧源間で、一方の電圧源から他方の電圧源への電力供給を、何れの方向に対しても行うことが可能な双方向コンバータに関するものである。 The present invention relates to a bidirectional converter capable of supplying power from one voltage source to the other voltage source in any direction between DC voltage sources having different voltage values.
特許文献１には、高圧メインの１次バッテリと、１次側直交変換部と、トランスと、２次側直交変換部と、低圧の補機用２次バッテリを備えた双方向ＤＣ／ＤＣコンバータが開示されており、１次側直交変換部はフルブリッジ接続されたインバータ回路と１次側平滑回路を備え、２次側直交変換部はスイッチング・整流部とその出力側に配置された２次側平滑回路とを備えている。このインバータ回路のスイッチのＯＮ・ＯＦＦ動作や整流・平滑回路等により、１次バッテリから２次バッテリへの降圧給電、及び２次バッテリから１次バッテリへの昇圧給電を実施している。
特許文献２には、広い入力電圧範囲で所定出力電圧への昇圧や降圧の変圧を可能にした双方向ＤＣ／ＤＣコンバータが開示されている。制御回路の複数の各スイッチのオンオフのタイミングを位相やパルス幅制御のいずれか一方あるいは双方により制御しており、部品点数を抑制したり、小型化や低コスト化も可能としている。例えば１次入力電圧をトランスで変換された低電圧側の出力と２次電圧源の間に、チョークコイルを共用してスイッチング素子からなる昇降圧チョッパ回路をカスケード接続した構成になっている。
なお、チョッパ方式のＤＣ／ＤＣコンバータは、スイッチング素子とチョークコイル、コンデンサ、ダイオードを組み合わせたシンプルな回路であって、直流電圧を降圧あるいは昇圧しており、チョークコイルはスイッチＯＮとなって電流が流れ込むとエネルギーを蓄え、スイッチＯＦＦとなったとき蓄えたエネルギーを放出して、電流変化を妨げる向きに誘導電流を流す機能を有する。チョッパ方式ではコイルが重要な働きをしており、スイッチング素子のＯＮ／ＯＦＦのたびに、回路に流れる電流は急激に変化しコイルは電流変化を妨げるように起電力を生んで誘導電流を発生させる。また、電流変化を繰り返す交流電流に対しては、抵抗のように振舞い、このコイルはチョークコイルと呼ばれている。カスケード接続とは、一方の装置の出力ポートと他方の装置の入力ポートを縦続に接続することである。 A chopper type DC / DC converter is a simple circuit combining a switching element, a choke coil, a capacitor, and a diode. The DC voltage is stepped down or boosted. It has a function of storing energy when flowing in, discharging the stored energy when the switch is turned off, and causing an induced current to flow in a direction that prevents current change. In the chopper method, the coil plays an important role, and each time the switching element is turned ON / OFF, the current flowing through the circuit changes abruptly and the coil generates an electromotive force so as to prevent the current change and generate an induced current. . In addition, an alternating current that repeats a current change behaves like a resistor, and this coil is called a choke coil. Cascade connection is a cascade connection of the output port of one device and the input port of the other device.
特許文献１に開示されている双方向ＤＣ／ＤＣコンバータは、フルブリッジ接続されたインバータ回路の１次側からの電力伝送は降圧動作を行い、２次側からの電力伝送は昇圧動作を行う（カレントフェッドプッシュプルコンバータ）。すなわち、トランス巻数比換算を加味した１次側電圧が２次側電圧より低い場合、１次側からの電力伝送として昇圧動作、２次側からの電力伝送として降圧動作させることは回路動作原理上出来ない。特に、トランス巻数比換算を加味した１次側電圧が２次側電圧より低い条件下で、２次側からの電力伝送させるため仮にスイッチング動作させると、インダクタの電流を抑制する手段が無いため、突入電流が流れてしまい、双方向ＤＣ／ＤＣコンバータ自体の発熱、破損に至るという問題点があった。
In the bidirectional DC / DC converter disclosed in
また、１次側から２次側へ電力伝送する場合と、２次側から１次側へ電力伝送する場合とでは、双方向ＤＣ／ＤＣコンバータ内のトランスに要求される変圧比が異なることが多く、トランスとは別に昇圧回路や降圧回路を組み込む必要がある。しかしながら、昇圧回路や降圧回路を別に組み込むことは、回路構成の複雑化を招くことになるため、双方向ＤＣ／ＤＣコンバータの低コスト化を阻害する要因となっていた。さらに、双方向ＤＣ／ＤＣコンバータが組み込まれる電気自動車の制御装置の低コスト化を阻害する要因となっていた。 In addition, the transformation ratio required for the transformer in the bidirectional DC / DC converter differs between when power is transmitted from the primary side to the secondary side and when power is transmitted from the secondary side to the primary side. In many cases, it is necessary to incorporate a step-up circuit and a step-down circuit separately from the transformer. However, separately installing a booster circuit or a step-down circuit leads to a complicated circuit configuration, which has been a factor that hinders cost reduction of the bidirectional DC / DC converter. Furthermore, it has been a factor that hinders cost reduction of an electric vehicle control apparatus in which a bidirectional DC / DC converter is incorporated.
また、特許文献２の構成では、一般的にカスケード接続すると効率は低下するので、１次直流電圧源から２次直流電圧源に電力供給を行う順方向と、その逆方向の両方向において、昇圧及び降圧動作を行うことは難しい。特に、２次直流電圧源から１次直流電圧源への昇圧動作について、特許文献２では、カスケード接続なので必ず追加回路を経由する必要があり効率の低下が考えられる。
Further, in the configuration of
本発明は、以上の点を考慮してなされたものであって、１次直流電圧源から２次直流電圧源に電力供給を行う順方向と、その逆方向の両方向において、昇圧及び降圧動作を行うことができる双方向ＤＣ／ＤＣコンバータを提供することを目的とする。 The present invention has been made in consideration of the above points, and performs step-up and step-down operations both in the forward direction in which power is supplied from the primary DC voltage source to the secondary DC voltage source and in the opposite direction. It is an object of the present invention to provide a bidirectional DC / DC converter that can be performed.
本発明は、１次直流電圧源と１次側平滑コンデンサと１次側変換回路を含む１次回路と、２次側変換回路と２次インダクタと２次側平滑コンデンサと２次直流電圧源を含む２次回路と、前記１次側変換回路と前記２次側変換回路間に接続され、前記１次回路と前記２次回路の絶縁、及び電圧レベル変換を行うトランスを備え、前記１次側変換回路は、少なくとも１つのスイッチング素子を含むインバータ回路と少なくとも１つの整流素子を含む整流回路を備え、前記２次側変換回路は、少なくとも１つのスイッチング素子を含むインバータ回路と少なくとも１つの整流素子を含む整流回路を備え、前記２次回路は更に、少なくとも１つのスイッチング素子を有するスイッチング回路を含み、前記２次直流電圧源と前記２次インダクタとの接続点と、前記トランスの２次巻線との間に配置されるバイパス回路を備えることを特徴とする双方向ＤＣ／ＤＣコンバータである。このように、バイパス回路を備えた構成により、１次直流電圧源から２次直流電圧源に電力供給を行う順方向と、その逆方向の両方向において、昇圧及び降圧動作を行うことができる。 The present invention provides a primary circuit including a primary DC voltage source, a primary side smoothing capacitor, and a primary side conversion circuit, a secondary side conversion circuit, a secondary inductor, a secondary side smoothing capacitor, and a secondary DC voltage source. A secondary circuit including the transformer, connected between the primary-side converter circuit and the secondary-side converter circuit, the transformer for insulating the primary circuit and the secondary circuit and performing voltage level conversion, The conversion circuit includes an inverter circuit including at least one switching element and a rectification circuit including at least one rectifying element, and the secondary-side conversion circuit includes an inverter circuit including at least one switching element and at least one rectifying element. The secondary circuit further includes a switching circuit having at least one switching element, and the connection between the secondary DC voltage source and the secondary inductor If a two-way DC / DC converter, characterized in that it comprises a bypass circuit which is disposed between the secondary winding of the transformer. As described above, with the configuration including the bypass circuit, it is possible to perform the step-up and step-down operations both in the forward direction in which power is supplied from the primary DC voltage source to the secondary DC voltage source and in the opposite direction.
また、前記２次インダクタの電流経路は、前記２次直流電圧源を経由せずに、前記バイパス回路を経由する。これにより、２次直流電圧源から１次直流電圧源へ電力供給を行う場合には、２次回路の２次直流電圧源を通らずに２次インダクタのエネルギーを出力である１次回路へ放出出来る経路を設けるようにしている。また、１次直流電圧源から２次直流電圧源へ電力供給を行う場合には、出力である２次直流電圧源を通らずに１次直流電圧源から２次インダクタにエネルギーを蓄積させる経路を設けるようにしている。したがって、１次直流電圧源から２次直流電圧源に電力供給を行う順方向や、２次直流電圧源から１次直流電圧源に電力供給を行う逆方向の両方向において、昇圧及び降圧動作を行うことが可能となる。 Further, the current path of the secondary inductor does not pass through the secondary DC voltage source but passes through the bypass circuit. Thus, when power is supplied from the secondary DC voltage source to the primary DC voltage source, the energy of the secondary inductor is discharged to the primary circuit that is the output without passing through the secondary DC voltage source of the secondary circuit. The route that can be done is provided. When power is supplied from the primary DC voltage source to the secondary DC voltage source, a path for storing energy from the primary DC voltage source to the secondary inductor without passing through the secondary DC voltage source as an output is provided. I am trying to provide it. Therefore, step-up and step-down operations are performed in both the forward direction in which power is supplied from the primary DC voltage source to the secondary DC voltage source and the reverse direction in which power is supplied from the secondary DC voltage source to the primary DC voltage source. It becomes possible.
本発明は、１次直流電圧源から２次直流電圧源に電力供給を行う順方向、及び逆方向の両方向において、昇圧及び降圧動作を行うことができる双方向ＤＣ／ＤＣコンバータを提供することができる。 The present invention provides a bidirectional DC / DC converter capable of performing step-up and step-down operations in both forward and reverse directions in which power is supplied from a primary DC voltage source to a secondary DC voltage source. it can.
以下、図面を参照しながら本発明の好適な実施形態について説明する。なお、本発明は以下の実施形態に限定されるものではない。また以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに以下に記載した構成要素は、適宜組み合わせることができる。また、本発明の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。 Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. In addition, this invention is not limited to the following embodiment. The constituent elements described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the constituent elements described below can be appropriately combined. In addition, various omissions, substitutions, or changes of components can be made without departing from the scope of the present invention.
（実施形態１）
図１は、実施形態１を示す双方向ＤＣ／ＤＣコンバータ１の回路図である。ここで、１次直流電圧源２と２次直流電圧源３には、図示していないが各々負荷が接続されている。この双方向ＤＣ／ＤＣコンバータ１は、１次回路４と２次回路５と、トランス１９から構成されている。１次回路４は、１次直流電圧源２と１次側平滑コンデンサ１１と１次側変換回路６と１次インダクタ８から構成されている。一方、２次回路５は、２次側変換回路７とバイパス回路９と２次インダクタ１０と２次側平滑コンデンサ１２と２次直流電圧源３から構成されている。
(Embodiment 1)
FIG. 1 is a circuit diagram of a bidirectional DC /
図１より、１次側変換回路６は、スイッチング素子Ｑ１〜Ｑ４から成るインバータ回路と、ダイオード等の整流素子Ｄ１〜Ｄ４から成る全波整流回路から構成されている。一方、２次側変換回路７は、スイッチング素子Ｑ５とＱ６から成るインバータ回路と、整流素子Ｄ５とＤ６から成る全波整流回路から構成されている。また、トランス１９は、１次側変換回路６と２次側変換回路７間に接続され絶縁と電圧レベル変換を行う。そして、バイパス回路９は、スイッチング素子Ｑ１０、Ｑ２０からなる少なくとも１つのスイッチング回路で構成されており、２次直流電圧源３と２次インダクタ１０との接続点１３と、トランス１９の２次巻線１５との間に配置されている。なお、実施形態として整流回路は、全波整流回路としているが半波整流回路としてもよい。
As shown in FIG. 1, the
図１より、１次側変換回路６のスイッチング素子Ｑ１〜Ｑ４から成るフルブリッジ構成のインバータ回路は、１次直流電圧源２から２次直流電圧源３に電力供給を行う手段として機能する。ここで、インバータ回路はトランス１９の１次巻線１４に正負の電圧を印加出来る構成であればよいので、ハーフブリッジやプッシュプル構成でもよく、更にはスイッチング動作を行う半導体素子の損失改善のため、ＺＶＳ（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ）、ＺＣＳ（Ｚｅｒｏ Ｃｕｒｒｅｎｔ Ｓｗｉｔｃｈｉｎｇ）動作を行うような補助的な回路と素子が付加されていてもよい。また、１次回路４に位相シフト制御時にＺＶＳ動作の役割を担う１次インダクタ８が配置されており、１次インダクタ８にはトランス１９の漏れインダクタンス成分も含まれる。
As shown in FIG. 1, the inverter circuit having a full bridge configuration including the switching elements Q <b> 1 to Q <b> 4 of the primary
１次側変換回路６のスイッチング素子Ｑ１とＱ４、またはスイッチング素子Ｑ２とＱ３を対として、図示しない制御部により交互に導通制御が行われることにより、トランス１９の１次巻線１４に印加される電圧を正負交互に切り替えて２次回路５に電力が供給される。制御方法としては、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）や位相シフト制御等を用いてもよい。
The switching elements Q1 and Q4 or the switching elements Q2 and Q3 of the primary
１次側変換回路６の整流素子Ｄ１〜Ｄ４から成るダイオードブリッジ全波整流回路は、２次直流電圧源３から１次直流電圧源２に電力供給を行う手段として機能する。図１では、スイッチング素子Ｑ１〜Ｑ４を、ＭＯＳ−ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で示しているが、ＭＯＳ−ＦＥＴはボディダイオードを有しており、このダイオードが全波整流の役割を担うことになり、全波整流回路を構成するため新たに整流素子を追加する必要はない。なお、スイッチング素子として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ等を用いてもよく、これらボディダイオードを有しない素子は、全波整流回路を構成するためスイッチング素子に並列に整流素子を接続する必要がある。また、１次側変換回路６のスイッチング素子Ｑ１〜Ｑ４は、整流素子Ｄ１〜Ｄ４が導通している際、導通している整流素子に並列接続しているスイッチング素子をオンさせる、いわゆる同期整流動作を行わせてもよい。
The diode bridge full-wave rectifier circuit including the rectifier elements D1 to D4 of the primary
図１より、１次側平滑コンデンサ１１は、１次直流電圧源２と１次側変換回路６との間に並列に配置される。１次直流電圧源２から２次直流電圧源３に電力供給を行う場合にはスイッチングに伴う高周波電流成分を供給する役割を果たし、２次直流電圧源３から１次直流電圧源２に電力供給を行う場合にはスイッチングに伴う高周波電流成分を吸収や除去を行い出力側に直流電流を供給する役割を果たす。
As shown in FIG. 1, the primary
トランス１９は、１次側変換回路６のスイッチング素子Ｑ１〜Ｑ４からなるインバータ回路からの出力を入力として絶縁と電圧レベル変換をして２次側変換回路７の入力となるように接続する。前記インバータ回路はフルブリッジ構成による２端子出力であるためトランス１９の１次巻線１４は１巻線であるが、前記インバータ回路がプッシュプル構成である場合は３端子出力となり、トランス１９の１次巻線１４はセンタータップを有する２巻線構造となる。一方、トランス１９の２次巻線１５は巻線中央部にタップが設けられたいわゆるセンタータップ構成となっている。なお、２次巻線１５を１巻線構造とし、後述する２次側変換回路７をブリッジ構成の全波整流回路でもよい。
The
図１より、２次側変換回路７の整流素子Ｄ５とＤ６から成る全波整流回路は、１次直流電圧源２から２次直流電圧源３に電力供給を行う手段として機能する。すなわち、トランス１９により絶縁と電圧レベル変換された信号を全波整流し、２次インダクタ１０と２次側平滑コンデンサ１２からなるフィルタ平滑部１６により、脈流分が除去されて２次直流電圧源３に接続され供給される。また、２次側変換回路７のスイッチング素子Ｑ５とＱ６は、整流素子Ｄ５とＤ６が導通している際、導通している整流素子に並列接続しているスイッチング素子をオンさせる、いわゆる同期整流動作を行わせてもよい。また、トランス１９の２次巻線１５の両端部は整流素子Ｄ５とＤ６のアノードに接続しカソードを共通接続してフィルタ平滑部１６の２次インダクタ１０の一端に接続され、他端が２次直流電圧源３のプラス端子に接続され、トランス１９の２次巻線１５のセンタータップ部が２次直流電圧源３のマイナス端子に接続した整流部の構成でもよい。更に一般的なことであるが、２次インダクタ１０は、２次直流電圧源３のプラス端子に接続されるが、マイナス端子側へ移動させても同じである。
As shown in FIG. 1, the full-wave rectifier circuit including the rectifier elements D5 and D6 of the secondary
２次側変換回路７のスイッチング素子Ｑ５とＱ６から成るインバータ回路は、２次インダクタ１０と併せてカレントフェッドプッシュプル構成のスイッチング回路となり、２次直流電圧源３から１次直流電圧源２に電力供給を行う手段として機能する。図１では、２次側変換回路７のスイッチング素子Ｑ５とＱ６を、ＭＯＳ−ＦＥＴで示しているが、ＭＯＳ−ＦＥＴはボディダイオードを有しており、このダイオードが全波整流の役割を担うことになり、全波整流回路を構成するため新たに整流素子を追加する必要はない。なお、スイッチング素子として、ＩＧＢＴ、バイポーラトランジスタ等を用いてもよく、これらボディダイオードを有しない素子は、全波整流回路を構成するためスイッチング素子に並列に整流素子を接続する必要がある。
The inverter circuit composed of the switching elements Q5 and Q6 of the secondary
なお、１次側変換回路６と２次側変換回路７についてスイッチング素子の個数は、図１は１次側に４個で２次側に２個、図７では１次側に４個で２次側に４個となっており、１次側についてはプッシュプル、ハーフブリッジ構成の回路でも良く、その場合、１次側で使用するスイッチング素子は２個となる。使用するスイッチング素子が１個の場合となると、回路方式は所謂フォワード方式となり、適用可能である。
The number of switching elements for the primary
２次側平滑コンデンサ１２は２次直流電圧源３に並列接続され、１次直流電圧源２から２次直流電圧源３に電力供給を行う場合において、２次インダクタ１０と２次側平滑コンデンサ１２からなるフィルタ平滑部１６はＬＣフィルタ構成によりスイッチングに伴う高周波成分を除去する役割を果たし、２次直流電圧源３から１次直流電圧源２に電力供給を行う場合には、スイッチングに伴う高周波電流成分を供給する役割を果たす。
The secondary
図１において、実施形態１では、２次回路５の２次インダクタ１０と２次直流電圧源３との接続点１３と、トランス１９の２次巻線１５との間に接続されたスイッチング素子Ｑ１０とＱ２０から成るバイパス回路９を備えている。スイッチング素子Ｑ１０の一端は、Ｑ５のドレイン（整流素子Ｄ５のカソード）とトランス１９の２次巻線１５の一端側と接続し、他端は２次直流電圧源３のプラス側、２次インダクタ１０の一端と接続している。また、スイッチＱ２０の一端は、Ｑ６のドレイン（整流素子Ｄ６のカソード）とトランス１９の２次巻線１５の他端側と接続し、他端は２次直流電圧源３のプラス側で２次インダクタ１０の一端と接続している。
In FIG. 1, in the first embodiment, a switching element Q <b> 10 connected between a
バイパス回路９により、２次直流電圧源３から１次直流電圧源２へ電力供給を行う場合には、２次回路５の２次直流電圧源３を通らずに２次インダクタ１０のエネルギーを出力である１次回路４へ放出出来る経路を設けるようにしている。また、１次直流電圧源２から２次直流電圧源３へ電力供給を行う場合には、出力である２次直流電圧源３を通らずに１次直流電圧源２から２次インダクタ１０にエネルギーを蓄積させる経路を設けるようにしている。なお、実施形態１において、バイパス回路９を構成する双方向制御可能なスイッチング素子Ｑ１０、Ｑ２０からなる少なくとも１つのスイッチング回路をスイッチング動作させなければ、２次直流電圧源３から１次直流電圧源２への昇圧動作については、特許文献１で開示されている従来の技術を適用可能である。また、１次直流電圧源２から２次直流電圧源３への降圧動作についても、従来の技術を適用可能である。
When power is supplied from the secondary
このように実施形態１の構成にすることで、１次直流電圧源２から２次直流電圧源３に電力供給を行う順方向や、２次直流電圧源３から１次直流電圧源２に電力供給を行う逆方向の両方向において、昇圧及び降圧動作を行うことが可能となる。
By adopting the configuration of the first embodiment as described above, power is supplied from the primary
（実施形態２）
双方向ＤＣ／ＤＣコンバータにおいて、図１の実施形態１ではバイパス回路９がスイッチング素子Ｑ１０とＱ２０で構成されているのに対し、実施形態２ではバイパス回路３９がスイッチング素子Ｑ１０とＱ２０の代わりにＭＯＳ−ＦＥＴを用いている。
(Embodiment 2)
In the bidirectional DC / DC converter, the bypass circuit 9 is configured with switching elements Q10 and Q20 in the first embodiment of FIG. 1, whereas in the second embodiment, the
図２は、実施形態２の双方向ＤＣ／ＤＣコンバータ３０の回路図である。図２において、バイパス回路３９は、４つのスイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２と、４つの整流素子Ｄ１１、Ｄ１２、Ｄ２１、Ｄ２２から構成されている。
FIG. 2 is a circuit diagram of the bidirectional DC /
図２において、実施形態１で使用したスイッチング素子Ｑ１０は、実施形態２では、ＭＯＳ−ＦＥＴで示したスイッチング素子Ｑ１１とＱ１２のソース端子を共通に逆向きに直列接続した双方向スイッチに置き換わって構成されている。同様に、実施形態１で使用したスイッチング素子Ｑ２０は、ＭＯＳ−ＦＥＴで示したスイッチング素子Ｑ２１とＱ２２のソース端子を共通に逆向きに直列接続した双方向スイッチに置き換わって構成されている。ここで、ソース端子ではなくドレイン端子を共通接続してもよく、ＭＯＳ−ＦＥＴではなく他の素子を用いて構成してもよい。また半導体素子を逆直列接続した構成でなく、逆耐圧を持った半導体素子等の他の構成で双方向スイッチを構成してもよい。 In FIG. 2, the switching element Q10 used in the first embodiment is replaced with a bidirectional switch in which the source terminals of the switching elements Q11 and Q12 shown as MOS-FETs are connected in series in the opposite direction in the second embodiment. Has been. Similarly, the switching element Q20 used in the first embodiment is configured by replacing a bidirectional switch in which the source terminals of the switching elements Q21 and Q22 shown as MOS-FETs are connected in series in the opposite direction in common. Here, not the source terminal but the drain terminal may be commonly connected, and other elements may be used instead of the MOS-FET. Further, the bidirectional switch may be configured by other configurations such as a semiconductor device having a reverse breakdown voltage, instead of the configuration in which the semiconductor elements are connected in reverse series.
図２の実施形態２において、バイパス回路３９を構成するスイッチング素子Ｑ１２とＱ２２については、１次直流電圧源２から２次直流電圧源３への順方向電力伝送時には、スイッチング動作させる必要はなく整流素子Ｄ１２とＤ２２を使用する。なお、整流素子Ｄ１２とＤ２２が導通している期間に、スイッチング素子Ｑ１２とＱ２２を導通させても問題ない。一方、スイッチング素子Ｑ１１とＱ２１については、２次直流電圧源３から１次直流電圧源２への逆方向電力伝送時には、スイッチング動作させる必要はなく整流素子Ｄ１１とＤ２１を使用する。なお、整流素子Ｄ１１とＤ２１が導通している期間に、スイッチング素子Ｑ１１とＱ２１を導通させても問題ない。
In the second embodiment shown in FIG. 2, the switching elements Q12 and Q22 constituting the
このように実施形態２の構成において、１次直流電圧源２から２次直流電圧源３に電力供給を行う順方向や、２次直流電圧源３から１次直流電圧源２に電力供給を行う逆方向の両方向において、昇圧及び降圧動作を行うことが可能となる。
Thus, in the configuration of the second embodiment, power is supplied from the primary
（実施形態３）
図３は、実施形態３における双方向ＤＣ／ＤＣコンバータ４０の回路図である。実施形態１と２では、１次直流電圧源２から２次直流電圧源３に電力供給を行う順方向と、２次直流電圧源３から１次直流電圧源２に電力供給を行う逆方向の両方向において、昇圧や降圧動作を可能としたが、実際には２次直流電圧源３から１次直流電圧源２に電力供給を行う場合のみに昇圧や降圧動作を求められる場合もある。その場合は、図２の実施形態２における双方向ＤＣ／ＤＣコンバータ３０を、図３の実施形態３における双方向ＤＣ／ＤＣコンバータ４０に変形することが可能である。この回路により、バイパス回路４９は、２つの整流素子と１つのスイッチング素子に簡素化することが可能である。
(Embodiment 3)
FIG. 3 is a circuit diagram of the bidirectional DC /
図３の実施形態３では、実施形態２で使用したスイッチング素子Ｑ１１とＱ２１は、順方向での昇圧動作は必要ないことから削除した。次に、実施形態２で使用した動作原理上変化無い整流素子Ｄ１１とスイッチング素子Ｑ１２の接続位置を入れ替えて、同様に整流素子Ｄ２１とスイッチング素子Ｑ２２の接続位置も入れ替えた。 In the third embodiment shown in FIG. 3, the switching elements Q11 and Q21 used in the second embodiment are deleted because the step-up operation in the forward direction is not necessary. Next, the connection positions of the rectifying element D11 and the switching element Q12, which are not changed in terms of the operating principle used in the second embodiment, are interchanged, and the connection positions of the rectifying element D21 and the switching element Q22 are also interchanged.
更に、実施形態２で使用したスイッチング素子Ｑ１２とＱ２２を１つのスイッチング素子Ｑ１２にまとめた。その理由として、図２の実施形態２において、バイパス回路３９を構成するスイッチング素子Ｑ１２がオンしているときには、整流素子Ｄ２１が逆バイアスされることにより、スイッチング素子Ｑ２２の電圧はゼロとなる。これは、同タイミングにてオン動作していても問題ないことを示す。同様に、スイッチング素子Ｑ２２がオンしているときには、整流素子Ｄ１１が逆バイアスされることにより、スイッチング素子Ｑ１２の電圧はゼロとなる。これは、同タイミングにてオン動作していても問題ないことを示す。このことから、図３の実施形態３のように、１つのスイッチング素子Ｑ１２にまとめても、動作上変化がないことを示している。
Furthermore, the switching elements Q12 and Q22 used in the second embodiment are combined into one switching element Q12. As the reason, in
同様に、１次直流電圧源２から２次直流電圧源３に電力が供給されるときのみに昇圧や降圧動作を求められる場合に対しても、同様にスイッチング素子Ｑ１２とＱ２２は、逆方向での降圧動作は必要ないことから削除し、図４の実施形態３の変形例のように、スイッチング素子Ｑ１１とＱ２１を１つのスイッチング素子Ｑ１１にまとめても、動作上変化はない。なお、簡素化した変形を説明するため、ダイオードに並列接続したスイッチング素子を削除したが、同期整流動作を行わせたい場合は、削除する必要はない。
Similarly, when the step-up or step-down operation is required only when power is supplied from the primary
ところで、実施形態１〜３においては、バイパス回路９、３９、４９は、２次回路５の２次インダクタ１０と２次直流電圧源３との接続点１３と、トランス１９の２次巻線１５との間に接続されるが、バイパス回路９、３９、４９とトランス１９の２次巻線１５の接続点２１及び２２は２次側変換回路７とも接続されている。図５に示した変形例のように、バイパス回路６９とトランス１９の複数の巻線を有する２次巻線１５の中間タップの１つに接続しても、本発明の趣旨から逸脱するものではなく、図６に示した別の変形例のように、トランス１９の複数の巻線を有する２次巻線１５のうちの主巻線Ｎ２及びＮ３とは、別巻線Ｎ４、Ｎ５をバイパス回路７９の接続点としても、本発明の趣旨から逸脱するものではない。
By the way, in the first to third embodiments, the
また、図７に示した別の変形例のように、トランス１９の２次巻線１５を１巻線とし、２次側変換回路７は４素子を用いたブリッジダイオード、フルブリッジインバータの構成でもよい。また、図８に示した別の変形例のように、バイパス回路９９は、１つのスイッチング素子Ｑ１０で構成させてもよい。
Further, as in another modification shown in FIG. 7, the secondary winding 15 of the
図２の実施形態２の回路構成において、バイパス回路３９はじめ、各スイッチング素子をオンオフ動作をさせることで、１次直流電圧源２から２次直流電圧源３に電力供給を行う順方向と、２次直流電圧源３から１次直流電圧源２に電力供給を行う逆方向の両方向において、昇圧及び降圧動作を行うことが可能となる。以下の実施例において、具体的に説明していくこととする。
In the circuit configuration of the second embodiment of FIG. 2, the forward direction in which power is supplied from the primary
以下の説明において、トランス１９の１次巻線１４の巻数をＮ１、２次巻線１５の巻数の各々をＮ２とＮ３とし、２次巻線１５の各巻数は同じ巻数とする（Ｎ２＝Ｎ３）。また、１次巻線と２次巻線の比を、ｎ＝Ｎ１／Ｎ２＝Ｎ１／Ｎ３とする。ｎは設計項なので、製品仕様により様々であり、仕様により１より大きいときもあれば、小さいときもある。ちなみに、車載用のＤＣ／ＤＣコンバータでは１より大きくなる。また、入力である２次直流電圧源３の電圧値をＶ２とし、出力である１次直流電圧源２の電圧値をＶ１とする。
In the following description, the number of turns of the primary winding 14 of the
図９〜図１３を参照して、２次直流電圧源３から１次直流電圧源２への逆方向電力伝送時に、１次直流電圧源２の２次回路５側での換算値が２次直流電圧源３よりも低い場合の、降圧動作の詳細について説明する。
Referring to FIGS. 9 to 13, the converted value on the
図９は双方向ＤＣ／ＤＣコンバータ３０の各スイッチング素子のタイミングチャートと各部電圧や電流波形を示した図であり、図１０〜図１３は図９で示した各状態におけるエネルギーの流れを示した図である。
FIG. 9 is a timing chart of each switching element of the bidirectional DC /
図９において、４つの遷移状態が存在しており、状態１はｔ０〜ｔ１、状態２はｔ１〜ｔ２、状態３はｔ２〜ｔ３、状態４はｔ３〜ｔ０であって、状態１→状態２→状態３→状態４→状態１という具合に遷移する。
In FIG. 9, four transition states exist,
図９の各波形は、オンオフ動作させる２次側変換回路７のスイッチング素子Ｑ５とＱ６のゲート信号、バイパス回路３９のスイッチング素子Ｑ１２とＱ２２のゲート信号、２次インダクタ１０の電流ＩＬ２（２次直流電圧源３からトランス１９への方向を正とする）、ドレイン電流ＩＱ５とドレイン−ソース間電圧ＶＱ５、ドレイン電流ＩＱ１２とドレイン−ソース間電圧ＶＱ１２、ドレイン電流ＩＱ６とドレイン−ソース間電圧ＶＱ６、ドレイン電流ＩＱ２２とドレイン−ソース間電圧ＶＱ２２、１次側変換回路６の整流素子Ｄ１〜Ｄ４の電流ＩＤ１〜ＩＤ４（ＩＤ１＝ＩＤ４、ＩＤ２＝ＩＤ３）、トランス１９の１次巻線１４の電圧ＶＴＮ１（黒丸で示す巻き始め端部１８を正とする）、を示している。
Each waveform in FIG. 9 shows the gate signals of the switching elements Q5 and Q6 of the secondary
状態１に遷移する前の状態は状態４であるが、時刻ｔ０にてスイッチング素子Ｑ２２がオフ、スイッチング素子Ｑ５がオンすることで、次の状態１へ遷移する。
The state before the transition to the
図１０は、実施例１の状態１（ｔ０〜ｔ１）において電流が流れる様子を示した回路図である。図１０において、２次インダクタ１０に流れていた電流が、それを維持しようとして入力である２次直流電圧源３、２次インダクタ１０、トランス１９において２次巻線１５の巻線Ｎ２から１次巻線１４の巻線Ｎ１、整流素子Ｄ１、１次直流電圧源２、整流素子Ｄ４、トランス１９、スイッチング素子Ｑ５、２次直流電圧源３の経路で電流が流れる。このとき、トランス１９の１次巻線１４側には整流素子Ｄ１とＤ４が導通することで出力である１次直流電圧源２が印加されるため、トランス１９の２次巻線１５側の巻線Ｎ２に現れる電圧は巻数比ｎで換算された電圧Ｖ１／ｎが現れる。例えば、車載用の場合には、ｎは１より大きくなるのでＶ１／ｎはＶ１よりも小さくなる。
FIG. 10 is a circuit diagram illustrating a state in which a current flows in the state 1 (t0 to t1) of the first embodiment. In FIG. 10, the current flowing in the
したがって、２次インダクタ１０には、降圧動作条件である入力側Ｖ２＞Ｖ１／ｎから、図１０において、Ｖ１／ｎよりもＶ２の方が電位が高くなるのでＶ２側を向くように示した矢印をプラスとして、２次直流電圧源３とトランス１９の２次巻線１５の巻線Ｎ２の電圧Ｖ１／ｎとの差分が印加され、２次インダクタ１０に流れる電流は線形的に上昇する。すなわち、出力側１次直流電圧源２へエネルギーを伝送しつつ、２次インダクタ１０にエネルギーを蓄積する動作を行っている。時刻ｔ１にて、スイッチング素子Ｑ５をオフ、スイッチング素子Ｑ１２をオンさせることで、次の状態２へ遷移する
Therefore, in the
図１１は、実施例１の状態２（ｔ１〜ｔ２）において電流が流れる様子を示した回路図である。図１１において、２次インダクタ１０に流れていた電流は、それを維持しようとして２次インダクタ１０、トランス１９において２次巻線１５の巻線Ｎ２から１次巻線１４の巻線Ｎ１、整流素子Ｄ１、１次直流電圧源２、整流素子Ｄ４、トランス１９、スイッチング素子Ｑ１２、整流素子Ｄ１１、２次インダクタ１０の経路で電流が流れる。２次インダクタ１０のエネルギーが、入力である２次直流電圧源３を介さずに、出力である１次直流電圧源２に伝送される状態である。
FIG. 11 is a circuit diagram illustrating a state in which a current flows in the state 2 (t1 to t2) of the first embodiment. In FIG. 11, the current flowing through the
トランス１９の２次巻線１５の巻線Ｎ２に現れる電圧は、状態１と同様に整流素子Ｄ１とＤ４が導通しているため、巻数比ｎで換算された電圧Ｖ１／ｎが現れる。したがって、２次インダクタ１０には、図１１に電位の高いＶ１／ｎの方をプラスとして示した矢印の向きでＶ１／ｎが印加され、２次インダクタ１０に流れる電流は線形的に下降する。すなわち、２次インダクタ１０のエネルギーを放出する動作を行っている。
The voltage appearing in the winding N2 of the secondary winding 15 of the
つまり、１次回路４側は整流素子Ｄ１とＤ４が導通しているので、トランス１９の１次巻線１４には黒丸で示す巻き始め端１８をプラスとして１次直流電圧Ｖ１が印加されて、トランス１９の２次巻線１５の巻線Ｎ２にはＶ１／ｎが現れる。２次回路５側は整流素子Ｄ１１とスイッチング素子Ｑ１２が導通しているので、トランス１９の２次巻線１５の巻線Ｎ２、２次インダクタ１０、整流素子Ｄ１１、スイッチング素子Ｑ１２の短絡経路が形成されており、各々に印加される電圧の総和は短絡経路ではゼロになる。整流素子Ｄ１２とスイッチング素子Ｑ１２は導通しているので印加電圧はゼロとなり、２次インダクタ１０にトランス１９の２次巻線１５の巻線Ｎ２の電圧Ｖ１／ｎが印加される。そして、その電位の向きは短絡経路の中で、電圧の総和がゼロとなるように、図１１の矢印の向きとなる。入力である２次直流電圧源３を介していないため、トランス１９の２次巻線１５の巻線Ｎ２の電圧Ｖ１／ｎが高くなり、矢印はＶ１／ｎ側を向いている。
That is, since the rectifier elements D1 and D4 are conductive on the
時刻ｔ２にてスイッチング素子Ｑ１２がオフ、スイッチング素子Ｑ６がオンすることで、次の状態３へ遷移する。
At time t2, switching element Q12 is turned off and switching element Q6 is turned on, so that the transition to the
図１２は、実施例１の状態３（ｔ２〜ｔ３）において電流が流れる様子を示した回路図である。図１２において、２次インダクタ１０に流れていた電流は、それを維持しようとして入力である２次直流電圧源３、２次インダクタ１０、トランス１９において２次巻線１５の巻線Ｎ３から１次巻線１４の巻線Ｎ１、整流素子Ｄ３、１次直流電圧源２、整流素子Ｄ２、トランス１９、スイッチング素子Ｑ６、２次直流電圧源３の経路で電流が流れる。
FIG. 12 is a circuit diagram illustrating a state in which a current flows in the state 3 (t2 to t3) of the first embodiment. In FIG. 12, the current flowing through the
このとき、トランス１９の１次回路４側には整流素子Ｄ３とＤ２が導通することで出力の１次直流電圧源２が印加されるため、トランス１９の２次巻線１５の巻線Ｎ３に現れる電圧は巻数比ｎで換算された電圧Ｖ１／ｎが現れる。したがって、図１２のように、２次インダクタ１０には、降圧動作条件であるＶ２＞Ｖ１／ｎのため、電位はＶ２の方が高くなるようにするために、矢印がＶ２側をプラスとして向くように、入力用の２次直流電圧源３とトランス１９の２次巻線１５の巻線Ｎ３の電圧Ｖ１／ｎとの差分が印加されて、２次インダクタ１０に流れる電流は線形的に上昇する。すなわち、出力側の１次直流電圧源２へエネルギーを伝送しつつ、２次インダクタ１０にエネルギーを蓄積する動作を行っている。時刻ｔ３にて、スイッチング素子Ｑ６をオフ、スイッチング素子Ｑ２２をオンさせることで、次の状態４へ遷移する。
At this time, since the primary
図１３は、実施例１の状態４（ｔ３〜ｔ０）において電流が流れる様子を示した回路図である。図１３において、２次インダクタ１０に流れていた電流は、それを維持しようとして２次インダクタ１０、トランス１９において２次巻線１５の巻線Ｎ３から１次巻線１４の巻線Ｎ１、整流素子Ｄ３、１次直流電圧源２、整流素子Ｄ２、トランス１９、スイッチング素子Ｑ２２、整流素子Ｄ２１、２次インダクタ１０の経路で電流が流れる。２次インダクタ１０のエネルギーが、入力である２次直流電圧源３を介さずに、出力である１次直流電圧源２に伝送される状態である。
FIG. 13 is a circuit diagram showing how a current flows in state 4 (t3 to t0) of the first embodiment. In FIG. 13, the current flowing through the
トランス１９の２次巻線１５の巻線Ｎ３に現れる電圧は、状態３と同様に整流素子Ｄ３とＤ２が導通しているため、巻数比ｎで換算された電圧Ｖ１／ｎが現れる。したがって、図１３のように、２次インダクタ１０には、入力である２次直流電圧源３を介していないため、Ｖ１／ｎの電位が高くなるため、Ｖ１／ｎをプラスとして向く矢印の向きに、Ｖ１／ｎが印加され、２次インダクタ１０に流れる電流は線形的に下降する。すなわち、２次インダクタ１０のエネルギーを放出する動作を行っている。時刻ｔ０にてスイッチング素子Ｑ２２がオフ、スイッチング素子Ｑ５がオンすることで、次の状態１へ遷移する。
The voltage appearing in the winding N3 of the secondary winding 15 of the
ここで、入力である２次直流電圧源３の電圧値Ｖ２と出力である１次直流電圧源２の電圧値Ｖ１との比である入出力電圧比Ｖ１／Ｖ２を求めるに当たって、状態３と状態４は、状態１と状態２と同じ動作であるため、スイッチング周期Ｔｓのｔ０からｔ２までの半周期Ｔｓ／２から求められる。２次インダクタ１０のエネルギー蓄積、放出すなわち流れる電流の初期値ｉ（ｔ０）と最終値ｉ（ｔ２）が等しくなることで求められる。
Here, in determining the input / output voltage ratio V1 / V2, which is the ratio of the voltage value V2 of the secondary
まず、状態１での２次インダクタ１０の電流上昇分ΔＩ１は、式（１）で表される。
ΔＩ１＝ｉ（ｔ１）−ｉ（ｔ０）＝（Ｖ２−Ｖ１／ｎ）／Ｌ×Ｔｏｎ・・・（１）
ここで、Ｌは２次インダクタ１０のインダクタンス値であり、Ｔｏｎはスイッチング素子Ｑ５のオン時間（＝ｔ１−ｔ０）である。
First, the current increase ΔI1 of the
ΔI1 = i (t1) −i (t0) = (V2−V1 / n) / L × Ton (1)
Here, L is the inductance value of the
次に、状態２での２次インダクタ１０の電流下降分ΔＩ２は、式（２）で表される。
ΔＩ２＝ｉ（ｔ１）−ｉ（ｔ２）＝（Ｖ１／ｎ）／Ｌ×Ｔｏｆｆ・・・（２）
ここで、Ｔｏｆｆはスイッチング素子Ｑ１２のオン時間（＝ｔ２−ｔ１）である。
Next, the current drop ΔI2 of the
ΔI2 = i (t1) −i (t2) = (V1 / n) / L × Toff (2)
Here, Toff is the ON time (= t2−t1) of the switching element Q12.
動作が安定であるということは、ΔＩ１＝ΔＩ２が成立するということであり、式（１）と式（２）を整理すると、入出力電圧比である式（３）が求まる。
Ｖ１／Ｖ２＝ｎＤ・・・（３）
ここで、Ｄ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）はデューティ比を表し、０≦Ｄ≦１から巻数比ｎ分の倍率以下の電圧の制御が可能であることを示している。
The fact that the operation is stable means that ΔI1 = ΔI2 is established, and formula (3) that is an input / output voltage ratio is obtained by arranging formula (1) and formula (2).
V1 / V2 = nD (3)
Here, D = Ton / (Ton + Toff) represents the duty ratio, and indicates that it is possible to control a voltage with a magnification equal to or less than the magnification corresponding to the turn ratio n from 0 ≦ D ≦ 1.
以上の説明のように、バイパス回路３９を追加し、図９に示したスイッチングタイミングで動作させると、状態２と状態４のように入力用の２次直流電圧源３を介さずに出力へのエネルギー伝達可能な経路を造り出すことができるため、効率の良い降圧動作が可能となる。
As described above, when the
次に、スイッチング素子Ｑ５とＱ６、およびスイッチング素子Ｑ１２とＱ２２において、図９で示したスイッチングのタイミングとは異なるタイミングを与えることで、別動作モードでの降圧動作も行うことが可能である。 Next, in switching elements Q5 and Q6 and switching elements Q12 and Q22, a step-down operation in another operation mode can be performed by giving a timing different from the switching timing shown in FIG.
図１４と図１５を参照して、２次直流電圧源３から１次直流電圧源２への逆方向電力伝送時の昇降圧動作の詳細について説明する。図１４は双方向ＤＣ／ＤＣコンバータ３０の各スイッチング素子のタイミングチャートと各部電圧及び電流波形である。図１５は図１４で示した状態１（ｔ０〜ｔ１）と状態３（ｔ２〜ｔ３）におけるエネルギーの流れを示した図である。状態２（ｔ１〜ｔ２）と状態４（ｔ３〜ｔ０）は、実施例１の逆方向での降圧動作による電力伝送時の状態２（図１１）と状態４（図１３）と同じである。状態１に遷移する前の状態は、後に説明する状態４であるが、時刻ｔ０にてスイッチング素子Ｑ２２がオフ、スイッチング素子Ｑ５とＱ６がオンすることで、次の状態１へ遷移する。
The details of the step-up / step-down operation during reverse power transmission from the secondary
＜状態１（ｔ０〜ｔ１）＞
図１５に示すように、２次インダクタ１０に流れていた電流は、それを維持しようとして、１つ目の経路として、２次インダクタ１０、トランス１９の２次巻線１５の巻線Ｎ２、スイッチング素子Ｑ５、２次直流電圧源３があり、２つ目の経路として、２次インダクタ１０、トランス１９の２次巻線１５の巻線Ｎ３、スイッチング素子Ｑ６、２次直流電圧源３の２つの経路で電流が流れる。
<State 1 (t0 to t1)>
As shown in FIG. 15, the current flowing through the
また、スイッチング素子Ｑ５とＱ６がオンしているため、トランス１９は短絡状態であり、整流素子Ｄ１からＤ４を順方向にバイアスすることが出来ず、１次回路４への電力伝送は出来ない。このとき、図１５のように、２次インダクタ１０には、２次直流電圧源３を介するために電位の高い２次直流電圧源３側をプラスとして矢印の向きが決まり、入力２次直流電圧源３が印加され、２次インダクタ１０に流れる電流は線形的に上昇する。すなわち、２次インダクタ１０にエネルギーを蓄積する動作を行っている。時刻ｔ１にて、スイッチング素子Ｑ５とＱ６をオフ、スイッチング素子Ｑ１２をオンさせることで、次の状態２へ遷移する。
Further, since the switching elements Q5 and Q6 are turned on, the
＜状態２（ｔ１〜ｔ２）＞
この状態２は、実施例１の図１１で説明した状態２と同じで、２次インダクタ１０のエネルギーが、入力である２次直流電圧源３を介さずに、出力である１次直流電圧源２に伝送される状態である。トランス１９の２次巻線１５の巻線Ｎ２に現れる電圧は、整流素子Ｄ１とＤ４が導通しているため、巻数比ｎで換算された電圧Ｖ１／ｎが現れ、２次インダクタ１０に流れる電流は線形的に下降する。すなわち、２次インダクタ１０のエネルギーを放出する動作を行っている。時刻ｔ２にてスイッチング素子Ｑ１２がオフ、スイッチング素子Ｑ５とＱ６がオンすることで、次の状態３へ遷移する。
<State 2 (t1 to t2)>
This
＜状態３（ｔ２〜ｔ３）＞
この状態は、実施例２の状態１と同じで、２次インダクタ１０には、入力２次直流電圧源３が印加され、２次インダクタ１０に流れる電流は線形的に上昇する。すなわち、２次インダクタ１０にエネルギーを蓄積する動作を行っている。時刻ｔ３にて、スイッチング素子Ｑ５とＱ６をオフ、スイッチング素子Ｑ２２をオンさせることで、次の状態４へ遷移する。
<State 3 (t2 to t3)>
This state is the same as the
＜状態４（ｔ３〜ｔ０）＞
この状態４は、実施例１の図１３で説明した状態４と同じで、２次インダクタ１０のエネルギーが、入力である２次直流電圧源３を介さずに、出力である１次直流電圧源２に伝送される状態である。トランス１９の２次巻線１５の巻線Ｎ３に現れる電圧は、整流素子Ｄ３とＤ２が導通しているため、巻数比ｎで換算された電圧Ｖ１／ｎが現れ、２次インダクタ１０に流れる電流は線形的に下降する。すなわち、２次インダクタ１０のエネルギーを放出する動作を行っている。時刻ｔ０にてスイッチング素子Ｑ２２がオフ、スイッチング素子Ｑ５とＱ６がオンすることで、次の状態１へ遷移する。
<State 4 (t3 to t0)>
This
ここで、入力である２次直流電圧源３の電圧値Ｖ２と出力である１次直流電圧源２の電圧値Ｖ１との比である入出力電圧比Ｖ１／Ｖ２を求めるに当たって、状態３と状態４は、状態１と状態２と同じ動作であるため、スイッチング周期Ｔｓのｔ０からｔ２までの半周期Ｔｓ／２から求められる。
Here, in determining the input / output voltage ratio V1 / V2, which is the ratio of the voltage value V2 of the secondary
２次インダクタ１０のエネルギー蓄積、放出すなわち流れる電流の初期値ｉ（ｔ０）と最終値ｉ（ｔ２）が等しくなることで求められる。まず、状態１での２次インダクタ１０の電流上昇分ΔＩ１は、式（４）で表される。
ΔＩ１＝ｉ（ｔ１）−ｉ（ｔ０）＝Ｖ２／Ｌ×Ｔｏｎ・・・（４）
ここで、Ｌは２次インダクタ１０のインダクタンス値であり、Ｔｏｎはスイッチング素子Ｑ５のオン時間（＝ｔ１−ｔ０）である。
It is obtained by making the initial value i (t0) and the final value i (t2) of the energy storage and discharge of the
ΔI1 = i (t1) −i (t0) = V2 / L × Ton (4)
Here, L is the inductance value of the
次に、状態２での２次インダクタ１０の電流下降分ΔＩ２は、式（５）で表される。
ΔＩ２＝ｉ（ｔ１）−ｉ（ｔ２）＝（Ｖ１／ｎ）／Ｌ×Ｔｏｆｆ・・・（５）
ここで、Ｔｏｆｆはスイッチング素子Ｑ１２のオン時間（＝ｔ２−ｔ１）である。
Next, the current drop ΔI2 of the
ΔI2 = i (t1) −i (t2) = (V1 / n) / L × Toff (5)
Here, Toff is the ON time (= t2−t1) of the switching element Q12.
動作が安定であるということは、ΔＩ１＝ΔＩ２が成立することから、式（４）と式（５）を整理すると、入出力電圧比である式（６）が求まる。
Ｖ１／Ｖ２＝ｎ×Ｄ／（１−Ｄ）・・・（６）
ここで、Ｄ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）はデューティを表し、０≦Ｄ≦０．５の範囲であれば、０≦Ｄ／（１−Ｄ）≦１から巻数比ｎが倍以下の電圧の制御が可能であることを示している。また、０．５＜Ｄの条件であれば、１＜Ｄ／（１−Ｄ）から巻数比ｎの倍以上の電圧の制御が可能であることを示している。すなわち、昇降圧動作が可能であることを示している。
The fact that the operation is stable means that ΔI1 = ΔI2 is established. Therefore, when formulas (4) and (5) are arranged, formula (6) that is an input / output voltage ratio is obtained.
V1 / V2 = n × D / (1-D) (6)
Here, D = Ton / (Ton + Toff) represents the duty. If 0 ≦ D ≦ 0.5, the voltage control with a turn ratio n less than double from 0 ≦ D / (1-D) ≦ 1. Indicates that it is possible. In addition, when the condition of 0.5 <D is satisfied, it is possible to control a voltage of 1 <D / (1-D) or more than twice the turn ratio n. That is, it indicates that the step-up / step-down operation is possible.
以上の説明のように、バイパス回路３９を追加し、図１４に示したスイッチングタイミングで動作させると、状態２や状態４のように入力２次直流電圧源３を介さずに出力へのエネルギー伝達可能な経路を造り出すことが出来て、効率の良い昇降圧動作が可能となる。
As described above, when the
これまでの説明は、スイッチング素子Ｑ１１とＱ１２、およびＱ２１とＱ２２から成るバイパス回路３９により、入力２次直流電圧源３を介さずに出力へのエネルギー伝達可能な経路を作り出すことで降圧動作を可能とした。ところで、１次側変換回路６のスイッチング素子は、これまでの説明では整流素子が導通している際に同期整流動作させてもよいという説明であったが、意図的にスイッチング動作させた状態を追加することで、これまで説明した動作状態の他にも、効率の良い動作状態を作り出すことが可能である。以下、更に多様な動作状態の説明を行う。
In the above explanation, the
図１６と図１７は、実施例３において電流が流れる様子を示した回路図である。図１６と図１７に、図１５で示した２次側変換回路７のスイッチング素子Ｑ５とＱ６により、２次インダクタ１０に入力である２次直流電圧源３が印加され、エネルギーを蓄積する動作状態と等価な動作状態を１次側変換回路６のスイッチング素子により実現させた状態を示す。
16 and 17 are circuit diagrams showing how current flows in the third embodiment. 16 and 17, the secondary
図１６は、２次側変換回路７のスイッチング素子Ｑ５がオンした状態で、２次インダクタ１０の電流は、それを維持しようとして、トランス１９の１次巻線１４の巻線Ｎ１の黒丸で示す巻き始め端１８から流れ出そうとして、実施例１の図１０のように１次側変換回路６の整流素子Ｄ１とＤ４を順バイアスしようとするが、ここで１次側変換回路６のスイッチング素子Ｑ３をオンさせていることで、トランス１９に対して短絡状態を作り出すことが出来る。したがって、図１６のように、２次インダクタ１０には、２次直流電圧源３を介するために電位が高くなり２次直流電圧源３側をプラスとして矢印の向きを決めて、入力である２次直流電圧源３が印加され、エネルギーを蓄積する動作となる。
FIG. 16 shows the current of the
また、図１６で１次側変換回路６のスイッチング素子Ｑ２をオンさせた破線のループでトランス１９を短絡状態としてもよい。また、１次側変換回路６の整流素子Ｄ１やＤ４と並列接続しているスイッチング素子Ｑ１とＱ４をオンさせる、いわゆる同期整流動作させてもよい。また、図１７は、２次側変換回路７のスイッチング素子Ｑ６をオンさせた場合の状態で、１次側変換回路６のスイッチング素子Ｑ１とＱ４により、同様にトランス１９の短絡状態を作り出した状態である。
Further, the
図１８と図１９は、実施例３において電流が流れる様子を示した回路図である。図１８と図１９に、バイパス回路３９と１次側変換回路６のスイッチング素子により、２次インダクタ１０のエネルギーが、１次直流電圧源２と２次直流電圧源３の両電圧源を経由しない環流動作を示す。
18 and 19 are circuit diagrams showing how current flows in the third embodiment. 18 and 19, the energy of the
図１８は、バイパス回路３９のスイッチング素子Ｑ１２がオンした状態で、２次インダクタ１０の電流はそれを維持しようとして、トランス１９の２次巻線１５の巻線Ｎ２、バイパス回路３９のスイッチング素子Ｑ１２、整流素子Ｄ１１の経路で流れ、１次回路４側ではトランス１９の１次巻線１４の巻線Ｎ１の黒丸で示す巻き始め端１８から流れ出そうとして、図１１のように１次側変換回路６の整流素子Ｄ１とＤ４を順バイアスしようとする。しかしながら、ここで１次側変換回路６のスイッチング素子Ｑ３をオンさせていることで、トランス１９に対して短絡状態を作り出すことが出来るため、２次インダクタ１０のエネルギーが、１次直流電圧源２や２次直流電圧源３の両電圧源を経由せず、環流する動作となる。
FIG. 18 shows a state in which the current of the
また、図１８で１次側変換回路６のスイッチング素子Ｑ２をオンさせた破線のループでトランス１９を短絡状態としてもよい。また、１次側変換回路６の整流素子Ｄ１やＤ４と並列接続しているスイッチング素子Ｑ１とＱ４をオンさせる、いわゆる同期整流動作させてもよい。図１９は、バイパス回路３９のスイッチング素子Ｑ２２をオンさせた場合の状態で、１次側変換回路６のスイッチング素子Ｑ１とＱ４により、同様にトランス１９の短絡状態を作り出した状態である。
Further, the
この動作状態は、図示していない制御回路による制御時の１つの動作状態として利用するのは当然であるが、異常時の対応で２次インダクタ１０のエネルギーを即座に両電圧源に対して、遮断することが可能となる。
This operation state is naturally used as one operation state at the time of control by a control circuit (not shown), but the energy of the
図２０と図２１は、実施例４において電流が流れる様子を示した回路図である。図２０と図２１に、バイパス回路３９と２次側変換回路７のスイッチング素子による特殊な動作状態を示す。特に、１次側変換回路６のスイッチング素子の状態や、１次直流電圧源２と２次直流電圧源３の電圧レベル差によって、動作が異なることが特長であるため、１次回路４側の電流の流れは図示していない。
20 and 21 are circuit diagrams illustrating how current flows in the fourth embodiment. 20 and 21 show special operation states of the
図２０は、２次側変換回路７のスイッチング素子Ｑ５とバイパス回路３９のスイッチング素子Ｑ２２がオンした状態で、２次インダクタ１０の電流はそれを維持しようとして、１つの経路として、トランス１９の２次巻線１５の巻線Ｎ３、バイパス回路３９のスイッチング素子Ｑ２２、整流素子Ｄ２１の経路、および、２つ目の経路として、トランス１９の２次巻線１５の巻線Ｎ２、２次側変換回路７のスイッチング素子Ｑ５、２次直流電圧源３の経路の２経路が存在する。
FIG. 20 shows a state where the current of the
この２経路が成立するためには、トランス１９の２次巻線１５の巻線Ｎ２と巻線Ｎ３に入力である２次直流電圧源３の１／２が現れることで成立して安定した状態となる。したがって、２次インダクタ１０には、図２０に示した矢印をプラスとした向きにＶ２／２が印加され、２次インダクタ１０に流れる電流は線形的に上昇する。すなわち、２次インダクタ１０にエネルギーを蓄積する動作を行っている。
In order to establish these two paths, a stable state is established when 1/2 of the secondary
つまり、まずトランス１９の２次巻線１５の巻線Ｎ２とＮ３には、整流素子Ｄ２１、スイッチング素子Ｑ２２、トランス１９の２次巻線１５の巻線Ｎ２とＮ３、スイッチング素子Ｑ５、２次直流電圧源３の経路で考えると、巻線Ｎ２とＮ３は同じ巻数であるので、２次直流電圧をＶ２として各々Ｖ２／２が印加される。実施例４の２つの短絡経路では電圧の総和がゼロになっている。
That is, first, the windings N2 and N3 of the secondary winding 15 of the
次に、１次回路４側の動作については、１次巻線１４の巻線Ｎ１には巻数比ｎ倍のｎＶ２／２が現れるので、入力である１次直流電圧源２がこの値よりも大きい場合は、１次側変換回路６の整流素子が順バイアス出来ないため、上述したように単純に２次インダクタ１０にエネルギーが蓄積される動作状態となる。
Next, with respect to the operation on the
一方、入力である１次直流電圧源２がｎＶ２／２よりも小さい場合は、１次回路４側ではトランス１９の１次巻線１４の巻線Ｎ１の黒丸で示す巻き始め端１８から流れ出す方向に流れようとして、１次側変換回路６の整流素子Ｄ１とＤ４を順バイアスしようとする。ここで過渡的な動作として、トランス１９の漏れインダクタンスや共振インダクタである１次インダクタ８により、入力用１次直流電圧源２とトランス１９の１次巻線１４の巻線Ｎ１に現れた電圧ｎＶ２／２との差分が１次インダクタ８に印加され線形的に上昇する。
On the other hand, when the input primary
また、同じく巻き始め端から流れ出す方向であるトランス１９の２次巻線１５の巻線Ｎ３の電流は、反対に線形的に減少しゼロに達すると、２次巻線１５の巻線Ｎ２の巻き始め端に流れ込む電流である２次インダクタ１０の電流と、トランス１９の１次巻線１４の巻線Ｎ１から流れ出す電流（トランス１９の巻数比ｎで換算された電流）が等しくなり、図１０で示した２次インダクタ１０のエネルギーを入力である２次直流電圧源３を介して、出力である１次直流電圧源２へ伝送する動作状態へと、スイッチング素子のタイミングに依らず遷移する。
On the other hand, when the current of the winding N3 of the secondary winding 15 of the
また、１次回路４側ではトランス１９の１次巻線１４の巻線Ｎ１の黒丸で示す巻き始め端１８から流れ出す方向に流れようとして、１次側変換回路６の整流素子Ｄ１とＤ４を順バイアスしようとするが、ここで１次側変換回路６のスイッチング素子Ｑ３をオンさせていることで、１次インダクタ８にトランス１９の１次巻線１４に現れた電圧ｎＶ２／２が印加され線形的に上昇する。
Further, on the
また、同じく巻き始め端から流れ出す方向であるトランス１９の２次巻線１５の巻線Ｎ３の電流は、反対に線形的に減少しゼロに達すると、２次巻線１５の巻線Ｎ２の巻き始め端に流れ込む電流である２次インダクタ１０の電流と、トランス１９の１次巻線１４の巻線Ｎ１から流れ出る電流（トランス１９の巻数比ｎで換算された電流）が等しくなり、図１６で示した１次側変換回路６のスイッチング素子により、２次インダクタ１０に入力である２次直流電圧源３が印加されエネルギーが蓄積される動作状態へと、スイッチング素子のタイミングに依らず遷移する。
On the other hand, when the current of the winding N3 of the secondary winding 15 of the
ここで、１次側変換回路６のスイッチング素子Ｑ３の代わりにＱ２をオンさせてもよく、１次側変換回路６の整流素子Ｄ１やＤ４と並列接続しているスイッチング素子Ｑ１とＱ４をオンさせる、いわゆる同期整流動作させてもよい。図２１は、２次側変換回路７のスイッチング素子Ｑ６とバイパス回路３９のスイッチング素子Ｑ１２をオンさせた場合の状態で、図２０と同様の状態を作り出した状態である。
Here, Q2 may be turned on instead of the switching element Q3 of the primary
以上のように、１次側変換回路６と、２次側変換回路７と、バイパス回路３９のスイッチングパターンにより、実施例１〜４の、図９や図１４に示したスイッチングタイミングでの動作状態の他にも、様々な動作状態を作り出すことが可能である。図９や図１４の説明では、スイッチング周期Ｔｓの半周期の中で、２つの動作状態しか存在しないスイッチングパターンであったが、１次側変換回路６と、２次側変換回路７と、バイパス回路３９のスイッチングパターンにより複数の動作状態を持たせることも可能であり、多様性に富んだ動作が可能な双方向ＤＣ／ＤＣコンバータを実現することができる。
As described above, according to the switching patterns of the primary
次に、図２２〜図２６を参照して、１次直流電圧源２から２次直流電圧源３への順方向電力伝送時、従来技術では不可能な２次直流電圧源３の１次回路４側での換算値が１次直流電圧源２よりも高い昇圧動作の詳細について説明する。図２２は双方向ＤＣ／ＤＣコンバータ３０の各スイッチング素子のタイミングチャートと各部電圧と電流波形を示した図である。図２３〜図２６は、図２２で示した各状態におけるエネルギーの流れを示したものである。
Next, referring to FIG. 22 to FIG. 26, the primary circuit of the secondary
図２２の各波形は、オンオフ動作させる１次側変換回路６のスイッチング素子Ｑ１〜Ｑ４のゲート信号、ドレイン電流ＩＱ１〜ＩＱ４、ドレイン−ソース間電圧ＶＱ１〜ＶＱ４、バイパス回路３９のスイッチング素子Ｑ１１とＱ２１のゲート信号、ドレイン電流ＩＱ１１とＩＱ２１、ドレイン−ソース間電圧ＶＱ１１とＶＱ２１、２次側変換回路７の整流素子Ｄ５とＤ６に流れる電流ＩＤ５とＩＤ６、電圧ＶＤ５とＶＤ６、トランス１９の１次巻線１４の巻線Ｎ１での電圧ＶＴＮ１（黒丸で示す巻き始め端１８を正とする）、２次インダクタ１０の電流ＩＬ２（トランス１９から２次直流電圧源３への方向を正とする）を示している。状態１に遷移する前の状態は、後に説明する状態４であるが、時刻ｔ０にてスイッチング素子Ｑ２、Ｑ３がオフ、スイッチング素子Ｑ１、Ｑ４、Ｑ１１がオンすることで、次の状態１へ遷移する。
Each waveform in FIG. 22 indicates the gate signals of the switching elements Q1 to Q4, the drain currents IQ1 to IQ4, the drain-source voltages VQ1 to VQ4, and the switching elements Q11 and Q21 of the
＜状態１（ｔ０〜ｔ１）＞
図２３は、実施例５の状態１（ｔ０〜ｔ１）において電流が流れる様子を示した回路図である。図２３に示すように、２次インダクタ１０に流れていた電流は、それを維持しようとして入力である１次直流電圧源２、スイッチング素子Ｑ１、トランス１９の１次巻線１４の巻線Ｎ１から２次巻線１５の巻線Ｎ２、２次インダクタ１０、スイッチング素子Ｑ１１、整流素子Ｄ１２、トランス１９、スイッチング素子Ｑ４、１次直流電圧源２の経路で電流が流れる。このとき、トランス１９の１次巻線１４側にはスイッチング素子Ｑ１とＱ４が導通することで入力の１次直流電圧源２が印加されるため、トランス１９の２次巻線１５の巻線Ｎ２に現れる電圧は巻数比ｎで換算された電圧Ｖ１／ｎが現れる。
<State 1 (t0 to t1)>
FIG. 23 is a circuit diagram showing how a current flows in state 1 (t0 to t1) of the fifth embodiment. As shown in FIG. 23, the current flowing through the
したがって、図２３のように、２次インダクタ１０には、２次直流電圧源３を介していないので、トランス１９の２次巻線１５の巻線Ｎ２の電圧Ｖ１／ｎに高い電位が生じるため巻線Ｎ２側をプラスとして矢印を決めて、トランス１９の２次巻線１５の巻線Ｎ２の電圧Ｖ１／ｎが印加され、２次インダクタ１０に流れる電流は線形的に上昇する。すなわち、１次直流電圧源２から２次インダクタ１０にエネルギーを蓄積する動作を行っている。時刻ｔ１にて、スイッチング素子Ｑ１１をオフさせることで、次の状態２へ遷移する。
Therefore, as shown in FIG. 23, since the
＜状態２（ｔ１〜ｔ２）＞
図２４は、実施例５の状態２（ｔ１〜ｔ２）において電流が流れる様子を示した回路図である。図２４に示すように、２次インダクタ１０に流れていた電流は、それを維持しようとして入力である１次直流電圧源２、スイッチング素子Ｑ１、トランス１９の１次巻線１４の巻線Ｎ１から２次巻線１５の巻線Ｎ２、２次インダクタ１０、２次直流電圧源３、整流素子Ｄ５、トランス１９、スイッチング素子Ｑ４、１次直流電圧源２の経路で電流が流れる。トランス１９の２次巻線１５の巻線Ｎ２に現れる電圧は、状態１と同様スイッチング素子Ｑ１とＱ４が導通しているため、巻数比ｎで換算された電圧Ｖ１／ｎが現れる。
<State 2 (t1 to t2)>
FIG. 24 is a circuit diagram showing how a current flows in state 2 (t1 to t2) of the fifth embodiment. As shown in FIG. 24, the current flowing in the
したがって、図２４のように、２次インダクタ１０には、２次直流電圧源３側をプラスとして矢印を決めて、入力２次直流電圧源３とトランス１９の２次巻線１５の巻線Ｎ２の電圧Ｖ１／ｎとの差分が印加される。昇圧動作条件であるＶ２＞Ｖ１／ｎから、２次インダクタ１０に流れる電流は線形的に下降する。入力である１次直流電圧源２からのエネルギー伝送を行いつつ、２次インダクタ１０のエネルギーを放出する動作を行っている。時刻ｔ２にてスイッチング素子Ｑ１とＱ４がオフ、スイッチング素子Ｑ２、Ｑ３、Ｑ２１がオンすることで、次の状態３へ遷移する。
Therefore, as shown in FIG. 24, the
＜状態３（ｔ２〜ｔ３）＞
図２５は、実施例５の状態３（ｔ２〜ｔ３）において電流が流れる様子を示した回路図である。図２５に示すように、２次インダクタ１０に流れていた電流は、それを維持しようとして入力である１次直流電圧源２、スイッチング素子Ｑ３、トランス１９の１次巻線１４の巻線Ｎ１から２次巻線１５の巻線Ｎ３、２次インダクタ１０、スイッチング素子Ｑ２１、整流素子Ｄ２２、トランス１９、スイッチング素子Ｑ２、１次直流電圧源２の経路で電流が流れる。このとき、トランス１９の１次巻線１４側にはスイッチング素子Ｑ２とＱ３が導通することで入力の１次直流電圧源２が印加されるため、トランス１９の２次巻線１５の巻線Ｎ３に現れる電圧は巻数比ｎで換算された電圧Ｖ１／ｎが現れる。
<State 3 (t2 to t3)>
FIG. 25 is a circuit diagram showing how a current flows in state 3 (t2 to t3) of the fifth embodiment. As shown in FIG. 25, the current flowing in the
したがって、２次インダクタ１０には、図２５に示した矢印をプラスとして、トランス１９の２次巻線１５の巻線Ｎ３の電圧Ｖ１／ｎが印加され、２次インダクタ１０に流れる電流は線形的に上昇する。すなわち、１次直流電圧源２から２次インダクタ１０にエネルギーを蓄積する動作を行っている。時刻ｔ３にて、スイッチング素子Ｑ２１をオフさせることで、次の状態４へ遷移する。
Therefore, the voltage V1 / n of the winding N3 of the secondary winding 15 of the
＜状態４（ｔ３〜ｔ０）＞
図２６は、実施例５の状態４（ｔ３〜ｔ４）において電流が流れる様子を示した回路図である。図２６に示すように、２次インダクタ１０に流れていた電流は、それを維持しようとして入力である１次直流電圧源２、スイッチング素子Ｑ３、トランス１９の１次巻線１４の巻線Ｎ１から２次巻線１５の巻線Ｎ３、２次インダクタ１０、２次直流電圧源３、整流素子Ｄ６、トランス１９、スイッチング素子Ｑ２、１次直流電圧源２の経路で電流が流れる。トランス１９の２次巻線１５の巻線Ｎ３に現れる電圧は、状態３と同様にスイッチング素子Ｑ３とＱ２が導通しているため、巻数比ｎで換算された電圧Ｖ１／ｎが現れる。
<State 4 (t3 to t0)>
FIG. 26 is a circuit diagram illustrating how a current flows in state 4 (t3 to t4) of the fifth embodiment. As shown in FIG. 26, the current flowing in the
したがって、図２６のように、２次インダクタ１０には、２次直流電圧源３を介するため電位が高くなり２次直流電圧源３側をプラスとして矢印を決めて、入力２次直流電圧源３とトランス１９の２次巻線１５の巻線Ｎ３の電圧Ｖ１／ｎとの差分が印加される。昇圧動作条件であるＶ２＞Ｖ１／ｎから、２次インダクタ１０に流れる電流は線形的に下降する。入力である１次直流電圧源２からのエネルギー伝送と行いつつ、２次インダクタ１０のエネルギーを放出する動作を行っている。時刻ｔ０にてスイッチング素子Ｑ３とＱ２がオフ、スイッチング素子Ｑ１、Ｑ４、Ｑ１１がオンすることで、次の状態１へ遷移する。
Therefore, as shown in FIG. 26, the potential of the
ここで、入力である１次直流電圧源２の電圧値Ｖ１と出力である２次直流電圧源３の電圧値Ｖ２との比である入出力電圧比Ｖ２／Ｖ１を求めるに当たって、状態３と状態４は状態１と状態２と同じ動作であるため、スイッチング周期Ｔｓのｔ０からｔ２までの半周期Ｔｓ／２から求められる。２次インダクタ１０のエネルギー蓄積、放出すなわち流れる電流の初期値ｉ（ｔ０）と最終値ｉ（ｔ２）が等しくなることで求められる。
Here, in obtaining the input / output voltage ratio V2 / V1, which is the ratio of the voltage value V1 of the primary
まず、状態１での２次インダクタ１０の電流上昇分ΔＩ１は、式（７）で表される。
ΔＩ１＝ｉ（ｔ１）−ｉ（ｔ０）＝（Ｖ１／ｎ）／Ｌ×Ｔｏｎ・・・（７）
ここで、Ｌは２次インダクタ１０のインダクタンス値であり、Ｔｏｎは状態１の時間（＝ｔ１−ｔ０）である。
First, the current increase ΔI1 of the
ΔI1 = i (t1) −i (t0) = (V1 / n) / L × Ton (7)
Here, L is the inductance value of the
次に、状態２での２次インダクタ１０の電流下降分ΔＩ２は、式（８）で表される。
ΔＩ２＝ｉ（ｔ１）−ｉ（ｔ２）＝（Ｖ２−Ｖ１／ｎ）／Ｌ×Ｔｏｆｆ・・・（８）
ここで、Ｔｏｆｆは状態２の時間（＝ｔ２−ｔ１）であり、動作が安定であるということは、ΔＩ１＝ΔＩ２が成立することから、式（７）と式（８）を整理すると、入出力電圧比である式（９）が求まる。
Ｖ２/Ｖ１＝１／ｎ／（１−Ｄ）・・・（９）
ここで、Ｄ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）はデューティを表し、０≦Ｄ≦１から巻数比１／ｎ倍以上の電圧の制御が可能であることを示している。すなわち、昇圧動作が可能であることを示している。
Next, the current drop ΔI2 of the
ΔI2 = i (t1) −i (t2) = (V2−V1 / n) / L × Toff (8)
Here, Toff is the time of state 2 (= t2−t1), and the fact that the operation is stable means that ΔI1 = ΔI2 is established. Therefore, when Equation (7) and Equation (8) are arranged, Equation (9) which is the output voltage ratio is obtained.
V2 / V1 = 1 / n / (1-D) (9)
Here, D = Ton / (Ton + Toff) represents a duty and indicates that a voltage with a turn ratio of 1 / n or more can be controlled from 0 ≦ D ≦ 1. That is, it indicates that a boosting operation is possible.
以上の説明のように、バイパス回路３９を追加し、図２２に示したスイッチングタイミングで動作させると、状態１と状態３のように２次直流電圧源３を介さずに１次直流電圧源２から２次インダクタ１０にエネルギーを蓄積可能な経路を造り出すことが出来て、従来回路では不可能であった昇圧動作が可能となる
When the
次に、スイッチング素子Ｑ１〜Ｑ４とスイッチング素子Ｑ１１とＱ２１において、図２２で示したスイッチングのタイミングとは異なるタイミングを与えることで、別動作モードでの昇圧動作も行うことが可能である。 Next, the switching elements Q1 to Q4 and the switching elements Q11 and Q21 can be boosted in another operation mode by giving a timing different from the switching timing shown in FIG.
図２７〜図２９を参照して、１次直流電圧源２から２次直流電圧源３への順方向電力伝送時の昇降圧動作の詳細について説明する。図２７は双方向ＤＣ／ＤＣコンバータ３０の各スイッチング素子のタイミングチャートと各部電圧と電流波形を示した図である。
The details of the step-up / step-down operation during forward power transmission from the primary
図２８と図２９は、図２７で示した状態２と状態４におけるエネルギーの流れを示したものである。状態１と状態３は、実施例５における１次直流電圧源２から２次直流電圧源３への順方向での昇圧動作による電力伝送時の状態１（図２３）と状態３（図２５）と同じである。状態１に遷移する前の状態は、後に説明する状態４であるが、時刻ｔ０にてスイッチング素子Ｑ２がオフ、スイッチング素子Ｑ１とＱ１１がオンすることで、次の状態１へ遷移する。
FIG. 28 and FIG. 29 show the flow of energy in the
＜状態１（ｔ０〜ｔ１）＞
状態１は、実施例５の図２３で説明した状態１と同じで、トランス１９の１次回路４側にはスイッチング素子Ｑ１とＱ４が導通することで入力の１次直流電圧源２が印加されるため、トランス１９の２次巻線１５の巻線Ｎ２に現れる電圧は巻数比ｎで換算された電圧Ｖ１／ｎが現れる。したがって、２次インダクタ１０には、図２３に示した矢印をプラスとして、トランス１９の２次巻線１５の巻線Ｎ２の電圧Ｖ１／ｎが印加され、２次インダクタ１０に流れる電流は線形的に上昇する。すなわち、１次直流電圧源２から２次インダクタ１０にエネルギーを蓄積する動作を行っている。時刻ｔ１にて、スイッチング素子Ｑ４とＱ１１をオフさせ、スイッチング素子Ｑ３をオンさせることで、次の状態２へ遷移する。
<State 1 (t0 to t1)>
The
＜状態２（ｔ１〜ｔ２）＞
図２８は、実施例６の状態２（ｔ１〜ｔ２）において電流が流れる様子を示した回路図である。図２８に示すように、１次回路４側はスイッチング素子Ｑ１とＱ３がオンすることで、トランス１９は短絡状態となり、２次インダクタ１０に流れていた電流は、それを維持しようとして、１つ目の経路として、トランス１９の２次巻線１５の巻線Ｎ２、２次インダクタ１０、２次直流電圧源３、整流素子Ｄ５があり、２つ目の経路として、トランス１９の２次巻線１５の巻線Ｎ３、２次インダクタ１０、２次直流電圧源３、整流素子Ｄ６の２つの経路で電流が流れる。１次回路４側は、この２つの経路に流れる電流の差分が流れるが、理想素子で考えると２次回路５側の２つの経路には同じ電流値が流れ、１次回路４側には流れない。
<State 2 (t1 to t2)>
FIG. 28 is a circuit diagram showing how a current flows in state 2 (t1 to t2) of the sixth embodiment. As shown in FIG. 28, when the switching elements Q1 and Q3 are turned on on the
２次インダクタ１０には、トランス１９が短絡状態であるため、図２８に示した矢印をプラスとして、出力２次直流電圧源３が印加され、２次インダクタ１０に流れる電流は線形的に下降する。すなわち、２次インダクタ１０のエネルギーを放出する動作を行っている。時刻ｔ２にてスイッチング素子Ｑ１がオフ、スイッチング素子Ｑ２とＱ２１がオンすることで、次の状態３へ遷移する。
Since the
＜状態３（ｔ２〜ｔ３）＞
この状態３は、実施例５の図２５で説明した状態３と同じで、トランス１９の１次回路４側にはスイッチング素子Ｑ２とＱ３が導通することで入力の１次直流電圧源２が印加されるため、トランス１９の２次巻線１５の巻線Ｎ３に現れる電圧は巻数比ｎで換算された電圧Ｖ１／ｎが現れる。したがって、２次インダクタ１０には、図２５に示した矢印をプラスとして、トランス１９の２次巻線１５の巻線Ｎ３の電圧Ｖ１／ｎが印加され、２次インダクタ１０に流れる電流は線形的に上昇する。すなわち、１次直流電圧源２から２次インダクタ１０にエネルギーを蓄積する動作を行っている。時刻ｔ３にて、スイッチング素子Ｑ３とＱ２１をオフさせ、スイッチング素子Ｑ４をオンさせることで、次の状態４へ遷移する。
<State 3 (t2 to t3)>
This
＜状態４（ｔ３〜ｔ０）＞
図２９は、実施例６の状態４（ｔ３〜ｔ０）において電流が流れる様子を示した回路図である。図２９に示すように、１次回路４側はスイッチング素子Ｑ２とＱ４がオンすることで、トランス１９は短絡状態となり、２次インダクタ１０に流れていた電流は、それを維持しようとして、１つ目の経路として、トランス１９の２次巻線１５の巻線Ｎ２、２次インダクタ１０、２次直流電圧源３、整流素子Ｄ５となり、２つ目の経路として、トランス１９の２次巻線１５の巻線Ｎ３、２次インダクタ１０、２次直流電圧源３、整流素子Ｄ６の２つの経路で電流が流れる。１次回路４側は、この２つの経路に流れる電流の差分が流れるが、理想素子で考えると２次回路５側の２つの経路には同じ電流値が流れ、１次回路４側には流れない。
<State 4 (t3 to t0)>
FIG. 29 is a circuit diagram showing how a current flows in state 4 (t3 to t0) of the sixth embodiment. As shown in FIG. 29, when the switching elements Q2 and Q4 are turned on on the
２次インダクタ１０には、トランス１９が短絡状態であるため、図２９に示した矢印をプラスとして、２次直流電圧源３が印加され、２次インダクタ１０に流れる電流は線形的に下降する。すなわち、２次インダクタ１０のエネルギーを放出する動作を行っている。時刻ｔ０にてスイッチング素子Ｑ２がオフ、スイッチング素子Ｑ１、Ｑ１１がオンすることで、次の状態１へ遷移する。
Since the
入力である１次直流電圧源２の電圧値Ｖ１と出力である２次直流電圧源３の電圧値Ｖ２との比である入出力電圧比Ｖ２／Ｖ１を求めるに当たって、状態３と状態４は状態１と状態２と同じ動作であるため、スイッチング周期Ｔｓのｔ０からｔ２までの半周期Ｔｓ／２から求められる。２次インダクタ１０のエネルギー蓄積、放出すなわち流れる電流の初期値ｉ（ｔ０）と最終値ｉ（ｔ２）が等しくなることで求められる。
In obtaining the input / output voltage ratio V2 / V1, which is the ratio of the voltage value V1 of the primary
まず、状態１での２次インダクタ１０の電流上昇分ΔＩ１は、式（１０）で表される。
ΔＩ１＝ｉ（ｔ１）−ｉ（ｔ０）＝（Ｖ１／ｎ）／Ｌ×Ｔｏｎ・・・（１０）
ここで、Ｌは２次インダクタ１０のインダクタンス値であり、Ｔｏｎは状態１の時間（＝ｔ１−ｔ０）である。
First, the current increase ΔI1 of the
ΔI1 = i (t1) −i (t0) = (V1 / n) / L × Ton (10)
Here, L is the inductance value of the
次に、状態２での２次インダクタ１０の電流下降分ΔＩ２は、式（１１）で表される。
ΔＩ２＝ｉ（ｔ１）−ｉ（ｔ２）＝Ｖ２／Ｌ×Ｔｏｆｆ・・・（１１）
ここで、Ｔｏｆｆは状態２の時間（＝ｔ２−ｔ１）である。
Next, the current drop ΔI2 of the
ΔI2 = i (t1) −i (t2) = V2 / L × Toff (11)
Here, Toff is the time of state 2 (= t2-t1).
動作が安定であるということは、ΔＩ１＝ΔＩ２が成立することから、式（１０）と式（１１）を整理すると、入出力電圧比である式（１２）が求まる。
Ｖ２／Ｖ１＝１／ｎ・Ｄ／（１−Ｄ）・・・（１２）
ここで、Ｄ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）はデューティを表し、０≦Ｄ≦０．５の範囲であれば、０≦Ｄ／（１−Ｄ）≦１から巻数比１／ｎ倍以下の電圧の制御が可能であることを示している。また、０．５＜Ｄの条件であれば、１＜Ｄ／（１−Ｄ）から巻数比１／ｎ倍以上の電圧の制御が可能であることを示している。すなわち、昇降圧動作が可能であることを示している。
The fact that the operation is stable means that ΔI1 = ΔI2 is established. Therefore, when the equations (10) and (11) are rearranged, the equation (12) that is the input / output voltage ratio is obtained.
V2 / V1 = 1 / n · D / (1-D) (12)
Here, D = Ton / (Ton + Toff) represents the duty, and if 0 ≦ D ≦ 0.5, the voltage is less than 1 / n times the turn ratio from 0 ≦ D / (1-D) ≦ 1. This indicates that control is possible. In addition, when the condition of 0.5 <D is satisfied, it is indicated that the voltage can be controlled from 1 <D / (1-D) to a winding ratio of 1 / n times or more. That is, it indicates that the step-up / step-down operation is possible.
以上の説明のように、バイパス回路３９を追加し、図２７に示したスイッチングタイミングで動作させると、状態１と状態３のように２次直流電圧源３を介さずに１次直流電圧源２から２次インダクタ１０にエネルギーを蓄積可能な経路を造り出すことが出来て、従来回路では不可能であった昇降圧動作が可能となる。
As described above, when the
これまでの説明は、スイッチング素子Ｑ１１とＱ１２、及びＱ２１とＱ２２から成るバイパス回路３９により、出力２次直流電圧源３を介さずに１次直流電圧源２から２次インダクタ１０にエネルギーを蓄積可能な経路を造り出すことで昇圧動作を可能とした。ところで、これまで説明した動作状態の他にも、従来技術では実現出来ない動作状態を作り出すことが可能である。以下、更に多様な動作状態の説明を行う。
In the above description, energy can be stored in the
実施例７として、図３０と図３１に、バイパス回路３９と１次側変換回路６のスイッチング素子により、２次インダクタ１０のエネルギーが、１次直流電圧源２と２次直流電圧源３の両電圧源を経由しない環流動作を示す。
30 and 31, the energy of the
図３０と図３１は、実施例７において電流が流れる様子を示した回路図である。図３０は、バイパス回路３９のスイッチング素子Ｑ１１がオンした状態で、２次インダクタ１０の電流は、それを維持しようとして、２次回路５側では、２次インダクタ１０の電流は、２次インダクタ１０、スイッチング素子Ｑ１１、整流素子Ｄ１２、トランス１９の２次巻線１５の巻線Ｎ２、２次インダクタ１０の経路で流れる。
FIGS. 30 and 31 are circuit diagrams illustrating how current flows in the seventh embodiment. FIG. 30 shows that the current of the
一方、１次回路４側ではトランス１９の１次巻線１４の巻線Ｎ１の黒丸で示す巻き始め端１８に流れ込もうとして、図１１のように１次側変換回路６の整流素子Ｄ２とＤ３を順バイアスしようとするが、ここで１次側変換回路６のスイッチング素子Ｑ１がオンしていることで、トランス１９に対して短絡状態を作り出すことが出来るため、２次インダクタ１０のエネルギーが、１次直流電圧源２と２次直流電圧源３の両電圧源を経由せず環流する動作となる。
On the other hand, the
また、図３０で１次側変換回路６のスイッチング素子Ｑ４をオンさせた破線のループでトランス１９を短絡状態としてもよい。また、１次側変換回路６の整流素子Ｄ２とＤ３と並列接続しているスイッチング素子Ｑ２とＱ３をオンさせる、いわゆる同期整流動作させてもよい。図３１は、バイパス回路３９のスイッチング素子Ｑ２１をオンさせた場合の状態で、１次側変換回路６のスイッチング素子Ｑ２とＱ３により、同様にトランス１９の短絡状態を作り出した状態である。
Further, the
この動作状態は、図示していない制御回路による制御時の１つの動作状態として利用するのは当然であるが、異常時の対応で２次インダクタ１０のエネルギーを即座に両電圧源に対して、遮断することが可能となる。
This operation state is naturally used as one operation state at the time of control by a control circuit (not shown), but the energy of the
実施例８として、図３２と図３３に、１次側変換回路６のスイッチング素子が全てオフ状態で、バイパス回路３９のスイッチング動作による、特殊な動作状態を示す。特に、１次直流電圧源２と２次直流電圧源３の電圧レベル差によって、動作が異なることが特長であるため、１次回路４側の電流の流れは図示していない。
As an eighth embodiment, FIG. 32 and FIG. 33 show special operation states due to the switching operation of the
図３２と図３３は、実施例８において電流が流れる様子を示した回路図である。図３２は、１次側変換回路６のスイッチング素子が全てオフで、バイパス回路３９のスイッチング素子Ｑ２１がオンした状態で、２次インダクタ１０の電流は、それを維持しようとして、２次回路５側では２次インダクタ１０の電流は、１つ目の経路として、スイッチング素子Ｑ２１、整流素子Ｄ２２、トランス１９の２次巻線１５の巻線Ｎ３の経路があり、２つ目の経路として、２次直流電圧源３、整流素子Ｄ５、トランス１９の２次巻線１５の巻線Ｎ２の経路の２つの経路が存在する。
32 and 33 are circuit diagrams showing how current flows in the eighth embodiment. FIG. 32 shows the state in which the switching element of the primary
この２つの経路が成立するためには、トランス１９の２次巻線１５の巻線Ｎ２と巻線Ｎ３に入力である２次直流電圧源３の１／２が現れることで成立して安定した状態となる。したがって、２次インダクタ１０には、図３２に示した矢印をプラスとした向きにＶ２／２が印加され、２次インダクタ１０に流れる電流は線形的に下降する。すなわち、２次インダクタ１０にエネルギーを出力である２次直流電圧源３へ放出する動作を行っている。
In order for these two paths to be established, it is established and stabilized when 1/2 of the secondary
次に、１次回路４側の動作については、１次巻線１４の巻線Ｎ１には巻数比ｎ倍のｎＶ２／２が現れるので、１次側変換回路６のスイッチング素子が全てオフの状態で、入力である１次直流電圧源２がこの値よりも大きい場合は、１次側変換回路６の整流素子が順バイアス出来ないため、上述したように単純に２次インダクタ１０のエネルギーが放出される動作状態となる。
Next, with respect to the operation on the
一方、入力である１次直流電圧源２がｎＶ２／２よりも小さい場合は、１次回路４側ではトランス１９の１次巻線１４の巻線Ｎ１の黒丸で示す巻き始め端１８から流れ出す方向に流れようとして、１次側変換回路６の整流素子Ｄ１とＤ４を順バイアスしようとする。ここで過渡的な動作として、トランス１９の漏れインダクタや共振インダクタである１次回路４側の１次インダクタ８により、入力１次直流電圧源２とトランス１９の１次巻線１４に現れた電圧ｎＶ２／２との差分が１次インダクタ１０に印加され線形的に上昇する。
On the other hand, when the input primary
同じく巻き始めから流れ出す方向であるトランス１９の２次巻線１５の巻線Ｎ２の電流は、反対に線形的に減少しゼロに達すると、２次巻線１５の巻線Ｎ３の巻き始めに流れ込む電流である２次インダクタ１０の電流とトランス１９の１次巻線１４の巻線Ｎ１から流れ出す電流（トランス１９の巻数比ｎで換算された電流）が等しくなり、これまでにない２次インダクタ１０のエネルギーを入力である１次直流電圧源２へ放出する動作状態となる。この動作は、異常時の対応で２次インダクタ１０のエネルギーを出力である２次直流電圧源３に対して、遮断することが可能となることを示している。図３３は、バイパス回路３９のスイッチング素子Ｑ１１がオンさせた場合の状態で、図３２と同様の状態を作り出した状態である。
Similarly, the current flowing through the winding N2 of the secondary winding 15 of the
以上のように、１次側変換回路６と、２次側変換回路７と、バイパス回路３９のスイッチングパターンにより、実施例５から８である図２２や図２７に示した動作状態の他にも、様々な動作状態を作り出すことが可能である。図２２や図２７の説明では、スイッチング周期Ｔｓの半周期の中で、２つの動作状態しか存在しないスイッチングパターンであったが、１次側変換回路６と、２次側変換回路７と、バイパス回路３９のスイッチングパターンにより複数の動作状態を持たせることも可能であり、多様性に富んだ動作が可能な双方向ＤＣ／ＤＣコンバータを実現することができる。
As described above, depending on the switching patterns of the primary
以上のように、本発明に係る双方向ＤＣ／ＤＣコンバータは、複数の直流電圧を有する電源システム、例えば２つ以上のバッテリを有するハイブリッド車用の電源や、太陽電池、風力発電等の自然エネルギーと蓄電池を備えたスマートグリッド分野に使用するのに好適である。 As described above, the bidirectional DC / DC converter according to the present invention includes a power supply system having a plurality of direct current voltages, for example, a power source for a hybrid vehicle having two or more batteries, a natural energy such as a solar cell and wind power generation. And suitable for use in the field of smart grids equipped with storage batteries.
１、３０、４０、５０、６０、７０、８０、９０ 双方向ＤＣ／ＤＣコンバータ
２ １次直流電圧源
３ ２次直流電圧源
４ １次回路
５ ２次回路
６ １次側変換回路
７ ２次側変換回路
８ １次インダクタ
９、３９、４９、５９、６９、７９、８９、９９ バイパス回路
１０ ２次インダクタ
１１ １次側平滑コンデンサ
１２ ２次側平滑コンデンサ
１３、２１、２２ 接続点
１４ １次巻線
１５ ２次巻線
１６ フィルタ平滑部
１８ 巻き始め端
１９ トランス
1, 30, 40, 50, 60, 70, 80, 90 Bidirectional DC /
Claims (2)
２次側変換回路と２次インダクタと２次側平滑コンデンサと２次直流電圧源を含む２次回路と、
前記１次側変換回路と前記２次側変換回路間に接続され、前記１次回路と前記２次回路の絶縁、及び電圧レベル変換を行うトランスを備え、
前記１次側変換回路は、少なくとも１つのスイッチング素子を含むインバータ回路と少なくとも１つの整流素子を含む整流回路を備え、
前記２次側変換回路は、少なくとも１つのスイッチング素子を含むインバータ回路と少なくとも１つの整流素子を含む整流回路を備え、
前記２次回路は更に、少なくとも１つのスイッチング素子を有するスイッチング回路を含み、前記２次直流電圧源と前記２次インダクタとの接続点と、前記トランスの２次巻線との間に配置されるバイパス回路を備えることを特徴とする双方向ＤＣ／ＤＣコンバータ。 A primary circuit including a primary DC voltage source, a primary side smoothing capacitor, and a primary side conversion circuit;
A secondary circuit including a secondary conversion circuit, a secondary inductor, a secondary smoothing capacitor, and a secondary DC voltage source;
A transformer connected between the primary side conversion circuit and the secondary side conversion circuit, for insulating the primary circuit and the secondary circuit and performing voltage level conversion;
The primary side conversion circuit includes an inverter circuit including at least one switching element and a rectifying circuit including at least one rectifying element,
The secondary side conversion circuit includes an inverter circuit including at least one switching element and a rectifier circuit including at least one rectifying element,
The secondary circuit further includes a switching circuit having at least one switching element, and is disposed between a connection point between the secondary DC voltage source and the secondary inductor and a secondary winding of the transformer. A bidirectional DC / DC converter comprising a bypass circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015027365A JP6107848B2 (en) | 2015-02-16 | 2015-02-16 | Bidirectional DC / DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015027365A JP6107848B2 (en) | 2015-02-16 | 2015-02-16 | Bidirectional DC / DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016152641A true JP2016152641A (en) | 2016-08-22 |
| JP6107848B2 JP6107848B2 (en) | 2017-04-05 |
Family
ID=56695655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015027365A Active JP6107848B2 (en) | 2015-02-16 | 2015-02-16 | Bidirectional DC / DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6107848B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107612346A (en) * | 2017-09-28 | 2018-01-19 | 西安图为电气技术有限公司 | A kind of two-way DC/DC power inverters |
| JP6839377B1 (en) * | 2020-03-30 | 2021-03-10 | 三菱電機株式会社 | Elevator |
| US11418051B2 (en) | 2018-02-21 | 2022-08-16 | Tdk Corporation | Direct current power supplying system |
| US11594883B2 (en) | 2018-01-23 | 2023-02-28 | Tdk Corporation | Direct current power supplying system |
| US11791501B2 (en) | 2018-01-23 | 2023-10-17 | Tdk Corporation | Direct current power supplying system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000050404A (en) * | 1998-08-03 | 2000-02-18 | Denso Corp | Power source unit for hybrid electric automobile |
| JP2014007914A (en) * | 2012-06-27 | 2014-01-16 | Hitachi Information & Telecommunication Engineering Ltd | Dc-dc converter |
| WO2015060255A1 (en) * | 2013-10-23 | 2015-04-30 | 三菱電機株式会社 | Power conversion device |
-
2015
- 2015-02-16 JP JP2015027365A patent/JP6107848B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000050404A (en) * | 1998-08-03 | 2000-02-18 | Denso Corp | Power source unit for hybrid electric automobile |
| JP2014007914A (en) * | 2012-06-27 | 2014-01-16 | Hitachi Information & Telecommunication Engineering Ltd | Dc-dc converter |
| WO2015060255A1 (en) * | 2013-10-23 | 2015-04-30 | 三菱電機株式会社 | Power conversion device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107612346A (en) * | 2017-09-28 | 2018-01-19 | 西安图为电气技术有限公司 | A kind of two-way DC/DC power inverters |
| US11594883B2 (en) | 2018-01-23 | 2023-02-28 | Tdk Corporation | Direct current power supplying system |
| US11791501B2 (en) | 2018-01-23 | 2023-10-17 | Tdk Corporation | Direct current power supplying system |
| US11418051B2 (en) | 2018-02-21 | 2022-08-16 | Tdk Corporation | Direct current power supplying system |
| JP6839377B1 (en) * | 2020-03-30 | 2021-03-10 | 三菱電機株式会社 | Elevator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6107848B2 (en) | 2017-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10581334B2 (en) | DC-DC converter and control method | |
| US11909326B2 (en) | Parallel hybrid converter apparatus and method | |
| US9812977B2 (en) | Resonant converters with an improved voltage regulation range | |
| Koo et al. | New zero-voltage-switching phase-shift full-bridge converter with low conduction losses | |
| US8472219B2 (en) | Method and systems for converting power | |
| US8780585B2 (en) | Double phase-shifting full-bridge DC-to-DC converter | |
| EP2884646B1 (en) | Multiple-output DC/DC converter and power supply having the same | |
| JP5591666B2 (en) | DC-DC converter | |
| US9595877B2 (en) | Secondary side hybrid converter apparatus and method | |
| JP6107848B2 (en) | Bidirectional DC / DC converter | |
| JP2009261186A (en) | Bidirectional dc/dc converter and power conditioner | |
| Ikeda et al. | Isolated and wide input ranged boost full bridge DC-DC converter with low loss active snubber | |
| KR20090033087A (en) | Boost dc-dc converter with high efficiency | |
| US8064228B2 (en) | Power supply apparatus with current-sharing function | |
| US8111053B2 (en) | DC-DC converter | |
| Blinov et al. | Snubberless boost full‐bridge converters: analysis of soft switching performance and limitations | |
| US6999325B2 (en) | Current/voltage converter arrangement | |
| US11356029B2 (en) | Rectifying circuit and switched-mode power supply incorporating rectifying circuit | |
| Ikeda et al. | Boost full bridge DC-DC converter ensuring safe installation of PV energy in data center power management systems | |
| Shimada et al. | Two novel control methods expanding input-output operating range for a bi-directional isolated DC-DC converter with active clamp circuit | |
| JP2006115680A (en) | Dc-dc converter | |
| Shimada et al. | A Commutation Overlap Period Reduction Method Expanding the Buck Operating Range for a Bidirectional Isolated DC–DC Converter | |
| Shimada et al. | Small boost circuit topology for expanding input voltage range for a bi-directional isolated dc-dc converter | |
| JP2020022307A (en) | Power supply device and method of controlling the same | |
| Saravanan et al. | A Boost Converter for High Voltage Applications using Three State Switching Cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6107848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |