JP2016152540A - Adjustment method of oscillation circuit, oscillation circuit, electronic apparatus and mobile - Google Patents

Adjustment method of oscillation circuit, oscillation circuit, electronic apparatus and mobile Download PDF

Info

Publication number
JP2016152540A
JP2016152540A JP2015029613A JP2015029613A JP2016152540A JP 2016152540 A JP2016152540 A JP 2016152540A JP 2015029613 A JP2015029613 A JP 2015029613A JP 2015029613 A JP2015029613 A JP 2015029613A JP 2016152540 A JP2016152540 A JP 2016152540A
Authority
JP
Japan
Prior art keywords
circuit
data
oscillation circuit
oscillation
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015029613A
Other languages
Japanese (ja)
Inventor
洋佑 板坂
Yosuke Itasaka
洋佑 板坂
厚 清原
Atsushi Kiyohara
厚 清原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015029613A priority Critical patent/JP2016152540A/en
Publication of JP2016152540A publication Critical patent/JP2016152540A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an adjustment method of an oscillation circuit capable of reducing increase in the capacity of a storage section.SOLUTION: An adjustment method of an oscillation circuit 2 having a circuit 10 for oscillation connected electrically with a vibrator 3 and oscillating the vibrator 3, an output circuit 20 receiving a signal outputted from the circuit 10 for oscillation and outputting an oscillation signal, and a storage section 60 storing the data for controlling at least one of the circuit 10 for oscillation and the output circuit 20, includes a step (S110) for storing first data in the storage section 60, a step (S120) for controlling oscillation circuit 2 based on the first data, and a step (S150) for erasing the first data from the storage section 60, and storing second data.SELECTED DRAWING: Figure 12

Description

本発明は、発振回路の調整方法、発振回路、電子機器及び移動体に関する。   The present invention relates to a method for adjusting an oscillation circuit, an oscillation circuit, an electronic device, and a moving object.

特許文献1には、予め用意されている複数の動作モードの中から選択された動作モードに対応するデータを記憶する記憶部と、記憶部に記憶されているデータに基づいて、動作モードを判定する判定部と、判定部によって判定された動作モードに基づいて動作する電流源、電流源用スイッチ、インバーター用スイッチ及び温度補償部用スイッチとを備える発振器が開示されている。   In Patent Document 1, a storage unit that stores data corresponding to an operation mode selected from a plurality of operation modes prepared in advance, and an operation mode is determined based on the data stored in the storage unit An oscillator is disclosed that includes a determination unit that performs, and a current source that operates based on the operation mode determined by the determination unit, a current source switch, an inverter switch, and a temperature compensation unit switch.

特開2009−290381号公報JP 2009-290381 A

しかしながら、特許文献1に記載の発振器において、例えば、複数の動作モードのうち少なくとも一つが発振器の検査に使用するモード(検査モード)である場合には、記憶部は、発振器の通常動作に必要なデータを記憶するための容量に加えて、発振器の通常動作時には不要な検査モードに対応するデータを記憶するための容量も必要になるため、記憶部の容量が増大するという問題がある。   However, in the oscillator described in Patent Document 1, for example, when at least one of a plurality of operation modes is a mode (inspection mode) used for inspection of the oscillator, the storage unit is necessary for normal operation of the oscillator. In addition to the capacity for storing data, a capacity for storing data corresponding to an unnecessary inspection mode is also required during normal operation of the oscillator, which increases the capacity of the storage unit.

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、記憶部の容量の増大を低減させることが可能な発振回路の調整方法及び発振回路を提供することができる。また、本発明のいくつかの態様によれば、当該発振回路を用いた電子機器及び移動体を提供することができる。   The present invention has been made in view of the above problems, and according to some aspects of the present invention, an oscillation circuit adjustment method and an oscillation that can reduce an increase in the capacity of a storage unit A circuit can be provided. In addition, according to some embodiments of the present invention, it is possible to provide an electronic device and a moving body using the oscillation circuit.

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following aspects or application examples.

[適用例1]
本適用例に係る発振回路の調整方法は、振動子に電気的に接続されて前記振動子を発振させる発振用回路と、前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、前記発振用回路および前記出力回路のうち少なくとも一方を制御するためのデータが記憶される記憶部と、を有する発振回路の調整方法であって、前記記憶部に第1のデータを記憶させる工程と、前記第1のデータに基づいて前記発振回路が制御されるとともに、前記発振回路を調整する工程と、前記記憶部から前記第1のデータを消去するとともに、第2のデータを記憶させる工程と、を含む。
[Application Example 1]
An oscillation circuit adjustment method according to this application example includes an oscillation circuit that is electrically connected to a vibrator and oscillates the vibrator, and a signal output from the oscillation circuit is input to output an oscillation signal An oscillation circuit adjustment method comprising: an output circuit; and a storage unit storing data for controlling at least one of the oscillation circuit and the output circuit, wherein the storage unit stores first data A step of storing, the oscillation circuit is controlled based on the first data, a step of adjusting the oscillation circuit, erasing the first data from the storage unit, and second data Memorizing.

発振回路は、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々の発振回路の一部又は全部であってもよい。   The oscillation circuit may be a part or all of various oscillation circuits such as a Pierce oscillation circuit, an inverter type oscillation circuit, a Colpitts oscillation circuit, and a Hartley oscillation circuit.

例えば、前記第1のデータは、前記発振回路を調整する工程において動作し、調整された前記発振回路が発振する工程(例えば、通常動作時)では動作を停止する第1の回路(例えば、発熱回路)を制御するためのデータであり、前記第2のデータは、調整された前記発振回路が発振する工程において動作する第2の回路を制御するためのデータであって
もよい。前記第2の回路は、前記発振回路を調整する工程において、動作してもよいし、動作を停止してもよい。
For example, the first data operates in the step of adjusting the oscillation circuit, and the first circuit stops operation in the step of oscillation of the adjusted oscillation circuit (for example, during normal operation) (for example, heat generation) Circuit), and the second data may be data for controlling the second circuit that operates in the process in which the adjusted oscillation circuit oscillates. The second circuit may operate or may stop operating in the step of adjusting the oscillation circuit.

また、例えば、前記第1のデータ及び前記第2のデータは、それぞれ複数種類のデータを含んでいてもよい。   For example, the first data and the second data may each include a plurality of types of data.

本適用例に係る発振回路の調整方法によれば、記憶部に記憶させた第1のデータに基づいて発振回路が制御されている状態で調整された後に、不要になった第1のデータを記憶部から消去して、必要な第2のデータを記憶部に記憶させるので、記憶部の容量の増大を低減させることができる。   According to the adjustment method of the oscillation circuit according to this application example, after the adjustment is performed in a state where the oscillation circuit is controlled based on the first data stored in the storage unit, the unnecessary first data is Since the necessary second data is erased from the storage unit and stored in the storage unit, an increase in the capacity of the storage unit can be reduced.

[適用例2]
上記適用例に係る発振回路の調整方法において、前記第1のデータのビット数は前記第2のデータのビット数以下であり、前記第2のデータは、前記記憶部の前記第1のデータが書き込まれていた領域に書き込まれてもよい。
[Application Example 2]
In the adjustment method of the oscillation circuit according to the application example, the number of bits of the first data is less than or equal to the number of bits of the second data, and the second data is the first data of the storage unit. It may be written in the written area.

本適用例に係る発振回路の調整方法によれば、第1のデータが書き込まれる領域は、第2のデータが書き込まれる領域に含まれるので、第1のデータを記憶させるために必要な領域を、第2のデータを記憶させるために必要な領域とは別に設ける必要がなく、記憶部の容量の増大を低減させることができる。   According to the method for adjusting an oscillation circuit according to this application example, since the area where the first data is written is included in the area where the second data is written, the area necessary for storing the first data is reduced. In addition, it is not necessary to provide an area necessary for storing the second data, and an increase in the capacity of the storage unit can be reduced.

[適用例3]
上記適用例に係る発振回路の調整方法において、前記発振回路は、前記発振用回路の特性を調整する第1の特性調整回路を有し、前記第2のデータは、前記第1の特性調整回路を制御するためのデータであってもよい。
[Application Example 3]
In the method for adjusting an oscillation circuit according to the application example, the oscillation circuit includes a first characteristic adjustment circuit that adjusts a characteristic of the oscillation circuit, and the second data is the first characteristic adjustment circuit. It may be data for controlling.

第1の特性調整回路は、前記第2のデータに基づいて前記発振用回路の周波数を調整(微調整)する周波数調整回路であってもよい。   The first characteristic adjustment circuit may be a frequency adjustment circuit that adjusts (finely adjusts) the frequency of the oscillation circuit based on the second data.

本適用例に係る発振回路の調整方法によれば、記憶部に記憶させた第1のデータに基づいて発振回路を調整した後、不要になった第1のデータを記憶部から消去して、発振用回路の特性を調整するために必要な第2のデータを記憶部に記憶させるので、記憶部の容量の増大を低減させることができる。   According to the adjustment method of the oscillation circuit according to this application example, after adjusting the oscillation circuit based on the first data stored in the storage unit, the unnecessary first data is erased from the storage unit, Since the second data necessary for adjusting the characteristics of the oscillation circuit is stored in the storage unit, an increase in the capacity of the storage unit can be reduced.

[適用例4]
上記適用例に係る発振回路の調整方法において、前記発振回路は、感温素子と、前記感温素子から出力される信号に基づいて前記発振用回路の特性を調整する第2の特性調整回路と、を有し、前記発振回路を調整する工程では、前記第2の特性調整回路の出力信号を用いて前記発振用回路の特性を調整してもよい。
[Application Example 4]
In the adjustment method of the oscillation circuit according to the application example, the oscillation circuit includes a temperature-sensitive element, and a second characteristic adjustment circuit that adjusts a characteristic of the oscillation circuit based on a signal output from the temperature-sensitive element. In the step of adjusting the oscillation circuit, the characteristics of the oscillation circuit may be adjusted using the output signal of the second characteristic adjustment circuit.

本適用例に係る発振回路の調整方法によれば、記憶部に記憶させた第1のデータに基づいて発振用回路を調整することができるとともに、調整後に不要になった第1のデータを記憶部から消去して、必要な第2のデータを記憶部に記憶させるので、記憶部の容量の増大を低減させることができる。   According to the method for adjusting an oscillation circuit according to this application example, the oscillation circuit can be adjusted based on the first data stored in the storage unit, and the first data that is no longer necessary after the adjustment is stored. Since the necessary second data is stored in the storage unit and deleted from the storage unit, an increase in the capacity of the storage unit can be reduced.

[適用例5]
上記適用例に係る発振回路の調整方法において、前記第2の特性調整回路は、温度補償回路であってもよい。
[Application Example 5]
In the method for adjusting an oscillation circuit according to the application example, the second characteristic adjustment circuit may be a temperature compensation circuit.

本適用例に係る発振回路の調整方法によれば、記憶部に記憶させた第1のデータに基づ
いて発振用回路の周波数温度特性を調整することができるとともに、調整後に不要になった第1のデータを記憶部から消去して、必要な第2のデータを記憶部に記憶させるので、記憶部の容量の増大を低減させることができる。
According to the method for adjusting an oscillation circuit according to this application example, it is possible to adjust the frequency temperature characteristic of the oscillation circuit based on the first data stored in the storage unit, and it is not necessary after the adjustment. Is deleted from the storage unit and the necessary second data is stored in the storage unit, so that an increase in the capacity of the storage unit can be reduced.

[適用例6]
本適用例に係る発振回路は、振動子に電気的に接続されて前記振動子を発振させる発振用回路と、前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、前記発振用回路および前記出力回路のうち少なくとも一方を制御するためのデータが記憶される記憶部と、を含み、前記記憶部の所定領域と第1の回路ブロックとが電気的に接続され、前記記憶部の前記所定領域と第2の回路ブロックとが電気的に接続されている。
[Application Example 6]
An oscillation circuit according to this application example includes an oscillation circuit that is electrically connected to a vibrator and causes the vibrator to oscillate, an output circuit that receives the signal output from the oscillation circuit and outputs an oscillation signal, and A storage unit storing data for controlling at least one of the oscillation circuit and the output circuit, and a predetermined region of the storage unit and the first circuit block are electrically connected, The predetermined area of the storage unit and the second circuit block are electrically connected.

例えば、前記第1の回路ブロックは、第1モードで動作し、第2モードでは動作を停止する第1の回路(例えば、発熱回路)を含み、前記記憶部の前記所定領域と前記第1の回路とが電気的に接続されていてもよい。また、例えば、前記第2の回路ブロックは、前記第2モードで動作する第2の回路(例えば、前記第1の特性調整回路)を含み、前記記憶部の前記所定領域と前記第2の回路とが電気的に接続されていてもよい。前記第2の回路は、前記第1モードにおいて、動作してもよいし、動作を停止してもよい。例えば、前記第1モードは、前記発振回路を調整するための動作モードであり、前記第2モードは、前記第1モードで調整された前記発振回路が発振する動作モード(例えば、通常動作モード)であってもよい。   For example, the first circuit block includes a first circuit (for example, a heat generation circuit) that operates in the first mode and stops operation in the second mode, and includes the predetermined area of the storage unit and the first circuit The circuit may be electrically connected. Further, for example, the second circuit block includes a second circuit (for example, the first characteristic adjustment circuit) that operates in the second mode, and the predetermined area of the storage unit and the second circuit And may be electrically connected. The second circuit may operate or stop operating in the first mode. For example, the first mode is an operation mode for adjusting the oscillation circuit, and the second mode is an operation mode (for example, a normal operation mode) in which the oscillation circuit adjusted in the first mode oscillates. It may be.

本適用例に係る発振回路によれば、記憶部の所定領域に記憶されているデータが第1の回路ブロックに含まれる回路と第2の回路ブロックに含まれる回路に兼用されるので、例えば、一方の回路が当該データに基づいて動作している状態で発振回路を調整した後、他方の回路が当該データに基づいて動作することができる。従って、本適用例に係る発振回路によれば、記憶部の容量の増大を低減させることができる。   According to the oscillation circuit according to this application example, the data stored in the predetermined area of the storage unit is shared by the circuit included in the first circuit block and the circuit included in the second circuit block. After adjusting the oscillation circuit while one circuit is operating based on the data, the other circuit can operate based on the data. Therefore, according to the oscillation circuit according to this application example, an increase in the capacity of the storage unit can be reduced.

[適用例7]
本適用例に係る電子機器は、上記のいずれかの発振回路を備えている。
[Application Example 7]
An electronic apparatus according to this application example includes any one of the oscillation circuits described above.

[適用例8]
本適用例に係る移動体は、上記のいずれかの発振回路を備えている。
[Application Example 8]
The moving body according to this application example includes any one of the oscillation circuits described above.

これらの適用例によれば、記憶部の容量の増大を低減させることが可能な発振回路を用いるので、例えば、より低コストで信頼性の高い電子機器及び移動体を実現することも可能である。   According to these application examples, since the oscillation circuit capable of reducing the increase in the capacity of the storage unit is used, for example, it is possible to realize a low-cost and highly reliable electronic device and moving body. .

本実施形態の発振器の斜視図。The perspective view of the oscillator of this embodiment. 図2(A)は発振器の断面図、図2(B)は発振器の底面図。2A is a cross-sectional view of the oscillator, and FIG. 2B is a bottom view of the oscillator. 本実施形態の発振器の機能ブロック図。The functional block diagram of the oscillator of this embodiment. 発振用回路の構成例を示す図。The figure which shows the structural example of the circuit for oscillation. 出力信号生成回路の構成例を示す図。The figure which shows the structural example of an output signal generation circuit. 振幅制御回路の構成例を示す図。The figure which shows the structural example of an amplitude control circuit. 出力レベル調整レジスターの設定値とD/Aコンバーターの出力電圧及びクリップ電圧との関係の一例を示す図。The figure which shows an example of the relationship between the setting value of an output level adjustment register, the output voltage of a D / A converter, and a clip voltage. クリップド・サイン波の出力波形の一例を示す図。The figure which shows an example of the output waveform of a clipped sine wave. 各レジスターと記憶されるデータとの関係を示す図。The figure which shows the relationship between each register | resistor and the data memorize | stored. 発振回路のレイアウト構成を模式的に示す平面図。The top view which shows typically the layout structure of an oscillation circuit. 本実施形態の発振器(発振回路)の調整方法の手順の一例を示すフローチャート図。The flowchart figure which shows an example of the procedure of the adjustment method of the oscillator (oscillation circuit) of this embodiment. 本実施形態の発振器の周波数温度特性の調整工程の手順の一例を示すフローチャート図。The flowchart figure which shows an example of the procedure of the adjustment process of the frequency temperature characteristic of the oscillator of this embodiment. 本実施形態の電子機器の構成の一例を示す機能ブロック図。FIG. 3 is a functional block diagram illustrating an example of a configuration of an electronic apparatus according to the embodiment. 本実施形態の電子機器の外観の一例を示す図。1 is a diagram illustrating an example of an appearance of an electronic apparatus according to an embodiment. 本実施形態の移動体の一例を示す図。The figure which shows an example of the mobile body of this embodiment.

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. Also, not all of the configurations described below are essential constituent requirements of the present invention.

1.発振器
[発振器の構成]
図1及び図2に本実施形態の発振器の構造を示す。図1は、本実施形態の発振器の斜視図であり、図2(A)は図1のA−A’断面図である。また、図2(B)は、本実施形態の発振器の底面図である。
1. Oscillator [Configuration of oscillator]
1 and 2 show the structure of the oscillator according to this embodiment. FIG. 1 is a perspective view of the oscillator according to the present embodiment, and FIG. 2A is a cross-sectional view taken along the line AA ′ of FIG. FIG. 2B is a bottom view of the oscillator according to the present embodiment.

図1及び図2(A)に示すように、本実施形態の発振器1は、後述する図3の発振回路2を含む電子部品9、振動子3、パッケージ4、蓋5、外部端子(外部電極)6、封止部材8を含んで構成されている。   As shown in FIGS. 1 and 2A, an oscillator 1 according to this embodiment includes an electronic component 9, an oscillator 3, a package 4, a lid 5, an external terminal (external electrode) including an oscillation circuit 2 shown in FIG. 6) The sealing member 8 is included.

振動子3としては、例えば、SAW(Surface Acoustic Wave)共振子、ATカット水晶振動子、SCカット水晶振動子、音叉型水晶振動子、その他の圧電振動子やMEMS(Micro Electro Mechanical Systems)振動子などを用いることができる。振動子3の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子3の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。なお、本実施形態の振動子3は、基板材料が個片化されたチップ形状の素子としているが、これに限らず、チップ形状の素子が容器に封入されている振動デバイスを用いてもよい。   As the resonator 3, for example, a SAW (Surface Acoustic Wave) resonator, an AT cut crystal resonator, an SC cut crystal resonator, a tuning fork crystal resonator, other piezoelectric resonators, and a MEMS (Micro Electro Mechanical Systems) resonator are used. Etc. can be used. As a substrate material of the vibrator 3, a piezoelectric single crystal such as crystal, lithium tantalate, or lithium niobate, a piezoelectric material such as piezoelectric ceramics such as lead zirconate titanate, or a silicon semiconductor material can be used. As the excitation means of the vibrator 3, one using a piezoelectric effect may be used, or electrostatic driving using a Coulomb force may be used. The vibrator 3 according to the present embodiment is a chip-shaped element in which the substrate material is singulated. However, the present invention is not limited to this, and a vibrating device in which the chip-shaped element is sealed in a container may be used. .

パッケージ4は、電子部品9と振動子3とを収容するための容器である。具体的には、パッケージ4には、対向する面に2つの凹部が設けられており、蓋5で一方の凹部を覆うことによって収容室7aとなり、封止部材8で他方の凹部を覆うことによって収容室7bとなる。収容室7aには振動子3が収容され、収容室7bには電子部品9が収容されている。パッケージ4の内部又は凹部の表面には、発振回路2の2つの端子(後述する図3のXO端子及びXI端子)と振動子3の2つの端子とをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ4の内部又は凹部の表面には、発振回路2の各端子と対応する各外部端子6とを電気的に接続するための不図示の配線が設けられている。   The package 4 is a container for housing the electronic component 9 and the vibrator 3. Specifically, the package 4 is provided with two recesses on the opposing surfaces. By covering one recess with the lid 5, the package 4 becomes the accommodation chamber 7 a and by covering the other recess with the sealing member 8. It becomes the accommodation chamber 7b. The vibrator 3 is housed in the housing chamber 7a, and the electronic component 9 is housed in the housing chamber 7b. Not shown for electrically connecting two terminals of the oscillation circuit 2 (XO terminal and XI terminal in FIG. 3 described later) and two terminals of the vibrator 3 to the inside of the package 4 or the surface of the recess. Wiring is provided. In addition, wiring (not shown) for electrically connecting each terminal of the oscillation circuit 2 and each corresponding external terminal 6 is provided inside the package 4 or on the surface of the recess.

図2(B)に示すように、本実施形態の発振器1は底面(パッケージ4の裏面)に、電源端子である外部端子VDD1,接地端子である外部端子VSS1、電子部品9を制御する信号が入力される端子である外部端子VC1及び出力端子である外部端子OUT1の4個の外部端子6が設けられている。外部端子VDD1には電源電圧が供給され、外部端子VSS1は接地される。   As shown in FIG. 2B, the oscillator 1 according to the present embodiment has signals for controlling the external terminal VDD1, which is a power supply terminal 1, the external terminal VSS1, which is a ground terminal, and the electronic component 9, on the bottom surface (the back surface of the package 4). Four external terminals 6 including an external terminal VC1 that is an input terminal and an external terminal OUT1 that is an output terminal are provided. A power supply voltage is supplied to the external terminal VDD1, and the external terminal VSS1 is grounded.

図3は本実施形態の発振器の機能ブロック図である。図3に示すように、本実施形態の
発振器1は、発振回路2と振動子3とを含む発振器であり、発振回路2と振動子3はパッケージ4に収容されている。
FIG. 3 is a functional block diagram of the oscillator of this embodiment. As shown in FIG. 3, the oscillator 1 of the present embodiment is an oscillator including an oscillation circuit 2 and a vibrator 3, and the oscillation circuit 2 and the vibrator 3 are housed in a package 4.

発振回路2は、電源端子であるVDD端子、接地端子であるVSS端子、出力端子であるOUT端子、周波数を制御する信号が入力される端子であるVC端子、振動子3との接続端子であるXI端子及びXO端子が設けられている。VDD端子、VSS端子、OUT端子及びVC端子は、ICチップである電子部品9(図1参照)の表面に露出しており、それぞれ、パッケージ4に設けられた外部端子VDD1,VSS1,OUT1,VC1と接続されている。また、XI端子は振動子3の一端(一方の端子)と接続され、XO端子は振動子3の他端(他方の端子)と接続される。   The oscillation circuit 2 is a connection terminal for a VDD terminal as a power supply terminal, a VSS terminal as a ground terminal, an OUT terminal as an output terminal, a VC terminal as a terminal for inputting a frequency control signal, and the vibrator 3. An XI terminal and an XO terminal are provided. The VDD terminal, the VSS terminal, the OUT terminal, and the VC terminal are exposed on the surface of the electronic component 9 (see FIG. 1) that is an IC chip, and are external terminals VDD1, VSS1, OUT1, and VC1 provided in the package 4, respectively. Connected with. The XI terminal is connected to one end (one terminal) of the vibrator 3, and the XO terminal is connected to the other end (the other terminal) of the vibrator 3.

本実施形態では、発振回路2は、発振用回路10、出力回路20、周波数調整回路30、AFC(Automatic Frequency Control)回路32、温度補償回路40、温度センサー42、レギュレーター回路50、記憶部60、スイッチ回路70及びシリアルインターフェース(I/F)回路80を含んで構成されている。なお、本実施形態の発振回路2は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。   In this embodiment, the oscillation circuit 2 includes an oscillation circuit 10, an output circuit 20, a frequency adjustment circuit 30, an AFC (Automatic Frequency Control) circuit 32, a temperature compensation circuit 40, a temperature sensor 42, a regulator circuit 50, a storage unit 60, A switch circuit 70 and a serial interface (I / F) circuit 80 are included. Note that the oscillation circuit 2 of the present embodiment may have a configuration in which some of these elements are omitted or changed, or other elements are added.

レギュレーター回路50は、VDD端子から供給される電源電圧VDD(正の電圧)に基づき、発振用回路10、温度補償回路40、出力回路20の電源電圧または基準電圧となる一定電圧Vregを生成する。   The regulator circuit 50 generates a constant voltage Vreg as a power supply voltage or a reference voltage for the oscillation circuit 10, the temperature compensation circuit 40, and the output circuit 20 based on the power supply voltage VDD (positive voltage) supplied from the VDD terminal.

記憶部60は、レジスター62と不揮発性メモリー64とを有しており、外部端子から、シリアルインターフェース回路80を介して、レジスター62又は不揮発性メモリー64に対するリード/ライトが可能に構成されている。本実施形態では、発振器1の外部端子と接続される発振回路2の端子はVDD,VSS,OUT,VCの4つしかないため、シリアルインターフェース回路80は、例えば、VDD端子の電圧が閾値よりも高い時に、VC端子から入力されるクロック信号SCLKとOUT端子から入力されるデータ信号DATAを受け付け、レジスター62あるいは不揮発性メモリー64に対してデータのリード/ライトを行う。   The storage unit 60 includes a register 62 and a nonvolatile memory 64, and is configured to be able to read / write the register 62 or the nonvolatile memory 64 from an external terminal via the serial interface circuit 80. In the present embodiment, since the oscillation circuit 2 connected to the external terminal of the oscillator 1 has only four terminals, VDD, VSS, OUT, and VC, the serial interface circuit 80 has, for example, a voltage at the VDD terminal lower than the threshold value. When it is high, it receives the clock signal SCLK input from the VC terminal and the data signal DATA input from the OUT terminal, and reads / writes data to / from the register 62 or the nonvolatile memory 64.

記憶部60には、発振用回路10および出力回路20のうち少なくとも一方を制御するためのデータが記憶されている。本実施形態では、レジスター62は、振動子3の周波数に応じて発振用回路10の発振段電流を調整・選択するための発振段電流調整データIOSC_ADJ<3:0>(発振用回路10を制御するためのデータの一例)を記憶する発振段電流調整レジスターを含む。また、レジスター62は、出力信号生成回路24の内部に設けられた分周回路により発振信号を分周して出力するか否かを選択するための分周切替データDIV(出力回路20を制御するためのデータの一例)を記憶する分周切替レジスター及び振幅制御回路22が出力するクリップド・サイン波の発振信号の振幅レベルを調整するための出力レベル調整データVOUT_ADJ<1:0>(出力回路20を制御するためのデータの一例)を記憶する出力レベル調整レジスターを含む。   Data for controlling at least one of the oscillation circuit 10 and the output circuit 20 is stored in the storage unit 60. In the present embodiment, the register 62 controls the oscillation stage current adjustment data IOSC_ADJ <3: 0> (controls the oscillation circuit 10 to adjust and select the oscillation stage current of the oscillation circuit 10 according to the frequency of the vibrator 3. An oscillation stage current adjustment register for storing an example of data to be performed. The register 62 controls the frequency division switching data DIV (which controls the output circuit 20) for selecting whether or not to divide and output the oscillation signal by the frequency dividing circuit provided in the output signal generation circuit 24. Output level adjustment data VOUT_ADJ <1: 0> (output circuit for adjusting the amplitude level of the oscillation signal of the clipped sine wave output from the frequency division switching register and the amplitude control circuit 22) 20 includes an output level adjustment register that stores (an example of data for controlling 20).

さらに、本実施形態では、レジスター62は、周波数調整回路30の出力電圧を調整・選択するための基準周波数調整データF0_ADJ<3:0>を記憶する基準周波数調整レジスター、AFC回路32のゲインを調整・選択するためのAFC調整データAFC_ADJ<3:0>を記憶するAFC調整レジスター、温度補償回路40の出力電圧を調整・選択するための温度補償データTC<15:0>を記憶する温度補償レジスターを含む。   Further, in the present embodiment, the register 62 adjusts the gain of the AFC circuit 32, which is a reference frequency adjustment register that stores reference frequency adjustment data F0_ADJ <3: 0> for adjusting and selecting the output voltage of the frequency adjustment circuit 30. An AFC adjustment register that stores AFC adjustment data AFC_ADJ <3: 0> for selection, and a temperature compensation register that stores temperature compensation data TC <15: 0> for adjusting and selecting the output voltage of the temperature compensation circuit 40 including.

発振回路2の製造時(検査時)において、外部端子からシリアルインターフェース回路80を介して各レジスターにデータが書き込まれ、発振器1が所望の特性を満たすように
調整・選択された各データが不揮発性メモリー64に書き込まれる。そして、不揮発性メモリー64に記憶されている各データは、発振回路2の電源投入時(VDD端子の電圧が0Vから所望の電圧まで立ち上がる時)に不揮発性メモリー64から各レジスターに書き込まれる。
At the time of manufacturing (inspecting) the oscillation circuit 2, data is written to each register from the external terminal via the serial interface circuit 80, and each data adjusted and selected so that the oscillator 1 satisfies desired characteristics is nonvolatile. It is written in the memory 64. Each data stored in the nonvolatile memory 64 is written from the nonvolatile memory 64 to each register when the oscillation circuit 2 is turned on (when the voltage at the VDD terminal rises from 0 V to a desired voltage).

また、本実施形態では、外部端子から、発振回路2を通常動作モードと温度補償調整モードのいずれかに切り替えることが可能になっており、インターフェース(I/F)回路80は、通常動作モードと温度補償調整モードのいずれであるかを示すモード切替信号TPを出力する。本実施形態では、発振回路2は、モード切替信号TPがローレベルの時は通常動作モードで動作し、モード切替信号TPがハイレベルの時は温度補償調整モードで動作する。   In the present embodiment, the oscillation circuit 2 can be switched to either the normal operation mode or the temperature compensation adjustment mode from an external terminal, and the interface (I / F) circuit 80 is switched to the normal operation mode. A mode switching signal TP indicating which of the temperature compensation adjustment modes is output. In the present embodiment, the oscillation circuit 2 operates in the normal operation mode when the mode switching signal TP is at a low level, and operates in the temperature compensation adjustment mode when the mode switching signal TP is at a high level.

発振用回路10は、振動子3を発振させるための回路であり、振動子3の出力信号を増幅して振動子3にフィードバックする。発振用回路10は、振動子3の発振に基づく発振信号を出力する。   The oscillation circuit 10 is a circuit for causing the vibrator 3 to oscillate, and amplifies the output signal of the vibrator 3 and feeds it back to the vibrator 3. The oscillation circuit 10 outputs an oscillation signal based on the oscillation of the vibrator 3.

周波数調整回路30は、発振用回路10の特性を調整する特性調整回路の1つ(第1の特性調整回路の一例)であり、基準周波数調整レジスターに記憶されている基準周波数調整データF0_ADJ<3:0>(第1の特性調整回路を制御するためのデータの一例)に応じた基準周波数調整電圧VF0を発生させる。この基準周波数調整電圧VF0は、発振用回路10の負荷容量として機能する可変容量素子(図3では不図示)の一端に印加され、所定の温度(例えば、25℃)かつVC端子の電圧が所定の電圧(例えば、VDD/2)となる条件下での発振用回路10の発振周波数(基準周波数F0)が所望の周波数となるように制御(微調整)される。   The frequency adjustment circuit 30 is one of characteristic adjustment circuits for adjusting the characteristics of the oscillation circuit 10 (an example of a first characteristic adjustment circuit), and reference frequency adjustment data F0_ADJ <3 stored in the reference frequency adjustment register. :> 0> (an example of data for controlling the first characteristic adjustment circuit) The reference frequency adjustment voltage VF0 is generated. The reference frequency adjustment voltage VF0 is applied to one end of a variable capacitance element (not shown in FIG. 3) that functions as a load capacitance of the oscillation circuit 10, and a predetermined temperature (for example, 25 ° C.) and a voltage at the VC terminal are predetermined. Is controlled (finely adjusted) so that the oscillation frequency (reference frequency F0) of the oscillation circuit 10 under the condition of the voltage (for example, VDD / 2) becomes a desired frequency.

AFC回路32は、発振用回路10の特性を調整する特性調整回路の1つであり、VC端子の電圧に応じた周波数制御電圧VAFCを発生させる。この周波数制御電圧VAFCは、発振用回路10の負荷容量として機能する可変容量素子(図3では不図示)の一端に印加され、発振用回路10の発振周波数が制御される。AFC回路32は、AFC調整レジスターに記憶されているAFC調整データAFC_ADJ<3:0>により、ゲインが所望の値となるように制御される。   The AFC circuit 32 is one of characteristic adjustment circuits for adjusting the characteristics of the oscillation circuit 10 and generates a frequency control voltage VAFC corresponding to the voltage at the VC terminal. The frequency control voltage VAFC is applied to one end of a variable capacitance element (not shown in FIG. 3) that functions as a load capacitor of the oscillation circuit 10 to control the oscillation frequency of the oscillation circuit 10. The AFC circuit 32 is controlled so that the gain becomes a desired value based on the AFC adjustment data AFC_ADJ <3: 0> stored in the AFC adjustment register.

温度センサー42は、その周辺の温度に応じた信号(例えば、温度に応じた電圧)を出力する感温素子である。   The temperature sensor 42 is a temperature-sensitive element that outputs a signal (for example, a voltage corresponding to the temperature) corresponding to the temperature around the temperature sensor 42.

温度補償回路40は、発振用回路10の特性を調整する特性調整回路の1つ(第2の特性調整回路の一例)であり、温度センサー42からの出力信号が入力され、温度を変数として、温度補償レジスターに記憶されている温度補償データTC<15:0>により決まる振動子3の周波数温度特性を補償するための温度補償電圧VTCを発生させる。温度補償データTC<15:0>は、例えば、振動子3の周波数温度特性に応じた0次、1次、3次の各係数値(4次や5次の各係数値を含めてもよい)でもよいし、温度と温度補償電圧VTCとの対応関係を定義するデータであってもよい。温度補償電圧VTCは、発振用回路10の負荷容量として機能する可変容量素子(不図示)の一端に印加され、発振用回路10の発振周波数が温度によらず一定になるように制御される。   The temperature compensation circuit 40 is one of characteristic adjustment circuits (an example of a second characteristic adjustment circuit) that adjusts the characteristics of the oscillation circuit 10. An output signal from the temperature sensor 42 is input, and the temperature is used as a variable. A temperature compensation voltage VTC for compensating the frequency temperature characteristic of the vibrator 3 determined by the temperature compensation data TC <15: 0> stored in the temperature compensation register is generated. The temperature compensation data TC <15: 0> may include, for example, 0th, 1st and 3rd order coefficient values (4th order and 5th order coefficient values corresponding to the frequency temperature characteristics of the vibrator 3. Or data defining a correspondence relationship between the temperature and the temperature compensation voltage VTC. The temperature compensation voltage VTC is applied to one end of a variable capacitance element (not shown) that functions as a load capacitor of the oscillation circuit 10 and is controlled so that the oscillation frequency of the oscillation circuit 10 is constant regardless of the temperature.

出力回路20は、振幅制御回路22及び出力信号生成回路24を含んで構成されている。   The output circuit 20 includes an amplitude control circuit 22 and an output signal generation circuit 24.

出力信号生成回路24は、発振用回路10からの発振信号が入力され、外部出力用の発振信号を生成して出力する。   The output signal generation circuit 24 receives the oscillation signal from the oscillation circuit 10 and generates and outputs an oscillation signal for external output.

振幅制御回路22は、出力信号生成回路24が出力する発振信号の振幅を制御するための回路である。振幅制御回路22は、出力信号生成回路24が出力する発振信号の振幅を制御する振幅制御部と発熱部とを有する。後述する温度補償調整モードにおいて、基準周波数調整レジスターに記憶されている基準周波数調整データF0_ADJ<3:0>は、発熱部に流れる電流を調整・選択するための発熱用電流調整データIHT_ADJ<3:0>として兼用され、発熱部は、発熱用電流調整データIHT_ADJ<3:0>に応じた発熱量で発熱する。   The amplitude control circuit 22 is a circuit for controlling the amplitude of the oscillation signal output from the output signal generation circuit 24. The amplitude control circuit 22 includes an amplitude control unit that controls the amplitude of the oscillation signal output from the output signal generation circuit 24 and a heat generation unit. In a temperature compensation adjustment mode, which will be described later, reference frequency adjustment data F0_ADJ <3: 0> stored in the reference frequency adjustment register is heat generation current adjustment data IHT_ADJ <3: for adjusting / selecting a current flowing through the heat generation unit. 0>, and the heat generating portion generates heat with a heat generation amount corresponding to the heat generation current adjustment data IHT_ADJ <3: 0>.

スイッチ回路70は、温度補償回路40と、出力回路20(出力信号生成回路24)の出力側と電気に接続されているOUT端子との電気的な接続を切り替えるための回路である。   The switch circuit 70 is a circuit for switching the electrical connection between the temperature compensation circuit 40 and the OUT terminal electrically connected to the output side of the output circuit 20 (output signal generation circuit 24).

本実施形態では、モード切替信号TPがローレベルの時(通常動作モードの時)は、スイッチ回路70は出力信号生成回路24とOUT端子とを電気的に接続し、出力信号生成回路24から出力される発振信号がOUT端子に出力される。また、モード切替信号TPがローレベルの時は、振幅制御回路22の発熱部の動作が停止される。   In the present embodiment, when the mode switching signal TP is at a low level (in the normal operation mode), the switch circuit 70 electrically connects the output signal generation circuit 24 and the OUT terminal, and outputs from the output signal generation circuit 24. The oscillation signal is output to the OUT terminal. Further, when the mode switching signal TP is at a low level, the operation of the heat generating portion of the amplitude control circuit 22 is stopped.

一方、モード切替信号TPがハイレベルの時(温度補償調整モードの時)は、スイッチ回路70は温度補償回路40とOUT端子とを電気的に接続し、温度補償回路40からの出力信号(温度補償電圧VTC)がOUT端子に出力される。また、モード切替信号TPがハイレベルの時は、出力信号生成回路24からの発振信号の出力が停止するとともに、振幅制御回路22の発熱部は、発熱用電流調整データIHT_ADJ<3:0>に基づいて、入力される直流電流が制御される。   On the other hand, when the mode switching signal TP is at a high level (in the temperature compensation adjustment mode), the switch circuit 70 electrically connects the temperature compensation circuit 40 and the OUT terminal, and outputs an output signal (temperature) from the temperature compensation circuit 40. Compensation voltage VTC) is output to the OUT terminal. When the mode switching signal TP is at a high level, the output of the oscillation signal from the output signal generation circuit 24 is stopped, and the heat generating portion of the amplitude control circuit 22 is set to the heat generation current adjustment data IHT_ADJ <3: 0>. Based on this, the input DC current is controlled.

セルラー等に使用されるGPS用途のTCXO(Temperature Compensated Crystal Oscillator)として使用する場合、例えば±0.5ppmといった高い周波数温度補償精度が要求される。そこで、本実施形態では、レギュレーター回路50で出力回路20の出力電圧振幅を安定化させるとともに、低消費電流化の観点から、出力回路20は出力振幅を抑えたクリップド・サイン波形を出力する。本実施形態では、振幅制御回路22により、出力信号生成回路24の出力振幅を例えば0.8〜1.2Vppの範囲で調整することが可能となっており、さらに、振幅制御回路22に従来よりも小型の発熱部を内蔵した構成としている。   When used as a TCXO (Temperature Compensated Crystal Oscillator) for GPS used for cellular or the like, a high frequency temperature compensation accuracy of, for example, ± 0.5 ppm is required. Therefore, in the present embodiment, the regulator circuit 50 stabilizes the output voltage amplitude of the output circuit 20, and from the viewpoint of reducing current consumption, the output circuit 20 outputs a clipped sine waveform with the output amplitude suppressed. In the present embodiment, the amplitude control circuit 22 can adjust the output amplitude of the output signal generation circuit 24 within a range of, for example, 0.8 to 1.2 Vpp. Also has a small heat generating part built-in.

[発振用回路の構成]
図4は、図3の発振用回路10の構成例を示す図である。図4に示すように、発振用回路10は、発振部11と電流源回路12とを備えている。発振部11は振動子3と接続されることでピアース型の発振回路を構成する。発振部11では、振動子3と並列に可変容量素子であるバリキャップ・ダイオードVCD1,VCD2が直列接続されており、バリキャップ・ダイオードVCD1の一端には温度補償電圧VTCが印加され、バリキャップ・ダイオードVCD1の他端には基準周波数調整電圧VF0が印加される。また、バリキャップ・ダイオードVCD2の一端には、周波数制御電圧VAFCが印加される。これらの印加電圧によって発振部11の容量値が変化し、振動子3の周波数温度特性が補償され、かつ、VC端子の電圧に応じた周波数の発振信号が出力される。
[Configuration of oscillation circuit]
FIG. 4 is a diagram illustrating a configuration example of the oscillation circuit 10 of FIG. As shown in FIG. 4, the oscillation circuit 10 includes an oscillation unit 11 and a current source circuit 12. The oscillation unit 11 is connected to the vibrator 3 to constitute a Pierce type oscillation circuit. In the oscillating unit 11, varicap diodes VCD 1 and VCD 2, which are variable capacitance elements, are connected in series with the vibrator 3, and a temperature compensation voltage VTC is applied to one end of the varicap diode VCD 1. A reference frequency adjustment voltage VF0 is applied to the other end of the diode VCD1. A frequency control voltage VAFC is applied to one end of the varicap diode VCD2. The capacitance value of the oscillation unit 11 is changed by these applied voltages, the frequency temperature characteristic of the vibrator 3 is compensated, and an oscillation signal having a frequency corresponding to the voltage at the VC terminal is output.

電流源回路12は、差動増幅器AMP1、PMOSトランジスターM2、バイポーラトランジスターQ2、及び、抵抗R1と複数の抵抗R2が並列接続された電流調整部により、発振段電流Ioscの基準となる電流Irefを生成する。基準電流Irefは、発振段電流調整データIOSC_ADJ<3:0>により調整される。PMOSトランジスターM1のゲート幅のサイズとPMOSトランジスターM2のゲート幅のサイズは、例えば
10;1の比率を有している。PMOSトランジスターM3のゲート幅のサイズとPMOSトランジスターM4のゲート幅のサイズも同様のサイズ比を有する。例えば、Iref=20μAとすると、10倍の200μAが発振段電流として発振部11に供給される。差動増幅器AMP2、PMOSトランジスターM4、バイアス電流Ibiasを流す電流源、PMOSトランジスターM5,M6で構成される回路は、カスコード接続されたPMOSトランジスターM1,M3に流れる発振段電流Ioscの電源依存をさらに抑えるための回路である。この回路は、高い周波数制度が要求されるTCXOにおいて、電流源が出力する電流の電源依存をカスコード回路よりもさらに低減する、利得増強型のカスコード回路である。このカスコード回路は、基準側のPMOSトランジスターM4のソース電圧をモニターし、電源電圧VDD(VDD端子の電圧)が変動した場合に、PMOSトランジスターM3,M4のゲート電圧を差動増幅器AMP2により制御して、PMOSトランジスターM1,M2のソース・ドレイン間の電位差の変化をさらに抑制する。電流源回路12の出力抵抗としては、差動増幅器AMP2のゲイン倍だけさらに上がる。電源電圧の変動に対して発振段電流Ioscが安定化し、発振部11の発振周波数変動を抑えられる。
The current source circuit 12 generates a current Iref serving as a reference of the oscillation stage current Iosc by the differential amplifier AMP1, the PMOS transistor M2, the bipolar transistor Q2, and the current adjustment unit in which the resistor R1 and the plurality of resistors R2 are connected in parallel. To do. The reference current Iref is adjusted by the oscillation stage current adjustment data IOSC_ADJ <3: 0>. The size of the gate width of the PMOS transistor M1 and the size of the gate width of the PMOS transistor M2 have a ratio of 10: 1, for example. The size of the gate width of the PMOS transistor M3 and the size of the gate width of the PMOS transistor M4 have the same size ratio. For example, if Iref = 20 μA, 10 times 200 μA is supplied to the oscillation unit 11 as an oscillation stage current. The circuit composed of the differential amplifier AMP2, the PMOS transistor M4, the current source for supplying the bias current Ibias, and the PMOS transistors M5 and M6 further suppresses the power supply dependence of the oscillation stage current Iosc flowing in the cascode-connected PMOS transistors M1 and M3. It is a circuit for. This circuit is a gain-enhanced cascode circuit that further reduces the power supply dependence of the current output from the current source in a TCXO that requires a high frequency system, as compared with the cascode circuit. This cascode circuit monitors the source voltage of the PMOS transistor M4 on the reference side, and controls the gate voltages of the PMOS transistors M3 and M4 by the differential amplifier AMP2 when the power supply voltage VDD (voltage at the VDD terminal) fluctuates. Further, changes in the potential difference between the source and drain of the PMOS transistors M1 and M2 are further suppressed. The output resistance of the current source circuit 12 further increases by a gain multiple of the differential amplifier AMP2. The oscillation stage current Iosc is stabilized against fluctuations in the power supply voltage, and fluctuations in the oscillation frequency of the oscillation unit 11 can be suppressed.

[出力信号生成回路の構成]
図5は、図3の出力信号生成回路24の構成例を示す図である。図4に示すように、出力信号生成回路24は、Vreg端子にはレギュレーター回路50の出力電圧Vregが印加され、Vclip端子には振幅制御回路22で生成されたクリップド・サイン波出力を得るためのクリップ電圧Vclipが印加される。出力信号生成回路24は、分周回路を備えており、DIV端子の電圧レベルにより、IN端子に入力される信号(発振用回路10が出力する発振信号)を2分周するか否かを選択可能に構成されている。本実施形態では、分周切替データDIVが0のときは、DIV端子がローレベルに設定され、入力信号は分周されずにMOSトランジスターM1〜M4から成るインバーターで極性が反転され、ノードVBUF1の信号がNOR回路NOR1に伝達する。一方、分周切替データDIVが1のときは、DIV端子がハイレベルに設定され、入力信号は分周回路で1/2に分周されてノードVBUF1の信号がNOR回路NOR1に伝達する。
[Configuration of output signal generation circuit]
FIG. 5 is a diagram illustrating a configuration example of the output signal generation circuit 24 of FIG. As shown in FIG. 4, the output signal generation circuit 24 receives the output voltage Vreg of the regulator circuit 50 at the Vreg terminal and obtains a clipped sine wave output generated by the amplitude control circuit 22 at the Vclip terminal. The clip voltage Vclip is applied. The output signal generation circuit 24 includes a frequency dividing circuit, and selects whether to divide the signal input to the IN terminal (the oscillation signal output from the oscillation circuit 10) by 2 according to the voltage level of the DIV terminal. It is configured to be possible. In this embodiment, when the frequency division switching data DIV is 0, the DIV terminal is set to a low level, the input signal is not divided, and the polarity is inverted by the inverter composed of the MOS transistors M1 to M4, and the node VBUF1 The signal is transmitted to the NOR circuit NOR1. On the other hand, when the frequency division switching data DIV is 1, the DIV terminal is set to the high level, the input signal is divided by 1/2 by the frequency dividing circuit, and the signal at the node VBUF1 is transmitted to the NOR circuit NOR1.

また、出力信号生成回路24は、モード切替信号TPがローレベルのときに動作可能状態、モード切替信号TPがハイレベルのときに動作停止状態になる。通常動作モードの時(モード切替信号TPがローレベルの時)は、入力端子INからの入力信号はVclipで決まる電圧振幅レベルでクリップされ、OUT端子から出力される。温度補償調整モードの時(モード切替信号TPがハイレベルの時)は、MOSトランジスターM2,M3がオフして、NOR回路NOR1の出力ノードVBUF2及びNOR回路NOR2の出力ノードVBUF3がともに接地電位になり、NMOSトランジスターM5,M6がともにオフ状態となる。これにより、出力信号生成回路24は動作停止状態になる。   The output signal generation circuit 24 is in an operable state when the mode switching signal TP is at a low level, and is in an operation stopped state when the mode switching signal TP is at a high level. In the normal operation mode (when the mode switching signal TP is at a low level), the input signal from the input terminal IN is clipped at a voltage amplitude level determined by Vclip and output from the OUT terminal. In the temperature compensation adjustment mode (when the mode switching signal TP is at a high level), the MOS transistors M2 and M3 are turned off, and the output node VBUF2 of the NOR circuit NOR1 and the output node VBUF3 of the NOR circuit NOR2 are both at the ground potential. The NMOS transistors M5 and M6 are both turned off. As a result, the output signal generation circuit 24 enters an operation stop state.

[振幅制御回路の構成]
図6は、図3の振幅制御回路22の構成例を示す図である。図6において、NMOSトランジスターM1,M2,M3はディプレッションタイプのMOSトランジスターであり、その他のMOSトランジスターはノーマルタイプ(エンハンスメントタイプ)のMOSトランジスターである。図6に示す振幅制御回路22は、温度補償調整モードの時(モード切替信号TPがハイレベルの時)にスタティックな電流(直流電流)Ihtを流すことで、通常動作モードの時(モード切替信号TPがローレベルの時)に出力信号生成回路24で発生する熱に相当する熱を発生させる。これにより、通常動作時と温度補償調整時との間の発熱量の変動が抑えられる。
[Configuration of amplitude control circuit]
FIG. 6 is a diagram illustrating a configuration example of the amplitude control circuit 22 of FIG. In FIG. 6, NMOS transistors M1, M2, and M3 are depletion type MOS transistors, and the other MOS transistors are normal type (enhancement type) MOS transistors. The amplitude control circuit 22 shown in FIG. 6 allows a static current (DC current) Iht to flow in the temperature compensation adjustment mode (when the mode switching signal TP is at a high level), so that it is in the normal operation mode (mode switching signal). Heat corresponding to the heat generated in the output signal generation circuit 24 when TP is at a low level is generated. Thereby, the fluctuation | variation of the emitted-heat amount between the time of normal operation and temperature compensation adjustment is suppressed.

次式(1)に示すように、出力信号生成回路24の出力振幅レベルを決めるクリップ電圧Vclipは、差動増幅器AMPの出力電圧VgからMOSトランジスターM2のゲー
ト・ソース間電圧VgsM2を差し引いた電圧となる。
As shown in the following equation (1), the clip voltage Vclip that determines the output amplitude level of the output signal generation circuit 24 is a voltage obtained by subtracting the gate-source voltage Vgs M2 of the MOS transistor M2 from the output voltage Vg of the differential amplifier AMP. It becomes.

Figure 2016152540
Figure 2016152540

Vgは、出力レベル調整データVOUT_ADJ<1:0>を基にD/AコンバーターDACでD/A変換されたアナログ電圧Vdacから、次式(2)によって得られる。   Vg is obtained from the analog voltage Vdac D / A converted by the D / A converter DAC based on the output level adjustment data VOUT_ADJ <1: 0> by the following equation (2).

Figure 2016152540
Figure 2016152540

式(2)を式(1)に代入することにより、次式(3)の関係が成り立つ。すなわち、D/AコンバーターDACの出力電圧Vdacを差動増幅器AMPで増幅した電圧であるVdac・(R1/R2+1)により、クリップ電圧Vclipが決まる。   By substituting equation (2) into equation (1), the relationship of the following equation (3) is established. That is, the clip voltage Vclip is determined by Vdac · (R1 / R2 + 1) that is a voltage obtained by amplifying the output voltage Vdac of the D / A converter DAC by the differential amplifier AMP.

Figure 2016152540
Figure 2016152540

通常動作モードの時(モード切替信号TPがローレベルの時)は、スイッチ回路SW1がオン状態、NMOSスイッチSW2がオフ状態、MOSトランジスターM3Bがオフ状態となり、発熱回路28は動作停止状態になる。一方、温度補償回路40の調整時は、TP端子がハイレベルに設定され、スイッチ回路SW1がオフ状態に、NMOSスイッチSW2がオン状態となり、これにより、NMOSトランジスターM2が遮断状態となり、NMOSトランジスターM3を含む発熱回路28が動作状態となる。   In the normal operation mode (when the mode switching signal TP is at a low level), the switch circuit SW1 is turned on, the NMOS switch SW2 is turned off, the MOS transistor M3B is turned off, and the heat generating circuit 28 is stopped. On the other hand, when the temperature compensation circuit 40 is adjusted, the TP terminal is set to a high level, the switch circuit SW1 is turned off, and the NMOS switch SW2 is turned on, whereby the NMOS transistor M2 is turned off and the NMOS transistor M3 is turned on. The heat generating circuit 28 including the operation state is activated.

出力信号生成回路24が出力する波形は、図8(A)や図8(B)に示すようなクリップド・サイン波であり、出力周波数が高いほどクリップド・サイン波のピーク値(振幅)は下がるので、出力周波数に合わせて出力レベル調整データVOUT_ADJ<1:0>が選択される。通常はクリップド・サイン波の振幅を0.8Vpp以上確保できるように出力レベル調整データVOUT_ADJ<1:0>が選択される。図7に、出力レベル調整データVOUT_ADJ<1:0>とD/AコンバーターDACの出力電圧Vdac及びクリップ電圧Vclipとの関係の一例を示す。図7は、差動増幅器AMPを含むレプリカ回路26のゲインを約1.2倍に設定した場合の一例であり、クリップ電圧VclipはDC的な電圧値を示している。また、図8(A)及び図8(B)は、それぞれ、出力周波数が26MHzと52MHzの場合のクリップド・サイン波の出力波形の一例を示す図であり、ともに出力レベル調整データVOUT_ADJ<1:0>は“01”に設定されている。図7に示すように、出力レベル調整データVOUT_ADJ<1:0>が“01”に設定された場合、クリップ電圧Vclipは0.9Vとなり、図8(A)に示すように、出力周波数が26MHzの場合はクリップド・サイン波の振幅は約0.9Vppであり、図8(B)に示すように、出力周波数が52MHzの場合でもクリップド・サイン波の振幅は約0.82Vppを確保できている。また、出力周波数が52MHzの場合は、クリップド・サイン波の振幅が若干低下する場合もあり、出力レベル調整データVOUT_ADJ<1:0>を“10”に設定して振幅を0.1V上げて0.92Vppとすることも可能である。なお、本実施形態では、出力回路20としてクリップド・サイン波形
を出力する回路を例示しているが、これに限らず、出力回路20としてCMOS出力回路を用いても良い。
The waveform output from the output signal generation circuit 24 is a clipped sine wave as shown in FIG. 8A or FIG. 8B, and the peak value (amplitude) of the clipped sine wave increases as the output frequency increases. Therefore, output level adjustment data VOUT_ADJ <1: 0> is selected in accordance with the output frequency. Normally, the output level adjustment data VOUT_ADJ <1: 0> is selected so that the amplitude of the clipped sine wave can be secured to 0.8 Vpp or more. FIG. 7 shows an example of the relationship between the output level adjustment data VOUT_ADJ <1: 0>, the output voltage Vdac of the D / A converter DAC, and the clip voltage Vclip. FIG. 7 shows an example when the gain of the replica circuit 26 including the differential amplifier AMP is set to about 1.2 times, and the clip voltage Vclip shows a DC voltage value. FIGS. 8A and 8B are diagrams showing examples of output waveforms of clipped sine waves when the output frequencies are 26 MHz and 52 MHz, respectively, and output level adjustment data VOUT_ADJ <1. : 0> is set to "01". As shown in FIG. 7, when the output level adjustment data VOUT_ADJ <1: 0> is set to “01”, the clip voltage Vclip is 0.9V, and the output frequency is 26 MHz as shown in FIG. In this case, the amplitude of the clipped sine wave is about 0.9 Vpp. As shown in FIG. 8B, the amplitude of the clipped sine wave can be secured to about 0.82 Vpp even when the output frequency is 52 MHz. ing. In addition, when the output frequency is 52 MHz, the amplitude of the clipped sine wave may be slightly reduced. The output level adjustment data VOUT_ADJ <1: 0> is set to “10” and the amplitude is increased by 0.1V. It can also be set to 0.92 Vpp. In the present embodiment, a circuit that outputs a clipped sine waveform is illustrated as the output circuit 20, but the present invention is not limited thereto, and a CMOS output circuit may be used as the output circuit 20.

本実施形態では、モード切替信号TPがハイレベルに設定された時に発熱回路28を流れる電流Ihtは、発熱用電流調整データIHT_ADJ<3:0>に応じて変化し、モード切替信号TPがローレベルに設定された時に出力信号生成回路24で消費される電流に相当する電流に近づくようになっている。これにより、モード切替信号TPがローレベルに設定された時の発振器1の消費電流とモード切替信号TPがハイレベルに設定された時の発振器1の消費電流との差の電流である差分電流を小さくしている。すなわち、出力信号生成回路24が動作状態にあるときの電流と停止状態にあるときの電流との差を小さくして、発振用回路10の発熱量の変動を抑えている。   In the present embodiment, when the mode switching signal TP is set to the high level, the current Iht flowing through the heat generating circuit 28 changes according to the heating current adjustment data IHT_ADJ <3: 0>, and the mode switching signal TP is set to the low level. Is set to approach the current corresponding to the current consumed by the output signal generation circuit 24. As a result, a differential current which is a difference current between the current consumption of the oscillator 1 when the mode switching signal TP is set to a low level and the current consumption of the oscillator 1 when the mode switching signal TP is set to a high level is obtained. It is small. That is, the difference between the current when the output signal generating circuit 24 is in the operating state and the current when the output signal generating circuit 24 is in the stopped state is reduced to suppress fluctuations in the amount of heat generated in the oscillation circuit 10.

[レジスターとデータの関係]
図9は、レジスター62に含まれる各レジスターと記憶されるデータとの関係を示す図である。図9に示すように、発振段電流調整レジスターが記憶するデータは、モード切替信号TPがローレベル/ハイレベルのいずれの時も発振段電流調整データIOSC_ADJ<3:0>として使用される。分周切替レジスターが記憶するデータは、モード切替信号TPがローレベルの時は分周切替データDIVとして使用され、モード切替信号TPがハイレベルの時は、出力信号生成回路24の動作が停止するため使用されない。出力レベル調整レジスターが記憶するデータは、モード切替信号TPがローレベルの時は出力レベル調整データVOUT_ADJ<1:0>として使用され、モード切替信号TPがハイレベルの時は、出力信号生成回路24の動作が停止するため使用されない。基準周波数調整レジスターが記憶するデータは、モード切替信号TPがローレベルの時は基準周波数調整データF0_ADJ<3:0>として使用され、モード切替信号TPがハイレベルの時は発熱用電流調整データIHT_ADJ<3:0>として使用される。AFC調整レジスターが記憶するデータは、モード切替信号TPがローレベル/ハイレベルのいずれの時もAFC調整データAFC_ADJ<3:0>として使用される。温度補償レジスターが記憶するデータは、モード切替信号TPがローレベル/ハイレベルのいずれの時も温度補償データTC<15:0>として使用される。
[Relationship between registers and data]
FIG. 9 is a diagram illustrating a relationship between each register included in the register 62 and stored data. As shown in FIG. 9, the data stored in the oscillation stage current adjustment register is used as oscillation stage current adjustment data IOSC_ADJ <3: 0> when the mode switching signal TP is either low level or high level. The data stored in the frequency division switching register is used as the frequency division switching data DIV when the mode switching signal TP is at a low level, and the operation of the output signal generation circuit 24 is stopped when the mode switching signal TP is at a high level. Not used. The data stored in the output level adjustment register is used as the output level adjustment data VOUT_ADJ <1: 0> when the mode switching signal TP is at a low level, and the output signal generation circuit 24 when the mode switching signal TP is at a high level. Is not used because the operation stops. The data stored in the reference frequency adjustment register is used as the reference frequency adjustment data F0_ADJ <3: 0> when the mode switching signal TP is low level, and the heating current adjustment data IHT_ADJ when the mode switching signal TP is high level. Used as <3: 0>. The data stored in the AFC adjustment register is used as AFC adjustment data AFC_ADJ <3: 0> when the mode switching signal TP is either low level or high level. The data stored in the temperature compensation register is used as temperature compensation data TC <15: 0> regardless of whether the mode switching signal TP is low level or high level.

このように、本実施形態における発振回路2は、基準周波数調整レジスターに記憶されるデータを、通常動作モードの時(モード切替信号TPがローレベルの時)は基準周波数調整データF0_ADJ<3:0>として使用し、温度補償調整モードの時(モード切替信号TPがローレベルの時)は発熱用電流調整データIHT_ADJ<3:0>として使用することで、通常動作時には不要な発熱用電流調整データIHT_ADJ<3:0>を記憶するために記憶部60の容量が増大することを低減している。なお、温度補償調整モードにおいて、発振用回路10は、発熱用電流調整データIHT_ADJ<3:0>に基づき、発振周波数が微調整されることになるが、通常動作モードにおける発振周波数との差はわずかであるから、通常動作モードと温度補償調整モードでの発振周波数の差による発振用回路10の発熱量の差も小さい。従って、温度補償調整モードにおいて高精度な温度補償データTCを得ることができるので、周波数精度や周波数安定度の高い発振器1を実現することができる。   As described above, the oscillation circuit 2 according to the present embodiment uses the data stored in the reference frequency adjustment register as the reference frequency adjustment data F0_ADJ <3: 0 in the normal operation mode (when the mode switching signal TP is at the low level). >, And in the temperature compensation adjustment mode (when the mode switching signal TP is at a low level), it is used as the heating current adjustment data IHT_ADJ <3: 0>, so that it is not necessary for the normal operation. An increase in the capacity of the storage unit 60 for storing IHT_ADJ <3: 0> is reduced. In the temperature compensation adjustment mode, the oscillation circuit 10 finely adjusts the oscillation frequency based on the heating current adjustment data IHT_ADJ <3: 0>, but the difference from the oscillation frequency in the normal operation mode is Therefore, the difference in the amount of heat generated by the oscillation circuit 10 due to the difference in oscillation frequency between the normal operation mode and the temperature compensation adjustment mode is small. Accordingly, since the temperature compensation data TC with high accuracy can be obtained in the temperature compensation adjustment mode, the oscillator 1 with high frequency accuracy and high frequency stability can be realized.

[発振回路のレイアウト構成]
図10は、本実施形態における発振回路2のレイアウト構成を模式的に示す平面図である。なお、図10においては、発振回路2に含まれる回路の一部については記載を省略している。
[Oscillation circuit layout configuration]
FIG. 10 is a plan view schematically showing the layout configuration of the oscillation circuit 2 in the present embodiment. In FIG. 10, the description of a part of the circuit included in the oscillation circuit 2 is omitted.

本実施形態における発振回路2は半導体回路として構成され、半導体基板100に図3の各構成要素(回路)が形成されている。半導体基板100は、例えば、SiやGaAs
など、種々の公知の半導体材料で構成される。半導体基板100の領域110には、第1の回路ブロック111と第2の回路ブロック112を含む発振回路2の一部の構成要素(回路)が配置され、半導体基板100の領域120には、記憶部60を含む発振回路2の他の一部の構成要素(回路)が配置されている。また、半導体基板100には、図3に示される各端子に対応する、接続端子XI、接続端子XO、接続端子VDD、接続端子VSS、接続端子OUTおよび接続端子VCが設けられている。
The oscillation circuit 2 in this embodiment is configured as a semiconductor circuit, and each component (circuit) shown in FIG. The semiconductor substrate 100 is, for example, Si or GaAs.
For example, it is composed of various known semiconductor materials. In the region 110 of the semiconductor substrate 100, some components (circuits) of the oscillation circuit 2 including the first circuit block 111 and the second circuit block 112 are arranged. Another component (circuit) of the oscillation circuit 2 including the part 60 is arranged. Further, the semiconductor substrate 100 is provided with a connection terminal XI, a connection terminal XO, a connection terminal VDD, a connection terminal VSS, a connection terminal OUT, and a connection terminal VC corresponding to each terminal shown in FIG.

さらに、半導体基板100には、記憶部60の所定領域140と接続されている配線90と、配線90が2つに枝分かれした配線91及び配線92とが設けられている。配線90、配線91及び配線92は、例えば、Al、Cu、ポリシリコン、又はそれらを主成分とする合金など、種々の公知の導電性材料で構成される。   Further, the semiconductor substrate 100 is provided with a wiring 90 connected to the predetermined region 140 of the storage unit 60, and a wiring 91 and a wiring 92 in which the wiring 90 is branched into two. The wiring 90, the wiring 91, and the wiring 92 are made of various known conductive materials such as Al, Cu, polysilicon, or an alloy containing them as a main component.

配線91は、第1の回路ブロック111と接続されており、配線92は、第2の回路ブロック112と接続されている。すなわち、配線90及び配線91により、記憶部60の所定領域140と第1の回路ブロック111とが電気的に接続されており、配線90及び配線92により、記憶部60の所定領域140と第2の回路ブロック112とが電気的に接続されている。   The wiring 91 is connected to the first circuit block 111, and the wiring 92 is connected to the second circuit block 112. That is, the predetermined area 140 of the storage unit 60 and the first circuit block 111 are electrically connected by the wiring 90 and the wiring 91, and the predetermined area 140 of the storage unit 60 and the second area are connected by the wiring 90 and the wiring 92. The circuit block 112 is electrically connected.

この所定領域140には、図3のレジスター62に含まれる基準周波数調整レジスターが配置されており、配線90は、基準周波数調整レジスターの複数の出力端子のうちのいずれか1つの端子と接続されている。また、配線91は、図3の出力回路20に含まれる図6の発熱回路28と接続され、配線92は、図3の周波数調整回路30と接続されている。なお、図10の例では、図示を省略しているが、配線90、配線91及び配線92と同様に、基準周波数調整レジスターの残りの出力端子と発熱回路28あるいは周波数調整回路30とをそれぞれ電気的に接続するための配線群も設けられている。そして、配線90、配線91、配線92及び不図示の配線群により、基準周波数調整レジスターに記憶されているデータが発熱回路28及び周波数調整回路30に供給される。   In this predetermined area 140, a reference frequency adjustment register included in the register 62 of FIG. 3 is arranged, and the wiring 90 is connected to any one of a plurality of output terminals of the reference frequency adjustment register. Yes. Further, the wiring 91 is connected to the heat generating circuit 28 of FIG. 6 included in the output circuit 20 of FIG. 3, and the wiring 92 is connected to the frequency adjusting circuit 30 of FIG. Although not shown in the example of FIG. 10, the remaining output terminals of the reference frequency adjustment register and the heating circuit 28 or the frequency adjustment circuit 30 are electrically connected to each other in the same manner as the wiring 90, the wiring 91, and the wiring 92. A wiring group for connection is also provided. Then, the data stored in the reference frequency adjustment register is supplied to the heat generation circuit 28 and the frequency adjustment circuit 30 by the wiring 90, the wiring 91, the wiring 92, and a wiring group (not shown).

上述したように、本実施形態における発振回路2は、基準周波数調整レジスターに記憶されるデータを、通常動作モードの時は基準周波数調整データF0_ADJ<3:0>として使用し、温度補償調整モードの時は発熱用電流調整データIHT_ADJ<3:0>として使用することで、記憶部60の容量が増大することを低減している。また、本実施形態における発振回路2は、記憶部60の不揮発性メモリー64に、通常動作モードと温度補償調整モードでの発熱量の変動が抑えられた状態で高精度な温度補償調整を行って得られた温度補償データTC<15:0>が記憶されており、周波数精度や周波数安定度の高い発振器1を実現することができる。   As described above, the oscillation circuit 2 in the present embodiment uses the data stored in the reference frequency adjustment register as the reference frequency adjustment data F0_ADJ <3: 0> in the normal operation mode, and uses the temperature compensation adjustment mode. In some cases, the heat generation current adjustment data IHT_ADJ <3: 0> is used to reduce the increase in the capacity of the storage unit 60. In addition, the oscillation circuit 2 according to the present embodiment performs highly accurate temperature compensation adjustment in the nonvolatile memory 64 of the storage unit 60 in a state where fluctuations in the amount of heat generated in the normal operation mode and the temperature compensation adjustment mode are suppressed. The obtained temperature compensation data TC <15: 0> is stored, and the oscillator 1 with high frequency accuracy and high frequency stability can be realized.

なお、図10に示される例では、接続端子XOは、平面視で、領域110と領域120との間に設けられている。特に、接続端子XOの少なくとも一部は、平面視で、領域120側から遠ざかる方向に領域110に挟まれている領域130に、領域110に食い込むように配置されている。   In the example shown in FIG. 10, the connection terminal XO is provided between the region 110 and the region 120 in plan view. In particular, at least a part of the connection terminal XO is arranged so as to bite into the region 110 in the region 130 sandwiched between the regions 110 in a direction away from the region 120 in a plan view.

また、領域120は、半導体基板100の外周部101と領域110との間であり、かつ、外周部101と接続端子XOとの間に設けられている。図10に示される例では、半導体基板100は、平面視で長方形に構成されており、外周部101は、平面視での長方形の1辺に相当する。なお、半導体基板100は、平面視で完全に多角形である必要はなく、平面視で外周に凹凸がある略多角形であってもよい。この場合に、外周部101は、略多角形の1辺と同視できる部分に相当するものとしてもよい。   Further, the region 120 is provided between the outer peripheral portion 101 and the region 110 of the semiconductor substrate 100 and between the outer peripheral portion 101 and the connection terminal XO. In the example shown in FIG. 10, the semiconductor substrate 100 is configured to be rectangular in plan view, and the outer peripheral portion 101 corresponds to one side of the rectangle in plan view. The semiconductor substrate 100 does not have to be completely polygonal in plan view, and may be a substantially polygonal shape having irregularities on the outer periphery in plan view. In this case, the outer peripheral portion 101 may correspond to a portion that can be viewed as one side of a substantially polygon.

このように、領域120を半導体基板100の外周部101側に設け、接続端子XOを
領域110と領域120との間の領域130に配置することにより、接続端子XOが半導体基板100の外周部101近傍に設けられている場合に比べて、領域120内に1かたまりの矩形領域を大きくとることができる。従って、例えば、半導体基板100のサイズを大きくすることができない場合であっても、この矩形領域内に記憶部60を配置することにより、記憶部60の記憶容量を大きくすることができる。また、記憶部60を1かたまりの矩形領域内に配置することで、記憶部60を複数の領域に設ける場合に比べて、記憶部60の配線が容易になるため配線領域の削減も可能であり、記憶部60のアドレス指定も容易になるためリード/ライトの制御回路のサイズの削減も可能である。
As described above, the region 120 is provided on the outer peripheral portion 101 side of the semiconductor substrate 100, and the connection terminal XO is disposed in the region 130 between the region 110 and the region 120, whereby the connection terminal XO is connected to the outer peripheral portion 101 of the semiconductor substrate 100. Compared to the case where the area 120 is provided in the vicinity, a single rectangular area in the area 120 can be made larger. Therefore, for example, even when the size of the semiconductor substrate 100 cannot be increased, the storage capacity of the storage unit 60 can be increased by arranging the storage unit 60 in this rectangular area. In addition, by arranging the storage unit 60 in one block of rectangular area, the wiring of the storage unit 60 is facilitated compared to the case where the storage unit 60 is provided in a plurality of areas, so that the wiring area can be reduced. Since the address designation of the storage unit 60 becomes easy, the size of the read / write control circuit can be reduced.

また、図10に示される例では、領域120は、半導体基板100の長辺に沿うように設けられているため、領域120が半導体基板100の短辺に沿うように設けられている場合に比べて、領域120の記憶部60と、領域110に含まれる種々の回路との配線を短くすることができる。   In the example shown in FIG. 10, the region 120 is provided along the long side of the semiconductor substrate 100, so that the region 120 is provided along the short side of the semiconductor substrate 100. Thus, the wiring between the storage unit 60 in the region 120 and various circuits included in the region 110 can be shortened.

[発振器(発振回路)の調整方法]
図11は、本実施形態の発振器1(発振回路2)の調整方法の手順の一例を示すフローチャート図である。
[Oscillator (oscillator circuit) adjustment method]
FIG. 11 is a flowchart showing an example of the procedure of the adjustment method of the oscillator 1 (oscillation circuit 2) of the present embodiment.

まず、発振器1の基準周波数F0を調整する(工程S10)。具体的には、所定の温度(例えば、25℃)において、外部端子VC1及びOUT1から基準周波数調整レジスターが記憶する基準周波数調整データF0_ADJ<3:0>を書き換えた後、外部端子VC1に所定の電圧(例えば、VDD/2)を印加した状態でOUT1端子から出力される発振信号の周波数を測定する処理を繰り返し行い、所望の周波数が得られる基準周波数調整データF0_ADJ<3:0>を決定する。   First, the reference frequency F0 of the oscillator 1 is adjusted (step S10). Specifically, after rewriting the reference frequency adjustment data F0_ADJ <3: 0> stored in the reference frequency adjustment register from the external terminals VC1 and OUT1 at a predetermined temperature (for example, 25 ° C.), the external terminal VC1 has a predetermined value. The process of measuring the frequency of the oscillation signal output from the OUT1 terminal in a state where a voltage (for example, VDD / 2) is applied is repeatedly performed to determine reference frequency adjustment data F0_ADJ <3: 0> from which a desired frequency is obtained. .

次に、発振器1のVC感度を調整する(工程S20)。具体的には、所定の温度(例えば、25℃)において、外部端子VC1及びOUT1からAFC調整レジスターが記憶するAFC調整データAFC_ADJ<3:0>を書き換えた後、外部端子VC1に所定の電圧(例えば、0VやVDD)を印加した状態でOUT1端子から出力される発振信号の周波数を測定する処理を繰り返し行い、所望のVC感度が得られるAFC調整データAFC_ADJ<3:0>を決定する。   Next, the VC sensitivity of the oscillator 1 is adjusted (step S20). Specifically, at a predetermined temperature (for example, 25 ° C.), after rewriting the AFC adjustment data AFC_ADJ <3: 0> stored in the AFC adjustment register from the external terminals VC1 and OUT1, a predetermined voltage ( For example, the process of measuring the frequency of the oscillation signal output from the OUT1 terminal in a state where 0 V or VDD is applied is repeatedly performed, and AFC adjustment data AFC_ADJ <3: 0> for obtaining a desired VC sensitivity is determined.

次に、発振器1の周波数温度特性を調整し、温度補償データTC<15:0>を決定する(工程S30)。この工程S30の処理の詳細については後述する。   Next, the frequency temperature characteristic of the oscillator 1 is adjusted to determine temperature compensation data TC <15: 0> (step S30). Details of the process of step S30 will be described later.

最後に、記憶部60の不揮発性メモリー64に、各データを記憶させる(工程S40)。具体的には、外部端子VC1及びOUT1から、工程S10で得られた基準周波数調整データF0_ADJ<3:0>、工程S20で得られたAFC調整データAFC_ADJ<3:0>、工程S30で得られた温度補償データTC<15:0>、並びに、発振器1の仕様に応じて決定される、発振段電流調整データIOSC_ADJ<3:0>、分周切替データDIV及び出力レベル調整データVOUT_ADJ<1:0>を、順に、不揮発性メモリー64に書き込む。   Finally, each data is stored in the nonvolatile memory 64 of the storage unit 60 (step S40). Specifically, the reference frequency adjustment data F0_ADJ <3: 0> obtained in step S10, the AFC adjustment data AFC_ADJ <3: 0> obtained in step S20, and the step S30 are obtained from the external terminals VC1 and OUT1. Temperature compensation data TC <15: 0>, oscillation stage current adjustment data IOSC_ADJ <3: 0>, frequency division switching data DIV, and output level adjustment data VOUT_ADJ <1: determined according to the specifications of the oscillator 1. 0> are sequentially written in the nonvolatile memory 64.

図12は、本実施形態の発振器1の周波数温度特性の調整工程(図11の工程S30)の手順の一例を示すフローチャート図である。なお、図12のフローチャートの開始時において、レジスター62には、図11の工程S20で得られたAFC調整データAFC_ADJ<3:0>、並びに、所望の発振段電流調整データIOSC_ADJ<3:0>、分周切替データDIV及び出力レベル調整データVOUT_ADJ<1:0>が記憶されているものとする。なお、図12の工程S100〜S160の一部を省略又は変更し、あるいは、他の工程を追加してもよい。また、可能な範囲で、各工程の順番を適宜変更して
もよい。
FIG. 12 is a flowchart showing an example of the procedure of the frequency temperature characteristic adjustment step (step S30 in FIG. 11) of the oscillator 1 of the present embodiment. At the start of the flowchart of FIG. 12, the register 62 stores the AFC adjustment data AFC_ADJ <3: 0> obtained in step S20 of FIG. 11 and the desired oscillation stage current adjustment data IOSC_ADJ <3: 0>. Assume that frequency division switching data DIV and output level adjustment data VOUT_ADJ <1: 0> are stored. Note that some of steps S100 to S160 in FIG. 12 may be omitted or changed, or other steps may be added. Moreover, you may change the order of each process suitably in the possible range.

図12の例では、まず、外部端子VC1及びOUT1から、モード切替信号TPをハイレベルに設定する(工程S100)。この工程S10により、発振回路2は温度補償調整モードになり、出力信号生成回路24からの発振信号の出力が停止するとともに、スイッチ回路70によって温度補償回路40の出力端子とOUT端子とが電気的に接続される。従って、発振器1のOUT端子から温度補償電圧VTCをモニター可能な状態になる。   In the example of FIG. 12, first, the mode switching signal TP is set to a high level from the external terminals VC1 and OUT1 (step S100). By this step S10, the oscillation circuit 2 enters the temperature compensation adjustment mode, the output of the oscillation signal from the output signal generation circuit 24 is stopped, and the output terminal and the OUT terminal of the temperature compensation circuit 40 are electrically connected by the switch circuit 70. Connected to. Therefore, the temperature compensation voltage VTC can be monitored from the OUT terminal of the oscillator 1.

次に、記憶部60のレジスター62に発熱用電流調整データIHT_ADJ<3:0>(第1のデータの一例)を記憶させる(工程S110)。具体的には、外部端子VC1及びOUT1から、基準周波数調整レジスターに発熱用電流調整データIHT_ADJ<3:0>を書き込む。この工程S110により、発熱回路28に、通常動作時に出力信号生成回路24で消費される電流に近い所望の電流が流れるようになり、発振器1(発振回路2)の発熱量は通常動作時と同程度になる。   Next, the heating current adjustment data IHT_ADJ <3: 0> (an example of first data) is stored in the register 62 of the storage unit 60 (step S110). Specifically, the heating current adjustment data IHT_ADJ <3: 0> is written to the reference frequency adjustment register from the external terminals VC1 and OUT1. By this step S110, a desired current close to the current consumed by the output signal generation circuit 24 during normal operation flows through the heat generation circuit 28, and the amount of heat generated by the oscillator 1 (oscillation circuit 2) is the same as during normal operation. It will be about.

次に、発振器1の温度を変えながら、温度補償データTC<15:0>と温度補償電圧VTCとの関係を求め、振動子3の周波数温度特性を補償する温度補償データTC<15:0>を決定する(工程S120)。この工程S120は、発熱用電流調整データIHT_ADJ<3:0>に基づいて発振回路2が制御されるとともに、温度補償回路40の出力信号(温度補償電圧VTC)を用いて、発振回路2を調整する工程である。具体的には、工程S120では、あらかじめ決められた複数の温度の各々において、外部端子VC1及びOUT1から、温度補償データTC<15:0>を書き換えながらOUT1端子から出力される温度補償電圧VTCを取得し、温度補償データTC<15:0>と温度補償電圧VTCとの関係を求める。そして、温度補償データTC<15:0>と温度補償電圧VTCとの関係と、あらかじめ測定されている振動子3の周波数温度特性とに基づき、振動子3の周波数温度特性を補償するのに最適な温度補償データTC<15:0>を決定する。   Next, while changing the temperature of the oscillator 1, the relationship between the temperature compensation data TC <15: 0> and the temperature compensation voltage VTC is obtained, and the temperature compensation data TC <15: 0> for compensating the frequency temperature characteristics of the vibrator 3 is obtained. Is determined (step S120). In this step S120, the oscillation circuit 2 is controlled based on the heating current adjustment data IHT_ADJ <3: 0>, and the oscillation circuit 2 is adjusted using the output signal (temperature compensation voltage VTC) of the temperature compensation circuit 40. It is a process to do. Specifically, in step S120, the temperature compensation voltage VTC output from the OUT1 terminal is rewritten from the external terminals VC1 and OUT1 while rewriting the temperature compensation data TC <15: 0> at each of a plurality of predetermined temperatures. Obtain the relationship between the temperature compensation data TC <15: 0> and the temperature compensation voltage VTC. Then, based on the relationship between the temperature compensation data TC <15: 0> and the temperature compensation voltage VTC and the frequency temperature characteristic of the vibrator 3 measured in advance, it is optimal for compensating the frequency temperature characteristic of the vibrator 3. Temperature compensation data TC <15: 0> is determined.

次に、記憶部60のレジスター62に、温度補償データTC<15:0>を記憶させる(工程S130)。具体的には、外部端子VC1及びOUT1から、温度補償レジスターに、工程S120で決定した温度補償データTC<15:0>を書き込む。   Next, the temperature compensation data TC <15: 0> is stored in the register 62 of the storage unit 60 (step S130). Specifically, the temperature compensation data TC <15: 0> determined in step S120 is written from the external terminals VC1 and OUT1 to the temperature compensation register.

次に、外部端子VC1及びOUT1から、モード切替信号TPをローレベルに設定する(工程S140)。この工程S140により、発振回路2は通常動作モードになり、出力信号生成回路24から発振信号が出力されるとともに、スイッチ回路70によって出力信号生成回路24の出力端子とOUT端子とが電気的に接続される。従って、発振器1のOUT端子から発振信号が出力される状態になる。   Next, the mode switching signal TP is set to a low level from the external terminals VC1 and OUT1 (step S140). By this step S140, the oscillation circuit 2 enters the normal operation mode, the oscillation signal is output from the output signal generation circuit 24, and the output terminal and the OUT terminal of the output signal generation circuit 24 are electrically connected by the switch circuit 70. Is done. Accordingly, an oscillation signal is output from the OUT terminal of the oscillator 1.

次に、記憶部60のレジスター62から発熱用電流調整データIHT_ADJ<3:0>を消去し、基準周波数調整データF0_ADJ<3:0>(第2のデータの一例)を記憶させる(工程S150)。本実施形態では、基準周波数調整データF0_ADJ<3:0>は、記憶部60の発熱用電流調整データIHT_ADJ<3:0>が書き込まれていた領域に書き込まれる。具体的には、外部端子VC1及びOUT1から、発熱用電流調整データIHT_ADJ<3:0>が記憶されている基準周波数調整レジスターに、図11の工程S10で得られた基準周波数調整データF0_ADJ<3:0>を上書きする。この工程S150により、発振器1(発振回路2)は、調整後の基準周波数調整データF0_ADJ<3:0>、AFC調整データAFC_ADJ<3:0>及び温度補償データTC<15:0>、並びに、所望の発振段電流調整データIOSC_ADJ<3:0>、分周切替データDIV及び出力レベル調整データVOUT_ADJ<1:0>が設定された状態で発振する。   Next, the heating current adjustment data IHT_ADJ <3: 0> is erased from the register 62 of the storage unit 60, and the reference frequency adjustment data F0_ADJ <3: 0> (an example of second data) is stored (step S150). . In the present embodiment, the reference frequency adjustment data F0_ADJ <3: 0> is written in the area in the storage unit 60 where the heat generation current adjustment data IHT_ADJ <3: 0> has been written. Specifically, the reference frequency adjustment data F0_ADJ <3 obtained in step S10 of FIG. 11 is stored in the reference frequency adjustment register in which the heating current adjustment data IHT_ADJ <3: 0> is stored from the external terminals VC1 and OUT1. : Overwrite 0>. Through this step S150, the oscillator 1 (oscillation circuit 2) causes the adjusted reference frequency adjustment data F0_ADJ <3: 0>, AFC adjustment data AFC_ADJ <3: 0>, temperature compensation data TC <15: 0>, and Oscillation is performed in a state where desired oscillation stage current adjustment data IOSC_ADJ <3: 0>, frequency division switching data DIV, and output level adjustment data VOUT_ADJ <1: 0> are set.

最後に、発振器1の周波数温度特性を評価する(S160)。具体的には、あらかじめ決められた複数の温度の各々において、外部端子VC1に所定の電圧(例えば、VDD/2)を印加した状態で外部端子OUT1から出力される発振信号の周波数を測定することにより、発振器1の周波数温度特性を評価する。   Finally, the frequency temperature characteristic of the oscillator 1 is evaluated (S160). Specifically, the frequency of the oscillation signal output from the external terminal OUT1 is measured in a state where a predetermined voltage (for example, VDD / 2) is applied to the external terminal VC1 at each of a plurality of predetermined temperatures. Thus, the frequency-temperature characteristic of the oscillator 1 is evaluated.

そして、発振器1の周波数温度特性が所定の基準(仕様)を満たす場合は、図11の工程S40に移行し、発振器1の周波数温度特性が所定の基準(仕様)を満たさない場合は、図12の工程S100〜S150の処理を再度行うようにしてもよいし、図11の工程S40に移行せずに、当該発振器1を不合格品として廃棄してもよい。   When the frequency temperature characteristic of the oscillator 1 satisfies a predetermined standard (specification), the process proceeds to step S40 in FIG. 11, and when the frequency temperature characteristic of the oscillator 1 does not satisfy the predetermined standard (specification), FIG. The processes in steps S100 to S150 may be performed again, or the oscillator 1 may be discarded as a rejected product without proceeding to step S40 in FIG.

以上に説明したように、本実施形態によれば、記憶部60に記憶させた発熱用電流調整データに基づいて発振回路2が制御されている状態で周波数温度特性を調整した後に、不要になった発熱用電流調整データを記憶部60から消去して、通常動作時に必要な基準周波数調整データを記憶部60に記憶させる。そして、発熱用電流調整データが書き込まれる領域は、基準周波数調整データが書き込まれる領域に含まれるので、発熱用電流調整データを記憶させるために必要な領域を、基準周波数調整データを記憶させるために必要な領域とは別に設ける必要がなく、記憶部60の容量の増大を低減させることができる。   As described above, according to the present embodiment, the frequency temperature characteristic is not necessary after the oscillation circuit 2 is controlled based on the heat generation current adjustment data stored in the storage unit 60 while being controlled. The generated current adjustment data for heat generation is erased from the storage unit 60, and the reference frequency adjustment data necessary for normal operation is stored in the storage unit 60. The area where the current adjustment data for heat generation is written is included in the area where the reference frequency adjustment data is written. Therefore, the area necessary for storing the current adjustment data for heat generation is stored in order to store the reference frequency adjustment data. There is no need to provide it separately from the necessary area, and the increase in the capacity of the storage unit 60 can be reduced.

また、本実施形態によれば、温度補償調整時において、発熱回路28に、通常動作時に出力信号生成回路24で消費される電流に近い所望の電流が流れ、発振器1(発振回路2)の発熱量は通常動作時と同程度になるため、通常動作時との温度差が小さい状態で周波数温度特性を精度良く調整することができる。また、発熱回路28では、エネルギー源として交流信号(交流電流、交流電圧等)を用いていないため、時間変化に伴う電圧または電流の変動が発生することが低減されているため、発熱回路28から発生する信号がノイズとして他の回路に影響する可能性を低減させることができる。さらに、本実施形態では、発熱回路28を、振幅制御回路22の内部に簡単な構成の小型の回路で実現しており、これにより、出力信号生成回路24と同等の駆動能力を持つ発熱回路や発振用回路10と出力信号生成回路24の間のスイッチ回路が不要となり、回路規模の増加を抑制させることもできる。   Further, according to the present embodiment, during temperature compensation adjustment, a desired current close to the current consumed by the output signal generation circuit 24 during normal operation flows through the heat generation circuit 28, and the heat generation of the oscillator 1 (oscillation circuit 2). Since the amount is almost the same as that in the normal operation, the frequency temperature characteristic can be adjusted with high accuracy in a state where the temperature difference from the normal operation is small. In addition, since the heat generation circuit 28 does not use an AC signal (AC current, AC voltage, etc.) as an energy source, the occurrence of voltage or current fluctuations with time changes is reduced. The possibility that the generated signal affects other circuits as noise can be reduced. Further, in the present embodiment, the heat generating circuit 28 is realized by a small circuit having a simple configuration inside the amplitude control circuit 22, thereby enabling a heat generating circuit having a driving capability equivalent to that of the output signal generating circuit 24. A switch circuit between the oscillation circuit 10 and the output signal generation circuit 24 becomes unnecessary, and an increase in circuit scale can be suppressed.

[変形例]
本実施形態の発振器1(発振回路2)は、種々に変形可能である。
[Modification]
The oscillator 1 (oscillation circuit 2) of the present embodiment can be variously modified.

例えば、本実施形態では、発熱用電流調整データのビット数と基準周波数調整データのビット数が同じであるが、発熱用電流調整データのビット数は基準周波数調整データのビット数以下であってもよい。   For example, in this embodiment, the number of bits of the current adjustment data for heat generation is the same as the number of bits of the reference frequency adjustment data, but the number of bits of the current adjustment data for heat generation is less than the number of bits of the reference frequency adjustment data. Good.

また、例えば、発熱用電流調整データを記憶するレジスターは、基準周波数調整レジスターに限らず、温度補償調整モードにおいて使用されない分周切替レジスターや出力レベル調整レジスターであってもよい。例えば、発熱用電流調整データの少なくとも一部を分周切替レジスターや出力レベル調整レジスターに記憶するようにしてもよい。   Further, for example, the register that stores the heat generation current adjustment data is not limited to the reference frequency adjustment register, but may be a frequency division switching register or an output level adjustment register that is not used in the temperature compensation adjustment mode. For example, at least part of the heat generation current adjustment data may be stored in the frequency division switching register or the output level adjustment register.

また、例えば、発振器1(発振回路2)が、外部端子VC1(VC端子)を出力端子として用いる検査モードあるいは外部端子VC1(VC端子)からの入力信号がAFC回路32に供給されずに他の回路に供給される検査モードを備える場合、これらの検査モードでは、AFC回路32が出力する周波数制御電圧VAFCが発振用回路10に供給されない。従って、例えば、発振回路2に、VC端子に所定の複数の電圧(例えば、0V、VDD/2及びVDD)の各々が印加された時の周波数制御電圧VAFCに相当する複数の電圧を発生させる電圧発生回路を設け、検査モードの時は、この電圧発生回路の出力電圧が
発振用回路10に供給されるように制御すればよい。この場合、電圧発生回路が複数の電圧のいずれを発生させるかを選択するための電圧選択データが必要になるが、この電圧選択データは、発熱用電流調整データと同様、通常動作モードでは不要であるため、例えば、検査モードにおいて、基準周波数調整レジスター、分周切替レジスター及び出力レベル調整レジスターの少なくとも一部に電圧選択データを記憶させてもよい。
Further, for example, the oscillator 1 (oscillation circuit 2) is not in the inspection mode in which the external terminal VC1 (VC terminal) is used as an output terminal or the input signal from the external terminal VC1 (VC terminal) is not supplied to the AFC circuit 32 When the inspection modes supplied to the circuit are provided, the frequency control voltage VAFC output from the AFC circuit 32 is not supplied to the oscillation circuit 10 in these inspection modes. Therefore, for example, a voltage that causes the oscillation circuit 2 to generate a plurality of voltages corresponding to the frequency control voltage VAFC when each of a plurality of predetermined voltages (for example, 0 V, VDD / 2, and VDD) is applied to the VC terminal. A generation circuit is provided, and in the inspection mode, control may be performed so that the output voltage of the voltage generation circuit is supplied to the oscillation circuit 10. In this case, voltage selection data for selecting which of the plurality of voltages to be generated by the voltage generation circuit is required. However, this voltage selection data is not necessary in the normal operation mode, like the current adjustment data for heat generation. Therefore, for example, in the inspection mode, the voltage selection data may be stored in at least a part of the reference frequency adjustment register, the frequency division switching register, and the output level adjustment register.

また、例えば、本実施形態では、不揮発性メモリー64が1回のみ書き込み可能なメモリーである場合や発振器1(発振回路2)の調整時間を短縮することを想定し、記憶部60にはレジスター62が設けられているが、不揮発性メモリー64が複数回の書き込みが可能であるEEPROMやフラッシュメモリー等であり、発振器1(発振回路2)の調整時間を短縮する必要がなければ、記憶部60にはレジスター62を設けなくてもよい。この場合、発振器1(発振回路2)の調整において、不揮発性メモリー64に各種データを書き込めばよい。   Further, in the present embodiment, for example, it is assumed that the nonvolatile memory 64 is a memory that can be written only once or the adjustment time of the oscillator 1 (oscillation circuit 2) is shortened, and the register 62 is stored in the storage unit 60. However, if the nonvolatile memory 64 is an EEPROM, flash memory or the like that can be written a plurality of times, and the adjustment time of the oscillator 1 (oscillation circuit 2) does not need to be shortened, the nonvolatile memory 64 is stored in the storage unit 60. The register 62 may not be provided. In this case, various data may be written into the nonvolatile memory 64 in the adjustment of the oscillator 1 (oscillation circuit 2).

2.電子機器
図13は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図14は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
2. Electronic Device FIG. 13 is a functional block diagram showing an example of the configuration of the electronic device of the present embodiment. FIG. 14 is a diagram illustrating an example of the appearance of a smartphone that is an example of the electronic apparatus of the present embodiment.

本実施形態の電子機器300は、発振器310、CPU(Central Processing Unit)320、操作部330、ROM(Read Only Memory)340、RAM(Random Access Memory)350、通信部360、表示部370を含んで構成されている。なお、本実施形態の電子機器は、図13の構成要素(各部)の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。   The electronic device 300 according to the present embodiment includes an oscillator 310, a CPU (Central Processing Unit) 320, an operation unit 330, a ROM (Read Only Memory) 340, a RAM (Random Access Memory) 350, a communication unit 360, and a display unit 370. It is configured. Note that the electronic device of the present embodiment may be configured such that some of the components (each unit) in FIG. 13 are omitted or changed, or other components are added.

発振器310は、発振回路312と振動子313とを備えている。発振回路312は、振動子313を発振させて発振信号を発生させる。この発振信号は発振器310のOUT端子からCPU320に出力される。   The oscillator 310 includes an oscillation circuit 312 and a vibrator 313. The oscillation circuit 312 oscillates the vibrator 313 and generates an oscillation signal. This oscillation signal is output from the OUT terminal of the oscillator 310 to the CPU 320.

CPU320は、ROM340等に記憶されているプログラムに従い、発振器310から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う。具体的には、CPU320は、操作部330からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部360を制御する処理、表示部370に各種の情報を表示させるための表示信号を送信する処理等を行う。   The CPU 320 performs various calculation processes and control processes using the oscillation signal input from the oscillator 310 as a clock signal in accordance with a program stored in the ROM 340 or the like. Specifically, the CPU 320 performs various processes according to operation signals from the operation unit 330, processes for controlling the communication unit 360 to perform data communication with an external device, and displays various types of information on the display unit 370. The process of transmitting the display signal is performed.

操作部330は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をCPU320に出力する。   The operation unit 330 is an input device including operation keys, button switches, and the like, and outputs an operation signal corresponding to an operation by the user to the CPU 320.

ROM340は、CPU320が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。   The ROM 340 stores programs, data, and the like for the CPU 320 to perform various calculation processes and control processes.

RAM350は、CPU320の作業領域として用いられ、ROM340から読み出されたプログラムやデータ、操作部330から入力されたデータ、CPU320が各種プログラムに従って実行した演算結果等を一時的に記憶する。   The RAM 350 is used as a work area of the CPU 320, and temporarily stores programs and data read from the ROM 340, data input from the operation unit 330, calculation results executed by the CPU 320 according to various programs, and the like.

通信部360は、CPU320と外部装置との間のデータ通信を成立させるための各種制御を行う。   The communication unit 360 performs various controls for establishing data communication between the CPU 320 and an external device.

表示部370は、LCD(Liquid Crystal Display)等により構成される表示装置であり、CPU320から入力される表示信号に基づいて各種の情報を表示する。表示部37
0には操作部330として機能するタッチパネルが設けられていてもよい。
The display unit 370 is a display device configured by an LCD (Liquid Crystal Display) or the like, and displays various types of information based on a display signal input from the CPU 320. Display unit 37
0 may be provided with a touch panel that functions as the operation unit 330.

発振回路312として例えば上述した実施形態の発振回路2を適用し、又は、発振器310として例えば上述した実施形態の発振器1を適用することにより、信頼性の高い電子機器を実現することができる。   By applying the oscillation circuit 2 of the above-described embodiment as the oscillation circuit 312 or applying the oscillator 1 of the above-described embodiment as the oscillator 310, for example, a highly reliable electronic device can be realized.

このような電子機器300としては種々の電子機器が考えられ、例えば、パーソナルコンピューター(例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター)、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置(例えば、インクジェットプリンター)、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、PDR(歩行者位置方位計測)等が挙げられる。   Various electronic devices can be considered as such an electronic device 300, for example, a personal computer (for example, a mobile personal computer, a laptop personal computer, a tablet personal computer), a mobile terminal such as a smartphone or a mobile phone, Digital cameras, inkjet discharge devices (for example, inkjet printers), storage area network devices such as routers and switches, local area network devices, mobile terminal base station devices, televisions, video cameras, video recorders, car navigation devices, real time Clock devices, pagers, electronic notebooks (including those with communication functions), electronic dictionaries, calculators, electronic game machines, game controllers, word processors, word processors Station, video phone, security TV monitor, electronic binoculars, POS terminal, medical equipment (eg electronic thermometer, blood pressure monitor, blood glucose meter, electrocardiogram measuring device, ultrasonic diagnostic device, electronic endoscope), fish detector, various measurements Examples of such devices include instruments, instruments (for example, vehicles, aircraft, and ship instruments), flight simulators, head mounted displays, motion traces, motion tracking, motion controllers, and PDR (pedestrian orientation measurement).

本実施形態の電子機器300の一例として、上述した発振器310を基準信号源、あるいは電圧可変型発振器(VCO)等として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。本実施形態の電子機器300は、発振器310として、例えば上述した実施形態の発振器1を適用することにより、例えば通信基地局などに利用可能な、高性能、高信頼性を所望される伝送機器にも適用することができる。   As an example of the electronic apparatus 300 according to this embodiment, the above-described oscillator 310 is used as a reference signal source, a voltage variable oscillator (VCO), or the like, for example, a terminal base station apparatus that performs wired or wireless communication with a terminal. As a transmission device. The electronic device 300 according to the present embodiment can be applied to, for example, a transmission device that requires high performance and high reliability, which can be used for, for example, a communication base station by applying the oscillator 1 according to the above-described embodiment as the oscillator 310. Can also be applied.

3.移動体
図15は、本実施形態の移動体の一例を示す図(上面図)である。図15に示す移動体400は、発振器410、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー420,430,440、バッテリー450、バックアップ用バッテリー460を含んで構成されている。なお、本実施形態の移動体は、図15の構成要素(各部)の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
3. FIG. 15 is a diagram (top view) illustrating an example of the moving object according to the present embodiment. A moving body 400 shown in FIG. 15 includes controllers 420, 430, and 440 that perform various controls such as an oscillator 410, an engine system, a brake system, and a keyless entry system, a battery 450, and a backup battery 460. Note that the mobile body of the present embodiment may have a configuration in which some of the components (each unit) in FIG. 15 are omitted or other components are added.

発振器410は、不図示の発振回路と振動子とを備えており、発振回路は振動子を発振させて発振信号を発生させる。この発振信号は発振器410の外部端子からコントローラー420,430,440に出力され、例えばクロック信号として用いられる。   The oscillator 410 includes an oscillation circuit (not shown) and a vibrator, and the oscillation circuit oscillates the vibrator and generates an oscillation signal. This oscillation signal is output from the external terminal of the oscillator 410 to the controllers 420, 430, and 440, and is used as, for example, a clock signal.

バッテリー450は、発振器410及びコントローラー420,430,440に電力を供給する。バックアップ用バッテリー460は、バッテリー450の出力電圧が閾値よりも低下した時、発振器410及びコントローラー420,430,440に電力を供給する。   The battery 450 supplies power to the oscillator 410 and the controllers 420, 430, and 440. The backup battery 460 supplies power to the oscillator 410 and the controllers 420, 430, and 440 when the output voltage of the battery 450 falls below a threshold value.

発振器410が備える発振回路として例えば上述した実施形態の発振回路2を適用し、又は、発振器410として例えば上述した実施形態の発振器1を適用することにより、信頼性の高い移動体を実現することができる。   By applying, for example, the oscillation circuit 2 of the above-described embodiment as the oscillation circuit included in the oscillator 410, or by applying, for example, the oscillator 1 of the above-described embodiment as the oscillator 410, a highly reliable moving body can be realized. it can.

このような移動体400としては種々の移動体が考えられ、例えば、自動車(電気自動
車も含む)、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
As such a moving body 400, various moving bodies can be considered, and examples thereof include automobiles (including electric automobiles), aircraft such as jets and helicopters, ships, rockets, and artificial satellites.

本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。   The present invention is not limited to the present embodiment, and various modifications can be made within the scope of the gist of the present invention.

例えば、上述した実施形態及び変形例の発振器は、温度補償機能と電圧制御機能(周波数制御機能)を有する発振器(VC−TCXO(Voltage Controlled Temperature Compensated Crystal Oscillator)等)であるが、本発明は、温度補償機能を有さない電圧制御型発振器(VCXO(Voltage Controlled Crystal Oscillator)等)、電圧制御機能(周波数制御機能)を有さない温度補償型発振器(TCXO(Temperature Compensated Crystal Oscillator)等)、温度補償機能と電圧制御機能(周波数制御機能)をともに有さない発振器(SPXO(SimplePackaged Crystal Oscillator)等)、恒温槽型の発振器(OCXO(Oven Controlled Crystal Oscillator)等)などの発振器にも適用することができる。   For example, the oscillator according to the embodiment and the modification described above is an oscillator (VC-TCXO (Voltage Controlled Temperature Compensated Crystal Oscillator) or the like) having a temperature compensation function and a voltage control function (frequency control function). Voltage-controlled oscillators (VCXO (Voltage Controlled Crystal Oscillator) etc.) without temperature compensation function, temperature-compensated oscillators (TCXO (Temperature Compensated Crystal Oscillator) etc.) without voltage control function (frequency control function), temperature Apply to oscillators that do not have both compensation function and voltage control function (frequency control function) (SPXO (SimplePackaged Crystal Oscillator), etc.), oven controlled oscillators (OCXO (Oven Controlled Crystal Oscillator), etc.) Can do.

上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。   The above-described embodiments and modifications are merely examples, and the present invention is not limited to these. For example, it is possible to appropriately combine each embodiment and each modification.

本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   The present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

1 発振器、2 発振回路、3 振動子、4 パッケージ、5 蓋、6 外部端子(外部電極)、7a,7b 収容室、8 封止部材、9 電子部品、10 発振用回路、11 発振部、12 電流源回路、20 出力回路、22 振幅制御回路、24 出力信号生成回路、26 レプリカ回路、28 発熱回路、30 周波数調整回路、32 AFC回路、40 温度補償回路、42 温度センサー、50 レギュレーター回路、60 記憶部、62 レジスター、64 不揮発性メモリー、70 スイッチ回路、80 シリアルインターフェース(I/F)回路、90,91,92 配線、100 半導体基板、111
第1回路ブロック、112 第2回路ブロック、300 電子機器、310 発振器、312 発振回路、313 振動子、320 CPU、330 操作部、340 ROM、350 RAM、360 通信部、370 表示部、400 移動体、410 発振器、420,430,440 コントローラー、450 バッテリー、460 バックアップ用バッテリー
DESCRIPTION OF SYMBOLS 1 Oscillator, 2 Oscillator circuit, 3 Oscillator, 4 Package, 5 Cover, 6 External terminal (external electrode), 7a, 7b Storage chamber, 8 Sealing member, 9 Electronic component, 10 Oscillator circuit, 11 Oscillator, 12 Current source circuit, 20 output circuit, 22 amplitude control circuit, 24 output signal generation circuit, 26 replica circuit, 28 heat generation circuit, 30 frequency adjustment circuit, 32 AFC circuit, 40 temperature compensation circuit, 42 temperature sensor, 50 regulator circuit, 60 Storage unit, 62 register, 64 non-volatile memory, 70 switch circuit, 80 serial interface (I / F) circuit, 90, 91, 92 wiring, 100 semiconductor substrate, 111
1st circuit block, 112 2nd circuit block, 300 electronic device, 310 oscillator, 312 oscillation circuit, 313 vibrator, 320 CPU, 330 operation unit, 340 ROM, 350 RAM, 360 communication unit, 370 display unit, 400 moving body , 410 Oscillator, 420, 430, 440 Controller, 450 battery, 460 Backup battery

Claims (8)

振動子に電気的に接続されて前記振動子を発振させる発振用回路と、前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、前記発振用回路および前記出力回路のうち少なくとも一方を制御するためのデータが記憶される記憶部と、を有する発振回路の調整方法であって、
前記記憶部に第1のデータを記憶させる工程と、
前記第1のデータに基づいて前記発振回路が制御されるとともに、前記発振回路を調整する工程と、
前記記憶部から前記第1のデータを消去するとともに、第2のデータを記憶させる工程と、を含む、発振回路の調整方法。
An oscillation circuit that is electrically connected to a vibrator and causes the vibrator to oscillate, an output circuit that receives a signal output from the oscillation circuit and outputs an oscillation signal, the oscillation circuit, and the output circuit A storage unit storing data for controlling at least one of the oscillation circuit,
Storing the first data in the storage unit;
Controlling the oscillation circuit based on the first data and adjusting the oscillation circuit;
And a step of erasing the first data from the storage unit and storing the second data.
前記第1のデータのビット数は前記第2のデータのビット数以下であり、前記第2のデータは、前記記憶部の前記第1のデータが書き込まれていた領域に書き込まれる、請求項1に記載の発振回路の調整方法。   The number of bits of the first data is less than or equal to the number of bits of the second data, and the second data is written in an area of the storage unit where the first data has been written. The adjustment method of the oscillation circuit described in 1. 前記発振回路は、前記発振用回路の特性を調整する第1の特性調整回路を有し、
前記第2のデータは、前記第1の特性調整回路を制御するためのデータである、請求項1又は請求項2に記載の発振回路の調整方法。
The oscillation circuit includes a first characteristic adjustment circuit that adjusts a characteristic of the oscillation circuit,
The oscillation circuit adjustment method according to claim 1, wherein the second data is data for controlling the first characteristic adjustment circuit.
前記発振回路は、感温素子と、前記感温素子から出力される信号に基づいて前記発振用回路の特性を調整する第2の特性調整回路と、を有し、
前記発振回路を調整する工程では、
前記第2の特性調整回路の出力信号を用いて前記発振用回路の特性を調整する、請求項1乃至3のいずれか一項に記載の発振回路の調整方法。
The oscillation circuit includes a temperature sensing element, and a second characteristic adjustment circuit that adjusts characteristics of the oscillation circuit based on a signal output from the temperature sensing element,
In the step of adjusting the oscillation circuit,
4. The method of adjusting an oscillation circuit according to claim 1, wherein the characteristic of the oscillation circuit is adjusted using an output signal of the second characteristic adjustment circuit. 5.
前記第2の特性調整回路は、温度補償回路である、請求項4に記載の発振回路の調整方法。   The oscillation circuit adjustment method according to claim 4, wherein the second characteristic adjustment circuit is a temperature compensation circuit. 振動子に電気的に接続されて前記振動子を発振させる発振用回路と、
前記発振用回路から出力される信号が入力されて発振信号を出力する出力回路と、
前記発振用回路および前記出力回路のうち少なくとも一方を制御するためのデータが記憶される記憶部と、を含み、
前記記憶部の所定領域と第1の回路ブロックとが電気的に接続され、
前記記憶部の前記所定領域と第2の回路ブロックとが電気的に接続されている、発振回路。
An oscillation circuit that is electrically connected to a vibrator and oscillates the vibrator;
An output circuit that receives the signal output from the oscillation circuit and outputs an oscillation signal;
A storage unit for storing data for controlling at least one of the oscillation circuit and the output circuit,
The predetermined area of the storage unit and the first circuit block are electrically connected,
An oscillation circuit in which the predetermined area of the storage unit and the second circuit block are electrically connected.
請求項6に記載の発振回路を備えた、電子機器。   An electronic device comprising the oscillation circuit according to claim 6. 請求項6に記載の発振回路を備えた、移動体。   A moving body comprising the oscillation circuit according to claim 6.
JP2015029613A 2015-02-18 2015-02-18 Adjustment method of oscillation circuit, oscillation circuit, electronic apparatus and mobile Pending JP2016152540A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015029613A JP2016152540A (en) 2015-02-18 2015-02-18 Adjustment method of oscillation circuit, oscillation circuit, electronic apparatus and mobile

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015029613A JP2016152540A (en) 2015-02-18 2015-02-18 Adjustment method of oscillation circuit, oscillation circuit, electronic apparatus and mobile

Publications (1)

Publication Number Publication Date
JP2016152540A true JP2016152540A (en) 2016-08-22

Family

ID=56696865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015029613A Pending JP2016152540A (en) 2015-02-18 2015-02-18 Adjustment method of oscillation circuit, oscillation circuit, electronic apparatus and mobile

Country Status (1)

Country Link
JP (1) JP2016152540A (en)

Similar Documents

Publication Publication Date Title
JP6536780B2 (en) Semiconductor circuit device, oscillator, electronic device and moving body
JP6540943B2 (en) Semiconductor circuit device, oscillator, electronic device and moving body
JP6350793B2 (en) OSCILLATOR CIRCUIT, OSCILLATOR, ELECTRONIC DEVICE, MOBILE BODY, AND OSCILLATOR MANUFACTURING METHOD
CN106026917B (en) Oscillator, electronic apparatus, and moving object
US9306580B2 (en) Oscillation circuit, oscillator, electronic device, mobile object, and oscillator manufacturing method
US9621106B2 (en) Oscillation circuit, oscillator, electronic apparatus and moving object
US10075171B2 (en) Oscillator, electronic apparatus, and moving object
US9660581B2 (en) Oscillation circuit, electronic apparatus, moving object, and method of adjusting oscillation circuit
JP2016178605A (en) Method of manufacturing oscillator
US10897227B2 (en) Oscillation circuit, oscillator, electronic device, and vehicle
JP6569258B2 (en) Oscillator, electronic device and moving object
JP2016152540A (en) Adjustment method of oscillation circuit, oscillation circuit, electronic apparatus and mobile
US11012031B2 (en) Oscillator, electronic device, and vehicle
JP6891929B2 (en) Temperature-compensated crystal oscillators, electronics and mobiles
JP6540942B2 (en) Oscillator circuit, oscillator, electronic device and moving body
JP2016187155A (en) Method of manufacturing oscillator