JP2016131006A - 計算機システム - Google Patents
計算機システム Download PDFInfo
- Publication number
- JP2016131006A JP2016131006A JP2015114686A JP2015114686A JP2016131006A JP 2016131006 A JP2016131006 A JP 2016131006A JP 2015114686 A JP2015114686 A JP 2015114686A JP 2015114686 A JP2015114686 A JP 2015114686A JP 2016131006 A JP2016131006 A JP 2016131006A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- storage unit
- data
- secondary storage
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/657—Virtual address space management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Human Computer Interaction (AREA)
- Memory System (AREA)
Abstract
【課題】メモリの書き込み回数の増加を抑制することができ、寿命を延ばすことが可能な計算機システムを提供する。
【解決手段】制御部11は、一次記憶部13と一次記憶部よりデータ転送レートが低い二次記憶部14との間で、単位データの転送を制御する。単位データは、二次記憶部に単位データを保持するかどうかを示す指示部を有している。制御部11は、二次記憶部から一次記憶部に単位データを転送し、単位データを二次記憶部に保持する場合、単位データに対応する指示部に第1の状態をセットし、一次記憶部から二次記憶部に単位データを転送する場合、指示部に第1の状態がセットされている単位データを二次記憶部に書き込む。
【選択図】図1
Description
図1は、第1の実施形態に係り、例えば仮想記憶部を有する計算機システムを概略的に示している。
上記第1の実施形態によれば、各ページに対応してフラグを設け、ページインにおいて、二次記憶部14に書き込む必要があるページは、対応するフラグがセットされ、書き込む必要がないページは、対応するフラグがセットされない。さらに、ページインの後、ページのデータが書き換えられた場合、そのページに対応するフラグがセットされる。この後、ページアウトの際にフラグの状態が判断され、フラグがセットされているページのみ、二次記憶部14にページのデータを書き込んでいる。このため、二次記憶部14が、例えばMRAMやReRAMなどの破壊読出しメモリにより構成されている場合において、書き込む必要があるページのみを書き込んでいる。したがって、二次記憶部14に対する書き込み回数を削減することが可能であり、二次記憶部14の書き込み回数に制約がある場合においても、書き込み回数の増加を抑制することができ、破壊読出しメモリの寿命を延ばすことが可能である。
第1の実施形態は、仮想記憶装置を有する計算機システムにおいて、二次記憶部14から一次記憶部13にデータを転送するページインの際、フラグを必要に応じてセットし、ページアウトの際、フラグがセットされているページのみを二次記憶部14に書き込んだ。第1の実施形態の技術思想を、キャッシュメモリを有する計算機システムに適用することが可能である。
上記第2の実施形態によれば、各ラインに対応してフラグを設け、ラインインにおいて、二次記憶部14に書き込む必要があるラインは、対応するフラグがセットされ、書き込む必要がないラインは、対応するフラグがセットされない。さらに、ラインインの後、ラインのデータが書き換えられた場合、そのラインに対応するフラグがセットされる。この後、ラインアウトの際にフラグの状態が判断され、フラグがセットされているラインのみ、二次記憶部14にラインのデータを書き込んでいる。このため、二次記憶部14が、例えばMRAMやReRAMなどの破壊読出しメモリにより構成されている場合において、書き込む必要があるラインのみを書き込んでいる。したがって、二次記憶部14に対する書き込み回数を削減することが可能であり、二次記憶部14の書き込み回数に制約がある場合においても、書き込み回数の増加を抑制することができ、破壊読出しメモリの寿命を延ばすことが可能である。
上記第1、第2の実施形態は、例えばパーソナルコンピュータに適用される計算機システムを想定している。しかし、これに限定されるものではなく、第1、第2の実施形態を例えば、企業で運用されるデータセンターやクラウドコンピューティングシステムにおけるサーバのようなホスト装置に適用することも可能である。
Claims (6)
- 一次記憶部と、
前記一次記憶部よりデータ転送レートが低い二次記憶部と、
前記一次記憶部と前記二次記憶部との間で、単位データの転送を制御する制御部と、
を具備し、
前記単位データは、前記二次記憶部に前記単位データを保持するかどうかを示す指示部を有し、
前記制御部は、前記二次記憶部から前記一次記憶部に前記単位データを転送し、前記単位データを前記二次記憶部に保持する場合、前記単位データに対応する前記指示部に第1の状態をセットし、前記一次記憶部から前記二次記憶部に単位データを転送する場合、前記指示部に前記第1の状態がセットされている前記単位データを前記二次記憶部に書き込むことを特徴とする計算機システム。 - 前記二次記憶部は、保持されたデータが読み出されると保持された前記データが破壊されるメモリにより構成されていることを特徴とする請求項1記載の計算機システム。
- 前記制御部は、前記単位データを前記二次記憶部に保持しない場合、前記単位データに対応する前記指示部を前記第1の状態にセットしないことを特徴とする請求項2記載の計算機システム。
- 前記制御部は、前記二次記憶部から前記一次記憶部に前記単位データを転送した後、前記単位データが書き換えられた場合、前記単位データに対応する前記指示部を前記第1の状態にセットすることを特徴とする請求項3記載の計算機システム。
- 前記制御部は、仮想記憶空間と仮想アドレスを管理し、前記一次記憶部と前記二次記憶部との間の前記単位データの移動を管理する第1の管理部を具備することを特徴とする請求項4記載の計算機システム。
- 前記制御部は、データの書き込み要求に基づき前記単位データを前記一次記憶部に書き込み、読み出し要求に対応するデータが前記一次記憶部にない場合、前記二次記憶部から前記読み出し要求に対応するデータを読み出す第2の管理部を具備することを特徴とする請求項4記載の計算機システム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562103139P | 2015-01-14 | 2015-01-14 | |
US62/103,139 | 2015-01-14 | ||
US14/722,606 US9785552B2 (en) | 2015-01-14 | 2015-05-27 | Computer system including virtual memory or cache |
US14/722,606 | 2015-05-27 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071347A Division JP6746747B2 (ja) | 2015-01-14 | 2019-04-03 | 記憶システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016131006A true JP2016131006A (ja) | 2016-07-21 |
Family
ID=56367606
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015114686A Pending JP2016131006A (ja) | 2015-01-14 | 2015-06-05 | 計算機システム |
JP2019071347A Active JP6746747B2 (ja) | 2015-01-14 | 2019-04-03 | 記憶システム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071347A Active JP6746747B2 (ja) | 2015-01-14 | 2019-04-03 | 記憶システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9785552B2 (ja) |
JP (2) | JP2016131006A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10800200B2 (en) | 2015-01-27 | 2020-10-13 | Information Planning And Management Service Inc. | Array of printed information sheets for a business establishment |
JP6517549B2 (ja) * | 2015-03-13 | 2019-05-22 | 東芝メモリ株式会社 | メモリコントローラ、記憶装置、データ転送システム、データ転送方法、及びデータ転送プログラム |
US10698628B2 (en) * | 2015-06-09 | 2020-06-30 | Ultrata, Llc | Infinite memory fabric hardware implementation with memory |
JP2021140842A (ja) | 2020-03-04 | 2021-09-16 | キオクシア株式会社 | メモリ回路、情報処理回路、及び情報処理装置 |
JP7239057B2 (ja) * | 2020-03-19 | 2023-03-14 | 株式会社島津製作所 | ワイヤロープ検査装置およびワイヤロープ検査システム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013065150A (ja) * | 2011-09-16 | 2013-04-11 | Toshiba Corp | キャッシュメモリ装置、プロセッサ、および情報処理装置 |
JP2013250962A (ja) * | 2012-05-01 | 2013-12-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7275135B2 (en) * | 2001-08-31 | 2007-09-25 | Intel Corporation | Hardware updated metadata for non-volatile mass storage cache |
US7577795B2 (en) * | 2006-01-25 | 2009-08-18 | International Business Machines Corporation | Disowning cache entries on aging out of the entry |
US8560761B2 (en) | 2008-03-31 | 2013-10-15 | Spansion Llc | Memory resource management for a flash aware kernel |
WO2010055937A1 (ja) | 2008-11-17 | 2010-05-20 | 日本電気株式会社 | 計算機システム、データ保存方法およびプログラム |
JP5404798B2 (ja) | 2009-09-21 | 2014-02-05 | 株式会社東芝 | 仮想記憶管理装置及び記憶管理装置 |
US8489799B2 (en) * | 2009-12-13 | 2013-07-16 | International Business Machines Corporation | Efficient loading of data into memory of a computing system |
US9298617B2 (en) * | 2013-04-16 | 2016-03-29 | International Business Machines Corporation | Parallel destaging with replicated cache pinning |
-
2015
- 2015-05-27 US US14/722,606 patent/US9785552B2/en active Active
- 2015-06-05 JP JP2015114686A patent/JP2016131006A/ja active Pending
-
2019
- 2019-04-03 JP JP2019071347A patent/JP6746747B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013065150A (ja) * | 2011-09-16 | 2013-04-11 | Toshiba Corp | キャッシュメモリ装置、プロセッサ、および情報処理装置 |
JP2013250962A (ja) * | 2012-05-01 | 2013-12-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019133703A (ja) | 2019-08-08 |
JP6746747B2 (ja) | 2020-08-26 |
US20160202907A1 (en) | 2016-07-14 |
US9785552B2 (en) | 2017-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6746747B2 (ja) | 記憶システム | |
US9910602B2 (en) | Device and memory system for storing and recovering page table data upon power loss | |
EP2778933A1 (en) | System, method and computer-readable medium for managing a cache store to achieve improved cache ramp-up across system reboots | |
JP2009276853A (ja) | フラッシュメモリ装置 | |
US20190188130A1 (en) | Data Storage Device and Non-Volatile Memory Control Method | |
JP2019020788A (ja) | メモリシステムおよび制御方法 | |
US20190324859A1 (en) | Method and Apparatus for Restoring Data after Power Failure for An Open-Channel Solid State Drive | |
JP2017138852A (ja) | 情報処理装置、記憶装置およびプログラム | |
US10430346B2 (en) | DDR storage adapter | |
JP2018073040A (ja) | メモリシステム | |
CN106062724B (zh) | 管理存储器模块上的数据的方法、存储器模块及存储介质 | |
US10268592B2 (en) | System, method and computer-readable medium for dynamically mapping a non-volatile memory store | |
US20160266793A1 (en) | Memory system | |
US20140115255A1 (en) | Storage system and method for controlling storage system | |
TW201935247A (zh) | 目錄資料的管理方法與記憶體裝置 | |
JP6689325B2 (ja) | メモリ装置の制御方法 | |
JP6595654B2 (ja) | 情報処理装置 | |
JP5795418B2 (ja) | キャッシュ装置、及び記憶システム | |
JP5627754B2 (ja) | 仮想記憶管理装置及び記憶管理装置 | |
JP7118827B2 (ja) | 情報処理装置、メモリ制御方法およびプログラム | |
JP2013109404A (ja) | 情報処理装置 | |
KR101974731B1 (ko) | 플래시 스토리지 장치 및 플래시 스토리지 장치에 데이터를 기록하는 방법 | |
Koutoupis | Advanced hard drive caching techniques | |
JP2018005371A (ja) | 情報処理システム、情報処理方法、記憶制御装置、記憶制御方法および記憶制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170531 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180726 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190312 |