JP2016129185A - Electronic apparatus, printing apparatus, and control method of electronic apparatus - Google Patents

Electronic apparatus, printing apparatus, and control method of electronic apparatus Download PDF

Info

Publication number
JP2016129185A
JP2016129185A JP2015003216A JP2015003216A JP2016129185A JP 2016129185 A JP2016129185 A JP 2016129185A JP 2015003216 A JP2015003216 A JP 2015003216A JP 2015003216 A JP2015003216 A JP 2015003216A JP 2016129185 A JP2016129185 A JP 2016129185A
Authority
JP
Japan
Prior art keywords
cpu
control
led
open drain
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015003216A
Other languages
Japanese (ja)
Inventor
眞也 岡崎
Masaya Okazaki
眞也 岡崎
信一 吉江
Shinichi Yoshie
信一 吉江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015003216A priority Critical patent/JP2016129185A/en
Publication of JP2016129185A publication Critical patent/JP2016129185A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To prevent a malfunction of a device to be controlled with a simple configuration.SOLUTION: The electronic apparatus includes: an nMOS 113 for controlling lighting of an LED 50, which is a device; and a CPU 120 for supplying a control voltage for controlling the nMOS 113. An open drain port 123 and an input and output port 122 of the CPU 120 are connected to a gate terminal of the nMOS 113. Depending on an output state of the open drain port 123, supply of a control voltage to the gate terminal is controlled.SELECTED DRAWING: Figure 2

Description

本発明は、電子機器、印刷装置、及び、電子機器の制御方法に関する。   The present invention relates to an electronic device, a printing apparatus, and an electronic device control method.

従来、LEDを点灯させる駆動電圧と、LEDを制御するCPUの動作電圧とが異なる場合、トランジスターを2段階の構成にすることで、LEDの駆動電圧がCPUに印加されないようにする技術が知られている(例えば、特許文献1参照)。特許文献1のLED駆動回路は、LEDの通電電流を制御する第1スイッチング素子と、接地端子との間に、抵抗と第2スイッチング素子とを直列接続した抵抗器を複数並列に接続した構成を備える。複数の第2スイッチング素子のそれぞれを個別にオン、オフ設定することで、LEDに流れる通電電流の微調整を行う。   2. Description of the Related Art Conventionally, when a driving voltage for turning on an LED is different from an operating voltage of a CPU that controls the LED, a technique for preventing the LED driving voltage from being applied to the CPU by using a two-stage transistor is known. (For example, refer to Patent Document 1). The LED drive circuit of Patent Document 1 has a configuration in which a plurality of resistors, in which a resistor and a second switching element are connected in series, are connected in parallel between a first switching element that controls an LED energization current and a ground terminal. Prepare. Each of the plurality of second switching elements is individually turned on and off to finely adjust the energization current flowing through the LED.

特開2008−192730号公報JP 2008-192730 A

ところで、電子機器においては、CPUがリセットされた際のLED等の誤動作(誤点灯)を防止したという要求がある。例えば、LEDを点灯させる駆動電圧が低下する前に、CPUのリセットのためにCPUの出力状態を変化させてしまうと、LEDが誤点灯してしまう場合がある。
本発明は、上記事情に鑑みてなされたものであり、簡易な構成で、制御対象のデバイスの誤動作、特に、LEDの誤点灯を防止する電子機器、印刷装置、及び、電子機器の制御方法を提供することを目的とする。
By the way, in an electronic device, there exists a request | requirement that the malfunctioning (error lighting) of LED etc. when CPU was reset was prevented. For example, if the output state of the CPU is changed for resetting the CPU before the drive voltage for lighting the LED is lowered, the LED may be erroneously lit.
The present invention has been made in view of the above circumstances, and provides an electronic device, a printing apparatus, and an electronic device control method for preventing malfunction of a device to be controlled, in particular, erroneous lighting of an LED, with a simple configuration. The purpose is to provide.

上記目的を達成するために、本発明の電子機器は、デバイスを制御するスイッチと、前記スイッチを制御する制御電圧を供給するCPUと、を備え、前記CPUのオープンドレインポートと入出力ポートは、前記スイッチの制御端子に接続され、前記オープンドレインポートの出力状態により、前記制御端子への前記制御電圧の供給が制御されることを特徴とする。
本発明によれば、簡易な構成で、制御対象のデバイスの誤動作を防止することができる。
In order to achieve the above object, an electronic apparatus according to the present invention includes a switch that controls a device, and a CPU that supplies a control voltage for controlling the switch. The open drain port and the input / output port of the CPU include: The control voltage is connected to the control terminal of the switch, and the supply of the control voltage to the control terminal is controlled by the output state of the open drain port.
According to the present invention, malfunction of a device to be controlled can be prevented with a simple configuration.

また、本発明は、上記電子機器において、前記CPUは、前記オープンドレインポートの出力状態により、前記制御端子に供給される前記制御電圧をPWM制御することを特徴とする。
本発明によれば、オープンドレインポートにより制御端子に供給される制御電圧をPWM制御することができる。従って、LEDを調光制御することができる。
According to the present invention, in the electronic device, the CPU performs PWM control on the control voltage supplied to the control terminal according to an output state of the open drain port.
According to the present invention, the control voltage supplied to the control terminal by the open drain port can be PWM-controlled. Therefore, dimming control of the LED can be performed.

また、本発明は、上記電子機器において、前記デバイスは、駆動電流により点灯するLEDであり、前記LEDに前記駆動電流を供給する電源部を備え、前記CPUは、前記電源部が前記LEDに供給する電圧よりも低電圧の前記制御電圧を供給することを特徴とする。
本発明によれば、LEDの順方向電圧がCPUの動作電圧よりも高い場合であっても、CPUによりLEDを点灯制御することができる。
According to the present invention, in the electronic device, the device is an LED that is lit by a drive current, and includes a power supply unit that supplies the drive current to the LED, and the CPU supplies the LED to the LED. The control voltage having a voltage lower than the voltage to be supplied is supplied.
According to the present invention, even if the forward voltage of the LED is higher than the operating voltage of the CPU, the LED can be controlled to be turned on by the CPU.

また、本発明は、上記電子機器において、前記CPUは、前記入出力ポートの出力をローレベル又はハイ・インピーダンスに制御し、前記オープンドレインポートをハイ・インピーダンスに制御することで、前記LEDを消灯させることを特徴とする。
本発明によれば、LEDの誤点灯を防止することができる。
According to the present invention, in the electronic device, the CPU turns off the LED by controlling the output of the input / output port to low level or high impedance and controlling the open drain port to high impedance. It is characterized by making it.
According to the present invention, erroneous lighting of LEDs can be prevented.

また、本発明は、上記電子機器において、前記スイッチは、前記制御端子としてのゲート端子が、前記CPUの前記オープンドレインポートと、前記入出力ポートとに接続され、ドレイン端子が、前記電源部に接続され、ソース端子が接地され、前記制御端子と前記ソース端子との間を、抵抗を介して接続されたnチャネル型MOSFETであることを特徴とする。
本発明によれば、簡易な構成で、LEDの点灯を制御することができる。
In the electronic device according to the present invention, the switch includes a gate terminal as the control terminal connected to the open drain port of the CPU and the input / output port, and a drain terminal connected to the power supply unit. The n-channel MOSFET is connected, the source terminal is grounded, and the control terminal and the source terminal are connected via a resistor.
According to the present invention, lighting of an LED can be controlled with a simple configuration.

また、本発明の印刷装置は、操作を受け付ける操作部と、LEDを有した表示部と、前記LEDの点灯を制御するスイッチと、前記スイッチの制御電圧を供給するCPUを有した制御部と、を備え、前記CPUのオープンドレインポートと入出力ポートは、前記スイッチの制御端子に接続され、前記オープンドレインポートの出力状態により、前記制御端子への制御電圧の供給が制御されることを特徴とする。
本発明によれば、簡易な構成で、制御対象のLEDの誤動作を防止することができる。
In addition, the printing apparatus of the present invention includes an operation unit that receives an operation, a display unit that includes an LED, a switch that controls lighting of the LED, and a control unit that includes a CPU that supplies a control voltage of the switch, The open drain port and the input / output port of the CPU are connected to the control terminal of the switch, and the supply of the control voltage to the control terminal is controlled by the output state of the open drain port. To do.
According to the present invention, malfunction of an LED to be controlled can be prevented with a simple configuration.

また、本発明は、上記印刷装置において、前記制御部は、前記操作部により電源オフの操作を受け付けた場合に、前記オープンドレインポートと入出力ポートの出力状態を制御して、前記LEDを消灯させることを特徴とする。
本発明によれば、操作部により電源オフの操作を受け付けた後のLEDの誤点灯を防止することができる。
According to the present invention, in the printing apparatus, the control unit controls the output state of the open drain port and the input / output port to turn off the LED when the operation unit receives a power-off operation. It is characterized by making it.
According to the present invention, it is possible to prevent erroneous lighting of the LED after an operation for turning off the power is received by the operation unit.

本発明の電子機器の制御方法は、LEDの点灯を制御するスイッチと、前記スイッチの制御電圧を供給するCPUとを備える電子機器の制御方法であって、前記スイッチの備える制御端子への制御電圧の供給を、前記スイッチの制御端子に接続した前記CPUのオープンドレインポートと入出力ポートの出力状態により制御することを特徴とする。
本発明によれば、簡易な構成で、制御対象のLEDの誤動作を防止することができる。
An electronic device control method according to the present invention is a control method for an electronic device including a switch that controls lighting of an LED and a CPU that supplies a control voltage of the switch, the control voltage being applied to a control terminal included in the switch. Is controlled by the output states of the open drain port and the input / output port of the CPU connected to the control terminal of the switch.
According to the present invention, malfunction of an LED to be controlled can be prevented with a simple configuration.

印刷システムのシステム構成図。1 is a system configuration diagram of a printing system. LEDの点灯を制御する電子機器の構成図。The block diagram of the electronic device which controls lighting of LED. CPUコアの処理手順を示すフローチャート。The flowchart which shows the process sequence of CPU core. 比較例の電子機器の構成を示す図。FIG. 11 illustrates a configuration of an electronic device of a comparative example. 比較例の電子機器のリセット時の5V電源と電圧源との電圧を示す図。The figure which shows the voltage of 5V power supply and voltage source at the time of reset of the electronic device of a comparative example. CPUのリセット時の5V電源と入出力ポートとの電圧を示す図。The figure which shows the voltage of 5V power supply and input-output port at the time of reset of CPU.

以下、図面を参照して本発明の実施形態について説明する。
図1は、印刷システム1のシステム構成図である。
印刷システム1は、印刷装置10と、印刷装置10と通信を行って、印刷装置10に印刷を実行させるホストコンピューター30とを備える。印刷装置10と、ホストコンピューター30とは、イーサネット(Ethernet(登録商標))等のネットワーク20を介して通信可能に接続される。
ホストコンピューター30は、印刷データ作成用のアプリケーションとプリンタードライバーとを搭載する。ホストコンピューター30は、操作者の指示等をトリガーとして印刷装置10に印刷させる画像や文字の情報を生成する。ホストコンピューター30は、生成した画像や文字の情報に基づいて、印刷装置10が解釈可能なコマンド体系の制御データを生成する。ホストコンピューター30は、生成した制御データを、ネットワーク20を介して印刷装置10に送信する。印刷装置10は、ホストコンピューター30から受信した制御データに基づいて印刷用紙に画像を印刷する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a system configuration diagram of the printing system 1.
The printing system 1 includes a printing apparatus 10 and a host computer 30 that communicates with the printing apparatus 10 and causes the printing apparatus 10 to execute printing. The printing apparatus 10 and the host computer 30 are communicably connected via a network 20 such as Ethernet (registered trademark).
The host computer 30 includes an application for creating print data and a printer driver. The host computer 30 generates image and character information to be printed by the printing apparatus 10 using an operator instruction or the like as a trigger. The host computer 30 generates control data of a command system that can be interpreted by the printing apparatus 10 based on the generated image and character information. The host computer 30 transmits the generated control data to the printing apparatus 10 via the network 20. The printing apparatus 10 prints an image on printing paper based on control data received from the host computer 30.

印刷装置10は、制御部11、不揮発性メモリー12、バッファメモリー13、表示部14、操作部15、通信部16、印刷部17を備える。   The printing apparatus 10 includes a control unit 11, a nonvolatile memory 12, a buffer memory 13, a display unit 14, an operation unit 15, a communication unit 16, and a printing unit 17.

制御部11は、印刷エンジンとして印刷動作を制御するとともに、印刷装置10の各部を中枢的に制御する。不揮発性メモリー12は、制御部11により実行されるプログラムや各種データ等を記憶する。バッファメモリー13は、ホストコンピューター30から受信したデータを一時的に記憶する。   The control unit 11 controls the printing operation as a print engine and centrally controls each unit of the printing apparatus 10. The nonvolatile memory 12 stores programs executed by the control unit 11 and various data. The buffer memory 13 temporarily stores data received from the host computer 30.

表示部14は、印刷対象の画像や、メニュー画面が表示される表示パネルを備える。また、表示部14は、複数のLEDインジケーター(以下、LEDという)50(図2参照)を備え、制御部11の制御の下、LED50を点灯、消灯、又は点滅させて、印刷装置10の動作状態や、エラーの発生の有無、その他の情報を報知する。
操作部15は、印刷装置10の電源を操作するための電源スイッチや、表示部14に表示されたメニュー画面上で所望の選択項目を選択操作する選択スイッチ等を備える。操作者は、表示部14の表示を確認しつつ操作部15を操作することで、メニュー画面から印刷設定画面を開いて、印刷媒体の種類、印刷媒体のサイズ、印刷品質等の各種の印刷条件を設定することができる。
The display unit 14 includes a display panel on which an image to be printed and a menu screen are displayed. Further, the display unit 14 includes a plurality of LED indicators (hereinafter referred to as LEDs) 50 (see FIG. 2). Under the control of the control unit 11, the LED 50 is turned on, turned off, or blinked to operate the printing apparatus 10. The status, the presence / absence of an error, and other information are reported.
The operation unit 15 includes a power switch for operating the power supply of the printing apparatus 10 and a selection switch for selecting and operating a desired selection item on the menu screen displayed on the display unit 14. The operator operates the operation unit 15 while confirming the display on the display unit 14 to open the print setting screen from the menu screen, and various printing conditions such as the type of the print medium, the size of the print medium, and the print quality. Can be set.

通信部16は、ネットワーク20を介して接続されたホストコンピューター30との間でデータ通信を行って、ホストコンピューター30から制御データを受信する。印刷部17は、制御部11の制御に基づいて、印刷用紙に印刷を行うためのハードウェアを備える。   The communication unit 16 performs data communication with the host computer 30 connected via the network 20 and receives control data from the host computer 30. The printing unit 17 includes hardware for printing on printing paper based on the control of the control unit 11.

図2は、LED50の点灯を制御する電子機器100の構成図である。
電子機器100は、制御対象のデバイスとしてのLED50を駆動する駆動部110と、駆動部110を制御してLED50の点灯を制御するCPU120とを備える。CPU120は、制御部11に搭載され、印刷装置10を制御するCPUである。駆動部110は、LED50とともに表示部14に搭載されてもよいが、本実施形態では、制御部11に搭載され、CPU120ともに電子機器100を構成する。
FIG. 2 is a configuration diagram of the electronic device 100 that controls the lighting of the LED 50.
The electronic device 100 includes a driving unit 110 that drives the LED 50 as a device to be controlled, and a CPU 120 that controls the lighting of the LED 50 by controlling the driving unit 110. The CPU 120 is a CPU that is mounted on the control unit 11 and controls the printing apparatus 10. The drive unit 110 may be mounted on the display unit 14 together with the LED 50, but in the present embodiment, the drive unit 110 is mounted on the control unit 11 and constitutes the electronic device 100 together with the CPU 120.

駆動部110は、5V電源111と、pチャネル型MOSFET(以下、pMOSと表記する)112と、抵抗R1と、抵抗R2と、nチャネル型MOSFET(以下、nMOSと表記する)113と、抵抗R3と、抵抗R4とを備える。   The drive unit 110 includes a 5V power supply 111, a p-channel MOSFET (hereinafter referred to as pMOS) 112, a resistor R1, a resistor R2, an n-channel MOSFET (hereinafter referred to as nMOS) 113, and a resistor R3. And a resistor R4.

本実施形態は、LED50点灯させる電源として5V(第1電圧)の電圧を供給する5V電源111を使用する。このため、LED50に、青色発光ダイオード等の順方向電圧(VF)が高いLEDであっても使用できる。5V電源111は、操作部15の電源スイッチにより、オン/オフされる。   In the present embodiment, a 5V power supply 111 that supplies a voltage of 5V (first voltage) is used as a power supply for turning on the LED 50. For this reason, even if LED50 is LED with high forward voltage (VF), such as a blue light emitting diode, it can be used. The 5V power supply 111 is turned on / off by a power switch of the operation unit 15.

LED50のアノード端子は、抵抗R1に接続され、カソード端子は接地される。
pMOS112のソース端子は、5V電源111に接続され、ドレイン端子は、抵抗R1に接続される。pMOS112のゲート端子は、抵抗R2を介して5V電源111に接続される。
The anode terminal of the LED 50 is connected to the resistor R1, and the cathode terminal is grounded.
The source terminal of the pMOS 112 is connected to the 5V power source 111, and the drain terminal is connected to the resistor R1. The gate terminal of the pMOS 112 is connected to the 5V power source 111 via the resistor R2.

nMOS113のドレイン端子は、抵抗R2を介して5V電源111に接続され、ソース端子は、接地される。nMOS113のゲート端子は、CPU120のオープンドレインポート123に接続される。また、nMOS113のゲート端子とソース端子は、抵抗R4を介して接続される。   The drain terminal of the nMOS 113 is connected to the 5V power source 111 via the resistor R2, and the source terminal is grounded. The gate terminal of the nMOS 113 is connected to the open drain port 123 of the CPU 120. The gate terminal and the source terminal of the nMOS 113 are connected via a resistor R4.

抵抗R3は、抵抗R4に直列に接続され、抵抗R4と共に分圧回路115を構成する。
抵抗R3の一方の端部は、CPU120の入出力ポート122に接続され、他方の端部は、nMOS113のゲート端子に接続される。抵抗R4は、nMOS113のゲート端子とnMOS113のソース端子に接続される。
The resistor R3 is connected in series to the resistor R4, and constitutes the voltage dividing circuit 115 together with the resistor R4.
One end of the resistor R3 is connected to the input / output port 122 of the CPU 120, and the other end is connected to the gate terminal of the nMOS 113. The resistor R4 is connected to the gate terminal of the nMOS 113 and the source terminal of the nMOS 113.

CPU120は、CPUコア121と、入出力ポート122と、オープンドレインポート123とを備える。
CPUコア121は、論理回路やキャッシュメモリーなどが実装され、演算処理を行って、印刷装置10を制御する。
入出力ポート122は、一般的なCMOS構造の入出力ポートである。入出力ポート122は、電圧の出力状態としてH(High)レベル、L(Low)レベル、ハイ・インピーダンス(Z)の3つの状態を取る。
オープンドレインポート123は、シンク(Sink)と、ハイ・インピーダンス(Z)との2つの状態を取る。オープンドレインポート123がシンクの状態になると、オープンドレインポート123の有するプルダウン抵抗(不図示)にシンク電流が流れる。
The CPU 120 includes a CPU core 121, an input / output port 122, and an open drain port 123.
The CPU core 121 is mounted with a logic circuit, a cache memory, and the like, performs arithmetic processing, and controls the printing apparatus 10.
The input / output port 122 is a general CMOS structure input / output port. The input / output port 122 takes three states of H (High) level, L (Low) level, and high impedance (Z) as voltage output states.
The open drain port 123 takes two states, a sink (Sink) and a high impedance (Z). When the open drain port 123 is in a sink state, a sink current flows through a pull-down resistor (not shown) included in the open drain port 123.

CPU120は、nMOS113を制御する制御電圧(3.3V)を入出力ポート122から出力する。入出力ポート122の出力状態がHレベルになると、入出力ポート122の出力電圧が3.3Vとなる。入出力ポート122から供給されるnMOS113の制御電圧(3.3V)は、5V電源111よりも低電圧である。
また、CPU120のオープンドレインポート123は、nMOS113の制御端子であるゲート端子に接続される。CPUコア121は、オープンドレインポート123の出力状態を制御することで、入出力ポート122の出力する制御電圧の、nMOS113のゲート端子への印加を制御する。
The CPU 120 outputs a control voltage (3.3 V) for controlling the nMOS 113 from the input / output port 122. When the output state of the input / output port 122 becomes H level, the output voltage of the input / output port 122 becomes 3.3V. The control voltage (3.3V) of the nMOS 113 supplied from the input / output port 122 is lower than that of the 5V power supply 111.
Further, the open drain port 123 of the CPU 120 is connected to a gate terminal which is a control terminal of the nMOS 113. The CPU core 121 controls application of the control voltage output from the input / output port 122 to the gate terminal of the nMOS 113 by controlling the output state of the open drain port 123.

図3は、CPUコア121の処理手順を示すフローチャートである。
CPUコア121は、LED50を点灯させる場合(ステップS1/YES)、入出力ポート122の出力状態をHレベルとし、オープンドレインポート123を、ハイ・インピーダンスに設定する(ステップS2)。
入出力ポート122の出力状態がHレベルで、オープンドレインポート123がハイ・インピーダンスの状態であると、nMOS113のゲート端子に、制御電圧を分圧回路115で分圧した電圧が印加される。これにより、nMOS113のソース端子に対するゲート端子の電圧であるゲート・ソース間電圧がしきい値電圧よりも大きくなり、nMOS113がオンする。nMOS113がオンすることで、pMOS112のゲート端子に対するソース端子の電圧であるソース・ゲート間電圧がしきい値電圧よりも大きくなり、pMOS112もオンする。pMOS112がオンすることで、5V電源111から抵抗R1を介してLED50に駆動電流が流れ、LED50が点灯する。
FIG. 3 is a flowchart showing the processing procedure of the CPU core 121.
When turning on the LED 50 (step S1 / YES), the CPU core 121 sets the output state of the input / output port 122 to the H level, and sets the open drain port 123 to high impedance (step S2).
When the output state of the input / output port 122 is H level and the open drain port 123 is in a high impedance state, a voltage obtained by dividing the control voltage by the voltage dividing circuit 115 is applied to the gate terminal of the nMOS 113. As a result, the gate-source voltage, which is the voltage of the gate terminal with respect to the source terminal of the nMOS 113, becomes larger than the threshold voltage, and the nMOS 113 is turned on. When the nMOS 113 is turned on, the source-gate voltage that is the voltage of the source terminal with respect to the gate terminal of the pMOS 112 becomes larger than the threshold voltage, and the pMOS 112 is also turned on. When the pMOS 112 is turned on, a drive current flows from the 5V power supply 111 to the LED 50 via the resistor R1, and the LED 50 is lit.

CPUコア121は、LED50の点灯ではなく(ステップS1/NO)、消灯させる場合(ステップS3/YES)、入出力ポート122の出力状態をHレベルとし、オープンドレインポートをシンク(sink)状態に設定する(ステップS4)。
入出力ポート122の出力状態がHレベルで、オープンドレインポート123がシンク状態であると、オープンドレインポート123にシンク電流が流れ、nMOS113のゲート・ソース間電圧がしきい値よりも小さくなり、nMOS113がオフする。nMOS113がオフすることで、pMOS112もオフし、LED50が消灯する。
The CPU core 121 sets the output state of the input / output port 122 to the H level and sets the open drain port to the sink state when the LED 50 is not turned on (step S1 / NO) but is turned off (step S3 / YES). (Step S4).
When the output state of the input / output port 122 is at the H level and the open drain port 123 is in the sink state, a sink current flows through the open drain port 123, the gate-source voltage of the nMOS 113 becomes smaller than the threshold value, and the nMOS 113 Turns off. When the nMOS 113 is turned off, the pMOS 112 is also turned off and the LED 50 is turned off.

また、CPU120のオープンドレインポート123がPWM制御に対応可能なポートである場合、オープンドレインポート123によるPWM制御により、LED50の調光制御を行うことができる。この場合、CPUコア121は、入出力ポート122の出力状態をHレベルに維持したまま、制御パルスに応じてオープンドレインポート123の状態をハイ・インピーダンス又はシンクに切り替える。制御パルスとは、LED50をPWM制御するパルスである。例えば、LED50を100%点灯させる場合、制御パルスのオンデューティが100%となり、LED50を50%で点灯させる場合には、制御パルスのオンデューティが50%でオフデューティが50%となる。   Further, when the open drain port 123 of the CPU 120 is a port that can support PWM control, the dimming control of the LED 50 can be performed by the PWM control by the open drain port 123. In this case, the CPU core 121 switches the state of the open drain port 123 to high impedance or sink according to the control pulse while maintaining the output state of the input / output port 122 at the H level. The control pulse is a pulse for PWM control of the LED 50. For example, when the LED 50 is turned on at 100%, the on-duty of the control pulse is 100%, and when the LED 50 is turned on at 50%, the on-duty of the control pulse is 50% and the off-duty is 50%.

また、印刷装置10の操作部15に設けられた電源スイッチがオフされた場合、CPUコア121は、CPU120のリセット処理を行い、動作を停止する。CPUコア121は、CPU120のリセット処理を行う場合(ステップS5/YES)、入出力ポート122の出力状態をLレベル又はハイ・インピーダンスとし、オープンドレインポート123をハイ・インピーダンスに設定する(ステップS6)。すなわち、オープンドレインポート123をハイ・インピーダンスとしても、入出力ポート122をLレベル又はハイ・インピーダンスにしておくことで、制御電圧がnMOS113のゲート端子に印加されることがなく、nMOS113、pMOS112がオンすることがない。従って、操作者が、操作部15の電源スイッチをオフした後に、表示部14のLED50が点灯してしまうことがない。
なお、CPUコア121は、初期化処理の際には入出力ポート122及びオープンドレインポート123をハイ・インピーダンスの状態に設定する。これにより、初期化処理の際に、LED50が不要に点灯することがない。
When the power switch provided in the operation unit 15 of the printing apparatus 10 is turned off, the CPU core 121 performs a reset process of the CPU 120 and stops its operation. When performing the reset process of the CPU 120 (step S5 / YES), the CPU core 121 sets the output state of the input / output port 122 to L level or high impedance, and sets the open drain port 123 to high impedance (step S6). . That is, even if the open drain port 123 is set to high impedance, the control voltage is not applied to the gate terminal of the nMOS 113 and the nMOS 113 and pMOS 112 are turned on by setting the input / output port 122 to L level or high impedance. There is nothing to do. Therefore, after the operator turns off the power switch of the operation unit 15, the LED 50 of the display unit 14 is not lit.
The CPU core 121 sets the input / output port 122 and the open drain port 123 to a high impedance state during the initialization process. This prevents the LED 50 from being unnecessarily lit during the initialization process.

図4は、比較例の電子機器の構成を示す。比較例の電子機器は、CPU120に代えて、電圧源130が3.3Vの制御電圧をnMOS113のゲート端子に供給する場合を示す。電圧源130は、操作部15の電源スイッチにより、オン/オフされる。また、図5には、図4に示す比較例の電子機器のリセット時の5V電源111と、電圧源130との電圧変化を示す。操作部15の電源スイッチがオフされると、5V電源111と電圧源130とがオフされ、CPU120に入力されるリセット信号がLレベルに立ち下がり、CPUコア121は、CPU120のリセット処理を行う。電圧源130から3.3Vの制御電圧を供給する構成の場合、操作部15の電源スイッチがオフされ、リセット信号がLベルに立ち下がっても、5V電源111と電圧源130との電圧が低下するには時間がかかる。このため、5V電源111と、電圧源130との電圧が低下する前にオープンドレインポート123をハイ・インピーダンスにすると、nMOS113及びpMOS112がオンしてしまう場合がある。このため、LED50が誤点灯する。   FIG. 4 shows a configuration of an electronic apparatus of a comparative example. The electronic device of the comparative example shows a case where the voltage source 130 supplies a control voltage of 3.3 V to the gate terminal of the nMOS 113 instead of the CPU 120. The voltage source 130 is turned on / off by a power switch of the operation unit 15. FIG. 5 shows voltage changes between the 5 V power supply 111 and the voltage source 130 when the electronic device of the comparative example shown in FIG. 4 is reset. When the power switch of the operation unit 15 is turned off, the 5V power supply 111 and the voltage source 130 are turned off, the reset signal input to the CPU 120 falls to the L level, and the CPU core 121 performs the reset process of the CPU 120. In the case of supplying a 3.3V control voltage from the voltage source 130, the voltage of the 5V power supply 111 and the voltage source 130 decreases even if the power switch of the operation unit 15 is turned off and the reset signal falls to the L level. It takes time to do. For this reason, if the open drain port 123 is set to high impedance before the voltage between the 5V power source 111 and the voltage source 130 is lowered, the nMOS 113 and the pMOS 112 may be turned on. For this reason, the LED 50 is erroneously turned on.

図6は、本実施形態のCPU120のリセット処理時の5V電源111と入出力ポート122の出力電圧とを示す。
本実施形態は、nMOS113のゲート端子に供給される制御電圧を、CPU120の入出力ポート122から供給するため、リセット信号がLレベルに立ち下がると、入出力ポート122の出力もLレベル(又はハイ・インピーダンス)に立ち下がる。従って、5V電源111の電圧が低下する前に、オープンドレインポート123がハイ・インピーダンスになっても、nMOS113のゲート端子に制御電圧が供給されることはない。従って、リセット時のLED50の誤点灯を防止することができる。
また、オープンドレインポート123をシンクにしておけば、誤って入出力ポート122の出力状態がHレベルとなっても、nMOS113がオンすることはないので、LED50の誤点灯を防止することができる。
FIG. 6 shows the 5V power supply 111 and the output voltage of the input / output port 122 during the reset process of the CPU 120 of this embodiment.
In this embodiment, since the control voltage supplied to the gate terminal of the nMOS 113 is supplied from the input / output port 122 of the CPU 120, when the reset signal falls to the L level, the output of the input / output port 122 also becomes the L level (or high level).・ Fall to (impedance). Therefore, even if the open drain port 123 becomes high impedance before the voltage of the 5V power supply 111 drops, the control voltage is not supplied to the gate terminal of the nMOS 113. Therefore, erroneous lighting of the LED 50 at the time of resetting can be prevented.
Further, if the open drain port 123 is used as a sink, even if the output state of the input / output port 122 becomes H level by mistake, the nMOS 113 will not be turned on.

以上説明したように本実施形態の電子機器100は、デバイスとしてのLED50の点灯を制御するnMOS113と、nMOS113を制御する制御電圧を供給するCPU120とを備える。CPU120のオープンドレインポート123と入出力ポート122は、nMOS113のゲート端子に接続され、オープンドレインポート123の出力状態により、ゲート端子への制御電圧の供給が制御される。従って、簡易な構成で、LED50の誤点灯を防止することができる。   As described above, the electronic apparatus 100 according to this embodiment includes the nMOS 113 that controls lighting of the LED 50 as a device and the CPU 120 that supplies a control voltage for controlling the nMOS 113. The open drain port 123 and the input / output port 122 of the CPU 120 are connected to the gate terminal of the nMOS 113, and the supply of the control voltage to the gate terminal is controlled by the output state of the open drain port 123. Therefore, erroneous lighting of the LED 50 can be prevented with a simple configuration.

また、CPU120は、オープンドレインポート123の出力状態により、ゲート端子に供給される制御電圧をPWM制御する。従って、オープンドレインポート123によりゲート端子に供給される制御電圧をPWM制御することができる。このため、LEDを調光制御することができる。   Further, the CPU 120 performs PWM control on the control voltage supplied to the gate terminal according to the output state of the open drain port 123. Accordingly, the control voltage supplied to the gate terminal by the open drain port 123 can be PWM-controlled. For this reason, dimming control of the LED can be performed.

また、駆動部110は、LED50に駆動電流を供給する5V電源111を備える。CPU120は、5V電源111がLED50に供給する電圧よりも低電圧の制御電圧を供給する。従って、LED50の順方向電圧がCPUの動作電圧よりも高い場合であっても、CPU120によりLED50を点灯制御することができる。   The drive unit 110 includes a 5V power supply 111 that supplies a drive current to the LED 50. The CPU 120 supplies a control voltage that is lower than the voltage that the 5V power supply 111 supplies to the LED 50. Therefore, even when the forward voltage of the LED 50 is higher than the operating voltage of the CPU, the CPU 50 can control the lighting of the LED 50.

また、CPU120は、入出力ポート122の出力レベルをローレベル又はハイ・インピーダンスに制御し、オープンドレインポート123をハイ・インピーダンスに制御することで、LED50を消灯させる。従って、LED50の誤点灯を防止することができる。   The CPU 120 controls the output level of the input / output port 122 to low level or high impedance, and controls the open drain port 123 to high impedance, thereby turning off the LED 50. Therefore, erroneous lighting of the LED 50 can be prevented.

また、nMOS113は、ゲート端子が、CPU120のオープンドレインポート123と、入出力ポート122とに接続され、ドレイン端子が、5V電源111に接続され、ソース端子が接地され、ゲート端子とソース端子との間を、抵抗R4を介して接続される。従って、CPU120は、nMOS113を制御してLED50の点灯、消灯させることができる。このため、簡易な構成で、LED50の点灯を制御することができる。   The nMOS 113 has a gate terminal connected to the open drain port 123 and the input / output port 122 of the CPU 120, a drain terminal connected to the 5V power supply 111, a source terminal grounded, and a gate terminal and a source terminal connected to each other. They are connected via a resistor R4. Therefore, the CPU 120 can turn on / off the LED 50 by controlling the nMOS 113. For this reason, lighting of LED50 is controllable with a simple structure.

また、印刷装置10は、操作を受け付ける操作部15と、LED50を備える表示部14と、LED50の点灯を制御するnMOS113と、nMOS113の制御電圧を供給するCPU120を有する制御部11とを備える。CPU120のオープンドレインポート123と入出力ポート122は、nMOS113のゲート端子に接続され、オープンドレインポート123の出力状態により、ゲート端子への制御電圧の供給が制御される。従って、簡易な構成で、制御対象のLEDの誤動作を防止することができる。   The printing apparatus 10 includes an operation unit 15 that receives an operation, a display unit 14 that includes an LED 50, an nMOS 113 that controls lighting of the LED 50, and a control unit 11 that includes a CPU 120 that supplies a control voltage of the nMOS 113. The open drain port 123 and the input / output port 122 of the CPU 120 are connected to the gate terminal of the nMOS 113, and the supply of the control voltage to the gate terminal is controlled by the output state of the open drain port 123. Therefore, it is possible to prevent malfunction of the LED to be controlled with a simple configuration.

上述した実施形態は本発明の好適な実施の形態である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、LED50の点灯制御する場合を例に説明したが、点灯制御する対象は、LEDに限定されるものではない。例えば、EL素子(有機EL素子(Organic Light Emitting Diode)、無機EL素子であってもよい。さらに、点灯制御だけでなく、他の制御対象にも適用可能である。
また、上述した実施形態では、1つのLEDの点灯、消灯を制御する場合を例に説明したが、これに限定されるものではない。例えば、複数のLEDを直列に接続した構成であってもよいし、複数のLEDを直列に接続したLED群を複数並列に接続した構成であってもよい。
また、制御電圧を供給するFET(113)をnチャネル型とし、LED50を駆動するトランジスター(112)をpチャネル型としたが、トランジスターのチャネル形成領域の導電型はこれらに限定するものではない。
The above-described embodiment is a preferred embodiment of the present invention. However, the present invention is not limited to this, and various modifications can be made without departing from the scope of the present invention. For example, in the above-described embodiment, the case where the lighting control of the LED 50 is controlled has been described as an example, but the target of the lighting control is not limited to the LED. For example, it may be an EL element (Organic Light Emitting Diode) or an inorganic EL element. Furthermore, it is applicable not only to lighting control but also to other control objects.
Moreover, although embodiment mentioned above demonstrated as an example the case where lighting of 1 LED was controlled and light extinction, it is not limited to this. For example, a configuration in which a plurality of LEDs are connected in series may be used, or a configuration in which a plurality of LED groups in which a plurality of LEDs are connected in series may be connected in parallel.
Further, the FET (113) that supplies the control voltage is an n-channel type, and the transistor (112) that drives the LED 50 is a p-channel type. However, the conductivity type of the channel formation region of the transistor is not limited thereto.

1…印刷システム、10…印刷装置、11…制御部、12…不揮発性メモリー、13…バッファメモリー、14…表示部、15…操作部、16…通信部、17…印刷部、20…ネットワーク、30…ホストコンピューター、50…LED(デバイス)、100…電子機器、110…駆動部、111…5V電源(電源部)、112…pMOS、113…nMOS(スイッチ)、115…分圧回路、120…CPU、121…CPUコア、122…入出力ポート、123…オープンドレインポート。   DESCRIPTION OF SYMBOLS 1 ... Printing system, 10 ... Printing apparatus, 11 ... Control part, 12 ... Non-volatile memory, 13 ... Buffer memory, 14 ... Display part, 15 ... Operation part, 16 ... Communication part, 17 ... Printing part, 20 ... Network, DESCRIPTION OF SYMBOLS 30 ... Host computer, 50 ... LED (device), 100 ... Electronic device, 110 ... Drive part, 111 ... 5V power supply (power supply part), 112 ... pMOS, 113 ... nMOS (switch), 115 ... Voltage divider circuit, 120 ... CPU, 121 ... CPU core, 122 ... input / output port, 123 ... open drain port.

Claims (8)

デバイスを制御するスイッチと、
前記スイッチを制御する制御電圧を供給するCPUと、を備え、
前記CPUのオープンドレインポートと入出力ポートは、前記スイッチの制御端子に接続され、前記オープンドレインポートの出力状態により、前記制御端子への前記制御電圧の供給が制御されることを特徴とする電子機器。
A switch to control the device;
A CPU for supplying a control voltage for controlling the switch,
An open drain port and an input / output port of the CPU are connected to a control terminal of the switch, and supply of the control voltage to the control terminal is controlled by an output state of the open drain port. machine.
前記CPUは、前記オープンドレインポートの出力状態により、前記制御端子に供給される前記制御電圧をPWM制御することを特徴とする請求項1記載の電子機器。   The electronic device according to claim 1, wherein the CPU performs PWM control on the control voltage supplied to the control terminal according to an output state of the open drain port. 前記デバイスは、駆動電流により点灯するLEDであり、
前記LEDに前記駆動電流を供給する電源部を備え、
前記CPUは、前記電源部が前記LEDに供給する電圧よりも低電圧の前記制御電圧を供給することを特徴とする請求項1又は2記載の電子機器。
The device is an LED that is lit by a drive current,
A power supply unit for supplying the LED with the driving current;
The electronic device according to claim 1, wherein the CPU supplies the control voltage that is lower than a voltage supplied to the LED by the power supply unit.
前記CPUは、前記入出力ポートの出力をローレベル又はハイ・インピーダンスに制御し、前記オープンドレインポートをハイ・インピーダンスに制御することで、前記LEDを消灯させることを特徴とする請求項3記載の電子機器。   4. The CPU according to claim 3, wherein the CPU turns off the LED by controlling the output of the input / output port to a low level or high impedance and controlling the open drain port to high impedance. Electronics. 前記スイッチは、前記制御端子としてのゲート端子が、前記CPUの前記オープンドレインポートと、前記入出力ポートとに接続され、ドレイン端子が、前記電源部に接続され、ソース端子が接地され、前記制御端子と前記ソース端子との間を、抵抗を介して接続されたnチャネル型MOSFETであることを特徴とする請求項3又は4記載の電子機器。   In the switch, a gate terminal as the control terminal is connected to the open drain port and the input / output port of the CPU, a drain terminal is connected to the power supply unit, a source terminal is grounded, and the control 5. The electronic apparatus according to claim 3, wherein the electronic device is an n-channel MOSFET in which a terminal and the source terminal are connected via a resistor. 操作を受け付ける操作部と、
LEDを有した表示部と、
前記LEDの点灯を制御するスイッチと、
前記スイッチの制御電圧を供給するCPUを有した制御部と、を備え、
前記CPUのオープンドレインポートと入出力ポートは、前記スイッチの制御端子に接続され、前記オープンドレインポートの出力状態により、前記制御端子への制御電圧の供給が制御されることを特徴とする印刷装置。
An operation unit for receiving an operation;
A display unit having an LED;
A switch for controlling lighting of the LED;
A control unit having a CPU for supplying a control voltage of the switch,
An open drain port and an input / output port of the CPU are connected to a control terminal of the switch, and supply of a control voltage to the control terminal is controlled by an output state of the open drain port. .
前記制御部は、前記操作部により電源オフの操作を受け付けた場合に、前記オープンドレインポートと入出力ポートの出力状態を制御して、前記LEDを消灯させることを特徴とする請求項6記載の印刷装置。   The said control part controls the output state of the said open drain port and an input / output port, and makes the said LED light-extinguish, when the operation of power-off is received by the said operation part. Printing device. LEDの点灯を制御するスイッチと、前記スイッチの制御電圧を供給するCPUとを備える電子機器の制御方法であって、
前記スイッチの備える制御端子への制御電圧の供給を、前記スイッチの制御端子に接続した前記CPUのオープンドレインポートと入出力ポートの出力状態により制御する、
ことを特徴とする電子機器の制御方法。
An electronic device control method comprising a switch that controls lighting of an LED and a CPU that supplies a control voltage of the switch,
The control voltage supply to the control terminal of the switch is controlled by the output state of the open drain port and the input / output port of the CPU connected to the control terminal of the switch,
A method for controlling an electronic device.
JP2015003216A 2015-01-09 2015-01-09 Electronic apparatus, printing apparatus, and control method of electronic apparatus Pending JP2016129185A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015003216A JP2016129185A (en) 2015-01-09 2015-01-09 Electronic apparatus, printing apparatus, and control method of electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015003216A JP2016129185A (en) 2015-01-09 2015-01-09 Electronic apparatus, printing apparatus, and control method of electronic apparatus

Publications (1)

Publication Number Publication Date
JP2016129185A true JP2016129185A (en) 2016-07-14

Family

ID=56384450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015003216A Pending JP2016129185A (en) 2015-01-09 2015-01-09 Electronic apparatus, printing apparatus, and control method of electronic apparatus

Country Status (1)

Country Link
JP (1) JP2016129185A (en)

Similar Documents

Publication Publication Date Title
US8935544B2 (en) Indicator light control circuit for controlling different indicator lights via GPIO port according to different operating options set into a BIOS IC
JP5301923B2 (en) Load driving device, lighting device, display device
JP2016075836A5 (en)
US9058762B2 (en) Apparatus and method for driving LED display
JP2017131693A5 (en)
US20200314256A1 (en) Information processing device and control method therefor
JP2016062076A5 (en)
KR102609948B1 (en) Display panel driving unit, its driving method, and display device including the same
US11165914B2 (en) Information processing apparatus and control method thereof
KR20180125437A (en) Multiple LED string dimming control
JP2008309834A (en) Semiconductor integrated circuit, power source system interface and electronic equipment
US9390653B2 (en) Pixel circuit with organic light emitting diode
US20160209793A1 (en) Unit checking device, unit, and image forming apparatus
DE102017210142A1 (en) MECHANISM FOR MULTIMODAL DYNAMIC OPERATIONAL FEEDBACK FOR PRESSURE DEVICES
US8471487B2 (en) Light emitting module driving circuit and related method
JP2016129185A (en) Electronic apparatus, printing apparatus, and control method of electronic apparatus
TWI544464B (en) Pixel units and driving circuits
JP2020160120A (en) Image processing device and control method therefor
US9967942B1 (en) Light emitting diode driving system and burning method thereof
JP2016208082A (en) Current driver circuit
US11282445B2 (en) Display device and method for controlling same
US20140210349A1 (en) Light-emitting device and control method of the same
TWI653617B (en) Pixel circuit and driving method
US20150070408A1 (en) Pixel and organic light emitting display device using the same
CN112270909B (en) Pixel driving circuit