JP2016118874A - ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することが可能なハッシュ値を計算する方法、並びに、その為のコンピュータ及びコンピュータ・プログラム - Google Patents

ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することが可能なハッシュ値を計算する方法、並びに、その為のコンピュータ及びコンピュータ・プログラム Download PDF

Info

Publication number
JP2016118874A
JP2016118874A JP2014257340A JP2014257340A JP2016118874A JP 2016118874 A JP2016118874 A JP 2016118874A JP 2014257340 A JP2014257340 A JP 2014257340A JP 2014257340 A JP2014257340 A JP 2014257340A JP 2016118874 A JP2016118874 A JP 2016118874A
Authority
JP
Japan
Prior art keywords
bits
bit
selecting
hash
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014257340A
Other languages
English (en)
Other versions
JP6614632B2 (ja
Inventor
上田　高徳
Takanori Ueda
高徳 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2014257340A priority Critical patent/JP6614632B2/ja
Priority to US14/973,805 priority patent/US9984176B2/en
Publication of JP2016118874A publication Critical patent/JP2016118874A/ja
Application granted granted Critical
Publication of JP6614632B2 publication Critical patent/JP6614632B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G06F16/9014—Indexing; Data structures therefor; Storage structures hash tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/10—File systems; File servers
    • G06F16/13—File access structures, e.g. distributed indices
    • G06F16/137—Hash-based
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

【課題】本発明は、ハッシュテーブルに空間効率良くキーを格納する為に使用するハッシュ関数群を生成することを可能にするハッシュ値計算技法を提供することを目的とする。【解決手段】本発明はハッシュ値を計算する技法であって、ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することを可能にし、ここで、入力キーはＬビットであり、ハッシュ値はＮビットであり、且つ、Ｎ≦Ｌであり、当該技法は、コンピュータが、生成された或る１つのハッシュ関数の計算を、上記入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択すること；上記選択された上記１個のビットを、上記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当てること；及び、上記選択において上記下位Ｎビットのうちのまだ選択されていないビットに対して、上記ハッシュ値のまだ割り当てられていないビットの全てが割り当てられるまで、上記選択すること及び上記割り当てることを繰り返すことを含む。【選択図】図８Ａ

Description

本発明は、ハッシュ値の計算技法であり、特には、ビットを選択する位置を変更することで、ハッシュ関数を１つ以上、特に複数生成することが可能なハッシュ値を計算する技法に関する。
ハッシュテーブルに、空間効率良くキーを格納する手法として、異なるハッシュ関数を用いてハッシュテーブルを分割するマルチレベル・ハッシュテーブル（Multi-level hash table：ＭＨＴ）と呼ばれる手法が知られている（下記非特許文献１及び２を参照）。
下記特許文献１は、２種類のハッシュ関数を用いて、入力された固定長データの第１及び第２のハッシュ値を求めるハッシュ演算手段と、Ｎ（Ｎは２以上の整数）個のメモリバンクから成り、多数の固定長データが保持されるデータ・テーブルを格納するデータ・テーブル・メモリと、各固定長データの格納先のメモリアドレスが、前記第１のハッシュ値をインデックスとして保持される主メモリ・ポインタ・テーブル、及び、各固定長データの格納先のメモリアドレスが、前記第２のハッシュ値をインデックスとして保持される副メモリ・ポインタ・テーブルを格納するポインタ・テーブル・メモリと、前記Ｎ個のメモリバンクの同一メモリアドレスに格納されている複数の固定長データと、前記ハッシュ演算手段に入力された一つの固定長データとを同時に比較し、比較結果を出力する比較手段と、を備える固定長データ検索装置を記載する（請求項７）。
下記特許文献２は、２つのタグ・メモリ・アドレスが、２つの異なるハッシュ関数により同時に計算されること：第１及び第２のハッシュ関数６４及び６６は、各々、引き数として主メモリ・アドレス６０を受け取り、「０」から「ｎ−１」までの範囲のタグ・メモリ・アドレスについての値を返すこと、ここで、ｎは、キャッシュ・エントリの数であること：第１のハッシュ関数６４及び第２のハッシュ関数６６は、第１のハッシュ関数６４であるＦ１（ｖ）がいずれかの引き数ｖに対して値ｉを返し、第２のハッシュ関数６６であるＦ２（ｖ）がいずれかの引き数ｖに対して値ｊを返し、そして所与のビット値に関してｉとｊとが常に異なるように選ばれること：この例では、ビット１０が、値ｉと値ｊとの間で異なるビットとして選択されていること：このようなｉとｊとの間で値が異なるようなビットは、制御ビットとして用いることができることを記載する（段落００２５）。
下記特許文献３は、ハッシュ値計算に使用する係数の値を変化させて、最もハッシュ値の偏りの少ない係数を求めることにより検索効率・メモリ使用効率の良いハッシュテーブルを生成することを特徴とするハッシュテーブル生成方法を記載する（請求項１）。
特開２００４−２２９１６３号公報 特開平８−２３５０６０号公報 特開平７−１６８８４１号公報
Andrei Z. Broder et. al., "Multilevel Adaptive Hashing", SODA'90 Proceedings of the first annual ACM-SIAM symposium on Discrete algorithms, pp. 43-53, January 1990 Adam Kirsch et. al., "The Power of One Move: Hashing Schemesfor Hardware", IEEE/ACM Transactions on Networking (TON), Vol. 18, No. 6, December 2010＜URL:http://www.eecs.harvard.edu/~michaelm/postscripts/infocom_hardware_submit.pdf＞から入手可能 Udit Dhawan et. al., "Area-Efficient Near-Associative Memories on FPGAs", FPGA 2013 Proceedings of the ACM/SIGDA international symposium on Field programmable gate arrays, pp. 191-200, February 2013 「3. TriMatrix Embedded Memory Blocks in Stratix IV Devices」, ALTERA（登録商標）＜URL:http://www.altera.com/literature/hb/stratix-iv/stx4_siv51003.pdf＞から入手可能
ＦＰＧＡ（Field Programmable Gate Array）は、半導体の製造工程ではなく、機器の生産ラインや現地で（＝field）、内部を書き換え可能な（＝programmable）、論理回路（＝logic gate）が多数配列（＝array）された半導体デバイスである。ＦＰＧＡ上にハッシュテーブル（「アソシエイティブ・メモリ」とも呼ばれる）を構築することが出来れば、ＦＰＧＡの並列計算能力を活用した高スループットの処理においてハッシュテーブルが利用可能になる。
ところが、ＦＰＧＡの内部メモリは、小容量のメモリ・ブロックが数多く配置された構成となっており、その細分化されたメモリ機構を使って、メモリ空間効率の良いハッシュテーブルを実現する方法が課題となる。ハッシュテーブルは一般に、入力されるキーの偏りによって使用されないメモリ領域が発生する。限られた容量のＦＰＧＡの内部メモリを有効活用するために、入力されるキーの偏りや、連番キーかランダム・キーかといった性質を利用しようにも、入力されるキーの性質が事前に分からない場合がある。また当該キーの性質が分かったとしても、その性質に合わせてハッシュテーブルのメモリ使用効率を最適化する為にはＦＰＧＡの回路の変更が必要であり、特に回路動作中の最適化は困難である。
ハッシュテーブルに空間効率良くキーを格納する手法として、マルチレベル・ハッシュテーブル（ＭＨＴ）と呼ばれる手法が知られている。しかしながら、ＦＰＧＡにマルチレベル・ハッシュテーブルを実装するには以下に述べる課題がある：
（１）千個を超える膨大なメモリ・ブロック毎に、異なるハッシュ関数が必要である；及び、
（２）スループット向上のためにハッシュ関数を１クロックで計算出来ることが望ましく、そのために乗算のような複雑な演算は避ける必要がある。
ハッシュ関数を多く生成するユニバーサル・ハッシング（Universal Hashing）と呼ばれる枠組みが知られている。しかしながら、ユニバーサル・ハッシングを含む既存のハッシュ関数は乗算や剰余演算があり、ＦＰＧＡに適さない。また、ＦＰＧＡはデジタル・シグナル・プロセッサ（ＤＳＰ）を搭載しているが、１クロックで乗算や剰余演算が終了しないうえ、ＤＳＰの搭載数はメモリ・ブロックの数よりも大幅に少なく、メモリ・ブロック毎に異なるハッシュ関数を利用するという要求を満たせない。
また、非特許文献３では、近似的なアソシエイティブ・メモリ（ハッシュテーブル）をＦＰＧＡ上に実装している。しかしながら、非特許文献３では近似的なデータ格納方法を利用している為に正しいデータ検索を出来ない場合がある。そのために、正確性が求められている場合には、非特許文献３のアソシエイティブ・メモリを使用することができない。
ハッシング方法として、局所性鋭敏型ハッシング（Locality Sensitive Hashing；ＬＳＨ）が知られている。ＬＳＨでは、近いデータが近いハッシュ値になる。しかしながら、ＬＳＨは、出力し得るハッシュ値の全パターンの出現を保証するものでない。
従って、本発明は、上記課題を解決するとともに、また、ＦＰＧＡに限定されること無しに、ハッシュテーブルに空間効率良くキーを格納する為に使用するハッシュ関数群（生成された一つのハッシュ関数を複数集めたものである）を生成することを可能にするハッシュ値計算技法を提供することを目的とする。
本発明は、ハッシュ値を計算する技法を提供し、ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することを可能にする技法を提供する。当該技法は、上記ハッシュ値を計算する方法、並びに、上記ハッシュ値を計算する為のコンピュータ、そのコンピュータ・プログラム及びコンピュータ・プログラム製品を包含しうる。
（本発明に従う第１の態様）
本発明に従う第１の態様において、ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することが可能なハッシュ値を計算する方法は、コンピュータが、生成された或る１つのハッシュ関数の計算を、
上記入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択するステップと、
上記選択された上記１個のビットを、上記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当てるステップと、
上記選択するステップにおいて上記下位Ｎビットのうちのまだ選択されていないビットに対して、上記ハッシュ値のまだ割り当てられていないビットの全てが割り当てられるまで、上記選択するステップ及び上記割り当てるステップを繰り返すステップと
を実行することによって行うことを含む。ここで、入力キーはＬビットであり、ハッシュ値はＮビットであり、且つ、Ｎ≦Ｌである。
本発明の一つの実施態様において、上記コンピュータが、
上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択するステップ
をさらに実行することを含みうる。
この場合に、上記ビットを割り当てるステップが、
上記１個のビットを選択するステップで選択された上記１個のビットと、上記１又は複数個のビットを選択するステップで選択された上記１又は複数個のビットとについて、全ビットの排他的論理和の計算値を求め、当該計算値を上記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当てるステップ
を含みうる。
また、この場合に、上記繰り返すステップが、
上記１個のビットを選択するステップにおいて上記下位Ｎビットのうちのまだ選択されていないビットに対して、上記ハッシュ値のまだ割り当てられていないビットの全てが割り当てられるまで、上記１個のビットを選択するステップ、上記１又は複数個のビットを選択するステップ、及び上記ビットを割り当てるステップを繰り返すステップ
を含みうる。
本発明の一つの実施態様において、上記１又は複数個のビットを選択するステップが、
上記複数個のビットを選択する場合に、上記入力キーの上位Ｌ−Ｎビットのうちの２つ以上の異なる位置から複数個のビットを選択するステップ、又は、
上記複数個のビットを選択する場合に、上記入力キーの上位Ｌ−Ｎビットのうちの全て異なる位置から複数個のビットを選択するステップ
を含みうる。
本発明の一つの実施態様において、上記繰り返すステップにおいて、上記１又は複数個のビットを選択するステップを繰り返す場合に、当該１又は複数個のビットを選択するステップが、
上記入力キーの上位Ｌ−Ｎビットのうちの先に選択された位置と異なる位置のビットを選択するステップ
を含みうる。
本発明の一つの実施態様において、上記繰り返すステップにおいて、上記１又は複数個のビットを選択するステップを繰り返す場合に、当該１又は複数個のビットを選択するステップが、
上記入力キーの上位Ｌ−Ｎビットを均等に分けた個数のビットを選択するステップであって、上記均等に分けた個数は上記１又は複数個のビットを選択するステップが最初に実行されたときに選択されたビットの個数である、上記選択するステップ
を含みうる。
本発明の一つの実施態様において、上記均等に分けた個数が、（Ｌ−Ｎ）がＮで割り切れる場合には、（Ｌ−Ｎ）／Ｎ個でありうる。
本発明の一つの実施態様において、上記均等に分けた個数が、（Ｌ−Ｎ）がＮで割り切れない場合には、［（Ｌ−Ｎ）／Ｎ］＋１個又は［（Ｌ−Ｎ）／Ｎ］個であり、ここで、［（Ｌ−Ｎ）／Ｎ］は（Ｌ−Ｎ）／Ｎ以下の最大の整数でありうる。
本発明の一つの実施態様において、上記上位Ｌ−Ｎビットが同一の２Ｎ個のキー ｛２Ｎ×ａ，２Ｎ×ａ＋１，２Ｎ×ａ＋２，．．． ，２Ｎ×（ａ＋１）−１｝ （ａは非負整数である）でありうる。
本発明の一つの実施態様において、上記入力キーがランダム・キーでありうる。
本発明の一つの実施態様において、上記１個のビットを選択するステップが、事前に生成された所定の乱数列に基づいて、上記入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択するステップを含みうる。また、本発明の一つの実施態様において、上記１又は複数個のビットを選択するステップが、事前に生成された所定の乱数列に基づいて、上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択するステップを含みうる。
本発明の一つの実施態様において、上記割り当てるステップにおいて、排他的論理和の計算値を求めるステップが、入力キーｋのハッシュ値の下位からｒビット目ｈ（ｋ，ｒ）を、入力キーｋの下位からｐビット目を返す関数ｂ（ｋ、ｐ）のｐに上記乱数列を代入して計算するステップを含みうる。
本発明の一つの実施態様において、上記コンピュータが、空の記憶領域を用意するステップを実行することをさらに含みうる。この場合に、上記１個のビットを選択するステップが、当該１個のビットを選択するステップで選択した上記１個のビットを上記記憶領域に追加するステップをさらにみうる。また、この場合に、上記１又は複数個のビットを選択するステップが、当該１又は複数個のビットを選択するステップで選択した上記１又は複数個のビットを上記記憶領域に追加するステップをさらに含みうる。
本発明の一つの実施態様において、上記１個のビットを選択するステップが上記１又は複数個のビットを選択するステップと並列して実行され、上記１個のビットを選択するステップが上記１又は複数個のビットを選択するステップよりも先に実行され、又は、上記１又は複数個のビットを選択するステップが上記１個のビットを選択するステップよりも先に実行されうる。
本発明の一つの実施態様において、上記生成したハッシュ関数の複数からなるハッシュ関数群が、ユニバーサル・ハッシングとして使用されうる、又はマルチレベル・ハッシュ・テーブル（ＭＨＴ）で使用されうる。
本発明の一つの実施態様において、上記生成した１つのハッシュ関数が、上位Ｌ−Ｎビットが同一であり且つ下位Ｎビットを全パターン網羅したキー（２Ｎ個）を入力することに応じて、出力し得るハッシュ値の全て（２Ｎ個）が出力するステップを含みうる。
本発明の一つの実施態様において、上記コンピュータが、
ハッシュテーブルを用意するステップと、
上記生成したハッシュ関数の１つに、又はその複数からなるハッシュ関数群に基づいてデータを上記ハッシュテーブル内のデータへアクセスするステップと
をさらに実行することを含みうる。
本発明の一つの実施態様において、上記コンピュータが、ハッシュテーブルを、ＦＰＧＡ内のメモリ・ブロック上に用意するステップをさらに実行しうる。
（本発明に従う第２の態様）
本発明に従う第２の態様において、ハッシュ値を計算する為のコンピュータであって、ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することを可能にし、上記コンピュータが、生成された或る１つのハッシュ関数の計算をする為に、
上記入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択するビット選択手段と、
上記選択された上記１個のビットを、上記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当てるビット割当手段と
を備えており、
上記コンピュータは、上記下位Ｎビットのうちのまだ選択されていないビットに対して、上記ハッシュ値のまだ割り当てられていないビットの全てが割り当てられるまで、上記ビット選択手段が、上記入力キーの下位Ｎビットのうちの上記まだ選択されていないビットのうちの或る所定位置にある１個のビットを選択すること、及び、上記ビット割当手段が、上記選択された上記１個のビットを、上記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当てることを繰り返しうる。ここで、入力キーはＬビットであり、ハッシュ値はＮビットであり、且つ、Ｎ≦Ｌである。
上記ビット選択手段がさらに、上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択し、
上記ビット割当手段が、上記下位Ｎビットから選択された上記１個のビットと、上記上位Ｌ−Ｎビットから選択された上記１又は複数個のビットとについて、全ビットの排他的論理和の計算値を求め、当該計算値を上記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当て、
上記下位Ｎビットのうちのまだ選択されていないビットに対して、上記ハッシュ値のまだ割り当てられていないビットの全てが割り当てられるまで、上記ビット選択手段が、上記入力キーの下位Ｎビットのうちの上記まだ選択されていないビットのうちの或る所定位置にある１個のビットを選択すること、及び、上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択すること、並びに、上記ビット割当手段が、上記下位Ｎビットから選択された上記１個のビットと、上記上位Ｌ−Ｎビットから選択された上記１又は複数個のビットとについて、全ビットの排他的論理和の計算値を求め、当該計算値を上記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当てることを繰り返しうる。
本発明の一つの実施態様において、上記ビット選択手段が、
上記入力キーの上位Ｌ−Ｎビットのうちの複数個のビットを選択する場合に、上記入力キーの上位Ｌ−Ｎビットのうちの２つ以上の異なる位置から複数個のビットを選択し、又は、
上記入力キーの上位Ｌ−Ｎビットのうちの複数個のビットを選択する場合に、上記入力キーの上位Ｌ−Ｎビットのうちの全て異なる位置から複数個のビットを選択しうる。
本発明の一つの実施態様において、上記繰り返しにおいて、上記ビット選択手段が、上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択することを繰り返す場合に、上記入力キーの上位Ｌ−Ｎビットのうちの先に選択された位置と異なる位置のビットを選択しうる。
本発明の一つの実施態様において、上記繰り返しにおいて、上記ビット選択手段が、上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択することを繰り返す場合に、上記入力キーの上位Ｌ−Ｎビットを均等に分けた個数のビットを選択しうる。ここで、上記均等に分けた個数は、上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択することが最初に実行されたときに選択されたビットの個数である。
本発明の一つの実施態様において、上記均等に分けた個数が、（Ｌ−Ｎ）がＮで割り切れる場合には、（Ｌ−Ｎ）／Ｎ個でありうる。
本発明の一つの実施態様において、上記均等に分けた個数が、（Ｌ−Ｎ）がＮで割り切れない場合には、［（Ｌ−Ｎ）／Ｎ］＋１個又は［（Ｌ−Ｎ）／Ｎ］個であり、ここで、［（Ｌ−Ｎ）／Ｎ］は（Ｌ−Ｎ）／Ｎ以下の最大の整数でありうる。
本発明の一つの実施態様において、上記上位Ｌ−Ｎビットが同一の２Ｎ個のキー ｛２Ｎ×ａ，２Ｎ×ａ＋１，２Ｎ×ａ＋２，．．． ，２Ｎ×（ａ＋１）−１｝ （ａは非負整数である）でありうる。
本発明の一つの実施態様において、上記入力キーがランダム・キーでありうる。
本発明の一つの実施態様において、上記ビット選択手段が、事前に生成された所定の乱数列に基づいて、上記入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択しうる。また、本発明の一つの実施態様において、上記ビット選択手段が、事前に生成された所定の乱数列に基づいて、上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択しうる。
本発明の一つの実施態様において、上記ビット割当手段が、入力キーｋのハッシュ値の下位からｒビット目ｈ（ｋ，ｒ）を、入力キーｋの下位からｐビット目を返す関数ｂ（ｋ、ｐ）のｐに上記乱数列を代入して計算して、上記排他的論理和の計算値を求めうる。
本発明の一つの実施態様において、上記ビット選択手段がさらに、空の記憶領域を用意し、上記入力キーの下位Ｎビットのうちの或る所定位置にある選択した１個のビットを上記記憶領域に追加し、且つ、上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある選択した１又は複数個のビットを上記記憶領域に追加しうる。
本発明の一つの実施態様において、上記ビット選択手段が、上記入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択することを上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択することと並列して実行し、又は、上記入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択することを上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択することよりも先に実行し、又は、上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択することを上記入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択することよりも先に実行しうる。
本発明の一つの実施態様において、上記生成したハッシュ関数の複数からなるハッシュ関数群が、ユニバーサル・ハッシングとして使用されうる、又はマルチレベル・ハッシュ・テーブル（ＭＨＴ）で使用されうる。
本発明の一つの実施態様において、上記生成した１つのハッシュ関数が、上位Ｌ−Ｎビットが同一であり且つ下位Ｎビットを全パターン網羅したキー（２Ｎ個）を入力することに応じて、出力し得るハッシュ値の全て（２Ｎ個）を出力しうる。
本発明の一つの実施態様において、コンピュータが、ハッシュテーブルを用意し、上記生成したハッシュ関数の１つに、又はその複数からなるハッシュ関数群に基づいて上記ハッシュテーブル内のデータへアクセスしうる。
本発明の一つの実施態様において、コンピュータが、ハッシュテーブルを、ＦＰＧＡ内のメモリ・ブロック上に用意しうる。
（本発明に従う第３の態様）
本発明に従う第３の態様において、コンピュータ・プログラム及びコンピュータ・プログラム製品は、生成された或る１つのハッシュ関数の計算をする為に、上記コンピュータに、本発明に従う上記第１の態様の方法の各ステップを実行させる。
本発明の実施態様に従うコンピュータ・プログラムはそれぞれ、一つ又は複数のフレキシブル・ディスク、ＭＯ、ＣＤ−ＲＯＭ、ＤＶＤ、ＢＤ、ハードディスク装置、ＵＳＢに接続可能なメモリ媒体、ＲＯＭ、ＭＲＡＭ、ＲＡＭ等の任意のコンピュータ読み取り可能な記録媒体に格納することができる。当該コンピュータ・プログラムは、記録媒体への格納のために、通信回線で接続する他のデータ処理システム、例えばコンピュータからダウンロードしたり、又は他の記録媒体から複製したりすることができる。また、本発明の実施態様に従うコンピュータ・プログラムは、圧縮し、又は複数に分割して、単一又は複数の記録媒体に格納することもできる。また、様々な形態で、本発明の実施態様に従うコンピュータ・プログラム製品を提供することも勿論可能であることにも留意されたい。本発明の実施態様に従うコンピュータ・プログラム製品は、例えば、上記コンピュータ・プログラムを記録した記憶媒体、又は、上記コンピュータ・プログラムを伝送する伝送媒体を包含しうる。
本発明の上記概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの構成要素のコンビネーション又はサブコンビネーションもまた、本発明となりうることに留意すべきである。
本発明の実施態様において使用されるコンピュータの各ハードウェア構成要素を、複数のマシンと組み合わせ、それらに機能を配分し実施する等の種々の変更は当業者によって容易に想定され得ることは勿論である。それらの変更は、当然に本発明の思想に包含される概念である。ただし、これらの構成要素は例示であり、そのすべての構成要素が本発明の必須構成要素となるわけではない。
また、本発明は、ハードウェア、ソフトウェア、又は、ハードウェア及びソフトウェアの組み合わせとして実現可能である。ハードウェアとソフトウェアとの組み合わせによる実行として、上記コンピュータ・プログラムをインストールされたコンピュータにおける当該コンピュータ・プログラムの実行が典型的な例として挙げられる。かかる場合、当該コンピュータ・プログラムが当該コンピュータのメモリにロードされて実行されることにより、当該コンピュータ・プログラムは、当該コンピュータを制御し、本発明にかかる処理を実行させる。当該コンピュータ・プログラムは、任意の言語、コード、又は、表記によって表現可能な命令群から構成されうる。そのような命令群は、当該コンピュータが特定の機能を直接的に、又は、１．他の言語、コード若しくは表記への変換及び、２．他の媒体への複製、のいずれか一方若しくは双方が行われた後に、実行することを可能にするものである。
本発明の実施態様に従い、入力ビットがＬビットであり且つ生成するハッシュ値がＮビットである場合に本発明の実施態様において生成されたハッシュ関数は、上位Ｌ−Ｎビットが同一であり且つ下位Ｎビットを全パターン網羅したキー（２Ｎ個）を入力することに応じて、出力し得るハッシュ値の全て（２Ｎ個）を出力するという性質を有する。ハッシュ値の算出において排他的論理和を計算する際のビットの選択を変更することによって、上記性質を満たした多くのハッシュ関数を生成することを可能にする。
本発明の実施態様に従い生成されたハッシュ関数群をマルチレベル・ハッシュ・テーブル（ＭＨＴ）で使用する場合に、出力し得るハッシュ値の全て（２Ｎ個）が出現するという性質を利用すると、連続キーを入力した場合、当該メモリの使用効率は１００％になる。すなわち、ＭＨＴが溢れたとき、全てのスロットが埋まっていることになり、メモリ空間が無駄になることを防ぐことを可能にする。
また、本発明の実施態様に従い生成されたハッシュ関数群は、入力キーが連続キーである場合には、従来のハッシュ関数よりも遙かに良い性能を発揮し、入力キーがランダム・キーである場合にも、従来のハッシュ関数と同等な性能を発揮する。
また、本発明の実施態様に従うと、例えばＦＰＧＡ又は専用ハードウェアである場合には１クロック内にハッシュ値の計算を完了することが可能になる。
また、本発明の実施態様に従うと、出力し得るハッシュ値の全て（２Ｎ個）が出現するという性質を利用すると、当該ハッシュ値をメモリ・ブロックのリセットの為に使用出来る。例えば、上位Ｌ−Ｎビットが同一であり且つ下位Ｎビットを全パターン網羅したキー（２Ｎ個）を本発明のハッシュ関数に入力する間、出力されたハッシュ値をメモリ・ブロックのアドレスとし、同時にデータとしてゼロを入力すれば、メモリ・ブロック上の全データ（２Ｎ個）のゼロクリアが実現できる。既存のハッシュ関数の場合、出力し得るハッシュ値の全てが出現するとは限らないため、ハッシュ値をそのままリセットのアドレスに利用することはできず、リセット時に専用の回路が必要になる。本発明の実施態様に従った当該ハッシュ値をメモリ・ブロックのリセットの為に使用することによって、メモリ・ブロックのリセットの為の回路を簡略化することが可能である。
また、本発明の実施態様に従い生成されたハッシュ関数群をＭＨＴにおいて使用することが可能である。
また、本発明の実施態様に従い生成されたハッシュ関数群をユニバーサル・ハッシングの目的として使用することが可能である。
本発明の実施態様において使用されうるコンピュータ又は本発明の実施態様に従うコンピュータの一例を示した図である。 本発明の実施態様において使用されうるコンピュータ又は本発明の実施態様に従うコンピュータの一例であって、当該コンピュータ上で１又は複数の仮想マシンを稼働させる場合を示した図である。 本発明の実施態様に従い、所定位置からビットを選択し、ハッシュ値を生成するダイアグラムを示す。 本発明の実施態様に従い、所定位置からビットを選択し、ハッシュ値を生成するダイアグラムを示す。 本発明の実施態様に従い、所定位置からビットを選択し、ハッシュ値を生成するダイアグラムを示す。 本発明の実施態様に従い、所定位置からビットを選択し、ハッシュ値を生成するダイアグラムを示す。 本発明の実施態様に従い、所定位置からビットを選択し、ハッシュ値を生成するダイアグラムを示す。 本発明の実施態様に従い、所定位置からビットを選択し、ハッシュ値を生成するダイアグラムを示す。 本発明の実施態様に従い、所定位置からビットを選択し、ハッシュ値を生成するダイアグラムを示す。 本発明の実施態様に従い生成されたハッシュ関数群が、上位Ｌ−Ｎビットが同一であり且つ下位Ｎビットを全パターン網羅したキー（２Ｎ個）を入力することに応じて、出力し得るハッシュ値の全て（２Ｎ個）を出力するダイアグラムを示す。 本発明の実施態様に従い生成されたハッシュ関数群が、ランダム・キーを入力することに応じて、ハッシュ値（重複する可能性がある）を出力するダイアグラムを示す。 本発明の実施態様に従い生成されうるハッシュ関数を作成する動作の一例を示す。 本発明の実施態様に従い、生成したハッシュ関数群をマルチレベル・ハッシュ・テーブル（ＭＨＴ）で使用するダイアグラムを示す。 マルチレベル・ハッシュ・テーブル（ＭＨＴ）の概念図のダイアグラムを示す。 本発明の実施態様に従い生成されたハッシュ関数群が、出力し得るハッシュ値の全て（２Ｎ個）を出力するという性質を利用して、メモリ・ブロックをゼロクリアする際のメモリ・アドレスとしてそのハッシュ値を使用するダイアグラムを示す。 本発明の実施態様に従い、ハッシュテーブルをＦＰＧＡ内のメモリ・ブロック上に用意するダイアグラムを示す。 本発明の実施態様に従い、ハッシュ値の一つを生成する処理のフローチャートを示す。 本発明の実施態様に従い、ハッシュ値の一つを生成する処理のフローチャートを示す。 本発明の実施態様に従い生成されるハッシュ関数の１つ又はその複数からなるハッシュ関数群に基づいて、ハッシュテーブル内のデータへアクセスするダイアグラムを示す。 図１Ａ又は図１Ｂに従うハードウェア構成を好ましくは備えており、図８Ａ〜図８Ｂそれぞれに示すフローチャートに従って本発明の実施態様を実施するコンピュータの機能ブロック図の一例を示す図である。 本発明の実施態様に従い、生成したハッシュ関数群をマルチレベル・ハッシュ・テーブル（ＭＨＴ）で使用した場合の使用されたメモリ・ブロック数の変化を示す。
本発明の実施形態を、以下に図面に従って説明する。以下の図面を通して、特に断らない限り、同一の符号は同一の対象を指す。本発明の実施形態は、本発明の好適な態様を説明するためのものであり、本発明の範囲をここで示すものに限定する意図はないことを理解されたい。
図１Ａは、本発明の実施態様において使用されうるコンピュータ又は本発明の実施態様に従うコンピュータの一例を示した図である。当該コンピュータは例えば、１又は複数のコンピュータ、例えばサーバ・コンピュータ（例えば、サーバ機能を備えているコンピュータ）でありうるが、これらに制限されるものではない。
コンピュータ（１０１）は、１又は複数のＣＰＵ（１０２）とメイン・メモリ（１０３）とを備えており、これらはバス（１０４）に接続されている。ＣＰＵ（１０２）は例えば、３２ビット又は６４ビットのアーキテクチャに基づくものである。当該ＣＰＵ（１０２）は例えば、インターナショナル・ビジネス・マシーンズ・コーポレーションのＰｏｗｅｒ（商標）シリーズ、インテル社のＸｅｏｎ（登録商標）シリーズ、Ｃｏｒｅ（商標） ｉシリーズ、Ｃｏｒｅ（商標） ２シリーズ、Ｐｅｎｔｉｕｍ（登録商標）シリーズ、Ｃｅｌｅｒｏｎ（登録商標）シリーズ若しくはＡｔｏｍ（商標）シリーズ、又は、ＡＭＤ（Advanced Micro Devices）社のＯｐｔｅｒｏｎ（商標）シリーズ、Ａシリーズ、Ｐｈｅｎｏｍ（商標）シリーズ、Ａｔｈｌｏｎ（商標）シリーズ、Ｔｕｒｉｏｎ（登録商標）シリーズ若しくはＳｅｍｐｒｏｎ（商標）でありうる。
バス（１０４）には、ディスプレイ・コントローラ（１０５）を介して、ディスプレイ（１０６）、例えば液晶ディスプレイ（ＬＣＤ）が接続されうる。また、液晶ディスプレイ（ＬＣＤ）は例えば、タッチパネル・ディスプレイ又はフローティング・タッチ・ディスプレイであってもよい。ディスプレイ（１０６）は、コンピュータ（１０１）上で動作中のソフトウェア（例えば、本発明の実施態様に従うコンピュータ・プログラム又は当該コンピュータ（１０１）上で動作中の任意の各種コンピュータ・プログラム）が稼働することによって表示されるオブジェクトを、適当なグラフィック・インタフェースで表示するために使用されうる。また、ディスプレイ（１０６）は例えば、ウェブ・ブラウザ・アプリケーションの画面を出力しうる。
バス（１０４）には任意的に、例えばＳＡＴＡ又はＩＤＥコントローラ（１０７）を介して、ディスク（１０８）、例えばハードディスク又はソリッド・ステート・ドライブ（ＳＳＤ）が接続されうる。
バス（１０４）には任意的に、例えばＳＡＴＡ又はＩＤＥコントローラ（１０７）を介して、ドライブ（１０９）、例えばＣＤ、ＤＶＤ又はＢＤドライブが接続されうる。
バス（１０４）には、周辺装置コントローラ（１１０）を介して、例えばキーボード・マウス・コントローラ又はＵＳＢバスを介して、任意的に、キーボード（１１１）及びマウス（１１２）が接続されうる。
ディスク（１０８）には、オペレーティング・システム、例えばメインフレーム用に開発されたオペレーティング・システム（例えば、ｚ／ＯＳ、ｚ／ＶＭ、若しくはｚ／ＶＳＥ）、Ｗｉｎｄｏｗｓ（登録商標）、ＵＮＩＸ（登録商標）、Ｌｉｎｕｘ（登録商標）、ＭａｃＯＳ（登録商標）、及びＡｎｄｒｏｉｄ（登録商標）、並びにＪ２ＥＥなどのＪａｖａ（登録商標）処理環境、Ｊａｖａ（登録商標）アプリケーション、Ｊａｖａ（登録商標）仮想マシン（ＶＭ）、Ｊａｖａ（登録商標）実行時（ＪＩＴ）コンパイラを提供するプログラム、本発明の実施態様に従うコンピュータ・プログラム、及びその他の任意の各種コンピュータ・プログラム、並びにデータが、メイン・メモリ（１０３）にロード可能なように記憶されうる。
また、ディスク（１０８）には、本発明の実施態様に従うハッシュ関数群を生成する処理を可能にするソフトウェアが、メイン・メモリ（１０３）にロード可能なように記憶されうる。
ディスク（１０８）は、コンピュータ（１０１）内に内蔵されていてもよく、当該コンピュータ（１０１）がアクセス可能なようにケーブルを介して接続されていてもよく、又は、当該コンピュータ（１０１）がアクセス可能なように有線又は無線ネットワークを介して接続されていてもよい。
ドライブ（１０９）は、必要に応じて、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ又はＢＤからプログラム、例えばオペレーティング・システム、アプリケーション・プログラム又は本発明の実施態様に従うコンピュータ・プログラムをディスク（１０８）にインストールするために使用されうる。
通信インタフェース（１１４）は、例えばイーサネット（登録商標）・プロトコルに従う。通信インタフェース（１１４）は、通信コントローラ（１１３）を介してバス（１０４）に接続され、コンピュータ（１０１）を通信回線（１１５）に有線又は無線接続する役割を担い、コンピュータ（１０１）のオペレーティング・システムの通信機能のＴＣＰ／ＩＰ通信プロトコルに対して、ネットワーク・インタフェース層を提供する。なお、通信回線は例えば、無線ＬＡＮ接続規格に基づく無線ＬＡＮ環境、ＩＥＥＥ８０２．１１ａ／ｂ／ｇ／ｎなどのＷｉ-Ｆｉ無線ＬＡＮ環境、又は携帯電話網環境（例えば、３Ｇ、ＬＴＥ又は４Ｇ環境）でありうる。
図１Ｂは、本発明の実施態様において使用されうるコンピュータ又は本発明の実施態様に従うコンピュータの一例であって、当該コンピュータ上で１又は複数の仮想マシンを稼働させる場合を示した図である。当該コンピュータは例えば、ワークステーション、ラックマウント型サーバ、ブレード型サーバ、ミッドレンジ、メインフレームなどのサーバ・コンピュータとして構成されうる。
図１Ｂに示すコンピュータ（１２１）は、ハードウェア・リソース（１２２）として、１又は複数のＣＰＵ（１３１）、メイン・メモリ（１３２）、ストレージ（１３３）、通信コントローラ（１３４）、及び通信インタフェース（１３５）を備えうる。上記１又は複数のＣＰＵ（１３１）、メイン・メモリ（１３２）、ストレージ（１３３）、通信コントローラ（１３４）、及び通信インタフェース（１３５）並びに通信回線（１３６）はそれぞれ、図１Ａに示すコンピュータ（１０１）の１又は複数のＣＰＵ（１０２）、メイン・メモリ（１０３）、ディスク（１０８）、通信コントローラ（１１３）、及び通信インタフェース（１１４）、並びに通信回線（１１５）それぞれに対応しうる。
また、コンピュータ（１２１）は、物理ホストマシンとして稼働し、また、仮想化ソフトウェア（例えば、ＶＭＷａｒｅ（登録商標）、Ｈｙｐｅｒ−Ｖ（登録商標）、Ｘｅｎ（登録商標））のハイパーバイザ（仮想化モニタ又は仮想化ＯＳとも呼ばれる）上で、同一の又は異なるＯＳ（例えば、Ｗｉｎｄｏｗｓ（登録商標）、ＵＮＩＸ（登録商標）、Ｌｉｎｕｘ（登録商標））をゲストＯＳ（１５６）とした１又は複数の仮想マシン１〜ｎ（１２５−１〜１２５−２）（ドメインＵ又はチャイルド・パーティションとも呼ばれる）を稼働させることが可能である。
また、コンピュータ（１２１）は、上記ハイパーバイザ上で、管理用仮想マシン（１２４）（ドメイン０又はペアレント・パーティションとも呼ばれる）を稼働させることが可能である。管理用仮想マシン（１２４）は、管理用ＯＳ（１４１）、当該管理用ＯＳ（１４１）上で動作する制御モジュール（１４２）、及び仮想リソース（１４３）を含む。制御モジュール（１４２）は、ハイパーバイザ（１２３）に対しコマンドを発行するモジュールである。また、制御モジュール（１４２）は、ハイパーバイザ（１２３）に対して、ユーザドメインの仮想マシン１〜ｎ（１２５−１〜１２５−２）の作成、及びゲストＯＳ（１５６）の起動の命令を発行し、仮想マシン１〜ｎ（１２５−１〜１２５−２）の動作を制御する。仮想リソース（１４３）は、管理用仮想マシン（１２４）の為に割り当てられたハードウェア・リソース（１２２）である。
仮想マシン１〜ｎ（１２５−１〜１２５−２）は、仮想リソース、ゲストＯＳ（１５６）、及び、ゲストＯＳ（１５６）上で動作する種々のアプリケーション１〜ｎ（１５７−１〜１５７−３）を含む。仮想リソースは例えば、仮想ＣＰＵ（１５１）、仮想メモリ（１５２）、仮想ディスク（１５３）、仮想通信コントローラ（１５４）及び仮想通信インタフェース（１５５）を含む。
図２Ａ〜図２Ｇそれぞれは、本発明の実施態様に従い、ハッシュ関数を用いてハッシュ値を生成するダイアグラム、すなわち所定位置からビットを選択し、ハッシュ値を生成するダイアグラムを示す。なお、以下の説明において、コンピュータ（１０１）（図１Ａを参照）との記載は、コンピュータ（１２１）（図１Ｂを参照）と読み替えることも可能である。
図２Ａは請求項１に係る発明の実施態様の例示であり、入力値（ｋｅｙ）が３２ビットであり（Ｌ＝３２）且つハッシュ値ｈ（ｋｅｙ）が８ビットである（Ｎ＝８）場合において、所定位置からビットを選択し、ハッシュ値を生成するダイアグラム（２０１）を示す。コンピュータ（１０１）は、どのようにビットを下記ステップ（ａ）及びステップ（ｂ）において選択するかを事前に例えば乱数列を用いて決定しておく（乱数列を使用する場合の例については下記図４を参照）。
コンピュータ（１０１）は、８ビットのハッシュ値（２０３）を生成する為に、入力値（２０２）の下位８ビット（Ｎ）（ハッシュ値のビット数と同じである）を使用するとする。
コンピュータ（１０１）は、下位８ビットのうちの或る所定位置にある１個のビットを選択する（ステップ（ａ）：２０４）。図２Ａでは、下位８ビット（１ビット目〜８ビット目）のうちの６ビット目（０）が選択されたことを示す。
コンピュータ（１０１）は、上記選択した１個のビット（０）をハッシュ値（２０３）の８ビットのうちの或る所定位置のビットへ割り当てる（ステップ（ｃ）：２０７）。図２Ａでは、上記選択した１個のビット（０）が、ハッシュ値の８ビット（１ビット目〜８ビット目）のうちのうちの３ビット目に格納されたことを示す（２０９を参照）。
コンピュータ（１０１）は、ハッシュ値（２０３）の残りの７ビット全てのビットが割り当てられるまで、ステップ（ａ）及び（ｃ）を繰り返す（ステップ（ｄ）：２０８）。但し、ステップ（ａ）において、下位８ビットのうち一度選択されたビットは以降の繰り返しのステップにおいて選択されない。
ハッシュ値（２０９）は、ハッシュ値（２０３）の残りの７ビット全てのビットが割り当てられるまでステップ（ａ）及び（ｃ）を繰り返した後に生成されたハッシュ値を示す。
図２Ｂは、請求項２に係る発明の実施態様の例示であり、入力値（ｋｅｙ）が３２ビットであり（Ｌ＝３２）且つハッシュ値ｈ（ｋｅｙ）が８ビットである（Ｎ＝８）場合において、所定位置からビットを選択し、ハッシュ値を生成するダイアグラム（２１１）を示す。コンピュータ（１０１）は、どのようにビットを下記ステップ（ａ）及びステップ（ｂ）において選択するかを事前に例えば乱数列を用いて決定しておく（乱数列を使用する場合の例については下記図４に示す乱数列を参照）。
コンピュータ（１０１）は、８ビットのハッシュ値（２１３）を生成する為に、入力値（２１２）の下位８ビット（Ｎ）（ハッシュ値のビット数と同じである）及び上位２４ビット（Ｌ−Ｎ）を使用するとする。
コンピュータ（１０１）は、下位８ビット（Ｎ）のうちの或る所定位置にある１個のビットを選択する（ステップ（ａ）：２１４）。図２Ｂでは、下位８ビット（１ビット目〜８ビット目）のうちの５ビット目（１）が選択されたことを示す。
また、コンピュータ（１０１）は、ステップ（ａ）と並列して又はステップ（ａ）と前後して、上位２４ビット（Ｌ−Ｎ）のうちの１又は複数個のビットを選択する（ステップ（ｂ）：２１５）。コンピュータ（１０１）は、上位２４ビット（Ｌ−Ｎ）のうちの或る所定位置にある１又は複数個のビットを選択する（ステップ（ｂ）：２１５）際に、上位２４ビット（Ｌ−Ｎ）のうちの同一の位置にあるビットを複数回選択してもよい。図２Ｂでは、上位２４ビット（１ビット目〜２４ビット目）のうちの１６ビット目（１）及び５ビット目（０）の２つが選択されたことを示す。
コンピュータ（１０１）は、ステップ２１５で選択したビット１及び０と、並びにステップ２１４で選択したビット１との３ビットの排他的論理和を計算し、計算値０を求める（ステップ２１６）。
コンピュータ（１０１）は、ステップ２１６で求めた計算値０をハッシュ値（２１３）の８ビットのうちの或る所定位置のビットへ割り当てる（ステップ（ｃ）：２１７）。図２Ｂでは、上記求めた計算値（０）が、ハッシュ値の８ビット（１ビット目〜８ビット目）のうちのうちの３ビット目に格納されたことを示す（２１９を参照）。
コンピュータ（１０１）は、ハッシュ値（２１３）の残りの７ビット全てのビットが割り当てられるまで、ステップ（ａ）、（ｂ）及び（ｃ）を繰り返す（ステップ（ｄ）：２１８）。但し、ステップ（ａ）において、下位８ビット（Ｎ）のうち一度選択されたビットは以降の繰り返しのステップにおいて選択されない。また、当該繰り返しのステップ（ｂ）において、コンピュータ（１０１）は、繰り返しを通じて、上位２４ビット（Ｌ−Ｎ）のうちの或る所定位置にある１又は複数個のビットを選択する際に、過去に一度選択された位置（先のステップ（ｂ）で選択された位置）と同じ位置にあるビットを選択し、又は、過去に一度選択された位置と異なる位置にあるビット（すなわち、まだ選択されていない位置にあるビット）を選択しうる。
ハッシュ値（２１９）は、ハッシュ値（２１３）の残りの７ビット全てのビットが割り当てられるまでステップ（ａ）、（ｂ）及び（ｃ）を繰り返した後に生成されたハッシュ値を示す。
図２Ｃは、請求項３に係る発明の実施態様の例示であり、入力値（ｋｅｙ）が３２ビットであり（Ｌ＝３２）且つハッシュ値ｈ（ｋｅｙ）が８ビットである（Ｎ＝８）場合において、所定位置からビットを選択し、ハッシュ値を生成するダイアグラム（２２１）を示す。コンピュータ（１０１）は、どのようにビットを下記ステップ（ａ）及びステップ（ｂ）において選択するかを事前に例えば乱数列を用いて決定しておく（乱数列を使用する場合の例については下記図４に示す乱数列を参照）。
図２Ｃは、図２Ｂと下記点以外は同じである（図２Ｃに示す符号２２１〜２２９それぞれは、図２Ｂに示す符号２１１〜２１９それぞれに対応する）。
ステップ（ｂ）において、コンピュータ（１０１）は、上位２４ビット（Ｌ−Ｎ）のうちの複数個のビットを選択する（ステップ（ｂ）：２２５）際に、上位２４ビット（Ｌ−Ｎ）の２つ以上の異なる位置から複数個のビットを選択し、又は、上位２４ビット（Ｌ−Ｎ）のうちの全て異なる位置から複数個のビットを選択しうる。上記２つ以上の異なる位置から複数個のビットを選択する場合において、同一の位置にあるビットを複数回選択することを許容する。なお、上位２４ビット（Ｌ−Ｎ）のうちの複数個のビットを選択する（ステップ（ｂ）：２２５）際に、上位２４ビット（Ｌ−Ｎ）のうちの全て異なる位置から複数個のビットを選択する方が、上位２４ビット（Ｌ−Ｎ）のうち同一の位置にあるビットを複数回選択することを許容した場合よりも、ハッシュ関数の一様分布性能が良くなり、例えばハッシュテーブルにキーを格納する場合に空間効率が良くなりうる。
図２Ｄは、請求項４に係る発明の実施態様の例示であり、入力値（ｋｅｙ）が３２ビットであり（Ｌ＝３２）且つハッシュ値ｈ（ｋｅｙ）が８ビットである（Ｎ＝８）場合において、所定位置からビットを選択し、ハッシュ値を生成するダイアグラム（２３１）を示す。コンピュータ（１０１）は、どのようにビットを下記ステップ（ａ）及びステップ（ｂ）において選択するかを事前に例えば乱数列を用いて決定しておく（乱数列を使用する場合の例については下記図４に示す乱数列を参照）。
図２Ｄは、図２Ｃと下記点以外は同じである（図２Ｄに示す符号２３１〜２３９それぞれは、図２Ｂに示す符号２２１〜２２９それぞれに対応する）。
ステップ（ｄ）において、ハッシュ値（２３３）の残りの７ビット全てのビットが割り当てられるまで、ステップ（ａ）、（ｂ）及び（ｃ）を繰り返す（ステップ（ｄ）：２３８）際に、コンピュータ（１０１）は、ステップ（ｂ）の繰り返しを通じて、過去に一度選択された位置（先のステップ（ｂ）で選択された位置）と異なる位置にあるビット（すなわち、まだ選択されていない位置にあるビット）を選択する。なお、ハッシュ値（２３３）の残りの７ビット全てのビットが割り当てられるまで、ステップ（ａ）、（ｂ）及び（ｃ）を繰り返す（ステップ（ｄ）：２３８）際に、過去に一度選択された位置と異なる位置にあるビットを選択する方が、過去に一度選択された位置と同じ位置にあるビットを選択するよりも、ハッシュ関数の一様分布性能が良くなり、例えばハッシュテーブルにキーを格納する場合に空間効率が良くなりうる。
図２Ｅは、請求項５に係る発明の実施態様の例示であり、入力値（ｋｅｙ）が３２ビットであり（Ｌ＝３２）且つハッシュ値ｈ（ｋｅｙ）が８ビットである（Ｎ＝８）場合において、所定位置からビットを選択し、ハッシュ値を生成するダイアグラム（２４１）を示す。コンピュータ（１０１）は、どのようにビットを下記ステップ（ａ）及びステップ（ｂ）において選択するかを事前に例えば乱数列を用いて決定しておく（乱数列を使用する場合の例については下記図４に示す乱数列を参照）。
コンピュータ（１０１）は、８ビットのハッシュ値（２４３）を生成する為に、入力値（２４２）の下位８ビット（Ｎ）（ハッシュ値のビット数と同じである）を使用するとする。
コンピュータ（１０１）は、下位８ビットのうち或る所定位置にある１個のビットを選択する（ステップ（ａ）：２４４）。図２Ｅでは、下位８ビット（１ビット目〜８ビット目）のうちの５ビット目（１）が選択されたことを示す。
また、コンピュータ（１０１）は、ステップ（ａ）と並列して又はステップ（ａ）と前後して、上位２４ビット（Ｌ−Ｎ）のうちの或る所定位置にある１又は複数個の異なる位置にあるビットを選択する（ステップ（ｂ）：２４５）。図２Ｅでは、上位２４ビット（１ビット目〜２４ビット目）のうちの１６ビット目（１）、１１ビット目（１）及び５ビット目（０）の３つが選択されたことを示す。
コンピュータ（１０１）は、ステップ２４５で選択したビット１、１及び０、並びにステップ２４４で選択したビット１の排他的論理和を計算し、計算値１を求める（ステップ２４６）。
コンピュータ（１０１）は、ステップ２４６で求めた計算値１をハッシュ値（２４３）の８ビットのうちの或る所定位置のビットへ割り当てる（ステップ（ｃ）：２４７）。図２Ｅでは、上記求めた計算値（１）が、ハッシュ値の８ビットの（１ビット目〜８ビット目）うちの４ビット目に格納されたことを示す（２４９を参照）。
コンピュータ（１０１）は、ハッシュ値（２４３）の残りの７ビット全てのビットが割り当てられるまで、ステップ（ａ）、（ｂ）及び（ｃ）を繰り返す（ステップ（ｄ）：２４８）。但し、ステップ（ａ）において、下位８ビットのうち一度選択されたビットは以降の繰り返しのステップにおいて選択されない。また、ステップ（ｄ）において、ハッシュ値（２４３）の残りの７ビット全てのビットが割り当てられるまで、ステップ（ａ）、（ｂ）及び（ｃ）を繰り返す（ステップ（ｄ）：２４８）際に、コンピュータ（１０１）は、ステップ（ｂ）の繰り返しを通じて、過去に一度選択された位置（先のステップ（ｂ）で選択された位置）と異なる位置にあるビット（すなわち、まだ選択されていない位置にあるビット）を選択する。
また、コンピュータ（１０１）は、過去に一度選択された位置（先のステップ（ｂ）で選択された位置）と異なる位置にあるビットを選択する際に、可能な限り、入力キーの上位Ｌ−Ｎビットを均等に分けた個数のビットを可能な限り選択する。ここで、均等に分けた個数とは、（Ｌ−Ｎ）がＮで割り切れる場合には、（Ｌ−Ｎ）／Ｎ個でありうる。また、当該均等に分けた個数は、（Ｌ−Ｎ）がＮで割り切れない場合には、［（Ｌ−Ｎ）／Ｎ］＋１個又は［（Ｌ−Ｎ）／Ｎ］個である。ここで、［（Ｌ−Ｎ）／Ｎ］は（Ｌ−Ｎ）／Ｎ以下の最大の整数でありうる。
図２Ｆは、請求項６に係る発明の実施態様の例示であり、入力値（ｋｅｙ）が３２ビットであり（Ｌ＝３２）且つハッシュ値ｈ（ｋｅｙ）が８ビットである（Ｎ＝８）場合において、所定位置からビットを選択し、ハッシュ値を生成するダイアグラム（２５１）を示す。コンピュータ（１０１）は、どのようにビットを下記ステップ（ａ）及びステップ（ｂ）において選択するかを事前に例えば乱数列を用いて決定しておく（乱数列を使用する場合の例については下記図４に示す乱数列を参照）。
図２Ｆは、図２Ｅと下記点以外は同じである（図２Ｆに示す符号２５１〜２５９それぞれは、図２Ｅに示す符号２４１〜２４９それぞれに対応する）。
ステップ（ｄ）において、コンピュータ（１０１）は、過去に一度選択された位置（先のステップ（ｂ）で選択された位置）と異なる位置にあるビットを選択する際に、入力キーの上位Ｌ−Ｎビットを均等に分けた個数のビットを選択する。ここで、均等に分けた個数とは、（Ｌ−Ｎ）がＮで割り切れる場合において、（Ｌ−Ｎ）／Ｎ個であることをいう。図２Ｆでは、（Ｌ−Ｎ）＝２４がＮ＝８で割り切れるので、均等に分けた個数は３である。
図２Ｇは、請求項７に係る発明の実施態様の例示であり、入力値（ｋｅｙ）が３５ビットであり（Ｌ＝３５）且つハッシュ値ｈ（ｋｅｙ）が８ビットである（Ｎ＝８）場合において、所定位置からビットを選択し、ハッシュ値を生成するダイアグラム（２６１）を示す。コンピュータ（１０１）は、どのようにビットを下記ステップ（ａ）及びステップ（ｂ）において選択するかを事前に例えば乱数列を用いて決定しておく（乱数列を使用する場合の例については下記図４に示す乱数列を参照）。
コンピュータ（１０１）は、８ビットのハッシュ値（２６３）を生成する為に、入力値（２６２）の下位８ビット（Ｎ）を使用するとする。
コンピュータ（１０１）は、下位８ビットのうちの或る所定位置にある１個のビットを選択する（ステップ（ａ）：２６４）。図２Ｇでは、下位８ビット（１ビット目〜８ビット目）のうちの５ビット目（１）が選択されたことを示す。
また、コンピュータ（１０１）は、ステップ（ａ）と並列して又はステップ（ａ）と前後して、上位２７ビット（Ｌ−Ｎ）のうちの或る所定位置にある１又は複数個の異なる位置にあるビットを選択する（ステップ（ｂ）：２６５）。図２Ｇでは、上位２７ビット（１ビット目〜２７ビット目）のうちの１６ビット目（１）、１１ビット目（１）及び５ビット目（０）の３つが選択されたことを示す。
コンピュータ（１０１）は、ステップ２６５で選択したビット１、１及び０、並びにステップ２６４で選択したビット１の排他的論理和を計算し、計算値１を求める（ステップ２６６）。
コンピュータ（１０１）は、ステップ２６６で求めた計算値１をハッシュ値（２６３）の８ビットのうちの或る所定位置のビットへ割り当てる（ステップ（ｃ）：２６７）。図２Ｇでは、上記求めた計算値（１）が、ハッシュ値の８ビットの（１ビット目〜８ビット目）うちの４ビット目に格納されたことを示す（２６９を参照）。
コンピュータ（１０１）は、ハッシュ値（２６３）の残りの７ビット全てのビットが割り当てられるまで、ステップ（ａ）、（ｂ）及び（ｃ）を繰り返す（ステップ（ｄ）：２６８）。但し、ステップ（ａ）において、下位８ビットのうち一度選択されたビットは以降の繰り返しのステップにおいて選択されない。また、ステップ（ｄ）において、ハッシュ値（２６３）の残りの７ビット全てのビットが割り当てられるまで、ステップ（ａ）、（ｂ）及び（ｃ）を繰り返す（ステップ（ｄ）：２６８）際に、コンピュータ（１０１）は、ステップ（ｂ）の繰り返しを通じて、過去に一度選択された位置（先のステップ（ｂ）で選択された位置）と異なる位置にあるビット（すなわち、まだ選択されていない位置にあるビット）を選択する。また、コンピュータ（１０１）は、過去に一度選択された位置（先のステップ（ｂ）で選択された位置）と異なる位置にあるビットを選択する際に、Ｌ−ＮがＮで割り切れないので、入力キーの上位Ｌ−Ｎビットのうちの［（Ｌ−Ｎ）／Ｎ］＋１個又は［（Ｌ−Ｎ）／Ｎ］個のビットを選択する。ここで、［（Ｌ−Ｎ）／Ｎ］は（Ｌ−Ｎ）／Ｎ以下の最大の整数である。図２Ｇでは、（Ｌ−Ｎ）＝２７がＮ＝８で割り切れないので、［（Ｌ−Ｎ）／Ｎ］＋１＝４個のビットを選択するのが３回であり、［（Ｌ−Ｎ）／Ｎ］＝３個のビットを選択するのは５回としている。
図３Ａは、請求項８に係る発明の実施態様の例示であり、本発明の実施態様に従い生成されたハッシュ関数が、上位Ｌ−Ｎビットが同一であり且つ下位Ｎビットを全パターン網羅したキー（２Ｎ個）を入力することに応じて、出力し得るハッシュ値の全て（２Ｎ個）を出力するダイアグラムを示す。
入力値（ｋｅｙ）が３２ビットであり（Ｌ＝３２）且つハッシュ値ｈ（ｋｅｙ）が８ビットである（Ｎ＝８）とする。
コンピュータ（１０１）は、上位Ｌ−Ｎビットが同一の２Ｎ個のキー ｛２Ｎ×ａ，２Ｎ×ａ＋１，２Ｎ×ａ＋２，．．． ，２Ｎ×（ａ＋１）−１｝ （ａは非負整数である）の全要素が一度ずつ出現するキーの集合を入力値（３０１）として本発明の実施態様に従い生成されたハッシュ関数に入力する。当該ハッシュ関数は、０〜２５５の全ハッシュ値パターンが必ず１度ずつ出現するハッシュ値（３０２）を出力する。なお、上位Ｌ−Ｎビットが同一の２Ｎ個の上記キーは任意の順序で入力されてもよい。
このように、上位Ｌ−Ｎビットが同一の２Ｎ個のキー ｛２Ｎ×ａ，２Ｎ×ａ＋１，２Ｎ×ａ＋２，．．． ，２Ｎ×（ａ＋１）−１｝ （ａは非負整数である）の全要素が一度ずつ出現するキーの集合を入力値（３０１）とすると、連続する２値の距離が最大で２Ｎ−１になる。
図３Ｂは、請求項９に係る発明の実施態様の例示であり、本発明の実施態様に従い生成されたハッシュ関数が、ランダム・キーを入力することに応じて、ハッシュ値（重複する可能性がある）を出力するダイアグラムを示す。
入力値（ｋｅｙ）が３２ビットであり（Ｌ＝３２）且つハッシュ値ｈ（ｋｅｙ）が８ビットである（Ｎ＝８）とする。
コンピュータ（１０１）は、ランダム・キーを入力値（３１１）として本発明の実施態様に従い生成されたハッシュ関数に入力する。当該ハッシュ関数は、ハッシュ値（３１２）を出力する。当該ハッシュ値は、重複する可能性がある。ハッシュ値（３１２）において、ハッシュ値１２５及び１２９が重複している。なお、ランダム・キーは上位Ｌ−Ｎビットが同一でなくてもよい。
図４は、本発明の実施態様に従い生成されうるハッシュ関数を作成する動作の一例を示す。
ハッシュ関数が生成するハッシュ値をＮビットとし、且つ、入力キーをＬビットとする（Ｎ≦Ｌ）。
図４の式４０１に示す条件を満たす乱数列ｐｏｓを用意する。一つの乱数列を作る動作は、ハッシュ関数を一つ生成するという動作に相当する。ここで、式４０１中、i, j は共にｐｏｓの添え字であり、1≦ i, j ≦ L をとる任意の整数である。
乱数列（４１１）は、Ｌ＝３２、Ｎ＝８の場合に式４０１の条件を満たすように生成された乱数列の例である。乱数列（４１１）は、１から８（＝Ｎ）までの値が一度出現する部分（４２１）と、９（＝Ｎ＋１）から３２（＝Ｌ）までの値が任意に出現する部分（４２２）を有する。
コンピュータ（１０１）は例えば、入力値（ｋｅｙ）ｋの下位ビットからｐビット目を返す関数をｂ（ｋ，ｐ）とし、ｐに乱数列ｐｏｓを代入して、ハッシュ値の下位からｒビット目ｈ（ｋ，ｒ）を図４の４３１に示す排他的論理和の式に従って、計算しうる。乱数を生成した後は、ビットの選択方法は固定され、当該選択方法は変更されない。コンピュータ（１０１）は、ハッシュ値の生成において、上記固定されたビット選択方法に基づいて、選択したビットについて排他的論理和を計算する。
排他的論理和の式（４３１）のＬ＝３２,Ｎ＝８の時の具体例は例えば、図４の４４１に示す通りである。排他的論理和の式の具体例（４４１）は、部分（４５１）では、キーの下位８ビットから、重複がないようにランダムに選択すること、且つ、部分（４５２）では、キーの上位２４ビットから、重複がないように又は重複があってもよいようにランダムに選択することを示す。排他的論理和の式（４３１）において、乱数列ｐｏｓを変更することによって、多数のハッシュ関数を生成することが可能であり、ハッシュ関数群を構成することができる。
排他的論理和の式（４６１）は、排他的論理和の式の具体例（４４１）に、乱数列を具体的に代入した場合の式を示す。排他的論理和の式（４６１）において、部分（４７１）では、キーの下位８ビットから、重複がないようにランダムに選択されており、且つ、部分（４７２）では、キーの上位２４ビットから、重複がないようにランダムに選択されている態様を示す。
図５Ａは、本発明の実施態様に従い、生成したハッシュ関数群をマルチレベル・ハッシュ・テーブル（ＭＨＴ）で使用するダイアグラムを示す。
図５Ａに示す上記ダイアグラムを説明する前に、マルチレベル・ハッシュ・テーブル（ＭＨＴ）の概念図を図５Ｂに示すダイアグラムに従って説明する。
図５Ｂに示すように、ＭＨＴでは、Ｎ個の異なるハッシュテーブルＴ１〜ＴＮ（５６１，５６２，・・・，５６３）を用意する。また、ハッシュテーブルＴ１〜ＴＮ（５６１，５６２，・・・，５６３）はそれぞれ、６個の記憶容量を有しているとする。また、ＭＨＴでは、ハッシュテーブルＴ１〜ＴＮ（５６１，５６２，・・・，５６３）それぞれに、Ｎ個の異なるハッシュ関数ｈ１（ｋｅｙ）〜ｈＮ（ｋｅｙ）（５５１，５５２，・・・，５５３）を用意する。このように、ＭＨＴでは、ｈ１（ｋｅｙ）〜ｈＮ（ｋｅｙ）のようにテーブル数分の異なるハッシュ関数が必要である。
コンピュータ（１０１）は、キー（追加したいデータである）のハッシュ値を上記異なるハッシュ関数を使用して計算して、ハッシュテーブルＴ１〜ＴＮ（５６１，５６２，・・・，５６３）のうちの空いているスロットの左端にキーを追加していく。すなわち、コンピュータ（１０１）は、キーの追加時には、ハッシュ関数が指す先の空きスロットのうち、最も左のハッシュテーブルのスロットにキーを追加する。ここでは、黒塗りされているスロットがキーの追加先である。
また、コンピュータ（１０１）は、キーの検索時には、ハッシュ関数が指す先の全スロットから等しいキーを探す。
ＭＨＴでは、ハッシュテーブルＴＮ（５６３）のハッシュテーブルにも空きがない場合には溢れるが、Ｎが十分に大きい場合には溢れたときにスロットの大部分が埋まっていることから、ハッシュテーブルの空間効率が良い。
図５Ａに戻ると、上段に示すハッシュ値の生成（５０１）は、図２Ｅに示すハッシュ値を生成するダイアグラム（２４１）と同じである。
コンピュータ（１０１）は、ステップ（ｄ）でハッシュ値のまだ割り当てられていないビットの全てが割り当てられるまでステップ（ａ）、（ｂ）及び（ｃ）を繰り返してハッシュ値（１０１０１０１１）（５１１）を生成する。上記ステップ（ａ）及び（ｂ）において、ビットの選び方をランダムに変更することで、異なるハッシュ関数を大量に生成することが可能である。
そして、コンピュータ（１０１）は、ハッシュ関数が指す先の空きスロットのうち、最も左のハッシュテーブルにキーを追加する。図５Ａでは、ハッシュテーブル（５２２）にキーを追加することを示す。
このように、本発明の実施態様に従い生成されたハッシュ関数群をＭＨＴにおいて使用することが可能である。
図６は、本発明の実施態様に従い生成されたハッシュ関数群が、出力し得るハッシュ値の全て（２Ｎ個）を出力するという性質を利用して、メモリ・ブロックをゼロクリアする際のメモリ・アドレスとしてそのハッシュ値を使用するダイアグラムを示す。
図６の上段に示すダイアグラム（６０１）は、従来技術に従うゼロクリア回路を示す。ここで、メモリ・ブロック（６１１）の容量は２５６エントリとする。従来技術に従うゼロクリア回路では、メモリ・ブロック（６１１）のデータをゼロ（６１３）でリセットをする為に、リセット（６１４）信号に応じて通常動作時のアドレス（６１２）とリセット用のアドレス（０〜２５５を入力）の切り替えの為のマルチプレクサ（６１５）が必要である。すなわち、従来技術に従うゼロクリア回路では、リセットの為の追加の回路が必要である。
図６の下段に示すダイアグラム（６２１）は、本発明の実施態様に従い生成されたハッシュ値を使用して、メモリ・ブロック（６３１）のデータをゼロでリセットをする一例を示す。本発明の実施態様に従い生成されたハッシュ値を使用して、メモリ・ブロック（６３１）のデータをゼロ（６３３）でリセットをする場合には、当該ハッシュ値（０〜２５５のハッシュ値）をそのまま、リセット動作時のメモリ・アドレスとして利用可能である（６２１）。これは、本発明の実施態様に従うと、生成したハッシュ関数群が、上位Ｌ−Ｎビットが同一であり且つ下位Ｎビットを全パターン網羅したキー（２Ｎ個）を入力することに応じて、ランダムな順番ではありうるが、出力し得るハッシュ値の全て（２Ｎ個）（０〜２５５）を出力する為である。従って、図６の上段（６０１）に示すマルチプレクサ（６１５）がゼロクリア回路において不要になる。すなわち、本発明の実施態様に従うと、リセットの為の追加の回路が不要になる。なお、下段に示すダイアグラム（６２１）では、上位Ｌ−Ｎビットが同一であり且つ下位Ｎビットを全パターン網羅したキーが入力される限りにおいて、キーの入力順序は問わず、さらには０〜２５５の範囲である必要もない。
図７は、本発明の実施態様に従い、ハッシュテーブルをＦＰＧＡ内のメモリ・ブロック上に用意するダイアグラムを示す。
コンピュータ（１０１）は、本発明の実施態様に従い、ハッシュテーブルをＦＰＧＡ内のメモリ・ブロック（７０１）上に用意する。例えば、Altera Strarix（登録商標） IVデバイスのＭ９Ｋブロックである。Ｍ９Ｋブロックについては、下記ＵＲＬ＜http://www.altera.com/literature/hb/stratix-iv/stx4_siv51003.pdf＞に記載の「3. TriMatrix Embedded Memory Blocks in Stratix IV Devices」を参照されたい（非特許文献４）。
そして、コンピュータ（１０１）は、メモリ・ブロック（７０１）上の、ハッシュ関数（７０２）が指す先の空きメモリ・ブロックにキーを追加する。
このように、ＭＨＴをＦＰＧＡ上に実装して、ＦＰＧＡ上の基本的演算機能によって、本発明の実施態様に従い生成されたハッシュ関数群を使用することが可能である。また、本発明の実施態様に従うことで、排他的論理和によってハッシュ値が計算できることから、１クロック内にハッシュ値の計算を完了することが可能になる。また、ハッシュテーブルをＦＰＧＡ内のメモリ・ブロックに構築することによって、１クロックでハッシュテーブルからのデータ検索が可能になるため、ＦＰＧＡの計算性能を最大限に発揮することが可能になる。
図８Ａ及び図８Ｂは、本発明の実施態様に従い、生成したハッシュ関数を用いて、入力されたキーのハッシュ値の一つを計算する処理のフローチャートを示す。ここで、或る所定位置とは事前に決定されており、入力キーからどのビットを選択して、排他的論理和を計算するかを決定する。或る所定位置を決定することは、ハッシュ関数を１つ生成することに対応する。なお、以下では、Ｌビットの入力キーから、Ｎビットのハッシュ値を生成する場合（Ｎ≦Ｌ）を示す。
図８Ａに示すフローチャートは、請求項１に記載の処理に対応する。
ステップ８０１において、コンピュータ（１０１）は、ハッシュ値を計算する処理を開始する。
ステップ８０２において、コンピュータ（１０１）は、変数ｉに１を代入する。ここで、１≦ｉ≦Ｎである。
ステップ８０４において、コンピュータ（１０１）は、入力キーの下位Ｎビットのうちの未選択である所定位置にある１個のビットを選択する。未選択であるビットとは、１≦ｉ≦Ｎを通して、一度も選択されていないビットのことである。
ステップ８０６において、コンピュータ（１０１）は、ステップ８０４で選択した１個のビットを、ハッシュ値のＮビットのうちの或る所定位置（すなわち、ハッシュ値のｉビット目でなくともよい）へ割り当てる。
ステップ８０７において、コンピュータ（１０１）は、変数ｉにｉ＋１を代入し、ｉをインクリメントする。なお、コンピュータ（１０１）は、ｉの値を過去のｉと重複しないようにランダムな値になるようにしうる。例えば、ステップ８０７について、変数ｉにｉ＋１を代入し、ｉをインクリメントするループ処理の代わりに、まだｉに代入していない１以上Ｎ以下の値があるかを判断する判断処理に変更しうる。
ステップ８０８において、コンピュータ（１０１）は、ｉ≦Ｎであるかを判断する。コンピュータ（１０１）は、ｉ≦Ｎであることに応じて、処理をステップ８０４に戻す。一方、コンピュータ（１０１）は、ｉ≦Ｎでないこと（すなわち、Ｎ＜ｉであること）に応じて、処理を終了ステップ８０９に進める。なお、ステップ８０４において、下位Ｎビットのうち一度選択されたビットは以降の繰り返しのステップにおいて選択されない。
ステップ８０９において、コンピュータ（１０１）は、ハッシュ値を計算する処理を終了する。コンピュータ（１０１）は、図８Ａに示すフローチャートの或る所定位置を変更することによって、複数のハッシュ関数が集まったハッシュ関数群を生成することができる。
図８Ｂに示すフローチャートは、請求項２に記載の処理に対応する。
ステップ８１１において、コンピュータ（１０１）は、ハッシュ値を計算する処理を開始する。
ステップ８１２において、コンピュータ（１０１）は、変数ｉに１を代入する。ここで、１≦ｉ≦Ｎである。
ステップ８１３において、コンピュータ（１０１）は、メモリ内に空の記憶領域を用意する。
ステップ８１４において、コンピュータ（１０１）は、入力キーの下位Ｎビットのうちの未選択である所定位置にある１個のビットを選択する。未選択であるビットとは、１≦ｉ≦Ｎを通して、一度も記憶領域に追加していないビットのことである。そして、コンピュータ（１０１）は、当該選択した１個のビットを上記記憶領域に追加する。なお、排他的論理和は計算順序が変わってもその計算値は同じであるので、記憶領域への選択したビットの格納の順序は任意である。
ステップ８１５において、コンピュータ（１０１）は、上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択する。コンピュータ（１０１）は、任意の個数の複数個のビットを選択してもよく、又は、１≦ｉ≦Ｎを通して、未選択のビットから（出来るだけ）均等に分けた個数のビットを選択してもよい。未選択のビットから（出来るだけ）均等に分けた個数のビットを選択することによって、一様分布性能の良いハッシュ関数を得ることが可能である。
未選択のビットから（出来るだけ）均等に分けた個数のビットを選択する場合において、（Ｌ−Ｎ）がＮで割り切れる場合には、当該均等に分けた個数は（Ｌ−Ｎ）／Ｎ個である。
また、均等に分けた個数のビットを選択する場合において、（Ｌ−Ｎ）がＮで割り切れない場合には、当該均等に分けた個数は、［（Ｌ−Ｎ）／Ｎ］＋１個又は［（Ｌ−Ｎ）／Ｎ］個である。ここで、［（Ｌ−Ｎ）／Ｎ］は（Ｌ−Ｎ）／Ｎ以下の最大の整数である。コンピュータ（１０１）は例えば、ｉ＝Ｎのときの選択が終わったときに、上記入力キーの上位Ｌ−Ｎビットの全てのビットが一度ずつ選択するようにしうる。
また、コンピュータ（１０１）は、複数個のビットを選択する場合に、（１）上記入力キーの上位Ｌ−Ｎビットのうちの少なくとも１つが異なる位置から複数個のビットを選択する（言い換えれば、上記入力キーの上位Ｌ−Ｎビットのうちの２つ以上の異なる位置からビットを選択する）か、又は、（２）上記入力キーの上位Ｌ−Ｎビットのうちの全て異なる位置から複数個のビットを選択しうる。
なお、コンピュータ（１０１）は、ステップ８１４とステップ８１５とを並列して実行し、ステップ８１４をステップ８１５よりも先に実行し、又はステップ８１５をステップ８１４よりも先に実行してもよい。
ステップ８１６において、コンピュータ（１０１）は、上記記憶領域内の全ビットの排他的論理和の計算値を求め（すなわち、ステップ８１４で選択した１個のビットと、ステップ８１５で選択した１又は複数個のビットとについて、全ビットの排他的論理和の計算値を求め）、当該計算値をハッシュ値のＮビットのうちの或る所定位置（すなわち、ハッシュ値のｉビット目でなくともよい）へ割り当てる。コンピュータ（１０１）は例えば、ステップ８１５で２ビット以上を選択した場合には、ステップ８１４で選択した１個のビットと、ステップ８１５で選択した２ビット以上とを合わせて、３ビット以上の排他的論理和の計算値を求める。その結果、１ビットの計算値が得られる。
ステップ８１７において、コンピュータ（１０１）は、変数ｉにｉ＋１を代入し、変数ｉをインクリメントする。なお、コンピュータ（１０１）は、ｉの値を過去のｉと重複しないようにランダムな値になるようにしうる。例えば、ステップ８０７について、変数ｉにｉ＋１を代入し、ｉをインクリメントするループ処理の代わりに、まだｉに代入していない１以上Ｎ以下の値があるかを判断する判断処理に変更しうる。
ステップ８１８において、コンピュータ（１０１）は、ｉ≦Ｎであるかを判断する。コンピュータ（１０１）は、ｉ≦Ｎであることに応じて、処理をステップ８１３に戻す。一方、コンピュータ（１０１）は、ｉ≦Ｎでないこと（すなわち、Ｎ＜ｉであること）に応じて、処理を終了ステップ８１９に進める。なお、ステップ８１４において、下位Ｎビットのうち一度選択されたビットは以降の繰り返しのステップにおいて選択されない。
ステップ８１９において、コンピュータ（１０１）は、ハッシュ値を計算する処理を終了する。コンピュータ（１０１）は、図８Ｂに示すフローチャートの或る所定位置を変更することによって、複数のハッシュ関数が集まったハッシュ関数群を生成することができる。
図９は、本発明の実施態様に従い生成されるハッシュ関数に基づいて、ハッシュテーブル内のデータへのアクセスに利用するダイアグラムを示す。
ステップ９０１において、コンピュータ（１０１）は、ハッシュテーブル内のデータへのアクセス処理を開始する。なお、ハッシュ値を生成するコンピュータとハッシュ値を利用する（例えば、ハッシュテーブルへのアクセスを行う）コンピュータとは、同じコンピュータであってもよく又は異なるコンピュータであってもよい。
ステップ９０２において、コンピュータ（１０１）は、図８Ａ又は図８Ｂに示すフローチャートに従ってハッシュ値を生成する。
ステップ９０３において、コンピュータ（１０１）は、ステップ９０２で生成したハッシュ値に基づいて、データが格納されていると予期されるスロットにアクセスする。当該データは、ビット列で表現できるものであれば、その内容は制限されない。
ステップ９０４において、コンピュータ（１０１）は、ハッシュテーブル内のデータへのアクセス処理を終了する。
図１０は、図１Ａ又は図１Ｂに従うハードウェア構成を好ましくは備えており、図８Ａ〜図８Ｂそれぞれに示すフローチャートに従って本発明の実施態様を実施するコンピュータの機能ブロック図の一例を示す図である。
コンピュータ（１００１）は例えば、図１Ａに示すコンピュータ（１０１）に示されている構成、例えばＣＰＵ（１０２）、メイン・メモリ（１０３）、記憶装置（１０８）、及びディスク（１０８）を備えている。
コンピュータ（１００１）は、ビット選択手段（１０１１）及びビット割当手段（１０１２）を備えている。なお、以下では、Ｌビットの入力キーから、Ｎビットのハッシュ値を生成する場合（Ｎ≦Ｌ）を示す。
ビット選択手段（１０１１）は、入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択する。そして、ビット割当手段（１０１２）は、ビット選択手段（１０１１）によって選択された上記１個のビットを、上記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当てる。
ビット選択手段（１０１１）はさらに、上記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択する。そして、ビット割当手段（１０１２）は、下位Ｎビットから選択された１個のビットと、上位Ｌ−Ｎビットから選択された１又は複数個のビットとについて、全ビットの排他的論理和の計算値を求め、当該計算値をハッシュ値のＮビットのうちの或る所定位置のビットとして割り当てる。
ビット選択手段（１０１１）は、図８Ａに記載のステップ８０２〜８０４及び８０７〜８０８、並びに、図８Ｂに記載のステップ８１２〜８１５及び８１７〜８１８を実行しうる。
ビット割当手段（１０１２）は、図８Ａに記載のステップ８０６、及び図８Ｂに記載のステップ８１６を実行しうる。
図１１は、本発明の実施態様に従い、生成したハッシュ関数群をマルチレベル・ハッシュ・テーブル（ＭＨＴ）で使用し、キーを追加していった場合の使用されたメモリ・ブロック数の変化を示す。
グラフ（１１０１）は、本発明に従うハッシュ関数（１１０２）及び従来技術であるユニバーサル・ハッシング（１１０３）それぞれにおいて、追加したデータ個数（２Ｎａ（ａは非負整数）から始まる３２ビット連続整数をキーとした場合のキー追加個数）に対するメモリ・ブロック使用量変化を示す（入力キーＬ＝３２ビット，ハッシュ値Ｎ＝８ビット）。なお、使用されたメモリ・ブロック数が少ないほどメモリ効率の観点から性能が良いことを示す。
グラフ（１１１１）は、本発明に従うハッシュ関数（１１１２）及び従来技術であるユニバーサル・ハッシング（１１１３）それぞれにおいて、追加したデータ個数（３２ビットランダム整数をキーとした場合のキー追加個数）に対するメモリ・ブロック使用量変化を示す（入力キーＬ＝３２ビット，ハッシュ値Ｎ＝８ビット）。
グラフ（１１０１）に示されているように、本発明に従うハッシュ関数（１１０２）では、追加したデータ（２Ｎａ（ａは非負整数）から始まる３２ビット連続整数をキーとした場合）において、常に全てのスロットを埋めることができた。すなわち、本発明に従い生成されたハッシュ関数群をＭＨＴに利用し、入力キーが２Ｎａ（ａは非負整数）から始まる３２ビット連続整数がキーである場合には、メモリ使用効率は１００％に達した。すなわち、ＭＨＴが溢れたときに、全てのスロットが埋まっている。これは、本発明の実施対象に従うハッシュ関数群が、上位Ｌ−Ｎビットが同一であり且つ下位Ｎビットを全パターン網羅したキー（２Ｎ個）を入力することに応じて、出力し得るハッシュ値の全て（２Ｎ個）を出力するため、全てのスロットにデータが格納されることによる。また、本発明に従うハッシュ関数（１１０２）では従来技術であるユニバーサル・ハッシングよりも、計算を容易にしつつ、常に良好な性能を実現した。
グラフ（１１１１）に示されているように、本発明に従うハッシュ関数（１１１２）では、追加したデータ（３２ビットランダム整数をキーとした場合）において、計算を容易にしつつ、従来技術であるユニバーサル・ハッシング（１１１３）と同等の性能を実現することができた。使用効率は、ランダム・キーの場合に、実験的に全ブロック容量の９９．５２％に達した。

Claims (20)

  1. ハッシュ値を計算する方法であって、ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することを可能にし、ここで、入力キーはＬビットであり、ハッシュ値はＮビットであり、且つ、Ｎ≦Ｌであり、前記方法は、コンピュータが、生成された或る１つのハッシュ関数の計算を、
    前記入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択するステップと、
    前記選択された前記１個のビットを、前記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当てるステップと、
    前記選択するステップにおいて前記下位Ｎビットのうちのまだ選択されていないビットに対して、前記ハッシュ値のまだ割り当てられていないビットの全てが割り当てられるまで、前記選択するステップ及び前記割り当てるステップを繰り返すステップと
    を実行することによって行うことを含む、前記方法。
  2. 前記コンピュータが、
    前記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択するステップ
    をさらに実行することを含み、
    前記ビットを割り当てるステップが、
    前記１個のビットを選択するステップで選択された前記１個のビットと、前記１又は複数個のビットを選択するステップで選択された前記１又は複数個のビットとについて、全ビットの排他的論理和の計算値を求め、当該計算値を前記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当てるステップ
    を含み、
    前記繰り返すステップが、
    前記１個のビットを選択するステップにおいて前記下位Ｎビットのうちのまだ選択されていないビットに対して、前記ハッシュ値のまだ割り当てられていないビットの全てが割り当てられるまで、前記１個のビットを選択するステップ、前記１又は複数個のビットを選択するステップ、及び前記ビットを割り当てるステップを繰り返すステップ
    を含む、
    請求項１に記載の方法。
  3. 前記１又は複数個のビットを選択するステップが、
    前記複数個のビットを選択する場合に、前記入力キーの上位Ｌ−Ｎビットのうちの２つ以上の異なる位置から複数個のビットを選択するステップ、又は、
    前記複数個のビットを選択する場合に、前記入力キーの上位Ｌ−Ｎビットのうちの全て異なる位置から複数個のビットを選択するステップ
    を含む、請求項２に記載の方法。
  4. 前記繰り返すステップにおいて、前記１又は複数個のビットを選択するステップを繰り返す場合に、当該１又は複数個のビットを選択するステップが、
    前記入力キーの上位Ｌ−Ｎビットのうちの先に選択された位置と異なる位置のビットを選択するステップ
    を含む、請求項２又は３に記載の方法。
  5. 前記繰り返すステップにおいて、前記１又は複数個のビットを選択するステップを繰り返す場合に、当該１又は複数個のビットを選択するステップが、
    前記入力キーの上位Ｌ−Ｎビットを均等に分けた個数のビットを選択するステップであって、前記均等に分けた個数は前記１又は複数個のビットを選択するステップが最初に実行されたときに選択されたビットの個数である、前記選択するステップ
    を含む、請求項２〜４のいずれか一項に記載の方法。
  6. 前記均等に分けた個数が、（Ｌ−Ｎ）がＮで割り切れる場合には、（Ｌ−Ｎ）／Ｎ個である、請求項５に記載の方法。
  7. 前記均等に分けた個数が、（Ｌ−Ｎ）がＮで割り切れない場合には、［（Ｌ−Ｎ）／Ｎ］＋１個又は［（Ｌ−Ｎ）／Ｎ］個であり、ここで、［（Ｌ−Ｎ）／Ｎ］は（Ｌ−Ｎ）／Ｎ以下の最大の整数である、請求項５に記載の方法。
  8. 前記上位Ｌ−Ｎビットが同一の２Ｎ個のキー ｛２Ｎ×ａ，２Ｎ×ａ＋１，２Ｎ×ａ＋２，．．． ，２Ｎ×（ａ＋１）−１｝ （ａは非負整数である）である、請求項１〜７のいずれか一項に記載の方法。
  9. 前記入力キーがランダム・キーである、請求項１〜７のいずれか一項に記載の方法。
  10. 前記１個のビットを選択するステップが、
    事前に生成された所定の乱数列に基づいて、前記入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択するステップと
    を含み、及び／又は、
    前記１又は複数個のビットを選択するステップが、
    事前に生成された所定の乱数列に基づいて、前記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択するステップと
    を含む、請求項２〜９のいずれか一項に記載の方法。
  11. 前記割り当てるステップにおいて、排他的論理和の計算値を求めるステップが、
    入力キーｋのハッシュ値の下位からｒビット目ｈ（ｋ，ｒ）を、入力キーｋの下位からｐビット目を返す関数ｂ（ｋ、ｐ）のｐに前記乱数列を代入して計算するステップを含む、
    請求項２〜９のいずれか一項に記載の方法。
  12. 前記コンピュータが、
    空の記憶領域を用意するステップ
    をさらに実行することを含み、
    前記１個のビットを選択するステップが、当該１個のビットを選択するステップで選択した前記１個のビットを前記記憶領域に追加するステップをさらに含み、
    前記１又は複数個のビットを選択するステップが、当該１又は複数個のビットを選択するステップで選択した前記１又は複数個のビットを前記記憶領域に追加するステップをさらに含む、
    請求項２〜１１のいずれか一項に記載の方法。
  13. 前記１個のビットを選択するステップが前記１又は複数個のビットを選択するステップと並列して実行され、前記１個のビットを選択するステップが前記１又は複数個のビットを選択するステップよりも先に実行され、又は、前記１又は複数個のビットを選択するステップが前記１個のビットを選択するステップよりも先に実行される、請求項２〜１２のいずれか一項に記載の方法。
  14. 前記生成したハッシュ関数の複数からなるハッシュ関数群が、ユニバーサル・ハッシング（Universal Hashing）として使用される、又はマルチレベル・ハッシュ・テーブル（ＭＨＴ）で使用される、請求項１〜１３のいずれか一項に記載の方法。
  15. 前記生成した１つのハッシュ関数が、上位Ｌ−Ｎビットが同一であり且つ下位Ｎビットを全パターン網羅したキー（２Ｎ個）を入力することに応じて、出力し得るハッシュ値の全て（２Ｎ個）を出力するステップ
    を含む、請求項１〜１４のいずれか一項に記載の方法。
  16. 前記コンピュータが、
    ハッシュテーブルを用意するステップと、
    前記生成したハッシュ関数の１つに、又はその複数からなるハッシュ関数群に基づいて前記ハッシュテーブル内のデータへアクセスするステップと、
    をさらに実行することを含む、請求項１〜１５のいずれか一項に記載の方法。
  17. 前記コンピュータが、
    ハッシュテーブルを、ＦＰＧＡ（Field Programmable Gate Array）内のメモリ・ブロック上に用意するステップ
    をさらに実行することを含む、請求項１〜１６のいずれか一項に記載の方法。
  18. ハッシュ値を計算する為のコンピュータであって、ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することを可能にし、ここで、入力キーはＬビットであり、ハッシュ値はＮビットであり、且つ、Ｎ≦Ｌであり、前記コンピュータが、生成された或る１つのハッシュ関数の計算をする為に、
    前記入力キーの下位Ｎビットのうちの或る所定位置にある１個のビットを選択するビット選択手段と、
    前記選択された前記１個のビットを、前記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当てるビット割当手段と
    を備えており、
    前記下位Ｎビットのうちのまだ選択されていないビットに対して、前記ハッシュ値のまだ割り当てられていないビットの全てが割り当てられるまで、前記ビット選択手段が、前記入力キーの下位Ｎビットのうちの前記まだ選択されていないビットのうちの或る所定位置にある１個のビットを選択すること、及び、前記ビット割当手段が、前記選択された前記１個のビットを、前記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当てることを繰り返す、
    前記コンピュータ。
  19. 前記ビット選択手段がさらに、前記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択し、
    前記ビット割当手段が、前記下位Ｎビットから選択された前記１個のビットと、前記上位Ｌ−Ｎビットから選択された前記１又は複数個のビットとについて、全ビットの排他的論理和の計算値を求め、当該計算値を前記ハッシュ値のＮビットのうちの或る所定位置のビットへ割り当て、
    前記下位Ｎビットのうちのまだ選択されていないビットに対して、前記ハッシュ値のまだ割り当てられていないビットの全てが割り当てられるまで、前記ビット選択手段が、前記入力キーの下位Ｎビットのうちの前記まだ選択されていないビットのうちの或る所定位置にある１個のビットを選択すること、及び、前記入力キーの上位Ｌ−Ｎビットのうちの或る所定位置にある１又は複数個のビットを選択すること、並びに、前記ビット割当手段が、前記下位Ｎビットから選択された前記１個のビットと、前記上位Ｌ−Ｎビットから選択された前記前記１又は複数個のビットとについて、全ビットの排他的論理和の計算値を求め、当該計算値を前記ハッシュ値のＮビットのうちのビットが或る所定位置のビットへ割り当てることを繰り返す、請求項１８に記載のコンピュータ。
  20. ハッシュ値を計算する為のコンピュータ・プログラムであって、ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することが可能にし、生成された或る１つのハッシュ関数の計算をする為に、コンピュータに、請求項１〜１７のいずれか一項に記載の方法の各ステップを実行させる、前記コンピュータ・プログラム。
JP2014257340A 2014-12-19 2014-12-19 ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することが可能なハッシュ値を計算する方法、並びに、その為のコンピュータ及びコンピュータ・プログラム Active JP6614632B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014257340A JP6614632B2 (ja) 2014-12-19 2014-12-19 ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することが可能なハッシュ値を計算する方法、並びに、その為のコンピュータ及びコンピュータ・プログラム
US14/973,805 US9984176B2 (en) 2014-12-19 2015-12-18 Hash value capable of generating one or more hash functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014257340A JP6614632B2 (ja) 2014-12-19 2014-12-19 ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することが可能なハッシュ値を計算する方法、並びに、その為のコンピュータ及びコンピュータ・プログラム

Publications (2)

Publication Number Publication Date
JP2016118874A true JP2016118874A (ja) 2016-06-30
JP6614632B2 JP6614632B2 (ja) 2019-12-04

Family

ID=56130723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014257340A Active JP6614632B2 (ja) 2014-12-19 2014-12-19 ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することが可能なハッシュ値を計算する方法、並びに、その為のコンピュータ及びコンピュータ・プログラム

Country Status (2)

Country Link
US (1) US9984176B2 (ja)
JP (1) JP6614632B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019097281A1 (en) * 2017-11-17 2019-05-23 Telefonaktiebolaget Lm Ericsson (Publ) Adaptive hash function using bit position scoring to select fragmented windows
KR102275191B1 (ko) * 2019-11-01 2021-07-09 서울과학기술대학교 산학협력단 범용적인 데이터 저장을 위한 윈도우 운영체계에서의 저장 시스템 및 그 방법
US11683182B2 (en) 2020-05-08 2023-06-20 International Business Machines Corporation Message embedment in random values
US20240004610A1 (en) * 2022-06-30 2024-01-04 International Business Machines Corporation String similarity based weighted min-hashing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001222537A (ja) * 2000-02-07 2001-08-17 Mitsubishi Electric Corp 一致データ検索装置
JP2008510185A (ja) * 2004-08-12 2008-04-03 シー エム エル エー， リミテッド ライアビリティ カンパニー セキュリティ強化のための転置データ変換
JP2014512121A (ja) * 2011-03-22 2014-05-19 日本テキサス・インスツルメンツ株式会社 パケットスイッチングのための方法及び装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07168841A (ja) 1993-12-14 1995-07-04 Shikoku Nippon Denki Software Kk ハッシュテーブル生成方法
US5659699A (en) 1994-12-09 1997-08-19 International Business Machines Corporation Method and system for managing cache memory utilizing multiple hash functions
JP3823089B2 (ja) 2003-01-27 2006-09-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 固定長データ検索装置、及び固定長データ検索方法、及びコンピュータプログラム、並びにコンピュータ読み取り可能な記録媒体
US20080215849A1 (en) * 2007-02-27 2008-09-04 Thomas Scott Hash table operations with improved cache utilization
US7856437B2 (en) * 2007-07-31 2010-12-21 Hewlett-Packard Development Company, L.P. Storing nodes representing respective chunks of files in a data store
US7725437B2 (en) * 2007-07-31 2010-05-25 Hewlett-Packard Development Company, L.P. Providing an index for a data store
US8655878B1 (en) * 2010-05-06 2014-02-18 Zeitera, Llc Scalable, adaptable, and manageable system for multimedia identification
US8891756B2 (en) * 2008-10-30 2014-11-18 Certicom Corp. Collision-resistant elliptic curve hash functions
US9002812B2 (en) * 2012-04-01 2015-04-07 Microsoft Technology Licensing, Llc Checksum and hashing operations resilient to malicious input data
US9385954B2 (en) * 2014-03-31 2016-07-05 Nicira, Inc. Hashing techniques for use in a network environment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001222537A (ja) * 2000-02-07 2001-08-17 Mitsubishi Electric Corp 一致データ検索装置
JP2008510185A (ja) * 2004-08-12 2008-04-03 シー エム エル エー， リミテッド ライアビリティ カンパニー セキュリティ強化のための転置データ変換
JP2014512121A (ja) * 2011-03-22 2014-05-19 日本テキサス・インスツルメンツ株式会社 パケットスイッチングのための方法及び装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
金海 和宏，他４名: "第74回（平成24年）全国大会講演論文集（1） アーキテクチャ ソフトウェア科学・工学 データベースとメディ", 第７４回（平成２４年）全国大会講演論文集（１） アーキテクチャ ソフトウェア科学・工学 データベース, JPN6018030697, 6 March 2012 (2012-03-06), JP, pages 69 - 1, ISSN: 0004003537 *

Also Published As

Publication number Publication date
US20160182234A1 (en) 2016-06-23
US9984176B2 (en) 2018-05-29
JP6614632B2 (ja) 2019-12-04

Similar Documents

Publication Publication Date Title
Chen et al. ThunderGP: HLS-based graph processing framework on FPGAs
Liu et al. Graphene:{Fine-Grained}{IO} Management for Graph Computing
JP4768083B2 (ja) ゲスト構成の１つ又は複数のゲスト・プロセッサのトポロジを発見するための方法
LeBeane et al. Data partitioning strategies for graph workloads on heterogeneous clusters
JP2022511716A (ja) 非集中的な分散型深層学習
CN103970607A (zh) 使用等价集合来计算优化虚拟机分配的方法和装置
JP6614632B2 (ja) ビットを選択する所定位置を変更することでハッシュ関数を１つ以上生成することが可能なハッシュ値を計算する方法、並びに、その為のコンピュータ及びコンピュータ・プログラム
KR101779994B1 (ko) 멀티클래스 메모리 시스템내 메모리 할당을 위한 시스템 및 방법
JP7252694B2 (ja) ソフトウェア・ライブラリへの呼び出しをアクセラレータへの呼び出しに動的に置き換えるための装置及び方法
US20200110789A1 (en) Enhancing hybrid quantum-classical algorithms for optimization
CN112559163A (zh) 优化张量计算性能的方法及装置
US20210312014A1 (en) Asymmetric allocation of sram and data layout for efficient matrix-matrix multiplication
KR20210055771A (ko) 범용 프로세서를 위한 정렬 및 병합 명령
CN112948279A (zh) 管理存储系统中的访问请求的方法、设备和程序产品
WO2017068438A1 (en) Concurrent bulk processing of tree-based data structures
Jayaram Subramanya et al. Sia: Heterogeneity-aware, goodput-optimized ML-cluster scheduling
CN110362404B (zh) 一种基于sql的资源分配方法、装置和电子设备
Iskandar et al. Near-memory computing on FPGAs with 3D-Stacked memories: applications, architectures, and optimizations
US10229145B2 (en) Building of a hash table
Kim et al. A parallel migration scheme for fast virtual machine relocation on a cloud cluster
Tao et al. GPU accelerated sparse matrix‐vector multiplication and sparse matrix‐transpose vector multiplication
Chen et al. fgSpMSpV: A fine-grained parallel SpMSpV framework on HPC platforms
Lin et al. Infinite-LLM: Efficient LLM Service for Long Context with DistAttention and Distributed KVCache
Zhang et al. DUET: A compiler-runtime subgraph scheduling approach for tensor programs on a coupled CPU-GPU architecture
JPWO2016017111A1 (ja) 情報処理システム及びシステム設計方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141219

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20141219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181012

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190624

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190624

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20191017

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20191017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191031

R150 Certificate of patent or registration of utility model

Ref document number: 6614632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150