JP2016111623A - Photosensor and electronic equipment - Google Patents

Photosensor and electronic equipment Download PDF

Info

Publication number
JP2016111623A
JP2016111623A JP2014249280A JP2014249280A JP2016111623A JP 2016111623 A JP2016111623 A JP 2016111623A JP 2014249280 A JP2014249280 A JP 2014249280A JP 2014249280 A JP2014249280 A JP 2014249280A JP 2016111623 A JP2016111623 A JP 2016111623A
Authority
JP
Japan
Prior art keywords
current
terminal
transistor
voltage
optical sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014249280A
Other languages
Japanese (ja)
Inventor
教和 岡田
Norikazu Okada
教和 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014249280A priority Critical patent/JP2016111623A/en
Publication of JP2016111623A publication Critical patent/JP2016111623A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a photosensor that prevents chattering.SOLUTION: A photosensor (1) comprises: a current control circuit (CC) that controls an inter-terminal current between first and second terminals (T1 and T2) of a light receiving element (11), depending on a potential at a circuit control terminal; a first current source (CS1) that generates a first current for raising the potential; and a second current source (CS2) that generates a second current for reducing the potential. A photocurrent of the light receiving element raises the potential, and the first current is increased, or alternatively, the second current is decreased, depending on the rise of the inter-terminal voltage.SELECTED DRAWING: Figure 1

Description

本発明は光センサに関する。   The present invention relates to an optical sensor.

デジタルカメラおよびインクジェットプリンタなど、モーターによって駆動される動作部品を有する電気製品では、当該動作部品の動作速度を検出するためにセンサが用いられる。このようなセンサは、一般に、電源端子、センサ出力端子およびGND端子の3種類の端子を有している。このため、上記のような電気製品の小型化に適応するようにセンサを小型化することが難しい。また、センサの作製工程の削減や歩留まりの向上を図るためにも、省線化された光センサが求められる。このような要求に対して、端子を削減したセンサの開発が進められている。   In an electric product having an operation part driven by a motor, such as a digital camera and an ink jet printer, a sensor is used to detect an operation speed of the operation part. Such a sensor generally has three types of terminals: a power supply terminal, a sensor output terminal, and a GND terminal. For this reason, it is difficult to reduce the size of the sensor so as to adapt to the downsizing of the electrical product as described above. Further, in order to reduce the manufacturing process of the sensor and improve the yield, a light-saving optical sensor is required. In response to such demands, development of sensors with reduced terminals is underway.

特許文献1には、光入力時に回路電流を変動することにより、一方の端子の固定電位に対して他方の端子の電位を変動して信号検出する2端子の受光素子を用いた光センサが開示されている。また、外付け抵抗の抵抗値によりヒステリシス特性を持たせることで、外乱の影響によるチャタリング不具合を抑制する技術も開示されている。   Patent Document 1 discloses an optical sensor using a two-terminal light-receiving element that detects a signal by changing a potential of the other terminal with respect to a fixed potential of one terminal by changing a circuit current during light input. Has been. In addition, a technique is disclosed in which chattering failure due to the influence of disturbance is suppressed by providing a hysteresis characteristic with the resistance value of an external resistor.

特許文献2には、光センサに関して、180°位相が異なる2つの光入力による光電流の差を使用することで、両光電流に含まれる直流成分やノイズ成分を相殺する技術が開示されている。   Patent Document 2 discloses a technique for canceling a direct current component and a noise component included in both photocurrents by using a difference between photocurrents of two optical inputs having different 180 ° phases with respect to the optical sensor. .

特許文献3には、ヒステリシス制御回路を含むコンパレータが記載されている。   Patent Document 3 describes a comparator including a hysteresis control circuit.

特開2013−080892号公報(2013年5月2日公開)JP2013-080892A (released on May 2, 2013) 特開2013−247530号公報(2013年12月9日公開)JP2013-247530A (released on December 9, 2013) 特開2006−229954号公報(2006年8月31日公開)JP 2006-229954 A (released August 31, 2006)

しかし、従来の光センサでは、ヒステリシス特性が十分ではない。そのため、例えば、特許文献2に記載された技術を適用した光センサでは、位相の異なる2つの光電流の差分の絶対値が小さい場合にチャタリングが発生する虞がある。   However, the conventional optical sensor has insufficient hysteresis characteristics. Therefore, for example, in an optical sensor to which the technique described in Patent Document 2 is applied, there is a possibility that chattering may occur when the absolute value of the difference between two photocurrents having different phases is small.

また、特許文献3に記載された技術は、電源端子と出力端子とが共通である受光回路に適用することができない。   Moreover, the technique described in Patent Document 3 cannot be applied to a light receiving circuit in which a power supply terminal and an output terminal are common.

本発明は、上記課題に鑑みてなされたものであり、チャタリングを防止する光センサを提供することを目的としている。   The present invention has been made in view of the above problems, and an object thereof is to provide an optical sensor that prevents chattering.

本発明の一態様に係る光センサは、第1端子と第2端子とを有する受光素子を備え、第1端子と第2端子との間の端子間電圧を変動させて信号検出する光センサであって、回路制御端子を有し、上記回路制御端子の電位に応じて、第1端子と第2端子との間を流れる端子間電流をスイッチング制御する電流制御回路と、上記回路制御端子の電位を上昇させる第1電流を発生させる第1電流源と、上記回路制御端子の電位を下降させる第2電流を発生させる第2電流源とを備え、上記受光素子への光入力に応じて増加する光電流は、上記回路制御端子の電位を上昇させ、上記端子間電圧の上昇に応じて、第1電流は増加する、または、第2電流は減少する。   An optical sensor according to an aspect of the present invention is an optical sensor that includes a light receiving element having a first terminal and a second terminal, and detects a signal by changing a voltage between the first terminal and the second terminal. A current control circuit having a circuit control terminal and switching-controlling an inter-terminal current flowing between the first terminal and the second terminal in accordance with the potential of the circuit control terminal; and the potential of the circuit control terminal A first current source for generating a first current for increasing the voltage and a second current source for generating a second current for decreasing the potential of the circuit control terminal, and increases in response to light input to the light receiving element. The photocurrent increases the potential of the circuit control terminal, and the first current increases or the second current decreases as the voltage between the terminals increases.

本発明の一態様によれば、光センサの検出におけるチャタリングを防止することができる。   According to one embodiment of the present invention, chattering in detection by an optical sensor can be prevented.

本発明の実施形態1に係る光センサの構成を示す回路図である。It is a circuit diagram which shows the structure of the optical sensor which concerns on Embodiment 1 of this invention. 本発明の実施形態2に係る光センサの構成を示す回路図である。It is a circuit diagram which shows the structure of the optical sensor which concerns on Embodiment 2 of this invention. 本発明の実施形態3に係る光センサの構成を示す回路図である。It is a circuit diagram which shows the structure of the optical sensor which concerns on Embodiment 3 of this invention. 本発明の実施形態4に係る光センサの構成を示す回路図である。It is a circuit diagram which shows the structure of the optical sensor which concerns on Embodiment 4 of this invention. 駆動電圧が低いときのカレントミラー回路の入力電流に対する増幅率を示すグラフであって、(a)は入力側のトランジスタサイズと出力側のトランジスタサイズとが異なる場合、(b)は入力側のトランジスタサイズと出力側のトランジスタサイズとが同じである場合のグラフである。7 is a graph showing the amplification factor with respect to the input current of the current mirror circuit when the driving voltage is low, where (a) is a case where the input side transistor size is different from the output side transistor size, and (b) is an input side transistor. It is a graph when the size and the transistor size on the output side are the same. (a)は従来の光センサのヒステリシス特性を示すグラフであり、(b)は本発明の一実施形態に係る光センサのヒステリシス特性を示すグラフである。(A) is a graph which shows the hysteresis characteristic of the conventional optical sensor, (b) is a graph which shows the hysteresis characteristic of the optical sensor which concerns on one Embodiment of this invention. (a)は本発明の一実施形態に係る光センサを用いた光学式エンコーダの構成を示す正面図であり、(b)は上記光学式エンコーダの構成を示す側面透視図である。(A) is a front view which shows the structure of the optical encoder using the optical sensor which concerns on one Embodiment of this invention, (b) is side perspective drawing which shows the structure of the said optical encoder. 図1の光センサが図7の光学式エンコーダに用いられる場合のフォトダイオードの配置を示す図である。It is a figure which shows arrangement | positioning of the photodiode in case the optical sensor of FIG. 1 is used for the optical encoder of FIG. (a)は、図1の光センサにおける2つのフォトダイオードの光電流の波形、(b)は、(a)に示した2つの増幅された光電流の差によって得られる電流の波形を示す波形図である。(A) is the waveform of the photocurrent of two photodiodes in the photosensor of FIG. 1, and (b) is the waveform showing the waveform of the current obtained by the difference between the two amplified photocurrents shown in (a). FIG. 本発明の実施形態2に係る光センサの電流および出力を示すグラフである。It is a graph which shows the electric current and output of the optical sensor which concern on Embodiment 2 of this invention.

〔実施形態1〕
本発明に係る実施形態1について、図1、図7、図8、および図9を参照して以下に説明する。
Embodiment 1
Embodiment 1 according to the present invention will be described below with reference to FIGS. 1, 7, 8, and 9.

図1は、本実施形態に係る光センサ1の構成を示す回路図である。図7の(a)は、本実施形態に係る光センサ1を用いた光学式エンコーダ101の構成を示す正面図である。図7の(b)は、光学式エンコーダ101の構成を示す側面図である。図8は、光センサ1が光学式エンコーダ101に用いられる場合のフォトダイオードの配置を示す図である。図9の(a)は、光センサ1における2つのフォトダイオードの光電流の波形を示す波形図である。図9の(b)は、図9の(a)に示した2つの光電流のそれぞれが増幅された電流の差によって得られる電流の波形を示す波形図である。   FIG. 1 is a circuit diagram showing a configuration of an optical sensor 1 according to this embodiment. FIG. 7A is a front view showing a configuration of an optical encoder 101 using the optical sensor 1 according to the present embodiment. FIG. 7B is a side view showing the configuration of the optical encoder 101. FIG. 8 is a diagram showing the arrangement of photodiodes when the optical sensor 1 is used in the optical encoder 101. FIG. 9A is a waveform diagram showing waveforms of photocurrents of two photodiodes in the optical sensor 1. FIG. 9B is a waveform diagram showing a current waveform obtained by the difference between the amplified currents of the two photocurrents shown in FIG.

<光学式エンコーダの構成>
図7の(a)に示すように、インクリメンタル型の光学式エンコーダ101は、移動体としての円盤状の回転体であるコードホイール102と、センサ体103とを備えている。
<Configuration of optical encoder>
As shown in FIG. 7A, the incremental optical encoder 101 includes a code wheel 102 that is a disk-like rotating body as a moving body, and a sensor body 103.

コードホイール102は、全体として略円盤形状をなしている。また、コードホイール102の中心には、回転軸104が取り付けられている。このコードホイール102は、回転軸104を中心に矢印Sの方向に回転する。   The code wheel 102 has a substantially disk shape as a whole. A rotating shaft 104 is attached to the center of the code wheel 102. The code wheel 102 rotates in the direction of arrow S about the rotation shaft 104.

<コードホイールの構成>
コードホイール102には、周縁に沿って複数のスリット105が形成されている。このスリット105は、光が透過できるように、コードホイール102の両面を貫通して形成されている。また、周方向に隣り合う2つのスリット105の間には、光を遮断する遮光部106が形成されている。これにより、複数のスリット105は、遮光部106を間において周方向に一列に配置されている。したがって、スリット105と遮光部106とは、コードホイール102の移動方向(回転方向)に交互に連続して配列される。
<Configuration of code wheel>
A plurality of slits 105 are formed in the code wheel 102 along the periphery. The slit 105 is formed so as to penetrate both sides of the code wheel 102 so that light can pass therethrough. A light blocking portion 106 that blocks light is formed between two slits 105 adjacent in the circumferential direction. Thereby, the plurality of slits 105 are arranged in a row in the circumferential direction with the light shielding portion 106 interposed therebetween. Therefore, the slits 105 and the light shielding portions 106 are alternately and continuously arranged in the moving direction (rotating direction) of the code wheel 102.

また、各スリット105は、コードホイール102の移動方向(矢印Sの方向)の寸法(以降「幅寸法」と称する)が、等しくなるように形成されている。また、各遮光部106は、上記の幅寸法が等しくなるように形成されている。しかも、各スリット105と各遮光部106とは、幅寸法が等しくなるように形成されている。   Each slit 105 is formed so that the dimension (hereinafter referred to as “width dimension”) in the moving direction (direction of arrow S) of the code wheel 102 is equal. In addition, each light shielding portion 106 is formed so that the above width dimensions are equal. In addition, each slit 105 and each light shielding portion 106 are formed to have the same width dimension.

コードホイール102の周縁部における予め定められた基準位置に、光を透過する1つのインデックスパターン107が形成されている。このインデックスパターン107は、スリット105の列の内側に配置されている。また、インデックスパターン107は、幅寸法がスリット105および遮光部106の幅寸法より小さくなるように形成されている。   One index pattern 107 that transmits light is formed at a predetermined reference position at the peripheral edge of the code wheel 102. This index pattern 107 is arranged inside the row of slits 105. The index pattern 107 is formed so that the width dimension is smaller than the width dimension of the slit 105 and the light shielding part 106.

<センサ体の構成>
図7の(b)に示すように、センサ体103は、コードホイール102の外周部を間において対向するように形成された対向部103a,103bを有している。この対向部103a,103bの間にコードホイール通過空間が形成されている。
<Configuration of sensor body>
As shown in FIG. 7B, the sensor body 103 has facing portions 103a and 103b formed so as to face each other with the outer peripheral portion of the code wheel 102 therebetween. A code wheel passage space is formed between the facing portions 103a and 103b.

対向部103b内には、発光部108が配置されている。対向部103a内には、受光部109が配置されている。発光部108は、発光素子と、当該発光素子を駆動する駆動回路とを含んでいる。そして、発光部108は、発光素子がコードホイール102に向けて光を出射するように配置されている。   A light emitting unit 108 is disposed in the facing unit 103b. A light receiving portion 109 is disposed in the facing portion 103a. The light emitting unit 108 includes a light emitting element and a drive circuit that drives the light emitting element. The light emitting unit 108 is arranged such that the light emitting element emits light toward the code wheel 102.

受光部109は、光センサを備える。光センサは、発光素子からの光を受光して光電流を出力する光電変換素子を備え、当該光電変換素子からの出力電流に基づいて検出信号を出力する。また、受光部109は、光電変換素子が発光素子からの光を受けることができるように配置されている。ここでは、受光部109は、2つの光電変換素子を有している。   The light receiving unit 109 includes an optical sensor. The optical sensor includes a photoelectric conversion element that receives light from the light emitting element and outputs a photocurrent, and outputs a detection signal based on the output current from the photoelectric conversion element. The light receiving unit 109 is disposed so that the photoelectric conversion element can receive light from the light emitting element. Here, the light receiving unit 109 has two photoelectric conversion elements.

<光学式エンコーダの動作>
上記のように構成される光学式エンコーダ101は、コードホイール102が矢印Sの示す方向に回転すると、発光部108から発光された光が、スリット105およびインデックスパターン107を透過する。受光部109では、上記の光を受けると、光電変換素子を流れる光電流に基づいて、周期パルス信号や基準パルス信号が検出信号として生成される。
<Operation of optical encoder>
In the optical encoder 101 configured as described above, when the code wheel 102 rotates in the direction indicated by the arrow S, the light emitted from the light emitting unit 108 passes through the slit 105 and the index pattern 107. When the light receiving unit 109 receives the light, a periodic pulse signal or a reference pulse signal is generated as a detection signal based on the photocurrent flowing through the photoelectric conversion element.

周期パルス信号は、光がスリット105を透過することによって生成される信号である。周期パルス信号のパルス幅をカウントすることにより、コードホイール102の回転角度や回転速度を得ることができる。一方、基準パルス信号は、光がインデックスパターン107を透過することによって生成される原点検出信号である。   The periodic pulse signal is a signal generated when light passes through the slit 105. By counting the pulse width of the periodic pulse signal, the rotation angle and rotation speed of the code wheel 102 can be obtained. On the other hand, the reference pulse signal is an origin detection signal generated when light passes through the index pattern 107.

<光センサの構成>
図1に示すように、光センサ1は、受光素子11および外付け抵抗Rを備えている。この光センサ1は、図7の(a)および図7の(b)で示した光学式エンコーダ101におけるセンサ体103の受光部109として用いられる。
<Configuration of optical sensor>
As shown in FIG. 1, the optical sensor 1 includes a light receiving element 11 and an external resistor R. This optical sensor 1 is used as the light receiving portion 109 of the sensor body 103 in the optical encoder 101 shown in FIGS. 7A and 7B.

外付け抵抗Rの一端は、後述する受光素子11に設けられた端子T1に接続されている。外付け抵抗Rの他端は、電源電圧Vccが印加される電源ラインに接続されている。   One end of the external resistor R is connected to a terminal T1 provided on the light receiving element 11 described later. The other end of the external resistor R is connected to a power supply line to which the power supply voltage Vcc is applied.

<受光素子の構成>
受光素子11は、フォトダイオードPDA+,PDA−、抵抗R1,R2、トランジスタTr1〜Tr4(MOSFET:金属酸化膜電界効果トランジスタ)、第1のカレントミラー回路CM1、第2のカレントミラー回路CM2、第3のカレントミラー回路CM3、第1電流源CS1、および第2電流源CS2を有している。
<Configuration of light receiving element>
The light receiving element 11 includes photodiodes PDA + and PDA−, resistors R1 and R2, transistors Tr1 to Tr4 (MOSFET: metal oxide field effect transistor), a first current mirror circuit CM1, a second current mirror circuit CM2, and a third. Current mirror circuit CM3, first current source CS1, and second current source CS2.

受光素子11は、端子T1(第1端子)および端子T2(第2端子)を有する2端子の受光素子である。端子T2は、GNDに接続されている。この受光素子11は、光入力時に回路電流を変動することにより、端子T2の固定電位(GND電位)に対する端子T1の電位を変動して検出信号を出力する。光センサ1は、この検出信号を検出し、受光素子11への光入力の有無を検出する。本実施形態では、検出信号は、端子T1の電位が閾値となる電位より高ければハイレベル、該電位より低ければローレベルと見なされる。   The light receiving element 11 is a two-terminal light receiving element having a terminal T1 (first terminal) and a terminal T2 (second terminal). The terminal T2 is connected to GND. The light receiving element 11 changes the potential of the terminal T1 with respect to the fixed potential (GND potential) of the terminal T2 by changing the circuit current during light input, and outputs a detection signal. The optical sensor 1 detects this detection signal and detects the presence or absence of light input to the light receiving element 11. In the present embodiment, the detection signal is regarded as a high level if the potential of the terminal T1 is higher than a threshold potential, and is regarded as a low level if it is lower than the potential.

なお、端子T1の電位を固定電位として、端子T2の電位を変動させてもよい。この場合、外付け抵抗Rは端子T2とGNDとの間に接続される。   Note that the potential of the terminal T2 may be changed with the potential of the terminal T1 as a fixed potential. In this case, the external resistor R is connected between the terminal T2 and GND.

フォトダイオードPDA+は、入力される光を受けて光電流Ipa+を流す光電変換素子である。フォトダイオードPDA−は、入力される光を受けて光電流Ipa−を流す光電変換素子である。これらのフォトダイオードPDA+およびPDA−のアノードは接地されている。   The photodiode PDA + is a photoelectric conversion element that receives input light and flows a photocurrent Ipa +. The photodiode PDA− is a photoelectric conversion element that receives input light and flows a photocurrent Ipa−. The anodes of these photodiodes PDA + and PDA− are grounded.

図8に示すように、フォトダイオードPDA+とフォトダイオードPDA−との配置ピッチは、複数のスリット105の配置ピッチの半分である。言い換えれば、発光部108の光がスリット105を通過して一方のフォトダイオードPDA+に照射(入力)されるとき、発光部108の光は遮光部106に遮蔽され他方のフォトダイオードPDA−には照射されない。その逆も同様である。そのため、コードホイール102が回転しているとき、光電流Ipa+および光電流Ipa−は、図9の(a)に示すように、位相が180°ずれる。   As shown in FIG. 8, the arrangement pitch of the photodiode PDA + and the photodiode PDA− is half of the arrangement pitch of the plurality of slits 105. In other words, when light from the light emitting unit 108 passes through the slit 105 and is irradiated (input) to one photodiode PDA +, the light from the light emitting unit 108 is shielded by the light shielding unit 106 and irradiated to the other photodiode PDA−. Not. The reverse is also true. Therefore, when the code wheel 102 is rotating, the phases of the photocurrent Ipa + and the photocurrent Ipa− are shifted by 180 ° as shown in FIG.

第1のカレントミラー回路CM1は、p型の1組のトランジスタTr11,Tr12(MOSFET:金属酸化膜電界効果トランジスタ)を有している。トランジスタTr11のゲート端子は、トランジスタTr12のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタTr11は、ドレイン端子がフォトダイオードPDA+のカソードおよびトランジスタTr11のゲート端子に接続され、ソース端子が端子T1に接続されている。カレントミラー回路としての出力側のトランジスタTr12は、ドレイン端子が抵抗R1の一端、およびトランジスタTr1のゲート端子(回路制御端子)に接続され、ソース端子が端子T1に接続されている。   The first current mirror circuit CM1 has a pair of p-type transistors Tr11 and Tr12 (MOSFET: metal oxide film field effect transistor). The gate terminal of the transistor Tr11 is connected to the gate terminal of the transistor Tr12. The transistor Tr11 on the input side as a current mirror circuit has a drain terminal connected to the cathode of the photodiode PDA + and the gate terminal of the transistor Tr11, and a source terminal connected to the terminal T1. The transistor Tr12 on the output side as a current mirror circuit has a drain terminal connected to one end of the resistor R1 and the gate terminal (circuit control terminal) of the transistor Tr1, and a source terminal connected to the terminal T1.

第2のカレントミラー回路CM2は、p型の1組のトランジスタTr21,Tr22(MOSFET)を有している。トランジスタTr21のゲート端子は、トランジスタTr22のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタTr21は、ドレイン端子がフォトダイオードPDA−のカソードおよびトランジスタTr21のゲート端子に接続され、ソース端子が端子T1に接続されている。カレントミラー回路としての出力側のトランジスタTr22のソース端子は、端子T1に接続されている。   The second current mirror circuit CM2 has a pair of p-type transistors Tr21 and Tr22 (MOSFET). The gate terminal of the transistor Tr21 is connected to the gate terminal of the transistor Tr22. The transistor Tr21 on the input side as a current mirror circuit has a drain terminal connected to the cathode of the photodiode PDA- and the gate terminal of the transistor Tr21, and a source terminal connected to the terminal T1. The source terminal of the transistor Tr22 on the output side as a current mirror circuit is connected to the terminal T1.

第3のカレントミラー回路CM3は、n型の1組のトランジスタTr31,Tr32(MOSFET)を有している。トランジスタTr31のゲート端子は、トランジスタTr32のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタTr31は、ドレイン端子がトランジスタTr22のドレイン端子およびトランジスタTr31のゲート端子に接続され、ソース端子が端子T2に接続されている。カレントミラー回路としての出力側のトランジスタTr32は、ドレイン端子がトランジスタTr12のドレイン端子に接続され、ソース端子が端子T2に接続されている。   The third current mirror circuit CM3 has an n-type set of transistors Tr31 and Tr32 (MOSFET). The gate terminal of the transistor Tr31 is connected to the gate terminal of the transistor Tr32. The transistor Tr31 on the input side as a current mirror circuit has a drain terminal connected to the drain terminal of the transistor Tr22 and the gate terminal of the transistor Tr31, and a source terminal connected to the terminal T2. The transistor Tr32 on the output side as a current mirror circuit has a drain terminal connected to the drain terminal of the transistor Tr12 and a source terminal connected to the terminal T2.

抵抗R1の一端は、上記の内容から明らかな通り、トランジスタTr12のドレイン端子に接続されている。抵抗R1の他端およびn型のトランジスタTr1のソース端子は、端子T2に接続されている。トランジスタTr1のドレイン端子は、p型のトランジスタTr2のドレイン端子およびn型のトランジスタTr3のゲート端子に接続されている。トランジスタTr2は、ソース端子が端子T1に接続されるとともに、ゲート端子(回路制御端子)がトランジスタTr1のゲート端子に接続されている。トランジスタTr1,Tr2は、このように接続されることによりインバータを形成している。   As is apparent from the above description, one end of the resistor R1 is connected to the drain terminal of the transistor Tr12. The other end of the resistor R1 and the source terminal of the n-type transistor Tr1 are connected to the terminal T2. The drain terminal of the transistor Tr1 is connected to the drain terminal of the p-type transistor Tr2 and the gate terminal of the n-type transistor Tr3. The transistor Tr2 has a source terminal connected to the terminal T1, and a gate terminal (circuit control terminal) connected to the gate terminal of the transistor Tr1. The transistors Tr1 and Tr2 are thus connected to form an inverter.

トランジスタTr3は、ソース端子が端子T2に接続され、ドレイン端子がn型のトランジスタTr4のソース端子に接続されている。トランジスタTr4は、ドレイン端子が端子T1に接続され、ゲート端子がトランジスタTr3のゲート端子および抵抗R2の一端に接続されている。抵抗R2の他端は、端子T1に接続されている。   The transistor Tr3 has a source terminal connected to the terminal T2, and a drain terminal connected to the source terminal of the n-type transistor Tr4. The transistor Tr4 has a drain terminal connected to the terminal T1, and a gate terminal connected to the gate terminal of the transistor Tr3 and one end of the resistor R2. The other end of the resistor R2 is connected to the terminal T1.

トランジスタTr1〜Tr4および抵抗R2は、電流制御回路CC(電流制御部)を構成している。トランジスタTr1,Tr2のゲート端子(制御端子)は、電流制御回路CCの制御端子(回路制御端子)として機能する。電流制御回路CCは、制御端子の電位に応じて端子T1と端子T2との間(トランジスタTr3,Tr4の電流経路)を流れる電流(端子間電流)をスイッチング制御する。   The transistors Tr1 to Tr4 and the resistor R2 constitute a current control circuit CC (current control unit). The gate terminals (control terminals) of the transistors Tr1 and Tr2 function as control terminals (circuit control terminals) of the current control circuit CC. The current control circuit CC performs switching control of a current (current between terminals) flowing between the terminals T1 and T2 (current paths of the transistors Tr3 and Tr4) according to the potential of the control terminal.

第1電流源CS1は、端子T1,T2間の端子間電圧の上昇に応じて(すなわち端子T1の電位の上昇に応じて)増加する第1電流I1を生じさせる。第1電流源CS1は、一端が端子T1に接続され、他端が抵抗R1の一端およびトランジスタTr1のゲート端子に接続されている。第1電流I1は、端子T1から抵抗R1の一端に流れ込む。   The first current source CS1 generates a first current I1 that increases as the voltage between the terminals T1 and T2 increases (that is, as the potential of the terminal T1 increases). The first current source CS1 has one end connected to the terminal T1 and the other end connected to one end of the resistor R1 and the gate terminal of the transistor Tr1. The first current I1 flows from the terminal T1 to one end of the resistor R1.

第2電流源CS2は、端子T1,T2間の端子間電圧の上昇に応じて(すなわち端子T1の電位の上昇に応じて)減少する第2電流I2を生じさせる。第2電流源CS2は、一端が抵抗R1の一端およびトランジスタTr1のゲート端子に接続され、他端が端子T2に接続されている。第2電流I2は、抵抗R1の一端から端子T2に流れ込む。   The second current source CS2 generates a second current I2 that decreases as the voltage between the terminals T1 and T2 increases (that is, as the potential of the terminal T1 increases). The second current source CS2 has one end connected to one end of the resistor R1 and the gate terminal of the transistor Tr1, and the other end connected to the terminal T2. The second current I2 flows from one end of the resistor R1 into the terminal T2.

<光センサの動作>
フォトダイオードPDA+が受光すると、フォトダイオードPDA+に光電流Ipa+が流れる。光電流Ipa+は第1のカレントミラー回路CM1(電流増幅回路)によって増幅され、出力側のトランジスタTr12から電流IA+として出力される。
<Operation of optical sensor>
When the photodiode PDA + receives light, a photocurrent Ipa + flows through the photodiode PDA +. The photocurrent Ipa + is amplified by the first current mirror circuit CM1 (current amplification circuit), and is output from the output transistor Tr12 as the current IA +.

一方、フォトダイオードPDA−が受光すると、フォトダイオードPDA−に光電流Ipa−が流れる。光電流Ipa−は第2のカレントミラー回路CM2(電流増幅回路)によって増幅され、第3のカレントミラー回路CM3(電流増幅回路)の入力側トランジスタTr31に流れる。その結果、第3のカレントミラー回路CM3の出力側トランジスタTr32から電流IA−が出力される。   On the other hand, when the photodiode PDA− receives light, a photocurrent Ipa− flows through the photodiode PDA−. The photocurrent Ipa− is amplified by the second current mirror circuit CM2 (current amplification circuit) and flows to the input side transistor Tr31 of the third current mirror circuit CM3 (current amplification circuit). As a result, the current IA− is output from the output side transistor Tr32 of the third current mirror circuit CM3.

このとき、電流IA+の一部が、電流IA−として第3のカレントミラー回路CM3のトランジスタTr32に流れる。つまり、第1のカレントミラー回路CM1の出力電流IA+から第3のカレントミラー回路CM3の出力電流IA−が減じられることになる。   At this time, a part of the current IA + flows through the transistor Tr32 of the third current mirror circuit CM3 as the current IA-. That is, the output current IA− of the third current mirror circuit CM3 is subtracted from the output current IA + of the first current mirror circuit CM1.

第1のカレントミラー回路CM1の増幅率と、第2のカレントミラー回路CM2の増幅率とは等しく、例えば20倍である。一方、第3のカレントミラー回路CM3の増幅率は1倍である。このように構成することで、電流IA+の光電流Ipa+に対する増幅率と、電流IA−の光電流Ipa−に対する増幅率とが等しくなる。また、第3のカレントミラー回路CM3を構成するトランジスタTr31,Tr32が対称になるため、第3のカレントミラー回路CM3での増幅率の、入力電流によるばらつきを低減できる。なお、カレントミラー回路の、入力電流によるばらつきについては、後述の実施形態4も参照されたい。   The amplification factor of the first current mirror circuit CM1 and the amplification factor of the second current mirror circuit CM2 are equal, for example, 20 times. On the other hand, the amplification factor of the third current mirror circuit CM3 is one. With this configuration, the amplification factor of the current IA + with respect to the photocurrent Ipa + is equal to the amplification factor of the current IA− with respect to the photocurrent Ipa−. In addition, since the transistors Tr31 and Tr32 constituting the third current mirror circuit CM3 are symmetric, the variation in the amplification factor in the third current mirror circuit CM3 due to the input current can be reduced. For the variation of the current mirror circuit due to the input current, see also Embodiment 4 described later.

図9の(a)に示すように、光電流Ipa+,Ipa−は、光センサ1が光学式エンコーダ101に搭載されている状態では、光学式エンコーダ101における光の回り込みによる直流成分を含んでいる。   As shown in FIG. 9A, the photocurrents Ipa + and Ipa− include a direct current component due to the wraparound of light in the optical encoder 101 when the optical sensor 1 is mounted on the optical encoder 101. .

光センサ1(受光部109)が受光する光透過領域の像は、回転しているコードホイール102におけるスリット105およびインデックスパターン107と、発光部108との位置関係から、広がったり狭まったりして変動する。この変動が光の回り込み成分としてフォトダイオードPDA+,PDA−に受光されると、光電流Ipa+,Ipa−に直流成分として現れる。   The image of the light transmission region received by the optical sensor 1 (the light receiving unit 109) varies depending on the positional relationship between the light emitting unit 108 and the slit 105 and the index pattern 107 in the rotating code wheel 102. To do. When this fluctuation is received by the photodiodes PDA + and PDA− as a light sneak component, it appears as a direct current component in the photocurrents Ipa + and Ipa−.

コードホイール102が回転しているとき、電流IA+,IA−は、図9の(a)に示した光電流Ipa+,Ipa−の波形と同様の波形を有する。電流IA+,IA−は、それぞれ光電流Ipa+,Ipa−に現れた直流成分に由来する直流成分を含んでいる。しかし、電流IA+から電流IA−が減じられた電流は、図9の(b)に示すように、各出力電流に含まれていた直流成分が相殺された電流IAとなる。   When the code wheel 102 is rotating, the currents IA + and IA− have waveforms similar to the waveforms of the photocurrents Ipa + and Ipa− shown in FIG. The currents IA + and IA− include DC components derived from DC components appearing in the photocurrents Ipa + and Ipa−, respectively. However, the current obtained by subtracting the current IA− from the current IA + becomes a current IA in which the DC component included in each output current is canceled as shown in FIG.

また、第1電流I1は、電流IAと合流して抵抗R1に流れ込む。一方、第2電流I2は、電流IAから分岐して第2電流源CS2に流れる。つまり、電流IAに第1電流I1を加算し、第2電流I2を減算した電流IR1が、抵抗R1を流れる。   The first current I1 merges with the current IA and flows into the resistor R1. On the other hand, the second current I2 branches from the current IA and flows to the second current source CS2. That is, the current IR1 obtained by adding the first current I1 to the current IA and subtracting the second current I2 flows through the resistor R1.

電流IR1が抵抗R1を流れることにより、抵抗R1の両端に電位差が生じる。このため、GNDを基準としたトランジスタTr1,Tr2のゲート電圧(インバータの入力電圧)が変動する。上記のゲート電圧は、抵抗R1を流れる電流IR1の大きさによって決まる。抵抗R1の抵抗値は、電流IR1が一定の値ITH以上になると、上記のゲート電圧がインバータの閾値電圧を越えるように設定される。   When the current IR1 flows through the resistor R1, a potential difference is generated between both ends of the resistor R1. For this reason, the gate voltage (input voltage of the inverter) of the transistors Tr1 and Tr2 with respect to GND varies. The gate voltage is determined by the magnitude of the current IR1 flowing through the resistor R1. The resistance value of the resistor R1 is set so that the gate voltage exceeds the threshold voltage of the inverter when the current IR1 becomes equal to or greater than a certain value ITH.

電流IR1の電流値がITHを超えると(トランジスタTr1のゲート電圧が閾値電圧を超えると)、トランジスタTr1がオンする。これにより、トランジスタTr3,Tr4がオフするので、電流制御回路CCを介して端子T1,T2の間を流れる電流が減少する(なくなる)。それゆえ、外付け抵抗Rを流れる電流が小さくなるので、外付け抵抗Rによる電源電圧Vccからの電圧降下が小さくなる。それゆえ、端子T1の電位が上昇し、端子T1,T2(2端子)の間の電圧が上昇する。   When the current value of the current IR1 exceeds ITH (when the gate voltage of the transistor Tr1 exceeds the threshold voltage), the transistor Tr1 is turned on. As a result, the transistors Tr3 and Tr4 are turned off, so that the current flowing between the terminals T1 and T2 via the current control circuit CC is reduced (eliminated). Therefore, since the current flowing through the external resistor R becomes small, the voltage drop from the power supply voltage Vcc by the external resistor R becomes small. Therefore, the potential of the terminal T1 rises and the voltage between the terminals T1 and T2 (2 terminals) rises.

一方、電流IR1の電流値がITHを下回ると(トランジスタTr1のゲート電圧が閾値電圧を下回ると)、トランジスタTr1がオフする。これにより、トランジスタTr3,Tr4がオンするので、電流制御回路CCを介して端子T1,T2の間を流れる電流が増加する。それゆえ、外付け抵抗Rを流れる電流が大きくなるので、外付け抵抗Rによる電源電圧Vccからの電圧降下が大きくなる。それゆえ、端子T1の電位が低下し、上記の2端子間の電圧が低下する。   On the other hand, when the current value of the current IR1 falls below ITH (when the gate voltage of the transistor Tr1 falls below the threshold voltage), the transistor Tr1 is turned off. As a result, the transistors Tr3 and Tr4 are turned on, and the current flowing between the terminals T1 and T2 via the current control circuit CC increases. Therefore, since the current flowing through the external resistor R increases, the voltage drop from the power supply voltage Vcc due to the external resistor R increases. Therefore, the potential of the terminal T1 decreases, and the voltage between the two terminals decreases.

なお、トランジスタTr2は、トランジスタTr1がオフし、トランジスタTr3,Tr4がオンする速度を上げるために、この移行期間のみオンする。   The transistor Tr2 is turned on only during this transition period in order to increase the speed at which the transistor Tr1 is turned off and the transistors Tr3 and Tr4 are turned on.

このように、トランジスタTr3,Tr4のオフ/オンに応じて2端子間の電圧が昇降する。したがって、フォトダイオードPDA+に光入力があるとき(Ipa+,IA+が大きいとき)に端子T1に現れる出力電圧がハイレベル電圧となる。フォトダイオードPDA+に光入力がないとき(Ipa+,IA+が小さいとき)に端子T1に現れる出力電圧がローレベル電圧(ただしGNDより高い)となる。光センサ1は、端子T1の電圧を検出することにより、フォトダイオードPDA+への光入力の有無を判定することができる。   Thus, the voltage between the two terminals rises and falls according to the off / on of the transistors Tr3 and Tr4. Therefore, when the photodiode PDA + has an optical input (when Ipa + and IA + are large), the output voltage appearing at the terminal T1 becomes a high level voltage. When there is no light input to the photodiode PDA + (when Ipa + and IA + are small), the output voltage appearing at the terminal T1 becomes a low level voltage (but higher than GND). The optical sensor 1 can determine the presence or absence of light input to the photodiode PDA + by detecting the voltage at the terminal T1.

例えば、第1電流源CS1は、端子T1に現れる出力電圧がハイレベル電圧である場合に第1電流I1を生じさせ、ローレベル電圧である場合には第1電流I1を生じさせない。第1電流源CS1の第1電流I1は、端子T1,T2間の端子間電圧の上昇に応じて増加すると言える。   For example, the first current source CS1 generates the first current I1 when the output voltage appearing at the terminal T1 is a high level voltage, and does not generate the first current I1 when the output voltage is a low level voltage. It can be said that the first current I1 of the first current source CS1 increases as the voltage between the terminals T1 and T2 increases.

また、第2電流源CS2は、端子T1に現れる出力電圧がローレベル電圧である場合に第2電流I2を生じさせ、ハイレベル電圧である場合に第2電流I2を生じさせない。第2電流源CS2の第2電流I2は、端子T1,T2間の端子間電圧の上昇に応じて減少すると言える。   The second current source CS2 generates the second current I2 when the output voltage appearing at the terminal T1 is the low level voltage, and does not generate the second current I2 when the output voltage is the high level voltage. It can be said that the second current I2 of the second current source CS2 decreases as the voltage between the terminals T1 and T2 increases.

このように構成することで、端子T1に現れる出力電圧がヒステリシス特性を持つ。   With this configuration, the output voltage appearing at the terminal T1 has hysteresis characteristics.

抵抗R1の一端(上側端)から流れ出す第2電流I2は、抵抗R1を流れる電流を減少させるよう働く。それゆえ、第2電流I2は、電流制御回路CCの制御端子(トランジスタTr1,Tr2のゲート端子)の電位を下降させるよう働く。つまり、端子T1に現れる出力電圧がローレベル電圧からハイレベル電圧に移行する際には、電流IAが、ITHに第2電流I2の電流値を加算した値まで上昇する必要がある。   The second current I2 flowing out from one end (upper end) of the resistor R1 serves to reduce the current flowing through the resistor R1. Therefore, the second current I2 works to lower the potential of the control terminal of the current control circuit CC (the gate terminals of the transistors Tr1 and Tr2). That is, when the output voltage appearing at the terminal T1 shifts from the low level voltage to the high level voltage, the current IA needs to rise to a value obtained by adding the current value of the second current I2 to ITH.

抵抗R1の一端(上側端)に流れ込む第1電流I1は、抵抗R1を流れる電流を増加させるよう働く。それゆえ、第1電流I1は、電流制御回路CCの制御端子の電位を上昇させるよう働く。つまり、端子T1に現れる出力電圧がハイレベル電圧からローレベル電圧に移行する際には、電流IAが、ITHから第1電流I1の電流値を減算した値まで低下する必要がある。   The first current I1 flowing into one end (upper end) of the resistor R1 serves to increase the current flowing through the resistor R1. Therefore, the first current I1 works to increase the potential of the control terminal of the current control circuit CC. That is, when the output voltage appearing at the terminal T1 shifts from the high level voltage to the low level voltage, the current IA needs to be reduced to a value obtained by subtracting the current value of the first current I1 from ITH.

なお、抵抗R1の一端(上端側)に流れ込む電流IAは、抵抗R1を流れる電流を増加させるよう働く。それゆえ、電流IAは、電流制御回路CCの制御端子の電位を上昇させるよう働く。また、電流IAは、光電流Ipa+の増加に応じて増加し、光電流Ipa+は、受光素子11のフォトダイオードPDA+への光入力に応じて増加する。つまり、受光素子11への光入力に応じて増加する光電流Ipa+は、電流制御回路CCの制御端子の電位を上昇させると言える。   The current IA flowing into one end (upper end side) of the resistor R1 works to increase the current flowing through the resistor R1. Therefore, the current IA works to increase the potential of the control terminal of the current control circuit CC. Further, the current IA increases as the photocurrent Ipa + increases, and the photocurrent Ipa + increases according to the light input to the photodiode PDA + of the light receiving element 11. That is, it can be said that the photocurrent Ipa + that increases in response to the light input to the light receiving element 11 raises the potential of the control terminal of the current control circuit CC.

なお、第1電流源CS1は、端子T1に現れる出力電圧がハイレベル電圧からローレベル電圧に移行した後には第1電流I1を生じさせない。端子T1に現れる出力電圧がハイレベル電圧からローレベル電圧に移行した後に第1電流I1を生じさせ続けると、出力電圧を再度ローレベル電圧からハイレベル電圧に移行させるために必要な電流IAの電流値が第1電流I1の電流値の分だけ小さくなる。すなわち、端子T1に現れる出力電圧のヒステリシス特性が、減少または消滅し、チャタリングが発生しやすくなるからである。   The first current source CS1 does not generate the first current I1 after the output voltage appearing at the terminal T1 shifts from the high level voltage to the low level voltage. If the first current I1 continues to be generated after the output voltage appearing at the terminal T1 has shifted from the high level voltage to the low level voltage, the current IA required to shift the output voltage from the low level voltage to the high level voltage again. The value is reduced by the current value of the first current I1. That is, the hysteresis characteristic of the output voltage appearing at the terminal T1 decreases or disappears, and chattering is likely to occur.

同様に、第2電流源CS2は、端子T1に現れる出力電圧がローレベル電圧からハイレベル電圧に移行した後には第2電流I2を生じさせない。端子T1に現れる出力電圧がローレベル電圧からハイレベル電圧に移行した後に第2電流I2を生じさせ続けると、出力電圧を再度ハイレベル電圧からローレベル電圧に移行させるために必要な電流IAの電流値が第2電流I2の電流値の分だけ大きくなるからである。   Similarly, the second current source CS2 does not generate the second current I2 after the output voltage appearing at the terminal T1 shifts from the low level voltage to the high level voltage. If the second current I2 continues to be generated after the output voltage appearing at the terminal T1 has shifted from the low level voltage to the high level voltage, the current IA required to shift the output voltage from the high level voltage to the low level voltage again. This is because the value is increased by the current value of the second current I2.

なお、これに限らず、第1電流源CS1は、上記の通り、端子T1に現れる出力電圧の増加に応じて第1電流I1を増加させてもよい。また、第2電流源CS2は、端子T1に現れる出力電圧の増加に応じて第2電流I2を減少させてもよい。端子T1に現れる出力電圧がハイレベル電圧である場合には、第1電流I1が、第2電流I2より大きくなるように構成する。一方、端子T1に現れる出力電圧がローレベル電圧である場合には、第2電流I2が、第1電流I1より大きくなるように構成する。   Not limited to this, the first current source CS1 may increase the first current I1 in accordance with the increase in the output voltage appearing at the terminal T1, as described above. Further, the second current source CS2 may decrease the second current I2 in accordance with an increase in output voltage appearing at the terminal T1. When the output voltage appearing at the terminal T1 is a high level voltage, the first current I1 is configured to be larger than the second current I2. On the other hand, when the output voltage appearing at the terminal T1 is a low level voltage, the second current I2 is configured to be larger than the first current I1.

また、第1電流I1と第2電流I2のうち、いずれか一方の電流値は、端子間電圧によらず一定であっても構わない。例えば、第1電流I1の電流値は一定で、端子T1に現れる出力電圧がハイレベル電圧であるときには第2電流I2が第1電流I1より小さくなるように制御し、端子T1に現れる出力電圧がローレベル電圧であるときには第2電流I2が第1電流I1より大きくなるように制御してもよい。逆に、第2電流I2の電流値は一定で、端子T1に現れる出力電圧がハイレベル電圧であるときには第1電流I1が第2電流I2より大きくなるように制御し、端子T1に現れる出力電圧がローレベル電圧であるときには第1電流I1が第2電流I2より小さくなるように制御してもよい。I1およびI2≧0として、抵抗R1を流れる電流のうち、光電流に起因しない成分(I1−I2)が、端子T1に現れる出力電圧がローレベル電圧であるとき負に、端子T1に現れる出力電圧がハイレベル電圧であるとき正であればよい。   Further, one of the first current I1 and the second current I2 may have a constant current value regardless of the inter-terminal voltage. For example, when the current value of the first current I1 is constant and the output voltage appearing at the terminal T1 is a high level voltage, the second current I2 is controlled to be smaller than the first current I1, and the output voltage appearing at the terminal T1 is When the voltage is a low level voltage, the second current I2 may be controlled to be larger than the first current I1. Conversely, when the current value of the second current I2 is constant and the output voltage appearing at the terminal T1 is a high level voltage, the first current I1 is controlled to be larger than the second current I2, and the output voltage appearing at the terminal T1 is controlled. When is a low level voltage, the first current I1 may be controlled to be smaller than the second current I2. As I1 and I2 ≧ 0, the component (I1-I2) that does not originate in the photocurrent out of the current flowing through the resistor R1 is negative when the output voltage appearing at the terminal T1 is a low level voltage, and the output voltage appearing at the terminal T1 It may be positive when is a high level voltage.

<応答速度の低下防止>
上記のように、トランジスタTr1,Tr2がインバータを構成することにより、トランジスタTr3が高速でスイッチング動作することができる。しかしながら、受光素子11の2端子間の電位差が降下するとき、トランジスタTr2のゲート−ドレイン間では、トランジスタTr3がスイッチング動作してから徐々に電位差が減るので、電流が減少する。このため、受光素子11の応答速度が徐々に低下していく。
<Preventing a drop in response speed>
As described above, the transistors Tr1 and Tr2 constitute an inverter, so that the transistor Tr3 can perform a switching operation at a high speed. However, when the potential difference between the two terminals of the light receiving element 11 falls, the current decreases between the gate and drain of the transistor Tr2 because the potential difference gradually decreases after the transistor Tr3 performs the switching operation. For this reason, the response speed of the light receiving element 11 gradually decreases.

そこで、このような不都合を回避することができるように、受光素子11では、抵抗R2が設けられている。これにより、2端子間の電位差の降下が抵抗R2で補助されるので、応答速度の低下を防ぐことが可能となる。   Therefore, in order to avoid such inconvenience, the light receiving element 11 is provided with a resistor R2. As a result, the drop in the potential difference between the two terminals is assisted by the resistor R2, so that it is possible to prevent the response speed from being lowered.

ところで、受光素子11の検出信号生成部における各トランジスタをMOSFETで構成すれば、ドーズ量を調整することにより、トランジスタの動作スレッシュホールドレベルを変えることが可能である。例えば、2端子間の電位差を生じさせるために電流を発生させるトランジスタ(受光素子11においてはトランジスタTr3)の動作スレッシュホールドレベルを0.7Vより低く設定しておく。これは、通常、光センサ1の検出信号を受けるデバイスがダイオード電圧である0.7Vにスレッシュホールドレベルを設けるためである。   By the way, if each transistor in the detection signal generation unit of the light receiving element 11 is configured by a MOSFET, the operation threshold level of the transistor can be changed by adjusting the dose. For example, the operation threshold level of a transistor (a transistor Tr3 in the light receiving element 11) that generates a current to generate a potential difference between two terminals is set lower than 0.7V. This is because a device that receives the detection signal of the optical sensor 1 normally provides a threshold level at 0.7 V, which is a diode voltage.

これにより、2端子間の電位差をより大きくすることができる。したがって、受光素子11の動作範囲を広げることができる。   Thereby, the potential difference between the two terminals can be further increased. Therefore, the operating range of the light receiving element 11 can be expanded.

<リーク電流の減少>
受光素子11において、スレッシュホールドレベルの低いトランジスタを用いた場合、高温におけるトランジスタTr3のオフ時にリーク電流が生じることが懸念される。このようなリーク電流が生じると、本来、2端子間の電位差が上昇するときに、2端子間の電位差が低下してしまうという不都合が生じる。
<Reduction of leakage current>
When a transistor with a low threshold level is used in the light receiving element 11, there is a concern that a leakage current is generated when the transistor Tr3 is turned off at a high temperature. When such a leak current occurs, there is a disadvantage that the potential difference between the two terminals decreases when the potential difference between the two terminals increases.

そこで、このような不都合を回避することができるように、トランジスタTr3と縦続接続されるトランジスタTr4が設けられている。これにより、トランジスタTr3のドレイン電圧を下げると、オフ時のリーク電流を1/10以上に減少させることが可能となる。それゆえ、トランジスタTr3のオフ時のリーク電流を大幅に減少させることができる。特に、スイッチング動作するトランジスタTr3は、大電流を流すために、大きいサイズに形成される必要があるので、リーク電流がそれだけ大きくなりやすい。したがって、2端子間の電位差の上昇時に2端子間の電位差の低下を抑制することができる。   Therefore, a transistor Tr4 that is cascade-connected to the transistor Tr3 is provided so as to avoid such an inconvenience. As a result, when the drain voltage of the transistor Tr3 is lowered, it is possible to reduce the off-state leakage current to 1/10 or more. Therefore, the leakage current when the transistor Tr3 is off can be greatly reduced. In particular, since the transistor Tr3 that performs the switching operation needs to be formed in a large size in order to flow a large current, the leak current tends to increase accordingly. Accordingly, it is possible to suppress a decrease in the potential difference between the two terminals when the potential difference between the two terminals increases.

ところで、トランジスタTr1は、スレッシュホールドレベルの温度特性の変動が大きいと、誤動作する可能性がある。これは、MOSFETのスレッシュホールドレベルが高温で低下することによる。一方、電流−電圧変化に用いる抵抗は、例えば拡散抵抗を用いると、抵抗値が高温で上昇するため、感度に大きな温度特性を生じてしまう。   By the way, the transistor Tr1 may malfunction if a variation in the temperature characteristic of the threshold level is large. This is because the threshold level of the MOSFET decreases at a high temperature. On the other hand, if the resistance used for the current-voltage change is, for example, a diffused resistor, the resistance value increases at a high temperature, resulting in a large temperature characteristic in sensitivity.

そこで、受光素子11は、このような不都合を回避することができるように、抵抗R1(バイアス抵抗)が負の温度特性を有する抵抗(例えばポリシリコン抵抗)で構成されている。これにより、MOSFETであるトランジスタTr1の温度特性と抵抗R1の温度特性とを相殺することが可能となる。したがって、受光素子11の温度特性の変動を抑制することができる。   Therefore, the light receiving element 11 is composed of a resistor (for example, a polysilicon resistor) having a negative temperature characteristic in the resistor R1 (bias resistor) so as to avoid such inconvenience. As a result, it is possible to cancel the temperature characteristics of the transistor Tr1 that is a MOSFET and the temperature characteristics of the resistor R1. Therefore, fluctuations in temperature characteristics of the light receiving element 11 can be suppressed.

<回路構成の変形例>
なお、上記の抵抗R2およびトランジスタTr4のいずれかまたは両方を省略した受光素子を用いた光センサも、本発明の技術的範囲に含まれる。また、フォトダイオードPDA−、第2のカレントミラー回路CM2および第3のカレントミラー回路CM3を省略した受光素子を用いた光センサも、本発明の技術的範囲に含まれる。また、トランジスタTr1を省略して代わりに抵抗を接続する、または単にトランジスタTr2を省略することもできる。また、第1のカレントミラー回路CM1の代わりに、光電流Ipa+を所定の増幅率で増幅させて、電流IA+を出力する電流増幅回路を用いることもできる。同様に、第2のカレントミラー回路CM2および第3のカレントミラー回路CM3の代わりに、光電流Ipa−を所定の増幅率で増幅させて、電流IA−を出力する電流増幅回路を用いることもできる。また、抵抗R1(抵抗素子、インピーダンス素子)の代わりに、電流IAに対して順方向に接続されたダイオード(インピーダンス素子)を用いることもできる。
<Modification of circuit configuration>
Note that an optical sensor using a light receiving element in which one or both of the resistor R2 and the transistor Tr4 is omitted is also included in the technical scope of the present invention. In addition, an optical sensor using a light receiving element in which the photodiode PDA−, the second current mirror circuit CM2, and the third current mirror circuit CM3 are omitted is also included in the technical scope of the present invention. Alternatively, the transistor Tr1 may be omitted and a resistor connected instead, or the transistor Tr2 may simply be omitted. Further, instead of the first current mirror circuit CM1, a current amplifier circuit that amplifies the photocurrent Ipa + with a predetermined amplification factor and outputs the current IA + can be used. Similarly, instead of the second current mirror circuit CM2 and the third current mirror circuit CM3, a current amplifier circuit that amplifies the photocurrent Ipa− with a predetermined amplification factor and outputs the current IA− can be used. . Also, a diode (impedance element) connected in the forward direction with respect to the current IA can be used instead of the resistor R1 (resistance element, impedance element).

〔実施形態2〕
本発明に係る実施形態2について、図2および図10に基づいて説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 2]
A second embodiment according to the present invention will be described with reference to FIGS. For convenience of explanation, members having the same functions as those described in the above embodiment are denoted by the same reference numerals and description thereof is omitted.

<光センサの構成>
図2は、本実施形態に係る光センサ2の構成を示す回路図である。図2に示すように、光センサ2は、受光素子12および外付け抵抗Rを備えている。この光センサ2も、図1で示した光センサ1と同様、図7の(a)および図7の(b)で示した光学式エンコーダ101における、センサ体103の受光部109として用いることができる。
<Configuration of optical sensor>
FIG. 2 is a circuit diagram showing a configuration of the optical sensor 2 according to the present embodiment. As shown in FIG. 2, the optical sensor 2 includes a light receiving element 12 and an external resistor R. Similarly to the optical sensor 1 shown in FIG. 1, this optical sensor 2 is also used as the light receiving portion 109 of the sensor body 103 in the optical encoder 101 shown in FIGS. 7A and 7B. it can.

<受光素子の構成>
受光素子12は、前述の受光素子11と同様、フォトダイオードPDA+,PDA−、抵抗R1,R2、トランジスタTr1〜Tr4(MOSFET)、第1のカレントミラー回路CM1、第2のカレントミラー回路CM2、第3のカレントミラー回路CM3、第1電流源CS1、および第2電流源CS2を有している。第1電流源CS1は、抵抗R4および第5のカレントミラー回路CM5を含む。第2電流源CS2は、抵抗R3、トランジスタTr5、第4のカレントミラー回路CM4、および第6のカレントミラー回路CM6を含む。
<Configuration of light receiving element>
Similar to the light receiving element 11 described above, the light receiving element 12 includes photodiodes PDA + and PDA−, resistors R1 and R2, transistors Tr1 to Tr4 (MOSFET), a first current mirror circuit CM1, a second current mirror circuit CM2, and a second current mirror circuit CM2. 3 current mirror circuit CM3, first current source CS1, and second current source CS2. The first current source CS1 includes a resistor R4 and a fifth current mirror circuit CM5. The second current source CS2 includes a resistor R3, a transistor Tr5, a fourth current mirror circuit CM4, and a sixth current mirror circuit CM6.

第4のカレントミラー回路CM4は、1組のp型のトランジスタTr41,Tr42(MOSFET)を有している。トランジスタTr41のゲート端子は、トランジスタTr42のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタTr41は、ドレイン端子がトランジスタTr41のゲート端子に接続され、ソース端子が端子T1に接続されている。カレントミラー回路としての出力側のトランジスタTr42は、ソース端子が端子T1に接続されている。トランジスタTr41,Tr42の閾値電圧は、トランジスタTr3の閾値電圧未満に設定されている。   The fourth current mirror circuit CM4 has a pair of p-type transistors Tr41 and Tr42 (MOSFET). The gate terminal of the transistor Tr41 is connected to the gate terminal of the transistor Tr42. The transistor Tr41 on the input side as a current mirror circuit has a drain terminal connected to the gate terminal of the transistor Tr41 and a source terminal connected to the terminal T1. The output-side transistor Tr42 as a current mirror circuit has a source terminal connected to the terminal T1. The threshold voltages of the transistors Tr41 and Tr42 are set to be lower than the threshold voltage of the transistor Tr3.

第5のカレントミラー回路CM5は、1組のp型のトランジスタTr51,Tr52(MOSFET)を有している。トランジスタTr51のゲート端子は、トランジスタTr52のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタTr51は、ドレイン端子がトランジスタTr51のゲート端子に接続され、ソース端子が端子T1に接続されている。カレントミラー回路としての出力側のトランジスタTr52は、ドレイン端子が抵抗R1の一端に接続され、ソース端子が端子T1に接続されている。トランジスタTr51,Tr52の閾値電圧は、トランジスタTr3の閾値電圧以上に設定されている。   The fifth current mirror circuit CM5 has a pair of p-type transistors Tr51 and Tr52 (MOSFET). The gate terminal of the transistor Tr51 is connected to the gate terminal of the transistor Tr52. The transistor Tr51 on the input side as a current mirror circuit has a drain terminal connected to the gate terminal of the transistor Tr51 and a source terminal connected to the terminal T1. The transistor Tr52 on the output side as a current mirror circuit has a drain terminal connected to one end of the resistor R1, and a source terminal connected to the terminal T1. The threshold voltages of the transistors Tr51 and Tr52 are set to be equal to or higher than the threshold voltage of the transistor Tr3.

第6のカレントミラー回路CM6は、1組のn型のトランジスタTr61,Tr62(MOSFET)を有している。トランジスタTr61のゲート端子は、トランジスタTr62のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタTr61は、ドレイン端子がトランジスタTr61のゲート端子およびトランジスタTr42のドレイン端子に接続され、ソース端子が端子T2に接続されている。カレントミラー回路としての出力側のトランジスタTr62は、ドレイン端子が抵抗R1の一端に接続され、ソース端子が端子T2に接続されている。トランジスタTr61,Tr62の閾値電圧は、トランジスタTr3の閾値電圧未満に設定されている。   The sixth current mirror circuit CM6 has a set of n-type transistors Tr61 and Tr62 (MOSFET). The gate terminal of the transistor Tr61 is connected to the gate terminal of the transistor Tr62. The input-side transistor Tr61 as a current mirror circuit has a drain terminal connected to the gate terminal of the transistor Tr61 and the drain terminal of the transistor Tr42, and a source terminal connected to the terminal T2. The transistor Tr62 on the output side as a current mirror circuit has a drain terminal connected to one end of the resistor R1, and a source terminal connected to the terminal T2. The threshold voltages of the transistors Tr61 and Tr62 are set to be lower than the threshold voltage of the transistor Tr3.

抵抗R3の一端は、トランジスタTr41のドレイン端子に接続されている。抵抗R3の他端は、端子T2に接続されている。抵抗R4の一端は、トランジスタTr51のドレイン端子に接続されている。抵抗R4の他端は、端子T2に接続されている。   One end of the resistor R3 is connected to the drain terminal of the transistor Tr41. The other end of the resistor R3 is connected to the terminal T2. One end of the resistor R4 is connected to the drain terminal of the transistor Tr51. The other end of the resistor R4 is connected to the terminal T2.

n型のトランジスタTr5は、ドレイン端子がトランジスタTr62のゲート端子に接続され、ソース端子が端子T2に接続され、ゲート端子が抵抗R1の一端に接続されている。トランジスタTr5がオンする閾値電圧は、トランジスタTr1がオンする閾値電圧と同じである。   The n-type transistor Tr5 has a drain terminal connected to the gate terminal of the transistor Tr62, a source terminal connected to the terminal T2, and a gate terminal connected to one end of the resistor R1. The threshold voltage at which the transistor Tr5 is turned on is the same as the threshold voltage at which the transistor Tr1 is turned on.

<光センサの動作>
光を検出する動作については、実施形態1と同様であるので省略する。以下に、本実施形態における第1電流源CS1および第2電流源CS2の動作を説明する。
<Operation of optical sensor>
Since the operation for detecting light is the same as that in the first embodiment, a description thereof will be omitted. Below, operation | movement of 1st current source CS1 and 2nd current source CS2 in this embodiment is demonstrated.

まず、端子T1に現れる出力電圧がローレベル電圧である場合、第1電流源CS1は、第1電流I1を生じさせない。第5のカレントミラー回路CM5は、端子T1に現れる出力電圧がローレベル電圧である場合オフするため、第1電流I1を出力しない。   First, when the output voltage appearing at the terminal T1 is a low level voltage, the first current source CS1 does not generate the first current I1. The fifth current mirror circuit CM5 is turned off when the output voltage appearing at the terminal T1 is a low level voltage, and therefore does not output the first current I1.

一方、端子T1に現れる出力電圧がローレベル電圧である場合、第2電流源CS2は、第2電流I2を生じさせる。第4のカレントミラー回路CM4は、端子T1に現れる出力電圧がローレベル電圧である場合でもオンし、電流を出力する。第4のカレントミラー回路CM4から出力された電流は、第6のカレントミラー回路CM6へ入力される。トランジスタTr5は、端子T1に現れる出力電圧がローレベルの場合(電流IR1がITH未満の場合)にはオフする。このため、第6のカレントミラー回路CM6は、オンし、抵抗R1の一端(上側端)から端子T2に流れ出す第2電流I2を出力する。   On the other hand, when the output voltage appearing at the terminal T1 is a low level voltage, the second current source CS2 generates the second current I2. The fourth current mirror circuit CM4 is turned on even when the output voltage appearing at the terminal T1 is a low level voltage, and outputs a current. The current output from the fourth current mirror circuit CM4 is input to the sixth current mirror circuit CM6. The transistor Tr5 is turned off when the output voltage appearing at the terminal T1 is at a low level (when the current IR1 is less than ITH). For this reason, the sixth current mirror circuit CM6 is turned on and outputs a second current I2 that flows from one end (upper end) of the resistor R1 to the terminal T2.

次に、端子T1に現れる出力電圧がハイレベル電圧である場合、第1電流源CS1は、第1電流I1を生じさせる。第5のカレントミラー回路CM5は、端子T1に現れる出力電圧がハイレベル電圧である場合、オンし、端子T1から抵抗R1の一端(上側端)に流れ込む第1電流I1を出力する。   Next, when the output voltage appearing at the terminal T1 is a high level voltage, the first current source CS1 generates the first current I1. The fifth current mirror circuit CM5 is turned on when the output voltage appearing at the terminal T1 is a high level voltage, and outputs a first current I1 flowing from the terminal T1 to one end (upper end) of the resistor R1.

一方、端子T1に現れる出力電圧がハイレベル電圧である場合、第2電流源CS2は、第2電流I2を生じさせない。第4のカレントミラー回路CM4のトランジスタTr41は、端子T1に現れる出力電圧がハイレベル電圧である場合、オンする。第4のカレントミラー回路CM4から出力された電流は、第6のカレントミラー回路CM6へ入力される。しかし、トランジスタTr5は、端子T1に現れる出力電圧がハイレベル電圧の場合(電流IR1がITHより大きい場合)にはオンする。このため、トランジスタTr62は、オフする。したがって、第6のカレントミラー回路CM6は、第2電流I2を出力しない。   On the other hand, when the output voltage appearing at the terminal T1 is a high level voltage, the second current source CS2 does not generate the second current I2. The transistor Tr41 of the fourth current mirror circuit CM4 is turned on when the output voltage appearing at the terminal T1 is a high level voltage. The current output from the fourth current mirror circuit CM4 is input to the sixth current mirror circuit CM6. However, the transistor Tr5 is turned on when the output voltage appearing at the terminal T1 is a high level voltage (when the current IR1 is greater than ITH). For this reason, the transistor Tr62 is turned off. Therefore, the sixth current mirror circuit CM6 does not output the second current I2.

このように構成することで、端子T1に現れる出力電圧が、実施形態1で記載したものと同様のヒステリシス特性を持つ。抵抗R1の一端(上側端)から流れ出す第2電流I2は、抵抗R1を流れる電流を減少させるように、つまり、電流制御回路CCの制御端子(トランジスタTr1,Tr2のゲート端子)の電位を下降させるよう働く。また、抵抗R1の一端(上側端)に流れ込む第1電流I1は、抵抗R1を流れる電流を増加させるように、つまり、電流制御回路CCの制御端子の電位を上昇させるよう働く。   With this configuration, the output voltage appearing at the terminal T1 has the same hysteresis characteristic as that described in the first embodiment. The second current I2 flowing out from one end (upper end) of the resistor R1 decreases the current flowing through the resistor R1, that is, lowers the potential of the control terminal of the current control circuit CC (the gate terminals of the transistors Tr1 and Tr2). Work like that. The first current I1 flowing into one end (upper end) of the resistor R1 works to increase the current flowing through the resistor R1, that is, to increase the potential of the control terminal of the current control circuit CC.

第1電流I1および第2電流I2の電流値は、第4のカレントミラー回路CM4,第5のカレントミラー回路CM5,第6のカレントミラー回路CM6の増幅率、および抵抗R3,R4の抵抗値を設定することで、適宜変更できる。ただし、抵抗R1は端子T2に接続されていることで接地されており、負の電流は生じない。そのため、第1電流I1の電流値を第2電流I2の電流値より大きくすることが好ましい。   The current values of the first current I1 and the second current I2 are the amplification factor of the fourth current mirror circuit CM4, the fifth current mirror circuit CM5, and the sixth current mirror circuit CM6, and the resistance values of the resistors R3 and R4. It can be changed appropriately by setting. However, the resistor R1 is grounded by being connected to the terminal T2, and no negative current is generated. Therefore, it is preferable to make the current value of the first current I1 larger than the current value of the second current I2.

図10は、光センサ2において、抵抗R1を流れる電流IR1と、端子T1に現れる出力電圧とを示す図である。横軸は時間を示す。電流IR1の電流値がITHを超えると、端子T1に現れる出力電圧がローレベル電圧(L)からハイレベル電圧(H)へ変化し、ITHを下回ると、端子T1に現れる出力電圧がハイレベル電圧(H)からローレベル電圧(L)へ変化する。図10に示すように、端子T1に現れる出力電圧がハイレベル電圧(H)の場合、抵抗R1を流れる電流IR1は、電流IAに第1電流I1の電流値を加えたものになる。一方、端子T1に現れる出力電圧がローレベル電圧(L)の場合、抵抗R1を流れる電流IR1は、電流IAから第2電流I2の電流を減じたものになる。図における「ヒステリシス」はI1+I2の値に一致する。ただし、上述した通り、抵抗R1には負の電流は生じないため、電流IR1が0未満になることはない。   FIG. 10 is a diagram illustrating the current IR1 flowing through the resistor R1 and the output voltage appearing at the terminal T1 in the optical sensor 2. The horizontal axis indicates time. When the current value of the current IR1 exceeds ITH, the output voltage appearing at the terminal T1 changes from the low level voltage (L) to the high level voltage (H), and when it falls below ITH, the output voltage appearing at the terminal T1 becomes the high level voltage. It changes from (H) to low level voltage (L). As shown in FIG. 10, when the output voltage appearing at the terminal T1 is a high level voltage (H), the current IR1 flowing through the resistor R1 is obtained by adding the current value of the first current I1 to the current IA. On the other hand, when the output voltage appearing at the terminal T1 is a low level voltage (L), the current IR1 flowing through the resistor R1 is obtained by subtracting the second current I2 from the current IA. “Hysteresis” in the figure matches the value of I1 + I2. However, as described above, since no negative current is generated in the resistor R1, the current IR1 does not become less than zero.

また、端子T1に現れる出力電圧の、ハイレベルとローレベルとのパルスデューティ比は、第1電流I1、第2電流I2、およびITHの大きさによって決まる。例えば、以下の式が満たされる場合、上記パルスデューティ比は50%になる。
ITH=(I1−I2)/2
なお、第4のカレントミラー回路CM4および第5のカレントミラー回路CM5は、同一構造のトランジスタで構成することが望ましい。ここで、同一構造とは、ゲート、ドレイン、およびソースの構造が同一であるということを意味する。このとき、第1電流源CS1と第2電流源CS2とは、同一構造のスイッチング素子を含むと言える。
The pulse duty ratio between the high level and the low level of the output voltage appearing at the terminal T1 is determined by the magnitudes of the first current I1, the second current I2, and ITH. For example, when the following expression is satisfied, the pulse duty ratio is 50%.
ITH = (I1-I2) / 2
Note that the fourth current mirror circuit CM4 and the fifth current mirror circuit CM5 are preferably composed of transistors having the same structure. Here, the same structure means that the structures of the gate, the drain, and the source are the same. At this time, it can be said that the first current source CS1 and the second current source CS2 include switching elements having the same structure.

このように構成すれば、これらの回路を構成する対応するトランジスタの特性が、プロセスばらつきまたは温度変化に対して、同様の変化をするようになる。   With this configuration, the characteristics of the corresponding transistors constituting these circuits change in a similar manner with respect to process variations or temperature changes.

なお、上記の実施形態では、第1電流源CS1と第2電流源CS2とがそれぞれ同一構造のトランジスタ(MOSFET)を含む例を示した。しかし、本発明の実施に当たっては、トランジスタに限らず、任意のスイッチング素子を利用することができる。   In the above-described embodiment, an example in which the first current source CS1 and the second current source CS2 include transistors (MOSFETs) having the same structure has been described. However, in implementing the present invention, not only a transistor but also any switching element can be used.

〔実施形態3〕
本発明に係る実施形態3について、図3に基づいて説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 3]
A third embodiment according to the present invention will be described with reference to FIG. For convenience of explanation, members having the same functions as those described in the above embodiment are denoted by the same reference numerals and description thereof is omitted.

<光センサの構成>
図3は、本実施形態に係る光センサ3の構成を示す回路図である。図3に示すように、光センサ3は、受光素子13および外付け抵抗Rを備えている。この光センサ3も、図1で示した光センサ1と同様、図7の(a)および図7の(b)で示した光学式エンコーダ101における、センサ体103の受光部109として用いることができる。
<Configuration of optical sensor>
FIG. 3 is a circuit diagram showing a configuration of the optical sensor 3 according to the present embodiment. As shown in FIG. 3, the optical sensor 3 includes a light receiving element 13 and an external resistor R. Similarly to the optical sensor 1 shown in FIG. 1, the optical sensor 3 is also used as the light receiving unit 109 of the sensor body 103 in the optical encoder 101 shown in FIGS. 7A and 7B. it can.

<受光素子の構成>
受光素子13は、前述の受光素子11と同様、フォトダイオードPDA+,PDA−、抵抗R1,R2、トランジスタTr1〜Tr4(MOSFET)、第1のカレントミラー回路CM1、第2のカレントミラー回路CM2、第3のカレントミラー回路CM3、第1電流源CS1、および第2電流源CS2を有している。第1電流源CS1は、抵抗R4および第5のカレントミラー回路CM5を含む。本実施形態では、第2電流源CS2は、トランジスタTr6、第4のカレントミラー回路CM4、および第6のカレントミラー回路CM6を含む。
<Configuration of light receiving element>
As with the light receiving element 11 described above, the light receiving element 13 includes photodiodes PDA + and PDA−, resistors R1 and R2, transistors Tr1 to Tr4 (MOSFET), a first current mirror circuit CM1, a second current mirror circuit CM2, and a second current mirror circuit CM2. 3 current mirror circuit CM3, first current source CS1, and second current source CS2. The first current source CS1 includes a resistor R4 and a fifth current mirror circuit CM5. In the present embodiment, the second current source CS2 includes a transistor Tr6, a fourth current mirror circuit CM4, and a sixth current mirror circuit CM6.

n型のトランジスタTr6は、ゲート端子がトランジスタTr3のゲート端子に接続され、ドレイン端子が第4のカレントミラー回路CM4の入力側のトランジスタTr41のドレイン端子に接続され、ソース端子が端子T2に接続されている。また、トランジスタTr6がオンする閾値電圧は、トランジスタTr3がオンする閾値電圧と同じである。   The n-type transistor Tr6 has a gate terminal connected to the gate terminal of the transistor Tr3, a drain terminal connected to the drain terminal of the transistor Tr41 on the input side of the fourth current mirror circuit CM4, and a source terminal connected to the terminal T2. ing. Further, the threshold voltage at which the transistor Tr6 is turned on is the same as the threshold voltage at which the transistor Tr3 is turned on.

電流制御回路CC(電流制御部)は、端子T1と端子T2との間を流れる端子間電流の経路上に設けられたトランジスタTr3(第1スイッチング素子)を含む。第2電流源CS2は、第2電流I2を制御するトランジスタTr6(第2スイッチング素子)を含む。トランジスタTr3のゲート端子(第1制御端子)とトランジスタTr6のゲート端子(第2制御端子)とが接続されていると言える。すなわち、トランジスタTr3と、トランジスタTr6とはミラー接続されている。   The current control circuit CC (current control unit) includes a transistor Tr3 (first switching element) provided on a path of an inter-terminal current that flows between the terminal T1 and the terminal T2. The second current source CS2 includes a transistor Tr6 (second switching element) that controls the second current I2. It can be said that the gate terminal (first control terminal) of the transistor Tr3 and the gate terminal (second control terminal) of the transistor Tr6 are connected. That is, the transistor Tr3 and the transistor Tr6 are mirror-connected.

なお、トランジスタTr41のドレイン端子とトランジスタTr6のドレイン端子との間に、抵抗が設けられていてもよい。   Note that a resistor may be provided between the drain terminal of the transistor Tr41 and the drain terminal of the transistor Tr6.

<光センサの動作>
光を検出する動作については、実施形態1と同様であるので省略する。以下に、本実施形態における第1電流源CS1および第2電流源CS2の動作を説明する。
<Operation of optical sensor>
Since the operation for detecting light is the same as that in the first embodiment, a description thereof will be omitted. Below, operation | movement of 1st current source CS1 and 2nd current source CS2 in this embodiment is demonstrated.

まず、端子T1に現れる出力電圧がローレベル電圧である場合、第1電流源CS1は、第1電流I1を生じさせない。第5のカレントミラー回路CM5は、端子T1に現れる出力電圧がローレベル電圧である場合オフするため、第1電流I1を出力しない。   First, when the output voltage appearing at the terminal T1 is a low level voltage, the first current source CS1 does not generate the first current I1. The fifth current mirror circuit CM5 is turned off when the output voltage appearing at the terminal T1 is a low level voltage, and therefore does not output the first current I1.

一方、端子T1に現れる出力電圧がローレベル電圧である場合、第2電流源CS2は、第2電流I2を生じさせる。電流制御回路CCのトランジスタTr3は、端子T1に現れる出力電圧がローレベル電圧である場合にはオンし、端子間電流を発生させる。このとき、同様にトランジスタTr6は、オンする。そのため、第4のカレントミラー回路CM4および第6のカレントミラー回路CM6は、オンする。第4のカレントミラー回路CM4から出力された電流は、第6のカレントミラー回路CM6へ入力される。第4のカレントミラー回路CM4から電流を入力された第6のカレントミラー回路CM6は、抵抗R1の一端(上側端)から端子T2に流れ出す第2電流I2を出力する。   On the other hand, when the output voltage appearing at the terminal T1 is a low level voltage, the second current source CS2 generates the second current I2. The transistor Tr3 of the current control circuit CC is turned on when the output voltage appearing at the terminal T1 is a low level voltage, and generates an inter-terminal current. At this time, the transistor Tr6 is similarly turned on. Therefore, the fourth current mirror circuit CM4 and the sixth current mirror circuit CM6 are turned on. The current output from the fourth current mirror circuit CM4 is input to the sixth current mirror circuit CM6. The sixth current mirror circuit CM6 to which a current is input from the fourth current mirror circuit CM4 outputs a second current I2 that flows from one end (upper end) of the resistor R1 to the terminal T2.

次に、端子T1に現れる出力電圧がハイレベル電圧である場合、第1電流源CS1は、第1電流I1を生じさせる。第5のカレントミラー回路CM5は、端子T1に現れる出力電圧がハイレベル電圧である場合、オンし、端子T1から抵抗R1の一端(上側端)に流れ込む第1電流I1を出力する。   Next, when the output voltage appearing at the terminal T1 is a high level voltage, the first current source CS1 generates the first current I1. The fifth current mirror circuit CM5 is turned on when the output voltage appearing at the terminal T1 is a high level voltage, and outputs a first current I1 flowing from the terminal T1 to one end (upper end) of the resistor R1.

一方、端子T1に現れる出力電圧がハイレベル電圧である場合、第2電流源CS2は、第2電流I2を生じさせない。電流制御回路CCのトランジスタTr3は、端子T1に現れる出力電圧がハイレベル電圧である場合にはオフする。このとき、同様にトランジスタTr6は、オフする。そのため、第4のカレントミラー回路CM4はオフする。したがって、第6のカレントミラー回路CM6は、第2電流I2を出力しない。   On the other hand, when the output voltage appearing at the terminal T1 is a high level voltage, the second current source CS2 does not generate the second current I2. The transistor Tr3 of the current control circuit CC is turned off when the output voltage appearing at the terminal T1 is a high level voltage. At this time, the transistor Tr6 is similarly turned off. Therefore, the fourth current mirror circuit CM4 is turned off. Therefore, the sixth current mirror circuit CM6 does not output the second current I2.

このように構成することで、端子T1に現れる出力電圧が、実施形態1で記載したものと同様のヒステリシス特性を持つ。抵抗R1の一端(上側端)から流れ出す第2電流I2は、抵抗R1を流れる電流を減少させるように、つまり、電流制御回路CCの制御端子(トランジスタTr1,Tr2のゲート端子)の電位を下降させるよう働く。また、抵抗R1の一端(上側端)に流れ込む第1電流I1は、抵抗R1を流れる電流を増加させるように、つまり、電流制御回路CCの制御端子の電位を上昇させるよう働く。   With this configuration, the output voltage appearing at the terminal T1 has the same hysteresis characteristic as that described in the first embodiment. The second current I2 flowing out from one end (upper end) of the resistor R1 decreases the current flowing through the resistor R1, that is, lowers the potential of the control terminal of the current control circuit CC (the gate terminals of the transistors Tr1 and Tr2). Work like that. The first current I1 flowing into one end (upper end) of the resistor R1 works to increase the current flowing through the resistor R1, that is, to increase the potential of the control terminal of the current control circuit CC.

本実施形態における第2電流源CS2は、ゲート端子がトランジスタTr3のゲート端子に接続され、ソース端子がトランジスタTr3のソース端子と同様に端子T2に接続されているトランジスタTr6を含む。端子T1(出力検出A)のローレベル電圧は、トランジスタTr3を流れる電流によって決定される。光センサ3では、トランジスタTr3とミラー接続されたトランジスタTr6によって第2電流I2を制御する。これにより、トランジスタTr1,Tr2等の特性のプロセス(製造工程)ばらつきに影響されることなく、トランジスタTr3のスイッチング制御と同期した第2電流I2の制御が可能となる。それゆえヒステリシス特性を安定させることができる。   The second current source CS2 in this embodiment includes a transistor Tr6 whose gate terminal is connected to the gate terminal of the transistor Tr3 and whose source terminal is connected to the terminal T2 similarly to the source terminal of the transistor Tr3. The low level voltage of the terminal T1 (output detection A) is determined by the current flowing through the transistor Tr3. In the optical sensor 3, the second current I2 is controlled by the transistor Tr6 mirror-connected to the transistor Tr3. As a result, the second current I2 can be controlled in synchronization with the switching control of the transistor Tr3 without being affected by variations in the characteristics (manufacturing process) of the characteristics of the transistors Tr1, Tr2, and the like. Therefore, the hysteresis characteristic can be stabilized.

なお、第2電流I2をスイッチング制御する場合、電流制御回路CCの端子間電流をスイッチング制御するスイッチング素子を用いて制御する構成が考えられる。例えば、図3に示した受光素子13において、トランジスタTr6を省略し、トランジスタTr41のドレイン端子をトランジスタTr3のドレイン端子に接続したものが挙げられる。このように構成すれば、端子T1に現れる出力電圧がハイレベル電圧の場合、第2電流I2は、端子間電流と同様にオフ制御される。一方、端子T1に現れる出力電圧がローレベル電圧の場合、第2電流I2は、端子間電流と同様にオン制御される。   In addition, when switching control of the 2nd electric current I2, the structure controlled using the switching element which carries out switching control of the electric current between the terminals of the current control circuit CC can be considered. For example, in the light receiving element 13 shown in FIG. 3, the transistor Tr6 is omitted, and the drain terminal of the transistor Tr41 is connected to the drain terminal of the transistor Tr3. With this configuration, when the output voltage appearing at the terminal T1 is a high-level voltage, the second current I2 is controlled to be off like the inter-terminal current. On the other hand, when the output voltage appearing at the terminal T1 is a low level voltage, the second current I2 is on-controlled in the same manner as the inter-terminal current.

なお、上記の実施形態では、電流制御回路CCにおいて端子間電流の経路上に設けられたスイッチング素子と、第2電流源CS2において第2電流をスイッチング制御するスイッチング素子とが、それぞれトランジスタ(MOSFET)である例を示した。しかし、本発明の実施に当たっては、トランジスタに限らず、任意のスイッチング素子を利用することができる。   In the above embodiment, the switching element provided on the current path between the terminals in the current control circuit CC and the switching element that controls the switching of the second current in the second current source CS2 are respectively transistors (MOSFETs). An example is shown. However, in implementing the present invention, not only a transistor but also any switching element can be used.

〔実施形態4〕
本発明に係る実施形態4について、図4,図5,および図6に基づいて説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 4]
Embodiment 4 which concerns on this invention is demonstrated based on FIG.4, FIG.5 and FIG.6. For convenience of explanation, members having the same functions as those described in the above embodiment are denoted by the same reference numerals and description thereof is omitted.

<光センサの構成>
図4は、本実施形態に係る光センサ4の構成を示す回路図である。図5の(a)は、カレントミラー回路の、入力側のトランジスタサイズと出力側のトランジスタサイズが異なる場合における、駆動電圧が低いときの、入力電流に対する増幅率を示すグラフである。図4に示すように、光センサ4は、受光素子14および外付け抵抗Rを備えている。この光センサ4も、図1で示した光センサ1と同様、図7の(a)および図7の(b)で示した光学式エンコーダ101における、センサ体103の受光部109として用いられる。
<Configuration of optical sensor>
FIG. 4 is a circuit diagram showing a configuration of the optical sensor 4 according to the present embodiment. FIG. 5A is a graph showing the amplification factor with respect to the input current when the drive voltage is low when the input-side transistor size and the output-side transistor size are different in the current mirror circuit. As shown in FIG. 4, the optical sensor 4 includes a light receiving element 14 and an external resistor R. This optical sensor 4 is also used as the light receiving portion 109 of the sensor body 103 in the optical encoder 101 shown in FIGS. 7A and 7B, similarly to the optical sensor 1 shown in FIG.

<受光素子の構成>
受光素子14は、前述の受光素子11と同様、フォトダイオードPDA+,PDA−、抵抗R1,R2、トランジスタTr1〜Tr4(MOSFET)、第1のカレントミラー回路CM1、第2のカレントミラー回路CM2、第3のカレントミラー回路CM3、第1電流源CS1、および第2電流源CS2を有している。第1電流源CS1は、抵抗R4および第8のカレントミラー回路CM8を含む。第2電流源CS2は、トランジスタTr6および第7のカレントミラー回路CM7を含む。
<Configuration of light receiving element>
As with the light receiving element 11 described above, the light receiving element 14 includes photodiodes PDA + and PDA−, resistors R1 and R2, transistors Tr1 to Tr4 (MOSFET), a first current mirror circuit CM1, a second current mirror circuit CM2, and a second current mirror circuit CM2. 3 current mirror circuit CM3, first current source CS1, and second current source CS2. The first current source CS1 includes a resistor R4 and an eighth current mirror circuit CM8. The second current source CS2 includes a transistor Tr6 and a seventh current mirror circuit CM7.

第7のカレントミラー回路CM7は、1組のp型のトランジスタTr71,Tr72(MOSFET)を有している。トランジスタTr71のゲート端子は、トランジスタTr72のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタTr71は、ドレイン端子がトランジスタTr71のゲート端子に接続され、ソース端子が端子T1に接続されている。カレントミラー回路としての出力側のトランジスタTr72は、ソース端子が端子T1に接続され、ドレイン端子がフォトダイオードPDA+のカソードに接続されている。トランジスタTr71,Tr72の閾値電圧は、トランジスタTr3の閾値電圧未満に設定されている。   The seventh current mirror circuit CM7 has a pair of p-type transistors Tr71 and Tr72 (MOSFET). The gate terminal of the transistor Tr71 is connected to the gate terminal of the transistor Tr72. The input side transistor Tr71 as a current mirror circuit has a drain terminal connected to the gate terminal of the transistor Tr71 and a source terminal connected to the terminal T1. The transistor Tr72 on the output side as a current mirror circuit has a source terminal connected to the terminal T1 and a drain terminal connected to the cathode of the photodiode PDA +. The threshold voltages of the transistors Tr71 and Tr72 are set to be lower than the threshold voltage of the transistor Tr3.

第8のカレントミラー回路CM8は、1組のn型のトランジスタTr81,Tr82(MOSFET)を有している。トランジスタTr81のゲート端子は、トランジスタTr82のゲート端子に接続されている。カレントミラー回路としての入力側のトランジスタTr81は、ドレイン端子がトランジスタTr81のゲート端子に接続され、ソース端子が端子T2に接続されている。カレントミラー回路としての出力側のトランジスタTr82は、ソース端子が端子T2に接続され、ドレイン端子がフォトダイオードPDA+のカソードに接続されている。トランジスタTr81,Tr82の閾値電圧は、トランジスタTr3の閾値電圧より高く設定されている。   The eighth current mirror circuit CM8 has a set of n-type transistors Tr81 and Tr82 (MOSFET). The gate terminal of the transistor Tr81 is connected to the gate terminal of the transistor Tr82. The transistor Tr81 on the input side as a current mirror circuit has a drain terminal connected to the gate terminal of the transistor Tr81 and a source terminal connected to the terminal T2. The transistor Tr82 on the output side as a current mirror circuit has a source terminal connected to the terminal T2 and a drain terminal connected to the cathode of the photodiode PDA +. The threshold voltages of the transistors Tr81 and Tr82 are set higher than the threshold voltage of the transistor Tr3.

つまり、第2電流源CS2は、第1電流源CS1が第1電流I1を発生させる閾値電圧より低い端子T1,T2間の端子間電圧で第2電流I2を発生させる回路を含んでいると言える。   That is, it can be said that the second current source CS2 includes a circuit that generates the second current I2 with the voltage between the terminals T1 and T2 lower than the threshold voltage at which the first current source CS1 generates the first current I1. .

なお、トランジスタTr71のドレイン端子とトランジスタTr6のドレイン端子との間に、抵抗が設けられていてもよい。   Note that a resistor may be provided between the drain terminal of the transistor Tr71 and the drain terminal of the transistor Tr6.

<光センサの動作>
光を検出する動作については、実施形態1と同様であるので省略する。以下に、本実施形態における第1電流源CS1および第2電流源CS2の動作を説明する。
<Operation of optical sensor>
Since the operation for detecting light is the same as that in the first embodiment, a description thereof will be omitted. Below, operation | movement of 1st current source CS1 and 2nd current source CS2 in this embodiment is demonstrated.

まず、端子T1に現れる出力電圧がローレベル電圧である場合、第1電流源CS1は、第1電流I1を生じさせない。第8のカレントミラー回路CM8は、端子T1に現れる出力電圧がローレベル電圧である場合、オフするため、第1電流I1を出力しない。   First, when the output voltage appearing at the terminal T1 is a low level voltage, the first current source CS1 does not generate the first current I1. The eighth current mirror circuit CM8 is turned off when the output voltage appearing at the terminal T1 is a low level voltage, and therefore does not output the first current I1.

一方、端子T1に現れる出力電圧がローレベル電圧である場合、第2電流源CS2は、第2電流I2を生じさせる。トランジスタTr3は、端子T1に現れる出力電圧がローレベル電圧である場合にはオンし、端子間電流を発生させる。このとき、同様にトランジスタTr6はオンする。そのため、第7のカレントミラー回路CM7は、オンし、フォトダイオードPDA+のカソード側へ流れ込む第2電流I2を出力する。   On the other hand, when the output voltage appearing at the terminal T1 is a low level voltage, the second current source CS2 generates the second current I2. The transistor Tr3 is turned on when the output voltage appearing at the terminal T1 is a low level voltage, and generates an inter-terminal current. At this time, the transistor Tr6 is similarly turned on. Therefore, the seventh current mirror circuit CM7 is turned on and outputs a second current I2 that flows into the cathode side of the photodiode PDA +.

次に、端子T1に現れる出力電圧がハイレベル電圧である場合、第1電流源CS1は、第1電流I1を生じさせる。第8のカレントミラー回路CM8は、端子T1に現れる出力電圧がハイレベル電圧である場合、オンし、フォトダイオードPDA+のカソード側から流れ出す第1電流I1を出力する。   Next, when the output voltage appearing at the terminal T1 is a high level voltage, the first current source CS1 generates the first current I1. The eighth current mirror circuit CM8 is turned on when the output voltage appearing at the terminal T1 is a high level voltage, and outputs the first current I1 flowing out from the cathode side of the photodiode PDA +.

一方、端子T1に現れる出力電圧がハイレベル電圧である場合、第2電流源CS2は、第2電流I2を生じさせない。トランジスタTr3は、端子T1に現れる出力電圧がローレベル電圧である場合にはオフする。このとき、同様にトランジスタTr6はオフする。そのため、第7のカレントミラー回路CM7はオフする。したがって、第7のカレントミラー回路CM7は、第2電流I2を出力しない。   On the other hand, when the output voltage appearing at the terminal T1 is a high level voltage, the second current source CS2 does not generate the second current I2. The transistor Tr3 is turned off when the output voltage appearing at the terminal T1 is a low level voltage. At this time, the transistor Tr6 is similarly turned off. Therefore, the seventh current mirror circuit CM7 is turned off. Therefore, the seventh current mirror circuit CM7 does not output the second current I2.

このように構成することで、端子T1に現れる出力電圧が、実施形態1で記載したものと同様のヒステリシス特性を持つ。フォトダイオードPDA+のカソード側に流れ込む第2電流I2は、トランジスタTr11を流れる電流を減少させる。そのため、第2電流I2は、トランジスタTr12および抵抗R1を流れる電流を減少させるように、つまり、電流制御回路CCの制御端子(トランジスタTr1,Tr2のゲート端子)の電位を下降させるよう働く。また、フォトダイオードPDA+のカソード側から流れ出す第1電流I1は、トランジスタTr11を流れる電流を増加させる。そのため、第1電流I1は、トランジスタTr12および抵抗R1を流れる電流を増加させるように、つまり、電流制御回路CCの制御端子の電位を上昇させるよう働く。   With this configuration, the output voltage appearing at the terminal T1 has the same hysteresis characteristic as that described in the first embodiment. The second current I2 flowing into the cathode side of the photodiode PDA + reduces the current flowing through the transistor Tr11. Therefore, the second current I2 works to decrease the current flowing through the transistor Tr12 and the resistor R1, that is, to lower the potential of the control terminal of the current control circuit CC (the gate terminals of the transistors Tr1 and Tr2). Further, the first current I1 flowing out from the cathode side of the photodiode PDA + increases the current flowing through the transistor Tr11. Therefore, the first current I1 works to increase the current flowing through the transistor Tr12 and the resistor R1, that is, to increase the potential of the control terminal of the current control circuit CC.

なお、光センサを光学式エンコーダとして用いる場合、光のオン/オフによるパルスデューティ比は50%で用いられることが多い。この場合、端子T1に現れる出力電圧の、電流IAの変化に対するヒステリシス特性は、端子T1に現れる出力電圧がローレベル電圧からハイレベル電圧へ移行する場合とハイレベル電圧からローレベル電圧へ移行する場合とで同等であることが望ましい。つまり、端子T1に現れる出力電圧がハイレベル電圧であるときの第1電流I1の大きさと、ローレベル電圧であるときの第2電流I2の大きさとが等しいことが望ましい。   When the optical sensor is used as an optical encoder, the pulse duty ratio by turning on / off the light is often used at 50%. In this case, the hysteresis characteristic of the output voltage appearing at the terminal T1 with respect to the change in the current IA is that the output voltage appearing at the terminal T1 shifts from the low level voltage to the high level voltage and the high voltage shifts from the high level voltage to the low level voltage. It is desirable that they are equivalent. That is, it is desirable that the magnitude of the first current I1 when the output voltage appearing at the terminal T1 is a high level voltage is equal to the magnitude of the second current I2 when it is a low level voltage.

カレントミラー回路は、駆動電圧(ドレイン−ソース電圧)が低いとき、増幅率が入力電流に依存して変動することがある。第1のカレントミラー回路CM1は、微小な光電流Ipa+を増幅する必要があるため、10倍以上の増幅率を有することが好ましい。しかしながら、増幅率が大きい場合、入力電流に依存する増幅率の変動による影響も大きくなる。   In the current mirror circuit, when the drive voltage (drain-source voltage) is low, the amplification factor may vary depending on the input current. Since the first current mirror circuit CM1 needs to amplify a minute photocurrent Ipa +, it preferably has an amplification factor of 10 times or more. However, when the amplification factor is large, the influence due to the variation of the amplification factor depending on the input current is also large.

図5の(b)は、カレントミラー回路の、入力側のトランジスタサイズと出力側のトランジスタサイズが同じである場合における、駆動電圧が低いときの、入力電流に対する増幅率を示すグラフである。図5の(b)に示すように、カレントミラー回路の入力側のトランジスタサイズと出力側のトランジスタサイズとが同じである場合、増幅率の変動は小さい。トランジスタサイズとは、(チャネル幅W)/(チャネル長L)を意味する。しかしながら、実使用上は、チップサイズを小さくするために、カレントミラー回路の2つのトランジスタは異なるトランジスタサイズにされる。図5の(a)に示すように、入力側のトランジスタサイズと出力側のトランジスタサイズとが異なる場合、増幅率の変動は大きくなる。   FIG. 5B is a graph showing the amplification factor with respect to the input current when the drive voltage is low when the input-side transistor size and the output-side transistor size are the same in the current mirror circuit. As shown in FIG. 5B, when the transistor size on the input side and the transistor size on the output side of the current mirror circuit are the same, the variation in the amplification factor is small. The transistor size means (channel width W) / (channel length L). However, in actual use, in order to reduce the chip size, the two transistors of the current mirror circuit are set to different transistor sizes. As shown in FIG. 5A, when the transistor size on the input side is different from the transistor size on the output side, the variation in the amplification factor becomes large.

端子T1に現れる出力電圧がローレベル電圧であるとき、第1のカレントミラー回路CM1は、低い駆動電圧で動作させられる。このとき、第1電流I1は生じず、第2電流I2が生じる。第2電流I2がフォトダイオードPDA+のカソード側に流れ込むことにより、第1のカレントミラー回路CM1は、光電流Ipa+と第2電流I2との差((Ipa+)−I2)を増幅率αで増幅する。すなわち、光電流Ipa+と第2電流I2とを同じ増幅率αで増幅させることができる。これにより、増幅率の変動に起因する、電流制御回路CCがスイッチングする閾値となる光電流Ipa+の値のばらつきを、抑制することができる。それゆえ、端子T1に現れる出力電圧のヒステリシス特性のばらつきを抑制することができる。   When the output voltage appearing at the terminal T1 is a low level voltage, the first current mirror circuit CM1 is operated with a low driving voltage. At this time, the first current I1 is not generated and the second current I2 is generated. When the second current I2 flows into the cathode side of the photodiode PDA +, the first current mirror circuit CM1 amplifies the difference ((Ipa +) − I2) between the photocurrent Ipa + and the second current I2 with an amplification factor α. . That is, the photocurrent Ipa + and the second current I2 can be amplified with the same amplification factor α. As a result, it is possible to suppress variations in the value of the photocurrent Ipa +, which is a threshold for switching by the current control circuit CC, due to fluctuations in the amplification factor. Therefore, variation in the hysteresis characteristic of the output voltage appearing at the terminal T1 can be suppressed.

なお、端子T1に現れる出力電圧がハイレベル電圧であるときに生じる第1電流I1は、光電流Ipa+と共に第1のカレントミラー回路CM1で増幅される。第1のカレントミラー回路CM1の増幅率をαとすると、第1のカレントミラー回路CM1の出力電流は、α((Ipa+)−I2+I1)となる。これより、抵抗R1を流れる電流IR1は、以下のようになる。
IR1=α((Ipa+)−I2+I1)−(IA−)
なお、第2のカレントミラー回路CM2の増幅率と第3のカレントミラー回路CM3の増幅率との積もαになるよう設定される。(IA−)=α(Ipa−)である。それゆえ、光電流Ipa+および第1電流I1は、端子T1,T2間の端子間電圧を上昇させるよう働く。一方、光電流Ipa−および第2電流I2は、該端子間電圧を下降させるよう働く。
The first current I1 generated when the output voltage appearing at the terminal T1 is a high level voltage is amplified by the first current mirror circuit CM1 together with the photocurrent Ipa +. When the amplification factor of the first current mirror circuit CM1 is α, the output current of the first current mirror circuit CM1 is α ((Ipa +) − I2 + I1). Thus, the current IR1 flowing through the resistor R1 is as follows.
IR1 = α ((Ipa +) − I2 + I1) − (IA−)
The product of the amplification factor of the second current mirror circuit CM2 and the amplification factor of the third current mirror circuit CM3 is also set to α. (IA −) = α (Ipa−). Therefore, the photocurrent Ipa + and the first current I1 work to increase the voltage between the terminals T1 and T2. On the other hand, the photocurrent Ipa− and the second current I2 work to lower the voltage between the terminals.

図6の(a)は、従来の光センサの出力電圧のヒステリシス特性を示すグラフである。図6の(b)は、本実施形態に係る光センサ4の出力電圧のヒステリシス特性を示すグラフである。左の縦軸は端子T1に現れる出力電圧を示し、右の縦軸(下向き)は増幅された2つの光電流を表す。横軸は増幅された光電流Ipa+を示す。ここでは、簡単のため、増幅されたIpa−を基準(一定)としてグラフを描いている。   FIG. 6A is a graph showing the hysteresis characteristic of the output voltage of the conventional photosensor. FIG. 6B is a graph showing hysteresis characteristics of the output voltage of the photosensor 4 according to the present embodiment. The left vertical axis represents the output voltage appearing at the terminal T1, and the right vertical axis (downward) represents two amplified photocurrents. The horizontal axis shows the amplified photocurrent Ipa +. Here, for simplicity, the graph is drawn with amplified Ipa− as a reference (constant).

図6の(a)に示すように、従来の光センサは、増幅された光電流IA+が増幅された光電流IA−より大きい領域(5.0mAより右の領域)では、端子T1に現れる出力電圧がヒステリシス特性を持たない。   As shown in FIG. 6 (a), the conventional photosensor has an output appearing at the terminal T1 in a region where the amplified photocurrent IA + is larger than the amplified photocurrent IA− (a region to the right of 5.0 mA). The voltage does not have hysteresis characteristics.

一方、図6の(b)に示すように、本実施形態に係る光センサ4は、増幅された光電流α・Ipa+が増幅された光電流α・Ipa−より大きいか否かに関わらず、端子T1に現れる出力電圧がヒステリシス特性を持つ。そして、光電流の差((Ipa+)−(Ipa−))が正側のヒステリシスと、光電流の差が負側のヒステリシスとを、同程度にすることができる。   On the other hand, as shown in FIG. 6B, the photosensor 4 according to the present embodiment has the amplified photocurrent α · Ipa + greater than or equal to the amplified photocurrent α · Ipa−. The output voltage appearing at the terminal T1 has hysteresis characteristics. Then, the hysteresis on the positive side of the difference in photocurrent ((Ipa +) − (Ipa−)) and the hysteresis on the negative side in the difference of photocurrent can be made comparable.

〔変形例〕
上記した実施形態ではいずれも、1つの光センサが1つの受光素子を備える例を示したが、1つの光センサが2つの受光素子を備えていてもよい。例えば、1つ目の受光素子のフォトダイオードの光電流と、2つ目のフォトダイオードの光電流とで、位相が90°ずれるようにフォトダイオードを配置する。受光素子Aは、2つのフォトダイオードPDA+、PDA−を備え、受光素子Bは、2つのフォトダイオードPDB+、PDB−を備える。受光素子Aと受光素子Bとは、それぞれの出力端子(端子T1に相当)を備える。受光素子Aと受光素子Bとは、同じ構成とすることができる。コードホイールのスリットの移動方向に沿って、4つのフォトダイオードPDA+、PDB+、PDA−、PDB−がこの順序で並べられる。これにより、光センサは、いずれの受光素子の光電流の位相が進んでいるか検知することで、コードホイールの回転方向を判別できる。また、1つの光センサが3つ以上の受光素子を備えていてもよい。なお、光センサは、受光素子それぞれに電力を供給し、各受光素子の出力を検出する複数の端子(端子T1に相当)と、各受光素子に基準電位(GND)を与える端子とを必要とする。つまり、光センサが必要とする端子数は、光センサが備える受光素子の数に1を加えたものとなる。
[Modification]
In any of the above-described embodiments, an example in which one optical sensor includes one light receiving element has been described. However, one optical sensor may include two light receiving elements. For example, the photodiodes are arranged so that the phase is shifted by 90 ° between the photocurrent of the photodiode of the first light receiving element and the photocurrent of the second photodiode. The light receiving element A includes two photodiodes PDA + and PDA−, and the light receiving element B includes two photodiodes PDB + and PDB−. The light receiving element A and the light receiving element B have respective output terminals (corresponding to the terminal T1). The light receiving element A and the light receiving element B can have the same configuration. Four photodiodes PDA +, PDB +, PDA−, and PDB− are arranged in this order along the moving direction of the slit of the code wheel. Thereby, the optical sensor can determine the rotation direction of the code wheel by detecting which light receiving element has the phase of the photocurrent advanced. Further, one optical sensor may include three or more light receiving elements. The optical sensor requires a plurality of terminals (corresponding to the terminal T1) for supplying power to each light receiving element and detecting the output of each light receiving element, and a terminal for supplying a reference potential (GND) to each light receiving element. To do. That is, the number of terminals required by the optical sensor is obtained by adding 1 to the number of light receiving elements included in the optical sensor.

なお、本発明の一態様に係る光センサは、ロータリエンコーダだけではなく、リニアエンコーダにも適用することができる。また、本発明の一態様に係る光センサは、煙センサ、近接センサ、測距センサ等のセンサとして使用することができる。   Note that the optical sensor according to one embodiment of the present invention can be applied not only to a rotary encoder but also to a linear encoder. The optical sensor according to one embodiment of the present invention can be used as a sensor such as a smoke sensor, a proximity sensor, or a distance measuring sensor.

また、本発明の一態様に係る光センサを有する光学式エンコーダは、例えば、回転または平行移動が可能な可動部品を備える電子機器に適用することができる。光学式エンコーダは、該可動部品の回転または移動を検出する。このような光学式エンコーダを備える電子機器として、例えば、デジタルカメラ、複合機、プリンタ、携帯機器、およびステッピングモーター等を挙げることができる。   The optical encoder including the optical sensor according to one embodiment of the present invention can be applied to an electronic device including a movable part that can rotate or translate, for example. The optical encoder detects the rotation or movement of the movable part. Examples of the electronic device including such an optical encoder include a digital camera, a multifunction device, a printer, a portable device, and a stepping motor.

〔まとめ〕
本発明の態様1に係る光センサは、第1端子(端子T1)と第2端子(端子T2)とを有する受光素子(11〜14)を備え、第1端子と第2端子との間の端子間電圧を変動させて信号検出する光センサであって、回路制御端子(トランジスタTr1、Tr2のゲート端子)を有し、上記回路制御端子の電位に応じて、第1端子と第2端子との間を流れる端子間電流をスイッチング制御する電流制御回路(CC)と、上記回路制御端子の電位を上昇させる第1電流(I1)を発生させる第1電流源(CS1)と、上記回路制御端子の電位を下降させる第2電流(I2)を発生させる第2電流源(CS2)とを備え、上記受光素子への光入力に応じて増加する光電流(Ipa+)は、上記回路制御端子の電位を上昇させ、上記端子間電圧の上昇に応じて、第1電流は増加する、または、第2電流は減少する。
[Summary]
An optical sensor according to aspect 1 of the present invention includes a light receiving element (11 to 14) having a first terminal (terminal T1) and a second terminal (terminal T2), and is provided between the first terminal and the second terminal. An optical sensor for detecting a signal by changing a voltage between terminals, having a circuit control terminal (gate terminals of the transistors Tr1 and Tr2), and depending on the potential of the circuit control terminal, a first terminal, a second terminal, A current control circuit (CC) that performs switching control of the current between terminals flowing between the first current source (CS1) that generates a first current (I1) that raises the potential of the circuit control terminal, and the circuit control terminal A second current source (CS2) that generates a second current (I2) that lowers the potential of the light receiving element, and a photocurrent (Ipa +) that increases in response to light input to the light receiving element is a potential of the circuit control terminal. To increase the voltage across the terminals Correspondingly, the first current is increased, or the second current decreases.

上記の構成によれば、上記端子間電流の有無に応じて、上記端子間電圧がローレベルまたはハイレベルになる。上記端子間電圧がハイレベルのとき、第1電流によって上記回路制御端子の電位は上昇させられている。そのため、ローレベルに移行するために必要な上記光電流の閾値は低くなる。一方、上記端子間電圧がローレベルのとき、第2電流によって上記回路制御端子の電位は下降させられている。そのため、ハイレベルに移行するために必要な上記光電流の閾値は高くなる。これにより、光入力に対して、上記端子間電圧変化に大きなヒステリシス特性を持たせることができる。それゆえ、光センサの検出におけるチャタリングを防止することができる。   According to said structure, the said voltage between terminals becomes a low level or a high level according to the presence or absence of the said current between terminals. When the inter-terminal voltage is at a high level, the potential of the circuit control terminal is raised by the first current. Therefore, the threshold value of the photocurrent necessary for shifting to the low level is lowered. On the other hand, when the voltage between the terminals is at a low level, the potential of the circuit control terminal is lowered by the second current. Therefore, the threshold value of the photocurrent necessary for shifting to the high level becomes high. Thereby, a large hysteresis characteristic can be given to the voltage change between the terminals with respect to the optical input. Therefore, chattering in the detection of the optical sensor can be prevented.

本発明の態様2に係る光センサでは、上記態様1において、上記端子間電圧の上昇に応じて第1電流は増加し、上記端子間電圧の上昇に応じて第2電流は減少する構成であってもよい。   In the optical sensor according to aspect 2 of the present invention, in the aspect 1, the first current increases as the inter-terminal voltage increases, and the second current decreases as the inter-terminal voltage increases. May be.

第1電流は、上記端子間電圧をハイレベルまたはローレベルに移行するために必要な上記光電流の閾値を低くする。一方、第2電流は、上記端子間電圧をハイレベルまたはローレベルに移行するために必要な上記光電流の閾値を高くする。上記の構成によれば、いずれの状態への移行についても、光電流のヒステリシスの幅を大きくすることができる。   The first current lowers the threshold of the photocurrent necessary for shifting the inter-terminal voltage to a high level or a low level. On the other hand, the second current increases the threshold of the photocurrent necessary for shifting the inter-terminal voltage to a high level or a low level. According to said structure, the width | variety of the hysteresis of a photocurrent can be enlarged regarding the transition to any state.

なお、上記端子間電圧の上昇に応じて、第1電流および第2電流は段階的に変化してもよい。例えば、第1電流は、上記端子間電圧がハイレベルのときのみ発生してもよいし、第2電流は、上記端子間電圧がローレベルのときのみ発生してもよい。   Note that the first current and the second current may change stepwise as the voltage between the terminals increases. For example, the first current may be generated only when the inter-terminal voltage is at a high level, and the second current may be generated only when the inter-terminal voltage is at a low level.

本発明の態様3に係る光センサでは、上記態様1または2において、第2電流源は、第1電流源が第1電流を発生させる閾値電圧より低い上記端子間電圧で第2電流を発生させる構成であってもよい。   In the optical sensor according to aspect 3 of the present invention, in the above aspect 1 or 2, the second current source generates the second current at the terminal voltage lower than the threshold voltage at which the first current source generates the first current. It may be a configuration.

上記の構成によれば、第1電流源および第2電流源の閾値電圧が異なるので、例えば、上記端子間電圧がローレベルのときに、第1電流源は第1電流を発生せず、第2電流源は第2電流を発生することができる。   According to the above configuration, since the threshold voltages of the first current source and the second current source are different, for example, when the inter-terminal voltage is at a low level, the first current source does not generate the first current, The two current sources can generate a second current.

本発明の態様4に係る光センサでは、上記態様1から3において、第1電流源と第2電流源とは、それぞれ、同一構造のトランジスタを含む構成であってもよい。   In the optical sensor according to aspect 4 of the present invention, in the above aspects 1 to 3, the first current source and the second current source may each include a transistor having the same structure.

上記の構成によれば、第1電流源および第2電流源の各トランジスタの特性は、例えば、製造工程による特性のばらつき、または温度変化に対して、同様に変動する。そのため、第1電流および第2電流の変動を、同程度にすることができる。それゆえ、上記端子間電圧をハイレベルまたはローレベルに移行する際のヒステリシスを同程度にすることができる。これにより、例えば、光入力がsin周期で変化するとき、光センサの出力のデューティ比を安定させる(例えば上記端子間電圧におけるハイレベルの割合を50%にする)ことができる。   According to said structure, the characteristic of each transistor of a 1st current source and a 2nd current source changes similarly with respect to the dispersion | variation in the characteristic by a manufacturing process, or a temperature change, for example. Therefore, the fluctuations of the first current and the second current can be made comparable. Therefore, the hysteresis at the time of shifting the inter-terminal voltage to a high level or a low level can be made comparable. Thereby, for example, when the optical input changes in a sin cycle, the duty ratio of the output of the optical sensor can be stabilized (for example, the high level ratio in the inter-terminal voltage is set to 50%).

本発明の態様5に係る光センサでは、上記態様2において、上記端子間電圧がハイレベルのときの第1電流の大きさと、上記端子間電圧がローレベルのときの第2電流の大きさとは等しい構成であってもよい。   In the optical sensor according to aspect 5 of the present invention, in the aspect 2, the magnitude of the first current when the inter-terminal voltage is at a high level and the magnitude of the second current when the inter-terminal voltage is at a low level. An equal configuration may be used.

上記の構成によれば、上記端子間電圧をハイレベルまたはローレベルに移行する際のヒステリシスを同程度にすることができる。これにより、例えば、光入力がsin周期で変化するとき、上記端子間電圧におけるハイレベルの割合を50%にすることができる。   According to said structure, the hysteresis at the time of shifting the said inter-terminal voltage to a high level or a low level can be made comparable. Thereby, for example, when the optical input changes in a sin cycle, the ratio of the high level in the inter-terminal voltage can be set to 50%.

本発明の態様6に係る光センサでは、上記態様1から5において、上記電流制御回路は、上記端子間電流の経路上に設けられる第1スイッチング素子(トランジスタTr3)を含み、第2電流源は、第2電流を制御する第2スイッチング素子(トランジスタTr6)を含み、第1スイッチング素子の第1制御端子(トランジスタTr3のゲート端子)は、第2スイッチング素子の第2制御端子(トランジスタTr6のゲート端子)に接続されている構成であってもよい。   In the optical sensor according to aspect 6 of the present invention, in the above aspects 1 to 5, the current control circuit includes a first switching element (transistor Tr3) provided on the path of the current between the terminals, and the second current source is , The second switching element (transistor Tr6) for controlling the second current, the first control terminal of the first switching element (the gate terminal of the transistor Tr3) is the second control terminal of the second switching element (the gate of the transistor Tr6) Terminal) may be connected.

上記の構成によれば、第1スイッチング素子と第2スイッチング素子とはミラー接続されていると言える。同じ電位によって第1スイッチング素子と第2スイッチング素子とをスイッチング制御することができるので、第1スイッチング素子による上記端子間電流のスイッチング制御と第2スイッチング素子による第2電流のスイッチング制御とを同期させることができる。そのため、製造工程に起因する制御端子(第1制御端子、第2制御端子)の電圧のばらつきに対して、ヒステリシス特性を安定させることができる。   According to said structure, it can be said that the 1st switching element and the 2nd switching element are mirror-connected. Since the first switching element and the second switching element can be controlled by the same potential, the switching control of the current between the terminals by the first switching element and the switching control of the second current by the second switching element are synchronized. be able to. Therefore, it is possible to stabilize the hysteresis characteristics against variations in voltage at the control terminals (first control terminal and second control terminal) due to the manufacturing process.

本発明の態様7に係る光センサは、上記態様1から6において、上記光電流と第2電流との差を増幅する電流増幅回路(第1のカレントミラー回路CM1)を備える構成であってもよい。   An optical sensor according to aspect 7 of the present invention may include a current amplification circuit (first current mirror circuit CM1) that amplifies the difference between the photocurrent and the second current in the above aspects 1 to 6. Good.

上記の構成によれば、上記光電流と第2電流とは同じ増幅率によって増幅される。これにより、電流増幅回路の増幅率の変動に起因する、電流制御回路がスイッチングする閾値となる光電流の値のばらつきを、抑制することができる。なお、上記電流増幅回路の出力電流は、上記端子間電圧を上昇させるよう働く。   According to the above configuration, the photocurrent and the second current are amplified with the same amplification factor. Thereby, the dispersion | variation in the value of the photocurrent used as the threshold value which a current control circuit switches due to the fluctuation | variation of the amplification factor of a current amplifier circuit can be suppressed. The output current of the current amplifier circuit works to increase the voltage between the terminals.

本発明の態様8に係る光センサは、第1端子と第2端子とを有する受光素子を備え、第1端子と第2端子との間の端子間電圧を変動させて信号検出する光センサであって、回路制御端子(トランジスタTr1、Tr2のゲート端子)を有し、上記回路制御端子の電位に応じて第1端子と第2端子との間を流れる端子間電流をスイッチング制御する電流制御回路(CC)と、第2端子と上記回路制御端子との間に接続され、上記受光素子への光入力に応じて増加する電流が流れ込むインピーダンス素子(抵抗R1)と、上記端子間電圧の上昇に応じて増加し、上記インピーダンス素子に流れる電流を増加させる第1電流(I1)を発生させる第1電流源(CS1)と、上記端子間電圧の上昇に応じて減少し、上記インピーダンス素子に流れる電流を減少させる第2電流(I2)を発生させる第2電流源(CS2)とを備える。   An optical sensor according to an aspect 8 of the present invention is an optical sensor that includes a light receiving element having a first terminal and a second terminal, and detects a signal by changing a voltage between the first terminal and the second terminal. A current control circuit having a circuit control terminal (the gate terminals of the transistors Tr1 and Tr2) and switching-controlling the inter-terminal current flowing between the first terminal and the second terminal in accordance with the potential of the circuit control terminal. (CC), an impedance element (resistor R1) connected between the second terminal and the circuit control terminal and receiving a current that increases in response to light input to the light receiving element, and an increase in the voltage between the terminals. A first current source (CS1) that generates a first current (I1) that increases in response to the current flowing in the impedance element, and decreases in response to an increase in the inter-terminal voltage, and flows in the impedance element. A second current source for generating a second current (I2) to reduce and a (CS2).

なお、上記インピーダンス素子は、抵抗素子またはダイオードであってもよい。   The impedance element may be a resistance element or a diode.

本発明の態様9に係る電子機器は、上記態様1から8のいずれかの光センサを備える。   An electronic device according to an aspect 9 of the present invention includes the optical sensor according to any one of the above aspects 1 to 8.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention. Furthermore, a new technical feature can be formed by combining the technical means disclosed in each embodiment.

本発明は、光センサ、または光センサを備える電子機器に利用することができる。   The present invention can be used for an optical sensor or an electronic device including the optical sensor.

1〜4 光センサ
11〜14 受光素子
101 光学式エンコーダ
102 コードホイール
103 センサ体
105 スリット
CC 電流制御回路
CM1〜CM8 第1〜第8のカレントミラー回路
CS1 第1電流源
CS2 第2電流源
1 to 4 Optical sensors 11 to 14 Light receiving elements 101 Optical encoder 102 Code wheel 103 Sensor body 105 Slit CC Current control circuits CM1 to CM8 First to eighth current mirror circuits CS1 First current source CS2 Second current source

Claims (5)

第1端子と第2端子とを有する受光素子を備え、第1端子と第2端子との間の端子間電圧を変動させて信号検出する光センサであって、
回路制御端子を有し、上記回路制御端子の電位に応じて、第1端子と第2端子との間を流れる端子間電流をスイッチング制御する電流制御回路と、
上記回路制御端子の電位を上昇させる第1電流を発生させる第1電流源と、
上記回路制御端子の電位を下降させる第2電流を発生させる第2電流源とを備え、
上記受光素子への光入力に応じて増加する光電流は、上記回路制御端子の電位を上昇させ、
上記端子間電圧の上昇に応じて、第1電流は増加する、または、第2電流は減少することを特徴とする光センサ。
An optical sensor comprising a light receiving element having a first terminal and a second terminal, and detecting a signal by varying a voltage between terminals between the first terminal and the second terminal,
A current control circuit that has a circuit control terminal and performs switching control of an inter-terminal current flowing between the first terminal and the second terminal according to the potential of the circuit control terminal;
A first current source for generating a first current for raising the potential of the circuit control terminal;
A second current source for generating a second current for lowering the potential of the circuit control terminal,
The photocurrent that increases in response to light input to the light receiving element raises the potential of the circuit control terminal,
The optical sensor according to claim 1, wherein the first current increases or the second current decreases as the voltage between the terminals increases.
上記端子間電圧がハイレベルのときの第1電流の大きさと、上記端子間電圧がローレベルのときの第2電流の大きさとは等しい、請求項1に記載の光センサ。   2. The optical sensor according to claim 1, wherein the magnitude of the first current when the inter-terminal voltage is high is equal to the magnitude of the second current when the inter-terminal voltage is low. 上記電流制御回路は、上記端子間電流の経路上に設けられる第1スイッチング素子を含み、
第2電流源は、第2電流を制御する第2スイッチング素子を含み、
第1スイッチング素子の第1制御端子は、第2スイッチング素子の第2制御端子に接続されている、請求項1または2に記載の光センサ。
The current control circuit includes a first switching element provided on a path of the current between the terminals,
The second current source includes a second switching element that controls the second current,
The optical sensor according to claim 1, wherein the first control terminal of the first switching element is connected to the second control terminal of the second switching element.
上記光電流と第2電流との差を増幅する電流増幅回路を備える、請求項1から3のいずれか一項に記載の光センサ。   The optical sensor according to claim 1, further comprising a current amplification circuit that amplifies a difference between the photocurrent and the second current. 請求項1から4のいずれか一項に記載の光センサを備えることを特徴とする電子機器。   An electronic apparatus comprising the optical sensor according to claim 1.
JP2014249280A 2014-12-09 2014-12-09 Photosensor and electronic equipment Pending JP2016111623A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014249280A JP2016111623A (en) 2014-12-09 2014-12-09 Photosensor and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014249280A JP2016111623A (en) 2014-12-09 2014-12-09 Photosensor and electronic equipment

Publications (1)

Publication Number Publication Date
JP2016111623A true JP2016111623A (en) 2016-06-20

Family

ID=56125015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014249280A Pending JP2016111623A (en) 2014-12-09 2014-12-09 Photosensor and electronic equipment

Country Status (1)

Country Link
JP (1) JP2016111623A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113168450A (en) * 2018-12-03 2021-07-23 惠普发展公司,有限责任合伙企业 Logic circuitry packaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113168450A (en) * 2018-12-03 2021-07-23 惠普发展公司,有限责任合伙企业 Logic circuitry packaging

Similar Documents

Publication Publication Date Title
JP4865504B2 (en) Current detection circuit and voltage regulator having current detection circuit
JP5529203B2 (en) Optical sensor and electronic device
JP5006739B2 (en) Temperature detection circuit and electronic device using the same
JP5797850B2 (en) Optical sensor and electronic equipment
JP5768016B2 (en) Sensor device
JP2016111623A (en) Photosensor and electronic equipment
JP5805884B2 (en) Optical sensor and electronic equipment
JP5504229B2 (en) Transimpedance amplifier and light receiving circuit
JP6585827B2 (en) Sensor device
JP6476049B2 (en) Temperature sensor circuit
JP2013247530A (en) Light sensor, optical encoder and electronic apparatus
JP2013125048A (en) Lens position detection circuit
JP6757166B2 (en) Compensation circuit and manufacturing method of compensation circuit
JP2019168766A (en) Voltage regulator
WO2022091540A1 (en) Substrate current suppression circuit, reference voltage generation circuit, and semiconductor device
JP7051945B2 (en) Compensation circuit and manufacturing method of compensation circuit
JP4842213B2 (en) Semiconductor temperature sensor
JP2014099688A (en) Light sensor signal processing device and electronic apparatus
JP5209459B2 (en) Light receiving circuit
JP4648170B2 (en) Solid-state imaging module
JP5153570B2 (en) Optical encoder and electronic apparatus including the optical encoder
JP2009177086A (en) Drive circuit of light emitting device
JP6331853B2 (en) Sensor device
JP6447164B2 (en) Pulse signal transmission circuit
JP2007288076A (en) Optical coupler