JP2016101037A - Switching output circuit - Google Patents
Switching output circuit Download PDFInfo
- Publication number
- JP2016101037A JP2016101037A JP2014237990A JP2014237990A JP2016101037A JP 2016101037 A JP2016101037 A JP 2016101037A JP 2014237990 A JP2014237990 A JP 2014237990A JP 2014237990 A JP2014237990 A JP 2014237990A JP 2016101037 A JP2016101037 A JP 2016101037A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- voltage
- capacitor
- conductive state
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明はスイッチング出力回路に関し、特に、寄生インダクタンスが存在する抵抗性負荷に電力を供給するスイッチング出力回路に関する。 The present invention relates to a switching output circuit, and more particularly to a switching output circuit that supplies power to a resistive load in which parasitic inductance exists.
抵抗性負荷に電力を供給する際に、任意に供給電力を制御するために、半導体スイッチにより出力電圧をスイッチングするＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御が用いられている。このようなスイッチング回路においては、半導体スイッチを導通状態から非導通状態に切り替えた時に、配線等による寄生インダクタンスに蓄積された電磁エネルギーが放出されることに起因するサージ電圧が発生し、半導体スイッチが破壊される原因となる。サージ電圧による半導体スイッチの破壊を防止するために、一般に、負荷側のインダクタンスに蓄積された電磁エネルギーを吸収するスナバ回路が用いられる。また、スナバ回路で吸収したエネルギーを、電源や負荷に回生する回路も提案されている。 When supplying power to the resistive load, PWM (Pulse Width Modulation) control for switching an output voltage by a semiconductor switch is used to arbitrarily control the supplied power. In such a switching circuit, when the semiconductor switch is switched from the conducting state to the non-conducting state, a surge voltage is generated due to the release of electromagnetic energy accumulated in the parasitic inductance due to the wiring, etc. It will be destroyed. In order to prevent the semiconductor switch from being broken by a surge voltage, a snubber circuit that absorbs electromagnetic energy accumulated in the inductance on the load side is generally used. In addition, a circuit that regenerates energy absorbed by the snubber circuit to a power source or a load has been proposed.
このようなスイッチング出力回路の一例が、特許文献１に記載されている。図２７に示したスイッチング出力回路において、半導体スイッチＱ１が導通状態になる直前では、コンデンサＣｓおよびコンデンサＣｏはそれぞれ、直流電源電圧Ｅｄに充電されている。この時、コンデンサＣｓのダイオードＤｓ１のカソードに接続した端子が＋の極性、コンデンサＣｏのダイオードＤｓ２のカソードに接続した端子が＋の極性である。半導体スイッチＱ１が導通状態になると、直流電源Ｅｄ→平滑用コイルＬＭ→半導体スイッチＱ１→負荷Ｌｏ→直流電源Ｅｄの経路で電流が上昇すると同時に、直流電源Ｅｄ→平滑用コイルＬＭ→半導体スイッチＱ１→コンデンサＣｓ→ダイオードＤｓ２→コンデンサＣｏ→直流電源Ｅｄの経路にも電流が流れ、コンデンサＣｓの電圧がＥｄから０Ｖに放電されると同時にコンデンサＣｏの電圧が直流電源電圧より上昇する。
An example of such a switching output circuit is described in
次にコンデンサＣｏの電圧の直流電源電圧Ｅｄからの上昇分が、コンデンサＣｏ→トランスＴＲの１次巻線ｎ１→コイルＬ１→平滑用コイルＬＭ→直流電源Ｅｄ→コンデンサＣｏの経路でトランスＴＲの１次巻線ｎ１、コイルＬ１および平滑用コイルＬＭに移される。このときトランスＴＲの１次巻線ｎ１に移されたエネルギーをトランスＴＲの２次巻線ｎ２を通して、トランスＴＲの２次巻線ｎ２→直流電源Ｅｄ→ダイオードＤｒ→トランスＴＲの２次巻線ｎ２の経路で直流電源Ｅｄに回生する。トランスＴＲの２次巻線ｎ２に流れる電流は１次巻線ｎ１の電流の巻数比分の１となる。残りのエネルギーはコンデンサＣｏの電圧上昇分が零になってから、トランスＴＲの１次巻線ｎ１→コイルＬ１→ダイオードＤｓ１→ダイオードＤｓ２→トランスＴＲの１次巻線ｎ１の経路でトランスＴＲの１次巻線ｎ１とコイルＬ１に蓄積されたまま、この経路で電流が還流し、ダイオードＤｓ１、Ｄｓ２の導通損として消費される。この還流電流が零になる前に半導体スイッチＱ１が導通状態になるときには、ダイオードＤｓ１がオフしている期間に、トランスＴＲの１次巻線ｎ１→コイルＬ１→半導体スイッチＱ１→負荷Ｌｏ→コンデンサＣｏ→トランスＴＲの１次巻線ｎ１の経路で一部のエネルギーが負荷に回生される。 Next, the rise in the voltage of the capacitor Co from the DC power supply voltage Ed is 1 for the transformer TR through the path of the capacitor Co → the primary winding n1 of the transformer TR → the coil L1 → the smoothing coil LM → the DC power supply Ed → the capacitor Co. It is moved to the next winding n1, the coil L1, and the smoothing coil LM. At this time, the energy transferred to the primary winding n1 of the transformer TR passes through the secondary winding n2 of the transformer TR, and the secondary winding n2 of the transformer TR → the DC power supply Ed → the diode Dr → the secondary winding n2 of the transformer TR. Is regenerated to the DC power supply Ed. The current flowing through the secondary winding n2 of the transformer TR is 1 / turn ratio of the current of the primary winding n1. After the voltage rise of the capacitor Co becomes zero, the remaining energy is 1 of the transformer TR through the path of the primary winding n1 of the transformer TR → the coil L1 → the diode Ds1 → the diode Ds2 → the primary winding n1 of the transformer TR. While being accumulated in the next winding n1 and the coil L1, a current flows back through this path and is consumed as a conduction loss of the diodes Ds1 and Ds2. When the semiconductor switch Q1 becomes conductive before the return current becomes zero, the primary winding n1 of the transformer TR → the coil L1 → the semiconductor switch Q1 → the load Lo → the capacitor Co while the diode Ds1 is off. → Part of the energy is regenerated to the load along the path of the primary winding n1 of the transformer TR.
次に半導体スイッチＱ１の非導通状態動作について説明する。半導体スイッチＱ１が非導通状態になる直前ではコンデンサＣｓの電圧は零Ｖ、コンデンサＣｏの電圧は直流電源電圧Ｅｄに充電されている。また、負荷Ｌｏには、直流電源Ｅｄ→平滑用コイルＬＭ→半導体スイッチＱ１→負荷Ｌｏ→直流電源Ｅｄの経路でエネルギーが供給されている。半導体スイッチＱ１が非導通状態になると、直流電源Ｅｄ→平滑用コイルＬＭ→ダイオードＤｓ１→コンデンサＣｓ→負荷Ｌｏ→直流電源Ｅｄの経路で負荷Ｌｏに蓄積された電磁エネルギーをコンデンサＣｓで吸収するとともにコンデンサＣｓが零Ｖから直流電源電圧Ｅｄまで充電される。次に、直流電源Ｅｄ→平滑用コイルＬＭ→ダイオードＤｓ１→ダイオードＤｓ２→コンデンサＣｏ→直流電源Ｅｄの経路で平滑用コイルＬＭに蓄えられた電磁エネルギーがコンデンサＣｏに移され、コンデンサＣｏの電圧が直流電源電圧Ｅｄより上昇する。ここでコンデンサＣｏの電圧の直流電源電圧Ｅｄからの上昇分が、半導体スイッチＱ１の導通状態動作のときと同様に直流電源Ｅｄと負荷に回生される。 Next, the non-conducting state operation of the semiconductor switch Q1 will be described. Immediately before the semiconductor switch Q1 is turned off, the voltage of the capacitor Cs is charged to zero V, and the voltage of the capacitor Co is charged to the DC power supply voltage Ed. In addition, energy is supplied to the load Lo through a route of DC power supply Ed → smoothing coil LM → semiconductor switch Q1 → load Lo → DC power supply Ed. When the semiconductor switch Q1 becomes non-conductive, the electromagnetic energy accumulated in the load Lo is absorbed by the capacitor Cs through the path of the DC power supply Ed → smoothing coil LM → diode Ds1 → capacitor Cs → load Lo → DC power supply Ed and the capacitor Cs. Cs is charged from zero V to the DC power supply voltage Ed. Next, the electromagnetic energy stored in the smoothing coil LM is transferred to the capacitor Co through the DC power supply Ed → smoothing coil LM → diode Ds1 → diode Ds2 → capacitor Co → DC power supply Ed, and the voltage of the capacitor Co becomes DC. It rises above the power supply voltage Ed. Here, the rise in the voltage of the capacitor Co from the DC power supply voltage Ed is regenerated to the DC power supply Ed and the load in the same manner as in the conduction state operation of the semiconductor switch Q1.
しかしながら、図２７のスイッチング出力回路において、半導体スイッチＱ１が導通状態に制御され、直流電源電圧Ｅｄが負荷Ｌｏに放電される場合において、負荷Ｌｏのインダクタンスのために、立ち上がり時に十分な出力電流を供給できないことが考えられる。この場合、出力電流の立ち上がりが悪くなり、ＰＷＭ制御時に正確な制御が困難になる。 However, in the switching output circuit of FIG. 27, when the semiconductor switch Q1 is controlled to be in a conductive state and the DC power supply voltage Ed is discharged to the load Lo, sufficient output current is supplied at the time of startup due to the inductance of the load Lo. It is thought that it cannot be done. In this case, the rise of the output current becomes worse, and accurate control becomes difficult during PWM control.
本発明は上記の課題に鑑みてなされたものであり、出力電流の立ち上がりが良好であり、出力電力を高精度に制御可能なスイッチング出力回路を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a switching output circuit that has a good rise in output current and can control output power with high accuracy.
上記目的を達成するために本発明に係るスイッチング出力回路は、４つの切替部材、１つの蓄電部材および制御回路を備え、直流電源から供給された電源をスイッチングして誘導性負荷へ供給する。ここで、第１の切替部材の一端は直流電源の正極に、第２の切替部材の他端は直流電源の負極に、それぞれ接続され、第１の切替部材の他端および第３の切替部材の一端は誘導性負荷の一端に、第４の切替部材の他端および第２の切替部材の一端は誘導性負荷の他端に、それぞれ接続され、第３の切替部材の他端および第４の切替部材の一端は第１の蓄電部材の他端に接続され、第１の蓄電部材の一端は直流電源の正極に接続される。制御回路は、第１から第４の切替部材を制御して、導通状態と非導通状態とを切替る。 In order to achieve the above object, a switching output circuit according to the present invention includes four switching members, one power storage member, and a control circuit, and switches power supplied from a DC power source to supply it to an inductive load. Here, one end of the first switching member is connected to the positive electrode of the DC power source, and the other end of the second switching member is connected to the negative electrode of the DC power source, respectively, and the other end of the first switching member and the third switching member are connected. Are connected to one end of the inductive load, the other end of the fourth switching member and one end of the second switching member are connected to the other end of the inductive load, respectively. One end of the switching member is connected to the other end of the first power storage member, and one end of the first power storage member is connected to the positive electrode of the DC power source. The control circuit controls the first to fourth switching members to switch between the conductive state and the non-conductive state.
上述した本発明の態様によれば、高精度に制御可能な出力電力の制御が可能なスイッチング出力回路を提供できる。 According to the aspect of the present invention described above, it is possible to provide a switching output circuit capable of controlling output power that can be controlled with high accuracy.
＜第１の実施形態＞
本発明に係る第１の実施形態について説明する。本実施形態に係るスイッチング出力回路について図１を用いて説明する。
<First Embodiment>
A first embodiment according to the present invention will be described. A switching output circuit according to the present embodiment will be described with reference to FIG.
先ず、本実施形態に係るスイッチング出力回路１の構成について説明する。図１に示すように、スイッチング出力回路１は、４つの切替部材２〜５、１つの蓄電部材６および制御回路７を備える。そして、スイッチング出力回路１は、直流電源８から供給された電源をスイッチングして誘導性負荷９へ供給する。
First, the configuration of the switching
第１の切替部材２の一端および蓄電部材６の一端は直流電源８の正極に接続され、第２の切替部材３の他端は直流電源８の負極にそれぞれ接続されている。そして、第１の切替部材２の他端および第３の切替部材４の一端は誘導性負荷９の一端に、第２の切替部材３の他端および第４の切替部材５の他端は誘導性負荷９の他端にそれぞれ接続されている。さらに、第３の切替部材４の他端および第４の切替部材５の一端は蓄電部材６の他端に接続されている。
One end of the first switching member 2 and one end of the power storage member 6 are connected to the positive electrode of the
蓄電部材６は、誘導性負荷９に蓄積された電磁エネルギーが放出されることに起因するサージ電圧を吸収する。 The power storage member 6 absorbs a surge voltage resulting from the release of electromagnetic energy accumulated in the inductive load 9.
制御回路７は、第１の切替部材２および第２の切替部材３を切り替えることによって、直流電源８の電圧を誘導性負荷９に断続的に出力する（以下、スイッチング出力動作と記載する。）。さらに、制御回路７は、第３の切替部材４および第４の切替部材５を切り替えることによって、誘導性負荷９に蓄積された電磁エネルギーを蓄電部材６によって回収し、回収した電磁エネルギーを誘導性負荷９に加える。
The control circuit 7 intermittently outputs the voltage of the
具体的には、制御回路７は、先ず、第１制御として、図１（ａ）に示すように第１の切替部材２および第２の切替部材３を導通状態にすると共にその他の切替部材を非導通状態にする。これにより、図１（ａ）の点線矢印のように電流が流れ、誘導性負荷９に電磁エネルギーが蓄積される。 Specifically, first, as the first control, the control circuit 7 sets the first switching member 2 and the second switching member 3 to the conductive state as shown in FIG. Turn off. Thereby, a current flows as indicated by a dotted arrow in FIG. 1A, and electromagnetic energy is accumulated in the inductive load 9.
次に、制御回路７は、第２制御として、図１（ｂ）に示すように第１の切替部材２および第４の切替部材５を導通状態にすると共にその他の切替部材を非導通状態にする。これにより、図１（ｂ）の点線矢印のように電流が流れ、誘導性負荷９から放出された電磁エネルギーが蓄電部材６によって回収される。 Next, as a second control, the control circuit 7 sets the first switching member 2 and the fourth switching member 5 to the conductive state and sets the other switching members to the non-conductive state as shown in FIG. To do. Thereby, a current flows as indicated by a dotted arrow in FIG. 1B, and the electromagnetic energy released from the inductive load 9 is recovered by the power storage member 6.
さらに、制御回路７は誘導性負荷９から放出された電磁エネルギーが蓄電部材６によって全て回収された後、第３制御として、図１（ｃ）に示すように全ての切替部材２〜５を非導通状態にする。これにより、蓄電部材６内に電磁エネルギーが保持される。 Furthermore, after all the electromagnetic energy released from the inductive load 9 is collected by the power storage member 6, the control circuit 7 sets all the switching members 2 to 5 as the third control as shown in FIG. Make it conductive. Thereby, electromagnetic energy is held in the power storage member 6.
そして、制御回路７は、第４制御として、図１（ｄ）に示すように第２の切替部材３および第３の切替部材４を導通状態にすると共にその他の切替部材を非導通状態にする。これにより、蓄電部材６、誘導性負荷９および直流電源８が直列に接続され、直流電源８からの電圧に蓄電部材６の電圧を加えた電圧が誘導性負荷９に供給される。
And as shown in FIG.1 (d), the control circuit 7 makes the 2nd switching member 3 and the 3rd switching member 4 into a conduction | electrical_connection state, and makes other switching members into a non-conduction state as 4th control. . Thereby, the power storage member 6, the inductive load 9 and the
すなわち、スイッチング出力動作時に誘導性負荷９に蓄積された電磁エネルギーをいったん蓄電部材６に全て回収し、次のスイッチング出力動作時に、回収した電磁エネルギーを誘導性負荷９に供給する。この場合、誘導性負荷９に蓄積された電磁エネルギーを効率よく回生して、スイッチング出力動作時の出力電圧の立ち上がり／立下りを改善することができる。従って、本実施形態に係るスイッチング出力回路１は、ＰＷＭ制御時において正確な出力電力の制御が可能である。
That is, all the electromagnetic energy accumulated in the inductive load 9 during the switching output operation is once recovered in the power storage member 6, and the recovered electromagnetic energy is supplied to the inductive load 9 during the next switching output operation. In this case, the electromagnetic energy accumulated in the inductive load 9 can be efficiently regenerated to improve the rising / falling of the output voltage during the switching output operation. Therefore, the switching
＜第２の実施形態＞
第２の実施形態について説明する。本実施形態では、ヒーターなどの抵抗性負荷にＰＷＭ出力で電力を供給する電源などに用いられるスイッチング出力回路について説明する。本実施形態に係るスイッチング出力回路１１の回路構成図を図２に示す。本実施形態に係るスイッチング出力回路１１は、直流電源２２から供給された電源をスイッチングして２つの寄生インダクタンス２３、２５および負荷抵抗２４へ供給する。なお、本実施形態では２つの寄生インダクタンス２３、２５を配置したが、寄生インダクタンスの数は２つに限定されず、１つでも良いし３つ以上でも良い。同様に、直流電源２２および負荷抵抗２４は２以上でも良い。
<Second Embodiment>
A second embodiment will be described. In the present embodiment, a switching output circuit used for a power supply for supplying electric power to a resistive load such as a heater with PWM output will be described. FIG. 2 shows a circuit configuration diagram of the switching
スイッチング出力回路１１は、４つの半導体スイッチ１２〜１５およびコンデンサ１６によって構成され、さらに、制御部１７、入力端子１８、１９および出力端子２０、２１を備える。
The switching
コンデンサ１６はサージ電圧を吸収する。該サージ電圧は、電流が流れることによって寄生インダクタンス２３、２５に蓄積された電磁エネルギーが、寄生インダクタンス２３、２５から放出されることに伴って生成される電圧である。
半導体スイッチ１２、１３は、スイッチング回路を構成し、導通状態／非導通状態を切替えることによって、直流電源２２の電圧を負荷抵抗２４に断続的に出力する。一方、半導体スイッチ１４、１５は、導通状態／非導通状態を切替えることによって、サージ電圧をコンデンサ１６へ吸収させ、サージ電圧を吸収したコンデンサ１６を直流電源２２へ直列に接続する。
The semiconductor switches 12 and 13 constitute a switching circuit, and intermittently output the voltage of the
図２において、半導体スイッチ１２の一端およびコンデンサ１６の一端は入力端子１８に、半導体スイッチ１３の他端は入力端子１９に、それぞれ接続されている。また、半導体スイッチ１２の他端および半導体スイッチ１４の一端は出力端子２０に、半導体スイッチ１３の一端および半導体スイッチ１５の他端は出力端子２１に、それぞれ接続されている。半導体スイッチ１４の他端および半導体スイッチ１５の一端はコンデンサ１６の他端に、それぞれ接続されている。
In FIG. 2, one end of the
制御部１７は、４つの半導体スイッチ１２〜１５に、導通状態／非導通状態の切替信号を出力することで、半導体スイッチ１２〜１５の導通状態／非導通状態を制御する。
The
次に、本実施形態に係るスイッチング出力回路１１の詳細動作を、図３に沿って詳細に説明する。
Next, detailed operation of the switching
先ず、制御部１７は、図３（ａ）に示すように、半導体スイッチ１２、１３を導通状態に、それ以外の半導体スイッチを非導通状態に切り替える。これにより、電流は、直流電源２２→半導体スイッチ１２→寄生インダクタンス２３→負荷抵抗２４→寄生インダクタンス２５→半導体スイッチ１３→直流電源２２の経路で流れる。この時、寄生インダクタンス２３、２５に電磁エネルギーが蓄積される。
First, as shown in FIG. 3A, the
次に、制御部１７は、図３（ｂ）に示すように、半導体スイッチ１２、１５を導通状態に、それ以外の半導体スイッチを非導通状態に切り替える。これにより、寄生インダクタンス２３、２５に蓄積された電磁エネルギーが寄生インダクタンス２３、２５から放出される。そして、電流が、半導体スイッチ１２→寄生インダクタンス２３→負荷抵抗２４→寄生インダクタンス２５→半導体スイッチ１５→コンデンサ１６の経路で流れ、コンデンサ１６に上流側が＋極となる電圧が充電される。
Next, as shown in FIG. 3B, the
コンデンサ１６が寄生インダクタンス２３、２５からのサージ電圧を吸収した後、制御部１７は、図３（ｃ）に示すように、すべての半導体スイッチを非導通状態に切り替える。これにより、コンデンサ１６に充電された電圧は、そのまま保持される。
After the
そして、制御部１７は、図３（ｄ）に示すように、半導体スイッチ１３、１４を導通状態に、それ以外の半導体スイッチを非導通状態に切り替える。これにより、サージ電圧を吸収したコンデンサ１６、直流電源２２、寄生インダクタンス２３、２５および負荷抵抗２４が直列に接続され、直流電源２２の電圧にコンデンサ１６の電圧を加えた電圧が負荷抵抗２４に印加される。そして、電流が、直流電源２２→コンデンサ１６→半導体スイッチ１４→寄生インダクタンス２３→負荷抵抗２４→寄生インダクタンス２５→半導体スイッチ１３→直流電源２２の経路で流れることにより、コンデンサ１６の電圧がゼロになる。
Then, as shown in FIG. 3D, the
上記のように構成されたスイッチング出力回路において、半導体スイッチ１４、１５を配置して、適宜、導通状態／非導通状態を切替えることにより、寄生インダクタンス２３、２５に蓄積された電磁エネルギーであるサージ電圧を、効率よくコンデンサ１６へ吸収させることができる。さらに、サージ電圧を吸収したコンデンサ１６、直流電源２２および負荷抵抗２４を直列に接続することにより、負荷抵抗２４に直流電源２２の電圧値にサージ電圧分も加えて電力供給することができる。これにより、スイッチング出力回路の出力電圧の立ち上がりが改善される。
In the switching output circuit configured as described above, the semiconductor switches 14 and 15 are arranged, and the conduction voltage is switched appropriately between the conductive state and the non-conductive state, whereby the surge voltage that is the electromagnetic energy accumulated in the
ここで、本実施形態に係るスイッチング出力回路１１においては、コンデンサ１６の両端子間電圧をモニタし、コンデンサ１６の両端子間電圧値が最大になった時、すべての半導体スイッチ１２〜１５を非導通状態に切り替える。この場合のスイッチング出力回路の回路構成図を図４に示す。
Here, in the switching
図４において、電圧モニタ９１は、コンデンサ１６の両端子に接続され、コンデンサ１６の両端子間電圧を計測して制御部１７へ送信する。
In FIG. 4, the voltage monitor 91 is connected to both terminals of the
そして、制御部１７は、図３（ｂ）において、電圧モニタ９１からの計測電圧値が最大値になった時、寄生インダクタンス２３、２５に蓄積された電磁エネルギーに起因するサージ電圧がコンデンサ１６に全て吸収されたと判定する。そして、制御部１７は、図３（ｃ）に示すように、すべての半導体スイッチ１２〜１５を非導通状態に切り替える。
3B, when the measured voltage value from the voltage monitor 91 reaches the maximum value in FIG. 3B, the surge voltage caused by the electromagnetic energy accumulated in the
コンデンサ１６の両端子間電圧が最大になった時に半導体スイッチ１２〜１５を非導通状態にすることにより、寄生インダクタンス２３、２５に蓄積された電磁エネルギーが最大限充電されている状態で、コンデンサ１６を保持することができる。
When the voltage between both terminals of the
そして、コンデンサ１６にサージ電圧が最大限保持されている状態で、図３（ｄ）に示すように、直流電源２２、コンデンサ１６、寄生インダクタンス２３、２５、負荷抵抗２４を直列に接続する。これにより、寄生インダクタンス２３、２５および負荷抵抗２４に、直流電源２２からの電圧に加えてコンデンサ１６に吸収されたサージ電圧が加えられる。
Then, in a state where the surge voltage is kept at the maximum in the
従って、本実施形態に係るスイッチング出力回路１１は、寄生インダクタンス２３、２５に蓄積された電磁エネルギーを効率よく回生して、出力電圧の立ち上がりを改善することができる。
Therefore, the switching
なお、電圧モニタ９１によってコンデンサ１６の両端子間電圧値をモニタし、コンデンサ１６の両端子間電圧値が最大になった時にすべての半導体スイッチを非導通状態に切り替える代わりに、下記のように構成することもできる。すなわち、スイッチング出力回路１１の出力端子を流れる電流を計測し、出力端子を流れる電流が実質上ゼロと見なせるようになった時に、すべての半導体スイッチ１２〜１５を非導通状態に切り替えることも出来る。この場合のスイッチング出力回路１１の回路構成図を図５に示す。
Instead of monitoring the voltage value between both terminals of the
図５において、スイッチング出力回路１１の出力端子２１の近傍に電流モニタ９２を配置し、電流モニタ９２によって出力端子２１を流れる電流を計測する。そして、制御部１７は、図３（ｂ）において、蓄積された電磁エネルギーが寄生インダクタンス２３、２５から全て放出されることによって出力端子２１を流れる電流がゼロになったとき、すべての半導体スイッチ１２〜１５を非導通状態に切り替える（図３（ｃ））。
In FIG. 5, a
出力端子２１を流れる電流がゼロになった時に半導体スイッチ１２〜１５を非導通状態にすることにより、寄生インダクタンス２３、２５に蓄積された電磁エネルギーが最大限充電されている状態で、コンデンサ１６を保持することができる。従って、図３（ｄ）において、直流電源２２、コンデンサ１６、寄生インダクタンス２３、２５および負荷抵抗２４を直列に接続した時、負荷抵抗２４に、直流電源２２からの電圧に加えてコンデンサ１６に吸収されたサージ電圧が加えられる。従って、図５のスイッチング出力回路１１も、寄生インダクタンス２３、２５に蓄積された電磁エネルギーを効率よく回生して、出力電圧の立ち上がりを改善することができる。
By turning off the semiconductor switches 12 to 15 when the current flowing through the
＜第３の実施形態＞
第３の実施形態について説明する本実施形態に係るスイッチング出力回路の回路構成図を図６に示す。スイッチング出力回路１１Ｂは、直流電源２２Ｂから供給された電源をスイッチングして２つの寄生インダクタンス２３Ｂ、２５Ｂおよび負荷抵抗２４Ｂへ供給する。直流電源２２Ｂ、寄生インダクタンス２３Ｂ、２５Ｂおよび負荷抵抗２４Ｂは、第２の実施形態で説明した直流電源２２、寄生インダクタンス２３、２５および負荷抵抗２４と同様に機能する。ここで、寄生インダクタンス２３Ｂと寄生インダクタンス２５Ｂの合成インダクタンスをＬとする。
<Third Embodiment>
FIG. 6 shows a circuit configuration diagram of a switching output circuit according to the present embodiment for explaining the third embodiment. The switching output circuit 11B switches the power supplied from the
スイッチング出力回路１１Ｂは、６個の半導体スイッチ１２Ｂ〜１５Ｂおよび９３Ｂ〜９４Ｂ、２つのコンデンサ１６Ｂ、９５Ｂおよび２つの電圧モニタ９１Ｂ、９６Ｂによって構成され、さらに、制御部１７Ｂ、入力端子１８Ｂ、１９Ｂおよび出力端子２０Ｂ、２１Ｂを備える。ここで、コンデンサ１６Ｂの容量をＣ１、コンデンサ９５Ｂの容量をＣ２とする。コンデンサ９５Ｂの容量Ｃ２はコンデンサ１６Ｂの容量Ｃ１より小さい。
The switching output circuit 11B includes six
半導体スイッチ１２Ｂの一端およびコンデンサ１６Ｂ、９５Ｂの一端は入力端子１８Ｂに、半導体スイッチ１３Ｂの他端は入力端子１９Ｂに、それぞれ接続されている。また、半導体スイッチ１２Ｂの他端および半導体スイッチ１４Ｂ、９３Ｂの一端は出力端子２０Ｂに、半導体スイッチ１３Ｂの一端および半導体スイッチ１５Ｂ、９４Ｂの他端は出力端子２１Ｂに、それぞれ接続されている。
One end of the
半導体スイッチ１４Ｂの他端および半導体スイッチ１５Ｂの一端はコンデンサ１６Ｂの他端に接続されている。半導体スイッチ９３Ｂの他端および半導体スイッチ９４Ｂの一端はコンデンサ９５Ｂの他端に接続されている。
The other end of the semiconductor switch 14B and one end of the semiconductor switch 15B are connected to the other end of the capacitor 16B. The other end of the semiconductor switch 93B and one end of the
電圧モニタ９１Ｂ、９６Ｂは、コンデンサ１６Ｂ、９５Ｂの両端子にそれぞれ接続され、コンデンサ１６Ｂ、９５Ｂの両端子間電圧をそれぞれ計測して制御部１７Ｂへ送信する。
The voltage monitors 91B and 96B are connected to both terminals of the
次に、本実施形態に係るスイッチング出力回路１１Ｂの詳細動作を、図７〜９を用いて説明する。先ず、制御部１７Ｂは、図７（ａ）、図８（ａ）、図９（ａ）に示すように、半導体スイッチ１２Ｂ、１３Ｂを導通状態に、それ以外の半導体スイッチを非導通状態に切り替える。これにより、電流は、直流電源２２Ｂ→半導体スイッチ１２Ｂ→寄生インダクタンス２３Ｂ→負荷抵抗２４Ｂ→寄生インダクタンス２５Ｂ→半導体スイッチ１３Ｂ→直流電源２２Ｂの経路で流れる。
Next, the detailed operation of the switching output circuit 11B according to the present embodiment will be described with reference to FIGS. First, as shown in FIGS. 7A, 8A, and 9A, the control unit 17B switches the semiconductor switches 12B and 13B to the conductive state and switches the other semiconductor switches to the non-conductive state. . As a result, the current flows through the path of
次に、図７（ｂ）に示すように、制御部１７Ｂが、半導体スイッチ１２Ｂ、１５Ｂを導通状態に、それ以外の半導体スイッチを非導通状態に切り替えた場合、電流は、半導体スイッチ１２Ｂ→寄生インダクタンス２３Ｂ→負荷抵抗２４Ｂ→寄生インダクタンス２５Ｂ→半導体スイッチ１５Ｂ→コンデンサ１６Ｂの経路に流れる。そして、コンデンサ１６Ｂには、上流側が＋極となる電圧が充電される。このとき、コンデンサ１６Ｂの両端子間電圧値がゼロから最大値に達するまでの時間Ｔ１はπ／２・（Ｌ・Ｃ１）＾（１／２）である。
Next, as shown in FIG. 7B, when the control unit 17B switches the semiconductor switches 12B and 15B to the conductive state and other semiconductor switches to the non-conductive state, the current is changed from the
一方、図８（ｂ）に示すように、制御部１７Ｂが、半導体スイッチ１２Ｂ、９４Ｂを導通状態に、それ以外の半導体スイッチを非導通状態に切り替えた場合、電流は、半導体スイッチ１２Ｂ→寄生インダクタンス２３Ｂ→負荷抵抗２４Ｂ→寄生インダクタンス２５Ｂ→半導体スイッチ９４Ｂ→コンデンサ９５Ｂの経路で流れる。そして、コンデンサ９５Ｂには、上流側が＋極となる電圧が充電される。このとき、コンデンサ９５Ｂの両端子間電圧値がゼロから最大値に達するまでの時間Ｔ２はπ／２・（Ｌ・Ｃ２）＾（１／２）である。
On the other hand, as shown in FIG. 8B, when the control unit 17B switches the semiconductor switches 12B and 94B to the conductive state and switches the other semiconductor switches to the non-conductive state, the current flows from the
コンデンサ９５Ｂの容量Ｃ２はコンデンサ１６Ｂの容量Ｃ１より小さいため、コンデンサ９５Ｂの両端子間電圧値がゼロから最大値に達するまでの時間Ｔ２はコンデンサ１６Ｂの両端子間電圧値がゼロから最大値に達するまでの時間Ｔ１よりも短い。
Since the capacitance C2 of the
また、図９（ｂ）に示すように、制御部１７Ｂが、半導体スイッチ１２Ｂ、１５Ｂ、９４Ｂを導通状態に、それ以外の半導体スイッチを非導通状態に切り替えた場合、電流は、半導体スイッチ１２Ｂ→寄生インダクタンス２３Ｂ→負荷抵抗２４Ｂ→寄生インダクタンス２５Ｂ→半導体スイッチ１５Ｂ→コンデンサ１６Ｂの経路と、半導体スイッチ１２Ｂ→寄生インダクタンス２３Ｂ→負荷抵抗２４Ｂ→寄生インダクタンス２５Ｂ→半導体スイッチ９４Ｂ→コンデンサ９５Ｂの経路で流れる。そして、コンデンサ１６Ｂ、９５Ｂには、上流側が＋極となる電圧が充電される。このとき、コンデンサ１６Ｂとコンデンサ９５Ｂとの合成容量の、両端子間電圧値がゼロから最大値に達するまでの時間Ｔ３はπ／２・｛Ｌ・（Ｃ１＋Ｃ２）｝＾（１／２）である。
As shown in FIG. 9B, when the control unit 17B switches the semiconductor switches 12B, 15B, and 94B to the conductive state and switches the other semiconductor switches to the non-conductive state, the current is changed to the
合成容量（Ｃ１＋Ｃ２）は、コンデンサ１６Ｂの容量Ｃ１より大きいため、コンデンサ１６Ｂとコンデンサ９５Ｂの両端子間電圧値がゼロから最大値に達するまでの時間Ｔ３は、コンデンサ１６Ｂの両端子間電圧値がゼロから最大値に達するまでの時間Ｔ１よりも長い。従って、コンデンサの両端子間電圧値がゼロから最大値に達するまでの時間はＴ２＜Ｔ１＜Ｔ３の関係となる。
Since the combined capacitance (C1 + C2) is larger than the capacitance C1 of the capacitor 16B, the voltage value between both terminals of the capacitor 16B is zero during the time T3 until the voltage value between both terminals of the capacitor 16B and the
そして、図７（ｂ）、図８（ｂ）、図９（ｂ）の状態を維持する時間を所定の時間に設定したい場合、寄生インダクタンス２３Ｂと寄生インダクタンス２５Ｂの合成インダクタンスＬに基づいて、図７（ｂ）、図８（ｂ）、図９（ｂ）の中から寄生インダクタンス２３Ｂ、２５Ｂから放出された電磁エネルギーをコンデンサ１６Ｂ、９５Ｂで効率よく回生できる最適な設定を選択する。例えば、
コンデンサ１６Ｂの容量Ｃ１が０．４μＦ、コンデンサ９５Ｂの容量Ｃ２が０．２μＦであり、図７（ｂ）、図８（ｂ）、図９（ｂ）の状態を維持する時間を１μｓｅｃに設定したい場合、寄生インダクタンス２３Ｂと寄生インダクタンス２５Ｂの合成インダクタンスＬが１．４μＨ以上の時は、コンデンサの両端子間電圧値がゼロから最大値に達するまでの時間が最も短いＴ２である図８（ｂ）の設定を選択する。一方、合成インダクタンスＬが０．８μＨ以下の時は、コンデンサの両端子間電圧値がゼロから最大値に達するまでの時間が最も長いＴ３である図９（ｂ）の設定を選択する。合成インダクタンスＬが０．８μＨより大きく、１．４μＨより小さい時は、図７（ｂ）の設定を選択する。これにより、寄生インダクタンス２３Ｂ、２５Ｂから放出された電磁エネルギーをコンデンサ１６Ｂ、９５Ｂに効率よく充電させることができる。
Then, when it is desired to set the time for maintaining the states of FIG. 7B, FIG. 8B, and FIG. 9B to a predetermined time, based on the combined inductance L of the parasitic inductance 23B and the parasitic inductance 25B, FIG. 7 (b), FIG. 8 (b), and FIG. 9 (b), an optimal setting that can efficiently regenerate the electromagnetic energy emitted from the parasitic inductances 23B and 25B by the
The capacitance C1 of the capacitor 16B is 0.4 μF, the capacitance C2 of the
ただし、図６の構成では、寄生インダクタンス２３Ｂと寄生インダクタンス２５Ｂの合成インダクタンスＬを測定することはできない。このため、電圧モニタ９１Ｂ、９６Ｂによってコンデンサ１６Ｂ、９５Ｂの両端子間電圧値を計測し、図７（ｂ）、図８（ｂ）、図９（ｂ）の構成において、図７（ｂ）、図８（ｂ）、図９（ｂ）の状態である期間Ｔｒ後におけるコンデンサの両端子間電圧をＶｃ、Ｔｒの１サンプル時間前のコンデンサの両端子間電圧をＶｃ’としたとき、｜Ｖｃ−Ｖｃ’｜／Ｖｃが最少となる設定を選択する。
However, in the configuration of FIG. 6, the combined inductance L of the parasitic inductance 23B and the parasitic inductance 25B cannot be measured. For this reason, the voltage values between both terminals of the
そして、図７（ｂ）の設定が選択された場合、制御部１７Ｂは、図７（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｂ〜１５Ｂ、９３Ｂ〜９４Ｂの導通状態／非導通状態を切り替える。図８（ｂ）の設定が選択された場合、制御部１７Ｂは、図８（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｂ〜１５Ｂ、９３Ｂ〜９４Ｂの導通状態／非導通状態を切り替える。また、図９（ｂ）の設定が選択された場合、制御部１７Ｂは、図９（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｂ〜１５Ｂ、９３Ｂ〜９４Ｂの導通状態／非導通状態を切り替える。 When the setting in FIG. 7B is selected, the control unit 17B switches between the conductive / non-conductive states of the semiconductor switches 12B to 15B and 93B to 94B in the order of FIGS. When the setting in FIG. 8B is selected, the control unit 17B switches the conductive / non-conductive states of the semiconductor switches 12B to 15B and 93B to 94B in the order of FIGS. 8C to 8D. In addition, when the setting in FIG. 9B is selected, the control unit 17B switches the conductive state / non-conductive state of the semiconductor switches 12B to 15B and 93B to 94B in the order of FIGS. 9C to 9D.
本実施形態に係るスイッチング出力回路においても、制御部１７Ｂが半導体スイッチ１２Ｂ〜１５Ｂ、９３Ｂ〜９４Ｂの導通状態／非導通状態を順次切り替えることにより、コンデンサ１６Ｂ、９５Ｂのいずれかに充電させたサージ電圧を直流電源２２Ｂに上乗せして負荷抵抗２４Ｂに印加することができる。従って、寄生インダクタンス２３Ｂ、２５Ｂに蓄積された電磁エネルギーを効率よく回生することによって出力電圧の立ち上がりを改善し、出力電力を正確に制御することができる。
Also in the switching output circuit according to the present embodiment, the control unit 17B sequentially switches the conduction / non-conduction states of the semiconductor switches 12B to 15B and 93B to 94B, thereby charging one of the
さらに、本実施形態に係るスイッチング出力回路において、期間Ｔｒ後におけるコンデンサの両端子間電圧をＶｃ、Ｔｒの１サンプル時間前のコンデンサの両端子間電圧をＶｃ‘としたとき、｜Ｖｃ−Ｖｃ’｜／Ｖｃが最少となるように、図７（ｂ）、図８（ｂ）、図９（ｂ）のいずれかの設定を採用することにより、寄生インダクタンス２３Ｂ、２５Ｂに蓄積された電磁エネルギーを所定の設定した時間内でコンデンサ１６Ｂ、９５Ｂに効率よく回生させることができる。
Further, in the switching output circuit according to the present embodiment, when the voltage between both terminals of the capacitor after the period Tr is Vc and the voltage between both terminals of the capacitor one sample time before Tr is Vc ′, | Vc−Vc ′ By adopting any of the settings in FIGS. 7B, 8B, and 9B so that | / Vc is minimized, the electromagnetic energy accumulated in the parasitic inductances 23B and 25B can be reduced. The
また、第１、第２の実施例では、寄生インダクタンスに蓄積された電磁エネルギーをコンデンサで効率よく回生する時間が寄生インダクタンスの合成インダクタンスＬに従って変化するため、図２（ａ）〜（ｄ）の順に半導体スイッチ１２〜１５を導通状態／非導通状態に切り替える周期が定まらないが、本実施形態に係るスイッチング出力回路において、期間Ｔｒ後におけるコンデンサの両端子間電圧をＶｃ、Ｔｒの１サンプル時間前のコンデンサの両端子間電圧をＶｃ‘としたとき、｜Ｖｃ−Ｖｃ’｜／Ｖｃが最少となるように、図７（ｂ）、図８（ｂ）、図９（ｂ）のいずれかの設定を採用することにより、寄生インダクタンスの合成インダクタンスＬが変化しても、半導体スイッチ１２Ｂ〜１５Ｂ、９３Ｂ〜９４Ｂを導通状態／非導通状態に切り替える周期を一定に保ちつつ、寄生インダクタンス２３Ｂ、２５Ｂに蓄積された電磁エネルギーを所定の設定した時間内でコンデンサ１６Ｂ、９５Ｂに効率よく回生させることができる。 Further, in the first and second embodiments, the time for efficiently regenerating electromagnetic energy accumulated in the parasitic inductance by the capacitor changes according to the combined inductance L of the parasitic inductance, so that in FIGS. Although the cycle for sequentially switching the semiconductor switches 12 to 15 to the conductive state / non-conductive state is not determined, in the switching output circuit according to the present embodiment, the voltage between both terminals of the capacitor after the period Tr is one sample time before Vc and Tr. 7 (b), 8 (b), and 9 (b) so that | Vc−Vc ′ | / Vc is minimized when the voltage between both terminals of the capacitor is Vc ′. By adopting the setting, even if the combined inductance L of the parasitic inductance changes, the semiconductor switches 12B to 15B and 93B to 94B are turned on / off. While maintaining the cycle of switching the state to the constant, the parasitic inductance 23B, a capacitor 16B electromagnetic energy stored in 25B within predetermined set time, can be efficiently regenerated to 95B.
＜第３の実施形態の変形例＞
第３の実施形態の変形例について説明する。本実施形態においては、コンデンサの両端子間電圧の計測値が最大値になった時にすべての半導体スイッチ１２Ｂ〜１５Ｂ、９３Ｂ〜９４Ｂを非導通状態に切り替える代わりに、出力端子を流れる電流を計測し、出力端子を流れる電流がゼロになった時にすべての半導体スイッチ１２Ｂ〜１５Ｂ、９３Ｂ〜９４Ｂを非導通状態に切り替える。本実施形態に係るスイッチング出力回路の回路構成図を図１０に示す。
<Modification of Third Embodiment>
A modification of the third embodiment will be described. In this embodiment, instead of switching all the semiconductor switches 12B to 15B and 93B to 94B to the non-conductive state when the measured value of the voltage between both terminals of the capacitor reaches the maximum value, the current flowing through the output terminal is measured. When the current flowing through the output terminal becomes zero, all the semiconductor switches 12B to 15B and 93B to 94B are switched to the non-conductive state. FIG. 10 shows a circuit configuration diagram of the switching output circuit according to the present embodiment.
図１０に示すように、出力端子２１Ｂの近傍に電流モニタ９２Ｂが配置される。また、寄生インダクタンス２３Ｂと寄生インダクタンス２５Ｂの合成インダクタンスをＬ、コンデンサ１６Ｂの容量をＣ１、コンデンサ９５Ｂの容量をＣ２とする。なお、コンデンサ９５Ｂの容量Ｃ２はコンデンサ１６Ｂの容量Ｃ１より小さい。
As shown in FIG. 10, a current monitor 92B is disposed in the vicinity of the output terminal 21B. Further, the combined inductance of the parasitic inductance 23B and the parasitic inductance 25B is L, the capacitance of the capacitor 16B is C1, and the capacitance of the
上記のように構成されたスイッチング出力回路１１Ｂにおいて、先ず、制御部１７Ｂは、図７（ａ）、図８（ａ）、図９（ａ）に示すように、半導体スイッチ１２Ｂ、１３Ｂを導通状態に、それ以外の半導体スイッチを非導通状態に切り替える。 In the switching output circuit 11B configured as described above, the control unit 17B first turns on the semiconductor switches 12B and 13B as shown in FIGS. 7A, 8A, and 9A. In addition, the other semiconductor switches are switched to the non-conducting state.
次に、制御部１７Ｂが、図７（ｂ）、図８（ｂ）または図９（ｂ）のように、半導体スイッチ１２Ｂ〜１５Ｂ、９３Ｂ〜９４Ｂの導通状態／非導通状態を制御することにより、図７（ｂ）においてはコンデンサ１６Ｂに、図８（ｂ）においてはコンデンサ９５Ｂに、図９（ｂ）においてはコンデンサ１６Ｂ、９５Ｂに、上流側が＋極となる電圧が充電される。
Next, the control unit 17B controls the conduction / non-conduction state of the semiconductor switches 12B to 15B and 93B to 94B as shown in FIG. 7B, FIG. 8B, or FIG. 9B. 7B, the capacitor 16B is charged, the
そして、第３の実施形態で説明したように、図７（ｂ）において、コンデンサ１６Ｂの両端子間電圧値がゼロから最大値に達するまでの時間Ｔ１はπ／２・（Ｌ・Ｃ１）＾（１／２）で表される。また、図８（ｂ）において、コンデンサ９５Ｂの両端子間電圧値がゼロから最大値に達するまでの時間Ｔ２はπ／２・（Ｌ・Ｃ２）＾（１／２）で表される。さらに、図９（ｃ）において、コンデンサ１６Ｂとコンデンサ９５Ｂとの合成容量の、両端子間電圧値がゼロから最大値に達するまでの時間Ｔ３はπ／２・｛Ｌ・（Ｃ１＋Ｃ２）｝＾（１／２）で表される。Ｃ２＜Ｃ１＜（Ｃ１＋Ｃ２）であることから、コンデンサの両端子間電圧値がゼロから最大値に達するまでの時間はＴ２＜Ｔ１＜Ｔ３の関係となる。
As described in the third embodiment, in FIG. 7B, the time T1 until the voltage value between both terminals of the capacitor 16B reaches the maximum value from zero is π / 2 · (L · C1) ^. (1/2). In FIG. 8B, the time T2 until the voltage value between both terminals of the
そして、第３の実施形態で述べたように、コンデンサ１６Ｂの容量Ｃ１が０．４μＦ、コンデンサ９５Ｂの容量Ｃ２が０．２μＦであり、図７（ｂ）、図８（ｂ）、図９（ｂ）の状態を維持する時間を１μｓｅｃに設定したい場合、寄生インダクタンス２３Ｂと寄生インダクタンス２５Ｂの合成インダクタンスＬが１．４μＨ以上の時は、コンデンサの両端子間電圧値がゼロから最大値に達するまでの時間が最も短いＴ２である図８（ｂ）の設定を選択する。一方、合成インダクタンスＬが０．８μＨ以下の時は、コンデンサの両端子間電圧値がゼロから最大値に達するまでの時間が最も長いＴ３である図９（ｂ）の設定を選択する。合成インダクタンスＬが０．８μＨより大きく、１．４μＨより小さい時は、図７（ｂ）の設定を選択する。
As described in the third embodiment, the capacitance C1 of the capacitor 16B is 0.4 μF, and the capacitance C2 of the
ただし、寄生インダクタンス２３Ｂと寄生インダクタンス２５Ｂの合成インダクタンスＬを測定することはできないため、図１０において、電流モニタ９２Ｂによって出力端子２１Ｂを流れる電流を計測する。そして、図７（ｂ）、図８（ｂ）、図９（ｂ）の状態である期間Ｔｒ後における出力端子２１Ｂを流れる電流値をＩｃ、Ｔｒの１サンプル時間前の出力端子２１Ｂを流れる電流値をＩｃ’としたとき、「Ｉｃ−Ｉｃ’」が負で、かつ、｜Ｉｃ｜が最少となる設定を採用する。 However, since the combined inductance L of the parasitic inductance 23B and the parasitic inductance 25B cannot be measured, the current flowing through the output terminal 21B is measured by the current monitor 92B in FIG. The current value flowing through the output terminal 21B after the period Tr in the states of FIGS. 7B, 8B, and 9B is Ic, and the current flowing through the output terminal 21B one sample time before Tr. When the value is Ic ′, a setting is adopted in which “Ic−Ic ′” is negative and | Ic | is minimum.
図７（ｂ）の設定が選択された場合、制御部１７Ｂは、図７（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｂ〜１５Ｂ、９３Ｂ〜９４Ｂの導通状態／非導通状態を切り替える。図８（ｂ）の設定が選択された場合、制御部１１０Ｂは、図８（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｂ〜１５Ｂ、９３Ｂ〜９４Ｂの導通状態／非導通状態を切り替える。また、図９（ｂ）の設定が選択された場合、制御部１１０Ｂは、図９（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｂ〜１５Ｂ、９３Ｂ〜９４Ｂの導通状態／非導通状態を切り替える。 When the setting shown in FIG. 7B is selected, the control unit 17B switches between the conductive / non-conductive states of the semiconductor switches 12B to 15B and 93B to 94B in the order of FIGS. When the setting in FIG. 8B is selected, the control unit 110B switches the semiconductor switches 12B to 15B and 93B to 94B between the conductive state and the non-conductive state in the order of FIGS. When the setting in FIG. 9B is selected, the control unit 110B switches the conductive / non-conductive state of the semiconductor switches 12B to 15B and 93B to 94B in the order of FIGS. 9C to 9D.
本実施形態に係るスイッチング出力回路１１Ｂにおいて、期間Ｔｒ後における出力端子２１Ｂを流れる電流値をＩｃ、Ｔｒの１サンプル時間前の出力端子２１Ｂを流れる電流値をＩｃ’としたとき、「Ｉｃ−Ｉｃ’」が負で、かつ、｜Ｉｃ｜が最少となるように、図７（ｂ）、図８（ｂ）、図９（ｂ）のいずれかの設定を選択することにより、寄生インダクタンス２３Ｂ、２５Ｂに蓄積された電磁エネルギーを所望期間でコンデンサ１６Ｂ、９５Ｂに効率よく回生させることができる。
In the switching output circuit 11B according to the present embodiment, when the current value flowing through the output terminal 21B after the period Tr is Ic and the current value flowing through the output terminal 21B one sample time before Tr is Ic ′, “Ic−Ic By selecting one of the settings in FIG. 7B, FIG. 8B, and FIG. 9B so that “” is negative and | Ic | is minimized, the parasitic inductance 23B, The electromagnetic energy accumulated in 25B can be efficiently regenerated in the
＜第４の実施形態＞
第４の実施形態について説明する。本実施形態に係るスイッチング出力回路は、第３の実施形態で説明した図６のスイッチング出力回路と同様に構成される。以下、図６のスイッチング出力回路の各要素の「Ｂ」を「Ｃ」に置き換えて説明する。
<Fourth Embodiment>
A fourth embodiment will be described. The switching output circuit according to the present embodiment is configured similarly to the switching output circuit of FIG. 6 described in the third embodiment. In the following description, “B” in each element of the switching output circuit of FIG. 6 is replaced with “C”.
第３の実施形態では、所定の設定した時間内で寄生インダクタンス２３Ｂ、２５Ｂに蓄積された電磁エネルギーをコンデンサ１６Ｂ、９５Ｂによって効率よく回生する動作について説明した。本実施形態では、回生に要する時間は可変として、半導体スイッチの端子間に過大な電圧が印加されることを抑制しつつ、寄生インダクタンス２３Ｃ、２５Ｃに蓄積された電磁エネルギーをコンデンサ１６Ｃ、９５Ｃによって最短時間で効率よく回生する動作について説明する。
In the third embodiment, the operation of efficiently regenerating the electromagnetic energy accumulated in the parasitic inductances 23B and 25B by the
寄生インダクタンス２３Ｃと寄生インダクタンス２５Ｃの合成インダクタンスをＬ、コンデンサ１６Ｃの容量をＣ１、コンデンサ９５Ｃの容量をＣ２、直流電源２２Ｃの電圧をＶ０、負荷抵抗２４Ｃの抵抗値をＲとする。なお、コンデンサ９５Ｃの容量Ｃ２はコンデンサ１６Ｃの容量Ｃ１より小さい。 The combined inductance of the parasitic inductance 23C and the parasitic inductance 25C is L, the capacitance of the capacitor 16C is C1, the capacitance of the capacitor 95C is C2, the voltage of the DC power supply 22C is V0, and the resistance value of the load resistor 24C is R. Note that the capacitance C2 of the capacitor 95C is smaller than the capacitance C1 of the capacitor 16C.
本実施形態に係るスイッチング出力回路１１Ｃの詳細動作を、第３の実施形態で説明した図７〜９を用いて説明する。第３の実施形態と同様に、先ず、制御部１７Ｃは、図７（ａ）、図８（ａ）、図９（ａ）に示すように、半導体スイッチ１２Ｃ、１３Ｃを導通状態に、それ以外の半導体スイッチを非導通状態に切り替える。これにより、電流は、直流電源２２Ｃ→半導体スイッチ１２Ｃ→寄生インダクタンス２３Ｃ→負荷抵抗２４Ｃ→寄生インダクタンス２５Ｃ→半導体スイッチ１３Ｃ→直流電源２２Ｃの経路で流れる。これにより、寄生インダクタンス２３Ｃ、２５Ｃに電磁エネルギーが蓄積される。 Detailed operation of the switching output circuit 11C according to the present embodiment will be described with reference to FIGS. 7 to 9 described in the third embodiment. As in the third embodiment, first, the control unit 17C sets the semiconductor switches 12C and 13C to the conductive state as shown in FIGS. 7A, 8A, and 9A, and the others. The semiconductor switch is switched to a non-conductive state. As a result, the current flows through the path of DC power supply 22C → semiconductor switch 12C → parasitic inductance 23C → load resistor 24C → parasitic inductance 25C → semiconductor switch 13C → DC power supply 22C. As a result, electromagnetic energy is accumulated in the parasitic inductances 23C and 25C.
次に、図７（ｂ）に示すように、制御部１７Ｃが、半導体スイッチ１２Ｃ、１５Ｃを導通状態に、それ以外の半導体スイッチを非導通状態に切り替えた場合、電流は、半導体スイッチ１２Ｃ→寄生インダクタンス２３Ｃ→負荷抵抗２４Ｃ→寄生インダクタンス２５Ｃ→半導体スイッチ１５Ｃ→コンデンサ１６Ｃの経路に流れる。そして、コンデンサ１６Ｃには、上流側が＋極となる電圧が充電される。このとき、コンデンサ１６Ｃの両端子間電圧値の最大値Ｖｃ１は（Ｖ０・Ｌ＾（１／２））／（Ｒ・Ｃ１＾（１／２））である。 Next, as shown in FIG. 7B, when the control unit 17C switches the semiconductor switches 12C and 15C to the conductive state and switches the other semiconductor switches to the non-conductive state, the current is changed from the semiconductor switch 12C to the parasitic It flows in the path of inductance 23C → load resistance 24C → parasitic inductance 25C → semiconductor switch 15C → capacitor 16C. The capacitor 16C is charged with a voltage having a positive pole on the upstream side. At this time, the maximum value Vc1 of the voltage value between both terminals of the capacitor 16C is (V 0 · L ^ (1/2)) / (R · C1 ^ (1/2)).
一方、図８（ｂ）に示すように、制御部１７Ｃが、半導体スイッチ１２Ｃ、９４Ｃを導通状態に、それ以外の半導体スイッチを非導通状態に切り替えた場合、電流は、半導体スイッチ１２Ｃ→寄生インダクタンス２３Ｃ→負荷抵抗２４Ｃ→寄生インダクタンス２５Ｃ→半導体スイッチ９４Ｃ→コンデンサ９５Ｃの経路で流れる。そして、コンデンサ９５Ｃには、上流側が＋極となる電圧が充電される。このとき、コンデンサ９５Ｃの両端子間電圧値の最大値Ｖｃ２は（Ｖ０・Ｌ＾（１／２））／（Ｒ・Ｃ２＾（１／２））である。 On the other hand, as shown in FIG. 8B, when the control unit 17C switches the semiconductor switches 12C and 94C to the conductive state and switches the other semiconductor switches to the non-conductive state, the current flows from the semiconductor switch 12C to the parasitic inductance. It flows through the path of 23C → load resistance 24C → parasitic inductance 25C → semiconductor switch 94C → capacitor 95C. The capacitor 95C is charged with a voltage having a positive pole on the upstream side. At this time, the maximum value Vc2 of the voltage value between both terminals of the capacitor 95C is (V 0 · L ^ (1/2)) / (R · C2 ^ (1/2)).
コンデンサ９５Ｃの容量Ｃ２はコンデンサ１６Ｃの容量Ｃ１より小さいため、コンデンサ９５Ｃの両端子間電圧値の最大値Ｖｃ２はコンデンサ１６Ｃの両端子間電圧値の最大値Ｖｃ１よりも大きい。 Since the capacitance C2 of the capacitor 95C is smaller than the capacitance C1 of the capacitor 16C, the maximum value Vc2 of the voltage value between both terminals of the capacitor 95C is larger than the maximum value Vc1 of the voltage value between both terminals of the capacitor 16C.
また、図９（ｂ）に示すように、制御部１７Ｃが、半導体スイッチ１２Ｃ、１５Ｃ、９４Ｃを導通状態に、それ以外の半導体スイッチを非導通状態に切り替えた場合、電流は、半導体スイッチ１２Ｃ→寄生インダクタンス２３Ｃ→負荷抵抗２４Ｃ→寄生インダクタンス２５Ｃ→半導体スイッチ１５Ｃ→コンデンサ１６Ｃの経路と、半導体スイッチ１２Ｃ→寄生インダクタンス２３Ｃ→負荷抵抗２４Ｃ→寄生インダクタンス２５Ｃ→半導体スイッチ９４Ｃ→コンデンサ９５Ｃの経路で流れる。そして、コンデンサ１６Ｃ、９５Ｃには、上流側が＋極となる電圧が充電される。このとき、コンデンサ１６Ｃおよびコンデンサ９５Ｃの両端子間電圧値の最大値Ｖｃ３は（Ｖ０・Ｌ＾（１／２））／｛Ｒ・（Ｃ１＋Ｃ２）＾（１／２）｝である。 Further, as shown in FIG. 9B, when the control unit 17C switches the semiconductor switches 12C, 15C, and 94C to the conductive state and the other semiconductor switches to the non-conductive state, the current is changed to the semiconductor switch 12C → It flows in the path of parasitic inductance 23C → load resistance 24C → parasitic inductance 25C → semiconductor switch 15C → capacitor 16C and path of semiconductor switch 12C → parasitic inductance 23C → load resistance 24C → parasitic inductance 25C → semiconductor switch 94C → capacitor 95C. The capacitors 16C and 95C are charged with a voltage having a positive pole on the upstream side. At this time, the maximum value Vc3 of the voltage value between both terminals of the capacitor 16C and the capacitor 95C is (V 0 · L ^ (1/2)) / {R · (C1 + C2) ^ (1/2)}.
コンデンサ１６Ｃ、９５Ｃの合成容量（Ｃ１＋Ｃ２）はコンデンサ１６Ｃの容量Ｃ１より大きいため、コンデンサ１６Ｃ、９５Ｃの両端子間電圧値の最大値Ｖｃ３はコンデンサ１６Ｃの両端子間電圧値の最大値Ｖｃ１よりも小さい。従って、コンデンサの両端子間電圧値の最大値はＶｃ３＜Ｖｃ１＜Ｖｃ２の関係となる。 Since the combined capacitance (C1 + C2) of the capacitors 16C and 95C is larger than the capacitance C1 of the capacitor 16C, the maximum value Vc3 of the voltage value between both terminals of the capacitors 16C and 95C is smaller than the maximum value Vc1 of the voltage value between both terminals of the capacitor 16C. . Therefore, the maximum value of the voltage value between both terminals of the capacitor is in a relationship of Vc3 <Vc1 <Vc2.
従って、コンデンサの両端子間電圧値の最大値を所定の範囲内に設定したい場合、寄生インダクタンス２３Ｃと寄生インダクタンス２５Ｃの合成インダクタンスＬに基づいて図７（ｂ）、図８（ｂ）、図９（ｂ）のいずれかの設定を選択すれば良い。例えば、寄生インダクタンス２３Ｃと寄生インダクタンス２５Ｃの合成インダクタンスＬが大きい時は、コンデンサの両端子間電圧値の最大値が最も小さい図９（ｂ）の設定を選択する。一方、寄生インダクタンス２３Ｃと寄生インダクタンス２５Ｃの合成インダクタンスＬが小さい時は、コンデンサの両端子間電圧値の最大値が最も大きい図８（ｂ）の設定を選択する。 Therefore, when it is desired to set the maximum value of the voltage value between both terminals of the capacitor within a predetermined range, based on the combined inductance L of the parasitic inductance 23C and the parasitic inductance 25C, FIG. 7B, FIG. 8B, FIG. Any setting of (b) may be selected. For example, when the combined inductance L of the parasitic inductance 23C and the parasitic inductance 25C is large, the setting shown in FIG. 9B where the maximum value of the voltage value between both terminals of the capacitor is the smallest is selected. On the other hand, when the combined inductance L of the parasitic inductance 23C and the parasitic inductance 25C is small, the setting shown in FIG. 8B where the maximum value of the voltage value between both terminals of the capacitor is the largest is selected.
ただし、図７の構成では、寄生インダクタンス２３Ｃと寄生インダクタンス２５Ｃの合成インダクタンスＬを測定することはできない。このため、電圧モニタ９１Ｃ、９６Ｃによってコンデンサ１６Ｃ、９５Ｃの両端子間電圧値を計測する。そして、設定したいコンデンサの両端子間電圧値の最小値をＶａ、最大値をＶｂとし、図７（ｂ）、図８（ｂ）、図９（ｂ）の設定において、コンデンサの両端子間電圧の最大値をＶｃｍａｘとしたとき、Ｖａ＜Ｖｃｍａｘ＜Ｖｂとなる設定を選択する。 However, in the configuration of FIG. 7, the combined inductance L of the parasitic inductance 23C and the parasitic inductance 25C cannot be measured. For this reason, the voltage values between both terminals of the capacitors 16C and 95C are measured by the voltage monitors 91C and 96C. The minimum value of the voltage value between both terminals of the capacitor to be set is Va, and the maximum value is Vb. In the setting of FIGS. 7B, 8B, and 9B, the voltage between both terminals of the capacitor is set. When the maximum value of Vcmax is Vcmax, a setting that satisfies Va <Vcmax <Vb is selected.
なお、すべての構成においてＶａ＜Ｖｃｍａｘ＜Ｖｂを満足する場合、Ｖｃｍａｘに達するまでの時間が最も短い設定を採用する。一方、すべての設定においてＶｃｍａｘ＜Ｖａとなる場合、コンデンサの両端子間電圧値の最大値が最も大きくなる図８（ｂ）の設定を選択する。また、すべての設定においてＶｂ＜Ｖｃｍａｘとなる場合、コンデンサの両端子間電圧値の最大値が最も小さくなる図９（ｂ）の設定を選択する。 When all the configurations satisfy Va <Vcmax <Vb, the setting with the shortest time to reach Vcmax is adopted. On the other hand, when Vcmax <Va in all settings, the setting shown in FIG. 8B is selected so that the maximum value of the voltage value between both terminals of the capacitor is the largest. When Vb <Vcmax is satisfied in all settings, the setting shown in FIG. 9B is selected so that the maximum value of the voltage value between both terminals of the capacitor is minimized.
そして、図７（ｂ）の設定が選択された場合、制御部１７Ｃは、図７（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｃ〜９４Ｃの導通状態／非導通状態を切り替える。図８（ｂ）の設定が選択された場合、制御部１７Ｃは、図８（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｃ〜１５Ｃ、９３Ｃ〜９４Ｃの導通状態／非導通状態を切り替える。また、図９（ｂ）の設定が選択された場合、制御部１７Ｃは、図９（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｃ〜９４Ｃの導通状態／非導通状態を切り替える。 When the setting shown in FIG. 7B is selected, the control unit 17C switches between the conductive / non-conductive states of the semiconductor switches 12C to 94C in the order of FIGS. 7C to 7D. When the setting in FIG. 8B is selected, the control unit 17C switches between the conductive / non-conductive states of the semiconductor switches 12C to 15C and 93C to 94C in the order of FIGS. When the setting in FIG. 9B is selected, the control unit 17C switches between the conductive state / non-conductive state of the semiconductor switches 12C to 94C in the order of FIGS. 9C to 9D.
本実施形態に係るスイッチング出力回路１１Ｃにおいても、制御部１７Ｃが半導体スイッチ１２Ｃ〜１５Ｃ、９３Ｃ〜９４Ｃの導通状態／非導通状態を順次切り替えることにより、直流電源２２Ｃの電圧に、コンデンサ１６Ｃ、または、コンデンサ９５Ｃ、または、コンデンサ１６Ｃ、９５Ｃのいずれかに充電させたサージ電圧を上乗せして負荷抵抗２４Ｃに印加することができる。従って、出力電圧の立ち上がりが改善され、出力電力を正確に制御できる。 Also in the switching output circuit 11C according to the present embodiment, the control unit 17C sequentially switches the conduction / non-conduction states of the semiconductor switches 12C to 15C and 93C to 94C, so that the voltage of the DC power supply 22C is changed to the capacitor 16C or A surge voltage charged in the capacitor 95C or any of the capacitors 16C and 95C can be added and applied to the load resistor 24C. Therefore, the rise of the output voltage is improved and the output power can be accurately controlled.
さらに、本実施形態に係るスイッチング出力回路１１Ｃにおいて、設定したいコンデンサの両端子間電圧値の所定の範囲の最小値をＶａ、最大値をＶｂ、コンデンサの両端子間電圧の最大値をＶｃｍａｘとしたとき、Ｖａ＜Ｖｃｍａｘ＜Ｖｂを満足するように、図７（ｂ）、図８（ｂ）、図９（ｂ）のいずれかの設定を選択することにより、半導体スイッチの端子間に過大な電圧が印加されることを防ぎつつ、コンデンサ１６Ｃ、９５Ｃにおいて寄生インダクタンス２３Ｃ、２５Ｃに蓄積された電磁エネルギーを最短時間で効率よく回生することができる。 Furthermore, in the switching output circuit 11C according to the present embodiment, Va is a minimum value in a predetermined range of the voltage value between both terminals of the capacitor to be set, Vb is a maximum value, and Vcmax is a maximum value of the voltage between both terminals of the capacitor. By selecting one of the settings in FIG. 7B, FIG. 8B, and FIG. 9B so that Va <Vcmax <Vb is satisfied, an excessive voltage is generated between the terminals of the semiconductor switch. The electromagnetic energy accumulated in the parasitic inductances 23C and 25C in the capacitors 16C and 95C can be efficiently regenerated in the shortest time.
＜第４の実施形態の変形例＞
第４の実施形態の変形例について説明する。本実施形態に係るスイッチング出力回路は、第３の実施形態の変形例で説明した図１０のスイッチング出力回路と同様に構成される。以下、図１０のスイッチング出力回路の各要素の「Ｂ」を「Ｃ」に置き換えて説明する。
<Modification of Fourth Embodiment>
A modification of the fourth embodiment will be described. The switching output circuit according to the present embodiment is configured similarly to the switching output circuit of FIG. 10 described in the modification of the third embodiment. In the following description, “B” in each element of the switching output circuit of FIG. 10 is replaced with “C”.
図１０において、出力端子２１Ｃの近傍に電流モニタ９２Ｃが配置される。また、寄生インダクタンス２３Ｃと寄生インダクタンス２５Ｃの合成インダクタンスをＬ、コンデンサ１６Ｃの容量をＣ１、コンデンサ９５Ｃの容量をＣ２とする。なお、コンデンサ９５Ｃの容量Ｃ２はコンデンサ１６Ｃの容量Ｃ１より小さい。 In FIG. 10, a current monitor 92C is disposed in the vicinity of the output terminal 21C. Further, the combined inductance of the parasitic inductance 23C and the parasitic inductance 25C is L, the capacitance of the capacitor 16C is C1, and the capacitance of the capacitor 95C is C2. Note that the capacitance C2 of the capacitor 95C is smaller than the capacitance C1 of the capacitor 16C.
上記のように構成されたスイッチング出力回路１１Ｃにおいて、先ず、制御部１７Ｃは、図７（ａ）、図８（ａ）、図９（ａ）に示すように、半導体スイッチ１２Ｃ、１３Ｃを導通状態に、それ以外の半導体スイッチを非導通状態に切り替える。 In the switching output circuit 11C configured as described above, first, the control unit 17C causes the semiconductor switches 12C and 13C to be in a conductive state as illustrated in FIGS. 7A, 8A, and 9A. In addition, the other semiconductor switches are switched to the non-conducting state.
次に、制御部１７Ｃが、図７（ｂ）、図８（ｂ）または図９（ｂ）のように、半導体スイッチ１２Ｃ〜１５Ｃ、９３Ｃ〜９４Ｃの導通状態／非導通状態を制御することにより、図７（ｂ）においてはコンデンサ１６Ｃに、図８（ｂ）においてはコンデンサ９５Ｃに、図９（ｂ）においてはコンデンサ１６Ｃ、９５Ｃに、上流側が＋極となる電圧が充電される。 Next, the control unit 17C controls the conduction / non-conduction state of the semiconductor switches 12C to 15C and 93C to 94C as shown in FIG. 7B, FIG. 8B, or FIG. 9B. 7B, the capacitor 16C is charged, the capacitor 95C is charged in FIG. 8B, and the capacitors 16C and 95C in FIG. 9B are charged with a voltage having a positive pole on the upstream side.
この時、図７（ｂ）において、コンデンサ１６Ｃの両端子間電圧値の最大値Ｖｃ１は、出力端子２１Ｃを流れる電流Ｉｃがゼロになるまでの期間の電流Ｉｃの積分値∫Ｉｃｄｔを用いて、∫Ｉｃｄｔ／Ｃ１で表される。また、図８（ｂ）において、コンデンサ９５Ｃの両端子間電圧値の最大値Ｖｃ２は∫Ｉｃｄｔ／Ｃ２で表される。さらに、図９（ｂ）において、コンデンサ１６Ｃおよびコンデンサ９５Ｃの両端子間電圧値の最大値Ｖｃ３は∫Ｉｃｄｔ／（Ｃ１＋Ｃ２）で表される。Ｃ２＜Ｃ１＜（Ｃ１＋Ｃ２）であることから、コンデンサの両端子間電圧値の最大値はＶｃ３＜Ｖｃ１＜Ｖｃ２の関係となる。 At this time, in FIG. 7B, the maximum value Vc1 of the voltage between both terminals of the capacitor 16C is obtained by using the integral value ∫Icdt of the current Ic during the period until the current Ic flowing through the output terminal 21C becomes zero. It is represented by ∫Icdt / C1. Further, in FIG. 8B, the maximum value Vc2 of the voltage value between both terminals of the capacitor 95C is represented by ∫Icdt / C2. Further, in FIG. 9B, the maximum value Vc3 of the voltage value between both terminals of the capacitor 16C and the capacitor 95C is represented by ∫Icdt / (C1 + C2). Since C2 <C1 <(C1 + C2), the maximum value of the voltage value between both terminals of the capacitor has a relationship of Vc3 <Vc1 <Vc2.
従って、第４の実施形態で述べたように、コンデンサの両端子間電圧値の最大値を所定の範囲内に設定する場合において、寄生インダクタンス２３Ｃと寄生インダクタンス２５Ｃの合成インダクタンスＬに基づいて図７（ｂ）、図８（ｂ）、図９（ｂ）のいずれかの設定を採用することにより、コンデンサ１６Ｃ、９５Ｃにおいて寄生インダクタンス２３Ｃ、２５Ｃに蓄積された電磁エネルギーを効率よく回生することができる。具体的には、寄生インダクタンス２３Ｃと寄生インダクタンス２５Ｃの合成インダクタンスＬが大きい時は、コンデンサの両端子間電圧値の最大値が小さくなる図９（ｂ）の設定を採用し、合成インダクタンスＬが小さい時は、コンデンサの両端子間電圧値の最大値が大きくなる図８（ｂ）の設定を選択する。 Therefore, as described in the fourth embodiment, when the maximum value of the voltage value between both terminals of the capacitor is set within a predetermined range, FIG. 7 is based on the combined inductance L of the parasitic inductance 23C and the parasitic inductance 25C. By adopting the setting of (b), FIG. 8 (b), or FIG. 9 (b), the electromagnetic energy accumulated in the parasitic inductances 23C and 25C in the capacitors 16C and 95C can be efficiently regenerated. . Specifically, when the combined inductance L of the parasitic inductance 23C and the parasitic inductance 25C is large, the setting shown in FIG. 9B where the maximum value of the voltage value between both terminals of the capacitor is reduced is adopted, and the combined inductance L is small. At this time, the setting shown in FIG. 8B is selected in which the maximum value of the voltage value between both terminals of the capacitor is increased.
ただし、寄生インダクタンス２３Ｃと寄生インダクタンス２５Ｃの合成インダクタンスＬを測定することはできないため、電流モニタ９２Ｃによって出力端子２１Ｃを流れる電流を計測する。そして、設定したいコンデンサの両端子間電圧値の最小値をＶａ、最大値をＶｂとし、図７（ｂ）、図８（ｂ）、図９（ｂ）の設定において、出力端子２１Ｃを流れる電流Ｉｃがゼロになるまでの期間の電流Ｉｃの積分値∫Ｉｃｄｔを用いて計算したコンデンサの両端子間電圧の最大値をＶｃｍａｘとしたとき、Ｖａ＜Ｖｃｍａｘ＜Ｖｂとなる設定を選択する。 However, since the combined inductance L of the parasitic inductance 23C and the parasitic inductance 25C cannot be measured, the current flowing through the output terminal 21C is measured by the current monitor 92C. Then, the minimum value of the voltage value between both terminals of the capacitor to be set is Va and the maximum value is Vb, and the current flowing through the output terminal 21C in the settings of FIGS. 7B, 8B, and 9B. A setting is selected such that Va <Vcmax <Vb, where Vcmax is the maximum value of the voltage between both terminals of the capacitor calculated using the integral value ∫Icdt of the current Ic during the period until Ic becomes zero.
なお、すべての構成においてＶａ＜Ｖｃｍａｘ＜Ｖｂを満足する場合、Ｖｃｍａｘに達するまでの時間が最も短い設定を選択する。一方、すべての設定においてＶｃｍａｘ＜Ｖａとなる場合、図８（ｂ）の設定を選択する。また、すべての設定においてＶｂ＜Ｖｃｍａｘとなる場合、図９（ｂ）の設定を選択する。 Note that when Va <Vcmax <Vb is satisfied in all the configurations, the setting with the shortest time until Vcmax is reached is selected. On the other hand, if Vcmax <Va in all settings, the setting shown in FIG. 8B is selected. If Vb <Vcmax is satisfied in all settings, the setting shown in FIG. 9B is selected.
そして、図７（ｂ）の設定が選択された場合、制御部１７Ｃは、図７（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｃ〜９４Ｃの導通状態／非導通状態を切り替える。図８（ｂ）の設定が選択された場合、制御部１７Ｃは、図８（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｃ〜９４Ｃの導通状態／非導通状態を切り替える。また、図９（ｂ）の設定が選択された場合、制御部１７Ｃは、図９（ｃ）〜（ｄ）の順に半導体スイッチ１２Ｃ〜９４Ｃの導通状態／非導通状態を切り替える。 When the setting shown in FIG. 7B is selected, the control unit 17C switches between the conductive / non-conductive states of the semiconductor switches 12C to 94C in the order of FIGS. 7C to 7D. When the setting in FIG. 8B is selected, the control unit 17C switches between the conductive / non-conductive states of the semiconductor switches 12C to 94C in the order of FIGS. 8C to 8D. When the setting in FIG. 9B is selected, the control unit 17C switches between the conductive state / non-conductive state of the semiconductor switches 12C to 94C in the order of FIGS. 9C to 9D.
本実施形態に係るスイッチング出力回路においては、電流モニタ９２Ｃによって出力端子２１Ｃを流れる電流を計測し、出力端子２１Ｃを流れる電流Ｉｃがゼロになるまでの期間の電流Ｉｃの積分値∫Ｉｃｄｔを用いてコンデンサの両端子間電圧の最大値Ｖｃｍａｘを演算する。そして、設定したいコンデンサの両端子間電圧値の最小値をＶａ、最大値をＶｂとしたときに、Ｖａ＜Ｖｃｍａｘ＜Ｖｂを満足するように、図７（ｂ）、図８（ｂ）、図９（ｂ）のいずれかの設定を選択する。これにより、半導体スイッチの端子間に過大な電圧が印加されることを防ぎつつ、コンデンサ１６Ｃ、９５Ｃにおいて、寄生インダクタンス２３Ｃ、２５Ｃに蓄積された電磁エネルギーを最短時間で効率よく回生することができる。
＜第５の実施形態＞
第５の実施形態について説明する本実施形態に係るスイッチング出力回路の回路構成図を図１１に示す。本実施形態に係るスイッチング出力回路３１は、直流電源４２から供給された電源をスイッチングして２つの寄生インダクタンス４３、４５および負荷抵抗４４へ供給する。
In the switching output circuit according to the present embodiment, the current flowing through the output terminal 21C is measured by the current monitor 92C, and the integrated value ∫Icdt of the current Ic during the period until the current Ic flowing through the output terminal 21C becomes zero is used. The maximum value Vcmax of the voltage between both terminals of the capacitor is calculated. 7B, FIG. 8B, and FIG. 8B so that Va <Vcmax <Vb is satisfied when the minimum value of the voltage value between both terminals of the capacitor to be set is Va and the maximum value is Vb. Select one of the settings of 9 (b). Accordingly, the electromagnetic energy accumulated in the parasitic inductances 23C and 25C can be efficiently regenerated in the shortest time in the capacitors 16C and 95C while preventing an excessive voltage from being applied between the terminals of the semiconductor switch.
<Fifth Embodiment>
FIG. 11 shows a circuit configuration diagram of a switching output circuit according to the present embodiment for explaining the fifth embodiment. The switching
スイッチング出力回路３１は、２つの半導体スイッチ３３、３４、２つのダイオード３２、３５、およびコンデンサ３６によって構成され、さらに、制御部３７、入力端子３８、３９および出力端子４０、４１を備える。図２に示した第２の実施の形態で説明した半導体スイッチ１２、１５の代わりにダイオード３２、３５を配置した構成となっている。コンデンサ３６、直流電源４２、寄生インダクタンス４３、４５および負荷抵抗４４は、第２の実施形態で説明したコンデンサ３６、直流電源２２、寄生インダクタンス２３、２５および負荷抵抗２４と同様に機能する。
The switching
半導体スイッチ３３は、スイッチング回路を構成し、導通状態／非導通状態を切替えることによって、直流電源４２の電圧を負荷抵抗４４に断続的に出力する。一方、半導体スイッチ３４は、導通状態／非導通状態を切替えることによって、サージ電圧をコンデンサ３６へ吸収させ、サージ電圧を吸収したコンデンサ３６を直流電源４２へ直列に接続する。
The
図１１において、ダイオード３２のアノード端子およびコンデンサ３６の一端は入力端子３８に、半導体スイッチ３３の他端は入力端子３９に、それぞれ接続されている。また、ダイオード３２のカソード端子および半導体スイッチ３４の一端は出力端子４０に、半導体スイッチ３３の一端およびダイオード３５のアノード端子は出力端子４１に、それぞれ接続されている。半導体スイッチ３４の他端およびダイオード３５のカソード端子はコンデンサ１６の他端に、それぞれ接続されている。
In FIG. 11, the anode terminal of the
制御部３７は、２つの半導体スイッチ３３、３４に、導通状態／非導通状態の切替信号を出力することで、半導体スイッチ３３、３４の導通状態／非導通状態を制御する。
The
次に、本実施形態に係るスイッチング出力回路３１の詳細動作を、図１２に沿って詳細に説明する。
Next, detailed operation of the switching
先ず、制御部３７は、図１２（ａ）に示すように、半導体スイッチ３３を導通状態に、半導体スイッチ３４を非導通状態に切り替える。これにより、電流は、直流電源４２→ダイオード３２→寄生インダクタンス４３→負荷抵抗４４→寄生インダクタンス４５→半導体スイッチ３３→直流電源４２の経路で流れる。この時、寄生インダクタンス４３、４５に電磁エネルギーが蓄積される。
First, as shown in FIG. 12A, the
次に、制御部３７は、図１２（ｂ）に示すように、半導体スイッチ３３、３４を非導通状態に切り替える。これにより、寄生インダクタンス４３、４５に蓄積された電磁エネルギーが寄生インダクタンス４３、４５から放出される。そして、電流が、ダイオード３２→寄生インダクタンス４３→負荷抵抗４４→寄生インダクタンス４５→ダイオード３５→コンデンサ３６の経路で流れ、コンデンサ３６に上流側が＋極となる電圧が充電される。
Next, the
コンデンサ３６が寄生インダクタンス４３、４５からのサージ電圧を吸収した後、図１２（ｃ）に示すように、ダイオード３２→寄生インダクタンス４３→負荷抵抗４４→寄生インダクタンス４５→ダイオード３５→コンデンサ３６の経路の電流が停止する。これにより、コンデンサ３６に充電された電圧は、そのまま保持される。
After the
そして、制御部３７は、図１２（ｄ）に示すように、半導体スイッチ３３、３４を導通状態に切り替える。これにより、サージ電圧を吸収したコンデンサ３６、直流電源４２、寄生インダクタンス４３、４５および負荷抵抗４４が直列に接続され、直流電源４２の電圧にコンデンサ３６の電圧を加えた電圧が負荷抵抗４４に印加される。そして、電流が、直流電源４２→コンデンサ３６→半導体スイッチ３４→寄生インダクタンス４３→負荷抵抗４４→寄生インダクタンス４５→半導体スイッチ３３→直流電源４２の経路で流れることにより、コンデンサ３６の電圧がゼロになる。
And the
上記のように構成されたスイッチング出力回路において、半導体スイッチ３４およびダイオード３５を配置して、適宜、導通状態／非導通状態を切替えることにより、寄生インダクタンス４３、４５に蓄積された電磁エネルギーであるサージ電圧を、効率よくコンデンサ３６へ吸収させることができる。さらに、サージ電圧を吸収したコンデンサ３６、直流電源４２および負荷抵抗４４を直列に接続することにより、負荷抵抗４４に直流電源４２の電圧値にサージ電圧分も加えて電力供給することができる。これにより、スイッチング出力回路の出力電圧の立ち上がりが改善される。
In the switching output circuit configured as described above, the
また、半導体スイッチに代えてダイオード３２、３５を用いることで、導通状態／非導通状態を切替える素子が減り、制御が容易になる。
Further, by using the
＜第６の実施形態＞
第６の実施形態について説明する本実施形態に係るスイッチング出力回路の回路構成図を図１３に示す。本実施形態に係るスイッチング出力回路５１は、直流電源６２から供給された電源をスイッチングして２つの寄生インダクタンス６３、６５および負荷抵抗６４へ供給する。本実施形態に係るスイッチング出力回路５１は、第２の実施形態で説明した図２のスイッチング出力回路１１において、コンデンサ１６の一端を入力端子１８ではなく、入力端子１９に接続することによって構成される。
<Sixth Embodiment>
FIG. 13 shows a circuit configuration diagram of a switching output circuit according to the present embodiment for explaining the sixth embodiment. The switching
スイッチング出力回路５１は、４つの半導体スイッチ５２〜５５、およびコンデンサ５６によって構成され、さらに、制御部５７、入力端子５８、５９および出力端子６０、６１を備える。
The switching
半導体スイッチ５２、５３は、スイッチング回路を構成し、導通状態／非導通状態を切替えることによって、直流電源６２の電圧を負荷抵抗６４に断続的に出力する。一方、半導体スイッチ５４、５５は、導通状態／非導通状態を切替えることによって、サージ電圧をコンデンサ５６へ吸収させ、サージ電圧を吸収したコンデンサ５６を直流電源６２へ直列に接続する。
The semiconductor switches 52 and 53 constitute a switching circuit, and intermittently output the voltage of the
図１３において、半導体スイッチ５２の一端は入力端子５８に、半導体スイッチ５３の他端およびコンデンサ５６の一端は入力端子５９に、それぞれ接続されている。また、半導体スイッチ５２の他端および半導体スイッチ５４の一端は出力端子６０に、半導体スイッチ５３の一端および半導体スイッチ５５の他端は出力端子６１に、それぞれ接続されている。半導体スイッチ５４の他端および半導体スイッチ５５の一端はコンデンサ５６の他端に、それぞれ接続されている。
In FIG. 13, one end of the
制御部５７は、４つの半導体スイッチ５２〜５５に、導通状態／非導通状態の切替信号を出力することで、半導体スイッチ５２〜５５の導通状態／非導通状態を制御する。
The
次に、本実施形態に係るスイッチング出力回路５１の詳細動作を、図１４に沿って詳細に説明する。
Next, detailed operation of the switching
先ず、制御部５７は、図１４（ａ）に示すように、半導体スイッチ５２、５３を導通状態に、それ以外の半導体スイッチを非導通状態に切り替える。これにより、電流は、直流電源６２→半導体スイッチ５２→寄生インダクタンス６３→負荷抵抗６４→寄生インダクタンス６５→半導体スイッチ５３→直流電源６２の経路で流れる。この時、寄生インダクタンス６３、６５に電磁エネルギーが蓄積される。
First, as shown in FIG. 14A, the
次に、制御部５７は、図１４（ｂ）に示すように、半導体スイッチ５３、５４を導通状態に、それ以外の半導体スイッチを非導通状態に切り替える。これにより、寄生インダクタンス６３、６５に蓄積された電磁エネルギーが寄生インダクタンス６３、６５から放出される。そして、電流が、半導体スイッチ５４→寄生インダクタンス５３→負荷抵抗５４→寄生インダクタンス５５→半導体スイッチ５３→コンデンサ５６の経路で流れ、コンデンサ５６に上流側が＋極となる電圧が充電される。
Next, as shown in FIG. 14B, the
コンデンサ５６が寄生インダクタンス５３、５５からのサージ電圧を吸収した後、制御部１７は、図１４（ｃ）に示すように、すべての半導体スイッチを非導通状態に切り替える。これにより、コンデンサ５６に充電された電圧は、そのまま保持される。
After the
そして、制御部５７は、図１４（ｄ）に示すように、半導体スイッチ５２、５５を導通状態に、それ以外の半導体スイッチを非導通状態に切り替える。これにより、サージ電圧を吸収したコンデンサ５６、直流電源６２、寄生インダクタンス６３、６５および負荷抵抗６４が直列に接続され、直流電源６２の電圧にコンデンサ５６の電圧を加えた電圧が負荷抵抗６４に印加される。そして、電流が、直流電源６２→半導体スイッチ５２→寄生インダクタンス６３→負荷抵抗６４→寄生インダクタンス６５→半導体スイッチ５５→コンデンサ５６→直流電源６２の経路で流れることにより、コンデンサ５６の電圧がゼロになる。
Then, as shown in FIG. 14D, the
上記のように構成されたスイッチング出力回路において、半導体スイッチ５４、５５を配置して、適宜、導通状態／非導通状態を切替えることにより、寄生インダクタンス６３、６５に蓄積された電磁エネルギーであるサージ電圧を、効率よくコンデンサ５６へ吸収させることができる。さらに、サージ電圧を吸収したコンデンサ５６、直流電源６２および負荷抵抗６４を直列に接続することにより、負荷抵抗６４に直流電源６２の電圧値にサージ電圧分も加えて電力供給することができる。これにより、スイッチング出力回路の出力電圧の立ち上がりが改善される。
In the switching output circuit configured as described above, the semiconductor switches 54 and 55 are arranged and the conduction state / non-conduction state is appropriately switched so that the surge voltage that is electromagnetic energy accumulated in the
ここで、図４に示した第２の実施の形態と同様に、本実施形態に係るスイッチング出力回路５１において、コンデンサ５６の両端子間電圧をモニタし、コンデンサ５６の両端子間電圧値が最大になった時、すべての半導体スイッチ５２〜５５を非導通状態に切り替えることにより、寄生インダクタンス５３、５５に蓄積された電磁エネルギーを効率よく回生して、出力電圧の立ち上がりを改善することができる。また、図５に示した第２の実施の形態と同様に、スイッチング出力回路５１の出力端子を流れる電流を計測し、出力端子を流れる電流がゼロになった時に、すべての半導体スイッチ５２〜５５を非導通状態に切り替えることにより、寄生インダクタンス５３、５５に蓄積された電磁エネルギーを効率よく回生して、出力電圧の立ち上がりを改善することができる。
Here, similarly to the second embodiment shown in FIG. 4, in the switching
＜第７の実施形態＞
第７の実施形態について説明する本実施形態に係るスイッチング出力回路の回路構成図を図１５に示す。また本実施形態に係るスイッチング出力回路５１Ｂの詳細動作を、図１６〜１８に示す。本実施形態に係るスイッチング出力回路５１Ｂは、第３の実施形態で説明した図６のスイッチング出力回路１１Ｂにおいて、コンデンサ１６Ｂ、９５Ｂの一端を入力端子１８Ｂではなく、入力端子１９Ｂに接続することによって構成される。
<Seventh Embodiment>
FIG. 15 shows a circuit configuration diagram of a switching output circuit according to the present embodiment for explaining the seventh embodiment. Detailed operations of the switching output circuit 51B according to this embodiment are shown in FIGS. The switching output circuit 51B according to this embodiment is configured by connecting one end of
コンデンサ５６Ｂ、１２５Ｂの両端子間電圧をモニタし、期間Ｔｒ後におけるコンデンサの両端子間電圧をＶｃ、Ｔｒの１サンプル時間前のコンデンサの両端子間電圧をＶｃ’としたとき、｜Ｖｃ−Ｖｃ’｜／Ｖｃが最少となるように、図１６（ｂ）、図１７（ｂ）、図１８（ｂ）のいずれかの設定を採用することにより、寄生インダクタンス６３Ｂ、６５Ｂに蓄積された電磁エネルギーを所望の期間でコンデンサ５６Ｂ、１２５Ｂに効率よく回生させることができる。
When the voltage between both terminals of the
さらに、本実施形態に係るスイッチング出力回路５１Ｂにおいて、設定したいコンデンサの両端子間電圧値の所定の範囲の最小値をＶａ、最大値をＶｂ、コンデンサの両端子間電圧の最大値をＶｃｍａｘとしたとき、Ｖａ＜Ｖｃｍａｘ＜Ｖｂを満足するように、図１６（ｂ）、図１７（ｂ）、図１８（ｂ）のいずれかの設定を選択することにより、半導体スイッチの端子間に過大な電圧が印加されることを防ぎつつ、コンデンサ５６Ｂ、１２５Ｂにおいて寄生インダクタンス６３Ｂ、６５Ｂに蓄積された電磁エネルギーを最短時間で効率よく回生することができる。
Furthermore, in the switching output circuit 51B according to the present embodiment, Va is a minimum value in a predetermined range of the voltage value between both terminals of the capacitor to be set, Vb is a maximum value, and Vcmax is a maximum value of the voltage between both terminals of the capacitor. When one of the settings in FIGS. 16B, 17B, and 18B is selected so that Va <Vcmax <Vb is satisfied, an excessive voltage is generated between the terminals of the semiconductor switch. The electromagnetic energy accumulated in the
＜第７の実施形態の変形例＞
第７の実施形態の変形例について説明する。本実施形態に係るスイッチング出力回路の回路構成図を図１９に示す。本実施形態に係るスイッチング出力回路５１Ｂは、第３の実施形態の変形例で説明した図１０のスイッチング出力回路１１Ｂにおいて、コンデンサ１６Ｂ、９５Ｂの一端を入力端子１８Ｂではなく、入力端子１９Ｂに接続することによって構成される。そして、コンデンサの両端子間電圧の計測値が最大値になった時にすべての半導体スイッチ５２Ｂ〜５５Ｂ、１２３Ｂ〜１２４Ｂを非導通状態に切り替える代わりに、出力端子を流れる電流を計測し、出力端子を流れる電流がゼロになった時にすべての半導体スイッチ５２Ｂ〜５５Ｂ、１２３Ｂ〜１２４Ｂを非導通状態に切り替える。
<Modification of the seventh embodiment>
A modification of the seventh embodiment will be described. FIG. 19 shows a circuit configuration diagram of the switching output circuit according to the present embodiment. The switching output circuit 51B according to the present embodiment connects one end of
図１９に示すように、出力端子６１Ｂの近傍に電流モニタ１２２Ｂが配置される。期間Ｔｒ後における出力端子６１Ｂを流れる電流値をＩｃ、Ｔｒの１サンプル時間前の出力端子６１Ｂを流れる電流値をＩｃ’としたとき、「Ｉｃ−Ｉｃ’」が負で、かつ、｜Ｉｃ｜が最少となるように、図１６（ｂ）、図１７（ｂ）、図１８（ｂ）のいずれかの設定を選択することにより、寄生インダクタンス６３Ｂ、６５Ｂに蓄積された電磁エネルギーを所望期間でコンデンサ５６Ｂ、１２５Ｂに効率よく回生させることができる。
As shown in FIG. 19, a
さらに、本実施形態に係るスイッチング出力回路５１Ｂにおいては、電流モニタ１２２Ｂによって出力端子６１Ｂを流れる電流を計測し、出力端子６１Ｂを流れる電流Ｉｃがゼロになるまでの期間の電流Ｉｃの積分値∫Ｉｃｄｔを用いてコンデンサの両端子間電圧の最大値Ｖｃｍａｘを演算する。そして、設定したいコンデンサの両端子間電圧値の最小値をＶａ、最大値をＶｂとしたときに、Ｖａ＜Ｖｃｍａｘ＜Ｖｂを満足するように、図１６（ｂ）、図１７（ｂ）、図１８（ｂ）のいずれかの設定を選択する。これにより、半導体スイッチの端子間に過大な電圧が印加されることを防ぎつつ、コンデンサ５６Ｂ、１２５Ｂにおいて、寄生インダクタンス６３Ｂ、６５Ｂに蓄積された電磁エネルギーを最短時間で効率よく回生することができる。
Furthermore, in the switching output circuit 51B according to the present embodiment, the current flowing through the output terminal 61B is measured by the
＜第８の実施形態＞
第８の実施形態について説明する。本実施形態に係るスイッチング出力回路の回路構成図を図２０に示す。本実施形態に係るスイッチング出力回路７１は、直流電源８２から供給された電源をスイッチングして２つの寄生インダクタンス８３、８５および負荷抵抗８４へ供給する。
<Eighth Embodiment>
An eighth embodiment will be described. FIG. 20 shows a circuit configuration diagram of the switching output circuit according to the present embodiment. The switching
スイッチング出力回路７１は、２つの半導体スイッチ７２、７５、２つのダイオード７３、７４、およびコンデンサ７６によって構成され、さらに、制御部７７、入力端子７８、７９および出力端子８０、８１を備える。第６の実施の形態で説明した図１３のスイッチング出力回路５１において、半導体スイッチ５３、５４の代わりにダイオード７３、７４を配置した構成となっている。コンデンサ７６、直流電源８２、寄生インダクタンス８３、８５および負荷抵抗８４は、第６の実施形態で説明したコンデンサ５６、直流電源６２、寄生インダクタンス６３、６５および負荷抵抗６４と同様に機能する。
The switching
半導体スイッチ７２は、スイッチング回路を構成し、導通状態／非導通状態を切替えることによって、直流電源８２の電圧を負荷抵抗８４に断続的に出力する。一方、半導体スイッチ７５は、導通状態／非導通状態を切替えることによって、サージ電圧をコンデンサ７６へ吸収させ、サージ電圧を吸収したコンデンサ７６を直流電源８２へ直列に接続する。
The
図２０において、半導体スイッチ７２の一端は入力端子７８に、ダイオード７３のカソード端子およびコンデンサ７６の一端は入力端子７９に、それぞれ接続されている。また、半導体スイッチ７２の他端およびダイオード７４のカソード端子は出力端子８０に、ダイオード７３のアノード端子および半導体スイッチ７５の他端は出力端子８１に、それぞれ接続されている。ダイオード７４のアノード端子および半導体スイッチ７５の一端はコンデンサ７６の他端に、それぞれ接続されている。
In FIG. 20, one end of the
制御部７７は、２つの半導体スイッチ７２、７５に、導通状態／非導通状態の切替信号を出力することで、半導体スイッチ７２、７５の導通状態／非導通状態を制御する。
The
次に、本実施形態に係るスイッチング出力回路７１の詳細動作を、図２１に沿って詳細に説明する。
Next, the detailed operation of the switching
先ず、制御部７７は、図２１（ａ）に示すように、半導体スイッチ７２を導通状態に、半導体スイッチ７５を非導通状態に切り替える。これにより、電流は、直流電源８２→半導体スイッチ７２→寄生インダクタンス８３→負荷抵抗８４→寄生インダクタンス８５→ダイオード７３→直流電源８２の経路で流れる。この時、寄生インダクタンス８３、８５に電磁エネルギーが蓄積される。
First, as shown in FIG. 21A, the
次に、制御部７７は、図２１（ｂ）に示すように、半導体スイッチ７２、７５を非導通状態に切り替える。これにより、寄生インダクタンス８３、８５に蓄積された電磁エネルギーが寄生インダクタンス８３、８５から放出される。そして、電流が、ダイオード７４→寄生インダクタンス８３→負荷抵抗８４→寄生インダクタンス８５→ダイオード７３→コンデンサ７６の経路で流れ、コンデンサ７６に上流側が＋極となる電圧が充電される。
Next, the
コンデンサ７６が寄生インダクタンス８３、８５からのサージ電圧を吸収した後、図２１（ｃ）に示すように、ダイオード７４→寄生インダクタンス８３→負荷抵抗８４→寄生インダクタンス８５→ダイオード７３→コンデンサ７６の経路の電流が停止する。これにより、コンデンサ７６に充電された電圧は、そのまま保持される。
After the
そして、制御部７７は、図２１（ｄ）に示すように、半導体スイッチ７２、７５を導通状態に切り替える。これにより、サージ電圧を吸収したコンデンサ７６、直流電源８２、寄生インダクタンス８３、８５および負荷抵抗８４が直列に接続され、直流電源８２の電圧にコンデンサ７６の電圧を加えた電圧が負荷抵抗８４に印加される。そして、電流が、直流電源８２→半導体スイッチ７２→寄生インダクタンス８３→負荷抵抗８４→寄生インダクタンス８５→半導体スイッチ７５→コンデンサ７６→直流電源８２の経路で流れることにより、コンデンサ７６の電圧がゼロになる。
And the
上記のように構成されたスイッチング出力回路において、ダイオード７４、半導体スイッチ７５を配置して、適宜、導通状態／非導通状態を切替えることにより、寄生インダクタンス８３、８５に蓄積された電磁エネルギーであるサージ電圧を、効率よくコンデンサ７６へ吸収させることができる。さらに、サージ電圧を吸収したコンデンサ７６、直流電源８２および負荷抵抗８４を直列に接続することにより、負荷抵抗８４に直流電源８２の電圧値にサージ電圧分も加えて電力供給することができる。これにより、スイッチング出力回路の出力電圧の立ち上がりが改善される。
In the switching output circuit configured as described above, the
＜第９の実施形態＞
第９の実施形態について説明する。本実施形態に係るスイッチング出力回路の回路構成図を図２２に示す。スイッチング出力回路１０１は、直流電源１１５から供給された電源をスイッチングして２つの寄生インダクタンス１１６、１１８および負荷抵抗１１７へ供給する。ここで、直流電源１１５、寄生インダクタンス１１６、１１８および負荷抵抗１１７は、第２の実施形態で説明した図２の直流電源２２、寄生インダクタンス２３、２５および負荷抵抗２４と同様に機能する。
<Ninth Embodiment>
A ninth embodiment will be described. FIG. 22 shows a circuit configuration diagram of the switching output circuit according to the present embodiment. The switching
図２２において、スイッチング出力回路１０１は、４個の半導体スイッチ１０２〜１０５、コンデンサ１０９および３つのダイオード１０６〜１０８によって構成される。さらに、スイッチング出力回路１０１は、制御部１１０、入力端子１１１、１１２および出力端子１１３、１１４を備える。
In FIG. 22, the switching
半導体スイッチ１０２〜１０５は、電界効果トランジスタ（ＦＥＴ：Field effect transistor）とダイオードから構成される。例えば、半導体スイッチ１０２は、ＦＥＴ１２１とダイオード１２２から構成され、ＦＥＴ１２１のドレインとダイオード１２２のカソードが接続し、ＦＥＴ１２１のソースとダイオード１２２のアノードが接続している。
The semiconductor switches 102 to 105 are composed of a field effect transistor (FET) and a diode. For example, the
半導体スイッチ１０２、１０３およびダイオード１０６はスイッチング回路を構成している。そして、ダイオード１０６のアノード端子およびコンデンサ１０９の一端は入力端子１１１に、半導体スイッチ１０３のソース端子は入力端子１１２に、それぞれ接続している。半導体スイッチ１０２のソース端子および半導体スイッチ１０４のソース端子は出力端子１１３に、ダイオード１０８のアノード端子および半導体スイッチ１０３のドレイン端子は出力端子１１４に、それぞれ接続している。ダイオード１０６、１０７、１０８のカソード端子は、半導体スイッチ１０２、１０４、１０５のドレイン端子にそれぞれ接続している。そして、ダイオード１０７のアノード端子と半導体スイッチ１０５のソース端子はコンデンサ１０９の他端に接続している。
The semiconductor switches 102 and 103 and the
そして、上記のように構成されたスイッチング出力回路１０１において、制御部１１０は、第２の実施形態で説明した図３（ａ）〜（ｄ）と同様の手順で、４個の半導体スイッチの導通状態／非導通状態を切替える。
In the switching
上記のように構成されたスイッチング出力回路１０１の動作シミュレーション結果について説明する。なお、比較例として、図３（ｄ）の工程を有しないスイッチング出力回路の動作シミュレーション結果をあわせて説明する。比較例に係るスイッチング出力回路の回路構成図を図２３に、動作手順を図２４に示す。
An operation simulation result of the switching
比較例に係るスイッチング出力回路２０１（図２３）の制御部２０７は、半導体スイッチ２０２を導通状態に切り替えて寄生インダクタンス２１３、２１５に電磁エネルギーが蓄積した後、半導体スイッチ２０２を非導通状態にする（図２４（ａ））。これにより、寄生インダクタンス２１３、２１５に蓄積された電磁エネルギーが寄生インダクタンス２１３、２１５から放出され、電流が、寄生インダクタンス２１３→負荷抵抗２１４→寄生インダクタンス２１５→コンデンサ２０５の経路で流れ、コンデンサ２０５に上流側が＋極となる回生電圧が充電される（図２４（ｂ））。コンデンサ２０５は充電された後、回生電圧を放出し、電流が、コンデンサ２０５→寄生インダクタンス２１５→負荷抵抗２１４→寄生インダクタンス２１３の経路で流れる（図２４（ｃ））。
The
本実施形態に係るスイッチング出力回路１０１（図２２）の動作シミュレーション結果を図２５（ａ）に、比較例に係るスイッチング出力回路２０１（図２３）の動作シミュレーション結果を図２５（ｂ）に示す。図２５（ａ）、（ｂ）において、実線は負荷抵抗１１７、２１４の両端子間にかかる電圧、点線は負荷抵抗１１７、２１４に流れる電流である。また、その時の負荷抵抗１１７、２１４の消費電力を図２６（ａ）、（ｂ）に示す。ここで、シミュレーションの条件として、直流電源１１５、２１２の電圧を３０Ｖ、コンデンサ１０９、２０５の静電容量を６．２μＦ、負荷抵抗１１７、２１４の抵抗値を０．３Ω、寄生インダクタンス１１６、１１８、２１３、２１５のインダクタンスを１μＨとし、制御部１１０、２０７は半導体スイッチの導通状態／非導通状態の切り替えを３０ｋＨｚで行う。
FIG. 25A shows an operation simulation result of the switching output circuit 101 (FIG. 22) according to this embodiment, and FIG. 25B shows an operation simulation result of the switching output circuit 201 (FIG. 23) according to the comparative example. In FIGS. 25A and 25B, the solid line represents the voltage applied between both terminals of the
図２５（ｂ）に示すように、比較例に係スイッチング出力回路２０１は、寄生インダクタンス２１３、２１５の影響により、負荷抵抗２１４に流れる電流波形の立ち上がりが悪くなる。これに対して、図２５（ａ）に示すように、本実施形態に係るスイッチング出力回路１０１は、寄生インダクタンス１１６、１１８によるサージ電圧をコンデンサ１０９を介して回生させることにより、負荷抵抗１１７に流れる電流波形の立ち上がりが改善される。
As shown in FIG. 25B, in the switching
また、図２６（ｂ）に示すように、比較例に係るスイッチング出力回路２０１は、半導体スイッチ２０２が非導通状態の期間にも負荷抵抗２１４に電力が供給されている。これに対して、図２６（ａ）に示すように、本実施例に係るスイッチング出力回路１０１は、全ての半導体スイッチが非導通状態の期間では負荷抵抗１１７での電力オフ期間が確保でき、比較例に係るスイッチング出力回路２０１と比較して負荷抵抗に供給する電力を高精度に制御できる。
Further, as shown in FIG. 26B, in the switching
なお、本実施形態では、第２の実施形態で説明した図３（ａ）〜（ｄ）と同様の手順で半導体スイッチを切替えるスイッチング出力回路において、半導体スイッチ１０２〜１０５を電界効果トランジスタとダイオードによって構成し、３つのダイオード１０６〜１０８を配置した例について説明したが、これに限定されない。その他の実施形態で説明したスイッチング出力回路について、半導体スイッチを電界効果トランジスタとダイオードによって構成すると共にダイオードを配置した構成を適用することもできる。 In this embodiment, in the switching output circuit that switches the semiconductor switch in the same procedure as in FIGS. 3A to 3D described in the second embodiment, the semiconductor switches 102 to 105 are formed by field effect transistors and diodes. Although the example which comprised and arrange | positioned the three diodes 106-108 was demonstrated, it is not limited to this. For the switching output circuit described in the other embodiments, a configuration in which a semiconductor switch is configured by a field effect transistor and a diode and a diode is disposed can be applied.
本発明によれば、負荷に電力を供給するＰＷＭ制御型スイッチング出力回路およびＰＷＭ制御型スイッチング出力装置といった用途に適用できる。本発明は上記実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。 The present invention can be applied to applications such as a PWM control type switching output circuit and a PWM control type switching output device that supply power to a load. The present invention is not limited to the above-described embodiment, and design changes and the like within a range not departing from the gist of the present invention are included in the present invention.
（付記１）
４つの切替部材、１つの蓄電部材および制御回路を備え、直流電源から供給された電源をスイッチングして誘導性負荷へ供給するスイッチング出力回路であって、
第１の切替部材の一端は直流電源の正極に、第２の切替部材の他端は直流電源の負極に、それぞれ接続され、
第１の切替部材の他端および第３の切替部材の一端は誘導性負荷の一端に、第４の切替部材の他端および第２の切替部材の一端は誘導性負荷の他端に、それぞれ接続され、
第３の切替部材の他端および第４の切替部材の一端は蓄電部材の他端に接続され、
蓄電部材の一端は直流電源の正極に接続され、
前記制御回路は、第１から第４の切替部材を制御して、導通状態と非導通状態とを切替る、
ことを特徴とするスイッチング出力回路。
(Appendix 1)
A switching output circuit comprising four switching members, one power storage member, and a control circuit, which switches a power source supplied from a DC power source and supplies it to an inductive load,
One end of the first switching member is connected to the positive electrode of the DC power source, and the other end of the second switching member is connected to the negative electrode of the DC power source,
The other end of the first switching member and one end of the third switching member are at one end of the inductive load, and the other end of the fourth switching member and one end of the second switching member are at the other end of the inductive load, respectively. Connected,
The other end of the third switching member and one end of the fourth switching member are connected to the other end of the power storage member,
One end of the power storage member is connected to the positive electrode of the DC power source,
The control circuit controls the first to fourth switching members to switch between a conductive state and a non-conductive state;
A switching output circuit characterized by that.
（付記２）
４つの切替部材、１つの蓄電部材および制御回路を備え、直流電源から供給された電源をスイッチングして誘導性負荷へ供給するスイッチング出力回路であって、
第１の切替部材の一端は直流電源の正極に、第２の切替部材の他端は直流電源の負極に、それぞれ接続され、
第１の切替部材の他端および第３の切替部材の一端は誘導性負荷の一端に、第４の切替部材の他端および第２の切替部材の一端は誘導性負荷の他端に、それぞれ接続され、
第３の切替部材の他端および第４の切替部材の一端は蓄電部材の他端に接続され、
蓄電部材の一端は直流電源の負極に接続され、
前記制御回路は、第１から第４の切替部材を制御して、導通状態と非導通状態とを切替る、
ことを特徴とするスイッチング出力回路。
(Appendix 2)
A switching output circuit comprising four switching members, one power storage member, and a control circuit, which switches a power source supplied from a DC power source and supplies it to an inductive load,
One end of the first switching member is connected to the positive electrode of the DC power source, and the other end of the second switching member is connected to the negative electrode of the DC power source,
The other end of the first switching member and one end of the third switching member are at one end of the inductive load, and the other end of the fourth switching member and one end of the second switching member are at the other end of the inductive load, respectively. Connected,
The other end of the third switching member and one end of the fourth switching member are connected to the other end of the power storage member,
One end of the power storage member is connected to the negative electrode of the DC power source,
The control circuit controls the first to fourth switching members to switch between a conductive state and a non-conductive state;
A switching output circuit characterized by that.
（付記３）
前記制御回路は、
第１、第２の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第１制御と、
第１、第４の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第２制御と、
全ての切替部材を非導通状態にする第３制御と、
第２、第３の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第４制御と、
を順次実行する、
付記１に記載のスイッチング出力回路。
(Appendix 3)
The control circuit includes:
A first control for bringing the first and second switching members into a conductive state and other switching members into a non-conductive state;
A second control for bringing the first and fourth switching members into a conductive state and the other switching members into a non-conductive state;
A third control for turning off all switching members;
A fourth control for bringing the second and third switching members into a conductive state and the other switching members into a non-conductive state;
Sequentially
The switching output circuit according to
（付記４）
前記制御回路は、
第１、第２の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第１制御と、
第２、第３の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第２制御と、
全ての切替部材を非導通状態にする第３制御と、
第１、第４の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第４制御と、
を順次実行する、
付記２に記載のスイッチング出力回路。
(Appendix 4)
The control circuit includes:
A first control for bringing the first and second switching members into a conductive state and other switching members into a non-conductive state;
A second control for bringing the second and third switching members into a conductive state and other switching members into a non-conductive state;
A third control for turning off all switching members;
A fourth control for bringing the first and fourth switching members into a conductive state and the other switching members into a non-conductive state;
Sequentially
The switching output circuit according to Appendix 2.
（付記５）
前記第１の切替部材の代わりに、アノード端子が直流電源の正極に、カソード端子が誘導性負荷の一端に接続された第１のダイオードが配置され、
前記第４の切替部材の代わりに、アノード端子が誘導性負荷の他端に、カソード端子が蓄電部材の他端に接続された第２のダイオードが配置され、
前記制御回路は、
前記第１の制御において、第２の切替部材を導通状態にすると共に第３の切替部材を非導通状態にし、
前記第２および第３の制御において、第２、第３の切替部材を非導通状態にし、
前記第４の制御において、第２、第３の切替部材を導通状態にする、
付記３に記載のスイッチング出力回路。
(Appendix 5)
Instead of the first switching member, a first diode having an anode terminal connected to a positive electrode of a DC power source and a cathode terminal connected to one end of an inductive load is disposed.
Instead of the fourth switching member, a second diode having an anode terminal connected to the other end of the inductive load and a cathode terminal connected to the other end of the power storage member is disposed.
The control circuit includes:
In the first control, the second switching member is turned on and the third switching member is turned off,
In the second and third controls, the second and third switching members are turned off,
In the fourth control, the second and third switching members are turned on.
The switching output circuit according to appendix 3.
（付記６）
前記第２の切替部材の代わりに、カソード端子が直流電源の負極に、アノード端子が誘導性負荷の他端に接続された第１のダイオードが配置され、
前記第３の切替部材の代わりに、カソード端子が誘導性負荷の一端に、アノード端子が蓄電部材の他端に接続された第２のダイオードが配置され、
前記制御回路は、
前記第１の制御において、第１の切替部材を導通状態にすると共に第４の切替部材を非導通状態にし、
前記第２および第３の制御において、第１、第４の切替部材を非導通状態にし、
前記第４の制御において、第１、第４の切替部材を導通状態にする、
付記４に記載のスイッチング出力回路。
(Appendix 6)
Instead of the second switching member, a first diode having a cathode terminal connected to the negative electrode of the DC power source and an anode terminal connected to the other end of the inductive load is disposed.
Instead of the third switching member, a second diode having a cathode terminal connected to one end of the inductive load and an anode terminal connected to the other end of the power storage member is disposed,
The control circuit includes:
In the first control, the first switching member is turned on and the fourth switching member is turned off,
In the second and third controls, the first and fourth switching members are turned off,
In the fourth control, the first and fourth switching members are turned on.
The switching output circuit according to appendix 4.
（付記７）
前記蓄電部材の両端子間電圧値を計測する電圧計測手段をさらに備え、
前記制御回路は、前記電圧計測手段の計測値が最大になった時、前記第２制御から第３制御へ移行する、
付記３乃至６のいずれか１項に記載のスイッチング出力回路。
(Appendix 7)
Voltage measuring means for measuring a voltage value between both terminals of the power storage member,
The control circuit shifts from the second control to the third control when the measured value of the voltage measuring means becomes maximum.
The switching output circuit according to any one of appendices 3 to 6.
（付記８）
前記誘導性負荷の前段、または、後段に配置され、前記誘導性負荷から流出される電流値を計測する電流計測手段をさらに備え、
前記制御回路は、前記誘導性負荷から流出される電流がゼロになったとき、前記第２制御から第３制御へ移行する、
付記３乃至６のいずれか１項に記載のスイッチング出力回路。
(Appendix 8)
A current measuring means that is arranged in a front stage or a rear stage of the inductive load and measures a current value flowing out from the inductive load;
The control circuit shifts from the second control to the third control when the current flowing out from the inductive load becomes zero.
The switching output circuit according to any one of appendices 3 to 6.
（付記９）
第５、第６の切替部材および第２の蓄電部材をさらに備え、
前記第５の切替部材は、一端が誘導性負荷の一端に、他端が前記第２の蓄電部材の他端に接続され、
前記第６の切替部材は、他端が誘導性負荷の他端に、一端が前記第２の蓄電部材の他端に接続され、
前記第２の蓄電部材の一端は直流電源の正極に接続され、
前記制御回路は、
前記第２制御の時に、第１および第４、または、第１および第６、または、第１、第４および第６、の切替部材を導通状態に制御し、
前記第４制御の時に、第２および第３、または、第２および第５、または、第２、第３および第５、の切替部材を導通状態に制御する、
付記３に記載のスイッチング出力回路。
(Appendix 9)
A fifth and sixth switching member and a second power storage member;
The fifth switching member has one end connected to one end of the inductive load and the other end connected to the other end of the second power storage member,
The sixth switching member has the other end connected to the other end of the inductive load and one end connected to the other end of the second power storage member.
One end of the second power storage member is connected to a positive electrode of a DC power source,
The control circuit includes:
In the second control, the first and fourth, or the first and sixth, or the first, fourth and sixth switching members are controlled to be in a conductive state,
During the fourth control, the second and third, or the second and fifth, or the second, third and fifth switching members are controlled to be conductive.
The switching output circuit according to appendix 3.
（付記１０）
第５、第６の切替部材および第２の蓄電部材をさらに備え、
前記第５の切替部材は、一端が誘導性負荷の一端に、他端が前記第２の蓄電部材の他端に接続され、
前記第６の切替部材は、他端が誘導性負荷の他端に、一端が前記第２の蓄電部材の他端に接続され、
前記第２の蓄電部材の一端は直流電源の負極に接続され、
前記制御回路は、
前記第２制御の時に、第２および第３、または、第２および第５、または、第２、第３および第５、の切替部材を導通状態に制御し、
前記第４制御の時に、第１および第４、または、第１および第６、または、第１、第４および第６、の切替部材を導通状態に制御する、
付記４に記載のスイッチング出力回路。
(Appendix 10)
A fifth and sixth switching member and a second power storage member;
The fifth switching member has one end connected to one end of the inductive load and the other end connected to the other end of the second power storage member,
The sixth switching member has the other end connected to the other end of the inductive load and one end connected to the other end of the second power storage member.
One end of the second power storage member is connected to a negative electrode of a DC power source,
The control circuit includes:
During the second control, the second and third, or the second and fifth, or the second, third and fifth switching members are controlled to be in a conductive state,
During the fourth control, the first and fourth, or the first and sixth, or the first, fourth and sixth switching members are controlled to be in a conductive state.
The switching output circuit according to appendix 4.
（付記１１）
第１、第２の蓄電部材の両端子間電圧値をそれぞれ計測する第１、第２の電圧計測手段をさらに備え、
前記第１の蓄電部材の容量はＣ１、前記第２の蓄電部材の容量はＣ２（＜Ｃ１）の場合、
前記制御手段は、第２の制御として、期間Ｔｒ後における蓄電部材の両端子間電圧をＶｃ、Ｔｒの１サンプル時間前の蓄電部材の両端子間電圧をＶｃ‘としたとき、｜Ｖｃ−Ｖｃ’｜／Ｖｃが最少となる組み合わせを選択する、
付記９または１０に記載のスイッチング出力回路。
(Appendix 11)
First and second voltage measuring means for measuring voltage values between both terminals of the first and second power storage members, respectively,
When the capacity of the first power storage member is C1, and the capacity of the second power storage member is C2 (<C1),
As the second control, when the voltage between both terminals of the power storage member after the period Tr is Vc and the voltage between both terminals of the power storage member one sample time before Tr is Vc ′, as the second control, | Vc−Vc '| Select the combination that minimizes / Vc.
The switching output circuit according to
（付記１２）
前記誘導性負荷の後段に配置され、前記誘導性負荷から流出される電流値を計測する電流計測手段をさらに備え、
第１の蓄電部材の容量がＣ１、前記第２の蓄電部材の容量がＣ２（＜Ｃ１）の場合、
前記制御手段は、第２の制御として、期間Ｔｒ後における出力端子を流れる電流値をＩｃ、Ｔｒの１サンプル時間前の出力端子を流れる電流値をＩｃ’としたとき、「Ｉｃ−Ｉｃ’」が負で、かつ、｜Ｉｃ｜が最少となる組み合わせを選択する、
付記９または１０に記載のスイッチング出力回路。
(Appendix 12)
A current measuring means arranged at a subsequent stage of the inductive load and measuring a current value flowing out of the inductive load;
When the capacity of the first power storage member is C1, and the capacity of the second power storage member is C2 (<C1),
As the second control, when the current value flowing through the output terminal after the period Tr is Ic and the current value flowing through the output terminal one sample time before Tr is Ic ′, the control means “Ic−Ic ′” Select a combination that is negative and minimizes | Ic |
The switching output circuit according to
（付記１３）
第１、第２の蓄電部材の両端子間電圧値をそれぞれ計測する第１、第２の電圧計測手段をさらに備え、
設定したい蓄電部材の両端子間電圧値の所定の範囲の最小値がＶａ、最大値がＶｂ、蓄電部材の両端子間電圧の最大値がＶｃｍａｘの場合、
前記制御手段は、第２の制御として、Ｖａ＜Ｖｃｍａｘ＜Ｖｂとなる組み合わせを選択する、
付記９または１０に記載のスイッチング出力回路。
(Appendix 13)
First and second voltage measuring means for measuring voltage values between both terminals of the first and second power storage members, respectively,
When the minimum value of the predetermined range of the voltage value between both terminals of the power storage member to be set is Va, the maximum value is Vb, and the maximum value of the voltage between both terminals of the power storage member is Vcmax,
The control means selects a combination of Va <Vcmax <Vb as the second control.
The switching output circuit according to
（付記１４）
前記誘導性負荷の後段に配置され、前記誘導性負荷から流出される電流値を計測する電流計測手段をさらに備え、
設定したい蓄電部材の両端子間電圧値の所定の範囲の最小値がＶａ、最大値がＶｂ、前記計測した電流値がゼロになるまでの期間の電流Ｉｃの積分値∫Ｉｃｄｔを用いて計算した蓄電部材の両端子間電圧の最大値がＶｃｍａｘの場合、
前記制御手段は、第２の制御として、Ｖａ＜Ｖｃｍａｘ＜Ｖｂとなる組み合わせを選択する、
付記９または１０に記載のスイッチング出力回路。
(Appendix 14)
A current measuring means arranged at a subsequent stage of the inductive load and measuring a current value flowing out of the inductive load;
The minimum value in the predetermined range of the voltage value between both terminals of the power storage member to be set is Va, the maximum value is Vb, and the integral value ∫Icdt of the current Ic during the period until the measured current value becomes zero is calculated. When the maximum value of the voltage between both terminals of the power storage member is Vcmax,
The control means selects a combination of Va <Vcmax <Vb as the second control.
The switching output circuit according to
（付記１５）
前記切替部材は電界効果トランジスタおよびダイオードによって構成される、
付記１乃至１４のいずれか１項に記載のスイッチング出力回路。
(Appendix 15)
The switching member is configured by a field effect transistor and a diode,
15. The switching output circuit according to any one of
１ スイッチング出力回路
２〜５ 切替部材
６ 蓄電部材
７ 制御回路
８ 直流電源
９ 誘導性負荷
１１、３１、５１、７１、１０１、２０１ スイッチング出力回路
１２〜１５、３３、３４、５２〜５５、７２、７５、９３、９４、１０２〜１０５、２０２ 半導体スイッチ
１６、３６、５６、７６、９５、１０９、２０５ コンデンサ
１７、３７、５７、７７、１１０、２０７ 制御部
１８、１９、３８、３９、５８、５９、７８、７９、１１１、１１２、２０８、２０９ 入力端子
２０、２１、４０、４１、６０、６１、８０、８１、１１３、１１４、２１０、２１１ 出力端子
２２、４２、６２、８２、１１５、２１２ 直流電源
２３、２５、４３、４５、６３、６５、８３、８５、１１６、１１８、２１３、２１５ 寄生インダクタンス
２４、４４、６４、８４、１１７、２１４ 負荷抵抗
３２、３５、７３、７４、１０６〜１０８ ダイオード
９１、９６ 電圧モニタ
９２ 電流モニタ
３０１ 直流電源
３０２、３０７ トランス
３０４、３０８、３０９、３１３、３１５ ダイオード
３０５ 平滑用コイル
３０６ コイル
３１０、３１１ コンデンサ
３１２、３１４ 半導体スイッチ
３１６ 誘導性負荷
DESCRIPTION OF
Claims (10)
第１の切替部材の一端は直流電源の正極に、第２の切替部材の他端は直流電源の負極に、それぞれ接続され、
第１の切替部材の他端および第３の切替部材の一端は誘導性負荷の一端に、第４の切替部材の他端および第２の切替部材の一端は誘導性負荷の他端に、それぞれ接続され、
第３の切替部材の他端および第４の切替部材の一端は第１の蓄電部材の他端に接続され、
第１の蓄電部材の一端は直流電源の正極に接続され、
前記制御回路は、第１から第４の切替部材を制御して、導通状態と非導通状態とを切替る、
ことを特徴とするスイッチング出力回路。 A switching output circuit comprising four switching members, one power storage member, and a control circuit, which switches a power source supplied from a DC power source and supplies it to an inductive load,
One end of the first switching member is connected to the positive electrode of the DC power source, and the other end of the second switching member is connected to the negative electrode of the DC power source,
The other end of the first switching member and one end of the third switching member are at one end of the inductive load, and the other end of the fourth switching member and one end of the second switching member are at the other end of the inductive load, respectively. Connected,
The other end of the third switching member and one end of the fourth switching member are connected to the other end of the first power storage member,
One end of the first power storage member is connected to the positive electrode of the DC power source,
The control circuit controls the first to fourth switching members to switch between a conductive state and a non-conductive state;
A switching output circuit characterized by that.
第１の切替部材の一端は直流電源の正極に、第２の切替部材の他端は直流電源の負極に、それぞれ接続され、
第１の切替部材の他端および第３の切替部材の一端は誘導性負荷の一端に、第４の切替部材の他端および第２の切替部材の一端は誘導性負荷の他端に、それぞれ接続され、
第３の切替部材の他端および第４の切替部材の一端は第１の蓄電部材の他端に接続され、
第１の蓄電部材の一端は直流電源の負極に接続され、
前記制御回路は、第１から第４の切替部材を制御して、導通状態と非導通状態とを切替る、
ことを特徴とするスイッチング出力回路。 A switching output circuit comprising four switching members, one power storage member, and a control circuit, which switches a power source supplied from a DC power source and supplies it to an inductive load,
One end of the first switching member is connected to the positive electrode of the DC power source, and the other end of the second switching member is connected to the negative electrode of the DC power source,
The other end of the first switching member and one end of the third switching member are at one end of the inductive load, and the other end of the fourth switching member and one end of the second switching member are at the other end of the inductive load, respectively. Connected,
The other end of the third switching member and one end of the fourth switching member are connected to the other end of the first power storage member,
One end of the first power storage member is connected to the negative electrode of the DC power source,
The control circuit controls the first to fourth switching members to switch between a conductive state and a non-conductive state;
A switching output circuit characterized by that.
第１、第２の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第１制御と、
第１、第４の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第２制御と、
全ての切替部材を非導通状態にする第３制御と、
第２、第３の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第４制御と、
を順次実行する、
請求項１に記載のスイッチング出力回路。 The control circuit includes:
A first control for bringing the first and second switching members into a conductive state and other switching members into a non-conductive state;
A second control for bringing the first and fourth switching members into a conductive state and the other switching members into a non-conductive state;
A third control for turning off all switching members;
A fourth control for bringing the second and third switching members into a conductive state and the other switching members into a non-conductive state;
Sequentially
The switching output circuit according to claim 1.
第１、第２の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第１制御と、
第２、第３の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第２制御と、
全ての切替部材を非導通状態にする第３制御と、
第１、第４の切替部材を導通状態にすると共にその他の切替部材を非導通状態にする第４制御と、
を順次実行する、
請求項２に記載のスイッチング出力回路。 The control circuit includes:
A first control for bringing the first and second switching members into a conductive state and other switching members into a non-conductive state;
A second control for bringing the second and third switching members into a conductive state and other switching members into a non-conductive state;
A third control for turning off all switching members;
A fourth control for bringing the first and fourth switching members into a conductive state and the other switching members into a non-conductive state;
Sequentially
The switching output circuit according to claim 2.
前記制御回路は、前記電圧計測手段の計測値が最大になった時、前記第２制御から第３制御へ移行する、
請求項３または４に記載のスイッチング出力回路。 Voltage measuring means for measuring a voltage value between both terminals of the first power storage member,
The control circuit shifts from the second control to the third control when the measured value of the voltage measuring means becomes maximum.
The switching output circuit according to claim 3 or 4.
前記第５の切替部材は、一端が誘導性負荷の一端に、他端が前記第２の蓄電部材の他端に接続され、
前記第６の切替部材は、他端が誘導性負荷の他端に、一端が前記第２の蓄電部材の他端に接続され、
前記第２の蓄電部材の一端は直流電源の正極に接続され、
前記制御回路は、
前記第２制御の時に、第１および第４、または、第１および第６、または、第１、第４および第６、の切替部材を導通状態に制御し、
前記第４制御の時に、第２および第３、または、第２および第５、または、第２、第３および第５、の切替部材を導通状態に制御する、
請求項３に記載のスイッチング出力回路。 A fifth and sixth switching member and a second power storage member;
The fifth switching member has one end connected to one end of the inductive load and the other end connected to the other end of the second power storage member,
The sixth switching member has the other end connected to the other end of the inductive load and one end connected to the other end of the second power storage member.
One end of the second power storage member is connected to a positive electrode of a DC power source,
The control circuit includes:
In the second control, the first and fourth, or the first and sixth, or the first, fourth and sixth switching members are controlled to be in a conductive state,
During the fourth control, the second and third, or the second and fifth, or the second, third and fifth switching members are controlled to be conductive.
The switching output circuit according to claim 3.
前記第５の切替部材は、一端が誘導性負荷の一端に、他端が前記第２の蓄電部材の他端に接続され、
前記第６の切替部材は、他端が誘導性負荷の他端に、一端が前記第２の蓄電部材の他端に接続され、
前記第２の蓄電部材の一端は直流電源の負極に接続され、
前記制御回路は、
前記第２制御の時に、第２および第３、または、第２および第５、または、第２、第３および第５、の切替部材を導通状態に制御し、
前記第４制御の時に、第１および第４、または、第１および第６、または、第１、第４および第６、の切替部材を導通状態に制御する、
請求項４に記載のスイッチング出力回路。 A fifth and sixth switching member and a second power storage member;
The fifth switching member has one end connected to one end of the inductive load and the other end connected to the other end of the second power storage member,
The sixth switching member has the other end connected to the other end of the inductive load and one end connected to the other end of the second power storage member.
One end of the second power storage member is connected to a negative electrode of a DC power source,
The control circuit includes:
During the second control, the second and third, or the second and fifth, or the second, third and fifth switching members are controlled to be in a conductive state,
During the fourth control, the first and fourth, or the first and sixth, or the first, fourth and sixth switching members are controlled to be in a conductive state.
The switching output circuit according to claim 4.
前記第１の蓄電部材の容量はＣ１、前記第２の蓄電部材の容量はＣ２（＜Ｃ１）の場合、
前記制御手段は、第２の制御として、期間Ｔｒ後における蓄電部材の両端子間電圧をＶｃ、期間Ｔｒの１サンプル時間前の蓄電部材の両端子間電圧をＶｃ’としたとき、｜Ｖｃ−Ｖｃ’｜／Ｖｃが最少となる組み合わせを選択する、
請求項６または７に記載のスイッチング出力回路。 First and second voltage measuring means for measuring voltage values between both terminals of the first and second power storage members, respectively;
When the capacity of the first power storage member is C1, and the capacity of the second power storage member is C2 (<C1),
As the second control, when the voltage between both terminals of the power storage member after the period Tr is Vc and the voltage between both terminals of the power storage member one sample time before the period Tr is Vc ′, Select the combination that minimizes Vc ′ | / Vc.
The switching output circuit according to claim 6 or 7.
設定したい蓄電部材の両端子間電圧値の所定の範囲の最小値がＶａ、最大値がＶｂ、蓄電部材の両端子間電圧の最大値がＶｃｍａｘの場合、
前記制御手段は、第２の制御として、Ｖａ＜Ｖｃｍａｘ＜Ｖｂとなる組み合わせを選択する、
請求項６または７に記載のスイッチング出力回路。 First and second voltage measuring means for measuring voltage values between both terminals of the first and second power storage members, respectively;
When the minimum value of the predetermined range of the voltage value between both terminals of the power storage member to be set is Va, the maximum value is Vb, and the maximum value of the voltage between both terminals of the power storage member is Vcmax,
The control means selects a combination of Va <Vcmax <Vb as the second control.
The switching output circuit according to claim 6 or 7.
設定したい蓄電部材の両端子間電圧値の所定の範囲の最小値がＶａ、最大値がＶｂ、前記計測した電流値がゼロになるまでの期間の電流Ｉｃの積分値∫Ｉｃｄｔを用いて計算した蓄電部材の両端子間電圧の最大値がＶｃｍａｘの場合、
前記制御手段は、第２の制御として、Ｖａ＜Ｖｃｍａｘ＜Ｖｂとなる組み合わせを選択する、
請求項６または７に記載のスイッチング出力回路。 A current measuring means arranged at a subsequent stage of the inductive load and measuring a current value flowing out of the inductive load;
The minimum value in the predetermined range of the voltage value between both terminals of the power storage member to be set is Va, the maximum value is Vb, and the integral value ∫Icdt of the current Ic during the period until the measured current value becomes zero is calculated. When the maximum value of the voltage between both terminals of the power storage member is Vcmax,
The control means selects a combination of Va <Vcmax <Vb as the second control.
The switching output circuit according to claim 6 or 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014237990A JP2016101037A (en) | 2014-11-25 | 2014-11-25 | Switching output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014237990A JP2016101037A (en) | 2014-11-25 | 2014-11-25 | Switching output circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016101037A true JP2016101037A (en) | 2016-05-30 |
Family
ID=56077717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014237990A Pending JP2016101037A (en) | 2014-11-25 | 2014-11-25 | Switching output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016101037A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210050719A1 (en) * | 2018-12-06 | 2021-02-18 | Contemporary Amperex Technology Co., Limited | Electric protection circuit |
-
2014
- 2014-11-25 JP JP2014237990A patent/JP2016101037A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210050719A1 (en) * | 2018-12-06 | 2021-02-18 | Contemporary Amperex Technology Co., Limited | Electric protection circuit |
| US11600992B2 (en) * | 2018-12-06 | 2023-03-07 | Contemporary Amperex Technology Co., Limited | Electric protection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101158455B1 (en) | Uninterruptible power supply apparatus | |
| JP2014217079A5 (en) | ||
| JP6203020B2 (en) | Battery pack having charge / discharge switch circuit | |
| US10020731B2 (en) | Power switch circuit | |
| JP5228886B2 (en) | Snubber circuit | |
| US9042137B2 (en) | Even-level inverter | |
| KR20150014349A (en) | Full-bridge power converter | |
| CN107000600B (en) | Device for charging a battery unit and operating a load unit via an inverter | |
| JP5565883B2 (en) | Load balance circuit, power supply device, and load balance control method | |
| KR102005880B1 (en) | DC to DC Converting System | |
| JP6365880B2 (en) | Power converter | |
| JP2016101037A (en) | Switching output circuit | |
| JP2018120987A (en) | Capacitor test device | |
| CN115528896A (en) | Control method and structure of interleaved parallel topology and AC/DC power supply | |
| KR20100122447A (en) | Power supply and semiconductor test device using the same | |
| JP5802315B1 (en) | Drive circuit board, power unit, and power converter | |
| US10404189B2 (en) | Switching output circuit | |
| JP2016170000A (en) | Battery testing device and operation method therefor | |
| JP2009278779A (en) | Full-wave rectifying circuit | |
| JP6292972B2 (en) | Power supply device and LED lighting device | |
| JP6971753B2 (en) | Discharge device | |
| JP2014057439A (en) | Charger for capacitor and charging method | |
| JP2015006113A (en) | Power conversion device and method for controlling power conversion device | |
| JP6810317B1 (en) | DC pulse power supply for plasma processing equipment | |
| JP6485755B2 (en) | Power supply apparatus and method |