JP2016096686A

JP2016096686A - Surge voltage absorption apparatus

Info

Publication number: JP2016096686A
Application number: JP2014232529A
Authority: JP
Inventors: 山本　治正; Harumasa Yamamoto; 治正山本; 裕次高柳; Yuji Takayanagi
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2014-11-17
Filing date: 2014-11-17
Publication date: 2016-05-26

Abstract

PROBLEM TO BE SOLVED: To realize high maintainability in a surge protecting device.SOLUTION: A surge voltage absorption apparatus comprises at least three surge absorption parts (60) corresponding to a three-phase voltage, and one of the surge absorption parts includes: a first surge voltage absorption element (102 in SPD73) that becomes a conducting state when both voltages are equal to a predetermined voltage or more; a first surge voltage absorption circuit (73) that can be inserted into both two lines in which a surge voltage is generated; a second surge voltage absorption element (102 in SPD74) that becomes the conducting state when both voltages are equal to a predetermined voltage or more; a second surge voltage absorption circuit (74) that can be inserted into both two tracks; and a second relay contact (24) that, in an ON state, inserts the second surge voltage absorption circuit into both two lines. The surge voltage absorption apparatus further includes a control circuit that sets the second relay contact (24) to the ON state in the surge absorption parts when any consumption state in the first surge voltage absorption circuit is detected.SELECTED DRAWING: Figure 2

Description

本発明は、サージ電圧吸収装置に関する。 The present invention relates to a surge voltage absorber.

各種電気機器をサージ電圧から保護する技術として、下記特許文献１の段落０００４には「バリスタが経年劣化等により短絡故障した場合には、バリスタを流れる短絡電流によりバリスタが発熱し、熱分離機構が動作して接点部がオフするため、バリスタが直流電源線路Ｃから切り離される。これにより、バリスタ自体や周辺回路の焼損を未然に防止することができる」と記載されている。 As a technology for protecting various electrical devices from surge voltage, paragraph 0004 of Patent Document 1 below states that “when a varistor is short-circuited due to aging or the like, the varistor generates heat due to a short-circuit current flowing through the varistor, and the heat separation mechanism is Since the contact portion is turned off by operating, the varistor is disconnected from the DC power supply line C. Thereby, it is possible to prevent the varistor itself and the peripheral circuit from being burned out.

特開２０１４−１５５３３９号公報JP 2014-155339 A

ところで、バリスタ等のサージ保護素子が消耗あるいは故障するモードとして、「ショートモード」と「オープンモード」とが知られている。「ショートモード」とは、サージ保護素子の経年劣化等により漏れ電流が大きくなり、バリスタ等の発熱が大きくなることをいう。これに対しては、温度ヒューズ等の熱分離機構を設けることにより、当該バリスタ等を回路から切り離すことができる。一方、「オープンモード」とは、直撃雷を受けた場合など、非常に大きなサージ電流が瞬間的にバリスタ等に流れた際、温度ヒューズ等の熱分離機構が作動する前にバリスタ等が破裂し、バリスタ等がオープン状態になることをいう。現在のところ、オープンモードの故障を遠隔地から安価に検出できる方法は知られておらず、人間の目視等によってオープンモードの故障を判別しているケースが多いため、メンテナンスが煩雑になるという問題が生じている。
この発明は上述した事情に鑑みてなされたものであり、高いメンテナンス性を実現できるサージ電圧吸収装置を提供することを目的とする。 By the way, “short mode” and “open mode” are known as modes in which a surge protection element such as a varistor is consumed or failed. “Short mode” means that the leakage current increases due to aging deterioration of the surge protection element, and the heat generated by the varistor or the like increases. For this, the varistor and the like can be separated from the circuit by providing a thermal separation mechanism such as a thermal fuse. On the other hand, “open mode” means that when a very large surge current instantaneously flows to the varistor, such as when receiving a direct lightning strike, the varistor bursts before the thermal separation mechanism such as a thermal fuse is activated. This means that the varistor or the like is in an open state. At present, there is no known method that can detect open mode failures from a remote location at low cost, and there are many cases in which open mode failures are determined by human visual inspection. Has occurred.
This invention is made | formed in view of the situation mentioned above, and aims at providing the surge voltage absorber which can implement | achieve high maintainability.

上記課題を解決するため、本発明にあっては、
（ａ）三相電圧に対応する少なくとも三のサージ吸収部を有するサージ吸収部群であって、一の前記サージ吸収部は、
両端の電圧が所定電圧以上になると導通状態になる第１のサージ電圧吸収素子を含み、サージ電圧が生じ得る二の線路間に挿入され得る第１のサージ電圧吸収回路と、
両端の電圧が所定電圧以上になると導通状態になる第２のサージ電圧吸収素子を含み、前記二の線路間に挿入され得る第２のサージ電圧吸収回路と、
オン状態になると前記第２のサージ電圧吸収回路を前記二の線路間に挿入する第２のリレー接点と
を有するものである、サージ吸収部群と、
（ｂ）何れかの前記第１のサージ電圧吸収回路の消耗状態を検出するまで、前記各サージ吸収部において前記第２のリレー接点をオフ状態に設定し、何れかの前記第１のサージ電圧吸収回路の消耗状態を検出すると、前記各サージ吸収部において前記第２のリレー接点をオン状態に設定する制御回路と
を有することを特徴とする。 In order to solve the above problems, in the present invention,
(A) a surge absorption unit group having at least three surge absorption units corresponding to a three-phase voltage, wherein one surge absorption unit includes:
A first surge voltage absorbing circuit that includes a first surge voltage absorbing element that becomes conductive when the voltage at both ends becomes equal to or higher than a predetermined voltage, and that can be inserted between two lines that can generate a surge voltage;
A second surge voltage absorption circuit that includes a second surge voltage absorption element that becomes conductive when the voltage at both ends becomes equal to or higher than a predetermined voltage, and can be inserted between the two lines;
A surge absorption unit group having a second relay contact for inserting the second surge voltage absorption circuit between the two lines when turned on;
(B) Until the exhaustion state of any of the first surge voltage absorption circuits is detected, the second relay contact is set in an off state in each of the surge absorption units, and any one of the first surge voltages And a control circuit that sets the second relay contact in an ON state in each surge absorbing portion when a consumption state of the absorption circuit is detected.

本発明によれば、サージ電圧吸収装置において、高いメンテナンス性を実現できる。 According to the present invention, high maintainability can be realized in the surge voltage absorber.

本発明の一実施形態によるサージ保護装置のブロック図である。1 is a block diagram of a surge protection device according to an embodiment of the present invention. 各サージ吸収部の回路図である。It is a circuit diagram of each surge absorber. サージ保護装置の各部の波形図である。It is a wave form diagram of each part of a surge protection device. サージ保護装置の状態遷移図である。It is a state transition diagram of a surge protection device. ＳＰＤ（サージ防護デバイス）の変形例の回路図である。It is a circuit diagram of the modification of SPD (surge protection device).

＜実施形態の全体構成＞
送電線近傍に落雷が発生すると、誘導雷によるサージ電圧が送電線に印加される。誘導雷に起因するサージ電圧は、その電圧が数千ボルト、電流が数百〜数千アンペア、時間は数マイクロ秒から２０マイクロ秒程度であり、他の要因で発生するノイズやサージ電圧よりもエネルギーが大きい。このサージ電圧から各種電気機器を保護する装置がサージ保護装置である。以下、本発明の一実施形態によるサージ保護装置の構成を図１を参照し説明する。 <Overall Configuration of Embodiment>
When a lightning strike occurs in the vicinity of the transmission line, a surge voltage due to induced lightning is applied to the transmission line. The surge voltage caused by induced lightning is several thousand volts, the current is several hundred to several thousand amperes, and the time is several microseconds to 20 microseconds, which is higher than the noise and surge voltage generated by other factors. Energy is big. A device that protects various electrical devices from the surge voltage is a surge protection device. Hereinafter, a configuration of a surge protection device according to an embodiment of the present invention will be described with reference to FIG.

図１において、三相四線式の外部電源系統３は、Ｒ，Ｓ，Ｔ各相の電圧線３Ｒ，３Ｓ，３Ｔと、中性線３Ｎとを有している。なお、本実施形態において想定している外部電源系統３の公称相電圧は「２００Ｖ」である。サージ保護装置５内には、Ｒ，Ｓ，Ｔ各相の電圧線２Ｒ，２Ｓ，２Ｔと、中性線２Ｎとが設けられており、これらは外部電源系統３の電線（電圧線と中性線）３Ｒ，３Ｓ，３Ｔ，３Ｎに各々接続されている。また、サージ保護装置５内のアース線２Ｇは接地されている。被防護機器４は、外部電源系統３に生じるサージ電圧から防護すべき対象となる機器であり、サージ保護装置５内の電線２Ｒ，２Ｓ，２Ｔ，２Ｎに接続されている。また、被防護機器４の筺体は接地されている。 In FIG. 1, a three-phase four-wire external power supply system 3 has R, S, and T phase voltage lines 3R, 3S, and 3T, and a neutral line 3N. Note that the nominal phase voltage of the external power supply system 3 assumed in the present embodiment is “200 V”. The surge protection device 5 is provided with voltage lines 2R, 2S, and 2T for each phase of R, S, and T, and a neutral line 2N. These are the electric wires (voltage lines and neutrals) of the external power supply system 3. Line) 3R, 3S, 3T, and 3N, respectively. The ground wire 2G in the surge protection device 5 is grounded. The protected device 4 is a device to be protected from a surge voltage generated in the external power supply system 3 and is connected to the electric wires 2R, 2S, 2T, and 2N in the surge protection device 5. Further, the housing of the protected device 4 is grounded.

サージ保護装置５の内部において、各電圧線２Ｒ，２Ｓ，２Ｔと中性線２Ｎとの間には、サージ吸収部６０ＲＮ，６０ＳＮ，６０ＴＮが各々挿入されている。また、各電圧線２Ｒ，２Ｓ，２Ｔとアース線２Ｇとの間には、サージ吸収部６０ＲＧ，６０ＳＧ，６０ＴＧが各々挿入されている。これらサージ吸収部６０ＲＮ，６０ＳＮ，６０ＴＮ，６０ＲＧ，６０ＳＧ，６０ＴＧは同様の回路構成を有しているため、これらを総称する場合は「サージ吸収部６０」と呼ぶ。また、中性線２Ｎとアース線２Ｇとの間には、サージ吸収部８０が挿入されている。サージ吸収部６０，８０は、各電線２Ｒ，２Ｓ，２Ｔ，２Ｎに生じたサージ電圧を吸収し、被防護機器４を防護するために設けられている。 Inside the surge protection device 5, surge absorbers 60RN, 60SN, and 60TN are inserted between the voltage lines 2R, 2S, and 2T and the neutral line 2N, respectively. In addition, surge absorbing portions 60RG, 60SG, and 60TG are inserted between the voltage lines 2R, 2S, and 2T and the ground wire 2G, respectively. Since these surge absorbers 60RN, 60SN, 60TN, 60RG, 60SG, and 60TG have the same circuit configuration, they are collectively referred to as “surge absorber 60”. Further, a surge absorber 80 is inserted between the neutral wire 2N and the ground wire 2G. The surge absorbers 60 and 80 are provided to absorb the surge voltage generated in each of the electric wires 2R, 2S, 2T, and 2N and protect the protected device 4.

サージ電圧の態様は、「コモンモード」と「ノーマルモード」とに大別される。コモンモードとは、電圧線３Ｒ，３Ｓ，３Ｔと中性線３Ｎに対して、同等の波形を有するサージ電圧が発生する場合であり、ノーマルモードとは、電圧線３Ｒ，３Ｓ，３Ｔと中性線３Ｎの一部のみに対して、特に高いサージ電圧が発生する場合である。サージ吸収部６０ＲＧ，６０ＳＧ，６０ＴＧ，８０は、主としてコモンモードのサージ電圧を吸収しようとするものであり、サージ吸収部６０ＲＮ，６０ＳＮ，６０ＴＮは、主としてノーマルモードのサージ電圧を吸収しようとするものである。 The mode of the surge voltage is roughly classified into “common mode” and “normal mode”. The common mode is a case where a surge voltage having an equivalent waveform is generated with respect to the voltage lines 3R, 3S, 3T and the neutral line 3N. The normal mode is neutral with the voltage lines 3R, 3S, 3T. This is a case where a particularly high surge voltage is generated only for a part of the line 3N. Surge absorbers 60RG, 60SG, 60TG, 80 are mainly intended to absorb common mode surge voltages, and surge absorbers 60RN, 60SN, 60TN are mainly intended to absorb normal mode surge voltages. is there.

また、サージ保護装置５には制御回路５０が設けられており、その内部の電源回路５４は、制御回路５０内の各部に電源を供給する。また、電圧検出回路５５は、各電圧線２Ｒ，２Ｓ，２Ｔと中性線２Ｎとの間の相電圧を検出する。論理回路５６は、サージ吸収部６０，８０の状態に応じて、リレー駆動回路５７を介して、サージ吸収部６０，８０内に設けられたリレー（詳細は後述する）を駆動し、各リレー接点のオン／オフ状態を切り替える。外部インタフェース５８は、サージ保護装置５の状態を、外部のモニタ装置等に出力する。 In addition, the surge protection device 5 is provided with a control circuit 50, and a power circuit 54 inside thereof supplies power to each part in the control circuit 50. Further, the voltage detection circuit 55 detects a phase voltage between each voltage line 2R, 2S, 2T and the neutral line 2N. The logic circuit 56 drives a relay (details will be described later) provided in the surge absorbers 60 and 80 via the relay drive circuit 57 according to the state of the surge absorbers 60 and 80, and each relay contact point. Switch the on / off state of. The external interface 58 outputs the state of the surge protection device 5 to an external monitor device or the like.

論理回路５６は、ＣＰＵ（Central Processing Unit）およびメモリ等を備えたマイクロコンピュータによって構成することもできるが、雷サージによる暴走などを防止する観点からは、ＴＴＬ（Transistor Transistor Logic）回路などの論理ＩＣやＦＰＧＡ（Field Programmable Gate Array）のような集積回路によって実現することが望ましい。 The logic circuit 56 can be configured by a microcomputer having a CPU (Central Processing Unit), a memory, and the like. However, from the viewpoint of preventing runaway due to a lightning surge, a logic IC such as a TTL (Transistor Transistor Logic) circuit is used. And an integrated circuit such as an FPGA (Field Programmable Gate Array).

＜サージ吸収部６０の構成＞
次に、サージ吸収部６０の構成を図２(a)を参照し説明する。
サージ吸収部６０の端子６０ａは、電圧線２Ｒ，２Ｓ，２Ｔの何れかに接続され、端子６０ｂは、中性線２Ｎまたはアース線２Ｇに接続される。サージ吸収部６０には、６個のＳＰＤ(Surge Protective Device, サージ防護デバイス)が設けられている。ここで、特にＳＰＤ７１の構成について詳細に説明しておく。ＳＰＤ７１の内部においては、温度ヒューズ１０１と、ＭＯＶ(Metal Oxide Varistor，酸化金属バリスタ) １０２とが直列に接続されている。 <Configuration of surge absorber 60>
Next, the configuration of the surge absorber 60 will be described with reference to FIG.
The terminal 60a of the surge absorber 60 is connected to any of the voltage lines 2R, 2S, 2T, and the terminal 60b is connected to the neutral line 2N or the ground line 2G. The surge absorber 60 is provided with six SPDs (Surge Protective Device). Here, the configuration of the SPD 71 will be described in detail. Inside the SPD 71, a thermal fuse 101 and a MOV (Metal Oxide Varistor, metal oxide varistor) 102 are connected in series.

フォトカプラ１０４には、ＬＥＤ１０４ａとフォトトランジスタ１０４ｂとが封入されている。ＬＥＤ１０４ａには抵抗器１０３が直列に接続され、ＬＥＤ１０４ａ，抵抗器１０３から成る直列回路がＭＯＶ１０２に対して並列に接続されている。ここで、正常状態のＳＰＤ７１に対してある程度の電圧が印加されると、温度ヒューズ１０１、抵抗器１０３を介してＬＥＤ１０４ａに電流が流れるため、ＬＥＤ１０４ａが点灯する。これにより、フォトトランジスタ１０４ｂがオン状態になる。 In the photocoupler 104, an LED 104a and a phototransistor 104b are enclosed. A resistor 103 is connected in series to the LED 104 a, and a series circuit composed of the LED 104 a and the resistor 103 is connected in parallel to the MOV 102. Here, when a certain voltage is applied to the SPD 71 in a normal state, the current flows to the LED 104a through the thermal fuse 101 and the resistor 103, and thus the LED 104a is turned on. Accordingly, the phototransistor 104b is turned on.

ここで、サージ電圧が生じた等の理由により、ＭＯＶ１０２の端子電圧がそのクランプ電圧（最大降伏電圧）以上になると、ＭＯＶ１０２に大きな電流が流れる。このような事態が何度か繰り返されると、ＭＯＶ１０２が劣化してゆき、漏れ電流が徐々に大きくなってゆくから、ＭＯＶ１０２の発熱量も大きくなってゆく。そして、ＭＯＶ１０２の表面温度が温度ヒューズ１０１の動作温度に達すると、温度ヒューズ１０１が溶断する。これにより、ＬＥＤ１０４ａが消灯し、フォトトランジスタ１０４ｂがオフ状態になる。 Here, if the terminal voltage of the MOV 102 becomes equal to or higher than the clamp voltage (maximum breakdown voltage) due to a surge voltage or the like, a large current flows through the MOV 102. If such a situation is repeated several times, the MOV 102 deteriorates and the leakage current gradually increases, so the amount of heat generated by the MOV 102 also increases. When the surface temperature of the MOV 102 reaches the operating temperature of the thermal fuse 101, the thermal fuse 101 is blown. Accordingly, the LED 104a is turned off and the phototransistor 104b is turned off.

ＳＰＤ７１にある程度の電圧が印加されているにもかかわらず、フォトトランジスタ１０４ｂがオフ状態であれば、それはＭＯＶ１０２が消耗し温度ヒューズ１０１が溶断したという事である。フォトトランジスタ１０４ｂのオン／オフ状態は、状態信号Ｓ７１として外部に出力される。この状態信号Ｓ７１をモニタしておくと、「ＳＰＤ７１が消耗し温度ヒューズ１０１が溶断した」という事を外部から検出することができる。 If the phototransistor 104b is in an off state despite a certain voltage being applied to the SPD 71, it means that the MOV 102 has been consumed and the thermal fuse 101 has been blown. The on / off state of the phototransistor 104b is output to the outside as the state signal S71. If this status signal S71 is monitored, it can be detected from the outside that “SPD 71 is consumed and thermal fuse 101 is blown”.

以上、ＳＰＤ７１の構成を詳述したが、他のＳＰＤ７２〜７６も同様に構成されている。そして、各ＳＰＤ７２〜７６の内部に設けられたフォトトランジスタ１０４ｂのオン／オフ状態を「状態信号Ｓ７２〜Ｓ７６」と呼ぶ。ここで、ＳＰＤ７１には、リレー接点２１が直列に接続されており、ＳＰＤ７１およびリレー接点２１から成る直列回路に対してリレー接点２０が並列に接続されている。また、ＳＰＤ７２にはリレー接点２２が直列に接続され、この直列回路はリレー接点２０に対して並列に接続されている。ＳＰＤ７３〜７６には、リレー接点２３〜２６が各々直列に接続されており、これら各直列回路は相互に並列に接続されている。 Although the configuration of the SPD 71 has been described in detail above, the other SPDs 72 to 76 are configured in the same manner. The on / off states of the phototransistors 104b provided in the SPDs 72 to 76 are referred to as “state signals S72 to S76”. Here, the relay contact 21 is connected in series to the SPD 71, and the relay contact 20 is connected in parallel to the series circuit composed of the SPD 71 and the relay contact 21. Further, the relay contact 22 is connected in series to the SPD 72, and this series circuit is connected in parallel to the relay contact 20. The SPDs 73 to 76 have relay contacts 23 to 26 connected in series, respectively, and these series circuits are connected in parallel to each other.

図２(a)に示すリレー接点２０〜２６のオン／オフ状態は、初期状態のものである。すなわち、リレー接点２０，２１，２３がオン状態であり、他のリレー接点２２，２４〜２６は全てオフ状態である。従って、初期状態においては、ＳＰＤ７３の両端にのみ、端子６０ａ，６０ｂ間の電圧が印加され、他のＳＰＤ７１，７２，７４〜７６には電圧は印加されない。上述したように、外部電源系統３の公称相電圧は「２００Ｖ」であり、通常状態の電圧変動が±１０％の範囲であるとすると、通常状態の最高電圧は「２２０Ｖ」になる。この「２２０Ｖ」とは実効値であるから、電圧の波高値は√２倍の「３１１Ｖ」になる。 The on / off states of the relay contacts 20 to 26 shown in FIG. 2A are in the initial state. That is, the relay contacts 20, 21, 23 are in an on state, and the other relay contacts 22, 24 to 26 are all in an off state. Therefore, in the initial state, the voltage between the terminals 60a and 60b is applied only to both ends of the SPD 73, and no voltage is applied to the other SPDs 71, 72, and 74 to 76. As described above, when the nominal phase voltage of the external power supply system 3 is “200 V” and the voltage fluctuation in the normal state is in a range of ± 10%, the maximum voltage in the normal state is “220 V”. Since “220V” is an effective value, the peak value of the voltage is “311V” which is √2 times.

ＳＰＤ７３に内蔵されているＭＯＶ１０２は、この波高値「３１１Ｖ」に対して若干の余裕を見たクランプ電圧Ｖ_C1（＝３４０Ｖ）のものが適用されており、通常の電圧変動の範囲内であれば、降伏が起きない。ＳＰＤ７４，７５，７６は、ＳＰＤ７３が消耗した際にＳＰＤ７３に代えて適用されるものである（詳細は後述する）ため、これらに内蔵されているＭＯＶ１０２のクランプ電圧は、同じくＶ_C1（＝３４０Ｖ）である。 As the MOV 102 built in the SPD 73, a clamp voltage V _C1 (= 340V) with a slight margin with respect to the peak value “311V” is applied. No surrender. Since the SPDs 74, 75, and 76 are applied in place of the SPD 73 when the SPD 73 is consumed (details will be described later), the clamp voltage of the MOV 102 built in these is similarly V _C1 (= 340 V). It is.

また、ＳＰＤ７１，７２は、通常の電圧変動の範囲（±１０％）を超える過電圧が生じた際に、ＳＰＤ７３〜７６の何れかに対して直列に接続されるものである。電圧検出回路５５（図１参照）によって端子６０ａ，６０ｂ間の電圧が検出されると、論理回路５６において過電圧が生じたか否かが判定され、過電圧が生じたと判定されると、リレー接点２０がオフ状態になる。これにより、ＳＰＤ７１と、ＳＰＤ７３〜７６の何れかとが直列に接続された状態になる。 The SPDs 71 and 72 are connected in series to any of the SPDs 73 to 76 when an overvoltage exceeding the normal voltage fluctuation range (± 10%) occurs. When the voltage between the terminals 60a and 60b is detected by the voltage detection circuit 55 (see FIG. 1), it is determined whether or not an overvoltage has occurred in the logic circuit 56. If it is determined that an overvoltage has occurred, the relay contact 20 is Turns off. As a result, the SPD 71 and any one of the SPDs 73 to 76 are connected in series.

また、ＳＰＤ７１が消耗すると、リレー接点２２がオン状態にされ、ＳＰＤ７１に代えてＳＰＤ７２が適用されるようになる。ＳＰＤ７１，７２内のＭＯＶ１０２は、クランプ電圧Ｖ_C2（＝１５０Ｖ）のものが適用されており、ＳＰＤ７１，７２がＳＰＤ７３〜７６の何れかに対して直列に接続されることにより、合計クランプ電圧（Ｖ_C1＋Ｖ_C2）は「４９０Ｖ」になる。 Further, when the SPD 71 is consumed, the relay contact 22 is turned on, and the SPD 72 is applied instead of the SPD 71. The MOV 102 in the SPDs 71 and 72 is applied with the clamp voltage V _C2 (= 150V). When the SPDs 71 and 72 are connected in series to any of the SPDs 73 to 76, the total clamp voltage (V _C1 + V _C2 ) becomes “490 V”.

＜サージ吸収部８０の構成＞
次に、中性線２Ｎ、アース線２Ｇ間に接続されるサージ吸収部８０の構成を図２(b)を参照し説明する。サージ吸収部８０の端子８０ａは中性線２Ｎに接続され、端子８０ｂはアース線２Ｇに接続される。そして、端子８０ａ，８０ｂの間には、ＳＰＤ８３が接続されている。また、ＳＰＤ８３〜８６には、リレー接点４３〜４６が各々直列に接続されており、これら各直列回路は相互に並列に接続されている。ＳＰＤ８３〜８６内のＭＯＶ１０２は、上述したＳＰＤ７３〜７６と同様に、クランプ電圧Ｖ_C1（＝３４０Ｖ）のものが適用されている。初期状態（図示の状態）においては、リレー接点４３のみがオン状態であり、他のリレー接点４４〜４６はオフ状態にされている。 <Configuration of surge absorber 80>
Next, the configuration of the surge absorber 80 connected between the neutral wire 2N and the ground wire 2G will be described with reference to FIG. Terminal 80a of surge absorber 80 is connected to neutral wire 2N, and terminal 80b is connected to ground wire 2G. The SPD 83 is connected between the terminals 80a and 80b. Further, relay contacts 43 to 46 are connected in series to the SPDs 83 to 86, respectively, and these series circuits are connected in parallel to each other. As the MOV 102 in the SPDs 83 to 86, the one having the clamp voltage V _C1 (= 340 V) is applied, as in the above SPDs 73 to 76. In the initial state (the state shown in the figure), only the relay contact 43 is on, and the other relay contacts 44 to 46 are off.

＜ＳＰＤの切替動作＞
各サージ吸収部６０，８０において、内部のＳＰＤ７１〜７６，８３〜８６の状態（状態信号Ｓ７１〜Ｓ７６，Ｓ８３〜Ｓ８６）が検出されると、論理回路５６およびリレー駆動回路５７の制御に下、各サージ吸収部６０内のリレー接点２２〜２６，４３〜４６のオン／オフ状態が切り替えられる。その処理の内容を図３を参照し説明する。 <SPD switching operation>
When the state of the internal SPDs 71 to 76 and 83 to 86 (state signals S71 to S76, S83 to S86) is detected in each of the surge absorbers 60 and 80, the control of the logic circuit 56 and the relay drive circuit 57 is performed. The on / off states of the relay contacts 22 to 26 and 43 to 46 in each surge absorber 60 are switched. The contents of the processing will be described with reference to FIG.

図３においては、サージ吸収部６０について、６０ＲＮ，６０ＳＮにおける状態信号Ｓ７１〜Ｓ７６を示すが、他のサージ吸収部６０ＴＮ，６０ＲＧ，６０ＳＧ，６０ＴＧにおける状態信号Ｓ７１〜Ｓ７６も同様の波形を有しているため、図示を省略する。各サージ吸収部６０内のリレー接点２２〜２６の状態も共通にされ、サージ吸収部８０におけるリレー接点４３〜４６の状態も、リレー接点２３〜２６の状態と共通にされる。 In FIG. 3, the state signals S71 to S76 at 60RN and 60SN are shown for the surge absorber 60, but the state signals S71 to S76 at other surge absorbers 60TN, 60RG, 60SG, and 60TG also have similar waveforms. Therefore, illustration is omitted. The state of the relay contacts 22 to 26 in each surge absorber 60 is also made common, and the state of the relay contacts 43 to 46 in the surge absorber 80 is also made common to the state of the relay contacts 23 to 26.

時刻ｔ41以前においては、全てのサージ吸収部６０，８０において状態信号Ｓ７３，Ｓ８３はオン状態である。一方、時刻ｔ41においては、サージ吸収部６０ＲＮにおける通常電圧用のＳＰＤ７３が消耗し、その内部の温度ヒューズ１０１が溶断したため、状態信号Ｓ７３がオフ状態になっている。論理回路５６は、何れかのサージ吸収部６０，８０における状態信号Ｓ７３，Ｓ８３がオフ状態になったことを検出すると、リレー駆動回路５７を介して、全てのサージ吸収部６０，８０におけるリレー接点２３，４３をオフ状態に設定するとともに、全てのサージ吸収部６０，８０におけるリレー接点２４，４４をオン状態に設定する。 Prior to time t41, the state signals S73 and S83 are on in all the surge absorbers 60 and 80. On the other hand, at time t41, the SPD 73 for normal voltage in the surge absorber 60RN is consumed, and the temperature fuse 101 inside thereof is blown, so that the state signal S73 is in the OFF state. When the logic circuit 56 detects that the state signals S73 and S83 in any of the surge absorbers 60 and 80 are turned off, the relay contacts in all the surge absorbers 60 and 80 are connected via the relay drive circuit 57. 23 and 43 are set to the OFF state, and the relay contacts 24 and 44 in all the surge absorbers 60 and 80 are set to the ON state.

リレー接点２３，４３がオフ状態になると、ＳＰＤ７３，８３内のＬＥＤ１０４ａが消灯するから、全てのサージ吸収部６０，８０において状態信号Ｓ７３，Ｓ８３がオフ状態になる。このため、図３に示すように、全ての状態信号Ｓ７３，Ｓ８３は同様の波形になる。なお、最初にサージ吸収部６０ＲＮの状態信号Ｓ７３がＭＯＶ１０２の消耗によってオフ状態になった後、他のサージ吸収部６０，８０における状態信号Ｓ７３，Ｓ８３がオフ状態になるまで若干の時間のずれがあるが、図３においては、この時間のずれについて図示を省略する。また、時刻ｔ41においては、リレー接点２４，４４がオン状態になるため、ＳＰＤ７４，８４によるサージ電圧の吸収が可能な状態になる。また、ＳＰＤ７４，８４の両端にある程度の電圧が印加されるようになるから、ＳＰＤ７４，８４内のＬＥＤ１０４ａが点灯し、状態信号Ｓ７４，Ｓ８４がオン状態になる。 When the relay contacts 23 and 43 are turned off, the LEDs 104a in the SPDs 73 and 83 are turned off, so that the state signals S73 and S83 are turned off in all the surge absorbers 60 and 80. For this reason, as shown in FIG. 3, all the status signals S73 and S83 have the same waveform. Note that there is a slight time lag until the state signals S73 and S83 in the other surge absorbers 60 and 80 are turned off after the state signal S73 of the surge absorber 60RN is initially turned off due to the consumption of the MOV 102. However, in FIG. 3, the illustration of this time lag is omitted. At time t41, the relay contacts 24 and 44 are turned on, so that the surge voltage can be absorbed by the SPDs 74 and 84. Further, since a certain amount of voltage is applied to both ends of the SPDs 74 and 84, the LEDs 104a in the SPDs 74 and 84 are turned on, and the state signals S74 and S84 are turned on.

次に、時刻ｔ42において、サージ吸収部６０ＳＮにおける通常電圧用のＳＰＤ７４が消耗し、その内部の温度ヒューズ１０１が溶断したため、状態信号Ｓ７４がオフ状態になっている。論理回路５６は、何れかのサージ吸収部６０，８０における状態信号Ｓ７４，Ｓ８４がオフ状態になったことを検出すると、リレー駆動回路５７を介して、全てのサージ吸収部６０，８０におけるリレー接点２４，４４をオフ状態に設定するとともに、全てのサージ吸収部６０，８０におけるリレー接点２５，４５をオン状態に設定する。 Next, at time t42, the SPD 74 for normal voltage in the surge absorber 60SN is consumed, and the temperature fuse 101 inside thereof is blown, so that the state signal S74 is in the OFF state. When the logic circuit 56 detects that the state signals S74 and S84 in any of the surge absorbers 60 and 80 are turned off, the relay contacts in all the surge absorbers 60 and 80 are connected via the relay drive circuit 57. 24 and 44 are set to the off state, and the relay contacts 25 and 45 in all the surge absorbers 60 and 80 are set to the on state.

リレー接点２４，４４がオフ状態になると、ＳＰＤ７４，８４内のＬＥＤ１０４ａが消灯するから、全てのサージ吸収部６０，８０において状態信号Ｓ７４，Ｓ８４がオフ状態になる。また、リレー接点２５，４５がオン状態に設定されると、全てのサージ吸収部６０，８０において、ＳＰＤ７５，８５によるサージ電圧の吸収が可能な状態になり、状態信号Ｓ７５，Ｓ８５がオン状態なる。 When the relay contacts 24 and 44 are turned off, the LEDs 104a in the SPDs 74 and 84 are turned off, so that the state signals S74 and S84 are turned off in all the surge absorbers 60 and 80. Further, when the relay contacts 25 and 45 are set to the on state, all the surge absorbing units 60 and 80 are capable of absorbing the surge voltage by the SPDs 75 and 85, and the state signals S75 and S85 are turned on. .

次に、時刻ｔ43において、サージ吸収部６０ＳＮにおける過電圧用のＳＰＤ７１が消耗し、その内部の温度ヒューズ１０１が溶断したため、ＳＰＤ７１がオフ状態になっている。論理回路５６は、何れかのサージ吸収部６０における状態信号Ｓ７１がオフ状態になったことを検出すると、リレー駆動回路５７を介して、全てのサージ吸収部６０におけるリレー接点２１をオフ状態に設定するとともに、全てのサージ吸収部６０におけるリレー接点２２をオン状態に設定する。 Next, at time t43, the SPD 71 for overvoltage in the surge absorber 60SN is consumed, and the thermal fuse 101 inside thereof is blown, so that the SPD 71 is in an off state. When the logic circuit 56 detects that the state signal S71 in any of the surge absorbers 60 is turned off, the relay contacts 21 in all the surge absorbers 60 are set in the off state via the relay drive circuit 57. At the same time, the relay contacts 22 in all the surge absorbers 60 are set to the ON state.

リレー接点２１がオフ状態になると、ＳＰＤ７１内のＬＥＤ１０４ａが消灯するから状態信号Ｓ７１がオフ状態になる。また、リレー接点２２がオン状態に設定されると、全てのサージ吸収部６０においてＳＰＤ７２によるサージ電圧の吸収が可能な状態になり、状態信号Ｓ７２がオン状態になり得る状態になる。なお、図３に示す状態信号Ｓ７１，Ｓ７２の値は、過電圧状態が生じている（リレー接点２０がオフ状態になり、ＳＰＤ７１，７２の両端にある程度の電圧が印加されている）と仮定した場合の値である。過電圧が生じていなければ、リレー接点２０はオン状態になるため、リレー接点２１，２２の状態にかかわらず、状態信号Ｓ７１，Ｓ７２は常にオフ状態になる。 When the relay contact 21 is turned off, the LED 104a in the SPD 71 is turned off, so that the state signal S71 is turned off. Further, when the relay contact 22 is set to the on state, the surge voltage can be absorbed by the SPD 72 in all the surge absorbers 60, and the state signal S72 can be turned on. Note that the values of the status signals S71 and S72 shown in FIG. 3 are based on the assumption that an overvoltage condition has occurred (the relay contact 20 is turned off and a certain amount of voltage is applied to both ends of the SPDs 71 and 72). Is the value of If no overvoltage has occurred, the relay contact 20 is turned on, so that the state signals S71 and S72 are always turned off regardless of the state of the relay contacts 21 and 22.

次に、時刻ｔ44において、サージ吸収部８０におけるＳＰＤ８５が消耗し、その内部の温度ヒューズ１０１が溶断したため、状態信号Ｓ８５がオフ状態になっている。論理回路５６は、何れかのサージ吸収部６０，８０における状態信号Ｓ７５，Ｓ８５がオフ状態になったことを検出すると、リレー駆動回路５７を介して、全てのサージ吸収部６０，８０におけるリレー接点２５，４５をオフ状態に設定するとともに、全てのサージ吸収部６０，８０におけるリレー接点２６，４６をオン状態に設定する。 Next, at time t44, the SPD 85 in the surge absorber 80 is consumed, and the temperature fuse 101 inside thereof is blown, so that the state signal S85 is turned off. When the logic circuit 56 detects that the state signals S75 and S85 in any of the surge absorbers 60 and 80 are turned off, the relay contacts in all the surge absorbers 60 and 80 are connected via the relay drive circuit 57. 25 and 45 are set to the OFF state, and the relay contacts 26 and 46 in all the surge absorbers 60 and 80 are set to the ON state.

リレー接点２５，４５がオフ状態になると、ＳＰＤ７５，８５内のＬＥＤ１０４ａが消灯するから、全てのサージ吸収部６０，８０において状態信号Ｓ７５，Ｓ８５がオフ状態になる。また、リレー接点２６，４６がオン状態に設定されると、全てのサージ吸収部６０，８０において、ＳＰＤ７６，８６によるサージ電圧の吸収が可能な状態になり、状態信号Ｓ７６，Ｓ８６がオン状態なる。 When the relay contacts 25 and 45 are turned off, the LEDs 104a in the SPDs 75 and 85 are turned off, so that the state signals S75 and S85 are turned off in all the surge absorbers 60 and 80. Further, when the relay contacts 26 and 46 are set to the on state, all the surge absorbing units 60 and 80 are in a state where the surge voltage can be absorbed by the SPDs 76 and 86, and the state signals S76 and S86 are turned on. .

次に、時刻ｔ45において、サージ吸収部６０ＳＮサージ吸収部８０におけるＳＰＤ７６が消耗し、その内部の温度ヒューズ１０１が溶断したため、状態信号Ｓ７６がオフ状態になっている。しかし、この段階では、何れの全てのサージ吸収部６０，８０においても、通常電圧用の最後のＳＰＤ７６，８６が適用されている状態であるから、リレー接点２１〜２６，４３〜４６の状態は変化せず、サージ吸収部６０ＳＮ以外のサージ吸収部６０，８０においては、状態信号Ｓ７６，Ｓ８６はオン状態に保たれる。 Next, at time t45, the SPD 76 in the surge absorber 60SN surge absorber 80 is consumed, and the temperature fuse 101 inside thereof is blown, so that the state signal S76 is turned off. However, at this stage, since the last SPDs 76 and 86 for normal voltage are applied to all the surge absorbers 60 and 80, the states of the relay contacts 21 to 26 and 43 to 46 are as follows. The state signals S76 and S86 are kept on in the surge absorbers 60 and 80 other than the surge absorber 60SN without changing.

図３の下段において、ステータス信号ＳＴ２１〜ＳＴ２４は、上述した状態信号Ｓ７１〜Ｓ７６に基づいて、論理回路５６（図１参照）から外部インタフェース５８を介して、警報信号あるいは表示灯の信号として、外部のモニタ装置等に出力される信号である。まず、ステータス信号ＳＴ２１は、全てのサージ吸収部６０，８０において、初期段階で適用される通常電圧用のＳＰＤ７３，８３の状態信号Ｓ７３，Ｓ８３がオン状態であり、全てのサージ吸収部６０において、過電圧用のＳＰＤ７１の消耗が検出されていないことを条件としてオン状態になる信号である。従って、ステータス信号ＳＴ２１がオン状態であるという事は、全てのサージ吸収部６０，８０内の全てのＳＰＤが正常であるという事になる。図３の例にあっては、時刻ｔ41以前の状態がこれに該当する。 In the lower part of FIG. 3, the status signals ST21 to ST24 are externally transmitted as alarm signals or indicator lamp signals from the logic circuit 56 (see FIG. 1) via the external interface 58 based on the state signals S71 to S76 described above. This signal is output to a monitor device or the like. First, the status signal ST21 indicates that the state signals S73 and S83 of the normal voltage SPDs 73 and 83 applied in the initial stage are on in all the surge absorbers 60 and 80, and in all the surge absorbers 60, 80, This is a signal that is turned on on condition that the consumption of the overvoltage SPD 71 is not detected. Therefore, the status signal ST21 being in the on state means that all the SPDs in all the surge absorbers 60 and 80 are normal. In the example of FIG. 3, the state before time t41 corresponds to this.

また、ステータス信号ＳＴ２２は、「何れかのサージ吸収部６０においてＳＰＤ７１の消耗が検出され、または状態信号Ｓ７３がオフ状態になったこと」および「全てのサージ吸収部６０においてＳＰＤ７２の異常が検出されておらず、状態信号Ｓ７４，Ｓ８４またはＳ７５，Ｓ８５がオン状態であること」の双方の条件が満たされたときにオン状態になる信号である。従って、ステータス信号ＳＴ２２がオン状態であるという事は、若干のＳＰＤが消耗しているものの、通常電圧用に少なくとも「２個」、過電圧用に少なくとも「１個」の正常なＳＰＤが残存しているという事になる。 Further, the status signal ST22 indicates that “the exhaustion of the SPD 71 is detected in any surge absorber 60 or the state signal S73 is turned off” and “the abnormality of the SPD 72 is detected in all the surge absorbers 60”. It is a signal that is turned on when both conditions “the state signals S74, S84 or S75, S85 are in the on state” are satisfied. Accordingly, the status signal ST22 being in an on state means that although some SPD is consumed, at least “2” normal SPD remains for normal voltage and at least “1” normal SPD remains for overvoltage. It will be that.

これは、全てのサージ吸収部６０，８０について十分な残存寿命があるという事であり、その時点でサージ保護装置５の使用者がサージ保護装置５の供給者に対して対応を依頼すると、時間的余裕を持って計画的にサージ吸収部６０，８０の交換あるいは保守を行うことができる。図３の例にあっては、時刻ｔ41〜ｔ44の状態がこれに該当する。 This means that there is a sufficient remaining life for all of the surge absorbers 60, 80, and when the user of the surge protection device 5 requests the supplier of the surge protection device 5 to respond at that time, time is required. The surge absorbers 60 and 80 can be systematically replaced or maintained with a sufficient margin. In the example of FIG. 3, this corresponds to the state from time t41 to t44.

また、ステータス信号ＳＴ２３は、「全てのサージ吸収部６０，８０において状態信号Ｓ７５，Ｓ８５がオフ状態であり、状態信号Ｓ７６，Ｓ８６がオン状態であり、かつ、全てのサージ吸収部６０においてＳＰＤ７２の異常が検出されていない」という条件が満たされたときにオン状態になる。ステータス信号ＳＴ２３がオン状態であるという事は、「通常電圧用の４個のＳＰＤ７１〜７６のうち３個までが消耗した」という事であり、サージ吸収部６０，８０の残存寿命は初期の「１／４」以下まで減少している。これは、サージ吸収部６０，８０の速やかな交換あるいは保守が望まれていることを示している。図３の例にあっては、時刻ｔ44〜ｔ45の状態がこれに該当する。 Further, the status signal ST23 indicates that “the state signals S75 and S85 are off in all the surge absorbers 60 and 80, the state signals S76 and S86 are on, and the SPD 72 of all the surge absorbers 60 is When the condition “abnormality is not detected” is satisfied, the device is turned on. The fact that the status signal ST23 is in an on state means that “up to three of the four SPDs 71 to 76 for normal voltage are consumed”, and the remaining lifetime of the surge absorbers 60 and 80 is “ It has decreased to 1/4 or less. This indicates that prompt replacement or maintenance of the surge absorbers 60 and 80 is desired. In the example of FIG. 3, the state from time t44 to t45 corresponds to this.

また、ステータス信号ＳＴ２４は、何れかのサージ吸収部６０，８０において、何れかのＳＰＤ７２，７６，８６の消耗が検出されたときにオン状態になる。この状態は、何れかのサージ吸収部６０，８０において、過電圧用の最後のＳＰＤ７２、または通常電圧用の最後のＳＰＤ７６が消耗しきったという事であり、当該サージ吸収部６０，８０の機能が著しく低下しているか、あるいは全く機能していないことを示している。これは、当該サージ吸収部６０，８０の交換あるいは保守を緊急に実行することが望まれている状況であり、図３においては時刻ｔ45以降の状態がこれに該当する。なお、一のサージ吸収部６０が全く機能していなかったとしても、サージ保護装置５として「全く機能していない」というわけではない。すなわち、図１において一のサージ吸収部６０が全く機能していなくなったとしても、他のサージ吸収部６０によって、ある程度はその機能を補うことができるためである。 The status signal ST24 is turned on when any of the surge absorbers 60, 80 detects wear of any of the SPDs 72, 76, 86. This state means that the last SPD 72 for overvoltage or the last SPD 76 for normal voltage has been consumed in any of the surge absorbers 60, 80, and the function of the surge absorbers 60, 80 is remarkably high. Indicates that it is degraded or not functioning at all. This is a situation where it is desired to urgently perform replacement or maintenance of the surge absorbers 60 and 80, and the state after time t45 corresponds to this in FIG. Note that even if one surge absorber 60 does not function at all, it does not mean that it does not function at all as the surge protection device 5. That is, even if one surge absorber 60 is not functioning at all in FIG. 1, the other surge absorber 60 can supplement its function to some extent.

＜論理回路５６の状態遷移＞
論理回路５６は、上述したＳＰＤの切替動作を実現するために、その内部状態を遷移させる。論理回路５６の状態遷移の詳細を図４を参照し説明する。
図４において、現在の内部状態がＩｄｌｅ／初期状態ＳＳ００であったとする。ここで、パワーＯＮ操作あるいはリセット操作が行われると、全てのサージ吸収部６０，８０において、全てのＳＰＤが正常であるか否かが検査される。すなわち、リレー接点２１〜２６，４３〜４６を適宜切り替えることにより、あるＳＰＤの両端にある程度の電圧が印加された際、当該ＳＰＤからオン状態の状態信号が出力されたのであれば、当該ＳＰＤは正常であると判定される。 <State Transition of Logic Circuit 56>
The logic circuit 56 changes its internal state in order to realize the above-described SPD switching operation. Details of the state transition of the logic circuit 56 will be described with reference to FIG.
In FIG. 4, it is assumed that the current internal state is Idle / initial state SS00. Here, when a power-on operation or a reset operation is performed, in all the surge absorbers 60 and 80, it is inspected whether all the SPDs are normal. That is, by switching the relay contacts 21 to 26 and 43 to 46 as appropriate, when a certain level of voltage is applied to both ends of a certain SPD, if the SPD outputs an ON state signal, the SPD Determined to be normal.

このようにして、全てのサージ吸収部６０，８０における全てのＳＰＤが正常であると判定されると、論理回路５６の内部状態は第１バンク運転状態ＳＳ１０に遷移する。ここで、「第１バンク」とは、各サージ吸収部６０，８０内にて最初に適用される通常電圧用のＳＰＤ７３，８３を総称したものである。第１バンク運転状態ＳＳ１０において、過電圧用のＳＰＤ７１の消耗が検出されていなければ、上述したように、オン状態のステータス信号ＳＴ２１が外部のモニタ装置等に出力される。第１バンク運転状態ＳＳ１０において、各ＳＰＤ７３，８３の状態信号Ｓ７３，Ｓ８３は通常はオン状態であるが、何れかの状態信号Ｓ７３，Ｓ８３がオフ状態になると、論理回路５６は、これを「第１バンクの故障」であると判定し、内部状態を「第２バンク安定待ち状態ＳＳ２１」に遷移させる。 In this way, when it is determined that all the SPDs in all the surge absorbers 60 and 80 are normal, the internal state of the logic circuit 56 transitions to the first bank operation state SS10. Here, the “first bank” is a general term for the SPDs 73 and 83 for normal voltage that are first applied in the surge absorbers 60 and 80. If the exhaustion of the overvoltage SPD 71 is not detected in the first bank operation state SS10, the on-state status signal ST21 is output to an external monitor device or the like as described above. In the first bank operation state SS10, the state signals S73 and S83 of the respective SPDs 73 and 83 are normally in an on state, but when any of the state signals S73 and S83 is in an off state, the logic circuit 56 designates this as a “first state”. It is determined that the failure is “1 bank failure”, and the internal state is changed to the “second bank stabilization waiting state SS21”.

「第２バンク」とは、各サージ吸収部６０，８０内にて、２番目に適用される通常電圧用のＳＰＤ７４，８４を総称したものである。第２バンク安定待ち状態ＳＳ２１は、図３の時刻ｔ41において各種リレー接点の切替等が行われている状態に対応する。リレー接点を動かすためには、ある程度の時間が必要である。また、リレー接点を動かした結果、あるＳＰＤの両端に電圧が印加されたとしても、当該ＳＰＤ内のＬＥＤ１０４ａが発光しオン状態の状態信号が出力されるまでには、やはりある程度の時間が必要である。 The “second bank” is a generic term for the normal voltage SPDs 74 and 84 that are applied secondly in the surge absorbers 60 and 80. The second bank stabilization wait state SS21 corresponds to a state in which various relay contacts are switched at time t41 in FIG. A certain amount of time is required to move the relay contacts. Further, even if a voltage is applied to both ends of a certain SPD as a result of moving the relay contact, a certain amount of time is still required until the LED 104a in the SPD emits light and an ON state signal is output. is there.

このため、論理回路５６においては、タイマーによって所定時間が経過するまで状態信号の判定を保留し、しかる後に内部状態を「第２バンク運転状態ＳＳ２２」に遷移させる。第２バンク運転状態ＳＳ２２において、各ＳＰＤ７４，８４の状態信号Ｓ７４，Ｓ８４は通常はオン状態であるが、何れかの状態信号Ｓ７４，Ｓ８４がオフ状態になると、論理回路５６は、これを「第２バンクの故障」であると判定し、内部状態を「第３バンク安定待ち状態ＳＳ３１」に遷移させる。 Therefore, in the logic circuit 56, the determination of the state signal is suspended until a predetermined time elapses by the timer, and then the internal state is changed to the “second bank operation state SS22”. In the second bank operation state SS22, the state signals S74 and S84 of the respective SPDs 74 and 84 are normally on, but when any of the state signals S74 and S84 is off, the logic circuit 56 designates this as “first It is determined that the failure is “2 bank failure”, and the internal state is shifted to the “third bank stabilization waiting state SS31”.

「第３バンク」とは、各サージ吸収部６０，８０内にて、３番目に適用される通常電圧用のＳＰＤ７５，８５を総称したものである。第３バンク安定待ち状態ＳＳ３１は、図３の時刻ｔ42において各種リレー接点の切替等が行われている状態に対応する。所定時間が経過すると、論理回路５６は、内部状態を「第３バンク運転状態ＳＳ３２」に遷移させる。第２バンク運転状態ＳＳ２２または第３バンク運転状態ＳＳ３２においては、過電圧用の最後のＳＰＤ７２の消耗が検出されていない限り、上述したように、オン状態のステータス信号ＳＴ２２が外部のモニタ装置等に出力される。 The “third bank” is a general term for the normal voltage SPDs 75 and 85 that are applied third in the surge absorbers 60 and 80. The third bank stabilization waiting state SS31 corresponds to a state in which various relay contacts are switched at time t42 in FIG. When the predetermined time elapses, the logic circuit 56 changes the internal state to the “third bank operation state SS32”. In the second bank operation state SS22 or the third bank operation state SS32, as described above, the on-state status signal ST22 is output to an external monitor device or the like unless the last SPD 72 for overvoltage is consumed. Is done.

第３バンク運転状態ＳＳ３２において、各ＳＰＤ７５，８５の状態信号Ｓ７５，Ｓ８５は通常はオン状態であるが、何れかの状態信号Ｓ７５，Ｓ８５がオフ状態になると、論理回路５６は、これを「第３バンクの故障」であると判定し、内部状態を「第４バンク安定待ち状態ＳＳ４１」に遷移させる。 In the third bank operation state SS32, the state signals S75 and S85 of the SPDs 75 and 85 are normally in an on state, but when any of the state signals S75 and S85 is in an off state, the logic circuit 56 designates this as a “first state”. It is determined that the failure is “3 banks”, and the internal state is changed to the “fourth bank stabilization wait state SS41”.

「第４バンク」とは、各サージ吸収部６０，８０内にて、最後に適用される通常電圧用のＳＰＤ７６，８６を総称したものである。第４バンク安定待ち状態ＳＳ４１は、図３の時刻ｔ44において各種リレー接点の切替等が行われている状態に対応する。所定時間が経過すると、論理回路５６は、内部状態を「第４バンク運転状態ＳＳ４２」に遷移させる。ここで、過電圧用の最後のＳＰＤ７２の消耗が検出されていない限り、上述したように、オン状態のステータス信号ＳＴ２３が外部のモニタ装置等に出力される。 The “fourth bank” is a general term for the SPDs 76 and 86 for normal voltage that are applied last in the surge absorbers 60 and 80. The fourth bank stabilization waiting state SS41 corresponds to a state in which various relay contacts are switched at time t44 in FIG. When the predetermined time elapses, the logic circuit 56 changes the internal state to the “fourth bank operation state SS42”. Here, as long as no exhaustion of the last SPD 72 for overvoltage is detected, the on-state status signal ST23 is output to an external monitor device or the like as described above.

第４バンク運転状態ＳＳ４２において、状態信号Ｓ７６，Ｓ８６の状態信号Ｓ７６，Ｓ８６は通常はオン状態であるが、何れかの状態信号Ｓ７６，Ｓ８６がオフ状態になると、論理回路５６は、これを「第４バンクの故障」であると判定し、内部状態を「全バンク故障状態ＳＳ５０」に遷移させる。これは図３においては、時刻ｔ45以降の状態に対応し、上述したように、オン状態のステータス信号ＳＴ２４が外部のモニタ装置等に出力される。 In the fourth bank operation state SS42, the state signals S76 and S86 of the state signals S76 and S86 are normally in the on state, but when any of the state signals S76 and S86 is in the off state, the logic circuit 56 designates this as “ It is determined that the failure is in the fourth bank, and the internal state is changed to “all bank failure state SS50”. This corresponds to the state after time t45 in FIG. 3, and as described above, the on-state status signal ST24 is output to an external monitor device or the like.

全バンク故障状態ＳＳ５０、またはそれ以前の状態において、サージ保護装置５の電源をオフにすると、サージ吸収部６０，８０を交換または修理することができる。しかる後に、サージ保護装置５に対してパワーＯＮ操作あるいはリセット操作を行うと、内部状態は、Ｉｄｌｅ／初期状態ＳＳ００に戻る。 When the power supply of the surge protection device 5 is turned off in the all-bank failure state SS50 or an earlier state, the surge absorbers 60 and 80 can be replaced or repaired. Thereafter, when a power ON operation or a reset operation is performed on the surge protection device 5, the internal state returns to the idle / initial state SS00.

＜比較例＞
本実施形態の効果を説明するために、比較例の構成について述べておく。
ここで述べる比較例は、上述した実施形態の構成に対して、オープンモードの故障を直接的に検出する手段を追加したものである。「発明の概要」にて述べたように、状態信号（Ｓ７１等）によって外部から検出できる消耗状態を「ショートモード」という。一方、非常に大きなサージ電流が瞬間的にＭＯＶ１０２に流れた場合には「オープンモード」の故障が起こり得る。すなわち、温度ヒューズ１０１が溶断する前にＭＯＶ１０２が破裂し、ＭＯＶ１０２がオープン状態になると、ＬＥＤ１０４ａは点灯し続けるため、状態信号（Ｓ７１等）によってオープンモードの故障の有無を検出することはできない。 <Comparative example>
In order to explain the effect of this embodiment, the configuration of a comparative example will be described.
In the comparative example described here, means for directly detecting a failure in the open mode is added to the configuration of the above-described embodiment. As described in the “Summary of the Invention”, a wear state that can be detected from the outside by a status signal (S71, etc.) is referred to as a “short mode”. On the other hand, if a very large surge current instantaneously flows through the MOV 102, an “open mode” failure may occur. That is, if the MOV 102 is blown before the thermal fuse 101 is blown and the MOV 102 is in an open state, the LED 104a continues to be lit, so that it is not possible to detect the presence or absence of an open mode failure by the status signal (S71, etc.).

オープンモードの故障の有無を検出する方法の一つとして、ＭＯＶ１０２に直列にシャント抵抗器を接続することが考えられる。ＭＯＶ１０２は、新品の状態であっても、数ｍＡ〜数十ｍＡの漏れ電流が流れるため、シャント抵抗器の端子電圧によってオープンモードの故障の有無を検出することができる。しかし、ＭＯＶ１０２には瞬間的に数千アンペア程度のサージ電流が流れる場合があり、シャント抵抗器における電圧降下が障害となってサージ保護能力が弱まるという問題が生じる。 One method for detecting the presence or absence of an open mode failure is to connect a shunt resistor in series with the MOV 102. Even when the MOV 102 is in a new state, a leakage current of several mA to several tens of mA flows, so that it is possible to detect the presence or absence of an open mode failure by the terminal voltage of the shunt resistor. However, a surge current of about several thousand amperes may flow instantaneously through the MOV 102, which causes a problem that a voltage drop in the shunt resistor becomes an obstacle and weakens the surge protection capability.

一方、極めて低い抵抗値（例えば０．０１Ω以下）のシャント抵抗器も実用化されているが、本実施形態のように、数百ボルトの交流電圧を扱う環境下で使用すると、検出電圧にノイズが重畳しやすくなる。そのノイズを除去する対策を講じることまで含めると、シャント抵抗器を用いることはコストアップにつながる。 On the other hand, a shunt resistor having an extremely low resistance value (for example, 0.01Ω or less) has also been put into practical use. Becomes easier to overlap. Including the measures to remove the noise, using a shunt resistor leads to an increase in cost.

また、ホール素子等を用いて、ＭＯＶ１０２の漏れ電流を非接触で測定することも考えられる。しかし、ホール素子等は高価であるから、やはりコストアップにつながる。このように、現在知られている技術によってオープンモードの故障を直接的に検出しようとすると、どうしてもコストアップを招くため、廉価な製品で採用することは実現性に乏しい。 It is also conceivable to measure the leakage current of MOV 102 in a non-contact manner using a Hall element or the like. However, since the Hall element or the like is expensive, it also leads to an increase in cost. As described above, if an open mode failure is directly detected by a currently known technique, the cost is inevitably increased, so that it is not feasible to adopt it in an inexpensive product.

＜実施形態の効果＞
以上説明したように、本実施形態のサージ保護装置（サージ電圧吸収装置）５は、
（ａ）三相電圧に対応する少なくとも三のサージ吸収部（６０，８０）を有するサージ吸収部群（６０ＲＮ，６０ＳＮ，６０ＴＮ，６０ＲＧ，６０ＳＧ，６０ＴＧ，８０）であって、一の前記サージ吸収部（６０，８０）は、
両端の電圧が所定電圧以上になると導通状態になる第１のサージ電圧吸収素子（ＳＰＤ７３，８３内の１０２）を含み、サージ電圧が生じ得る二の線路間に挿入され得る第１のサージ電圧吸収回路（７３，８３）と、
両端の電圧が所定電圧以上になると導通状態になる第２のサージ電圧吸収素子（ＳＰＤ７４，８４内の１０２）を含み、前記二の線路間に挿入され得る第２のサージ電圧吸収回路（７４，８４）と、
オン状態になると前記第２のサージ電圧吸収回路（７４，８４）を前記二の線路間に挿入する第２のリレー接点（２４，４４）とを有するものである、サージ吸収部群と、
（ｂ）何れかの前記第１のサージ電圧吸収回路（７３，８３）の消耗状態を検出するまで、前記各サージ吸収部（６０，８０）において前記第２のリレー接点（２４，４４）をオフ状態に設定し、何れかの前記第１のサージ電圧吸収回路（７３，８３）の消耗状態を検出すると、前記各サージ吸収部（６０，８０）において前記第２のリレー接点（２４，４４）をオン状態に設定する制御回路（５０）とを有する。 <Effect of embodiment>
As described above, the surge protection device (surge voltage absorption device) 5 of the present embodiment is
(A) A surge absorber group (60RN, 60SN, 60TN, 60RG, 60SG, 60TG, 80) having at least three surge absorbers (60, 80) corresponding to a three-phase voltage, wherein one surge absorber Part (60, 80)
A first surge voltage absorption element that includes a first surge voltage absorption element (102 in SPDs 73 and 83) that becomes conductive when the voltage at both ends becomes equal to or higher than a predetermined voltage, and can be inserted between two lines where a surge voltage can occur. A circuit (73, 83);
A second surge voltage absorption circuit (74, 102) that includes a second surge voltage absorption element (102 in SPDs 74, 84) that becomes conductive when the voltage at both ends becomes equal to or higher than a predetermined voltage, and can be inserted between the two lines. 84)
A surge absorbing portion group having a second relay contact (24, 44) for inserting the second surge voltage absorbing circuit (74, 84) between the two lines when turned on;
(B) The second relay contact (24, 44) is connected to each of the surge absorbing parts (60, 80) until the consumption state of any of the first surge voltage absorbing circuits (73, 83) is detected. When the exhausted state of any of the first surge voltage absorption circuits (73, 83) is detected in the OFF state, the second relay contact (24, 44) is detected in each of the surge absorbing parts (60, 80). ) Is set to an on state.

さらに、前記各サージ吸収部（６０，８０）は、オン状態になると前記第１のサージ電圧吸収回路（７３，８３）を前記二の線路間に挿入する第１のリレー接点（２３，４３）を有し、前記制御回路（５０）は、何れかの前記第１のサージ電圧吸収回路（７３，８３）の消耗状態を検出するまで、前記各サージ吸収部（６０，８０）において前記第１のリレー接点（２３，４３）をオフ状態に設定し、何れかの前記第１のサージ電圧吸収回路（７３，８３）の消耗状態を検出すると、前記各サージ吸収部（６０，８０）において前記第１のリレー接点（２３，４３）をオフ状態に設定するものである。 Further, when each of the surge absorbing parts (60, 80) is turned on, a first relay contact (23, 43) for inserting the first surge voltage absorbing circuit (73, 83) between the two lines. The control circuit (50) includes the first surge absorption unit (60, 80) until the first surge voltage absorption circuit (73, 83) detects a consumption state of any of the first surge voltage absorption circuits (73, 83). When the relay contact (23, 43) is set to the OFF state and the consumption state of any of the first surge voltage absorption circuits (73, 83) is detected, the surge absorber (60, 80) The first relay contact (23, 43) is set to an off state.

さらに、サージ保護装置５は、三相の電圧線（２Ｒ，２Ｓ，２Ｔ）と中性線（２Ｎ）とをさらに有し、前記サージ吸収部群（６０ＲＮ，６０ＳＮ，６０ＴＮ，６０ＲＧ，６０ＳＧ，６０ＴＧ，８０）は、三相の前記電圧線（２Ｒ，２Ｓ，２Ｔ）と前記中性線（２Ｎ）との間に挿入された三の電圧線・中性線間サージ吸収部（６０ＲＮ，６０ＳＮ，６０ＴＮ）を有するものである。 Further, the surge protection device 5 further includes a three-phase voltage line (2R, 2S, 2T) and a neutral line (2N), and the surge absorbing portion group (60RN, 60SN, 60TN, 60RG, 60SG, 60TG). , 80) are three voltage line / neutral line surge absorbers (60RN, 60SN, 60N, 3N) inserted between the three-phase voltage lines (2R, 2S, 2T) and the neutral line (2N). 60TN).

さらに、前記サージ吸収部群（６０ＲＮ，６０ＳＮ，６０ＴＮ，６０ＲＧ，６０ＳＧ，６０ＴＧ，８０）は、前記中性線（２Ｎ）と接地電位の導体（２Ｇ）との間に挿入された中性線・接地電位間サージ吸収部（８０）を有するものである。 Furthermore, the surge absorbing portion group (60RN, 60SN, 60TN, 60RG, 60SG, 60TG, 80) is a neutral wire inserted between the neutral wire (2N) and the ground potential conductor (2G). A surge absorbing part (80) between ground potentials is provided.

さらに、前記サージ吸収部群（６０ＲＮ，６０ＳＮ，６０ＴＮ，６０ＲＧ，６０ＳＧ，６０ＴＧ，８０）は、三相の前記電圧線（２Ｒ，２Ｓ，２Ｔ）と接地電位の導体（２Ｇ）との間に挿入された三の電圧線・接地電位間サージ吸収部（６０ＲＧ，６０ＳＧ，６０ＴＧ）を有するものである。 Further, the surge absorbing portion group (60RN, 60SN, 60TN, 60RG, 60SG, 60TG, 80) is inserted between the three-phase voltage line (2R, 2S, 2T) and the ground potential conductor (2G). The three voltage line / ground potential surge absorbing portions (60RG, 60SG, 60TG) are provided.

さらに、前記第１および第２のサージ電圧吸収回路（７３，７４，８３，８４）は、各々の消耗状態を示す状態信号（Ｓ７３，Ｓ７４，Ｓ８３，Ｓ８４）を出力するものであり、前記制御回路（５０）は、前記サージ吸収部群（６０ＲＮ，６０ＳＮ，６０ＴＮ，６０ＲＧ，６０ＳＧ，６０ＴＧ，８０）を構成する各サージ吸収部から各々出力される前記状態信号（Ｓ７３，Ｓ７４，Ｓ８３，Ｓ８４）を組み合わせたステータス信号（ＳＴ２１〜ＳＴ２４）を監視用信号として出力することを特徴とする。 Further, the first and second surge voltage absorption circuits (73, 74, 83, 84) output state signals (S73, S74, S83, S84) indicating respective consumption states, and the control The circuit (50) includes the state signals (S73, S74, S83, S84) output from the surge absorbers constituting the surge absorber group (60RN, 60SN, 60TN, 60RG, 60SG, 60TG, 80). A status signal (ST21 to ST24) combining the above is output as a monitoring signal.

かかる構成により、本実施形態によれば、オープンモードの故障を直接的に検出することなく、オープンモードの故障に対応することができる。その理由を以下説明する。
上述したように、サージ電圧の態様は、「コモンモード」（電圧線３Ｒ，３Ｓ，３Ｔと中性線３Ｎに対して、同等の波形を有するサージ電圧が発生する場合）と「ノーマルモード」（電圧線３Ｒ，３Ｓ，３Ｔと中性線３Ｎの一部のみに対して、特に高いサージ電圧が発生する場合）とに大別される。 With this configuration, according to the present embodiment, it is possible to cope with an open mode failure without directly detecting the open mode failure. The reason will be described below.
As described above, the mode of the surge voltage is “common mode” (when a surge voltage having an equivalent waveform is generated for the voltage lines 3R, 3S, 3T and the neutral line 3N) and “normal mode” ( The voltage lines 3R, 3S, and 3T and a part of the neutral line 3N are roughly classified into a case where a particularly high surge voltage is generated).

オープンモードの故障は、直撃雷を受けた場合あるいは設置場所近傍で発生した誘導雷などによって生じるが、このような場合のサージ電圧は、「ノーマルモード」で生じる場合が多い。すなわち、一部の相において特に高いサージ電圧が発生するから、対応するＭＯＶ１０２が瞬間的に破裂することになる。一方、他の相については、ＭＯＶ１０２が瞬間的に破裂するほどではないが、誘導雷によって相当に高いサージ電圧が発生する場合が多い。すると、ＭＯＶ１０２の劣化が進むため、当該ＭＯＶ１０２は、比較的短い期間内にショートモードで消耗する可能性が高くなる。 A failure in the open mode is caused by a direct lightning strike or induced lightning generated near the installation site, and the surge voltage in such a case often occurs in the “normal mode”. That is, since a particularly high surge voltage is generated in some phases, the corresponding MOV 102 is instantaneously ruptured. On the other hand, for the other phases, although the MOV 102 does not burst instantaneously, a considerably high surge voltage is often generated by induced lightning. Then, since the MOV 102 is further deteriorated, the MOV 102 is likely to be consumed in the short mode within a relatively short period.

本実施形態においては、バンク単位でＳＰＤを切り替えるため、あるバンクに属する一のＳＰＤが消耗すると、同一のバンクに属する他のＳＰＤも同時に回路から切り離される。従って、一または複数のＳＰＤがオープンモードで故障したとしても、同一のバンクに属する他のＳＰＤがショートモードで消耗すると、オープンモードで故障したＳＰＤも回路から切り離されることになる。このように、オープンモードの故障を直接的に検出できなかったとしても、他の相のショートモードの消耗を検出することによって、オープンモードの故障に結果的に対応することができる。 In this embodiment, since SPDs are switched in units of banks, when one SPD belonging to a certain bank is consumed, other SPDs belonging to the same bank are simultaneously disconnected from the circuit. Therefore, even if one or a plurality of SPDs fail in the open mode, when other SPDs belonging to the same bank are consumed in the short mode, the SPD that has failed in the open mode is also disconnected from the circuit. Thus, even if the open mode failure cannot be directly detected, the open mode failure can be dealt with as a result by detecting the short mode wear of other phases.

なお、電圧線３Ｒ，３Ｓ，３Ｔと中性線３Ｎとに対して、オープンモードの故障を引き起こす程度のサージ電圧が同時に発生する確率はゼロとは言えない。また、ある相においてオープンモードの故障を起こす程度のサージ電圧を発生させながら、他相のＭＯＶ１０２に対してほとんどダメージを与えないケースも全く無いとは言えない。しかし、このような事態が生じる確率は極めて低いため、大多数のケースにおいて、本実施形態は、オープンモードの故障に有効に対応することができる。 In addition, it cannot be said that the probability that the surge voltage that causes the failure of the open mode is generated at the same time on the voltage lines 3R, 3S, 3T and the neutral line 3N is zero. In addition, it cannot be said that there is no case in which a surge voltage that causes a failure in the open mode in a certain phase is generated and the MOV 102 of the other phase is hardly damaged. However, since the probability that such a situation occurs is extremely low, in the majority of cases, the present embodiment can effectively cope with an open mode failure.

＜変形例＞
本発明は上述した実施形態に限定されるものではなく、種々の変形が可能である。上述した実施形態は本発明を理解しやすく説明するために例示したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。上記実施形態に対して可能な変形は、例えば以下のようなものである。 <Modification>
The present invention is not limited to the above-described embodiments, and various modifications can be made. The above-described embodiments are illustrated for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described. Further, a part of the configuration of an embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of an embodiment. In addition, it is possible to add, delete, and replace other configurations for a part of the configuration of each embodiment. Examples of possible modifications to the above embodiment are as follows.

（ＳＰＤの変形例）
（１）上記実施形態においては、図２(a)，(b)に示したＳＰＤ７１〜７６，８３〜８６を用いたが、これらに代えて、図５に示すＳＰＤ１１を適用してもよい。
図５において、マイクロスイッチ１１０は、温度ヒューズ１０１の状態によって切り替わるスイッチであり、コモン端子１１０ｂと、温度ヒューズ１０１が溶断していないときにコモン端子１１０ｂに接続される端子１１０ａと、温度ヒューズ１０１が溶断したときにコモン端子１１０ｂに接続される端子１１０ｃとを有している。端子１１０ａおよびコモン端子１１０ｂ間の状態である接点信号を状態信号Ｓ１１として出力することを想定すると、初期状態においては、図示のように、状態信号Ｓ１１はオン状態になる。 (Modification of SPD)
(1) In the above embodiment, the SPDs 71 to 76 and 83 to 86 shown in FIGS. 2A and 2B are used. However, instead of these, the SPD 11 shown in FIG. 5 may be applied.
In FIG. 5, a micro switch 110 is a switch that switches depending on the state of the thermal fuse 101. The common terminal 110b, a terminal 110a connected to the common terminal 110b when the thermal fuse 101 is not blown, and the thermal fuse 101 And a terminal 110c connected to the common terminal 110b when blown. Assuming that a contact signal, which is a state between the terminal 110a and the common terminal 110b, is output as the state signal S11, in the initial state, the state signal S11 is turned on as illustrated.

状態信号Ｓ１１は、ＳＰＤ１１の両端に電圧が印加されているか否かにかかわらず出力されるため、この点は上記実施形態における状態信号（Ｓ７１等）とは異なる。しかし、論理回路５６の構成をこれに対応させることにより、状態信号Ｓ１１を、状態信号Ｓ７１〜Ｓ７６，Ｓ８３〜Ｓ８６に代えて用いることができる。 Since the status signal S11 is output regardless of whether a voltage is applied to both ends of the SPD 11, this point is different from the status signal (S71 and the like) in the above embodiment. However, by making the configuration of the logic circuit 56 correspond to this, the state signal S11 can be used in place of the state signals S71 to S76, S83 to S86.

（２）上記実施形態におけるＳＰＤ７１等はフォトカプラ１０４を内蔵したものであったが、フォトカプラ１０４を内蔵せず、ＭＯＶ１０２と温度ヒューズ１０１の接続点をモニタ用の中間端子として出力するＳＰＤも知られている。上記実施形態におけるＳＰＤ７１〜７６，８３〜８６に代えてこの種のＳＰＤを適用し、モニタ用の中間端子にフォトカプラを別途接続してもよい。 (2) The SPD 71 and the like in the above embodiment incorporate the photocoupler 104, but SPDs that do not incorporate the photocoupler 104 and output the connection point of the MOV 102 and the thermal fuse 101 as an intermediate terminal for monitoring are also known. It has been. This type of SPD may be applied instead of the SPDs 71 to 76 and 83 to 86 in the above embodiment, and a photocoupler may be separately connected to the intermediate terminal for monitoring.

（サージ吸収部６０，８０の数の変形）
上記実施形態においては、主としてコモンモードに対応するサージ吸収部６０ＲＧ，６０ＳＧ，６０ＴＧ，８０と、主としてノーマルモードに対応するサージ吸収部６０ＲＮ，６０ＳＮ，６０ＴＮとを設けたため、サージ吸収部６０，８０の数は合計で７個であったが、これらサージ吸収部のうち一部を省略してコストダウンを図ってもよい。 (Deformation of the number of surge absorbers 60 and 80)
In the above embodiment, the surge absorbers 60RG, 60SG, 60TG, 80 mainly corresponding to the common mode and the surge absorbers 60RN, 60SN, 60TN mainly corresponding to the normal mode are provided. The total number is seven, but some of these surge absorbers may be omitted to reduce costs.

例えば、サージ保護装置５の近傍にて、外部電源系統３の中性線３Ｎが接地されているのであれば、中性線３Ｎ，２Ｎに生じるサージ電圧は小さくなることが期待できる。このような場合は、サージ吸収部８０は省略してもよい。また、サージ電圧のうち特に「ノーマルモード」に対応することを目指すのであれば、サージ吸収部６０ＲＧ，６０ＳＧ，６０ＴＧを省略してもよい。逆に、サージ電圧のうち特に「コモンモード」に対応することを目指すのであれば、サージ吸収部６０ＲＮ，６０ＳＮ，６０ＴＮを省略してもよい。 For example, if the neutral line 3N of the external power supply system 3 is grounded in the vicinity of the surge protection device 5, the surge voltage generated in the neutral lines 3N and 2N can be expected to be small. In such a case, the surge absorber 80 may be omitted. Further, if it is aimed to cope with the “normal mode” among the surge voltages, the surge absorbers 60RG, 60SG, 60TG may be omitted. On the contrary, if it is aimed to cope with “common mode” among surge voltages, surge absorbers 60RN, 60SN, and 60TN may be omitted.

（配電方式の変形例）
上記実施形態においては、３相４線式の配電方式を適用した例を説明したが、他の配電方式を採用してもよい。例えば、日本国内では、Ｓ相を接地した３相３線式が多用されている。この場合は、Ｒ相とＳ相（接地）間のサージ吸収部と、Ｔ相とＳ相（接地）間のサージ吸収部とを設けるとよい。 (Modification of power distribution system)
In the above-described embodiment, an example in which a three-phase four-wire distribution system is applied has been described. However, other distribution systems may be employed. For example, in Japan, a three-phase three-wire system in which the S phase is grounded is frequently used. In this case, a surge absorber between the R phase and the S phase (ground) and a surge absorber between the T phase and the S phase (ground) may be provided.

（ステータス信号の変形例）
上記実施形態においては、各ＳＰＤ７１〜７６，８３〜８６から出力される状態信号Ｓ７１〜Ｓ７６，Ｓ８３〜Ｓ８６を組み合わせることにより、ステータス信号ＳＴ２１〜ＳＴ２４を外部のモニタ装置等に出力していた。しかし、状態信号を組み合わせる方法は、上述の実施形態のものに限られるわけではなく、種々の方法を採ることができる。例えば、上記実施形態においては、第２バンク運転状態ＳＳ２２および第３バンク運転状態ＳＳ３２を同一のステータス信号（オン状態のＳＴ２２）で表していたが、両者を区別するようなステータス信号を出力するようにしてもよい。 (Modification of status signal)
In the above embodiment, the status signals ST21 to ST24 are output to an external monitor device or the like by combining the status signals S71 to S76 and S83 to S86 output from the SPDs 71 to 76 and 83 to 86. However, the method of combining the status signals is not limited to that of the above-described embodiment, and various methods can be adopted. For example, in the above-described embodiment, the second bank operation state SS22 and the third bank operation state SS32 are represented by the same status signal (ST22 in the on state), but a status signal that distinguishes the two is output. It may be.

（サージ保護装置５の配置の変形例）
上記実施形態においては、外部電源系統３と被防護機器４との間にサージ保護装置５を挿入したが、被防護機器４の消費電力が大きい場合には、サージ保護装置５の大型化とコストアップを招く場合がある。このような場合は、外部電源系統３に対して、被防護機器４とサージ保護装置５とを並列に接続してもよい。特に、被防護機器４が既設設備であって、サージ保護装置５を追加する場合には、並列接続することが望ましい場合が多い。 (Modification of Arrangement of Surge Protection Device 5)
In the above embodiment, the surge protection device 5 is inserted between the external power supply system 3 and the protected device 4. However, when the power consumption of the protected device 4 is large, the surge protection device 5 is increased in size and cost. It may invite up. In such a case, the protected device 4 and the surge protection device 5 may be connected in parallel to the external power supply system 3. In particular, when the protected device 4 is an existing facility and the surge protection device 5 is added, it is often desirable to connect in parallel.

２Ｒ，２Ｓ，２Ｔ電圧線
２Ｇアース線
２Ｎ中性線
３外部電源系統
３Ｒ，３Ｓ，３Ｔ電圧線
３Ｎ中性線
４被防護機器
５サージ保護装置（サージ電圧吸収装置）
１１ＳＰＤ
２３，４３リレー接点（第１のリレー接点）
２４，４４リレー接点（第２のリレー接点）
２２，２５，２６，４５，４６リレー接点
６０，８０サージ吸収部（サージ吸収部群）
６０ＲＧ，６０ＳＧ，６０ＴＧサージ吸収部（電圧線・接地電位間サージ吸収部）
６０ＲＮ，６０ＳＮ，６０ＴＮサージ吸収部（電圧線・中性線間サージ吸収部）
７３，８３ＳＰＤ（第１のサージ電圧吸収回路）
７４，８４ＳＰＤ（第２のサージ電圧吸収回路）
７１，７２，７５，７６，８５，８６ＳＰＤ
５０制御回路
５４電源回路
５５電圧検出回路
５６論理回路
５７リレー駆動回路
５８外部インタフェース
８０サージ吸収部（中性線・接地電位間サージ吸収部）
１０１温度ヒューズ
１０２ＭＯＶ
１０３抵抗器
１０４フォトカプラ
１０４ａＬＥＤ
１０４ｂフォトトランジスタ
１１０マイクロスイッチ
Ｓ７１〜Ｓ７６状態信号
Ｓ８３〜Ｓ８６状態信号
ＳＴ２１〜ＳＴ２４ステータス信号 2R, 2S, 2T Voltage line 2G Ground line 2N Neutral line 3 External power supply system 3R, 3S, 3T Voltage line 3N Neutral line 4 Protected equipment 5 Surge protection device (surge voltage absorption device)
11 SPD
23, 43 Relay contact (first relay contact)
24, 44 Relay contact (second relay contact)
22, 25, 26, 45, 46 Relay contact 60, 80 Surge absorber (surge absorber group)
60RG, 60SG, 60TG Surge absorber (Surge absorber between voltage line and ground potential)
60RN, 60SN, 60TN Surge absorption part (Surge absorption part between voltage line and neutral line)
73,83 SPD (first surge voltage absorption circuit)
74,84 SPD (second surge voltage absorption circuit)
71, 72, 75, 76, 85, 86 SPD
50 Control Circuit 54 Power Supply Circuit 55 Voltage Detection Circuit 56 Logic Circuit 57 Relay Drive Circuit 58 External Interface 80 Surge Absorber (Surge Absorber Between Neutral Line and Ground Potential)
101 Thermal fuse 102 MOV
103 Resistor 104 Photocoupler 104a LED
104b Phototransistor 110 Microswitch S71 to S76 Status signal S83 to S86 Status signal ST21 to ST24 Status signal

Claims

(A) a surge absorption unit group having at least three surge absorption units corresponding to a three-phase voltage, wherein one surge absorption unit includes:
A first surge voltage absorbing circuit that includes a first surge voltage absorbing element that becomes conductive when the voltage at both ends becomes equal to or higher than a predetermined voltage, and that can be inserted between two lines that can generate a surge voltage;
A second surge voltage absorption circuit that includes a second surge voltage absorption element that becomes conductive when the voltage at both ends becomes equal to or higher than a predetermined voltage, and can be inserted between the two lines;
A surge absorption unit group having a second relay contact for inserting the second surge voltage absorption circuit between the two lines when turned on;
(B) Until the exhaustion state of any of the first surge voltage absorption circuits is detected, the second relay contact is set in an off state in each of the surge absorption units, and any one of the first surge voltages A surge voltage absorbing device comprising: a control circuit that sets the second relay contact in an ON state in each of the surge absorbing portions when detecting a consumption state of the absorbing circuit.

Each of the surge absorbers has a first relay contact that inserts the first surge voltage absorption circuit between the two lines when turned on.
The control circuit sets the first relay contact in an off state in each of the surge absorbers until detecting a consumption state of any of the first surge voltage absorption circuits, 2. The surge voltage absorbing device according to claim 1, wherein when the consumption state of the surge voltage absorbing circuit is detected, the first relay contact is set to an off state in each of the surge absorbing portions.

It further has a three-phase voltage line and a neutral line,
The surge absorbing part group includes three voltage line / neutral surge absorbing parts inserted between the three-phase voltage line and the neutral line. The surge voltage absorber described.

The surge voltage absorbing device according to claim 3, wherein the surge absorbing portion group includes a neutral wire / ground potential surge absorbing portion inserted between the neutral wire and a ground potential conductor. .

The surge absorbing part group includes three voltage line / ground potential surge absorbing parts inserted between the three-phase voltage lines and a ground potential conductor. Surge voltage absorber.

The first and second surge voltage absorption circuits output status signals indicating respective consumption states,
The said control circuit outputs the status signal which combined the said status signal each output from each surge absorption part which comprises the said surge absorption part group as a signal for monitoring. The surge voltage absorbing device according to one item.