JP2016090595A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2016090595A
JP2016090595A JP2014220351A JP2014220351A JP2016090595A JP 2016090595 A JP2016090595 A JP 2016090595A JP 2014220351 A JP2014220351 A JP 2014220351A JP 2014220351 A JP2014220351 A JP 2014220351A JP 2016090595 A JP2016090595 A JP 2016090595A
Authority
JP
Japan
Prior art keywords
pixel
sub
pixels
display device
blue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014220351A
Other languages
Japanese (ja)
Other versions
JP6453612B2 (en
Inventor
憲太 梶山
Kenta Kajiyama
憲太 梶山
佐藤 敏浩
Toshihiro Sato
敏浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014220351A priority Critical patent/JP6453612B2/en
Publication of JP2016090595A publication Critical patent/JP2016090595A/en
Application granted granted Critical
Publication of JP6453612B2 publication Critical patent/JP6453612B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display device that can simplify formation of a pixel control circuit while suppressing a deterioration in image quality.SOLUTION: Pixels are each formed of a plurality of sub pixels. The sub pixels are each provided with a light emitting element including an electrode pixel and a pixel control circuit controlling power supply to the light emitting element. A display device is provided, as the plurality of sub pixels, blue sub pixels emitting in blue and sub pixels in three colors other than blue. The pixels each have sub pixels S in three colors. The number of blue sub pixels S(B) provided in the adjacent n pixels P is smaller than n.SELECTED DRAWING: Figure 2

Description

本発明は表示装置に関する。   The present invention relates to a display device.

表示装置には、1つの画素に、赤、緑、青、及び白の4つのサブ画素を有しているものがある。各サブ画素には、画素電極、画素電極への電流或いは電圧供給を制御する画素制御回路が設けられている。画素制御回路はTFTや容量によって構成されている。   Some display devices have four sub-pixels of red, green, blue, and white in one pixel. Each subpixel is provided with a pixel electrode and a pixel control circuit for controlling current or voltage supply to the pixel electrode. The pixel control circuit is composed of TFTs and capacitors.

下記特許文献1及び2には、1つの画素に、赤、緑、青、及び白の4つの色のサブ画素を有する液晶表示装置が開示されている。文献1の液晶表示装置は、1つの画素に、2つの赤サブ画素、2つの緑サブ画素、1つの青サブ画素、及び1つの白サブ画素を有している。特許文献3には、赤、緑、及び青の3つサブ画素で1つの画素が構成され、緑のサブ画素が他のサブ画素よりも大きく形成されている。   Patent Documents 1 and 2 below disclose a liquid crystal display device in which one pixel has sub-pixels of four colors of red, green, blue, and white. The liquid crystal display device of Document 1 has two red subpixels, two green subpixels, one blue subpixel, and one white subpixel in one pixel. In Patent Document 3, one pixel is configured by three sub-pixels of red, green, and blue, and the green sub-pixel is formed larger than the other sub-pixels.

特開2005−99797号公報JP-A-2005-99797 特許第4679242号Japanese Patent No. 4679242 特許第5141418号Japanese Patent No. 5141418

近年、表示装置の高精細化が進んでいる。それに伴って、各画素のサイズが小さくなっている。そのため、画素制御回路が形成可能な領域の面積が小さくなり、画素制御回路の形成が従来に比べて難しくなってきている。特に有機EL表示装置などの自発光表示装置では、液晶表示装置に比べて、1つの画素制御回路を構成する素子(TFTや容量)の数が多い。そのため、画素制御回路の形成はより難しい。   In recent years, display devices have been improved in definition. Along with this, the size of each pixel is reduced. For this reason, the area of the region where the pixel control circuit can be formed is reduced, and the formation of the pixel control circuit has become more difficult than in the past. In particular, a self-luminous display device such as an organic EL display device has a larger number of elements (TFTs and capacitors) constituting one pixel control circuit than a liquid crystal display device. For this reason, it is more difficult to form a pixel control circuit.

本発明の目的の一つは、画像品質の劣化を抑えながら、画素制御回路の形成を容易化できる表示装置を提供することにある。   An object of the present invention is to provide a display device that can facilitate the formation of a pixel control circuit while suppressing deterioration in image quality.

本発明に係る表示装置は、それぞれが複数のサブ画素を有している複数の画素と、前記複数のサブ画素のそれぞれに設けられている、画素電極を含んでいる発光素子と、前記複数のサブ画素のそれぞれに設けられ、前記発光素子への電流供給を制御する画素制御回路と、を備える。表示装置には、前記複数のサブ画素として、青色で発光する青サブ画素、及び青以外の3色のサブ画素が設けられる。前記複数の画素のそれぞれは前記青以外の3色のサブ画素を有し、隣接するn個の画素に設けられている前記青サブ画素の数はnより少ない。これによれば、画像品質の劣化を抑えながら、画素制御回路の形成を容易化できる。   A display device according to the present invention includes a plurality of pixels each having a plurality of sub-pixels, a light-emitting element including a pixel electrode provided in each of the plurality of sub-pixels, and the plurality of the plurality of sub-pixels. A pixel control circuit that is provided in each of the sub-pixels and controls current supply to the light-emitting elements. In the display device, as the plurality of sub-pixels, a blue sub-pixel emitting blue light and a sub-pixel of three colors other than blue are provided. Each of the plurality of pixels has subpixels of three colors other than blue, and the number of blue subpixels provided in adjacent n pixels is smaller than n. According to this, it is possible to facilitate the formation of the pixel control circuit while suppressing the deterioration of the image quality.

本発明に係る表示装置は、複数のサブ画素を有する第1の画素と、複数のサブ画素を有し、前記第1の画素と隣接する第2の画素と、前記複数のサブ画素の各々に具備された画素制御回路と、を備える。前記複数のサブ画素には、第1の色のサブ画素が含まれ、前記第1の色のサブ画素は、前記第1の画素と前記第2の画素とに跨って配置され、前記第1の色のサブ画素に具備された画素制御回路は、前記第1の画素と前記第2の画素とに跨って形成されている。これによれば、画素制御回路の形成を容易化できる。   A display device according to the present invention includes a first pixel having a plurality of sub-pixels, a second pixel having a plurality of sub-pixels, adjacent to the first pixel, and each of the plurality of sub-pixels. And a pixel control circuit provided. The plurality of sub-pixels include a first-color sub-pixel, and the first-color sub-pixel is disposed across the first pixel and the second pixel, and The pixel control circuit provided in the sub-pixel of the color is formed across the first pixel and the second pixel. According to this, formation of the pixel control circuit can be facilitated.

本発明の一実施形態に係る表示装置の斜視図である。It is a perspective view of a display device concerning one embodiment of the present invention. TFT基板における画素のレイアウトの例を示す平面図である。It is a top view which shows the example of the layout of the pixel in a TFT substrate. 図2のIII−III線での断面を示す図である。It is a figure which shows the cross section in the III-III line of FIG. 各画素に形成される画素制御回路の例を示す回路図である。It is a circuit diagram which shows the example of the pixel control circuit formed in each pixel. 画素制御回路が形成されている領域を示す図である。It is a figure which shows the area | region in which the pixel control circuit is formed. 画素制御回路が形成されている領域を示す図である。この図では、画素制御回路を構成する素子、及び配線が示されている。It is a figure which shows the area | region in which the pixel control circuit is formed. In this figure, elements and wirings constituting the pixel control circuit are shown. TFT基板における画素のレイアウトの変形例を示す平面図である。It is a top view which shows the modification of the layout of the pixel in a TFT substrate. 図7の例に係る画素制御回路が形成されている領域を示す図である。It is a figure which shows the area | region in which the pixel control circuit which concerns on the example of FIG. 7 is formed.

以下、本発明の一実施形態について説明する。本明細書の開示は本発明の一例にすぎず、本発明の主旨を保った適宜変更であって当業者が容易に想到し得るものは本発明の範囲に含まれる。また、図で示す各部の幅、厚さ及び形状等は模式的に表されており、本発明の解釈を限定するものではない。本明細書では表示装置の一例として有機EL表示装置について説明するが、本発明は有機EL表示装置以外の表示装置に適用されてもよい。   Hereinafter, an embodiment of the present invention will be described. The disclosure of the present specification is merely an example of the present invention, and appropriate modifications that maintain the gist of the present invention and that can be easily conceived by those skilled in the art are included in the scope of the present invention. Moreover, the width | variety of each part shown in a figure, thickness, a shape, etc. are represented typically and do not limit the interpretation of this invention. In this specification, an organic EL display device will be described as an example of a display device, but the present invention may be applied to a display device other than the organic EL display device.

図1は本発明の実施形態に係る有機EL表示装置1の斜視図である。有機EL表示装置1はTFT(Thin Film Transistor)基板2を有している。また、有機EL表示装置1はTFT基板2と対向している対向基板21を有している。   FIG. 1 is a perspective view of an organic EL display device 1 according to an embodiment of the present invention. The organic EL display device 1 has a TFT (Thin Film Transistor) substrate 2. The organic EL display device 1 has a counter substrate 21 that faces the TFT substrate 2.

図2はTFT基板2における画素Pのレイアウトの例を示す平面図である。この図においてハッチングが施されている部分は後述するバンク層8である。バンク層に形成されている開口A1(以下においてバンク開口と称する)から光が出る。   FIG. 2 is a plan view showing an example of the layout of the pixels P on the TFT substrate 2. In this figure, the hatched portion is a bank layer 8 to be described later. Light is emitted from an opening A1 (hereinafter referred to as a bank opening) formed in the bank layer.

TFT基板2には複数の画素Pが形成されている。複数の画素Pは水平方向(図2においてX方向)及び垂直方向(図2においてY方向)に並んでいる。各画素Pは複数のサブ画素Sによって構成されている。TFT基板2は、サブ画素として、青色で発光する青サブ画素S(B)を有している。また、TFT基板2は青以外の3色のサブ画素Sを有している。TFT基板2の一例は、青サブ画素S(B)の他に、赤サブ画素S(R)、緑サブ画素S(G)、及び白サブ画素S(W)を有する。後において説明するように、図2の例では、2つの画素Pにつき1つの青サブ画素S(B)が設けられている。すなわち、画素Pの数に比して青サブ画素S(B)の数は減らされている。   A plurality of pixels P are formed on the TFT substrate 2. The plurality of pixels P are arranged in the horizontal direction (X direction in FIG. 2) and the vertical direction (Y direction in FIG. 2). Each pixel P is composed of a plurality of sub-pixels S. The TFT substrate 2 has a blue sub-pixel S (B) that emits blue light as a sub-pixel. The TFT substrate 2 has sub-pixels S of three colors other than blue. An example of the TFT substrate 2 includes a red sub pixel S (R), a green sub pixel S (G), and a white sub pixel S (W) in addition to the blue sub pixel S (B). As will be described later, in the example of FIG. 2, one blue sub-pixel S (B) is provided for every two pixels P. That is, the number of blue sub-pixels S (B) is reduced compared to the number of pixels P.

図3は各サブ画素の断面を示す断面図であり、その切断面は図2のIII−III線で示されている。図4は各サブ画素に形成されている回路を示す回路図である。   FIG. 3 is a cross-sectional view showing a cross section of each sub-pixel, and a cut surface thereof is indicated by a line III-III in FIG. FIG. 4 is a circuit diagram showing a circuit formed in each sub-pixel.

図3に示すように、TFT基板2は基板10を有している。基板10は例えばガラス基板や樹脂基板である。TFT基板2は回路層3を有している。回路層3は配線を含んでいる。回路層3には、配線として、水平方向に伸びている走査線Lg、垂直方向に伸びている映像信号線Ld、及び垂直方向に伸びている電源線Lsが形成されている(図4参照)。   As shown in FIG. 3, the TFT substrate 2 has a substrate 10. The substrate 10 is, for example, a glass substrate or a resin substrate. The TFT substrate 2 has a circuit layer 3. The circuit layer 3 includes wiring. In the circuit layer 3, scanning lines Lg extending in the horizontal direction, video signal lines Ld extending in the vertical direction, and power supply lines Ls extending in the vertical direction are formed as wirings (see FIG. 4). .

また、回路層3には各サブ画素Sに設けられている画素制御回路Sc(図4参照)が形成される。画素制御回路ScはTFTや容量を含み、各サブ画素Sに形成されている有機発光ダイオードOdへの電流供給を制御する(有機発光ダイオードは請求項の発光素子に対応している)。後において説明するように、有機発光ダイオードOdは画素電極11、有機層12、及び共通電極13を有している。画素制御回路Scは、図4に示すように、駆動TFT31と、保持容量32と、スイッチングTFT33とを有している。スイッチングTFT33のゲートは走査線Lgに接続され、スイッチングTFT33のドレインは映像信号線Ldに接続されている。スイッチングTFT33のソースは保持容量32及び駆動TFT31のゲートに接続されている。駆動TFT31のドレインは電源線Lsに接続され、駆動TFT31のソースには有機発光ダイオードOdが接続されている。走査線Lgにゲート電圧が印加されることにより、スイッチングTFT33がON状態となる。このとき、映像信号線Ldから映像信号が供給されると、保持容量32に電荷が蓄積される。そして、保持容量32に電荷が蓄積されることにより、駆動TFT31がON状態となって、電源線Lsから有機発光ダイオードOdに電流が流れて、有機発光ダイオードOdが発光する。   In the circuit layer 3, a pixel control circuit Sc (see FIG. 4) provided in each subpixel S is formed. The pixel control circuit Sc includes a TFT and a capacitor, and controls current supply to the organic light emitting diode Od formed in each subpixel S (the organic light emitting diode corresponds to the light emitting element in the claims). As will be described later, the organic light emitting diode Od includes a pixel electrode 11, an organic layer 12, and a common electrode 13. As shown in FIG. 4, the pixel control circuit Sc includes a driving TFT 31, a storage capacitor 32, and a switching TFT 33. The gate of the switching TFT 33 is connected to the scanning line Lg, and the drain of the switching TFT 33 is connected to the video signal line Ld. The source of the switching TFT 33 is connected to the storage capacitor 32 and the gate of the driving TFT 31. The drain of the driving TFT 31 is connected to the power supply line Ls, and the organic light emitting diode Od is connected to the source of the driving TFT 31. When the gate voltage is applied to the scanning line Lg, the switching TFT 33 is turned on. At this time, when a video signal is supplied from the video signal line Ld, charges are accumulated in the storage capacitor 32. Then, when the electric charge is accumulated in the storage capacitor 32, the driving TFT 31 is turned on, a current flows from the power line Ls to the organic light emitting diode Od, and the organic light emitting diode Od emits light.

画素制御回路Scは有機発光ダイオードOdへの電流供給を制御するための回路であり、各サブ画素Sに形成されている回路素子のうち有機発光ダイオードOdを除く回路素子を含む回路である。画素制御回路Scの構成は図4に示したものに限られない。例えば、画素制御回路Scは、保持容量32の他に、容量を増すための補助容量をさらに含んでもよい。   The pixel control circuit Sc is a circuit for controlling current supply to the organic light emitting diode Od, and is a circuit including circuit elements excluding the organic light emitting diode Od among circuit elements formed in each subpixel S. The configuration of the pixel control circuit Sc is not limited to that shown in FIG. For example, the pixel control circuit Sc may further include an auxiliary capacitor for increasing the capacity in addition to the storage capacitor 32.

図3に示すように、回路層3上に平坦化膜4が形成されている。TFT基板2は、平坦化膜4の上側に、有機発光ダイオードOdを構成する画素電極11、有機層12、及び共通電極13を有している。画素電極11は各サブ画素Sに独立して形成されている。有機層12は電荷輸送層や電荷注入層、発光層などを含み、画素電極11上に形成されている。共通電極13は有機層12上に形成され且つ複数のサブ画素Sに亘って配置されている。有機層12の一例は、各サブ画素Sの色に応じた色の光が有機層12から出るように構成される(塗り分け方式)。有機層12は、全サブ画素Sが同じ色(例えば白)で発光するように構成されてもよい(カラーフィルタ方式)。カラーフィルタ方式の場合、対向基板21にカラーフィルタが形成される。また、カラーフィルタ方式の場合、有機層12は全サブ画素Sにおいて共通の積層構造を有してもよい。画素電極11は、平坦化膜4に形成されたコンタクトホール(不図示)を介して、回路層3に形成されている画素制御回路Sc(より具体的には、駆動TFT31(図4参照))に接続される。   As shown in FIG. 3, a planarizing film 4 is formed on the circuit layer 3. The TFT substrate 2 has a pixel electrode 11, an organic layer 12, and a common electrode 13 constituting the organic light emitting diode Od on the upper side of the planarizing film 4. The pixel electrode 11 is formed independently for each sub-pixel S. The organic layer 12 includes a charge transport layer, a charge injection layer, a light emitting layer, and the like, and is formed on the pixel electrode 11. The common electrode 13 is formed on the organic layer 12 and arranged over the plurality of subpixels S. An example of the organic layer 12 is configured such that light of a color corresponding to the color of each sub-pixel S exits from the organic layer 12 (coloring method). The organic layer 12 may be configured such that all the sub-pixels S emit light with the same color (for example, white) (color filter method). In the case of the color filter method, a color filter is formed on the counter substrate 21. In the case of the color filter method, the organic layer 12 may have a common stacked structure in all the subpixels S. The pixel electrode 11 is connected to the pixel control circuit Sc (more specifically, the driving TFT 31 (see FIG. 4)) formed in the circuit layer 3 through a contact hole (not shown) formed in the planarizing film 4. Connected to.

図3に示すように、TFT基板2は隣接する2つのサブ画素Sを区画するバンク層8を有する。バンク層8は平坦化膜4及び画素電極11上に形成される。バンク層8は、各サブ画素Sの位置に開口A1を有する(以下においてこの開口A1をバンク開口と称する)。画素電極11はバンク開口A1において露出し、有機層12はバンク開口A1の内側で画素電極11に接する。有機層12及び電極11、13に電流が流れると、バンク開口A1の内側から光が出る。図3に示すように、共通電極13及び有機層12は、有機層12に水分が浸透するのを防止するための保護層14によって覆われてもよい。保護層14と対向基板21との間に充填材が配置され、対向基板21はTFT基板2に貼り付けられている(図3において、充填材及び対向基板21は省略されている)。   As shown in FIG. 3, the TFT substrate 2 has a bank layer 8 that partitions two adjacent sub-pixels S. The bank layer 8 is formed on the planarizing film 4 and the pixel electrode 11. The bank layer 8 has an opening A1 at the position of each sub-pixel S (hereinafter, the opening A1 is referred to as a bank opening). The pixel electrode 11 is exposed in the bank opening A1, and the organic layer 12 is in contact with the pixel electrode 11 inside the bank opening A1. When a current flows through the organic layer 12 and the electrodes 11 and 13, light is emitted from the inside of the bank opening A1. As shown in FIG. 3, the common electrode 13 and the organic layer 12 may be covered with a protective layer 14 for preventing moisture from penetrating into the organic layer 12. A filler is disposed between the protective layer 14 and the counter substrate 21, and the counter substrate 21 is attached to the TFT substrate 2 (in FIG. 3, the filler and the counter substrate 21 are omitted).

TFT基板2に形成される積層構造はこれに限られない。例えば、画素制御回路Scが補助容量を有する場合、補助容量を形成するための金属層が回路層3と画素電極11との間に形成されてもよい。この場合、画素制御回路Scは画素電極11よりも下側の層(回路層3及び金属層)に形成される回路である。また、バンク層8や保護層14は必ずしも設けられていなくてもよい。   The laminated structure formed on the TFT substrate 2 is not limited to this. For example, when the pixel control circuit Sc has an auxiliary capacitor, a metal layer for forming the auxiliary capacitor may be formed between the circuit layer 3 and the pixel electrode 11. In this case, the pixel control circuit Sc is a circuit formed in a layer (the circuit layer 3 and the metal layer) below the pixel electrode 11. Further, the bank layer 8 and the protective layer 14 are not necessarily provided.

図5は画素制御回路Scが形成されている領域を示す図である。図6は画素制御回路Scが形成されている領域をより詳細に示す図であり、この図では、画素制御回路Scを構成する素子及び配線が示されている。以下では、画素制御回路Scが形成されている領域を画素回路領域Eと称する。図5及び図6において、符号E(R)、E(G)、E(B)、及びE(W)は、赤サブ画素S(R)の画素回路領域、緑サブ画素S(G)の画素回路領域、青サブ画素S(B)の画素回路領域、白サブ画素S(W)の画素回路領域にそれぞれ対応している。なお、画素回路領域Eは画素制御回路Scの回路素子が形成される領域であり、サブ画素Sを挟んで互いに反対側に位置する2つの映像信号線Ld及びサブ画素Sを挟んで互いに反対側に配置される2つの走査線Lgによって規定される。これについては後において詳説する。   FIG. 5 is a diagram showing a region where the pixel control circuit Sc is formed. FIG. 6 is a diagram showing in more detail the region where the pixel control circuit Sc is formed. In this figure, elements and wirings constituting the pixel control circuit Sc are shown. Hereinafter, a region where the pixel control circuit Sc is formed is referred to as a pixel circuit region E. 5 and 6, symbols E (R), E (G), E (B), and E (W) are the pixel circuit area of the red sub-pixel S (R) and the green sub-pixel S (G). The pixel circuit area corresponds to the pixel circuit area of the blue sub-pixel S (B) and the pixel circuit area of the white sub-pixel S (W), respectively. The pixel circuit region E is a region in which circuit elements of the pixel control circuit Sc are formed. The two video signal lines Ld and the sub-pixels S located on opposite sides of the sub-pixel S are opposite to each other. Defined by two scanning lines Lg. This will be described in detail later.

上述したように、TFT基板2は青サブ画素S(B)及び青以外の3色のサブ画素Sを有している。一例では、図2に示すように、TFT基板2は、青サブ画素S(B)の他に、赤サブ画素S(R)、緑サブ画素S(G)、及び白サブ画素S(W)を有している。各画素Pは赤サブ画素S(R)、緑サブ画素S(G)、及び白サブ画素S(W)を有している。すなわち、これら3色のサブ画素Sのそれぞれの数はn個の画素Pにつきn個である。一方、互いに隣接するn個の画素Pに設けられている青サブ画素S(B)の数はn個よりも少ない。一例では、図2に示すように、青サブ画素S(B)の数は隣接する2つの画素Pにつき1つである。青サブ画素S(B)の数は適宜変更されてよい。例えば、青サブ画素S(B)の数は隣接する3つの画素Pにつき2つであったり、隣接する3つの画素Pにつき1つであったりしてもよい。   As described above, the TFT substrate 2 has the blue subpixel S (B) and the subpixels S of three colors other than blue. In one example, as shown in FIG. 2, the TFT substrate 2 includes a red sub-pixel S (R), a green sub-pixel S (G), and a white sub-pixel S (W) in addition to the blue sub-pixel S (B). have. Each pixel P has a red sub-pixel S (R), a green sub-pixel S (G), and a white sub-pixel S (W). That is, the number of each of these three color sub-pixels S is n per n pixels P. On the other hand, the number of blue sub-pixels S (B) provided in n pixels P adjacent to each other is smaller than n. In one example, as shown in FIG. 2, the number of blue sub-pixels S (B) is one for two adjacent pixels P. The number of blue sub-pixels S (B) may be changed as appropriate. For example, the number of blue sub-pixels S (B) may be two for three adjacent pixels P, or may be one for three adjacent pixels P.

本実施形態では、青サブ画素S(B)の数が画素Pの数に比して少ないので、青サブ画素S(B)が各画素に設けられている従来の表示装置に比して、画素回路領域を確保し易くなる。本願発明者は、観察者が高精細な画像を見た場合、他のサブ画素の色と比べ青色は視認性が低いことから、隣り合う2つの青サブ画素を別個には認識し難いことを発見した。本実施形態では、青以外の3色のサブ画素Sが各画素に設けられている一方で、青サブ画素S(B)の数が画素Pの数に比して少ない。そのため、観察者にとっての画像品質の低下を抑えながら画素回路領域を確保することが可能となる。青以外の3色のサブ画素は必ずしも赤サブ画素S(R)、緑サブ画素S(G)、及び白サブ画素S(W)でなくてもよい。また、3色のサブ画素以外に、黄色やマゼンタなどのサブ画素を含んでもよい。更には、青サブ画素S(B)以外のサブ画素は3つでなくてもよい。例えば、青サブ画素S(B)以外のサブ画素が、赤サブ画素S(R)、緑サブ画素S(G)から成る構造でも良い。尚、画素Pの数に比して数が減らされているサブ画素の色は、必ずしも青色に限定されることは無く、サブ画素の数が減ったことによる精細度を鑑みた画像品質が許容できる場合は、青色以外の色でもよい。   In this embodiment, since the number of blue sub-pixels S (B) is smaller than the number of pixels P, the blue sub-pixel S (B) is provided in each pixel as compared with the conventional display device. It becomes easy to secure the pixel circuit area. The inventor of the present application shows that when an observer views a high-definition image, blue is less visible than other sub-pixels, so it is difficult to recognize two adjacent blue sub-pixels separately. discovered. In the present embodiment, subpixels S of three colors other than blue are provided in each pixel, while the number of blue subpixels S (B) is smaller than the number of pixels P. Therefore, it is possible to secure the pixel circuit area while suppressing a decrease in image quality for the observer. The sub-pixels of the three colors other than blue are not necessarily the red sub-pixel S (R), the green sub-pixel S (G), and the white sub-pixel S (W). Further, in addition to the sub-pixels of three colors, sub-pixels such as yellow and magenta may be included. Furthermore, the number of sub-pixels other than the blue sub-pixel S (B) may not be three. For example, the sub pixel other than the blue sub pixel S (B) may be composed of a red sub pixel S (R) and a green sub pixel S (G). Note that the color of the sub-pixel whose number is reduced compared to the number of the pixels P is not necessarily limited to blue, and the image quality in view of the fineness due to the reduction of the number of sub-pixels is acceptable. If possible, a color other than blue may be used.

本実施形態では、上述したように、青サブ画素S(B)の数が減らされている。そのため、1つの画素Pにおける各サブ画素Sの画素回路領域の面積の平均をEとした場合、1つの画素Pに含まれる青サブ画素S(B)の画素回路領域の面積は平均Eよりも小さい(図5を例にすると、青サブ画素S(B)の画素回路領域の半分だけが1の画素Pに含まれるためである)。一方、他の3色のサブ画素Sの画素回路領域の面積のそれぞれは平均Eよりも大きい。言い換えると、1つの画素Pに含まれる青サブ画素S(B)の画素回路領域の面積は他色のサブ画素Sの画素回路領域の面積よりも小さい。   In the present embodiment, as described above, the number of blue sub-pixels S (B) is reduced. Therefore, when the average of the area of the pixel circuit region of each sub-pixel S in one pixel P is E, the area of the pixel circuit region of the blue sub-pixel S (B) included in one pixel P is larger than the average E. Small (this is because, in FIG. 5 as an example, only one half of the pixel circuit area of the blue sub-pixel S (B) is included in one pixel P). On the other hand, each of the areas of the pixel circuit regions of the other three-color sub-pixels S is larger than the average E. In other words, the area of the pixel circuit region of the blue sub-pixel S (B) included in one pixel P is smaller than the area of the pixel circuit region of the sub-pixel S of the other color.

一例では、青サブ画素S(B)の画素回路領域の面積(隣接する2つの画素Pに含まれる面積)は、他の色で発光する1つのサブ画素Sの画素回路領域の面積と実質的に同じである。青サブ画素S(B)の画素回路領域の面積はこれに限られない。例えば、青サブ画素S(B)の画素回路領域の面積は、他の色で発光する1つのサブ画素Sの画素回路領域の面積より僅かに大きくてもよい。青以外の3色のサブ画素Sの画素回路領域の面積は互いに異なっていてもよい。   In one example, the area of the pixel circuit region of the blue sub-pixel S (B) (the area included in the two adjacent pixels P) is substantially equal to the area of the pixel circuit region of one sub-pixel S that emits light of another color. Is the same. The area of the pixel circuit region of the blue subpixel S (B) is not limited to this. For example, the area of the pixel circuit region of the blue subpixel S (B) may be slightly larger than the area of the pixel circuit region of one subpixel S that emits light of another color. The areas of the pixel circuit areas of the sub-pixels S of three colors other than blue may be different from each other.

各サブ画素において画素回路領域の面積(S1)に対する発光領域の面積(S2)の比率(S2/S1)を発光面積比率と定義した場合、青サブ画素S(B)の発光面積比率は他の3色のサブ画素の発光面積比率よりも大きくてもよい。発光領域は、バンク層8がTFT基板2に設けられている場合にはバンク開口A1の領域として定義できる。また、発光領域は画素電極11の領域として定義されてもよい。一例では、1画素Pにおける青サブ画素S(B)の画素回路領域は他の色のサブ画素の画素回路領域よりも小さい一方で、1画素Pにおける青サブ画素S(B)の発光領域は他の色のサブ画素の発光領域と同程度のサイズを有する。   When the ratio (S2 / S1) of the area (S2) of the light emitting region to the area (S1) of the pixel circuit region in each subpixel is defined as the light emitting area ratio, the light emitting area ratio of the blue subpixel S (B) It may be larger than the light emission area ratio of the subpixels of three colors. The light emitting region can be defined as the region of the bank opening A1 when the bank layer 8 is provided on the TFT substrate 2. Further, the light emitting region may be defined as a region of the pixel electrode 11. In one example, the pixel circuit area of the blue subpixel S (B) in one pixel P is smaller than the pixel circuit area of the subpixels of other colors, while the light emission area of the blue subpixel S (B) in one pixel P is It has the same size as the light emitting area of other color sub-pixels.

発光面積比率を上述のように設定することにより、有機層12の劣化が早まるのを抑えることができる。つまり、1つの画素Pに含まれる青サブ画素S(B)の発光領域を、画素回路領域と同様に、他の色のサブ画素の発光領域に比して小さくした場合、青の輝度を確保するためには青サブ画素S(B)の有機発光ダイオードOdに供給する電流を増す必要が生じる。そうすると、有機層12が青サブ画素S(B)において劣化し易くなる。青サブ画素S(B)の発光面積比率を他の3色のサブ画素の発光面積比率よりも大きくすることによって、そのような有機層12の劣化を抑えることができる。   By setting the light emission area ratio as described above, it is possible to suppress the deterioration of the organic layer 12 from being accelerated. That is, when the light emission area of the blue sub-pixel S (B) included in one pixel P is made smaller than the light emission areas of the sub-pixels of other colors, as in the pixel circuit area, the blue luminance is ensured. In order to do so, it is necessary to increase the current supplied to the organic light emitting diode Od of the blue sub-pixel S (B). As a result, the organic layer 12 tends to deteriorate in the blue sub-pixel S (B). By making the light emission area ratio of the blue subpixel S (B) larger than the light emission area ratios of the other three color subpixels, such deterioration of the organic layer 12 can be suppressed.

青以外の3色のサブ画素Sの発光面積比率は互いに異なってもよい。この場合、青サブ画素S(B)の発光面積比率は他の3色のサブ画素Sの発光面積比率のうちの最小値よりも大きく、最大値よりも小さくてもよい。また、青サブ画素S(B)の発光面積比率は他の3色のサブ画素Sの発光面積比率のうちの最大値よりも大きくてもよい。   The light emitting area ratios of the three sub-pixels S other than blue may be different from each other. In this case, the light emission area ratio of the blue subpixel S (B) may be larger than the minimum value and smaller than the maximum value among the light emission area ratios of the other three color subpixels S. Further, the light emission area ratio of the blue sub-pixel S (B) may be larger than the maximum value among the light emission area ratios of the other three-color sub-pixels S.

一例では、1つの画素Pに含まれる青サブ画素S(B)の発光領域の面積は、他の3色のサブ画素Sのそれぞれの発光領域の面積と同じである。すなわち、1つの画素Pにおける発光領域の面積の平均をFとした場合、1つの画素Pに含まれる青サブ画素S(B)の発光領域の面積はFである。他の例では、1つの画素Pに含まれる青サブ画素S(B)の発光領域の面積はFよりも大きくてもよい。こうすることにより、青の輝度を高めやすくなる。青サブ画素S(B)の発光領域は青サブ画素S(B)の画素回路領域よりも大きくてもよい。   In one example, the area of the light emitting region of the blue subpixel S (B) included in one pixel P is the same as the area of the light emitting region of each of the other three color subpixels S. That is, when the average of the areas of the light emitting regions in one pixel P is F, the area of the light emitting region of the blue sub-pixel S (B) included in one pixel P is F. In another example, the area of the light emitting region of the blue sub-pixel S (B) included in one pixel P may be larger than F. This makes it easier to increase the brightness of blue. The light emission area of the blue sub pixel S (B) may be larger than the pixel circuit area of the blue sub pixel S (B).

図2の例では、各画素Pは矩形であり垂直方向に並ぶ2つの列によって構成されている。図2において、水平方向において隣接する2つの画素Pに注目した場合、第1の列に4つのサブ画素Sが水平方向に並んでいる。具体的には、赤サブ画素S(R)及び緑サブ画素S(G)が交互に並んでいる。第2の列では3つのサブ画素Sが水平方向に並んでいる。この3つのサブ画素Sのうち1つが青サブ画素S(B)となっている。したがって、隣接する2つの画素Pは7つのサブ画素Sによって構成されている。   In the example of FIG. 2, each pixel P is a rectangle and is composed of two columns arranged in the vertical direction. In FIG. 2, when attention is paid to two adjacent pixels P in the horizontal direction, four sub-pixels S are arranged in the horizontal direction in the first column. Specifically, red sub-pixels S (R) and green sub-pixels S (G) are alternately arranged. In the second column, three subpixels S are arranged in the horizontal direction. One of the three subpixels S is a blue subpixel S (B). Therefore, two adjacent pixels P are composed of seven subpixels S.

また、図2の例では、青サブ画素S(B)は隣接する2つの画素Pに跨がって配置されている。換言すると、青サブ画素S(B)は2つの画素Pに共有され、青サブ画素S(B)の半分は一方の画素Pの領域に位置し、青サブ画素S(B)の残りの半分は他方の画素Pの領域に位置している。青サブ画素S(B)は隣接する2つの画素Pがそれぞれ有する2つのサブ画素Sの間に配置されている。図2の例では青サブ画素S(B)は2つの白サブ画素S(W)の間に配置されている。青サブ画素S(B)の配置はこれに限られない。例えば、隣接する2つの画素Pのうち一方にだけ青サブ画素S(B)が設けられ、他方に青サブ画素S(B)が設けられなくてもよい。   In the example of FIG. 2, the blue sub-pixel S (B) is disposed across two adjacent pixels P. In other words, the blue sub-pixel S (B) is shared by the two pixels P, half of the blue sub-pixel S (B) is located in the area of one pixel P, and the other half of the blue sub-pixel S (B). Is located in the area of the other pixel P. The blue sub-pixel S (B) is disposed between two sub-pixels S included in two adjacent pixels P. In the example of FIG. 2, the blue sub pixel S (B) is disposed between two white sub pixels S (W). The arrangement of the blue sub-pixel S (B) is not limited to this. For example, the blue sub pixel S (B) may be provided only in one of the two adjacent pixels P, and the blue sub pixel S (B) may not be provided in the other.

各画素Pにおけるサブ画素Sの配置は、図2に示す例に限られない。例えば、サブ画素Sの配置はストライプ形式でもよい。すなわち、各画素Pのサブ画素Sは水平方向に1列でならんでもよい。この場合においても、青サブ画素S(B)は2つの画素Pに跨がって配置されてもよい。また、サブ画素Sの配置はモザイク形式でもよい。   The arrangement of the sub-pixels S in each pixel P is not limited to the example shown in FIG. For example, the arrangement of the sub-pixels S may be a stripe format. That is, the sub-pixels S of each pixel P may be arranged in one column in the horizontal direction. Even in this case, the blue sub-pixel S (B) may be arranged across the two pixels P. Further, the arrangement of the sub-pixels S may be a mosaic format.

青サブ画素S(B)に隣接するサブ画素Sの画素制御回路Scと、青サブ画素S(B)の画素制御回路Scとの間に種類が同じ2本の配線が形成されることが好ましい。こうすることにより、青サブ画素S(B)の画素回路領域を通過する配線を減らすことができる。回路層3には、垂直方向に延び且つ水平方向に並んでいる複数の映像信号線Ldが形成されている。図6の例では、青サブ画素S(B)の画素制御回路Scと、青サブ画素S(B)と水平方向において隣接するサブ画素Sの画素制御回路Scとの間に、2つの映像信号線Ldが形成されている。言い換えると、青サブ画素S(B)の画素制御回路Scの右側と左側のそれぞれに2つの映像信号線が形成されている。これにより、青サブ画素S(B)の画素回路領域Eを通過する映像信号線を無くすことができ、画素制御回路Scのレイアウトが容易となる。図6の例では、白サブ画素S(W)が青サブ画素S(B)と水平方向において隣接し、それらの間に2つの映像信号線Ldが形成されている。   Two wirings of the same type are preferably formed between the pixel control circuit Sc of the sub-pixel S adjacent to the blue sub-pixel S (B) and the pixel control circuit Sc of the blue sub-pixel S (B). . By doing so, the wiring passing through the pixel circuit area of the blue sub-pixel S (B) can be reduced. In the circuit layer 3, a plurality of video signal lines Ld extending in the vertical direction and arranged in the horizontal direction are formed. In the example of FIG. 6, two video signals are provided between the pixel control circuit Sc of the blue sub pixel S (B) and the pixel control circuit Sc of the sub pixel S adjacent to the blue sub pixel S (B) in the horizontal direction. A line Ld is formed. In other words, two video signal lines are formed on the right side and the left side of the pixel control circuit Sc of the blue sub-pixel S (B). Thereby, the video signal line passing through the pixel circuit region E of the blue sub-pixel S (B) can be eliminated, and the layout of the pixel control circuit Sc is facilitated. In the example of FIG. 6, the white sub-pixel S (W) is adjacent to the blue sub-pixel S (B) in the horizontal direction, and two video signal lines Ld are formed between them.

図6に示すように、回路層3には、垂直方向に延びている複数の電源線Lsが形成されている。複数の電源線Lsは水平方向に並んでいる。電源線Lsは青サブ画素S(B)の画素電極11と平面視で交差してもよい。すなわち、電源線Lsは青サブ画素S(B)の画素回路領域E(B)を通過してもよい。青サブ画素S(B)の画素制御回路Scはこの電源線Lsに接続されてもよい。また、電源線Lsは、青以外の3色のサブ画素Sのうちの2つのサブ画素Sの画素制御回路Scの間を通っている。そして、2つのサブ画素Sの画素制御回路Scの双方が電源線Lsに接続されている。図6の例では、電源線Lsは、赤サブ画素S(R)の画素制御回路Scと、緑サブ画素S(G)の画素制御回路Scとの間、及び2つの白サブ画素S(W)の画素制御回路Scの間を通っている。電源線Lsのこのレイアウトによると、電源線Lsの数を減らすことができるので、画素回路領域Eを確保し易くなる。電源線Lsのレイアウトは図6に示す例に限られない。例えば、電源線Lsは、映像信号線Ldと同様に、青サブ画素S(B)と隣接するサブ画素S(W)の画素制御回路Scと、青サブ画素S(B)の画素制御回路Scとの間に形成されてもよい。   As shown in FIG. 6, the circuit layer 3 has a plurality of power supply lines Ls extending in the vertical direction. The plurality of power supply lines Ls are arranged in the horizontal direction. The power supply line Ls may intersect with the pixel electrode 11 of the blue sub-pixel S (B) in plan view. That is, the power supply line Ls may pass through the pixel circuit region E (B) of the blue subpixel S (B). The pixel control circuit Sc of the blue sub pixel S (B) may be connected to the power supply line Ls. Further, the power supply line Ls passes between the pixel control circuits Sc of the two subpixels S among the subpixels S of three colors other than blue. Both the pixel control circuits Sc of the two subpixels S are connected to the power supply line Ls. In the example of FIG. 6, the power supply line Ls is provided between the pixel control circuit Sc of the red sub pixel S (R) and the pixel control circuit Sc of the green sub pixel S (G), and two white sub pixels S (W ) Between the pixel control circuits Sc. According to this layout of the power supply lines Ls, the number of power supply lines Ls can be reduced, so that the pixel circuit region E can be easily secured. The layout of the power supply line Ls is not limited to the example shown in FIG. For example, the power supply line Ls is similar to the video signal line Ld, the pixel control circuit Sc of the sub pixel S (W) adjacent to the blue sub pixel S (B), and the pixel control circuit Sc of the blue sub pixel S (B). Between the two.

図6に示すように、TFT基板2の回路層3には、水平方向に延びている複数の走査線Lgが形成されている。複数の走査線Lgは垂直方向に並んでいる。走査線Lgは、垂直方向に隣接する2つのサブ画素Sの画素制御回路Scの間を通っている。   As shown in FIG. 6, a plurality of scanning lines Lg extending in the horizontal direction are formed in the circuit layer 3 of the TFT substrate 2. The plurality of scanning lines Lg are arranged in the vertical direction. The scanning line Lg passes between the pixel control circuits Sc of two subpixels S adjacent in the vertical direction.

上述した画素回路領域Eは、サブ画素Sを挟んで互いに反対側に位置する2つの映像信号線Ld、及びサブ画素Sを挟んで互いに反対側に配置される2つの走査線Lgによって規定される領域である。2つの映像信号線Ld及び2つの走査線Lgで規定される領域に2つのサブ画素Sが対応している場合、この2つの映像信号線Ld及び2つの走査線Lgで規定される領域の半分が1つのサブ画素Sの画素回路領域Eである。図6を参照すると、水平方向において隣り合う緑サブ画素S(G)の画素回路領域E(G)と赤サブ画素S(R)の画素回路領域E(R)とに注目した場合、この2つの領域E(G)、E(R)の間に映像信号線Ldは形成されていない。この場合、2つの領域E(G)、E(R)を挟む2つの映像信号線Ldと2つの走査線Lgとで囲まれる領域の半分が、1つの画素回路領域E(G)、E(R)である。   The pixel circuit region E described above is defined by two video signal lines Ld located on opposite sides of the sub pixel S and two scanning lines Lg arranged on opposite sides of the sub pixel S. It is an area. When two subpixels S correspond to the area defined by the two video signal lines Ld and the two scanning lines Lg, half of the area defined by the two video signal lines Ld and the two scanning lines Lg. Is a pixel circuit region E of one sub-pixel S. Referring to FIG. 6, when attention is paid to the pixel circuit region E (G) of the green subpixel S (G) and the pixel circuit region E (R) of the red subpixel S (R) that are adjacent in the horizontal direction, The video signal line Ld is not formed between the two regions E (G) and E (R). In this case, half of the region surrounded by the two video signal lines Ld and the two scanning lines Lg sandwiching the two regions E (G) and E (R) is one pixel circuit region E (G), E ( R).

上述したように、1つの画素Pに含まれる青サブ画素S(B)の画素回路領域Eの面積は他色のサブ画素Sの画素回路領域Eの面積よりも小さい。図6に示すように、映像信号線Ldと走査線Lgは、青サブ画素S(B)の画素回路領域がこのように小さくなるように、屈曲しながら垂直方向及び水平方向にそれぞれ延びている。電源線Lsは、図6に示すように、垂直方向に直線的に延びてもよい。   As described above, the area of the pixel circuit region E of the blue sub-pixel S (B) included in one pixel P is smaller than the area of the pixel circuit region E of the sub-pixel S of the other color. As shown in FIG. 6, the video signal line Ld and the scanning line Lg extend in the vertical direction and the horizontal direction while being bent so that the pixel circuit area of the blue sub-pixel S (B) becomes small in this way. . The power supply line Ls may extend linearly in the vertical direction as shown in FIG.

図6に示すように、各サブ画素Sの画素制御回路Scはそれに近接する映像信号線Ldに接続されている。青サブ画素S(B)は、これを挟む2つの映像信号線Ldのうち一方に接続されている。一例では、映像信号線Ldを通して青サブ画素S(B)に供給される信号は、水平方向において隣接する2つの画素Pの輝度の平均に対応する。他の例として、青サブ画素S(B)に供給される信号は、水平方向において隣接する2つの画素Pのうち一方の画素Pの輝度だけに対応してもよい。   As shown in FIG. 6, the pixel control circuit Sc of each sub-pixel S is connected to the video signal line Ld adjacent thereto. The blue subpixel S (B) is connected to one of the two video signal lines Ld that sandwich the blue subpixel S (B). In one example, the signal supplied to the blue subpixel S (B) through the video signal line Ld corresponds to the average luminance of two pixels P adjacent in the horizontal direction. As another example, the signal supplied to the blue sub-pixel S (B) may correspond to only the luminance of one pixel P of the two adjacent pixels P in the horizontal direction.

図7はTFT基板2における画素Pのレイアウトの変形例を示す平面図である。図8は、図7の例に係る画素制御回路Scが形成されている領域を示す図である。これらの図においてこれまで説明した箇所と同一箇所には同一符合を付している。ここでは、これまで説明した事項と異なる事項を中心に説明し、説明のない事項は図1乃至図6の例と同様である。   FIG. 7 is a plan view showing a modification of the layout of the pixels P on the TFT substrate 2. FIG. 8 is a diagram illustrating a region where the pixel control circuit Sc according to the example of FIG. 7 is formed. In these drawings, the same parts as those described so far are denoted by the same reference numerals. Here, items different from those described so far will be mainly described, and items not described are the same as those in the examples of FIGS.

図7の例では、各画素Pは水平方向に並ぶ2つの列で構成されている。垂直方向において隣接する2つの画素Pに注目した場合、第1の列では4つのサブ画素Sが垂直方向に並んでいる。具体的には、図7の例では、赤サブ画素S(R)及び緑サブ画素S(G)は第1の列において交互に並んでいる。また、第2の列では3つのサブ画素Sが垂直方向に並んでいる。そして、3つのサブ画素Sのうち1つが青サブ画素S(B)となっている。したがって、垂直方向において隣接する2つの画素Pは7つのサブ画素によって構成されている。   In the example of FIG. 7, each pixel P is composed of two columns arranged in the horizontal direction. When attention is paid to two adjacent pixels P in the vertical direction, four sub-pixels S are arranged in the vertical direction in the first column. Specifically, in the example of FIG. 7, the red sub-pixel S (R) and the green sub-pixel S (G) are alternately arranged in the first column. In the second column, three subpixels S are arranged in the vertical direction. One of the three subpixels S is a blue subpixel S (B). Therefore, two pixels P adjacent in the vertical direction are configured by seven sub-pixels.

図7に示すように、青サブ画素S(B)は垂直方向において隣接する2つの画素Pに跨がって配置されてもよい。換言すると、青サブ画素S(B)は垂直方向において隣接する2つの画素Pにおいて共有され、青サブ画素S(B)の半分は一方の画素Pの領域に位置し、青サブ画素S(B)の残りの半分は他方の画素Pの領域に位置してもよい。図7の例では青サブ画素S(B)は2つの白サブ画素S(W)の間に配置されている。   As shown in FIG. 7, the blue sub-pixel S (B) may be disposed across two adjacent pixels P in the vertical direction. In other words, the blue sub-pixel S (B) is shared by two adjacent pixels P in the vertical direction, and half of the blue sub-pixel S (B) is located in the area of one pixel P, and the blue sub-pixel S (B ) May be located in the area of the other pixel P. In the example of FIG. 7, the blue sub pixel S (B) is disposed between two white sub pixels S (W).

図8に示すように、青サブ画素S(B)の画素制御回路Scと、青サブ画素S(B)に垂直方向において隣接するサブ画素Sの画素制御回路Scとの間に、2つの走査線Lgが形成されてもよい。言い換えると、青サブ画素S(B)の画素制御回路Scの上側と下側のそれぞれに2つの走査線Lgが形成されてもよい。これにより、青サブ画素S(B)の画素回路領域を通過する走査線Lgを無くすことができ、画素制御回路Scのレイアウトが容易となる。図8の例では、白サブ画素S(W)が青サブ画素S(B)と垂直方向において隣接し、それらの間に2つの走査線Lgが形成されている。映像信号線Ldと電源線Lsのそれぞれは、水平方向において隣接する2つのサブ画素Sの画素制御回路Scの間を通っている。上述したように図7及び図8の例では、青サブ画素S(B)を垂直方向において隣接する2つの画素Pに跨がるように配置されている。これにより、青サブ画素S(B)の画素回路領域E(B)を通過する配線を無くすことができている。   As shown in FIG. 8, two scans are performed between the pixel control circuit Sc of the blue sub pixel S (B) and the pixel control circuit Sc of the sub pixel S adjacent to the blue sub pixel S (B) in the vertical direction. A line Lg may be formed. In other words, two scanning lines Lg may be formed on each of the upper side and the lower side of the pixel control circuit Sc of the blue sub-pixel S (B). Thereby, the scanning line Lg passing through the pixel circuit region of the blue sub-pixel S (B) can be eliminated, and the layout of the pixel control circuit Sc is facilitated. In the example of FIG. 8, the white sub pixel S (W) is adjacent to the blue sub pixel S (B) in the vertical direction, and two scanning lines Lg are formed between them. Each of the video signal line Ld and the power supply line Ls passes between the pixel control circuits Sc of two sub-pixels S adjacent in the horizontal direction. As described above, in the example of FIGS. 7 and 8, the blue sub-pixel S (B) is disposed so as to straddle two adjacent pixels P in the vertical direction. As a result, the wiring that passes through the pixel circuit region E (B) of the blue subpixel S (B) can be eliminated.

図8の例においても、図6の例と同様に、1つの画素Pに含まれる青サブ画素S(B)の画素回路領域E(B)の面積は他色のサブ画素Sの画素回路領域Eの面積よりも小さい。映像信号線Ldと電源線Lsは、青サブ画素S(B)の画素回路領域E(B)が小さくなるように、屈曲しながら垂直方向に延びている。また、走査線Lgは、青サブ画素S(B)の画素回路領域E(B)が小さくなるように、屈曲しながら水平方向に延びている。   Also in the example of FIG. 8, as in the example of FIG. 6, the area of the pixel circuit region E (B) of the blue subpixel S (B) included in one pixel P is the pixel circuit region of the subpixel S of another color. It is smaller than the area of E. The video signal line Ld and the power supply line Ls extend in the vertical direction while being bent so that the pixel circuit region E (B) of the blue sub-pixel S (B) becomes small. Further, the scanning line Lg extends in the horizontal direction while being bent so that the pixel circuit region E (B) of the blue sub-pixel S (B) becomes small.

映像信号線Ldを通して青サブ画素S(B)に供給される信号は垂直方向において隣接する2つの画素Pの輝度の平均に対応する。青サブ画素S(B)に供給される信号は垂直方向において隣接する2つの画素Pのうち一方の画素Pの輝度だけに対応してもよい。   A signal supplied to the blue sub-pixel S (B) through the video signal line Ld corresponds to the average luminance of two pixels P adjacent in the vertical direction. The signal supplied to the blue sub-pixel S (B) may correspond to only the luminance of one pixel P among the two pixels P adjacent in the vertical direction.

以上説明したように、各画素Pには青以外の3色のサブ画素Sが設けられている。一方、隣接するn個の画素Pに設けられている青サブ画素S(B)の数はn個よりも少ない。これにより、観察者にとっての画像品質の低下を抑えながら画素回路領域を確保することが可能となっている。   As described above, each pixel P is provided with sub-pixels S of three colors other than blue. On the other hand, the number of blue sub-pixels S (B) provided in adjacent n pixels P is smaller than n. As a result, it is possible to secure the pixel circuit area while suppressing deterioration in image quality for the observer.

また、青サブ画素S(B)の発光面積比率は他の3色のサブ画素の発光面積比率よりも大きい。青サブ画素S(B)における有機層12の劣化が早まることを抑えることができる。   Further, the light emission area ratio of the blue subpixel S (B) is larger than the light emission area ratios of the other three color subpixels. It is possible to suppress the deterioration of the organic layer 12 in the blue subpixel S (B) from being accelerated.

なお、本発明は以上説明した実施形態に限られず、種々の変更がなされてよい。   The present invention is not limited to the embodiment described above, and various changes may be made.

上述したように、サブ画素Sの配置は図2及び図7で示したものに限られず、ストライプ形式やモザイク形式でもよい。   As described above, the arrangement of the sub-pixels S is not limited to that shown in FIGS. 2 and 7, and may be a stripe format or a mosaic format.

また、青サブ画素S(B)の発光面積比率は他の3色のサブ画素の発光面積比率と同じでもよい。   Further, the light emission area ratio of the blue sub-pixel S (B) may be the same as the light emission area ratios of the other three color sub-pixels.

1 有機EL表示装置、2 TFT基板、3 回路層、4 平坦化膜、8 バンク層、E 画素回路領域、S サブ画素、S(B) 青サブ画素、S(R) 赤サブ画素、S(W) S 白サブ画素、S(G) 緑サブ画素、10 基板、11 画素電極、12 有機層、13 共通電極、14 保護層、21 対向基板、32 保持容量、Od 有機発光ダイオード(発光素子)、Sc 画素制御回路、31 駆動TFT、32 保持容量、33 スイッチングTFT。

1 organic EL display device, 2 TFT substrate, 3 circuit layer, 4 planarization film, 8 bank layer, E pixel circuit area, S sub pixel, S (B) blue sub pixel, S (R) red sub pixel, S ( W) S white subpixel, S (G) green subpixel, 10 substrate, 11 pixel electrode, 12 organic layer, 13 common electrode, 14 protective layer, 21 counter substrate, 32 storage capacitor, Od organic light emitting diode (light emitting element) , Sc Pixel control circuit, 31 driving TFT, 32 storage capacitor, 33 switching TFT.

Claims (16)

それぞれが複数のサブ画素を有している複数の画素と、
前記複数のサブ画素のそれぞれに設けられている、画素電極を含んでいる発光素子と、
前記複数のサブ画素のそれぞれに設けられ、前記発光素子への電流供給を制御する画素制御回路と、を備え、
前記複数のサブ画素として、青色で発光する青サブ画素、及び青以外の3色のサブ画素が設けられ、
前記複数の画素のそれぞれは前記青以外の3色のサブ画素を有し、
隣接するn個の画素に設けられている前記青サブ画素の数はnより少ない
ことを特徴とする表示装置。
A plurality of pixels each having a plurality of sub-pixels;
A light emitting element including a pixel electrode provided in each of the plurality of sub-pixels;
A pixel control circuit that is provided in each of the plurality of sub-pixels and controls current supply to the light-emitting element,
As the plurality of sub-pixels, a blue sub-pixel that emits light in blue and a sub-pixel of three colors other than blue are provided,
Each of the plurality of pixels has sub-pixels of three colors other than the blue,
The display device, wherein the number of the blue sub-pixels provided in adjacent n pixels is smaller than n.
請求項1に記載の表示装置において、
前記サブ画素のそれぞれにおける前記画素制御回路が形成されている領域の面積(S1)に対する発光領域の面積(S2)の比率(S2/S1)を発光面積比率と定義した場合、前記青サブ画素の発光面積比率は前記3色のサブ画素の発光面積比率のうちの最小値よりも大きい
ことを特徴とする表示装置。
The display device according to claim 1,
When the ratio (S2 / S1) of the area (S2) of the light emitting region to the area (S1) of the region where the pixel control circuit is formed in each of the sub pixels is defined as the light emitting area ratio, The light emitting area ratio is larger than the minimum value among the light emitting area ratios of the three color sub-pixels.
請求項1に記載の表示装置において、
前記サブ画素のそれぞれにおける前記画素制御回路が形成されている領域の面積(S1)に対する発光領域の面積(S2)の比率(S2/S1)を発光面積比率と定義した場合、前記青サブ画素の発光面積比率は前記3色のサブ画素の発光面積比率のうちの最大値よりも大きい
ことを特徴とする表示装置。
The display device according to claim 1,
When the ratio (S2 / S1) of the area (S2) of the light emitting region to the area (S1) of the region where the pixel control circuit is formed in each of the sub pixels is defined as the light emitting area ratio, The light emitting area ratio is larger than the maximum value among the light emitting area ratios of the three color sub-pixels.
請求項1に記載の表示装置において、
各サブ画素において前記画素制御回路が形成されている領域の面積を回路面積とした場合、1つの画素に含まれる前記青サブ画素の回路面積は、他の色のサブ画素の回路面積よりも小さい
ことを特徴とする表示装置。
The display device according to claim 1,
When the area of the region where the pixel control circuit is formed in each sub-pixel is a circuit area, the circuit area of the blue sub-pixel included in one pixel is smaller than the circuit area of the sub-pixels of other colors A display device characterized by that.
請求項1に記載の表示装置において、
前記青サブ画素は2つの画素に跨がって配置されている
ことを特徴とする表示装置。
The display device according to claim 1,
The blue sub-pixel is disposed across two pixels. A display device, wherein:
請求項1に記載の表示装置において、
前記青サブ画素の前記画素制御回路と、前記青サブ画素に隣接する他の色のサブ画素の前記画素制御回路との間に、2つの映像信号線が配置されている
ことを特徴とする表示装置。
The display device according to claim 1,
Two video signal lines are arranged between the pixel control circuit for the blue sub-pixel and the pixel control circuit for a sub-pixel of another color adjacent to the blue sub-pixel. apparatus.
請求項1に記載の表示装置において、
前記青サブ画素の前記画素制御回路と、前記青サブ画素に隣接する他の色のサブ画素の前記画素制御回路との間に、2つの走査線が配置されている
ことを特徴とする表示装置。
The display device according to claim 1,
Two scanning lines are arranged between the pixel control circuit of the blue sub-pixel and the pixel control circuit of a sub-pixel of another color adjacent to the blue sub-pixel. .
請求項1に記載の表示装置において、
前記青サブ画素の前記画素電極と平面視で交差し、且つ、前記3色のサブ画素のうちの2つのサブ画素の画素制御回路の間を通る配線が形成され、
前記2つのサブ画素の画素制御回路の双方が前記配線に接続されている
ことを特徴とする表示装置。
The display device according to claim 1,
A wiring that intersects the pixel electrode of the blue sub-pixel in plan view and passes between pixel control circuits of two sub-pixels of the three-color sub-pixels is formed,
Both of the pixel control circuits of the two sub-pixels are connected to the wiring.
請求項1に記載の表示装置において、
隣接する2つの画素は、第1の方向に4つのサブ画素が並んでいる第1の列と、前記第1の方向に3つのサブ画素が並んでいる第2の列とを有し、
前記第2の列の前記3つのサブ画素のうち1つが前記青サブ画素である
ことを特徴とする表示装置。
The display device according to claim 1,
Two adjacent pixels have a first column in which four sub-pixels are arranged in a first direction, and a second column in which three sub-pixels are arranged in the first direction,
One of the three sub-pixels in the second column is the blue sub-pixel.
複数のサブ画素を有する第1の画素と、
複数のサブ画素を有し、前記第1の画素と隣接する第2の画素と、
前記複数のサブ画素の各々に具備された画素制御回路と、を備え、
前記複数のサブ画素には、第1の色のサブ画素が含まれ、
前記第1の色のサブ画素は、前記第1の画素と前記第2の画素とに跨って配置され、
前記第1の色のサブ画素に具備された画素制御回路は、前記第1の画素と前記第2の画素とに跨って形成されていることを特徴とする表示装置。
A first pixel having a plurality of sub-pixels;
A second pixel having a plurality of sub-pixels and adjacent to the first pixel;
A pixel control circuit provided in each of the plurality of sub-pixels,
The plurality of sub-pixels includes a first color sub-pixel,
The first color sub-pixel is disposed across the first pixel and the second pixel,
The display device, wherein the pixel control circuit included in the first color sub-pixel is formed across the first pixel and the second pixel.
請求項10に記載の表示装置において、
前記第1の色は、前記複数のサブ画素の色の内、最も視認性が低い色であることを特徴とする表示装置。
The display device according to claim 10.
The display device, wherein the first color is a color having the lowest visibility among the colors of the plurality of sub-pixels.
請求項10に記載の表示装置において、
前記第1の色は青色であることを特徴とする表示装置。
The display device according to claim 10.
The display device according to claim 1, wherein the first color is blue.
請求項10に記載の表示装置において、
前記第1の色のサブ画素に具備された画素制御回路の内、前記第1の画素の領域に位置する部分の面積は、前記第1の色とは異なる色のサブ画素に具備された画素制御回路の面積よりも小さいことを特徴とする表示装置。
The display device according to claim 10.
Of the pixel control circuit provided in the first color sub-pixel, the area of the portion located in the region of the first pixel is a pixel provided in a sub-pixel of a color different from the first color. A display device characterized by being smaller than an area of a control circuit.
請求項10に記載の表示装置において、
前記第1の色のサブ画素に具備された画素制御回路と、前記第1の色のサブ画素に隣接する他の色のサブ画素に具備された画素制御回路との間に、2つの映像信号線が配置されていることを特徴とする表示装置。
The display device according to claim 10.
Two video signals between a pixel control circuit provided in the first color sub-pixel and a pixel control circuit provided in another color sub-pixel adjacent to the first color sub-pixel. A display device in which lines are arranged.
請求項10に記載の表示装置において、
前記第1の色のサブ画素に具備された画素制御回路と、前記第1の色のサブ画素に隣接する他の色のサブ画素に具備された画素制御回路との間に、2つの走査線が配置されていることを特徴とする表示装置。
The display device according to claim 10.
Two scanning lines between a pixel control circuit provided in the first color sub-pixel and a pixel control circuit provided in another color sub-pixel adjacent to the first color sub-pixel. A display device, wherein:
請求項10に記載の表示装置において、
前記複数のサブ画素の各々は、発光層と前記発光層と電気的に接続している陽極と陰極とを有し、
前記画素制御回路は、前記陽極と前記陰極とに電気的に接続すると共に、前記発光素子への電流供給を制御することを特徴とする表示装置。
The display device according to claim 10.
Each of the plurality of sub-pixels includes a light emitting layer and an anode and a cathode electrically connected to the light emitting layer,
The pixel control circuit is electrically connected to the anode and the cathode and controls current supply to the light emitting element.
JP2014220351A 2014-10-29 2014-10-29 Display device Active JP6453612B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014220351A JP6453612B2 (en) 2014-10-29 2014-10-29 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014220351A JP6453612B2 (en) 2014-10-29 2014-10-29 Display device

Publications (2)

Publication Number Publication Date
JP2016090595A true JP2016090595A (en) 2016-05-23
JP6453612B2 JP6453612B2 (en) 2019-01-16

Family

ID=56016154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014220351A Active JP6453612B2 (en) 2014-10-29 2014-10-29 Display device

Country Status (1)

Country Link
JP (1) JP6453612B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019026131A1 (en) * 2017-07-31 2019-02-07 シャープ株式会社 Display device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108243A (en) * 2000-06-05 2002-04-10 Semiconductor Energy Lab Co Ltd Display panel, inspecting method and manufacturing method for display panel
JP2005108528A (en) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd Organic el panel
JP2006064993A (en) * 2004-08-26 2006-03-09 Sharp Corp Multi-primary color display and liquid crystal display
JP2007149640A (en) * 2005-09-20 2007-06-14 Toppoly Optoelectronics Corp Emission system incorporating pixel structure of organic light emitting diode
JP2007518117A (en) * 2003-12-15 2007-07-05 ジェノア・カラー・テクノロジーズ・リミテッド Multi-primary color LCD
JP2008197421A (en) * 2007-02-14 2008-08-28 Seiko Epson Corp Display device, driving method of display device and program
US20080316413A1 (en) * 2007-06-22 2008-12-25 Samsung Electronics Co., Ltd. Display panel
JP2009069323A (en) * 2007-09-12 2009-04-02 Canon Inc Pixel display device
JP2011081128A (en) * 2009-10-06 2011-04-21 Mitsubishi Electric Corp Display device
WO2014136149A1 (en) * 2013-03-04 2014-09-12 パナソニック株式会社 El display device
JP2014186258A (en) * 2013-03-25 2014-10-02 Sony Corp Display device and electronic apparatus

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108243A (en) * 2000-06-05 2002-04-10 Semiconductor Energy Lab Co Ltd Display panel, inspecting method and manufacturing method for display panel
JP2005108528A (en) * 2003-09-29 2005-04-21 Sanyo Electric Co Ltd Organic el panel
JP2007518117A (en) * 2003-12-15 2007-07-05 ジェノア・カラー・テクノロジーズ・リミテッド Multi-primary color LCD
JP2006064993A (en) * 2004-08-26 2006-03-09 Sharp Corp Multi-primary color display and liquid crystal display
JP2007149640A (en) * 2005-09-20 2007-06-14 Toppoly Optoelectronics Corp Emission system incorporating pixel structure of organic light emitting diode
JP2008197421A (en) * 2007-02-14 2008-08-28 Seiko Epson Corp Display device, driving method of display device and program
US20080316413A1 (en) * 2007-06-22 2008-12-25 Samsung Electronics Co., Ltd. Display panel
JP2009069323A (en) * 2007-09-12 2009-04-02 Canon Inc Pixel display device
JP2011081128A (en) * 2009-10-06 2011-04-21 Mitsubishi Electric Corp Display device
WO2014136149A1 (en) * 2013-03-04 2014-09-12 パナソニック株式会社 El display device
JP2014186258A (en) * 2013-03-25 2014-10-02 Sony Corp Display device and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019026131A1 (en) * 2017-07-31 2019-02-07 シャープ株式会社 Display device
US11211431B2 (en) 2017-07-31 2021-12-28 Sharp Kabushiki Kaisha Display device

Also Published As

Publication number Publication date
JP6453612B2 (en) 2019-01-16

Similar Documents

Publication Publication Date Title
US10777625B2 (en) Display device having a bank with a recess
US10263047B2 (en) Display device
US9935156B2 (en) Display device having sub-pixel array structure
US9337242B2 (en) Display device
KR101615332B1 (en) Pixel arrangement structure for organic light emitting display device
KR101830791B1 (en) Organic light emitting display
JP2016075868A5 (en)
CN110265431B (en) Organic light emitting display device
WO2013069042A1 (en) Organic el display panel and organic el display device
JP4488709B2 (en) Organic EL panel
WO2013069041A1 (en) Organic el display panel and organic el display device
JP6684670B2 (en) Display device
JP2014235853A (en) Organic el display device
JP2014154354A (en) Light-emitting element display device
JP2016095971A (en) Display device
KR102245646B1 (en) Organic light emitting display device
US9825102B2 (en) Organic EL display device
JP2008209864A (en) Organic el display
JP2015069758A (en) Organic el display device
KR20050031888A (en) Electroluminesence display device
JP2010002755A (en) Display device
JP2015072761A (en) Oled display device
JP6453612B2 (en) Display device
JP2009069323A (en) Pixel display device
KR102422995B1 (en) Organic light emitting diode display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181213

R150 Certificate of patent or registration of utility model

Ref document number: 6453612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250