JP2016086170A - Semiconductor device and evaluation method therefor - Google Patents
Semiconductor device and evaluation method therefor Download PDFInfo
- Publication number
- JP2016086170A JP2016086170A JP2015210296A JP2015210296A JP2016086170A JP 2016086170 A JP2016086170 A JP 2016086170A JP 2015210296 A JP2015210296 A JP 2015210296A JP 2015210296 A JP2015210296 A JP 2015210296A JP 2016086170 A JP2016086170 A JP 2016086170A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide semiconductor
- oxide
- oxygen
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 387
- 238000011156 evaluation Methods 0.000 title claims description 34
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 197
- 239000001301 oxygen Substances 0.000 claims abstract description 196
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 195
- 239000012212 insulator Substances 0.000 claims abstract description 54
- 238000003795 desorption Methods 0.000 claims abstract description 19
- 238000004868 gas analysis Methods 0.000 claims abstract description 11
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 141
- 239000000758 substrate Substances 0.000 claims description 139
- 239000004973 liquid crystal related substance Substances 0.000 claims description 51
- 229910010272 inorganic material Inorganic materials 0.000 claims description 7
- 239000011147 inorganic material Substances 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 864
- 239000010410 layer Substances 0.000 description 104
- 239000007789 gas Substances 0.000 description 100
- 239000013078 crystal Substances 0.000 description 73
- 230000001681 protective effect Effects 0.000 description 72
- 230000006870 function Effects 0.000 description 64
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 62
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 56
- 229910052710 silicon Inorganic materials 0.000 description 56
- 239000010703 silicon Substances 0.000 description 56
- 229910052581 Si3N4 Inorganic materials 0.000 description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 45
- 239000000523 sample Substances 0.000 description 43
- 239000011701 zinc Substances 0.000 description 43
- 238000010438 heat treatment Methods 0.000 description 41
- 239000003990 capacitor Substances 0.000 description 38
- 229910052739 hydrogen Inorganic materials 0.000 description 35
- 239000001257 hydrogen Substances 0.000 description 35
- 229910052757 nitrogen Inorganic materials 0.000 description 31
- 230000007547 defect Effects 0.000 description 29
- 238000004458 analytical method Methods 0.000 description 27
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000008188 pellet Substances 0.000 description 24
- 125000004429 atom Chemical group 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 239000000203 mixture Substances 0.000 description 21
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 21
- 238000004544 sputter deposition Methods 0.000 description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 18
- 229910052782 aluminium Inorganic materials 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 18
- 239000000126 substance Substances 0.000 description 18
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 18
- 229910001868 water Inorganic materials 0.000 description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 150000002431 hydrogen Chemical class 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 238000005401 electroluminescence Methods 0.000 description 15
- 239000012535 impurity Substances 0.000 description 15
- 230000001965 increasing effect Effects 0.000 description 15
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 238000000151 deposition Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 238000005259 measurement Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000010936 titanium Substances 0.000 description 14
- 229910052721 tungsten Inorganic materials 0.000 description 14
- 239000010937 tungsten Substances 0.000 description 14
- 238000000231 atomic layer deposition Methods 0.000 description 13
- 238000003384 imaging method Methods 0.000 description 13
- 229910021529 ammonia Inorganic materials 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 230000008021 deposition Effects 0.000 description 11
- 229910001882 dioxygen Inorganic materials 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 239000011521 glass Substances 0.000 description 11
- 239000000565 sealant Substances 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 229910000449 hafnium oxide Inorganic materials 0.000 description 9
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 9
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000002003 electron diffraction Methods 0.000 description 8
- 238000009832 plasma treatment Methods 0.000 description 8
- 229910000077 silane Inorganic materials 0.000 description 8
- 238000012916 structural analysis Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- -1 tungsten nitride Chemical class 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 229910052735 hafnium Inorganic materials 0.000 description 7
- 239000007788 liquid Substances 0.000 description 7
- 239000002159 nanocrystal Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000005464 sample preparation method Methods 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- 229910018503 SF6 Inorganic materials 0.000 description 6
- 229910052783 alkali metal Inorganic materials 0.000 description 6
- 150000001340 alkali metals Chemical class 0.000 description 6
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 6
- 150000001342 alkaline earth metals Chemical class 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000004549 pulsed laser deposition Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 6
- 229960000909 sulfur hexafluoride Drugs 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 206010021143 Hypoxia Diseases 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 229910052727 yttrium Inorganic materials 0.000 description 5
- 229910052725 zinc Inorganic materials 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052684 Cerium Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 230000004075 alteration Effects 0.000 description 3
- 229920001940 conductive polymer Polymers 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 3
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 125000005843 halogen group Chemical group 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- 229960001730 nitrous oxide Drugs 0.000 description 3
- 235000013842 nitrous oxide Nutrition 0.000 description 3
- 235000006408 oxalic acid Nutrition 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000004800 polyvinyl chloride Substances 0.000 description 3
- 229920000915 polyvinyl chloride Polymers 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 2
- PAYRUJLWNCNPSJ-UHFFFAOYSA-N Aniline Chemical compound NC1=CC=CC=C1 PAYRUJLWNCNPSJ-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- KAESVJOAVNADME-UHFFFAOYSA-N Pyrrole Chemical compound C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 230000003098 cholesteric effect Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000006258 conductive agent Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229940079593 drug Drugs 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 238000002524 electron diffraction data Methods 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 235000013305 food Nutrition 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018137 Al-Zn Inorganic materials 0.000 description 1
- 229910018573 Al—Zn Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 206010052128 Glare Diseases 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000002156 adsorbate Substances 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 201000009310 astigmatism Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011449 brick Substances 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001362 electron spin resonance spectrum Methods 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- NPEOKFBCHNGLJD-UHFFFAOYSA-N ethyl(methyl)azanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]C.CC[N-]C.CC[N-]C.CC[N-]C NPEOKFBCHNGLJD-UHFFFAOYSA-N 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229940127554 medical product Drugs 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明の一態様は、酸化物半導体を有するトランジスタを備えた半導体装置及びその評価方法に関する。 One embodiment of the present invention relates to a semiconductor device including a transistor including an oxide semiconductor and an evaluation method thereof.
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、またはそれらの製造方法、またはそれらの製造装置に関する。 Note that one embodiment of the present invention is not limited to the above technical field. The technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method. Or this invention relates to a process, a machine, a manufacture, or a composition (composition of matter). In particular, one embodiment of the present invention relates to a semiconductor device, a display device, a light-emitting device, a power storage device, a memory device, an imaging device, a driving method thereof, a manufacturing method thereof, or a manufacturing device thereof.
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、及び電子機器は、半導体装置を有している場合がある。 Note that in this specification and the like, a semiconductor device refers to any device that can function by utilizing semiconductor characteristics. A semiconductor element such as a transistor, a semiconductor circuit, an arithmetic device, and a memory device are one embodiment of the semiconductor device. An imaging device, a display device, a liquid crystal display device, a light emitting device, an electro-optical device, a power generation device (including a thin film solar cell, an organic thin film solar cell, and the like) and an electronic device may include a semiconductor device.
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ、または薄膜トランジスタ(TFT)ともいう)を構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている(例えば、特許文献1)。 A technique for forming a transistor or a thin film transistor (TFT) using a semiconductor thin film formed over a substrate having an insulating surface has attracted attention. The transistor is widely applied to electronic devices such as an integrated circuit (IC) and an image display device (display device). As a semiconductor thin film applicable to a transistor, a semiconductor material typified by silicon is widely known, but an oxide semiconductor has attracted attention as another material (for example, Patent Document 1).
また、チャネルを形成する酸化物半導体層の下地絶縁層に、加熱により酸素を放出する絶縁層を用い、該酸化物半導体層の酸素欠損を低減する半導体装置が開示されている(例えば、特許文献2)。 In addition, a semiconductor device is disclosed in which an insulating layer from which oxygen is released by heating is used as a base insulating layer of an oxide semiconductor layer that forms a channel, and oxygen vacancies in the oxide semiconductor layer are reduced (for example, Patent Documents). 2).
また、酸化物半導体層上に酸化物絶縁層を形成し、酸化物絶縁層を通過して酸素を導入(添加)し、加熱処理を行い、該酸素導入及び該加熱処理によって、水素、水分、水酸基または水素化物などの不純物を酸化物半導体層より排除し、酸化物半導体層を高純度化する半導体装置の作製方法が開示されている(例えば、特許文献3)。 In addition, an oxide insulating layer is formed over the oxide semiconductor layer, oxygen is introduced (added) through the oxide insulating layer, and heat treatment is performed. Through the oxygen introduction and the heat treatment, hydrogen, moisture, A method for manufacturing a semiconductor device in which impurities such as a hydroxyl group or a hydride are excluded from an oxide semiconductor layer and the oxide semiconductor layer is highly purified is disclosed (for example, Patent Document 3).
酸化物半導体膜に含まれる欠陥として、酸素欠損がある。例えば、酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験による、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。 As a defect included in the oxide semiconductor film, there is an oxygen vacancy. For example, in a transistor including an oxide semiconductor film in which oxygen vacancies are included in the oxide semiconductor film, the threshold voltage is likely to fluctuate in the negative direction, which tends to be normally on. This is because electric charges are generated due to oxygen vacancies in the oxide semiconductor film and resistance is reduced. When the transistor has a normally-on characteristic, various problems such as an operation failure easily occurring during operation or a high power consumption during non-operation occur. In addition, there is a problem in that the electrical characteristics of the transistor, typically the amount of fluctuation of the threshold voltage, increases due to aging and stress tests.
そこで、本発明の一態様は、電気特性の優れたトランジスタを有する半導体装置を提供することを課題の一とする。または、信頼性に優れたトランジスタを有する半導体装置を提供することを課題の一とする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な表示装置を提供することを課題の一とする。 Thus, an object of one embodiment of the present invention is to provide a semiconductor device including a transistor with excellent electrical characteristics. Another object is to provide a semiconductor device including a transistor with excellent reliability. Another object of one embodiment of the present invention is to provide a semiconductor device with reduced power consumption. Another object of one embodiment of the present invention is to provide a novel semiconductor device. Another object of one embodiment of the present invention is to provide a novel display device.
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。 Note that the description of the above problems does not disturb the existence of other problems. Note that one embodiment of the present invention does not have to solve all of these problems. Problems other than those described above are naturally apparent from the description of the specification and the like, and it is possible to extract problems other than the above from the description of the specification and the like.
(1)本発明の一態様は、ゲート電極と、ゲート絶縁体と、酸化物半導体と、パッシベーション酸化物絶縁体と、を有し、ゲート絶縁体は、ゲート電極上に配置され、酸化物半導体は、ゲート絶縁体上に配置され、パッシベーション酸化物絶縁体は、酸化物半導体上に配置された半導体装置であって、昇温脱離ガス分析において、膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲で測定し、酸素分子に換算しての酸素の脱離量が8.0×1014molecule/cm2以上であることを特徴とする半導体装置である。
(2)または、本発明の一態様は、基板と、基板上の酸化物絶縁体と、酸化物絶縁体上の酸化物半導体と、酸化物半導体上の酸化物絶縁体と、酸化物絶縁体上の無機物と、有機絶縁体と、表示層と、対向基板と、を有する、半導体装置において、酸化物半導体上の酸化物絶縁体より上方の全ての層を除去し、1cm角の大きさに分断した後、酸素の脱離量を昇温脱離ガス分析法により、膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲で測定し、測定する評価方法である。
(3)または、本発明の一態様は、基板と、基板上の酸化物絶縁体と、酸化物絶縁体上の酸化物半導体と、酸化物半導体上の酸化物絶縁体と、酸化物絶縁体上の無機物と、有機絶縁体と、液晶層と、対向基板と、を有する、半導体装置において、酸化物半導体上の酸化物絶縁体より上方の全ての層を除去し、1cm角の大きさに分断した後、酸素の脱離量を、昇温脱離ガス分析法により、膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲で測定し、酸素分子に換算しての酸素の脱離量が1.0×1014molecule/cm2以上であることを特徴とする半導体装置である。
(4)または、本発明の一態様は、基板と、基板上の酸化物絶縁体と、酸化物絶縁体上の酸化物半導体と、酸化物半導体上の酸化物絶縁体と、酸化物絶縁体上の無機物と、有機絶縁体と、発光素子層と、対向基板と、を有する、半導体装置において、酸化物半導体上の酸化物絶縁体より上方の全ての層を除去し、1cm角の大きさに分断した後、酸素の脱離量を、昇温脱離ガス分析法により、膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲で測定し、酸素分子に換算しての酸素の脱離量が1.0×1014molecule/cm2以上であることを特徴とする半導体装置である。
(1) One embodiment of the present invention includes a gate electrode, a gate insulator, an oxide semiconductor, and a passivation oxide insulator, and the gate insulator is provided over the gate electrode. Is a semiconductor device that is disposed on a gate insulator and a passivation oxide insulator is disposed on an oxide semiconductor, and the surface temperature of the film is 100 ° C. or higher and 700 ° C. or lower in a temperature programmed desorption gas analysis. Alternatively, the semiconductor device is characterized in that the amount of desorption of oxygen measured in the range of 100 ° C. to 500 ° C. and converted to oxygen molecules is 8.0 × 10 14 molecule / cm 2 or more.
(2) Alternatively, according to one embodiment of the present invention, a substrate, an oxide insulator over the substrate, an oxide semiconductor over the oxide insulator, an oxide insulator over the oxide semiconductor, and an oxide insulator In a semiconductor device having the above inorganic material, an organic insulator, a display layer, and a counter substrate, all layers above the oxide insulator on the oxide semiconductor are removed to a size of 1 cm square. This is an evaluation method in which the amount of desorbed oxygen is measured by measuring the surface temperature of the film in the range of 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 500 ° C. or lower, by the temperature-programmed desorption gas analysis method after dividing .
(3) Alternatively, according to one embodiment of the present invention, a substrate, an oxide insulator over the substrate, an oxide semiconductor over the oxide insulator, an oxide insulator over the oxide semiconductor, and an oxide insulator In a semiconductor device having the above inorganic material, an organic insulator, a liquid crystal layer, and a counter substrate, all layers above the oxide insulator on the oxide semiconductor are removed to a size of 1 cm square. After the fragmentation, the amount of desorbed oxygen is measured by temperature-programmed desorption gas analysis in the range where the surface temperature of the film is 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 500 ° C. or lower, and converted into oxygen molecules. This is a semiconductor device characterized in that the amount of released oxygen is 1.0 × 10 14 molecule / cm 2 or more.
(4) Alternatively, according to one embodiment of the present invention, a substrate, an oxide insulator over the substrate, an oxide semiconductor over the oxide insulator, an oxide insulator over the oxide semiconductor, and an oxide insulator In a semiconductor device having the above inorganic material, an organic insulator, a light emitting element layer, and a counter substrate, all layers above the oxide insulator on the oxide semiconductor are removed, and the size is 1 cm square. After the separation, the amount of desorbed oxygen is measured in the temperature range of 100 ° C. to 700 ° C. or 100 ° C. to 500 ° C. by temperature programmed desorption gas analysis, and converted to oxygen molecules The amount of desorbed oxygen is 1.0 × 10 14 molecule / cm 2 or more.
本発明の一態様により、電気特性の優れたトランジスタを有する半導体装置を提供することができる。または、信頼性に優れたトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な表示装置を提供することができる。 According to one embodiment of the present invention, a semiconductor device including a transistor with excellent electrical characteristics can be provided. Alternatively, a semiconductor device including a transistor with excellent reliability can be provided. Alternatively, according to one embodiment of the present invention, a semiconductor device with reduced power consumption can be provided. Alternatively, according to one embodiment of the present invention, a novel semiconductor device can be provided. Alternatively, according to one embodiment of the present invention, a novel display device can be provided.
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention does not necessarily have all of these effects. It should be noted that the effects other than these are naturally obvious from the description of the specification, drawings, claims, etc., and it is possible to extract the other effects from the descriptions of the specification, drawings, claims, etc. It is.
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. In the embodiments described below, the same portions or portions having similar functions are denoted by the same reference numerals or the same hatch patterns in different drawings, and description thereof is not repeated.
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。 Note that in each drawing described in this specification, the size, the film thickness, or the region of each component is exaggerated for clarity in some cases. Therefore, it is not necessarily limited to the scale.
また、本明細書にて用いる第1、第2、第3などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。 Further, the terms such as first, second, and third used in this specification are given for avoiding confusion between components, and are not limited numerically. Therefore, for example, the description can be made by appropriately replacing “first” with “second” or “third”.
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。 Further, the functions of “source” and “drain” may be interchanged when the direction of current changes during circuit operation. Therefore, in this specification, the terms “source” and “drain” can be used interchangeably.
また、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー(電気的な位置エネルギー)のことをいう。ただし、一般的に、ある一点における電位と基準となる電位(例えば接地電位)との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。 Further, the voltage refers to a potential difference between two points, and the potential refers to electrostatic energy (electric potential energy) possessed by a unit charge in an electrostatic field at a certain point. However, generally, a potential difference between a potential at a certain point and a reference potential (for example, ground potential) is simply referred to as a potential or a voltage, and the potential and the voltage are often used as synonyms. Therefore, in this specification, unless otherwise specified, the potential may be read as a voltage, or the voltage may be read as a potential.
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。 In addition, in this specification and the like, “electrically connected” includes a case of being connected via “thing having some electric action”. Here, the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets. For example, “thing having some electric action” includes electrodes, wiring, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。 In this specification and the like, a silicon oxynitride film refers to a film having a higher oxygen content than nitrogen as the composition, and a silicon nitride oxide film has a nitrogen content as compared to oxygen as a composition. Refers to membranes with a lot of
また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。 Further, in this specification and the like, in describing the structure of the invention with reference to the drawings, the same reference numerals are used in different drawings.
また、本明細書等において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。 Further, in this specification and the like, “parallel” means a state in which two straight lines are arranged at an angle of −10 ° to 10 °. Therefore, the case of −5 ° to 5 ° is also included. “Vertical” refers to a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included.
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。 Note that the terms “film” and “layer” can be interchanged with each other depending on the case or circumstances. For example, the term “conductive layer” may be changed to the term “conductive film”. Alternatively, for example, the term “insulating film” may be changed to the term “insulating layer” in some cases.
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置について、図1乃至図4を参照して説明する。
(Embodiment 1)
In this embodiment, a semiconductor device of one embodiment of the present invention will be described with reference to FIGS.
<半導体装置の構成例1>
図1(A)は、本発明の一態様の半導体装置であるトランジスタ100の上面図であり、図1(B)は、図1(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図1(C)は、図1(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。なお、図1(A)において、煩雑になることを避けるため、トランジスタ100の構成要素の一部(ゲート絶縁膜として機能する絶縁膜等)を省略して図示している。また、一点鎖線X1−X2方向をチャネル長方向、一点鎖線Y1−Y2方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図1(A)と同様に、構成要素の一部を省略して図示する場合がある。
<Configuration Example 1 of Semiconductor Device>
FIG. 1A is a top view of a transistor 100 which is a semiconductor device of one embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along a dashed-dotted line X1-X2 in FIG. 1C corresponds to a cross-sectional view of a cross-sectional surface taken along the alternate long and short dash line Y1-Y2 illustrated in FIG. Note that in FIG. 1A, some components (such as an insulating film functioning as a gate insulating film) are not illustrated in order to avoid complexity. The direction of the alternate long and short dash line X1-X2 may be referred to as a channel length direction, and the direction of the alternate long and short dash line Y1-Y2 may be referred to as a channel width direction. Note that in the top view of the transistor, some components may be omitted in the following drawings as in FIG. 1A.
トランジスタ100は、基板102上のゲート電極として機能する導電膜104と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続されるソース電極及びドレイン電極として機能する導電膜112a、112bと、を有する。また、トランジスタ100上、より詳しくは、導電膜112a、112b及び酸化物半導体膜108上には絶縁膜114、116が設けられ、絶縁膜116上には保護膜117が設けられる。また、図1(B)(C)に示すように、保護膜117上に絶縁膜118を設ける構成としてもよい。 The transistor 100 includes a conductive film 104 functioning as a gate electrode over a substrate 102, an insulating film 106 over the substrate 102 and the conductive film 104, an insulating film 107 over the insulating film 106, and an oxide semiconductor film over the insulating film 107. 108 and conductive films 112 a and 112 b functioning as a source electrode and a drain electrode which are electrically connected to the oxide semiconductor film 108. In addition, insulating films 114 and 116 are provided over the transistor 100, more specifically, over the conductive films 112 a and 112 b and the oxide semiconductor film 108, and a protective film 117 is provided over the insulating film 116. 1B and 1C, an insulating film 118 may be provided over the protective film 117.
また、絶縁膜106及び絶縁膜107を第1の絶縁膜と呼称する場合があり、該第1の絶縁膜は、トランジスタ100のゲート絶縁膜としての機能を有する。また、絶縁膜114及び絶縁膜116を第2の絶縁膜と呼称する場合があり、該第2の絶縁膜は、酸素を有し、酸化物半導体膜108中に酸素を供給する機能を有する。また、絶縁膜118は、トランジスタ100中に入り込む不純物を抑制する保護絶縁膜としての機能を有する。 The insulating film 106 and the insulating film 107 may be referred to as a first insulating film, and the first insulating film functions as a gate insulating film of the transistor 100. The insulating film 114 and the insulating film 116 may be referred to as second insulating films, and the second insulating film has oxygen and has a function of supplying oxygen into the oxide semiconductor film 108. The insulating film 118 functions as a protective insulating film which suppresses impurities that enter the transistor 100.
トランジスタ100が有する酸化物半導体膜108は、例えば、酸素欠損の場所に水素が入るとキャリアを発生させるなど、ノーマリーオン特性になりやすい。したがって、酸化物半導体膜108中の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。本発明の一態様のトランジスタの構成においては、酸化物半導体膜108上の絶縁膜、ここでは、酸化物半導体膜108上の絶縁膜114に過剰な酸素を導入することで、絶縁膜114から酸化物半導体膜108中に酸素を移動させ、酸化物半導体膜108中の酸素欠損を補填することを特徴とする。または、酸化物半導体膜108上の絶縁膜116に過剰な酸素を導入することで、絶縁膜116から絶縁膜114を介し、酸化物半導体膜108中に酸素を移動させ、酸化物半導体膜108中の酸素欠損を補填することを特徴とする。または、酸化物半導体膜108上の絶縁膜114及び絶縁膜116に過剰な酸素を導入することで、絶縁膜114及び絶縁膜116の双方から酸化物半導体膜108中に酸素を移動させ、酸化物半導体膜108中の酸素欠損を補填することを特徴とする。 The oxide semiconductor film 108 included in the transistor 100 is likely to have normally-on characteristics, for example, when hydrogen enters a site of oxygen vacancies and carriers are generated. Therefore, reducing oxygen vacancies in the oxide semiconductor film 108 is important for obtaining stable transistor characteristics. In the structure of the transistor of one embodiment of the present invention, excess oxygen is introduced into the insulating film over the oxide semiconductor film 108, here, the insulating film 114 over the oxide semiconductor film 108, so that oxidation is performed from the insulating film 114. Oxygen is transferred into the oxide semiconductor film 108 to fill oxygen vacancies in the oxide semiconductor film 108. Alternatively, by introducing excess oxygen into the insulating film 116 over the oxide semiconductor film 108, oxygen is transferred from the insulating film 116 to the oxide semiconductor film 108 through the insulating film 114, so that the oxide semiconductor film 108 includes It is characterized by compensating for oxygen deficiency. Alternatively, excessive oxygen is introduced into the insulating film 114 and the insulating film 116 over the oxide semiconductor film 108, whereby oxygen is transferred from both the insulating film 114 and the insulating film 116 into the oxide semiconductor film 108, whereby the oxide A feature is that oxygen vacancies in the semiconductor film 108 are filled.
また、絶縁膜114、116としては、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜114、116は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜114、116に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜114、116に酸素を導入して、酸素過剰領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。 The insulating films 114 and 116 preferably have a region containing oxygen in excess of the stoichiometric composition (oxygen-excess region). In other words, the insulating films 114 and 116 are insulating films capable of releasing oxygen. Note that in order to provide the oxygen-excess region in the insulating films 114 and 116, for example, oxygen is introduced into the insulating films 114 and 116 after film formation to form the oxygen-excess region. As a method for introducing oxygen, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, a plasma treatment, or the like can be used.
また、絶縁膜114、116が有する酸素は、熱処理によって、酸化物半導体膜108へ拡散される。例えば、昇温脱離ガス分析法(TDS(Thermal Desorption Spectroscopy))にて、絶縁膜114、116中の酸素分子の放出量を測定することができる。 In addition, oxygen contained in the insulating films 114 and 116 is diffused into the oxide semiconductor film 108 by heat treatment. For example, the amount of released oxygen molecules in the insulating films 114 and 116 can be measured by a temperature programmed desorption gas analysis method (TDS (Thermal Desorption Spectroscopy)).
一方で、絶縁膜114、116が有する酸素は、トランジスタ100の作製工程中の加熱処理時に外部に拡散してしまい、酸化物半導体膜108中に好適に移動できない場合がある。しかしながら、本発明の一態様の半導体装置においては、トランジスタ100の上方、具体的には、絶縁膜116上に保護膜117を有する構成である。保護膜117は、酸素導入時においては、酸素を通過する機能を有し、熱処理時においては、酸素の放出を抑制する機能を有する。具体的には、保護膜117は、酸化物半導体膜108と同一の金属元素を少なくとも一つ有する。 On the other hand, oxygen contained in the insulating films 114 and 116 may be diffused to the outside during heat treatment in the manufacturing process of the transistor 100, and may not move favorably into the oxide semiconductor film 108. However, the semiconductor device of one embodiment of the present invention has a structure in which the protective film 117 is provided above the transistor 100, specifically, over the insulating film 116. The protective film 117 has a function of passing oxygen when oxygen is introduced, and has a function of suppressing release of oxygen during heat treatment. Specifically, the protective film 117 includes at least one metal element that is the same as that of the oxide semiconductor film 108.
以上のように、酸化物半導体膜108上に絶縁膜114、116を設けることによって、絶縁膜114、116中の酸素を酸化物半導体膜108へ移動させ、酸化物半導体膜108中に形成される酸素欠損を補填することが可能となる。ただし、絶縁膜114、116がなくても構わない。また、絶縁膜116上に酸素の放出を抑制する機能を有する保護膜117を設けることによって、トランジスタ100の作製工程中の加熱処理時に絶縁膜114、116中の酸素を外部に拡散するのを抑制することができる。したがって、酸化物半導体膜108中の酸素欠損を好適に補填することが可能となり、信頼性の高い半導体装置を提供することができる。 As described above, by providing the insulating films 114 and 116 over the oxide semiconductor film 108, oxygen in the insulating films 114 and 116 is moved to the oxide semiconductor film 108, and is formed in the oxide semiconductor film 108. It becomes possible to compensate for oxygen deficiency. However, the insulating films 114 and 116 may not be provided. In addition, by providing the protective film 117 having a function of suppressing release of oxygen over the insulating film 116, the diffusion of oxygen in the insulating films 114 and 116 to the outside during heat treatment in the manufacturing process of the transistor 100 is suppressed. can do. Accordingly, oxygen vacancies in the oxide semiconductor film 108 can be preferably filled, and a highly reliable semiconductor device can be provided.
<半導体装置の構成例2>
次に、図1(A)(B)(C)に示すトランジスタ100と異なる構成例について、図2(A)(B)(C)を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
<Configuration Example 2 of Semiconductor Device>
Next, a structural example different from the transistor 100 illustrated in FIGS. 1A to 1C is described with reference to FIGS. In addition, when it has the function similar to the function demonstrated previously, a hatch pattern may be made the same and a code | symbol may not be attached | subjected especially.
図2(A)は、本発明の一態様の半導体装置であるトランジスタ150の上面図であり、図2(B)は、図2(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図2(C)は、図2(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。 2A is a top view of the transistor 150 which is a semiconductor device of one embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. FIG. 2C corresponds to a drawing, and FIG. 2C corresponds to a cross-sectional view of a cross-sectional surface taken along the alternate long and short dash line Y1-Y2 illustrated in FIG.
トランジスタ150は、基板102上のゲート電極として機能する導電膜104と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108上の絶縁膜114と、絶縁膜114上の絶縁膜116と、絶縁膜114及び絶縁膜116に設けられる開口部141a、141bを介して酸化物半導体膜108に電気的に接続されるソース電極及びドレイン電極として機能する導電膜112a、112bと、を有する。また、トランジスタ150上、より詳しくは、導電膜112a、112b、及び絶縁膜116上には保護膜117が設けられる。また、図2(B)(C)に示すように保護膜117上に絶縁膜118を設ける構成としてもよい。 The transistor 150 includes a conductive film 104 functioning as a gate electrode over the substrate 102, an insulating film 106 over the substrate 102 and the conductive film 104, an insulating film 107 over the insulating film 106, and an oxide semiconductor film over the insulating film 107. 108, the insulating film 114 over the oxide semiconductor film 108, the insulating film 116 over the insulating film 114, and the openings 141a and 141b provided in the insulating film 114 and the insulating film 116. Conductive films 112a and 112b functioning as source and drain electrodes connected to each other. Further, a protective film 117 is provided over the transistor 150, more specifically, over the conductive films 112 a and 112 b and the insulating film 116. Alternatively, as illustrated in FIGS. 2B and 2C, an insulating film 118 may be provided over the protective film 117.
先に示すトランジスタ100においては、チャネルエッチ型の構造であったのに対し、図2(A)(B)(C)に示すトランジスタ150は、チャネル保護型の構造である。このように、本発明の一態様の半導体装置は、チャネルエッチ型及びチャネル保護型の双方のトランジスタ構造とすることができる。 The transistor 100 described above has a channel etch type structure, whereas the transistor 150 illustrated in FIGS. 2A, 2B, and 2C has a channel protection type structure. As described above, the semiconductor device of one embodiment of the present invention can have both a channel etch type and a channel protection type transistor structure.
トランジスタ150としては、先に示すトランジスタ100と同様に、酸化物半導体膜108上に、絶縁膜114、116が設けられる構成のため、絶縁膜114、116に含まれる酸素が酸化物半導体膜108中の酸素欠損を補填することができる。また、絶縁膜116上に酸素の放出を抑制する機能を有する保護膜117を設けることによって、トランジスタ150の作製工程中の加熱処理時に絶縁膜114、116中の酸素を外部に拡散するのを抑制することができる。したがって、酸化物半導体膜108中の酸素欠損を好適に補填することが可能となり、信頼性の高い半導体装置を提供することができる。 Since the transistor 150 is provided with the insulating films 114 and 116 over the oxide semiconductor film 108 as in the transistor 100 described above, oxygen contained in the insulating films 114 and 116 is contained in the oxide semiconductor film 108. Can compensate for oxygen deficiency. In addition, by providing the protective film 117 having a function of suppressing release of oxygen over the insulating film 116, the diffusion of oxygen in the insulating films 114 and 116 to the outside during heat treatment in the manufacturing process of the transistor 150 is suppressed. can do. Accordingly, oxygen vacancies in the oxide semiconductor film 108 can be preferably filled, and a highly reliable semiconductor device can be provided.
<半導体装置の構成例3>
次に、図1(A)(B)(C)に示すトランジスタ100と異なる構成例について、図3(A)(B)(C)を用いて説明する。なお、先に説明した機能と同様の機能を有する場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
<Configuration Example 3 of Semiconductor Device>
Next, a structural example different from the transistor 100 illustrated in FIGS. 1A, 1B, and 1C is described with reference to FIGS. In addition, when it has the function similar to the function demonstrated previously, a hatch pattern may be made the same and a code | symbol may not be attached | subjected especially.
図3(A)は、本発明の一態様の半導体装置であるトランジスタ170の上面図であり、図3(B)は、図3(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図3(C)は、図3(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。 3A is a top view of the transistor 170 which is a semiconductor device of one embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 3A. 3C corresponds to a cross-sectional view of a cross-sectional surface taken along the alternate long and short dash line Y1-Y2 illustrated in FIG.
トランジスタ170は、基板102上のゲート電極として機能する導電膜104と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜107上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続されるソース電極及びドレイン電極として機能する導電膜112a、112bと、酸化物半導体膜108、及び導電膜112a、112b上の絶縁膜114と、絶縁膜114上の絶縁膜116と、絶縁膜116上の保護膜117と、保護膜117上の絶縁膜118と、絶縁膜118上の導電膜120a、120bと、を有する。また、導電膜120aは、絶縁膜114、116、118、及び保護膜117に設けられる開口部142cを介して、導電膜112bと接続される。また、導電膜120bは、酸化物半導体膜108と重畳する位置に形成される。 The transistor 170 includes a conductive film 104 functioning as a gate electrode over the substrate 102, an insulating film 106 over the substrate 102 and the conductive film 104, an insulating film 107 over the insulating film 106, and an oxide semiconductor film over the insulating film 107. 108, conductive films 112a and 112b functioning as a source electrode and a drain electrode electrically connected to the oxide semiconductor film 108, an insulating film 114 over the oxide semiconductor film 108 and the conductive films 112a and 112b, and an insulating film The insulating film 116 over the film 114, the protective film 117 over the insulating film 116, the insulating film 118 over the protective film 117, and the conductive films 120a and 120b over the insulating film 118 are included. In addition, the conductive film 120a is connected to the conductive film 112b through the opening 142c provided in the insulating films 114, 116, and 118 and the protective film 117. In addition, the conductive film 120b is formed so as to overlap with the oxide semiconductor film 108.
また、トランジスタ170において、絶縁膜114、116、118、及び保護膜117は、トランジスタ170の第2のゲート絶縁膜としての機能を有する。また、トランジスタ170において、導電膜120aは、例えば、表示装置に用いる画素電極としての機能を有する。また、トランジスタ170において、導電膜120bは、第2のゲート電極(バックゲート電極ともいう)として機能する。 In the transistor 170, the insulating films 114, 116, and 118 and the protective film 117 function as a second gate insulating film of the transistor 170. In the transistor 170, the conductive film 120a functions as a pixel electrode used for a display device, for example. In the transistor 170, the conductive film 120b functions as a second gate electrode (also referred to as a back gate electrode).
また、図3(C)に示すように導電膜120bは、絶縁膜106、107、114、116、118、及び保護膜117に設けられる開口部142a、142bにおいて、ゲート電極として機能する導電膜104に接続される。よって、導電膜120bと導電膜104には、同じ電位が与えられる。 In addition, as illustrated in FIG. 3C, the conductive film 120b includes the conductive film 104 functioning as a gate electrode in the openings 142a and 142b provided in the insulating films 106, 107, 114, 116, and 118 and the protective film 117. Connected to. Therefore, the same potential is applied to the conductive film 120b and the conductive film 104.
なお、本実施の形態においては、開口部142a、142bを設け、導電膜120bと導電膜104を接続する構成について例示したが、これに限定されない。例えば、開口部142aまたは開口部142bのいずれか一方の開口部のみを形成し、導電膜120bと導電膜104を接続する構成、または開口部142a及び開口部142bを設けずに、導電膜120bと導電膜104を接続しない構成としてもよい。なお、導電膜120bと導電膜104を接続しない構成の場合、導電膜120bと導電膜104には、それぞれ異なる電位を与えることができる。 Note that although the opening 142a and 142b are provided and the conductive film 120b and the conductive film 104 are connected in this embodiment mode, the present invention is not limited to this. For example, a structure in which only one of the opening 142a and the opening 142b is formed and the conductive film 120b and the conductive film 104 are connected, or the conductive film 120b without the openings 142a and 142b is provided. The conductive film 104 may not be connected. Note that in the case where the conductive film 120b and the conductive film 104 are not connected to each other, different potentials can be applied to the conductive film 120b and the conductive film 104, respectively.
また、図3(B)に示すように、酸化物半導体膜108は、ゲート電極として機能する導電膜104と、第2のゲート電極として機能する導電膜120bのそれぞれと対向するように位置し、2つのゲート電極として機能する導電膜に挟まれている。第2のゲート電極として機能する導電膜120bのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜108のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜108の全体は、絶縁膜114、116、118、及び保護膜117を介して導電膜120bに覆われている。また、第2のゲート電極として機能する導電膜120bとゲート電極として機能する導電膜104とは、絶縁膜106、107、114、116、118、及び保護膜117に設けられる開口部142a、142bにおいて接続されるため、酸化物半導体膜108のチャネル幅方向の側面は、絶縁膜114、116、118、及び保護膜117を介して第2のゲート電極として機能する導電膜120bと対向している。 As shown in FIG. 3B, the oxide semiconductor film 108 is positioned so as to face the conductive film 104 functioning as a gate electrode and the conductive film 120b functioning as a second gate electrode, It is sandwiched between conductive films functioning as two gate electrodes. The length in the channel length direction and the length in the channel width direction of the conductive film 120b functioning as the second gate electrode are longer than the length in the channel length direction and the length in the channel width direction of the oxide semiconductor film 108, respectively. The entire oxide semiconductor film 108 is covered with the conductive film 120 b with the insulating films 114, 116, 118 and the protective film 117 interposed therebetween. In addition, the conductive film 120b functioning as the second gate electrode and the conductive film 104 functioning as the gate electrode are formed in the openings 142a and 142b provided in the insulating films 106, 107, 114, 116, and 118 and the protective film 117. Since the oxide semiconductor film 108 is connected, the side surface in the channel width direction of the oxide semiconductor film 108 is opposed to the conductive film 120 b functioning as the second gate electrode with the insulating films 114, 116, 118 and the protective film 117 interposed therebetween.
別言すると、トランジスタ170のチャネル幅方向において、ゲート電極として機能する導電膜104及び第2のゲート電極として機能する導電膜120bは、ゲート絶縁膜として機能する絶縁膜106、107及び第2のゲート絶縁膜として機能する絶縁膜114、116、118、及び保護膜117に設けられる開口部において接続すると共に、ゲート絶縁膜として機能する絶縁膜106、107及び第2のゲート絶縁膜として機能する絶縁膜114、116、118、及び保護膜117を介して酸化物半導体膜108を囲む構成である。 In other words, in the channel width direction of the transistor 170, the conductive film 104 functioning as the gate electrode and the conductive film 120b functioning as the second gate electrode are the insulating films 106 and 107 functioning as the gate insulating film and the second gate. Insulating films 114, 116, 118 functioning as insulating films and insulating films 106, 107 functioning as gate insulating films and insulating films functioning as second gate insulating films while being connected in openings provided in the protective film 117 The oxide semiconductor film 108 is surrounded by 114, 116, 118 and the protective film 117.
このような構成を有することで、トランジスタ170に含まれる酸化物半導体膜108を、ゲート電極として機能する導電膜104及び第2のゲート電極として機能する導電膜120bの電界によって電気的に囲むことができる。トランジスタ170のように、ゲート電極及び第2のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をsurrounded channel(s−channel)構造と呼ぶことができる。 With such a structure, the oxide semiconductor film 108 included in the transistor 170 can be electrically surrounded by an electric field of the conductive film 104 functioning as a gate electrode and the conductive film 120b functioning as a second gate electrode. it can. A device structure of a transistor that electrically surrounds an oxide semiconductor film in which a channel region is formed by an electric field of the gate electrode and the second gate electrode as in the transistor 170 is referred to as a surrounded channel (s-channel) structure. it can.
トランジスタ170は、s−channel構造を有するため、ゲート電極として機能する導電膜104によってチャネルを誘起させるための電界を効果的に酸化物半導体膜108に印加することができるため、トランジスタ170の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ170を微細化することが可能となる。また、トランジスタ170は、ゲート電極として機能する導電膜104及び第2のゲート電極として機能する導電膜120bによって囲まれた構造を有するため、トランジスタ170の機械的強度を高めることができる。 Since the transistor 170 has an s-channel structure, an electric field for inducing a channel can be effectively applied to the oxide semiconductor film 108 by the conductive film 104 functioning as a gate electrode. Capability is improved, and high on-current characteristics can be obtained. Further, since the on-state current can be increased, the transistor 170 can be miniaturized. Further, since the transistor 170 has a structure surrounded by the conductive film 104 functioning as a gate electrode and the conductive film 120b functioning as a second gate electrode, the mechanical strength of the transistor 170 can be increased.
その他の構成は、図1(A)(B)(C)に示す、トランジスタ100と同様であり、同様の効果を奏する。 Other structures are similar to those of the transistor 100 shown in FIGS. 1A, 1B, and 1C, and have the same effects.
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。 Hereinafter, other components included in the semiconductor device of the present embodiment will be described in detail.
<基板>
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンなどからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。なお、基板102として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の表示装置を作製することができる。
<Board>
There is no particular limitation on the material of the substrate 102, but it is necessary that the substrate 102 have at least heat resistance to withstand heat treatment performed later. For example, a glass substrate, a ceramic substrate, a quartz substrate, a sapphire substrate, or the like may be used as the substrate 102. In addition, a single crystal semiconductor substrate made of silicon, silicon carbide, or the like, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be applied, and a semiconductor element is provided over these substrates. A substrate may be used as the substrate 102. When a glass substrate is used as the substrate 102, the sixth generation (1500 mm × 1850 mm), the seventh generation (1870 mm × 2200 mm), the eighth generation (2200 mm × 2400 mm), the ninth generation (2400 mm × 2800 mm), the tenth generation. By using a large area substrate such as a generation (2950 mm × 3400 mm), a large display device can be manufactured.
また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ100を形成してもよい。または、基板102とトランジスタ100の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ100は耐熱性の劣る基板や可撓性の基板にも転載できる。 Alternatively, a flexible substrate may be used as the substrate 102, and the transistor 100 may be formed directly over the flexible substrate. Alternatively, a separation layer may be provided between the substrate 102 and the transistor 100. The separation layer can be used for separation from the substrate 102 and transfer to another substrate after the semiconductor device is partially or entirely completed thereon. At that time, the transistor 100 can be transferred to a substrate having poor heat resistance or a flexible substrate.
<導電膜>
ゲート電極として機能する導電膜104、及びソース電極及びドレイン電極として機能する導電膜112a、112bとしては、クロム(Cr)、銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッケル(Ni)、鉄(Fe)、コバルト(Co)から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
<Conductive film>
As the conductive film 104 functioning as a gate electrode and the conductive films 112a and 112b functioning as a source electrode and a drain electrode, chromium (Cr), copper (Cu), aluminum (Al), gold (Au), silver (Ag) , Zinc (Zn), molybdenum (Mo), tantalum (Ta), titanium (Ti), tungsten (W), manganese (Mn), nickel (Ni), iron (Fe), cobalt (Co) Each of these elements can be formed using an element, an alloy including the above-described metal element as a component, an alloy combining the above-described metal elements, or the like.
また、導電膜104、112a、112bは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。 In addition, the conductive films 104, 112a, and 112b may have a single-layer structure or a stacked structure including two or more layers. For example, a single-layer structure of an aluminum film containing silicon, a two-layer structure in which a titanium film is stacked on an aluminum film, a two-layer structure in which a titanium film is stacked on a titanium nitride film, and a two-layer structure in which a tungsten film is stacked on a titanium nitride film Layer structure, two-layer structure in which a tungsten film is stacked on a tantalum nitride film or tungsten nitride film, a three-layer structure in which a titanium film, an aluminum film is stacked on the titanium film, and a titanium film is further formed thereon is there. Alternatively, an alloy film or a nitride film in which aluminum is combined with one or more selected from titanium, tantalum, tungsten, molybdenum, chromium, neodymium, and scandium may be used.
また、導電膜104、112a、112bには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。 The conductive films 104, 112a, and 112b include indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, and indium tin oxide containing titanium oxide. Alternatively, a light-transmitting conductive material such as indium zinc oxide or indium tin oxide to which silicon oxide is added can be used.
また、導電膜104、112a、112bには、Cu−X合金膜(Xは、Mn、Ni、Cr、Fe、Co、Mo、Ta、またはTi)を適用してもよい。Cu−X合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。 Further, a Cu—X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may be applied to the conductive films 104, 112a, and 112b. By using a Cu-X alloy film, it can be processed by a wet etching process, and thus manufacturing costs can be suppressed.
<ゲート絶縁膜>
トランジスタ100のゲート絶縁膜として機能する絶縁膜106、107としては、プラズマ化学気相堆積(PECVD:(Plasma Enhanced Chemical Vapor Deposition))法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜106、107の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または3層以上の絶縁膜を用いてもよい。
<Gate insulation film>
As the insulating films 106 and 107 functioning as the gate insulating film of the transistor 100, a plasma enhanced chemical vapor deposition (PECVD) method, a sputtering method, or the like is used to form a silicon oxide film, a silicon oxynitride film, or a nitride film. One or more kinds of silicon oxide film, silicon nitride film, aluminum oxide film, hafnium oxide film, yttrium oxide film, zirconium oxide film, gallium oxide film, tantalum oxide film, magnesium oxide film, lanthanum oxide film, cerium oxide film and neodymium oxide film Each insulating layer can be used. Note that instead of the stacked structure of the insulating films 106 and 107, a single-layer insulating film selected from the above materials or an insulating film having three or more layers may be used.
また、絶縁膜106は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜107、114、116及び/または酸化物半導体膜108中に過剰の酸素を供給する場合において、絶縁膜106は酸素の透過を抑制することができる。 The insulating film 106 functions as a blocking film that suppresses permeation of oxygen. For example, in the case where excess oxygen is supplied into the insulating films 107, 114, and / or the oxide semiconductor film 108, the insulating film 106 can suppress permeation of oxygen.
なお、トランジスタ100のチャネル領域として機能する酸化物半導体膜108と接する絶縁膜107は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜107は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜107に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜107を形成すればよい。または、成膜後の絶縁膜107に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。 Note that the insulating film 107 in contact with the oxide semiconductor film 108 functioning as the channel region of the transistor 100 is preferably an oxide insulating film, and includes a region containing oxygen in excess of the stoichiometric composition (oxygen-excess region). ) Is more preferable. In other words, the insulating film 107 is an insulating film capable of releasing oxygen. In order to provide the oxygen-excess region in the insulating film 107, for example, the insulating film 107 may be formed in an oxygen atmosphere. Alternatively, oxygen may be introduced into the insulating film 107 after film formation to form an oxygen excess region. As a method for introducing oxygen, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, a plasma treatment, or the like can be used.
また、絶縁膜107として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を10nm以下または5nm以下とした場合でも、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。 Further, when hafnium oxide is used as the insulating film 107, the following effects are obtained. Hafnium oxide has a higher dielectric constant than silicon oxide or silicon oxynitride. Therefore, since the physical film thickness can be increased with respect to the equivalent oxide film thickness, the leakage current due to the tunnel current can be reduced even when the equivalent oxide film thickness is 10 nm or less or 5 nm or less. That is, a transistor with a small off-state current can be realized. Further, hafnium oxide having a crystal structure has a higher dielectric constant than hafnium oxide having an amorphous structure. Therefore, in order to obtain a transistor with low off-state current, it is preferable to use hafnium oxide having a crystal structure. Examples of the crystal structure include a monoclinic system and a cubic system. Note that one embodiment of the present invention is not limited thereto.
なお、本実施の形態では、絶縁膜106として窒化シリコン膜を形成し、絶縁膜107として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ150のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ100の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ100の静電破壊を抑制することができる。 Note that in this embodiment, a silicon nitride film is formed as the insulating film 106 and a silicon oxide film is formed as the insulating film 107. A silicon nitride film has a higher relative dielectric constant than a silicon oxide film and a large film thickness necessary for obtaining a capacitance equivalent to that of a silicon oxide film. Therefore, a silicon nitride film is used as a gate insulating film of the transistor 150. Insulating film can be physically thickened. Accordingly, a decrease in the withstand voltage of the transistor 100 can be suppressed, and further, the withstand voltage can be improved, thereby suppressing electrostatic breakdown of the transistor 100.
<酸化物半導体膜>
酸化物半導体膜108は、酸素と、Inと、Znと、M(Mは、Ti、Ga、Y、Zr、Sn、La、Ce、Nd、またはHf)とを有する。代表的には、酸化物半導体膜108は、In−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物を用いることができる。とくに、酸化物半導体膜108としては、In−M−Zn酸化物を用いると好ましい。
<Oxide semiconductor film>
The oxide semiconductor film 108 includes oxygen, In, Zn, and M (M is Ti, Ga, Y, Zr, Sn, La, Ce, Nd, or Hf). Typically, an In—Ga oxide, an In—Zn oxide, or an In—M—Zn oxide can be used for the oxide semiconductor film 108. In particular, an In-M-Zn oxide is preferably used for the oxide semiconductor film 108.
酸化物半導体膜108がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、InはM以上、ZnはM以上を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい。また、酸化物半導体膜108がIn−M−Zn酸化物の場合、スパッタリングターゲットとしては、多結晶のIn−M−Zn酸化物を含むターゲットを用いると好ましい。多結晶のIn−M−Zn酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜108を形成しやすくなる。なお、成膜される酸化物半導体膜108の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。 In the case where the oxide semiconductor film 108 is an In-M-Zn oxide, the atomic ratio of the metal elements of the sputtering target used for forming the In-M-Zn oxide is M for In and M for Zn. It is preferable to satisfy. As the atomic ratio of the metal elements of such a sputtering target, In: M: Zn = 1: 1: 1, In: M: Zn = 1: 1: 1.2, In: M: Zn = 3: 1: 2, In: M: Zn = 4: 2: 4.1 is preferable. In the case where the oxide semiconductor film 108 is an In-M-Zn oxide, a target including a polycrystalline In-M-Zn oxide is preferably used as the sputtering target. By using a target including a polycrystalline In-M-Zn oxide, the oxide semiconductor film 108 having crystallinity can be easily formed. Note that the atomic ratio of the oxide semiconductor film 108 to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element contained in the sputtering target as an error.
なお、酸化物半導体膜108がIn−M−Zn酸化物膜であるとき、Zn及びOを除いてのInとMの原子数比率は、好ましくはInが25atomic%より高く、Mが75atomic%未満、さらに好ましくはInが34atomic%より高く、Mが66atomic%未満とする。 Note that when the oxide semiconductor film 108 is an In-M-Zn oxide film, the atomic ratio of In and M excluding Zn and O is preferably higher than In at 25 atomic% and lower than 75 at% M. More preferably, In is higher than 34 atomic% and M is lower than 66 atomic%.
また、酸化物半導体膜108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体膜を用いることで、トランジスタ100のオフ電流を低減することができる。 The oxide semiconductor film 108 has an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more. In this manner, off-state current of the transistor 100 can be reduced by using an oxide semiconductor film with a wide energy gap.
また、酸化物半導体膜108の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。 The thickness of the oxide semiconductor film 108 is 3 nm to 200 nm, preferably 3 nm to 100 nm, more preferably 3 nm to 50 nm.
また、酸化物半導体膜108としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜108は、キャリア密度が、1×10−9個/cm3以上、8×1011個/cm3未満、好ましくは1×1011個/cm3未満とする。 As the oxide semiconductor film 108, an oxide semiconductor film with low carrier density is used. For example, the oxide semiconductor film 108 has a carrier density of 1 × 10 −9 pieces / cm 3 or more and less than 8 × 10 11 pieces / cm 3 , preferably less than 1 × 10 11 pieces / cm 3 .
なお、酸化物半導体膜108として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が1×106μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。 Note that it is preferable to use an oxide semiconductor film with a low impurity concentration and a low density of defect states as the oxide semiconductor film 108 because a transistor having more excellent electrical characteristics can be manufactured. Here, low impurity concentration and low defect level density (low oxygen deficiency) are referred to as high purity intrinsic or substantially high purity intrinsic. A highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has few carrier generation sources, and thus can have a low carrier density. Therefore, a transistor in which a channel region is formed in the oxide semiconductor film rarely has electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative. In addition, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low density of defect states, and thus may have a low density of trap states. Further, a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has an extremely small off-state current, a channel width of 1 × 10 6 μm, and a channel length L of 10 μm. When the voltage between the drain electrodes (drain voltage) is in the range of 1V to 10V, it is possible to obtain a characteristic that the off-current is less than the measurement limit of the semiconductor parameter analyzer, that is, 1 × 10 −13 A or less.
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。 Therefore, a transistor in which a channel region is formed in the high-purity intrinsic or substantially high-purity intrinsic oxide semiconductor film can have a small variation in electrical characteristics and can be a highly reliable transistor. Note that the charge trapped in the trap level of the oxide semiconductor film takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel region is formed in an oxide semiconductor film with a high trap state density may have unstable electrical characteristics. Examples of impurities include hydrogen, nitrogen, alkali metals, and alkaline earth metals.
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜108において、SIMS分析により得られる水素濃度を、2×1020atoms/cm3以下、好ましくは5×1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下、5×1018atoms/cm3以下、好ましくは1×1018atoms/cm3以下、より好ましくは5×1017atoms/cm3以下、さらに好ましくは1×1016atoms/cm3以下とする。 Hydrogen contained in the oxide semiconductor film reacts with oxygen bonded to metal atoms to become water, and forms oxygen vacancies in a lattice from which oxygen is released (or a portion from which oxygen is released). When hydrogen enters the oxygen vacancies, electrons serving as carriers may be generated. In addition, a part of hydrogen may be combined with oxygen bonded to a metal atom to generate electrons as carriers. Therefore, a transistor including an oxide semiconductor film containing hydrogen is likely to be normally on. Therefore, it is preferable that hydrogen be reduced in the oxide semiconductor film 108 as much as possible. Specifically, in the oxide semiconductor film 108, the hydrogen concentration obtained by SIMS analysis is 2 × 10 20 atoms / cm 3 or less, preferably 5 × 10 19 atoms / cm 3 or less, more preferably 1 × 10 19. atoms / cm 3 or less, 5 × 10 18 atoms / cm 3 or less, preferably 1 × 10 18 atoms / cm 3 or less, more preferably 5 × 10 17 atoms / cm 3 or less, more preferably 1 × 10 16 atoms / cm 3 or less. cm 3 or less.
酸化物半導体膜108において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜108において酸素欠損が増加し、n型化してしまう。このため、酸化物半導体膜108におけるシリコンや炭素の濃度と、酸化物半導体膜108との界面近傍のシリコンや炭素の濃度(SIMS分析により得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。 When silicon or carbon which is one of Group 14 elements is included in the oxide semiconductor film 108, oxygen vacancies increase in the oxide semiconductor film 108 and become n-type. Therefore, the concentration of silicon or carbon in the oxide semiconductor film 108 and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor film 108 (concentration obtained by SIMS analysis) are 2 × 10 18 atoms / cm 3 or less. Preferably, it is 2 × 10 17 atoms / cm 3 or less.
また、酸化物半導体膜108において、SIMS分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜108のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。 In the oxide semiconductor film 108, the concentration of alkali metal or alkaline earth metal obtained by SIMS analysis is set to 1 × 10 18 atoms / cm 3 or lower, preferably 2 × 10 16 atoms / cm 3 or lower. When an alkali metal and an alkaline earth metal are combined with an oxide semiconductor, carriers may be generated, and the off-state current of the transistor may be increased. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the oxide semiconductor film 108.
また、酸化物半導体膜108に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析により得られる窒素濃度は、5×1018atoms/cm3以下にすることが好ましい。 In addition, when nitrogen is contained in the oxide semiconductor film 108, electrons as carriers are generated, the carrier density is increased, and the oxide semiconductor film 108 is easily n-type. As a result, a transistor including an oxide semiconductor film containing nitrogen is likely to be normally on. Therefore, nitrogen in the oxide semiconductor film is preferably reduced as much as possible. For example, the nitrogen concentration obtained by SIMS analysis is preferably 5 × 10 18 atoms / cm 3 or less.
また、酸化物半導体膜108は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。 The oxide semiconductor film 108 may have a non-single crystal structure, for example. The non-single-crystal structure includes, for example, a CAAC-OS (C Axis Crystallized Oxide Semiconductor) described later, a polycrystalline structure, a microcrystalline structure, or an amorphous structure. In the non-single-crystal structure, the amorphous structure has the highest density of defect states, and the CAAC-OS has the lowest density of defect states.
酸化物半導体膜108は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。 For example, the oxide semiconductor film 108 may have an amorphous structure. An oxide semiconductor film having an amorphous structure has, for example, disordered atomic arrangement and no crystal component. Alternatively, an amorphous oxide film has, for example, a completely amorphous structure and does not have a crystal part.
なお、酸化物半導体膜108が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二層以上を有する積層構造を有する場合がある。 Note that the oxide semiconductor film 108 is a mixed film including two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region. Also good. The mixed film has, for example, a single layer structure including two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region. There is a case. For example, the mixed film has a stacked structure including any two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region. There is a case.
<絶縁膜>
絶縁膜114、116は、酸化物半導体膜108に酸素を供給する機能を有する。また、絶縁膜118は、トランジスタ100の保護絶縁膜としての機能を有する。また、絶縁膜114、116は、酸素を有する。また、絶縁膜114は、酸素を透過することのできる絶縁膜である。なお、絶縁膜114は、後に形成する絶縁膜116を形成する際の、酸化物半導体膜108へのダメージ緩和膜としても機能する。
<Insulating film>
The insulating films 114 and 116 have a function of supplying oxygen to the oxide semiconductor film 108. The insulating film 118 has a function as a protective insulating film of the transistor 100. In addition, the insulating films 114 and 116 include oxygen. The insulating film 114 is an insulating film that can transmit oxygen. Note that the insulating film 114 also functions as a damage reducing film for the oxide semiconductor film 108 when an insulating film 116 to be formed later is formed.
絶縁膜114としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン、酸化窒化シリコン等を用いることができる。 As the insulating film 114, silicon oxide, silicon oxynitride, or the like with a thickness of 5 nm to 150 nm, preferably 5 nm to 50 nm can be used.
また、絶縁膜114は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が3×1017spins/cm3以下であることが好ましい。これは、絶縁膜114に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜114における酸素の透過量が減少してしまう。 The insulating film 114 preferably has a small amount of defects. Typically, the ESR measurement indicates that the spin density of a signal appearing at g = 2.001 derived from a dangling bond of silicon is 3 × 10 17 spins / It is preferable that it is cm 3 or less. This is because when the density of defects contained in the insulating film 114 is large, oxygen is bonded to the defects, and the amount of oxygen transmitted through the insulating film 114 is reduced.
なお、絶縁膜114においては、外部から絶縁膜114に入った酸素が全て絶縁膜114の外部に移動せず、絶縁膜114にとどまる酸素もある。また、絶縁膜114に酸素が入ると共に、絶縁膜114に含まれる酸素が絶縁膜114の外部へ移動することで、絶縁膜114において酸素の移動が生じる場合もある。絶縁膜114として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜114上に設けられる、絶縁膜116から脱離する酸素を、絶縁膜114を介して酸化物半導体膜108に移動させることができる。 Note that in the insulating film 114, all of the oxygen that has entered the insulating film 114 from the outside does not move to the outside of the insulating film 114 but also remains in the insulating film 114. Further, oxygen enters the insulating film 114 and oxygen contained in the insulating film 114 may move to the outside of the insulating film 114, so that oxygen may move in the insulating film 114. When an oxide insulating film that can transmit oxygen is formed as the insulating film 114, oxygen released from the insulating film 116 provided over the insulating film 114 is transferred to the oxide semiconductor film 108 through the insulating film 114. Can be made.
また、絶縁膜114は、酸化物半導体膜の価電子帯の上端のエネルギー(Ev_os)と伝導帯の下端のエネルギー(Ec_os)の間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いて形成することができる。Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。 As the insulating film 114, an oxide insulating film in which the level density of nitrogen oxide is low between the energy (Ev_os) at the upper end of the valence band of the oxide semiconductor film and the energy (Ec_os) at the lower end of the conduction band is used. Can be formed. As the oxide insulating film having a low nitrogen oxide level density between Ev_os and Ec_os, a silicon oxynitride film with a low nitrogen oxide emission amount, an aluminum oxynitride film with a low nitrogen oxide emission amount, or the like is used. be able to.
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が1×1018個/cm3以上5×1019個/cm3以下である。なお、アンモニアの放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550℃以下の加熱処理による放出量とする。 Note that a silicon oxynitride film with a small amount of released nitrogen oxide is a film in which the amount of released ammonia is larger than the amount of released nitrogen oxide in the temperature programmed desorption gas analysis method. Typically, the amount of released ammonia is Is 1 × 10 18 pieces / cm 3 or more and 5 × 10 19 pieces / cm 3 or less. Note that the amount of ammonia released is the amount released by heat treatment at a film surface temperature of 50 ° C. to 650 ° C., preferably 50 ° C. to 550 ° C.
窒素酸化物(NOx、xは0以上2以下、好ましくは1以上2以下)、代表的にはNO2またはNOは、絶縁膜114などに準位を形成する。当該準位は、酸化物半導体膜108のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜114及び酸化物半導体膜108の界面に拡散すると、当該準位が絶縁膜114側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜114及び酸化物半導体膜108界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。 Nitrogen oxide (NO x , x is 0 or more and 2 or less, preferably 1 or more and 2 or less), typically NO 2 or NO forms a level in the insulating film 114 or the like. The level is located in the energy gap of the oxide semiconductor film 108. Therefore, when nitrogen oxide diffuses to the interface between the insulating film 114 and the oxide semiconductor film 108, the level may trap electrons on the insulating film 114 side. As a result, trapped electrons remain in the vicinity of the interface between the insulating film 114 and the oxide semiconductor film 108, so that the threshold voltage of the transistor is shifted in the positive direction.
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜114に含まれる窒素酸化物は、加熱処理において、絶縁膜116に含まれるアンモニアと反応するため、絶縁膜114に含まれる窒素酸化物が低減される。このため、絶縁膜114及び酸化物半導体膜108の界面において、電子がトラップされにくい。 Nitrogen oxide reacts with ammonia and oxygen in heat treatment. Since nitrogen oxide contained in the insulating film 114 reacts with ammonia contained in the insulating film 116 in the heat treatment, nitrogen oxide contained in the insulating film 114 is reduced. Therefore, electrons are hardly trapped at the interface between the insulating film 114 and the oxide semiconductor film 108.
絶縁膜114として、Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。 By using an oxide insulating film having a low level density of nitrogen oxide between Ev_os and Ec_os as the insulating film 114, a shift in threshold voltage of the transistor can be reduced, and electrical characteristics of the transistor Fluctuations can be reduced.
なお、トランジスタの作製工程の加熱処理、代表的には300℃以上基板歪み点未満の加熱処理により、絶縁膜114は、100K以下のESRで測定して得られたスペクトルにおいてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルが観測される。なお、第1のシグナル及び第2のシグナルのスプリット幅、並びに第2のシグナル及び第3のシグナルのスプリット幅は、XバンドのESR測定において約5mTである。また、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が1×1018spins/cm3未満であり、代表的には1×1017spins/cm3以上1×1018spins/cm3未満である。 Note that the insulating film 114 has a g value of 2.037 in a spectrum obtained by measurement with an ESR of 100 K or lower by heat treatment in a manufacturing process of the transistor, typically 300 ° C. or higher and lower than the substrate strain point. A first signal of 2.039 or less, a second signal of g value of 2.001 or more and 2.003 or less, and a third signal of g value of 1.964 or more and 1.966 or less are observed. The split width of the first signal and the second signal and the split width of the second signal and the third signal are about 5 mT in the X-band ESR measurement. In addition, the first signal having a g value of 2.037 to 2.039, the second signal having a g value of 2.001 to 2.003, and the g value of 1.964 to 1.966. The total density of the spins of the third signal is less than 1 × 10 18 spins / cm 3 , typically 1 × 10 17 spins / cm 3 or more and less than 1 × 10 18 spins / cm 3 .
なお、100K以下のESRスペクトルにおいてg値が2.037以上2.039以下の第1シグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルは、窒素酸化物(NOx、xは0以上2以下、好ましくは1以上2以下)起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。 In the ESR spectrum of 100K or less, a first signal having a g value of 2.037 to 2.039, a second signal having a g value of 2.001 to 2.003, and a g value of 1.964 to 1 A third signal of .966 or less corresponds to a signal caused by nitrogen oxides (NO x , x is 0 or more and 2 or less, preferably 1 or more and 2 or less). Typical examples of nitrogen oxides include nitrogen monoxide and nitrogen dioxide. That is, the first signal having a g value of 2.037 to 2.039, the second signal having a g value of 2.001 to 2.003, and the g value of 1.964 to 1.966. It can be said that the smaller the total density of spins of the third signal, the smaller the content of nitrogen oxide contained in the oxide insulating film.
また、Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜は、SIMSで測定される窒素濃度が6×1020atoms/cm3以下である。 In addition, the oxide insulating film in which the level density of nitrogen oxide is low between Ev_os and Ec_os has a nitrogen concentration measured by SIMS of 6 × 10 20 atoms / cm 3 or less.
基板温度が220℃以上、または280℃以上、または350℃以上であり、シラン及び一酸化二窒素を用いたPECVD法を用いて、Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。 Oxidation in which the substrate temperature is 220 ° C. or higher, 280 ° C. or higher, or 350 ° C. or higher, and the level density of nitrogen oxide is low between Ev_os and Ec_os by using a PECVD method using silane and dinitrogen monoxide. By forming the material insulating film, a dense and high hardness film can be formed.
絶縁膜116は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1019atoms/cm3以上、好ましくは3.0×1020atoms/cm3以上である酸化物絶縁膜である。なお、上記TDS分析時における膜の表面基板温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。 The insulating film 116 is formed using an oxide insulating film containing more oxygen than that in the stoichiometric composition. Part of oxygen is released by heating from the oxide insulating film containing oxygen in excess of that in the stoichiometric composition. An oxide insulating film containing oxygen in excess of the stoichiometric composition has an oxygen desorption amount of 1.0 × 10 19 atoms / cm 3 or more in terms of oxygen atoms in TDS analysis. The oxide insulating film is preferably 3.0 × 10 20 atoms / cm 3 or more. The surface substrate temperature of the film at the time of TDS analysis is preferably in the range of 100 ° C. to 700 ° C., or 100 ° C. to 500 ° C.
絶縁膜116としては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。 As the insulating film 116, silicon oxide, silicon oxynitride, or the like with a thickness of 30 nm to 500 nm, preferably 50 nm to 400 nm can be used.
また、絶縁膜116は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が1.5×1018spins/cm3未満、さらには1×1018spins/cm3以下であることが好ましい。なお、絶縁膜116は、絶縁膜114と比較して酸化物半導体膜108から離れているため、絶縁膜114より、欠陥密度が多くともよい。 The insulating film 116 preferably has a small amount of defects. Typically, the ESR measurement shows that the spin density of a signal appearing at g = 2.001 derived from a dangling bond of silicon is 1.5 × 10 18. It is preferably less than spins / cm 3 and more preferably 1 × 10 18 spins / cm 3 or less. Note that the insulating film 116 is farther from the oxide semiconductor film 108 than the insulating film 114, and thus has a higher defect density than the insulating film 114.
また、絶縁膜114、116は、同種の材料の絶縁膜を用いることができるため、絶縁膜114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これに限定されず、例えば、絶縁膜114の単層構造としてもよい。 In addition, since the insulating films 114 and 116 can be formed using the same kind of insulating film, the interface between the insulating film 114 and the insulating film 116 may not be clearly confirmed. Therefore, in this embodiment mode, the interface between the insulating film 114 and the insulating film 116 is indicated by a broken line. Note that although a two-layer structure of the insulating film 114 and the insulating film 116 has been described in this embodiment mode, the present invention is not limited thereto, and for example, a single-layer structure of the insulating film 114 may be employed.
絶縁膜118は、窒素を有する。また、絶縁膜118は、窒素及びシリコンを有する。また、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118を設けることで、酸化物半導体膜108からの酸素の外部への拡散と、絶縁膜114、116に含まれる酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の入り込みを防ぐことができる。絶縁膜118としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。 The insulating film 118 includes nitrogen. The insulating film 118 includes nitrogen and silicon. The insulating film 118 has a function of blocking oxygen, hydrogen, water, alkali metal, alkaline earth metal, or the like. By providing the insulating film 118, diffusion of oxygen from the oxide semiconductor film 108 to the outside, diffusion of oxygen contained in the insulating films 114 and 116, hydrogen from the outside to the oxide semiconductor film 108, Ingress of water and the like can be prevented. As the insulating film 118, for example, a nitride insulating film can be used. Examples of the nitride insulating film include silicon nitride, silicon nitride oxide, aluminum nitride, and aluminum nitride oxide. Note that an oxide insulating film having a blocking effect of oxygen, hydrogen, water, or the like may be provided instead of the nitride insulating film having a blocking effect of oxygen, hydrogen, water, alkali metal, alkaline earth metal, or the like. Examples of the oxide insulating film having a blocking effect of oxygen, hydrogen, water, and the like include aluminum oxide, aluminum oxynitride, gallium oxide, gallium oxynitride, yttrium oxide, yttrium oxynitride, hafnium oxide, and hafnium oxynitride.
<保護膜>
保護膜117は、酸化物半導体膜108と同一の金属元素を少なくとも一つ有する。例えば、酸化物半導体膜108が、酸素と、Inと、Znと、M(Mは、Ti、Ga、Sn、Y、Zr、La、Ce、Nd、またはHf)とを有する場合、保護膜117は、In、Zn、Ti、Ga、Sn、Y、Zr、La、Ce、Nd、またはHfから選ばれる元素の少なくとも一つを有する。とくに、保護膜117としては、In−Sn酸化物、In−Zn酸化物、In−Ga酸化物、Zn酸化物、Al−Zn酸化物、またはIn−Ga−Zn酸化物を用いると好ましい。
<Protective film>
The protective film 117 includes at least one metal element which is the same as that of the oxide semiconductor film 108. For example, in the case where the oxide semiconductor film 108 includes oxygen, In, Zn, and M (M is Ti, Ga, Sn, Y, Zr, La, Ce, Nd, or Hf), the protective film 117 is formed. Has at least one element selected from In, Zn, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, or Hf. In particular, the protective film 117 is preferably formed using In—Sn oxide, In—Zn oxide, In—Ga oxide, Zn oxide, Al—Zn oxide, or In—Ga—Zn oxide.
また、酸化物半導体膜108として、In−Ga−Zn酸化物を用いる場合、保護膜117は、Gaを少なくとも有すると好ましい。また、酸化物半導体膜108として、In−Ga−Zn酸化物を用いる場合、保護膜117は、Znを少なくとも有すると好ましい。また、また、酸化物半導体膜108として、In−Ga−Zn酸化物を用いる場合、保護膜117は、GaとZnを少なくとも有すると好ましい。 In the case where an In—Ga—Zn oxide is used as the oxide semiconductor film 108, the protective film 117 preferably includes at least Ga. In the case where an In—Ga—Zn oxide is used as the oxide semiconductor film 108, the protective film 117 preferably includes at least Zn. Further, in the case where an In—Ga—Zn oxide is used as the oxide semiconductor film 108, the protective film 117 preferably includes at least Ga and Zn.
また、保護膜117が薄い場合、酸素の放出を抑制する機能が低下してしまう。一方で、保護膜117が厚い場合、酸素添加処理時に酸素が保護膜117を通過しづらくなる。したがって、保護膜117の厚さは、3nm以上30nm以下、好ましくは5nm以上15nm以下である。また、保護膜117としては、結晶性を有していると好ましい。例えば、保護膜117としてIn−Ga−Zn酸化物を用い、該In−Ga−Zn酸化物が後述するCAAC−OS膜である場合、絶縁膜116に添加した酸素の放出を好適に抑制することができる。また、保護膜117としては、抵抗率が高いほうが好ましい。保護膜117の抵抗率が低い場合、導電膜112a、112bとの間に寄生容量が形成される場合がある。保護膜117の抵抗率としては、例えば1010Ωcm以上1018Ωcm未満とすればよい。 Further, when the protective film 117 is thin, the function of suppressing the release of oxygen is deteriorated. On the other hand, when the protective film 117 is thick, it is difficult for oxygen to pass through the protective film 117 during the oxygen addition process. Therefore, the thickness of the protective film 117 is 3 nm to 30 nm, preferably 5 nm to 15 nm. The protective film 117 preferably has crystallinity. For example, in the case where an In—Ga—Zn oxide is used as the protective film 117 and the In—Ga—Zn oxide is a CAAC-OS film described later, release of oxygen added to the insulating film 116 is preferably suppressed. Can do. The protective film 117 preferably has a higher resistivity. When the resistivity of the protective film 117 is low, parasitic capacitance may be formed between the conductive films 112a and 112b. The resistivity of the protective film 117 may be, for example, 10 10 Ωcm or more and less than 10 18 Ωcm.
なお、上記記載の、導電膜、絶縁膜、保護膜、酸化物半導体膜などの様々な膜は、スパッタリング法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Chemical Vapor Deposition)法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法を用いてもよい。 Note that various films such as the conductive film, the insulating film, the protective film, and the oxide semiconductor film described above can be formed by a sputtering method or a PECVD method, but other methods, for example, thermal CVD (Chemical Vapor) are used. You may form by the Deposition method. As an example of the thermal CVD method, an MOCVD (Metal Organic Chemical Deposition) method or an ALD (Atomic Layer Deposition) method may be used.
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。 The thermal CVD method has an advantage that no defect is generated due to plasma damage because it is a film forming method that does not use plasma.
熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。 In the thermal CVD method, film formation may be performed by sending a source gas and an oxidant into the chamber at the same time, making the inside of the chamber under atmospheric pressure or reduced pressure, reacting in the vicinity of the substrate or on the substrate and depositing on the substrate. .
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。 In addition, in the ALD method, film formation may be performed by setting the inside of the chamber to atmospheric pressure or reduced pressure, sequentially introducing source gases for reaction into the chamber, and repeating the order of introducing the gases. For example, each switching valve (also referred to as a high-speed valve) is switched to supply two or more types of source gases to the chamber in order, so that a plurality of types of source gases are not mixed with the first source gas at the same time or thereafter. An active gas (such as argon or nitrogen) is introduced, and a second source gas is introduced. When the inert gas is introduced at the same time, the inert gas becomes a carrier gas, and the inert gas may be introduced at the same time when the second raw material gas is introduced. Further, instead of introducing the inert gas, the second raw material gas may be introduced after the first raw material gas is exhausted by evacuation. The first source gas is adsorbed on the surface of the substrate to form a first layer, reacts with a second source gas introduced later, and the second layer is stacked on the first layer. As a result, a thin film is formed. By repeating this gas introduction sequence a plurality of times until the desired thickness is achieved, a thin film having excellent step coverage can be formed. Since the thickness of the thin film can be adjusted by the number of times the gas introduction sequence is repeated, precise film thickness adjustment is possible, which is suitable for manufacturing a fine transistor.
MOCVD法やALD法などの熱CVD法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、In−Ga−ZnO膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、In(CH3)3である。また、トリメチルガリウムの化学式は、Ga(CH3)3である。また、ジメチル亜鉛の化学式は、Zn(CH3)2である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム(化学式Ga(C2H5)3)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることもできる。 The thermal CVD method such as the MOCVD method or the ALD method can form various films such as the conductive film, the insulating film, the oxide semiconductor film, and the metal oxide film of the above-described embodiment, for example, an In—Ga—ZnO film. Is used, trimethylindium, trimethylgallium, and dimethylzinc are used. Note that the chemical formula of trimethylindium is In (CH 3 ) 3 . The chemical formula of trimethylgallium is Ga (CH 3 ) 3 . The chemical formula of dimethylzinc is Zn (CH 3 ) 2 . Moreover, it is not limited to these combinations, Triethylgallium (chemical formula Ga (C 2 H 5 ) 3 ) can be used instead of trimethylgallium, and diethylzinc (chemical formula Zn (C 2 H 5 ) is used instead of dimethylzinc. 2 ) can also be used.
例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム(TDMAH))を気化させた原料ガスと、酸化剤としてオゾン(O3)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はHf[N(CH3)2]4である。また、他の材料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。 For example, when a hafnium oxide film is formed by a film forming apparatus using ALD, a liquid containing a solvent and a hafnium precursor compound (hafnium alkoxide solution, typically tetrakisdimethylamide hafnium (TDMAH)) is vaporized. Two kinds of gases, that is, source gas and ozone (O 3 ) as an oxidizing agent are used. Note that the chemical formula of tetrakisdimethylamide hafnium is Hf [N (CH 3 ) 2 ] 4 . Other material liquids include tetrakis (ethylmethylamide) hafnium.
例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。なお、トリメチルアルミニウムの化学式はAl(CH3)3である。また、他の材料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。 For example, in the case where an aluminum oxide film is formed by a film forming apparatus using ALD, a source gas obtained by vaporizing a liquid (such as trimethylaluminum (TMA)) containing a solvent and an aluminum precursor compound, and H 2 as an oxidizing agent. Two kinds of gases of O are used. Note that the chemical formula of trimethylaluminum is Al (CH 3 ) 3 . Other material liquids include tris (dimethylamido) aluminum, triisobutylaluminum, aluminum tris (2,2,6,6-tetramethyl-3,5-heptanedionate) and the like.
例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O2、N2O)のラジカルを供給して吸着物と反応させる。 For example, in the case where a silicon oxide film is formed by a film forming apparatus using ALD, hexachlorodisilane is adsorbed on a film formation surface, chlorine contained in the adsorbed material is removed, and an oxidizing gas (O 2 , N 2 is used). O) radicals are supplied to react with the adsorbate.
例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WF6ガスとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF6ガスとH2ガスを同時に導入してタングステン膜を形成する。なお、B2H6ガスに代えてSiH4ガスを用いてもよい。 For example, in the case where a tungsten film is formed by a film forming apparatus using ALD, an initial tungsten film is formed by repeatedly introducing WF 6 gas and B 2 H 6 gas successively, and then WF 6 gas and H 2. Gases are simultaneously introduced to form a tungsten film. Note that SiH 4 gas may be used instead of B 2 H 6 gas.
例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn−Ga−ZnO膜を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入してIn−O層を形成し、その後、Ga(CH3)3ガスとO3ガスを同時に導入してGaO層を形成し、更にその後Zn(CH3)2とO3ガスを同時に導入してZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてIn−Ga−O層やIn−Zn−O層、Ga−Zn−O層などの混合化合物層を形成してもよい。なお、O3ガスに変えてAr等の不活性ガスでバブリングして得られたH2Oガスを用いてもよいが、Hを含まないO3ガスを用いる方が好ましい。また、In(CH3)3ガスにかえて、In(C2H5)3ガスを用いてもよい。また、Ga(CH3)3ガスにかえて、Ga(C2H5)3ガスを用いてもよい。また、Zn(CH3)2ガスを用いてもよい。 For example, in the case where an oxide semiconductor film such as an In—Ga—ZnO film is formed by a film formation apparatus using ALD, In (CH 3 ) 3 gas and O 3 gas are sequentially introduced and In—O is sequentially introduced. Then, Ga (CH 3 ) 3 gas and O 3 gas are simultaneously introduced to form a GaO layer, and then Zn (CH 3 ) 2 and O 3 gas are simultaneously introduced to form a ZnO layer. To do. Note that the order of these layers is not limited to this example. Alternatively, a mixed compound layer such as an In—Ga—O layer, an In—Zn—O layer, or a Ga—Zn—O layer may be formed by mixing these gases. Incidentally, instead of the O 3 gas may be used the H 2 O gas obtained by bubbling with an inert gas such as Ar, but better to use an O 3 gas containing no H are preferred. In addition, In (C 2 H 5 ) 3 gas may be used instead of In (CH 3 ) 3 gas. Further, Ga (C 2 H 5 ) 3 gas may be used instead of Ga (CH 3 ) 3 gas. Alternatively, Zn (CH3) 2 gas may be used.
<半導体装置の作製方法1>
次に、本発明の一態様の半導体装置であるトランジスタ100の作製方法について、図4乃至図6を用いて以下詳細に説明する。なお、図4乃至図6は、半導体装置の作製方法を説明する断面図である。
<Method 1 for Manufacturing Semiconductor Device>
Next, a method for manufacturing the transistor 100 which is a semiconductor device of one embodiment of the present invention will be described in detail with reference to FIGS. 4 to 6 are cross-sectional views illustrating a method for manufacturing a semiconductor device.
なお、トランジスタ100を構成する膜(絶縁膜、酸化物半導体膜、導電膜等)は、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレーザー堆積(PLD)法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積(PECVD)法が代表的であるが、熱CVD法でもよい。熱CVD法の例として、MOCVD(有機金属化学堆積)法やALD(原子層成膜)法を使ってもよい。 Note that a film included in the transistor 100 (an insulating film, an oxide semiconductor film, a conductive film, or the like) is formed by a sputtering method, a chemical vapor deposition (CVD) method, a vacuum evaporation method, or a pulsed laser deposition (PLD) method. can do. Alternatively, it can be formed by a coating method or a printing method. As a film forming method, a sputtering method and a plasma enhanced chemical vapor deposition (PECVD) method are typical, but a thermal CVD method may be used. As an example of the thermal CVD method, an MOCVD (metal organic chemical deposition) method or an ALD (atomic layer deposition) method may be used.
まず、基板102上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、ゲート電極として機能する導電膜104を形成する。次に、導電膜104上にゲート絶縁膜として機能する絶縁膜106、107を形成する(図4(A)参照)。 First, a conductive film is formed over the substrate 102, and the conductive film is processed by a lithography process and an etching process, so that the conductive film 104 functioning as a gate electrode is formed. Next, insulating films 106 and 107 functioning as gate insulating films are formed over the conductive film 104 (see FIG. 4A).
ゲート電極として機能する導電膜104は、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレーザ堆積(PLD)法、を用いて形成することができる。または、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積(PECVD)法が代表的であるが、先に説明した有機金属化学気相堆積(MOCVD)法等の熱CVD法、又は原子層堆積(ALD)法を用いてもよい。 The conductive film 104 functioning as a gate electrode can be formed by a sputtering method, a chemical vapor deposition (CVD) method, a vacuum evaporation method, or a pulsed laser deposition (PLD) method. Alternatively, it can be formed by a coating method or a printing method. As a film formation method, a sputtering method or a plasma enhanced chemical vapor deposition (PECVD) method is typical, but a thermal CVD method such as the metal organic chemical vapor deposition (MOCVD) method described above, or an atomic layer deposition ( (ALD) method may be used.
本実施の形態では、基板102としてガラス基板を用い、ゲート電極として機能する導電膜104として厚さ100nmのタングステン膜をスパッタリング法で形成する。 In this embodiment, a glass substrate is used as the substrate 102, and a tungsten film with a thickness of 100 nm is formed as the conductive film 104 functioning as a gate electrode by a sputtering method.
ゲート絶縁膜として機能する絶縁膜106、107は、スパッタリング法、PECVD法、熱CVD法、真空蒸着法、PLD法等を用いて形成することができる。本実施の形態では、PECVD法により、絶縁膜106として厚さ400nmの窒化シリコン膜を形成し、絶縁膜107として厚さ50nmの酸化窒化シリコン膜を形成する。 The insulating films 106 and 107 functioning as gate insulating films can be formed by a sputtering method, a PECVD method, a thermal CVD method, a vacuum evaporation method, a PLD method, or the like. In this embodiment, a 400-nm-thick silicon nitride film is formed as the insulating film 106 and a 50-nm-thick silicon oxynitride film is formed as the insulating film 107 by PECVD.
なお、絶縁膜106としては、窒化シリコン膜の積層構造とすることができる。具体的には、絶縁膜106を、第1の窒化シリコン膜と、第2の窒化シリコン膜と、第3の窒化シリコン膜との3層積層構造とすることができる。該3層積層構造の一例としては、以下のように形成することができる。 Note that the insulating film 106 can have a stacked structure of silicon nitride films. Specifically, the insulating film 106 can have a three-layer structure including a first silicon nitride film, a second silicon nitride film, and a third silicon nitride film. As an example of the three-layer structure, it can be formed as follows.
第1の窒化シリコン膜としては、例えば、流量200sccmのシラン、流量2000sccmの窒素、及び流量100sccmのアンモニアガスを原料ガスとしてPE−CVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成すればよい。 As the first silicon nitride film, for example, silane having a flow rate of 200 sccm, nitrogen having a flow rate of 2000 sccm, and ammonia gas having a flow rate of 100 sccm are supplied as source gases to the reaction chamber of the PE-CVD apparatus, and the pressure in the reaction chamber is controlled to 100 Pa. Then, a power of 2000 W may be supplied using a 27.12 MHz high frequency power source so that the thickness is 50 nm.
第2の窒化シリコン膜としては、流量200sccmのシラン、流量2000sccmの窒素、及び流量2000sccmのアンモニアガスを原料ガスとしてPECVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが300nmとなるように形成すればよい。 As the second silicon nitride film, silane having a flow rate of 200 sccm, nitrogen having a flow rate of 2000 sccm, and ammonia gas having a flow rate of 2000 sccm are supplied as source gases to the reaction chamber of the PECVD apparatus, and the pressure in the reaction chamber is controlled to 100 Pa; A thickness of 300 nm may be formed by supplying 2000 W of power using a 12 MHz high frequency power source.
第3の窒化シリコン膜としては、流量200sccmのシラン、及び流量5000sccmの窒素を原料ガスとしてPECVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成すればよい。 As the third silicon nitride film, silane having a flow rate of 200 sccm and nitrogen having a flow rate of 5000 sccm are supplied as source gases to the reaction chamber of the PECVD apparatus, the pressure in the reaction chamber is controlled to 100 Pa, and a high frequency power source of 27.12 MHz is used. Then, the power may be formed so as to have a thickness of 50 nm by supplying power of 2000 W.
なお、上記第1の窒化シリコン膜、第2の窒化シリコン膜、及び第3の窒化シリコン膜形成時の基板温度は350℃とすることができる。 Note that the substrate temperature at the time of forming the first silicon nitride film, the second silicon nitride film, and the third silicon nitride film can be 350 ° C.
絶縁膜106を、窒化シリコン膜の3層の積層構造とすることで、例えば、導電膜104に銅(Cu)を含む導電膜を用いる場合において、以下の効果を奏する。 When the insulating film 106 has a three-layer structure of a silicon nitride film, for example, when a conductive film containing copper (Cu) is used for the conductive film 104, the following effects can be obtained.
第1の窒化シリコン膜は、導電膜104からの銅(Cu)元素の拡散を抑制することができる。第2の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第3の窒化シリコン膜は、第3の窒化シリコン膜からの水素放出が少なく、且つ第2の窒化シリコン膜からの放出される水素の拡散を抑制することができる。 The first silicon nitride film can suppress diffusion of copper (Cu) element from the conductive film 104. The second silicon nitride film has a function of releasing hydrogen and can improve the withstand voltage of the insulating film functioning as a gate insulating film. The third silicon nitride film emits less hydrogen from the third silicon nitride film and can suppress diffusion of hydrogen released from the second silicon nitride film.
絶縁膜107としては、後に形成される酸化物半導体膜108との界面特性を向上させるため、酸素を含む絶縁膜で形成されると好ましい。 The insulating film 107 is preferably formed using an insulating film containing oxygen in order to improve interface characteristics with the oxide semiconductor film 108 to be formed later.
次に、絶縁膜107上に酸化物半導体膜108を形成する(図4(B)参照)。 Next, the oxide semiconductor film 108 is formed over the insulating film 107 (see FIG. 4B).
本実施の形態では、In−Ga−Zn金属酸化物ターゲット(In:Ga:Zn=1:1:1.2(原子数比))を用いて、スパッタリング法により酸化物半導体膜を成膜し、該酸化物半導体膜上にリソグラフィ工程によりマスクを形成し、該酸化物半導体膜を所望の領域に加工することで島状の酸化物半導体膜108を形成する。 In this embodiment, an oxide semiconductor film is formed by a sputtering method using an In—Ga—Zn metal oxide target (In: Ga: Zn = 1: 1: 1.2 (atomic ratio)). A mask is formed over the oxide semiconductor film by a lithography process, and the oxide semiconductor film is processed into a desired region, whereby the island-shaped oxide semiconductor film 108 is formed.
酸化物半導体膜108の形成後、150℃以上基板の歪み点未満、好ましくは200℃以上450℃以下、さらに好ましくは300℃以上450℃以下の加熱処理を行ってもよい。ここでの加熱処理は、酸化物半導体膜の高純度化処理の一つであり、酸化物半導体膜108に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、酸化物半導体膜108を島状に加工する前に行ってもよい。 After the oxide semiconductor film 108 is formed, heat treatment may be performed at 150 ° C. or higher and lower than the strain point of the substrate, preferably 200 ° C. or higher and 450 ° C. or lower, more preferably 300 ° C. or higher and 450 ° C. or lower. The heat treatment here is one of purification treatments of the oxide semiconductor film, and hydrogen, water, and the like contained in the oxide semiconductor film 108 can be reduced. Note that heat treatment for reducing hydrogen, water, and the like may be performed before the oxide semiconductor film 108 is processed into an island shape.
酸化物半導体膜108への加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。 For the heat treatment of the oxide semiconductor film 108, an electric furnace, an RTA apparatus, or the like can be used. By using the RTA apparatus, heat treatment can be performed at a temperature equal to or higher than the strain point of the substrate for a short time. Therefore, it is possible to shorten the heating time.
なお、酸化物半導体膜108への加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。この結果、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。 Note that heat treatment of the oxide semiconductor film 108 is performed using nitrogen, oxygen, ultra-dry air (air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less), or a rare gas (argon, helium, or the like). ). Note that it is preferable that hydrogen, water, and the like be not contained in the nitrogen, oxygen, ultra-dry air, or the rare gas. Further, after heat treatment in a nitrogen or rare gas atmosphere, the heat treatment may be performed in an oxygen or ultra-dry air atmosphere. As a result, hydrogen, water, and the like contained in the oxide semiconductor film can be eliminated and oxygen can be supplied into the oxide semiconductor film. As a result, the amount of oxygen vacancies contained in the oxide semiconductor film can be reduced.
なお、スパッタリング法で酸化物半導体膜108を形成する場合、スパッタリングガスは、希ガス(代表的にはアルゴン)、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで酸化物半導体膜108に水分等が取り込まれることを可能な限り防ぐことができる。 Note that when the oxide semiconductor film 108 is formed by a sputtering method, a rare gas (typically argon), oxygen, a rare gas, and a mixed gas of oxygen are used as appropriate as the sputtering gas. In the case of a mixed gas, it is preferable to increase the oxygen gas ratio relative to the rare gas. In addition, it is necessary to increase the purity of the sputtering gas. For example, oxygen gas or argon gas used as a sputtering gas is a gas having a dew point of −40 ° C. or lower, preferably −80 ° C. or lower, more preferably −100 ° C. or lower, more preferably −120 ° C. or lower. By using it, moisture and the like can be prevented from being taken into the oxide semiconductor film 108 as much as possible.
また、スパッタリング法で酸化物半導体膜108を形成する場合、スパッタリング装置におけるチャンバーは、酸化物半導体膜108にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気(5×10−7Paから1×10−4Pa程度まで)することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。 In the case where the oxide semiconductor film 108 is formed by a sputtering method, an adsorption vacuum exhaust pump such as a cryopump is used as a chamber in the sputtering apparatus so as to remove water or the like that is an impurity for the oxide semiconductor film 108 as much as possible. It is preferable to perform high vacuum evacuation (from about 5 × 10 −7 Pa to about 1 × 10 −4 Pa) using Alternatively, it is preferable to combine a turbo molecular pump and a cold trap so that a gas, particularly a gas containing carbon or hydrogen, does not flow backward from the exhaust system into the chamber.
次に、絶縁膜107及び酸化物半導体膜108上にソース電極及びドレイン電極として機能する導電膜112a、112bを形成する(図4(C)参照)。 Next, conductive films 112a and 112b functioning as a source electrode and a drain electrode are formed over the insulating film 107 and the oxide semiconductor film 108 (see FIG. 4C).
本実施の形態では、導電膜112a、112bとして、厚さ50nmのタングステン膜と、厚さ400nmのアルミニウム膜との積層膜をスパッタリング法により成膜し、該積層膜上にリソグラフィ工程によりマスクを形成し、該積層膜を所望の領域に加工することで、導電膜112a、112bを形成する。なお、本実施の形態においては、導電膜112a、112bの2層の積層構造としたが、これに限定されない。例えば、導電膜112a、112bとして、厚さ50nmのタングステン膜と、厚さ400nmのアルミニウム膜と、厚さ100nmのチタン膜との3層の積層構造としてもよい。 In this embodiment, as the conductive films 112a and 112b, a stacked film of a tungsten film with a thickness of 50 nm and an aluminum film with a thickness of 400 nm is formed by a sputtering method, and a mask is formed over the stacked film by a lithography process. Then, the conductive films 112a and 112b are formed by processing the laminated film into a desired region. Note that although a two-layer structure of the conductive films 112a and 112b is used in this embodiment mode, the present invention is not limited to this. For example, the conductive films 112a and 112b may have a three-layer structure of a tungsten film with a thickness of 50 nm, an aluminum film with a thickness of 400 nm, and a titanium film with a thickness of 100 nm.
また、導電膜112a、112bを形成後に、酸化物半導体膜108の表面(バックチャネル側)を洗浄してもよい。該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いた洗浄を行うことで、酸化物半導体膜108の表面に付着した不純物(例えば、導電膜112a、112bに含まれる元素等)を除去することができる。 Alternatively, the surface (back channel side) of the oxide semiconductor film 108 may be washed after the conductive films 112a and 112b are formed. Examples of the cleaning method include cleaning using a chemical solution such as phosphoric acid. By performing cleaning with a chemical solution such as phosphoric acid, impurities attached to the surface of the oxide semiconductor film 108 (for example, elements included in the conductive films 112a and 112b) can be removed.
なお、図示していないが、導電膜112a、112bの形成時、及び/または上記洗浄工程において、酸化物半導体膜108の一部に凹部が形成される場合がある。 Note that although not illustrated, a recess may be formed in part of the oxide semiconductor film 108 when the conductive films 112a and 112b are formed and / or in the cleaning step.
以上の工程でトランジスタ100が形成される。 Through the above process, the transistor 100 is formed.
次に、トランジスタ100上、具体的にはトランジスタ100の酸化物半導体膜108、及び導電膜112a、112b上に絶縁膜114、116を形成する(図4(D)参照)。 Next, insulating films 114 and 116 are formed over the transistor 100, specifically, over the oxide semiconductor film 108 and the conductive films 112a and 112b of the transistor 100 (see FIG. 4D).
なお、絶縁膜114を形成した後、大気に曝すことなく、連続的に絶縁膜116を形成することが好ましい。絶縁膜114を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜116を連続的に形成することで、絶縁膜114と絶縁膜116の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜114、116に含まれる酸素を酸化物半導体膜108に移動させることが可能となり、酸化物半導体膜108の酸素欠損量を低減することが可能となる。 Note that after the insulating film 114 is formed, the insulating film 116 is preferably formed continuously without being exposed to the air. After forming the insulating film 114, the insulating film 114 and the insulating film are formed by continuously forming the insulating film 116 by adjusting one or more of the flow rate, pressure, high frequency power, and substrate temperature of the source gas without opening to the atmosphere. The concentration of impurities derived from atmospheric components can be reduced at the interface 116, and oxygen contained in the insulating films 114 and 116 can be transferred to the oxide semiconductor film 108, so that the amount of oxygen vacancies in the oxide semiconductor film 108 can be reduced. Can be reduced.
例えば、絶縁膜114として、PECVD法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体に対する酸化性気体を20倍より大きく100倍未満、好ましくは40倍以上80倍以下とし、処理室内の圧力を100Pa未満、好ましくは50Pa以下とするPECVD法を用いることで、絶縁膜114が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。 For example, as the insulating film 114, a silicon oxynitride film can be formed by a PECVD method. In this case, it is preferable to use a deposition gas and an oxidation gas containing silicon as the source gas. Typical examples of the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane. Examples of the oxidizing gas include dinitrogen monoxide and nitrogen dioxide. Further, by using a PECVD method in which the oxidizing gas with respect to the depositing gas is greater than 20 times and less than 100 times, preferably 40 times or more and 80 times or less, and the pressure in the processing chamber is less than 100 Pa, preferably 50 Pa or less. The insulating film 114 is an insulating film containing nitrogen and having a small amount of defects.
本実施の形態においては、絶縁膜114として、基板102を保持する温度を220℃とし、流量50sccmのシラン及び流量2000sccmの一酸化二窒素を原料ガスとし、処理室内の圧力を20Paとし、平行平板電極に供給する高周波電力を13.56MHz、100W(電力密度としては1.6×10−2W/cm2)とするPECVD法を用いて、酸化窒化シリコン膜を形成する。 In this embodiment mode, as the insulating film 114, the temperature at which the substrate 102 is held is 220 ° C., silane with a flow rate of 50 sccm and dinitrogen monoxide with a flow rate of 2000 sccm are used as source gases, the pressure in the processing chamber is 20 Pa, and parallel plates A silicon oxynitride film is formed by a PECVD method in which high-frequency power supplied to the electrode is 13.56 MHz and 100 W (power density is 1.6 × 10 −2 W / cm 2 ).
絶縁膜116としては、PECVD装置の真空排気された処理室内に載置された基板を180℃以上280℃以下、さらに好ましくは200℃以上240℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm2以上0.5W/cm2以下、さらに好ましくは0.25W/cm2以上0.35W/cm2以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。 As the insulating film 116, a substrate placed in a processing chamber evacuated by a PECVD apparatus is held at 180 ° C. or higher and 280 ° C. or lower, more preferably 200 ° C. or higher and 240 ° C. or lower, and a source gas is introduced into the processing chamber. 100Pa above the pressure in the processing chamber Te 250Pa or less, more preferably not more than 200Pa above 100Pa, processing electrode provided indoors 0.17 W / cm 2 or more 0.5 W / cm 2 or less, more preferably 0.25 W / cm A silicon oxide film or a silicon oxynitride film is formed under conditions for supplying high-frequency power of 2 to 0.35 W / cm 2 .
絶縁膜116の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜116中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。 As the conditions for forming the insulating film 116, by supplying high-frequency power with the above power density in the reaction chamber at the above pressure, the decomposition efficiency of the source gas in plasma increases, oxygen radicals increase, and the oxidation of the source gas proceeds. Therefore, the oxygen content in the insulating film 116 is higher than the stoichiometric composition. On the other hand, in a film formed at the above substrate temperature, since the bonding force between silicon and oxygen is weak, part of oxygen in the film is released by heat treatment in a later step. As a result, an oxide insulating film containing more oxygen than that in the stoichiometric composition and from which part of oxygen is released by heating can be formed.
なお、絶縁膜116の形成工程において、絶縁膜114が酸化物半導体膜108の保護膜となる。したがって、酸化物半導体膜108へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜116を形成することができる。 Note that in the formation process of the insulating film 116, the insulating film 114 serves as a protective film of the oxide semiconductor film 108. Therefore, the insulating film 116 can be formed using high-frequency power with high power density while reducing damage to the oxide semiconductor film 108.
なお、絶縁膜116の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜116の欠陥量を低減することが可能である。代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が6×1017spins/cm3未満、好ましくは3×1017spins/cm3以下、好ましくは1.5×1017spins/cm3以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高めることができる。 Note that the amount of defects in the insulating film 116 can be reduced by increasing the flow rate of the deposition gas containing silicon with respect to the oxidizing gas under the deposition conditions of the insulating film 116. Typically, by ESR measurement, the spin density of a signal appearing at g = 2.001 derived from a dangling bond of silicon is less than 6 × 10 17 spins / cm 3 , preferably 3 × 10 17 spins / cm 3 or less. An oxide insulating layer with a small amount of defects that is preferably 1.5 × 10 17 spins / cm 3 or less can be formed. As a result, the reliability of the transistor can be improved.
また、絶縁膜114、116は、導電膜112a、112bの側面等に沿って形成されるため、その表面に凹凸が形成される。 In addition, since the insulating films 114 and 116 are formed along the side surfaces of the conductive films 112a and 112b, unevenness is formed on the surfaces thereof.
また、絶縁膜114、116を形成した後、加熱処理を行ってもよい。該加熱処理により、絶縁膜114、116に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、絶縁膜114、116に含まれる酸素の一部を酸化物半導体膜108に移動させ、酸化物半導体膜108に含まれる酸素欠損量を低減することができる。 Further, heat treatment may be performed after the insulating films 114 and 116 are formed. By the heat treatment, nitrogen oxides contained in the insulating films 114 and 116 can be reduced. Further, part of oxygen contained in the insulating films 114 and 116 is moved to the oxide semiconductor film 108 by the heat treatment, so that the amount of oxygen vacancies contained in the oxide semiconductor film 108 can be reduced.
絶縁膜114、116への加熱処理の温度は、代表的には、150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃以上370℃以下とする。加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、電気炉、RTA装置等を用いることができる。 The temperature of heat treatment for the insulating films 114 and 116 is typically 150 ° C to 400 ° C, preferably 300 ° C to 400 ° C, preferably 320 ° C to 370 ° C. The heat treatment may be performed in an atmosphere of nitrogen, oxygen, ultra-dry air (air with a water content of 20 ppm or less, preferably 1 ppm or less, preferably 10 ppb or less), or a rare gas (such as argon or helium). Note that an electric furnace, an RTA apparatus, or the like can be used for the heat treatment in which hydrogen, water, or the like is preferably not contained in the nitrogen, oxygen, ultradry air, or the rare gas.
本実施の形態では、窒素雰囲気で、350℃、1時間の加熱処理を行う。 In this embodiment, heat treatment is performed at 350 ° C. for one hour in a nitrogen atmosphere.
次に、絶縁膜116上に保護膜117を形成する。保護膜117としては、絶縁膜114、116が有する凹凸表面を覆うように形成する。(図5(A)参照)。 Next, a protective film 117 is formed over the insulating film 116. The protective film 117 is formed so as to cover the uneven surface of the insulating films 114 and 116. (See FIG. 5A).
本実施の形態では、保護膜117として、スパッタリング法にて、厚さ5nmのIn−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子%])を形成する。また、スパッタリング法にて、保護膜117を形成する場合、成膜ガスとして酸素を用い、成膜ガス中の酸素割合を多くすると好ましい。例えば、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子%])を成膜する場合、成膜ガスとして酸素を用い、酸素100%の雰囲気下でスパッタリングすることができる。成膜ガス中の酸素割合を多くすることによって、保護膜117は、過剰酸素を有する。保護膜117が過剰酸素を有すると、後に酸素を添加する際に、保護膜117に結合される酸素が減少するため、効果的に絶縁膜114、116に酸素を通過させることが可能となる。 In this embodiment, an In—Ga—Zn oxide (In: Ga: Zn = 1: 3: 2 [atomic%]) with a thickness of 5 nm is formed as the protective film 117 by a sputtering method. In the case where the protective film 117 is formed by a sputtering method, it is preferable to use oxygen as a deposition gas and increase the oxygen ratio in the deposition gas. For example, in the case where an In—Ga—Zn oxide (In: Ga: Zn = 1: 3: 2 [atomic%]) is formed, oxygen is used as a deposition gas and sputtering is performed in an atmosphere containing 100% oxygen. Can do. By increasing the oxygen ratio in the deposition gas, the protective film 117 has excess oxygen. When the protective film 117 has excess oxygen, oxygen added to the protective film 117 is reduced when oxygen is added later, so that oxygen can be effectively passed through the insulating films 114 and 116.
次に、保護膜117を介して絶縁膜114、116及び酸化物半導体膜108に酸素141を添加する(図5(B)参照)。 Next, oxygen 141 is added to the insulating films 114 and 116 and the oxide semiconductor film 108 through the protective film 117 (see FIG. 5B).
保護膜117を介して絶縁膜114、116及び酸化物半導体膜108に酸素141を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、酸素141を添加する際に、基板側にバイアスを印加することで効果的に酸素141を絶縁膜114、116及び酸化物半導体膜108に添加することができる。上記バイアスとしては、例えば、電力密度を1W/cm2以上5W/cm2以下とすればよい。絶縁膜116上に保護膜117を設けて酸素を添加することで、保護膜117が絶縁膜116から酸素が脱離することを抑制する保護膜として機能する。このため、絶縁膜114、116及び酸化物半導体膜108により多くの酸素を添加することができる。 As a method for adding oxygen 141 to the insulating films 114 and 116 and the oxide semiconductor film 108 through the protective film 117, there are an ion doping method, an ion implantation method, a plasma treatment method, and the like. Further, when the oxygen 141 is added, the oxygen 141 can be effectively added to the insulating films 114 and 116 and the oxide semiconductor film 108 by applying a bias to the substrate side. As the bias, for example, the power density may be 1 W / cm 2 or more and 5 W / cm 2 or less. By providing the protective film 117 over the insulating film 116 and adding oxygen, the protective film 117 functions as a protective film that suppresses release of oxygen from the insulating film 116. Therefore, more oxygen can be added to the insulating films 114 and 116 and the oxide semiconductor film 108.
また、プラズマ処理で酸素の導入を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜114、116への酸素導入量を増加させることができる。 In addition, when oxygen is introduced by plasma treatment, the amount of oxygen introduced into the insulating films 114 and 116 can be increased by exciting oxygen with a microwave to generate high-density oxygen plasma.
ここで、酸素141添加する際の、図5(B)に示す断面図と異なる断面図を図6(A)(B)に示す。 Here, FIGS. 6A and 6B are cross-sectional views different from those shown in FIG. 5B when oxygen 141 is added.
図6(A)(B)は、トランジスタ100と同一の製造工程を経て形成される半導体装置の一部を表している。図6(A)(B)に示す半導体装置は、基板102上の絶縁膜106と、絶縁膜106上の絶縁膜107と、絶縁膜107上の導電膜112cと、絶縁膜107及び導電膜112c上の絶縁膜114と、絶縁膜114上の絶縁膜116と、絶縁膜116上の保護膜117と、を有する。 6A and 6B illustrate part of a semiconductor device formed through the same manufacturing process as the transistor 100. FIG. 6A and 6B includes an insulating film 106 over a substrate 102, an insulating film 107 over an insulating film 106, a conductive film 112c over an insulating film 107, and an insulating film 107 and a conductive film 112c. The upper insulating film 114, the insulating film 116 on the insulating film 114, and the protective film 117 on the insulating film 116 are included.
図6(A)は、保護膜117が絶縁膜114、116に形成される凹凸表面を覆うように形成された場合を例示しており、図6(B)は、保護膜117が絶縁膜114、116に形成される凹凸表面を覆っていない場合を例示している。 FIG. 6A illustrates the case where the protective film 117 is formed so as to cover the uneven surface formed in the insulating films 114 and 116, and FIG. 6B illustrates the protective film 117 as the insulating film 114. , 116 is illustrated as not covering the uneven surface.
より具体的には、図6(A)においては、保護膜117が導電膜112cによって形成された絶縁膜114、116の表面凹凸に沿って形成された構成であるため、酸素141を添加した際に、絶縁膜114、116からの酸素の脱離を抑制することができる。一方で、図6(B)においては、保護膜117が導電膜112cによって形成された絶縁膜114、116の表面凹凸に沿って形成されていない構成であるため、図6(B)に示す領域144から、酸素が脱離してしまう。 More specifically, in FIG. 6A, since the protective film 117 is formed along the surface unevenness of the insulating films 114 and 116 formed of the conductive film 112c, the oxygen 141 is added. In addition, desorption of oxygen from the insulating films 114 and 116 can be suppressed. On the other hand, in FIG. 6B, since the protective film 117 is not formed along the surface unevenness of the insulating films 114 and 116 formed of the conductive film 112c, the region illustrated in FIG. From 144, oxygen is desorbed.
なお、図6(B)に示す構成としては、保護膜117の被覆性が悪い場合、または酸素141の添加の際に、保護膜117、及び絶縁膜116の端部の一部が削られてしまい、領域144が形成される場合がある。例えば、保護膜117として、導電性の高い金属膜(銀、銅、アルミニウム、チタン、タンタル、モリブデンなど)を用いる場合、酸素141の添加の際に、基板102側に印加されるバイアスによって、保護膜117の端部に電界集中が発生し、絶縁膜114、116及び保護膜117の一部が除去される場合がある。したがって、本発明の一態様のように、保護膜117を酸化物半導体膜108と同一の金属元素を少なくとも一つ有する構成とすることで、上記電界集中を緩和することが可能となる。 Note that in the structure illustrated in FIG. 6B, when the coverage of the protective film 117 is poor or when the oxygen 141 is added, the protective film 117 and part of the end portions of the insulating film 116 are cut away. Thus, the region 144 may be formed. For example, in the case where a highly conductive metal film (silver, copper, aluminum, titanium, tantalum, molybdenum, or the like) is used as the protective film 117, the protective film 117 is protected by a bias applied to the substrate 102 side when the oxygen 141 is added. In some cases, an electric field concentration occurs at an end portion of the film 117, and a part of the insulating films 114 and 116 and the protective film 117 is removed. Therefore, as in one embodiment of the present invention, the protective film 117 includes at least one metal element which is the same as that of the oxide semiconductor film 108, whereby the electric field concentration can be reduced.
よって、図6(A)に示すように、保護膜117は、絶縁膜114、116が有する凹凸表面を覆うにように形成される構成とした方が好ましい。 Therefore, as illustrated in FIG. 6A, the protective film 117 is preferably formed to cover the uneven surface of the insulating films 114 and 116.
次に、保護膜117上に絶縁膜118を形成する(図5(C)参照)。 Next, the insulating film 118 is formed over the protective film 117 (see FIG. 5C).
なお、絶縁膜118の形成前、または絶縁膜118の形成後に加熱処理を行って、絶縁膜114、116に含まれる過剰酸素を酸化物半導体膜108中に拡散させ、酸化物半導体膜108中の酸素欠損を補填することができる。あるいは、絶縁膜118を加熱成膜とすることで、絶縁膜114、116に含まれる過剰酸素を酸化物半導体膜108中に拡散させ、酸化物半導体膜108中の酸素欠損を補填することができる。このとき、保護膜117は、絶縁膜114、116に含まれる酸素が外部に拡散するのを抑制する。 Note that heat treatment is performed before the insulating film 118 is formed or after the insulating film 118 is formed, so that excess oxygen contained in the insulating films 114 and 116 is diffused into the oxide semiconductor film 108. Oxygen deficiency can be compensated. Alternatively, when the insulating film 118 is formed by heating, excess oxygen contained in the insulating films 114 and 116 can be diffused into the oxide semiconductor film 108 to fill oxygen vacancies in the oxide semiconductor film 108. . At this time, the protective film 117 suppresses oxygen contained in the insulating films 114 and 116 from diffusing outside.
絶縁膜118をPECVD法で形成する場合、基板温度は300℃以上400℃以下に、好ましくは320℃以上370℃以下にすることで、緻密な膜を形成できるため好ましい。 In the case where the insulating film 118 is formed by a PECVD method, it is preferable that the substrate temperature be 300 ° C. or higher and 400 ° C. or lower, preferably 320 ° C. or higher and 370 ° C. or lower because a dense film can be formed.
例えば、絶縁膜118としてPECVD法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を5以上50以下、10以上50以下とすることが好ましい。 For example, in the case where a silicon nitride film is formed as the insulating film 118 by a PECVD method, it is preferable to use a deposition gas containing silicon, nitrogen, and ammonia as a source gas. By using a small amount of ammonia as compared with nitrogen, ammonia is dissociated in the plasma and active species are generated. The active species breaks the bond between silicon and hydrogen contained in the deposition gas containing silicon and the triple bond of nitrogen. As a result, the bonding between silicon and nitrogen is promoted, the bonding between silicon and hydrogen is small, the defects are few, and a dense silicon nitride film can be formed. On the other hand, when the amount of ammonia with respect to nitrogen is large, decomposition of the deposition gas containing silicon and nitrogen does not proceed, and silicon and hydrogen bonds remain, resulting in an increased defect and a rough silicon nitride film. End up. For these reasons, in the source gas, the flow rate ratio of nitrogen to ammonia is preferably 5 or more and 50 or less and 10 or more and 50 or less.
本実施の形態においては、絶縁膜118として、PECVD装置を用いて、シラン、窒素、及びアンモニアの原料ガスから、厚さ50nmの窒化シリコン膜を形成する。流量は、シランが50sccm、窒素が5000sccmであり、アンモニアが100sccmである。処理室の圧力を100Pa、基板温度を350℃とし、27.12MHzの高周波電源を用いて1000Wの高周波電力を平行平板電極に供給する。PECVD装置は電極面積が6000cm2である平行平板型のPECVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると1.7×10−1W/cm2である。 In this embodiment, as the insulating film 118, a silicon nitride film with a thickness of 50 nm is formed from a source gas of silane, nitrogen, and ammonia using a PECVD apparatus. The flow rates are 50 sccm for silane, 5000 sccm for nitrogen, and 100 sccm for ammonia. The processing chamber pressure is 100 Pa, the substrate temperature is 350 ° C., and high frequency power of 1000 W is supplied to the parallel plate electrodes using a high frequency power source of 27.12 MHz. The PECVD apparatus is a parallel plate type PECVD apparatus having an electrode area of 6000 cm 2. When the supplied power is converted into power per unit area (power density), it is 1.7 × 10 −1 W / cm 2 .
また、絶縁膜118の形成後に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃以上370℃以下とする。上記加熱処理を行う際には、絶縁膜114、116の水素および水が低減されているため、上述したような酸化物半導体膜108の欠陥の発生は抑えられている。 Further, heat treatment may be performed after the insulating film 118 is formed. The temperature of the heat treatment is typically 150 ° C to 400 ° C, preferably 300 ° C to 400 ° C, preferably 320 ° C to 370 ° C. When the heat treatment is performed, hydrogen and water in the insulating films 114 and 116 are reduced, so that generation of defects in the oxide semiconductor film 108 as described above is suppressed.
以上の工程により、図1に示す半導体装置を作製することができる。 Through the above steps, the semiconductor device illustrated in FIG. 1 can be manufactured.
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。 Note that the structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
(実施の形態2)
本実施の形態では、実施の形態1で一例を示したトランジスタを用いて作製された、表示機能を有する半導体装置(表示装置ともいう。)を分解し、残存する過剰酸素を測定する方法を説明する。
(Embodiment 2)
In this embodiment, a method for decomposing a semiconductor device having a display function (also referred to as a display device) manufactured using the transistor described as an example in Embodiment 1 and measuring residual oxygen is described. To do.
まず、分解する表示装置の構成について図7(A)、(B)を用いて説明する。図7(A)は表示装置の平面図を示す。図7(B)は、図7(A)中でM−Nの一点鎖線で示した部位の断面構成を示す断面図である。 First, the structure of the display device to be disassembled will be described with reference to FIGS. FIG. 7A is a plan view of the display device. FIG. 7B is a cross-sectional view illustrating a cross-sectional structure of a portion indicated by an alternate long and short dash line in FIG. 7A.
なお、本明細書中における表示装置とは、画像表示デバイス、もしくは光源(照明装置含む。)を指す。また、コネクター、例えばFPCもしくはTCPが取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。 Note that a display device in this specification means an image display device or a light source (including a lighting device). In addition, a connector, for example, a module to which an FPC or TCP is attached, a module in which a printed wiring board is provided at the end of TCP, or a module in which an IC (integrated circuit) is directly mounted on the display element by the COG method is all included in the display device. Shall be included.
また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。 The pixel portion and the scan line driver circuit provided over the first substrate include a plurality of transistors, and the transistors described in the above embodiments can be used.
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう。)、発光素子(発光表示素子ともいう。)、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)素子、有機EL素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。 As a display element provided in the display device, a liquid crystal element (also referred to as a liquid crystal display element) or a light-emitting element (also referred to as a light-emitting display element) can be used. The light emitting element includes, in its category, an element whose luminance is controlled by current or voltage, and specifically includes an inorganic EL (Electro Luminescence) element, an organic EL element, and the like. In addition, a display medium whose contrast is changed by an electric effect, such as electronic ink, can be used.
図7(B)に表示素子として液晶素子を用いた液晶表示装置の例を示す。図7(B)は、縦電界方式を採用する例である。 FIG. 7B illustrates an example of a liquid crystal display device using a liquid crystal element as a display element. FIG. 7B illustrates an example in which a vertical electric field method is employed.
図7(B)に示す表示装置は、接続端子電極915及び端子電極916を有しており、接続端子電極915及び端子電極916はFPC918が有する端子と異方性導電剤919を介して、電気的に接続されている。 The display device illustrated in FIG. 7B includes a connection terminal electrode 915 and a terminal electrode 916. The connection terminal electrode 915 and the terminal electrode 916 are electrically connected to each other through a terminal included in the FPC 918 and an anisotropic conductive agent 919. Connected.
接続端子電極915は、第1の電極930と同じ導電膜から形成され、端子電極916は、トランジスタ910、911の一対の電極と同じ導電膜で形成されている。 The connection terminal electrode 915 is formed using the same conductive film as the first electrode 930, and the terminal electrode 916 is formed using the same conductive film as the pair of electrodes of the transistors 910 and 911.
また、第1の基板901上に設けられた画素部902と、走査線駆動回路904は、トランジスタを複数有しており、図7(B)では、画素部902に含まれるトランジスタ910と、走査線駆動回路904に含まれるトランジスタ911とを例示している。図7(B)では、トランジスタ910及びトランジスタ911上には過剰酸素を有する絶縁膜924と保護膜として機能する絶縁膜926が設けられている。絶縁膜924としては、実施の形態1の半導体装置の作製方法で述べたように2層とすることができる。絶縁膜926も同様である。なお、絶縁膜923は下地膜として機能する絶縁膜である。 In addition, the pixel portion 902 and the scan line driver circuit 904 provided over the first substrate 901 include a plurality of transistors. In FIG. 7B, the transistor 910 included in the pixel portion 902 and the scan circuit are scanned. A transistor 911 included in the line driver circuit 904 is illustrated. In FIG. 7B, an insulating film 924 containing excess oxygen and an insulating film 926 functioning as a protective film are provided over the transistors 910 and 911. The insulating film 924 can have two layers as described in the method for manufacturing the semiconductor device in Embodiment 1. The same applies to the insulating film 926. Note that the insulating film 923 is an insulating film functioning as a base film.
本実施の形態では、トランジスタ910、トランジスタ911として、上記実施の形態で示したトランジスタを適用することができる。 In this embodiment, the transistor described in any of the above embodiments can be used as the transistors 910 and 911.
画素部902に設けられたトランジスタ910は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。 A transistor 910 provided in the pixel portion 902 is electrically connected to a display element to form a display panel. The display element is not particularly limited as long as display can be performed, and various display elements can be used.
表示素子に電圧を印加する第1の電極及び第2の電極(画素電極、共通電極、対向電極などともいう)においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性、反射性を選択すればよい。 In the first electrode and the second electrode (also referred to as a pixel electrode, a common electrode, a counter electrode, or the like) for applying a voltage to the display element, the transmission direction depends on the direction of light to be extracted, the position where the electrode is provided, and the electrode pattern structure. What is necessary is just to select light property and reflectivity.
第1の電極930、第2の電極931は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。 The first electrode 930 and the second electrode 931 include indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, and indium tin oxide. A light-transmitting conductive material such as a material (hereinafter referred to as ITO), indium zinc oxide, or indium tin oxide to which silicon oxide is added can be used.
また、第1の電極930、第2の電極931は、タングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、またはその合金、若しくはその金属窒化物から一つ、または複数種を用いて形成することができる。 The first electrode 930 and the second electrode 931 include tungsten (W), molybdenum (Mo), zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), Metals such as chromium (Cr), cobalt (Co), nickel (Ni), titanium (Ti), platinum (Pt), aluminum (Al), copper (Cu), silver (Ag), or alloys thereof, or metals thereof One or more kinds of nitrides can be used.
また、第1の電極930、第2の電極931として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘導体などがあげられる。 The first electrode 930 and the second electrode 931 can be formed using a conductive composition including a conductive high molecule (also referred to as a conductive polymer). As the conductive polymer, a so-called π-electron conjugated conductive polymer can be used. For example, polyaniline or a derivative thereof, polypyrrole or a derivative thereof, polythiophene or a derivative thereof, a copolymer of two or more of aniline, pyrrole, and thiophene or a derivative thereof can be given.
図7(B)において、表示素子である液晶素子913は、第1の電極930、第2の電極931、及び液晶層908を含む。なお、液晶層908を挟持するように配向膜として機能する絶縁膜932、絶縁膜933が設けられている。また、第2の電極931は第2の基板906側に設けられ、第1の電極930と第2の電極931とは液晶層908を介して重なる構成となっている。 In FIG. 7B, a liquid crystal element 913 that is a display element includes a first electrode 930, a second electrode 931, and a liquid crystal layer 908. Note that an insulating film 932 and an insulating film 933 which function as alignment films are provided so as to sandwich the liquid crystal layer 908. The second electrode 931 is provided on the second substrate 906 side, and the first electrode 930 and the second electrode 931 overlap with each other with the liquid crystal layer 908 interposed therebetween.
また、スペーサ935は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第1の電極930と第2の電極931との間隔(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていてもよい。 The spacer 935 is a columnar spacer obtained by selectively etching the insulating film, and is provided to control the distance (cell gap) between the first electrode 930 and the second electrode 931. . A spherical spacer may be used.
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。 When a liquid crystal element is used as the display element, a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used. These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, and the like depending on conditions.
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転位する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。光学的等方性であるため配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。 Alternatively, a liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used. The blue phase is one of the liquid crystal phases. When the temperature of the cholesteric liquid crystal is increased, the blue phase appears immediately before the transition from the cholesteric phase to the isotropic phase. Since the blue phase appears only in a narrow temperature range, a liquid crystal composition mixed with a chiral agent is used for the liquid crystal layer in order to improve the temperature range. Since it is optically isotropic, no alignment treatment is required and the viewing angle dependency is small. Further, since it is not necessary to provide an alignment film, a rubbing process is not required, so that electrostatic breakdown caused by the rubbing process can be prevented, and defects or breakage of the liquid crystal display device during the manufacturing process can be reduced. . Therefore, the productivity of the liquid crystal display device can be improved.
第1の基板901及び第2の基板906はシール材925によって固定されている。シール材925は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。 The first substrate 901 and the second substrate 906 are fixed with a sealant 925. As the sealant 925, an organic resin such as a thermosetting resin or a photocurable resin can be used.
なお、図7(B)に示す液晶表示装置においては、シール材925は、ゲート絶縁膜922と接し、平坦化膜921がシール材925の内側に設けられている。なお、ゲート絶縁膜922は、窒化シリコン膜及び酸化窒化シリコン膜を積層して形成する。また、絶縁膜924を選択的にエッチングする際に、ゲート絶縁膜922の上層の酸化窒化シリコン膜をエッチングして、窒化シリコン膜を露出させることが好ましい。この結果、シール材925とゲート絶縁膜922に形成される窒化シリコン膜が接する構造となり、外部からの水がシール材925の内部に侵入することを抑制することが可能である。 Note that in the liquid crystal display device illustrated in FIG. 7B, the sealant 925 is in contact with the gate insulating film 922, and the planarization film 921 is provided inside the sealant 925. Note that the gate insulating film 922 is formed by stacking a silicon nitride film and a silicon oxynitride film. In addition, when the insulating film 924 is selectively etched, the silicon oxynitride film over the gate insulating film 922 is preferably etched to expose the silicon nitride film. As a result, the sealant 925 and the silicon nitride film formed on the gate insulating film 922 are in contact with each other, so that water from the outside can be prevented from entering the sealant 925.
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分であるため、画素における開口率を高めることができる。 The size of the storage capacitor provided in the liquid crystal display device is set so that charges can be held for a predetermined period in consideration of a leakage current of a transistor arranged in the pixel portion. By using a transistor including a high-purity oxide semiconductor film, it is sufficient to provide a storage capacitor having a capacity of 1/3 or less, preferably 1/5 or less of the liquid crystal capacity of each pixel. Therefore, the aperture ratio in the pixel can be increased.
また、表示装置において、ブラックマトリクス(遮光膜)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。 In the display device, a black matrix (light-shielding film), a polarizing member, a retardation member, an optical member (an optical substrate) such as an antireflection member, and the like are provided as appropriate. For example, circularly polarized light using a polarizing substrate and a retardation substrate may be used. Further, a backlight, a sidelight, or the like may be used as the light source.
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す。)の三色に限定されない。例えば、RGBW(Wは白を表す。)、またはRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。 As a display method in the pixel portion, a progressive method, an interlace method, or the like can be used. Further, the color elements controlled by pixels when performing color display are not limited to three colors of RGB (R represents red, G represents green, and B represents blue). For example, there is RGBW (W represents white) or RGB in which one or more colors of yellow, cyan, magenta, etc. are added. The size of the display area may be different for each dot of the color element. However, the present invention is not limited to a display device for color display, and can also be applied to a display device for monochrome display.
ここからは、本発明の一態様である、上記構成の表示装置を分解してTDS分析サンプルを作製する手順について、図8から図13を用いて説明する。 Hereafter, a procedure for disassembling the display device having the above-described structure, which is one embodiment of the present invention, to produce a TDS analysis sample will be described with reference to FIGS.
まず、基板901と基板906を貼り合わせている、シール材925付近に、薄い金属の板、例えばカッターナイフの先端など差し入れてこじ開けるようにして、第1の基板901と、第2の基板906を剥がす。他の方法としては、薬液やプラズマを用いてシール材をエッチングする方法もある。第2の基板906は、第2の電極931と、一方の配向膜として機能していた絶縁膜933と、液晶素子913などを有する(図8参照。)。 First, a thin metal plate, for example, the tip of a cutter knife, is inserted into the vicinity of the sealant 925 where the substrate 901 and the substrate 906 are bonded together, and then opened to remove the first substrate 901 and the second substrate 906. Remove. As another method, there is a method of etching a sealing material using a chemical solution or plasma. The second substrate 906 includes a second electrode 931, an insulating film 933 functioning as one alignment film, a liquid crystal element 913, and the like (see FIG. 8).
剥がした第1の基板901の画素部902の最表面は、一方の配向膜として機能していた絶縁膜932を有している。絶縁膜932として例えば、有機樹脂を含む絶縁膜であれば、酸素ガスを用いたプラズマエッチング法により容易に除去することができる。絶縁膜の成分により適宜、酸素ガスに他のガス、例えば四フッ化炭素ガスなどを添加してもよい(図9参照。)。 The peeled outermost surface of the pixel portion 902 of the first substrate 901 has the insulating film 932 functioning as one alignment film. For example, an insulating film containing an organic resin can be easily removed by a plasma etching method using oxygen gas as the insulating film 932. Depending on the components of the insulating film, another gas such as carbon tetrafluoride gas may be added to the oxygen gas as appropriate (see FIG. 9).
絶縁膜932を除去後、第1の基板901の画素部902の最表面は、第1の電極930となる。第1の電極930として、例えばITO、GZOなどの透明導電膜であれば、シュウ酸を主成分とする薬液を用いてウエットエッチング法により除去することができる。第1の電極930として、タンタル、タングステン、アルミニウム、チタンなどの金属、または、窒化タンタル、窒化タングステン、窒化チタンなどの窒化金属などの場合は、塩素ガス、三塩化ホウ素ガス、四フッ化炭素ガスなどを用いて、または、これらのガスの中から適宜、2以上を混合したガスを用いてプラズマエッチング法を用いて除去してもよい(図10参照。)。 After the insulating film 932 is removed, the outermost surface of the pixel portion 902 of the first substrate 901 becomes the first electrode 930. If the first electrode 930 is a transparent conductive film such as ITO or GZO, the first electrode 930 can be removed by a wet etching method using a chemical solution containing oxalic acid as a main component. In the case where the first electrode 930 is a metal such as tantalum, tungsten, aluminum, or titanium, or a metal nitride such as tantalum nitride, tungsten nitride, or titanium nitride, chlorine gas, boron trichloride gas, or carbon tetrafluoride gas is used. Or may be removed using a plasma etching method using a gas obtained by mixing two or more of these gases (see FIG. 10).
第1の電極930を除去後、第1の基板901の画素部最表面は、図示していないが、容量素子の絶縁膜となる。容量素子の絶縁膜として、例えば、窒化シリコン膜、窒化酸化シリコン膜であれば、六フッ化硫黄ガスを用いたドライエッチング法により除去できる。容量素子の絶縁膜が酸化シリコン膜であれば、例えば、三フッ化メタンガスにアルゴンガスを用いたドライエッチング法により除去できる。 After the first electrode 930 is removed, the top surface of the pixel portion of the first substrate 901 becomes an insulating film of a capacitor element, although not shown. As the insulating film of the capacitor element, for example, a silicon nitride film or a silicon nitride oxide film can be removed by a dry etching method using sulfur hexafluoride gas. If the insulating film of the capacitive element is a silicon oxide film, for example, it can be removed by a dry etching method using argon gas as trifluoromethane gas.
容量素子の絶縁膜を除去後、第1の基板901の画素部最表面は、図示していないが、容量素子の電極となる。容量素子の電極は、上述した、第1の電極930と同様の方法を用いて除去することができる。 After removing the insulating film of the capacitor, the uppermost surface of the pixel portion of the first substrate 901 becomes an electrode of the capacitor, although not shown. The electrode of the capacitor can be removed using a method similar to that of the first electrode 930 described above.
容量素子の電極を除去後、第1の基板901の画素部最表面は、平坦化膜921となる。平坦化膜921として、例えば、有機樹脂を含む絶縁膜であれば、上述の絶縁膜932と同様の方法で容易に除去できるが、基板が酸素ガスを用いたプラズマに長時間晒されることになり、平坦化膜の下層の絶縁膜に過剰酸素が注入されてしまう可能性がある。そのため、表示装置に残存する酸素の測定が適切に行えなくなる場合がある。 After removing the capacitor electrode, the top surface of the pixel portion of the first substrate 901 becomes a planarization film 921. As the planarizing film 921, for example, an insulating film containing an organic resin can be easily removed by the same method as the insulating film 932 described above, but the substrate is exposed to plasma using oxygen gas for a long time. There is a possibility that excess oxygen is injected into the insulating film below the planarizing film. For this reason, it may be impossible to appropriately measure oxygen remaining in the display device.
以上の理由により、平坦化膜921は、例えば、発煙硝酸を用いたウエットエッチング法により除去すればよい。ただし、平坦化膜921の最表面に変質層を有している場合は、発煙硝酸を用いたウエットエッチング法では、平坦化膜921が完全に除去できない場合がある。 For the above reasons, the planarizing film 921 may be removed by a wet etching method using fuming nitric acid, for example. However, in the case where the outermost surface of the planarizing film 921 has an altered layer, the planarizing film 921 may not be completely removed by a wet etching method using fuming nitric acid.
このような時には、平坦化膜921の最表面の変質層を酸素ガスを用いたプラズマエッチング法を用いて除去し、次に発煙硝酸を用いてウエットエッチング法により除去するとよい。この時、酸素ガスを用いたプラズマエッチング法による処理時間は極力短時間であることが望ましい(図11参照。)。 In such a case, the altered layer on the outermost surface of the planarizing film 921 may be removed by a plasma etching method using oxygen gas, and then removed by a wet etching method using fuming nitric acid. At this time, it is desirable that the processing time by the plasma etching method using oxygen gas is as short as possible (see FIG. 11).
平坦化膜921を除去後、第1の基板901の画素部902の最表面は、保護膜としての絶縁膜926となる。絶縁膜926の下には、過剰酸素を有する絶縁膜924があるので、絶縁膜926の除去方法としては、絶縁膜924を極力除去しない方法が望ましい。 After the planarization film 921 is removed, the outermost surface of the pixel portion 902 of the first substrate 901 becomes an insulating film 926 as a protective film. Since there is an insulating film 924 containing excess oxygen below the insulating film 926, a method of removing the insulating film 924 as much as possible is desirable as a method for removing the insulating film 926.
絶縁膜926として、例えば、窒化シリコン膜または、窒化酸化シリコン膜を用い、絶縁膜924として、酸化シリコン膜、または酸化窒化シリコン膜を用いた場合、例えば六フッ化硫黄ガスを用いたプラズマエッチング法を用いて除去することができる。六フッ化硫黄ガスを用いたプラズマエッチング法では、絶縁膜924を極力除去しないで絶縁膜926を除去することができる。その他のガスとして三フッ化窒素ガスなどを用いてもよい(図12参照。)。 For example, when a silicon nitride film or a silicon nitride oxide film is used as the insulating film 926 and a silicon oxide film or a silicon oxynitride film is used as the insulating film 924, a plasma etching method using, for example, sulfur hexafluoride gas is used. Can be removed. In the plasma etching method using sulfur hexafluoride gas, the insulating film 926 can be removed without removing the insulating film 924 as much as possible. Other gases such as nitrogen trifluoride gas may be used (see FIG. 12).
これで、酸化物半導体膜上の過剰酸素を有する絶縁膜924を基板の最表面に出すことができる。次に、TDS分析評価するために、上記基板の画素部分を分割する。分割する大きさは、TDS分析評価装置の試料室の大きさに適宜合わせればよい。上記の方法で評価サンプル970を作製することができる(図13参照。)。 Thus, the insulating film 924 having excess oxygen over the oxide semiconductor film can be provided on the outermost surface of the substrate. Next, the pixel portion of the substrate is divided for TDS analysis evaluation. What is necessary is just to match | combine the magnitude | size to divide suitably with the magnitude | size of the sample chamber of a TDS analysis evaluation apparatus. The evaluation sample 970 can be manufactured by the above method (see FIG. 13).
次に、上記評価サンプル970のTDS分析を行う。TDS分析条件は、昇温ヒーター温度は、測定開始時は、50℃、測定終了時は1000℃に設定し、昇温速度は32℃/minとする。評価サンプルの膜の表面温度は、サンプル表面近傍に設置されている熱電対によって測定できるが、測定開始時は約50℃で、測定終了時は約500℃となる。分析開始時の試料室の圧力は、概ね1.2x10−7Paとなる。昇温ヒーター温度と、昇温速度は、評価サンプルの物質の種類や評価目的により適宜設定すればよい。以上のTDS分析条件にて、評価サンプル970から放出される、酸素分子に相当する質量電荷比M/z=32の放出量を測定することができる。 Next, TDS analysis of the evaluation sample 970 is performed. As TDS analysis conditions, the temperature of the heating heater is set to 50 ° C. at the start of measurement, 1000 ° C. at the end of the measurement, and the heating rate is set to 32 ° C./min. The surface temperature of the film of the evaluation sample can be measured by a thermocouple installed in the vicinity of the sample surface, and is about 50 ° C. at the start of measurement and about 500 ° C. at the end of measurement. The pressure in the sample chamber at the start of analysis is approximately 1.2 × 10 −7 Pa. The temperature raising heater temperature and the temperature raising rate may be appropriately set depending on the type of substance of the evaluation sample and the evaluation purpose. Under the above TDS analysis conditions, the release amount of the mass-to-charge ratio M / z = 32 corresponding to oxygen molecules, which is released from the evaluation sample 970 can be measured.
以上の方法を用いれば、表示装置の作製後においても酸化物絶縁体の過剰酸素の残存量を確認することができる。本実施例では、図7(B)に示した縦電解方式の液晶表示装置の一例を示したが、図14(A)に示した横電解方式の液晶表示装置においても本発明を実施することが可能である。 By using the above method, the remaining amount of excess oxygen in the oxide insulator can be confirmed even after the display device is manufactured. In this embodiment, an example of the vertical electrolysis type liquid crystal display device shown in FIG. 7B is shown, but the present invention is also applied to the horizontal electrolysis type liquid crystal display device shown in FIG. Is possible.
また、実施の形態1の半導体の構成例2で説明した、チャネル保護型トランジスタを用いた、表示装置であっても本発明の実施が可能である。図15(A)にチャネル保護型トランジスタを用いた表示装置の断面図一例を示す。図15(B)は、本発明を実施して、チャネル保護膜928が最表面になった状態を示す。 In addition, the present invention can be implemented even in a display device using a channel protection transistor described in the semiconductor structure example 2 of Embodiment 1. FIG. 15A shows an example of a cross-sectional view of a display device using a channel protection transistor. FIG. 15B shows a state where the present invention is implemented and the channel protective film 928 is the outermost surface.
また、図14(B)に示した発光素子を用いた表示装置にも、本発明を実施することが可能である。 In addition, the present invention can be applied to a display device using the light-emitting element shown in FIG.
図14(B)に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子963は、画素部902に設けられたトランジスタ910と電気的に接続している。なお発光素子963の構成は、第1の電極930、発光層961、第2の電極931の積層構造であるが、示した構成に限定されない。発光素子963から取り出す光の方向などに合わせて、発光素子963の構成は適宜変えることができる。 FIG. 14B illustrates an example of a light-emitting device using a light-emitting element as a display element. A light-emitting element 963 that is a display element is electrically connected to a transistor 910 provided in the pixel portion 902. Note that the structure of the light-emitting element 963 is a stacked structure of the first electrode 930, the light-emitting layer 961, and the second electrode 931, but is not limited to the structure shown. The structure of the light-emitting element 963 can be changed as appropriate depending on the direction in which light is extracted from the light-emitting element 963, or the like.
平坦化膜921と第1の電極930の間に、窒化シリコン膜950を有する。窒化シリコン膜950は、平坦化膜921及び絶縁膜924の側面と接する。窒化シリコン膜950及び第1の電極930の端部上に隔壁960を有する。隔壁960は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極930上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。 A silicon nitride film 950 is provided between the planarization film 921 and the first electrode 930. The silicon nitride film 950 is in contact with the side surfaces of the planarization film 921 and the insulating film 924. A partition wall 960 is provided over the end portions of the silicon nitride film 950 and the first electrode 930. The partition wall 960 is formed using an organic insulating material or an inorganic insulating material. In particular, it is preferable to use a photosensitive resin material and form an opening on the first electrode 930 so that the side wall of the opening is an inclined surface formed with a continuous curvature.
発光層961は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。 The light emitting layer 961 may be composed of a single layer or may be composed of a plurality of layers stacked.
発光素子963に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極931及び隔壁960上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、DLC膜等を形成することができる。また、第1の基板901、第2の基板906、及びシール材936によって封止された空間には充填材964が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。 A protective layer may be formed over the second electrode 931 and the partition 960 so that oxygen, hydrogen, moisture, carbon dioxide, or the like does not enter the light-emitting element 963. As the protective layer, silicon nitride, silicon nitride oxide, aluminum oxide, aluminum nitride, aluminum oxynitride, aluminum nitride oxide, a DLC film, or the like can be formed. In addition, a filler 964 is provided and sealed in a space sealed by the first substrate 901, the second substrate 906, and the sealant 936. Thus, it is preferable to package (enclose) with a protective film (bonded film, ultraviolet curable resin film, etc.) or a cover material that has high air tightness and little degassing so as not to be exposed to the outside air.
シール材936は熱硬化樹脂、光硬化樹脂などの有機樹脂や、低融点ガラスを含むフリットガラスなどを用いることができる。フリットガラスは、水や酸素などの不純物に対してバリア性が高いため好ましい。また、シール材936としてフリットガラスを用いる場合、図14(B)に示すように、窒化シリコン膜950上にフリットガラスを設けることで、窒化シリコン膜950及びフリットガラスの密着性を高めると共に、外部からシール材936内部への水の侵入を妨げることができる。 As the sealant 936, an organic resin such as a thermosetting resin or a photocuring resin, a frit glass including a low-melting glass, or the like can be used. Frit glass is preferable because it has a high barrier property against impurities such as water and oxygen. Further, in the case where frit glass is used as the sealant 936, as shown in FIG. 14B, the frit glass is provided over the silicon nitride film 950, thereby improving the adhesion between the silicon nitride film 950 and the frit glass and externally. Intrusion of water into the sealing material 936 can be prevented.
充填材964としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよい。 As the filler 964, an ultraviolet curable resin or a thermosetting resin can be used in addition to an inert gas such as nitrogen or argon. PVC (polyvinyl chloride), acrylic resin, polyimide, epoxy resin, silicone resin, PVB ( Polyvinyl butyral) or EVA (ethylene vinyl acetate) can be used. For example, nitrogen may be used as the filler.
また、必要であれば、発光素子の射出面に偏光板、または円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。 Further, if necessary, an optical film such as a polarizing plate, a circularly polarizing plate (including an elliptical polarizing plate), a retardation plate (λ / 4 plate, λ / 2 plate), a color filter, or the like is provided on the emission surface of the light emitting element. You may provide suitably. Further, an antireflection film may be provided on the polarizing plate or the circularly polarizing plate. For example, anti-glare treatment can be performed that diffuses reflected light due to surface irregularities and reduces reflection.
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。 In addition, as a display device, electronic paper that drives electronic ink can be provided. Electronic paper is also called an electrophoretic display device (electrophoretic display), and has the same readability as paper, low power consumption compared to other display devices, and the advantage that it can be made thin and light. ing.
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。 In addition, since the transistor is easily broken by static electricity or the like, it is preferable to provide a protective circuit for protecting the driving circuit. The protection circuit is preferably configured using a non-linear element.
以上のような構成の発光素子についても、上述した同様の方法にて、表示装置を分解してTDS分析サンプルを作製することができる。 For the light-emitting element having the above structure, a TDS analysis sample can be manufactured by disassembling the display device by the same method as described above.
まずは、シール材936から、第2の基板906を剥がすことにより、発光素子963を取り除き、第1の基板に残存する膜を順次ウエットエッチング法、エッチング法を用いて除去すればよい。この手順については、上述の手順を参酌することができる。 First, the light-emitting element 963 is removed by peeling the second substrate 906 from the sealant 936, and the film remaining on the first substrate may be sequentially removed by wet etching and etching. For this procedure, the above procedure can be taken into account.
また、上記発光素子を有する表示装置の第1の基板、第2の基板として、可撓性基板、貼り合わせフィルム、基材フィルムなどを用いることができる。一例としては、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、ポリテトラフルオロエチレン(PTFE)に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。このような可撓性基板を用いる場合でも、同様の方法を用いることができるが、可撓性基板を剥がすと、第2の電極951上、または、発光素子963の途中、または、第2の電極と隔壁960との界面で剥がれることがあるので、第1の基板に残存する膜を確認し、ウエットエッチング法やドライエッチング法を適宜選択すればよい。 As the first substrate and the second substrate of the display device including the light-emitting element, a flexible substrate, a bonded film, a base film, or the like can be used. Examples include plastics typified by polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), and polytetrafluoroethylene (PTFE). Another example is a synthetic resin such as acrylic. Alternatively, examples include polypropylene, polyester, polyvinyl fluoride, and polyvinyl chloride. Alternatively, examples include polyester, polyamide, polyimide, aramid, epoxy, inorganic vapor deposition film, and paper. Even when such a flexible substrate is used, a similar method can be used. However, when the flexible substrate is peeled off, the second electrode 951, the middle of the light-emitting element 963, or the second Since the film may be peeled off at the interface between the electrode and the partition wall 960, the film remaining on the first substrate is confirmed, and a wet etching method or a dry etching method may be selected as appropriate.
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。 This embodiment can be implemented in appropriate combination with the structures described in the other embodiments.
(実施の形態3)
本実施の形態では、本実施の形態では、記憶回路を有する半導体装置を分解し、残存する過剰酸素を測定する方法を説明する。
(Embodiment 3)
In this embodiment, a method for decomposing a semiconductor device having a memory circuit and measuring remaining excess oxygen is described in this embodiment.
図16(A)に、記憶装置の回路の一例を示し、図16(B)には、断面図を示す。 FIG. 16A illustrates an example of a circuit of the memory device, and FIG. 16B illustrates a cross-sectional view.
本半導体装置は、トランジスタ160と、トランジスタ110と、容量素子130と、を有する。また、トランジスタ100と、トランジスタ110と、容量素子130は、互いにコンタクトホールに埋め込まれた導電体により電気的に接続されている。トランジスタ160は、本実施の形態では、チャネル形成領域にシリコン単結晶を用いているが、チャネル形成領域に、たとえば、酸化物半導体膜を用いてもよく、シリコン単結晶に限定されるものではない。トランジスタ110は、酸化物半導体膜をチャネル形成領域とするトランジスタを用いることができる。酸化物半導体膜320の下地膜としての絶縁膜305は、過剰酸素を有する絶縁膜を用いることが好ましく、絶縁膜305に過剰な酸素を導入することで、絶縁膜305から酸化物半導体膜320中に酸素を移動させ、酸化物半導体膜320中の酸素欠損を補填することできるので好適である。 This semiconductor device includes a transistor 160, a transistor 110, and a capacitor 130. In addition, the transistor 100, the transistor 110, and the capacitor 130 are electrically connected to each other by a conductor embedded in a contact hole. In this embodiment, the transistor 160 uses a silicon single crystal for a channel formation region; however, for example, an oxide semiconductor film may be used for the channel formation region, and the transistor 160 is not limited to a silicon single crystal. . As the transistor 110, a transistor including an oxide semiconductor film as a channel formation region can be used. The insulating film 305 serving as a base film of the oxide semiconductor film 320 is preferably an insulating film containing excess oxygen. By introducing excess oxygen into the insulating film 305, the insulating film 305 can be formed in the oxide semiconductor film 320. Therefore, oxygen can be transferred to the oxide semiconductor film 320, so that oxygen vacancies in the oxide semiconductor film 320 can be filled.
本半導体装置も、実施の形態2と同様の方法を用いて、上層から導電体、絶縁体などを除去し、酸化物半導体膜320と、過剰酸素を有する絶縁膜305と、を最表面とする評価サンプルを作製することができる(図17参照。)。 This semiconductor device also uses the same method as in Embodiment 2 to remove a conductor, an insulator, and the like from an upper layer, and uses the oxide semiconductor film 320 and the insulating film 305 containing excess oxygen as the outermost surface. An evaluation sample can be produced (see FIG. 17).
以上のように作製した評価サンプルを、TDS分析することにより、記憶機能を有する半導体装置の作成後においても分解し、過剰酸素の残存量を確認することができる。TDS分析条件は、実施の形態2を参酌する。 By performing TDS analysis on the evaluation sample manufactured as described above, it can be decomposed even after a semiconductor device having a memory function is manufactured, and the remaining amount of excess oxygen can be confirmed. Embodiment 2 considers the TDS analysis conditions.
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。 Note that the structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
(実施の形態4)
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
(Embodiment 4)
In this embodiment, one embodiment that can be applied to an oxide semiconductor film in the transistor included in the semiconductor device described in the above embodiment is described.
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。 An oxide semiconductor is classified into a single crystal oxide semiconductor and a non-single-crystal oxide semiconductor. As examples of the non-single-crystal oxide semiconductor, a CAAC-OS (C Axis Crystalline Oxide Semiconductor), a polycrystalline oxide semiconductor, a microcrystalline oxide semiconductor, an amorphous oxide semiconductor, and the like can be given.
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、微結晶酸化物半導体などがある。 From another viewpoint, oxide semiconductors are classified into amorphous oxide semiconductors and other crystalline oxide semiconductors. Examples of a crystalline oxide semiconductor include a single crystal oxide semiconductor, a CAAC-OS, a polycrystalline oxide semiconductor, and a microcrystalline oxide semiconductor.
まずは、CAAC−OSについて説明する。なお、CAAC−OSを、CANC(C−Axis Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。 First, the CAAC-OS will be described. Note that the CAAC-OS can also be referred to as an oxide semiconductor including CANC (C-Axis aligned nanocrystals).
CAAC−OSは、c軸配向した複数の結晶部(ペレットともいう。)を有する酸化物半導体の一つである。 The CAAC-OS is one of oxide semiconductors having a plurality of c-axis aligned crystal parts (also referred to as pellets).
透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって、CAAC−OSの明視野像と回折パターンとの複合解析像(高分解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。一方、高分解能TEM像ではペレット同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を明確に確認することができない。そのため、CAAC−OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。 A plurality of pellets can be confirmed by observing a composite analysis image (also referred to as a high-resolution TEM image) of a bright-field image and a diffraction pattern of a CAAC-OS with a transmission electron microscope (TEM: Transmission Electron Microscope). . On the other hand, in the high-resolution TEM image, the boundary between pellets, that is, the crystal grain boundary (also referred to as grain boundary) cannot be clearly confirmed. Therefore, it can be said that the CAAC-OS does not easily lower the electron mobility due to the crystal grain boundary.
以下では、TEMによって観察したCAAC−OSについて説明する。図18(A)に、試料面と略平行な方向から観察したCAAC−OSの断面の高分解能TEM像を示す。高分解能TEM像の観察には、球面収差補正(Spherical Aberration Corrector)機能を用いた。球面収差補正機能を用いた高分解能TEM像を、特にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fなどによって行うことができる。 Hereinafter, a CAAC-OS observed with a TEM will be described. FIG. 18A shows a high-resolution TEM image of a cross section of the CAAC-OS which is observed from a direction substantially parallel to the sample surface. For observation of the high-resolution TEM image, a spherical aberration correction function was used. A high-resolution TEM image using the spherical aberration correction function is particularly referred to as a Cs-corrected high-resolution TEM image. Acquisition of a Cs-corrected high-resolution TEM image can be performed by, for example, an atomic resolution analytical electron microscope JEM-ARM200F manufactured by JEOL Ltd.
図18(A)の領域(1)を拡大したCs補正高分解能TEM像を図18(B)に示す。図18(B)より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、CAAC−OSの膜を形成する面(被形成面ともいう。)または上面の凹凸を反映しており、CAAC−OSの被形成面または上面と平行となる。 FIG. 18B shows a Cs-corrected high-resolution TEM image obtained by enlarging the region (1) in FIG. FIG. 18B shows that metal atoms are arranged in a layered manner in a pellet. The arrangement of each layer of metal atoms reflects unevenness on a surface (also referred to as a formation surface) or an upper surface where a CAAC-OS film is formed, and is parallel to the formation surface or upper surface of the CAAC-OS.
図18(B)に示すように、CAAC−OSは特徴的な原子配列を有する。図18(C)は、特徴的な原子配列を、補助線で示したものである。図18(B)および図18(C)より、ペレット一つの大きさは1nm以上3nm以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは0.8nm程度であることがわかる。したがって、ペレットを、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。 As shown in FIG. 18B, the CAAC-OS has a characteristic atomic arrangement. FIG. 18C shows a characteristic atomic arrangement with auxiliary lines. 18B and 18C, it can be seen that the size of one pellet is about 1 nm to 3 nm, and the size of the gap generated by the inclination between the pellet and the pellet is about 0.8 nm. Therefore, the pellet can also be referred to as a nanocrystal (nc).
ここで、Cs補正高分解能TEM像をもとに、基板5120上のCAAC−OSのペレット5100の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる(図18(D)参照。)。図18(C)で観察されたペレットとペレットとの間で傾きが生じている箇所は、図18(D)に示す領域5161に相当する。 Here, based on the Cs-corrected high-resolution TEM image, the layout of the CAAC-OS pellets 5100 on the substrate 5120 is schematically shown as a structure in which bricks or blocks are stacked (FIG. 18D). reference.). A portion where an inclination is generated between pellets observed in FIG. 18C corresponds to a region 5161 shown in FIG.
また、図19(A)に、試料面と略垂直な方向から観察したCAAC−OSの平面のCs補正高分解能TEM像を示す。図19(A)の領域(1)、領域(2)および領域(3)を拡大したCs補正高分解能TEM像を、それぞれ図19(B)、図19(C)および図19(D)に示す。図19(B)、図19(C)および図19(D)より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。 FIG. 19A shows a Cs-corrected high-resolution TEM image of the plane of the CAAC-OS observed from a direction substantially perpendicular to the sample surface. The Cs-corrected high-resolution TEM images obtained by enlarging the region (1), the region (2), and the region (3) in FIG. 19A are shown in FIGS. 19B, 19C, and 19D, respectively. Show. From FIG. 19B, FIG. 19C, and FIG. 19D, it can be confirmed that the metal atoms are arranged in a triangular shape, a quadrangular shape, or a hexagonal shape in the pellet. However, there is no regularity in the arrangement of metal atoms between different pellets.
次に、X線回折(XRD:X−Ray Diffraction)によって解析したCAAC−OSについて説明する。例えば、InGaZnO4の結晶を有するCAAC−OSに対し、out−of−plane法による構造解析を行うと、図20(A)に示すように回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属されることから、CAAC−OSの結晶がc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。 Next, the CAAC-OS analyzed by X-ray diffraction (XRD: X-Ray Diffraction) will be described. For example, when structural analysis by an out-of-plane method is performed on a CAAC-OS including an InGaZnO 4 crystal, a peak appears at a diffraction angle (2θ) of around 31 ° as illustrated in FIG. There is. Since this peak is attributed to the (009) plane of the InGaZnO 4 crystal, the CAAC-OS crystal has c-axis orientation, and the c-axis is oriented in a direction substantially perpendicular to the formation surface or the top surface. It can be confirmed.
なお、CAAC−OSのout−of−plane法による構造解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS中の一部に、c軸配向性を有さない結晶が含まれることを示している。より好ましいCAAC−OSは、out−of−plane法による構造解析では、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さない。 Note that in structural analysis of the CAAC-OS by an out-of-plane method, in addition to a peak where 2θ is around 31 °, a peak may also appear when 2θ is around 36 °. A peak at 2θ of around 36 ° indicates that a crystal having no c-axis alignment is included in part of the CAAC-OS. In a more preferable CAAC-OS, in the structural analysis by the out-of-plane method, 2θ has a peak in the vicinity of 31 °, and 2θ has no peak in the vicinity of 36 °.
一方、CAAC−OSに対し、c軸に略垂直な方向からX線を入射させるin−plane法による構造解析を行うと、2θが56°近傍にピークが現れる。このピークは、InGaZnO4の結晶の(110)面に帰属される。CAAC−OSの場合は、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行っても、図20(B)に示すように明瞭なピークは現れない。これに対し、InGaZnO4の単結晶酸化物半導体であれば、2θを56°近傍に固定してφスキャンした場合、図20(C)に示すように(110)面と等価な結晶面に帰属されるピークが6本観察される。したがって、XRDを用いた構造解析から、CAAC−OSは、a軸およびb軸の配向が不規則であることが確認できる。 On the other hand, when structural analysis is performed on the CAAC-OS by an in-plane method in which X-rays are incident from a direction substantially perpendicular to the c-axis, a peak appears at 2θ of around 56 °. This peak is attributed to the (110) plane of the InGaZnO 4 crystal. In the case of CAAC-OS, even if 2θ is fixed at around 56 ° and analysis (φ scan) is performed while rotating the sample with the normal vector of the sample surface as the axis (φ axis), FIG. A clear peak does not appear as shown. On the other hand, in the case of an InGaZnO 4 single crystal oxide semiconductor, when φ scan is performed with 2θ fixed at around 56 °, it belongs to a crystal plane equivalent to the (110) plane as shown in FIG. 6 peaks are observed. Therefore, structural analysis using XRD can confirm that the CAAC-OS has irregular orientations in the a-axis and the b-axis.
次に、電子回折によって解析したCAAC−OSについて説明する。例えば、InGaZnO4の結晶を有するCAAC−OSに対し、試料面に平行にプローブ径が300nmの電子線を入射させると、図21(A)に示すような回折パターン(制限視野透過電子回折パターンともいう。)が現れる場合がある。この回折パターンには、InGaZnO4の結晶の(009)面に起因するスポットが含まれる。したがって、電子回折によっても、CAAC−OSに含まれるペレットがc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させたときの回折パターンを図21(B)に示す。図21(B)より、リング状の回折パターンが確認される。したがって、電子回折によっても、CAAC−OSに含まれるペレットのa軸およびb軸は配向性を有さないことがわかる。なお、図21(B)における第1リングは、InGaZnO4の結晶の(010)面および(100)面などに起因すると考えられる。また、図21(B)における第2リングは(110)面などに起因すると考えられる。 Next, a CAAC-OS analyzed by electron diffraction will be described. For example, when an electron beam with a probe diameter of 300 nm is incident on a CAAC-OS including an InGaZnO 4 crystal in parallel with a sample surface, a diffraction pattern (a limited-field transmission electron diffraction pattern as illustrated in FIG. 21A) is obtained. Say) may appear. This diffraction pattern includes spots caused by the (009) plane of the InGaZnO 4 crystal. Therefore, electron diffraction shows that the pellets included in the CAAC-OS have c-axis alignment, and the c-axis is in a direction substantially perpendicular to the formation surface or the top surface. On the other hand, FIG. 21B shows a diffraction pattern obtained when an electron beam with a probe diameter of 300 nm is incident on the same sample in a direction perpendicular to the sample surface. From FIG. 21B, a ring-shaped diffraction pattern is confirmed. Therefore, electron diffraction shows that the a-axis and the b-axis of the pellet included in the CAAC-OS have no orientation. Note that the first ring in FIG. 21B is considered to originate from the (010) plane and the (100) plane of the InGaZnO 4 crystal. Further, the second ring in FIG. 21B is considered to be caused by the (110) plane or the like.
また、CAAC−OSは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、CAAC−OSは、不純物濃度の低い酸化物半導体ということもできる。また、CAAC−OSは、酸素欠損の少ない酸化物半導体ということもできる。 A CAAC-OS is an oxide semiconductor with a low density of defect states. Examples of defects in the oxide semiconductor include defects due to impurities and oxygen vacancies. Therefore, the CAAC-OS can also be referred to as an oxide semiconductor with a low impurity concentration. A CAAC-OS can also be referred to as an oxide semiconductor with few oxygen vacancies.
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。 An impurity contained in the oxide semiconductor might serve as a carrier trap or a carrier generation source. In addition, oxygen vacancies in the oxide semiconductor may serve as carrier traps or may serve as carrier generation sources by capturing hydrogen.
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。 Note that the impurity means an element other than the main components of the oxide semiconductor, such as hydrogen, carbon, silicon, or a transition metal element. For example, an element such as silicon, which has a stronger bonding force with oxygen than a metal element included in an oxide semiconductor, disturbs the atomic arrangement of the oxide semiconductor by depriving the oxide semiconductor of oxygen, thereby reducing crystallinity. It becomes a factor. In addition, heavy metals such as iron and nickel, argon, carbon dioxide, and the like have large atomic radii (or molecular radii), which disturbs the atomic arrangement of the oxide semiconductor and decreases crystallinity.
また、欠陥準位密度の低い(酸素欠損が少ない)酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。CAAC−OSは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、CAAC−OSを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、CAAC−OSを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。 An oxide semiconductor with a low defect level density (low oxygen vacancies) can have a low carrier density. Such an oxide semiconductor is referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor. The CAAC-OS has a low impurity concentration and a low density of defect states. That is, it is likely to be a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor. Therefore, a transistor using the CAAC-OS rarely has electrical characteristics (also referred to as normally-on) in which the threshold voltage is negative. A highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor has few carrier traps. The charge trapped in the carrier trap of the oxide semiconductor takes a long time to be released and may behave as if it were a fixed charge. Therefore, a transistor including an oxide semiconductor with a high impurity concentration and a high density of defect states may have unstable electrical characteristics. On the other hand, a transistor using a CAAC-OS has a small change in electrical characteristics and has high reliability.
また、CAAC−OSは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、CAAC−OSを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。 In addition, since the CAAC-OS has a low defect level density, carriers generated by light irradiation or the like are rarely trapped in the defect level. Therefore, a transistor using the CAAC-OS has little change in electrical characteristics due to irradiation with visible light or ultraviolet light.
次に、微結晶酸化物半導体について説明する。 Next, a microcrystalline oxide semiconductor will be described.
微結晶酸化物半導体は、高分解能TEM像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶を有する酸化物半導体を、nc−OS(nanocrystalline Oxide Semiconductor)と呼ぶ。nc−OSは、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、CAAC−OSにおけるペレットと起源を同じくする可能性がある。そのため、以下ではnc−OSの結晶部をペレットと呼ぶ場合がある。 A microcrystalline oxide semiconductor has a region where a crystal part can be confirmed and a region where a clear crystal part cannot be confirmed in a high-resolution TEM image. In most cases, a crystal part included in the microcrystalline oxide semiconductor has a size of 1 nm to 100 nm, or 1 nm to 10 nm. In particular, an oxide semiconductor including a nanocrystal that is a microcrystal of 1 nm to 10 nm, or 1 nm to 3 nm is referred to as an nc-OS (nanocrystalline Oxide Semiconductor). For example, the nc-OS may not be able to clearly confirm a crystal grain boundary in a high-resolution TEM image. Note that the nanocrystal may have the same origin as the pellet in the CAAC-OS. Therefore, the crystal part of nc-OS is sometimes referred to as a pellet below.
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、nc−OSに対し、ペレットよりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、nc−OSに対し、ペレットよりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OSに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、nc−OSに対しナノビーム電子回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。 The nc-OS has periodicity in atomic arrangement in a minute region (for example, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm). In addition, the nc-OS has no regularity in crystal orientation between different pellets. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS may not be distinguished from an amorphous oxide semiconductor depending on an analysis method. For example, when structural analysis is performed on the nc-OS using an XRD apparatus using X-rays having a diameter larger than that of the pellet, a peak indicating a crystal plane is not detected in the analysis by the out-of-plane method. Further, when electron diffraction using an electron beam having a probe diameter (for example, 50 nm or more) larger than that of the pellet is performed on the nc-OS, a diffraction pattern such as a halo pattern is observed. On the other hand, when nanobeam electron diffraction is performed on the nc-OS using an electron beam having a probe diameter that is close to the pellet size or smaller than the pellet size, spots are observed. Further, when nanobeam electron diffraction is performed on the nc-OS, a region with high luminance may be observed like a circle (in a ring shape). Furthermore, a plurality of spots may be observed in the ring-shaped region.
このように、ペレット(ナノ結晶)間では結晶方位が規則性を有さないことから、nc−OSを、RANC(Random Aligned nanocrystals)を有する酸化物半導体、またはNANC(Non−Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。 Thus, since the crystal orientation does not have regularity between pellets (nanocrystals), nc-OS has an oxide semiconductor having RANC (Random Aligned Nanocrystals) or NANC (Non-Aligned nanocrystals). It can also be called an oxide semiconductor.
nc−OSは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、nc−OSは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、nc−OSは、CAAC−OSと比べて欠陥準位密度が高くなる。 The nc-OS is an oxide semiconductor that has higher regularity than an amorphous oxide semiconductor. Therefore, the nc-OS has a lower density of defect states than an amorphous oxide semiconductor. Note that the nc-OS does not have regularity in crystal orientation between different pellets. Therefore, the nc-OS has a higher density of defect states than the CAAC-OS.
次に、非晶質酸化物半導体について説明する。 Next, an amorphous oxide semiconductor will be described.
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。 An amorphous oxide semiconductor is an oxide semiconductor in which atomic arrangement in a film is irregular and does not have a crystal part. An example is an oxide semiconductor having an amorphous state such as quartz.
非晶質酸化物半導体は、高分解能TEM像において結晶部を確認することができない。 In an amorphous oxide semiconductor, a crystal part cannot be confirmed in a high-resolution TEM image.
非晶質酸化物半導体に対し、XRD装置を用いた構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。 When structural analysis using an XRD apparatus is performed on an amorphous oxide semiconductor, a peak indicating a crystal plane is not detected by analysis using an out-of-plane method. In addition, when electron diffraction is performed on an amorphous oxide semiconductor, a halo pattern is observed. Further, when nanobeam electron diffraction is performed on an amorphous oxide semiconductor, no spot is observed and only a halo pattern is observed.
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造(completely amorphous structure)と呼ぶ場合がある。また、最近接原子間距離または第2近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、CAAC−OSおよびnc−OSを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。 Various views have been presented regarding the amorphous structure. For example, a structure having no order in the atomic arrangement may be referred to as a complete amorphous structure. In addition, a structure having ordering up to the nearest interatomic distance or the distance between the second adjacent atoms and having no long-range ordering may be referred to as an amorphous structure. Therefore, according to the strictest definition, an oxide semiconductor having order in the atomic arrangement cannot be called an amorphous oxide semiconductor. At least an oxide semiconductor having long-range order cannot be called an amorphous oxide semiconductor. Thus, for example, the CAAC-OS and the nc-OS cannot be referred to as an amorphous oxide semiconductor or a completely amorphous oxide semiconductor because of having a crystal part.
なお、酸化物半導体は、nc−OSと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体(a−like OS:amorphous−like Oxide Semiconductor)と呼ぶ。 Note that an oxide semiconductor may have a structure between the nc-OS and an amorphous oxide semiconductor. An oxide semiconductor having such a structure is particularly referred to as an amorphous-like oxide semiconductor (a-like OS).
a−like OSは、高分解能TEM像において鬆(ボイドともいう。)が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。 In the a-like OS, a void (also referred to as a void) may be observed in a high-resolution TEM image. Moreover, in a high-resolution TEM image, it has the area | region which can confirm a crystal part clearly, and the area | region which cannot confirm a crystal part.
鬆を有するため、a−like OSは、不安定な構造である。以下では、a−like OSが、CAAC−OSおよびnc−OSと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。 Since it has a void, the a-like OS has an unstable structure. Hereinafter, in order to show that the a-like OS has an unstable structure as compared with the CAAC-OS and the nc-OS, changes in the structure due to electron irradiation are shown.
電子照射を行う試料として、a−like OS(試料Aと表記する。)、nc−OS(試料Bと表記する。)およびCAAC−OS(試料Cと表記する。)を準備する。いずれの試料もIn−Ga−Zn酸化物である。 As samples for electron irradiation, a-like OS (referred to as sample A), nc-OS (referred to as sample B), and CAAC-OS (referred to as sample C) are prepared. Each sample is an In—Ga—Zn oxide.
まず、各試料の高分解能断面TEM像を取得する。高分解能断面TEM像により、各試料は、いずれも結晶部を有することがわかる。 First, a high-resolution cross-sectional TEM image of each sample is acquired. It can be seen from the high-resolution cross-sectional TEM image that each sample has a crystal part.
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、InGaZnO4の結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。したがって、格子縞の間隔が0.28nm以上0.30nm以下である箇所を、InGaZnO4の結晶部と見なすことができる。なお、格子縞は、InGaZnO4の結晶のa−b面に対応する。 The determination of which part is regarded as one crystal part may be performed as follows. For example, the unit cell of an InGaZnO 4 crystal has a structure in which three In—O layers and six Ga—Zn—O layers have a total of nine layers stacked in the c-axis direction. Are known. The spacing between these adjacent layers is about the same as the lattice spacing (also referred to as d value) of the (009) plane, and the value is determined to be 0.29 nm from crystal structure analysis. Therefore, a portion where the interval between lattice fringes is 0.28 nm or more and 0.30 nm or less can be regarded as a crystal part of InGaZnO 4 . Note that the lattice fringes correspond to the ab plane of the InGaZnO 4 crystal.
図22は、各試料の結晶部(22箇所から45箇所)の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図22より、a−like OSは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図22中に(1)で示すように、TEMによる観察初期においては1.2nm程度の大きさだった結晶部(初期核ともいう。)が、累積照射量が4.2×108e−/nm2においては2.6nm程度の大きさまで成長していることがわかる。一方、nc−OSおよびCAAC−OSは、電子照射開始時から電子の累積照射量が4.2×108e−/nm2までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図22中の(2)および(3)で示すように、電子の累積照射量によらず、nc−OSおよびCAAC−OSの結晶部の大きさは、それぞれ1.4nm程度および2.1nm程度であることがわかる。 FIG. 22 is an example in which the average size of the crystal parts (from 22 to 45) of each sample was examined. However, the length of the lattice fringes described above is the size of the crystal part. From FIG. 22, it can be seen that in the a-like OS, the crystal part becomes larger according to the cumulative dose of electrons. Specifically, as shown by (1) in FIG. 22, the crystal portion (also referred to as initial nucleus) which was about 1.2 nm in the initial stage of observation by TEM has a cumulative irradiation dose of 4.2. It can be seen that the film grows to a size of about 2.6 nm at × 10 8 e − / nm 2 . On the other hand, in the nc-OS and the CAAC-OS, there is no change in the size of the crystal part in the range of the cumulative electron dose from the start of electron irradiation to 4.2 × 10 8 e − / nm 2. I understand. Specifically, as indicated by (2) and (3) in FIG. 22, the sizes of the crystal parts of nc-OS and CAAC-OS are about 1.4 nm, respectively, regardless of the cumulative electron dose. And about 2.1 nm.
このように、a−like OSは、電子照射によって結晶部の成長が見られる場合がある。一方、nc−OSおよびCAAC−OSは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、不安定な構造であることがわかる。 As described above, in the a-like OS, a crystal part may be grown by electron irradiation. On the other hand, in the nc-OS and the CAAC-OS, the crystal part is hardly grown by electron irradiation. That is, it can be seen that the a-like OS has an unstable structure compared to the nc-OS and the CAAC-OS.
また、鬆を有するため、a−like OSは、nc−OSおよびCAAC−OSと比べて密度の低い構造である。具体的には、a−like OSの密度は、同じ組成の単結晶の密度の78.6%以上92.3%未満となる。また、nc−OSの密度およびCAAC−OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満となる。単結晶の密度の78%未満となる酸化物半導体は、成膜すること自体が困難である。 In addition, since it has a void, the a-like OS has a lower density than the nc-OS and the CAAC-OS. Specifically, the density of the a-like OS is 78.6% or more and less than 92.3% of the density of the single crystal having the same composition. Further, the density of the nc-OS and the density of the CAAC-OS are 92.3% or more and less than 100% of the density of the single crystal having the same composition. An oxide semiconductor that is less than 78% of the density of a single crystal is difficult to form.
例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、菱面体晶構造を有する単結晶InGaZnO4の密度は6.357g/cm3となる。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、a−like OSの密度は5.0g/cm3以上5.9g/cm3未満となる。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、nc−OSの密度およびCAAC−OSの密度は5.9g/cm3以上6.3g/cm3未満となる。 For example, in an oxide semiconductor satisfying In: Ga: Zn = 1: 1: 1 [atomic ratio], the density of single crystal InGaZnO 4 having a rhombohedral structure is 6.357 g / cm 3 . Thus, for example, in an oxide semiconductor that satisfies In: Ga: Zn = 1: 1: 1 [atomic ratio], the density of a-like OS is 5.0 g / cm 3 or more and less than 5.9 g / cm 3. . For example, in the oxide semiconductor satisfying In: Ga: Zn = 1: 1: 1 [atomic ratio], the density of the nc-OS and the density of the CAAC-OS is 5.9 g / cm 3 or more and 6.3 g / less than cm 3 .
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。 Note that there may be no single crystal having the same composition. In that case, the density corresponding to the single crystal in a desired composition can be estimated by combining single crystals having different compositions at an arbitrary ratio. What is necessary is just to estimate the density corresponding to the single crystal of a desired composition using a weighted average with respect to the ratio which combines the single crystal from which a composition differs. However, the density is preferably estimated by combining as few kinds of single crystals as possible.
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、a−like OS、微結晶酸化物半導体、CAAC−OSのうち、二種以上を有する積層膜であってもよい。 As described above, oxide semiconductors have various structures and various properties. Note that the oxide semiconductor may be a stacked film including two or more of an amorphous oxide semiconductor, an a-like OS, a microcrystalline oxide semiconductor, and a CAAC-OS, for example.
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。 Note that the structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
(実施の形態5)
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図23を用いて説明を行う。
(Embodiment 5)
In this embodiment, a display device including the semiconductor device of one embodiment of the present invention will be described with reference to FIGS.
図23(A)に示す表示装置は、表示素子の画素を有する領域(以下、画素部502という)と、画素部502の外側に配置され、画素を駆動するための回路を有する回路部(以下、駆動回路部504という)と、素子の保護機能を有する回路(以下、保護回路506という)と、端子部507と、を有する。なお、保護回路506は、設けない構成としてもよい。 A display device illustrated in FIG. 23A includes a circuit portion (hereinafter referred to as a pixel portion 502) including a pixel of a display element and a circuit for driving the pixel, which is disposed outside the pixel portion 502. , A driver circuit portion 504), a circuit having a function of protecting an element (hereinafter referred to as a protection circuit 506), and a terminal portion 507. Note that the protection circuit 506 may be omitted.
駆動回路部504の一部、または全部は、画素部502と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことができる。駆動回路部504の一部、または全部が、画素部502と同一基板上に形成されていない場合には、駆動回路部504の一部、または全部は、COGやTAB(Tape Automated Bonding)によって、実装することができる。 A part or all of the driver circuit portion 504 is preferably formed over the same substrate as the pixel portion 502. Thereby, the number of parts and the number of terminals can be reduced. When part or all of the driver circuit portion 504 is not formed over the same substrate as the pixel portion 502, part or all of the driver circuit portion 504 is formed by COG or TAB (Tape Automated Bonding). Can be implemented.
画素部502は、X行(Xは2以上の自然数)Y列(Yは2以上の自然数)に配置された複数の表示素子を駆動するための回路(以下、画素回路501という)を有し、駆動回路部504は、画素を選択する信号(走査信号)を出力する回路(以下、ゲートドライバ504aという)、画素の表示素子を駆動するための信号(データ信号)を供給するための回路(以下、ソースドライバ504b)などの駆動回路を有する。 The pixel portion 502 includes a circuit (hereinafter referred to as a pixel circuit 501) for driving a plurality of display elements arranged in X rows (X is a natural number of 2 or more) and Y columns (Y is a natural number of 2 or more). The driver circuit portion 504 outputs a signal for selecting a pixel (scanning signal) (hereinafter referred to as a gate driver 504a) and a circuit for supplying a signal (data signal) for driving a display element of the pixel (a data signal). Hereinafter, it has a drive circuit such as a source driver 504b).
ゲートドライバ504aは、シフトレジスタ等を有する。ゲートドライバ504aは、端子部507を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ504aは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ504aは、走査信号が与えられる配線(以下、走査線GL_1乃至GL_Xという)の電位を制御する機能を有する。なお、ゲートドライバ504aを複数設け、複数のゲートドライバ504aにより、走査線GL_1乃至GL_Xを分割して制御してもよい。または、ゲートドライバ504aは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ504aは、別の信号を供給することも可能である。 The gate driver 504a includes a shift register and the like. The gate driver 504a receives a signal for driving the shift register via the terminal portion 507, and outputs a signal. For example, the gate driver 504a receives a start pulse signal, a clock signal, and the like and outputs a pulse signal. The gate driver 504a has a function of controlling the potential of a wiring to which a scan signal is supplied (hereinafter referred to as scan lines GL_1 to GL_X). Note that a plurality of gate drivers 504a may be provided, and the scanning lines GL_1 to GL_X may be divided and controlled by the plurality of gate drivers 504a. Alternatively, the gate driver 504a has a function of supplying an initialization signal. However, the present invention is not limited to this, and the gate driver 504a can supply another signal.
ソースドライバ504bは、シフトレジスタ等を有する。ソースドライバ504bは、端子部507を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号(画像信号)が入力される。ソースドライバ504bは、画像信号を元に画素回路501に書き込むデータ信号を生成する機能を有する。また、ソースドライバ504bは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ504bは、データ信号が与えられる配線(以下、データ線DL_1乃至DL_Yという)の電位を制御する機能を有する。または、ソースドライバ504bは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ504bは、別の信号を供給することも可能である。 The source driver 504b includes a shift register and the like. In addition to a signal for driving the shift register, the source driver 504b receives a signal (image signal) as a source of a data signal through the terminal portion 507. The source driver 504b has a function of generating a data signal to be written in the pixel circuit 501 based on the image signal. In addition, the source driver 504b has a function of controlling output of a data signal in accordance with a pulse signal obtained by inputting a start pulse, a clock signal, or the like. The source driver 504b has a function of controlling the potential of a wiring to which a data signal is supplied (hereinafter referred to as data lines DL_1 to DL_Y). Alternatively, the source driver 504b has a function of supplying an initialization signal. However, the present invention is not limited to this, and the source driver 504b can supply another signal.
ソースドライバ504bは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ504bは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ504bを構成してもよい。 The source driver 504b is configured using, for example, a plurality of analog switches. The source driver 504b can output a signal obtained by time-dividing the image signal as a data signal by sequentially turning on the plurality of analog switches. Further, the source driver 504b may be configured using a shift register or the like.
複数の画素回路501のそれぞれは、走査信号が与えられる複数の走査線GLの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線DLの一つを介してデータ信号が入力される。また。複数の画素回路501のそれぞれは、ゲートドライバ504aによりデータ信号のデータの書き込み及び保持が制御される。例えば、m行n列目の画素回路501は、走査線GL_m(mはX以下の自然数)を介してゲートドライバ504aからパルス信号が入力され、走査線GL_mの電位に応じてデータ線DL_n(nはY以下の自然数)を介してソースドライバ504bからデータ信号が入力される。 Each of the plurality of pixel circuits 501 receives a pulse signal through one of the plurality of scanning lines GL to which the scanning signal is applied, and receives the data signal through one of the plurality of data lines DL to which the data signal is applied. Entered. Also. In each of the plurality of pixel circuits 501, writing and holding of data signals are controlled by the gate driver 504a. For example, the pixel circuit 501 in the m-th row and the n-th column receives a pulse signal from the gate driver 504a through the scanning line GL_m (m is a natural number less than or equal to X), and the data line DL_n (n) according to the potential of the scanning line GL_m. Is a natural number less than or equal to Y), a data signal is input from the source driver 504b.
図23(A)に示す保護回路506は、例えば、ゲートドライバ504aと画素回路501の間の配線である走査線GLに接続される。または、保護回路506は、ソースドライバ504bと画素回路501の間の配線であるデータ線DLに接続される。または、保護回路506は、ゲートドライバ504aと端子部507との間の配線に接続することができる。または、保護回路506は、ソースドライバ504bと端子部507との間の配線に接続することができる。なお、端子部507は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。 The protection circuit 506 illustrated in FIG. 23A is connected to, for example, the scanning line GL which is a wiring between the gate driver 504a and the pixel circuit 501. Alternatively, the protection circuit 506 is connected to a data line DL that is a wiring between the source driver 504 b and the pixel circuit 501. Alternatively, the protection circuit 506 can be connected to a wiring between the gate driver 504 a and the terminal portion 507. Alternatively, the protection circuit 506 can be connected to a wiring between the source driver 504 b and the terminal portion 507. Note that the terminal portion 507 is a portion where a terminal for inputting a power supply, a control signal, and an image signal from an external circuit to the display device is provided.
保護回路506は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。 The protection circuit 506 is a circuit that brings a wiring into a conductive state when a potential outside a certain range is applied to the wiring to which the protection circuit 506 is connected.
図23(A)に示すように、画素部502と駆動回路部504にそれぞれ保護回路506を設けることにより、ESD(Electro Static Discharge:静電気放電)などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路506の構成はこれに限定されず、例えば、ゲートドライバ504aに保護回路506を接続した構成、またはソースドライバ504bに保護回路506を接続した構成とすることもできる。あるいは、端子部507に保護回路506を接続した構成とすることもできる。 As shown in FIG. 23A, the protection circuit 506 is provided in each of the pixel portion 502 and the driver circuit portion 504, thereby increasing the resistance of the display device to an overcurrent generated by ESD (Electro Static Discharge) or the like. be able to. However, the configuration of the protection circuit 506 is not limited thereto, and for example, a configuration in which the protection circuit 506 is connected to the gate driver 504a or a configuration in which the protection circuit 506 is connected to the source driver 504b may be employed. Alternatively, the protection circuit 506 may be connected to the terminal portion 507.
また、図23(A)においては、ゲートドライバ504aとソースドライバ504bによって駆動回路部504を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ504aのみを形成し、別途用意されたソースドライバ回路が形成された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を実装する構成としてもよい。 FIG. 23A illustrates an example in which the driver circuit portion 504 is formed using the gate driver 504a and the source driver 504b; however, the present invention is not limited to this structure. For example, only the gate driver 504a may be formed, and a substrate on which a separately prepared source driver circuit is formed (for example, a driver circuit substrate formed using a single crystal semiconductor film or a polycrystalline semiconductor film) may be mounted.
また、図23(A)に示す複数の画素回路501は、例えば、図23(B)に示す構成とすることができる。 In addition, the plurality of pixel circuits 501 illustrated in FIG. 23A can have a structure illustrated in FIG.
図23(B)に示す画素回路501は、液晶素子570と、トランジスタ550と、容量素子560と、を有する。トランジスタ550に先の実施の形態に示すトランジスタを適用することができる。 A pixel circuit 501 illustrated in FIG. 23B includes a liquid crystal element 570, a transistor 550, and a capacitor 560. The transistor described in the above embodiment can be applied to the transistor 550.
液晶素子570の一対の電極の一方の電位は、画素回路501の仕様に応じて適宜設定される。液晶素子570は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路501のそれぞれが有する液晶素子570の一対の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素回路501の液晶素子570の一対の電極の一方に異なる電位を与えてもよい。 One potential of the pair of electrodes of the liquid crystal element 570 is appropriately set according to the specification of the pixel circuit 501. The alignment state of the liquid crystal element 570 is set by written data. Note that a common potential (common potential) may be applied to one of the pair of electrodes of the liquid crystal element 570 included in each of the plurality of pixel circuits 501. Further, a different potential may be applied to one of the pair of electrodes of the liquid crystal element 570 of the pixel circuit 501 in each row.
例えば、液晶素子570を備える表示装置の駆動方法としては、TNモード、STNモード、VAモード、ASM(Axially Symmetric Aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVAモード、PVA(Patterned Vertical Alignment)モード、IPSモード、FFSモード、又はTBA(Transverse Bend Alignment)モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electrically Controlled Birefringence)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。 For example, as a driving method of a display device including the liquid crystal element 570, a TN mode, an STN mode, a VA mode, an ASM (Axial Symmetric Aligned Micro-cell) mode, an OCB (Optically Compensated Birefringence) mode, and an FLC (Ferroelectric mode) , AFLC (Anti Ferroelectric Liquid Crystal) mode, MVA mode, PVA (Patterned Vertical Alignment) mode, IPS mode, FFS mode, TBA (Transverse Bend Alignment) mode, etc. may be used. In addition to the above-described driving methods, there are ECB (Electrically Controlled Birefringence) mode, PDLC (Polymer Dispersed Liquid Crystal) mode, PNLC (Polymer Network Liquid Host mode), and other driving methods for the display device. However, the present invention is not limited to this, and various liquid crystal elements and driving methods thereof can be used.
m行n列目の画素回路501において、トランジスタ550のソース電極またはドレイン電極の一方は、データ線DL_nに電気的に接続され、他方は液晶素子570の一対の電極の他方に電気的に接続される。また、トランジスタ550のゲート電極は、走査線GL_mに電気的に接続される。トランジスタ550は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。 In the pixel circuit 501 in the m-th row and the n-th column, one of the source electrode and the drain electrode of the transistor 550 is electrically connected to the data line DL_n, and the other is electrically connected to the other of the pair of electrodes of the liquid crystal element 570. The In addition, the gate electrode of the transistor 550 is electrically connected to the scan line GL_m. The transistor 550 has a function of controlling data writing of the data signal by being turned on or off.
容量素子560の一対の電極の一方は、電位が供給される配線(以下、電位供給線VL)に電気的に接続され、他方は、液晶素子570の一対の電極の他方に電気的に接続される。なお、電位供給線VLの電位の値は、画素回路501の仕様に応じて適宜設定される。容量素子560は、書き込まれたデータを保持する保持容量としての機能を有する。 One of the pair of electrodes of the capacitor 560 is electrically connected to a wiring to which a potential is supplied (hereinafter, potential supply line VL), and the other is electrically connected to the other of the pair of electrodes of the liquid crystal element 570. The Note that the value of the potential of the potential supply line VL is appropriately set according to the specifications of the pixel circuit 501. The capacitor 560 functions as a storage capacitor for storing written data.
例えば、図23(B)の画素回路501を有する表示装置では、例えば、図23(A)に示すゲートドライバ504aにより各行の画素回路501を順次選択し、トランジスタ550をオン状態にしてデータ信号のデータを書き込む。 For example, in a display device including the pixel circuit 501 in FIG. 23B, for example, the pixel circuits 501 in each row are sequentially selected by the gate driver 504a illustrated in FIG. Write data.
データが書き込まれた画素回路501は、トランジスタ550がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。 The pixel circuit 501 in which data is written is brought into a holding state when the transistor 550 is turned off. By sequentially performing this for each row, an image can be displayed.
また、図23(A)に示す複数の画素回路501は、例えば、図23(C)に示す構成とすることができる。 In addition, the plurality of pixel circuits 501 illustrated in FIG. 23A can have a structure illustrated in FIG.
また、図23(C)に示す画素回路501は、トランジスタ552、554と、容量素子562と、発光素子572と、を有する。トランジスタ552及びトランジスタ554のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。 A pixel circuit 501 illustrated in FIG. 23C includes transistors 552 and 554, a capacitor 562, and a light-emitting element 572. The transistor described in any of the above embodiments can be applied to one or both of the transistor 552 and the transistor 554.
トランジスタ552のソース電極及びドレイン電極の一方は、データ信号が与えられる配線(以下、信号線DL_nという)に電気的に接続される。さらに、トランジスタ552のゲート電極は、ゲート信号が与えられる配線(以下、走査線GL_mという)に電気的に接続される。 One of a source electrode and a drain electrode of the transistor 552 is electrically connected to a wiring to which a data signal is supplied (hereinafter referred to as a signal line DL_n). Further, the gate electrode of the transistor 552 is electrically connected to a wiring to which a gate signal is supplied (hereinafter referred to as a scanning line GL_m).
トランジスタ552は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。 The transistor 552 has a function of controlling data writing of the data signal by being turned on or off.
容量素子562の一対の電極の一方は、電位が与えられる配線(以下、電位供給線VL_aという)に電気的に接続され、他方は、トランジスタ552のソース電極及びドレイン電極の他方に電気的に接続される。 One of the pair of electrodes of the capacitor 562 is electrically connected to a wiring to which a potential is applied (hereinafter referred to as a potential supply line VL_a), and the other is electrically connected to the other of the source electrode and the drain electrode of the transistor 552. Is done.
容量素子562は、書き込まれたデータを保持する保持容量としての機能を有する。 The capacitor 562 functions as a storage capacitor that stores written data.
トランジスタ554のソース電極及びドレイン電極の一方は、電位供給線VL_aに電気的に接続される。さらに、トランジスタ554のゲート電極は、トランジスタ552のソース電極及びドレイン電極の他方に電気的に接続される。 One of a source electrode and a drain electrode of the transistor 554 is electrically connected to the potential supply line VL_a. Further, the gate electrode of the transistor 554 is electrically connected to the other of the source electrode and the drain electrode of the transistor 552.
発光素子572のアノード及びカソードの一方は、電位供給線VL_bに電気的に接続され、他方は、トランジスタ554のソース電極及びドレイン電極の他方に電気的に接続される。 One of an anode and a cathode of the light-emitting element 572 is electrically connected to the potential supply line VL_b, and the other is electrically connected to the other of the source electrode and the drain electrode of the transistor 554.
発光素子572としては、例えば有機エレクトロルミネセンス素子(有機EL素子ともいう)などを用いることができる。ただし、発光素子572としては、これに限定されず、無機材料からなる無機EL素子を用いてもよい。 As the light-emitting element 572, for example, an organic electroluminescence element (also referred to as an organic EL element) or the like can be used. However, the light-emitting element 572 is not limited thereto, and an inorganic EL element made of an inorganic material may be used.
なお、電位供給線VL_a及び電位供給線VL_bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。 Note that one of the potential supply line VL_a and the potential supply line VL_b is supplied with the high power supply potential VDD, and the other is supplied with the low power supply potential VSS.
図23(C)の画素回路501を有する表示装置では、例えば、図23(A)に示すゲートドライバ504aにより各行の画素回路501を順次選択し、トランジスタ552をオン状態にしてデータ信号のデータを書き込む。 In the display device including the pixel circuit 501 in FIG. 23C, for example, the pixel circuits 501 in each row are sequentially selected by the gate driver 504a illustrated in FIG. Write.
データが書き込まれた画素回路501は、トランジスタ552がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ554のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子572は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。 The pixel circuit 501 in which data is written is brought into a holding state when the transistor 552 is turned off. Further, the amount of current flowing between the source electrode and the drain electrode of the transistor 554 is controlled in accordance with the potential of the written data signal, and the light-emitting element 572 emits light with luminance corresponding to the amount of flowing current. By sequentially performing this for each row, an image can be displayed.
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態6)
本実施の形態では、撮像装置を構成する素子の断面構造について、図面を参照して説明する。本実施の形態では一例として、Siトランジスタ及びOSトランジスタを用いて画素を構成する断面構造について説明する。
The structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
(Embodiment 6)
In this embodiment, a cross-sectional structure of elements included in the imaging device is described with reference to drawings. In this embodiment, a cross-sectional structure in which a pixel is formed using a Si transistor and an OS transistor is described as an example.
図24(A)、(B)は、撮像装置を構成する素子の断面図である。図24(A)に示す撮像装置は、シリコン基板40に設けられたSiトランジスタ51、Siトランジスタ51上に積層して設けられたトランジスタ52およびトランジスタ53、ならびにシリコン基板40に設けられたフォトダイオード60を含む。各トランジスタおよびフォトダイオード60は、種々のコンタクトプラグ70および配線層71と電気的な接続を有する。また、フォトダイオード60のアノード61は、低抵抗領域63を介してコンタクトプラグ70と電気的な接続を有する。 24A and 24B are cross-sectional views of elements included in the imaging device. 24A includes an Si transistor 51 provided on the silicon substrate 40, a transistor 52 and a transistor 53 provided on the Si transistor 51, and a photodiode 60 provided on the silicon substrate 40. including. Each transistor and photodiode 60 is electrically connected to various contact plugs 70 and wiring layers 71. Further, the anode 61 of the photodiode 60 is electrically connected to the contact plug 70 through the low resistance region 63.
また撮像装置は、シリコン基板40に設けられたSiトランジスタ51およびフォトダイオード60を有する層1100と、層1100と接して設けられ、配線層71を有する層1200と、層1200と接して設けられ、トランジスタ52およびトランジスタ53を有する層1300と、層1300と接して設けられ、配線層72および配線層73を有する層1400を備えている。 The imaging device is provided in contact with the layer 1100 having the Si transistor 51 and the photodiode 60 provided on the silicon substrate 40, the layer 1200 having the wiring layer 71, and in contact with the layer 1200. A layer 1300 including the transistor 52 and the transistor 53 and a layer 1400 provided in contact with the layer 1300 and including the wiring layer 72 and the wiring layer 73 are provided.
なお図24(A)の断面図の一例では、シリコン基板40において、Siトランジスタ51が形成された面とは逆側の面にフォトダイオード60の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード60の受光面をSiトランジスタ51が形成された面と同じとすることもできる。 In the example of the cross-sectional view of FIG. 24A, the silicon substrate 40 has a light receiving surface of the photodiode 60 on the surface opposite to the surface on which the Si transistor 51 is formed. With this configuration, an optical path can be secured without being affected by various transistors and wirings. Therefore, a pixel with a high aperture ratio can be formed. Note that the light receiving surface of the photodiode 60 may be the same as the surface on which the Si transistor 51 is formed.
なお酸化物半導体をチャネル形成領域とするトランジスタを用いて画素を構成する場合には、層1100を省略し、酸化物半導体をチャネル形成領域とするトランジスタのみで画素を構成してもよい。 Note that in the case where a pixel is formed using a transistor whose channel formation region is an oxide semiconductor, the layer 1100 may be omitted, and the pixel may be formed using only a transistor whose channel formation region is an oxide semiconductor.
なおSiトランジスタを用いて画素を構成する場合には、層1300を省略すればよい。層1300を省略した断面図の一例を図24(B)に示す。 Note that in the case where a pixel is formed using Si transistors, the layer 1300 may be omitted. An example of a cross-sectional view in which the layer 1300 is omitted is shown in FIG.
なお、シリコン基板40はバルクのシリコン基板に限らず、SOI基板であってもよい。また、シリコン基板40に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体を材料とする基板を用いることもできる。 The silicon substrate 40 is not limited to a bulk silicon substrate, and may be an SOI substrate. Instead of the silicon substrate 40, a substrate made of germanium, silicon germanium, silicon carbide, gallium arsenide, aluminum gallium arsenide, indium phosphide, gallium nitride, or an organic semiconductor can be used.
ここで、位置は限定されないが、Siトランジスタ51およびフォトダイオード60を有する層1100と、酸化物半導体をチャネル形成領域とするトランジスタ52および酸化物半導体をチャネル形成領域とするトランジスタ53を有する層1300との間には絶縁層80が設けられる。 Here, although the position is not limited, the layer 1100 including the Si transistor 51 and the photodiode 60, the transistor 52 including the oxide semiconductor as a channel formation region, and the layer 1300 including the transistor 53 including the oxide semiconductor as a channel formation region An insulating layer 80 is provided therebetween.
Siトランジスタ51の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端し、Siトランジスタ51の信頼性を向上させる効果がある。一方、上層に設けられる酸化物半導体をチャネル形成領域とするトランジスタ52および酸化物半導体をチャネル形成領域とするトランジスタ53等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体膜中にキャリアを生成する要因の一つとなるため、酸化物半導体をチャネル形成領域とするトランジスタ52および酸化物半導体をチャネル形成領域とするトランジスタ53等の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁層80を設けることが好ましい。絶縁層80により、下層に水素を閉じ込めることでSiトランジスタ51の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることで酸化物半導体をチャネル形成領域とするトランジスタ52および酸化物半導体をチャネル形成領域とするトランジスタ53等の信頼性も同時に向上させることができる。 Hydrogen in the insulating layer provided near the active region of the Si transistor 51 has an effect of terminating the dangling bond of silicon and improving the reliability of the Si transistor 51. On the other hand, hydrogen in an insulating layer provided in the vicinity of an oxide semiconductor layer which is an active layer, such as the transistor 52 using an oxide semiconductor provided in an upper layer as a channel formation region and the transistor 53 using an oxide semiconductor as a channel formation region, Since this is one of the factors that generate carriers in the oxide semiconductor film, the reliability of the transistor 52 in which the oxide semiconductor is a channel formation region, the transistor 53 in which the oxide semiconductor is a channel formation region, and the like are reduced. There is a case. Accordingly, in the case where a transistor including an oxide semiconductor is stacked over a transistor including a silicon-based semiconductor material, it is preferable to provide an insulating layer 80 having a function of preventing hydrogen diffusion therebetween. A transistor having an oxide semiconductor as a channel formation region by suppressing hydrogen diffusion from the lower layer to the upper layer in addition to improving the reliability of the Si transistor 51 by confining hydrogen in the lower layer by the insulating layer 80 The reliability of the transistor 53 and the like using the oxide semiconductor 52 and the oxide semiconductor as a channel formation region can be improved at the same time.
絶縁層80としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア(YSZ)等を用いることができる。 As the insulating layer 80, for example, aluminum oxide, aluminum oxynitride, gallium oxide, gallium oxynitride, yttrium oxide, yttrium oxynitride, hafnium oxide, hafnium oxynitride, yttria-stabilized zirconia (YSZ), or the like can be used.
また、図24(A)の断面図において、層1100に設けるフォトダイオード60と、層1300に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。 In the cross-sectional view in FIG. 24A, the photodiode 60 provided in the layer 1100 and the transistor provided in the layer 1300 can be formed to overlap with each other. Then, the integration degree of pixels can be increased. That is, the resolution of the imaging device can be increased.
また、図25(A1)及び図25(B1)に示すように、撮像装置を湾曲させてもよい。図25(A1)は、撮像装置を同図中の二点鎖線X1−X2の方向に湾曲させた状態を示している。図25(A2)は、図25(A1)中の二点鎖線X1−X2で示した部位の断面図である。図25(A3)は、図25(A1)中の二点鎖線Y1−Y2で示した部位の断面図である。 In addition, as illustrated in FIGS. 25A1 and 25B1, the imaging device may be curved. FIG. 25A1 illustrates a state in which the imaging device is bent in the direction of a two-dot chain line X1-X2. FIG. 25A2 is a cross-sectional view illustrating a portion indicated by dashed-two dotted line X1-X2 in FIG. 25A3 is a cross-sectional view illustrating a portion indicated by dashed-two dotted line Y1-Y2 in FIG.
図25(B1)は、撮像装置を同図中の二点鎖線X3−X4の方向に湾曲させ、かつ、同図中の二点鎖線Y3−Y4の方向に湾曲させた状態を示している。図25(B2)は、図25(B1)中の二点鎖線X3−X4で示した部位の断面図である。図25(B3)は、図25(B1)中の二点鎖線Y3−Y4で示した部位の断面図である。 FIG. 25B1 illustrates a state in which the imaging device is bent in the direction of a two-dot chain line X3-X4 in the drawing and in the direction of a two-dot chain line Y3-Y4 in the drawing. FIG. 25B2 is a cross-sectional view illustrating a portion indicated by dashed-two dotted line X3-X4 in FIG. 25B3 is a cross-sectional view illustrating a portion indicated by dashed-two dotted line Y3-Y4 in FIG.
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置の小型化や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事ができる。 By curving the imaging device, field curvature and astigmatism can be reduced. Therefore, optical design of a lens or the like used in combination with the imaging device can be facilitated. For example, since the number of lenses for aberration correction can be reduced, the image pickup apparatus can be easily reduced in size and weight. In addition, the quality of the captured image can be improved.
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。 Note that this embodiment can be combined with any of the other embodiments as appropriate.
(実施の形態7)
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図26及び図27を用いて説明を行う。
(Embodiment 7)
In this embodiment, a display module and an electronic device each including the semiconductor device of one embodiment of the present invention will be described with reference to FIGS.
図26に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続された表示パネル8006、バックライト8007、フレーム8009、プリント基板8010、バッテリ8011を有する。 A display module 8000 shown in FIG. 26 includes a touch panel 8004 connected to the FPC 8003, a display panel 8006 connected to the FPC 8005, a backlight 8007, a frame 8009, a printed circuit board 8010, a battery, between an upper cover 8001 and a lower cover 8002. 8011.
本発明の一態様の半導体装置は、例えば、表示パネル8006に用いることができる。 The semiconductor device of one embodiment of the present invention can be used for the display panel 8006, for example.
上部カバー8001及び下部カバー8002は、タッチパネル8004及び表示パネル8006のサイズに合わせて、形状や寸法を適宜変更することができる。 The shapes and dimensions of the upper cover 8001 and the lower cover 8002 can be changed as appropriate in accordance with the sizes of the touch panel 8004 and the display panel 8006.
タッチパネル8004は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル8006に重畳して用いることができる。また、表示パネル8006の対向基板(封止基板)に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル8006の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。 As the touch panel 8004, a resistive touch panel or a capacitive touch panel can be used by being superimposed on the display panel 8006. In addition, the counter substrate (sealing substrate) of the display panel 8006 can have a touch panel function. In addition, an optical sensor can be provided in each pixel of the display panel 8006 to provide an optical touch panel.
バックライト8007は、光源8008を有する。なお、図26において、バックライト8007上に光源8008を配置する構成について例示したが、これに限定さない。例えば、バックライト8007の端部に光源8008を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機EL素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト8007を設けない構成としてもよい。 The backlight 8007 has a light source 8008. Note that although FIG. 26 illustrates the configuration in which the light source 8008 is provided over the backlight 8007, the present invention is not limited to this. For example, a light source 8008 may be provided at the end of the backlight 8007 and a light diffusing plate may be used. Note that in the case of using a self-luminous light-emitting element such as an organic EL element, or in the case of a reflective panel or the like, the backlight 8007 may not be provided.
フレーム8009は、表示パネル8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。 The frame 8009 has a function as an electromagnetic shield for blocking electromagnetic waves generated by the operation of the printed board 8010 in addition to a protective function of the display panel 8006. The frame 8009 may have a function as a heat sink.
プリント基板8010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリ8011による電源であってもよい。バッテリ8011は、商用電源を用いる場合には、省略可能である。 The printed board 8010 includes a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal. As a power supply for supplying power to the power supply circuit, an external commercial power supply may be used, or a power supply using a battery 8011 provided separately may be used. The battery 8011 can be omitted when a commercial power source is used.
また、表示モジュール8000は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。 The display module 8000 may be additionally provided with a member such as a polarizing plate, a retardation plate, or a prism sheet.
図27(A)乃至図27(G)は、電子機器を示す図である。これらの電子機器は、筐体9000、表示部9001、スピーカ9003、操作キー9005(電源スイッチ、又は操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9008、等を有することができる。 FIGS. 27A to 27G illustrate electronic devices. These electronic devices include a housing 9000, a display portion 9001, a speaker 9003, operation keys 9005 (including a power switch or operation switch), a connection terminal 9006, and a sensor 9007 (force, displacement, position, speed, acceleration, angular velocity, Includes functions to measure rotation speed, distance, light, liquid, magnetism, temperature, chemical, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared ), A microphone 9008, and the like.
図27(A)乃至図27(G)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図27(A)乃至図27(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図27(A)乃至図27(G)には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体(外部またはカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。 The electronic devices illustrated in FIGS. 27A to 27G can have a variety of functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for controlling processing by various software (programs), Wireless communication function, function for connecting to various computer networks using the wireless communication function, function for transmitting or receiving various data using the wireless communication function, and reading and displaying the program or data recorded on the recording medium It can have a function of displaying on the section. Note that the functions of the electronic devices illustrated in FIGS. 27A to 27G are not limited to these, and can have various functions. Although not illustrated in FIGS. 27A to 27G, the electronic device may have a plurality of display portions. In addition, the electronic device is equipped with a camera, etc., to capture still images, to capture moving images, to store captured images on a recording medium (externally or built into the camera), and to display captured images on the display unit And the like.
図27(A)乃至図27(G)に示す電子機器の詳細について、以下説明を行う。 Details of the electronic devices illustrated in FIGS. 27A to 27G are described below.
図27(A)は、携帯情報端末9100を示す斜視図である。携帯情報端末9100が有する表示部9001は、可撓性を有する。そのため、湾曲した筐体9000の湾曲面に沿って表示部9001を組み込むことが可能である。また、表示部9001はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部9001に表示されたアイコンに触れることで、アプリケーションを起動することができる。 FIG. 27A is a perspective view showing a portable information terminal 9100. A display portion 9001 included in the portable information terminal 9100 has flexibility. Therefore, the display portion 9001 can be incorporated along the curved surface of the curved housing 9000. Further, the display portion 9001 includes a touch sensor and can be operated by touching the screen with a finger, a stylus, or the like. For example, an application can be activated by touching an icon displayed on the display unit 9001.
図27(B)は、携帯情報端末9101を示す斜視図である。携帯情報端末9101は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末9101は、スピーカ9003、接続端子9006、センサ9007等を省略して図示しているが、図27(A)に示す携帯情報端末9100と同様の位置に設けることができる。また、携帯情報端末9101は、文字や画像情報をその複数の面に表示することができる。例えば、3つの操作ボタン9050(操作アイコンまたは単にアイコンともいう)を表示部9001の一の面に表示することができる。また、破線の矩形で示す情報9051を表示部9001の他の面に表示することができる。なお、情報9051の一例としては、電子メールやSNS(ソーシャル・ネットワーキング・サービス)や電話などの着信を知らせる表示、電子メールやSNSなどの題名、電子メールやSNSなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報9051が表示されている位置に、情報9051の代わりに、操作ボタン9050などを表示してもよい。 FIG. 27B is a perspective view showing the portable information terminal 9101. The portable information terminal 9101 has one or a plurality of functions selected from, for example, a telephone, a notebook, an information browsing device, or the like. Specifically, it can be used as a smartphone. Note that the portable information terminal 9101 is illustrated with the speaker 9003, the connection terminal 9006, the sensor 9007, and the like omitted, but can be provided at the same position as the portable information terminal 9100 illustrated in FIG. Further, the portable information terminal 9101 can display characters and image information on the plurality of surfaces. For example, three operation buttons 9050 (also referred to as operation icons or simply icons) can be displayed on one surface of the display portion 9001. Further, information 9051 indicated by a broken-line rectangle can be displayed on another surface of the display portion 9001. As an example of the information 9051, a display for notifying an incoming call such as an e-mail, SNS (social networking service), a telephone call, a title such as an e-mail or SNS, a sender name such as an e-mail or SNS, a date and time, and a time , Battery level, antenna reception strength and so on. Alternatively, an operation button 9050 or the like may be displayed instead of the information 9051 at a position where the information 9051 is displayed.
図27(C)は、携帯情報端末9102を示す斜視図である。携帯情報端末9102は、表示部9001の3面以上に情報を表示する機能を有する。ここでは、情報9052、情報9053、情報9054がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末9102の使用者は、洋服の胸ポケットに携帯情報端末9102を収納した状態で、その表示(ここでは情報9053)を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末9102の上方から観察できる位置に表示する。使用者は、携帯情報端末9102をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。 FIG. 27C is a perspective view showing the portable information terminal 9102. The portable information terminal 9102 has a function of displaying information on three or more surfaces of the display portion 9001. Here, an example is shown in which information 9052, information 9053, and information 9054 are displayed on different planes. For example, the user of the portable information terminal 9102 can check the display (information 9053 here) in a state where the portable information terminal 9102 is stored in the chest pocket of clothes. Specifically, the telephone number or name of the caller of the incoming call is displayed at a position where it can be observed from above portable information terminal 9102. The user can check the display and determine whether to receive a call without taking out the portable information terminal 9102 from the pocket.
図27(D)は、腕時計型の携帯情報端末9200を示す斜視図である。携帯情報端末9200は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部9001はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末9200は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末9200は、接続端子9006を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子9006を介して充電を行うこともできる。なお、充電動作は接続端子9006を介さずに無線給電により行ってもよい。 FIG. 27D is a perspective view showing a wristwatch-type portable information terminal 9200. The portable information terminal 9200 can execute various applications such as a mobile phone, electronic mail, text browsing and creation, music playback, Internet communication, and computer games. Further, the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface. In addition, the portable information terminal 9200 can execute short-range wireless communication with a communication standard. For example, it is possible to talk hands-free by communicating with a headset capable of wireless communication. In addition, the portable information terminal 9200 includes a connection terminal 9006 and can directly exchange data with other information terminals via a connector. Charging can also be performed through the connection terminal 9006. Note that the charging operation may be performed by wireless power feeding without using the connection terminal 9006.
図27(E)(F)(G)は、折り畳み可能な携帯情報端末9201を示す斜視図である。また、図27(E)が携帯情報端末9201を展開した状態の斜視図であり、図27(F)が携帯情報端末9201を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図27(G)が携帯情報端末9201を折り畳んだ状態の斜視図である。携帯情報端末9201は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末9201が有する表示部9001は、ヒンジ9055によって連結された3つの筐体9000に支持されている。ヒンジ9055を介して2つの筐体9000間を屈曲させることにより、携帯情報端末9201を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末9201は、曲率半径1mm以上150mm以下で曲げることができる。 27E, 27F, and 27G are perspective views illustrating a foldable portable information terminal 9201. FIG. FIG. 27E is a perspective view of a state in which the portable information terminal 9201 is expanded, and FIG. 27F is a state in which the portable information terminal 9201 is being expanded or changed from one of the folded state to the other. FIG. 27G is a perspective view of the portable information terminal 9201 folded. The portable information terminal 9201 is excellent in portability in the folded state, and in the expanded state, the portable information terminal 9201 is excellent in display listability due to a seamless wide display area. A display portion 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by a hinge 9055. By bending between the two housings 9000 via the hinge 9055, the portable information terminal 9201 can be reversibly deformed from the expanded state to the folded state. For example, the portable information terminal 9201 can be bent with a curvature radius of 1 mm to 150 mm.
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。 The electronic device described in this embodiment includes a display portion for displaying some information. Note that the semiconductor device of one embodiment of the present invention can also be applied to an electronic device that does not include a display portion. In addition, in the display portion of the electronic device described in this embodiment, an example of a configuration that has flexibility and can display along a curved display surface, or a configuration of a foldable display portion is given. However, the present invention is not limited to this, and may have a configuration in which display is performed on a flat portion without having flexibility.
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。 The structure described in this embodiment can be combined as appropriate with any of the structures described in the other embodiments.
(実施の形態8)
本実施の形態では、実施の形態1及び実施の形態2で示した、トランジスタM0が適用可能な記憶装置の一例について説明する。
(Embodiment 8)
In this embodiment, an example of a memory device to which the transistor M0 described in Embodiments 1 and 2 can be applied will be described.
図28(A)に示す半導体装置は、トランジスタM1と、トランジスタM0と、容量素子3400と、を有している。 The semiconductor device illustrated in FIG. 28A includes a transistor M1, a transistor M0, and a capacitor 3400.
トランジスタM0は、チャネル領域に酸化物半導体を有するトランジスタであることが好ましい。トランジスタM0は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。 The transistor M0 is preferably a transistor including an oxide semiconductor in a channel region. Since the transistor M0 has a small off-state current, stored data can be held for a long time by using the transistor M0. In other words, since it is possible to obtain a semiconductor memory device that does not require a refresh operation or has a very low frequency of the refresh operation, power consumption can be sufficiently reduced.
図28(A)において、第1の配線3001はトランジスタM1のソース電極と電気的に接続され、第2の配線3002はトランジスタM1のドレイン電極と電気的に接続されている。また、第3の配線3003はトランジスタM0のソース電極及びドレイン電極の一方と電気的に接続され、第4の配線3004はトランジスタM0のゲート電極と電気的に接続されている。そして、トランジスタM1のゲート電極、およびトランジスタM0のソース電極及びドレイン電極の他方は、容量素子3400の第1の端子に電気的に接続され、第5の配線3005は容量素子3400の第2の端子に電気的に接続されている。 In FIG. 28A, the first wiring 3001 is electrically connected to the source electrode of the transistor M1, and the second wiring 3002 is electrically connected to the drain electrode of the transistor M1. The third wiring 3003 is electrically connected to one of the source electrode and the drain electrode of the transistor M0, and the fourth wiring 3004 is electrically connected to the gate electrode of the transistor M0. The other of the gate electrode of the transistor M1 and the source and drain electrodes of the transistor M0 is electrically connected to the first terminal of the capacitor 3400, and the fifth wiring 3005 is a second terminal of the capacitor 3400. Is electrically connected.
図28(A)に示す半導体装置では、トランジスタM1のゲート電極の電位が保持可能という特徴を活かすことで、次のように、データの書き込み、保持、読み出しが可能である。 In the semiconductor device illustrated in FIG. 28A, data can be written, held, and read as follows by utilizing the feature that the potential of the gate electrode of the transistor M1 can be held.
データの書き込みおよび保持について説明する。まず、第4の配線3004の電位を、トランジスタM0がオン状態となる電位にして、トランジスタM0をオン状態とする。これにより、第3の配線3003の電位が、トランジスタM1のゲート電極、および容量素子3400に与えられる。すなわち、トランジスタM1のゲートには、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という)のいずれかが与えられるものとする。その後、第4の配線3004の電位を、トランジスタM0がオフ状態となる電位にして、トランジスタM0をオフ状態とすることにより、トランジスタM1のゲートに与えられた電荷が保持される(保持)。 Data writing and holding will be described. First, the potential of the fourth wiring 3004 is set to a potential at which the transistor M0 is turned on, so that the transistor M0 is turned on. Accordingly, the potential of the third wiring 3003 is supplied to the gate electrode of the transistor M1 and the capacitor 3400. That is, a predetermined charge is given to the gate of the transistor M1 (writing). Here, it is assumed that one of two charges (hereinafter, referred to as low level charge and high level charge) that gives two different potential levels is given. After that, the potential of the fourth wiring 3004 is set to a potential at which the transistor M0 is turned off and the transistor M0 is turned off, so that the charge given to the gate of the transistor M1 is held (held).
トランジスタM0のオフ電流は極めて小さいため、トランジスタM1のゲートの電荷は長時間にわたって保持される。 Since the off-state current of the transistor M0 is extremely small, the charge of the gate of the transistor M1 is held for a long time.
次にデータの読み出しについて説明する。第1の配線3001に所定の電位(定電位)を与えた状態で、第5の配線3005に適切な電位(読み出し電位)を与えると、トランジスタM1のゲートに保持された電荷量に応じて、第2の配線3002は異なる電位をとる。一般に、トランジスタM1をnチャネル型とすると、トランジスタM1のゲート電極にHighレベル電荷が与えられている場合の見かけのしきい値Vth_Hは、トランジスタM1のゲート電極にLowレベル電荷が与えられている場合の見かけのしきい値Vth_Lより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタM1を「オン状態」とするために必要な第5の配線3005の電位をいうものとする。したがって、第5の配線3005の電位をVth_HとVth_Lの間の電位V0とすることにより、トランジスタM1のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(>Vth_H)となれば、トランジスタM1は「オン状態」となる。Lowレベル電荷が与えられていた場合には、第5の配線3005の電位がV0(<Vth_L)となっても、トランジスタM1は「オフ状態」のままである。このため、第2の配線3002の電位を判別することで、保持されているデータを読み出すことができる。 Next, data reading will be described. When an appropriate potential (read potential) is applied to the fifth wiring 3005 in a state where a predetermined potential (constant potential) is applied to the first wiring 3001, according to the amount of charge held at the gate of the transistor M1, The second wiring 3002 has different potentials. In general, when the transistor M1 is an n-channel type, the apparent threshold value Vth_H when a high level charge is applied to the gate electrode of the transistor M1 is the case where a low level charge is applied to the gate electrode of the transistor M1. This is because it becomes lower than the apparent threshold value Vth_L. Here, the apparent threshold voltage means a potential of the fifth wiring 3005 necessary for turning on the transistor M1. Therefore, by setting the potential of the fifth wiring 3005 to a potential V0 between Vth_H and Vth_L, the charge given to the gate of the transistor M1 can be determined. For example, in the case where a high level charge is applied in writing, the transistor M1 is turned on when the potential of the fifth wiring 3005 is V0 (> Vth_H). When the low-level charge is applied, the transistor M1 remains in the “off state” even when the potential of the fifth wiring 3005 is V0 (<Vth_L). Therefore, the stored data can be read by determining the potential of the second wiring 3002.
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルのデータのみを読み出せることが必要になる。このようにデータを読み出さない場合には、ゲートの状態にかかわらずトランジスタM1が「オフ状態」となるような電位、つまり、Vth_Hより小さい電位を第5の配線3005に与えればよい。または、ゲートの状態にかかわらずトランジスタM1が「オン状態」となるような電位、つまり、Vth_Lより大きい電位を第5の配線3005に与えればよい。 Note that in the case of using memory cells arranged in an array, it is necessary to read only data of desired memory cells. In the case where data is not read out in this manner, a potential at which the transistor M1 is turned off regardless of the state of the gate, that is, a potential lower than Vth_H may be supplied to the fifth wiring 3005. Alternatively, a potential that turns on the transistor M1 regardless of the state of the gate, that is, a potential higher than Vth_L may be supplied to the fifth wiring 3005.
図28(B)に示す半導体装置は、トランジスタM1を設けていない点で図28(A)と相違している。この場合も上記と同様の動作によりデータの書き込み及び保持動作が可能である。 The semiconductor device illustrated in FIG. 28B is different from FIG. 28A in that the transistor M1 is not provided. In this case, data can be written and held by the same operation as described above.
次に、図28(B)に示す半導体装置のデータの読み出しについて説明する。トランジスタM0がオン状態となると、浮遊状態である第3の配線3003と容量素子3400とが導通し、第3の配線3003と容量素子3400の間で電荷が再分配される。その結果、第3の配線3003の電位が変化する。第3の配線3003の電位の変化量は、容量素子3400の第1の端子の電位(または容量素子3400に蓄積された電荷)によって、異なる値をとる。 Next, reading of data from the semiconductor device illustrated in FIG. 28B is described. When the transistor M0 is turned on, the third wiring 3003 in a floating state and the capacitor 3400 are brought into conduction, and charge is redistributed between the third wiring 3003 and the capacitor 3400. As a result, the potential of the third wiring 3003 changes. The amount of change in potential of the third wiring 3003 varies depending on the potential of the first terminal of the capacitor 3400 (or charge accumulated in the capacitor 3400).
例えば、容量素子3400の第1の端子の電位をV、容量素子3400の容量をC、第3の配線3003が有する容量成分をCB、電荷が再分配される前の第3の配線3003の電位をVB0とすると、電荷が再分配された後の第3の配線3003の電位は、(CB×VB0+C×V)/(CB+C)となる。したがって、メモリセルの状態として、容量素子3400の第1の端子の電位がV1とV0(V1>V0)の2状態をとるとすると、電位V1を保持している場合の第3の配線3003の電位(=(CB×VB0+C×V1)/(CB+C))は、電位V0を保持している場合の第3の配線3003の電位(=CB×VB0+C×V0)/(CB+C))よりも高くなることがわかる。 For example, the potential of the first terminal of the capacitor 3400 is V, the capacitance of the capacitor 3400 is C, the capacitance component of the third wiring 3003 is CB, and the potential of the third wiring 3003 before charge is redistributed Is VB0, the potential of the third wiring 3003 after the charge is redistributed is (CB × VB0 + C × V) / (CB + C). Therefore, when the potential of the first terminal of the capacitor 3400 assumes two states of V1 and V0 (V1> V0) as the state of the memory cell, the third wiring 3003 in the case where the potential V1 is held. The potential (= (CB × VB0 + C × V1) / (CB + C)) is higher than the potential of the third wiring 3003 when the potential V0 is held (= CB × VB0 + C × V0) / (CB + C)). I understand that.
そして、第3の配線3003の電位を所定の電位と比較することで、データを読み出すことができる。 Then, data can be read by comparing the potential of the third wiring 3003 with a predetermined potential.
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)であっても、長期にわたって記憶内容を保持することが可能である。 In the semiconductor device described in this embodiment, stored data can be held for an extremely long time by using a transistor with an extremely small off-state current that uses an oxide semiconductor for a channel formation region. That is, the refresh operation is not necessary or the frequency of the refresh operation can be extremely low, so that power consumption can be sufficiently reduced. In addition, stored data can be held for a long time even when power is not supplied (note that a potential is preferably fixed).
また、本実施の形態に示す半導体装置では、データの書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題がほとんど生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、データの書き込みが行われるため、高速な動作も容易に実現しうる。 Further, in the semiconductor device described in this embodiment, high voltage is not required for writing data and there is no problem of deterioration of elements. For example, unlike the conventional nonvolatile memory, it is not necessary to inject electrons into the floating gate or extract electrons from the floating gate, so that the problem of deterioration of the gate insulating film hardly occurs. That is, in the semiconductor device according to the disclosed invention, the number of rewritable times that is a problem in the conventional nonvolatile memory is not limited, and the reliability is dramatically improved. Further, data is written depending on the on / off state of the transistor, so that high-speed operation can be easily realized.
本実施の形態に示す記憶装置は、例えば、CPU(Central Processing Unit)、DSP(Digital Signal Processor)、カスタムLSI、PLD(Programmable Logic Device)等のLSI、RF−Tag(Radio Frequency Tag)にも応用可能である。 The storage device described in this embodiment is, for example, a CPU (Central Processing Unit), a DSP (Digital Signal Processor), a custom LSI, an LSI such as a PLD (Programmable Logic Device), or an RF-Tag (Radio Frequency Tag) application. Is possible.
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。 The structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
(実施の形態9)
本実施の形態では、実施の形態4で説明した記憶装置を含むCPU(中央演算処理装置)について説明する。
(Embodiment 9)
In this embodiment, a CPU (central processing unit) including the storage device described in Embodiment 4 will be described.
図29は、先の実施の形態で説明したトランジスタを少なくとも一部に用いたCPUの一例の構成を示すブロック図である。 FIG. 29 is a block diagram illustrating a configuration example of a CPU using at least part of the transistor described in the above embodiment.
図29に示すCPUは、基板1190上に、ALU1191(ALU:Arithmetic logic unit、演算回路)、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1198(Bus I/F)、書き換え可能なROM1199、およびROMインターフェース1189(ROM I/F)を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189は、別チップに設けてもよい。もちろん、図29に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例えば、図29に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演算回路やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64ビットなどとすることができる。 29 includes an ALU 1191 (ALU: arithmetic logic unit), an ALU controller 1192, an instruction decoder 1193, an interrupt controller 1194, a timing controller 1195, a register 1196, a register controller 1197, and a bus interface 1198. (Bus I / F), a rewritable ROM 1199, and a ROM interface 1189 (ROM I / F). As the substrate 1190, a semiconductor substrate, an SOI substrate, a glass substrate, or the like is used. The ROM 1199 and the ROM interface 1189 may be provided in separate chips. Needless to say, the CPU illustrated in FIG. 29 is just an example in which the configuration is simplified, and an actual CPU may have various configurations depending on the application. For example, the configuration including the CPU or the arithmetic circuit illustrated in FIG. 29 may be a single core, and a plurality of the cores may be included, and each core may operate in parallel. Further, the number of bits that the CPU can handle with the internal arithmetic circuit or the data bus can be, for example, 8 bits, 16 bits, 32 bits, 64 bits, or the like.
バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。 Instructions input to the CPU via the bus interface 1198 are input to the instruction decoder 1193, decoded, and then input to the ALU controller 1192, interrupt controller 1194, register controller 1197, and timing controller 1195.
ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行なう。具体的にALUコントローラ1192は、ALU1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行なう。 The ALU controller 1192, interrupt controller 1194, register controller 1197, and timing controller 1195 perform various controls based on the decoded instructions. Specifically, the ALU controller 1192 generates a signal for controlling the operation of the ALU 1191. The interrupt controller 1194 determines and processes an interrupt request from an external input / output device or a peripheral circuit from the priority or mask state during execution of the CPU program. The register controller 1197 generates an address of the register 1196, and reads and writes the register 1196 according to the state of the CPU.
また、タイミングコントローラ1195は、ALU1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、およびレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。 In addition, the timing controller 1195 generates a signal for controlling the operation timing of the ALU 1191, the ALU controller 1192, the instruction decoder 1193, the interrupt controller 1194, and the register controller 1197. For example, the timing controller 1195 includes an internal clock generation unit that generates an internal clock signal based on the reference clock signal, and supplies the internal clock signal to the various circuits.
図29に示すCPUでは、レジスタ1196に、メモリセルが設けられている。レジスタ1196のメモリセルとして、実施の形態1に示したトランジスタ、または、実施の形態2に示した記憶装置を用いることができる。 In the CPU illustrated in FIG. 29, a memory cell is provided in the register 1196. As the memory cell of the register 1196, the transistor described in Embodiment 1 or the memory device described in Embodiment 2 can be used.
図29に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ1196が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる。 In the CPU shown in FIG. 29, the register controller 1197 selects a holding operation in the register 1196 in accordance with an instruction from the ALU 1191. That is, whether to hold data by a flip-flop or to hold data by a capacitor in a memory cell included in the register 1196 is selected. When data retention by the flip-flop is selected, the power supply voltage is supplied to the memory cell in the register 1196. When holding of data in the capacitor is selected, data is rewritten to the capacitor and supply of power supply voltage to the memory cells in the register 1196 can be stopped.
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。 The structures, methods, and the like described in this embodiment can be combined as appropriate with any of the structures, methods, and the like described in the other embodiments.
(実施の形態10)
本実施の形態では、本発明の一態様の半導体装置を備えることができるRFタグの使用例について図30を用いながら説明する。RFタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図30(A)参照)、記録媒体(DVDやビデオテープ等、図30(B)参照)、包装用容器類(包装紙やボトル等、図30(C)参照)、乗り物類(自転車等、図30(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器(液晶表示装置、EL表示装置、テレビジョン装置、または携帯電話)等の物品、若しくは各物品に取り付ける荷札(図30(E)、図30(F)参照)等に設けて使用することができる。
(Embodiment 10)
In this embodiment, application examples of an RF tag that can include the semiconductor device of one embodiment of the present invention will be described with reference to FIGS. Applications of RF tags are wide-ranging. For example, banknotes, coins, securities, bearer bonds, certificates (driver's license, resident's card, etc., see FIG. 30A), recording media (DVD, video tape, etc.) , FIG. 30B), packaging containers (wrapping paper, bottles, etc., see FIG. 30C), vehicles (bicycles, etc., see FIG. 30D), personal items (such as bags and glasses) , Articles such as foods, plants, animals, human bodies, clothing, daily necessities, medical products including drugs and drugs, or electronic devices (liquid crystal display devices, EL display devices, television devices, or mobile phones), Alternatively, it can be used by being provided on a tag (see FIGS. 30E and 30F) attached to each article.
本発明の一態様に係るRFタグ4000は、プリント基板に表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るRFタグ4000は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るRFタグ4000を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るRFタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るRFタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。 The RF tag 4000 according to one embodiment of the present invention is fixed to an article by being attached to a surface of a printed board or embedded therein. For example, a book is embedded in paper, and a package made of an organic resin is embedded in the organic resin and fixed to each article. The RF tag 4000 according to one embodiment of the present invention achieves small size, thinness, and light weight, and thus does not impair the design of the article itself even after being fixed to the article. In addition, by providing the RF tag 4000 according to one embodiment of the present invention to bills, coins, securities, bearer bonds, or certificates, etc., an authentication function can be provided. Counterfeiting can be prevented. In addition, by attaching the RF tag according to one embodiment of the present invention to packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., the efficiency of a system such as an inspection system can be improved. Can be planned. Even in the case of vehicles, the security against theft or the like can be improved by attaching the RF tag according to one embodiment of the present invention.
以上のように、本発明の一態様に係わるRFタグを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。 As described above, by using the RF tag according to one embodiment of the present invention for each application described in this embodiment, operating power including writing and reading of information can be reduced, so the maximum communication distance can be increased. Is possible. In addition, since the information can be held for a very long period even when the power is cut off, it can be suitably used for applications where the frequency of writing and reading is low.
次に、本発明の一態様の半導体装置を備えることができる表示装置の使用例について説明する。一例としては、表示装置は、画素を有する。画素は、例えば、トランジスタや表示素子を有する。または、表示装置は、画素を駆動する駆動回路を有する。駆動回路は、例えば、トランジスタを有する。例えば、これらのcvトランジスタとして、他の実施の形態で述べたトランジスタを採用することができる。 Next, an example of using a display device that can include the semiconductor device of one embodiment of the present invention is described. As an example, the display device includes a pixel. A pixel has a transistor and a display element, for example. Alternatively, the display device includes a driver circuit that drives pixels. The drive circuit includes, for example, a transistor. For example, the transistors described in the other embodiments can be employed as these cv transistors.
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することができる。表示素子、表示装置、発光素子又は発光装置の一例としては、EL(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表示素子、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、MIRASOL(登録商標)、IMOD(インターフェアレンス・モジュレーション)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)又はSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。 For example, in this specification and the like, a display element, a display device that is a device including a display element, a light-emitting element, and a light-emitting device that is a device including a light-emitting element have various forms or have various elements. Can do. As an example of a display element, a display device, a light emitting element, or a light emitting device, an EL (electroluminescence) element (an EL element including an organic substance and an inorganic substance, an organic EL element, an inorganic EL element), an LED (white LED, red LED, green LED) , Blue LED, etc.), transistor (transistor that emits light in response to current), electron-emitting device, liquid crystal device, electronic ink, electrophoretic device, grating light valve (GLV), plasma display (PDP), MEMS (micro electro Display device using mechanical system), digital micromirror device (DMD), DMS (digital micro shutter), MIRASOL (registered trademark), IMOD (interference modulation) device, shutter-type MEMS display device, Light dry MEMS display element type, electrowetting element, a piezoelectric ceramic display, or a carbon nanotube, etc., by an electric magnetic action, those having contrast, brightness, reflectance, a display medium such as transmittance changes. An example of a display device using an EL element is an EL display. As an example of a display device using an electron-emitting device, there is a field emission display (FED), a SED type flat display (SED: Surface-Conduction Electron-Emitter Display), or the like. As an example of a display device using a liquid crystal element, there is a liquid crystal display (a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct view liquid crystal display, a projection liquid crystal display) and the like. An example of a display device using electronic ink or an electrophoretic element is electronic paper. Note that in the case of realizing a transflective liquid crystal display or a reflective liquid crystal display, part or all of the pixel electrode may have a function as a reflective electrode. For example, part or all of the pixel electrode may have aluminum, silver, or the like. Further, in that case, a memory circuit such as an SRAM can be provided under the reflective electrode. Thereby, power consumption can be further reduced.
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments and examples in this specification as appropriate.
実施例1では、本発明の一態様に係る表示装置を分解し、過剰酸素が残存することを確認した。 In Example 1, the display device according to one embodiment of the present invention was decomposed, and it was confirmed that excess oxygen remained.
ここでは、異なる製造工程で作成された表示装置A、表示装置Bおよび表示装置C、を評価した。表示装置は、先の実施の形態で示した図7(B)と同様の構造を有する。よって、特に断りがない場合、以下では図7(B)に示した符号を用いて説明する。 Here, the display device A, the display device B, and the display device C created in different manufacturing processes were evaluated. The display device has a structure similar to that in FIG. 7B described in the above embodiment. Therefore, unless otherwise specified, description will be made below using the reference numerals illustrated in FIG.
表示装置Aは、第1の基板901上の導電膜と、基板および導電膜上のゲート絶縁膜922と、ゲート絶縁膜922上の酸化物半導体膜と、酸化物半導体膜上の絶縁膜924と、絶縁膜924上の絶縁膜926と、を有し、絶縁膜924は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化窒化シリコン膜を用いた。表示装置Bは、酸化物半導体膜上の絶縁膜924として、表示装置Aと同様の酸化窒化シリコン膜上から、酸素プラズマ処理を120sec行った酸化窒化シリコン膜を用いた。表示装置Cは、酸化物半導体膜上の絶縁膜924として、表示装置Aと同様の酸化窒化シリコン膜上から、酸素プラズマ処理を600sec行った酸化窒化シリコン膜を用いた。 The display device A includes a conductive film over the first substrate 901, a gate insulating film 922 over the substrate and the conductive film, an oxide semiconductor film over the gate insulating film 922, and an insulating film 924 over the oxide semiconductor film. And an insulating film 926 over the insulating film 924, and the insulating film 924 is a silicon oxynitride film containing more oxygen than oxygen that satisfies the stoichiometric composition. In the display device B, as the insulating film 924 over the oxide semiconductor film, a silicon oxynitride film subjected to oxygen plasma treatment for 120 seconds from the same silicon oxynitride film as the display device A was used. In the display device C, as the insulating film 924 over the oxide semiconductor film, a silicon oxynitride film obtained by performing oxygen plasma treatment for 600 seconds from the same silicon oxynitride film as that of the display device A was used.
酸素プラズマ処理条件は、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)エッチング装置を用いた。ICP高周波電力0W、Bias高周波電力4500W、圧力15Pa、酸素ガス流量250sccm、基板温度40℃、処理時間は、表示装置Bは120sec、表示装置Cは600sec行った。 As an oxygen plasma treatment condition, an inductively coupled plasma (ICP) etching apparatus was used. ICP high frequency power 0 W, Bias high frequency power 4500 W, pressure 15 Pa, oxygen gas flow rate 250 sccm, substrate temperature 40 ° C., and processing time were 120 seconds for display device B and 600 seconds for display device C.
次に表示装置を分解および分断して、評価サンプルの作製を行った。まず、第2の電極931と、スペーサ935と、絶縁膜933と、液晶層908などを有する第2の基板906を第1の基板901から剥離した。剥離は、本表示装置の端部の、第2の基板906と第1の基板901が貼り合わされているシール材925の部分に、カッターナイフの先端などの薄い金属の板を挿入し、物理的に剥離した。 Next, the display device was disassembled and divided to prepare an evaluation sample. First, the second substrate 906 including the second electrode 931, the spacer 935, the insulating film 933, the liquid crystal layer 908, and the like was peeled from the first substrate 901. Peeling is performed by inserting a thin metal plate such as the tip of a cutter knife into the seal material 925 where the second substrate 906 and the first substrate 901 are bonded to each other at the end of the display device. Peeled off.
次に、第1の基板901上の配向膜としての機能を持つ絶縁膜932を酸素ガスを用いたドライエッチング法にて除去した。エッチング条件は、ICP高周波電力6000W、Bias高周波電力2000W、圧力60Pa、酸素ガス流量900sccm、エッチング時間120sec、下部電極温度40℃で行った。次に、透明導電膜ITOで形成されている第1の電極930をシュウ酸を主成分とする薬液を60℃にてウエットエッチング法により除去した。 Next, the insulating film 932 having a function as an alignment film over the first substrate 901 was removed by a dry etching method using oxygen gas. Etching conditions were ICP high frequency power 6000 W, Bias high frequency power 2000 W, pressure 60 Pa, oxygen gas flow rate 900 sccm, etching time 120 sec, and lower electrode temperature 40 ° C. Next, the chemical solution mainly composed of oxalic acid was removed from the first electrode 930 formed of the transparent conductive film ITO at 60 ° C. by a wet etching method.
次に、容量素子の窒化シリコン膜からなる絶縁膜を六フッ化硫黄ガスを用いたドライエッチング法にて除去した。エッチング条件は、ICP高周波電力2000W、Bias高周波電力1000W、圧力2.5Pa、六フッ化硫黄ガス900sccm、エッチング時間120sec、下部電極温度80℃で行った。 Next, the insulating film made of the silicon nitride film of the capacitor element was removed by a dry etching method using sulfur hexafluoride gas. Etching conditions were ICP high frequency power 2000 W, Bias high frequency power 1000 W, pressure 2.5 Pa, sulfur hexafluoride gas 900 sccm, etching time 120 sec, and lower electrode temperature 80 ° C.
次に容量素子の電極として機能している、透明導電膜ITOをシュウ酸を主成分とする薬液を60℃にてウエットエッチング法により除去した。次に有機樹脂から形成されている平坦化膜921の上層部分のみを酸素ガスを用いたドライエッチング法にて除去し、続いて発煙硝酸を液温70℃にて、残存する平坦化膜921を除去した。ドライエッチング条件は、上述の絶縁膜932を除去した条件と同様の条件を用いた。 Next, a chemical solution mainly composed of oxalic acid was removed from the transparent conductive film ITO functioning as an electrode of the capacitive element at 60 ° C. by a wet etching method. Next, only the upper layer portion of the planarizing film 921 formed of an organic resin is removed by a dry etching method using oxygen gas, and then the remaining planarizing film 921 is removed at a liquid temperature of 70 ° C. Removed. The dry etching conditions were the same as those obtained by removing the insulating film 932 described above.
次に、過剰酸素を有する、酸化窒化シリコン膜からなる絶縁膜924上に接する窒化シリコン膜からなる絶縁膜926を六フッ化硫黄ガスを用いたドライエッチング法にて除去した。エッチング条件は、上述の容量素子の絶縁膜と同様の条件を用いた。 Next, the insulating film 926 made of a silicon nitride film in contact with the insulating film 924 made of a silicon oxynitride film having excess oxygen was removed by a dry etching method using sulfur hexafluoride gas. Etching conditions were the same as those for the insulating film of the capacitor element described above.
次に、過剰酸素を有する、酸化窒化シリコン膜が最上層となった上記評価基板の画素領域を分断し、評価サンプルを作製した。評価サンプルの大きさは、ここでは、1cm角とした。 Next, the pixel region of the evaluation substrate having excess oxygen and a silicon oxynitride film as the uppermost layer was divided to prepare an evaluation sample. Here, the size of the evaluation sample was 1 cm square.
次にそれぞれの評価サンプルについてTDS分析を行った。TDS分析条件は、昇温ヒーター温度を、測定開始時は50℃、測定終了時は900℃に設定し、昇温速度は32℃/minとした。サンプルの膜の表面温度は、測定開始時は約50℃で、測定終了時は約500℃であった。分析開始時の試料室の圧力は、1.2×10−7Paであった。 Next, TDS analysis was performed on each evaluation sample. As TDS analysis conditions, the temperature of the heating heater was set to 50 ° C. at the start of measurement, 900 ° C. at the end of the measurement, and the heating rate was set to 32 ° C./min. The surface temperature of the sample film was about 50 ° C. at the start of measurement and about 500 ° C. at the end of measurement. The pressure in the sample chamber at the start of analysis was 1.2 × 10 −7 Pa.
図31(A)(B)に、各評価サンプルのTDS分析結果を示す。図31(A)は、酸素分子に相当する質量電荷比M/z=32の放出量の温度依存性のグラフを、図31(B)は、図31(A)のデータを基に、酸素分子に相当する質量電荷比M/z=32の放出量を定量した結果を示す。 31A and 31B show the TDS analysis results of each evaluation sample. FIG. 31A is a graph of the temperature dependence of the release amount of the mass-to-charge ratio M / z = 32 corresponding to oxygen molecules, and FIG. 31B is a graph showing oxygen based on the data of FIG. The result of having quantified the discharge | release amount of the mass to charge ratio M / z = 32 corresponding to a molecule | numerator is shown.
図31(A)の各評価サンプルの酸素分子放出量の温度依存性のグラフを見ると、表示装置A、B、C間で異なることを確認した。また、表示装置Aの評価サンプルの酸素分子の放出量は、5.1×1014molecules/cm2であった。表示装置Bの評価サンプルの酸素分子の放出量は、1.8×1015molecules/cm2であった。表示装置Cの評価サンプルの酸素分子の放出量は、2.5×1015molecules/cm2であった。 When the graph of the temperature dependence of the oxygen molecule release amount of each evaluation sample in FIG. 31 (A) was observed, it was confirmed that the display devices A, B, and C were different. Moreover, the release amount of oxygen molecules in the evaluation sample of the display device A was 5.1 × 10 14 molecules / cm 2 . The release amount of oxygen molecules in the evaluation sample of the display device B was 1.8 × 10 15 molecules / cm 2 . The amount of released oxygen molecules of the evaluation sample of the display device C was 2.5 × 10 15 molecules / cm 2 .
この結果から、表示装置の作製後においても酸化物絶縁体に過剰酸素が残存することがわかった。また、酸素プラズマ処理の処理時間が長い方が多くの酸素分子を放出することが確認された。 From this result, it was found that excess oxygen remains in the oxide insulator even after the display device is manufactured. Further, it was confirmed that the oxygen plasma treatment with a longer treatment time releases more oxygen molecules.
以上により、本発明の一態様に係る評価方法によって、表示装置を作製した後でも過剰酸素が残存することを確認することができた。また、表示装置に残存する酸素分子の放出量を見積もることができた。 As described above, with the evaluation method according to one embodiment of the present invention, it was confirmed that excess oxygen remained even after the display device was manufactured. In addition, the amount of released oxygen molecules remaining in the display device could be estimated.
40 シリコン基板
51 Siトランジスタ
52 トランジスタ
53 トランジスタ
60 フォトダイオード
61 アノード
63 低抵抗領域
70 コンタクトプラグ
71 配線層
72 配線層
73 配線層
80 絶縁層
100 トランジスタ
102 基板
104 導電膜
106 絶縁膜
107 絶縁膜
108 酸化物半導体膜
110 トランジスタ
112a 導電膜
112b 導電膜
112c 導電膜
114 絶縁膜
116 絶縁膜
117 保護膜
118 絶縁膜
120a 導電膜
120b 導電膜
120sec エッチング時間
130 容量素子
141 酸素
141a 開口部
141b 開口部
142a 開口部
142b 開口部
142c 開口部
144 領域
150 トランジスタ
160 トランジスタ
170 トランジスタ
305 絶縁膜
320 酸化物半導体膜
501 画素回路
502 画素部
504 駆動回路部
504a ゲートドライバ
504b ソースドライバ
506 保護回路
507 端子部
550 トランジスタ
552 トランジスタ
554 トランジスタ
560 容量素子
562 容量素子
570 液晶素子
572 発光素子
901 基板
902 画素部
904 走査線駆動回路
906 基板
908 液晶層
910 トランジスタ
911 トランジスタ
913 液晶素子
915 接続端子電極
916 端子電極
918 FPC
919 異方性導電剤
921 平坦化膜
922 ゲート絶縁膜
923 絶縁膜
924 絶縁膜
925 シール材
926 絶縁膜
928 チャネル保護膜
930 電極
931 電極
932 絶縁膜
933 絶縁膜
935 スペーサ
936 シール材
950 窒化シリコン膜
951 電極
960 隔壁
961 発光層
963 発光素子
964 充填材
970 評価サンプル
1100 層
1189 ROMインターフェース
1190 基板
1191 ALU
1192 ALUコントローラ
1193 インストラクションデコーダ
1194 インタラプトコントローラ
1195 タイミングコントローラ
1196 レジスタ
1197 レジスタコントローラ
1198 バスインターフェース
1199 ROM
1200 層
1300 層
1400 層
3001 配線
3002 配線
3003 配線
3004 配線
3005 配線
3400 容量素子
4000 RFタグ
5100 ペレット
5120 基板
5161 領域
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8003 FPC
8004 タッチパネル
8005 FPC
8006 表示パネル
8007 バックライト
8008 光源
8009 フレーム
8010 プリント基板
8011 バッテリ
9000 筐体
9001 表示部
9003 スピーカ
9005 操作キー
9006 接続端子
9007 センサ
9008 マイクロフォン
9050 操作ボタン
9051 情報
9052 情報
9053 情報
9054 情報
9055 ヒンジ
9100 携帯情報端末
9101 携帯情報端末
9102 携帯情報端末
9200 携帯情報端末
9201 携帯情報端末
40 silicon substrate 51 Si transistor 52 transistor 53 transistor 60 photodiode 61 anode 63 low resistance region 70 contact plug 71 wiring layer 72 wiring layer 73 wiring layer 80 insulating layer 100 transistor 102 substrate 104 conductive film 106 insulating film 107 insulating film 108 oxide Semiconductor film 110 Transistor 112a Conductive film 112b Conductive film 112c Conductive film 114 Insulating film 116 Insulating film 117 Protective film 118 Insulating film 120a Conductive film 120b Conductive film 120 sec Etching time 130 Capacitance element 141 Oxygen 141a Opening 141b Opening 142a Opening 142b Opening Part 142c opening 144 region 150 transistor 160 transistor 170 transistor 305 insulating film 320 oxide semiconductor film 501 pixel circuit 502 pixel part 04 drive circuit portion 504a gate driver 504b source driver 506 protection circuit 507 terminal portion 550 transistor 552 transistor 554 transistor 560 capacitor element 562 capacitor element 570 liquid crystal element 572 light emitting element 901 substrate 902 pixel portion 904 scan line driver circuit 906 substrate 908 liquid crystal layer 910 Transistor 911 Transistor 913 Liquid crystal element 915 Connection terminal electrode 916 Terminal electrode 918 FPC
919 Anisotropic conductive agent 921 Planarizing film 922 Gate insulating film 923 Insulating film 924 Insulating film 925 Sealing material 926 Insulating film 928 Channel protective film 930 Electrode 931 Electrode 932 Insulating film 933 Insulating film 935 Spacer 936 Sealing material 950 Silicon nitride film 951 Electrode 960 Partition 961 Light emitting layer 963 Light emitting element 964 Filler 970 Evaluation sample 1100 Layer 1189 ROM interface 1190 Substrate 1191 ALU
1192 ALU Controller 1193 Instruction Decoder 1194 Interrupt Controller 1195 Timing Controller 1196 Register 1197 Register Controller 1198 Bus Interface 1199 ROM
1200 layer 1300 layer 1400 layer 3001 wiring 3002 wiring 3003 wiring 3004 wiring 3005 wiring 3400 capacitor element 4000 RF tag 5100 pellet 5120 substrate 5161 area 8000 display module 8001 upper cover 8002 lower cover 8003 FPC
8004 Touch panel 8005 FPC
8006 Display panel 8007 Backlight 8008 Light source 8009 Frame 8010 Printed circuit board 8011 Battery 9000 Case 9001 Display unit 9003 Speaker 9005 Operation key 9006 Connection terminal 9007 Sensor 9008 Microphone 9050 Operation button 9051 Information 9052 Information 9053 Information 9054 Information 9055 Hinge 9100 Portable information terminal 9101 portable information terminal 9102 portable information terminal 9200 portable information terminal 9201 portable information terminal
Claims (4)
前記ゲート絶縁体は、前記ゲート電極上に配置され、
前記酸化物半導体は、前記ゲート絶縁体上に配置され、
前記パッシベーション酸化物絶縁体は、前記酸化物半導体上に配置された半導体装置であって、
昇温脱離ガス分析において、膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲で、酸素分子に換算しての酸素の脱離量が8.0×1014molecule/cm2以上であることを特徴とする半導体装置。 A gate electrode, a gate insulator, an oxide semiconductor, and a passivation oxide insulator;
The gate insulator is disposed on the gate electrode;
The oxide semiconductor is disposed on the gate insulator;
The passivation oxide insulator is a semiconductor device disposed on the oxide semiconductor,
In the temperature-programmed desorption gas analysis, when the surface temperature of the film is in the range of 100 ° C. to 700 ° C. or 100 ° C. to 500 ° C., the oxygen desorption amount in terms of oxygen molecules is 8.0 × 10 14. A semiconductor device having a molecular weight / cm 2 or more.
前記酸化物半導体上の前記酸化物絶縁体より上方の全ての層を除去し、
1cm角の大きさに分断した後、酸素の脱離量を昇温脱離ガス分析法により、膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲で測定し、測定する評価方法。 A substrate, an oxide insulator on the substrate, an oxide semiconductor on the oxide insulator, an oxide insulator on the oxide semiconductor, an inorganic material on the oxide insulator, and an organic insulator In a semiconductor device having a display layer and a counter substrate,
Removing all layers above the oxide insulator on the oxide semiconductor;
After dividing into the size of 1 cm square, the amount of desorbed oxygen is measured by a temperature-programmed desorption gas analysis method in the range where the surface temperature of the film is 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 500 ° C. or lower, Evaluation method to measure.
前記酸化物半導体上の前記酸化物絶縁体より上方の全ての層を除去し、
1cm角の大きさに分断した後、酸素の脱離量を、昇温脱離ガス分析法により、
膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲で測定し、酸素分子に換算しての前記酸素の脱離量が1.0×1014molecule/cm2以上であることを特徴とする半導体装置。 A substrate, an oxide insulator on the substrate, an oxide semiconductor on the oxide insulator, an oxide insulator on the oxide semiconductor, an inorganic material on the oxide insulator, and an organic insulator In a semiconductor device having a liquid crystal layer and a counter substrate,
Removing all layers above the oxide insulator on the oxide semiconductor;
After dividing into 1 cm square size, the amount of desorbed oxygen was determined by temperature-programmed desorption gas analysis.
The surface temperature of the film is measured in the range of 100 ° C. or more and 700 ° C. or less, or 100 ° C. or more and 500 ° C. or less, and the oxygen desorption amount in terms of oxygen molecules is 1.0 × 10 14 molecule / cm 2 or more. A semiconductor device characterized by the above.
前記酸化物半導体上の前記酸化物絶縁体より上方の全ての層を除去し、
1cm角の大きさに分断した後、酸素の脱離量を、昇温脱離ガス分析法により、
膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲で測定し、酸素分子に換算しての前記酸素の脱離量が1.0×1014molecule/cm2以上であることを特徴とする半導体装置。 A substrate, an oxide insulator on the substrate, an oxide semiconductor on the oxide insulator, an oxide insulator on the oxide semiconductor, an inorganic material on the oxide insulator, and an organic insulator A semiconductor device having a light emitting element layer and a counter substrate.
Removing all layers above the oxide insulator on the oxide semiconductor;
After dividing into 1 cm square size, the amount of desorbed oxygen was determined by temperature-programmed desorption gas analysis.
The surface temperature of the film is measured in the range of 100 ° C. or more and 700 ° C. or less, or 100 ° C. or more and 500 ° C. or less, and the oxygen desorption amount in terms of oxygen molecules is 1.0 × 10 14 molecule / cm 2 or more. A semiconductor device characterized by the above.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014219644 | 2014-10-28 | ||
JP2014219644 | 2014-10-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016086170A true JP2016086170A (en) | 2016-05-19 |
Family
ID=55972362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015210296A Withdrawn JP2016086170A (en) | 2014-10-28 | 2015-10-27 | Semiconductor device and evaluation method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016086170A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018138619A1 (en) * | 2017-01-30 | 2018-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2018179174A1 (en) * | 2017-03-29 | 2018-10-04 | シャープ株式会社 | Display device manufacturing method, display device manufacturing apparatus, and inspection device |
WO2019145814A1 (en) * | 2018-01-25 | 2019-08-01 | 株式会社半導体エネルギー研究所 | Storage device, semiconductor device, and electronic apparatus |
-
2015
- 2015-10-27 JP JP2015210296A patent/JP2016086170A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018138619A1 (en) * | 2017-01-30 | 2018-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10910407B2 (en) | 2017-01-30 | 2021-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2018179174A1 (en) * | 2017-03-29 | 2018-10-04 | シャープ株式会社 | Display device manufacturing method, display device manufacturing apparatus, and inspection device |
WO2019145814A1 (en) * | 2018-01-25 | 2019-08-01 | 株式会社半導体エネルギー研究所 | Storage device, semiconductor device, and electronic apparatus |
JPWO2019145814A1 (en) * | 2018-01-25 | 2021-01-07 | 株式会社半導体エネルギー研究所 | Storage devices, semiconductor devices, and electronic devices |
US11410716B2 (en) | 2018-01-25 | 2022-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Storage device, semiconductor device, and electronic device |
JP7297683B2 (en) | 2018-01-25 | 2023-06-26 | 株式会社半導体エネルギー研究所 | semiconductor equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11282865B2 (en) | Semiconductor device including indium at insulating film interface | |
US11594642B2 (en) | Thin film semiconductor device including back gate comprising oxide semiconductor material | |
JP6570864B2 (en) | Semiconductor device | |
US10431600B2 (en) | Method for manufacturing a semiconductor device including a metal oxide film | |
US20180174862A1 (en) | Manufacturing method of semiconductor device | |
JP6574678B2 (en) | Semiconductor device, display device, and display module | |
US10290656B2 (en) | Semiconductor device with oxide semiconductor film electrical characteristic change of which is inhibited | |
JP7023114B2 (en) | Semiconductor devices, display devices, display modules, electronic devices | |
JP2019197897A (en) | Semiconductor device | |
JP2018006732A (en) | Semiconductor device, semiconductor device manufacturing method and display device having semiconductor device | |
JP2016086170A (en) | Semiconductor device and evaluation method therefor | |
JP2015119174A (en) | Semiconductor device and display device | |
WO2016097936A1 (en) | Semiconductor device, display device, display module, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20181026 |