JP2016081365A - Electronic device and control method of the same, control program thereof - Google Patents
Electronic device and control method of the same, control program thereof Download PDFInfo
- Publication number
- JP2016081365A JP2016081365A JP2014213383A JP2014213383A JP2016081365A JP 2016081365 A JP2016081365 A JP 2016081365A JP 2014213383 A JP2014213383 A JP 2014213383A JP 2014213383 A JP2014213383 A JP 2014213383A JP 2016081365 A JP2016081365 A JP 2016081365A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- oscillator
- task
- electronic device
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
Description
本発明は、リアルタイムオペレーティングシステムを搭載した電子機器及びその制御方法、制御プログラムに関する。 The present invention relates to an electronic device equipped with a real-time operating system, a control method thereof, and a control program.
近年、人体に装着して、ランニングやサイクリング、スイミング、トレッキング等の運動時や日常生活における各種のデータを記録して分析するための様々な製品(便宜的に、「ウェアラブル機器」と記す)が開発され、市販されている。また、携帯電話機やスマートフォン(高機能型携帯電話機)、タブレット端末等の携帯型の情報機器も広く普及している。このような機器は、一般にバッテリ電源から供給される電力により駆動し、演算処理装置において所定のアプリケーションプログラムを実行することにより、各種の機能が実現される。 In recent years, various products (referred to as “wearable devices” for convenience) that can be worn on the human body to record and analyze various data during exercise such as running, cycling, swimming, trekking, and daily life. Developed and marketed. Portable information devices such as mobile phones, smart phones (high-function mobile phones), and tablet terminals are also widely used. Such devices are generally driven by power supplied from a battery power source, and various functions are realized by executing predetermined application programs in the arithmetic processing unit.
一方、上述したウェアラブル機器や携帯型の情報機器は、近年、各種のセンサ類や通信機能等を搭載して高機能化が進んでいる。このような機器の高機能化に伴う、処理動作の増加や複雑化を解決するオペレーティングシステムとしては、リアルタイム処理能力を有するマルチタスクオペレーティングシステムである、リアルタイムオペレーティングシステム(RTOS;以下、「リアルタイムOS」と略記する)が知られている。リアルタイムOSを搭載した機器においては、各種の機能を実現するタスクの管理等を行うために、周期的なタイマー割り込みによりカーネルを起動して処理を行う。また、バッテリ電源により駆動する機器においては、上記の高機能化に加えて、駆動時間を長くするための省電力化も求められている。 On the other hand, the wearable devices and portable information devices described above have been improved in functionality in recent years by mounting various sensors and communication functions. As an operating system that solves the increase and complexity of processing operations due to the high functionality of such devices, a real-time operating system (RTOS; hereinafter referred to as “real-time OS”) is a multitasking operating system having real-time processing capability. For short). In a device equipped with a real-time OS, in order to manage tasks for realizing various functions, the kernel is started by periodic timer interruption and processing is performed. In addition, in devices driven by a battery power source, in addition to the above-described enhancement of functionality, there is a demand for power saving for extending the driving time.
リアルタイムOSを搭載した機器において、省電力化を実現するための手法としては、例えば特許文献1等に、実行するタスクがないときにはCPU等の演算処理装置を起動させる割り込みを発生するリアルタイムOSのシステムタイマーの割り込み周期を長く設定して、演算処理装置を低電力モードに移行させる手法が開示されている。
As a technique for realizing power saving in a device equipped with a real-time OS, for example,
リアルタイムOSを搭載した機器においては、一般に、周期的に演算処理装置のカーネルを起動するための割り込みタイマーは、機器を制御する基準となるシステムクロック信号に基づいて割り込み信号を生成している。ここで、システムクロック信号は、通常、演算処理装置や、演算処理装置に接続されるその他の機能部や周辺回路等を動作させるための基本クロック信号であるが、上記のように、システムクロック信号に基づいてリアルタイムOSの割り込み信号が生成されているため、演算処理装置やペリフェラル(周辺回路等を制御するための機能部)における実行タスクがない場合であっても、カーネルを周期的に起動させるために割り込みタイマーを動作させる必要がある。そのため、システムクロック信号を停止することができず(すなわち、システムクロック信号を発振する発振器自体を停止することができず)、機器をより低消費電力の動作モードに移行して、さらなる省電力化を図ることができないという問題を有していた。 In a device equipped with a real-time OS, in general, an interrupt timer for periodically starting a kernel of an arithmetic processing device generates an interrupt signal based on a system clock signal serving as a reference for controlling the device. Here, the system clock signal is usually a basic clock signal for operating an arithmetic processing unit, other functional units connected to the arithmetic processing unit, peripheral circuits, and the like. Since the interrupt signal of the real-time OS is generated based on the above, even if there is no execution task in the arithmetic processing unit or peripheral (functional unit for controlling peripheral circuits, etc.), the kernel is started periodically Therefore, it is necessary to operate the interrupt timer. Therefore, the system clock signal cannot be stopped (that is, the oscillator itself that oscillates the system clock signal cannot be stopped), and the device is shifted to an operation mode with lower power consumption to further reduce power consumption. It had a problem that it was not possible to plan.
そこで、本発明は、上述した問題点に鑑み、リアルタイムOSを搭載した機器において各種の機能を良好に実現しつつ、より省電力化を図ることができる電子機器及びその制御方法、制御プログラムを提供することを目的とする。 Therefore, in view of the above-described problems, the present invention provides an electronic device that can realize various functions well in a device equipped with a real-time OS and can further save power, a control method thereof, and a control program. The purpose is to do.
本発明に係る電子機器は、
第1のクロック信号を生成する第1の発振器と、
前記第1のクロック信号よりも低い周波数の第2のクロック信号を生成する第2の発振器と、
リアルタイムオペレーションシステムを搭載し、前記第1のクロック信号に基づいて動作して、タスクを実行する演算回路部と、
前記第2のクロック信号に基づいて割り込み信号を生成する信号生成回路と、
前記割り込み信号及び前記タスクの実行状態に基づいて、前記第1の発振器における前記第1のクロック信号の生成動作の停止を制御する制御回路部と、
を有することを特徴とする。
The electronic device according to the present invention is
A first oscillator for generating a first clock signal;
A second oscillator for generating a second clock signal having a lower frequency than the first clock signal;
An arithmetic circuit unit that is equipped with a real-time operation system, operates based on the first clock signal, and executes a task;
A signal generation circuit for generating an interrupt signal based on the second clock signal;
A control circuit unit that controls stop of the operation of generating the first clock signal in the first oscillator based on the interrupt signal and the execution state of the task;
It is characterized by having.
本発明に係る電子機器の制御方法は、
第1の発振器により第1のクロック信号を生成し、
第2の発振器により前記第1のクロック信号よりも周波数の低い第2のクロック信号を生成し、
前記第1のクロック信号に基づいて動作して、タスクを実行させ、
前記第2のクロック信号に基づいて割り込み信号を生成し、
前記割り込み信号及び前記タスクの実行状態に基づいて、前記第1の発振器における前記第1のクロック信号の生成動作の停止を制御することを特徴とする。
An electronic device control method according to the present invention includes:
Generating a first clock signal by a first oscillator;
Generating a second clock signal having a frequency lower than that of the first clock signal by a second oscillator;
Operating based on the first clock signal to perform a task;
Generating an interrupt signal based on the second clock signal;
Based on the interrupt signal and the execution state of the task, the stop of the operation of generating the first clock signal in the first oscillator is controlled.
本発明に係る制御プログラムは、
コンピュータに、
第1の発振器により第1のクロック信号を生成させ、
第2の発振器により前記第1のクロック信号よりも周波数の低い第2のクロック信号を生成させ、
前記第1のクロック信号に基づいて動作して、タスクを実行させ、
前記第2のクロック信号に基づいて割り込み信号を生成させ、
前記割り込み信号及び前記タスクの実行状態に基づいて、前記第1の発振器における前記第1のクロック信号の生成動作の停止を制御させることを特徴とする。
The control program according to the present invention is:
On the computer,
Generating a first clock signal by a first oscillator;
Generating a second clock signal having a frequency lower than that of the first clock signal by a second oscillator;
Operating based on the first clock signal to perform a task;
Generating an interrupt signal based on the second clock signal;
Stopping the generation operation of the first clock signal in the first oscillator is controlled based on the interrupt signal and the execution state of the task.
本発明によれば、リアルタイムOSを搭載した機器において各種の機能を良好に実現しつつ、より省電力化を図ることができる。 According to the present invention, it is possible to achieve further power saving while successfully realizing various functions in a device equipped with a real-time OS.
以下、本発明に係る電子機器及びその制御方法、制御プログラムについて、実施形態を示して詳しく説明する。
<電子機器>
図1は、本発明に係る電子機器の複数の適用例を示す概略構成図である。また、図2は、本発明に係る電子機器の一実施形態を示す機能ブロック図である。
Hereinafter, an electronic device, a control method thereof, and a control program according to the present invention will be described in detail with reference to embodiments.
<Electronic equipment>
FIG. 1 is a schematic configuration diagram showing a plurality of application examples of an electronic apparatus according to the present invention. FIG. 2 is a functional block diagram showing an embodiment of an electronic apparatus according to the present invention.
本発明は、例えば各種のセンサ類や通信機能、時計機能等を有する電子機器に適用される。具体的には、電子機器は、例えば図1(a)に示すような腕時計型やリストバンド型の外観を有するスポーツウォッチ10やスマートウォッチ、図1(b)に示すような登山等のアウトドア機器(例えばGPSロガーやナビゲーション端末)20、図1(c)に示すようなスマートフォン30やタブレット端末等に適用される。以下、説明の都合上、これらの機器を「電子機器DVC」と総称する。
The present invention is applied to electronic devices having various sensors, communication functions, clock functions, and the like. Specifically, the electronic device is, for example, a sports watch 10 or a smart watch having a wristwatch-type or wristband-type appearance as shown in FIG. 1A, or an outdoor device such as mountaineering as shown in FIG. (For example, a GPS logger or a navigation terminal) 20, a
本実施形態に係る電子機器DVCは、例えば図2に示すように、組み込み用マイクロプロセッサの形態を有するMCU(Micro Controller Unit)100と、MCU100に接続されたセンサ部210やGPS受信回路220、通信機能部やメモリ部等の周辺回路230と、を有している。
As shown in FIG. 2, for example, the electronic device DVC according to the present embodiment includes an MCU (Micro Controller Unit) 100 having a form of an embedded microprocessor, a
MCU100は、概略、発振器110と、PLL/分周器120と、CPU(演算回路部)130と、機能部140、145と、発振器150と、リアルタイムOS用信号生成回路(以下、「RTOS用信号生成回路」と記す)160と、リアルタイムクロック信号生成部(以下、「RTC生成部」と記す)170と、制御回路180と、電源供給部190と、を有している。
The
発振器(第1の発振器)110は、システムクロック信号(第1のクロック信号)を発振する水晶発振器を有し、例えば16MHzの比較的高い周波数のシステムクロック信号を生成して出力する。PLL/分周器120は、発振器110から出力されたシステムクロック信号を、PLL(phase locked loop;位相同期回路)により分周して、所定の周波数の動作クロック信号を生成し、CPU130や、センサ部210が接続された機能部140、周辺回路230が接続された機能部145等に供給する。また、発振器110は、後述する制御回路180から出力される制御信号に基づいて、システムクロック信号の生成動作の停止及び開始が制御される。
The oscillator (first oscillator) 110 includes a crystal oscillator that oscillates a system clock signal (first clock signal), and generates and outputs a system clock signal having a relatively high frequency of 16 MHz, for example. The PLL /
CPU(演算回路部)130は、発振器110及びPLL/分周器120により生成される動作クロック信号に基づいて、所定のアプリケーションプログラムを実行して各種のタスクを実行する。これにより、CPU130は、センサ部210における各種センサのセンシング動作や、GPS受信回路220における位置情報や時刻情報の取得動作、周辺回路230における各種データや信号の送受信や入出力等の、各種の動作を制御する。また、CPU130は、リアルタイムOSを搭載し、後述するRTOS用信号生成回路160から周期的に出力される割り込み信号に基づいて、リアルタイムOSのカーネルを所定の周期で起動して、各種タスクの実行状態や機能部140、145の動作状態を管理する。そして、CPU130は、上記の割り込み信号、及び、タスクの実行状態、機能部140、145の動作状態に基づいて、MCU100の動作モードをRUNモード、SLEEPモード、STOPモードのいずれかに制御する。なお、MCU100の動作状態については、詳しく後述する。
The CPU (arithmetic circuit unit) 130 executes various tasks by executing a predetermined application program based on an operation clock signal generated by the
機能部140、145は、MCU100に接続される後述するセンサ部210や周辺回路230等を制御するためのインターフェース機能部であって、発振器110及びPLL/分周器120により生成される動作クロック信号に基づいて、センサ部210や周辺回路230等との間で、所定の通信規格により各種のデータや信号を送受信する。ここで、機能部140は、例えばI2C(Inter-Integrated Circuit)等の同期シリアル通信規格のインターフェースを介してセンサ部210に接続することにより、各種のセンサと同期を取りつつセンサデータ等を送受信する。また、機能部145は、例えばSPI(Serial Peripheral Interface)等のシリアル通信規格のインターフェースを介して周辺回路230に接続することにより、所定のデータや信号を送受信する。なお、機能部140、145に適用される通信規格は、上記のI2CやSPIに限定されるものではなく、例えばUSB(Universal Serial Bus)等の周知の通信規格を適用するものであってもよい。
The
また、上述したCPU130及び機能部140、145には、各々、発振器110及びPLL/分周器120により生成される動作クロック信号の供給状態を制御するためのスイッチSWa、SWb、SWcが設けられている。これらのスイッチSWa、SWb、SWcは、タスクの実行状態や機能部140、145の動作状態に基づいて、CPU130によりオン(クロック信号供給)、オフ(クロック信号遮断)状態が制御される。
The
発振器(第2の発振器)150は、MCU100の基準時計や電子機器DVCに設けられた時計機能(図示を省略)を実現するための、リアルタイムクロック信号(RTC;第2のクロック信号)を生成するための基準クロックを発振する水晶発振器を有し、例えば32.768KHzの比較的低い周波数のクロック信号を生成して、RTOS用信号生成回路160及びRTC生成部170に分周して常時供給する。ここで、発振器150により生成される基準クロック信号は、システムクロック信号に比較して周波数が低いので、発振器150の消費電力は発振器110の消費電力よりも小さい(低い)。
The oscillator (second oscillator) 150 generates a real-time clock signal (RTC; second clock signal) for realizing a clock function (not shown) provided in the reference clock of the
RTOS用信号生成回路160は、発振器150から出力された基準クロック信号に基づいて、リアルタイムOSのカーネルを周期的に起動させるための割り込み信号を生成して出力する。これにより、CPU130は、リアルタイムOSのカーネルを所定の周期(例えば、512Hz)で起動して、各種タスクの実行状態や機能部140、145の動作状態を管理する。また、この割り込み信号に基づいて、後述する制御回路180により発振器110の動作状態が制御される。
The RTOS
RTC生成部170は、発振器150から出力された基準クロック信号に基づいて、MCU100の基準時計であるリアルタイムクロック信号を生成する。電子機器DVCに時計機能が設けられている場合には、このリアルタイムクロック信号に基づいて刻時動作及び時刻表示が行われる。また、RTC生成部170は、後述するGPS受信回路220において受信されるGPS信号に含まれる時刻情報に基づいて時刻補正を行うものであってもよい。
The
制御回路(制御回路部)180は、RTOS用信号生成回路160から出力される割り込み信号、及び、タスクの実行状態、機能部140、145の動作状態に基づいて、システムクロック信号を発振する発振器110の動作状態(システムクロック信号の生成動作の停止及び開始)を制御する。なお、図2においては、制御回路180を独立した構成として表記したが、CPU130の内部に設けられるものであってもよいし、所定のプログラム(ソフトウェア)により同等の機能が実現されるものであってもよい。
The control circuit (control circuit unit) 180 is an
電源供給部190は、例えばMCU100の内部に設けられ、MCU100の各構成に駆動用電力を供給する。電源供給部190は、電子機器DVCが携帯型の機器である場合には、例えば市販のボタン型電池等の一次電池や、リチウムイオン電池等の二次電池を電源として電力を供給する。また、電源供給部190は、上記の一次電池や二次電池のほか、振動や光、熱、電磁波等のエネルギーにより発電する環境発電(エナジーハーベスト)技術による電源等を、単独で、あるいは、併用して適用するものであってもよい。なお、図2においては、電源供給部190をMCU100の内部に設けた構成を示したが、MCU100の外部に設けられるものであってもよい。
The
センサ部210は、例えば加速度センサ212や磁気センサ214、気圧センサ216等を備え、I2C等の通信規格のインターフェースを介して機能部140に接続されている。センサ部210の各センサは、機能部140を介して、取得したセンサデータや各種の信号をMCU100との間で送受信する。ここで、本実施形態に係る電子機器DVCをランニングウォッチ等の運動支援装置に適用する場合には、センサ部210はユーザの運動状態に関連する各種の物理的又は生体的なデータ(センサデータ)を取得するためのセンサ手段として機能する。なお、センサ部210は、上記の各センサに限定されるものではなく、上記のセンサに加えて、あるいは、上記のセンサに替えて、角速度センサ(ジャイロセンサ)や心拍センサ、脈拍センサ、温湿度センサ等の、電子機器DVCの使用用途等に応じた各種のセンサを備えるものであってもよい。
The
GPS受信回路220は、GPS(Global Positioning System;全地球測位システム)を構成する複数のGPS衛星からの電波を、GPSアンテナ(図示を省略)を介して受信することにより、GPS衛星からのGPS信号に含まれる地理的な位置情報を取得して、測位データとして出力する。また、GPS受信回路220は、上記GPS信号に含まれる時刻情報を取得して、MCU100のRTC生成部170に出力する。これにより、当該RTC170における時刻補正が行われる。
The
周辺回路230は、通信機能部やメモリ部、表示部を含む出力部等(いずれも図示を省略)を有し、SPI等の通信規格のインターフェースを介して機能部145に接続されている。周辺回路230は、機能部145を介して、各種のデータや信号をMCU100との間で送受信する。
The
(動作モード)
次に、上述した構成を有するMCU100の動作モードについて説明する。
MCU100は、RTOS用信号生成回路160から出力される割り込み信号、及び、タスクの実行状態、機能部140、145の動作状態に基づいて、動作モードをRUNモード、SLEEPモード、STOPモードのいずれかに切り替えて動作する。ここで、本実施形態においては、RUNモード、SLEEPモード、STOPモードのいずれの動作モードにおいても、発振器150における基準クロック信号の生成動作は継続され、RTOS用信号生成回路160及びRTC生成部170に当該基準クロック信号が常時供給される。
(action mode)
Next, an operation mode of the
The
RUNモード(第1の動作モード)は、CPU130において何らかのタスクを実行している状態(後述する図4の「実行状態」に対応する)、又は、何らかのタスクの実行を準備している状態(後述する図4の「実行可能状態」に対応する)であって、図2に示したCPU130及び機能部140、145を所定のプログラムにしたがって、実行させることができる動作モードである。このRUNモードにおいては、スイッチSWa〜SWcはオン状態が維持されて、CPU130及び機能部140、145への動作クロック信号の供給が継続される。
The RUN mode (first operation mode) is a state in which any task is executed in the CPU 130 (corresponding to an “execution state” in FIG. 4 described later), or a state in which execution of any task is prepared (described later). Corresponds to the “executable state” in FIG. 4), and is an operation mode in which the
また、SLEEPモード(第2の動作モード)は、CPU130において実行するタスクなく(後述する図4で、全てのタスクが「待ち状態」又は、「休止状態」にある状態)、かつ、機能部140、145において接続されたセンサ部210や周辺回路230等との各種のデータや信号を送受信する動作が維持されている状態である。このSLEEPモードにおいては、スイッチSWaがオフ制御されて、CPU130への動作クロック信号の供給が遮断される。また、スイッチSWb、SWcはオン状態が維持されて、機能部140、145への動作クロック信号の供給が継続される。
In addition, the SLEEP mode (second operation mode) has no task executed by the CPU 130 (a state in which all tasks are in “waiting state” or “pause state” in FIG. 4 described later), and the
また、STOPモード(第3の動作モード)は、CPU130において実行するタスクなく(後述する図4で、全てのタスクが「待ち状態」又は、「休止状態」にある状態)、かつ、機能部140、145においてセンサ部210や周辺回路230等とのデータや信号の送受信動作が停止された状態である。このSTOPモードにおいては、発振器110におけるシステムクロック信号の生成動作が停止して、CPU130及び機能部140、145への動作クロック信号の供給が遮断される。ここで、発振器110におけるシステムクロック信号の生成動作は、RTOS用信号生成回路160から出力される割り込み信号等に基づいて制御される。システムクロック信号の生成動作の停止中に、RTOS用信号生成回路160において割り込み信号が発生した場合、又は、機能部140、145においてセンサ部210や周辺回路230等から割込みが発生した場合には、制御回路180から出力される制御信号に基づいて、発振器110におけるシステムクロック信号の生成動作が再開される。これにより、CPU130及び機能部140、145に動作クロック信号が供給されることにより、STOPモードからRUNモードに移行して、タスクが実行されたり、センサ部210や周辺回路230等とのデータや信号の送受信動作が行われたりする。
Further, the STOP mode (third operation mode) has no task to be executed by the CPU 130 (the state in which all tasks are in “waiting state” or “pause state” in FIG. 4 described later), and the
ここで、上述した各動作モードにおいては、発振器110がシステムクロック信号の生成動作を行い、CPU130において所定のタスクが実行されるとともに、機能部140、145においてセンサ部210や周辺回路230等とのデータや信号の送受信動作が実行されるRUNモードにおける消費電力が最も大きくなる。次いで、CPU130への動作クロック信号の供給が遮断されたSLEEPモードの消費電力が2番目に大きくなり、発振器110におけるシステムクロック信号の生成動作が停止し、CPU130及び機能部140、145への動作クロック信号の供給が遮断されたSTOPモードの消費電力が最も小さくなる。
Here, in each of the above-described operation modes, the
<電子機器の制御方法>
次に、本実施形態に係る電子機器における制御方法について、図面を参照して説明する。ここで、以下のフローチャートに示す電子機器の制御方法は、上述したリアルタイムOSを搭載したCPU130が所定のアプリケーションプログラムに従って処理を実行することにより実現される。
<Control method of electronic equipment>
Next, a control method in the electronic apparatus according to the present embodiment will be described with reference to the drawings. Here, the control method of the electronic device shown in the following flowchart is realized by the
図3は、本実施形態に係る電子機器における制御方法の一例を示すフローチャートであり、図4は、本実施形態に係る電子機器のリアルタイムOSの動作状態の遷移を示す概念図である。ここでは、上述した電子機器DVCの構成(図2参照)を適宜参照しながら説明する。 FIG. 3 is a flowchart illustrating an example of a control method in the electronic device according to the present embodiment, and FIG. 4 is a conceptual diagram illustrating transition of the operation state of the real-time OS of the electronic device according to the present embodiment. Here, description will be made with reference to the configuration of the electronic device DVC (see FIG. 2) as appropriate.
本実施形態に係る電子機器DVCの制御方法においては、例えば図3のフローチャートに示すような一連の処理が実行される。まず、ユーザが電源スイッチ(図示を省略)をオン操作することにより、電源供給部190から電子機器DVCの各構成に駆動用電力が供給されて、電子機器DVCが起動する。これにより、MCU100の発振器110が起動し、スイッチSWa、SWb、SWcがオン状態に制御されて、システムクロック信号に基づく動作クロック信号がCPU130及び機能部140、145に供給され、CPU130が所定のアプリケーションプログラムを実行して、機能部140、145に接続されたセンサ部210やメモリ部を含む周辺回路230の初期化等の初期設定動作を実行する(ステップS102)。そして、CPU130は、アプリケーションプログラムに基づいて、所定のタスクを実行するとともに、センサ部210におけるセンシング動作やGPS受信回路220における位置情報や時刻情報の取得動作、周辺回路230における各種データや信号の送受信や入出力等の、各種の動作を実行する。すなわち、MCU100は、所定のタスクが実行状態又は実行可能状態にあるRUNモードで動作する。
In the method for controlling the electronic device DVC according to the present embodiment, a series of processes as shown in the flowchart of FIG. 3 is executed, for example. First, when a user turns on a power switch (not shown), driving power is supplied from the
次いで、CPU130は、RUNモードでのタスクの実行中に、タイマー割り込みがあるか否かを監視する(ステップS104)。ここで、本実施形態においては、発振器150から出力される、リアルタイムクロック信号を生成するための基準クロック信号に基づいて、RTOS用信号生成回路160により割り込み信号が生成されて、周期的に出力される。ステップS104において、タイマー割り込みがある場合(すなわち、RTOS用信号生成回路160から割り込み信号が出力されている場合)には、CPU130は、この割り込み信号を受信するとリアルタイムOSのカーネルを所定の周期で起動して、各種タスクの実行状態や機能部140、145の動作状態を管理する動作を実行する。
Next, the
そして、CPU130は、リアルタイムOSのカーネルが起動すると、実行可能状態のタスクがあるか否かを判定する(ステップS106)。実行可能状態のタスクがある場合には、CPU130は、当該タスクのうちで最も優先度が高いタスクをディスパッチして、実行状態に移行させて所定の処理を実行する(ステップS108)。その後、ステップS104に戻って、タイマー割り込みが発生する度にリアルタイムOSのカーネルを起動して同様の処理動作を繰り返す。
Then, when the kernel of the real-time OS is activated, the
一方、ステップS106において、実行可能状態のタスクがない場合には、CPU130は、動作状態にある、つまり動作中の機能部140、145があるか否かを判定する(ステップS110)。すなわち、CPU130により、機能部140、145に接続されたセンサ部210や周辺回路230等との各種のデータや信号を送受信する動作が実行されているか否かが判定される。動作状態にある機能部140、145がある場合には、CPU130は、MCU100の動作モードをSLEEPモードに移行する(ステップS112)。すなわち、スイッチSWaをオフ状態に制御して、CPU130への動作クロック信号の供給を遮断するとともに、動作状態にある機能部への動作クロック信号の供給を継続する動作モードへ移行する。このSLEEPモードにおいては、MCU100は、タスクの実行可能状態への移行を待機している待ち状態にある。その後、ステップS104に戻って、タイマー割り込みが発生する度に、発振器110を動作させるとともにスイッチSWaをオン状態に制御して、CPU130を起動するとともに、リアルタイムOSのカーネルを起動して同様の処理動作を繰り返す。
On the other hand, if there is no task in an executable state in step S106, the
一方、ステップS110において、動作状態にある、つまり動作中の機能部140、145がない場合には、CPU130は、MCU100の動作モードをSTOPモードに移行する(ステップS114)。すなわち、発振器110におけるシステムクロックの生成動作を停止して、CPU130及び機能部140、145への動作クロック信号の供給を遮断した動作モードへ移行する。このSTOPモードにおいては、MCU100は、システムクロック信号に関連する発振器110や、CPU130、機能部140が全て休止した休止状態にある。その後、ステップS104に戻って、タイマー割り込みが発生する度に、発振器110を動作させるとともにスイッチSWaをオン状態に制御して、CPU130を起動するとともに、リアルタイムOSのカーネルを起動して同様の処理動作を繰り返す。また、STOPモードにおいて、例えばユーザによる操作に起因する外部割り込みや、RTC生成部170からの割り込みが生じた場合には、発振器110におけるシステムクロック信号の生成動作を再開して、CPU130及び機能部140、145に動作クロック信号を供給してRUNモードに移行する。
On the other hand, in step S110, when there is no
なお、図3に示したフローチャートにおいては図示を省略したが、CPU130は、上述した一連の処理動作の実行中に、処理動作を中断又は終了させる入力操作や動作状態の変化を常時監視して、当該入力操作や状態変化を検出した場合には、処理動作を強制的に終了する。具体的には、CPU130は、ユーザによる電源スイッチのオフ操作や、電源供給部190における電池残量の低下、実行中の機能やアプリケーションの異常等を検出して、一連の処理動作を強制的に中断して終了する。
Although not shown in the flowchart shown in FIG. 3, the
このように、本実施形態においては、リアルタイムOSのカーネルを周期的に起動して、CPU130におけるタスクの実行状態や、機能部140、145の動作状態を判断し、その判断結果に基づいて、電子機器DVCのMCU100を適切な消費電力の動作モードで駆動させることを特徴とする。また、本実施形態においては、リアルタイムOSにおいて周期的にカーネルを起動するための割り込み信号を生成するRTOS用信号生成回路を、消費電力が大きい発振器110から出力されるシステムクロック信号に基づいて動作させるのではなく、消費電力が小さい発振器150から出力されるRTC用のクロック信号(RTC)に基づいて動作させることを特徴とする。
As described above, in this embodiment, the kernel of the real-time OS is periodically started to determine the task execution state in the
(作用効果の検証)
次に、本実施形態に係る電子機器、及び、その制御方法の作用効果について、比較例を示して詳しく説明する。
図5は、本実施形態に係る電子機器及びその制御方法における作用効果の優位性を説明するための、比較対象となる構成例を示す概略ブロック図である。ここで、上述した実施形態と同等の構成については、同等の符号を付して説明を簡略化する。
(Verification of effects)
Next, the effects of the electronic device according to the present embodiment and the control method thereof will be described in detail with reference to a comparative example.
FIG. 5 is a schematic block diagram illustrating a configuration example to be compared for explaining the superiority of the operational effects in the electronic device and the control method thereof according to the present embodiment. Here, about the structure equivalent to embodiment mentioned above, an equivalent code | symbol is attached | subjected and description is simplified.
本実施形態係る電子機器の比較対象となる構成例(以下、「比較例」と記す)は、例えば図5に示すように、MCU100Pの発振器110において発振されたシステムクロック信号に基づいてPLL/分周器120により動作クロック信号が生成され、CPU130や、機能部140、145、RTOS用信号生成回路160Pの各々に供給される構成を有している。すなわち、リアルタイムOSのカーネルを周期的に起動するための割り込み信号を生成するためのRTOS用信号生成回路160Pとして、システムクロック信号に基づいて動作する、例えばSysTickタイマー回路が使用される。
A configuration example (hereinafter referred to as “comparative example”) to be compared with the electronic apparatus according to the present embodiment is a PLL / minute based on a system clock signal oscillated in the
このように、比較例のMCU100Pにおいては、リアルタイムOSのカーネルを起動させるための割り込み信号を出力するRTOS用信号生成回路160Pがシステムクロック信号に基づいて動作している。そのため、比較例においては、CPU130や機能部140、145において実行タスクがない場合に、MCU100Pを上述したSTOPモードに移行させると、RTOS用信号生成回路160Pへの動作クロック信号の供給も停止してしまい、CPU130を定期的に起動させることができなくなってしまう。これは換言すると、比較例においては、発振器110におけるシステムクロック信号の生成動作を停止することができず(STOPモードに移行することができず)、MCU100PをRUNモードとSLEEPモードとの2つのモードで切り替えて動作することになる。このため、発振器110における消費電力を削減することができないことを意味している。
Thus, in the
これに対して、上述した実施形態に示したMCU100においては、発振器150から出力される、リアルタイムクロック信号を生成するための基準クロック信号に基づいて、RTOS用信号生成回路160によりリアルタイムOSのカーネルを起動させるための割り込み信号を生成して出力する。これにより、本実施形態においては、発振器110におけるシステムクロック信号の生成動作を停止したSTOPモードに移行することができ、MCU100をRUNモードとSLEEPモードとSTOPモードとの3つのモードで切り替えて動作することができる。ここで、発振器150により生成される基準クロック信号は、システムクロック信号に比較して周波数が十分低いので、発振器110に比較して発振器150を低消費電力で駆動することができる。したがって、リアルタイムOSを搭載した電子機器において、各種の機能を良好に実現しつつ、消費電力をより削減することができ、機器の駆動時間を長くすることができる。
On the other hand, in the
図6は、本実施形態に係る電子機器における作用効果の優位性を説明するための実験データの一例を示す表であり、図7は、本実施形態に係る電子機器における作用効果の優位性を説明するための実験データの一例を示すグラフである。 FIG. 6 is a table showing an example of experimental data for explaining the superiority of the operational effects in the electronic device according to the present embodiment. FIG. 7 shows the superiority of the operational effects in the electronic device according to the present embodiment. It is a graph which shows an example of the experimental data for demonstrating.
本実施形態に係る構成(図2参照)と、比較例の構成(図5参照)とにおける消費電流を、以下の条件で測定した結果を図6に示す。
(測定条件)
(1)発振器110においてシステムクロック信号を16MHzで発振
(2)加速度センサ212において50Hzのサンプリング周波数でデータ取得
(3)磁気センサ214において16Hzのサンプリング周波数でデータ取得
(4)気圧センサ216において10Hzのサンプリング周波数でデータ取得
(5)GPS受信回路220は未動作
FIG. 6 shows the results of measuring the current consumption in the configuration according to the present embodiment (see FIG. 2) and the configuration of the comparative example (see FIG. 5) under the following conditions.
(Measurement condition)
(1)
具体的には、図6に示すように、比較例の構成においてはMCU100Pに流れる電流の平均値(表中、「MCU電流」と表記)が5.88mA、電源供給部190の出力端に流れる電流の平均値(表中、「電池端電流」と表記)が7.87mAであった。これに対して、本実施形態に係る構成においては、MCU100に流れる電流の平均値(MCU電流)が3.17mA、電源供給部190の出力端に流れる電流の平均値(電池端電流)が5.63mAであった。これにより、比較例に対する本実施形態における電流の削減率は、MCU100に流れる電流(MCU電流)が46%、電源供給部190の出力端に流れる電流(電池端電流)が28%に達し、消費電流を大幅に削減することができることが判明した。
Specifically, as shown in FIG. 6, in the configuration of the comparative example, the average value of the current flowing through the
また、本実施形態と比較例とにおける、各動作モードでの電流値の変化を図7に模式的に示す。
具体的には、比較例の構成においては、システムクロック信号に基づいてRTOS用信号生成回路160Pが動作しているため、図7(a)に示すように、MCU100Pは動作モードをSTOPモードに移行することができず、RUNモードと、RUNモードよりも消費電流が少ない(5mA)のSLEEPモードとの2つのモードで切り替えて動作する。
Further, FIG. 7 schematically shows changes in current value in each operation mode in the present embodiment and the comparative example.
Specifically, in the configuration of the comparative example, since the RTOS
一方、本実施形態の構成においては、リアルタイムクロック信号を生成するための基準クロック信号に基づいてRTOS用信号生成回路160が動作しているので、図7(b)に示すように、MCU100は動作モードを、RUNモードと、消費電流が5mAのSLEEPモードと、SLEEPモードよりも消費電流がさらに少ない(400μA)のSTOPモードとの3つのモードで切り替えて動作する。特に、本実施形態においては、CPU130や機能部140、145における実行タスクがなく、かつ、タイマー割り込みが発生していない期間では、図7(c)に示すように、MCU100をSTOPモードに移行させることができるので、比較例に対して消費電流を大幅に削減することができる(図中、ハッチング部分参照)。
On the other hand, in the configuration of the present embodiment, since the RTOS
なお、上述した実施形態においては、STOPモードにおいて、制御回路180から出力される制御信号に基づいて、発振器110におけるシステムクロック信号の生成動作の停止及び開始を制御する場合について説明したが、本発明はこれに限定されるものではない。例えば、制御回路180から出力される制御信号に基づいて、電源供給部190から発振器110、さらには、システムクロック信号に基づいて動作する各構成への駆動用電力の遮断及び供給を制御することにより、発振器110におけるシステムクロック信号の生成動作の停止及び開始や、各構成の動作状態を制御するものであってもよい。
In the above-described embodiment, the case where the stop and start of the generation operation of the system clock signal in the
また、本実施形態においては、MCU100に接続されたGPS受信回路220により位置情報や時刻情報を取得する構成を示した。ここで、GPS受信回路220における消費電力は、電子機器DVCに設けられる構成の中でも比較的大きい(例えば20〜25mA)。そのため、電子機器DVCの省電力化の観点から、GPS受信回路220を間欠動作させて、極力動作させないように制御することが望ましい。具体的には、例えば10分間のうち1分間のみGPS受信回路220を動作させて、残りの9分間はGPS受信回路220を停止させる制御を行う。この場合、GPS受信回路220が動作していない期間では位置情報や時刻情報の取得が不可能になるので、センサ部210に備えられた加速度センサ212、磁気センサ214、気圧センサ216を用いたデッドレコニング(推測航法又は自律航法)により、現在位置を算出して補間するものであってもよい。
Moreover, in this embodiment, the structure which acquires a positional information and time information with the
また、本実施形態においては、MCU100として、発振器110、150やCPU130、機能部140、145、RTOS用信号生成回路160等が単一のLSIに搭載された構成を示したが、本発明はこれに限定されるものではない。例えば、発振器110から出力されるシステムクロック信号に基づいて動作する構成部分と、発振器150から出力されるRTCに基づいて動作する構成部分と、電源供給部190を含む構成部分との、少なくともいずれか一つが別個のチップ上に搭載された構成を有するものであってもよい。これにより、電子機器の設計自由度を向上させることができる。
In the present embodiment, the
以上、本発明のいくつかの実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
As mentioned above, although some embodiment of this invention was described, this invention is not limited to embodiment mentioned above, It includes the invention described in the claim, and its equivalent range.
Hereinafter, the invention described in the scope of claims of the present application will be appended.
(付記)
[1]
第1のクロック信号を生成する第1の発振器と、
前記第1のクロック信号よりも低い周波数の第2のクロック信号を生成する第2の発振器と、
リアルタイムオペレーションシステムを搭載し、前記第1のクロック信号に基づいて動作して、タスクを実行する演算回路部と、
前記第2のクロック信号に基づいて割り込み信号を生成する信号生成回路と、
前記割り込み信号及び前記タスクの実行状態に基づいて、前記第1の発振器における前記第1のクロック信号の生成動作の停止を制御する制御回路部と、
を有することを特徴とする電子機器。
(Appendix)
[1]
A first oscillator for generating a first clock signal;
A second oscillator for generating a second clock signal having a lower frequency than the first clock signal;
An arithmetic circuit unit that is equipped with a real-time operation system, operates based on the first clock signal, and executes a task;
A signal generation circuit for generating an interrupt signal based on the second clock signal;
A control circuit unit that controls stop of the operation of generating the first clock signal in the first oscillator based on the interrupt signal and the execution state of the task;
An electronic device comprising:
[2]
前記第1のクロック信号に基づいて動作を行う機能部を有し、
前記演算回路部は、前記割り込み信号に基づいて、前記タスクの実行状態、及び、前記機能部の動作状態を監視することを特徴とする[1]に記載の電子機器。
[2]
A functional unit that operates based on the first clock signal;
The electronic device according to [1], wherein the arithmetic circuit unit monitors an execution state of the task and an operation state of the functional unit based on the interrupt signal.
[3]
前記演算回路部は、前記タスクの実行状態、及び、前記機能部の動作状態に応じて、前記電子機器の動作モードを切り替えることを特徴とする[2]に記載の電子機器。
[3]
The electronic device according to [2], wherein the arithmetic circuit unit switches an operation mode of the electronic device according to an execution state of the task and an operation state of the function unit.
[4]
前記動作モードは、実行する前記タスクがあり、前記機能部が動作している動作状態である第1の動作モードと、実行する前記タスクがなく、前記機能部が動作している動作状態である第2の動作モードと、実行する前記タスクがなく、前記機能部が動作していない動作状態である第3の動作モードと、を有していることを特徴とする[3]に記載の電子機器。
[4]
The operation mode includes a first operation mode in which the task to be executed is present and the function unit is operating, and an operation state in which the task is not performed and the function unit is operating. The electronic device according to [3], including a second operation mode and a third operation mode in which the task to be executed is not performed and the functional unit is not operating. machine.
[5]
前記制御回路部は、前記第3の動作モードにおいて、前記第1の発振器における前記第1のクロック信号の生成動作を停止させることを特徴とする[4]に記載の電子機器。
[5]
The electronic device according to [4], wherein the control circuit unit stops the operation of generating the first clock signal in the first oscillator in the third operation mode.
[6]
前記動作モードに応じて、前記演算回路部及び前記機能部への前記第1のクロック信号の供給状態を制御するスイッチを有することを特徴とする[4]に記載の電子機器。
[6]
[4] The electronic device according to [4], further comprising a switch that controls a supply state of the first clock signal to the arithmetic circuit unit and the functional unit according to the operation mode.
[7]
前記スイッチは、前記第2の動作モードにおいて、前記演算回路部への前記第1のクロック信号の供給を停止する状態に制御されることを特徴とする[6]に記載の電子機器。
[7]
The electronic device according to [6], wherein the switch is controlled to stop supplying the first clock signal to the arithmetic circuit unit in the second operation mode.
[8]
前記電子機器は、時計機能を備え、前記第2のクロック信号に基づいて刻時動作を行うことを特徴とする[1]乃至[7]のいずれかに記載の電子機器。
[8]
The electronic device according to any one of [1] to [7], wherein the electronic device has a clock function and performs a clock operation based on the second clock signal.
[9]
第1の発振器により第1のクロック信号を生成し、
第2の発振器により前記第1のクロック信号よりも周波数の低い第2のクロック信号を生成し、
前記第1のクロック信号に基づいて動作して、タスクを実行させ、
前記第2のクロック信号に基づいて割り込み信号を生成し、
前記割り込み信号及び前記タスクの実行状態に基づいて、前記第1の発振器における前記第1のクロック信号の生成動作の停止を制御することを特徴とする電子機器の制御方法。
[9]
Generating a first clock signal by a first oscillator;
Generating a second clock signal having a frequency lower than that of the first clock signal by a second oscillator;
Operating based on the first clock signal to perform a task;
Generating an interrupt signal based on the second clock signal;
A method for controlling an electronic device, comprising: controlling stop of the operation of generating the first clock signal in the first oscillator based on the interrupt signal and an execution state of the task.
[10]
コンピュータに、
第1の発振器により第1のクロック信号を生成させ、
第2の発振器により前記第1のクロック信号よりも周波数の低い第2のクロック信号を生成させ、
前記第1のクロック信号に基づいて動作して、タスクを実行させ、
前記第2のクロック信号に基づいて割り込み信号を生成させ、
前記割り込み信号及び前記タスクの実行状態に基づいて、前記第1の発振器における前記第1のクロック信号の生成動作の停止を制御させることを特徴とする制御プログラム。
[10]
On the computer,
Generating a first clock signal by a first oscillator;
Generating a second clock signal having a frequency lower than that of the first clock signal by a second oscillator;
Operating based on the first clock signal to perform a task;
Generating an interrupt signal based on the second clock signal;
A control program that controls stop of the operation of generating the first clock signal in the first oscillator based on the interrupt signal and the execution state of the task.
100 MCU
110、150 発振器
130 CPU
140、145 機能部
160 RTOS用信号生成回路
170 RTC生成部
180 制御回路
190 電源供給部
210 センサ部
220 GPS受信回路
230 周辺回路
DVC 電子機器
100 MCU
110, 150
140, 145
Claims (10)
前記第1のクロック信号よりも低い周波数の第2のクロック信号を生成する第2の発振器と、
リアルタイムオペレーションシステムを搭載し、前記第1のクロック信号に基づいて動作して、タスクを実行する演算回路部と、
前記第2のクロック信号に基づいて割り込み信号を生成する信号生成回路と、
前記割り込み信号及び前記タスクの実行状態に基づいて、前記第1の発振器における前記第1のクロック信号の生成動作の停止を制御する制御回路部と、
を有することを特徴とする電子機器。 A first oscillator for generating a first clock signal;
A second oscillator for generating a second clock signal having a lower frequency than the first clock signal;
An arithmetic circuit unit that is equipped with a real-time operation system, operates based on the first clock signal, and executes a task;
A signal generation circuit for generating an interrupt signal based on the second clock signal;
A control circuit unit that controls stop of the operation of generating the first clock signal in the first oscillator based on the interrupt signal and the execution state of the task;
An electronic device comprising:
前記演算回路部は、前記割り込み信号に基づいて、前記タスクの実行状態、及び、前記機能部の動作状態を監視することを特徴とする請求項1に記載の電子機器。 A functional unit that operates based on the first clock signal;
The electronic apparatus according to claim 1, wherein the arithmetic circuit unit monitors an execution state of the task and an operation state of the function unit based on the interrupt signal.
第2の発振器により前記第1のクロック信号よりも周波数の低い第2のクロック信号を生成し、
前記第1のクロック信号に基づいて動作して、タスクを実行させ、
前記第2のクロック信号に基づいて割り込み信号を生成し、
前記割り込み信号及び前記タスクの実行状態に基づいて、前記第1の発振器における前記第1のクロック信号の生成動作の停止を制御することを特徴とする電子機器の制御方法。 Generating a first clock signal by a first oscillator;
Generating a second clock signal having a frequency lower than that of the first clock signal by a second oscillator;
Operating based on the first clock signal to perform a task;
Generating an interrupt signal based on the second clock signal;
A method for controlling an electronic device, comprising: controlling stop of the operation of generating the first clock signal in the first oscillator based on the interrupt signal and an execution state of the task.
第1の発振器により第1のクロック信号を生成させ、
第2の発振器により前記第1のクロック信号よりも周波数の低い第2のクロック信号を生成させ、
前記第1のクロック信号に基づいて動作して、タスクを実行させ、
前記第2のクロック信号に基づいて割り込み信号を生成させ、
前記割り込み信号及び前記タスクの実行状態に基づいて、前記第1の発振器における前記第1のクロック信号の生成動作の停止を制御させることを特徴とする制御プログラム。 On the computer,
Generating a first clock signal by a first oscillator;
Generating a second clock signal having a frequency lower than that of the first clock signal by a second oscillator;
Operating based on the first clock signal to perform a task;
Generating an interrupt signal based on the second clock signal;
A control program that controls stop of the operation of generating the first clock signal in the first oscillator based on the interrupt signal and the execution state of the task.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213383A JP6191881B2 (en) | 2014-10-20 | 2014-10-20 | Electronic device and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213383A JP6191881B2 (en) | 2014-10-20 | 2014-10-20 | Electronic device and control method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016081365A true JP2016081365A (en) | 2016-05-16 |
JP6191881B2 JP6191881B2 (en) | 2017-09-06 |
Family
ID=55958866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014213383A Active JP6191881B2 (en) | 2014-10-20 | 2014-10-20 | Electronic device and control method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6191881B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10423379B2 (en) | 2017-05-05 | 2019-09-24 | Beijing Xiaomi Mobile Software Co., Ltd. | Method and device for screen-off display |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04348410A (en) * | 1991-06-28 | 1992-12-03 | Hitachi Ltd | Microcomputer |
JPH07302133A (en) * | 1994-02-02 | 1995-11-14 | Advanced Micro Devicds Inc | Electric-power control unit for computer system and method for control of electric power at inside of computer system |
JPH086661A (en) * | 1994-06-22 | 1996-01-12 | Citizen Watch Co Ltd | Computer system |
JP2003224768A (en) * | 2002-01-30 | 2003-08-08 | Minolta Co Ltd | Digital camera |
JP2004318542A (en) * | 2003-04-17 | 2004-11-11 | Sony Corp | Electronic appliance and control method of semiconductor integrated circuit |
JP2006178854A (en) * | 2004-12-24 | 2006-07-06 | Toshiba Corp | Electronic circuit |
JP2009003655A (en) * | 2007-06-20 | 2009-01-08 | Kyocera Corp | Portable electronic equipment and power-supply circuit |
-
2014
- 2014-10-20 JP JP2014213383A patent/JP6191881B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04348410A (en) * | 1991-06-28 | 1992-12-03 | Hitachi Ltd | Microcomputer |
JPH07302133A (en) * | 1994-02-02 | 1995-11-14 | Advanced Micro Devicds Inc | Electric-power control unit for computer system and method for control of electric power at inside of computer system |
JPH086661A (en) * | 1994-06-22 | 1996-01-12 | Citizen Watch Co Ltd | Computer system |
JP2003224768A (en) * | 2002-01-30 | 2003-08-08 | Minolta Co Ltd | Digital camera |
JP2004318542A (en) * | 2003-04-17 | 2004-11-11 | Sony Corp | Electronic appliance and control method of semiconductor integrated circuit |
JP2006178854A (en) * | 2004-12-24 | 2006-07-06 | Toshiba Corp | Electronic circuit |
JP2009003655A (en) * | 2007-06-20 | 2009-01-08 | Kyocera Corp | Portable electronic equipment and power-supply circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10423379B2 (en) | 2017-05-05 | 2019-09-24 | Beijing Xiaomi Mobile Software Co., Ltd. | Method and device for screen-off display |
Also Published As
Publication number | Publication date |
---|---|
JP6191881B2 (en) | 2017-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107239101B (en) | Electronic device and time display control method | |
US9547363B2 (en) | Power-saving method and associated electronic device | |
US20180177437A1 (en) | Biological information measuring device, wearable device, and sensor information processing device | |
JP6958248B2 (en) | Biological information measuring device and wearable device | |
US9588507B2 (en) | Low-power mechanism for wearable controller and associated control method | |
US20160021617A1 (en) | Remote sensor data sharing for electronic device and associated method | |
WO2018223395A1 (en) | Management method and apparatus for wearable smart device | |
US11209895B2 (en) | Electronic device, control method, and recording medium | |
US20160127448A1 (en) | Wearable device including modular functional block and method for extending function of wearable device using modular functional block | |
JP2018044842A (en) | Electronic watch, time change method of electronic watch, and program | |
JP6191881B2 (en) | Electronic device and control method thereof | |
JP6555379B2 (en) | Electronic device and time display control method | |
JP6939626B2 (en) | Communication device and communication control method | |
US11860586B2 (en) | Electronic device, timepiece, and control method | |
US10362620B2 (en) | Electronic device, method for controlling same and computer-readable storage medium storing control program | |
JP2023111951A (en) | Electronic apparatus, information processing method, and information processing program | |
JP6394951B2 (en) | POWER CONTROL DEVICE, ITS CONTROL METHOD, CONTROL PROGRAM, AND ELECTRONIC DEVICE | |
JP2015008821A (en) | Active mass measuring system, information terminal, active mass measuring method, and program | |
JP7235080B2 (en) | ELECTRONIC DEVICE, START-UP METHOD AND PROGRAM | |
JP6711061B2 (en) | Wearable device, operation control method and program | |
WO2015037056A1 (en) | Electronic device, method, and program | |
US20120166133A1 (en) | Electronic device, pedometer, and program | |
JP6844662B2 (en) | Electronics | |
JP7283528B2 (en) | Electronics | |
US20230236277A1 (en) | Electronic device, processing method, and non-transitory computer-readable storage medium storing program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6191881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |