JP2016076547A - Fabrication method of field effect transistor - Google Patents

Fabrication method of field effect transistor Download PDF

Info

Publication number
JP2016076547A
JP2016076547A JP2014204765A JP2014204765A JP2016076547A JP 2016076547 A JP2016076547 A JP 2016076547A JP 2014204765 A JP2014204765 A JP 2014204765A JP 2014204765 A JP2014204765 A JP 2014204765A JP 2016076547 A JP2016076547 A JP 2016076547A
Authority
JP
Japan
Prior art keywords
source
ink
printing
drain electrode
lyophilic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014204765A
Other languages
Japanese (ja)
Inventor
納堂 高明
Takaaki Nodo
高明 納堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2014204765A priority Critical patent/JP2016076547A/en
Publication of JP2016076547A publication Critical patent/JP2016076547A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a fabrication method of a field effect transistor, facilitating the wiring formation and the formation of a semiconductor layer by inkjet printing.SOLUTION: A fabrication method of a bottom-contact type field effect transistor includes the steps of: forming a lyophilic/lyophobic pattern having a lyophilic portion and a lyophobic portion on a gate insulation film or a base material; printing a conductive ink to the lyophilic portion by inkjet printing to form a source/drain electrode; and forming a semiconductor layer by inkjet printing on the source/drain electrode. In the source/drain electrode, the width of a channel portion is 20 μm or less, the channel portion has a comb shape, and the width of the source/drain electrode is 20-50 μm.SELECTED DRAWING: Figure 1

Description

本発明は特にインクジェット印刷を用いた、電界効果トランジスタの作製方法に関する。   The present invention relates to a method for manufacturing a field effect transistor, particularly using ink jet printing.

電界効果トランジスタ(以下、FETとも表す)は、ディスプレイやセンサ等の駆動素子として広く用いられている。代表的なFETの構造は、ゲート電極をゲート絶縁膜の下層に配したボトムゲート型と、ゲート電極をゲート絶縁膜の上層に配したトップゲート型とに分けられる。また、ソース・ドレイン電極の上層に半導体層を配したボトムコンタクト型FETと、ソース・ドレイン電極の下層に半導体層を配したトップコンタクト型FETに分けられる。FETは、従来フォトリソグラフィを用いた配線形成、蒸着・スパッタリング等の真空装置を用いて作製される。   Field effect transistors (hereinafter also referred to as FETs) are widely used as drive elements such as displays and sensors. A typical FET structure can be divided into a bottom gate type in which a gate electrode is disposed in a lower layer of a gate insulating film and a top gate type in which a gate electrode is disposed in an upper layer of the gate insulating film. Further, it can be divided into a bottom contact type FET in which a semiconductor layer is disposed above the source / drain electrodes and a top contact type FET in which a semiconductor layer is disposed below the source / drain electrodes. The FET is conventionally produced using a vacuum device such as wiring formation using photolithography, vapor deposition / sputtering, or the like.

しかし、フォトリソグラフィによる回路形成では、エッチングや現像により廃液の増大が問題となり、また、真空装置は、処理面積の大きさに伴い設備が大きくなり、コスト高となる。   However, in circuit formation by photolithography, an increase in waste liquid becomes a problem due to etching and development, and the equipment of a vacuum apparatus increases with the size of the processing area, resulting in high costs.

そこで、近年、印刷法を用いたFETの作製方法が注目されている。印刷法では、電極や半導体層などの各構成要素を必要な領域のみに付加的に作製することができるため、コストを低減することが可能である。また、連続生産性にも優れており、基材をフィルムのような屈曲性のあるものにすることも容易である。   Therefore, in recent years, a method for manufacturing an FET using a printing method has attracted attention. In the printing method, each component such as an electrode and a semiconductor layer can be additionally manufactured only in a necessary region, so that cost can be reduced. Moreover, it is excellent also in continuous productivity, and it is easy to make a base material flexible like a film.

配線形成などパターニングが可能な印刷法としては、グラビア印刷、グラビアオフセット印刷、フレキソ印刷、反転オフセット印刷、インクジェット印刷、スクリーン印刷などがあるが、このうちインクジェット印刷は、印刷版が不要で、かつ必要な個所にのみインクを印刷することが可能であり、インクの使用量が大幅に削減できることから注目されている。   Printing methods that allow patterning such as wiring formation include gravure printing, gravure offset printing, flexographic printing, reverse offset printing, ink jet printing, and screen printing. Of these, ink jet printing requires and does not require a printing plate. It is possible to print ink only at a certain point, and attention is paid to the fact that the amount of ink used can be greatly reduced.

しかし、インクジェット印刷は、比較的低粘度のインクを滴下するために流動が起こり易く、微細な配線の形成性が有版印刷と比較して劣るために、高精細な配線形成には不向きである。   However, ink jet printing is not suitable for forming high-definition wiring because ink drops with relatively low viscosity are liable to flow and formability of fine wiring is inferior to plate printing. .

しかし、高精細な配線を形成する方法の一つとして、インクに対する親液性と撥液性を利用して、事前に被印刷物に親液部と撥液部を形成しておく親撥処理が挙げられる。例えば、特許文献1には、基材の表面に、パターンを形成するための材料が優先的に堆積される表面特性(親液性)を有する第1の領域と、前記第1の領域に比較して前記パターンを形成するための材料が堆積されにくい表面特性(撥液性)を有する第2の領域を形成する工程と、前記基材に対して、前記パターンを形成するための材料を付与し、前記第1の領域にその材料を選択的に堆積させる工程と、前記パターンを形成するための材料に対し相溶性の低い第2の材料を堆積させる工程と、を具備するパターン形成法が記載されている。このように、印刷前に基材表面に親撥処理をすることで、微細な配線を作製することができる。   However, as one of the methods for forming high-definition wiring, there is a lyophobic treatment in which a lyophilic portion and a lyophobic portion are formed in advance on the printed material using the lyophilicity and lyophobic property for ink. Can be mentioned. For example, in Patent Document 1, a first region having surface characteristics (lyophilicity) on which a material for forming a pattern is preferentially deposited on the surface of a substrate is compared with the first region. And forming a second region having surface characteristics (liquid repellency) on which the material for forming the pattern is difficult to be deposited, and applying the material for forming the pattern to the substrate. A pattern forming method comprising: selectively depositing the material in the first region; and depositing a second material having low compatibility with the material for forming the pattern. Have been described. In this way, fine wiring can be produced by applying an affinity treatment to the substrate surface before printing.

しかしながら、親撥処理は微細なFETを作製する方法として有効な手段であるが、ボトムコンタクト型のFETを作製する場合、ソース・ドレイン電極作製後に半導体インクを印刷すると、インクが撥液部から弾かれてしまい、安定してチャネル部を形成できないという問題があった。また、トップコンタクト型のFETを作製しようとすると、半導体層上に親撥処理をしなくてはならなくなり、半導体にダメージがあるという問題があった。   However, the lyophobic treatment is an effective method for producing a fine FET. However, when producing a bottom contact type FET, if the semiconductor ink is printed after the source / drain electrodes are produced, the ink is ejected from the liquid-repellent part. As a result, the channel portion cannot be formed stably. Further, when a top contact type FET is to be manufactured, there is a problem in that the semiconductor layer has to be repellent and the semiconductor is damaged.

特開2006−303199号公報JP 2006-303199 A

本発明の目的は、インクジェット印刷による配線形成及び半導体層の形成を容易にする、電界効果トランジスタ(FET)の作製方法を提供することである。   An object of the present invention is to provide a method for manufacturing a field effect transistor (FET) that facilitates the formation of wiring by inkjet printing and the formation of a semiconductor layer.

すなわち、本発明は、ゲート絶縁膜上又は基材上に、親液部と撥液部とを有する親撥パターンを作製する工程と、前記親液部にインクジェット印刷で導電性インクを印刷してソース・ドレイン電極を形成する工程と、前記ソース・ドレイン電極上にインクジェット印刷で半導体層を形成する工程とを備え、前記ソース・ドレイン電極において、チャネル部の幅が20μm以下であり、チャネル部の形状が櫛形であり、前記ソース・ドレイン電極の幅が20〜50μmであるボトムコンタクト型の電界効果トランジスタの作製方法に関する。
また、本発明は、導電性インクに対する、親液部の接触角と、撥液部の接触角との差が、20°以上である前記の電界効果トランジスタの作製方法に関する。
That is, the present invention includes a step of producing a lyophobic pattern having a lyophilic portion and a lyophobic portion on a gate insulating film or a substrate, and printing a conductive ink by inkjet printing on the lyophilic portion. A step of forming a source / drain electrode and a step of forming a semiconductor layer on the source / drain electrode by ink jet printing, wherein the channel width of the source / drain electrode is 20 μm or less; The present invention relates to a method of manufacturing a bottom contact type field effect transistor having a comb shape and a width of the source / drain electrodes of 20 to 50 μm.
The present invention also relates to the above-described method for producing a field effect transistor, wherein the difference between the contact angle of the lyophilic portion and the contact angle of the liquid repellent portion with respect to the conductive ink is 20 ° or more.

本発明によれば、インクの流れ込みを利用することでチャネル部近傍に着弾させること無くインクジェット印刷による配線形成が可能で、かつチャネル部の形状を櫛型にすることで、インクジェット印刷で半導体層を形成する際、半導体インクが撥液性のチャネル部から弾かれること無く、容易に半導体層を形成できるトランジスタの作製方法を提供できる。   According to the present invention, it is possible to form a wiring by ink jet printing without landing near the channel portion by utilizing the flow of ink, and the semiconductor layer can be formed by ink jet printing by forming the shape of the channel portion into a comb shape. In the formation, a method for manufacturing a transistor can be provided in which a semiconductor layer can be easily formed without the semiconductor ink being repelled from the liquid-repellent channel portion.

本発明により、インクジェット印刷を用いたボトムコンタクト型のFETを作製する際、親撥処理によって作製する親液部と撥液部の形状を制御することで、インクジェット印刷による配線形成を容易にし、かつインクジェット印刷による半導体層の形成を容易にする電界効果トランジスタ(FET)の作製方法を提供することが可能となる。   According to the present invention, when forming a bottom contact type FET using ink jet printing, by controlling the shape of the lyophilic part and the liquid repellent part produced by the lyophobic treatment, wiring formation by ink jet printing is facilitated, and It is possible to provide a method for manufacturing a field effect transistor (FET) that facilitates formation of a semiconductor layer by inkjet printing.

本発明の実施の形態に係るソース・ドレイン電極を示す模式図である。It is a schematic diagram which shows the source / drain electrode which concerns on embodiment of this invention. 本発明の実施例1における導電性インク印刷後のソース・ドレイン電極の写真である。It is a photograph of the source / drain electrode after conductive ink printing in Example 1 of the present invention. 本発明の実施例1における半導体インク印刷後のソース・ドレイン電極及び半導体層の写真である。It is a photograph of the source / drain electrode and semiconductor layer after semiconductor ink printing in Example 1 of the present invention.

本実施形態のボトムコンタクト型の電界効果トランジスタ(FET)の作製方法は、ゲート絶縁膜上又は基材上に、親液部と撥液部とを有する親撥パターンを作製する工程と、前記親液部にインクジェット印刷で導電性インクを印刷してソース・ドレイン電極を形成する工程と、前記ソース・ドレイン電極上にインクジェット印刷で半導体層を形成する工程とを備え、前記ソース・ドレイン電極において、チャネル部の幅が20μm以下であり、チャネル部の形状が櫛形であり、前記ソース・ドレイン電極の幅が20〜50μmである。   A method for manufacturing a bottom contact type field effect transistor (FET) according to this embodiment includes a step of forming a lyophobic pattern having a lyophilic portion and a lyophobic portion on a gate insulating film or a substrate, and A step of forming a source / drain electrode by printing a conductive ink by ink jet printing on a liquid portion; and a step of forming a semiconductor layer by ink jet printing on the source / drain electrode, The channel portion has a width of 20 μm or less, the channel portion has a comb shape, and the source / drain electrodes have a width of 20 to 50 μm.

本実施形態で作製する親撥パターンは、FETがボトムゲート構造の場合はゲート絶縁膜上に、また、トップゲート構造の場合は基材上に形成する。親撥パターンは、親液部(親液層とも表す)の上に極薄の撥液部(撥液層とも表す)を形成し、回路となるべき部位の撥液部をアブレーション(分解)などにより除去する方法や、紫外光などによる撥液部の表面改質による親液化処理、または親液部の表面改質による撥液化処理で作製されるが、これらに限定されない。   The affinity pattern produced in this embodiment is formed on the gate insulating film when the FET has a bottom gate structure, and on the substrate when the FET has a top gate structure. The lyophobic pattern is formed by forming an extremely thin lyophobic part (also referred to as a lyophobic layer) on the lyophilic part (also referred to as a lyophilic layer) and ablating (decomposing) the lyophobic part at a site to be a circuit However, the method is not limited to these.

FETが、ボトムゲート構造の場合、親撥パターンを作製するゲート絶縁膜は、ゲート電極の上部に作製する。FETがトップゲート構造の場合、親撥パターンを作製する基材は、親撥パターンが作製できるものあればどのようなものでもよく、ソース・ドレイン電極及び半導体層の上部にゲート絶縁膜を形成し、その上部にゲート電極を形成する。なお、基材としては、単結晶シリコンやガラス基板、プラスチック等の基板が挙げられる。   In the case where the FET has a bottom gate structure, the gate insulating film for forming the hydrophobic / repellent pattern is formed above the gate electrode. When the FET has a top gate structure, any substrate can be used for producing the repellent pattern, as long as the repellent pattern can be produced. A gate insulating film is formed on the source / drain electrodes and the semiconductor layer. A gate electrode is formed on the upper portion. In addition, as a base material, substrates, such as a single crystal silicon, a glass substrate, and a plastic, are mentioned.

ゲート絶縁膜には、無機絶縁膜と有機絶縁膜があり、その作製方法は特に限定しない。例えば、スピンコート法やスリットダイコートによる絶縁膜インクの塗布、続いてインク溶剤の乾燥、焼成又は硬化することで作製することができる。   The gate insulating film includes an inorganic insulating film and an organic insulating film, and a manufacturing method thereof is not particularly limited. For example, it can be produced by applying an insulating film ink by spin coating or slit die coating, and then drying, baking or curing the ink solvent.

ゲート絶縁膜の厚みは、50〜3000nmであることが好ましく、100〜2000nmであることがより好ましい。ゲート絶縁膜の厚みが50nm未満であると、ショートが発生する可能性が高くなり、好ましくなく、厚みが3000nmを超えると、ゲート電極が、スイッチングゲートの役割を果たせなくなるため好ましくない。   The thickness of the gate insulating film is preferably 50 to 3000 nm, and more preferably 100 to 2000 nm. If the thickness of the gate insulating film is less than 50 nm, the possibility of a short circuit is increased, which is not preferable. If the thickness exceeds 3000 nm, the gate electrode cannot play the role of a switching gate.

ゲート絶縁膜の絶縁破壊電圧は2MV/cm以上であることが好ましく、3MV/cm以上であることがより好ましい。また、誘電率は3〜4であることが好ましい。   The dielectric breakdown voltage of the gate insulating film is preferably 2 MV / cm or more, and more preferably 3 MV / cm or more. The dielectric constant is preferably 3-4.

本実施形態において、親液部と撥液部とを有する親撥パターンの、前記親液部にインクジェット印刷で導電性インクを印刷してソース・ドレイン電極が形成される。
親液部と撥液部の表面状態は、通常、接触角計を用いて把握することができる。接触角測定には、水、有機溶媒などが用いられるが、インクジェット印刷に用いる電極作製用の導電性インクが好ましい。
親撥パターンとしては、導電性インクに対する、親液部の接触角と、撥液部の接触角との差が、20°以上であることが好ましく、30°以上がより好ましく、40°以上がさらに好ましい。20°以上であることによって、親液部上に導電性インクが、にじみ等なく印刷され、精度の良いソース・ドレイン電極が形成される。
また、上記接触角は、前進接触角であることが好ましく、基材を斜めにして液滴を滑落させる方法や、液滴量を増加/減少させる拡張/収縮法を用いて、動的接触角として測定することができる。
なお、動的接触角としては、前進接触角と後退接触角があり、例えば、基材を斜めにして液滴を滑落(移動)させた場合、その液滴の前方(滑落方向又は前進方向)が前進接触角であり、その液滴の後方が後退接触角である。
また、使用する導電性インクの表面張力としては、室温(25℃)において、通常20〜50mN/mであり、好ましくは25〜40mN/mである。
In this embodiment, a source / drain electrode is formed by printing conductive ink on the lyophilic portion of the lyophilic portion having a lyophilic portion and a lyophobic portion by inkjet printing.
The surface states of the lyophilic part and the liquid repellent part can be usually grasped using a contact angle meter. For the contact angle measurement, water, an organic solvent, or the like is used, and a conductive ink for electrode preparation used for inkjet printing is preferable.
As the lyophobic pattern, the difference between the contact angle of the lyophilic portion and the contact angle of the lyophobic portion with respect to the conductive ink is preferably 20 ° or more, more preferably 30 ° or more, and 40 ° or more. Further preferred. By being 20 ° or more, the conductive ink is printed on the lyophilic portion without bleeding or the like, and a highly accurate source / drain electrode is formed.
Further, the contact angle is preferably an advancing contact angle, and a dynamic contact angle is obtained by using a method in which a droplet is slid down by tilting the substrate or an expansion / contraction method in which the droplet amount is increased / decreased. Can be measured as
The dynamic contact angle includes an advancing contact angle and a receding contact angle. For example, when a droplet is slid down (moved) with the substrate inclined, the front (sliding direction or advancing direction) of the droplet. Is the advancing contact angle and the back of the droplet is the receding contact angle.
The surface tension of the conductive ink used is usually 20 to 50 mN / m, preferably 25 to 40 mN / m at room temperature (25 ° C.).

電極作製用の導電性インクには、金属粒子又は金属化合物粒子を分散したインクを用いることができる。該金属は貴金属であることが好ましく、金、銀、銅、白金、アルミニウム、ニッケル、クロム、パラジウム、イリジウム、ロジウム、ルテニウムなどが挙げられるが、これらに限定しない。   As the conductive ink for electrode preparation, an ink in which metal particles or metal compound particles are dispersed can be used. The metal is preferably a noble metal, and examples thereof include, but are not limited to, gold, silver, copper, platinum, aluminum, nickel, chromium, palladium, iridium, rhodium, and ruthenium.

インクジェット印刷で作製するソース・ドレイン電極は、図1に示すような櫛形であることを特徴とする。チャネル部の形状を櫛形にすることで、インクジェット印刷した半導体インクがチャネル部から弾かれにくくなる。また、ソース・ドレイン電極の電極幅は、20〜50μmの範囲とすることを特徴としている。電極幅が20μm未満であると、回路形成用インク(導電性インク)が流れ込まず、ソース電極又はドレイン電極が作製できないおそれがある。また、電極幅が50μmを超えると、電極形成後に半導体インクを印刷する際に、前記半導体インクが電極上を流れ、チャネル部から半導体インクが弾かれて安定して半導体層を形成できないおそれがある。なお、半導体インクとは、ソース・ドレイン電極上に半導体層を形成するためのインクである。   The source / drain electrodes produced by ink jet printing are comb-shaped as shown in FIG. By making the shape of the channel portion into a comb shape, it becomes difficult for semiconductor ink printed by ink jet to be repelled from the channel portion. The electrode width of the source / drain electrodes is characterized by being in the range of 20-50 μm. If the electrode width is less than 20 μm, the circuit forming ink (conductive ink) does not flow, and the source electrode or the drain electrode may not be produced. Further, if the electrode width exceeds 50 μm, when the semiconductor ink is printed after the electrode is formed, the semiconductor ink may flow on the electrode, and the semiconductor ink may be repelled from the channel portion, so that the semiconductor layer cannot be stably formed. . The semiconductor ink is ink for forming a semiconductor layer on the source / drain electrodes.

インクジェット印刷で作製するソース・ドレイン電極のチャネル部の幅は、20μm以下であり、さらに3〜20μmであることが好ましく、3〜10μmであることがより好ましい。チャネル部の幅が20μmを超えると、インクジェット印刷した半導体インクがチャネル部から弾かれやすくなり、安定して半導体層を形成できないおそれがある。また、チャネル部の幅が3μm未満であると、ソース電極とドレイン電極が接触して短絡する可能性が大きくなるため好ましくない。   The width of the channel part of the source / drain electrode produced by inkjet printing is 20 μm or less, preferably 3 to 20 μm, more preferably 3 to 10 μm. If the width of the channel portion exceeds 20 μm, the ink-jet printed semiconductor ink is likely to be repelled from the channel portion, and the semiconductor layer may not be stably formed. Further, if the width of the channel portion is less than 3 μm, the possibility that the source electrode and the drain electrode come into contact with each other and short-circuit increases, which is not preferable.

インクジェット印刷で作製するソース・ドレイン電極の厚みは、20nm以上であることが好ましく、50nm以上であることがより好ましい。20nm未満であると、スイッチングのための電流が供給できなくなるため好ましくない。   The thickness of the source / drain electrode produced by inkjet printing is preferably 20 nm or more, and more preferably 50 nm or more. If it is less than 20 nm, it is not preferable because a current for switching cannot be supplied.

ソース・ドレイン電極を作製するためのインクジェット印刷では、インクジェット印刷機の着滴位置の精度を考慮に入れて、チャネル部から20μm以上離れた部位に着滴させることが好ましく、30μm以上離れた部位に着滴させることがより好ましい。20μm未満に着滴させると、導電性インクが親液部からはみだし、チャネル部が形成できなくなることがあるため好ましくない。   In the inkjet printing for producing the source / drain electrodes, it is preferable that the droplets be deposited at a site separated by 20 μm or more from the channel portion in consideration of the accuracy of the droplet deposition position of the inkjet printer, and at a site separated by 30 μm or more. More preferably, the droplets are deposited. If the droplets are deposited to a thickness of less than 20 μm, the conductive ink may protrude from the lyophilic portion and the channel portion may not be formed.

半導体層を作製するためのインクジェット印刷用インク(半導体インク)は、インクジェットで印刷できるものであればよく、半導体が水や有機溶剤に分散又は溶解し、分散媒又は溶媒が乾燥することで半導体層を形成できるものが好ましい。
例えば、半導体インクとしては、TIPSペンタセンやベンゾチオフェン誘導体などの低分子有機半導体、ポリ(3−アルキルチオフェン)(P3HT)やポリ[(9,9−ジオクチルフルオレニル−2,7−ジイル)−co−ビチオフェン](F8T2)等の高分子有機半導体、ポリシリコンやカーボンナノチューブ、酸化物半導体等が挙げられるが、特に限定しない。
The ink for ink jet printing (semiconductor ink) for producing the semiconductor layer is not particularly limited as long as it can be printed by ink jet. What can form is preferable.
For example, semiconductor inks include low molecular organic semiconductors such as TIPS pentacene and benzothiophene derivatives, poly (3-alkylthiophene) (P3HT) and poly [(9,9-dioctylfluorenyl-2,7-diyl)- Polymer organic semiconductors such as co-bithiophene] (F8T2), polysilicon, carbon nanotubes, oxide semiconductors and the like can be mentioned, but there is no particular limitation.

インクジェット印刷で作製する半導体層の厚みは、10nm以上であることが好ましく、30nm以上であることがより好ましい。10nm未満であると、スイッチングのための電流が供給できなくなるため好ましくない。   The thickness of the semiconductor layer produced by inkjet printing is preferably 10 nm or more, and more preferably 30 nm or more. If the thickness is less than 10 nm, it is not preferable because a current for switching cannot be supplied.

FETのゲート電極は、スイッチングのゲートとして作用できればよい。ゲート電極の作製方法は特に限定しないが、他の層の作製方法に合わせ、印刷法によるものが好ましい。   The gate electrode of the FET only needs to act as a switching gate. There is no particular limitation on a method for manufacturing the gate electrode, but a printing method is preferable in accordance with a method for manufacturing another layer.

また、FETのスイッチングを安定して行うために、半導体層を有機又は無機の絶縁層でカバーすることが好ましい。   Moreover, in order to perform switching of FET stably, it is preferable to cover a semiconductor layer with an organic or inorganic insulating layer.

以下に、本発明を用いた実施例を記すが、これに限定されるものではない。
(実施例1)
10×10cmのガラス基板上に、反転オフセット印刷機(MHIソリューションテクノロジーズ株式会社製PE TESTER)を用いてゲート電極を作製した。続いて、ゲート電極上に、有機系絶縁体インク(住友化学株式会社製SC−GI01)を、スピンコータ(ミカサ株式会社製MS−A150)を用いて塗布し、オーブンで180℃、1時間硬化してゲート絶縁膜を作製した。
Examples using the present invention will be described below, but the present invention is not limited thereto.
Example 1
A gate electrode was produced on a 10 × 10 cm glass substrate using a reversal offset printing machine (PE TESTER manufactured by MHI Solution Technologies). Subsequently, an organic insulator ink (SC-GI01 manufactured by Sumitomo Chemical Co., Ltd.) was applied onto the gate electrode using a spin coater (MS-A150 manufactured by Mikasa Co., Ltd.) and cured in an oven at 180 ° C. for 1 hour. Thus, a gate insulating film was produced.

ゲート絶縁膜にUVオゾン洗浄改質装置(株式会社たけでん製)を用いてUVオゾン処理を3分間行った後、フッ素系インク(旭硝子株式会社製サイトップ)を、スピンコータを用いて形成し、ホットプレートで80℃、3分乾燥して撥液層(撥液部)を作製した。   The gate insulating film is subjected to UV ozone treatment using a UV ozone cleaning and reforming apparatus (manufactured by Takeden Co., Ltd.) for 3 minutes, and then a fluorine-based ink (Cytop manufactured by Asahi Glass Co., Ltd.) is formed using a spin coater. The plate was dried at 80 ° C. for 3 minutes to prepare a liquid repellent layer (liquid repellent portion).

撥液層(撥液部)をエキシマステッパ露光機(SUSS MicroTec社製ELP−300、露光量100mJ/cm)を用いてアブレーションを行い、撥液部を除去して親液部を露出させることで親撥パターンを作製した。ここで、親撥パターンのチャネル部の長さは10μm、チャネル部の幅は20μmで櫛形、電極幅は30μmとした。 Ablating the liquid repellent layer (liquid repellent part) using an excimer stepper exposure machine (ELP-300 manufactured by SUS MicroTec, exposure amount: 100 mJ / cm 2 ) to remove the liquid repellent part and expose the lyophilic part A repellent pattern was prepared. Here, the length of the channel portion of the repellent pattern is 10 μm, the width of the channel portion is 20 μm, and the electrode width is 30 μm.

作製した親撥パターンにUVオゾン処理を3分間行った後、導電性の銀インク(株式会社アルバック製L−Ag1TeH)をインクジェット印刷した。インクジェット装置にはFUJIFILM Dimatix社製マテリアルプリンター(DMP−3000)を用いた。吐出位置は、チャネル部から最短で30μm離れた位置に印刷するようにした。印刷後、オーブンで150℃・1時間焼成を行った。
図2に示すように親撥パターンに沿ってソース・ドレイン電極が作製できた。ソース・ドレイン電極の厚みを接触式の段差計(KLA Tencor社製P−15)で測定したところ、ソース電極の厚みが204nm、ドレイン電極の厚みが186nm(いずれも平均値)であった。
また、作製したソース・ドレイン電極のチャネル部の長さは10μm、チャネル部の幅は20μmであり、形状は櫛形、電極幅は30μmであった。
The produced repellent pattern was subjected to UV ozone treatment for 3 minutes, and then a conductive silver ink (L-Ag1TeH manufactured by ULVAC, Inc.) was inkjet printed. A material printer (DMP-3000) manufactured by FUJIFILM Dimatix was used for the ink jet apparatus. The discharge position was printed at a position 30 μm away from the channel portion at the shortest. After printing, baking was performed in an oven at 150 ° C. for 1 hour.
As shown in FIG. 2, source / drain electrodes were produced along the repellent pattern. When the thickness of the source / drain electrode was measured with a contact-type step gauge (P-15 manufactured by KLA Tencor), the thickness of the source electrode was 204 nm and the thickness of the drain electrode was 186 nm (both average values).
The channel length of the fabricated source / drain electrodes was 10 μm, the width of the channel portion was 20 μm, the shape was a comb, and the electrode width was 30 μm.

作製したソース・ドレイン電極に、半導体インク(Flexink社製FS0085)をインクジェット印刷してボトムゲート−ボトムコンタクト型のFETを作製した。インクジェット装置にはソース・ドレイン電極作製に用いた装置と同じものを用いた。半導体インクの吐出量は120pLとした。図3に示すように、チャネル部の撥液部からインクが弾かれず半導体層を形成できた。半導体層の厚みを接触式の段差計で測定したところ、560nm(平均値)であった。また、FET特性を半導体デバイスアナライザ(アジレントテクノロジ社製B1500A)を用いて測定したところ、移動度は7×10−2cm/Vs、オン/オフ比は2×10であった。 A bottom-gate / bottom-contact type FET was manufactured by ink-jet printing a semiconductor ink (FS0085 manufactured by Flexink) on the prepared source / drain electrodes. The same ink-jet apparatus as that used for producing the source / drain electrodes was used. The discharge amount of the semiconductor ink was 120 pL. As shown in FIG. 3, the ink was not repelled from the liquid repellent part of the channel part, and the semiconductor layer could be formed. It was 560 nm (average value) when the thickness of the semiconductor layer was measured with the contact-type level difference meter. Further, when the FET characteristics were measured using a semiconductor device analyzer (B1500A manufactured by Agilent Technologies), the mobility was 7 × 10 −2 cm 2 / Vs, and the on / off ratio was 2 × 10 4 .

作製した親撥パターン上のインクの接触角を測定した。接触角測定には、協和界面科学株式会社製の固液界面解析システム(DropMaster500)を用いた。測定方法は、液滴量を増加/減少させる拡張/収縮法を使用して前進接触角と後退接触角を測定した。インクは、ソース・ドレイン電極を作製したときに用いた導電性インクを使用した。
先ずシリンジ先端に0.5μLの液滴を作製して基材に接触させ、その後、シリンジからインクを6μL/secで押し出して液滴量を22μLまで増加(拡張)させることで前進接触角を測定した。その後、シリンジにインクを6μL/secで吸い込み液適量を減少(収縮)させることで後退接触角を測定した。作製した親撥パターンの親液部の前進接触角は6°、後退接触角は0°であった。一方、撥液部の前進接触角は52°、後退接触角は7°であった。
The contact angle of ink on the produced repellent pattern was measured. For the contact angle measurement, a solid-liquid interface analysis system (DropMaster 500) manufactured by Kyowa Interface Science Co., Ltd. was used. As the measurement method, the advancing contact angle and the receding contact angle were measured using an expansion / contraction method for increasing / decreasing the droplet amount. The ink used was the conductive ink used when the source / drain electrodes were made.
First, a 0.5 μL droplet is made at the tip of the syringe and brought into contact with the substrate, and then the forward contact angle is measured by pushing the ink from the syringe at 6 μL / sec and increasing (expanding) the droplet volume to 22 μL. did. Then, the receding contact angle was measured by sucking ink into the syringe at 6 μL / sec and reducing (shrinking) an appropriate amount of the liquid. The lyophilic part of the produced lyophobic pattern had an advancing contact angle of 6 ° and a receding contact angle of 0 °. On the other hand, the advancing contact angle of the liquid repellent part was 52 °, and the receding contact angle was 7 °.

(比較例1)
親撥パターンのチャネル部の長さを30μm、チャネル部の幅を110μmで櫛形、ソース・ドレイン電極の幅を30μmとした以外は、全て実施例1と同じ条件でFETを作製した。チャネル部の撥液部に沿って、ソース・ドレイン電極が作製できたが、チャネル部から半導体インクが弾かれ、半導体層を形成できなかった。
(Comparative Example 1)
An FET was fabricated under the same conditions as in Example 1 except that the length of the channel portion of the hydrophobic / repellent pattern was 30 μm, the width of the channel portion was 110 μm, and the width of the source / drain electrodes was 30 μm. Although the source / drain electrodes could be produced along the liquid repellent part of the channel part, the semiconductor ink was repelled from the channel part and the semiconductor layer could not be formed.

(比較例2)
親撥パターンのチャネル部の長さを10μm、チャネル部の幅を110μmで直線型、ソース・ドレイン電極の幅を30μmとした以外は、全て実施例1と同じ条件でFETを作製した。親撥パターンに沿ってソース・ドレイン電極が作製できたが、半導体インクをインクジェット印刷するとチャネル部から半導体インクが弾かれ、半導体層を形成できなかった。
(Comparative Example 2)
An FET was fabricated under the same conditions as in Example 1 except that the length of the channel portion of the hydrophobic / repellent pattern was 10 μm, the width of the channel portion was 110 μm, and the width of the source / drain electrodes was 30 μm. Although the source / drain electrodes could be produced along the repellent pattern, when the semiconductor ink was inkjet printed, the semiconductor ink was repelled from the channel portion, and the semiconductor layer could not be formed.

(比較例3)
親撥パターンのチャネル部の長さを10μm、チャネル部の幅を110μmで櫛形、ソース・ドレイン電極の幅を10μmとした以外は、全て実施例1と同じ条件でFETを作製した。親撥パターンに沿ってソース・ドレイン電極が作製できなかった。
(Comparative Example 3)
An FET was manufactured under the same conditions as in Example 1 except that the length of the channel portion of the hydrophobic / repellent pattern was 10 μm, the width of the channel portion was 110 μm, and the width of the source / drain electrodes was 10 μm. Source / drain electrodes could not be produced along the repellent pattern.

(比較例4)
親撥パターンのチャネル部の長さを10μm、チャネル部の幅を110μmで櫛形、ソース・ドレイン電極の幅を60μmとした以外は、全て実施例1と同じ条件でFETを作製した。親撥パターンに沿ってソース・ドレイン電極が作製できたが、半導体インクをインクジェット印刷すると電極上に半導体インクがぬれ広がり、チャネル部から半導体インクが弾かれ、半導体層を形成できなかった。
(Comparative Example 4)
An FET was fabricated under the same conditions as in Example 1 except that the length of the channel portion of the hydrophobic / repellent pattern was 10 μm, the width of the channel portion was 110 μm, and the width of the source / drain electrodes was 60 μm. Although the source / drain electrodes could be produced along the repellent pattern, when the semiconductor ink was ink-jet printed, the semiconductor ink was wet spread on the electrodes, the semiconductor ink was repelled from the channel portion, and the semiconductor layer could not be formed.

実施例に示したように、インクジェット印刷を用いたボトムコンタクト型のFETを作製する際、親撥処理によって作製する親撥パターン(親液部と撥液部)の形状や寸法を制御することで、インクジェット印刷による配線形成を容易にし、かつインクジェット印刷による半導体層の形成を容易にすることが可能となった。   As shown in the examples, when fabricating a bottom contact type FET using ink jet printing, by controlling the shape and dimensions of the lyophobic pattern (lyophilic part and lyophobic part) produced by the lyophilic process. Therefore, it is possible to easily form a wiring by ink jet printing and to easily form a semiconductor layer by ink jet printing.

1:ソース電極、2:ドレイン電極、3:チャネル部。 1: source electrode, 2: drain electrode, 3: channel part.

Claims (2)

ゲート絶縁膜上又は基材上に、親液部と撥液部とを有する親撥パターンを作製する工程と、
前記親液部にインクジェット印刷で導電性インクを印刷してソース・ドレイン電極を形成する工程と、
前記ソース・ドレイン電極上にインクジェット印刷で半導体層を形成する工程とを備え、
前記ソース・ドレイン電極において、チャネル部の幅が20μm以下であり、チャネル部の形状が櫛形であり、前記ソース・ドレイン電極の幅が20〜50μmであるボトムコンタクト型の電界効果トランジスタの作製方法。
Producing a lyophobic pattern having a lyophilic part and a lyophobic part on the gate insulating film or the substrate;
Forming a source / drain electrode by printing conductive ink on the lyophilic part by inkjet printing; and
Forming a semiconductor layer by inkjet printing on the source / drain electrodes,
A method of manufacturing a bottom contact type field effect transistor, wherein in the source / drain electrode, the channel portion has a width of 20 μm or less, the channel portion has a comb shape, and the source / drain electrode has a width of 20 to 50 μm.
導電性インクに対する、親液部の接触角と、撥液部の接触角との差が、20°以上である請求項1に記載の電界効果トランジスタの作製方法。   The method for producing a field effect transistor according to claim 1, wherein a difference between a contact angle of the lyophilic portion and a contact angle of the lyophobic portion with respect to the conductive ink is 20 ° or more.
JP2014204765A 2014-10-03 2014-10-03 Fabrication method of field effect transistor Pending JP2016076547A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014204765A JP2016076547A (en) 2014-10-03 2014-10-03 Fabrication method of field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014204765A JP2016076547A (en) 2014-10-03 2014-10-03 Fabrication method of field effect transistor

Publications (1)

Publication Number Publication Date
JP2016076547A true JP2016076547A (en) 2016-05-12

Family

ID=55949976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014204765A Pending JP2016076547A (en) 2014-10-03 2014-10-03 Fabrication method of field effect transistor

Country Status (1)

Country Link
JP (1) JP2016076547A (en)

Similar Documents

Publication Publication Date Title
Pierre et al. All‐printed flexible organic transistors enabled by surface tension‐guided blade coating
JP4100351B2 (en) Thin film transistor manufacturing method
JP5194468B2 (en) Organic thin film transistor manufacturing method and organic thin film transistor
JP2006352083A (en) Organic thin film transistor and active matrix display device
CN101154712B (en) Organic semiconductor device, manufacturing method of the same, organic transistor array, and display
JP4730623B2 (en) THIN FILM TRANSISTOR, METHOD FOR PRODUCING THIN FILM TRANSISTOR, AND ELECTRONIC DEVICE
JP5256676B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
JP5638565B2 (en) Formation of self-aligned via holes in polymer thin films
Chu et al. Direct writing of inkjet-printed short channel organic thin film transistors
JP2008186885A (en) Thin-film semiconductor device and its manufacturing method
KR100993551B1 (en) Organic transistor and active matrix display
US10262860B2 (en) Method of fabricating electrodes, method of fabricating thin film transistor, method of fabricating array substrate, thin film transistor, array substrate, and display apparatus
Benwadih et al. Integration of a graphene ink as gate electrode for printed organic complementary thin-film transistors
KR20140047133A (en) Method of forming a top gate transistor
JP2006196851A (en) Thin-film transistor and method of manufacturing the same
JP5449736B2 (en) Bottom gate type organic thin film transistor and manufacturing method thereof
US20080093594A1 (en) Organic semiconductor device, manufacturing method of the same, organic transistor array, and display
Sporea et al. Micron-scale inkjet-assisted digital lithography for large-area flexible electronics
JP2016076547A (en) Fabrication method of field effect transistor
JP2006237197A (en) Method of manufacturing thin-film transistor
JP2007150031A (en) Thin-film transistor, and method of manufacturing same
JP5205894B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, organic transistor array, and display
Kim et al. Characterization of 6, 13-bis (triisopropylsilylethynyl) pentacene organic thin film transistors fabricated using pattern-induced confined structure
JP2008192669A (en) Organic semiconductor composition and manufacturing method of transistor
JP2008300546A (en) Organic thin-film transistor