JP2016071886A - スケジューラコンピューティング装置、それを含む分散コンピューティングシステムのデータノード、及びその方法 - Google Patents
スケジューラコンピューティング装置、それを含む分散コンピューティングシステムのデータノード、及びその方法 Download PDFInfo
- Publication number
- JP2016071886A JP2016071886A JP2015186832A JP2015186832A JP2016071886A JP 2016071886 A JP2016071886 A JP 2016071886A JP 2015186832 A JP2015186832 A JP 2015186832A JP 2015186832 A JP2015186832 A JP 2015186832A JP 2016071886 A JP2016071886 A JP 2016071886A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data node
- computing
- storage device
- central processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Multi Processors (AREA)
Abstract
【解決手段】少なくとも1つのコンピューティング業務を格納するように構成され、コンピューティング業務は分散コンピューティングシステムのデータノードによって実行され、分散コンピューティングシステムは少なくとも1つのデータノードを含み、各データノードは中央プロセッサ及び知能型格納装置を含み、知能型格納装置は制御器プロセッサとメモリを含む、コンピューティング業務メモリと、コンピューティング業務に連関されたデータの量に少なくとも部分的に基づいて、データノードの中央プロセッサ或いはデータノードの知能型格納装置の中で何れか1つによって実行されるようにコンピューティング業務を割当てるように構成されたプロセッサと、を含む。
【選択図】図1
Description
分散システムの一般的な特性は、構成要素の同時動作性、グローバルクロックの欠如、及び、構成要素の独立した故障が許容されることである。分散システムの例としては、巨大なマルチプレーヤオンラインゲームからピアツーピア・アプリケーションまで多様である。
更にメモリ184は、揮発性メモリ、不揮発性メモリ、或いはそれらの組合せを含み得る。多様な実施形態において、スケジューラ104は半永久的或いは実質的に永久的な形態にデータを格納するように構成された格納装置185を含む。多様な実施形態において、格納装置185はメモリ184に含まれる。
以下、プロセッサ182は、スケジューラプロセッサ、又はコンピューティング業務プロセッサともいう。
また、メモリ184は、スケジューラメモリ、又はコンピューティング業務メモリともいう。
また、格納装置185は、スケジューラ格納装置、又はコンピューティング業務格納装置ともいう。
このような実施形態で、スケジューラ104はデータノード間のデータを移動するように(例、データ184iをデータノード106bからデータノード106に移動)コンピューティング業務172を発生する場合があるが、そのような場合は本発明で開示する技術的特徴の、殆ど範囲外である。
図示された実施形態で、ISM 116の制御器プロセッサ142はこのような伝統的な機能を実行するように構成されるだけでなく、コンピューティング業務172を実行するように構成される。例えば、SSD(solid state drive)を含むISM 116は管理機能を実行するように構成される制御器プロセッサ142を含む。ここで、管理機能は、例えば、ECC(error correcting code)計算、ウェアレベリング管理、バッドブロックマッピング、リードスクラビング(read scrubbing)及びリードディスターブ(read disturb)管理、読出し及び書込みキャッシング、ガーベッジコレクション、及び/或いは暗号化等である。
多様な実施形態において、相異なるデータノード(例えば、データノード106及びデータノード106B、等)は異なる動作を支援する。例えば、第1 ISM(例えば、データノード106のISM 116)は第2データノード(例えば、データノード106bのISM 116)とは相異なる他の製造社によって製造され、ファームウェア160が異なるバーションを有する。このように、2つのデータノードは異なる能力又は動作を支援する。一部の実施形態で、スケジューラ104は第1データノードのISM 116に動作172を割当てるが、(よって能力が異なる場合)同一或いは類似の業務172を第2データノードの中央処理装置112に割当てることもあり得る。上述したことは本発明を制限しない実施形態として理解されなければならない。
その後に、決定された時点或いは動作で、第2小コンピューティング業務又は動作のチェーンは、中央プロセッサ112によって割当てられるか、或いは実行される(例えば、複雑な動作が検出された場合で、コピーされるべきデータ量等が小さい場合)。最後に、第3小コンピューティング業務或いは動作のチェーンは、ISM 116に割当てられるか、或いは実行され、そして大きいコンピューティング業務172はISM 116内に格納された出力を以って完了する。上述したことは本発明を制限しない幾つかの実施形態であると理解されなければならない。
このような実施形態で、スケジューラ104は、特定のデータノード或いはプロセッサに関するコンピューティング業務172のスケジューリングのみならず、複数のデータノード108全体を管理する。上述したことは本発明を制限しない幾つかの実施形態であると理解されなければならない。
このような実施形態で、中央プロセッサ112は通常、互に異なるデータにアクセスする動作(図示せず)の互に異なるセットを実行し、及び/又は、互に異なるコンピューティング業務に連関するのに忙しい。上述したことは本発明を制限しない1つの実施形態であると理解されなければならない。オフロードされた動作202の実行結果は出力データ282oとなる。
他の実施形態で、動作の次のチェーン或いは出力データ282oにアクセスするコンピューティング業務がISM 116に割当てられるか、或いはもしもオフロードされた動作202が大きいコンピューティング業務の最後の動作であれば、出力データ282oがISM 116のメモリ143に局部的に格納される方が更に効率的であり、便利である。上述したことは、本発明を制限しない幾つかの実施形態であると理解されなければならない。
一部の実施形態で、グループ314の動作はオフロード可能な分類322ではなく、ホスト計算可能分類326の一部となる。それは、グループ314にとって入出力データ大きさの差が無視できる程度だからである。上述したことは本発明が制限されない幾つかの例示的な実施形態であると理解されなければならない。
それにも拘わらず、第3部分430は、互に異なる動作分類がある時、大きいコンピューティング業務は互に異なる方式に細分割できることを単に示しているに過ぎない。上述したことは本発明を制限しない1つの実施形態であると理解されなければならない。
このような実施形態で、情報処理システム700は、局部的に(例えば、不揮発性メモリ730内に)設置され、プロセッサ710により直接実行され且つOSと直接に相互作用するように構成された1つ以上のネイティブアプリケーションを含む。このような実施形態で、ネイティブアプリケーションは予めコンパイルされたマシン実行可能コードを含む。
一部の実施形態で、ネイティブアプリケーションは、スクリプトインタプリタ(例えば、C_shell(CSH)、AppleScript、AutoHotkey、等)、或いは仮想実行マシンVM(例、Java(登録商標)仮想マシン、マイクロソフト共通言語ランタイム(Microsoft_Common_Language_Runtime)、等)を含み、これはソース或いはオブジェクトコードをプロセッサ710によって実行される実行コードに変換するように構成される。
104 スケジューラ、スケジューラコンピューティング装置、スケジューリングコンピュータ装置
106、106b、106c データノード
108 複数のデータノード
112 中央プロセッサ(CPU)
114 メーンメモリ
116 知能型格納装置、ISM
118 格納装置、SSM
142 制御器プロセッサ
143 メモリ
160 ファームウェア
170 指示
172 業務、コンピューティング業務
182 プロセッサ、スケジューラプロセッサ、コンピューティング業務プロセッサ
182i、184i、282i データ、入力データ
182o、184o、284o 出力データ
183 別途のハードウェア構成要素
184 メモリ、スケジューラメモリ、コンピューティング業務メモリ
185 格納装置、スケジューラ格納装置、コンピューティング業務格納装置
186 ネットワークインタフェイス
200 システム
202 オフロード(された)動作
204 ホスト計算動作
206 最後の格納
300 (分類システムの)テーブル
312、314、316 グループ
322、332 オフロード可能な分類
334 曖昧な分類
326、336 ホスト計算可能な分類
400 動作チェーンのブロック図
410、420、430、440 第1、第2、第3、第4部分
411、412、413、414、415、416 動作#1〜#6
421、422、423、424、425、426 動作#1〜#6
428、438、448 第1小コンピューティング業務
429、439、449 第2小コンピューティング業務
500 方法、技術
600 技術、フローチャート
700 情報処理システム
705 システムバス
710 中央処理装置(CPU)、ロジック、或いはプロセッサ
715 機能ユニットブロック(FUB)或いは組合せ論理ブロック(CLB)
720 揮発性メモリ(RAM)
730 不揮発性メモリ
740 ネットワークインタフェイス
750 使用者インタフェイスユニット
760 別途のハードウェア構成要素
770 ソフトウェア構成要素
Claims (20)
- スケジューラコンピューティング装置において、
少なくとも1つのコンピューティング業務を格納するように構成されたコンピューティング業務メモリと、
ここで、前記コンピューティング業務は分散コンピューティングシステムのデータノードによって実行され、前記分散コンピューティングシステムは少なくとも1つのデータノードを含み、各データノードは中央プロセッサ及び知能型格納装置を含み、前記知能型格納装置は制御器プロセッサとメモリを含み、
前記コンピューティング業務に連関されたデータの量に少なくとも部分的に基づいて、前記データノードの前記中央プロセッサ或いは前記データノードの前記知能型格納装置の中で何れか1つによって実行されるように前記コンピューティング業務を割当てるように構成されたプロセッサと、を含むことを特徴とする装置。 - 前記プロセッサは、
前記コンピューティング業務に連関された出力データの量と比較した前記コンピューティング業務に連関された入力データの量に少なくとも部分的に基づいて、前記データノードの前記中央プロセッサ或いは前記データノードの知能型格納装置の中で何れか1つによって実行される前記コンピューティング業務を割当てるように構成されたことを特徴とする請求項1に記載の装置。 - 前記プロセッサは、
前記出力データの量が前記入力データの量より大きければ、前記コンピューティング業務を前記データノードの前記中央プロセッサに割当て、
前記出力データの量が前記入力データの量より小さければ、前記コンピューティング業務を前記知能型格納装置の前記制御器プロセッサに割当てるように構成されることを特徴とする請求項2に記載の装置。 - 前記プロセッサは、
大きいコンピューティング業務を小さいコンピューティング業務に分割し、
ここで、前記コンピューティング業務の各々は、動作のチェーンを含み、前記小さいコンピューティング業務の各々は、前記データノードの前記中央プロセッサ及び前記データノードの前記知能型格納装置の中で何れか1つによって実行され、
前記小さいコンピューティング業務の各々を、少なくとも2つのカテゴリに分類し、
ここで、第1カテゴリは、前記データノードの前記中央プロセッサに割当てられ、前記第2カテゴリは、前記データノードの前記知能型格納装置に割当てられ、
前記小さいコンピューティング業務の各々に連関されたカテゴリに基づいて、前記小さいコンピューティング業務の各々を前記データノードの前記中央プロセッサ及び前記データノードの前記知能型格納装置の中で何れか1つに割当てる、ことを特徴とする請求項1に記載の装置。 - 前記プロセッサは、
前記コンピューティング業務を少なくとも3つのカテゴリに分類し、
前記第1カテゴリは、前記データノードの前記中央プロセッサに割当てられるように存在し、
前記第2カテゴリは、前記データノードの前記知能型格納装置に割当てられるように存在し、
前記第3カテゴリは、前記データノードの前記中央プロセッサ及び前記格納装置の中で何れか1つに割当てられるように存在し、
もしも現在コンピューティング業務が第3カテゴリに連関されれば、以前コンピューティング業務或いは次のコンピューティング業務に連関されたカテゴリに基づいて、前記現在コンピューティング業務を前記データノードの前記中央プロセッサ及び前記知能型格納装置の中で何れか1つに割当てることを特徴とする請求項1に記載の装置。 - 各データノードは、メーンメモリをさらに含み、
前記スケジューラコンピューティング装置は、前記コンピューティング業務の出力データが前記データノードの前記メーンメモリ及び前記知能型格納装置の前記メモリの中で何れか1つに格納されることを指示するように構成されることを特徴とする請求項1に記載の装置。 - 前記分散コンピューティングシステムは、少なくとも1つの第2データノードをさらに含み、
前記第2データノード各々は、第2中央プロセッサ及びシンプル格納装置を含み、
前記シンプル格納装置は、第2メモリを含み、
前記スケジューラコンピューティング装置の前記プロセッサは、
コンピューティング業務を、前記コンピューティング業務に連関されたデータの断片をどのデータノードが格納しているかに、少なくとも部分的に基づいて、知能型格納装置を含む前記複数のデータノードの内のデータノードの何れか、或いはシンプル格納装置を含む前記複数のデータノードの内の何れかのデータノードに割当て、
もしも前記コンピューティング業務が前記シンプル格納装置を含む前記複数のデータノードの内のデータノードに割当てられば、全体コンピューティング業務を前記データノードの前記中央プロセッサに割当てることを特徴とする請求項1に記載の装置。 - スケジューラコンピューティング装置の方法において、
複数の動作を有するコンピューティング業務を受信する段階と、
前記コンピューティング業務をデータノードに割当てる段階と、
ここで、前記データノードは、中央プロセッサ、メーンメモリ、及び知能型格納装置を含み、前記知能型格納装置は、制御器プロセッサとメモリを含み、
前記コンピューティング業務を少なくとも第1動作チェーンと第2動作チェーンとに分割する段階と、
前記第1動作チェーンを前記データノードの前記知能型格納装置に割当てる段階と、
前記第2動作チェーンを前記データノードの前記中央プロセッサに割当てる段階と、を含むことを特徴とする方法。 - 前記分割する段階は、
各動作を少なくとも第1カテゴリと第2カテゴリとに分類する段階と、
前記第1カテゴリに連関された動作は、入力データの量より小さい出力データの量を発生する段階と、
前記第2カテゴリに連関された動作は、入力データの量より大きい出力データの量を発生する段階と、を含むことを特徴とする請求項8に記載の方法。 - 前記分割する段階は、
前記コンピューティング業務の動作の内、何れか1つのカテゴリの動作から他のカテゴリの動作に遷移する箇所の動作を判別する段階と、
前記判別した動作箇所で前記コンピューティング業務を互に異なる動作チェーンに分割する段階と、を含むことを特徴とする請求項9に記載の方法。 - 前記分割する段階は、
各動作を少なくとも3つのカテゴリの中で1つに分類する段階を含み、
前記第1カテゴリは、前記データノードの前記中央プロセッサに連関され、
前記第2カテゴリは、前記データノードの前記知能型格納装置に連関され、
前記第3カテゴリは、前記データノードの前記中央プロセッサ及び前記知能型格納装置の双方に連関され、
もしも現在動作が前記第3カテゴリに連関されれば、以前の動作或いは次の動作に連関されたカテゴリに基づいて、前記現在の動作を前記データノードの前記中央プロセッサ及び前記データノードの前記知能型格納装置の中で何れか1つに割当てることを特徴とする請求項8に記載の方法。 - 前記第1動作チェーンによって発生される出力データのための前記出力位置を割当てる段階をさらに含むことを特徴とする請求項8に記載の方法。
- 前記出力位置を割当てる段階は、
もしも次の動作が前記データノードの前記中央プロセッサに割当てられれば、前記第1動作チェーンの出力データが前記データノードのメーンメモリに格納されることを指示する段階と、
前記次の動作が前記データノードの前記知能型格納装置に割当てられれば、前記第1動作チェーンの出力データが前記知能型格納装置に格納されることを指示する段階と、を含むことを特徴とする請求項12に記載の方法。 - 分散コンピューティングシステムのデータノードにおいて、
知能型格納装置によって格納されたデータに基づいて第1動作セットの中で少なくとも1つを実行するように構成される中央プロセッサと、
ここで、前記知能型格納装置は、半永久的な方法によりデータを格納するように構成されたメモリ、及び前記知能型格納装置に格納されたデータに基づいて第2動作セットの中で少なくとも1つを実行するように構成される制御器プロセッサを含み、
スケジューラコンピューティング装置から複数の動作を受信するように構成されるネットワークインタフェイスと、を含み、
前記データノードは、
コンピューティング業務を少なくとも前記第1動作セットと前記第2動作セットとに分割し、
前記第1動作セットの実行を前記中央プロセッサに割当て、
前記第2動作セットの実行を前記知能型格納装置に割当てることを特徴とするデータノード。 - 動作に連関された出力データの量と比較した前記動作に連関された入力データ量に少なくとも部分的に基づいて、前記動作を前記第1動作セット及び前記第2動作セットの中で何れか1つに割当てるように構成されることを特徴とする請求項14に記載のデータノード。
- 前記複数の動作の全てが前記第2動作セットに含まれ、前記第1動作セットは空になり、
前記知能型格納装置は、前記複数の動作を実行するように構成されることを特徴とする請求項14に記載のデータノード。 - 更に、一時的にデータを格納するように構成されたメーンメモリを含み、
前記動作に連関された出力データが前記メーンメモリ及び前記知能型格納装置の前記メモリの中で何れか1つに格納されることを特徴とする請求項14に記載のデータノード。 - もしも次の動作が前記中央プロセッサに割当てられれば、前記データノードの前記メーンメモリに前記出力データが格納され、
もしも次の動作が前記知能型格納装置に割当てられれば、前記知能型格納装置の前記メモリに前記出力データが格納されることを特徴とする請求項17に記載のデータノード。 - 出力割当てを前記第2動作セットに連関するように構成され、
前記出力割当てに応答して、前記メーンメモリ或いは前記知能型格納装置の前記メモリに前記出力データを格納することを特徴とする請求項17に記載のデータノード。 - 前記中央プロセッサは、前記第2動作セットを実行することを特徴とする請求項17に記載のデータノード。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462057203P | 2014-09-29 | 2014-09-29 | |
US62/057,203 | 2014-09-29 | ||
US14/663,249 US9632831B2 (en) | 2014-09-29 | 2015-03-19 | Distributed real-time computing framework using in-storage processing |
US14/663,249 | 2015-03-19 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016071886A true JP2016071886A (ja) | 2016-05-09 |
JP2016071886A5 JP2016071886A5 (ja) | 2018-10-25 |
JP6694683B2 JP6694683B2 (ja) | 2020-05-20 |
Family
ID=55485969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015186832A Active JP6694683B2 (ja) | 2014-09-29 | 2015-09-24 | スケジューラコンピューティング装置、それを含む分散コンピューティングシステムのデータノード、及びその方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9632831B2 (ja) |
JP (1) | JP6694683B2 (ja) |
KR (1) | KR102238600B1 (ja) |
DE (1) | DE102015116036A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10452444B1 (en) * | 2017-10-19 | 2019-10-22 | Pure Storage, Inc. | Storage system with compute resources and shared storage resources |
CN107967536B (zh) * | 2017-11-27 | 2021-02-26 | 南京航空航天大学 | 基于鲁棒优化的绿色数据中心节能任务调度策略 |
US10565014B2 (en) | 2017-12-05 | 2020-02-18 | Western Digital Technologies, Inc. | Data processing offload using in-storage code execution |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7657706B2 (en) * | 2003-12-18 | 2010-02-02 | Cisco Technology, Inc. | High speed memory and input/output processor subsystem for efficiently allocating and using high-speed memory and slower-speed memory |
JP2010244470A (ja) * | 2009-04-09 | 2010-10-28 | Ntt Docomo Inc | 分散処理システム及び分散処理方法 |
JP2013186770A (ja) * | 2012-03-09 | 2013-09-19 | Hitachi Ltd | データ処理装置 |
US8819335B1 (en) * | 2013-08-30 | 2014-08-26 | NXGN Data, Inc. | System and method for executing map-reduce tasks in a storage device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8745633B2 (en) * | 2010-05-11 | 2014-06-03 | Lsi Corporation | System and method for managing resources in a partitioned computing system based on resource usage volatility |
US8631414B2 (en) * | 2010-09-15 | 2014-01-14 | Qualcomm Incorporated | Distributed resource management in a portable computing device |
US9423983B2 (en) * | 2012-01-19 | 2016-08-23 | Syncsort Incorporated | Intelligent storage controller |
-
2015
- 2015-03-19 US US14/663,249 patent/US9632831B2/en active Active
- 2015-07-15 KR KR1020150100415A patent/KR102238600B1/ko active IP Right Grant
- 2015-09-23 DE DE102015116036.6A patent/DE102015116036A1/de active Pending
- 2015-09-24 JP JP2015186832A patent/JP6694683B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7657706B2 (en) * | 2003-12-18 | 2010-02-02 | Cisco Technology, Inc. | High speed memory and input/output processor subsystem for efficiently allocating and using high-speed memory and slower-speed memory |
JP2010244470A (ja) * | 2009-04-09 | 2010-10-28 | Ntt Docomo Inc | 分散処理システム及び分散処理方法 |
JP2013186770A (ja) * | 2012-03-09 | 2013-09-19 | Hitachi Ltd | データ処理装置 |
US8819335B1 (en) * | 2013-08-30 | 2014-08-26 | NXGN Data, Inc. | System and method for executing map-reduce tasks in a storage device |
Also Published As
Publication number | Publication date |
---|---|
DE102015116036A1 (de) | 2016-03-31 |
US9632831B2 (en) | 2017-04-25 |
KR102238600B1 (ko) | 2021-04-09 |
US20160092279A1 (en) | 2016-03-31 |
JP6694683B2 (ja) | 2020-05-20 |
KR20160037737A (ko) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102173284B1 (ko) | 이종의 저장 매체들을 이용하는 분산 파일 시스템을 구동하는 전자 시스템, 및 그것의 데이터 저장 방법 및 관리 방법 | |
US10896064B2 (en) | Coordinated, topology-aware CPU-GPU-memory scheduling for containerized workloads | |
JP7469026B2 (ja) | ストレージでの最適な動的シャードを生成する装置及びシステム | |
CN107111517B (zh) | 针对归约器任务的虚拟机优化分配和/或生成 | |
US10884707B1 (en) | Transpose operations using processing element array | |
KR102240774B1 (ko) | 지역 베이스보드 관리 제어기를 이용하여 패브릭 시스템에 걸쳐 불휘발성 메모리 익스프레스 내에서 공유된 그래픽 처리부 자원들을 할당하는 방법 | |
CN109669985B (zh) | 在微服务环境中使用相关数据分配执行任务 | |
KR101471749B1 (ko) | 클라우드 서비스의 가상자원 할당을 위한 퍼지 로직 기반의 자원평가 장치 및 방법 | |
US11231852B2 (en) | Efficient sharing of non-volatile memory | |
KR20200091790A (ko) | Gpu 연산의 동시 실행을 위한 플랫폼 | |
JP5923627B2 (ja) | 仮想プラットフォーム上でi/oチャネルを調整する方法及び装置 | |
US20190146837A1 (en) | Distributed real-time computing framework using in-storage processing | |
US10120798B1 (en) | Dynamic FPGA re-configuration using a virtual FPGA controller | |
CN103856548A (zh) | 动态资源调度方法和动态资源调度器 | |
JP2022033688A (ja) | メモリアクセスリクエストスケジューリング方法、装置、電子デバイス、コンピュータ可読記憶媒体及びコンピュータプログラム | |
JP6694683B2 (ja) | スケジューラコンピューティング装置、それを含む分散コンピューティングシステムのデータノード、及びその方法 | |
US10198293B2 (en) | Distributed real-time computing framework using in-storage processing | |
JP2016071886A5 (ja) | ||
KR20180124692A (ko) | 분산 파일 시스템에 대한 태스크 처리 방법 | |
US11119787B1 (en) | Non-intrusive hardware profiling | |
JP6157719B2 (ja) | 計算機 | |
US9176910B2 (en) | Sending a next request to a resource before a completion interrupt for a previous request | |
Sahebi et al. | Distributed large-scale graph processing on FPGAs | |
JP6322968B2 (ja) | 情報処理装置、情報処理方法およびプログラム | |
JP6445876B2 (ja) | リソース割当装置、リソース割当システム、および、リソース割当方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180911 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6694683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |