JP2016063388A - Digital/analog converter, and correction circuit - Google Patents
Digital/analog converter, and correction circuit Download PDFInfo
- Publication number
- JP2016063388A JP2016063388A JP2014189676A JP2014189676A JP2016063388A JP 2016063388 A JP2016063388 A JP 2016063388A JP 2014189676 A JP2014189676 A JP 2014189676A JP 2014189676 A JP2014189676 A JP 2014189676A JP 2016063388 A JP2016063388 A JP 2016063388A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal
- digital
- conversion
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
本発明は、デジタル信号をアナログ信号に変換するデジタル／アナログ変換装置、及びデジタル／アナログ変換装置における変換誤差を補正する補正回路に関する。 The present invention relates to a digital / analog conversion device that converts a digital signal into an analog signal, and a correction circuit that corrects a conversion error in the digital / analog conversion device.
デジタル／アナログ変換器（以下、Ｄ／Ａコンバータ）においては、デジタル信号をアナログ信号に変換する際に誤差が発生することが知られている。特許文献１には、Ｄ／Ａコンバータのラダー回路（Ｒ−２Ｒラダー抵抗網）を構成する抵抗の特性のばらつきの影響により、入力されたデジタル信号に対して、設計値通りのアナログ信号が出力されないという問題が指摘されている。特許文献１では、誤差を補正するための補正信号を生成し、Ｄ／Ａコンバータに入力されるデジタル信号を構成する複数のビットの一部として、補正信号をＤ／Ａコンバータに入力することにより、Ｄ／Ａコンバータが出力するアナログ信号の値を補正する回路が開示されている。 In a digital / analog converter (hereinafter referred to as a D / A converter), it is known that an error occurs when a digital signal is converted into an analog signal. Patent Document 1 outputs an analog signal as designed for an input digital signal due to the influence of variations in the characteristics of the resistors constituting the ladder circuit (R-2R ladder resistor network) of the D / A converter. The problem of not being pointed out is pointed out. In Patent Document 1, a correction signal for correcting an error is generated, and the correction signal is input to the D / A converter as a part of a plurality of bits constituting the digital signal input to the D / A converter. A circuit for correcting the value of an analog signal output from a D / A converter is disclosed.
従来の回路においては、ｎビット（ｎは２以上の整数）のデジタル信号をアナログ信号に変換する際の誤差を低減するために、（ｎ＋ｍ）ビットのＤ／Ａコンバータを構成し、ｍビット（ｍは正の整数）の補正信号をＤ／Ａコンバータに入力する必要があった。ｍビットの補正信号もＤ／Ａコンバータでアナログ信号に変換されるので、補正信号をアナログ信号に変換する回路に誤差があると、誤差を補正しきれないという問題があった。 In a conventional circuit, in order to reduce an error in converting an n-bit (n is an integer of 2 or more) digital signal into an analog signal, an (n + m) -bit D / A converter is configured, and an m-bit ( It is necessary to input a correction signal (m is a positive integer) to the D / A converter. Since the m-bit correction signal is also converted into an analog signal by the D / A converter, there is a problem that the error cannot be corrected if there is an error in the circuit that converts the correction signal into the analog signal.
さらに、補正信号をＤ／Ａコンバータの下位ビットに配置した場合、上位ビットの大きな誤差を補正することができず、補正信号をＤ／Ａコンバータの上位ビットに配置した場合、下位ビットの小さな誤差を補正することができないという問題もあった。 Further, when the correction signal is arranged in the lower bits of the D / A converter, a large error in the upper bits cannot be corrected. When the correction signal is arranged in the upper bits of the D / A converter, a small error in the lower bits There was also a problem that it could not be corrected.
そこで、本発明はこれらの点に鑑みてなされたものであり、Ｄ／Ａコンバータにおける変換誤差の補正精度を向上させることを目的とする。 Accordingly, the present invention has been made in view of these points, and an object thereof is to improve the correction accuracy of conversion errors in a D / A converter.
本発明の第１の態様においては、デジタル／アナログ変換手段と、デジタル信号を取得する取得手段と、前記取得手段が取得したデジタル信号を、前記デジタル信号の周期以下の周期を有する、前記デジタル／アナログ変換手段における変換誤差に基づく値の補正デジタル信号に変換する変換手段と、を備え、前記デジタル／アナログ変換手段は、前記補正デジタル信号をアナログ信号に変換することを特徴とするデジタル／アナログ変換装置を提供する。前記デジタル信号の周期は、例えば、前記補正デジタル信号の周期の整数倍である。 In the first aspect of the present invention, the digital / analog conversion means, the acquisition means for acquiring a digital signal, and the digital signal acquired by the acquisition means has a period equal to or less than the period of the digital signal. Conversion means for converting into a correction digital signal having a value based on a conversion error in the analog conversion means, wherein the digital / analog conversion means converts the correction digital signal into an analog signal. Providing equipment. The period of the digital signal is, for example, an integral multiple of the period of the corrected digital signal.
上記のデジタル／アナログ変換装置は、前記デジタル／アナログ変換手段が出力するアナログ信号のうち、前記補正デジタル信号の周期の逆数に対応する周波数の２分の１の周波数以下の周波数を通過させる平滑化手段をさらに有してもよい。 The digital / analog conversion device described above is a smoothing that passes a frequency equal to or lower than a half of the frequency corresponding to the reciprocal of the period of the correction digital signal among the analog signals output by the digital / analog conversion means. You may further have a means.
上記の変換手段は、前記デジタル信号の値と、前記変換誤差に対応する前記補正デジタル信号の値とを関連付けて記憶する記憶手段を有してもよい。 The conversion unit may include a storage unit that stores the value of the digital signal and the value of the correction digital signal corresponding to the conversion error in association with each other.
また、上記の変換手段は、前記デジタル信号の値と前記変換誤差の値とを関連付けて記憶する記憶手段と、前記記憶手段から、当該記憶手段に入力された信号の値に応じて出力される前記変換誤差の値に基づく信号を前記デジタル信号に加算し、加算した結果を前記デジタル／アナログ変換手段及び前記記憶手段に入力する加算手段と、を有してもよい。 In addition, the conversion unit includes a storage unit that stores the digital signal value and the conversion error value in association with each other, and the storage unit outputs the value according to the value of the signal input to the storage unit. And adding means for adding a signal based on the value of the conversion error to the digital signal and inputting the addition result to the digital / analog conversion means and the storage means.
また、上記のデジタル／アナログ変換装置は、前記デジタル／アナログ変換手段の前記変換誤差を検出する誤差検出手段をさらに備えてもよい。 The digital / analog conversion device may further include error detection means for detecting the conversion error of the digital / analog conversion means.
本発明の第２の態様においては、デジタル／アナログ変換手段における変換誤差を補正するための補正回路であって、デジタル信号を取得する取得手段と、前記取得手段が取得したデジタル信号を、前記デジタル信号の周期以下の周期を有する、前記デジタル／アナログ変換手段における変換誤差に基づく値の補正デジタル信号に変換する変換手段と、を備えることを特徴とする補正回路を提供する。 According to a second aspect of the present invention, there is provided a correction circuit for correcting a conversion error in the digital / analog conversion means, wherein an acquisition means for acquiring a digital signal and the digital signal acquired by the acquisition means are converted into the digital signal. There is provided a correction circuit comprising: a conversion unit having a period equal to or less than the period of the signal, and converting the signal into a correction digital signal having a value based on a conversion error in the digital / analog conversion unit.
本発明によれば、Ｄ／Ａコンバータにおける変換誤差の補正精度を向上させることができるという効果を奏する。 According to the present invention, it is possible to improve the correction accuracy of the conversion error in the D / A converter.
＜第１の実施形態＞
図１は、第１の実施形態に係るＤ／Ａコンバータ１の構成を示す図である。Ｄ／Ａコンバータ１は、補正部１０と、Ｄ／Ａ変換部２０と、フィルタ部３０とを備える。補正部１０は、Ｄ／Ａ変換部２０における変換誤差を補正する回路を有している。
<First Embodiment>
FIG. 1 is a diagram illustrating a configuration of a D / A converter 1 according to the first embodiment. The D / A converter 1 includes a correction unit 10, a D / A conversion unit 20, and a filter unit 30. The correction unit 10 includes a circuit that corrects a conversion error in the D / A conversion unit 20.
補正部１０は、例えばデジタル信号処理用プロセッサ（ＤＳＰ）により構成されている。補正部１０は、Ｄ／Ａコンバータ１に入力されるデジタル信号を、デジタル信号の周期以下の周期を有する補正デジタル信号に変換することにより、デジタル信号を補正する。補正デジタル信号は、デジタル信号の周期以下の周期で複数の値に変化する。補正デジタル信号の値は、Ｄ／Ａ変換部２０における変換誤差に基づいて定められた値である。補正部１０の構成と動作の詳細については後述する。 The correction unit 10 is configured by, for example, a digital signal processing processor (DSP). The correction unit 10 corrects the digital signal by converting the digital signal input to the D / A converter 1 into a correction digital signal having a period equal to or less than the period of the digital signal. The corrected digital signal changes to a plurality of values at a period equal to or less than the period of the digital signal. The value of the correction digital signal is a value determined based on the conversion error in the D / A conversion unit 20. Details of the configuration and operation of the correction unit 10 will be described later.
Ｄ／Ａ変換部２０は、例えばＲ−２Ｒラダー抵抗網により構成されるラダー型のＤ／Ａ変換回路である。Ｄ／Ａ変換部２０は、論理値に対応する離散的な電圧となるデジタル信号を、デジタル信号が取り得る電圧よりも多くの値の電圧となるアナログ信号に変換する。例えば、Ｄ／Ａ変換部２０は、所定のタイミングで０Ｖ又は５Ｖのいずれかに変化する８ビット幅のデジタル信号を、０Ｖから５Ｖまでの間のそれぞれ異なる２５６種類の電圧のうちのいずれかの電圧に変化するアナログ信号に変換する。 The D / A converter 20 is a ladder type D / A converter circuit configured by, for example, an R-2R ladder resistor network. The D / A converter 20 converts a digital signal that is a discrete voltage corresponding to a logical value into an analog signal that is a voltage having a value larger than a voltage that the digital signal can take. For example, the D / A converter 20 converts an 8-bit width digital signal that changes to either 0V or 5V at a predetermined timing to any one of 256 different voltages between 0V and 5V. Convert to analog signal that changes to voltage.
フィルタ部３０は、Ｄ／Ａ変換部２０から出力されるアナログ信号に含まれる高周波成分を除去する低域通過フィルタである。フィルタ部３０は、Ｄ／Ａ変換部２０が出力するアナログ信号のうち、補正デジタル信号の周期の逆数に対応する周波数に基づいて定められる周波数以下の周波数を通過させる。具体的には、フィルタ部３０は、補正デジタル信号の周期の逆数に対応する周波数に、デジタル信号の周期に対する補正デジタル信号の周期の比を乗算することにより得られる周波数の２分の１以下の周波数を通過させる。例えば、フィルタ部３０は、デジタル信号の周期が補正デジタル信号の周期の２倍以上である場合、補正デジタル信号の周期の逆数に対応する周波数の４分の１の周波数以下の周波数を通過させる。フィルタ部３０は、デジタル信号の周期が補正デジタル信号の周期と等しい場合、補正デジタル信号の周期の逆数に対応する周波数の２分の１の周波数以下の周波数を通過させる。 The filter unit 30 is a low-pass filter that removes high-frequency components contained in the analog signal output from the D / A conversion unit 20. The filter unit 30 passes a frequency equal to or lower than the frequency determined based on the frequency corresponding to the reciprocal of the period of the correction digital signal, among the analog signals output from the D / A conversion unit 20. Specifically, the filter unit 30 multiplies the frequency corresponding to the reciprocal of the period of the corrected digital signal by a ratio of the period of the corrected digital signal to the period of the digital signal, which is half or less of the frequency obtained. Let the frequency pass. For example, when the period of the digital signal is equal to or greater than twice the period of the corrected digital signal, the filter unit 30 passes a frequency equal to or lower than a quarter of the frequency corresponding to the reciprocal of the period of the corrected digital signal. When the period of the digital signal is equal to the period of the correction digital signal, the filter unit 30 passes a frequency equal to or lower than a half of the frequency corresponding to the reciprocal of the period of the correction digital signal.
フィルタ部３０がこのような特性を有することで、フィルタ部３０は、Ｄ／Ａ変換部２０から出力されるアナログ信号に含まれる、補正デジタル信号に含まれていた高周波成分を除去し、Ｄ／Ａコンバータ１に入力されたデジタル信号の生成源である低周波帯域のアナログ信号を通過させることができる。Ｄ／Ａコンバータ１がこのようなフィルタ部３０を有することにより、Ｄ／Ａ変換部２０から出力されるアナログ信号は、補正部１０においてデジタル信号が補正デジタル信号に変換されたことに伴う高周波成分が除去されて平滑化され、フィルタ部３０からは、Ｄ／Ａ変換部２０における変換誤差が除去されたアナログ信号が出力される。 Since the filter unit 30 has such characteristics, the filter unit 30 removes the high-frequency component included in the corrected digital signal included in the analog signal output from the D / A conversion unit 20, and the D / A low frequency band analog signal which is a generation source of the digital signal input to the A converter 1 can be passed. Since the D / A converter 1 includes such a filter unit 30, the analog signal output from the D / A converter 20 is a high-frequency component associated with the digital signal converted into the corrected digital signal by the correction unit 10. Is removed and smoothed, and the filter unit 30 outputs an analog signal from which the conversion error in the D / A conversion unit 20 is removed.
以下、補正部１０の構成と動作を詳細に説明する。
補正部１０は、取得部１０１と、信号変換部１０２と、記憶部１０３とを有する。取得部１０１は、外部から入力されるデジタル信号を取得する。デジタル信号は、ｎビット（ｎは１以上の整数）から構成される信号であり、２ｎの階調を有する。ｎ＝８の場合、デジタル信号の値は、０以上２５５以下のいずれかの整数値となる。
Hereinafter, the configuration and operation of the correction unit 10 will be described in detail.
The correction unit 10 includes an acquisition unit 101, a signal conversion unit 102, and a storage unit 103. The acquisition unit 101 acquires a digital signal input from the outside. The digital signal is a signal composed of n bits (n is an integer of 1 or more), and has 2 n gradations. When n = 8, the value of the digital signal is an integer value of 0 or more and 255 or less.
デジタル信号は、例えば音声信号を所定のサンプリング周波数ｆでサンプリングすることにより生成された信号である。この場合のデジタル信号の周期Ｔは、Ｔ＝１／ｆである。なお、デジタル信号は、周期Ｔごとに値が変化し得る信号である。なお、取得部１０１は、音声信号をサンプリング周波数ｆでサンプリングして生成された周期Ｔのデジタル信号を、サンプリング周波数ｆよりも高い周波数でオーバーサンプリングすることにより得られたデジタル信号を取得してもよい。このように、音声信号をサンプリングして得られたデジタル信号をオーバーサンプリングすることにより生成された複数のデジタル信号は、本明細書において、周期Ｔのデジタル信号として扱われるものとする。 The digital signal is a signal generated by, for example, sampling an audio signal at a predetermined sampling frequency f. In this case, the period T of the digital signal is T = 1 / f. The digital signal is a signal whose value can change every period T. The acquisition unit 101 may acquire a digital signal obtained by oversampling a digital signal having a period T generated by sampling the audio signal at the sampling frequency f at a frequency higher than the sampling frequency f. Good. In this specification, a plurality of digital signals generated by oversampling a digital signal obtained by sampling an audio signal are treated as digital signals having a period T in this specification.
信号変換部１０２は、取得部１０１が取得したデジタル信号を、デジタル信号の周期Ｔ以下の周期を有する補正デジタル信号に変換する。具体的には、信号変換部１０２は、Ｄ／Ａ変換部２０の変換誤差に基づいて、デジタル信号の値に対応する所定値を有する複数の補正デジタル信号を生成する。信号変換部１０２は、例えば、記憶部１０３に記憶されている、デジタル信号の値と、Ｄ／Ａ変換部２０における変換誤差に対応する複数の補正デジタル信号の値とを関連付けたテーブルを参照することにより、１個のデジタル信号に対して、複数の補正デジタル信号を生成する。 The signal conversion unit 102 converts the digital signal acquired by the acquisition unit 101 into a corrected digital signal having a period equal to or less than the period T of the digital signal. Specifically, the signal conversion unit 102 generates a plurality of corrected digital signals having a predetermined value corresponding to the value of the digital signal based on the conversion error of the D / A conversion unit 20. For example, the signal conversion unit 102 refers to a table that is stored in the storage unit 103 and associates digital signal values with a plurality of corrected digital signal values corresponding to conversion errors in the D / A conversion unit 20. Thus, a plurality of corrected digital signals are generated for one digital signal.
信号変換部１０２は、例えば、周期Ｔのｎビットのデジタル信号を、周期Ｔ／ｍ（ｍは整数）のｎビットのｍ個の補正デジタル信号に変換する。デジタル信号の周期Ｔは、補正デジタル信号のｍ倍である。補正デジタル信号をフーリエ変換することにより得られる周波数スペクトルにおけるメインローブの周波数は、デジタル信号をフーリエ変換することにより得られる周波数スペクトルにおけるメインローブの周波数のｍ倍である。 The signal conversion unit 102 converts, for example, an n-bit digital signal having a period T into m corrected digital signals having an n-bit period T / m (m is an integer). The period T of the digital signal is m times the corrected digital signal. The frequency of the main lobe in the frequency spectrum obtained by Fourier transforming the corrected digital signal is m times the frequency of the main lobe in the frequency spectrum obtained by Fourier transforming the digital signal.
図２は、フラッシュメモリ等の不揮発性メモリにより構成される記憶部１０３に格納されているテーブルの一例である。図２に示すテーブルにおいては、１個のデジタル信号値に対して、４個の補正デジタル信号値が関連付けられている。記憶部１０３は、例えば、入力されたデジタル信号の値に応じた値の４つの補正デジタル信号を、読出し信号が入力されるたびに順次出力する。信号変換部１０２は、デジタル信号の値を記憶部１０３に書き込むとともに、周期Ｔ／ｍごとに読出し信号を記憶部１０３に入力することにより、１個のデジタル信号の周期において、当該デジタル信号の値と同一又は異なる値を有する４つの補正デジタル信号を生成する。なお、記憶部１０３に格納されている補正デジタル信号は、例えば、Ｄ／Ａ変換部２０の変換誤差を予め測定し、複数の補正デジタル信号の平均値が、デジタル信号の値から変換誤差を減算した値になるように値を調整することにより得たものである。 FIG. 2 is an example of a table stored in the storage unit 103 configured by a nonvolatile memory such as a flash memory. In the table shown in FIG. 2, four corrected digital signal values are associated with one digital signal value. For example, the storage unit 103 sequentially outputs four correction digital signals having values corresponding to the values of the input digital signals each time a read signal is input. The signal conversion unit 102 writes the value of the digital signal in the storage unit 103 and inputs a read signal to the storage unit 103 at every cycle T / m, so that the value of the digital signal in one digital signal cycle. Four correction digital signals having the same or different values are generated. The correction digital signal stored in the storage unit 103 measures, for example, the conversion error of the D / A conversion unit 20 in advance, and the average value of a plurality of correction digital signals subtracts the conversion error from the value of the digital signal. It was obtained by adjusting the value so as to be the value obtained.
図３は、デジタル信号の値、補正デジタル信号の値、アナログ信号の電圧の関係を示す図である。図３における横軸は時間を示しており、ｔ１、ｔ２、ｔ３、・・・、ｔ８は、取得部１０１がデジタル信号を取得するタイミングに対応している。例えば、ｔ２−ｔ１の時間が、デジタル信号の周期Ｔに相当する。図３の縦軸は、デジタル信号の値、補正デジタル信号の値、アナログ信号の電圧を示している。なお、図３（ａ）及び図３（ｂ）は、デジタル信号及び補正デジタル信号の波形を示しているのではなく、ｎビットから構成されるデジタル信号及び補正デジタル信号の値が変化する様子を示している。 FIG. 3 is a diagram illustrating the relationship between the digital signal value, the corrected digital signal value, and the analog signal voltage. The horizontal axis in FIG. 3 indicates time, and t1, t2, t3,..., T8 correspond to the timing at which the acquisition unit 101 acquires a digital signal. For example, the time t2-t1 corresponds to the period T of the digital signal. The vertical axis in FIG. 3 indicates the value of the digital signal, the value of the correction digital signal, and the voltage of the analog signal. 3 (a) and 3 (b) do not show the waveforms of the digital signal and the corrected digital signal, but how the values of the digital signal composed of n bits and the corrected digital signal change. Show.
図３（ａ）は、取得部１０１が取得するデジタル信号の値が変化する様子を示しており、周期Ｔごとに値が変化していることがわかる。図３（ｂ）は、信号変換部１０２が生成した補正デジタル信号の値が変化する様子を示している。補正デジタル信号の値は、周期Ｔの間に、最大で４つの値を取ることができる。すなわち、図３（ｂ）に示した補正デジタル信号の周期はＴ／４である。信号変換部１０２は、記憶部１０３を参照することにより、デジタル信号の周期Ｔに相当する時間間隔で、図３（ａ）に示したデジタル信号を、図３（ｂ）に示した補正デジタル信号に変換する。 FIG. 3A shows how the value of the digital signal acquired by the acquisition unit 101 changes, and it can be seen that the value changes every period T. FIG. 3B shows how the value of the corrected digital signal generated by the signal conversion unit 102 changes. The value of the correction digital signal can take up to four values during the period T. That is, the period of the correction digital signal shown in FIG. 3B is T / 4. The signal conversion unit 102 refers to the storage unit 103, and converts the digital signal shown in FIG. 3A to the corrected digital signal shown in FIG. 3B at a time interval corresponding to the period T of the digital signal. Convert to
図３（ｃ）における破線は、Ｄ／Ａ変換部２０が出力するアナログ信号の波形であり、図３（ｂ）に示した補正デジタル信号に対応している。図３（ｃ）における実線は、破線で示した補正デジタル信号に基づいて生成されたアナログ信号の波形を示している。当該アナログ信号は、補正デジタル信号が入力されたＤ／Ａ変換部２０が出力したアナログ信号がフィルタ部３０を通過した後に得られた信号である。 The broken line in FIG. 3C is the waveform of the analog signal output from the D / A converter 20, and corresponds to the corrected digital signal shown in FIG. The solid line in FIG. 3C shows the waveform of the analog signal generated based on the corrected digital signal indicated by the broken line. The analog signal is a signal obtained after the analog signal output from the D / A converter 20 to which the correction digital signal is input passes through the filter unit 30.
フィルタ部３０は、Ｄ／Ａ変換部２０が出力するアナログ信号に含まれる周波数成分のうち、デジタル信号の周期に基づいて定められるカットオフ周波数より低い周波数成分を通過させ、カットオフ周波数以上の周波数成分の通過を阻止する。フィルタ部３０のカットオフ周波数は、デジタル信号の周期の逆数に対応する周波数の２分の１の周波数以下である。例えば、デジタル信号のサンプリング周波数が、デジタル信号の生成源である音声信号の周波数帯域の上限周波数の２倍以上の周波数に定められている場合、フィルタ部３０のカットオフ周波数は、デジタル信号の生成源である音声信号の周波数帯域の信号は通過させることができ、他の信号の通過を阻止する。 The filter unit 30 passes a frequency component lower than the cutoff frequency determined based on the period of the digital signal among the frequency components included in the analog signal output by the D / A conversion unit 20, and has a frequency equal to or higher than the cutoff frequency. Block the passage of ingredients. The cut-off frequency of the filter unit 30 is equal to or less than half the frequency corresponding to the reciprocal of the period of the digital signal. For example, when the sampling frequency of the digital signal is set to a frequency that is twice or more the upper limit frequency of the frequency band of the audio signal that is the digital signal generation source, the cutoff frequency of the filter unit 30 is the digital signal generation frequency. The signal in the frequency band of the audio signal that is the source can be passed, and other signals are blocked from passing.
このようにすることで、Ｄ／Ａ変換部２０が出力した時点では、図３（ｃ）の破線に示す波形のように周期Ｔ／４ごとに変化していたアナログ信号の値が平滑化される。その際、平滑化後のアナログ信号の値は、デジタル信号をそのままＤ／Ａ変換部２０で変換したアナログ信号を平滑化した場合の値に対して、変換誤差に相当する量だけ補正された値になっている。 By doing so, at the time when the D / A conversion unit 20 outputs, the value of the analog signal that has changed every cycle T / 4 as shown by the broken line in FIG. 3C is smoothed. The At this time, the value of the analog signal after smoothing is a value obtained by correcting the analog signal obtained by converting the digital signal as it is by the D / A conversion unit 20 by an amount corresponding to the conversion error. It has become.
図４は、Ｄ／Ａ変換部２０の変換誤差を補正しない場合のアナログ信号の電圧波形と補正した場合のアナログ信号の電圧波形を示す図である。図４（ａ）における破線は、デジタル信号が補正されることなくＤ／Ａ変換部２０に入力された場合に、Ｄ／Ａ変換部２０が出力するアナログ信号の電圧波形である。図４（ａ）における実線は、Ｄ／Ａ変換部２０が出力するアナログ信号をフィルタ部３０で平滑化した後の信号の電圧波形である。 FIG. 4 is a diagram illustrating a voltage waveform of the analog signal when the conversion error of the D / A conversion unit 20 is not corrected and a voltage waveform of the analog signal when corrected. A broken line in FIG. 4A is a voltage waveform of an analog signal output from the D / A converter 20 when the digital signal is input to the D / A converter 20 without being corrected. The solid line in FIG. 4A is a voltage waveform of the signal after the analog signal output from the D / A conversion unit 20 is smoothed by the filter unit 30.
図４（ｂ）における破線は、補正デジタル信号がＤ／Ａ変換部２０に入力された場合に、Ｄ／Ａ変換部２０が出力するアナログ信号の電圧波形である。図４（ｂ）における実線は、Ｄ／Ａ変換部２０が出力するアナログ信号をフィルタ部３０で平滑化した後の信号の電圧波形である。図４（ｃ）は、図４（ａ）に示したアナログ信号の電圧波形と図４（ｂ）に示したアナログ信号の電圧波形とを重ね合わせて表示した図である。 A broken line in FIG. 4B is a voltage waveform of an analog signal output from the D / A converter 20 when the corrected digital signal is input to the D / A converter 20. The solid line in FIG. 4B is a voltage waveform of the signal after the analog signal output from the D / A conversion unit 20 is smoothed by the filter unit 30. FIG. 4C is a diagram in which the voltage waveform of the analog signal shown in FIG. 4A and the voltage waveform of the analog signal shown in FIG.
図４（ｃ）における破線は、図４（ａ）に示した補正前のアナログ信号の電圧波形を示しており、実線は、図４（ｂ）に示した補正後のアナログ信号の電圧波形を示している。図４（ｃ）によれば、Ｄ／Ａ変換部２０の変換誤差を補正する場合の電圧波形と、変換誤差を補正した場合の電圧波形との間に差が生じていることがわかる。変換誤差を補正する必要があるデジタル信号値に対しては、デジタル信号の１周期に含まれる複数の補正デジタル信号の値の平均値が、デジタル信号値と異なる。したがって、Ｄ／Ａコンバータ１は、Ｄ／Ａ変換部２０が出力するアナログ信号をフィルタ部３０により平滑化することにより、変換誤差に相当する大きさだけアナログ信号を補正することができる。 The broken line in FIG. 4 (c) shows the voltage waveform of the analog signal before correction shown in FIG. 4 (a), and the solid line shows the voltage waveform of the analog signal after correction shown in FIG. 4 (b). Show. According to FIG. 4C, it can be seen that there is a difference between the voltage waveform when the conversion error of the D / A conversion unit 20 is corrected and the voltage waveform when the conversion error is corrected. For digital signal values that need to be corrected for conversion errors, the average value of a plurality of corrected digital signals included in one period of the digital signal is different from the digital signal value. Therefore, the D / A converter 1 can correct the analog signal by a magnitude corresponding to the conversion error by smoothing the analog signal output from the D / A converter 20 by the filter unit 30.
なお、上記の説明においては、信号変換部１０２がｎビット幅のデジタル信号をｎビット幅の補正デジタル信号に変換する例について説明したが、信号変換部１０２は、補正デジタル信号をｎビット以外の任意のビット幅にすることができる。信号変換部１０２は、補正デジタル信号のビット幅をｎビットより大きくすることが好ましい。例えば、信号変換部１０２は、補正デジタル信号のビット幅を（ｎ＋１）ビットにする。このようにすることで、信号変換部１０２は、デジタル信号が最大値（例えば「１１１１１１１１」）である場合にＤ／Ａ変換部２０が出力するアナログ信号の値を、「１１１１１１１１」に対応する値よりも大きな値になるように補正することができる。 In the above description, the example in which the signal conversion unit 102 converts the n-bit width digital signal into the n-bit width correction digital signal has been described. However, the signal conversion unit 102 converts the correction digital signal to a signal other than n bits. It can be any bit width. The signal conversion unit 102 preferably makes the bit width of the corrected digital signal larger than n bits. For example, the signal conversion unit 102 sets the bit width of the corrected digital signal to (n + 1) bits. By doing so, the signal conversion unit 102 sets the value of the analog signal output from the D / A conversion unit 20 when the digital signal has the maximum value (for example, “11111111”) to a value corresponding to “11111111”. It can correct | amend so that it may become a bigger value.
＜実施例＞
図５は、本実施形態を実施した場合のＤ／Ａ変換部２０からの出力信号の電圧波形（以下、出力波形）及びフィルタ部３０からの出力波形を示す図である。上段は、フィルタ部３０からの出力波形であり、下段は、Ｄ／Ａ変換部２０からの出力波形である。これらの出力波形はオシロスコープにより観測されたものである。Ｄ／Ａ変換部２０からの出力波形は、ピーク間電圧が約１．７Ｖ、周波数１．０ｋＨｚの正弦波に、補正デジタル信号に対応する高周波信号が重畳されている。本実施例におけるデジタル信号の周期は、約２０．８μ秒（サンプリング周波数４８ＫＨｚ）であり、補正デジタル信号の周期は、約２．６μ秒（周波数３８４ＫＨｚ）である。
<Example>
FIG. 5 is a diagram illustrating a voltage waveform of an output signal from the D / A conversion unit 20 (hereinafter referred to as an output waveform) and an output waveform from the filter unit 30 when the present embodiment is implemented. The upper stage is an output waveform from the filter unit 30, and the lower stage is an output waveform from the D / A conversion unit 20. These output waveforms are observed with an oscilloscope. The output waveform from the D / A converter 20 has a high-frequency signal corresponding to the corrected digital signal superimposed on a sine wave having a peak-to-peak voltage of about 1.7 V and a frequency of 1.0 kHz. In this embodiment, the period of the digital signal is about 20.8 μsec (sampling frequency 48 KHz), and the period of the correction digital signal is about 2.6 μsec (frequency 384 KHz).
本実施例におけるフィルタ部３０は増幅回路を有しているので、フィルタ部３０からの出力波形は、ピーク間電圧が約６Ｖとなっている。フィルタ部３０からの出力波形には、Ｄ／Ａ変換部２０からの出力波形に含まれていた補正デジタル信号に対応する波形がなく、滑らかな波形になっていることがわかる。 Since the filter unit 30 in this embodiment has an amplifier circuit, the output waveform from the filter unit 30 has a peak-to-peak voltage of about 6V. It can be seen that the output waveform from the filter unit 30 does not have a waveform corresponding to the correction digital signal included in the output waveform from the D / A conversion unit 20, and is a smooth waveform.
＜比較例＞
図６は、補正デジタル信号を用いない場合における、Ｄ／Ａ変換部２０からの出力波形及びフィルタ部３０からの出力波形を示す図である。Ｄ／Ａ変換部２０からの出力波形及びフィルタ部３０からの出力波形の電圧及び周波数は、図５に示した波形と同様である。
<Comparative example>
FIG. 6 is a diagram illustrating an output waveform from the D / A conversion unit 20 and an output waveform from the filter unit 30 when the correction digital signal is not used. The voltage and frequency of the output waveform from the D / A converter 20 and the output waveform from the filter unit 30 are the same as those shown in FIG.
図６に示すＤ／Ａ変換部２０からの出力波形には、補正デジタル信号に対応する高周波信号が重畳されていない。図６に示すフィルタ部３０からの出力波形を図５に示すフィルタ部３０からの出力波形と比較すると、図６においては、図５には見られなかった歪みが観測される。このように、本実施例により、補正デジタル信号を重畳した上で、フィルタ部３０で高周波成分を除去することにより、Ｄ／Ａ変換部２０における変換誤差を補正できることを確認できた。 The high-frequency signal corresponding to the corrected digital signal is not superimposed on the output waveform from the D / A converter 20 shown in FIG. When the output waveform from the filter unit 30 shown in FIG. 6 is compared with the output waveform from the filter unit 30 shown in FIG. 5, distortion that is not seen in FIG. 5 is observed in FIG. Thus, according to the present embodiment, it was confirmed that the conversion error in the D / A conversion unit 20 can be corrected by superimposing the correction digital signal and removing the high frequency component by the filter unit 30.
［第１の実施形態における効果］
以上のとおり、第１の実施形態に係るＤ／Ａコンバータ１は、入力されるデジタル信号を、デジタル信号の周期以下の周期を有する、Ｄ／Ａ変換部２０における変換誤差に基づく値の補正デジタル信号に変換する。そして、Ｄ／Ａ変換部２０が補正デジタル信号をアナログ信号に変換した後に、フィルタ部３０により、補正デジタル信号により付加された高周波成分を除去する。このようにすることで、Ｄ／Ａコンバータ１は、Ｄ／Ａ変換部２０の変換誤差の補正精度を向上させることができる。
[Effect in the first embodiment]
As described above, the D / A converter 1 according to the first embodiment corrects an input digital signal with a value based on a conversion error in the D / A conversion unit 20 having a period equal to or less than the period of the digital signal. Convert to signal. Then, after the D / A conversion unit 20 converts the corrected digital signal into an analog signal, the filter unit 30 removes the high-frequency component added by the corrected digital signal. By doing so, the D / A converter 1 can improve the correction accuracy of the conversion error of the D / A converter 20.
＜第２の実施形態＞
図７は、第２の実施形態に係るＤ／Ａコンバータ２の構成を示す図である。Ｄ／Ａコンバータ２は、図１に示した第１の実施形態に係るＤ／Ａコンバータ１における補正部１０の代わりに補正部１１を有する。補正部１１は、取得部１１１と、スイッチ１１２と、記憶部１１３と、演算部１１４と、加算器１１５とを有する。
<Second Embodiment>
FIG. 7 is a diagram illustrating a configuration of the D / A converter 2 according to the second embodiment. The D / A converter 2 includes a correction unit 11 instead of the correction unit 10 in the D / A converter 1 according to the first embodiment shown in FIG. The correction unit 11 includes an acquisition unit 111, a switch 112, a storage unit 113, a calculation unit 114, and an adder 115.
取得部１１１は、取得部１０１と同等の機能を有しており、外部からデジタル信号を取得する。 The acquisition unit 111 has a function equivalent to that of the acquisition unit 101 and acquires a digital signal from the outside.
スイッチ１１２は、外部から入力される制御信号に基づいて、取得部１１１が出力したデジタル信号を記憶部１１３に入力させるか、加算器１１５から出力される補正デジタル信号を記憶部１１３に入力させるかを切り替える。具体的には、スイッチ１１２は、デジタル信号の新しい周期になってから補正デジタル信号の１周期分の時間は、図７におけるＡ側に切り替わり、取得部１１１が取得したデジタル信号を記憶部１１３に入力させる。その後、Ｂ側に接続を切り替えて、加算器１１５から出力される補正デジタル信号を記憶部１１３に入力させる。 Whether the switch 112 causes the digital signal output from the acquisition unit 111 to be input to the storage unit 113 or the correction digital signal output from the adder 115 to be input to the storage unit 113 based on a control signal input from the outside. Switch. Specifically, the switch 112 switches to the A side in FIG. 7 for the time of one period of the corrected digital signal after the new period of the digital signal, and the digital signal acquired by the acquisition unit 111 is stored in the storage unit 113. Let them enter. Thereafter, the connection is switched to the B side, and the corrected digital signal output from the adder 115 is input to the storage unit 113.
記憶部１１３は、デジタル信号の値とＤ／Ａ変換部２０における変換誤差の値とを関連付けて記憶している。図８は、記憶部１１３に格納されているテーブルの一例である。記憶部１１３は、スイッチ１１２を介して入力された信号の値に対応する変換誤差の値を出力する。 The storage unit 113 stores the value of the digital signal and the value of the conversion error in the D / A conversion unit 20 in association with each other. FIG. 8 is an example of a table stored in the storage unit 113. The storage unit 113 outputs a conversion error value corresponding to the value of the signal input via the switch 112.
演算部１１４は、記憶部１１３から出力される変換誤差に対応する信号にデジタル信号処理を施すことにより、入力された信号を積和演算して生成した信号を出力する。演算部１１４は、デジタル信号の周期Ｔ以下の周期Ｔ／ｍ（ｍは整数）のクロックに同期して、演算後の信号を加算器１１５へと出力する。 The arithmetic unit 114 performs digital signal processing on the signal corresponding to the conversion error output from the storage unit 113, and outputs a signal generated by multiply-adding the input signal. The calculation unit 114 outputs the calculated signal to the adder 115 in synchronization with a clock having a cycle T / m (m is an integer) equal to or less than the cycle T of the digital signal.
図９は、演算部１１４の構成を示す図である。演算部１１４は、複数の遅延回路１２１（１２１ａ、１２１ｂ）と、複数の係数乗算回路１２２（１２２ａ、１２２ｂ）と、加算回路１２３とを有する。演算部１１４に入力されたデジタル信号は、遅延回路１２１ａで周期Ｔ／ｍだけ遅延された後に、係数乗算回路１２２ａにおいて係数ａ０が乗算される。また、遅延回路１２１ａで遅延された信号は、遅延回路１２１ｂに入力され、遅延回路１２１ｂにおいてさらに周期Ｔ／ｍだけ遅延された後に、係数乗算回路１２２ｂにおいて係数ａ１が乗算される。加算回路１２３は、係数乗算回路１２２ａにおいて乗算された後のデータと、係数乗算回路１２２ｂにおいて乗算された後のデータとを加算し、出力する。なお、図９における演算部１１４は、２つの遅延回路１２１を有する例を示しているが、演算部１１４は、より多くの遅延回路１２１を有してもよい。 FIG. 9 is a diagram illustrating a configuration of the calculation unit 114. The arithmetic unit 114 includes a plurality of delay circuits 121 (121a, 121b), a plurality of coefficient multiplication circuits 122 (122a, 122b), and an adder circuit 123. The digital signal input to the arithmetic unit 114 is delayed by the period T / m by the delay circuit 121a, and then multiplied by the coefficient a0 in the coefficient multiplier circuit 122a. The signal delayed by the delay circuit 121a is input to the delay circuit 121b, further delayed by a period T / m in the delay circuit 121b, and then multiplied by the coefficient a1 in the coefficient multiplier circuit 122b. The adder circuit 123 adds the data after multiplication in the coefficient multiplication circuit 122a and the data after multiplication in the coefficient multiplication circuit 122b, and outputs the result. Note that although the calculation unit 114 in FIG. 9 has two delay circuits 121, the calculation unit 114 may have more delay circuits 121.
加算器１１５は、記憶部１１３に入力された信号の値に応じて記憶部１１３から出力される変換誤差の値に基づく信号（例えば演算部１１４が、変換誤差の値に基づいて演算して得られた信号）を取得部１１１が取得したデジタル信号に加算することにより、補正デジタル信号を生成する。加算器１１５は、加算した結果としての補正デジタル信号をＤ／Ａ変換部２０及び記憶部１１３に入力する。演算部１１４からは、周期Ｔ／ｍごとに異なる値が出力されるので、加算器１１５からは、第１の実施形態と同様に、周期Ｔ／ｍの補正デジタル信号が出力される。 The adder 115 is a signal based on the value of the conversion error output from the storage unit 113 according to the value of the signal input to the storage unit 113 (for example, the calculation unit 114 calculates the value based on the value of the conversion error. Signal) is added to the digital signal acquired by the acquisition unit 111 to generate a corrected digital signal. The adder 115 inputs the corrected digital signal as a result of the addition to the D / A conversion unit 20 and the storage unit 113. Since the calculation unit 114 outputs a different value for each cycle T / m, the adder 115 outputs a corrected digital signal having a cycle T / m, as in the first embodiment.
なお、以上の説明においては、デジタル信号の新しい周期になってから補正デジタル信号の１周期分の時間はスイッチ１１２をＡ側に切り替える場合について説明したが、スイッチ１１２をＢ側に固定してもよい。すなわち、補正部１１がスイッチ１１２を有する例について説明したが、補正部１１がスイッチ１１２を有しなくてもよい。このような構成であっても、加算器１１５から出力される補正デジタル信号が記憶部１１３に入力されることにより、Ｄ／Ａ変換部２０の変換誤差を補正することができる。 In the above description, a case has been described in which the switch 112 is switched to the A side for the time corresponding to one cycle of the corrected digital signal after the new cycle of the digital signal. However, even if the switch 112 is fixed to the B side. Good. That is, although the example where the correction unit 11 includes the switch 112 has been described, the correction unit 11 may not include the switch 112. Even in such a configuration, the correction digital signal output from the adder 115 is input to the storage unit 113, whereby the conversion error of the D / A conversion unit 20 can be corrected.
［第２の実施形態における効果］
第２の実施形態に係るＤ／Ａコンバータ２は、加算器１１５において、変換誤差に対応する値の信号をデジタル信号に加算することにより、補正デジタル信号を生成する。そして、生成した補正デジタル信号をフィードバックして、次のサイクルで加算器１１５に入力する値を変化させる。このようにすることで、Ｄ／Ａコンバータ２は、デジタル信号の１個の値に対して複数の補正デジタル信号の値を記憶しておく必要がないので、第１の実施形態に係るＤ／Ａコンバータ１における記憶部１０３よりも記憶部１１３の容量を小さくすることができる。
[Effects of Second Embodiment]
The D / A converter 2 according to the second embodiment generates a corrected digital signal by adding a signal having a value corresponding to the conversion error to the digital signal in the adder 115. Then, the generated correction digital signal is fed back to change the value input to the adder 115 in the next cycle. By doing so, the D / A converter 2 does not need to store a plurality of correction digital signal values for one value of the digital signal, and thus the D / A converter according to the first embodiment. The capacity of the storage unit 113 can be made smaller than that of the storage unit 103 in the A converter 1.
＜第３の実施形態＞
第１の実施形態においては、Ｄ／Ａ変換部２０の変換誤差が既知であり、信号変換部１０２は、当該変換誤差を補正するために、記憶部１０３に記憶されたテーブルに基づいて、デジタル信号を補正デジタル信号に変換した。これに対して、第３の実施形態においては、Ｄ／Ａ変換部２０の変換誤差が既知ではなく、信号変換部１０２が、デジタル信号を、変換誤差に応じて最適な補正デジタル信号に変換する点で第１の実施形態と異なる。
<Third Embodiment>
In the first embodiment, the conversion error of the D / A conversion unit 20 is known, and the signal conversion unit 102 performs digital conversion based on the table stored in the storage unit 103 in order to correct the conversion error. The signal was converted to a corrected digital signal. On the other hand, in the third embodiment, the conversion error of the D / A converter 20 is not known, and the signal converter 102 converts the digital signal into an optimal corrected digital signal according to the conversion error. This is different from the first embodiment.
図１０は、第３の実施形態に係るＤ／Ａコンバータ３の構成を示す図である。Ｄ／Ａコンバータ３は、誤差検出部４０をさらに有する点で図１に示した第１の実施形態に係るＤ／Ａコンバータ１と異なり、他の点で同じである。誤差検出部４０は、キャリブレーションモードにおいて、Ｄ／Ａ変換部２０の変換誤差を検出する。具体的には、誤差検出部４０は、キャリブレーション信号がＤ／Ａコンバータ３に入力されている間に検出した変換誤差に基づいて、デジタル信号の値ごとに補正デジタル信号の値を算出し、記憶部１０３に書き込む。誤差検出部４０は、例えば、複数の補正デジタル信号の平均値が、デジタル信号の値から変換誤差を減算した値になる複数の補正デジタル信号の値を算出する。 FIG. 10 is a diagram illustrating a configuration of the D / A converter 3 according to the third embodiment. The D / A converter 3 differs from the D / A converter 1 according to the first embodiment shown in FIG. 1 in that it further includes an error detection unit 40, and is the same in other points. The error detection unit 40 detects a conversion error of the D / A conversion unit 20 in the calibration mode. Specifically, the error detection unit 40 calculates the value of the correction digital signal for each value of the digital signal based on the conversion error detected while the calibration signal is input to the D / A converter 3. Write to the storage unit 103. For example, the error detection unit 40 calculates values of a plurality of correction digital signals in which an average value of the plurality of correction digital signals is a value obtained by subtracting a conversion error from the value of the digital signal.
Ｄ／Ａコンバータ３にｎビットのデジタル信号を入力することができる場合、キャリブレーション信号として、２ｎの値のいずれかの値に順次変化するデジタル信号を用いることができる。誤差検出部４０は、例えば、所定の値のキャリブレーション信号が入力された際に理想的なＤ／Ａコンバータから出力されるアナログ信号の値を保持するメモリを内蔵している。誤差検出部４０は、所定の値のキャリブレーション信号が入力された状態でＤ／Ａ変換部２０が出力するアナログ信号の値を、理想的なＤ／Ａコンバータから出力されるアナログ信号の値と比較することにより、Ｄ／Ａ変換部２０の変換誤差を検出する。なお、キャリブレーションモードにおいて、信号変換部１０２は、デジタル信号を補正デジタル信号に変換することなく、デジタル信号をそのままＤ／Ａ変換部２０へと出力する。 When an n-bit digital signal can be input to the D / A converter 3, a digital signal that sequentially changes to any one of 2n values can be used as the calibration signal. The error detection unit 40 includes, for example, a memory that holds a value of an analog signal output from an ideal D / A converter when a calibration signal having a predetermined value is input. The error detection unit 40 uses the analog signal value output from the D / A conversion unit 20 in a state where a predetermined calibration signal is input as the analog signal value output from the ideal D / A converter. By comparing, the conversion error of the D / A converter 20 is detected. In the calibration mode, the signal conversion unit 102 outputs the digital signal as it is to the D / A conversion unit 20 without converting the digital signal into a corrected digital signal.
［第３の実施形態における効果］
以上のとおり、第３の実施形態に係るＤ／Ａコンバータ３は、Ｄ／Ａ変換部２０の変換誤差を検出することができる。したがって、Ｄ／Ａコンバータ３は、Ｄ／Ａ変換部２０が有する抵抗の抵抗値が経年変化することによりＤ／Ａ変換部２０の特性が変わった場合にも、Ｄ／Ａ変換部２０の変換誤差に応じた補正デジタル信号を生成することができるので、Ｄ／Ａ変換部２０の変換誤差をさらに高い精度で補正することができる。
[Effect in the third embodiment]
As described above, the D / A converter 3 according to the third embodiment can detect the conversion error of the D / A converter 20. Therefore, the D / A converter 3 also converts the D / A conversion unit 20 even when the resistance value of the resistor of the D / A conversion unit 20 changes due to aging. Since a correction digital signal corresponding to the error can be generated, the conversion error of the D / A converter 20 can be corrected with higher accuracy.
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
例えば、上記の実施形態においては、Ｄ／Ａ変換部２０がＲ−２Ｒラダー抵抗網により構成されるラダー型のＤ／Ａ変換回路であるものとして説明したが、Ｄ／Ａ変換部２０は、任意の回路構成を有していてよい。また、上記の実施形態においては、補正デジタル信号のビット数がデジタル信号のビット数と等しい場合について説明したが、補正デジタル信号のビット数が、デジタル信号のビット数と異なっていてもよい。 For example, in the above embodiment, the D / A conversion unit 20 has been described as a ladder type D / A conversion circuit configured by an R-2R ladder resistor network, but the D / A conversion unit 20 An arbitrary circuit configuration may be provided. In the above embodiment, the case where the number of bits of the corrected digital signal is equal to the number of bits of the digital signal has been described. However, the number of bits of the corrected digital signal may be different from the number of bits of the digital signal.
また、上記の実施形態においては、補正部１０及び補正部１１が、１個のデジタル信号を複数の補正デジタル信号に変換する場合について説明したが、これに限らない。例えば、補正部１０及び補正部１１は、１個のデジタル信号を、Ｄ／Ａ変換部２０の変換誤差に基づいて、当該デジタル信号の値と異なる値を有する１個の補正デジタル信号に変換してもよい。 In the above-described embodiment, the correction unit 10 and the correction unit 11 convert one digital signal into a plurality of correction digital signals. However, the present invention is not limited to this. For example, the correction unit 10 and the correction unit 11 convert one digital signal into one correction digital signal having a value different from the value of the digital signal based on the conversion error of the D / A conversion unit 20. May be.
また、Ｄ／Ａコンバータ１、２、３に、フィルタ部３０が通過するアナログ信号の周波数帯域に対して、必要以上に高いサンプリング周波数のデジタル信号が入力される場合、取得部１０１に入力されるデジタル信号のサンプリング周波数は、フィルタ部３０が通過するアナログ信号の周波数帯域の約２倍であるとみなされる。すなわち、取得部１０１に入力されるデジタル信号の周期は、フィルタ部３０のカットオフ周波数をｆcとした場合に、１／（２ｆc）である。 In addition, when a digital signal having a sampling frequency higher than necessary with respect to the frequency band of the analog signal that the filter unit 30 passes is input to the D / A converters 1, 2, and 3, the digital signal is input to the acquisition unit 101. The sampling frequency of the digital signal is considered to be about twice the frequency band of the analog signal that the filter unit 30 passes. That is, the period of the digital signal input to the acquisition unit 101 is 1 / (2fc) when the cutoff frequency of the filter unit 30 is fc.
例えば、フィルタ部３０のカットオフ周波数が２０ｋＨｚである場合、デジタル信号のサンプリング周波数は４０ｋＨｚで足りるにもかかわらず、サンプリング周波数が２００ｋＨｚのデジタル信号がＤ／Ａコンバータ１、２、３に入力されることが考えられる。この場合、５個のデジタル信号が１個の補正デジタル信号に変換されるので、取得部１０１が取得するデジタル信号のサンプリング周波数は４０ｋＨｚであると考えられ、デジタル信号の周期は、１／（４０ｋＨｚ）＝０．０２５ｍｓである。そして、補正部１０は、当該デジタル信号に基づいて、０．０２５ｍｓ以下の周期の補正デジタル信号を生成する。 For example, when the cutoff frequency of the filter unit 30 is 20 kHz, a digital signal having a sampling frequency of 200 kHz is input to the D / A converters 1, 2, and 3 even though the sampling frequency of the digital signal is 40 kHz. It is possible. In this case, since five digital signals are converted into one corrected digital signal, the sampling frequency of the digital signal acquired by the acquisition unit 101 is considered to be 40 kHz, and the period of the digital signal is 1 / (40 kHz ) = 0.025 ms. And the correction | amendment part 10 produces | generates the correction | amendment digital signal of a period of 0.025 ms or less based on the said digital signal.
また、上記の実施形態においては、それぞれの補正デジタル信号の周期が等しい場合について説明したが、それぞれの補正デジタル信号の周期が異なっていてもよい。信号変換部１０２は、デジタル信号を、変換誤差に応じた値及び周期を有する補正デジタル信号に変換してもよい。 In the above embodiment, the case where the periods of the respective correction digital signals are the same has been described. However, the periods of the respective correction digital signals may be different. The signal converter 102 may convert the digital signal into a corrected digital signal having a value and a period corresponding to the conversion error.
また、上記の実施形態においては、補正部１０がＤ／Ａ変換部２０における変換誤差を補正するものとして説明したが、これに限らない。補正部１０は、Ｄ／Ａ変換部２０における変換誤差にフィルタ部３０における誤差を加えた誤差を変換誤差として、デジタル信号に基づいて補正デジタル信号を生成してもよい。 In the above embodiment, the correction unit 10 has been described as correcting the conversion error in the D / A conversion unit 20, but the present invention is not limited to this. The correction unit 10 may generate a correction digital signal based on the digital signal, with an error obtained by adding the error in the filter unit 30 to the conversion error in the D / A conversion unit 20 as a conversion error.
１ Ｄ／Ａコンバータ
２ Ｄ／Ａコンバータ
３ Ｄ／Ａコンバータ
１０ 補正部
２０ Ｄ／Ａ変換部
３０ フィルタ部
４０ 誤差検出部
１０１ 取得部
１０２ 信号変換部
１０３ 記憶部
１１１ 取得部
１１２ スイッチ
１１３ 記憶部
１１４ 演算部
１１５ 加算器
１２１ 遅延回路
１２２ 係数乗算回路
１２３ 加算回路
1 D / A converter 2 D / A converter 3 D / A converter 10 Correction unit 20 D / A conversion unit 30 Filter unit 40 Error detection unit 101 Acquisition unit 102 Signal conversion unit 103 Storage unit 111 Acquisition unit 112 Switch 113 Storage unit 114 Operation unit 115 Adder 121 Delay circuit 122 Coefficient multiplication circuit 123 Addition circuit
Claims (7)
デジタル信号を取得する取得手段と、
前記取得手段が取得したデジタル信号を、前記デジタル信号の周期以下の周期を有する、前記デジタル／アナログ変換手段における変換誤差に基づく値の補正デジタル信号に変換する変換手段と、
を備え、
前記デジタル／アナログ変換手段は、前記補正デジタル信号をアナログ信号に変換することを特徴とするデジタル／アナログ変換装置。 Digital / analog conversion means;
An acquisition means for acquiring a digital signal;
Conversion means for converting the digital signal acquired by the acquisition means into a corrected digital signal of a value based on a conversion error in the digital / analog conversion means, having a period equal to or less than the period of the digital signal;
With
The digital / analog converting means converts the corrected digital signal into an analog signal.
請求項１に記載のデジタル／アナログ変換装置。 The period of the digital signal is an integral multiple of the period of the correction digital signal,
The digital / analog converter according to claim 1.
請求項２に記載のデジタル／アナログ変換装置。 The analog signal output from the digital / analog conversion means further includes a smoothing means for passing a frequency equal to or lower than a half of the frequency corresponding to the reciprocal of the period of the correction digital signal. ,
The digital / analog converter according to claim 2.
請求項１から３のいずれか１項に記載のデジタル／アナログ変換装置。 The conversion means includes storage means for storing the value of the digital signal and the value of the correction digital signal corresponding to the conversion error in association with each other.
The digital / analog conversion device according to claim 1.
前記デジタル信号の値と前記変換誤差の値とを関連付けて記憶する記憶手段と、
前記記憶手段から、当該記憶手段に入力された信号の値に応じて出力される前記変換誤差の値に基づく信号を前記デジタル信号に加算し、加算した結果を前記デジタル／アナログ変換手段及び前記記憶手段に入力する加算手段と、
を有することを特徴とする、
請求項１から３のいずれか１項に記載のデジタル／アナログ変換装置。 The converting means includes
Storage means for storing the digital signal value and the conversion error value in association with each other;
A signal based on the value of the conversion error output according to the value of the signal input to the storage means is added from the storage means to the digital signal, and the addition result is the digital / analog conversion means and the storage. Adding means for inputting to the means;
It is characterized by having
The digital / analog conversion device according to claim 1.
請求項１から５のいずれか１項に記載のデジタル／アナログ変換装置。 It further comprises error detection means for detecting the conversion error of the digital / analog conversion means,
The digital / analog conversion device according to claim 1.
デジタル信号を取得する取得手段と、
前記取得手段が取得したデジタル信号を、前記デジタル信号の周期以下の周期を有する、前記デジタル／アナログ変換手段における変換誤差に基づく値の補正デジタル信号に変換する変換手段と、
を備えることを特徴とする補正回路。 A correction circuit for correcting a conversion error in the digital / analog conversion means,
An acquisition means for acquiring a digital signal;
Conversion means for converting the digital signal acquired by the acquisition means into a corrected digital signal of a value based on a conversion error in the digital / analog conversion means, having a period equal to or less than the period of the digital signal;
A correction circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014189676A JP2016063388A (en) | 2014-09-18 | 2014-09-18 | Digital/analog converter, and correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014189676A JP2016063388A (en) | 2014-09-18 | 2014-09-18 | Digital/analog converter, and correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016063388A true JP2016063388A (en) | 2016-04-25 |
Family
ID=55798178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014189676A Pending JP2016063388A (en) | 2014-09-18 | 2014-09-18 | Digital/analog converter, and correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016063388A (en) |
-
2014
- 2014-09-18 JP JP2014189676A patent/JP2016063388A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4498184B2 (en) | Linearity compensation circuit | |
| TWI539756B (en) | Analog-to-digital converter apparatus, method for calibrating analog-to-digital converter, and computer readable medium for storing instructions executing said method | |
| US9281834B1 (en) | N-path interleaving analog-to-digital converter (ADC) with offset gain and timing mismatch calibration | |
| US8917125B1 (en) | Interleaving analog-to-digital converter (ADC) with background calibration | |
| US9030340B1 (en) | N-path interleaving analog-to-digital converter (ADC) with background calibration | |
| US7301486B2 (en) | Time-interleaved analog-to-digital converter having timing calibration | |
| JP6174296B2 (en) | How to calibrate the interleave digitizer channel | |
| JP4076547B2 (en) | Dither circuit for quantizer | |
| TWI404959B (en) | A test device and an electronic component for testing the test element | |
| TWI504158B (en) | Systems and methods for randomizing component mismatch in an adc | |
| JP4451486B2 (en) | Analog / digital conversion device and digital / analog conversion device | |
| US8947284B2 (en) | AD converter and AD conversion method | |
| JP2006129497A (en) | Method for correcting periodic sampling error | |
| TW201340617A (en) | Signal generating apparatus and signal generating method | |
| JP2016063388A (en) | Digital/analog converter, and correction circuit | |
| JP2006025365A (en) | D/a converter with offset compensation function, and offset compensation method of d/a converter | |
| JP5230528B2 (en) | DA conversion circuit | |
| JP2006222701A (en) | Output correction circuit for a/d converter | |
| JP2015220637A (en) | Ad conversion apparatus | |
| JP2015133631A (en) | Analog-digital converter | |
| JP2012156855A (en) | Sample-and-hold circuit and ad converter | |
| JP6433325B2 (en) | Duty ratio adjusting device and duty ratio adjusting method | |
| WO2021005828A1 (en) | A/d conversion device, a/d conversion method, and signal processing device | |
| US20140098847A1 (en) | Test circuit | |
| KR20150055303A (en) | Apparatus for storing frequency error of Analog-to-Digital Converter and apparatus for correcting frequency error of Analog-to-Digital Converter |