JP2016046734A

JP2016046734A - Video signal processing circuit, display device, and video signal processing method

Info

Publication number: JP2016046734A
Application number: JP2014170951A
Authority: JP
Inventors: 龍昇中村; Tatsunori Nakamura
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2014-08-25
Filing date: 2014-08-25
Publication date: 2016-04-04

Abstract

PROBLEM TO BE SOLVED: To generate up-converted video data without increasing a circuit area and cost.SOLUTION: A first multi-screen part (1) can output a plurality of synchronized video data synchronized with one another, on the basis of input video data. Output terminals of the first multi-screen part (1) are connected to a second multi-screen part (2), a third multi-screen part (3), a fourth multi-screen part (4) and a fifth multi-screen part (5), respectively.SELECTED DRAWING: Figure 1

Description

本発明は高精細の表示を可能とする映像信号処理回路に関する。 The present invention relates to a video signal processing circuit that enables high-definition display.

現在、放送波やＢＤといった映像ソースからの映像データの解像度は、ＦＨＤ（ＦｕｌｌＨＤ）が主流となっている。また、映像データの高精細化が進み、４Ｋ２Ｋの放送波を用いた放送も始まっている。 Currently, the resolution of video data from video sources such as broadcast waves and BDs is mainly FHD (Full HD). In addition, high definition of video data has progressed, and broadcasting using 4K2K broadcast waves has started.

特許文献１には、複数のグラフィックコントローラを備え、各グラフィックコントローラからのビデオデータ（映像データ）を同期化することによって、単一のモニタにおいて高精細表示を行う画像表示装置が記載されている。 Patent Document 1 describes an image display device that includes a plurality of graphic controllers and performs high-definition display on a single monitor by synchronizing video data (video data) from the graphic controllers.

特許文献１の画像表示装置によれば、各グラフィックコントローラにおける映像データの転送を特に高速に行なう必要はないため、高速映像データ転送による発熱や不要輻射ノイズの発生等を抑制することができる。 According to the image display device of Patent Document 1, it is not necessary to transfer video data in each graphic controller at a particularly high speed, and therefore, generation of heat and unnecessary radiation noise due to high-speed video data transfer can be suppressed.

特開平１１−２４２４６９号公報（１９９９年９月７日公開）Japanese Patent Laid-Open No. 11-242469 (published on September 7, 1999)

また、８Ｋ４Ｋの映像データを用いた放送の計画も進んでいるが、未だ実現しておらず、現時点で８Ｋ４Ｋの放送波を受信して家庭用の表示装置で視聴することはできない。 In addition, although a plan for broadcasting using 8K4K video data has been advanced, it has not yet been realized, and at present, it cannot receive 8K4K broadcast waves and view them on a home display device.

そのため、家庭で８Ｋ４Ｋの高精細表示を楽しむためには、ＦＨＤや４Ｋ２Ｋの映像データをアップコンバートして８Ｋ４Ｋの表示パネルに表示する必要がある。 Therefore, in order to enjoy 8K4K high-definition display at home, it is necessary to up-convert FHD or 4K2K video data and display it on an 8K4K display panel.

特許文献１の技術のように、複数のグラフィックコントローラを用いて映像データを同期化する場合、一時的に映像データをフレームメモリに格納する必要がある。そのため、８Ｋ４Ｋといった高精細の映像データを同期化するためには、広い帯域幅のメモリが必要となる。その結果、メモリ用のピンの数が増え、チップサイズが大きくなり、コストが増大する。 When synchronizing video data using a plurality of graphic controllers as in the technique of Patent Document 1, it is necessary to temporarily store the video data in a frame memory. Therefore, in order to synchronize high-definition video data such as 8K4K, a memory with a wide bandwidth is required. As a result, the number of memory pins increases, the chip size increases, and the cost increases.

本発明は、上記の課題に鑑みなされたものであって、その目的は、回路面積およびコストの増大をすることなく、アップコンバートされた映像データを同期化して出力することができる映像信号処理回路および映像信号処理方法を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a video signal processing circuit capable of synchronizing and outputting upconverted video data without increasing the circuit area and cost. And providing a video signal processing method.

上記の課題を解決するために、本発明の映像信号処理回路は、外部から入力された映像データをアップコンバートして出力する映像信号処理回路であって、映像データをアップコンバート可能な、第１処理部および複数の第２処理部を備えており、上記第１処理部は、入力端子に入力された映像データに基づき、複数の出力端子のそれぞれから、互いに同期を取られた複数の同期化映像データを出力可能であり、上記第１処理部の上記出力端子のそれぞれは、上記複数の第２処理部のそれぞれに接続されていることを特徴とする。 In order to solve the above problems, a video signal processing circuit according to the present invention is a video signal processing circuit that outputs up-converted video data input from the outside, and is capable of up-converting video data. The first processing unit includes a processing unit and a plurality of second processing units, and the first processing unit is synchronized with each other from each of the plurality of output terminals based on the video data input to the input terminal. Video data can be output, and each of the output terminals of the first processing unit is connected to each of the plurality of second processing units.

また、上記の課題を解決するために、本発明の映像信号処理方法は、第１処理部および複数の第２処理部を用いて、外部から入力された映像データをアップコンバートして出力する映像信号処理方法であって、上記第１処理部において、外部から入力された映像データに基づき、互いに同期を取られた複数の映像データを生成し、上記複数の映像データのそれぞれを、上記複数の第２処理部のそれぞれに入力し、上記第１処理部および上記第２処理部のうち少なくとも何れか一方において、入力された映像データをアップコンバートすることを特徴とする。 In order to solve the above problems, the video signal processing method of the present invention uses the first processing unit and the plurality of second processing units to upconvert and output video data input from the outside. In the signal processing method, the first processing unit generates a plurality of video data synchronized with each other based on video data input from the outside, and each of the plurality of video data is converted into the plurality of video data. Input to each of the second processing units, and at least one of the first processing unit and the second processing unit up-converts the input video data.

本発明の一態様によれば、回路面積およびコストの増大をすることなく、アップコンバートされた映像データを同期化して出力することができる映像信号処理回路および映像信号処理方法を提供することができる。 According to one embodiment of the present invention, it is possible to provide a video signal processing circuit and a video signal processing method capable of synchronizing and outputting up-converted video data without increasing circuit area and cost. .

本発明の実施形態１に係る表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the display apparatus which concerns on Embodiment 1 of this invention. 第１マルチ画面部の構成を示すブロック図である。It is a block diagram which shows the structure of a 1st multi-screen part. 第１マルチ画面部における映像処理の例を示す概略図であり、（ａ）は入力された映像データに対応する映像であり、（ｂ）は拡大縮小部による拡大処理後の映像データに対応する映像であり、（ｃ）は重畳部による重畳後の映像データに対応する映像であり、（ｄ）は表示パネルに表示される映像である。It is the schematic which shows the example of the video processing in a 1st multiscreen part, (a) is an image | video corresponding to the input video data, (b) respond | corresponds to the video data after the expansion process by the expansion / contraction part. (C) is a video corresponding to the video data after being superimposed by the superimposing unit, and (d) is a video displayed on the display panel. 実施形態１の実施例１の映像信号処理回路における映像データの処理過程を示すブロック図である。FIG. 6 is a block diagram illustrating a video data processing process in the video signal processing circuit according to the first example of the first exemplary embodiment. 実施形態１の実施例２の映像信号処理回路における映像データの処理過程を示すブロック図である。6 is a block diagram illustrating a video data processing process in a video signal processing circuit according to Example 2 of Embodiment 1. FIG. 実施形態１の実施例３の映像信号処理回路における映像データの処理過程を示すブロック図である。FIG. 10 is a block diagram illustrating a video data processing process in a video signal processing circuit according to Example 3 of the first exemplary embodiment. 実施形態１の実施例４の映像信号処理回路における映像データの処理過程を示すブロック図である。FIG. 10 is a block diagram illustrating a video data processing process in the video signal processing circuit according to the fourth example of the first exemplary embodiment. 本発明の実施形態２に係る表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the display apparatus which concerns on Embodiment 2 of this invention. 実施形態２の実施例５の映像信号処理回路における映像データの処理過程を示すブロック図である。It is a block diagram which shows the process of the video data in the video signal processing circuit of Example 5 of Embodiment 2. 実施形態２の実施例６の映像信号処理回路における映像データの処理過程を示すブロック図である。It is a block diagram which shows the process of the video data in the video signal processing circuit of Example 6 of Embodiment 2. 実施形態２の実施例７の映像信号処理回路における映像データの処理過程を示すブロック図である。It is a block diagram which shows the process of a video data in the video signal processing circuit of Example 7 of Embodiment 2. 実施形態２の実施例８の映像信号処理回路における映像データの処理過程を示すブロック図である。It is a block diagram which shows the process of the video data in the video signal processing circuit of Example 8 of Embodiment 2. 本発明の実施形態３に係る表示装置の一部の構成を示すブロック図である。It is a block diagram which shows the structure of a part of display apparatus which concerns on Embodiment 3 of this invention. マルチ画面部の制御方法を示すブロック図である。It is a block diagram which shows the control method of a multi-screen part. 実施形態５の表示装置の各構成の位置関係を説明するための表示装置の背面図である。FIG. 10 is a rear view of a display device for explaining a positional relationship between components of a display device according to a fifth embodiment.

〔実施形態１〕
以下、本発明の実施の形態について、図１〜図６に基づいて詳細に説明する。 Embodiment 1
Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS.

図１は、本実施形態の表示装置の構成を示すブロック図である。 FIG. 1 is a block diagram showing the configuration of the display device of this embodiment.

図１に示すように表示装置１００は、映像信号処理回路１０と、タイミングコントローラ回路２０と、表示パネル３０とを備えている。 As shown in FIG. 1, the display device 100 includes a video signal processing circuit 10, a timing controller circuit 20, and a display panel 30.

映像信号処理回路１０は、外部から入力された映像データをアップコンバート（アップスケール）して、タイミングコントローラ回路２０に出力する。 The video signal processing circuit 10 up-converts (upscales) video data input from the outside and outputs it to the timing controller circuit 20.

タイミングコントローラ回路２０は、映像信号処理回路１０が出力した映像データに基づいて、表示パネル３０を駆動するための信号を出力する。タイミングコントローラ回路２０は、４つのタイミングコントローラ２１・２２・２３・２４を備えている。タイミングコントローラ２１・２２・２３・２４は、表示パネル３０を複数の領域に分割したときの各領域に含まれる画素を駆動する。 The timing controller circuit 20 outputs a signal for driving the display panel 30 based on the video data output from the video signal processing circuit 10. The timing controller circuit 20 includes four timing controllers 21, 22, 23, and 24. The timing controllers 21, 22, 23, and 24 drive pixels included in each region when the display panel 30 is divided into a plurality of regions.

＜映像信号処理回路＞
図１に示すように、映像信号処理回路１０は、映像データをアップコンバート可能な、第１マルチ画面部１（第１処理部）と、第２マルチ画面部２（第２処理部）と、第３マルチ画面部３（第２処理部）と、第４マルチ画面部４（第２処理部）と、第５マルチ画面部５（第２処理部）と、を備えている。 <Video signal processing circuit>
As shown in FIG. 1, the video signal processing circuit 10 includes a first multi-screen unit 1 (first processing unit), a second multi-screen unit 2 (second processing unit) that can up-convert video data, A third multi-screen unit 3 (second processing unit), a fourth multi-screen unit 4 (second processing unit), and a fifth multi-screen unit 5 (second processing unit) are provided.

図１中の矢印は配線を示し、配線は、例えばＦＨＤ（１９２０×１０８０６０Ｈｚ）の帯域を有している。 An arrow in FIG. 1 indicates a wiring, and the wiring has a band of, for example, FHD (1920 × 1080 60 Hz).

図１に示すように、第１マルチ画面部１は、５系統の入力端子と、４系統の出力端子とを備えている。また、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、５系統の入力端子と、４系統の出力端子とを備えている。 As shown in FIG. 1, the first multi-screen unit 1 includes five systems of input terminals and four systems of output terminals. The second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5 include five input terminals and four output terminals.

なお、映像信号処理回路１０において、マルチ画面部の数、入力端子および出力端子の数は、図１に例示する構成に限定されない。 In the video signal processing circuit 10, the number of multi-screen units and the number of input terminals and output terminals are not limited to the configuration illustrated in FIG.

第２マルチ画面部２の出力端子はタイミングコントローラ２１の入力端子に接続されており、第３マルチ画面部３の出力端子はタイミングコントローラ２２の入力端子に接続されており、第４マルチ画面部４の出力端子はタイミングコントローラ２３の入力端子に接続されており、第５マルチ画面部５の出力端子はタイミングコントローラ２４の入力端子に接続されている。 The output terminal of the second multi-screen unit 2 is connected to the input terminal of the timing controller 21, the output terminal of the third multi-screen unit 3 is connected to the input terminal of the timing controller 22, and the fourth multi-screen unit 4 Are connected to the input terminal of the timing controller 23, and the output terminal of the fifth multi-screen unit 5 is connected to the input terminal of the timing controller 24.

第１マルチ画面部１の４系統の出力端子は、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５のそれぞれに接続されている。言い換えると、マルチ画面部はカスケード接続されている。 The four output terminals of the first multi-screen unit 1 are connected to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5, respectively. Yes. In other words, the multi-screen units are cascaded.

第１マルチ画面部１は、入力端子に入力された映像データに基づき、複数の出力端子のそれぞれから、互いに同期を取られた複数の同期化映像データを出力する。各同期化映像データは、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。 The first multi-screen unit 1 outputs a plurality of synchronized video data synchronized with each other from each of the plurality of output terminals based on the video data input to the input terminal. Each synchronized video data is input to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5.

＜マルチ画面部＞
第１マルチ画面部１は、入力された映像データの同期化、拡大および縮小（アップコンバートおよびダウンコンバート）、重畳を行う。 <Multi-screen section>
The first multi-screen unit 1 performs synchronization, enlargement and reduction (up-conversion and down-conversion), and superimposition of input video data.

図２は、第１マルチ画面部１の構成を示すブロック図である。 FIG. 2 is a block diagram illustrating a configuration of the first multi-screen unit 1.

第１マルチ画面部１は、各入力端子に接続されたバッファ回路１１Ａ〜１１Ｅと、同期信号発生部１２と、Ｗｒｉｔｅアービトレータ部１３と、Ｒｅａｄアービトレータ部１５と、複数の拡大縮小部１６Ａ〜１６Ｈと、各出力端子に接続された重畳部１７Ａ〜１７Ｄとを備えている。 The first multi-screen unit 1 includes buffer circuits 11A to 11E connected to each input terminal, a synchronization signal generation unit 12, a write arbitrator unit 13, a read arbitrator unit 15, and a plurality of enlargement / reduction units 16A to 16H. , And superimposing portions 17A to 17D connected to the respective output terminals.

各入力端子を介して入力された映像データは、バッファ回路１１Ａ〜１１Ｅに格納される。映像データは、バッファ回路１１Ａ〜１１Ｅに格納された後、Ｗｒｉｔｅアービトレータ部１３にて調停され、外部のフレームメモリ１４に格納される。 Video data input via each input terminal is stored in the buffer circuits 11A to 11E. The video data is stored in the buffer circuits 11 </ b> A to 11 </ b> E, then arbitrated by the write arbitrator unit 13, and stored in the external frame memory 14.

Ｒｅａｄアービトレータ部１５は、フレームメモリ１４から同期化された映像データ（同期化映像データ）を読み出す。 The Read arbitrator unit 15 reads synchronized video data (synchronized video data) from the frame memory 14.

同期信号発生部１２は、Ｗｒｉｔｅアービトレータ部１３およびＲｅａｄアービトレータ部１５のブロックのタイミングを制御する同期信号を生成する。同期信号発生部１２は、自身で同期信号を生成してもよいし、入力端子を介して入力された映像データの入力タイミングに基づいて同期信号を生成してもよい。図２では、入力映像５の入力タイミングに基づいて同期信号を生成しているが、入力映像１〜入力映像４の入力タイミングの内、１つの入力タイミングを選択し、選択した入力タイミングに基づいて同期信号を生成しても良い。 The synchronization signal generator 12 generates a synchronization signal for controlling the block timing of the write arbitrator unit 13 and the read arbitrator unit 15. The synchronization signal generator 12 may generate a synchronization signal by itself, or may generate a synchronization signal based on the input timing of video data input via the input terminal. In FIG. 2, the synchronization signal is generated based on the input timing of the input video 5, but one input timing is selected from the input timings of the input video 1 to the input video 4, and based on the selected input timing. A synchronization signal may be generated.

Ｒｅａｄアービトレータ部１５に読み出された映像データは、拡大縮小部１６Ａ〜１６Ｈに格納される。拡大縮小部１６Ａ〜１６Ｈは、映像データを補間することによってアップコンバートし、また、映像データを間引くことによってダウンコンバートする。 The video data read by the Read arbitrator unit 15 is stored in the enlargement / reduction units 16A to 16H. The enlargement / reduction units 16A to 16H up-convert by interpolating the video data, and down-convert by thinning out the video data.

拡大縮小部１６Ａ〜１６Ｈによって拡大処理または縮小処理をされた映像データは、重畳部１７Ａ〜１７Ｄに格納されて重畳された後、出力端子から出力される。 The video data that has been enlarged or reduced by the enlargement / reduction units 16A to 16H is stored in the superposition units 17A to 17D and superimposed, and then output from the output terminal.

図３は、第１マルチ画面部１における映像処理の例を示す概略図であり、（ａ）は入力された映像データに対応する映像であり、（ｂ）は拡大縮小部１６Ａ〜１６Ｈによる拡大処理後の映像データに対応する映像であり、（ｃ）は重畳部１７Ａ〜１７Ｄによる重畳後の映像データに対応する映像であり、（ｄ）は表示パネル３０に表示される映像である。 FIG. 3 is a schematic diagram illustrating an example of video processing in the first multi-screen unit 1, where (a) is a video corresponding to input video data, and (b) is an enlargement by the enlargement / reduction units 16A to 16H. The video corresponding to the video data after processing, (c) is the video corresponding to the video data after being superimposed by the superimposing units 17A to 17D, and (d) is the video displayed on the display panel 30.

図３の（ａ）に示すように、第１マルチ画面部１に２系統の映像データが入力された場合について説明する。 As shown in FIG. 3A, a case where two systems of video data are input to the first multi-screen unit 1 will be described.

図３の（ｂ）に示すように、拡大縮小部１６Ａ〜１６Ｈは、映像データを拡大処理する。 As shown in FIG. 3B, the enlargement / reduction units 16A to 16H enlarge the video data.

図３の（ｃ）に示すように、重畳部１７Ａ〜１７Ｄは、２つの映像データを重畳する。具体的には、図３の（ｂ）の処理映像１と処理映像５とを重畳することによって出力映像１を生成し、図３の（ｂ）の処理映像２と処理映像６とを重畳することによって出力映像３を生成する。 As illustrated in FIG. 3C, the superimposing units 17A to 17D superimpose two video data. Specifically, the output video 1 is generated by superimposing the processed video 1 and the processed video 5 shown in FIG. 3B, and the processed video 2 and the processed video 6 shown in FIG. As a result, the output video 3 is generated.

図３の（ｃ）示す出力映像１〜４を出力することによって、表示パネル３０には図３の（ｄ）に示す映像が表示される。 By outputting the output videos 1 to 4 shown in FIG. 3C, the video shown in FIG. 3D is displayed on the display panel 30.

なお、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５の構成は、第１マルチ画面部１の構成と同様であってもよい。 The configurations of the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5 may be the same as the configuration of the first multi-screen unit 1.

以下、本実施形態の映像信号処理回路１０を用いた映像信号処理方法における映像データの処理過程を、実施例１〜４として説明する。 Hereinafter, video data processing steps in the video signal processing method using the video signal processing circuit 10 of the present embodiment will be described as Examples 1-4.

＜実施例１＞
実施例１として、ＦＨＤ（２Ｋ１Ｋ、１９２０×１０８０）の映像データを８Ｋ４Ｋ（７６８０×４３２０）の映像データに拡大（アップコンバート）し、表示パネル３０に表示する場合の映像データの処理過程を説明する。 <Example 1>
As a first embodiment, a process of processing video data when FHD (2K1K, 1920 × 1080) video data is enlarged (up-converted) to 8K4K (7680 × 4320) video data and displayed on the display panel 30 will be described. .

図４は、実施例１の映像信号処理回路１０の映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示す。 FIG. 4 is a block diagram illustrating a video data processing process of the video signal processing circuit 10 according to the first embodiment. In the figure, thick arrows indicate wirings through which video data is transmitted.

図４に示すように、ＦＨＤの映像データが、外部から第１マルチ画面部１の入力端子に入力される。第１マルチ画面部１は、入力されたＦＨＤの映像データを拡大して、４Ｋ２Ｋ（３８４０×２１６０）の映像データを生成する。 As shown in FIG. 4, FHD video data is input from the outside to the input terminal of the first multi-screen unit 1. The first multi-screen unit 1 enlarges the input FHD video data to generate 4K2K (3840 × 2160) video data.

そして、第１マルチ画面部１は、４Ｋ２Ｋの映像データを、互いに同期を取られた４つのＦＨＤの同期化映像データに分配し、分配した各同期化映像データを各出力端子から出力する。 Then, the first multi-screen unit 1 distributes the 4K2K video data to the four synchronized FHD synchronized video data, and outputs the distributed synchronized video data from each output terminal.

第１マルチ画面部１から出力された各同期化映像データは、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。 The synchronized video data output from the first multi-screen unit 1 is input to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5, respectively. The

第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、ＦＨＤの同期化映像データを拡大して、４Ｋ２Ｋの同期化映像データを生成し、各タイミングコントローラ２１〜２４に出力する。 The second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5 expand the FHD synchronized video data and generate 4K2K synchronized video data. , Output to each of the timing controllers 21-24.

各タイミングコントローラ２１〜２４に４Ｋ２Ｋの同期化映像データが入力されるため、タイミングコントローラ回路２０としては、８Ｋ４Ｋの映像データが入力されることとなる。タイミングコントローラ回路２０は８Ｋ４Ｋの映像データに基づいて表示パネル３０を駆動する。これにより、映像信号処理回路１０に入力されたＦＨＤの映像データを拡大して、表示パネル３０に８Ｋ４Ｋの画像を表示することができる。 Since 4K2K synchronized video data is input to each of the timing controllers 21 to 24, 8K4K video data is input to the timing controller circuit 20. The timing controller circuit 20 drives the display panel 30 based on 8K4K video data. Accordingly, the FHD video data input to the video signal processing circuit 10 can be enlarged and an 8K4K image can be displayed on the display panel 30.

ここで、第１マルチ画面部１から出力される同期化映像データは、互いに同期を取られているため、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５において、映像データの同期を取る必要がない。そのため、同期を取るためのメモリ等の構成が不要となる。これにより、同期を取るためにフレームメモリと接続する多数の入力端子（ピン）を設ける必要がなく、その結果、回路面積およびコストの増大をすることなく、アップコンバートされた高精細の映像データを生成して表示することができる。 Here, since the synchronized video data output from the first multi-screen unit 1 are synchronized with each other, the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and In the fifth multi-screen unit 5, it is not necessary to synchronize the video data. This eliminates the need for a configuration such as a memory for synchronization. As a result, it is not necessary to provide a large number of input terminals (pins) connected to the frame memory for synchronization, and as a result, high-definition video data that has been up-converted can be obtained without increasing the circuit area and cost. Can be generated and displayed.

＜実施例２＞
実施例２として、４Ｋ２Ｋの映像データを８Ｋ４Ｋの映像データに拡大し、表示パネル３０に表示する場合の映像データの処理過程を説明する。 <Example 2>
As a second embodiment, a process of processing video data when 4K2K video data is enlarged to 8K4K video data and displayed on the display panel 30 will be described.

図５は、実施例２の映像信号処理回路１０における映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示す。 FIG. 5 is a block diagram illustrating a video data processing process in the video signal processing circuit 10 according to the second embodiment. In the figure, thick arrows indicate wirings through which video data is transmitted.

図５に示すように、４Ｋ２Ｋの映像データが、外部から第１マルチ画面部１に入力される。例えば、図５に示すように、４系統のＦＨＤの映像データが、第１マルチ画面部１の４つの入力端子のそれぞれに入力されてもよい。 As shown in FIG. 5, 4K2K video data is input to the first multi-screen unit 1 from the outside. For example, as shown in FIG. 5, four types of FHD video data may be input to each of the four input terminals of the first multi-screen unit 1.

第１マルチ画面部１は、入力された映像データを拡大することなく、互いに同期を取られた４つのＦＨＤの同期化映像データに分配し、分配した各同期化映像データを各出力端子から出力する。 The first multi-screen unit 1 distributes the input video data to the four synchronized FHD synchronized video data without expanding the video data, and outputs the distributed synchronized video data from each output terminal. To do.

第１マルチ画面部１から出力された各同期化映像データは、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。以降の処理は実施例１と同様である。 The synchronized video data output from the first multi-screen unit 1 is input to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5, respectively. The The subsequent processing is the same as in the first embodiment.

実施例２の処理により、映像信号処理回路１０に入力された４Ｋ２Ｋの映像データを拡大して、表示パネル３０に８Ｋ４Ｋの画像を表示することができる。 By the processing of the second embodiment, 4K2K video data input to the video signal processing circuit 10 can be enlarged and an 8K4K image can be displayed on the display panel 30.

＜実施例３＞
実施例３として、４Ｋ２Ｋの映像データを８Ｋ４Ｋの映像データに拡大し、表示パネル３０に表示する場合の映像データの処理過程を説明する。 <Example 3>
As a third embodiment, a process of processing video data when 4K2K video data is enlarged to 8K4K video data and displayed on the display panel 30 will be described.

図６は、実施例３の映像信号処理回路１０における映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、同期信号が伝送されている配線を示す。 FIG. 6 is a block diagram illustrating a video data processing process in the video signal processing circuit 10 according to the third embodiment. In the drawing, a thick arrow indicates a wiring through which video data is transmitted, and a broken arrow indicates a wiring through which a synchronization signal is transmitted.

図６に示すように、４Ｋ２Ｋの映像データが、外部から第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。具体的には、４系統のＦＨＤの映像データが、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。 As illustrated in FIG. 6, 4K2K video data is input from the outside to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5. Specifically, four types of FHD video data are input to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5, respectively.

第１マルチ画面部１は、フリーランで駆動することができるものとする。第１マルチ画面部１は、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に同期信号を出力する。 It is assumed that the first multi-screen unit 1 can be driven by free run. The first multi-screen unit 1 outputs a synchronization signal to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5.

第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、同期信号に基づき、入力された映像データの同期を取るとともに、ＦＨＤの映像データを拡大して、４Ｋ２Ｋの同期化映像データを生成し、各タイミングコントローラ２１〜２４に出力する。 The second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5 synchronize the input video data based on the synchronization signal, and the FHD video data Is expanded to generate 4K2K synchronized video data, which is output to each of the timing controllers 21-24.

以降の処理は実施例１と同様である。 The subsequent processing is the same as in the first embodiment.

実施例３の処理により、映像信号処理回路１０に入力された４Ｋ２Ｋの映像データを拡大して、表示パネル３０に８Ｋ４Ｋの画像を表示することができる。 By the processing of the third embodiment, the 4K2K video data input to the video signal processing circuit 10 can be enlarged and an 8K4K image can be displayed on the display panel 30.

＜実施例４＞
実施例４として、４Ｋ２Ｋの映像データを８Ｋ４Ｋの映像データに拡大し、表示パネル３０に表示する場合の映像データの処理過程を説明する。 <Example 4>
As a fourth embodiment, a process of processing video data when 4K2K video data is enlarged to 8K4K video data and displayed on the display panel 30 will be described.

図７は、実施例４の映像信号処理回路１０における映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、同期信号が伝送されている配線を示す。 FIG. 7 is a block diagram illustrating a process of processing video data in the video signal processing circuit 10 according to the fourth embodiment. In the drawing, a thick arrow indicates a wiring through which video data is transmitted, and a broken arrow indicates a wiring through which a synchronization signal is transmitted.

図７に示すように、４Ｋ２Ｋの映像データが、外部から第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。具体的には、４系統のＦＨＤの映像データが、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。 As shown in FIG. 7, 4K2K video data is externally input to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5. Specifically, four types of FHD video data are input to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5, respectively.

また、第２マルチ画面部２は、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に同期信号を出力する。 The second multi-screen unit 2 outputs a synchronization signal to the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5.

実施例４の処理により、映像信号処理回路１０に入力された４Ｋ２Ｋの映像データを拡大して、表示パネル３０に８Ｋ４Ｋの画像を表示することができる。また、本実施例の処理によれば、フレーム抜けを抑制することできる。 According to the processing of the fourth embodiment, 4K2K video data input to the video signal processing circuit 10 can be enlarged and an 8K4K image can be displayed on the display panel 30. In addition, according to the processing of the present embodiment, frame loss can be suppressed.

なお、本実施例では、第２マルチ画面部２が同期信号を出力するものとして説明したが、これに限らず、他のマルチ画面部が同期信号を出力してもよい。さらに、図示を省略するが、タイミングコントローラ２１がタイミングコントローラ２２・２３・２４に同期信号を出力し、タイミングコントローラ回路２０内で映像データを同期化してもよい。 In the present embodiment, the second multi-screen unit 2 has been described as outputting a synchronization signal. However, the present invention is not limited to this, and another multi-screen unit may output the synchronization signal. Further, although not shown, the timing controller 21 may output a synchronization signal to the timing controllers 22, 23, and 24 to synchronize the video data in the timing controller circuit 20.

〔実施形態２〕
本発明の他の実施形態について、図８〜図１２に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。 [Embodiment 2]
The following will describe another embodiment of the present invention with reference to FIGS. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and descriptions thereof are omitted.

図８は、本実施形態の表示装置１０１の構成を示すブロック図である。 FIG. 8 is a block diagram illustrating a configuration of the display device 101 according to the present embodiment.

表示装置１０１は、チャンネル切り替えや画質調整等のＯＳＤ（ＯｎＳｃｒｅｅｎＤｉｓｐｌａｙ）の機能を備えた表示装置である。 The display device 101 is a display device having OSD (On Screen Display) functions such as channel switching and image quality adjustment.

表示装置１０１は、ＯＳＤ生成部４０を備えている。ＯＳＤ生成部４０は、第１マルチ画面部１の入力端子に接続されており、ＯＳＤ映像データを生成して第１マルチ画面部１に出力する。映像信号処理回路１０は、画像を表示するための映像データをアップコンバートするとともに、ＯＳＤのための映像データ（ＯＳＤ映像データ）をアップコンバートし、両者を重畳する。 The display device 101 includes an OSD generation unit 40. The OSD generation unit 40 is connected to the input terminal of the first multi-screen unit 1, generates OSD video data, and outputs the OSD video data to the first multi-screen unit 1. The video signal processing circuit 10 up-converts video data for displaying an image, up-converts video data for OSD (OSD video data), and superimposes both.

例えば、８Ｋ４Ｋ用の表示パネルには８Ｋ４ＫのＯＳＤ映像データが必要となるが、ＯＳＤ映像データを８Ｋ４Ｋにアップコンバートして映像データに重畳することによって、既存のＯＳＤ映像データ生成部（ＦＨＤまたは４Ｋ２ＫのＯＳＤ映像データ生成部）を適用することができる。 For example, 8K4K OSD video data is required for an 8K4K display panel. By converting OSD video data to 8K4K and superimposing it on video data, an existing OSD video data generation unit (FHD or 4K2K An OSD video data generation unit) can be applied.

以下、本実施形態の映像信号処理回路１０を用いた映像信号処理方法における映像データの処理過程を、実施例５〜８として説明する。 Hereinafter, video data processing steps in the video signal processing method using the video signal processing circuit 10 of the present embodiment will be described as Examples 5 to 8.

＜実施例５＞
図９は、実施例５の映像信号処理回路１０における映像データの処理過程を示すブロック図である。 <Example 5>
FIG. 9 is a block diagram illustrating a video data processing process in the video signal processing circuit 10 according to the fifth embodiment.

実施例５として、ＦＨＤの映像データを８Ｋ４Ｋの映像データに拡大し、ＯＳＤ映像データを重畳して表示パネル３０に表示する場合の映像データの処理過程を説明する。 As a fifth embodiment, a process of processing video data when FHD video data is enlarged to 8K4K video data and OSD video data is superimposed and displayed on the display panel 30 will be described.

図９は、実施例５の映像信号処理回路１０の映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、ＯＳＤ映像データが伝送されている配線を示す。 FIG. 9 is a block diagram illustrating a video data processing process of the video signal processing circuit 10 according to the fifth embodiment. In the figure, a thick arrow indicates a wiring through which video data is transmitted, and a broken arrow indicates a wiring through which OSD video data is transmitted.

図９に示すように、ＦＨＤの映像データおよびＯＳＤ映像データが、外部から第１マルチ画面部１の入力端子に入力される。第１マルチ画面部１は、入力されたＦＨＤの映像データおよびＯＳＤ映像データを拡大して、４Ｋ２Ｋの映像データおよびＯＳＤ映像データを生成する。さらに、第１マルチ画面部１は、４Ｋ２Ｋの映像データとＯＳＤ映像データとを重畳する。 As shown in FIG. 9, FHD video data and OSD video data are externally input to the input terminal of the first multi-screen unit 1. The first multi-screen unit 1 enlarges the input FHD video data and OSD video data to generate 4K2K video data and OSD video data. Further, the first multi-screen unit 1 superimposes 4K2K video data and OSD video data.

そして、第１マルチ画面部１は、重畳した４Ｋ２Ｋの映像データを、互いに同期を取られた４つのＦＨＤの同期化映像データに分配し、分配した各同期化映像データを各出力端子から出力する。 Then, the first multi-screen unit 1 distributes the superimposed 4K2K video data to the four synchronized FHD synchronized video data, and outputs each distributed synchronized video data from each output terminal. .

各タイミングコントローラ２１〜２４には、４Ｋ２Ｋの同期化映像データが入力されるため、タイミングコントローラ回路２０としては、８Ｋ４Ｋの映像データが入力されることとなる。タイミングコントローラ回路２０は、ＯＳＤ映像データが重畳された８Ｋ４Ｋの映像データに基づいて表示パネル３０を駆動する。これにより、映像信号処理回路１０に入力されたＦＨＤの映像データを拡大して、表示パネル３０に、ＯＳＤ画像が付与された８Ｋ４Ｋの画像を表示することができる。 Since each of the timing controllers 21 to 24 receives 4K2K synchronized video data, the timing controller circuit 20 receives 8K4K video data. The timing controller circuit 20 drives the display panel 30 based on 8K4K video data on which OSD video data is superimposed. Accordingly, the FHD video data input to the video signal processing circuit 10 can be enlarged, and an 8K4K image to which the OSD image is added can be displayed on the display panel 30.

＜実施例６＞
図１０は、実施例６の映像信号処理回路１０における映像データの処理過程を示すブロック図である。 <Example 6>
FIG. 10 is a block diagram illustrating a video data processing process in the video signal processing circuit 10 according to the sixth embodiment.

実施例６として、４Ｋ２Ｋの映像データを８Ｋ４Ｋの映像データに拡大し、ＯＳＤ映像データを重畳して表示パネル３０に表示する場合の映像データの処理過程を説明する。 As a sixth embodiment, a process of processing video data when 4K2K video data is enlarged to 8K4K video data and OSD video data is superimposed and displayed on the display panel 30 will be described.

図１０は、実施例６の映像信号処理回路１０の映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、ＯＳＤ映像データが伝送されている配線を示す。 FIG. 10 is a block diagram illustrating a video data processing process of the video signal processing circuit 10 according to the sixth embodiment. In the figure, a thick arrow indicates a wiring through which video data is transmitted, and a broken arrow indicates a wiring through which OSD video data is transmitted.

図１０に示すように、４Ｋ２Ｋの映像データおよびＯＳＤ映像データが、外部から第１マルチ画面部１の入力端子に入力される。例えば、４系統のＦＨＤの映像データと、１系統のＯＳＤ映像データとが、第１マルチ画面部１の５つの入力端子のそれぞれに入力されてもよい。 As shown in FIG. 10, 4K2K video data and OSD video data are input to the input terminal of the first multi-screen unit 1 from the outside. For example, four systems of FHD video data and one system of OSD video data may be input to each of the five input terminals of the first multi-screen unit 1.

第１マルチ画面部１は、映像データを拡大することなく、ＯＳＤ映像データを４Ｋ２Ｋに拡大する。さらに、第１マルチ画面部１は、４Ｋ２Ｋの映像データとＯＳＤ映像データとを重畳する。 The first multi-screen unit 1 expands the OSD video data to 4K2K without expanding the video data. Further, the first multi-screen unit 1 superimposes 4K2K video data and OSD video data.

以降の処理は実施例５と同様である。これにより、映像信号処理回路１０に入力された４Ｋ２Ｋの映像データを拡大して、表示パネル３０に、ＯＳＤ画像が付与された８Ｋ４Ｋの画像を表示することができる。 The subsequent processing is the same as in the fifth embodiment. As a result, the 4K2K video data input to the video signal processing circuit 10 can be enlarged, and an 8K4K image to which the OSD image is added can be displayed on the display panel 30.

＜実施例７＞
図１１は、実施例７の映像信号処理回路１０における映像データの処理過程を示すブロック図である。 <Example 7>
FIG. 11 is a block diagram illustrating a video data processing process in the video signal processing circuit 10 according to the seventh embodiment.

実施例７として、４Ｋ２Ｋの映像データを８Ｋ４Ｋの映像データに拡大し、ＯＳＤ映像データを重畳して表示パネル３０に表示する場合の映像データの処理過程を説明する。 As a seventh embodiment, a process of processing video data when 4K2K video data is enlarged to 8K4K video data and OSD video data is superimposed and displayed on the display panel 30 will be described.

図１１は、実施例７の映像信号処理回路１０の映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、ＯＳＤ映像データが伝送されている配線を示す。 FIG. 11 is a block diagram illustrating a video data processing process of the video signal processing circuit 10 according to the seventh embodiment. In the figure, a thick arrow indicates a wiring through which video data is transmitted, and a broken arrow indicates a wiring through which OSD video data is transmitted.

図１１に示すように、ＯＳＤ映像データが、外部から第１マルチ画面部１の入力端子に入力される。また、４Ｋ２Ｋの映像データが、外部から第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。具体的には、ＦＨＤの映像データが、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。 As shown in FIG. 11, OSD video data is input to the input terminal of the first multi-screen unit 1 from the outside. Also, 4K2K video data is input from the outside to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5. Specifically, the FHD video data is input to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5, respectively.

第１マルチ画面部１は、入力されたＯＳＤ映像データを４Ｋ２Ｋに拡大して、４Ｋ２ＫのＯＳＤ映像データを生成する。 The first multi-screen unit 1 expands the input OSD video data to 4K2K and generates 4K2K OSD video data.

そして、第１マルチ画面部１は、４Ｋ２ＫのＯＳＤ映像データを、互いに同期を取られた４つのＦＨＤのＯＳＤ同期化映像データに分配し、分配した各ＯＳＤ同期化映像データを各出力端子から出力する。 The first multi-screen unit 1 distributes 4K2K OSD video data to four FHD OSD synchronized video data synchronized with each other, and outputs each distributed OSD synchronized video data from each output terminal. To do.

第１マルチ画面部１から出力された各ＯＳＤ同期化映像データは、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。 Each OSD synchronized video data output from the first multi-screen unit 1 is input to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5, respectively. Is done.

第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、外部から入力された映像データを４Ｋ２Ｋに拡大するとともに、第１マルチ画面部１から入力されたＯＳＤ同期化映像データを４Ｋ２Ｋに拡大する。さらに、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、映像データとＯＳＤ同期化映像データとを重畳し、４Ｋ２Ｋの同期化映像データを生成し、各タイミングコントローラ２１〜２４に出力する。 The second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5 expand the video data input from the outside to 4K2K, and the first multi-screen unit 1 The OSD synchronized video data input from is expanded to 4K2K. Further, the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5 superimpose the video data and the OSD synchronized video data, and a 4K2K synchronized video. Data is generated and output to each of the timing controllers 21-24.

以降の処理は実施例５と同様である。これにより、映像信号処理回路１０に入力された４Ｋ２Ｋの映像データを拡大して、表示パネル３０に、ＯＳＤ画像が付与された８Ｋ４Ｋの画像を表示することができる。また、ＯＳＤ映像データを重畳する重畳部を分割することにより、放熱部分を分散させることができる。 The subsequent processing is the same as in the fifth embodiment. As a result, the 4K2K video data input to the video signal processing circuit 10 can be enlarged, and an 8K4K image to which the OSD image is added can be displayed on the display panel 30. Further, the heat dissipating part can be dispersed by dividing the superimposing part for superimposing the OSD video data.

＜実施例８＞
図１２は、実施例８の映像信号処理回路１０における映像データの処理過程を示すブロック図である。 <Example 8>
FIG. 12 is a block diagram illustrating a process of processing video data in the video signal processing circuit 10 according to the eighth embodiment.

実施例８として、８Ｋ４Ｋの映像データにＯＳＤ映像データを重畳し、表示パネル３０に表示する場合の映像データの処理過程を説明する。 As an eighth embodiment, a process of processing video data when OSD video data is superimposed on 8K4K video data and displayed on the display panel 30 will be described.

図１２は、実施例８の映像信号処理回路１０の映像データの処理過程を示すブロック図である。図中、太い矢印は、映像データが伝送されている配線を示し、破線矢印は、ＯＳＤ映像データが伝送されている配線を示す。 FIG. 12 is a block diagram illustrating a process of processing video data in the video signal processing circuit 10 according to the eighth embodiment. In the figure, a thick arrow indicates a wiring through which video data is transmitted, and a broken arrow indicates a wiring through which OSD video data is transmitted.

図１２に示すように、ＯＳＤ映像データが、外部から第１マルチ画面部１の入力端子に入力される。また、８Ｋ２Ｋの映像データが、外部から第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。具体的には、１６系統のＦＨＤの映像データが４系統ずつ、それぞれ、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５に入力される。 As shown in FIG. 12, OSD video data is input from the outside to the input terminal of the first multi-screen unit 1. In addition, 8K2K video data is externally input to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5. Specifically, four sets of 16 FHD video data are respectively input to the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5. The

第１マルチ画面部１は、入力されたＯＳＤ映像データを４Ｋ２Ｋに増幅して、４Ｋ２ＫのＯＳＤ映像データを生成する。 The first multi-screen unit 1 amplifies the input OSD video data to 4K2K and generates 4K2K OSD video data.

第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、第１マルチ画面部１から入力されたＯＳＤ同期化映像データを４Ｋ２Ｋに拡大する。さらに、第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、および第５マルチ画面部５は、映像データとＯＳＤ同期化映像データとを重畳し、４Ｋ２Ｋの同期化映像データを生成し、各タイミングコントローラ２１〜２４に出力する。 The second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5 expand the OSD synchronized video data input from the first multi-screen unit 1 to 4K2K. . Further, the second multi-screen unit 2, the third multi-screen unit 3, the fourth multi-screen unit 4, and the fifth multi-screen unit 5 superimpose the video data and the OSD synchronized video data, and a 4K2K synchronized video. Data is generated and output to each of the timing controllers 21-24.

以降の処理は実施例５と同様である。これにより、表示パネル３０に、ＯＳＤ画像が付与された８Ｋ４Ｋの画像を表示することができる。 The subsequent processing is the same as in the fifth embodiment. Thereby, an 8K4K image to which the OSD image is added can be displayed on the display panel 30.

〔実施形態３〕
本発明の他の実施形態について、図１３〜図１４に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。 [Embodiment 3]
The following will describe another embodiment of the present invention with reference to FIGS. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and descriptions thereof are omitted.

図１３は、本実施形態の表示装置１０２の一部の構成を示すブロック図である。図１３中、破線矢印は、制御信号の伝送経路を示す。 FIG. 13 is a block diagram illustrating a partial configuration of the display device 102 according to the present embodiment. In FIG. 13, broken line arrows indicate transmission paths for control signals.

表示装置１０２は、実施形態２のＯＳＤ生成部に代えて、メイン制御部４１を備えている。メイン制御部４１は、ＯＳＤ映像データを生成する。さらに、メイン制御部４１は、各マルチ画面部を制御するための制御信号を生成する。 The display device 102 includes a main control unit 41 instead of the OSD generation unit of the second embodiment. The main control unit 41 generates OSD video data. Further, the main control unit 41 generates a control signal for controlling each multi-screen unit.

各マルチ画面部の制御は、例えばＩ^２Ｃを用いて行う。メイン制御部４１は、制御信号に含まれるデバイスアドレスおよびデータにより、各マルチ画面部のレジスタ値を変更する。 The control of each multi-screen unit is performed using, for example, I ² C. The main control unit 41 changes the register value of each multi-screen unit according to the device address and data included in the control signal.

各マルチ画面部の制御方法として様々な方法を用いることができる。図１４を参照して制御方法の一例を説明する。 Various methods can be used as a control method for each multi-screen unit. An example of the control method will be described with reference to FIG.

図１４は、マルチ画面部の制御方法を示すブロック図である。 FIG. 14 is a block diagram illustrating a method for controlling the multi-screen unit.

図１４の（ａ）は、第１マルチ画面部１の内部で、制御するマルチ画面部を選択する制御方法を示すブロック図である。第２マルチ画面部２〜第５マルチ画面部５の中から制御対象とするマルチ画面部を選択し、制御する。この制御方法によれば、各マルチ画面部に固定アドレスを振り分ける必要がなく、一元的に制御することができるという長所がある。 FIG. 14A is a block diagram illustrating a control method for selecting a multi-screen unit to be controlled inside the first multi-screen unit 1. A multi-screen unit to be controlled is selected from the second multi-screen unit 2 to the fifth multi-screen unit 5 and controlled. According to this control method, there is an advantage in that it is not necessary to assign a fixed address to each multi-screen unit, and the control can be performed centrally.

図１４の（ｂ）は、制御信号が第１マルチ画面部１〜第５マルチ画面部５に接続されており、各マルチ画面部の固定アドレスに従って制御する制御方法を示すブロック図である。 FIG. 14B is a block diagram illustrating a control method in which control signals are connected to the first multi-screen unit 1 to the fifth multi-screen unit 5 and control is performed according to the fixed address of each multi-screen unit.

図１４の（ｃ）は、制御信号が第１マルチ画面部１の内部で分配され、各マルチ画面部に接続することにより、各マルチ画面部の固定アドレスに従って制御する制御方法を示すブロック図である。 FIG. 14C is a block diagram illustrating a control method in which control signals are distributed within the first multi-screen unit 1 and connected to each multi-screen unit to control according to the fixed address of each multi-screen unit. is there.

〔実施形態４〕
本発明の他の実施形態について、図１５に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。 [Embodiment 4]
The following will describe another embodiment of the present invention with reference to FIG. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and descriptions thereof are omitted.

図１５は、本実施形態の表示装置１０３の各構成の位置関係を説明するための表示装置１０３の背面図である。 FIG. 15 is a rear view of the display device 103 for explaining the positional relationship between the components of the display device 103 of the present embodiment.

図１５に示すように、表示パネル３０の背面には、第１マルチ画面部に対応する第１マルチ画面基板５１（第１処理部）と、第２マルチ画面部に対応する第２マルチ画面基板５２（第２処理部）と、第３マルチ画面部に対応する第３マルチ画面基板５３（第２処理部）と、第４マルチ画面部に対応する第４マルチ画面基板５４（第２処理部）と、第５マルチ画面部に対応する第５マルチ画面基板５５（第２処理部）と、が設けられている。 As shown in FIG. 15, on the back surface of the display panel 30, a first multi-screen substrate 51 (first processing unit) corresponding to the first multi-screen unit and a second multi-screen substrate corresponding to the second multi-screen unit. 52 (second processing unit), a third multi-screen substrate 53 (second processing unit) corresponding to the third multi-screen unit, and a fourth multi-screen substrate 54 (second processing unit) corresponding to the fourth multi-screen unit ) And a fifth multi-screen substrate 55 (second processing unit) corresponding to the fifth multi-screen unit.

さらに、表示パネル３０の背面には、タイミングコントローラ２１に対応するタイミングコントローラ基板６１と、タイミングコントローラ２２に対応するタイミングコントローラ基板６２と、タイミングコントローラ２３に対応するタイミングコントローラ基板６３と、タイミングコントローラ２４に対応するタイミングコントローラ基板６４と、が設けられている。 Further, on the back surface of the display panel 30, there are a timing controller board 61 corresponding to the timing controller 21, a timing controller board 62 corresponding to the timing controller 22, a timing controller board 63 corresponding to the timing controller 23, and a timing controller 24. A corresponding timing controller board 64 is provided.

各基板は、第１マルチ画面基板５１から各タイミングコントローラ基板までの配線の長さが略均一になるように、配置されている。 Each board is arranged so that the length of wiring from the first multi-screen board 51 to each timing controller board is substantially uniform.

具体的には、（１）第１マルチ画面基板５１と第２マルチ画面基板５２との間の配線の長さ、（２）第１マルチ画面基板５１と第３マルチ画面基板５３との間の配線の長さ、（３）第１マルチ画面基板５１と第４マルチ画面基板５４との間の配線の長さ、（４）第１マルチ画面基板５１と第５マルチ画面基板５５との間の配線の長さ、（５）第２マルチ画面基板５２とタイミングコントローラ基板６１との間の配線の長さ、（６）第３マルチ画面基板５３とタイミングコントローラ基板６２との間の配線の長さ、（７）第４マルチ画面基板５４とタイミングコントローラ基板６３との間の配線の長さ、および（８）第５マルチ画面基板５５とタイミングコントローラ基板６４との間の配線の長さは、略均一である。 Specifically, (1) the length of the wiring between the first multi-screen substrate 51 and the second multi-screen substrate 52, and (2) between the first multi-screen substrate 51 and the third multi-screen substrate 53. The length of the wiring, (3) the length of the wiring between the first multi-screen substrate 51 and the fourth multi-screen substrate 54, and (4) between the first multi-screen substrate 51 and the fifth multi-screen substrate 55. Length of wiring, (5) length of wiring between the second multi-screen board 52 and the timing controller board 61, and (6) length of wiring between the third multi-screen board 53 and the timing controller board 62. (7) The length of the wiring between the fourth multi-screen board 54 and the timing controller board 63 and (8) the length of the wiring between the fifth multi-screen board 55 and the timing controller board 64 are approximately It is uniform.

配線長さが長くなると、信号品位が悪化し、受信精度が低下する。そのため、各配線における受信精度のバラツキを低減するために、配線長は各マルチ画面基板に対して均一であることが好ましい。 As the wiring length becomes longer, the signal quality deteriorates and the receiving accuracy decreases. For this reason, in order to reduce variation in reception accuracy in each wiring, it is preferable that the wiring length is uniform for each multi-screen substrate.

本実施形態の表示装置１０３では、各基板の配置を上記のようにすることによって、第１マルチ画面基板５１から各タイミングコントローラ基板までの配線長が均一になり、正確な信号処理を行うことができる。 In the display device 103 of the present embodiment, by arranging each substrate as described above, the wiring length from the first multi-screen substrate 51 to each timing controller substrate becomes uniform, and accurate signal processing can be performed. it can.

〔まとめ〕
本発明の態様１に係る映像信号処理回路は、外部から入力された映像データをアップコンバートして出力する映像信号処理回路（１００）であって、映像データをアップコンバート可能な、第１処理部（第１マルチ画面部１）および複数の第２処理部（第２マルチ画面部２、第３マルチ画面部３、第４マルチ画面部４、第５マルチ画面部５）を備えており、上記第１処理部は、入力端子に入力された映像データに基づき、複数の出力端子のそれぞれから、互いに同期を取られた複数の同期化映像データを出力可能であり、上記第１処理部の上記出力端子のそれぞれは、上記複数の第２処理部のそれぞれに接続されていることを特徴とする。 [Summary]
A video signal processing circuit according to an aspect 1 of the present invention is a video signal processing circuit (100) that up-converts and outputs video data input from the outside, and is capable of up-converting video data. (First multi-screen unit 1) and a plurality of second processing units (second multi-screen unit 2, third multi-screen unit 3, fourth multi-screen unit 4, fifth multi-screen unit 5), The first processing unit can output a plurality of synchronized video data synchronized with each other from each of the plurality of output terminals based on the video data input to the input terminal. Each of the output terminals is connected to each of the plurality of second processing units.

上記の構成によれば、第１処理部から出力され第２処理部に入力される映像データは、互いに同期を取られている。そのため、第１処理部から出力されて第２処理部に入力された映像データを、第２処理部において同期化する必要がなく、第１処理部が出力した映像データを同期化するためのメモリ等の構成を必要としない。その結果、回路面積およびコストの増大をすることなく、アップコンバートされた映像データを生成することができる。 According to the above configuration, the video data output from the first processing unit and input to the second processing unit are synchronized with each other. Therefore, it is not necessary to synchronize the video data output from the first processing unit and input to the second processing unit in the second processing unit, and a memory for synchronizing the video data output from the first processing unit Etc. are not required. As a result, up-converted video data can be generated without increasing the circuit area and cost.

本発明の態様２に係る映像信号処理回路は、上記態様１において、上記第１処理部は、入力端子に入力された映像データをアップコンバートするとともに、アップコンバートした映像データを分配して上記複数の出力端子から上記同期化映像データとして出力し、上記第２処理部は、入力端子に入力された上記同期化映像データをアップコンバートする構成であってもよい。 The video signal processing circuit according to aspect 2 of the present invention is the video signal processing circuit according to aspect 1, wherein the first processing unit upconverts the video data input to the input terminal and distributes the upconverted video data. The output from the output terminal may be output as the synchronized video data, and the second processing unit may up-convert the synchronized video data input to the input terminal.

上記の構成によれば、第１処理部および第２処理部の両方で映像データをアップコンバートするため、高精細の映像データを出力することができる。 According to the above configuration, since the video data is up-converted in both the first processing unit and the second processing unit, high-definition video data can be output.

本発明の態様３に係る映像信号処理回路は、上記態様１において、上記第１処理部は、複数の上記入力端子を備えており、上記第１処理部は、複数の上記入力端子のそれぞれに入力された複数の映像データの同期を取るとともに、複数の上記出力端子から上記同期化映像データとして出力し、上記第２処理部は、入力端子に入力された上記同期化映像データをアップコンバートする構成であってもよい。 In the video signal processing circuit according to aspect 3 of the present invention, in the aspect 1, the first processing unit includes a plurality of the input terminals, and the first processing unit is connected to each of the plurality of input terminals. The plurality of input video data are synchronized and output as the synchronized video data from the plurality of output terminals, and the second processing unit upconverts the synchronized video data input to the input terminal. It may be a configuration.

本発明の態様４に係る映像信号処理回路は、上記態様１〜３の何れかにおいて、上記複数の第２処理部は、それぞれの入力端子に入力された映像データの同期を取る構成であってもよい。 In the video signal processing circuit according to aspect 4 of the present invention, in any of the above aspects 1 to 3, the plurality of second processing units are configured to synchronize video data input to respective input terminals. Also good.

上記の構成によれば、外部から第１処理部を介さず入力された映像データであっても、第２処理部において同期を取ることができる。 According to the above configuration, even the video data input from the outside without going through the first processing unit can be synchronized in the second processing unit.

本発明の態様５に係る映像信号処理回路は、上記態様１〜４の何れかにおいて、上記第１処理部は、複数の上記入力端子を備えており、上記第１処理部は、異なる上記入力端子に入力された映像データを重畳させて上記同期化映像データとして出力する構成であってもよい。 The video signal processing circuit according to aspect 5 of the present invention is the video signal processing circuit according to any one of the aspects 1 to 4, wherein the first processing unit includes a plurality of the input terminals, and the first processing unit is different from the input described above. The video data input to the terminal may be superimposed and output as the synchronized video data.

上記の構成によれば、例えばＯＳＤの映像を表示するための映像データを生成することができる。 According to the above configuration, for example, video data for displaying an OSD video can be generated.

本発明の態様６に係る映像信号処理回路は、上記態様１〜４の何れかにおいて、上記第２処理部は、複数の上記入力端子を備えており、上記第２処理部は、上記第１処理部から入力された上記同期化映像データと、外部から入力された映像データとを重畳させて出力する構成であってもよい。 The video signal processing circuit according to aspect 6 of the present invention is the video signal processing circuit according to any one of the aspects 1 to 4, wherein the second processing unit includes a plurality of the input terminals, and the second processing unit includes the first processing unit. The synchronized video data input from the processing unit and the video data input from the outside may be superimposed and output.

本発明の態様７に係る表示装置は、態様１〜６の何れかに記載の映像信号処理回路と、表示パネル（３０）と、上記表示パネルを駆動するための信号を出力する複数のタイミングコントローラ（６１、６２、６３、６４）と、を備えており、それぞれの上記タイミングコントローラは、上記第２処理部の出力端子に接続されており、上記表示パネルの背面において、上記第１処理部と各上記第２処理部との間の各配線の長さ、および、各上記第２処理部と各上記タイミングコントローラとの間の各配線の長さは、略均一であってもよい。 A display device according to aspect 7 of the present invention includes a video signal processing circuit according to any one of aspects 1 to 6, a display panel (30), and a plurality of timing controllers that output signals for driving the display panel. (61, 62, 63, 64), and each of the timing controllers is connected to an output terminal of the second processing unit, and on the rear surface of the display panel, the first processing unit and The length of each wiring between each said 2nd processing part and the length of each wiring between each said 2nd processing part and each said timing controller may be substantially uniform.

上記の構成によれば、正確な信号処理を行うことができる。 According to the above configuration, accurate signal processing can be performed.

本発明の態様８に係る映像信号処理方法は、第１処理部および複数の第２処理部を用いて、外部から入力された映像データをアップコンバートして出力する映像信号処理方法であって、上記第１処理部において、外部から入力された映像データに基づき、互いに同期を取られた複数の映像データを生成し、上記複数の映像データのそれぞれを、上記複数の第２処理部のそれぞれに入力し、上記第１処理部および上記第２処理部のうち少なくとも何れか一方において、入力された映像データをアップコンバートすることを特徴とする。 A video signal processing method according to aspect 8 of the present invention is a video signal processing method for up-converting and outputting video data input from the outside using a first processing unit and a plurality of second processing units, In the first processing unit, a plurality of video data synchronized with each other is generated based on video data input from the outside, and each of the plurality of video data is transferred to each of the plurality of second processing units. The input video data is up-converted in at least one of the first processing unit and the second processing unit.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention. Furthermore, a new technical feature can be formed by combining the technical means disclosed in each embodiment.

本発明は、映像データをアップコンバートして表示する表示装置に利用することができる。 The present invention can be used in a display device that displays up-converted video data.

１第１マルチ画面部（第１処理部）
２第２マルチ画面部（第２処理部）
３第３マルチ画面部（第２処理部）
４第４マルチ画面部（第２処理部）
５第５マルチ画面部（第２処理部）
１０映像信号処理回路
２１〜２４タイミングコントローラ
３０表示パネル
５１第１マルチ画面基板（第１処理部）
５２第２マルチ画面基板（第２処理部）
５３第３マルチ画面基板（第２処理部）
５４第４マルチ画面基板（第２処理部）
５５第５マルチ画面基板（第２処理部）
６１〜６４タイミングコントローラ基板（タイミングコントローラ）
１００〜１０３表示装置 1 First multi-screen section (first processing section)
2 Second multi-screen unit (second processing unit)
3 Third multi-screen unit (second processing unit)
4 4th multi-screen part (2nd processing part)
5 Fifth multi-screen unit (second processing unit)
DESCRIPTION OF SYMBOLS 10 Video signal processing circuit 21-24 Timing controller 30 Display panel 51 1st multi-screen board | substrate (1st process part)
52 Second Multi-Screen Substrate (Second Processing Unit)
53 Third multi-screen substrate (second processing unit)
54 Fourth multi-screen substrate (second processing unit)
55 Fifth multi-screen substrate (second processing unit)
61-64 Timing controller board (timing controller)
100 to 103 display device

Claims

A video signal processing circuit for up-converting and outputting video data input from outside,
A first processing unit and a plurality of second processing units capable of up-converting video data;
The first processing unit can output a plurality of synchronized video data synchronized with each other from each of the plurality of output terminals based on the video data input to the input terminal,
Each of the output terminals of the first processing unit is connected to each of the plurality of second processing units.

The first processing unit up-converts the video data input to the input terminal, distributes the up-converted video data and outputs the synchronized video data from the plurality of output terminals,
The video signal processing circuit according to claim 1, wherein the second processing unit up-converts the synchronized video data input to an input terminal.

The first processing unit includes a plurality of the input terminals,
The first processing unit synchronizes a plurality of video data input to each of the plurality of input terminals, and outputs the synchronized video data from the plurality of output terminals,
The video signal processing circuit according to claim 1, wherein the second processing unit up-converts the synchronized video data input to an input terminal.

The video signal processing circuit according to any one of claims 1 to 3, wherein the plurality of second processing units synchronize video data input to respective input terminals.

The first processing unit includes a plurality of the input terminals,
5. The video signal processing according to claim 1, wherein the first processing unit superimposes video data input to different input terminals and outputs the video data as the synchronized video data. 6. circuit.

The second processing unit includes a plurality of the input terminals,
The said 2nd process part superimposes and outputs the said synchronizing video data input from the said 1st process part, and the video data input from the outside, The any one of Claims 1-4 characterized by the above-mentioned. 2. A video signal processing circuit according to item 1.

The video signal processing circuit according to any one of claims 1 to 6,
A display panel;
A plurality of timing controllers that output signals for driving the display panel,
Each of the timing controllers is connected to the output terminal of the second processing unit,
On the back surface of the display panel, the length of each wiring between the first processing unit and each second processing unit, and the length of each wiring between each second processing unit and each timing controller. A display device characterized by being substantially uniform.

A video signal processing method for up-converting and outputting video data input from the outside using a first processing unit and a plurality of second processing units,
The first processing unit generates a plurality of video data synchronized with each other based on video data input from the outside,
Each of the plurality of video data is input to each of the plurality of second processing units,
A video signal processing method comprising: up-converting input video data in at least one of the first processing unit and the second processing unit.