JP2016031459A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2016031459A
JP2016031459A JP2014153837A JP2014153837A JP2016031459A JP 2016031459 A JP2016031459 A JP 2016031459A JP 2014153837 A JP2014153837 A JP 2014153837A JP 2014153837 A JP2014153837 A JP 2014153837A JP 2016031459 A JP2016031459 A JP 2016031459A
Authority
JP
Japan
Prior art keywords
signal line
gate signal
liquid crystal
crystal display
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014153837A
Other languages
Japanese (ja)
Other versions
JP2016031459A5 (en
JP6403478B2 (en
Inventor
照彦 市村
Teruhiko Ichimura
照彦 市村
神野 優志
Masashi Jinno
優志 神野
森川 慎一郎
Shinichiro Morikawa
慎一郎 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP2014153837A priority Critical patent/JP6403478B2/en
Publication of JP2016031459A publication Critical patent/JP2016031459A/en
Publication of JP2016031459A5 publication Critical patent/JP2016031459A5/ja
Application granted granted Critical
Publication of JP6403478B2 publication Critical patent/JP6403478B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display that can improve a numerical aperture of a pixel unit by making an area of a light shield film small.SOLUTION: A liquid crystal display device comprises: a plurality of gate signal lines 1 that is formed in a first direction of a top surface of a substrate; a plurality of image signal lines 2 that is formed by crossing the gate signal line 1 in a second direction crossing the first direction and above the gate signal line 1 therein; a TFT element that is formed in the vicinity of a crossing part of the gate signal line 1 and the image signal line 2, and has a channel part 3a of a signal gate formed of polycrystalline silicon; and a light shield film 6 that is formed at a portion overlapping on the channel part 3a via an insulation layer 21 in a plane view on the top surface of the substrate. The light shield film 6 is formed in a shape extending in an oblique direction relative to the image signal line 2 so as to overlap at least a part of a source electrode 5 of the TFT element in the plane view thereon.SELECTED DRAWING: Figure 1

Description

本発明は、多結晶シリコンから成るチャネル部を有する薄膜トランジスタ(Thine Film Transistor :TFT)素子を有するアクティブマトリクス型の液晶表示装置(Liquid Crystal Display :LCD)に関する。   The present invention relates to an active matrix liquid crystal display (LCD) having a thin film transistor (TFT) element having a channel portion made of polycrystalline silicon.

従来、アクティブマトリクス型のLCDは、TFT素子を含む画素電極部が多数形成されたTFTアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。   2. Description of the Related Art Conventionally, an active matrix type LCD has a TFT array side substrate on which a large number of pixel electrode portions including TFT elements are formed and a color filter side substrate on which a color filter and a black matrix are formed facing each other. Are bonded together at a predetermined interval, and a liquid crystal is filled and sealed between the substrates.

従来のアクティブマトリクス型のLCDの基本構成の一例を図6に示す。例えば、TFTアレイ側基板は、その上の第1の方向(例えば、行方向)に形成された複数本のゲート信号線GLl,GL2,GL3・・・GLnと、第1の方向と交差する第2の方向(例えば、列方向)にゲート信号線GLl〜GLnと交差させて形成された複数本の画像信号線SLl,SL2,SL3・・・SLmと、ゲート信号線GLl〜GLnと画像信号線SL1〜SLmの交差部に形成された、TFT素子41、画素電極PE11,PE12,PE13・・・PEnmを含む画素部Pll,P12,P13・・・Pnmと、を有する構成である。また、共通電極(図示せず)と、その共通電極に共通電圧(Vcom)を供給する共通電極線42は、画素電極PE11〜PEnmとの間で液晶に印加する垂直的な電界を形成する場合、カラーフィルタ側基板上に設けられている。また共通電極線42は、画素電極PE11〜PEnmとの間で液晶に印加する水平的な電界(横電界:In-Plane Field)、端部電界(Fringe Field)を形成する場合、TFTアレイ側基板上に設けられている。なお、図6において、43はゲート信号線駆動回路、44は画像信号(ソース信号)線駆動回路である。   An example of the basic configuration of a conventional active matrix LCD is shown in FIG. For example, the TFT array side substrate has a plurality of gate signal lines GLl, GL2, GL3,... GLn formed in a first direction (for example, a row direction) thereon and a first crossing the first direction. A plurality of image signal lines SLl, SL2, SL3... SLm formed to intersect the gate signal lines GLl to GLn in two directions (for example, the column direction), and the gate signal lines GLl to GLn and the image signal lines. The pixel portion Pll, P12, P13... Pnm including the TFT element 41 and the pixel electrodes PE11, PE12, PE13... PEnm, which are formed at the intersections of SL1 to SLm. Further, the common electrode (not shown) and the common electrode line 42 that supplies a common voltage (Vcom) to the common electrode form a vertical electric field applied to the liquid crystal between the pixel electrodes PE11 to PEnm. Are provided on the color filter side substrate. The common electrode line 42 is a TFT array side substrate when a horizontal electric field (lateral electric field: In-Plane Field) and an edge electric field (Fringe Field) are applied between the pixel electrodes PE11 to PEnm. It is provided above. In FIG. 6, 43 is a gate signal line drive circuit, and 44 is an image signal (source signal) line drive circuit.

TFT素子41は、アモルファスシリコン(a-Si)、低温多結晶シリコン(Low-Temperature Poly Silicon :LTPS)等から成る半導体層を有し、ゲート電極部、ソース電極部、ドレイン電極部の3端子部を有する構成である。そして、ゲート電極部に所定電位の電圧(例えば6V)を印加することにより、ソース電極部とドレイン電極部の間の半導体層(チャネル)に電流を流す、スイッチング素子(ゲートトランスファ素子)として機能する。また、画素電極PE11〜PEnmは、一般に酸化インジウムスズ(Indium Tin Oxide :ITO)等から成る透明導電体層から構成されている。   The TFT element 41 has a semiconductor layer made of amorphous silicon (a-Si), low-temperature polycrystalline silicon (LTPS), or the like, and has three terminal portions including a gate electrode portion, a source electrode portion, and a drain electrode portion. It is the structure which has. Then, by applying a voltage (for example, 6 V) of a predetermined potential to the gate electrode portion, it functions as a switching element (gate transfer element) that causes a current to flow through the semiconductor layer (channel) between the source electrode portion and the drain electrode portion. . The pixel electrodes PE11 to PEnm are generally composed of a transparent conductor layer made of indium tin oxide (ITO) or the like.

上記のLTPSは、450℃以下で多結晶化させたシリコンであり、高価な石英基板等ではなく、ガラス基板が使用できる。また、LTPSはキャリア移動度が100〜200cm2/Vs以上であり、アモルファスシリコンの0.5cm2/Vsよりも高い。その結果、電流駆動能力が向上し、TFT素子41を小さくして高精細化することができる。また、LTPSを用いてnチャンネルTFT素子及びpチャンネルTFT素子を形成できるので、CMOS回路を基礎とした駆動回路、SRAM回路、D/A変換器、画像表示部等をガラス基板上に一体的に集積化することができる。従って、音声処理回路、マイクロプロセサを搭載したLCDもLTPSを用いて作製することができる。ガラス基板上にLCDとその周辺駆動回路を一体的に形成できるので、電気的な信頼性が向上する。即ち、LCDパネルと駆動回路との電気的接続数を大幅に低減させることができ、振動に強く、軽量化がなされるので、携帯情報端末等にとって好適なものとなる。また、電流駆動能力が高いので、高精細な画素、開口率の高い画素部Pll〜Pnmを有するLCDを作製することができる。 The LTPS is silicon crystallized at 450 ° C. or lower, and a glass substrate can be used instead of an expensive quartz substrate. LTPS has a carrier mobility of 100 to 200 cm 2 / Vs or higher, which is higher than 0.5 cm 2 / Vs of amorphous silicon. As a result, the current drive capability is improved, and the TFT element 41 can be made smaller and higher definition can be achieved. In addition, since LTPS can be used to form an n-channel TFT element and a p-channel TFT element, a driving circuit based on a CMOS circuit, an SRAM circuit, a D / A converter, an image display unit, etc. are integrated on a glass substrate. It can be integrated. Therefore, an LCD equipped with an audio processing circuit and a microprocessor can also be manufactured using LTPS. Since the LCD and its peripheral drive circuit can be integrally formed on the glass substrate, the electrical reliability is improved. In other words, the number of electrical connections between the LCD panel and the drive circuit can be greatly reduced, and it is resistant to vibrations and light in weight, so that it is suitable for portable information terminals and the like. In addition, since the current driving capability is high, an LCD having high-definition pixels and pixel portions Pll to Pnm with a high aperture ratio can be manufactured.

そして、LTPSから成る半導体層は以下のようにして作製される。まず、ガラス基板上に、プラズマCVD(Chemical Vapor Deposition)法によって、アモルファスシリコン層を形成する。次に、アモルファスシリコン層を多結晶化するために、450℃以下のガラス基板の温度でアモルファスシリコン層にエキシマレーザ光を照射する。エキシマレーザ光のエネルギーによってアモルファスシリコンは瞬間的に溶融し凝固する。その結果、平均粒径0.3μm程度のLTPS層に変化する。   And the semiconductor layer which consists of LTPS is produced as follows. First, an amorphous silicon layer is formed on a glass substrate by a plasma CVD (Chemical Vapor Deposition) method. Next, in order to polycrystallize the amorphous silicon layer, the amorphous silicon layer is irradiated with excimer laser light at a glass substrate temperature of 450 ° C. or lower. The amorphous silicon is instantaneously melted and solidified by the energy of the excimer laser beam. As a result, it changes to an LTPS layer having an average particle size of about 0.3 μm.

上記の製造方法によって作製されたLTPS層は結晶欠陥が比較的多いものとなりやすい。そのため、LTPS層のゲート信号線GLl〜GLnとの交差部であるチャネル部(活性部)に、ゲート信号線GLl〜GLnに所定電位の電圧(例えば6V)を印加した際に、所望の値の電流が流れにくい場合がある。即ち、LTPS層のチャネル部の動作信頼性が低くなりやすい。   The LTPS layer produced by the above production method tends to have a relatively large number of crystal defects. Therefore, when a voltage of a predetermined potential (for example, 6 V) is applied to the gate signal lines GLl to GLn to the channel part (active part) that is an intersection of the LTPS layer with the gate signal lines GLl to GLn, a desired value is obtained. Current may not flow easily. That is, the operation reliability of the channel portion of the LTPS layer tends to be lowered.

図4は、図6のゲート信号線GLl〜GLnと画像信号線SL1〜SLmの交差部、及びLTPSから成る半導体層13を有するTFT素子41の部位45を、拡大して示す拡大平面図である。図4に示すように、LCDは、ゲート信号線11と画像信号線12の交差部の近傍に形成された、LTPSから成るダブルゲートのチャネル部13a,13bを有するTFT素子と、ガラス基板の上面の平面視でチャネル部13a,13bと重なる部位にゲート信号線11及びチャネル部13a,13bと絶縁層を介して形成された遮光膜16と、を有している構成である。この遮光膜16は、プロジェクタ装置、ヘッドアップディスプレイ等の高輝度のバックライトを使用する装置において、不活性状態のチャネル部13a,13bに光リーク電流が流れることを抑えるために設けられる。   FIG. 4 is an enlarged plan view showing an enlarged portion 45 of the TFT element 41 having the semiconductor layer 13 made of LTPS and the intersections of the gate signal lines GLl to GLn and the image signal lines SL1 to SLm of FIG. . As shown in FIG. 4, the LCD includes a TFT element having double gate channel portions 13a and 13b made of LTPS formed in the vicinity of the intersection of the gate signal line 11 and the image signal line 12, and the upper surface of the glass substrate. The gate signal line 11, the channel portions 13a and 13b, and the light shielding film 16 formed through an insulating layer are provided at portions overlapping the channel portions 13a and 13b in plan view. The light shielding film 16 is provided in order to suppress light leakage current from flowing through the inactive channel portions 13a and 13b in a device using a high-brightness backlight such as a projector device or a head-up display.

そして、LTPS層のチャネル部の動作信頼性が低くなりやすいことから、LTPSから成る半導体層とゲート信号線GLl〜GLnとの交差部であるチャネル部が2つあるダブルゲート構造とされている。即ち、1つのチャネル部13a(13b)の動作信頼性が低い場合であっても、もう1つのチャネル部13b(13a)の動作信頼性が充分であればよい、という冗長化構造である。なお、図4において、14はドレイン電極、14aはコンタクトホール、15はソース電極、15aはコンタクトホール、17は画素部である。   Since the operation reliability of the channel portion of the LTPS layer is likely to be lowered, a double gate structure having two channel portions that are intersections of the semiconductor layer made of LTPS and the gate signal lines GLl to GLn is formed. That is, the redundant structure is such that even if the operation reliability of one channel portion 13a (13b) is low, the operation reliability of the other channel portion 13b (13a) is sufficient. In FIG. 4, 14 is a drain electrode, 14a is a contact hole, 15 is a source electrode, 15a is a contact hole, and 17 is a pixel portion.

また、図5は、図4のB1−B2線における断面図である。ガラス基板30の上面に、遮光膜16、透光性の第1の絶縁層31、ゲート信号線11、ゲート絶縁層32、半導体層13、透光性の第2の絶縁層33、ドレイン電極14及びソース電極15が順次積層されている。   FIG. 5 is a sectional view taken along line B1-B2 of FIG. On the upper surface of the glass substrate 30, a light shielding film 16, a light-transmitting first insulating layer 31, a gate signal line 11, a gate insulating layer 32, a semiconductor layer 13, a light-transmitting second insulating layer 33, and a drain electrode 14. The source electrode 15 is sequentially stacked.

また、他の従来例として、複数のTFTのポリシリコンから成る半導体層の少なくともチャネル領域を基板の側から見てそれぞれ覆う位置に設けられている導電性の遮光膜を有するシングルゲート構造の液晶装置が提案されている(例えば、特許文献1を参照)。   As another conventional example, a liquid crystal device having a single gate structure having a conductive light-shielding film provided at positions covering at least a channel region of a semiconductor layer made of polysilicon of a plurality of TFTs when viewed from the substrate side. Has been proposed (see, for example, Patent Document 1).

特開2000−10120号公報JP 2000-10120 A

しかしながら、図4に示す従来のLCDにおいては、ガラス基板の上面の平面視でチャネル部13a,13bと重なる部位に形成された遮光膜16を有しているために、遮光膜16の面積が大きくなり、画素部17の開口率が低下するという問題点があった。   However, since the conventional LCD shown in FIG. 4 has the light shielding film 16 formed in a portion overlapping the channel portions 13a and 13b in a plan view of the upper surface of the glass substrate, the area of the light shielding film 16 is large. Thus, there is a problem that the aperture ratio of the pixel portion 17 is lowered.

従って、本発明は、上記従来の問題点に鑑みて完成されたものであり、遮光膜の面積を小さくして画素部の開口率を向上させることが可能なLCDとすることである。   Accordingly, the present invention has been completed in view of the above-described conventional problems, and is to provide an LCD capable of reducing the area of the light shielding film and improving the aperture ratio of the pixel portion.

本発明の液晶表示装置は、基板の上面の第1の方向に形成された複数本のゲート信号線と、前記第1の方向に交差する第2の方向に前記ゲート信号線と交差させて前記ゲート信号線の上方に形成された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の交差部の近傍に形成された、多結晶シリコンから成るシングルゲートのチャネル部を有する薄膜トランジスタ素子と、前記基板の上面の平面視で前記チャネル部と重なる部位に絶縁層を介して形成された遮光膜と、を有しており、前記遮光膜は、前記薄膜トランジスタ素子のソース電極の少なくとも一部と平面視で重なるように前記画像信号線に対して斜め方向に伸びた形状で形成されている構成である。   The liquid crystal display device of the present invention includes a plurality of gate signal lines formed in a first direction on an upper surface of a substrate and a second direction intersecting the first direction so as to intersect the gate signal lines. A thin film transistor element having a plurality of image signal lines formed above a gate signal line and a single-gate channel portion made of polycrystalline silicon formed in the vicinity of an intersection of the gate signal line and the image signal line And a light shielding film formed through an insulating layer in a portion overlapping the channel portion in plan view of the upper surface of the substrate, and the light shielding film is at least a part of the source electrode of the thin film transistor element Are formed in a shape extending in an oblique direction with respect to the image signal line so as to overlap in plan view.

本発明の液晶表示装置は、好ましくは、前記ソース電極は、前記ゲート信号線と平面視で重なっている。   In the liquid crystal display device of the present invention, it is preferable that the source electrode overlaps the gate signal line in plan view.

また本発明の液晶表示装置は、好ましくは、前記チャネル部は、前記斜め方向に伸びるように形成されている。   In the liquid crystal display device of the present invention, preferably, the channel portion is formed to extend in the oblique direction.

また本発明の液晶表示装置は、好ましくは、前記遮光膜は、Al,Mo,Cr,Ti,Ta,W及びPdのうちの少なくとも一つを含む金属膜である。   In the liquid crystal display device of the present invention, preferably, the light shielding film is a metal film containing at least one of Al, Mo, Cr, Ti, Ta, W, and Pd.

本発明の液晶表示装置は、基板の上面の第1の方向に形成された複数本のゲート信号線と、第1の方向に交差する第2の方向にゲート信号線と交差させてゲート信号線の上方に形成された複数本の画像信号線と、ゲート信号線と画像信号線の交差部の近傍に形成された、多結晶シリコンから成るシングルゲートのチャネル部を有する薄膜トランジスタ素子と、基板の上面の平面視でチャネル部と重なる部位に絶縁層を介して形成された遮光膜と、を有しており、遮光膜は、薄膜トランジスタ素子のソース電極の少なくとも一部と平面視で重なるように画像信号線に対して斜め方向に伸びた形状で形成されていることから、遮光膜の面積を小さくして画素部の開口率を向上させることができる。   The liquid crystal display device of the present invention includes a plurality of gate signal lines formed in the first direction on the upper surface of the substrate and a gate signal line that intersects the gate signal line in a second direction that intersects the first direction. A plurality of image signal lines formed above, a thin film transistor element having a single gate channel portion made of polycrystalline silicon formed in the vicinity of the intersection of the gate signal line and the image signal line, and an upper surface of the substrate A light shielding film formed through an insulating layer in a portion overlapping with the channel portion in plan view, and the light shielding film overlaps at least a part of the source electrode of the thin film transistor element in plan view. Since it is formed in a shape extending obliquely with respect to the line, the area of the light shielding film can be reduced and the aperture ratio of the pixel portion can be improved.

本発明の液晶表示装置は、好ましくは、ソース電極は、ゲート信号線と平面視で重なっていることから、遮光性を有するソース電極がゲート信号線にも重なることになる。その結果、画素部の開口率がさらに向上する。   In the liquid crystal display device of the present invention, preferably, since the source electrode overlaps with the gate signal line in plan view, the light-shielding source electrode also overlaps with the gate signal line. As a result, the aperture ratio of the pixel portion is further improved.

また本発明の液晶表示装置は、好ましくは、チャネル部は、斜め方向に伸びるように形成されていることから、薄膜トランジスタ素子のドレイン電極とソース電極とを、チャネル部を含む半導体導電層を介して短い距離で接続することができる。その結果、ソース電極をゲート信号線と画像信号線の交差部により近い位置に配置することができるので、画素部の開口率がさらに向上する。   In the liquid crystal display device of the present invention, preferably, since the channel portion is formed to extend in an oblique direction, the drain electrode and the source electrode of the thin film transistor element are connected via the semiconductor conductive layer including the channel portion. It can be connected at a short distance. As a result, the source electrode can be disposed at a position closer to the intersection of the gate signal line and the image signal line, so that the aperture ratio of the pixel portion is further improved.

また本発明の液晶表示装置は、好ましくは、遮光膜は、Al,Mo,Cr,Ti,Ta,W及びPdのうちの少なくとも一つを含む金属膜であることから、基板の下方から照射される高輝度のバックライトの光を有効に遮光することができる。   In the liquid crystal display device of the present invention, it is preferable that the light shielding film is a metal film including at least one of Al, Mo, Cr, Ti, Ta, W, and Pd. It is possible to effectively block the light of the high-brightness backlight.

図1は、本発明の液晶表示装置について実施の形態の1例を示す図であり、ゲート信号線と画像信号線の交差部、及び多結晶シリコンから成るチャネル部を含む半導体導電層を有するTFT素子の部位の拡大平面図である。FIG. 1 is a diagram showing an example of an embodiment of a liquid crystal display device according to the present invention, and a TFT having a semiconductor conductive layer including a crossing portion of a gate signal line and an image signal line and a channel portion made of polycrystalline silicon. It is an enlarged plan view of the site | part of an element. 図2は、図1のA1−A2線における断面図である。2 is a cross-sectional view taken along line A1-A2 of FIG. 図3は、本発明の液晶表示装置について実施の形態の他例を示す図であり、ゲート信号線と画像信号線の交差部、及び多結晶シリコンから成るチャネル部を含む半導体導電層を有するTFT素子の部位の拡大平面図である。FIG. 3 is a diagram showing another example of the embodiment of the liquid crystal display device of the present invention, and a TFT having a semiconductor conductive layer including a crossing portion of a gate signal line and an image signal line and a channel portion made of polycrystalline silicon. It is an enlarged plan view of the site | part of an element. 図4は、従来の液晶表示装置を示す図であり、ゲート信号線と画像信号線の交差部、及び多結晶シリコンから成るチャネル部を含む半導体導電層を有するTFT素子の部位の拡大平面図である。FIG. 4 is a diagram showing a conventional liquid crystal display device, and is an enlarged plan view of a portion of a TFT element having a semiconductor conductive layer including a crossing portion of a gate signal line and an image signal line and a channel portion made of polycrystalline silicon. is there. 図5は、図4のB1−B2線における断面図である。5 is a cross-sectional view taken along line B1-B2 of FIG. 図6は、従来の液晶表示装置の基本構成を示すブロック回路図である。FIG. 6 is a block circuit diagram showing a basic configuration of a conventional liquid crystal display device.

以下、本発明のLCDの実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明のLCDの主要な構成部材等を示している。従って、本発明のLCDは、図に示されていない回路基板、配線導体、制御IC,LSI等の周知の構成部材を備えていてもよい。   Embodiments of an LCD according to the present invention will be described below with reference to the drawings. However, each drawing referred to below shows main components of the LCD of the present invention. Therefore, the LCD of the present invention may include well-known components such as a circuit board, a wiring conductor, a control IC, and an LSI that are not shown in the drawing.

図1及び図2は本発明のLCDを示す図であり、図1は、本発明のLCDについて実施の形態の1例を示す図であり、ゲート信号線1と画像信号線2の交差部、及び多結晶シリコンから成るチャネル部3aを含む半導体導電層3を有するTFT素子の部位(図6の符号45の部位)の拡大平面図である。図2は、図1のA1−A2線における断面図である。   1 and 2 are diagrams showing an LCD of the present invention, and FIG. 1 is a diagram showing an example of an embodiment of the LCD of the present invention, where an intersection of a gate signal line 1 and an image signal line 2, And FIG. 7 is an enlarged plan view of a portion of a TFT element (a portion indicated by reference numeral 45 in FIG. 6) having a semiconductor conductive layer 3 including a channel portion 3a made of polycrystalline silicon. 2 is a cross-sectional view taken along line A1-A2 of FIG.

本発明のLCDは、図1及び図2に示すように、ガラス基板等の基板の上面の第1の方向(例えば、行方向)に形成された複数本のゲート信号線1と、第1の方向に交差する第2の方向(例えば、列方向)にゲート信号線1と交差させてゲート信号線1の上方に形成された複数本の画像信号線2と、ゲート信号線1と画像信号線2の交差部の近傍に形成された、多結晶シリコンから成るシングルゲートのチャネル部3aを有するTFT素子と、基板の上面の平面視でチャネル部3aと重なる部位に絶縁層21を介して形成された遮光膜6と、を有しており、遮光膜6は、TFT素子のソース電極5の少なくとも一部と平面視で重なるように画像信号線2に対して斜め方向に伸びた形状で形成されている構成である。この構成により、遮光膜6の面積を小さくして画素部7の開口率を向上させることができる。   As shown in FIGS. 1 and 2, the LCD of the present invention includes a plurality of gate signal lines 1 formed in a first direction (for example, a row direction) on the upper surface of a substrate such as a glass substrate, A plurality of image signal lines 2 formed above the gate signal line 1 so as to intersect with the gate signal line 1 in a second direction (for example, a column direction) intersecting the direction, and the gate signal line 1 and the image signal line The TFT element having a single gate channel portion 3a made of polycrystalline silicon formed in the vicinity of the intersection of the two and the portion overlapping the channel portion 3a in plan view of the upper surface of the substrate is formed via an insulating layer 21. The light shielding film 6 is formed in a shape extending obliquely with respect to the image signal line 2 so as to overlap with at least a part of the source electrode 5 of the TFT element in plan view. It is the composition which is. With this configuration, the area of the light shielding film 6 can be reduced and the aperture ratio of the pixel portion 7 can be improved.

すなわち、遮光膜6は、シングルゲートのチャネル部3aと平面視で重なるので、遮光膜6の面積が小さくなるうえ、遮光性を有するソース電極5の少なくとも一部と平面視で重なっている。この重畳部8があるために、画素部7の面積に対する遮光膜6の面積が重畳部8の分減少することになる。その結果、画素部7の開口率が向上する。なお、シングルゲートとは、一つのTFT素子において半導体導電層3とゲート信号線1との交差部(チャネル部3a)が1つである構造をいう。ダブルゲートとは、上記交差部(チャネル部3a)が2つある構造をいう。   That is, since the light shielding film 6 overlaps the channel portion 3a of the single gate in a plan view, the area of the light shielding film 6 is reduced and at least a part of the light-shielding source electrode 5 is overlapped in a plan view. Since there is this overlapping portion 8, the area of the light shielding film 6 with respect to the area of the pixel portion 7 is reduced by the amount of the overlapping portion 8. As a result, the aperture ratio of the pixel unit 7 is improved. The single gate means a structure in which one TFT element has one intersection (channel portion 3a) between the semiconductor conductive layer 3 and the gate signal line 1. A double gate means a structure having two intersections (channel portions 3a).

また、図2に示すように、ガラス基板20の上面に、遮光膜6、透光性の第1の絶縁層21、ゲート信号線1、ゲート絶縁層22、半導体導電層3、透光性の第2の絶縁層23、画像信号線2(ドレイン電極4は図示せず)及びソース電極5が順次積層されている。なお、図1、図2において、4a,5aはコンタクトホールである。   Further, as shown in FIG. 2, the light shielding film 6, the light-transmitting first insulating layer 21, the gate signal line 1, the gate insulating layer 22, the semiconductor conductive layer 3, and the light-transmitting film are formed on the upper surface of the glass substrate 20. A second insulating layer 23, an image signal line 2 (the drain electrode 4 is not shown), and a source electrode 5 are sequentially stacked. In FIGS. 1 and 2, reference numerals 4a and 5a denote contact holes.

ゲート信号線1、画像信号線2、ドレイン電極4、ソース電極5は、導電層から成り、例えばタンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、銀(Ag)、銅(Cu)、ネオジウム(Nd)等から選ばれた元素、それらの元素を主成分とする合金材料、窒化チタン、窒化タンタル、窒化モリブデン等の金属窒化物等の導電性を有する材料から成る。導電層は、これらの材料の単層構造または複数層の積層構造とすることができる。積層構造とすることにより、低抵抗化を実現することができる。また、ゲート信号線1、画像信号線2、ドレイン電極4、ソース電極5は、一般に遮光性を有している。また、画素電極(図示せず)は、透光性導電層から成り、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を添加したインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、リンやボロンが含まれるシリコン(Si)等の導電性材料であって透光性を有する材料から成る。   The gate signal line 1, the image signal line 2, the drain electrode 4, and the source electrode 5 are made of conductive layers. For example, tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), Elements selected from chromium (Cr), silver (Ag), copper (Cu), neodymium (Nd), etc., alloy materials containing these elements as main components, metal nitrides such as titanium nitride, tantalum nitride, and molybdenum nitride It is made of a material having electrical conductivity. The conductive layer can have a single-layer structure or a multilayer structure of these materials. A low resistance can be realized by using a laminated structure. Further, the gate signal line 1, the image signal line 2, the drain electrode 4, and the source electrode 5 generally have a light shielding property. The pixel electrode (not shown) is made of a light-transmitting conductive layer and is made of indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), zinc oxide. It is made of a conductive material such as (ZnO), silicon (Si) containing phosphorus or boron and having translucency.

第1の絶縁層21、ゲート絶縁層22、第2の絶縁層23は、単層構造または複数層の積層構造とすることができる。これらの絶縁層の材料としては、無機材料または有機材料を用いることができる。無機材料としては、酸化珪素または窒化珪素を用いることができる。有機材料としては、アクリル樹脂、ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が形成される。その置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基、少なくとも水素を含む有機基とフルオロ基を用いてもよい。ポリシラザンは、珪素(Si)と窒素(N)の結合を有するポリマー材料を出発原料として形成される。これらの絶縁層の材料として有機材料を用いると、その表面の平坦性を高めることができ、好ましい。これらの絶縁層の材料として無機材料を用いると、半導体導電層3、ゲート信号線1の表面形状に沿うような表面を有するものとなる。また、この場合であっても、厚膜化することにより平坦性を有するものとなる。   The first insulating layer 21, the gate insulating layer 22, and the second insulating layer 23 can have a single-layer structure or a stacked structure of a plurality of layers. As the material for these insulating layers, an inorganic material or an organic material can be used. As the inorganic material, silicon oxide or silicon nitride can be used. As the organic material, acrylic resin, polyimide, polyamide, polyimide amide, benzocyclobutene, siloxane, or polysilazane can be used. Siloxane has a skeleton structure formed by the bond of silicon (Si) and oxygen (O). As the substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. As a substituent, a fluoro group, an organic group containing at least hydrogen, and a fluoro group may be used. Polysilazane is formed using a polymer material having a bond of silicon (Si) and nitrogen (N) as a starting material. When an organic material is used as the material of these insulating layers, the surface flatness can be improved, which is preferable. When an inorganic material is used as the material for these insulating layers, the semiconductor conductive layer 3 and the gate signal line 1 have surfaces that conform to the surface shape. Even in this case, the film becomes flat by increasing the film thickness.

半導体導電層3は多結晶シリコンから成るが、その多結晶シリコンは低温多結晶シリコン(LTPS)である。そして、LTPSから成る半導体導電層3は以下のようにして作製される。まず、ガラス基板等の基板上に、プラズマCVD(Chemical Vapor Deposition)法によって、アモルファスシリコン層を形成する。次に、アモルファスシリコン層を多結晶化するために、450℃以下のガラス基板の温度でアモルファスシリコン層にエキシマレーザ光を照射する。エキシマレーザ光のエネルギーによってアモルファスシリコンは瞬間的に溶融し凝固する。その結果、平均粒径0.3μm程度のLTPS層に変化する。半導体導電層3を構成するLTPSは、n型LTPS、p型LTPSのいずれであってもよいが、高い電荷(電子等)の移動度が得られる点でn型LTPSが好ましい。   The semiconductor conductive layer 3 is made of polycrystalline silicon, which is low-temperature polycrystalline silicon (LTPS). The semiconductor conductive layer 3 made of LTPS is manufactured as follows. First, an amorphous silicon layer is formed on a substrate such as a glass substrate by a plasma CVD (Chemical Vapor Deposition) method. Next, in order to polycrystallize the amorphous silicon layer, the amorphous silicon layer is irradiated with excimer laser light at a glass substrate temperature of 450 ° C. or lower. The amorphous silicon is instantaneously melted and solidified by the energy of the excimer laser beam. As a result, it changes to an LTPS layer having an average particle size of about 0.3 μm. LTPS constituting the semiconductor conductive layer 3 may be either n-type LTPS or p-type LTPS, but n-type LTPS is preferable in that high charge (electron or the like) mobility can be obtained.

遮光膜6は、スパッタリング法、CVD法等の薄膜形成法、スクリーン印刷法等の厚膜法によって形成される。また、遮光膜6は金属、合金、金属酸化物、金属窒化物、黒色系樹脂等の遮光性のある材料から成ればよい。例えば、遮光膜6は、アルミニウム(Al)、モリブデン(Mo)、クロム(Cr)、チタン(Ti)、タンタル(Ta)、タングステン(W)及びパラジウム(Pd)のうちの少なくとも一つを含む金属膜であることが好ましい。この場合、ガラス基板20の下方から照射される高輝度(100万カンデラ以上)のバックライトの光を有効に遮光することができる。従って、この遮光膜6を有するLCDは、ヘッドアップディスプレイ、プロジェクタ装置等の高輝度のバックライトを用いるLCDに好適なものである。   The light shielding film 6 is formed by a thin film forming method such as sputtering or CVD, or a thick film method such as screen printing. The light shielding film 6 may be made of a light shielding material such as a metal, an alloy, a metal oxide, a metal nitride, or a black resin. For example, the light shielding film 6 is a metal containing at least one of aluminum (Al), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), tungsten (W), and palladium (Pd). A membrane is preferred. In this case, it is possible to effectively block the light of the backlight having high luminance (1 million candela or more) irradiated from below the glass substrate 20. Therefore, the LCD having the light shielding film 6 is suitable for an LCD using a high-brightness backlight such as a head-up display or a projector device.

遮光膜6の他の材料としては、銀(Ag)、銅(Cu)、ネオジウム(Nd)等から選ばれた元素、またはそれらの元素を主成分とする合金材料、及び窒化チタン、窒化タンタル、窒化モリブデン等の金属窒化物等の導電性を有する材料を採用し得る。遮光膜6は、これらの材料から成る単層構造、または複数層の積層構造とすることができる。   Other materials for the light shielding film 6 include elements selected from silver (Ag), copper (Cu), neodymium (Nd), or the like, or alloy materials containing these elements as main components, and titanium nitride, tantalum nitride, A conductive material such as a metal nitride such as molybdenum nitride may be employed. The light shielding film 6 may have a single layer structure made of these materials or a multilayer structure of a plurality of layers.

遮光膜6の厚みは、遮光膜6の光学濃度(Optical Density :OD)値が3程度以上となるような厚みであればよい。   The thickness of the light shielding film 6 may be such that the optical density (Optical Density: OD) value of the light shielding film 6 is about 3 or more.

遮光膜6は、TFT素子のソース電極5の少なくとも一部と平面視で重なるように画像信号線2に対して斜め方向に伸びた形状であり、遮光膜6の平面視における形状は、長方形、角部を丸めた長方形、楕円形、長円形等の種々の形状とし得る。遮光膜6の長手方向と画像信号線2の信号伝送方向(延伸方向)とのなす角度は、特に限定されるものではないが、30度〜60度程度である。   The light shielding film 6 has a shape extending in an oblique direction with respect to the image signal line 2 so as to overlap with at least a part of the source electrode 5 of the TFT element in plan view. The shape of the light shielding film 6 in plan view is rectangular, Various shapes such as a rectangle with rounded corners, an ellipse, and an oval can be used. The angle formed by the longitudinal direction of the light shielding film 6 and the signal transmission direction (stretching direction) of the image signal line 2 is not particularly limited, but is about 30 to 60 degrees.

また遮光膜6は、その形状線(アウトライン)とチャネル部3aの形状線(アウトライン)との間の平面視での距離が、いずれの方向においても光リーク電流発生抑止距離以上であることが好ましい。この光リーク電流発生抑止距離は、例えば4μm以上である。4μm未満では、不活性状態のチャネル部3aに光リーク電流が流れやすくなる。   Further, in the light shielding film 6, it is preferable that the distance between the shape line (outline) and the shape line (outline) of the channel portion 3a in plan view is equal to or greater than the light leakage current generation inhibiting distance in any direction. . This light leakage current generation inhibition distance is, for example, 4 μm or more. If the thickness is less than 4 μm, light leakage current tends to flow through the inactive channel portion 3a.

また遮光膜6は、TFT素子のソース電極5の少なくとも一部と平面視で重なっているが、その重畳部8の面積はソース電極5の面積の30%以上であることが好ましい。この場合、画素部7の開口率の向上に対する寄与が明確に発現しやすい。   The light shielding film 6 overlaps at least a part of the source electrode 5 of the TFT element in plan view, but the area of the overlapping portion 8 is preferably 30% or more of the area of the source electrode 5. In this case, the contribution to the improvement of the aperture ratio of the pixel portion 7 is easily manifested clearly.

図3は、本発明のLCDについて実施の形態の他例を示す図であり、ゲート信号線1と画像信号線2の交差部、及び多結晶シリコンから成るチャネル部3aを含む半導体導電層3を有するTFT素子の部位の拡大平面図である。図3に示すように、ソース電極5は、ゲート信号線1と平面視で重なっていることが好ましい。この場合、遮光性を有するソース電極5がゲート信号線1にも重なることになる。その結果、画素部7の開口率がさらに向上する。   FIG. 3 is a diagram showing another example of the embodiment of the LCD of the present invention. The semiconductor conductive layer 3 including the channel part 3a made of polycrystalline silicon and the intersection part of the gate signal line 1 and the image signal line 2 is shown. It is an enlarged plan view of the site | part of the TFT element which has. As shown in FIG. 3, the source electrode 5 preferably overlaps the gate signal line 1 in plan view. In this case, the light-shielding source electrode 5 also overlaps with the gate signal line 1. As a result, the aperture ratio of the pixel unit 7 is further improved.

また、図3に示すように、チャネル部3aは、遮光膜6の長手方向である斜め方向に伸びるように形成されていることが好ましい。これにより、TFT素子のドレイン電極4とソース電極5とを、チャネル部3aを含む半導体導電層3を介して短い距離で接続することができる。その結果、ソース電極5をゲート信号線1と画像信号線2の交差部により近い位置に配置することができるので、画素部7の開口率がさらに向上する。チャネル部3aの長手方向(延伸方向)は、上記斜め方向と完全に平行である必要はなく、上記斜め方向と20度程度以下の角度をなしていてもよい。   As shown in FIG. 3, the channel portion 3 a is preferably formed so as to extend in an oblique direction that is the longitudinal direction of the light shielding film 6. Thereby, the drain electrode 4 and the source electrode 5 of the TFT element can be connected at a short distance via the semiconductor conductive layer 3 including the channel portion 3a. As a result, the source electrode 5 can be disposed at a position closer to the intersection of the gate signal line 1 and the image signal line 2, so that the aperture ratio of the pixel portion 7 is further improved. The longitudinal direction (stretching direction) of the channel portion 3a does not need to be completely parallel to the oblique direction, and may form an angle of about 20 degrees or less with the oblique direction.

なお、チャネル部3aは、n型LTPSから成る場合、ノンドープであるか、TFTの閾値電圧を制御するためにリン(P)またはホウ素(B)を5×1011〜2×1012/cm2程度ドープしたものである。また、半導体導電層3のチャネル部3aの周りに、リーク電流低減のために低濃度ドープドレイン(Lightly Doped Drain :LDD)部を形成してもよい。このLDD部は、例えばリン(P)を1×1012〜5×1013/cm2程度ドープしたものである。半導体導電層3のソース電極5の部位、ドレイン電極4の部位は、トランジスタの動作信頼性を高めるために、例えばリン(P)またはホウ素(B)を5×1014〜5×1015/cm2程度ドープしたものである。 When the channel portion 3a is made of n-type LTPS, the channel portion 3a is non-doped or contains phosphorus (P) or boron (B) of 5 × 10 11 to 2 × 10 12 / cm 2 in order to control the threshold voltage of the TFT. It is doped to some extent. Further, a lightly doped drain (LDD) portion may be formed around the channel portion 3a of the semiconductor conductive layer 3 in order to reduce leakage current. This LDD portion is, for example, doped with phosphorus (P) at about 1 × 10 12 to 5 × 10 13 / cm 2 . The source electrode 5 portion and the drain electrode 4 portion of the semiconductor conductive layer 3 are formed of, for example, phosphorus (P) or boron (B) at 5 × 10 14 to 5 × 10 15 / cm in order to improve the operation reliability of the transistor. About 2 doped.

半導体導電層3がLDD部を有する場合、遮光膜6の形状線(アウトライン)とLDD部の形状線(アウトライン)との間の平面視での距離が、いずれの方向においても光リーク電流発生抑止距離以上であることが好ましい。この光リーク電流発生抑止距離は、例えば4μm以上である。   When the semiconductor conductive layer 3 has an LDD portion, the distance in plan view between the shape line (outline) of the light shielding film 6 and the shape line (outline) of the LDD portion is suppressed in any direction. It is preferable that it is more than a distance. This light leakage current generation inhibition distance is, for example, 4 μm or more.

本発明のLCDは以下のようにして作製される。LCDは、TFT素子を含む画素部が多数形成されたガラス基板等から成るTFTアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたガラス基板等から成るカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。また、一般的に、カラーフィルタ側基板は、TFT素子及び画素電極に対向する側の主面(主面aとする)の全面に、画素電極との間で液晶に印加する垂直電界を形成するための共通電極(基準電極)が形成されている。この共通電極は、IPS(In-Plane Switching)方式のLCDの場合、TFTアレイ側基板の画素部に画素電極と同じ面内に形成されることによって横電界を生じさせるものとなる。また共通電極は、FFS(Fringe Field Switching)方式のLCDの場合、TFTアレイ側基板の画素部に画素電極の上方または下方に絶縁層を挟んで形成されることによって端部電界(Fringe Field)を生じさせるものとなる。また、カラーフィルタ側基板の主面aには、それぞれの画素に対応する赤(R)、緑(G)、青(B)のカラーフィルタが形成されており、それぞれの画素を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタの外周を囲むように形成されている。   The LCD of the present invention is manufactured as follows. In the LCD, a TFT array side substrate composed of a glass substrate or the like on which a large number of pixel portions including TFT elements are formed and a color filter side substrate composed of a glass substrate or the like on which a color filter and a black matrix are formed are opposed to each other. These substrates are bonded together at a predetermined interval, and a liquid crystal is filled and sealed between the substrates. In general, the color filter side substrate forms a vertical electric field to be applied to the liquid crystal with the pixel electrode on the entire main surface (main surface a) facing the TFT element and the pixel electrode. A common electrode (reference electrode) is formed. In the case of an IPS (In-Plane Switching) type LCD, this common electrode is formed in the same plane as the pixel electrode in the pixel portion of the TFT array side substrate, thereby generating a horizontal electric field. In the case of an FFS (Fringe Field Switching) type LCD, the common electrode is formed in the pixel portion of the TFT array side substrate with an insulating layer sandwiched above or below the pixel electrode, thereby generating an edge field (Fringe Field). It will be generated. In addition, red (R), green (G), and blue (B) color filters corresponding to the respective pixels are formed on the main surface a of the color filter side substrate, and light passing through the respective pixels is transmitted. A black matrix that prevents mutual interference is formed so as to surround the outer periphery of the color filter.

なお、本発明のLCDは、上記実施の形態に限定されるものではなく、適宜の設計的な変更、改良を含んでいてもよい。   The LCD of the present invention is not limited to the above-described embodiment, and may include appropriate design changes and improvements.

本発明のアクティブマトリクス型のLCDは各種の電子機器に適用できる。その電子機器としては、ヘッドアップディスプレイ、プロジェクタ装置、自動車経路誘導システム(カーナビゲーションシステム)、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント(PDA)、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機(ATM)、自動販売機、デジタル表示式腕時計などがある。   The active matrix LCD of the present invention can be applied to various electronic devices. The electronic devices include a head-up display, a projector device, an automobile route guidance system (car navigation system), a ship route guidance system, an aircraft route guidance system, a smartphone terminal, a mobile phone, a tablet terminal, a personal digital assistant (PDA), a video Cameras, digital still cameras, electronic notebooks, electronic books, electronic dictionaries, personal computers, copying machines, terminal devices for game machines, televisions, product display tags, price display tags, industrial programmable display devices, car audio, digital audio There are players, facsimile machines, printers, automatic teller machines (ATMs), vending machines, digital display wristwatches, and the like.

1 ゲート信号線
2 画像信号線
3 半導体導電層
3a チャネル部
4 ドレイン電極
5 ソース電極
6 遮光膜
7 画素部
8 重畳部
DESCRIPTION OF SYMBOLS 1 Gate signal line 2 Image signal line 3 Semiconductor conductive layer 3a Channel part 4 Drain electrode 5 Source electrode 6 Light shielding film 7 Pixel part 8 Overlapping part

Claims (4)

基板の上面の第1の方向に形成された複数本のゲート信号線と、前記第1の方向に交差する第2の方向に前記ゲート信号線と交差させて前記ゲート信号線の上方に形成された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の交差部の近傍に形成された、多結晶シリコンから成るシングルゲートのチャネル部を有する薄膜トランジスタ素子と、前記基板の上面の平面視で前記チャネル部と重なる部位に絶縁層を介して形成された遮光膜と、を有しており、前記遮光膜は、前記薄膜トランジスタ素子のソース電極の少なくとも一部と平面視で重なるように前記画像信号線に対して斜め方向に伸びた形状で形成されている液晶表示装置。   A plurality of gate signal lines formed in a first direction on the upper surface of the substrate and formed above the gate signal lines so as to intersect the gate signal lines in a second direction intersecting the first direction; A plurality of image signal lines, a thin film transistor element having a single-gate channel portion made of polycrystalline silicon formed in the vicinity of an intersection of the gate signal lines and the image signal lines, and a plane of the upper surface of the substrate A light-shielding film formed through an insulating layer in a portion that overlaps the channel portion when viewed, and the light-shielding film overlaps at least a part of the source electrode of the thin film transistor element in plan view. A liquid crystal display device formed in a shape extending obliquely with respect to an image signal line. 前記ソース電極は、前記ゲート信号線と平面視で重なっている請求項1に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the source electrode overlaps the gate signal line in plan view. 前記チャネル部は、前記斜め方向に伸びるように形成されている請求項1または請求項2に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the channel portion is formed to extend in the oblique direction. 前記遮光膜は、Al,Mo,Cr,Ti,Ta,W及びPdのうちの少なくとも一つを含む金属膜である請求項1乃至請求項3のいずれかに記載の液晶表示装置。   4. The liquid crystal display device according to claim 1, wherein the light shielding film is a metal film containing at least one of Al, Mo, Cr, Ti, Ta, W, and Pd.
JP2014153837A 2014-07-29 2014-07-29 Liquid crystal display Active JP6403478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014153837A JP6403478B2 (en) 2014-07-29 2014-07-29 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014153837A JP6403478B2 (en) 2014-07-29 2014-07-29 Liquid crystal display

Publications (3)

Publication Number Publication Date
JP2016031459A true JP2016031459A (en) 2016-03-07
JP2016031459A5 JP2016031459A5 (en) 2017-08-03
JP6403478B2 JP6403478B2 (en) 2018-10-10

Family

ID=55441864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014153837A Active JP6403478B2 (en) 2014-07-29 2014-07-29 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP6403478B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684101A (en) * 2017-02-15 2017-05-17 厦门天马微电子有限公司 Array substrate, display panel and display device
JP2019117892A (en) * 2017-12-27 2019-07-18 株式会社ジャパンディスプレイ Array substrate, manufacturing method of array substrate, display device and switching element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05100250A (en) * 1991-10-08 1993-04-23 Sony Corp Liquid crystal display device
US5879959A (en) * 1997-01-17 1999-03-09 Industrial Technology Research Institute Thin-film transistor structure for liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05100250A (en) * 1991-10-08 1993-04-23 Sony Corp Liquid crystal display device
US5879959A (en) * 1997-01-17 1999-03-09 Industrial Technology Research Institute Thin-film transistor structure for liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684101A (en) * 2017-02-15 2017-05-17 厦门天马微电子有限公司 Array substrate, display panel and display device
JP2019117892A (en) * 2017-12-27 2019-07-18 株式会社ジャパンディスプレイ Array substrate, manufacturing method of array substrate, display device and switching element
JP7045185B2 (en) 2017-12-27 2022-03-31 株式会社ジャパンディスプレイ Array board, method of manufacturing array board, display device and switching element

Also Published As

Publication number Publication date
JP6403478B2 (en) 2018-10-10

Similar Documents

Publication Publication Date Title
JP7417649B2 (en) display device
JP2024050709A (en) Display device
KR102007833B1 (en) Array substrate for fringe field switching mode liquid crystal display device
KR102089074B1 (en) Array Substrate for Display Panel and Manufacturing Method for the same
KR20160114510A (en) Touch panel
US9971215B2 (en) Display device
JP2013083679A (en) Display device
TWI539608B (en) Semiconductor device and display device
TW201445228A (en) Display panel and manufacturing method thereof
KR102471130B1 (en) Display device and manufacturing method thereof
JP2007251100A (en) Electro-optical device, electronic apparatus, and semiconductor device
US20140284574A1 (en) Display apparatus and method of manufacturing the same
US8767161B2 (en) Display device
US20130043476A1 (en) Thin film transistor substrate and display device comprising the same
JP2015219358A (en) Display device
KR20120061129A (en) Display device
CN112987962B (en) In-cell touch display panel
JP2019169660A (en) Thin-film transistor substrate, display device, and method for manufacturing thin-film transistor substrate
JP4293867B2 (en) IPS liquid crystal display corresponding to pixel enlargement
TW201403196A (en) Display device and display panel
JP6403478B2 (en) Liquid crystal display
KR102579893B1 (en) Display device
KR20160123234A (en) Display panel
KR102447947B1 (en) A display device
JP6920242B2 (en) Substrate and manufacturing method of substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180911

R150 Certificate of patent or registration of utility model

Ref document number: 6403478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350