JP2016024725A - Circuit verification device, verification target device, circuit verification system, circuit verification method, and computer program - Google Patents
Circuit verification device, verification target device, circuit verification system, circuit verification method, and computer program Download PDFInfo
- Publication number
- JP2016024725A JP2016024725A JP2014150076A JP2014150076A JP2016024725A JP 2016024725 A JP2016024725 A JP 2016024725A JP 2014150076 A JP2014150076 A JP 2014150076A JP 2014150076 A JP2014150076 A JP 2014150076A JP 2016024725 A JP2016024725 A JP 2016024725A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- verification
- hardware mode
- speed
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Advance Control (AREA)
Abstract
Description
本発明は、高速化回路が搭載された装置の回路検証を行う技術に関する。 The present invention relates to a technique for performing circuit verification of a device equipped with a high-speed circuit.
一般に、コンピュータシステムでは、装置に搭載された回路が正常に動作するかどうかを確認するために、テストプログラムを実行させてその結果を確認する回路検証が行われる。ここで、検証対象の装置には、処理の高速化の為、命令の追い越し回路やメモリからのリードデータのバイパス回路などの高速化回路が組み込まれている場合がある。 In general, in a computer system, in order to check whether a circuit mounted on a device operates normally, circuit verification is performed by executing a test program and checking the result. Here, in order to speed up processing, a device to be verified may incorporate a speed-up circuit such as an instruction overtaking circuit or a read data bypass circuit from a memory.
このような高速化回路が搭載された装置の回路検証を行う技術の一例が、特許文献1に記載されている。この特許文献1に記載された関連技術は、追い越しが発生した場合における実行結果が、発生しなかった場合における実行結果とは異なる結果になるようにメモリマッピングを変更することにより、追い越しが発生したか否かを判定する。そして、この関連技術は、追い越しが発生した場合に、追い越した順になるように命令列を並べ替えてシミュレートすることにより実行結果の期待値を生成し、追い越しが発生した場合の実行結果が期待値に一致するか否かを判定する。
An example of a technique for performing circuit verification of a device equipped with such a high-speed circuit is described in
しかしながら、上述の関連技術には、回路動作の設定変更に応じた効率的な回路検証ができないという課題がある。 However, the related art described above has a problem in that it cannot perform efficient circuit verification according to a change in setting of circuit operation.
ここで、回路動作の設定変更の一例としては、メモリの構成情報の変更、演算部の構成情報の変更、命令の調停順位の変更、レジスタの使用順番の変更、命令の追い越し機能の有効・無効の変更、演算回路バイパスを抑止するか否かの変更、または、これらの設定変更の組み合わせ等がある。 Here, as an example of circuit operation setting change, memory configuration information change, arithmetic unit configuration information change, instruction arbitration order change, register usage order change, instruction overtaking function enable / disable Change, whether or not to suppress the arithmetic circuit bypass, or a combination of these setting changes.
このような回路動作の設定変更によって、同一のテストプログラムによる回路検証でも、高速化回路が動作する場合と動作しない場合がある。ところが、高速化回路が動作しても動作しなくても、テストプログラムの結果は同じである。そこで、このような場合に、特許文献1に記載された技術を適用することが考えられる。しかしながら、この関連技術は、回路動作の設定変更毎に追い越し判定や期待値の生成を行う必要があり、高速化回路の検証が効率的に行えない。
Depending on the setting change of the circuit operation, even if the circuit verification is performed by the same test program, the high-speed circuit may or may not operate. However, the result of the test program is the same whether the high speed circuit operates or not. In such a case, it is conceivable to apply the technique described in
本発明は、上述の課題を解決するためになされたもので、回路動作の設定変更に応じた効率的な回路検証を行う技術を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a technique for performing efficient circuit verification according to a change in setting of circuit operation.
本発明の回路検証装置は、被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部と、前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記各高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、対応する高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納するとともに、前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されているハードウェアモードを設定して前記被検証装置の回路検証を実行する回路検証部と、を備える。 The circuit verification device of the present invention includes a hardware mode storage unit that stores a hardware mode for verification for each high-speed circuit mounted in the device to be verified, and a hardware mode storage unit for each of the high-speed circuits. When the hardware mode for verification is not stored, the speed-up circuit that performs circuit verification of the device to be verified while changing the hardware mode and is turned on when each of the speed-up circuits operates By referring to the operation flag, the hardware mode set when the speed-up circuit operation flag is turned on is stored in the hardware mode storage unit as a hardware mode for verification of the corresponding speed-up circuit. And storing the hardware mode for verification in the hardware mode storage unit for each high-speed circuit If stored, and a circuit verification unit that executes a circuit verification by setting the hardware mode stored the object verification apparatus.
また、本発明の被検証装置は、上述の回路検証装置によって設定されるハードウェアモードに応じて動作する被検証装置であって、自身が動作すると前記高速化回路動作フラグをオンにする高速化回路を有する。 In addition, the device to be verified of the present invention is a device to be verified that operates according to the hardware mode set by the circuit verification device described above, and when the device itself operates, the speed-up circuit operation flag is turned on. It has a circuit.
また、本発明の回路検証システムは、上述の回路検証装置と、上述の被検証装置と、を備える。 The circuit verification system according to the present invention includes the above-described circuit verification device and the above-described verification target device.
また、本発明の回路検証方法は、被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部を用いて、前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記各高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、対応する高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納し、前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されているハードウェアモードを設定して前記被検証装置の回路検証を実行する。 Further, the circuit verification method of the present invention uses a hardware mode storage unit that stores a hardware mode for verification for each high-speed circuit mounted in the device to be verified, and uses the hardware mode storage unit for each high-speed circuit. When the hardware mode for verification is not stored in the mode storage unit, circuit verification of the device to be verified is executed while changing the hardware mode, and each of the speed-up circuits is turned on when the circuit is operated. The hardware mode set when the speed-up circuit operation flag is turned on by referring to the speed-up circuit operation flag as described above is used as the hardware mode for verifying the corresponding speed-up circuit. Stored in a mode storage unit, and the hardware mode for verification is stored in the hardware mode storage unit for each of the speed-up circuits. If is stored, to execute a circuit verification of the object to be verified device to configure the hardware mode stored.
また、本発明のコンピュータ・プログラムは、被検証装置に搭載された各高速化回路について、検証用のハードウェアモードを記憶するハードウェアモード格納部を用いて、前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記各高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、対応する高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納する第1の回路検証ステップと、前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されているハードウェアモードを設定して前記被検証装置の回路検証を実行する第2の回路検証ステップと、をコンピュータ装置に実行させる。 In addition, the computer program of the present invention uses a hardware mode storage unit that stores a hardware mode for verification for each acceleration circuit mounted in the device to be verified, and uses the hardware mode storage unit for each acceleration circuit. When the hardware mode for verification is not stored in the mode storage unit, circuit verification of the device to be verified is executed while changing the hardware mode, and each of the speed-up circuits is turned on when the circuit is operated. The hardware mode set when the speed-up circuit operation flag is turned on by referring to the speed-up circuit operation flag as described above is used as the hardware mode for verifying the corresponding speed-up circuit. A first circuit verification step stored in the mode storage unit, and the hardware mode for each of the speed-up circuits. If the hardware mode for verification is stored in the storage unit, a second circuit verification step of setting the stored hardware mode and executing circuit verification of the device to be verified is stored in the computer device. Let it run.
本発明は、回路動作の設定変更に応じた効率的な回路検証を行う技術を提供することができる。 The present invention can provide a technique for performing efficient circuit verification according to a change in setting of circuit operation.
(第1の実施の形態)
以下、本発明の第1の実施の形態について、図面を参照して詳細に説明する。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described in detail with reference to the drawings.
本発明の第1の実施の形態としての回路検証システム1の構成を図1に示す。図1において、回路検証システム1は、回路検証装置10と、被検証装置30とを備える。回路検証装置10および被検証装置30は、通信経路を介して接続されている。また、回路検証装置10は、ハードウェアモード格納部11と、回路検証部12とを備える。また、被検証装置30は、n個の高速化回路31(31_1〜31_n)を搭載している。なお、nは、1以上の整数である。
FIG. 1 shows a configuration of a
ここで、回路検証装置10は、図2に示すように、プロセッサ1001と、メモリ1002と、通信インタフェース1003とを含む。この場合、ハードウェアモード格納部11は、メモリ1002によって構成される。また、回路検証部12は、通信インタフェース1003と、メモリ1002に格納されたコンピュータ・プログラムを実行するプロセッサ1001とによって構成される。また、被検証装置30は、高速化回路31を含むプロセッサ3001と、メモリ3002と、通信インタフェース3003とを含む。なお、回路検証システム1を構成する各装置および各機能ブロックのハードウェア構成は、上述の構成に限定されない。
Here, the
被検証装置30は、ハードウェアモードが設定されると、設定されたハードウェアモードに応じて動作するよう構成される。ハードウェアモードは、自装置に搭載された回路の動作に関する設定内容を表す。例えば、ハードウェアモードは、メモリの構成情報の変更、演算部の構成情報の変更、命令の調停順位の変更、レジスタの使用順番の変更、命令の追い越し機能の有効・無効の変更、演算回路バイパスを抑止するか否かの変更、または、これらの組み合わせに関する設定内容を表すものであってもよい。なお、ハードウェアモードは、図示しないハードウェアモード設定部等に設定される。
When the hardware mode is set, the device under
また、被検証装置30では、プロセッサ3001が、メモリ3002にアクセスしながらコンピュータ・プログラムを実行する際に、高速化回路31が、必要に応じて動作する。例えば、高速化回路31は、命令の追い越し回路や、メモリからのリードデータのバイパス回路等であってもよい。例えば、高速化回路31が追い越し回路である場合、該高速化回路31は、プロセッサ3001からのメモリ3002に対する後続命令が先行命令に先行して実行可能である場合、後続命令を先行して実行する。なお、n個の高速化回路31は、それぞれが他の少なくとも1つと同種類の高速化回路であってもよいし、他のいずれとも異なる種類の高速化回路であってもよい。
In the
また、各高速化回路31は、自回路が動作すると、対応する高速化回路動作フラグをオンに設定する。具体的には、各高速化回路31は、n個のフラグによって構成される高速化回路動作フラグのうち自回路に対応するフラグをオンにすればよい。なお、本実施の形態では、高速化回路動作フラグは、被検証装置30のメモリ3002によって構成されるものとする。ただし、本発明において、高速化回路動作フラグは、検証装置10のメモリ1002によって構成されていてもよい。その場合、各高速化回路31は、自回路が動作したことを検証装置10に通信経路を介して通知し、検証装置10のプロセッサ3001に、対応する高速化回路動作フラグをオンにさせてもよい。
In addition, each speed-
回路検証装置10のハードウェアモード格納部11は、被検証装置30に搭載された各高速化回路31について、検証用のハードウェアモードを記憶する。つまり、ハードウェアモード格納部11は、n個の高速化回路31の検証用として、n個のハードウェアモードを記憶可能に構成される。
The hardware
回路検証部12は、被検証装置30に搭載された各高速化回路31についてハードウェアモード格納部11に検証用のハードウェアモードが格納されていない場合、次のように動作するよう構成される。この場合、回路検証部12は、ハードウェアモードを変更しながら被検証装置30の回路検証を実行する。なお、被検証装置30の回路検証の実行とは、被検証装置30にテストプログラムを実行させることである。
The
このとき、回路検証部12は、被検証装置30に設定可能なハードウェアモードの一覧から1つずつハードウェアモードを取得し、被検証装置30に順次設定してテストプログラムを実行させてもよい。そして、回路検証部12は、1つのハードウェアモードを設定して回路検証を実行する度に、前述の高速化回路動作フラグを参照する。そして、高速化回路動作フラグがオンとなっている高速化回路31について、そのときに設定されていたハードウェアモードを、ハードウェアモード格納部11に格納する。
At this time, the
また、回路検証部12は、各高速化回路31についてハードウェアモード格納部11に検証用のハードウェアモードが格納されている場合、格納されているハードウェアモードを順次設定しながら回路検証を実行する。
When the hardware mode for verification is stored in the hardware
以上のように構成された回路検証システム1の動作について、図面を参照して説明する。
The operation of the
まず、回路検証システム1の動作の概略を図3に示す。
First, an outline of the operation of the
図3では、まず、回路検証装置10の回路検証部12は、被検証装置30の各高速化回路31について、ハードウェアモード格納部11に検証用のハードウェアモードが格納されているか否かを判断する(ステップS1)。
In FIG. 3, first, the
ここで、ハードウェアモード格納部11に、この被検証装置30の各高速化回路31について検証用のハードウェアモードが格納されていない場合、回路検証部12は、この被検証装置30について第1の検証処理を行う(ステップS2)。第1の検証処理の詳細については後述する。
Here, when the hardware mode for verification is not stored in the hardware
一方、ハードウェアモード格納部11に、この被検証装置30の各高速化回路31について検証用のハードウェアモードが格納されている場合、回路検証部12は、この被検証装置30について第2の検証処理を行う(ステップS3)。第2の検証処理の詳細については後述する。
On the other hand, when a hardware mode for verification is stored in the hardware
以上で、回路検証システム1は動作を終了する。
Thus, the
次に、ステップS2における第1の検証処理について、図4を用いて説明する。 Next, the first verification process in step S2 will be described with reference to FIG.
図4では、回路検証部12は、高速化回路31_i(i=1〜n)について、以下のステップS11〜S15の処理を実行する。
In FIG. 4, the
ここでは、まず、回路検証部12は、被検証装置30に設定可能なハードウェアモードのうちの1つを選択し、被検証装置30に設定する(ステップS11)。
Here, first, the
次に、回路検証部12は、被検証装置30の回路検証を実行する。具体的には、回路検証部12は、被検証装置30にテストプログラムを実行させる(ステップS12)。
Next, the
ここで、被検証装置30の各高速化回路31は、自回路が動作すると、自回路に対応する高速化回路動作フラグをオンに設定する。
Here, when the own circuit operates, each speed-
次に、回路検証部12は、テストプログラムの実行終了後、高速化回路31_iに対応する高速化回路動作フラグがオンとなっているか否かを確認する(ステップS13)。
Next, the
ここで、対応する高速化回路動作フラグがオンとなっている場合(ステップS13でYes)、回路検証部12は、高速化回路31_iの検証用のハードウェアモードとして、ステップS11で設定したハードウェアモードを、ハードウェアモード格納部11に記憶させる(ステップS14)。
If the corresponding speed-up circuit operation flag is on (Yes in step S13), the
なお、このとき、回路検証部12は、対応する高速化回路動作フラグがオンとなっている他の高速化回路31があれば、その高速化回路31の検証用のハードウェアモードをさらにハードウェアモード格納部11に記憶させてもよい。
At this time, if there is another speed-
そして、回路検証装置10は、この高速化回路31_iについての検証処理を終了する。
And the
一方、対応する高速化回路動作フラグがオンとなっていない場合(ステップS13でNo)、回路検証装置10は、被検証装置30に設定可能なハードウェアモードのうち、未だ設定していない他のハードウェアモードがあるか否かを確認する(ステップS15)。
On the other hand, when the corresponding high-speed circuit operation flag is not on (No in step S13), the
ここで、他のハードウェアモードがあれば(ステップS15でYes)、回路検証装置10は、他のハードウェアモードの1つについて、ステップS11からの処理を繰り返す。
If there is another hardware mode (Yes in step S15), the
一方、他のハードウェアモードがなければ(ステップS15でNo)、回路検証装置10は、この高速化回路31_iについての検証処理を終了する。
On the other hand, if there is no other hardware mode (No in step S15), the
高速化回路31_1〜31_nについてステップS11〜S15の処理を完了すると、回路検証装置10は、第1の検証処理を終了する。
When the processing of steps S11 to S15 is completed for the high-speed circuits 31_1 to 31_n, the
次に、ステップS3における第2の検証処理について、図5を用いて説明する。 Next, the second verification process in step S3 will be described with reference to FIG.
図5では、回路検証部12は、高速化回路31_i(i=1〜n)について、以下のステップS21〜S22の処理を実行する。
In FIG. 5, the
ここでは、まず、回路検証部12は、高速化回路31_iについて、ハードウェアモード格納部11に記憶された検証用のハードウェアモードを取得し、被検証装置30に設定する(ステップS21)。
Here, first, the
次に、回路検証部12は、被検証装置30の回路検証を実行する。具体的には、回路検証部12は、被検証装置30にテストプログラムを実行させ、高速化回路31_iの動作を検証する(ステップS22)。
Next, the
なお、このとき、回路検証部12は、同一の検証用のハードウェアモードがハードウェアモード格納部11に記憶されている他の高速化回路31についても検証を行うことが可能である。
At this time, the
高速化回路31_1〜31_nについてステップS21〜S22の処理を完了すると、回路検証装置10は、第2の検証処理を終了する。
When the processing of steps S21 to S22 is completed for the high-speed circuits 31_1 to 31_n, the
次に、本発明の第1の実施の形態の効果について述べる。 Next, effects of the first exemplary embodiment of the present invention will be described.
本発明の第1の実施の形態としての回路検証システムは、回路動作の設定変更に応じた効率的な回路検証を行うことができる。 The circuit verification system according to the first exemplary embodiment of the present invention can perform efficient circuit verification according to a change in setting of circuit operation.
その理由は、回路検証部が、被検証装置に搭載された各高速化回路についての検証用のハードウェアモードがハードウェアモード格納部に格納されていない場合、ハードウェアモードを変更しながら回路検証を実行するからである。そして、回路検証部が、高速化回路動作フラグを参照し、高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、そのフラグに対応する高速化回路の検証用のハードウェアモードとしてハードウェアモード格納部に格納するからである。また、被検証装置に搭載された各高速化回路についての検証用のハードウェアモードがハードウェアモード格納部に格納されている場合、回路検証部が、格納されているハードウェアモードを設定して回路検証を実行するからである。 The reason is that the circuit verification unit verifies the circuit while changing the hardware mode when the hardware mode for verification for each high-speed circuit installed in the device to be verified is not stored in the hardware mode storage unit. It is because it performs. Then, the circuit verification unit refers to the speed-up circuit operation flag, and sets the hardware mode set when the speed-up circuit operation flag is turned on to the hardware for verifying the speed-up circuit corresponding to the flag. This is because the hardware mode is stored in the hardware mode storage unit. In addition, when the hardware mode for verification for each high-speed circuit mounted on the device to be verified is stored in the hardware mode storage unit, the circuit verification unit sets the stored hardware mode. This is because circuit verification is executed.
これにより、本実施の形態は、同種の被検証装置について回路検証を実行する場合、2回目以降は、高速化回路が動作することがわかっているハードウェアモードを設定して回路検証を行うことができ、回路検証の効率化を図ることができる。 As a result, in this embodiment, when performing circuit verification for the same type of device to be verified, the circuit verification is performed by setting a hardware mode in which the high-speed circuit is known to operate after the second time. Therefore, the efficiency of circuit verification can be improved.
(第2の実施の形態)
次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。なお、本実施の形態の説明において参照する各図面において、本発明の第1の実施の形態と同一の構成および同様に動作するステップには同一の符号を付して本実施の形態における詳細な説明を省略する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described in detail with reference to the drawings. Note that, in each drawing referred to in the description of the present embodiment, the same reference numerals are given to the same configuration and steps that operate in the same manner as in the first embodiment of the present invention, and the detailed description in the present embodiment. Description is omitted.
まず、本発明の第2の実施の形態としての回路検証システム2の構成を図6に示す。図6において、回路検証システム2は、本発明の第1の実施の形態としての回路検証システム1に対して、回路検証装置10に替えて回路検証装置20を備える点が異なる。また、回路検証装置20は、本発明の第1の実施の形態としての回路検証装置10に対して、回路検証部12に替えて回路検証部22を備え、さらに、ハードウェアモードテーブル23を備える点が異なる。なお、回路検証システム2を構成する各装置および各機能ブロックは、図2を参照して説明した本発明の第1の実施の形態のハードウェア構成によって構成可能である。ただし、これらの装置および機能ブロックのハードウェア構成は、上述の構成に限定されない。
First, FIG. 6 shows a configuration of a
回路検証部22は、ハードウェアモード格納部11に検証用のハードウェアモードが格納されていない場合の動作が、本発明の第1の実施の形態と異なるよう構成される。
The
この場合、回路検証部22は、高速化回路31毎に用意されたハードウェアモードテーブル23を用いて、ハードウェアモードの変更を行う。具体的には、n個の高速化回路31(31_1〜31_n)があれば、n個のハードウェアモードテーブル23(23_1〜23_n)があらかじめメモリ1002等に用意されている。各ハードウェアモードテーブル23は、被検証装置30について設定可能なm(mは1以上の整数)個のハードウェアモードのうち、対応する高速化回路31について有効な設定変更となる1つ以上のハードウェアモードの一覧を格納している。
In this case, the
具体的には、回路検証部22は、各高速化回路31について、対応するハードウェアモードテーブル23に格納されたハードウェアモードを順次選択して設定しながら、回路検証を行う。そして、回路検証部22は、高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、その高速化回路31の検証用のハードウェアモードとして、ハードウェアモード格納部11に格納すればよい。
Specifically, the
以上のように構成された回路検証システム2の動作について、図面を参照して説明する。なお、回路検証システム2の動作は、本発明の第1の実施の形態としての回路検証システム1の動作に対して、ステップS2における第1の検証処理の詳細が異なる。回路検証システム2の第1の検証処理の詳細を図7に示す。
The operation of the
図7では、回路検証部22は、高速化回路31_i(i=1〜n)について、以下のステップS31〜S32、S12〜S14、S35の処理を実行する。
In FIG. 7, the
ここでは、まず、回路検証部22は、高速化回路31_iに対応するハードウェアモードテーブル23_iから、ハードウェアモードの一覧を取得する(ステップS31)。
Here, first, the
次に、回路検証部22は、ステップS31で取得したハードウェアモードの一覧のうちの1つを選択し、被検証装置30に設定する(ステップS32)。
Next, the
次に、回路検証部22は、本発明の第1の実施の形態における第1の検証処理と同様に、ステップS12〜S14を実行する。すなわち、回路検証部22は、被検証装置30にテストプログラムを実行させ、高速化回路31_iに対応する高速化回路動作フラグがオンとなれば、高速化回路31_iの検証用のハードウェアモードを、ハードウェアモード格納部11に記憶させる。この場合、回路検証装置20は、この高速化回路31_iについての検証処理を終了する。
Next, the
一方、対応する高速化回路動作フラグがオンとなっていない場合(ステップS13でNo)、回路検証部22は、ハードウェアモードテーブル23_iから取得した一覧のうち、未だ設定していない他のハードウェアモードがあるかを確認する(ステップS35)。
On the other hand, when the corresponding speed-up circuit operation flag is not on (No in step S13), the
ここで、他のハードウェアモードがあれば(ステップS35でYes)、回路検証装置20は、他のハードウェアモードの1つについて、ステップS32からの処理を繰り返す。
If there is another hardware mode (Yes in step S35), the
一方、他のハードウェアモードがなければ(ステップS35でNo)、回路検証装置20は、この高速化回路31_iについての処理を終了する。
On the other hand, if there is no other hardware mode (No in step S35), the
高速化回路31_1〜31_nについてステップS31〜S32、S12〜S14、S35の処理を完了すると、回路検証装置20は、第1の検証処理を終了する。
When the processes of steps S31 to S32, S12 to S14, and S35 are completed for the high-speed circuits 31_1 to 31_n, the
次に、本発明の第2の実施の形態の効果について述べる。 Next, the effect of the second exemplary embodiment of the present invention will be described.
本発明の第2の実施の形態としての回路検証システムは、回路動作の設定変更に応じた回路検証を、さらに効率的に行うことができる。 The circuit verification system as the second exemplary embodiment of the present invention can perform the circuit verification according to the change in the setting of the circuit operation more efficiently.
その理由は、回路検証部が、高速化回路毎に用意されたハードウェアモードテーブルを用いて、ハードウェアモードを変更しながら、各高速化回路について回路検証を実行するからである。これにより、本実施の形態は、高速化回路によっては設定を変更しても動作するか否かに影響のないハードウェアモードを設定する必要がなく、各高速化回路について検証用のハードウェアモードを得るための処理を、さらに効率的に行うことができる。また、本発明の第2の実施の形態は、そのようにして得た検証用のハードウェアモードを用いて、同種の被検証装置についての2回目以降の回路検証では、高速化回路が動作するハードウェアモードを設定して回路検証を行うことができ、さらなる効率化を図ることができる。 The reason is that the circuit verification unit executes circuit verification for each acceleration circuit while changing the hardware mode using the hardware mode table prepared for each acceleration circuit. As a result, according to the present embodiment, it is not necessary to set a hardware mode that does not affect whether the operation is performed even if the setting is changed depending on the speed-up circuit. The processing for obtaining can be performed more efficiently. In the second embodiment of the present invention, the speed-up circuit operates in the second and subsequent circuit verifications of the same type of device to be verified using the hardware mode for verification obtained as described above. Circuit verification can be performed by setting the hardware mode, and further efficiency can be achieved.
なお、本発明の各実施の形態において、検証装置の各機能ブロックが、メモリに記憶されたコンピュータ・プログラムを実行するプロセッサによって実現される例を中心に説明したが、各機能ブロックの一部、全部、または、それらの組み合わせが専用のハードウェアにより実現されていてもよい。 In each embodiment of the present invention, each functional block of the verification device has been described mainly with an example realized by a processor that executes a computer program stored in a memory. However, a part of each functional block, All or a combination thereof may be realized by dedicated hardware.
また、本発明の各実施の形態において、検証装置の機能ブロックは、複数の装置に分散されて実現されてもよい。 In each embodiment of the present invention, the functional block of the verification device may be realized by being distributed to a plurality of devices.
また、本発明の各実施の形態において、高速化回路動作フラグは、検証装置側に備えられていてもよい。 In each embodiment of the present invention, the speed-up circuit operation flag may be provided on the verification device side.
また、本発明の各実施の形態において、被検証装置の高速化回路は、高速化回路が動作したことを判定する他の機能ブロックにより、高速化回路動作フラグをオンにしてもよい。 In each embodiment of the present invention, the speed-up circuit of the device to be verified may turn on the speed-up circuit operation flag by another function block that determines that the speed-up circuit has operated.
また、上述した本発明の各実施の形態において、各フローチャートを参照して説明した検証装置の動作を、本発明のコンピュータ・プログラムとしてコンピュータ装置の記憶装置(記憶媒体)に格納しておいてもよい。また、係るコンピュータ・プログラムをコンピュータ装置のプロセッサが読み出して実行するようにしてもよい。そして、このような場合において、本発明は、係るコンピュータ・プログラムのコードあるいは記憶媒体によって構成される。 In each embodiment of the present invention described above, the operation of the verification device described with reference to each flowchart may be stored in a storage device (storage medium) of a computer device as a computer program of the present invention. Good. Further, the computer program may be read and executed by the processor of the computer device. In such a case, the present invention is constituted by the code of the computer program or a storage medium.
また、上述した各実施の形態は、適宜組み合わせて実施されることが可能である。 Moreover, each embodiment mentioned above can be implemented in combination as appropriate.
また、本発明は、上述した各実施の形態に限定されず、様々な態様で実施されることが可能である。 The present invention is not limited to the above-described embodiments, and can be implemented in various modes.
1、2 回路検証システム
10、20 回路検証装置
11 ハードウェアモード格納部
12、22 回路検証部
23 ハードウェアモードテーブル
30 被検証装置
31 高速化回路
1001、3001 プロセッサ
1002、3002 メモリ
1003、3003 通信インタフェース
DESCRIPTION OF
Claims (6)
前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記各高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、対応する高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納するとともに、前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されているハードウェアモードを設定して前記被検証装置の回路検証を実行する回路検証部と、
を備えた回路検証装置。 For each high-speed circuit mounted in the device to be verified, a hardware mode storage unit that stores a hardware mode for verification;
When the hardware mode for verification is not stored in the hardware mode storage unit for each speed-up circuit, circuit verification of the device to be verified is executed while changing the hardware mode, and the speed-up is performed. The hardware mode set when the speed-up circuit operation flag is turned on is verified by referring to the speed-up circuit operation flag that is turned on when the circuit is operated. When the hardware mode for storage is stored in the hardware mode storage unit as the hardware mode for storage and the hardware mode for verification is stored in the hardware mode storage unit for each of the speed-up circuits, the stored hardware A circuit verification unit that sets a mode and executes circuit verification of the device to be verified;
A circuit verification apparatus comprising:
請求項3に記載の被検証装置と、
を備えた回路検証システム。 The circuit verification device according to claim 1 or 2,
A device to be verified according to claim 3;
Circuit verification system with
前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記各高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、対応する高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納し、
前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されているハードウェアモードを設定して前記被検証装置の回路検証を実行する、回路検証方法。 For each high-speed circuit mounted on the device to be verified, using a hardware mode storage unit that stores the hardware mode for verification,
When the hardware mode for verification is not stored in the hardware mode storage unit for each speed-up circuit, circuit verification of the device to be verified is executed while changing the hardware mode, and the speed-up is performed. The hardware mode set when the speed-up circuit operation flag is turned on is verified by referring to the speed-up circuit operation flag that is turned on when the circuit is operated. Store in the hardware mode storage unit as a hardware mode for
A circuit for executing circuit verification of the device to be verified by setting the stored hardware mode when the hardware mode for verification is stored in the hardware mode storage unit for each of the speed-up circuits; Method of verification.
前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されていない場合、前記ハードウェアモードを変更しながら前記被検証装置の回路検証を実行し、前記各高速化回路が動作したときにそれぞれオンとなる高速化回路動作フラグを参照することにより、前記高速化回路動作フラグがオンとなったときに設定されているハードウェアモードを、対応する高速化回路の検証用のハードウェアモードとして前記ハードウェアモード格納部に格納する第1の回路検証ステップと、
前記各高速化回路について前記ハードウェアモード格納部に前記検証用のハードウェアモードが格納されている場合、格納されているハードウェアモードを設定して前記被検証装置の回路検証を実行する第2の回路検証ステップと、
をコンピュータ装置に実行させるコンピュータ・プログラム。 For each high-speed circuit mounted on the device to be verified, using a hardware mode storage unit that stores the hardware mode for verification,
When the hardware mode for verification is not stored in the hardware mode storage unit for each speed-up circuit, circuit verification of the device to be verified is executed while changing the hardware mode, and the speed-up is performed. The hardware mode set when the speed-up circuit operation flag is turned on is verified by referring to the speed-up circuit operation flag that is turned on when the circuit is operated. A first circuit verification step for storing in the hardware mode storage unit as a hardware mode for
When the hardware mode for verification is stored in the hardware mode storage unit for each of the high-speed circuits, the stored hardware mode is set and the circuit verification of the device to be verified is executed. Circuit verification step of
Is a computer program that causes a computer device to execute.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014150076A JP2016024725A (en) | 2014-07-23 | 2014-07-23 | Circuit verification device, verification target device, circuit verification system, circuit verification method, and computer program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014150076A JP2016024725A (en) | 2014-07-23 | 2014-07-23 | Circuit verification device, verification target device, circuit verification system, circuit verification method, and computer program |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018220070A Division JP6669841B2 (en) | 2018-11-26 | 2018-11-26 | Circuit verification device, circuit verification method, and computer program |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016024725A true JP2016024725A (en) | 2016-02-08 |
Family
ID=55271409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014150076A Pending JP2016024725A (en) | 2014-07-23 | 2014-07-23 | Circuit verification device, verification target device, circuit verification system, circuit verification method, and computer program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016024725A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011090517A (en) * | 2009-10-22 | 2011-05-06 | Nec Computertechno Ltd | Test device of information processor, method of testing by test device of information processor, and program |
JP2012160071A (en) * | 2011-02-01 | 2012-08-23 | Nec Computertechno Ltd | Computer system, test device, test method, and test program |
-
2014
- 2014-07-23 JP JP2014150076A patent/JP2016024725A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011090517A (en) * | 2009-10-22 | 2011-05-06 | Nec Computertechno Ltd | Test device of information processor, method of testing by test device of information processor, and program |
JP2012160071A (en) * | 2011-02-01 | 2012-08-23 | Nec Computertechno Ltd | Computer system, test device, test method, and test program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8880871B2 (en) | Hash table organization | |
US10078502B2 (en) | Verification of a model of a GUI-based application | |
JP2015529865A (en) | Single data buffer parallel processing | |
CN105095767A (en) | System and method for secure startup checked based on file data block | |
US8479172B2 (en) | Virtual machine testing | |
US9852807B1 (en) | Content addressable memory in an emulation system | |
US8438000B2 (en) | Dynamic generation of tests | |
JP6246239B2 (en) | Method and device for prime number generation | |
US8645404B2 (en) | Memory pattern searching via displaced-read memory addressing | |
US20130238881A1 (en) | Data transmission device, data transmission method, and computer program product | |
JP6669841B2 (en) | Circuit verification device, circuit verification method, and computer program | |
JP2016024725A (en) | Circuit verification device, verification target device, circuit verification system, circuit verification method, and computer program | |
US20140013312A1 (en) | Source level debugging apparatus and method for a reconfigurable processor | |
JP7474761B2 (en) | SYSTEM AND METHOD FOR TRAINING A SYSTEM TO DETECT SOFTWARE BUG - Patent application | |
US11128581B2 (en) | Secure messaging between computing components | |
KR102058495B1 (en) | Error detection circuit and semiconductor integrated circuit using the same | |
US9606784B2 (en) | Data object with common sequential statements | |
US20150242192A1 (en) | Method and system for hardening of cfg flattening | |
WO2018228528A1 (en) | Batch circuit simulation method and system | |
US10044846B2 (en) | Method for executing dual operating systems of smart phone | |
JP5469106B2 (en) | Computer system, test apparatus, test method, and test program | |
US11138089B2 (en) | Performance benchmark generation | |
KR102251241B1 (en) | Method and apparatus for controlling register of configurable processor and method and apparatus for generating instruction for controlling register of configurable processor and record medium thereof | |
JP2010102446A (en) | Automatic software test device | |
JP6503908B2 (en) | Control program, control method, and control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180828 |