JP2016015434A - Ultrasonic probe - Google Patents

Ultrasonic probe Download PDF

Info

Publication number
JP2016015434A
JP2016015434A JP2014137458A JP2014137458A JP2016015434A JP 2016015434 A JP2016015434 A JP 2016015434A JP 2014137458 A JP2014137458 A JP 2014137458A JP 2014137458 A JP2014137458 A JP 2014137458A JP 2016015434 A JP2016015434 A JP 2016015434A
Authority
JP
Japan
Prior art keywords
film
piezoelectric
lower electrode
opening
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014137458A
Other languages
Japanese (ja)
Inventor
西脇 学
Manabu Nishiwaki
学 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014137458A priority Critical patent/JP2016015434A/en
Publication of JP2016015434A publication Critical patent/JP2016015434A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ultra Sonic Daignosis Equipment (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an ultrasonic probe having a piezoelectric element which is excellent in adhesion between a vibrating plate and platinum and high in voltage resistance.SOLUTION: An ultrasonic probe includes: an element chip 17 and a housing for supporting the element chip 17. The element chip 17 includes a vibrating film 43, a bottom electrode 24, and a piezoelectric film 26 formed on the bottom electrode 24. The bottom electrode 24 is laminated on the vibrating film 43 via an adhesion film 24b. The bottom electrode 24 is made of platinum or an alloy containing platinum and the adhesion film 24b is made of titanium whose film thickness is 80Å or less.

Description

本発明は、超音波プローブに関するものである。   The present invention relates to an ultrasonic probe.

超音波プローブに設置された超音波トランスデューサー素子チップから生体に超音波を照射し反射波を解析する超音波診断装置が広く活用されている。超音波トランスデューサー素子チップには圧電素子が用いられることが多い。圧電素子は、一般に、多結晶体からなる圧電体薄膜と、この圧電体薄膜を間に挟んで配置される上電極及び下電極と、を備えた構造を有している。   2. Description of the Related Art Ultrasonic diagnostic apparatuses that irradiate a living body with ultrasonic waves from an ultrasonic transducer element chip installed on an ultrasonic probe and analyze reflected waves are widely used. A piezoelectric element is often used for the ultrasonic transducer element chip. A piezoelectric element generally has a structure including a piezoelectric thin film made of a polycrystalline body, and an upper electrode and a lower electrode disposed with the piezoelectric thin film interposed therebetween.

圧電体薄膜の下電極としてSiO2上に直接白金膜が形成されている。しかしながら、このような構成とした場合、SiO2と白金との密着性に問題があることは周知の事実である。PZT膜形成時またはその後の熱処理時や、完成後の動作時に酸化珪素と白金の間に剥がれが生じる。特許文献1に以上の如き問題点を解決する方法が開示されている。それによると、SiO2等の絶縁材料と白金との密着性を向上させるため、白金と絶縁材料の間にチタンが挿入されている。 A platinum film is directly formed on SiO 2 as the lower electrode of the piezoelectric thin film. However, it is a well-known fact that with such a configuration, there is a problem in the adhesion between SiO 2 and platinum. Peeling occurs between silicon oxide and platinum during the PZT film formation, the subsequent heat treatment, or the operation after completion. Patent Document 1 discloses a method for solving the above problems. According to this, titanium is inserted between platinum and the insulating material in order to improve the adhesion between the insulating material such as SiO 2 and platinum.

特公平4−43435号公報Japanese Patent Publication No. 4-43435

特許文献1に記載の方法では圧電体薄膜形成時やその後の熱処理時において白金表面に突起が生じる。この突起が圧電素子の耐電圧を低下させていた。そこで、振動板と白金との密着性が良く耐電圧の高い圧電素子を備えた超音波プローブが望まれていた。   In the method described in Patent Document 1, protrusions are formed on the platinum surface during the formation of the piezoelectric thin film or during the subsequent heat treatment. This protrusion lowered the withstand voltage of the piezoelectric element. Therefore, an ultrasonic probe provided with a piezoelectric element having good adhesion between the diaphragm and platinum and high withstand voltage has been desired.

本発明は、上述の課題を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。   The present invention has been made to solve the above-described problems, and can be realized as the following forms or application examples.

[適用例1]
本適用例にかかる超音波プローブであって、超音波トランスデューサー素子チップと、前記超音波トランスデューサー素子チップを支持する筐体と、を備え、前記超音波トランスデューサー素子チップは振動膜上に形成された金属膜と、前記金属膜上に形成された圧電薄膜と、を備え、前記金属膜は前記振動膜上に密着膜を介して積層されており、前記金属膜は白金または白金を含む合金であり、前記密着膜が膜厚80Å以下のチタンであることを特徴とする。
[Application Example 1]
An ultrasonic probe according to this application example, comprising: an ultrasonic transducer element chip; and a casing that supports the ultrasonic transducer element chip, wherein the ultrasonic transducer element chip is formed on a vibration film. And a piezoelectric thin film formed on the metal film, wherein the metal film is laminated on the vibration film via an adhesion film, and the metal film is platinum or an alloy containing platinum. The adhesion film is titanium having a thickness of 80 mm or less.

本適用例によれば、超音波プローブでは筐体が超音波トランスデューサー素子チップを支持している。超音波トランスデューサー素子チップは振動膜を備え、振動膜上に金属膜が形成されている。金属膜上には圧電薄膜が形成されている。そして、金属膜は白金または白金を含む合金であり、密着膜は膜厚80Å以下のチタンである。これにより、金属膜は振動膜との密着性を高めることができ、PZT膜の耐電圧を向上させることができる。   According to this application example, in the ultrasonic probe, the casing supports the ultrasonic transducer element chip. The ultrasonic transducer element chip includes a vibration film, and a metal film is formed on the vibration film. A piezoelectric thin film is formed on the metal film. The metal film is platinum or an alloy containing platinum, and the adhesion film is titanium having a thickness of 80 mm or less. Thereby, the metal film can improve the adhesiveness with the vibration film, and the withstand voltage of the PZT film can be improved.

第1の実施形態にかかわる超音波診断装置の構成を概略斜視図。1 is a schematic perspective view of a configuration of an ultrasonic diagnostic apparatus according to a first embodiment. 超音波プローブの構成を示す組織側面図。The structure | tissue side view which shows the structure of an ultrasonic probe. 素子チップの構成を示す模式平面図。The schematic plan view which shows the structure of an element chip. 素子チップの構成を示す模式側断面図。The schematic side sectional view which shows the structure of an element chip. 補強板を示す模式平面図。The schematic plan view which shows a reinforcement board. 補強板を示す要部模式拡大図。The principal part model enlarged view which shows a reinforcement board. 装置端末及び超音波プローブの回路図。The circuit diagram of an apparatus terminal and an ultrasonic probe. 超音波トランスデューサー素子チップの製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method of an ultrasonic transducer element chip | tip. (a)は、保護治具の構成を示す模式分解図、(b)は、保護治具の構成を示す模式側断面図。(A) is a model exploded view which shows the structure of a protection jig, (b) is a model sectional side view which shows the structure of a protection jig. 振動板を積層構造とした素子チップの構成を示す模式側断面図。FIG. 3 is a schematic side cross-sectional view showing a configuration of an element chip having a diaphragm having a laminated structure. 振動板を積層構造とした素子チップの構成を示す模式側断面図。FIG. 3 is a schematic side cross-sectional view showing a configuration of an element chip having a diaphragm having a laminated structure. 第2の実施形態にかかわる超音波トランスデューサー素子チップの製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method of the ultrasonic transducer element chip | tip concerning 2nd Embodiment. 超音波トランスデューサー素子チップの製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method of an ultrasonic transducer element chip | tip. 第3の実施形態にかかわる素子チップの構造を示す模式平面図。The schematic plan view which shows the structure of the element chip | tip concerning 3rd Embodiment. (a)は、超音波トランスデューサー素子の構造を示す模式平面図、(b)は、超音波トランスデューサー素子の構造を示す要部模式側断面図。FIG. 4A is a schematic plan view showing a structure of an ultrasonic transducer element, and FIG. 4B is a schematic side sectional view showing an essential part of the structure of the ultrasonic transducer element. 超音波トランスデューサー素子の構造を示す模式平面図。The schematic plan view which shows the structure of an ultrasonic transducer element. 圧電素子の製造方法を説明する為の模式図。The schematic diagram for demonstrating the manufacturing method of a piezoelectric element. 圧電素子の製造方法を説明する為の模式図。The schematic diagram for demonstrating the manufacturing method of a piezoelectric element. 圧電素子の製造方法を説明する為の模式図。The schematic diagram for demonstrating the manufacturing method of a piezoelectric element. 変形例にかかわる圧電素子の構造を示す要部模式断面図。The principal part schematic cross section which shows the structure of the piezoelectric element concerning a modification. 圧電素子の構造を示す要部模式断面図。The principal part schematic cross section which shows the structure of a piezoelectric element. 圧電素子の構造を示す要部模式平面図。The principal part schematic top view which shows the structure of a piezoelectric element. 圧電素子の構造を示す要部模式平面図。The principal part schematic top view which shows the structure of a piezoelectric element. 圧電素子の構造を示す要部模式平面図。The principal part schematic top view which shows the structure of a piezoelectric element. 圧電素子の構造を示す要部模式平面図。The principal part schematic top view which shows the structure of a piezoelectric element. (a)は、圧電素子の構造を示す要部模式平面図、(b)は、圧電素子の構造を示す要部模式側断面図。(A) is a principal part schematic top view which shows the structure of a piezoelectric element, (b) is a principal part schematic side sectional view which shows the structure of a piezoelectric element. (a)は、圧電素子の構造を示す要部模式平面図、(b)は、圧電素子の構造を示す要部模式側断面図。(A) is a principal part schematic top view which shows the structure of a piezoelectric element, (b) is a principal part schematic side sectional view which shows the structure of a piezoelectric element. 圧電素子の製造方法を説明する為の模式図。The schematic diagram for demonstrating the manufacturing method of a piezoelectric element. 圧電素子の構造を示す要部模式平面図。The principal part schematic top view which shows the structure of a piezoelectric element. 圧電素子の構造を示す要部模式平面図。The principal part schematic top view which shows the structure of a piezoelectric element. (a)は、圧電素子の構造を示す要部模式平面図、(b)は、圧電素子の構造を示す要部模式側断面図。(A) is a principal part schematic top view which shows the structure of a piezoelectric element, (b) is a principal part schematic side sectional view which shows the structure of a piezoelectric element. (a)は、圧電素子の構造を示す要部模式平面図、(b)及び(c)は、圧電素子の構造を示す要部模式側断面図。(A) is a principal part schematic top view which shows the structure of a piezoelectric element, (b) And (c) is a principal part schematic side sectional view which shows the structure of a piezoelectric element. 圧電素子の構造を示す要部模式平面図。The principal part schematic top view which shows the structure of a piezoelectric element. (a)は、圧電素子の構造を示す要部模式平面図、(b)は、圧電素子の構造を示す要部模式側断面図。(A) is a principal part schematic top view which shows the structure of a piezoelectric element, (b) is a principal part schematic side sectional view which shows the structure of a piezoelectric element. 圧電素子の構造を示す要部模式平面図。The principal part schematic top view which shows the structure of a piezoelectric element. (a)及び(b)は圧電素子の構造を示す要部模式平面図。(A) And (b) is a principal part schematic top view which shows the structure of a piezoelectric element. 圧電素子の構造を示す要部模式平面図。The principal part schematic top view which shows the structure of a piezoelectric element. 圧電素子の構造を示す要部模式平面図。The principal part schematic top view which shows the structure of a piezoelectric element. (a)は、圧電素子の構造を示す要部模式平面図、(b)及び(c)は、圧電素子の構造を示す要部模式側断面図。(A) is a principal part schematic top view which shows the structure of a piezoelectric element, (b) And (c) is a principal part schematic side sectional view which shows the structure of a piezoelectric element. 圧電素子の構造を示す要部模式平面図。The principal part schematic top view which shows the structure of a piezoelectric element. (a)は、圧電素子の構造を示す要部模式平面図、(b)は、圧電素子の構造を示す要部模式側断面図。(A) is a principal part schematic top view which shows the structure of a piezoelectric element, (b) is a principal part schematic side sectional view which shows the structure of a piezoelectric element. (a)及び(b)は、圧電素子の構造を示す要部模式側断面図。(A) And (b) is a principal part schematic sectional side view which shows the structure of a piezoelectric element. (a)は、圧電素子の構造を示す要部模式平面図、(b)は、圧電素子の構造を示す要部模式側断面図。(A) is a principal part schematic top view which shows the structure of a piezoelectric element, (b) is a principal part schematic side sectional view which shows the structure of a piezoelectric element. (a)は、圧電素子の構造を示す要部模式平面図、(b)は、圧電素子の構造を示す要部模式側断面図。(A) is a principal part schematic top view which shows the structure of a piezoelectric element, (b) is a principal part schematic side sectional view which shows the structure of a piezoelectric element. (a)は、圧電素子の構造を示す要部模式平面図、(b)は、圧電素子の構造を示す要部模式側断面図。(A) is a principal part schematic top view which shows the structure of a piezoelectric element, (b) is a principal part schematic side sectional view which shows the structure of a piezoelectric element.

以下、添付図面を参照しつつ本発明の一実施形態を説明する。尚、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の総てが本発明の解決手段として必須であるとは限らない。
(第1の実施形態)
本実施形態では、超音波診断装置の特徴的な例について図1〜図11に従って説明する。
Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings. Note that this embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are as means for solving the present invention. It is not always essential.
(First embodiment)
In the present embodiment, a characteristic example of an ultrasonic diagnostic apparatus will be described with reference to FIGS.

(1)超音波診断装置の全体構成
図1は超音波診断装置の構成を示す概略斜視図である。図1に示すように、超音波診断装置11は装置端末12と超音波プローブ13(プローブ)とを備える。装置端末12と超音波プローブ13とはケーブル14で相互に接続される。装置端末12と超音波プローブ13とはケーブル14を通じて電気信号をやりとりする。装置端末12にはディスプレイパネル15(表示装置)が組み込まれる。ディスプレイパネル15の画面は装置端末12の表面で露出する。装置端末12では、後述されるように、超音波プローブ13で検出された超音波に基づき画像が生成される。画像化された検出結果がディスプレイパネル15の画面に表示される。
(1) Overall Configuration of Ultrasonic Diagnostic Device FIG. 1 is a schematic perspective view showing the configuration of the ultrasonic diagnostic device. As shown in FIG. 1, the ultrasonic diagnostic apparatus 11 includes an apparatus terminal 12 and an ultrasonic probe 13 (probe). The apparatus terminal 12 and the ultrasonic probe 13 are connected to each other by a cable 14. The apparatus terminal 12 and the ultrasonic probe 13 exchange electric signals through the cable 14. A display panel 15 (display device) is incorporated in the device terminal 12. The screen of the display panel 15 is exposed on the surface of the device terminal 12. In the device terminal 12, as will be described later, an image is generated based on the ultrasonic waves detected by the ultrasonic probe 13. The imaged detection result is displayed on the screen of the display panel 15.

図2は超音波プローブの構成を示す組織側面図である。図2に示すように、超音波プローブ13は筐体16を有する。筐体16内には超音波トランスデューサー素子チップとしての素子チップ17が収容される。素子チップ17の表面は筐体16の表面で露出することができる。素子チップ17は表面から超音波を出力するとともに超音波の反射波を受信する。その他、超音波プローブ13は、プローブ本体13aに着脱可能に連結されるプローブヘッド13bを備えることができる。このとき、素子チップ17はプローブヘッド13bの筐体16内に組み込まれることができる。   FIG. 2 is a tissue side view showing the configuration of the ultrasonic probe. As shown in FIG. 2, the ultrasonic probe 13 has a housing 16. An element chip 17 as an ultrasonic transducer element chip is accommodated in the housing 16. The surface of the element chip 17 can be exposed on the surface of the housing 16. The element chip 17 outputs an ultrasonic wave from the surface and receives a reflected wave of the ultrasonic wave. In addition, the ultrasonic probe 13 can include a probe head 13b that is detachably connected to the probe body 13a. At this time, the element chip 17 can be incorporated into the housing 16 of the probe head 13b.

図3は素子チップの構成を示す模式平面図である。図3に示すように、素子チップ17は基板21を備える。基板21には素子アレイ22が形成される。素子アレイ22は超音波トランスデューサー素子としての圧電素子23の配列で構成される。配列は複数行複数列のマトリックスで形成される。個々の圧電素子23は圧電素子部を備える。圧電素子部は金属膜としての下部電極24、上部電極25及び圧電薄膜としての圧電体膜26で構成される。個々の圧電素子23ごとに下部電極24及び上部電極25の間に圧電体膜26が挟み込まれる。   FIG. 3 is a schematic plan view showing the configuration of the element chip. As shown in FIG. 3, the element chip 17 includes a substrate 21. An element array 22 is formed on the substrate 21. The element array 22 is composed of an array of piezoelectric elements 23 as ultrasonic transducer elements. The array is formed of a matrix having a plurality of rows and a plurality of columns. Each piezoelectric element 23 includes a piezoelectric element portion. The piezoelectric element portion includes a lower electrode 24 as a metal film, an upper electrode 25, and a piezoelectric film 26 as a piezoelectric thin film. A piezoelectric film 26 is sandwiched between the lower electrode 24 and the upper electrode 25 for each piezoelectric element 23.

下部電極24は複数本の第1導電体24aを有する。第1導電体24aは配列の行方向に相互に平行に延びる。1行の圧電素子23ごとに1本の第1導電体24aが割り当てられる。1本の第1導電体24aは配列の行方向に並ぶ圧電素子23の圧電体膜26に共通に配置される。第1導電体24aの両端は一対の引き出し配線27にそれぞれ接続される。引き出し配線27は配列の列方向に相互に平行に延びる。したがって、総ての第1導電体24aは同一長さを有する。こうしてマトリックス全体の圧電素子23に共通に下部電極24は接続される。   The lower electrode 24 has a plurality of first conductors 24a. The first conductors 24a extend parallel to each other in the row direction of the array. One first conductor 24a is assigned to each row of piezoelectric elements 23. One first conductor 24a is disposed in common on the piezoelectric film 26 of the piezoelectric elements 23 arranged in the row direction of the array. Both ends of the first conductor 24a are connected to a pair of lead wires 27, respectively. The lead wires 27 extend parallel to each other in the column direction of the array. Accordingly, all the first conductors 24a have the same length. Thus, the lower electrode 24 is commonly connected to the piezoelectric elements 23 of the entire matrix.

上部電極25は複数本の第2導電体25aを有する。第2導電体25aは配列の列方向に相互に平行に延びる。1列の圧電素子23ごとに1本の第2導電体25aが割り当てられる。1本の第2導電体25aは配列の列方向に並ぶ圧電素子23の圧電体膜26に共通に配置される。列ごとに圧電素子23の通電は切り替えられる。こうした通電の切り替えに応じてラインスキャンやセクタースキャンは実現される。1列の圧電素子23は同時に超音波を出力することから、1列の個数すなわち配列の行数は超音波の出力レベルに応じて決定されることができる。行数は例えば10〜15行程度に設定されればよい。図中では省略されて5行が描かれる。配列の列数はスキャンの範囲の広がりに応じて決定されることができる。列数は例えば128列や256列に設定されればよい。図中では省略されて8列が描かれる。その他、配列では千鳥配置が確立されてもよい。千鳥配置では偶数列の圧電素子23群は奇数列の圧電素子23群に対して行ピッチの2分の1でずらされればよい。奇数列及び偶数列の一方の素子数は他方の素子数に比べて1つ少なくてもよい。さらにまた、下部電極24及び上部電極25の役割は入れ替えられてもよい。すなわち、マトリックス全体の圧電素子23に共通に上部電極が接続される一方で、配列の列ごとに共通に圧電素子23に下部電極が接続されてもよい。   The upper electrode 25 has a plurality of second conductors 25a. The second conductors 25a extend parallel to each other in the column direction of the array. One second conductor 25 a is assigned to each row of piezoelectric elements 23. One second conductor 25a is disposed in common on the piezoelectric film 26 of the piezoelectric elements 23 arranged in the column direction of the array. Energization of the piezoelectric element 23 is switched for each column. Line scan and sector scan are realized according to such switching of energization. Since the piezoelectric elements 23 in one column output ultrasonic waves simultaneously, the number of columns, that is, the number of rows in the array, can be determined according to the output level of the ultrasonic waves. For example, the number of lines may be set to about 10 to 15 lines. In the figure, five lines are drawn without illustration. The number of columns in the array can be determined according to the spread of the scanning range. The number of columns may be set to 128 columns or 256 columns, for example. In the figure, there are omitted and 8 columns are drawn. In addition, a staggered arrangement may be established in the array. In the staggered arrangement, the even-numbered piezoelectric element 23 groups need only be shifted by half the row pitch with respect to the odd-numbered piezoelectric element 23 groups. The number of elements in one of the odd and even columns may be one less than the number of the other element. Furthermore, the roles of the lower electrode 24 and the upper electrode 25 may be interchanged. That is, while the upper electrode is commonly connected to the piezoelectric elements 23 of the entire matrix, the lower electrode may be commonly connected to the piezoelectric elements 23 for each column of the array.

基板21の輪郭は、相互に平行な一対の直線29で仕切られて対向する第1辺21a及び第2辺21bを有する。素子アレイ22の輪郭と基板21の外縁との間に広がる周縁領域31には、第1辺21aと素子アレイ22の輪郭との間に1ラインの第1端子アレイ32aが配置され、第2辺21bと素子アレイ22の輪郭との間に1ラインの第2端子アレイ32bが配置される。第1端子アレイ32aは第1辺21aに平行に1ラインを形成することができる。第2端子アレイ32bは第2辺21bに平行に1ラインを形成することができる。第1端子アレイ32aは一対の下部電極端子33及び複数の上部電極端子34で構成される。同様に、第2端子アレイ32bは一対の下部電極端子35及び複数の上部電極端子36で構成される。1本の引き出し配線27の両端にそれぞれ下部電極端子33、35は接続される。引き出し配線27及び下部電極端子33、35は素子アレイ22を二等分する垂直面で面対称に形成されればよい。1本の第2導電体25aの両端にそれぞれ上部電極端子34、36は接続される。第2導電体25a及び上部電極端子34、36は素子アレイ22を二等分する垂直面で面対称に形成されればよい。ここでは、基板21の輪郭は矩形に形成される。基板21の輪郭は正方形であってもよく台形であってもよい。   The outline of the substrate 21 has a first side 21 a and a second side 21 b that are separated by a pair of parallel straight lines 29 and face each other. In the peripheral region 31 extending between the contour of the element array 22 and the outer edge of the substrate 21, a first line array 32a of one line is disposed between the first side 21a and the contour of the element array 22, and the second side One line of the second terminal array 32 b is arranged between the edge 21 b and the outline of the element array 22. The first terminal array 32a can form one line parallel to the first side 21a. The second terminal array 32b can form one line parallel to the second side 21b. The first terminal array 32 a includes a pair of lower electrode terminals 33 and a plurality of upper electrode terminals 34. Similarly, the second terminal array 32 b includes a pair of lower electrode terminals 35 and a plurality of upper electrode terminals 36. Lower electrode terminals 33 and 35 are connected to both ends of one lead wiring 27, respectively. The lead wiring 27 and the lower electrode terminals 33 and 35 may be formed symmetrically on a vertical plane that bisects the element array 22. Upper electrode terminals 34 and 36 are respectively connected to both ends of one second conductor 25a. The second conductor 25a and the upper electrode terminals 34 and 36 may be formed in plane symmetry on a vertical plane that bisects the element array 22. Here, the outline of the substrate 21 is formed in a rectangular shape. The outline of the substrate 21 may be square or trapezoidal.

基板21には第1フレキシブルプリント基板としての第1フレキ37が連結される。第1フレキ37は第1端子アレイ32aに覆い被さる。第1フレキ37の一端には下部電極端子33及び上部電極端子34に個別に対応して導電線すなわち第1信号線38が形成される。第1信号線38は下部電極端子33及び上部電極端子34に個別に向き合わせられ個別に接合される。同様に、基板21には第2フレキシブルプリント基板としての第2フレキ41が覆い被さる。第2フレキ41は第2端子アレイ32bに覆い被さる。第2フレキ41の一端には下部電極端子35及び上部電極端子36に個別に対応して導電線すなわち第2信号線42が形成される。第2信号線42は下部電極端子35及び上部電極端子36に個別に向き合わせられ個別に接合される。   A first flexible board 37 as a first flexible printed board is connected to the board 21. The first flexible board 37 covers the first terminal array 32a. Conductive lines, that is, first signal lines 38 are formed at one end of the first flex 37 corresponding to the lower electrode terminal 33 and the upper electrode terminal 34, respectively. The first signal lines 38 are individually faced and joined to the lower electrode terminal 33 and the upper electrode terminal 34, respectively. Similarly, the substrate 21 is covered with a second flexible printed circuit 41 as a second flexible printed circuit board. The second flexible board 41 covers the second terminal array 32b. A conductive line, that is, a second signal line 42 is formed at one end of the second flex 41 corresponding to the lower electrode terminal 35 and the upper electrode terminal 36 individually. The second signal lines 42 are individually faced and joined to the lower electrode terminal 35 and the upper electrode terminal 36, respectively.

図4は素子チップの構成を示す模式側断面図である。図4に示すように、個々の圧電素子23は振動膜43を有する。振動膜43の構築にあたって基板21の基体44には個々の圧電素子23ごとに開口45が形成される。開口45は基体44に対してアレイ状に配置される。基体44の表面には可撓膜46が一面に形成される。可撓膜46は、基体44の表面に積層される酸化シリコン層47(SiO2)と、酸化シリコン層47の表面に積層される上面層48とで構成される。上面層48は窒化珪素の膜や酸化ジルコニウム(ZrO2)を用いることができる。本実施形態では例えば、上面層48に窒化珪素を用いている。上面層48がなくても振動膜43に弾性が得られるときには上面層48を省略しても良い。可撓膜46は開口45に接する。こうして開口45の輪郭に対応して可撓膜46の一部が振動膜43として機能する。酸化シリコン層47の膜厚は共振周波数に基づき決定される。 FIG. 4 is a schematic side sectional view showing the configuration of the element chip. As shown in FIG. 4, each piezoelectric element 23 has a vibration film 43. In constructing the vibration film 43, an opening 45 is formed in the base 44 of the substrate 21 for each piezoelectric element 23. The openings 45 are arranged in an array with respect to the base body 44. A flexible film 46 is formed on the entire surface of the substrate 44. The flexible film 46 includes a silicon oxide layer 47 (SiO 2 ) stacked on the surface of the base 44 and an upper surface layer 48 stacked on the surface of the silicon oxide layer 47. For the upper surface layer 48, a silicon nitride film or zirconium oxide (ZrO 2 ) can be used. In the present embodiment, for example, silicon nitride is used for the upper surface layer 48. Even if the upper surface layer 48 is not provided, the upper surface layer 48 may be omitted when elasticity is obtained in the vibration film 43. The flexible film 46 is in contact with the opening 45. Thus, a part of the flexible film 46 functions as the vibrating film 43 corresponding to the outline of the opening 45. The film thickness of the silicon oxide layer 47 is determined based on the resonance frequency.

振動膜43の表面に下部電極24、圧電体膜26及び上部電極25が順番に積層される。下部電極24には例えばチタン(Ti)、イリジウム(Ir)、白金(Pt)及びチタン(Ti)の積層膜やプラチナの膜を用いられることができる。本実施形態では例えば、下部電極24に白金膜が用いられ、下部電極24と上面層48との間に密着膜24bが設置されている。密着膜24bにはチタン膜が用いられている。従って、上面層48の上には密着膜24bと下部電極24との積層膜が設置されている。そして、下部電極24は白金または白金を含む合金であり、密着膜24bは膜厚80Å以下のチタンである。チタンは白金を含む多種の金属と接合性の良い金属である。これにより、下部電極24は可撓膜46との密着性を高めることができる。   On the surface of the vibration film 43, the lower electrode 24, the piezoelectric film 26, and the upper electrode 25 are sequentially stacked. For the lower electrode 24, for example, a laminated film of titanium (Ti), iridium (Ir), platinum (Pt) and titanium (Ti) or a platinum film can be used. In the present embodiment, for example, a platinum film is used for the lower electrode 24, and the adhesion film 24 b is installed between the lower electrode 24 and the upper surface layer 48. A titanium film is used for the adhesion film 24b. Therefore, a laminated film of the adhesion film 24 b and the lower electrode 24 is provided on the upper surface layer 48. The lower electrode 24 is platinum or an alloy containing platinum, and the adhesion film 24b is titanium having a thickness of 80 mm or less. Titanium is a metal with good bonding properties to various metals including platinum. As a result, the lower electrode 24 can improve the adhesion with the flexible film 46.

圧電体膜26は例えばジルコン酸チタン酸鉛(PZT)で形成されることができる。上部電極25は例えばイリジウム(Ir)や白金(Pt)、チタン、金またはこれらが複合した膜が用いることができる。本実施形態では例えば、上部電極25にチタンと金との積層膜が用いられている。下部電極24及び上部電極25にはその他の導電材が利用されてもよく、圧電体膜26にはその他の圧電材料が用いられてもよい。ここでは、上部電極25の下で圧電体膜26は完全に下部電極24を覆う。圧電体膜26の働きで上部電極25と下部電極24との間で短絡は回避されることができる。   The piezoelectric film 26 can be formed of, for example, lead zirconate titanate (PZT). As the upper electrode 25, for example, iridium (Ir), platinum (Pt), titanium, gold, or a film in which these are combined can be used. In the present embodiment, for example, a laminated film of titanium and gold is used for the upper electrode 25. Other conductive materials may be used for the lower electrode 24 and the upper electrode 25, and other piezoelectric materials may be used for the piezoelectric film 26. Here, the piezoelectric film 26 completely covers the lower electrode 24 under the upper electrode 25. A short circuit between the upper electrode 25 and the lower electrode 24 can be avoided by the action of the piezoelectric film 26.

基板21の表面には保護膜49が積層される。保護膜49は例えば全面にわたって基板21の表面に覆い被さる。その結果、素子アレイ22や第1端子アレイ32a及び第2端子アレイ32b、第1フレキ37及び第2フレキ41は保護膜49で覆われる。保護膜49には例えばシリコーン樹脂膜が用いられることができる。保護膜49は、素子アレイ22の構造や、第1端子アレイ32a及び第1フレキ37の接合、第2端子アレイ32b及び第2フレキ41の接合を保護する。   A protective film 49 is laminated on the surface of the substrate 21. For example, the protective film 49 covers the entire surface of the substrate 21 over the entire surface. As a result, the element array 22, the first terminal array 32 a and the second terminal array 32 b, the first flex 37 and the second flex 41 are covered with the protective film 49. For example, a silicone resin film can be used as the protective film 49. The protective film 49 protects the structure of the element array 22, the junction between the first terminal array 32 a and the first flexible 37, and the junction between the second terminal array 32 b and the second flexible 41.

隣接する開口45同士の間には仕切り壁51が区画される。開口45同士は仕切り壁51で仕切られる。仕切り壁51の壁厚みtは開口45の空間同士の間隔に相当する。仕切り壁51は相互に平行に広がる平面内に2つの壁面を規定する。壁厚みtは壁面同士の距離に相当する。すなわち、壁厚みtは壁面に直交して壁面同士の間に挟まれる垂線の長さで規定されることができる。仕切り壁51の壁高さHは開口45の深さに相当する。開口45の深さは基体44の厚みに相当する。したがって、仕切り壁51の壁高さHは基体44の厚み方向に規定される壁面の長さで規定されることができる。基体44は均一な厚みを有することから、仕切り壁51は全長にわたって一定の壁高さHを有することができる。仕切り壁51の壁厚みtが縮小されれば、振動膜43の配置密度は高められ、素子チップ17の小型化に寄与することができる。壁厚みtに比べて仕切り壁51の壁高さHが大きければ、素子チップ17の曲げ剛性は高められることができる。こうして開口45同士の間隔は開口45の深さよりも小さく設定される。   A partition wall 51 is defined between the adjacent openings 45. The openings 45 are partitioned by a partition wall 51. The wall thickness t of the partition wall 51 corresponds to the space between the openings 45. The partition wall 51 defines two wall surfaces in a plane extending parallel to each other. The wall thickness t corresponds to the distance between the wall surfaces. That is, the wall thickness t can be defined by the length of a perpendicular line sandwiched between the wall surfaces perpendicular to the wall surfaces. The wall height H of the partition wall 51 corresponds to the depth of the opening 45. The depth of the opening 45 corresponds to the thickness of the base body 44. Therefore, the wall height H of the partition wall 51 can be defined by the length of the wall surface defined in the thickness direction of the base body 44. Since the base body 44 has a uniform thickness, the partition wall 51 can have a constant wall height H over its entire length. If the wall thickness t of the partition wall 51 is reduced, the arrangement density of the vibration film 43 is increased, which can contribute to the miniaturization of the element chip 17. If the wall height H of the partition wall 51 is larger than the wall thickness t, the bending rigidity of the element chip 17 can be increased. Thus, the interval between the openings 45 is set smaller than the depth of the openings 45.

基体44の裏面には補強板52(補強部材)が固定される。補強板52の表面に基体44の裏面が重ねられる。補強板52は素子チップ17の裏面で開口45を閉じる。補強板52はリジッドな基材を備えることができる。補強板52は例えばシリコン基板から形成されることができる。基体44の板厚は例えば100μm程度に設定され、補強板52の板厚は例えば100〜150μm程度に設定される。ここでは、仕切り壁51は補強板52に結合される。補強板52は個々の仕切り壁51に少なくとも1カ所の接合域で接合される。接合には接着剤を用いてもよい。   A reinforcing plate 52 (reinforcing member) is fixed to the back surface of the base 44. The back surface of the base 44 is overlaid on the surface of the reinforcing plate 52. The reinforcing plate 52 closes the opening 45 on the back surface of the element chip 17. The reinforcing plate 52 can include a rigid base material. The reinforcing plate 52 can be formed from, for example, a silicon substrate. The thickness of the base 44 is set to about 100 μm, for example, and the thickness of the reinforcing plate 52 is set to about 100 to 150 μm, for example. Here, the partition wall 51 is coupled to the reinforcing plate 52. The reinforcing plate 52 is joined to each partition wall 51 at at least one joining region. An adhesive may be used for bonding.

補強板52の表面には直線状の溝53(直線状溝部)が形成される。溝53は補強板52の表面を複数の平面54に分割する。複数の平面54は1つの仮想平面HP内で広がる。その仮想平面HP内で基体44の裏面は広がる。仕切り壁51は平面54に接合される。溝53は仮想平面HPから窪む。溝53の断面形状は四角形であってもよく三角形であってもよく半円形その他の形状であってもよい。   A straight groove 53 (straight groove portion) is formed on the surface of the reinforcing plate 52. The groove 53 divides the surface of the reinforcing plate 52 into a plurality of flat surfaces 54. The plurality of planes 54 extend within one virtual plane HP. The back surface of the base body 44 spreads within the virtual plane HP. The partition wall 51 is joined to the flat surface 54. The groove 53 is recessed from the virtual plane HP. The cross-sectional shape of the groove 53 may be a square, a triangle, a semicircular shape, or other shapes.

図5は補強板を示す模式平面図である。図5に示すように、開口45は第1方向D1に列を形成する。開口45の輪郭形状の図心45bは第1方向D1の1直線56上で等ピッチに配置される。開口45の輪郭45aは1つの形状の複写で象られることから、同一形状の開口45が一定のピッチで繰り返し配置される。開口45の輪郭45aは例えば四角形に規定される。具体的には矩形に形成される。矩形の長辺は第1方向D1に合わせ込まれる。こうして開口45は矩形の輪郭45aを有することから、仕切り壁51は全長にわたって一定の壁厚みtを有することができる。このとき、仕切り壁51の接合域は長辺の中央位置を含む領域であればよい。特に、仕切り壁51の接合域は長辺の全長を含む領域であればよい。仕切り壁51は長辺の全長にわたって開口45同士の間の全面で補強板52に面接合されることができる。さらに、仕切り壁51の接合域は四角形の各辺に少なくとも1カ所ずつ配置されることができる。仕切り壁51の接合域は四角形を途切れなく囲むことができる。仕切り壁51は四角形の全周にわたって開口45同士の間の全面で補強板52に面接合されることができる。   FIG. 5 is a schematic plan view showing a reinforcing plate. As shown in FIG. 5, the openings 45 form a row in the first direction D1. Concentric centroids 45b of the openings 45 are arranged at equal pitch on one straight line 56 in the first direction D1. Since the outline 45a of the opening 45 is formed by copying one shape, the openings 45 having the same shape are repeatedly arranged at a constant pitch. An outline 45a of the opening 45 is defined as a quadrangle, for example. Specifically, it is formed in a rectangular shape. The long side of the rectangle is aligned with the first direction D1. Thus, since the opening 45 has a rectangular outline 45a, the partition wall 51 can have a constant wall thickness t over its entire length. At this time, the junction area of the partition wall 51 may be an area including the center position of the long side. In particular, the joining area of the partition wall 51 may be an area including the entire length of the long side. The partition wall 51 can be surface-bonded to the reinforcing plate 52 over the entire length between the openings 45 over the entire length of the long side. Furthermore, at least one junction region of the partition wall 51 can be arranged on each side of the quadrangle. The junction area of the partition wall 51 can surround the quadrangle without interruption. The partition wall 51 can be surface-bonded to the reinforcing plate 52 on the entire surface between the openings 45 over the entire circumference of the quadrilateral.

溝53は一定の間隔Lで相互に平行に第1方向D1に並べられる。溝53は第1方向D1に交差する第2方向D2に延びる。溝53の両端は補強板52の端面57a及び端面57bで開口する。1本の溝53は1列(ここでは1行)の開口45の輪郭45aを順番に横切る。個々の開口45には少なくとも1本の溝53が接続される。ここでは、第2方向D2は第1方向D1に直交する。したがって、溝53は矩形の短辺方向に開口45の輪郭45aを横切る。   The grooves 53 are arranged in the first direction D1 parallel to each other at a constant interval L. The groove 53 extends in a second direction D2 that intersects the first direction D1. Both ends of the groove 53 are opened at the end face 57a and the end face 57b of the reinforcing plate 52. One groove 53 crosses the outline 45a of the opening 45 in one column (here, one row) in order. At least one groove 53 is connected to each opening 45. Here, the second direction D2 is orthogonal to the first direction D1. Therefore, the groove 53 crosses the outline 45a of the opening 45 in the short side direction of the rectangle.

図6は補強板を示す要部模式拡大図である。図6に示すように、平面54同士の間で溝53は基体44と補強板52との間に通路58a及び通路58bを形成する。こうして溝53内の空間は開口45の内部空間に連通する。通路58a及び通路58bは開口45の内部空間と基板21の外部空間との間で通気を確保する。基板21の表面に直交する方向すなわち基板21の厚み方向から見た平面視で、1本の溝53は1列(ここでは1行)の開口45の輪郭45aを順番に横切ることから、次々に開口45同士は通路58aで接続される。溝53の両端は補強板52の端面57a及び端面57bで開口する。こうして列端の開口45から基板21の輪郭の外側に通路58bは開放される。   FIG. 6 is a schematic enlarged view of an essential part showing a reinforcing plate. As shown in FIG. 6, the groove 53 forms a passage 58 a and a passage 58 b between the base body 44 and the reinforcing plate 52 between the flat surfaces 54. Thus, the space in the groove 53 communicates with the internal space of the opening 45. The passage 58 a and the passage 58 b ensure ventilation between the internal space of the opening 45 and the external space of the substrate 21. Since one groove 53 crosses the outline 45a of the openings 45 in one column (here, one row) in order in a direction perpendicular to the surface of the substrate 21, that is, in the thickness direction of the substrate 21, one after another. The openings 45 are connected by a passage 58a. Both ends of the groove 53 are opened at the end face 57a and the end face 57b of the reinforcing plate 52. Thus, the passage 58b is opened from the opening 45 at the row end to the outside of the outline of the substrate 21.

溝53の間隔Lは開口45の開口幅Sよりも小さく設定される。開口幅Sは、溝53の並び方向すなわち第1方向D1に開口45を横切る線分のうち最大の長さのもので規定される。言い換えると、開口幅Sは、開口45の輪郭45aに外接する平行線59同士の間隔に相当する。開口45ごとに開口45の輪郭45aに外接する平行線59は特定される。平行線59は第2方向D2に延びる。仮に開口45ごとに開口幅Sが相互に相違する場合には、開口幅Sの最小値よりも小さい間隔Lで溝53は並べられればよい。ここでは、溝53の間隔Lは、開口45の開口幅Sの3分の1以上であって2分の1よりも小さく設定される。   The interval L between the grooves 53 is set smaller than the opening width S of the opening 45. The opening width S is defined by the maximum length of the line segments that cross the opening 45 in the direction in which the grooves 53 are arranged, that is, in the first direction D1. In other words, the opening width S corresponds to the interval between the parallel lines 59 circumscribing the outline 45 a of the opening 45. For each opening 45, a parallel line 59 circumscribing the outline 45a of the opening 45 is specified. The parallel line 59 extends in the second direction D2. If the opening widths S of the openings 45 are different from each other, the grooves 53 may be arranged at intervals L smaller than the minimum value of the opening width S. Here, the interval L between the grooves 53 is set to be one third or more of the opening width S of the opening 45 and smaller than one half.

(2)超音波診断装置の回路構成
図7は装置端末及び超音波プローブの回路図である。図7に示されるように、超音波プローブ13には素子チップ17と接続する集積回路チップ55が設置されている。集積回路チップ55はマルチプレクサー61及び送受信回路62を備える。マルチプレクサー61は素子チップ17側のポート群61aと送受信回路62側のポート群61bとを備える。素子チップ17側のポート群61aには第1配線60経由で第1信号線38及び第2信号線42が接続される。こうしてポート群61aは素子アレイ22に繋がる。ここでは、送受信回路62側のポート群61bには集積回路チップ55内の規定数の信号線63が接続される。規定数はスキャンにあたって同時に出力される圧電素子23の列数に相当する。マルチプレクサー61はケーブル14側のポートと素子チップ17側のポートとの間で相互接続を管理する。
(2) Circuit Configuration of Ultrasonic Diagnostic Device FIG. 7 is a circuit diagram of the device terminal and the ultrasonic probe. As shown in FIG. 7, the ultrasonic probe 13 is provided with an integrated circuit chip 55 connected to the element chip 17. The integrated circuit chip 55 includes a multiplexer 61 and a transmission / reception circuit 62. The multiplexer 61 includes a port group 61a on the element chip 17 side and a port group 61b on the transmission / reception circuit 62 side. The first signal line 38 and the second signal line 42 are connected to the port group 61 a on the element chip 17 side via the first wiring 60. In this way, the port group 61a is connected to the element array 22. Here, a prescribed number of signal lines 63 in the integrated circuit chip 55 are connected to the port group 61b on the transmission / reception circuit 62 side. The specified number corresponds to the number of columns of the piezoelectric elements 23 that are simultaneously output during scanning. The multiplexer 61 manages the interconnection between the port on the cable 14 side and the port on the element chip 17 side.

送受信回路62は規定数の切り替えスイッチ64を備える。個々の切り替えスイッチ64はそれぞれ信号線63に接続される。送受信回路62は個々の切り替えスイッチ64ごとに送信経路65及び受信経路66を備える。切り替えスイッチ64には送信経路65と受信経路66とが並列に接続される。切り替えスイッチ64はマルチプレクサー61に選択的に送信経路65または受信経路66を接続する。送信経路65にはパルサー67が組み込まれる。パルサー67は振動膜43の共振周波数に応じた周波数でパルス信号を出力する。受信経路66にはアンプ68、ローパスフィルター69(LPF)及びアナログデジタル変換器71(ADC)が組み込まれる。個々の圧電素子23の検出信号は増幅されてデジタル信号に変換される。   The transmission / reception circuit 62 includes a specified number of changeover switches 64. Each changeover switch 64 is connected to a signal line 63. The transmission / reception circuit 62 includes a transmission path 65 and a reception path 66 for each changeover switch 64. A transmission path 65 and a reception path 66 are connected in parallel to the changeover switch 64. The changeover switch 64 selectively connects the transmission path 65 or the reception path 66 to the multiplexer 61. A pulsar 67 is incorporated in the transmission path 65. The pulsar 67 outputs a pulse signal at a frequency corresponding to the resonance frequency of the vibration film 43. An amplifier 68, a low-pass filter 69 (LPF), and an analog-digital converter 71 (ADC) are incorporated in the reception path 66. The detection signals of the individual piezoelectric elements 23 are amplified and converted into digital signals.

送受信回路62は駆動/受信回路72を備える。送信経路65及び受信経路66は駆動/受信回路72に接続される。駆動/受信回路72はスキャンの形態に応じて同時にパルサー67を制御する。駆動/受信回路72はスキャンの形態に応じて検出信号のデジタル信号を受信する。駆動/受信回路72は制御線73によりマルチプレクサー61に接続される。マルチプレクサー61は駆動/受信回路72から供給される制御信号に基づき相互接続の管理を実施する。   The transmission / reception circuit 62 includes a drive / reception circuit 72. The transmission path 65 and the reception path 66 are connected to the drive / reception circuit 72. The driving / receiving circuit 72 controls the pulsar 67 simultaneously according to the scanning mode. The driving / receiving circuit 72 receives a digital signal of the detection signal in accordance with the scanning mode. The driving / receiving circuit 72 is connected to the multiplexer 61 by a control line 73. The multiplexer 61 manages the interconnection based on the control signal supplied from the driving / receiving circuit 72.

装置端末12には処理回路74が組み込まれる。処理回路74は例えば中央演算処理装置(CPU)やメモリーを備えることができる。超音波診断装置11の全体動作は処理回路74の処理に従って制御される。ユーザーから入力される指示に応じて処理回路74は駆動/受信回路72を制御する。処理回路74は圧電素子23の検出信号に応じて画像を生成する。画像は描画データで特定される。   A processing circuit 74 is incorporated in the device terminal 12. The processing circuit 74 can include, for example, a central processing unit (CPU) and a memory. The overall operation of the ultrasonic diagnostic apparatus 11 is controlled according to the processing of the processing circuit 74. The processing circuit 74 controls the driving / receiving circuit 72 in accordance with an instruction input from the user. The processing circuit 74 generates an image according to the detection signal of the piezoelectric element 23. An image is specified by drawing data.

装置端末12には描画回路75が組み込まれる。描画回路75は処理回路74に接続される。描画回路75にはディスプレイパネル15が接続される。描画回路75は処理回路74で生成された描画データに応じて駆動信号を生成する。駆動信号はディスプレイパネル15に送り込まれる。その結果、ディスプレイパネル15に画像が映し出される。   A drawing circuit 75 is incorporated in the device terminal 12. The drawing circuit 75 is connected to the processing circuit 74. The display panel 15 is connected to the drawing circuit 75. The drawing circuit 75 generates a drive signal according to the drawing data generated by the processing circuit 74. The drive signal is sent to the display panel 15. As a result, an image is displayed on the display panel 15.

(3)超音波診断装置の動作
次に超音波診断装置11の動作を簡単に説明する。処理回路74は駆動/受信回路72に超音波の送信及び受信を指示する。駆動/受信回路72はマルチプレクサー61に制御信号を供給するとともに個々のパルサー67に駆動信号を供給する。パルサー67は駆動信号の供給に応じてパルス信号を出力する。マルチプレクサー61は制御信号の指示に従ってポート群61bのポートにポート群61aのポートを接続する。ポートの選択に応じて下部電極端子33、下部電極端子35、上部電極端子34及び上部電極端子36を通じて列ごとにパルス信号が圧電素子23に供給される。パルス信号の供給に応じて振動膜43は振動する。その結果、対象物(例えば人体の内部)に向けて所望の超音波が発せられる。
(3) Operation of Ultrasonic Diagnostic Device Next, the operation of the ultrasonic diagnostic device 11 will be briefly described. The processing circuit 74 instructs the driving / receiving circuit 72 to transmit and receive ultrasonic waves. The driving / receiving circuit 72 supplies a control signal to the multiplexer 61 and also supplies a driving signal to each pulsar 67. The pulsar 67 outputs a pulse signal in response to the supply of the drive signal. The multiplexer 61 connects the port of the port group 61a to the port of the port group 61b according to the instruction of the control signal. A pulse signal is supplied to the piezoelectric element 23 for each column through the lower electrode terminal 33, the lower electrode terminal 35, the upper electrode terminal 34, and the upper electrode terminal 36 according to the selection of the port. The vibration film 43 vibrates in response to the supply of the pulse signal. As a result, desired ultrasonic waves are emitted toward an object (for example, the inside of a human body).

超音波の送信後、切り替えスイッチ64が切り替えられる。マルチプレクサー61はポートの接続関係を維持する。切り替えスイッチ64は送信経路65及び信号線63の接続に代えて受信経路66及び信号線63の接続を確立する。超音波の反射波は振動膜43を振動させる。その結果、圧電素子23から検出信号が出力される。検出信号はデジタル信号に変換されて駆動/受信回路72に送り込まれる。   After transmission of the ultrasonic wave, the changeover switch 64 is switched. The multiplexer 61 maintains the port connection relationship. The changeover switch 64 establishes a connection between the reception path 66 and the signal line 63 instead of the connection between the transmission path 65 and the signal line 63. The ultrasonic reflected wave vibrates the vibration film 43. As a result, a detection signal is output from the piezoelectric element 23. The detection signal is converted into a digital signal and sent to the driving / receiving circuit 72.

超音波の送信及び受信は繰り返される。繰り返しにあたってマルチプレクサー61はポートの接続関係を変更する。その結果、ラインスキャンやセクタースキャンが実現される。スキャンが完了すると、処理回路74は検出信号のデジタル信号に基づき画像を形成する。形成された画像はディスプレイパネル15の画面に表示される。   Transmission and reception of ultrasonic waves are repeated. In the repetition, the multiplexer 61 changes the connection relation of the ports. As a result, line scan and sector scan are realized. When the scan is completed, the processing circuit 74 forms an image based on the digital signal of the detection signal. The formed image is displayed on the screen of the display panel 15.

(4)超音波トランスデューサー素子チップの製造方法
図8は超音波トランスデューサー素子チップの製造方法を説明するための模式図である。図8(a)に示すように、面方位(110)の単結晶珪素により基体44を1200℃で熱酸化し、基体44の両面に酸化シリコン層47を厚み5000Å形成する。そして、基体44の片面に上面層48を形成する。上面層48は、例えば窒化珪素をPECVD法(プラズマ化学気相成長法)により厚み1μmに形成し、窒素雰囲気中800℃で熱処理を行い形成する。更に、基体44の両面にフォトレジストを形成し、上面層48を設けた側と反対側の表面に開口部を設け、酸化シリコン層47を弗酸と弗化アンモニウムの水溶液でパターニングし、開口部77を形成する。この時開口部77の奥行き方向、すなわち紙面に垂直な方向を<1−1 2>または<−1 1 2>方向としておく。
(4) Manufacturing Method of Ultrasonic Transducer Element Chip FIG. 8 is a schematic diagram for explaining a manufacturing method of the ultrasonic transducer element chip. As shown in FIG. 8A, the base 44 is thermally oxidized at 1200 ° C. with single crystal silicon having a plane orientation (110), and a silicon oxide layer 47 having a thickness of 5000 mm is formed on both sides of the base 44. Then, the upper surface layer 48 is formed on one surface of the base body 44. The upper surface layer 48 is formed, for example, by forming silicon nitride with a thickness of 1 μm by PECVD (plasma chemical vapor deposition) and performing heat treatment at 800 ° C. in a nitrogen atmosphere. Further, a photoresist is formed on both surfaces of the substrate 44, an opening is provided on the surface opposite to the side on which the upper surface layer 48 is provided, and the silicon oxide layer 47 is patterned with an aqueous solution of hydrofluoric acid and ammonium fluoride. 77 is formed. At this time, the depth direction of the opening 77, that is, the direction perpendicular to the paper surface is set as the <1-1 2> or <-1 1 2> direction.

図8(b)に示すように、上面層48上に密着膜24b及び下部電極24を形成する。スパッタリング法でチタンを厚み50Å、白金を厚み2000Åと、この順に形成し、そのパターニングを王水の水溶液で行う。次に、圧電体膜26としてPZTを厚み3μmにスパッタリング形成し、塩酸の水溶液でパターニングする。次に、圧電体膜26を形成する。ニオブを混入した変性PZTに酸化鉛を過剰に加えた焼結体ターゲットを用いて、アルゴン雰囲気中基板加熱なしで高周波スパッタリングを行いPZTの膜を形成した。次に、PZTの膜をパターニング後、酸素雰囲気中700℃にて加熱処理を行って圧電体膜26を形成する。続いて、上部電極25をスパッタリング法でチタンを厚み50Å、金を厚み2000Åと、この順に形成し、ヨウ素とヨウ化カリウムの水溶液でパターニングする。   As shown in FIG. 8B, the adhesion film 24 b and the lower electrode 24 are formed on the upper surface layer 48. Sputtering is used to form titanium with a thickness of 50 mm and platinum with a thickness of 2000 mm in this order, and patterning is performed with an aqueous solution of aqua regia. Next, PZT is sputtered to a thickness of 3 μm as the piezoelectric film 26 and patterned with an aqueous hydrochloric acid solution. Next, the piezoelectric film 26 is formed. Using a sintered compact target in which lead oxide was added excessively to modified PZT mixed with niobium, high-frequency sputtering was performed without heating the substrate in an argon atmosphere to form a PZT film. Next, after patterning the PZT film, a heat treatment is performed at 700 ° C. in an oxygen atmosphere to form the piezoelectric film 26. Subsequently, the upper electrode 25 is formed by sputtering in a thickness of 50 mm of titanium and 2000 mm of gold in this order, and patterned with an aqueous solution of iodine and potassium iodide.

その後、保護膜49を感光性ポリイミドで厚み2μmに形成し、図示しない電極取り出し部の保護膜を現像により取り除き、400℃で熱処理を行う。次に、保護膜49を形成した圧電素子側の面を治具により保護する。続いて、基体44を水酸化カリウム水溶液に浸せきし、酸化シリコン層47の開口部77から単結晶珪素基板である基体44の一部を除去して異方性エッチングを行う。   Thereafter, the protective film 49 is formed with photosensitive polyimide to a thickness of 2 μm, the protective film in the electrode lead-out portion (not shown) is removed by development, and heat treatment is performed at 400 ° C. Next, the surface on the piezoelectric element side on which the protective film 49 is formed is protected with a jig. Subsequently, the base 44 is immersed in an aqueous potassium hydroxide solution, and a part of the base 44 which is a single crystal silicon substrate is removed from the opening 77 of the silicon oxide layer 47, and anisotropic etching is performed.

その結果、図8(c)に示すように開口45が形成される。この時単結晶珪素基板である基体44の面方位が(110)である。紙面に垂直な方向が開口45の奥行き方向とする。開口45の奥行き方向が<1−1 2>または<−1 1 2>方向であるから、開口45の奥行き方向の辺を形成する側壁の面を(111)面とすることができる。水酸化カリウム水溶液を用いた場合、単結晶珪素の(110)面と(111)面のエッチングレートの比は300:1程度である。従って、300μmの深さの溝をサイドエッチング1μm程度に抑えて形成することができ、開口45が形成される。   As a result, an opening 45 is formed as shown in FIG. At this time, the plane orientation of the substrate 44 which is a single crystal silicon substrate is (110). The direction perpendicular to the paper surface is the depth direction of the opening 45. Since the depth direction of the opening 45 is the <1-1 2> or <-1 1 2> direction, the surface of the side wall forming the side in the depth direction of the opening 45 can be the (111) plane. When the potassium hydroxide aqueous solution is used, the ratio of the etching rate between the (110) plane and the (111) plane of single crystal silicon is about 300: 1. Therefore, a groove having a depth of 300 μm can be formed while suppressing side etching to about 1 μm, and the opening 45 is formed.

尚、保護膜49を付けない状態で開口45を形成した後、再び酸素雰囲気中700℃にて熱処理を行うようにし、更に保護膜を形成するようにしてもよい。これは、圧電体膜26(PZT膜)に対して2度の熱処理を行うことにより、圧電特性をさらに向上させることができるためである。この効果の詳細な理由は明確ではないが、圧電膜を構成するPZTの焼結が進んでその結晶粒径が大きくなり、その結果圧電ひずみ定数が上昇するものと推定される。   In addition, after forming the opening 45 in a state where the protective film 49 is not attached, heat treatment may be performed again at 700 ° C. in an oxygen atmosphere, and a protective film may be further formed. This is because the piezoelectric characteristics can be further improved by performing heat treatment twice on the piezoelectric film 26 (PZT film). Although the detailed reason for this effect is not clear, it is presumed that the sintering of PZT constituting the piezoelectric film proceeds and its crystal grain size increases, and as a result, the piezoelectric strain constant increases.

図9(a)は、保護治具の構成を示す模式分解図であり、図9(b)は、保護治具の構成を示す模式側断面図である。保護治具78は基体44を異方性エッチングする時に圧電素子23側の面を保護するための治具である。   FIG. 9A is a schematic exploded view showing the configuration of the protective jig, and FIG. 9B is a schematic side sectional view showing the configuration of the protective jig. The protective jig 78 is a jig for protecting the surface on the piezoelectric element 23 side when the base 44 is anisotropically etched.

図9に示すように、保護治具78は片側に開口部を有し、その内壁面にネジ山が切られた有底円筒状の固定枠79に、Oリング80、基体44、Oリング80の順にはめ込み、その外壁面にネジ山が切られた固定リング81を固定枠79の内壁にねじ込み、固定する構成となっている。この時、基体44のエッチングを行う側の面を固定枠79の開口部側にしておく。図9(b)に示される状態で水酸化カリウム水溶液等のエッチング液に浸せきされる。この時、固定リング81、Oリング80、及び基体44のエッチングを行う面とで封じられるため、エッチング液は基体44の圧電素子側へ回り込まないようにすることができる。治具の素材としては、例えばポリプロピレンを用いることができる。   As shown in FIG. 9, the protective jig 78 has an opening on one side, a bottomed cylindrical fixing frame 79 whose inner wall surface is threaded, and an O-ring 80, a base 44, and an O-ring 80. And a fixing ring 81 having a thread cut on the outer wall surface thereof is screwed into the inner wall of the fixing frame 79 to be fixed. At this time, the surface of the base 44 on which etching is performed is set to the opening side of the fixed frame 79. In the state shown in FIG. 9B, the substrate is immersed in an etching solution such as an aqueous potassium hydroxide solution. At this time, since the sealing ring 81, the O-ring 80, and the surface of the substrate 44 to be etched are sealed, the etching solution can be prevented from entering the piezoelectric element side of the substrate 44. As a material for the jig, for example, polypropylene can be used.

圧電素子を形成した後、この側の面を保護する手段を設けて、反対側の面から開口45を形成する製造方法としたことにより、薄い振動板及びPZTを用いても歩溜まり良く素子チップ17が形成可能となる。本実施例においては、圧電素子側の面を保護する手段は治具によるものであるが、その手段はこれに限定されることなく、フォトレジストを厚く塗布する等、他の手段を用いても良い。   After forming the piezoelectric element, by providing means for protecting the surface on this side and forming the opening 45 from the opposite surface, the element chip has a good yield even when using a thin diaphragm and PZT. 17 can be formed. In this embodiment, the means for protecting the surface on the piezoelectric element side is a jig, but the means is not limited to this, and other means such as a thick coating of photoresist may be used. good.

(実施例1)
次に、開口・電極の寸法、圧電膜の厚み・寸法、振動板の厚み等の関係について述べる。
本発明者らはまず、開口45、下部電極24、PZTによる圧電体膜26、上部電極25の平面的な位置関係を設定した。
(Example 1)
Next, the relationship between the dimensions of the opening / electrode, the thickness / size of the piezoelectric film, the thickness of the diaphragm, etc. will be described.
The inventors first set the planar positional relationship between the opening 45, the lower electrode 24, the piezoelectric film 26 formed by PZT, and the upper electrode 25.

まず、下部電極24と圧電体膜26、上部電極25に関して、前記製造工程に従って上電極形成工程まで行い評価してみた。   First, the lower electrode 24, the piezoelectric film 26, and the upper electrode 25 were evaluated by performing the upper electrode forming process according to the manufacturing process.

下部電極24より上部電極25が大きい場合と、その逆で上部電極25より下部電極24が大きい場合とを比べてみると、前者は上下電極間のリーク電流が2桁程度後者に比べて多くなることがわかった。これは、下電極端部におけるPZT膜のリーク電流が大きいことによるものと考えられる。   When comparing the case where the upper electrode 25 is larger than the lower electrode 24 and the case where the lower electrode 24 is larger than the upper electrode 25, the former has a leakage current between the upper and lower electrodes of about two orders of magnitude higher than the latter. I understood it. This is considered to be due to the large leakage current of the PZT film at the lower electrode end.

更に、上部電極25より下部電極24が大きい場合において、圧電体膜26が下部電極24より大きい場合と、圧電体膜26が下部電極24より小さい場合においては、前者は圧電体膜26端部が下地の振動膜43からめくれ上がってしまったのに対し、後者は膜剥がれ等なく形成できた。これは、圧電体膜26と振動膜43の密着性が不十分であるためと考えられた。従って、以上の結果から、上部電極25≦圧電体膜26<下部電極24の大小関係とする。   Further, when the lower electrode 24 is larger than the upper electrode 25, the piezoelectric film 26 is larger than the lower electrode 24 and the piezoelectric film 26 is smaller than the lower electrode 24. While the film was turned up from the underlying vibration film 43, the latter could be formed without film peeling. This is considered to be because the adhesion between the piezoelectric film 26 and the vibration film 43 is insufficient. Therefore, from the above results, the magnitude relationship of upper electrode 25 ≦ piezoelectric film 26 <lower electrode 24 is established.

すなわち、第1方向D1における上部電極25の長さをLu、圧電体膜26の長さをLp、下部電極24の長さをL1とした場合、Lu≦Lp<L1、という大小関係にする。第2方向D2における上部電極25の長さをWu、圧電体膜26の長さをWp、下部電極24の長さをW1とした場合、Wu≦Wp<W1という大小関係にする。これにより、製造プロセス上の問題がなく、かつリーク電流が抑えられた圧電素子23を構成することができた。   That is, when the length of the upper electrode 25 in the first direction D1 is Lu, the length of the piezoelectric film 26 is Lp, and the length of the lower electrode 24 is L1, the magnitude relationship is Lu ≦ Lp <L1. When the length of the upper electrode 25 in the second direction D2 is Wu, the length of the piezoelectric film 26 is Wp, and the length of the lower electrode 24 is W1, the magnitude relationship is Wu ≦ Wp <W1. As a result, it was possible to configure the piezoelectric element 23 having no problem in the manufacturing process and suppressing the leakage current.

次に、前記Lu≦Lp<L1という条件のもとで、第1方向D1の開口45の長さLとの関係について、開口45の中央部における振動膜43の変形量を調べることにより最適化実験を行った。尚、振動膜43、下部電極24、圧電体膜26、上部電極25の材料、厚みは前述のものとした。そして、第1方向D1の辺の中央に圧電素子23の中央を配置し、左右対称となるようにした。また下部電極24と上部電極25との間の印加電圧は30Vとした。L=100μm固定とし、Lu、Lp、L1をそれぞれ変えたときの結果を以下の表1に示す。   Next, under the condition of Lu ≦ Lp <L1, the relationship with the length L of the opening 45 in the first direction D1 is optimized by examining the deformation amount of the vibration film 43 at the center of the opening 45. The experiment was conducted. The materials and thicknesses of the vibration film 43, the lower electrode 24, the piezoelectric film 26, and the upper electrode 25 are the same as those described above. The center of the piezoelectric element 23 is arranged at the center of the side in the first direction D1 so as to be symmetrical. The applied voltage between the lower electrode 24 and the upper electrode 25 was 30V. The results when L = 100 μm is fixed and Lu, Lp, and L1 are changed are shown in Table 1 below.

Figure 2016015434
Figure 2016015434

以上の表1に示されるように、配列方向における、開口45と圧電体膜26や下部電極24の大小関係は、振動膜43の変形量にはあまり影響を与えない。しかし、開口45と上部電極25の大小関係は、振動膜43の変形量に影響を与える。   As shown in Table 1 above, the size relationship between the opening 45 and the piezoelectric film 26 and the lower electrode 24 in the arrangement direction does not significantly affect the deformation amount of the vibration film 43. However, the magnitude relationship between the opening 45 and the upper electrode 25 affects the amount of deformation of the vibration film 43.

表1の上段に示すように、開口45の長さLより上部電極25の長さLuが大きいとき、振動膜43の変形量は小さい。表1の2〜4段に示すように、開口45の長さLより上部電極25の長さLuが小さいとき、振動膜43の変形量が大きくなる。この結果により、圧電素子23の変形部分が開口45の内部に収まるようにすれば、効率的に振動膜43を変形させることができるものと考えられる。そのような状態にする平面的な位置関係は、第1方向D1において、開口45の長さL>上部電極25の長さLuである。   As shown in the upper part of Table 1, when the length Lu of the upper electrode 25 is larger than the length L of the opening 45, the deformation amount of the vibration film 43 is small. As shown in the second to fourth stages of Table 1, when the length Lu of the upper electrode 25 is smaller than the length L of the opening 45, the deformation amount of the vibration film 43 is increased. From this result, it is considered that the vibration film 43 can be efficiently deformed if the deformed portion of the piezoelectric element 23 is accommodated in the opening 45. The planar positional relationship in such a state is that the length L of the opening 45> the length Lu of the upper electrode 25 in the first direction D1.

(実施例2)
振動膜43の材料についての知見を得るため、図8(c)の構造において、振動膜43の材料を変え、開口45の中央部における振動膜43の変形量を調べた。下部電極24は全くパターニングを行なわず、基体44全面に存在する構成とした。条件としては、第1方向D1の開口45の長さL=100μm、圧電体膜26の長さをLp=94μm、上部電極25の長さをLu=88μm、第2方向D2の開口45の長さをW=15mm、圧電体膜26の厚みをtp=3μm、振動膜43の厚みtv=1μmで上下電極間の印加電圧は30Vとした。
(Example 2)
In order to obtain knowledge about the material of the vibration film 43, in the structure of FIG. 8C, the material of the vibration film 43 was changed, and the deformation amount of the vibration film 43 at the center of the opening 45 was examined. The lower electrode 24 was not patterned at all, and was present on the entire surface of the substrate 44. As the conditions, the length L of the opening 45 in the first direction D1 is 100 μm, the length of the piezoelectric film 26 is Lp = 94 μm, the length of the upper electrode 25 is Lu = 88 μm, and the length of the opening 45 in the second direction D2 The thickness was W = 15 mm, the thickness of the piezoelectric film 26 was tp = 3 μm, the thickness tv = 1 μm of the vibration film 43, and the applied voltage between the upper and lower electrodes was 30V.

振動膜43の材料としては、上述の実施例1で使用した窒素珪素に加え、熱酸化法により形成した酸化珪素、ホウ素を1021cm-3熱拡散させた珪素、スパッタリング法により形成した酸化ジルコニウム、及び酸化アルミニウムの5種類を用いた。結果を以下の表2に示す。 As a material of the vibration film 43, in addition to silicon silicon used in the above-described first embodiment, silicon oxide formed by a thermal oxidation method, silicon obtained by thermally diffusing boron by 10 21 cm −3 , and zirconium oxide formed by a sputtering method And five types of aluminum oxide were used. The results are shown in Table 2 below.

Figure 2016015434
Figure 2016015434

以下の結果により、振動膜43のヤング率が大きいほど振動膜43の変形量は大きくなる。これは、振動膜43のヤング率が小さいと、振動膜43が横方向に変形する時、同時に横方向に大きく伸びてしまい、縦方向への変形がそれほど大きくならないことを示しているものである。効率的に振動膜43を変形させ、超音波は発信させるためには、ヤング率の大きな振動膜43を用いることが必要である。   From the following results, the deformation amount of the vibration film 43 increases as the Young's modulus of the vibration film 43 increases. This indicates that when the vibration film 43 has a small Young's modulus, when the vibration film 43 is deformed in the horizontal direction, the vibration film 43 is greatly expanded in the horizontal direction and the deformation in the vertical direction is not so large. . In order to efficiently deform the vibration film 43 and transmit ultrasonic waves, it is necessary to use the vibration film 43 having a large Young's modulus.

以上の結果によれば、振動板材料として、ヤング率の大きい酸化ジルコニウム、窒素珪素、酸化アルミニウムが望ましいことがわかる。この他に、窒化チタン、窒化アルミニウム、窒化ホウ素、窒化タンタル、窒化タングステン、窒化ジルコニウム、炭化珪素、炭化チタン、炭化タングステン、炭化タンタルは、ヤング率が2×1011N/m2以上であり、望ましい振動膜43の材料といえる。 The above results indicate that zirconium oxide, nitrogen silicon, and aluminum oxide having a large Young's modulus are desirable as the diaphragm material. In addition, titanium nitride, aluminum nitride, boron nitride, tantalum nitride, tungsten nitride, zirconium nitride, silicon carbide, titanium carbide, tungsten carbide, and tantalum carbide have Young's modulus of 2 × 10 11 N / m 2 or more, It can be said that this is a desirable material for the vibration film 43.

更に、前記材料を主成分として他の成分が添加されていても良いし、前記材料を2種類以上含んだ材料でもよい。例えば、炭化タングステンが主成分で、炭化チタン、炭化タルタル、コバルトを微量添加した超硬合金や、炭化チタンや炭化窒化チタンを主成分とし、不純物を微量添加してサーメットを振動膜43に用いて良い。   Furthermore, other components may be added with the material as a main component, or a material containing two or more types of the material may be used. For example, a cemented carbide containing tungsten carbide as a main component and adding a small amount of titanium carbide, tartar, and cobalt, or using titanium carbide or titanium carbonitride as a main component, adding a small amount of impurities, and using cermet for the vibration film 43. good.

(実施例3)
図10は、振動板を積層構造とした素子チップの構成を示す模式側断面図である。図10に示すように、基体44上に酸化シリコン層47、窒化珪素層82、酸化珪素層83が積層されている。窒化珪素層82はヤング率が1×1011N/m2以上、望ましくは2×1011N/m2以上の材料層であり、前記実施例1と同様の窒化珪素の層である。酸化珪素層83は、窒化珪素層82を形成したPECVD装置において、窒化珪素層82を形成した後に連続形成した。これ以外の要素は実施例1と同様である。酸化シリコン層47、窒化珪素層82及び酸化珪素層83により振動膜84が構成されている。
(Example 3)
FIG. 10 is a schematic side cross-sectional view showing a configuration of an element chip having a diaphragm having a laminated structure. As shown in FIG. 10, a silicon oxide layer 47, a silicon nitride layer 82, and a silicon oxide layer 83 are stacked on the base 44. The silicon nitride layer 82 is a material layer having a Young's modulus of 1 × 10 11 N / m 2 or more, preferably 2 × 10 11 N / m 2 or more, and is a silicon nitride layer similar to that of the first embodiment. The silicon oxide layer 83 was continuously formed after the silicon nitride layer 82 was formed in the PECVD apparatus in which the silicon nitride layer 82 was formed. Other elements are the same as those in the first embodiment. The vibration film 84 is constituted by the silicon oxide layer 47, the silicon nitride layer 82, and the silicon oxide layer 83.

酸化珪素層83を設けることにより、下部電極24と振動膜84との密着性が強化された。また、製造プロセス中の熱処理時に起こる圧電体膜26に加わる応力を緩和することができるので、製造歩留まりを向上することが可能である。窒化珪素層82を1μm、酸化珪素層83を1000Åとしたときの振動膜84の振動特性は、実施例1と変わらず、酸化珪素層83を設けることによる振動膜84の振動特性の低下はなかった。   By providing the silicon oxide layer 83, the adhesion between the lower electrode 24 and the vibration film 84 was enhanced. In addition, since the stress applied to the piezoelectric film 26 that occurs during the heat treatment during the manufacturing process can be relaxed, the manufacturing yield can be improved. The vibration characteristics of the vibration film 84 when the silicon nitride layer 82 is 1 μm and the silicon oxide layer 83 is 1000 mm are the same as in the first embodiment, and the vibration characteristics of the vibration film 84 are not deteriorated by providing the silicon oxide layer 83. It was.

本実施例は、圧電体膜26形成時またはそれ以降の処理温度を710℃以下として適用するのが望ましい。これは、圧電体膜26中の鉛が下部電極24を通って振動膜84の酸化珪素層83へ拡散することによるものである。通常、酸化珪素はこの温度領域では固体状態であるが、鉛が拡散された酸化珪素は714℃以上で液体となってしまい、これが外部に噴出して素子チップ17を破壊してしまうためである。   In the present embodiment, it is desirable to apply the processing temperature at or after the formation of the piezoelectric film 26 at 710 ° C. or lower. This is because lead in the piezoelectric film 26 diffuses into the silicon oxide layer 83 of the vibration film 84 through the lower electrode 24. Usually, silicon oxide is in a solid state in this temperature range, but silicon oxide in which lead is diffused becomes liquid at 714 ° C. or more, and this is ejected to the outside to destroy the element chip 17. .

(実施例4)
図11は、振動板を積層構造とした素子チップの構成を示す模式側断面図である。本実施例が実施例3と異なる点は酸化珪素層83と下部電極24の間に酸化アルミニウム層85が挿入されている点である。
Example 4
FIG. 11 is a schematic cross-sectional side view showing a configuration of an element chip having a diaphragm having a laminated structure. This embodiment is different from the third embodiment in that an aluminum oxide layer 85 is inserted between the silicon oxide layer 83 and the lower electrode 24.

図11に示すように、窒化珪素層82、酸化珪素層83の上に、酸化アルミニウム層85をスパッタリング法により厚み1000Åで形成し、その上部から下部電極24を形成する。それ以外は実施例3と同様である。酸化シリコン層47、窒化珪素層82、酸化珪素層83及び酸化アルミニウム層85により振動膜86が構成されている。   As shown in FIG. 11, an aluminum oxide layer 85 is formed with a thickness of 1000 mm on the silicon nitride layer 82 and the silicon oxide layer 83 by a sputtering method, and the lower electrode 24 is formed from the upper part thereof. Other than that is the same as Example 3. The vibration film 86 is constituted by the silicon oxide layer 47, the silicon nitride layer 82, the silicon oxide layer 83, and the aluminum oxide layer 85.

酸化アルミニウム層85を形成することにより、上記実施例3中において述べたPZT中の鉛の振動板への拡散が抑えられる。このことにより、710℃以上の高温熱処理を行なっても、酸化珪素層83の外部噴出による素子チップ17の破壊を防止することができ、素子チップ17の製造歩留まりを向上させることができる。更には、710℃以上の高温かつ効率的な熱処理が可能となるため、圧電体膜26の圧電特性を一層向上させることが可能となり、圧電素子23の振動特性の向上を図ることができる。   By forming the aluminum oxide layer 85, diffusion of lead in the PZT described in the third embodiment to the diaphragm is suppressed. As a result, even if a high temperature heat treatment at 710 ° C. or higher is performed, the element chip 17 can be prevented from being destroyed by the external ejection of the silicon oxide layer 83, and the manufacturing yield of the element chip 17 can be improved. Furthermore, since heat treatment can be performed efficiently at a high temperature of 710 ° C. or higher, the piezoelectric characteristics of the piezoelectric film 26 can be further improved, and the vibration characteristics of the piezoelectric element 23 can be improved.

酸化アルミニウム層85を設けたことによる効果は他の材料を用いても得られることが判明した。実験の結果、上記酸化アルミニウム以外では、酸化ジルコニウム、酸化錫、酸化亜鉛、酸化チタンを用いてもその効果は同様に確認された。また、これらを主成分とし添加物を加えた材料や、これらの材料を2種類以上含むものを主成分とする材料も同様に適用可能である。さらに、この効果は、表面に酸化珪素層を設けた振動膜の構成のみならず、ホウ素を混入した単結晶珪素振動膜においても確認された。   It has been found that the effect obtained by providing the aluminum oxide layer 85 can be obtained even when other materials are used. As a result of the experiment, effects other than the above-described aluminum oxide were confirmed in the same manner even when zirconium oxide, tin oxide, zinc oxide, and titanium oxide were used. Further, materials having these as the main components and added with additives, and materials having as a main component those containing two or more of these materials are also applicable. Furthermore, this effect was confirmed not only in the structure of the vibration film provided with the silicon oxide layer on the surface but also in the single crystal silicon vibration film mixed with boron.

(実施例5)
本発明者らは、下部電極24の構成を決定するため、以下の実験を行なった。
(Example 5)
The present inventors conducted the following experiment in order to determine the configuration of the lower electrode 24.

酸化珪素層を設けた単結晶珪素基板上に、下部電極24としてチタンと白金をスパッタリング法でこの順に連続形成した。白金の厚みは2000Å、チタンの厚みは50Åから1000Åまで変化させた。尚、チタンは電極材料の白金と振動板材料の酸化珪素層との密着性を高めるために必要なものである。   On the single crystal silicon substrate provided with the silicon oxide layer, titanium and platinum were successively formed as the lower electrode 24 in this order by the sputtering method. The thickness of platinum was changed to 2000 mm, and the thickness of titanium was changed from 50 mm to 1000 mm. Titanium is necessary for improving the adhesion between platinum as an electrode material and a silicon oxide layer as a diaphragm material.

その上から、実施例1中に示す方法でPZTを膜厚1μmに形成し、酸素雰囲気中で600℃の熱処理を4時間行い、更に上部電極としてアルミニウムを3mm角の大きさにマスク蒸着して形成した。   Then, PZT is formed to a thickness of 1 μm by the method shown in Example 1, heat treatment is performed at 600 ° C. for 4 hours in an oxygen atmosphere, and aluminum is mask-deposited to a size of 3 mm square as an upper electrode. Formed.

このサンプルにおいて、上下電極間に電圧を印加し、圧電体膜26の耐電圧特性を評価した。ここで、圧電体膜26の耐電圧の定義としては、リーク電流が100nA流れたときの印加電圧とした。その結果を表3に示す。   In this sample, a voltage was applied between the upper and lower electrodes, and the withstand voltage characteristics of the piezoelectric film 26 were evaluated. Here, the definition of the withstand voltage of the piezoelectric film 26 is an applied voltage when a leak current flows 100 nA. The results are shown in Table 3.

Figure 2016015434
Figure 2016015434

以上の結果により、チタン膜厚と圧電体膜26の耐電圧には相関関係があり、チタン膜厚が薄くなれば耐電圧が増すことがわかる。また、発明者らの観測によれば、白金表面に微妙な突起が生じていて、この突起の密度がチタン膜厚を厚くすると共に大きくなっていた。例えば、チタン50Åにおいては20000個/mm2程度であったものが、チタン200Åにおいては210000個/mm2程度となっていることが観測された。このことから、熱処理によって形成される白金表面の微小な突起が、圧電体膜26の耐電圧を低下させているものと考えられる。 The above results show that there is a correlation between the titanium film thickness and the withstand voltage of the piezoelectric film 26, and the withstand voltage increases as the titanium film thickness decreases. In addition, according to observations by the inventors, fine protrusions are formed on the platinum surface, and the density of the protrusions is increased as the titanium film thickness is increased. For example, it was observed that what was about 20000 pieces / mm 2 in 50% titanium was about 210,000 pieces / mm 2 in 200% titanium. From this, it is considered that the minute protrusions on the platinum surface formed by the heat treatment lower the withstand voltage of the piezoelectric film 26.

チタン膜厚を100Åから80Åに下げることにより、PZT膜の耐電圧は18Vから30Vへと大きく向上した。圧電体膜26の耐電圧が向上すれば、印加電圧を高くすることができるようになり、圧電素子23における、振動特性を向上させることが可能となる。また、圧電体膜26を薄くした状態においても振動膜43の振動が可能となり、製造上の生産性も向上させることが可能となる。   By reducing the titanium film thickness from 100 to 80 mm, the withstand voltage of the PZT film was greatly improved from 18V to 30V. If the withstand voltage of the piezoelectric film 26 is improved, the applied voltage can be increased, and the vibration characteristics in the piezoelectric element 23 can be improved. In addition, the vibration film 43 can be vibrated even when the piezoelectric film 26 is thinned, and the productivity in manufacturing can be improved.

この耐電圧値としては、10V以下では実用には耐えられず、20V程度でもまだ不十分であるが、20Vを大きく超えれば実用領域とみなすことができる。上記の実験結果によると、チタン膜厚が80Å以下になるとPZT膜の耐電圧が格段に向上しているのがわかる。従って、チタン膜厚を80Å以下とすることが望ましく、本発明者らは、上述した実施例においてもチタン膜厚を50Åとしている。   As this withstand voltage value, if it is 10 V or less, it cannot be practically used, and even about 20 V is still insufficient, but if it greatly exceeds 20 V, it can be regarded as a practical region. According to the above experimental results, it can be seen that the withstand voltage of the PZT film is remarkably improved when the titanium film thickness is 80 mm or less. Therefore, it is desirable that the titanium film thickness is 80 mm or less, and the present inventors set the titanium film thickness to 50 mm in the above-described embodiments.

以上の本実施例においては、厚み80Å以下のチタン上に設ける下部電極24の材料を白金としているが、これは、白金を含む合金としてよい。本発明者らは酸化珪素層を設けた単結晶珪素基板にチタンを50Å、更に白金70at%−イリジウム30at%の合金をスパッタリング法で連続形成し、酸素雰囲気中で600℃の熱処理を4時間行なってみた、熱処理後のこの合金表面を800倍で顕微鏡観察してみたところ、前記表面の微小突起は全く観察されなかった。前記実施例と同様にPZT膜を形成し耐電圧の測定したところ、70Vという結果が得られ、更に特性の向上がみられた。   In the above embodiment, platinum is used as the material for the lower electrode 24 provided on titanium having a thickness of 80 mm or less. However, this may be an alloy containing platinum. The inventors continuously formed an alloy of 50% titanium and 70at% platinum-30at% platinum on a single crystal silicon substrate provided with a silicon oxide layer by a sputtering method, and performed a heat treatment at 600 ° C. for 4 hours in an oxygen atmosphere. When the surface of the alloy after the heat treatment was observed with a microscope at a magnification of 800, no microprojections on the surface were observed. When a withstand voltage was measured by forming a PZT film in the same manner as in the above example, a result of 70 V was obtained, and further improvement in characteristics was observed.

また、振動膜43の材料としても酸化珪素層を設けた単結晶珪素に限られたわけでなく、上述した実施例で挙げられた材料であれば適用可能である。   Further, the material of the vibration film 43 is not limited to single crystal silicon provided with a silicon oxide layer, and any material can be used as long as it is the material mentioned in the above-described embodiment.

(発明の効果)
以上説明したように、素子チップ17では、密着膜として膜厚80Å以下のチタンが用いられている。これにより、下部電極24は振動膜43との密着性を高めることができ、圧電体膜26の耐電圧を向上させることができる。従って、素子チップ17は超音波を発信する超音波プローブ13に好適に用いられる。
(Effect of the invention)
As described above, in the element chip 17, titanium having a thickness of 80 mm or less is used as the adhesion film. Thereby, the lower electrode 24 can improve the adhesiveness with the vibration film 43, and the withstand voltage of the piezoelectric film 26 can be improved. Therefore, the element chip 17 is suitably used for the ultrasonic probe 13 that transmits ultrasonic waves.

(第2の実施形態)
次に、圧電素子の一実施形態について図12を用いて説明する。本実施形態が第1の実施形態と異なるところは、下部電極24と圧電体膜26との間にチタンの層を設置した点にある。尚、第1の実施形態と同じ点については説明を省略する。以下、製造工程に従って圧電素子を詳細に説明する。
(Second Embodiment)
Next, an embodiment of a piezoelectric element will be described with reference to FIG. This embodiment is different from the first embodiment in that a titanium layer is provided between the lower electrode 24 and the piezoelectric film 26. Note that description of the same points as in the first embodiment is omitted. Hereinafter, the piezoelectric element will be described in detail according to the manufacturing process.

図12は、超音波トランスデューサー素子チップの製造方法を説明するための模式図である。尚、この模式図において、紙面に垂直な方向が開口の奥行き方向となる。   FIG. 12 is a schematic diagram for explaining a method of manufacturing the ultrasonic transducer element chip. In this schematic diagram, the direction perpendicular to the paper surface is the depth direction of the opening.

図12(a)に示すように、面方位が(110)の単結晶珪素による基体44を1200℃で熱酸化し、基体44の両面に酸化シリコン層47を厚み5000Å形成する。そして、基体44の片面からホウ素を1000℃で酸化シリコン層47の下部に位置する基体44に拡散させる。これにより、単結晶珪素である基体44にホウ素が拡散した振動膜89が形成される。振動膜89の厚みは1μm、ホウ素の濃度は1020cm-3(ホウ素の原子数を1cm3当たり1020個)とした。更に、基体44の両面にフォトレジストを形成し、振動膜89を設けた側と反対側のフォトレジストをパターニングしてマスクを成形する。そして、酸化シリコン層47を弗酸と弗化アンモニウムの水溶液でパターニングし、開口部77を形成する。次に、フォトレジストを剥離する。開口部77の奥行き方向、すなわち紙面に垂直な方向を、<1 −1 2>、または、<−1 1 2>方向としておく。続いて、基体44の振動膜89側に酸素を含有したタンタル層93、下部電極90、酸素を含有したチタン層94、圧電体膜91をこの順に積層する。振動膜89側の酸化シリコン層47上に金属タンタルを600Å積層してタンタル層93とする。次に、下部電極90として密着層にチタンを50Å、さらに白金を2000Å積層する。続いて、50Åの厚みのチタン層94をスパッタリング法で形成する。 As shown in FIG. 12A, a base 44 made of single crystal silicon having a plane orientation of (110) is thermally oxidized at 1200 ° C. to form a silicon oxide layer 47 having a thickness of 5000 mm on both sides of the base 44. Then, boron is diffused from one side of the substrate 44 at 1000 ° C. to the substrate 44 located below the silicon oxide layer 47. As a result, a vibrating film 89 in which boron is diffused is formed in the base 44 made of single crystal silicon. The thickness of the vibration film 89 was 1 μm, and the concentration of boron was 10 20 cm −3 (the number of boron atoms was 10 20 per cm 3 ). Further, a photoresist is formed on both surfaces of the substrate 44, and a mask is formed by patterning the photoresist on the side opposite to the side on which the vibration film 89 is provided. Then, the silicon oxide layer 47 is patterned with an aqueous solution of hydrofluoric acid and ammonium fluoride to form an opening 77. Next, the photoresist is peeled off. The depth direction of the opening 77, that is, the direction perpendicular to the paper surface is set as the <1 -1 2> or <-1 1 2> direction. Subsequently, the tantalum layer 93 containing oxygen, the lower electrode 90, the titanium layer 94 containing oxygen, and the piezoelectric film 91 are laminated in this order on the vibration film 89 side of the base 44. 600 tantalum metal tantalum is laminated on the silicon oxide layer 47 on the vibration film 89 side to form a tantalum layer 93. Next, as the lower electrode 90, 50% titanium and 2000% platinum are laminated on the adhesion layer. Subsequently, a titanium layer 94 having a thickness of 50 mm is formed by a sputtering method.

図12(b)に示すように、次に、下部電極90及びチタン層94をフォトリソ法及びエッチング法を用いて所定の形状にパターニングする。更に圧電体膜91を厚み3μmに、組成Pb0.95Sr0.05Zr0.28Ti0.35Mg0.123Nb0.2473(90mol%)+PbO(10mol%)で示される焼結体ターゲットを用いて、アルゴン雰囲気中基板加熱なしで高周波スパッタリング成膜を行う。次に、酸素雰囲気中650℃1時間+900℃1時間アニールを行う。以上の工程により、酸素を含有したタンタル層93、下部電極90、酸素を含有したチタン層94、圧電体膜91を形成した。実際、酸素雰囲気中650℃1時間+900℃1時間のアニールを行った後、下部電極90の上部に圧電体膜91が存在しない部分をX線回折法で分析したところ、二酸化チタンの結晶からの回折線が観測され、二酸化チタンを含有するチタン層94が存在することが確認された。 Next, as shown in FIG. 12B, the lower electrode 90 and the titanium layer 94 are patterned into a predetermined shape using a photolithography method and an etching method. Further, the piezoelectric film 91 is heated to a substrate in an argon atmosphere using a sintered body target having a thickness of 3 μm and a composition Pb 0.95 Sr 0.05 Zr 0.28 Ti 0.35 Mg 0.123 Nb 0.247 O 3 (90 mol%) + PbO (10 mol%). High frequency sputtering film formation is performed without. Next, annealing is performed in an oxygen atmosphere at 650 ° C. for 1 hour + 900 ° C. for 1 hour. Through the above steps, the tantalum layer 93 containing oxygen, the lower electrode 90, the titanium layer 94 containing oxygen, and the piezoelectric film 91 were formed. Actually, after annealing at 650 ° C. for 1 hour + 900 ° C. for 1 hour in an oxygen atmosphere, the portion where the piezoelectric film 91 does not exist on the lower electrode 90 was analyzed by X-ray diffraction. Diffraction lines were observed, confirming the presence of a titanium layer 94 containing titanium dioxide.

そして、圧電体膜91をホウ弗酸水溶液、下部電極90を王水水溶液でパターニングする。次に、圧電体膜91上に上部電極92を設置する。スパッタリング法でチタンを厚み50Å、金を厚み2000Åと、この順に形成し、ヨウ素とヨウ化カリウムの水溶液でパターニングする。続いて、保護膜49を感光性ポリイミドで厚み2μmに形成し、図示しない電極取り出し部の保護膜を現像により取り除き、400℃で熱処理を行う。   The piezoelectric film 91 is patterned with a borofluoric acid aqueous solution, and the lower electrode 90 is patterned with an aqua regia aqueous solution. Next, the upper electrode 92 is installed on the piezoelectric film 91. A titanium film having a thickness of 50 mm and a gold film having a thickness of 2000 mm are formed in this order by sputtering and patterned with an aqueous solution of iodine and potassium iodide. Subsequently, the protective film 49 is formed with a photosensitive polyimide to a thickness of 2 μm, the protective film in the electrode lead-out portion (not shown) is removed by development, and heat treatment is performed at 400 ° C.

図12(c)に示すように、保護膜49を形成した圧電素子側の面を治具により保護し、水酸化カリウム水溶液に浸せきする。酸化シリコン層47の開口部77から単結晶珪素の基体44の異方性エッチングを行い、開口45を形成する。この時単結晶珪素の基体44の面方位が(110)であり、更に開口部77の奥行き方向が、<1 −1 2>、または、<−1 1 2>方向であるから、開口45の奥行き方向の辺を形成する側壁の面を(111)面とすることができる。水酸化カリウム水溶液を用いた場合、単結晶珪素の(110)面と(111)面のエッチングレートの比は300:1程度となり、300μmの深さの溝をサイドエッチング1μm程度に抑えて形成することができ、開口45が形成される。以上の工程により圧電素子95が形成される。   As shown in FIG. 12C, the surface on the piezoelectric element side on which the protective film 49 is formed is protected with a jig and immersed in an aqueous potassium hydroxide solution. An opening 45 is formed by anisotropically etching the single crystal silicon substrate 44 from the opening 77 of the silicon oxide layer 47. At this time, the plane orientation of the single crystal silicon substrate 44 is (110), and the depth direction of the opening 77 is the <1 -1 2> or <-1 1 2> direction. The side wall surface forming the side in the depth direction can be a (111) plane. When the potassium hydroxide aqueous solution is used, the ratio of the etching rate between the (110) plane and the (111) plane of single crystal silicon is about 300: 1, and the groove having a depth of 300 μm is formed with the side etching being suppressed to about 1 μm. And an opening 45 is formed. The piezoelectric element 95 is formed by the above process.

上記実施例の素子チップにおいて、下部電極90上にスパッタリング成膜する金属チタンの厚みを変えてみた。上記製造工程において、酸素雰囲気中650℃1時間+900℃1時間のアニールまでを行い、目視、金属顕微鏡、走査電子顕微鏡(SEM)により、観察を行った。その結果を表4に示す。   In the element chip of the above example, the thickness of the metal titanium formed on the lower electrode 90 by sputtering was changed. In the manufacturing process, annealing was performed in an oxygen atmosphere at 650 ° C. for 1 hour + 900 ° C. for 1 hour, and observation was performed visually, with a metal microscope, and with a scanning electron microscope (SEM). The results are shown in Table 4.

Figure 2016015434
Figure 2016015434

以上の結果により、下部電極90上に二酸化チタンを含有するチタン層94を形成することにより、圧電体膜91と下部電極90間の密着性が向上し、剥離現象がなくなったことがわかる。また、金属チタンの厚みが200Åの場合、PZT下部に空洞が生じているが、これは、アニール時に圧電体膜91中の酸化鉛と酸素を含有するチタン層94が反応して液化することに起因するものと考えられる。従って、二酸化チタンを含有するチタン層94の厚みはあまり厚くない方が望ましい。金属チタンを酸素雰囲気中650℃1時間+900℃1時間のアニールを行った場合、その膜厚はアニール前の倍程度となることが本発明者のSEM観察により確認されているため、二酸化チタンを含有するチタン層94の厚みとしては200Å以下であることが望ましい。   From the above results, it can be seen that by forming the titanium layer 94 containing titanium dioxide on the lower electrode 90, the adhesion between the piezoelectric film 91 and the lower electrode 90 is improved and the peeling phenomenon is eliminated. Further, when the thickness of the metal titanium is 200 mm, a cavity is formed in the lower part of the PZT. This is because the titanium layer 94 containing lead oxide and oxygen in the piezoelectric film 91 reacts and liquefies during annealing. It is thought to be caused. Therefore, it is desirable that the thickness of the titanium layer 94 containing titanium dioxide is not so thick. When titanium metal is annealed in an oxygen atmosphere at 650 ° C. for 1 hour + 900 ° C. for 1 hour, it has been confirmed by SEM observation by the present inventors that the film thickness is about twice that before annealing. The thickness of the titanium layer 94 contained is desirably 200 mm or less.

この、酸素を含有するチタン層94は、酸素を含有するチタン合金、例えば、チタン−タンタル合金、チタン−ニッケル合金、チタン−白金合金等であっても良い。   The oxygen-containing titanium layer 94 may be a titanium alloy containing oxygen, such as a titanium-tantalum alloy, a titanium-nickel alloy, a titanium-platinum alloy, or the like.

また、圧電素子95の構成要素や材料も上記実施例中のものに限定されるものではない。例えば、圧電体膜91の厚みをさらに大きくすることも可能であるし、またその材料も特定組成のPZTに限定されることなく、組成比や、添加物の種類を変えても良いし、それらの多層構造でも良いし、またPZTに限らず鉛を含有する材料、例えばチタン酸鉛を用いて良い。またその製法もゾルゲル法等、他の方法を用いて良い。下部電極90も密着層にクロム、ニッケル、タングステン等を用いて良いし、白金層を白金−ロジウム合金や白金−イリジウム合金、白金−チタン合金等を用いて良い。また、酸素を含有するタンタル層93を化学気相成長(CVD)法や、酸化物ターゲットを用いたスパッタリング法でいきなり形成しても良い。さらにその層中に低価数の酸化物、例えば2酸化タンタル層等を含んでいても良い。   In addition, the constituent elements and materials of the piezoelectric element 95 are not limited to those in the above embodiment. For example, it is possible to further increase the thickness of the piezoelectric film 91, and the material is not limited to PZT having a specific composition, and the composition ratio and the type of additive may be changed. A multilayer structure may be used, and not only PZT but also a lead-containing material such as lead titanate may be used. Further, other methods such as a sol-gel method may be used as the production method. The lower electrode 90 may also use chromium, nickel, tungsten or the like for the adhesion layer, and the platinum layer may use a platinum-rhodium alloy, a platinum-iridium alloy, a platinum-titanium alloy, or the like. Further, the tantalum layer 93 containing oxygen may be formed suddenly by a chemical vapor deposition (CVD) method or a sputtering method using an oxide target. Further, the layer may contain a low-valent oxide such as a tantalum dioxide layer.

また、圧電歪み定数d31は、下部電極90上に二酸化チタンを含有するチタン層94がない場合の圧電体膜91が150pC/Nであったのに対し、下部電極90上に二酸化チタンを含有するチタン層94を設けた場合の圧電体膜91は170pC/Nと大きくなり、後者を用いた場合の振動膜89の振動特性も向上した。尚、圧電体膜91は、酸素雰囲気中650℃1時間+900℃1時間アニール後における上記組成によるPZTによるものである。従って、二酸化チタンを含有するチタン層94を設けることにより、圧電歪み定数d31が大きくなり、振動膜89の振動特性も向上するという、当初考えてもみなかった効果まで出現した。   The piezoelectric strain constant d31 is 150 pC / N for the piezoelectric film 91 when the titanium layer 94 containing titanium dioxide is not present on the lower electrode 90, whereas the piezoelectric strain constant d31 contains titanium dioxide on the lower electrode 90. When the titanium layer 94 is provided, the piezoelectric film 91 is as large as 170 pC / N, and the vibration characteristics of the vibration film 89 when the latter is used are also improved. The piezoelectric film 91 is made of PZT having the above composition after annealing at 650 ° C. for 1 hour + 900 ° C. for 1 hour in an oxygen atmosphere. Therefore, by providing the titanium layer 94 containing titanium dioxide, the piezoelectric strain constant d31 is increased, and the vibration characteristics of the vibration film 89 are improved.

(変形例1)
次に、圧電素子の一変形例について図13を用いて説明する。本変形例が第2の実施形態と異なるところは、振動膜89に酸化ジルコニウムを用いた点にある。尚、第2の実施形態と同じ点については説明を省略する。以下、製造工程に従って圧電素子を詳細に説明する。
(Modification 1)
Next, a modification of the piezoelectric element will be described with reference to FIG. This modification is different from the second embodiment in that zirconium oxide is used for the vibration film 89. Note that the description of the same points as in the second embodiment will be omitted. Hereinafter, the piezoelectric element will be described in detail according to the manufacturing process.

図13は、超音波トランスデューサー素子チップの製造方法を説明するための模式図である。図13(a)に示すように、面方位(110)の単結晶珪素による基体44の両面に酸化シリコン層47を形成する。その後、片面の酸化シリコン層47のパターニングを行い、開口45を形成するための開口部77を形成する。この工程と同時に、開口部77と反対側の面の酸化シリコン層47を除去する。   FIG. 13 is a schematic diagram for explaining a method of manufacturing the ultrasonic transducer element chip. As shown in FIG. 13A, silicon oxide layers 47 are formed on both surfaces of a base 44 made of single crystal silicon having a plane orientation (110). Thereafter, the silicon oxide layer 47 on one side is patterned to form an opening 77 for forming the opening 45. Simultaneously with this step, the silicon oxide layer 47 on the surface opposite to the opening 77 is removed.

図13(b)に示すように、酸化シリコン層47を除去した面の全面に金属ジルコニウムの膜を形成し、熱酸化する。これにより酸化ジルコニウムによる振動膜96が形成される。酸化ジルコニウムによる振動膜96は前記の珪素による振動膜89に比べ、ヤング率が大きい。従って、圧電体膜91に同じ電圧を印加したときの開口45上の振動膜96の変形量や発生圧力は、酸化ジルコニウムを用いた場合の方が振動膜89より大きい。従って振動膜96の振動特性も良い。   As shown in FIG. 13B, a metal zirconium film is formed on the entire surface from which the silicon oxide layer 47 has been removed, and is thermally oxidized. Thereby, the vibration film 96 made of zirconium oxide is formed. The vibration film 96 made of zirconium oxide has a larger Young's modulus than the vibration film 89 made of silicon. Therefore, when the same voltage is applied to the piezoelectric film 91, the deformation amount and generated pressure of the vibration film 96 on the opening 45 are larger than those of the vibration film 89 when zirconium oxide is used. Therefore, the vibration characteristics of the vibration film 96 are also good.

振動膜96の材料としては、通常の酸化ジルコニウム(ジルコニア)のみならず、イットリウム等が添加された安定化ジルコニア、さらにはアルミナ、窒化アルミニウム、窒化ジルコニウム等を用いて良く、また、それらの積層構造で振動膜96を形成しても良い。   As a material of the vibration film 96, not only normal zirconium oxide (zirconia) but also stabilized zirconia to which yttrium or the like is added, alumina, aluminum nitride, zirconium nitride, or the like may be used, and a laminated structure thereof. Alternatively, the vibration film 96 may be formed.

図13(c)に示すように、振動膜96上に、下部電極90、チタン層94、圧電体膜91、上部電極92及び保護膜49を設置して圧電素子97が形成される。   As shown in FIG. 13C, the lower electrode 90, the titanium layer 94, the piezoelectric film 91, the upper electrode 92, and the protective film 49 are provided on the vibration film 96 to form the piezoelectric element 97.

(発明の効果)
以上説明したように、本発明による素子チップは、下部電極90の上部に二酸化チタンを含有したチタンまたはチタンを含有する合金層であるチタン層94を設けた。望ましくはチタン層94の厚みを200Å以下とすることにより、下部電極90と圧電体膜91との密着性を改善することができた。
(Effect of the invention)
As described above, in the element chip according to the present invention, the titanium layer 94 that is titanium containing titanium dioxide or an alloy layer containing titanium is provided on the lower electrode 90. Desirably, the adhesiveness between the lower electrode 90 and the piezoelectric film 91 could be improved by setting the thickness of the titanium layer 94 to 200 mm or less.

(第3の実施形態)
次に、素子チップの一実施形態について図14〜図45を用いて説明する。本実施形態が第1の実施形態と異なるところは、圧電素子23の圧電体膜26には歪が生じる圧電体能動部と歪が生じない圧電体非能動部とが存在する点にある。尚、第1の実施形態と同じ点については説明を省略する。以下、製造工程に従って圧電素子を詳細に説明する。
(Third embodiment)
Next, an embodiment of an element chip will be described with reference to FIGS. The present embodiment is different from the first embodiment in that the piezoelectric film 26 of the piezoelectric element 23 includes a piezoelectric active portion where distortion occurs and a piezoelectric inactive portion where distortion does not occur. Note that description of the same points as in the first embodiment is omitted. Hereinafter, the piezoelectric element will be described in detail according to the manufacturing process.

図14は素子チップの構造を示す模式平面図である。図14に示すように、素子チップ100は四角形の基体101を備えている。基体101の外周の一辺は第1方向D1に延在し、別の一辺は第2方向D2に延在する。基体101上には第2方向D2に延在する下部電極102及び配線用下電極膜103が設置されている。そして、下部電極102と配線用下電極膜103とを跨いで圧電素子104が設置されている。下部電極102に沿って第2方向D2に7個の圧電素子104が配列して設置されている。そして、圧電素子104の配列は第1方向D1に3列設置されている。従って、素子チップ100には21個の圧電素子104が設置されている。尚、1つの素子チップ100に設置される圧電素子104の個数は特に限定されない。   FIG. 14 is a schematic plan view showing the structure of the element chip. As shown in FIG. 14, the element chip 100 includes a rectangular base 101. One side of the outer periphery of the base 101 extends in the first direction D1, and the other side extends in the second direction D2. On the base 101, a lower electrode 102 and a lower electrode film 103 for wiring extending in the second direction D2 are provided. And the piezoelectric element 104 is installed across the lower electrode 102 and the lower electrode film 103 for wiring. Seven piezoelectric elements 104 are arranged in the second direction D2 along the lower electrode 102. The piezoelectric elements 104 are arranged in three rows in the first direction D1. Accordingly, 21 piezoelectric elements 104 are installed in the element chip 100. The number of piezoelectric elements 104 installed in one element chip 100 is not particularly limited.

図15(a)は、超音波トランスデューサー素子の構造を示す模式平面図であり、図15(b)は、超音波トランスデューサー素子の構造を示す要部模式側断面図である。図16は、超音波トランスデューサー素子の構造を示す模式平面図である。   FIG. 15A is a schematic plan view showing the structure of the ultrasonic transducer element, and FIG. 15B is a schematic side sectional view showing the main part of the structure of the ultrasonic transducer element. FIG. 16 is a schematic plan view showing the structure of an ultrasonic transducer element.

図15に示すように、基体101には圧電素子104毎に開口105が形成されている。基体101上には弾性膜108が設置されている。弾性膜108は熱酸化により形成した二酸化シリコンからなる厚さ1〜2μmの膜である。弾性膜108上には下部電極102及び配線用下電極膜103が設置されている。下部電極102の厚さは例えば、約0.5μmである。圧電素子104を構成する下部電極102は、並設された複数の開口105に対向する領域に連続的に設けられている。下部電極102は開口105の長手方向一端部近傍でパターニングされている。この下部電極102の端部が圧電体能動部106の端部となっている。また、開口105の長手方向他端部の端部近傍に対向する領域には配線用下電極膜103が、各開口105毎に設けられている。配線用下電極膜103は開口105に対向する領域から周壁上に亘って設置され、下部電極102とは不連続となっている。配線用下電極膜103は圧電素子104の配線として用いられる。   As shown in FIG. 15, an opening 105 is formed in the base 101 for each piezoelectric element 104. An elastic film 108 is installed on the base 101. The elastic film 108 is a film having a thickness of 1 to 2 μm made of silicon dioxide formed by thermal oxidation. A lower electrode 102 and a wiring lower electrode film 103 are provided on the elastic film 108. The thickness of the lower electrode 102 is about 0.5 μm, for example. The lower electrode 102 constituting the piezoelectric element 104 is continuously provided in a region facing the plurality of openings 105 arranged in parallel. The lower electrode 102 is patterned in the vicinity of one end of the opening 105 in the longitudinal direction. An end portion of the lower electrode 102 is an end portion of the piezoelectric active portion 106. Further, a lower electrode film 103 for wiring is provided for each opening 105 in a region facing the vicinity of the end of the other end in the longitudinal direction of the opening 105. The wiring lower electrode film 103 is disposed from the region facing the opening 105 to the peripheral wall, and is discontinuous with the lower electrode 102. The wiring lower electrode film 103 is used as a wiring of the piezoelectric element 104.

下部電極102と配線用下電極膜103の間隔、及び各配線用下電極膜103の間隔は、少なくともそれぞれの絶縁強度を保持可能な程度の狭い幅で形成されていることが好ましい。   It is preferable that the distance between the lower electrode 102 and the lower electrode film 103 for wiring and the distance between the lower electrode films 103 for wiring are formed with a narrow width so that at least the insulation strength can be maintained.

下部電極102及び配線用下電極膜103上には圧電体膜107が設置され、圧電体膜107上には上部電極109が設置されている。圧電体膜107の厚さは例えば、約1μmである。上部電極109の厚さは例えば、約0.1μmである。   A piezoelectric film 107 is disposed on the lower electrode 102 and the lower electrode film 103 for wiring, and an upper electrode 109 is disposed on the piezoelectric film 107. The thickness of the piezoelectric film 107 is about 1 μm, for example. The thickness of the upper electrode 109 is about 0.1 μm, for example.

圧電素子104は、下部電極102、圧電体膜107、及び上部電極109を含む部分をいう。一般的には、圧電素子104の何れか一方の電極を共通電極とし、他方の電極及び圧電体膜107を各開口105毎にパターニングして構成する。そして、ここではパターニングされた何れか一方の電極及び圧電体膜107から構成され、両電極への電圧の印加により圧電歪みが生じる部分を圧電体能動部106という。本実施形態では、下部電極102は圧電素子104の共通電極とし、上部電極109を圧電素子104の個別電極としているが、駆動回路や配線の都合でこれを逆にしても支障はない。何れの場合においても、各開口105毎に圧電体能動部が形成されていることになる。また、ここでは、圧電素子104と当該圧電素子104の駆動により変位が生じる振動板とを合わせて圧電アクチュエーターと称する。   The piezoelectric element 104 refers to a portion including the lower electrode 102, the piezoelectric film 107, and the upper electrode 109. In general, one electrode of the piezoelectric element 104 is used as a common electrode, and the other electrode and the piezoelectric film 107 are patterned for each opening 105. In addition, here, a portion that is configured by any one of the patterned electrodes and the piezoelectric film 107 and in which piezoelectric distortion is generated by applying a voltage to both electrodes is referred to as a piezoelectric active portion 106. In this embodiment, the lower electrode 102 is a common electrode of the piezoelectric element 104, and the upper electrode 109 is an individual electrode of the piezoelectric element 104. However, there is no problem even if this is reversed for the convenience of the drive circuit and wiring. In any case, a piezoelectric active part is formed for each opening 105. Further, here, the piezoelectric element 104 and a vibration plate that is displaced by driving the piezoelectric element 104 are collectively referred to as a piezoelectric actuator.

圧電体膜107及び上部電極109は、開口105に対向する領域に設けられている。上部電極109の一端部は配線用下電極膜103上まで延設されている。そして、リード電極110によって上部電極109と配線用下電極膜103とが接続されている。また、この配線用下電極膜103の形状は、特に限定されないが、図16に示すように、少なくとも開口105の縁部を覆って形成されていることが好ましい。これにより、弾性膜108の剛性が高く保持され、弾性膜108のクラックの発生等を防止することができる。   The piezoelectric film 107 and the upper electrode 109 are provided in a region facing the opening 105. One end portion of the upper electrode 109 extends to the lower electrode film 103 for wiring. The upper electrode 109 and the wiring lower electrode film 103 are connected by the lead electrode 110. Further, the shape of the lower electrode film 103 for wiring is not particularly limited, but is preferably formed so as to cover at least the edge of the opening 105 as shown in FIG. Thereby, the rigidity of the elastic film 108 is kept high, and the occurrence of cracks in the elastic film 108 can be prevented.

図15に戻って、このような構成では下部電極102と下部電極102上に存在する圧電体膜107及び上部電極109が圧電体能動部106を構成する。下部電極102が設置されていない場所の圧電素子104は実質的に駆動されない圧電体非能動部111となっている。従って、圧電体非能動部111は開口105の長手方向端部から連続的に設けられ配線用下電極膜103と対向する場所も含まれている。   Returning to FIG. 15, in such a configuration, the piezoelectric film 107 and the upper electrode 109 existing on the lower electrode 102 and the lower electrode 102 constitute the piezoelectric active portion 106. The piezoelectric element 104 where the lower electrode 102 is not installed is a piezoelectric inactive portion 111 that is not substantially driven. Therefore, the piezoelectric non-active part 111 includes a place which is continuously provided from the longitudinal end of the opening 105 and faces the lower electrode film 103 for wiring.

したがって、開口105と周壁との境界部の一部に位置する部分の圧電素子104が、圧電体能動部106への電圧印加によっても駆動されることがない圧電体非能動部111となっている。このため、開口105の長手方向端部での圧電体膜107等の剥がれ、繰返し変位によるクラックの発生等の虞がない。また、圧電体膜107及び上部電極109が配線用下電極膜103上まで延設されているので、コンタクトホールを形成する必要がなくなる。すなわち、上部電極109上にコンタクトホールを設ける絶縁体膜を形成する必要がなくなる。したがって、圧電体能動部106の絶縁体膜の厚さに起因する変位低下がなくなる。また、製造工程を減らすことができ、コストの削減等が可能となる。   Therefore, a portion of the piezoelectric element 104 located at a part of the boundary between the opening 105 and the peripheral wall is a piezoelectric inactive portion 111 that is not driven by voltage application to the piezoelectric active portion 106. . For this reason, there is no possibility of peeling of the piezoelectric film 107 and the like at the longitudinal end portion of the opening 105 and generation of cracks due to repeated displacement. Further, since the piezoelectric film 107 and the upper electrode 109 are extended to the lower electrode film 103 for wiring, it is not necessary to form a contact hole. That is, it is not necessary to form an insulator film for providing a contact hole on the upper electrode 109. Therefore, the displacement reduction due to the thickness of the insulator film of the piezoelectric active portion 106 is eliminated. Further, the manufacturing process can be reduced, and the cost can be reduced.

次に、シリコン単結晶基板からなる基体101上に、圧電体膜等を形成するプロセスを図17〜図19を参照しながら説明する。尚、図17〜図19は、圧電素子の製造方法を説明する為の模式図である。図17及び図19は第2方向D2方向の模式断面図であり、図18は、第1方向D1方向の模式断面図である。   Next, a process for forming a piezoelectric film or the like on the substrate 101 made of a silicon single crystal substrate will be described with reference to FIGS. 17 to 19 are schematic views for explaining a method for manufacturing a piezoelectric element. 17 and 19 are schematic cross-sectional views in the second direction D2, and FIG. 18 is a schematic cross-sectional view in the first direction D1.

まず、図17(a)に示すように、基体101となるシリコン単結晶基板のウェハを約1100℃の拡散炉で熱酸化して二酸化シリコンからなる弾性膜108を形成する。   First, as shown in FIG. 17A, an elastic film 108 made of silicon dioxide is formed by thermally oxidizing a silicon single crystal substrate wafer to be the base 101 in a diffusion furnace at about 1100 ° C.

次に、図17(b)に示すように、スパッタリングで下部電極102を形成する。下部電極102の材料としては、白金等が好適である。これは、スパッタリング法やゾル−ゲル法で成膜する圧電体膜107は、成膜後に大気雰囲気下または酸素雰囲気下で600〜1000℃程度の温度で焼成して結晶化させる必要があるからである。すなわち、下部電極102の材料は、このような高温、酸化雰囲気下で導電性を保持できなければならい。殊に、圧電体膜107としてチタン酸ジルコン酸鉛(PZT)を用いた場合には、酸化鉛の拡散による導電性の変化が少ないことが望ましく、これらの理由から白金が好適である。   Next, as shown in FIG. 17B, the lower electrode 102 is formed by sputtering. As a material of the lower electrode 102, platinum or the like is suitable. This is because the piezoelectric film 107 formed by the sputtering method or the sol-gel method needs to be crystallized by baking at a temperature of about 600 to 1000 ° C. in an air atmosphere or an oxygen atmosphere after the film formation. is there. That is, the material of the lower electrode 102 must be able to maintain conductivity under such a high temperature and oxidizing atmosphere. In particular, when lead zirconate titanate (PZT) is used as the piezoelectric film 107, it is desirable that there is little change in conductivity due to diffusion of lead oxide, and platinum is preferable for these reasons.

次に、図17(c)及び図18に示すように、下部電極102をパターニングして全体パターンを形成すると共に、各開口105毎の長手方向一端部近傍に対応する領域に、それぞれ開口105に対向する領域から周壁上まで延設される配線用下電極膜103を形成する。   Next, as shown in FIGS. 17C and 18, the lower electrode 102 is patterned to form the entire pattern, and the openings 105 are respectively formed in regions corresponding to the vicinity of one end in the longitudinal direction for each opening 105. A wiring lower electrode film 103 extending from the opposing region to the peripheral wall is formed.

次に、図17(d)に示すように、圧電体膜107を成膜する。この圧電体膜107は、結晶が配向していることが好ましい。例えば、本実施形態では、金属有機物を触媒に溶解・分散したいわゆるゾルを塗布乾燥してゲル化し、さらに高温で焼成することで金属酸化物からなる圧電体膜107を得る、いわゆるゾル−ゲル法を用いて形成することにより、結晶が配向している圧電体膜107とした。   Next, as shown in FIG. 17D, a piezoelectric film 107 is formed. The piezoelectric film 107 is preferably crystal-oriented. For example, in the present embodiment, a so-called sol-gel method in which a so-called sol in which a metal organic material is dissolved and dispersed in a catalyst is applied, dried, gelled, and further fired at a high temperature to obtain a piezoelectric film 107 made of a metal oxide. Thus, the piezoelectric film 107 in which the crystals are oriented is obtained.

圧電体膜107を形成する工程において非晶質状の薄膜を加熱し結晶化させる工程またはこの工程の後に設けた熱処理工程のいずれかの工程において、水100%の雰囲気下で、700℃の温度下、かつ、200気圧以下の圧力下で処理する処理工程を含んでいるのが好ましい。   In either the step of heating and crystallizing the amorphous thin film in the step of forming the piezoelectric film 107 or the heat treatment step provided after this step, the temperature is 700 ° C. in an atmosphere of 100% water. It is preferable to include a processing step of processing under a pressure of 200 atm or less.

ゾルゲル法成膜のPZT薄膜において、脱脂時の雰囲気に水を含ませることにより、PZT薄膜中の酸素量の制御が可能となる。そして、酸素欠損の少ない酸化物PZT薄膜の形成が可能となる。また、脱脂時の雰囲気に水を含ませることにより、脱脂時やその後のPZT薄膜にかかる応力を緩和することができると考えられる。このためクラックの発生を抑えることができる。また酸化物セラミックス薄膜の結晶化を水中において水熱処理で行うので、薄膜その他の材料に影響を与えることがない。このため広い材料選択ができ、低コストで環境に影響を与えない製造方法を提供できる。   In the PZT thin film formed by the sol-gel method, the amount of oxygen in the PZT thin film can be controlled by including water in the degreasing atmosphere. Then, an oxide PZT thin film with few oxygen vacancies can be formed. Moreover, it is thought that the stress concerning the PZT thin film at the time of degreasing and after that can be relieved by including water in the atmosphere at the time of degreasing. For this reason, generation | occurrence | production of a crack can be suppressed. Further, since the oxide ceramic thin film is crystallized by hydrothermal treatment in water, the thin film and other materials are not affected. Therefore, a wide range of material selection can be performed, and a manufacturing method that does not affect the environment at low cost can be provided.

圧電体膜107の材料としてはチタン酸ジルコン酸鉛系の材料が好適である。尚、この圧電体膜107の成膜方法は、特に限定されず、例えば、スパッタリング法で形成してもよい。   As the material of the piezoelectric film 107, a lead zirconate titanate-based material is suitable. The method for forming the piezoelectric film 107 is not particularly limited. For example, the piezoelectric film 107 may be formed by a sputtering method.

さらに、ゾル−ゲル法またはスパッタリング法等によりチタン酸ジルコン酸鉛の前駆体膜を形成後、アルカリ水溶液中での高圧処理法にて低温で結晶成長させる方法を用いてもよい。   Further, after forming a lead zirconate titanate precursor film by a sol-gel method or a sputtering method, a method of crystal growth at a low temperature by a high pressure treatment method in an alkaline aqueous solution may be used.

何れにしても、このように成膜された圧電体膜107は、バルクの圧電体とは異なり結晶が優先配向しており、且つ本実施形態では、圧電体膜107は、結晶が柱状に形成されている。尚、優先配向とは、結晶の配向方向が無秩序ではなく、特定の結晶面がほぼ一定の方向に向いている状態をいう。また、結晶が柱状の薄膜とは、略円柱体の結晶が中心軸を厚さ方向に略一致させた状態で面方向に亘って集合して薄膜を形成している状態をいう。勿論、優先配向した粒状の結晶で形成された薄膜であってもよい。尚、このように薄膜工程で製造された圧電体膜の厚さは、一般的に0.5〜5μmである。   In any case, the piezoelectric film 107 formed in this way has crystals preferentially oriented unlike a bulk piezoelectric body, and in this embodiment, the piezoelectric film 107 is formed in a columnar shape. Has been. Note that the preferential orientation refers to a state in which the orientation direction of the crystal is not disordered and a specific crystal plane is oriented in a substantially constant direction. A columnar thin film refers to a state in which substantially cylindrical crystals are aggregated over the surface direction with the central axis substantially coincided with the thickness direction to form a thin film. Of course, it may be a thin film formed of preferentially oriented granular crystals. In addition, the thickness of the piezoelectric film manufactured by the thin film process is generally 0.5 to 5 μm.

次に、図17(e)に示すように、上部電極109を成膜する。上部電極109は、導電性の高い材料であればよく、アルミニウム、金、ニッケル、白金等の多くの金属や、導電性酸化物等を使用できる。本実施形態では、白金をスパッタリングにより成膜している。   Next, as shown in FIG. 17E, the upper electrode 109 is formed. The upper electrode 109 only needs to be a highly conductive material, and many metals such as aluminum, gold, nickel, and platinum, conductive oxides, and the like can be used. In this embodiment, the platinum film is formed by sputtering.

その後、図19(a)に示すように、圧電体膜107及び上部電極109のみをエッチングして圧電体能動部106のパターニングを行う。以上が膜形成プロセスである。このようにして膜形成を行った後、図19(b)に示すように、アルカリ溶液によるシリコン単結晶基板の異方性エッチングを行い、開口105等を形成する。以上の工程により図15に示す圧電素子104が形成される。   Thereafter, as shown in FIG. 19A, only the piezoelectric film 107 and the upper electrode 109 are etched to pattern the piezoelectric active portion 106. The above is the film forming process. After film formation is performed in this manner, as shown in FIG. 19B, the silicon single crystal substrate is anisotropically etched with an alkaline solution to form openings 105 and the like. Through the above steps, the piezoelectric element 104 shown in FIG. 15 is formed.

尚、本実施形態では、圧電体膜107及び上部電極109を開口105に対向する領域内に形成するようにしたが、これに限定されず、例えば、周壁に対向する領域まで延設するようにしてもよい。また、上述した例では、圧電体非能動部111を下部電極102を除去することにより形成したが、これに限定されず、例えば、圧電体膜107と上部電極109との間に低誘電絶縁層を設けることにより形成してもよく、さらには、圧電体膜107に部分的にドーピング等を行って不活性とすることにより形成してもよい。   In the present embodiment, the piezoelectric film 107 and the upper electrode 109 are formed in a region facing the opening 105, but the present invention is not limited to this. For example, the piezoelectric film 107 and the upper electrode 109 are extended to a region facing the peripheral wall. May be. In the above-described example, the piezoelectric inactive portion 111 is formed by removing the lower electrode 102. However, the present invention is not limited to this. For example, a low dielectric insulating layer is provided between the piezoelectric film 107 and the upper electrode 109. Alternatively, the piezoelectric film 107 may be partially inactivated by doping or the like.

以上説明したように、本実施形態によれば、圧電体能動部106から連続して、圧電体膜107を有するが実質的に駆動しない圧電体非能動部111を設けることにより、コンタクトホールを形成することなく圧電体能動部106に電圧を印加することができ、圧電体能動部106を開口105に対向する領域内に設けることができるため、変位特性及び信頼性を向上することができる。   As described above, according to the present embodiment, the contact hole is formed by providing the piezoelectric inactive portion 111 that has the piezoelectric film 107 but does not substantially drive, continuously from the piezoelectric active portion 106. Therefore, a voltage can be applied to the piezoelectric active portion 106 without being provided, and the piezoelectric active portion 106 can be provided in a region facing the opening 105, so that the displacement characteristics and reliability can be improved.

(変形例1)
図20及び図21は、圧電素子の構造を示す要部模式断面図であり、図22は、圧電素子の構造を示す要部模式平面図である。本変形例は、圧電体能動部106の配線方法の他の例であり、図20に示すように、配線用下電極膜103を開口105に対向する領域には設けずに、周壁上に設けるようにした以外は、第3の実施形態と同様である。勿論、このような構成においても、第3の実施形態と同様の効果を得ることができる。
(Modification 1)
20 and 21 are schematic cross-sectional views of the main part showing the structure of the piezoelectric element, and FIG. 22 is a schematic plan view of the main part showing the structure of the piezoelectric element. This modification is another example of the wiring method of the piezoelectric active portion 106. As shown in FIG. 20, the lower electrode film 103 for wiring is not provided in the region facing the opening 105 but is provided on the peripheral wall. Except as described above, the third embodiment is the same as the third embodiment. Of course, even in such a configuration, the same effect as that of the third embodiment can be obtained.

尚、第3の実施形態では、下部電極102の外側に配線用下電極膜103を設けるようにしたが、これに限定されず、例えば、図21に示すように、周壁上まで延設された圧電体非能動部111の上部電極109と接続され且つ基板端部まで延びるリード電極112を別途設けてもよい。つまり、リード電極112がリード電極110と配線用下電極膜103との機能をそなえた電極としても良い。   In the third embodiment, the lower electrode film 103 for wiring is provided on the outer side of the lower electrode 102. However, the present invention is not limited to this. For example, as shown in FIG. A lead electrode 112 that is connected to the upper electrode 109 of the piezoelectric inactive portion 111 and extends to the end of the substrate may be separately provided. That is, the lead electrode 112 may be an electrode having the functions of the lead electrode 110 and the lower electrode film 103 for wiring.

また、開口105の端部から周壁上に延設される圧電体非能動部111を構成する圧電体膜107及び上部電極109は、特に限定されないが、例えば、図22に示すように、開口105の端部近傍では開口105よりも幅の広い幅広部113とし、開口105の端部を覆っていることが好ましい。これにより、開口105の端部近傍での振動板の剛性が高く保持され、振動板のクラックの発生等が防止できる。   Further, the piezoelectric film 107 and the upper electrode 109 constituting the piezoelectric inactive portion 111 extending on the peripheral wall from the end portion of the opening 105 are not particularly limited. For example, as shown in FIG. It is preferable that the wide portion 113 is wider than the opening 105 in the vicinity of the end portion of the opening 105 to cover the end portion of the opening 105. Thereby, the rigidity of the diaphragm in the vicinity of the end of the opening 105 is kept high, and the occurrence of cracks in the diaphragm can be prevented.

(変形例2)
図23及び図24は、圧電素子の構造を示す要部模式平面図である。本変形例は、図23に示すように、開口105の端部と周壁との境界に対向する領域の圧電体非能動部111の下側に、下部電極102とは不連続の不連続下電極膜114を設けた例である。すなわち、開口105の圧電体膜107及び上部電極109が延設される側の端部近傍には、下部電極102が除去された下電極膜除去部115が開口105の形状に沿ってその並設方向に細溝状に設けられている。開口105の端部と周壁との境界部分では圧電体能動部106の下部電極102とは不連続な不連続下電極膜114となっている以外、第3の実施形態と同様である。
(Modification 2)
23 and 24 are schematic plan views of the main part showing the structure of the piezoelectric element. As shown in FIG. 23, in this modification, a discontinuous lower electrode discontinuous with the lower electrode 102 is provided below the piezoelectric inactive portion 111 in a region facing the boundary between the end of the opening 105 and the peripheral wall. This is an example in which a film 114 is provided. That is, in the vicinity of the end of the opening 105 on the side where the piezoelectric film 107 and the upper electrode 109 are extended, the lower electrode film removing portion 115 from which the lower electrode 102 has been removed is arranged along the shape of the opening 105. It is provided in the direction of a narrow groove. The third embodiment is the same as the third embodiment except that the lower electrode 102 of the piezoelectric active portion 106 is a discontinuous lower electrode film 114 at the boundary portion between the end portion of the opening 105 and the peripheral wall.

ここで、下部電極102と不連続下電極膜114とを分離する下電極膜除去部115の幅は、少なくとも下部電極102と不連続下電極膜114との絶縁強度を保持可能な幅とする必要があるが、できるだけ狭い幅として弾性膜108の剛性を保持することが好ましい。   Here, the width of the lower electrode film removal portion 115 that separates the lower electrode 102 and the discontinuous lower electrode film 114 should be at least a width that can maintain the insulation strength between the lower electrode 102 and the discontinuous lower electrode film 114. However, it is preferable to keep the rigidity of the elastic film 108 as narrow as possible.

また、このような構成では、不連続下電極膜114は、他の何れにも電気的に接続されないフローティング電極となる。下部電極102上に存在する圧電体膜107及び上部電極109が実質的な駆動部となる圧電体能動部106を構成し、不連続下電極膜114上の圧電体膜107及び上部電極109は強く駆動されることがない。   Further, in such a configuration, the discontinuous lower electrode film 114 becomes a floating electrode that is not electrically connected to any other. The piezoelectric film 107 and the upper electrode 109 existing on the lower electrode 102 constitute a piezoelectric active part 106 that is a substantial driving unit, and the piezoelectric film 107 and the upper electrode 109 on the discontinuous lower electrode film 114 are strong. It is not driven.

したがって、開口105と周壁との境界部分では圧電体能動部106への電圧印加によっても強く駆動されることがない。このため、開口105の長手方向端部での弾性膜108の剛性が高く、この部分での弾性膜108の破壊あるいは圧電体膜107の破壊等を防止することができる。   Therefore, the boundary portion between the opening 105 and the peripheral wall is not driven strongly by voltage application to the piezoelectric active portion 106. For this reason, the elastic film 108 has a high rigidity at the end portion in the longitudinal direction of the opening 105, and the elastic film 108 can be prevented from being broken or the piezoelectric film 107 can be prevented from being broken at this portion.

尚、本変形例では、不連続下電極膜114を複数の開口105の並設方向に亘って形成するようにしたが、これに限定されない。例えば、図24に示すように、各圧電体能動部106毎に分離するようにしてもよい。これにより、不連続下電極膜114上の圧電体膜107及び上部電極109が完全に駆動されることがない圧電体非能動部111となり、弾性膜108または圧電体膜107の破壊等をより確実に防止することができる。   In the present modification, the discontinuous lower electrode film 114 is formed across the parallel direction of the plurality of openings 105, but the present invention is not limited to this. For example, as shown in FIG. 24, each piezoelectric active part 106 may be separated. As a result, the piezoelectric film 107 and the upper electrode 109 on the discontinuous lower electrode film 114 are not completely driven, and the piezoelectric inactive part 111 is obtained, and the elastic film 108 or the piezoelectric film 107 is more reliably destroyed. Can be prevented.

また、本変形例では、不連続下電極膜114を、他の部分とは電気的に接続されることのないフローティング電極としたが、これに限定されず、例えば、充電される時定数が圧電体能動部106の駆動パルスよりも大きくなるように、所定の抵抗値の抵抗を介して電極層と接続するようにしてもよい。   In this modification, the discontinuous lower electrode film 114 is a floating electrode that is not electrically connected to other parts. However, the present invention is not limited to this. For example, the time constant to be charged is piezoelectric. You may make it connect with an electrode layer via resistance of a predetermined | prescribed resistance value so that it may become larger than the drive pulse of the body active part 106. FIG.

(変形例3)
図25は、圧電素子の構造を示す要部模式平面図である。図26(a)は、圧電素子の構造を示す要部模式平面図であり、図26(b)は、圧電素子の構造を示す要部模式側断面図である。
(Modification 3)
FIG. 25 is a schematic plan view of an essential part showing the structure of the piezoelectric element. FIG. 26A is a main part schematic plan view showing the structure of the piezoelectric element, and FIG. 26B is a main part schematic side sectional view showing the structure of the piezoelectric element.

本変形例は、図25に示すように、各配線用下電極膜103の間に、下電極膜除去部115によって分離され他の何れにも接続されない中間電極膜116が設けられている以外は、第3の実施形態と同様の構成である。   In this modification, as shown in FIG. 25, an intermediate electrode film 116 that is separated by the lower electrode film removing unit 115 and is not connected to any other is provided between the lower electrode films 103 for wiring. The configuration is the same as that of the third embodiment.

このような構成により、各配線用下電極膜103を分離する下電極膜除去部115の幅を狭くすることができる。すなわち、各配線用下電極膜103の間には中間電極膜116が設けられている。このため、下電極膜除去部115の幅を狭くしてもこれらの絶縁強度を確実に保持することができる。これにより、弾性膜108の剛性がより高くなり、上述の実施形態と同様、開口105と周壁との境界部分で、弾性膜108の破壊あるいは圧電体膜107の破壊等を防止することができる。   With such a configuration, the width of the lower electrode film removal portion 115 that separates the lower electrode films 103 for wiring can be reduced. That is, the intermediate electrode film 116 is provided between the lower electrode films 103 for wiring. For this reason, even if the width of the lower electrode film removal portion 115 is narrowed, these insulation strengths can be reliably maintained. As a result, the rigidity of the elastic film 108 is further increased, and the breakage of the elastic film 108 or the breakage of the piezoelectric film 107 can be prevented at the boundary between the opening 105 and the peripheral wall, as in the above-described embodiment.

尚、上述の本変形例では、下部電極102及び配線用下電極膜103の間の下電極膜除去部115は、各下部電極102及び配線用下電極膜103間の絶縁強度を保持可能な程度の幅で形成されている。これに限らず、例えば、図26に示すように、圧電体能動部106の幅方向両側等の絶縁破壊の起こりやすい部分の上部電極109を除去しても良い。そして、実質的に駆動されない圧電体膜107を残留させた不活性部117が設けられるようにしてもよい。これにより、さらに確実に絶縁強度を保持することができる。尚、勿論、圧電体膜107が駆動されなければ、上部電極109を除去しなくてもよいことは言うまでもない。   In the above-described modification, the lower electrode film removing portion 115 between the lower electrode 102 and the wiring lower electrode film 103 can maintain the insulation strength between the lower electrode 102 and the wiring lower electrode film 103. The width is formed. For example, as shown in FIG. 26, the upper electrode 109 in a portion where dielectric breakdown is likely to occur, such as both sides in the width direction of the piezoelectric active portion 106, may be removed. Then, an inactive portion 117 in which the piezoelectric film 107 that is not substantially driven is left may be provided. As a result, the insulation strength can be more reliably maintained. Of course, it is needless to say that the upper electrode 109 may not be removed if the piezoelectric film 107 is not driven.

(変形例4)
図27(a)は、圧電素子の構造を示す要部模式平面図である。図27(b)は、圧電素子の構造を示す要部模式側断面図である。図28は、圧電素子の製造方法を説明する為の模式図である。
(Modification 4)
Fig.27 (a) is a principal part schematic plan view which shows the structure of a piezoelectric element. FIG. 27B is a schematic side cross-sectional view showing a main part of the structure of the piezoelectric element. FIG. 28 is a schematic diagram for explaining a method of manufacturing a piezoelectric element.

本変形例では、図27に示すように、配線用下電極膜103を設ける代わりに、圧電体非能動部111となる圧電体膜107及び上部電極109を開口105に対向する領域から周壁上まで延設している。図示しないが、その端部近傍で、例えば、フレキシブルケーブル等の外部配線と上部電極109とを直接接続するようにしている。また、下部電極102は基本的に開口105に対向する領域内に設けられる。下部電極102は圧電体非能動部111とは反対側の端部から開口105の周壁上まで延設されて各圧電素子104の共通電極となっている。これ以外は、第3の実施形態と同様である。   In this modified example, as shown in FIG. 27, instead of providing the lower electrode film 103 for wiring, the piezoelectric film 107 and the upper electrode 109 that become the piezoelectric inactive part 111 are moved from the region facing the opening 105 to the peripheral wall. It is extended. Although not shown, in the vicinity of the end portion, for example, an external wiring such as a flexible cable and the upper electrode 109 are directly connected. The lower electrode 102 is basically provided in a region facing the opening 105. The lower electrode 102 extends from the end opposite to the piezoelectric inactive portion 111 to the peripheral wall of the opening 105 and serves as a common electrode for each piezoelectric element 104. The rest is the same as the third embodiment.

このような構成によっても、勿論、第3の実施形態と同様の効果が得られる。また、下部電極102と上部電極109とを、開口105の長手方向端部から反対方向に周壁上まで延設するようにした。この構造にすることで下部電極102と上部電極109とを短絡させることなく容易に配線を引出すことができる。   Even with this configuration, of course, the same effects as those of the third embodiment can be obtained. Further, the lower electrode 102 and the upper electrode 109 are extended from the longitudinal end portion of the opening 105 in the opposite direction to the peripheral wall. With this structure, the wiring can be easily drawn without short-circuiting the lower electrode 102 and the upper electrode 109.

また、本変形例のように、圧電体膜107を開口105から周壁上まで連続的に形成する場合には、圧電体膜107の結晶組織が下部電極102上と弾性膜108上とで同じであることが好ましい。そのため、圧電体膜107を以下のように形成するのが好ましい。   When the piezoelectric film 107 is continuously formed from the opening 105 to the peripheral wall as in this modification, the crystal structure of the piezoelectric film 107 is the same on the lower electrode 102 and the elastic film 108. Preferably there is. Therefore, it is preferable to form the piezoelectric film 107 as follows.

すなわち、図28(a)に示すように、圧電体膜107の成膜の前に、下部電極102及び弾性膜108上にチタンまたは酸化チタンからなる結晶種118をスパッタ法により島状に形成する。その後、図28(b)に示すように、未結晶で圧電体前駆体層121を成膜する。その後、図28(c)に示すように、焼成することにより圧電体前駆体層121を結晶化させて圧電体膜107とする。   That is, as shown in FIG. 28A, before the piezoelectric film 107 is formed, a crystal seed 118 made of titanium or titanium oxide is formed in an island shape on the lower electrode 102 and the elastic film 108 by sputtering. . Thereafter, as shown in FIG. 28B, a piezoelectric precursor layer 121 is formed in a non-crystalline state. Thereafter, as shown in FIG. 28C, the piezoelectric precursor layer 121 is crystallized by firing to form the piezoelectric film 107.

また、このように結晶種118を形成する方法を用いる場合、弾性膜108は、圧電体膜107との密着性の良好な材料、例えば、圧電体膜107の構成元素から選択される少なくとも一種の元素の酸化物または窒化物、例えば、酸化ジルコニウム等で形成されることが好ましい。   Further, when the method for forming the crystal seed 118 is used, the elastic film 108 is made of a material having good adhesion to the piezoelectric film 107, for example, at least one selected from the constituent elements of the piezoelectric film 107. It is preferably formed of an element oxide or nitride, such as zirconium oxide.

ここで、白金等の下部電極102上に圧電体膜107を形成する場合に結晶種を形成して結晶を略一方向に配向させる技術は、先に出願している。しかしながら、本変形例のように、下部電極102をパターニングした後、圧電体膜107を成膜するという特殊な構造においては、下部電極102上に予め結晶種が形成されていても、弾性膜108上では、異なる結晶構造となり、クラックが発生しやすいという問題が発生した。そこで、本変形例では、弾性膜108上にも結晶種118を形成することにより、下部電極102及び弾性膜108上で圧電体膜107の結晶構造を略同じとし、これによりクラックの発生及び異常な応力の発生を防止する。尚、弾性膜108上の結晶種は、下部電極102をパターニングした後、同時に形成してもよく、または、下部電極102上の結晶種を形成し、さらにパターニングした後、弾性膜108上だけ別途行ってもよい。また、別途行う場合には、結晶種は島状でなく膜状に形成してもよい。   Here, in the case of forming the piezoelectric film 107 on the lower electrode 102 of platinum or the like, a technique for forming a crystal seed and orienting the crystal in approximately one direction has been filed earlier. However, in the special structure in which the piezoelectric film 107 is formed after patterning the lower electrode 102 as in this modification, even if a crystal seed is formed on the lower electrode 102 in advance, the elastic film 108 is used. Above, there was a problem that the crystal structure was different and cracks were likely to occur. Therefore, in this modification, the crystal seed 118 is also formed on the elastic film 108 so that the crystal structure of the piezoelectric film 107 is substantially the same on the lower electrode 102 and the elastic film 108, thereby generating cracks and abnormalities. Prevent the generation of excessive stress. The crystal seeds on the elastic film 108 may be formed at the same time after the lower electrode 102 is patterned, or after the crystal seeds on the lower electrode 102 are formed and further patterned, only the elastic film 108 is separately provided. You may go. In addition, when performed separately, the crystal seed may be formed in a film shape instead of an island shape.

(変形例5)
図29は、圧電素子の構造を示す要部模式平面図である。本変形例は、図29に示すように、圧電体能動部106の略中央部から開口105の幅方向の周壁に対向する領域に圧電体非能動部111を設けるようにした以外は、本実施形態と同様である。
(Modification 5)
FIG. 29 is a schematic plan view of an essential part showing the structure of the piezoelectric element. As shown in FIG. 29, the present modification is the same as that of the present embodiment except that the piezoelectric inactive portion 111 is provided in a region facing the peripheral wall in the width direction of the opening 105 from the substantially central portion of the piezoelectric active portion 106. It is the same as the form.

このような構成とすることにより、本実施形態と同様の効果の他、圧電体能動部106と圧電体非能動部111との連結部分近傍での圧電体膜107への電流の集中を抑えることができ、圧電体膜107等の破壊を防止することができる。   By adopting such a configuration, in addition to the same effects as the present embodiment, current concentration on the piezoelectric film 107 in the vicinity of the connection portion between the piezoelectric active part 106 and the piezoelectric inactive part 111 is suppressed. And the destruction of the piezoelectric film 107 and the like can be prevented.

(変形例6)
図30は、圧電素子の構造を示す要部模式平面図である。本変形例は、図30に示すように、圧電体非能動部111の圧電体能動部106側に幅狭部122を形成するようにした以外は、変形例4と同様である。幅狭部122の幅は、開口105の長手方向端部に対向する領域に位置する圧電体能動部106の幅よりも幅狭になっている。幅狭部122では上部電極109及び圧電体膜107が幅狭になっている。
(Modification 6)
FIG. 30 is a schematic plan view of an essential part showing the structure of the piezoelectric element. This modification is the same as Modification 4 except that a narrow portion 122 is formed on the piezoelectric active portion 106 side of the piezoelectric inactive portion 111 as shown in FIG. The width of the narrow portion 122 is narrower than the width of the piezoelectric active portion 106 located in the region facing the end in the longitudinal direction of the opening 105. In the narrow portion 122, the upper electrode 109 and the piezoelectric film 107 are narrow.

このような構成では、開口105の端部では幅狭部122の周囲では上部電極109及び圧電体膜107がないので弾性膜108は変位し易くなっている。このため、この端部での圧電体能動部106の駆動による弾性膜108の変位量を向上することができる。   In such a configuration, the elastic film 108 is easily displaced because the upper electrode 109 and the piezoelectric film 107 are not present around the narrow portion 122 at the end of the opening 105. For this reason, the displacement amount of the elastic film 108 by driving the piezoelectric active portion 106 at this end can be improved.

尚、本変形例では、圧電体非能動部111となっている上部電極109及び圧電体膜107を幅狭に形成したが、これに限定されず、例えば、上部電極109のみを幅狭に形成するようにしてもよい。   In this modification, the upper electrode 109 and the piezoelectric film 107 that are the piezoelectric inactive portion 111 are formed to be narrow. However, the present invention is not limited to this. For example, only the upper electrode 109 is formed to be narrow. You may make it do.

(変形例7)
図31(a)は、圧電素子の構造を示す要部模式平面図である。図31(b)は、圧電素子の構造を示す要部模式側断面図である。本変形例では、図31に示すように、開口105の端部近傍には下部電極102の一部が突出した幅狭部123が形成されている。圧電体能動部106の圧電体非能動部111との境界部分の下部電極102は開口105の幅方向の両側が除去されている。これにより下部電極102の一部は他の部分よりも幅の狭い幅狭部123となっている。また、この幅狭部123は開口105に対向する領域内で圧電体膜107の幅よりも狭く形成されており、その幅方向両端面が圧電体膜107によって覆われている以外は、第3の実施形態と同様である。
(Modification 7)
FIG. 31A is a schematic plan view of a main part showing the structure of the piezoelectric element. FIG. 31B is a schematic side cross-sectional view showing the structure of the piezoelectric element. In this modification, as shown in FIG. 31, a narrow portion 123 in which a part of the lower electrode 102 protrudes is formed in the vicinity of the end portion of the opening 105. The lower electrode 102 at the boundary between the piezoelectric active part 106 and the piezoelectric inactive part 111 has both sides of the opening 105 in the width direction removed. Thereby, a part of the lower electrode 102 becomes a narrow part 123 which is narrower than the other part. Further, the narrow portion 123 is formed to be narrower than the width of the piezoelectric film 107 in the region facing the opening 105, and the third portion except that both end faces in the width direction are covered with the piezoelectric film 107. This is the same as the embodiment.

このような構成とすることにより、開口105の下部電極102の端部近傍で、すなわち、圧電体能動部106の端部で上部電極109と下部電極102の側面とが確実に絶縁され、これらの間に放電が起こることが無い。したがって、圧電体膜107の絶縁破壊等を防止することができる。   With this configuration, the upper electrode 109 and the side surface of the lower electrode 102 are reliably insulated in the vicinity of the end portion of the lower electrode 102 of the opening 105, that is, at the end portion of the piezoelectric active portion 106. There is no discharge between them. Therefore, dielectric breakdown of the piezoelectric film 107 can be prevented.

(変形例8)
図32(a)は、圧電素子の構造を示す要部模式平面図である。図32(b)及び(c)は、圧電素子の構造を示す要部模式側断面図である。本変形例では、図32(a)及び図32(b)に示すように、下部電極102の幅狭部123が、開口105に対向する領域内に形成されており、幅狭部123は圧電体膜107の幅よりも広い幅で形成されている。そして、圧電体膜107及び上部電極109が幅狭部123上を介して周壁上まで延設されて圧電体非能動部111となっている以外は、変形例7と同様である。
(Modification 8)
FIG. 32A is a schematic plan view of an essential part showing the structure of the piezoelectric element. 32 (b) and 32 (c) are schematic cross-sectional side views of the relevant part showing the structure of the piezoelectric element. In this modification, as shown in FIGS. 32A and 32B, the narrow portion 123 of the lower electrode 102 is formed in a region facing the opening 105, and the narrow portion 123 is piezoelectric. It is formed with a width wider than the width of the body film 107. The piezoelectric film 107 and the upper electrode 109 are the same as in the modified example 7 except that the piezoelectric body inactive section 111 is formed by extending over the narrow wall 123 to the peripheral wall.

ここで、一般的に、パッシェン曲線と呼ばれるグラフで示されるように、電極間の距離が一定値以下であれば、これらの間に放電が起こらないことがわかっている。例えば、本変形例では、幅狭部123の幅方向端面と上部電極109の幅方向端面との距離が、およそ10μm以下であればよく、本変形例では、これらの距離が約7μmとなるようにした。   Here, as shown by a graph called a Paschen curve, it is generally known that if the distance between the electrodes is equal to or less than a certain value, no discharge occurs between them. For example, in this modification, the distance between the width direction end face of the narrow portion 123 and the width direction end face of the upper electrode 109 may be about 10 μm or less, and in this modification, these distances are about 7 μm. I made it.

したがって、このような構成としても、変形例7と同様に、開口105の長手方向端部での上部電極109と下部電極102との間の放電が防止され、圧電体膜107の絶縁破壊が抑えられる。   Therefore, even in such a configuration, similarly to the modified example 7, the discharge between the upper electrode 109 and the lower electrode 102 at the longitudinal end portion of the opening 105 is prevented, and the dielectric breakdown of the piezoelectric film 107 is suppressed. It is done.

尚、本変形例では、幅狭部123を開口105に対向する領域内に設けるようにしたが、これに限定されない。幅狭部123の幅方向端面と上部電極109の幅方向端面との距離は上部電極109と下部電極102との間に放電が起こらない距離であればよい。例えば、図32(c)に示すように、幅狭部123を、開口105の幅方向周壁上まで延設するようにしてもよい。   In this modification, the narrow portion 123 is provided in the region facing the opening 105, but the present invention is not limited to this. The distance between the width direction end face of the narrow portion 123 and the width direction end face of the upper electrode 109 may be a distance that does not cause discharge between the upper electrode 109 and the lower electrode 102. For example, as shown in FIG. 32 (c), the narrow portion 123 may be extended to the width direction peripheral wall of the opening 105.

(変形例9)
図33は、圧電素子の構造を示す要部模式平面図である。本変形例は、図33に示すように、下部電極102の幅狭部123の形状を先端側ほど幅が漸小する略台形形状とした。且つ、少なくとも幅狭部123の先端部分が開口105に対向する領域内で圧電体膜107に覆われるようにした以外は、変形例8と同様である。
(Modification 9)
FIG. 33 is a schematic plan view of an essential part showing the structure of the piezoelectric element. In this modification, as shown in FIG. 33, the narrow portion 123 of the lower electrode 102 has a substantially trapezoidal shape with a width gradually decreasing toward the tip side. In addition, this embodiment is the same as Modification 8 except that at least the tip of the narrow portion 123 is covered with the piezoelectric film 107 in a region facing the opening 105.

これにより、下部電極102の端部では圧電体膜107が薄くなり易くなる。これにより、電界の集中が起こり易いため圧電体膜107の絶縁破壊等が特に起こり易くなる。そして、幅狭部123の先端部分が圧電体膜107によって覆われて下部電極102と上部電極109とが絶縁される。このため、これらの間に放電が起こることが無くなり圧電体膜107の絶縁破壊等を防止することができる。   As a result, the piezoelectric film 107 tends to be thin at the end of the lower electrode 102. As a result, electric field concentration is likely to occur, and dielectric breakdown of the piezoelectric film 107 is particularly likely to occur. The tip portion of the narrow portion 123 is covered with the piezoelectric film 107, and the lower electrode 102 and the upper electrode 109 are insulated. For this reason, no discharge occurs between them, and the dielectric breakdown of the piezoelectric film 107 can be prevented.

(変形例10)
図34(a)は、圧電素子の構造を示す要部模式平面図である。図34(b)は、圧電素子の構造を示す要部模式側断面図である。本変形例では、図34に示すように、圧電体膜107及び上部電極109が、圧電体能動部106よりも狭い幅で開口105の長手方向一端部から周壁に対向する領域まで連続的に延設され圧電体非能動部111となっている。開口105の端部近傍で上部電極109と外部配線とが接続されている。一方、下部電極102は、基本的には、各開口105に対向する領域を覆って形成されている。しかし、圧電体膜107及び上部電極109が延設される領域、すなわち圧電体非能動部111が延設される領域は、開口105の幅よりも狭い幅で下部電極102が除去された下電極膜除去部115となっている。これ以外は第3の実施形態と同様である。
(Modification 10)
FIG. 34A is a schematic plan view of the main part showing the structure of the piezoelectric element. FIG. 34 (b) is a schematic side sectional view showing the main part of the structure of the piezoelectric element. In this modification, as shown in FIG. 34, the piezoelectric film 107 and the upper electrode 109 continuously extend from one longitudinal end of the opening 105 to a region facing the peripheral wall with a narrower width than the piezoelectric active part 106. The piezoelectric inactive portion 111 is provided. The upper electrode 109 and the external wiring are connected near the end of the opening 105. On the other hand, the lower electrode 102 is basically formed so as to cover a region facing each opening 105. However, the region where the piezoelectric film 107 and the upper electrode 109 are extended, that is, the region where the piezoelectric inactive portion 111 is extended is a lower electrode in which the lower electrode 102 is removed with a width narrower than the width of the opening 105. A film removal unit 115 is formed. Other than this, the third embodiment is the same as the third embodiment.

ここで、圧電体膜107及び上部電極109が開口105の端部から周壁上に延設される部分と下電極膜除去部115では、上部電極109の縁部が下部電極102上から下電極膜除去部115上へ交差する第1方向109aと、上部電極109が周壁上に延設される第2方向109bとが一致しないようにするのが好ましい。すなわち、上部電極109が下部電極102を横切る部分に流れる電流の向きと、延設された上部電極109に流れる電流の向きとの角度が大きくなるようにするのが好ましく、例えば、本変形例では、これら部分に流れる電流の向きの角度が約90°となっている。   Here, in the portion where the piezoelectric film 107 and the upper electrode 109 are extended from the end portion of the opening 105 on the peripheral wall and the lower electrode film removing portion 115, the edge portion of the upper electrode 109 extends from the lower electrode 102 to the lower electrode film. It is preferable that the first direction 109a intersecting the removal portion 115 does not coincide with the second direction 109b in which the upper electrode 109 extends on the peripheral wall. That is, it is preferable that the angle between the direction of the current flowing in the portion where the upper electrode 109 crosses the lower electrode 102 and the direction of the current flowing in the extended upper electrode 109 is large. The angle of the direction of current flowing in these portions is about 90 °.

このように、本変形例では、圧電体能動部106の圧電体膜107及び上部電極109が周壁上まで延設される部分の下部電極102を除去して下電極膜除去部115としている。さらに、それ以外の開口105に対向する領域を下部電極102で覆うようにした。これにより、圧電体能動部106を構成する上部電極109の周囲には、下部電極102の端部がなく放電が起こり難い。また、圧電体膜107及び上部電極109の延設部分では、上部電極109が下部電極102を横切る部分に流れる電流の向きと、延設された上部電極109に流れる電流の向きが一致しないようにしたので、延設された上部電極109から圧電体能動部106に流れ込む電流が下部電極102との交差部分で広がって分散される。このため、電界集中等による圧電体膜107の絶縁破壊を防止することができ、素子チップの耐久性及び信頼性を向上することができる。   Thus, in the present modification, the lower electrode film removing portion 115 is formed by removing the portion of the lower electrode 102 where the piezoelectric film 107 and the upper electrode 109 of the piezoelectric active portion 106 are extended to the peripheral wall. Further, the other region facing the opening 105 is covered with the lower electrode 102. As a result, there is no end portion of the lower electrode 102 around the upper electrode 109 constituting the piezoelectric active portion 106, and it is difficult for discharge to occur. Further, in the extended portion of the piezoelectric film 107 and the upper electrode 109, the direction of the current flowing through the portion where the upper electrode 109 crosses the lower electrode 102 does not match the direction of the current flowing through the extended upper electrode 109. Therefore, the current flowing from the extended upper electrode 109 into the piezoelectric active portion 106 is spread and dispersed at the intersection with the lower electrode 102. Therefore, dielectric breakdown of the piezoelectric film 107 due to electric field concentration or the like can be prevented, and the durability and reliability of the element chip can be improved.

図35は、圧電素子の構造を示す要部模式平面図である。また、図35に示すように、圧電体能動部106と圧電体非能動部111との境界部分の上部電極109上に、圧電体能動部106の変位を抑制する変位抑制層124を設けるようにしてもよい。これにより、圧電体能動部106の端部での振動を抑えることができる。さらに、圧電体能動部106の駆動による弾性膜108のクラックの発生等を防止することができる。また、この変位抑制層124は、例えば、上述したリード電極110と同一の材料等により、容易に形成することができる。   FIG. 35 is a schematic plan view of an essential part showing the structure of the piezoelectric element. Further, as shown in FIG. 35, a displacement suppression layer 124 for suppressing the displacement of the piezoelectric active portion 106 is provided on the upper electrode 109 at the boundary portion between the piezoelectric active portion 106 and the piezoelectric inactive portion 111. May be. Thereby, vibration at the end of the piezoelectric active part 106 can be suppressed. Furthermore, it is possible to prevent the occurrence of cracks in the elastic film 108 due to the driving of the piezoelectric active portion 106. The displacement suppression layer 124 can be easily formed from the same material as that of the lead electrode 110 described above, for example.

尚、本変形例では、圧電体膜107及び上部電極109に対応する領域の下部電極102を略矩形に除去して下電極膜除去部115としたが、これに限定されない。図36(a)及び図36(b)は圧電素子の構造を示す要部模式平面図である。例えば、図36(a)に示すように、開口105に対向する領域に、略円形形状または略楕円形状の下電極膜除去部115を設けるようにしてもよい。また、この場合、圧電体能動部106よりも細い幅で延設される圧電体膜107及び上部電極109の基端部分を、さらに圧電体能動部106の内側まで除去するようしてもよい。これにより、上部電極109が下部電極102を横切る部分に流れる電流の向きと、延設された上部電極109に流れる電流の向きとの角度が大きくなる、すなわち、延設された上部電極109から圧電体能動部106に流れ込む電流の広がる方向が大きくなり、上部電極109と下部電極102との間に印加される電界がさらに分散される。   In the present modification, the lower electrode 102 in the region corresponding to the piezoelectric film 107 and the upper electrode 109 is removed in a substantially rectangular shape to form the lower electrode film removal unit 115, but the present invention is not limited to this. 36 (a) and 36 (b) are schematic plan views of the main part showing the structure of the piezoelectric element. For example, as shown in FIG. 36A, a lower electrode film removing portion 115 having a substantially circular shape or a substantially elliptic shape may be provided in a region facing the opening 105. In this case, the base end portions of the piezoelectric film 107 and the upper electrode 109 extending with a width narrower than that of the piezoelectric active portion 106 may be further removed to the inside of the piezoelectric active portion 106. As a result, the angle between the direction of the current flowing in the portion where the upper electrode 109 crosses the lower electrode 102 and the direction of the current flowing in the extended upper electrode 109 is increased, that is, the piezoelectric from the extended upper electrode 109 is piezoelectric. The direction in which the current flowing into the body active part 106 spreads increases, and the electric field applied between the upper electrode 109 and the lower electrode 102 is further dispersed.

また、例えば、図36(b)に示すように下電極膜除去部115の形状を略半円形状とすると共に、圧電体能動部106の長手方向端部の幅を漸次減少するようにした。さらに、下電極膜除去部115の円弧部分で下部電極102と上部電極109とが交差するようにしてもよい。これのような構成によっても、上部電極109が下部電極102を横切る部分に流れる電流の向きと、延設された上部電極109に流れる電流の向きとの角度が大きくなる。したがって、上述と同様に、下部電極102と上部電極109との間に印加される電界が分散される。   Further, for example, as shown in FIG. 36B, the shape of the lower electrode film removal portion 115 is made substantially semicircular, and the width of the longitudinal end portion of the piezoelectric active portion 106 is gradually reduced. Furthermore, the lower electrode 102 and the upper electrode 109 may intersect at the arc portion of the lower electrode film removal unit 115. Even with such a configuration, the angle between the direction of the current flowing in the portion where the upper electrode 109 crosses the lower electrode 102 and the direction of the current flowing in the extended upper electrode 109 is increased. Therefore, as described above, the electric field applied between the lower electrode 102 and the upper electrode 109 is dispersed.

このように、下電極膜除去部115と、圧電体膜107及び上部電極109の延設部分との形状は特に限定されないが、上部電極109の延設された部分に流れる電流の向きと、下部電極102を横切る部分に流れる電流の向きとの角度が5°〜180°となるようにするのが好ましい。   As described above, the shapes of the lower electrode film removing portion 115 and the extended portions of the piezoelectric film 107 and the upper electrode 109 are not particularly limited, but the direction of the current flowing in the extended portion of the upper electrode 109 and the lower portion It is preferable that the angle with respect to the direction of the current flowing in the portion crossing the electrode 102 is 5 ° to 180 °.

(変形例11)
図37は、圧電素子の構造を示す要部模式平面図である。本変形例では、図37に示すように、下部電極102が開口105の幅方向両側の周壁上の長手方向略中央部で除去されて下電極膜除去部115となっている。圧電体膜107及び上部電極109が、圧電体能動部106の長手方向略中央部から下電極膜除去部115上を介して周壁上まで延設されて圧電体非能動部111となっている。また、周壁上に延設された上部電極109がリード電極110を介して外部配線と接続されている。これ以外は、変形例10と同様である。
(Modification 11)
FIG. 37 is a schematic plan view of an essential part showing the structure of the piezoelectric element. In the present modification, as shown in FIG. 37, the lower electrode 102 is removed at a substantially central portion in the longitudinal direction on the peripheral walls on both sides in the width direction of the opening 105 to form a lower electrode film removal portion 115. The piezoelectric film 107 and the upper electrode 109 are extended from a substantially central portion in the longitudinal direction of the piezoelectric active portion 106 to the peripheral wall through the lower electrode film removing portion 115 to form a piezoelectric inactive portion 111. Further, the upper electrode 109 extending on the peripheral wall is connected to the external wiring through the lead electrode 110. Except this, it is the same as the modification 10.

このように、圧電体膜107及び上部電極109を開口105の幅方向中央部から延設することにより、圧電体能動部106の駆動ロスが抑えられ、弾性膜108の振動の立ち上がりを早くすることができる。また、勿論、変形例10と同様の効果も得ることができる。   As described above, by extending the piezoelectric film 107 and the upper electrode 109 from the central portion in the width direction of the opening 105, the driving loss of the piezoelectric active section 106 can be suppressed and the rise of vibration of the elastic film 108 can be accelerated. Can do. Of course, the same effect as that of the modified example 10 can be obtained.

(変形例12)
図38は、圧電素子の構造を示す要部模式平面図である。本変形例は、図38に示すように、圧電体能動部106の圧電体膜107及び上部電極109が開口105の幅方向両側から周壁上まで延設されている圧電体非能動部111となっている以外は、変形例11と同様である。
(Modification 12)
FIG. 38 is a schematic plan view of an essential part showing the structure of the piezoelectric element. As shown in FIG. 38, this modified example is a piezoelectric inactive portion 111 in which the piezoelectric film 107 and the upper electrode 109 of the piezoelectric active portion 106 are extended from both sides in the width direction of the opening 105 to the peripheral wall. Except that, it is the same as the modification 11.

このような構成によっても、変形例11と同様の効果が得られる。また、開口105の両側から圧電体膜107及び上部電極109を周壁上に延設するようにしたので、圧電体能動部106の駆動ロスをさらに抑えることができ、弾性膜108の振動特性を向上させることができる。   Even with such a configuration, the same effects as those of Modification 11 can be obtained. In addition, since the piezoelectric film 107 and the upper electrode 109 are extended on the peripheral wall from both sides of the opening 105, the driving loss of the piezoelectric active part 106 can be further suppressed, and the vibration characteristics of the elastic film 108 are improved. Can be made.

(変形例13)
図39(a)は、圧電素子の構造を示す要部模式平面図である。図39(b)及び(c)は、圧電素子の構造を示す要部模式側断面図である。本変形例は、図39に示すように、開口105の隔壁上に、下部電極102と同一層で構成される残留部125を設けた例である。本変形例では、残留部125が圧電体能動部106の下部電極102と連続的に開口105の長手方向に亘って設けられている。すなわち、開口105の幅方向両側の隔壁との境界に対向する領域に下部電極102を除去した下電極膜除去部115が設けられている。これにより、隔壁と対向する領域に残留部125が形成されている以外は、第3の実施形態と同様の構成である。
(Modification 13)
FIG. 39A is a schematic plan view of the main part showing the structure of the piezoelectric element. FIGS. 39B and 39C are schematic cross-sectional side views of the main part showing the structure of the piezoelectric element. As shown in FIG. 39, the present modification is an example in which a remaining portion 125 made of the same layer as the lower electrode 102 is provided on the partition wall of the opening 105. In this modification, the remaining portion 125 is provided continuously over the longitudinal direction of the opening 105 with the lower electrode 102 of the piezoelectric active portion 106. In other words, the lower electrode film removal portion 115 from which the lower electrode 102 is removed is provided in a region facing the boundary with the partition wall on both sides in the width direction of the opening 105. Thus, the configuration is the same as that of the third embodiment except that the remaining portion 125 is formed in a region facing the partition.

ここで、下部電極102の幅方向の端部側面と残留部125の幅方向の端部側面との間隔h1、及び圧電体膜107の長手方向端部の側面と周壁上に延設された下部電極102が幅広となるまでの間隔h2は、それぞれ、圧電体膜107の膜厚より長く、且つ下部電極102の幅よりも狭いことが好ましい。 Here, the distance h 1 between the end surface in the width direction of the lower electrode 102 and the end surface in the width direction of the remaining portion 125, and the side surface of the longitudinal end portion of the piezoelectric film 107 and the peripheral wall are extended. The distance h 2 until the lower electrode 102 becomes wide is preferably longer than the film thickness of the piezoelectric film 107 and narrower than the width of the lower electrode 102.

また、残留部125の幅は、隔壁の幅の50%以上であることが好ましく、さらに好ましくは、80%以上である。さらには、並設された複数の開口105及びその幅方向両側の隔壁に対向する領域の少なくとも50%以上の領域に下部電極102または残留部125が形成されていることが好ましい。   Further, the width of the remaining portion 125 is preferably 50% or more of the width of the partition wall, more preferably 80% or more. Furthermore, it is preferable that the lower electrode 102 or the remaining portion 125 is formed in at least 50% or more of the regions facing the plurality of openings 105 arranged in parallel and the partition walls on both sides in the width direction.

尚、本変形例では、開口105の圧電体膜107及び上部電極109が延設される側の端部近傍は、下部電極102が開口105の並設方向に亘って細溝状に除去された下電極膜除去部115となっている。そして、開口105の周壁上の下電極膜は圧電体能動部106を構成する下部電極102とは不連続な不連続下電極膜114となっている。そして、この不連続下電極膜114上に、圧電体膜107及び上部電極109が延設されて圧電体非能動部111となっており、図示しないがその端部近傍で上部電極109と外部配線とが接続されている。   In this modification, the lower electrode 102 is removed in the form of a narrow groove in the vicinity of the end of the opening 105 on the side where the piezoelectric film 107 and the upper electrode 109 are extended. The lower electrode film removal unit 115 is formed. The lower electrode film on the peripheral wall of the opening 105 is a discontinuous lower electrode film 114 that is discontinuous with the lower electrode 102 constituting the piezoelectric active portion 106. On the discontinuous lower electrode film 114, the piezoelectric film 107 and the upper electrode 109 are extended to form the piezoelectric inactive portion 111. Although not shown, the upper electrode 109 and the external wiring are formed near the end. And are connected.

このような構成においても、第3の実施形態と同様の効果が得られる。さらに、本変形例では、開口105の幅方向両側の隔壁に対向する領域に残留部125を、好ましくは上述した条件下で設けるようにした。これにより、下部電極102が除去される領域が非常に少なくなる。従って、パターニングされた下部電極102上に圧電体膜107を成膜しても、圧電体膜107の膜厚が全体的に略均一となり局部的に圧電体膜107の膜厚が薄くなることがない。   Even in such a configuration, the same effect as in the third embodiment can be obtained. Furthermore, in this modification, the remaining portion 125 is preferably provided in the region facing the partition on both sides in the width direction of the opening 105, preferably under the conditions described above. As a result, the area where the lower electrode 102 is removed becomes very small. Therefore, even if the piezoelectric film 107 is formed on the patterned lower electrode 102, the film thickness of the piezoelectric film 107 is substantially uniform as a whole, and the film thickness of the piezoelectric film 107 is locally reduced. Absent.

また、圧電体膜107の長手方向端部の側面と周壁上に延設された下部電極102が幅広となる間での距離h2を比較的狭くしているため、開口105の長手方向端部近傍でも圧電体膜107の膜厚が均一となる。これにより、開口105の下部電極102を引き出す側の端部近傍の圧電体膜107をイオンミリング等の選択性のないエッチング方法でエッチングする場合にも、圧電体膜107の下側の下部電極102が一緒に除去されて膜厚が薄くなることがない。したがって、開口105の端部近傍の下部電極102の剛性が低下することがなく耐久性が向上する。また、このような効果は、圧電体膜107をゾル−ゲル法等のスピンコート法で形成した場合に特に顕著であり、その他に、例えば、MOD法(有機金属熱塗布分解法)等で形成するようにしてもよい。 Further, since the distance h 2 between the side surface of the longitudinal end portion of the piezoelectric film 107 and the lower electrode 102 extending on the peripheral wall becomes relatively wide, the longitudinal end portion of the opening 105 is reduced. Even in the vicinity, the thickness of the piezoelectric film 107 is uniform. Thus, even when the piezoelectric film 107 near the end of the opening 105 on the side from which the lower electrode 102 is drawn is etched by an etching method having no selectivity such as ion milling, the lower electrode 102 below the piezoelectric film 107 is formed. Are removed together and the film thickness is not reduced. Accordingly, the rigidity of the lower electrode 102 in the vicinity of the end of the opening 105 is not lowered, and the durability is improved. Such an effect is particularly noticeable when the piezoelectric film 107 is formed by a spin coating method such as a sol-gel method. In addition, for example, it is formed by a MOD method (organic metal thermal coating decomposition method) or the like. You may make it do.

(変形例14)
図40は、圧電素子の構造を示す要部模式平面図である。本変形例では、図40に示すように、開口105の幅方向の隔壁上に設けられる残留部125が、圧電体能動部106を構成する下部電極102ではなく、不連続下電極膜114と連続的に設けられている以外、変形例13と同様である。
(Modification 14)
FIG. 40 is a schematic plan view of an essential part showing the structure of the piezoelectric element. In the present modification, as shown in FIG. 40, the residual portion 125 provided on the partition in the width direction of the opening 105 is continuous with the discontinuous lower electrode film 114 instead of the lower electrode 102 constituting the piezoelectric active portion 106. The third modification is the same as the modification 13 except that the second modification is provided.

このような構成によっても、圧電体膜107の膜厚が薄くなることがなく、変形例13と同様の効果を得ることができる。   Even with such a configuration, the piezoelectric film 107 is not thinned, and the same effect as that of the modified example 13 can be obtained.

(変形例15)
図41(a)は、圧電素子の構造を示す要部模式平面図である。図41(b)は、圧電素子の構造を示す要部模式側断面図である。図41に示すように、本変形例では、圧電体能動部106と圧電体非能動部111との境界となる下部電極102の端部において圧電体能動部106から配線用下電極膜103に向かって下部電極102の膜厚が漸小する膜厚漸小部126を設けるようにした以外は、第3の実施形態と同様である。また、この膜厚漸小部126の形状は、特に限定されないが、例えば、本変形例では、下部電極102の膜厚が連続的に漸小する傾斜面となっている。
(Modification 15)
FIG. 41A is a schematic plan view of an essential part showing the structure of the piezoelectric element. FIG. 41B is a schematic side sectional view showing the main part of the structure of the piezoelectric element. As shown in FIG. 41, in this modification, the piezoelectric active portion 106 is directed to the wiring lower electrode film 103 at the end portion of the lower electrode 102 that becomes the boundary between the piezoelectric active portion 106 and the piezoelectric inactive portion 111. The third embodiment is the same as the third embodiment except that a gradually decreasing thickness portion 126 in which the thickness of the lower electrode 102 is gradually decreased is provided. The shape of the gradually decreasing film thickness portion 126 is not particularly limited. For example, in this modification, the thickness of the lower electrode 102 is an inclined surface that gradually decreases.

このように、本変形例では、圧電体能動部106の端部となる下部電極102の端部に、圧電体能動部106の外側に向かって膜厚が漸小する膜厚漸小部126を設けるようにした。これにより、圧電体膜107は、膜厚漸小部126を含む下部電極102上にその形状に沿って形成され、全体の膜厚が略均一となる。すなわち、下部電極102の端部での圧電体膜107の膜厚が薄くなることがなく、圧電体能動部106の端部近傍での圧電体膜107の電界集中等による絶縁破壊を抑制することができる。   As described above, in this modification, the film thickness gradually decreasing portion 126 that gradually decreases toward the outside of the piezoelectric active portion 106 is formed at the end of the lower electrode 102 that is the end of the piezoelectric active portion 106. I tried to provide it. Accordingly, the piezoelectric film 107 is formed along the shape on the lower electrode 102 including the gradually decreasing thickness portion 126, and the entire film thickness becomes substantially uniform. That is, the film thickness of the piezoelectric film 107 at the end of the lower electrode 102 is not reduced, and the dielectric breakdown due to electric field concentration of the piezoelectric film 107 near the end of the piezoelectric active part 106 is suppressed. Can do.

尚、本変形例では、膜厚漸小部126を膜厚が連続的に漸小する傾斜面とするようにしたが、これに限定されない。図42(a)及び(b)は、圧電素子の構造を示す要部模式側断面図である。例えば、図42(a)に示すように、膜厚漸小部126aを、膜厚が間欠的に漸小して断面が略階段状とするようにしてもよい。このような膜厚漸小部126aの形成方法も、特に限定されず、例えば、下部電極102上に、レジストを複数回塗布して下部電極102の膜厚漸小部126aとなる領域に膜厚漸小部126aと略同一の階段状のレジスト膜を形成後、下部電極102をパターニングすることにより形成することができる。   In the present modification, the film thickness gradually decreasing portion 126 is an inclined surface where the film thickness gradually decreases, but the present invention is not limited to this. 42 (a) and 42 (b) are schematic cross-sectional side views showing a main part of the structure of the piezoelectric element. For example, as shown in FIG. 42A, the film thickness gradually decreasing portion 126a may be formed so that the film thickness decreases intermittently and the cross section has a substantially stepped shape. A method for forming such a gradually decreasing portion 126a is not particularly limited. For example, a resist is applied a plurality of times on the lower electrode 102, and a film thickness is formed in a region that becomes the gradually decreasing portion 126a of the lower electrode 102. The lower electrode 102 can be formed by patterning after forming a step-like resist film substantially the same as the gradually decreasing portion 126a.

また、例えば、図42(b)に示すように、断面が傾斜曲面で構成される膜厚漸小部126bとしてもよい。このような膜厚漸小部126bの形成方法も特に限定されず、例えば、弾性膜108上の下部電極102を形成しない領域及び膜厚漸小部126bとなる領域をマスクで覆い、いわゆるマスク蒸着によって下部電極102を成膜することにより形成される。すなわち、下部電極102が、マスクで覆った領域の一部にも、マスクの隙間から回り込んで形成され断面が傾斜曲面の膜厚漸小部126bとなる。また、勿論上述のように、下部電極102上に膜厚漸小部126bと略同一形状のレジスト膜を形成後、下部電極102をパターニングすることにより形成することができる。   Further, for example, as shown in FIG. 42 (b), a film thickness gradually decreasing portion 126b having a cross section of an inclined curved surface may be used. A method for forming such a gradually decreasing thickness portion 126b is also not particularly limited. For example, a region where the lower electrode 102 on the elastic film 108 is not formed and a region where the gradually decreasing thickness portion 126b is formed are covered with a mask, so-called mask deposition. The lower electrode 102 is formed by the above. That is, the lower electrode 102 is also formed in a part of the region covered with the mask so as to wrap around from the gap of the mask, so that the thin film thickness gradually decreasing portion 126b whose section is an inclined curved surface. Of course, as described above, after the resist film having substantially the same shape as the gradually decreasing thickness portion 126b is formed on the lower electrode 102, the lower electrode 102 can be patterned.

(変形例16)
図43(a)は、圧電素子の構造を示す要部模式平面図である。図43(b)は、圧電素子の構造を示す要部模式側断面図である。
(Modification 16)
FIG. 43A is a schematic plan view of an essential part showing the structure of the piezoelectric element. FIG. 43B is a schematic side sectional view showing the main part of the structure of the piezoelectric element.

本変形例は、下部電極102の長手方向外側に絶縁材料からなる絶縁膜127を設けた例である。すなわち、本変形例では、図43に示すように、開口105に対向する領域の弾性膜108上に下部電極102、圧電体膜107及び上部電極109からなる圧電体能動部106が形成されている。この圧電体能動部106と圧電体非能動部111の境界となる場所の下部電極102の端部の外側に、例えば、下部電極102の膜厚と略同一の膜厚を有する絶縁膜127を形成した。この絶縁膜127の材料は、特に限定されず、例えば、弾性膜108とは異なる絶縁材料であってもよい。   In this modification, an insulating film 127 made of an insulating material is provided outside the lower electrode 102 in the longitudinal direction. That is, in this modification, as shown in FIG. 43, the piezoelectric active portion 106 including the lower electrode 102, the piezoelectric film 107, and the upper electrode 109 is formed on the elastic film 108 in the region facing the opening 105. . For example, an insulating film 127 having a film thickness substantially the same as the film thickness of the lower electrode 102 is formed outside the end of the lower electrode 102 at the location that becomes the boundary between the piezoelectric active part 106 and the piezoelectric inactive part 111. did. The material of the insulating film 127 is not particularly limited, and may be an insulating material different from that of the elastic film 108, for example.

また、本変形例では、下部電極102をパターニング後、その長手方向一端部外側に絶縁膜127を形成した。その上に、圧電体膜107及び上部電極109を成膜及びパターニングして圧電体能動部106及び圧電体非能動部111を形成した。これにより、下部電極102の端部で圧電体膜107の膜厚が薄くなることがなく、この部分での圧電体膜107の電界集中等による絶縁破壊を防止することができる。また、このような構成においても、勿論、上述の実施形態と同様の効果を得ることができる。   In this modification, after patterning the lower electrode 102, the insulating film 127 is formed outside one end in the longitudinal direction. On top of this, the piezoelectric film 107 and the upper electrode 109 were formed and patterned to form the piezoelectric active part 106 and the piezoelectric inactive part 111. Thereby, the film thickness of the piezoelectric film 107 does not become thin at the end portion of the lower electrode 102, and the dielectric breakdown due to the electric field concentration of the piezoelectric film 107 in this portion can be prevented. Also in such a configuration, it is needless to say that an effect similar to that of the above-described embodiment can be obtained.

(変形例17)
図44(a)は、圧電素子の構造を示す要部模式平面図である。図44(b)は、圧電素子の構造を示す要部模式側断面図である。本変形例は、図44に示すように、圧電体能動部106と圧電体非能動部111との境界部分である下部電極102の端部の外側に絶縁膜127の代わりに厚膜部108aを設けるようにした以外は、変形例16と同様である。厚膜部108aは弾性膜108の膜厚が他の部分よりも厚く、例えば、本変形例では、下部電極102の膜厚分よりも厚く形成されている。
(Modification 17)
FIG. 44A is a schematic plan view of a main part showing the structure of the piezoelectric element. FIG. 44B is a schematic side cross-sectional view of the relevant part showing the structure of the piezoelectric element. In this modification, as shown in FIG. 44, a thick film portion 108a is provided in place of the insulating film 127 outside the end portion of the lower electrode 102, which is a boundary portion between the piezoelectric active portion 106 and the piezoelectric inactive portion 111. It is the same as that of the modification 16 except having made it provide. In the thick film portion 108a, the elastic film 108 is thicker than the other portions. For example, in this modification, the thick film portion 108a is formed thicker than the thickness of the lower electrode 102.

また、本変形例では、弾性膜108をパターニングして所定位置に厚膜部108aを形成後、圧電体膜107及び上部電極109を成膜及びパターニングして圧電体能動部106及び圧電体非能動部111を形成するようにした。これにより、下部電極102の端部に対応する領域の圧電体膜107の膜厚が他の部分より薄くなることがなく、この部分での圧電体膜107の電界集中等による絶縁破壊を形成することができる。また、このような構成においても、第3の実施形態と同様の効果が得られる。   In this modification, the elastic film 108 is patterned to form the thick film portion 108a at a predetermined position, and then the piezoelectric film 107 and the upper electrode 109 are formed and patterned to form the piezoelectric active section 106 and the piezoelectric inactive body. The part 111 was formed. Thereby, the film thickness of the piezoelectric film 107 in the region corresponding to the end portion of the lower electrode 102 does not become thinner than other portions, and the dielectric breakdown due to the electric field concentration of the piezoelectric film 107 in this portion is formed. be able to. Also in such a configuration, the same effect as in the third embodiment can be obtained.

(変形例18)
図45(a)は、圧電素子の構造を示す要部模式平面図である。図45(b)は、圧電素子の構造を示す要部模式側断面図である。本変形例は、図45に示すように、下部電極102の端部よりも内側に上部電極109の端部を形成した例である。この上部電極109の端部が圧電体能動部106の端部となっている。また、例えば、本変形例では、圧電体膜107の端部は下部電極102の端部と略同一位置であり上部電極109の端部よりも外側に突出した下部電極102上にも圧電体膜107は形成されており、この部分が実質的に駆動されない圧電体非能動部111となっている。
(Modification 18)
FIG. 45A is a schematic plan view of an essential part showing the structure of the piezoelectric element. FIG. 45B is a schematic side cross-sectional view of the relevant part showing the structure of the piezoelectric element. This modification is an example in which the end portion of the upper electrode 109 is formed inside the end portion of the lower electrode 102 as shown in FIG. An end portion of the upper electrode 109 is an end portion of the piezoelectric active portion 106. Further, for example, in this modification, the end portion of the piezoelectric film 107 is substantially at the same position as the end portion of the lower electrode 102, and the piezoelectric film is also formed on the lower electrode 102 protruding outward from the end portion of the upper electrode 109. 107 is formed, and this portion is a piezoelectric non-active portion 111 that is not substantially driven.

尚、本変形例では、下部電極102と配線用下電極膜103との間の下部電極102が除去された下電極膜除去部115には、本変形例では、圧電体膜107が除去されずに残留されている。下電極膜除去部115の圧電体膜107が絶縁膜として機能するので下部電極102とリード電極110とが絶縁される。   In this modification, the piezoelectric film 107 is not removed in the lower electrode film removal unit 115 from which the lower electrode 102 between the lower electrode 102 and the wiring lower electrode film 103 is removed. It remains in. Since the piezoelectric film 107 of the lower electrode film removing unit 115 functions as an insulating film, the lower electrode 102 and the lead electrode 110 are insulated.

このように本変形例では、圧電体能動部106のリード電極110の引き出し側の端部外側に、例えば、上部電極109を除去することにより、連続的に圧電体非能動部111を設けるようにした。これにより、圧電体能動部106の端部である上部電極109の端部と下部電極102の端部との距離を大きくすることができる。このため、圧電体能動部106への電圧印加によっても、圧電体能動部106の端部での電界強度が大きくなることがなく、圧電体膜107の絶縁破壊等を防止することができる。また、圧電体能動部106の圧電体膜107の厚さが均一となるため圧電特性が向上する。尚、このような構成によっても、第3の実施形態と同様の効果が得られる。   As described above, in the present modification, the piezoelectric inactive portion 111 is continuously provided by removing, for example, the upper electrode 109 outside the end of the lead active portion 106 of the piezoelectric active portion 106. did. As a result, the distance between the end of the upper electrode 109 and the end of the lower electrode 102 which are the ends of the piezoelectric active portion 106 can be increased. For this reason, even when a voltage is applied to the piezoelectric active portion 106, the electric field strength at the end of the piezoelectric active portion 106 does not increase, and insulation breakdown of the piezoelectric film 107 can be prevented. Further, since the thickness of the piezoelectric film 107 of the piezoelectric active part 106 becomes uniform, the piezoelectric characteristics are improved. Even with such a configuration, the same effects as those of the third embodiment can be obtained.

(変形例19)
第1の実施形態では、PZTの膜をパターニング後、酸素雰囲気中700℃にて加熱処理を行って圧電体膜26を形成した。これに限らず次の工程で行っても良い。加熱処理を行って圧電体膜26を形成する。このとき、酸素雰囲気且つ、水100%の雰囲気下で、600℃〜700℃の温度下、かつ、200気圧以下の圧力下で処理する。この加熱工程は非晶質状の薄膜を加熱し結晶化させる工程で行っても良く、またはこの加熱工程の後に熱処理工程を設けてこの熱処理工程で行っても良い。この条件で熱処理を行うとPZTの膜中の酸素量を増加させることができる。加熱温度が700℃を越えるとPZTの膜中からPbが欠落する。また、気圧が200気圧を越えるとき強誘電体特有のヒステリシス曲線が観測されなくなる。このためPZTの膜の性能が低下する。よって、結晶化したPZTや、PZT系のセラミックス薄膜に対し、水を含んだ雰囲気で熱処理を行う場合、雰囲気水100%であること、雰囲気の圧力が200気圧以下であること、温度が700℃ 以下であることが望ましい。
(Modification 19)
In the first embodiment, after the PZT film is patterned, heat treatment is performed in an oxygen atmosphere at 700 ° C. to form the piezoelectric film 26. You may perform in the following process not only in this. A heat treatment is performed to form the piezoelectric film 26. At this time, the treatment is performed in an oxygen atmosphere and an atmosphere of 100% water at a temperature of 600 ° C. to 700 ° C. and a pressure of 200 atm or less. This heating step may be performed in a step of heating and crystallizing the amorphous thin film, or may be performed in this heat treatment step by providing a heat treatment step after this heating step. When heat treatment is performed under these conditions, the amount of oxygen in the PZT film can be increased. When the heating temperature exceeds 700 ° C., Pb is missing from the PZT film. Further, when the atmospheric pressure exceeds 200 atm, a hysteresis curve peculiar to a ferroelectric substance is not observed. This degrades the performance of the PZT film. Therefore, when heat-treating the crystallized PZT or PZT-based ceramic thin film in an atmosphere containing water, the atmospheric water is 100%, the atmospheric pressure is 200 atm or less, and the temperature is 700 ° C. The following is desirable.

本変形例は、ゾルゲル法成膜のPZT薄膜における、結晶成長させた後に水を含んだ雰囲気で熱処理を行う場合でも良く、もちろん結晶成長させる時に水を含んだ雰囲気で熱処理を行っても良い。また、薄膜材料もジルコニウム酸チタン酸鉛(Pb(Zr、Ti)O3:PZT)に限らず、その他のセラミックス材料、例えば、チタン酸鉛ランタン((Pb,La)TiO3)、ジルコニウム酸鉛ランタン((Pb,La)ZrO3)、ジルコニウム酸チタン酸鉛ランタン((Pb、La)(Zr、Ti)O3:PLZT)、マグネシウムニオブ酸ジルコニウム酸チタン酸鉛(Pb(Mg、Nb)(Zr、Ti)O3:PMN−PZT)、チタン酸ストロンチウム、ニオブ酸リチウム、ジルコニア、Y−1、ITO等に本発明を適用してもよい。また、成膜方法もゾルゲル法の他に、MOD(Metallo−Organic Decomposition)法、スパッタ法、蒸着法で非晶質の薄膜を形成してもよい。 In this modification, heat treatment may be performed in an atmosphere containing water after crystal growth in a PZT thin film formed by a sol-gel method. Of course, the heat treatment may be performed in an atmosphere containing water when the crystal is grown. The thin film material is not limited to lead zirconate titanate (Pb (Zr, Ti) O 3 : PZT), but other ceramic materials such as lead lanthanum titanate ((Pb, La) TiO 3 ), lead zirconate Lanthanum ((Pb, La) ZrO 3 ), lead lanthanum zirconate titanate ((Pb, La) (Zr, Ti) O 3 : PLZT), lead magnesium niobate zirconate titanate (Pb (Mg, Nb) ( Zr, Ti) O 3: PMN -PZT), strontium titanate, lithium niobate, zirconia, the present invention may be applied to the Y-1, ITO or the like. In addition to the sol-gel method, an amorphous thin film may be formed by a MOD (Metal-Organic Decomposition) method, a sputtering method, or a vapor deposition method.

(他の変形例)
以上、実施形態及び変形例を説明したが、超音波トランスデューサー素子チップの基本的構成は上述したものに限定されるものではない。
(Other variations)
Although the embodiment and the modification have been described above, the basic configuration of the ultrasonic transducer element chip is not limited to that described above.

例えば、第3の実施形態では、下部電極102の端部を圧電体能動部106の端部とし、その上の圧電体膜107及び上部電極109をそれより外側まで延設して圧電体非能動部111を設け、圧電体能動部106の端部の破壊を防止しているが、他端部では、開口105内で圧電体膜107及び上部電極109をパターニングすることにより圧電体能動部106の端部となっている。このような端部は圧電体膜107及び上部電極109の剥がれ等が生じる可能性がある。例えば、端部を接着剤等により固定したり、あるいは圧電素子104の圧電体膜107とは不連続の不連続圧電体膜等で覆うことにより圧電体能動部106の端部を保護して、耐久性を向上するようにしてもよい。   For example, in the third embodiment, the end portion of the lower electrode 102 is used as the end portion of the piezoelectric active portion 106, and the piezoelectric film 107 and the upper electrode 109 thereon are extended to the outside to extend inactive to the piezoelectric body. A portion 111 is provided to prevent the end of the piezoelectric active portion 106 from being broken. However, at the other end, the piezoelectric film 107 and the upper electrode 109 are patterned in the opening 105 so that the piezoelectric active portion 106 It is an end. Such an end portion may cause the piezoelectric film 107 and the upper electrode 109 to peel off. For example, the end of the piezoelectric active part 106 is protected by fixing the end with an adhesive or the like, or by covering the piezoelectric film 107 of the piezoelectric element 104 with a discontinuous piezoelectric film, etc. You may make it improve durability.

勿論、以上説明した各実施形態及び変形例は、適宜組み合わせて実施することにより、より一層の効果を奏するものであることは言うまでもない。   Of course, it goes without saying that each of the embodiments and the modifications described above can be further combined and implemented to achieve further effects.

また、以上説明した各実施形態及び変形例は、成膜及びリソグラフィプロセスを応用することにより製造できる薄膜型の超音波トランスデューサー素子チップを例にした。勿論これに限定されるものではない。例えば、基板を積層して開口45を形成するもの。あるいはグリーンシートを貼付もしくはスクリーン印刷等により圧電体膜を形成するもの。または、水熱法等の結晶成長により圧電体膜を形成するもの等、各種の製造方法の構造を超音波トランスデューサー素子チップに採用することができる。   Further, in each of the embodiments and modifications described above, a thin film type ultrasonic transducer element chip that can be manufactured by applying a film formation and a lithography process is taken as an example. Of course, it is not limited to this. For example, a substrate is stacked to form the opening 45. Alternatively, a piezoelectric film is formed by attaching a green sheet or screen printing. Or the structure of various manufacturing methods, such as what forms a piezoelectric film by crystal growth, such as a hydrothermal method, is employable for an ultrasonic transducer element chip.

このように、本実施形態は、その趣旨に反しない限り、種々の構造の超音波トランスデューサー素子チップに応用することができる。   As described above, the present embodiment can be applied to ultrasonic transducer element chips having various structures as long as it does not contradict the purpose.

16…筐体、17…超音波トランスデューサー素子チップとしての素子チップ、24…金属膜としての下部電極、24b…密着膜、26…圧電薄膜としての圧電体膜、43…振動膜。   DESCRIPTION OF SYMBOLS 16 ... Housing | casing, 17 ... Element chip | tip as an ultrasonic transducer element chip | tip, 24 ... Lower electrode as a metal film, 24b ... Adhesion film | membrane, 26 ... Piezoelectric film | membrane as a piezoelectric thin film, 43 ... Vibration film | membrane.

Claims (1)

超音波トランスデューサー素子チップと、
前記超音波トランスデューサー素子チップを支持する筐体と、を備え、
前記超音波トランスデューサー素子チップは振動膜上に形成された金属膜と、
前記金属膜上に形成された圧電薄膜と、を備え、
前記金属膜は前記振動膜上に密着膜を介して積層されており、前記金属膜は白金または白金を含む合金であり、前記密着膜が膜厚80Å以下のチタンであることを特徴とする超音波プローブ。
An ultrasonic transducer element chip;
A housing that supports the ultrasonic transducer element chip,
The ultrasonic transducer element chip is a metal film formed on a vibration film,
A piezoelectric thin film formed on the metal film,
The metal film is laminated on the vibration film via an adhesion film, the metal film is platinum or an alloy containing platinum, and the adhesion film is titanium having a thickness of 80 mm or less. Acoustic probe.
JP2014137458A 2014-07-03 2014-07-03 Ultrasonic probe Pending JP2016015434A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014137458A JP2016015434A (en) 2014-07-03 2014-07-03 Ultrasonic probe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014137458A JP2016015434A (en) 2014-07-03 2014-07-03 Ultrasonic probe

Publications (1)

Publication Number Publication Date
JP2016015434A true JP2016015434A (en) 2016-01-28

Family

ID=55231418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014137458A Pending JP2016015434A (en) 2014-07-03 2014-07-03 Ultrasonic probe

Country Status (1)

Country Link
JP (1) JP2016015434A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019039168A1 (en) * 2017-08-24 2019-02-28 サンデンホールディングス株式会社 Power conversion device
JP2020088115A (en) * 2018-11-22 2020-06-04 セイコーエプソン株式会社 Piezoelectric device manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019039168A1 (en) * 2017-08-24 2019-02-28 サンデンホールディングス株式会社 Power conversion device
JP2020088115A (en) * 2018-11-22 2020-06-04 セイコーエプソン株式会社 Piezoelectric device manufacturing method
JP7167657B2 (en) 2018-11-22 2022-11-09 セイコーエプソン株式会社 Piezoelectric device manufacturing method

Similar Documents

Publication Publication Date Title
US9924924B2 (en) Piezoelectric device, and ultrasonic device, as well as probe, and electronic apparatus
JP5990930B2 (en) Ultrasonic transducer element chip and probe, electronic device and ultrasonic diagnostic apparatus
JP4492821B2 (en) Piezoelectric element
JP5900107B2 (en) Ultrasonic transducer element chip and probe, electronic device and ultrasonic diagnostic apparatus
WO2013145764A1 (en) Ultrasonic transducer element chip and probe, and electronic device and ultrasound diagnostic equipment
JP2013255692A (en) Ultrasonic transducer element unit, probe, probe head, electronic device, and ultrasonic diagnostic device
JP2015195351A (en) Piezoelectric element, piezoelectric device and probe, and electronic device and ultrasonic image device
JP6136464B2 (en) ULTRASONIC TRANSDUCER DEVICE AND PROBE, ELECTRONIC DEVICE, AND ULTRASONIC IMAGING DEVICE
JP6252279B2 (en) ULTRASONIC TRANSDUCER DEVICE AND PROBE, ELECTRONIC DEVICE, AND ULTRASONIC IMAGING DEVICE
EP1503872B1 (en) Array of membrane ultrasound transducers
JP2016005222A (en) Ultrasonic probe
JP6606866B2 (en) Piezoelectric device and probe, electronic apparatus and ultrasonic imaging apparatus
JP2019110179A (en) Piezoelectric film, piezoelectric module, and manufacturing method for piezoelectric film
JP2016019012A (en) Ultrasonic probe
JP2016015434A (en) Ultrasonic probe
CN107028621B (en) Ultrasonic transducer, ultrasonic probe, and ultrasonic device
JP2015041650A (en) Method for manufacturing piezoelectric element, method for manufacturing liquid injection head, and method for manufacturing ultrasonic transducer
JP2015216478A (en) Ultrasonic probe
JP2016012762A (en) Ultrasonic probe
JP6221679B2 (en) Ultrasonic device and probe, electronic apparatus and ultrasonic imaging apparatus
JP6365726B2 (en) Ultrasonic transducer device and electronic equipment
JP2016225420A (en) Manufacturing method of piezoelectric device, piezoelectric device, piezoelectric module and electronic apparatus
JP6773484B2 (en) Ultrasonic transducers, ultrasonic probes using them, and electronic devices
JP2014179503A (en) Liquid ejection head, liquid ejection device, piezoelectric element, ultrasonic transducer and ultrasonic device
JP2017000792A (en) Ultrasonic transducer element chip, probe, electronic device, and ultrasonic diagnostic device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160628