JP2015518603A - Dna計算 - Google Patents

Dna計算 Download PDF

Info

Publication number
JP2015518603A
JP2015518603A JP2015503442A JP2015503442A JP2015518603A JP 2015518603 A JP2015518603 A JP 2015518603A JP 2015503442 A JP2015503442 A JP 2015503442A JP 2015503442 A JP2015503442 A JP 2015503442A JP 2015518603 A JP2015518603 A JP 2015518603A
Authority
JP
Japan
Prior art keywords
dna
input signal
transistor
signal
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015503442A
Other languages
English (en)
Inventor
デーヴィッド・ボバック・ザカリアイエ
Original Assignee
デーヴィッド・ボバック・ザカリアイエ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デーヴィッド・ボバック・ザカリアイエ filed Critical デーヴィッド・ボバック・ザカリアイエ
Publication of JP2015518603A publication Critical patent/JP2015518603A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/12Computing arrangements based on biological models using genetic models
    • G06N3/123DNA computing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/002Biomolecular computers, i.e. using biomolecules, proteins, cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • Molecular Biology (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Genetics & Genomics (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microcomputers (AREA)

Abstract

本発明は、一般に、DNA−ベース・マイクロプロセッサについて扱う。本発明の一実施形態例では、受光器を有するDNA格子(lattice or grid)がマイクロプロセッサを形成し、一連の論理ゲートの機能を実行するように構成される。光信号を格子上に照射することによって、入力信号がDNA格子に供給される。格子は、この格子上に配置された一連の論理ゲートの機能を実行する。一方、この格子は、増強光出力信号を供給する。増強光出力信号は、デコードされてDNA−ベース・マイクロプロセッサによる処理を表す。【選択図】 なし

Description

関連出願に対する相互引用
[0001] 本願は、2012年3月28日に出願された仮特許出願第61/617,026号、および2013年3月25日に出願された通常特許出願第13/850,177号に対する優先権を主張する。これらの特許出願をここで引用したことにより、それらの内容全てが本願にも含まれるものとする。
[0002] 本発明は、一般的には、マイクロプロセッサならびにそのコンポーネントおよび構成物(constituents)に関する。更に特定すれば、本発明は、光信号またはDNA−ヌクレオチド螺旋(DNA-nucleotide strands)の形態で入力を受けることによってアクティブ化されるDNAにおいて動作するプロセッサに関する。
従来技術
[0003] 中央演算装置(CPU)は、コンピュータ・プログラムの命令を実行して、システムの基本的な算術、論理、および入力/出力動作を実行するためのコンピュータ・システムの一部である。CPUは、コンピュータにおいて、脳にいくらか類似した役割を果たす。CPUの形態、設計、および実施態様は、最早期の例以来劇的に変化してきたが、その基本的な動作は全く同じままである。
[0004] 大型機では、CPUは1枚以上のプリント回路基板を必要とする。パーソナル・コンピュータおよび小型ワークステーションでは、CPUは、マイクロプロセッサと呼ばれる1つのシリコン・チップ内に収容される。1970年代以来、マイクロプロセッサ・クラスのCPUが、他の全てのCPU実施態様をほぼ完全に追い越した。最近のCPUは、通例4平方センチメートル未満で数百本もの接続ピンを有するパッケージに入った大規模集積回路になっている。
[0005] CPUの2つの典型的なコンポーネントに、算術演算および論理演算を実行する算術論理ユニット(ALU)と、命令をメモリから抽出し、必要な時にALUを呼び出してこれらをデコードし実行する制御ユニット(CU)とがある。
[0006] 初期のCPUは、もっと大きな、場合によっては他にはない、コンピュータの一部としてカスタム設計された。しかしながら、特定の用途のためにカスタムCPUを設計するこの方法は、大量生産される標準化されたプロセッサの開発にほぼ敗れ去った。この標準化は、ディスクリート・トランジスタ・メインフレームおよびミニコンピュータの時代に始まり、集積回路(IC)の普及と共に急速に加速した。ICは、増々複雑なCPUを、ナノメートル単位の許容度で、設計および製造することを可能にした。CPUの微細化および標準化は、双方共、専用計算機械の限定された用途を遙かに超えて、近年の生活におけるディジタル・デバイスの存在を増加させた。近年のマイクロプロセッサは、自動車からセル・フォンおよび子供の玩具まであらゆるものに見られる。
[0007] 種々の技術が、増々小型化され信頼性を高めた電子デバイスの構築を容易にしたので、CPU設計の複雑さは高まった。最初のこのような改良は、トランジスタの出現と共にもたらされた。1950年代および1960年代におけるトランジスタ型CPUは、真空管や電気リレーのような、嵩張り、信頼性がなく、脆いスイッチング・エレメントで構築される必要がもはやなくなった。この改良によって、一層複雑で信頼性の高いCPUが、ディスクリート(個別)コンポーネントを含む、1枚または数枚のプリント回路基板上に構築された。
[0008] この期間の間に、多くのトランジスタを密集空間に製造する方法が普及した。集積回路(IC)は、多数のトランジスタを1つの半導体ベースのダイ、即ち、「チップ」上に製造することを可能にした。最初は、NORゲートのような、非常に基本的な特殊でないディジタル回路が微細化されてICとなった。これらの「構築ブロック」ICに基づくCPUは、一般に、「小規模集積」(SSI)デバイスと呼ばれる。アポロ誘導コンピュータにおいて使用されたような、SSI ICは、通常、数十個までのトランジスタを内蔵した。CPU全体をSSI ICで構築するためには、数千個もの個々のチップが必要であったが、それでもなお、初期のディスクリート・トランジスタ設計よりも、消費空間および電力は遙かに少なかった。微細電子技術が発展するに連れて、増々多くのトランジスタがIC上に配置され、完全なCPUに必要とされる個々のICの個数が減少した。MSIおよびLSI(中規模および大規模集積)ICは、トランジスタの個数を、百個単位に、そして千個単位に増大させた。
[0009] 過去60年にわたってCPUの複雑さ、サイズ、構造、および全体的な形状は著しく変化したが、基本的な設計および機能は全く変わっていないことは特筆すべきである。集積回路トランジスタ技術の限界、およびコンピュータ・チップの基礎としてのシリコンの使用に関して、懸念が生じた。電子ゲートの過度な微細化のために、エレクトロマイグレーション、加熱、およびサブスレッショルド漏れ(subthreshold leakage)というような現象の影響が遙かに増々重大になりつつある。コンピュータ・チップの開発者は、シリコンが、コンピュータ・チップの製造のための主要な材料として、その限界に達しつつあることを心配している。これら新しい方の懸念は、研究者に、量子コンピュータのような新たな計算方法を調査させ、更に古典的なフォン・ノイマン・モデルの有用性を拡大する平行処理(parallelism)および他の方法の使用を広げさせる多くの要因に含まれる。
[0010] したがって、シリコン・ベースのトランジスタ・チップを、それよりも小型で、更に複雑なタスクを扱うことができ、更に速く動作する新たなマイクロプロセッサと置き換える必要がある。本発明は、これらの必要性を満たし、更に他の関係する利点も提供する。
[0011] 本発明の一実施形態例は、格子状アセンブリに互いに配列されたまたは互いに接合された複数のDNA−トランジスタを有するDNA−ベース・マイクロプロセッサを含む。複数のDNA−トランジスタの各々は、特定のアミノ酸シーケンスに構成されることによって、論理ゲートを複製する複数のDNA−分子で構成される。格子状アセンブリは、パルス状電磁波の入力信号を受信するように構成される。入力信号は、第1変調データ信号を含む。格子状アセンブリは、第1変調データ信号の吸収に続いて、第2変調データ信号を含む電磁波の出力信号を放出するように構成される。第2変調データ信号は、複数のDNA−分子によって実行される計算動作に基づく、第1変調データ信号の増強である。
[0012] 他の実施形態例では、第1変調データ信号の入力信号が、四進数系に基づくのでもよい。または、第1変調データ信号の入力信号が、二進数系に基づくのでもよい。あるいは、第1変調データ信号の入力信号が、DNA−ベース・マイクロプロセッサに入力される前に二進信号から四進数系に変換されるのでもよい。
[0013] 論理ゲートまたはDNA−トランジスタは、AND、OR、NOT、NAND、NOR、XOR、またはXNORを含む1つ以上のトランジスタ・タイプの組み合わせを含むことができる。
[0014] 入力信号は、1つよりも多い電磁波を含んでもよい。出力信号は、1つよりも多い電磁波を含んでもよい。1つよりも多い電磁波は、1つよりも多い異なる周波数を含むのでもよい。1つの異なる周波数は、DNA−ベース・マイクロプロセッサが多数のデータ・シーケンスを同時に処理することを可能にすればよい。
[0015] 本発明の他の実施形態例は、特定のアミノ酸シーケンスに構成されることによって論理ゲートを複製した複数のDNA−分子を有するDNA−ベース・トランジスタを含む。DNA−ベース・トランジスタは、パルス状電磁波の入力信号を受信するように構成される。DNA−ベース・トランジスタは、入力信号に対して、出力信号を生成する計算動作を実行するように構成される。DNA−ベース・トランジスタは、出力信号を、増強パルス状電磁波として放出するように構成される。
[0016] 他の実施形態例では、入力信号は、四進数系または二進数系に基づくのでもよい。入力信号は、DNA−ベース・トランジスタに入力される前に、四進数系に変換される二進信号を含むのでもよい。
[0017] DNA−トランジスタは、AND、OR、NOT、NAND、NOR、XOR、またはXNORを含む1つ以上のトランジスタ・タイプの組み合わせを含むことができる。
[0018] 入力信号は、複数のパルス状電磁波を含むことができ、または出力信号は、複数の増強パルス状電磁波を含む。
[0019] 入力信号は、少なくとも2つの異なる周波数を含む1つよりも多いパルス状電磁波を含んでもよく、これによって、DNA−ベース・トランジスタが多数のデータ・シーケンスを同時に処理することを可能にする。
[0020] 本発明の他の実施形態例は、格子状アセンブリに互いに対して配列されたまたは互いに接合された複数酵素トランジスタを含むDNA−ベース・マイクロプロセッサを含む。複数の酵素トランジスタの各々は、特定のアミノ酸シーケンスに構成されることによって論理ゲートを複製する複数の制限酵素を含む。格子状アセンブリは、パルス状電磁波の入力信号を受信するように構成される。入力信号は、第1変調データ信号を含む。格子状アセンブリは、第1変調データ信号の吸収の後、第2変調データ信号を含む電磁波の出力信号を放出するように構成される。第2変調データ信号は、複数の制限酵素によって実行される計算動作に基づく、第1変調データ信号の増強である。
[0021] 他の実施形態例では、入力信号は、四進数系または二進数系に基づく。入力信号は、DNA−ベース・マイクロプロセッサに入力される前に四進数系に変換される二進信号を含むのでもよい。
[0022] DNA−トランジスタは、AND、OR、NOT、NAND、NOR、XOR、またはXNORを含む1つ以上のトランジスタ・タイプの組み合わせを含むことができる。
[0023] 入力信号は、少なくとも2つの異なる周波数を含む1つよりも多いパルス状電磁波を含んでもよく、これによって、DNA−ベース・トランジスタが多数のデータ・シーケンスを同時に処理することを可能にする。
[0024] 集積回路またはモノリシック集積回路(IC、チップ、またはマイクロチップとも呼ばれる)は、トレース・エレメントをパターン化して半導体材料の薄い基板の表面内に拡散させることによって製造される電子回路である。半導体デバイス間に相互接続を形成するために、追加の材料が堆積され、パターン化される。集積回路は、今日事実上全ての電子機器に使用され、電子機器の世界に革命をもたらせた。コンピュータ、移動体電話機、およびその他のディジタル・アプライアンスは、集積回路の低コスト生産によって可能になった近年の社会構造において今や切っても切れない部分である。
[0025] 本発明は、先行技術のシリコン・ベースのマイクロチップ技術と比較して、マイクロプロセッサの基礎としてDNAを使用する。当技術分野では周知のように、DNAヌクレオチドのある種の構成は、従前の論理ゲート(AND、OR、NOT、NAND、NOR、XOR、およびXNOR)の内1つ以上に類似した機能を実行する。これらの論理ゲートをDNAで構成したとき、DNA−トランジスタおよび/または酵素トランジスタと呼ぶことができる。
[0026] DNAは、個々の分子の格子への機械配置(machine placement)によって構成することができる。DNAは、同様に、顕微鏡または当技術分野において周知の他の方法を使用する移動によって構成することもできる。本発明の一実施形態例では、DNA分子は、格子形状構造または格子状アセンブリに構成される。DNAは無数の他の構造形状に構成することができると仮定する。多数のDNA−トランジスタを互いに関して配列し、または互いに接合して、格子または格子状アセンブリを形成することができる。
[0027] 一実施形態例では、マイクロプロセッサを形成するためにトランジスタが組み合わせられるやり方と同様に論理ゲートを組み合わせるために、個々のDNA−ベース論理ゲートが格子に構成される。
[0028] DNAは、先行技術のシリコン・ベースのマイクロチップ技術に対して無数の利点を提供し、先に注記したシリコンの欠点の多くに取り組む。DNAは、シリコン・ベースのコンピュータ技術よりも小型で高速である。100億個のDNA分子を1立方センチメートル未満のエリアに収容することができる。シリコン・ベース計算と比較すると、DNAは、豊富であり、無害で、しかも安い。電気を使用することによって情報を処理するシリコン・プロセッサを使用する代わりに、DNA分子は、光、DNA−螺旋、または他の形態の入力/出力によって伝えられる信号を処理することができる。DNAは光受容体と混合され、感光性にすることができる。このように、電気の代わりに光を伝える論理ゲートは、遙かに高速に動作する。
[0029] 本発明のある種の実施形態では、入力信号は、1つよりも多い電磁波を含むことができる。このような場合、多数の電磁波を同時に処理することができ(量子計算と同様に)、一層効率的な計算が達成される。このような多数の電磁波は、種々のDNAシーケンスの可変エネルギ・レベルを制御することができる。
[0030] 本発明のDNAベース・プロセッサが動作する態様は、従前のコンピュータ・プロセッサとは異なる。オンおよびオフまたは0および1という2つの状態だけを有する従前のコンピュータ・プロセッサとは異なり、本発明は、4つの異なる状態を表すためにDNAヌクレオチドを使用する。4つの状態とは、A、T、C、Gであり、各ヌクレオチド、A=アデニン、T=チミン、C=シトシン、およびG=グアニンの頭文字と相関がある。このような4状態システムは、一般に四進数系(quaternary numeral system)と呼ばれる。DNA−処理されたマイクロプロセッサは、二進数系(binary numeral system)および当技術分野において周知の他の系とでも同様に使用することができる。ある種の実施形態では、二進信号は、DNA−ベース・マイクロプロセッサに入力される前に、四進数系に変換される。
[0031] データ・ストリングが処理されるために操作者によってコンピュータに入力されると、従前では、マシン・コードに変換される。マシン・コードは二進数としても知られる。以上で注記した二進数は、標準的なマシン・コードであり、0および1で構成される。
[0032] 本発明の一実施形態例では、二進数の代わりに、DNA−ベース・プロセッサによって処理されるマシン・コードはATCGである。以下の手順にしたがって、A、T、C、およびGのシーケンスが処理される。最初に、操作者がデータ・ストリングをコンピュータに入力する。このコンピュータは、データ・ストリングをATCGコンピュータ・コードに変換する。このATCGは、光パルスに変換され、紫外線光が、マシン・コードのシーケンスを相関付けるある種のパターンで閃光する。マシン・コードは、ここから、A、T、C、およびGのシーケンスになる。この光パルスは、DNAプロセッサ格子上に伝えられる。
[0033] 格子上における第1論理ゲート、即ち、DNA−トランジスタは、光エネルギを吸収し、変更光信号を放出する。この光信号は、格子に含まれる論理ゲート即ちDNAトランジスタの全てによって吸収され、そして再度放出される。変更光信号は、格子上にある最後の論理ゲートによって放出される。放出された光信号は、光センサによって受光され、光センサからの信号はコンピュータによってデコードされる。コンピュータは、出力機械(output machine)を、データ・ストリング入力に対する解(solution)に変換する。放出光信号または出力信号は、入力信号に対してDNA−トランジスタによって行われた計算動作に基づいて、入力信号の変調データ信号の増大(augmentation)を構成する。
[0034] 本発明の他の実施形態例では、DNAの螺旋上に変調された信号を使用して、入力および出力が行われる。このような実施形態では、最初に、操作者がデータ・ストリングを入力する。次に、コンピュータがこのデータ・ストリングをATGCコードに変換する。このATCGコードは、DNA螺旋に合成される。合成されたDAN螺旋は、DNA−プロセッサ格子と結合される(mate)。格子上の第1論理ゲートは、DNA螺旋と結合し、PCR増幅を実行する。PCR増幅が行われるまで、DAN螺旋は、選択的に、各論理ゲートを通過する。変更DNA螺旋は、格子上の最後の論理ゲートによって排出される(discharge)。排出されたDNA螺旋は、DNAシーケンス・センサによって受け取られる。DNAシーケンス・センサからの信号は、コンピュータによってデコードされる。コンピュータは、出力機械コードを、データ・ストリング入力に対する解に変換する。
[0035] 2つの状態の代わりに4つの状態があるので、計算は遙かに速いレートで行われる。これによって、コンピュータは、線形であるシリコン・マイクロチップの動作方法ではなく、並列である人間の脳のように、一層多く動作することができる。このDNAベース・マイクロプロセッサにおいて実行するコンピュータは、同様に動作する。殆どの人間は同時に多数のタスクを実行することができ(即ち、同時にガムを噛みながら自転車に乗る)、我々のように、DNAコンピュータも同時に多数のタスクを実行することができる。したがって、同じチップにおいて同時に多数の項目を計算し処理することができる。
[0036] 論理ゲートは、ブール関数を実現する理想化された(idealized)または物理的なデバイスである。即ち、これは、1つ以上の論理入力に対して論理動作を実行し、1つの論理出力を生成する。論理ゲートは、主に、電子スイッチとして機能するダイオードまたはトランジスタを使用して実現されるが、電磁リレー(リレー・ロジック)、流体ロジック、空力ロジック(pneumatic logic)、光学素子、分子、または機械要素を使用しても、構成することができる。
[0037] 増幅によって、ブール関数を構成できるのと同じ方法で、論理ゲートを縦続接続することができ、ブール・ロジックの全ての物理モデルの組み立て(construction)が可能になり、したがって、ブール・ロジックで記述することができるアルゴリズムおよび数学の全てが可能になる。
[0038] 論理ゲートには、AND、OR、NOT、NAND、NOR、XOR、およびXNORの7種類がある。機能的に完全な論理システムを構築するために、リレー、バルブ(真空管)、またはトランジスタを使用することができる。バイポーラ・トランジスタを使用する最も簡単な論理ゲートのファミリーは、抵抗−トランジスタ・ロジック(RTL)と呼ばれる。ダイオード論理ゲートとは異なり、RTLゲートは、一層複雑な論理機能を生成するために、無限に(indefinitely)縦続接続することができる。これらのゲートは、初期の集積回路に使用されていた。高速化を求めて、RTLにおいて使用されていた抵抗器がダイオードに置き換えられ、ダイオード−トランジスタ・ロジック(DTL)になった。次いで、1つのトランジスタは2つのダイオードの作用(job)を遙かに素早く、しかも半分の空間しか使用せずに行うことができるという観察によって、トランジスタ−トランジスタ・ロジック(TTL)がDTLに取って代わった。ディジタル・システムの事実上あらゆるタイプの相補型チップの実施態様において、更に一層の小型化および電力消費削減のために、バイポーラ・トランジスタは、相補型電界効果トランジスタ(MOSFET)に置き換えられ、これによって相補型金属酸化物半導体(CMOS)ロジックが得られた。
[0039] 本発明は、DNAマイクロプロセッサを形成するDNA格子を含む。DNAマイクロプロセッサは、一連のDNA分子を個々に隣り合わせて配置して格子状構造を形成することによって構成される。DNAは、電子顕微鏡を用いて手作業で配置することができる。生産において、格子は、ロボットの補助によって、大量に生産される。格子の個々のコンポーネントは、DNA論理ゲートである。DNA論理ゲートは、DNAヌクレオチドのシーケンスであり、トランジスタと同様にブール関数を実行する。
[0040] DNA格子の各DNAは、ヌクレオチドの組み合わせで構成される。本発明の一実施形態例では、DNA分子は6つのヌクレオチドで構成される。例えば、6つのヌクレオチドの組み合わせは、アデノシン、チミン、シトシン、グアニン、アデノシン、およびチミン(ATCGAT)を含むことができる。一実施形態例では、各DNA分子が6つのヌクレオチドの組み合わせになっているが、可変の組み合わせおよびサイズのDNAも、当業者によって考案することができよう。
[0041] 光信号をDNA格子に伝えるために、コンピュータは微小発光ダイオード(LED)を制御する。LEDは、特定波長の光をDNA格子に放出する。本発明の一実施形態例では、LEDの波長は紫外線の範囲内である。
[0042] LEDは、DNA格子にコード化メッセージを伝えるために、コンピュータによって、オンおよびオフのパルスを発生するように制御することができる。尚、光パルス信号がDNA格子のDNA分子の内1つに当たったとき、DNAはこの光パルス信号を受信し、次いでその信号を隣接するDNA分子に再放出すると仮定する。隣接するDNA分子がこの光を受光すると、そのDNA分子もこの光を再放出する。これは、DNA格子の最も近い角に光が渡されるまで行われる。次いで、光はDNA格子の角からセンサに再放出される。このセンサもコンピュータ制御される。
[0043] このセンサは、DNA格子からの出力送信を受信し、光信号出力に応じてATCGのシーケンスをデコードするようにプログラミングされた光感応センサである。このセンサは、格子構造から来る光の波長を登録する。格子構造から来る光の波長は、LEDによって送られる光の波長とは異なる。この波長の差は、格子構造の機能性およびその計算能力に対応する。
[0044] 以上で詳細に説明したように、情報をコード化し、パルス状光信号としてDNA格子構造に送ることができる。変化した光信号は、DNA格子構造によって抜き取られる(omit)。抜き取られた信号は、その波長およびその他のプロパティが受け取られデコードされる。
[0045] 例えば、一実施形態例では、数学問題(5+5というような)を、入力パルス状光信号上にコード化することもできる。このパルス状光信号は、DNA格子構造の一部に照射される。DNA格子構造は、マイクロプロセッサ・チップに類似したやり方で、一連の論理ゲートの機能を実行するように構成される。入力光信号が受光された後、DNA格子構造は、マイクロプロセッサが二進コード化数学問題を扱うのと同様に、DNA−ベース論理ゲートによって、光信号上にコード化された数学問題を処理する。次いで、DNA格子構造は、増強光信号を出力として放出する。この出力光信号は受信され、数学問題に対する答え、例えば、10を得るために、デコードすることができる。
[0046] 尚、以上の5+5の例は、単純な数学的機能を例示する目的のためにのみ紹介されたことは、認められてしかるべきである。先に注記したように、増幅によって、ブール関数を構成できるのと同じ方法で、論理ゲートを縦続接続することができ、ブール・ロジックの物理モデルの組み立てが可能になり、したがって、ブール・ロジックで記述することができるアルゴリズムおよび数学の全てが可能になる。
[0047] 光は、シリコンに沿って移動する電子よりも速い。更に、DNAの格子は、シリコン・ベース・チップができるよりも多くの処理を小さな面積に効果的に詰め込むことができる。このため、当業者は認めることができるように、以上の例は、精巧な数学および計算機能を実行するために、規模を著しく拡大することもできる。
[0048] 本発明の一実施形態は、非二進形態でDNA計算を可能にすることによって、先行技術のプロセッサよりも大幅に進歩する。二進コンピュータは、通例、2つの状態のみ、即ち、オンおよびオフ、または0および1を使用する。先行技術のプロセッサは、通例、二進ディジタル・フォーマットを使用して動作するが、本発明の実施形態例は、4つの状態を得るために、4つのDNAヌクレオチド(アデノシン、チミン、シトシン、およびグアニン)を使用することができる。このように、本発明のこの実施形態は、2つよりも多い数の状態で動作することをコンピュータに可能にすることによって、先行技術のプロセッサよりも大幅に進歩する。このように、本発明は、DNA計算に量子計算の利点の多くを得させることができる。
[0049] 以上様々な実施形態について例示の目的に限って詳細に説明したが、本発明の範囲および主旨から逸脱することなく、各々には種々の変更を行うこともできる。したがって、本発明は、添付した特許請求の範囲による以外では、限定されることはない。本発明の他の特徴および利点は、本発明の原理を一例として例示する詳細な説明から明白となろう。

Claims (20)

  1. DNA−ベース・マイクロプロセッサであって、
    格子状アセンブリに互いに対して配列されたまたは互いに接合された複数のDNA−トランジスタを含み、
    前記複数のDNA−トランジスタの各々が、特定のアミノ酸シーケンスに構成されることによって論理ゲートを複製する複数のDNA−分子を含み、
    前記格子状アセンブリが、パルス状電磁波の入力信号を受信するように構成され、
    前記入力信号が第1変調データ信号を含み、
    前記格子状アセンブリが、前記第1変調データ信号の吸収に続いて、第2変調データ信号を含む電磁波の出力信号を放出するように構成され、
    前記第2変調データ信号が、前記複数のDNA−分子によって実行される計算動作に基づく、前記第1変調データ信号の増強である、DNA−ベース・マイクロプロセッサ。
  2. 請求項1に記載のDNA−ベース・マイクロプロセッサにおいて、前記第1変調データ信号を含む入力信号が、四進数系に基づく、DNA−ベース・マイクロプロセッサ。
  3. 請求項1に記載のDNA−ベース・マイクロプロセッサにおいて、前記第1変調データ信号を含む入力信号が、二進数系に基づく、DNA−ベース・マイクロプロセッサ。
  4. 請求項1に記載のDNA−ベース・マイクロプロセッサにおいて、前記第1変調データ信号を含む入力信号が、前記DNA−ベース・マイクロプロセッサに入力される前に、二進信号から四進数系に変換される、DNA−ベース・マイクロプロセッサ。
  5. 請求項1に記載のDNA−ベース・マイクロプロセッサにおいて、前記論理ゲートまたはDNA−トランジスタが、AND、OR、NOT、NAND、NOR、XOR、またはXNORを含む1つ以上のトランジスタ・タイプの組み合わせを含む、DNA−ベース・マイクロプロセッサ。
  6. 請求項1に記載のDNA−ベース・マイクロプロセッサにおいて、前記入力信号が、1つよりも多いパルス状電磁波を含む、DNA−ベース・マイクロプロセッサ。
  7. 請求項6に記載のDNA−ベース・マイクロプロセッサにおいて、前記出力信号が、1つよりも多い電磁波を含む、DNA−ベース・マイクロプロセッサ。
  8. 請求項6に記載のDNA−ベース・マイクロプロセッサにおいて、前記1つよりも多いパルス状電磁波が、1つよりも多い異なる周波数を含む、DNA−ベース・マイクロプロセッサ。
  9. 請求項8に記載のDNA−ベース・マイクロプロセッサにおいて、前記1つよりも多い異なる周波数が、前記DNA−ベース・マイクロプロセッサが多数のデータ・シーケンスを同時に処理することを可能にする、DNA−ベース・マイクロプロセッサ。
  10. DNA−ベース・トランジスタであって、
    特定のアミノ酸シーケンスに構成されることによって論理ゲートを複製した複数のDNA−分子を含み、
    前記DNA−ベース・トランジスタが、パルス状電磁波の入力信号を受信するように構成され、
    前記DNA−ベース・トランジスタが、前記入力信号に対して、出力信号を生成する計算動作を実行するように構成され、
    前記DNA−ベース・トランジスタが、前記出力信号を、増強パルス状電磁波として放出するように構成される、DNA−ベース・トランジスタ。
  11. 請求項10に記載のDNA−ベース・トランジスタにおいて、前記入力信号が、四進数系または二進数系に基づく、DNA−ベース・トランジスタ。
  12. 請求項10に記載のDNA−ベース・トランジスタにおいて、前記入力信号が、前記DNA−ベース・トランジスタに入力される前に四進数系に変換される二進信号を含む、DNA−ベース・トランジスタ。
  13. 請求項10に記載のDNA−ベース・トランジスタにおいて、前記DNA−ベース・トランジスタが、AND、OR、NOT、NAND、NOR、XOR、またはXNORを含む1つ以上のトランジスタ・タイプの組み合わせを含む、DNA−ベース・トランジスタ。
  14. 請求項10に記載のDNA−ベース・トランジスタにおいて、前記入力信号が、複数のパルス状電磁波を含むか、または前記出力信号が、複数の増強パルス状電磁波を含む、DNA−ベース・トランジスタ。
  15. 請求項10に記載のDNA−ベース・トランジスタにおいて、前記入力信号が、少なくとも2つの異なる周波数を含む1つよりも多いパルス状電磁波を含むことによって、前記DNA−ベース・トランジスタが多数のデータ・シーケンスを同時に処理することを可能にする、DNA−ベース・トランジスタ。
  16. DNA−ベース・マイクロプロセッサであって、
    格子状アセンブリに互いに対して配列されたまたは互いに接合された複数酵素トランジスタを含み、
    前記複数の酵素トランジスタの各々が、特定のアミノ酸シーケンスに構成されることによって論理ゲートを複製する複数の制限酵素を含み、
    前記格子状アセンブリが、パルス状電磁波の入力信号を受信するように構成され、
    前記入力信号が、第1変調データ信号を含み、
    前記格子状アセンブリが、前記第1変調データ信号の吸収の後、第2変調データ信号を含む電磁波の出力信号を放出するように構成され、
    前記第2変調データ信号が、前記複数の制限酵素によって実行される計算動作に基づく、前記第1変調データ信号の増強である、DNA−ベース・マイクロプロセッサ。
  17. 請求項16に記載のDNA−ベース・マイクロプロセッサにおいて、前記入力信号が、四進数系または二進数系に基づく、DNA−ベース・マイクロプロセッサ。
  18. 請求項16に記載のDNA−ベース・マイクロプロセッサにおいて、前記入力信号が、前記DNA−ベース・マイクロプロセッサに入力される前に四進数系に変換される二進信号を含む、DNA−ベース・マイクロプロセッサ。
  19. 請求項16に記載のDNA−ベース・マイクロプロセッサにおいて、前記DNA−トランジスタが、AND、OR、NOT、NAND、NOR、XOR、またはXNORを含む1つ以上のトランジスタ・タイプの組み合わせを含む、DNA−ベース・マイクロプロセッサ。
  20. 請求項16に記載のDNA−ベース・マイクロプロセッサにおいて、前記入力信号が、少なくとも2つの異なる周波数を含む1つよりも多いパルス状電磁波を含むことにより、前記DNA−ベース・トランジスタが多数のデータ・シーケンスを同時に処理することを可能にする、DNA−ベース・マイクロプロセッサ。
JP2015503442A 2012-03-28 2013-03-25 Dna計算 Pending JP2015518603A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261617026P 2012-03-28 2012-03-28
US61/617,026 2012-03-28
PCT/US2013/033758 WO2013148604A1 (en) 2012-03-28 2013-03-25 Dna computing
US13/850,177 US20130262818A1 (en) 2012-03-28 2013-03-25 Dna computing
US13/850,177 2013-03-25

Publications (1)

Publication Number Publication Date
JP2015518603A true JP2015518603A (ja) 2015-07-02

Family

ID=49236670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015503442A Pending JP2015518603A (ja) 2012-03-28 2013-03-25 Dna計算

Country Status (4)

Country Link
US (2) US20130262818A1 (ja)
EP (1) EP2831915A4 (ja)
JP (1) JP2015518603A (ja)
WO (1) WO2013148604A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130176342A1 (en) * 2012-01-11 2013-07-11 Liqun Zhu System and method for imaging dna sequences for gene-targeting process
CN106650306B (zh) * 2016-12-23 2019-07-16 大连大学 基于链置换的四位bcd码加法器的设计方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176482B1 (en) * 2000-11-28 2007-02-13 Ramot At Tel-Aviv University DNA-based electronics
US20100164548A1 (en) * 2004-09-08 2010-07-01 Ternarylogic Llc Implementing Logic Functions With Non-Magnitude Based Physical Phenomena

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950008443B1 (ko) * 1991-06-28 1995-07-31 샤프 가부시끼가이샤 2-가/n-가 변환유니트를 포함하는 기억장치
US6652808B1 (en) * 1991-11-07 2003-11-25 Nanotronics, Inc. Methods for the electronic assembly and fabrication of devices
US5434396A (en) * 1992-11-10 1995-07-18 Xicor Inc. Wireless powering and communication system for communicating data between a host system and a stand-alone device
IL121312A (en) * 1997-07-14 2001-09-13 Technion Res & Dev Foundation Microelectronic components, their manufacture and electronic networks containing them
US6774222B1 (en) * 1998-02-20 2004-08-10 The United States Of America As Represented By The Department Of Health And Human Services Molecular computing elements, gates and flip-flops
JP2006512751A (ja) * 2002-12-23 2006-04-13 ユニバーシティ オブ サスカチュワン テクノロジーズ インコーポレーティッド 核酸回路素子の化学スイッチング
US20050055167A1 (en) * 2003-05-20 2005-03-10 Council Of Scientific And Industrial Research DNA based number system and arithmetic

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176482B1 (en) * 2000-11-28 2007-02-13 Ramot At Tel-Aviv University DNA-based electronics
US20100164548A1 (en) * 2004-09-08 2010-07-01 Ternarylogic Llc Implementing Logic Functions With Non-Magnitude Based Physical Phenomena

Also Published As

Publication number Publication date
EP2831915A1 (en) 2015-02-04
EP2831915A4 (en) 2016-08-17
US20130262818A1 (en) 2013-10-03
WO2013148604A1 (en) 2013-10-03
US20170357888A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
EP2977911B1 (en) System with interspersed processors and configurable communication elements and corresponding manufacturing method
US8046727B2 (en) IP cores in reconfigurable three dimensional integrated circuits
Amano A survey on dynamically reconfigurable processors
Buell et al. Guest editors' introduction: High-performance reconfigurable computing
JP2022177096A (ja) 行列処理装置
Martin et al. Three generations of asynchronous microprocessors
Abdelfattah et al. The case for embedded networks on chip on field-programmable gate arrays
Kojima et al. Genmap: A genetic algorithmic approach for optimizing spatial mapping of coarse-grained reconfigurable architectures
Wong et al. An architecture for asynchronous FPGAs
Glaser et al. TR-FSM: Transition-based reconfigurable finite state machine
KR100977963B1 (ko) 산술 논리 유닛용 셀, 이러한 셀을 포함하는 프로세서, alu 셀을 위한 제어 회로기기, 마스킹된 alu 셀 및 마스킹된 alu 셀의 두 입력의 논리적 결합 방법
JP2015518603A (ja) Dna計算
Patel et al. Area–delay and energy efficient multi‐operand binary tree adder
Chu et al. A high-performance design of generalized pipeline cellular array
Ma et al. Darwin3: a large-scale neuromorphic chip with a novel ISA and on-chip learning
Cardarilli et al. Fine-grain reconfigurable functional unit for embedded processors
Shekhawat et al. Low power magnitude comparator circuit design
Roy et al. Simplification of Switching Functions Using Hex-Minterms
WO2005038644A1 (ja) データ処理装置
Vijayakumari et al. A simplified efficient technique for the design of combinational logic circuits
Reddy et al. Sensor Signal Processing using High-Level Synthesis and Internet of Things with a Layered Architecture
Qureshi et al. Design-space exploration between FPGA and ASIF
Deivasigamani A systematic design approach for a novel energy efficient ALU for 8-bit QCA microcontroller
Bhuvaneshwari et al. Low Power CMOS GDI Full-adder Design
Raghavan et al. Semi custom design: a case study on SIMD shufflers

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171003