JP2015220386A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2015220386A JP2015220386A JP2014104018A JP2014104018A JP2015220386A JP 2015220386 A JP2015220386 A JP 2015220386A JP 2014104018 A JP2014104018 A JP 2014104018A JP 2014104018 A JP2014104018 A JP 2014104018A JP 2015220386 A JP2015220386 A JP 2015220386A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- carrier
- adhesive
- sheet
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000853 adhesive Substances 0.000 claims abstract description 49
- 230000001070 adhesive effect Effects 0.000 claims abstract description 49
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 17
- 238000001723 curing Methods 0.000 claims description 3
- 238000013007 heat curing Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000009300 dissolved air flotation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Landscapes
- Adhesives Or Adhesive Processes (AREA)
- Die Bonding (AREA)
Abstract
Description
この発明は、特にラインセンサなどの複数の半導体を近接で実装する半導体装置の製造方法に関する。 The present invention particularly relates to a method of manufacturing a semiconductor device in which a plurality of semiconductors such as line sensors are mounted in proximity.
特開２０１１−０７７４３６号公報（特許文献１参照）には、ダイアタッチフィルム（ＤＡＦ）１０４に対して剥離性を有する支持テープ１２２の一面上に、前記半導体チップ１０２の前記配線基板１０３に対する貼着面に対応する大きさを有する複数のＤＡＦ１０４を仮貼着する第一工程と、前記配線基板１０３に前記支持テープ１２２の一面側を重ね合わせることにより、前記ＤＡＦ１０４を前記配線基板１０３に一括して転写する第二工程と、前記支持テープ１２２を剥離した後に、前記各ＤＡＦ１０４上に前記半導体チップ１０２を貼着する第三工程と、を具備してなることを特徴とする半導体装置の製造方法が記載されている。 In Japanese Patent Application Laid-Open No. 2011-077436 (see Patent Document 1), the semiconductor chip 102 is attached to the wiring substrate 103 on one surface of a support tape 122 that is peelable from the die attach film (DAF) 104. A first step of temporarily adhering a plurality of DAFs 104 having a size corresponding to the surface, and overlapping one surface side of the support tape 122 on the wiring substrate 103, so that the DAF 104 is collectively attached to the wiring substrate 103. A method of manufacturing a semiconductor device, comprising: a second step of transferring; and a third step of sticking the semiconductor chip 102 on each DAF 104 after the support tape 122 is peeled off. Have been described.
特許文献１に記載の発明は、切断したダイアタッチフィルム（ＤＡＦ）を支持テープ上に配置し、その支持テープを配線基板上に重ね合わせ、ＤＡＦを配線基板の各チップ搭載部に一括搭載することでＤＡＦの無駄な利用を抑え、支持テープを介して配線基板に押圧することでＤＡＦと配線基板との間に隙間を発生させることなく仮貼着することを目的としている。
The invention described in
特許文献１に記載の発明は、半導体チップの配線基板に対する貼着面に対応する大きさに切断しＤＡＦを、配線基板に貼着した後に、半導体チップをＤＡＦ上に貼着しているので、ＤＡＦの配線基板への貼着精度と半導体チップのＤＡＦへの貼着精度の違いにより、半導体チップの未貼着箇所が発生する課題がある。
Since the invention described in
この発明は、上記のような課題を解決するためになされたものであり、シート状接着剤を用いた半導体チップのキャリア又は配線基板への接着において、半導体チップの未貼着箇所が発生しない半導体装置の製造方法を得る。 The present invention has been made to solve the above-described problems, and a semiconductor in which an unattached portion of a semiconductor chip does not occur in bonding of a semiconductor chip to a carrier or a wiring board using a sheet adhesive. A device manufacturing method is obtained.
この発明に係る半導体装置の製造方法は、シート状接着剤を介して、半導体チップをキャリアに接着する工程を有する半導体装置の製造方法であって、前記キャリア上の、複数の前記半導体チップ実装エリアを、一括して前記シート状接着剤を前記キャリア上に貼付するシート状接着剤貼付工程と、前記キャリアにおける、それぞれの前記半導体チップに対応する前記半導体チップ実装エリアの前記シート状接着剤上に前記半導体チップを貼付する半導体チップ貼付工程と、前記シート状接着剤を加熱硬化して、前記半導体チップを前記キャリアに接着する加熱工程と、を備えたものである。 A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device including a step of bonding a semiconductor chip to a carrier via a sheet-like adhesive, wherein the plurality of semiconductor chip mounting areas on the carrier On the sheet adhesive in the semiconductor chip mounting area corresponding to each semiconductor chip in the carrier. A semiconductor chip attaching step for attaching the semiconductor chip, and a heating step for heat-curing the sheet adhesive to adhere the semiconductor chip to the carrier.
この発明によれば、複数の半導体チップ２を一括したシート接着剤３で、半導体チップ２をキャリア１に接着するので、半導体チップ２の未接着箇所が発生しない効果がある。
According to the present invention, since the
実施の形態１．
この発明の実施の形態１について、図を用いて説明する。図１は、この発明の実施の形態１における半導体装置である。図２は、この発明の実施の形態１における半導体装置の製造工程図である。図１及び図２において、２は半導体チップ、１は半導体チップ２を実装するキャリア、３はシート状接着剤、４は半導体チップ間の間隙を示す。半導体チップ２は、シート状接着剤３によって、キャリア１に接着されている。
キャリア１にはシート状接着剤３が搭載されており、その上に半導体チップ２がシート状接着剤３によって接着されており、２つ以上の複数の半導体チップ２は半導体チップ間の間隙４によって近接で接着されている。なお、所定の接着エリア内の半導体チップ２は、一括して、１枚のシート状接着剤３にて、キャリア１に接着されている。
A sheet-
つぎにこの発明の実施の形態１の製造方法について、図２を用いて説明する。キャリア１にシート状接着剤３を仮付けする（図２（ａ））。このとき、シート状接着剤３は、キャリア１上の所定の接着エリア内に含まれる複数の半導体チップ２を、一括して接着できる広さの、１枚のシート状接着剤３となっている。
Next, the manufacturing method according to the first embodiment of the present invention will be described with reference to FIG. The sheet-
キャリア１上における、それぞれの半導体チップ２に対応する半導体チップ実装エリアのシート状接着剤３上に、各半導体チップ２が位置決め搭載される（図２（ｂ））。なお、半導体チップ２は、間隙４（４ａ、４ｂ）有して配置される。
Each
シート状接着剤３を加熱などにより硬化させることで、半導体チップ２のキャリア１への接着を完了させる（図２（ｃ））。
By curing the sheet-
以上のように、この発明の実施の形態１の半導体装置の製造方法によれば、複数の半導体チップ２を一括したシート接着剤３で、半導体チップ２をキャリア１に接着するので、半導体チップ２の未接着箇所が発生しない効果がある。
As described above, according to the manufacturing method of the semiconductor device of the first embodiment of the present invention, the
また、ＤＡＦ又はペースト状接着剤を用いていないので、接着面に気泡が残らない効果がある。 In addition, since no DAF or paste adhesive is used, there is an effect that no bubbles remain on the bonding surface.
また、ペースト状接着剤を用いていないので、間隙４（４ａ、４ｂ）から接着剤が半導体チップ２の能動面２ａに這い上がり、半導体チップ２の能動面２ａの電気回路とキャリア１とが、短絡することによる、特性の変化も無い。
Further, since no paste adhesive is used, the adhesive crawls up from the gap 4 (4a, 4b) to the
実施の形態２．
この発明の実施の形態２について、図を用いて説明する。図３は、この発明の実施の形態２における半導体装置である。図４は、この発明の実施の形態２における半導体装置の製造工程図である。図３及び図４において、２は半導体チップ、１は半導体チップ２を実装するキャリア、３はシート状接着剤、６は半導体チップ２を電気的に接続する配線基板を示す。半導体チップ２と半導体チップ２を電気的に接続する配線基板６は同じシート状接着剤３でキャリア１に接着されている。
キャリア１にはシート状接着剤３が搭載されており、その上に半導体チップ２と半導体チップ２と電気的に接続する配線基板６がシート状接着剤３によって接着されている。なお、所定の接着エリア内の半導体チップ２と配線基板６は、一括して、１枚のシート状接着剤３にて、キャリア１に接着されている。
A sheet-
つぎにこの発明の実施の形態２の実装手順について、図４を用いて説明する。たとえば、キャリア１にシート状接着剤３を仮付けする（図４（ａ））。このとき、シート状接着剤３は、キャリア１上の所定の接着エリア内に含まれる複数の半導体チップ２と配線基板６を、一括して接着できる広さの、１枚のシート状接着剤３となっている。
Next, a mounting procedure according to the second embodiment of the present invention will be described with reference to FIG. For example, the sheet-
キャリア１上における、配線基板６に対応する配線基板実装エリアのシート状接着剤３上に、配線基板６を位置決めした後、接着固定する（図４（ｂ））。
The wiring board 6 is positioned on the sheet-
キャリア１上における、それぞれの半導体チップ２に対応する半導体チップ実装エリアのシート状接着剤３上に、各半導体チップ２を位置決めし搭載する（図４（ｃ））。
Each
加熱硬化などによりシート状接着剤３を硬化させることで、配線基板６と半導体チップ２のキャリア１への接着を完了させる（図４（ｄ））。
By curing the
以上のように、この発明における実施の形態２の半導体装置によれば、配線基板６と複数の半導体チップ２とを一括したシート接着剤３で、配線基板６と半導体チップ２をキャリア１に接着するので、配線基板６及び半導体チップ２の未接着箇所が発生しない効果がある。
As described above, according to the semiconductor device of the second embodiment of the present invention, the wiring substrate 6 and the
また、ＤＡＦ又はペースト状接着剤を用いていないので、接着面に気泡が残らない効果がある。 In addition, since no DAF or paste adhesive is used, there is an effect that no bubbles remain on the bonding surface.
１：キャリア、２：半導体チップ、２ａ：半導体チップの能動面、３：シート状接着剤、
４：半導体チップ間の間隙、４ａ、４ｂ：半導体チップ間の間隙、６：配線基板。
1: carrier, 2: semiconductor chip, 2a: active surface of semiconductor chip, 3: sheet-like adhesive,
4: Gaps between semiconductor chips, 4a, 4b: Gaps between semiconductor chips, 6: Wiring board.
Claims (2)
前記キャリア上の、複数の前記半導体チップ実装エリアを、一括して前記シート状接着剤を前記キャリア上に貼付するシート状接着剤貼付工程と、
前記キャリアにおける、それぞれの前記半導体チップに対応する前記半導体チップ実装エリアの前記シート状接着剤上に前記半導体チップを貼付する半導体チップ貼付工程と、
前記シート状接着剤を加熱硬化して、前記半導体チップを前記キャリアに接着する加熱工程と、を備えた半導体装置の製造方法。 A method for manufacturing a semiconductor device comprising a step of bonding a semiconductor chip to a carrier via a sheet-like adhesive,
A plurality of the semiconductor chip mounting areas on the carrier, a sheet-like adhesive pasting step for pasting the sheet-like adhesive on the carrier at once,
A semiconductor chip attaching step of attaching the semiconductor chip on the sheet-like adhesive in the semiconductor chip mounting area corresponding to each of the semiconductor chips in the carrier;
And a heating step of heat-curing the sheet adhesive to bond the semiconductor chip to the carrier.
前記キャリア上の、複数の前記半導体チップ実装エリアと基板実装エリアとを、一括して前記シート状接着剤を前記キャリア上に貼付するシート状接着剤貼付工程と、
前記キャリアにおける、前記基板実装エリアの前記シート状接着剤上に前記基板を貼付する基板貼付工程と、
前記キャリアにおける、それぞれの前記半導体チップに対応する前記半導体チップ実装エリアの前記シート状接着剤上に前記半導体チップを貼付する半導体チップ貼付工程と、
前記シート状接着剤を加熱硬化して、複数の前記半導体チップと前記基板とを前記キャリアに接着する加熱工程と、を備えた半導体装置の製造方法。 A method of manufacturing a semiconductor device comprising a step of bonding a semiconductor chip and a substrate to a carrier via a sheet-like adhesive,
A plurality of the semiconductor chip mounting area and the substrate mounting area on the carrier, and a sheet-like adhesive pasting step for pasting the sheet-like adhesive on the carrier,
A substrate pasting step of pasting the substrate on the sheet-like adhesive in the substrate mounting area in the carrier;
A semiconductor chip attaching step of attaching the semiconductor chip on the sheet-like adhesive in the semiconductor chip mounting area corresponding to each of the semiconductor chips in the carrier;
A method for manufacturing a semiconductor device, comprising: a step of heating and curing the sheet-like adhesive to bond the plurality of semiconductor chips and the substrate to the carrier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014104018A JP5962705B2 (en) | 2014-05-20 | 2014-05-20 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014104018A JP5962705B2 (en) | 2014-05-20 | 2014-05-20 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015220386A true JP2015220386A (en) | 2015-12-07 |
| JP5962705B2 JP5962705B2 (en) | 2016-08-03 |
Family
ID=54779520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014104018A Active JP5962705B2 (en) | 2014-05-20 | 2014-05-20 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5962705B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077134A (en) * | 1993-02-08 | 1995-01-10 | General Electric Co <Ge> | Integrated circuit module |
| JP2009021614A (en) * | 2008-08-18 | 2009-01-29 | Hitachi Chem Co Ltd | Curing filmy adhesive for use in multi-chip packaging method |
-
2014
- 2014-05-20 JP JP2014104018A patent/JP5962705B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077134A (en) * | 1993-02-08 | 1995-01-10 | General Electric Co <Ge> | Integrated circuit module |
| JP2009021614A (en) * | 2008-08-18 | 2009-01-29 | Hitachi Chem Co Ltd | Curing filmy adhesive for use in multi-chip packaging method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5962705B2 (en) | 2016-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014235294A5 (en) | ||
| JP2009076658A5 (en) | ||
| JP6164495B2 (en) | Circuit structure and method for manufacturing circuit structure | |
| TW201608686A (en) | Semiconductor package and a method for fabricating the same | |
| TWI575622B (en) | :verfahren zur herstellung von halbleiter-bauelementen und entspreschendes halbleiter-bauelement:process to produce semiconductor components and corresponding semiconductor component | |
| JP5962705B2 (en) | Manufacturing method of semiconductor device | |
| TWI576032B (en) | Substrate structure and manufacturing method thereof | |
| TWI393494B (en) | Substrate strip with wiring and method for fabricating the same | |
| KR20180089886A (en) | Method of manufacturing semiconductor chip | |
| JP2015019003A (en) | Power module and process of manufacturing the same | |
| JP2014017367A (en) | Semiconductor device | |
| JP2013016771A (en) | Nondefective board array module and method of manufacturing the same | |
| US20170053856A1 (en) | Semiconductor die attachment with embedded stud bumps in attachment material | |
| JP5720748B2 (en) | Manufacturing method of semiconductor chip | |
| US8900926B2 (en) | Chip package method | |
| CN107644843B (en) | Wafer stack manufacturing method | |
| TW201709470A (en) | Backside stacked die in an integrated circuit (IC) package | |
| CN112830448B (en) | Microphone packaging technology and microphone packaging structure | |
| JP6168360B2 (en) | Circuit structure and method for manufacturing circuit structure | |
| KR101354781B1 (en) | Fabracating Method Of Semiconductor Device | |
| TW200536080A (en) | Method for manufacturing an adhesive substrate with a die-cavity sidewall | |
| TW201007901A (en) | Base plate structure of high heat conduction | |
| JP2017092212A (en) | Semiconductor device and manufacturing method of the same | |
| JP2017108033A (en) | Wiring board and method of manufacturing the same | |
| JP2015154080A5 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160613 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5962705 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |