JP2015219703A - Electrostatic detection device - Google Patents

Electrostatic detection device Download PDF

Info

Publication number
JP2015219703A
JP2015219703A JP2014102554A JP2014102554A JP2015219703A JP 2015219703 A JP2015219703 A JP 2015219703A JP 2014102554 A JP2014102554 A JP 2014102554A JP 2014102554 A JP2014102554 A JP 2014102554A JP 2015219703 A JP2015219703 A JP 2015219703A
Authority
JP
Japan
Prior art keywords
unit
detection
detection unit
voltage
modulation capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014102554A
Other languages
Japanese (ja)
Inventor
悟 武縄
Satoru Takenawa
悟 武縄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2014102554A priority Critical patent/JP2015219703A/en
Publication of JP2015219703A publication Critical patent/JP2015219703A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electrostatic detection device capable of enlarging a capacitance change to be detected.SOLUTION: The electrostatic detection device comprises: a detection unit (Cx)100 in which a capacitance value changes when an object approaches or comes into contact therewith; a converter 20 converting a charge amount of the detection unit (Cx)100 into a voltage change of a modulation capacitor 110 by charging and discharging of the detection unit (Cx)100 and charging and discharging of the modulation capacitor 110; a comparison unit 30 comparing a reference voltage Vwith a voltage value of the modulation capacitor 110, and outputting a detection signal V; and a processing unit 40 calculating an output signal Vcorresponding to the capacitance value of the detection unit 100 based on the detection signal of the comparison unit 30. The reference voltage Vis variable, and is switched to different voltages at a predetermined timing when the detection unit (Cx)100 is charged and discharged.

Description

本発明は、静電検出装置に関し、特に、静電容量変化を拡大して検出する静電検出装置に関する。   The present invention relates to an electrostatic detection device, and more particularly, to an electrostatic detection device that expands and detects a capacitance change.

従来、静電タッチ電極に蓄えられた電荷で変調コンデンサを充電し、そのときの電圧変化を観測することで容量変化を測定する静電検出装置が提案されている。この変調コンデンサにはコンパレータが接続され、コンデンサ電圧が閾値以上になるとパルスを出力し、このパルス数から容量変化を測定するものである(例えば、特許文献1)。   Conventionally, there has been proposed an electrostatic detection device that measures a change in capacitance by charging a modulation capacitor with electric charge stored in an electrostatic touch electrode and observing a change in voltage at that time. A comparator is connected to the modulation capacitor, and a pulse is output when the capacitor voltage exceeds a threshold value, and a change in capacitance is measured from the number of pulses (for example, Patent Document 1).

具体的には、支持基板上に配置された複数の検出電極と、この複数の検出電極の各々に接続される検出電極などの検出対象が有する静電容量に対応した電圧波形に変換するための抵抗とコンデンサの直列接続で構成されるCV変換手段と、検出電極の各々に入出力ポートが接続される汎用的なマイクロコンピュータを有し、マイクロコンピュータのCPUにより検出電極の各々の静電容量あるいはその変化に対応した値から接近物体の位置を演算するものである。   Specifically, a plurality of detection electrodes arranged on a support substrate and a voltage waveform corresponding to the capacitance of a detection target such as a detection electrode connected to each of the plurality of detection electrodes A CV conversion means comprising a series connection of a resistor and a capacitor, and a general-purpose microcomputer in which an input / output port is connected to each of the detection electrodes, and the capacitance of each of the detection electrodes or The position of the approaching object is calculated from the value corresponding to the change.

この静電検出装置によれば、部材コストの低い比較的簡単な構成で、高い分解能で静電容量の検出を可能にすることができるとされている。   According to this electrostatic detection device, it is said that electrostatic capacitance can be detected with high resolution with a relatively simple configuration with a low member cost.

特開2010−152876号公報JP 2010-152876 A

しかし、このような構成においては、感度を大きくするほどオフセットが大きくなり、容量変化の検出範囲が狭くなるという問題があった。   However, in such a configuration, there is a problem that as the sensitivity is increased, the offset increases and the detection range of the capacitance change becomes narrow.

したがって、本発明の目的は、静電容量変化を拡大して検出することができる静電検出装置を提供することにある。   Accordingly, an object of the present invention is to provide an electrostatic detection device that can detect a change in capacitance in an enlarged manner.

[1]上記目的を達成するため、物体の近接又は接触により静電容量値が変化する検出部と、前記検出部の充電及び放電、変調コンデンサの放電及び充電により、前記検出部の電荷量を前記変調コンデンサの電圧変化に変える変換部と、参照電圧と前記変調コンデンサの電圧値を比較して検出信号を出力する比較部と、前記比較部の前記検出信号に基づいて前記検出部の静電容量値に対応する出力信号を算出する処理部と、を有し、前記参照電圧は、前記検出部の充電時と放電時において異なる電圧に設定されることを特徴とする静電検出装置を提供する。 [1] In order to achieve the above object, the amount of electric charge of the detection unit is determined by the detection unit whose capacitance value changes due to the proximity or contact of an object, charging and discharging of the detection unit, and discharging and charging of the modulation capacitor. A converter for changing the voltage of the modulation capacitor; a comparison unit for comparing a reference voltage with a voltage value of the modulation capacitor and outputting a detection signal; and an electrostatic of the detection unit based on the detection signal of the comparison unit And a processing unit that calculates an output signal corresponding to a capacitance value, wherein the reference voltage is set to a different voltage when the detection unit is charged and discharged. To do.

[2]前記参照電圧は、前記検出部の充電時よりも放電時において小さく設定されることを特徴とする上記[1]に記載の静電検出装置であってもよい。 [2] The electrostatic detection device according to [1], wherein the reference voltage is set to be smaller during discharging than during charging of the detection unit.

[3]また、前記検出部の充電及び放電、前記変調コンデンサの放電及び充電、前記比較部での比較処理、及び、前記処理部での出力信号算出が同期して行なわれることを特徴とする上記[1]又は[2]に記載の静電検出装置であってもよい。 [3] The detection unit may be charged and discharged, the modulation capacitor may be discharged and charged, the comparison unit may perform comparison processing, and the output signal may be calculated by the processing unit. The electrostatic detection device according to [1] or [2] may be used.

本発明の静電検出装置によれば、静電容量変化を拡大して検出することができる静電検出装置を提供することができる。   According to the electrostatic detection device of the present invention, it is possible to provide an electrostatic detection device that can detect a change in electrostatic capacitance in an enlarged manner.

図1は、本発明の静電検出装置の全体ブロック構成図であり、検出部(Cx)が充電、変調コンデンサ(CMOD)が放電されている状態を示す図である。FIG. 1 is an overall block configuration diagram of the electrostatic detection device of the present invention, and shows a state where a detection unit (Cx) is charged and a modulation capacitor (C MOD ) is discharged. 図2は、本発明の静電検出装置の全体ブロック構成図であり、検出部(Cx)が放電、変調コンデンサ(CMOD)が充電されている状態を示す図である。FIG. 2 is an overall block diagram of the electrostatic detection device of the present invention, and shows a state where the detection unit (Cx) is discharged and the modulation capacitor (C MOD ) is charged. 図3(a)〜(e)は、それぞれ、(a)VMODの波形図、(b)PWMの波形図、(c)VREFの波形図、(d)VDFFの波形図、(e)VANDの波形図である。3A to 3E are (a) a waveform diagram of V MOD , (b) a waveform diagram of PWM, (c) a waveform diagram of V REF , (d) a waveform diagram of V DFF , and (e), respectively. ) VAND waveform diagram. 図4は、コンパレータ170の閾値電圧である参照電圧VREFを一定(2.8V)とした場合の、(a)VMODの波形図、(b)PWMの波形図、(c)VREFの波形図、(d)VDFFの波形図である。FIG. 4 shows (a) V MOD waveform diagram, (b) PWM waveform diagram, and (c) V REF when reference voltage V REF that is the threshold voltage of comparator 170 is constant (2.8 V). (D) Waveform diagram of V DFF . 図5は、寄生容量Cに対する感度を示すグラフであり、ΔVREFをパラメータとして示すものである。FIG. 5 is a graph showing the sensitivity to the parasitic capacitance CX , and shows ΔV REF as a parameter. 図6は、寄生容量Cに対するオフセットを示すグラフであり、ΔVREFをパラメータとして示すものである。FIG. 6 is a graph showing an offset with respect to the parasitic capacitance C X , and shows ΔV REF as a parameter. 図7は、指接触による静電容量値Cと検出値との関係を示すグラフである。FIG. 7 is a graph showing the relationship between the capacitance value CF and the detection value due to finger contact.

(本発明の実施の形態)
図1は、本発明の静電検出装置の全体ブロック構成図であり、検出部が充電、変調コンデンサが放電されている状態を示す図である。また、図2は、検出部が放電、変調コンデンサが充電されている状態を示す図である。
(Embodiment of the present invention)
FIG. 1 is an overall block configuration diagram of the electrostatic detection device of the present invention, and shows a state where a detection unit is charged and a modulation capacitor is discharged. FIG. 2 is a diagram illustrating a state where the detection unit is discharged and the modulation capacitor is charged.

(静電検出装置の構成)
本発明の実施の形態に係る静電検出装置1は、物体の近接又は接触により静電容量値が変化する検出部(Cx)100と、検出部(Cx)100の充電及び放電、変調コンデンサ110の放電及び充電により、検出部(Cx)100の電荷量を変調コンデンサ110の電圧変化に変える変換部20と、参照電圧VREFと変調コンデンサ110の電圧値を比較して検出信号VCOMを出力する比較部30と、比較部30の検出信号に基づいて検出部100の静電容量値に対応する出力信号VOUTを算出する処理部40と、を有して構成されている。参照電圧VREFは可変とされ、検出部(Cx)100の充電時と放電時において所定のタイミングで異なる電圧に切り替えられる。
(Configuration of electrostatic detection device)
The electrostatic detection device 1 according to the embodiment of the present invention includes a detection unit (Cx) 100 whose capacitance value changes due to the proximity or contact of an object, charging and discharging of the detection unit (Cx) 100, and a modulation capacitor 110. The converter 20 changes the charge amount of the detection unit (Cx) 100 to the voltage change of the modulation capacitor 110 by discharging and charging the reference voltage V REF and the voltage value of the modulation capacitor 110, and outputs the detection signal V COM And a processing unit 40 that calculates an output signal VOUT corresponding to the capacitance value of the detection unit 100 based on the detection signal of the comparison unit 30. The reference voltage V REF is variable and is switched to a different voltage at a predetermined timing when the detection unit (Cx) 100 is charged and discharged.

(検出部)
検出部(Cx)100は、例えば、物体の近接又は接触により静電容量値が変化するセンサとしての電極等の浮遊容量である。また、2端子で形成されたコンデンサ等の静電容量でもよい。以下では、タッチセンサとしての電極の浮遊容量として説明する。
(Detection unit)
The detection unit (Cx) 100 is a stray capacitance such as an electrode as a sensor whose capacitance value changes due to the proximity or contact of an object, for example. Further, it may be a capacitance such as a capacitor formed by two terminals. Below, it demonstrates as a floating capacitance of the electrode as a touch sensor.

(変換部)
変換部20は、検出部(Cx)100の充電及び放電、変調コンデンサ110の放電及び充電により、検出部(Cx)100の電荷量を変調コンデンサ110の電圧変化に変える機能を備えている。この変換部20は、電荷の充電又は放電を切り替えるスイッチ部(SW1)120、変調コンデンサ(CMOD)110の充電又は放電を切り替えるスイッチ部(SW2)130、放電抵抗(R)140、放電抵抗(R)140の充電又は放電を切り替えるスイッチ部(SW3)150、スイッチ部(SW1)120とスイッチ部(SW2)130とを所定のタイミングで駆動するシーケンサ(PRS)160等により構成されている。
(Conversion unit)
The conversion unit 20 has a function of changing the charge amount of the detection unit (Cx) 100 to a voltage change of the modulation capacitor 110 by charging and discharging the detection unit (Cx) 100 and discharging and charging the modulation capacitor 110. The converter 20, the switch portion (SW1) 120 for switching the charge or discharge of electric charge, the modulation capacitor (C MOD) switch unit for switching the charge or discharge of 110 (SW2) 130, a discharge resistor (R B) 140, the discharge resistor (R B ) 140 includes a switch unit (SW3) 150 that switches between charging and discharging, a sequencer (PRS) 160 that drives the switch unit (SW1) 120 and the switch unit (SW2) 130 at a predetermined timing, and the like. .

(比較部)
比較部30は、変調コンデンサ(CMOD)110の変調コンデンサ電圧VMODと、コンパレータの閾値電圧である参照電圧VREFとを比較してHi又はLoレベル信号(検出信号VCOM)を出力するコンパレータ(Com)170等により構成されている。
(Comparison part)
The comparator 30 compares the modulation capacitor voltage V MOD of the modulation capacitor (C MOD ) 110 with a reference voltage V REF that is a threshold voltage of the comparator, and outputs a Hi or Lo level signal (detection signal V COM ). (Com) 170 or the like.

(処理部)
処理部40は、コンパレータ170の検出信号VCOMに基づいて検出部100の静電容量値に対応する出力信号VOUTを算出する。Dフリップフロップ回路180、所定周期のパルスを生成するPWM回路190、PWM回路190とDフリップフロップ回路180の出力の論理積によりHi又はLoを出力するAND回路200、カウンタ部(Counter)210、制御部220等から構成されている。制御部220は、カウンタ部210からの出力信号VOUTが入力されて検出部(Cx)100の静電容量値を算出、静電容量値に対応した値の算出、また、静電容量値の変化を算出する処理を行なうと共に、PWM回路190から出力されるパルスに基づいて、コンパレータ170の参照電圧VREFを可変とする処理を行なう。
(Processing part)
The processing unit 40 calculates the output signal V OUT corresponding to the capacitance value of the detection unit 100 based on the detection signal V COM of the comparator 170. D flip-flop circuit 180, PWM circuit 190 that generates pulses of a predetermined cycle, AND circuit 200 that outputs Hi or Lo by the logical product of the outputs of PWM circuit 190 and D flip-flop circuit 180, counter unit 210, control It is composed of the part 220 and the like. The control unit 220 receives the output signal VOUT from the counter unit 210, calculates the capacitance value of the detection unit (Cx) 100, calculates a value corresponding to the capacitance value, and calculates the capacitance value. A process for calculating the change and a process for making the reference voltage V REF of the comparator 170 variable based on the pulse output from the PWM circuit 190 are performed.

(静電検出装置の接続構成)
検出部(Cx)100の一端はスイッチ部(SW1)120及びスイッチ部(SW2)130に接続され、他端は定電圧電源、本実施の形態ではグランド(GND)に接続されている。スイッチ部(SW1)120の他端は定電圧電源VDDに接続されている。また、スイッチ部(SW2)130の他端は、変調コンデンサ(CMOD)110及び放電抵抗(R)140の各一端に接続されてコンパレータ170に入力されている。変調コンデンサ(CMOD)110の他端はグランド(GND)に接続されている。放電抵抗(R)140の他端はスイッチ部(SW3)150を介してグランド(GND)に接続されている。
(Connection configuration of electrostatic detection device)
One end of the detection unit (Cx) 100 is connected to a switch unit (SW1) 120 and a switch unit (SW2) 130, and the other end is connected to a constant voltage power source, which is a ground (GND) in this embodiment. The other end of the switch unit (SW1) 120 is connected to a constant voltage power supply V DD . The other end of the switch unit (SW2) 130 is connected to one end of a modulation capacitor (C MOD ) 110 and a discharge resistor (R B ) 140 and is input to the comparator 170. The other end of the modulation capacitor (C MOD ) 110 is connected to the ground (GND). The other end of the discharge resistor (R B ) 140 is connected to the ground (GND) via the switch unit (SW 3) 150.

パルス生成部(OSC)230は、シーケンサ(PRS)160に接続されており、所定周波数fのパルス(クロックφ)を生成して出力する。シーケンサ(PRS)160は、スイッチ部(SW1)120及びスイッチ部(SW2)130に接続され、パルス生成部(OSC)230で生成したパルスに基づいて所定のタイミングでスイッチ部(SW1)120及びスイッチ部(SW2)130の開閉を行なう。 The pulse generator (OSC) 230 is connected to the sequencer (PRS) 160, and generates and outputs a pulse (clock φ) having a predetermined frequency f S. The sequencer (PRS) 160 is connected to the switch unit (SW1) 120 and the switch unit (SW2) 130, and based on the pulse generated by the pulse generation unit (OSC) 230, the switch unit (SW1) 120 and switch The part (SW2) 130 is opened and closed.

コンパレータ170の入力端は、前述のように、スイッチ部(SW2)130、変調コンデンサ(CMOD)110及び放電抵抗(R)140の一端部が接続され、変調コンデンサ電圧VMODが入力される。また、コンパレータ170の閾値入力端は、制御部(CPU)220と接続され、PWM回路190の信号タイミングに基づいて参照電圧VREFの値が可変とされる。コンパレータ170の出力端は、Dフリップフロップ回路(DFF回路)180に接続されている。 As described above, one end of the switch unit (SW2) 130, the modulation capacitor (C MOD ) 110, and the discharge resistor (R B ) 140 is connected to the input end of the comparator 170, and the modulation capacitor voltage V MOD is input. . The threshold input terminal of the comparator 170 is connected to the control unit (CPU) 220, and the value of the reference voltage VREF is variable based on the signal timing of the PWM circuit 190. The output terminal of the comparator 170 is connected to a D flip-flop circuit ( DFF circuit) 180.

パルス生成部(OSC)230は、分周器240を介して、DFF回路180のCLK端子に接続されると共に、PWM回路190にも接続されている。DFF回路180の出力端子は、AND回路200の入力端に接続されると共に、スイッチ部(SW3)150に接続され、DFF回路180の出力タイミングに基づいてスイッチ部(SW3)150の開閉を行なう。 Pulse generator (OSC) 230, via a divider 240, is connected to the CLK terminal of the D FF circuit 180, it is also connected to the PWM circuit 190. The output terminal of the DFF circuit 180 is connected to the input terminal of the AND circuit 200 and is connected to the switch unit (SW3) 150, and the switch unit (SW3) 150 is opened and closed based on the output timing of the DFF circuit 180. Do.

PWM回路190の出力側はAND回路200の入力端子の一方に接続されている。また、PWM回路190の出力側は制御部(CPU)220にも接続され、PWM回路190からの信号が参照電圧VREFの切り替え信号として使用される。 The output side of the PWM circuit 190 is connected to one of the input terminals of the AND circuit 200. The output side of the PWM circuit 190 is also connected to a control unit (CPU) 220, and a signal from the PWM circuit 190 is used as a switching signal for the reference voltage VREF .

カウンタ部(Counter)210は、CLK端子に1/2の分周器240の出力部が接続され、入力端子にAND回路200の出力端子が接続されている。出力部は、制御部(CPU)220と接続されている。   In the counter unit (Counter) 210, the output unit of the 1/2 frequency divider 240 is connected to the CLK terminal, and the output terminal of the AND circuit 200 is connected to the input terminal. The output unit is connected to a control unit (CPU) 220.

(検出部(Cx)の充電、放電動作)
シーケンサ(PRS)160は1クロックごとにスイッチ部(SW1)120とスイッチ部(SW2)130を交互に開閉する。ここで、図1は、検出部(Cx)100が充電、変調コンデンサCMOD110が放電されている状態を示す図である。スイッチ部(SW1)120とスイッチ部(SW2)130は、同時にクローズしないタイミングでスイッチ部(SW1)120とスイッチ部(SW2)130を交互に開閉される。
(Charging / discharging operation of detector (Cx))
The sequencer (PRS) 160 alternately opens and closes the switch unit (SW1) 120 and the switch unit (SW2) 130 every clock. Here, FIG. 1 is a diagram illustrating a state where the detection unit (Cx) 100 is charged and the modulation capacitor C MOD 110 is discharged. The switch unit (SW1) 120 and the switch unit (SW2) 130 are alternately opened and closed at a timing at which they are not closed simultaneously.

図1において、スイッチ部(SW1)120がクローズされ、スイッチ部(SW2)130がオープン状態となって、定電圧電源VDDから検出部(Cx)100に充電される。また、スイッチ部(SW3)150はクローズ状態とされ、変調コンデンサCMOD110は放電抵抗(R)140を介して放電される。 In FIG. 1, the switch unit (SW1) 120 is closed, the switch unit (SW2) 130 is opened, and the detection unit (Cx) 100 is charged from the constant voltage power supply V DD . Further, the switch unit (SW3) 150 is closed, and the modulation capacitor C MOD 110 is discharged via the discharge resistor (R B ) 140.

次のクロックパルスで、図2に示すように、スイッチ部(SW1)120がオープンされ、スイッチ部(SW2)130がクローズ状態とされ、検出部(Cx)100から変調コンデンサCMOD110に放電される。このとき、スイッチ部(SW3)150はオープン状態とされ、放電抵抗(R)140に放電されない。 At the next clock pulse, as shown in FIG. 2, the switch unit (SW1) 120 is opened, the switch unit (SW2) 130 is closed, and the detection unit (Cx) 100 is discharged to the modulation capacitor C MOD 110. The At this time, the switch unit (SW3) 150 is in an open state and is not discharged to the discharge resistor (R B ) 140.

上記のように、1クロックパルスごとに充電、放電を行なうことから、図3(a)VMODの波形図に示すように、変調コンデンサ電圧VMODは小さな電圧増加分により連続的に充放電されるが、本実施の形態に係る静電検出装置のアルゴリズム動作には影響しない。 As described above, since charging and discharging are performed every clock pulse, the modulation capacitor voltage V MOD is continuously charged and discharged by a small voltage increase as shown in the waveform diagram of V MOD in FIG. However, the algorithm operation of the electrostatic detection device according to the present embodiment is not affected.

図3(a)〜(e)は、それぞれ、(a)VMODの波形図、(b)PWMの波形図、(c)VREFの波形図、(d)VDFFの波形図、(e)VANDの波形図である。 3A to 3E are (a) a waveform diagram of V MOD , (b) a waveform diagram of PWM, (c) a waveform diagram of V REF , (d) a waveform diagram of V DFF , and (e), respectively. ) VAND waveform diagram.

(静電検出装置の非タッチ時の動作)
パルス生成部(OSC)230のパルス(クロックφ)に基づいて、PWM回路190により、所定の周期及びデューティ比のPWM信号が生成される(図3(b))。
(Operation when electrostatic detection device is not touched)
Based on the pulse (clock φ) of the pulse generation unit (OSC) 230, the PWM circuit 190 generates a PWM signal having a predetermined cycle and duty ratio (FIG. 3B).

制御部220は、PWM信号がHi(オン)の期間とLo(オフ)の期間で異なる参照電圧VREFに設定し、この参照電圧VREFをコンパレータ170の閾値電圧とする(図3(c))。PWM信号がLoの期間の参照電圧VREFをHiの期間よりもΔVREFだけ小さく設定する。例えば、PWM信号がLoの期間の参照電圧VREFを2.7Vとし、Hiの期間の参照電圧VREFを2.8Vとする。 The controller 220 sets the reference voltage V REF that is different between the period when the PWM signal is Hi (on) and the period when the PWM signal is Lo (off), and uses the reference voltage V REF as the threshold voltage of the comparator 170 (FIG. 3C). ). The reference voltage V REF during the period when the PWM signal is Lo is set smaller by ΔV REF than during the period when the PWM signal is Lo. For example, PWM signal and 2.7V reference voltage V REF period Lo, the 2.8V reference voltage V REF period Hi.

PWM信号がHiの期間は、変調コンデンサ電圧VMODは、参照電圧VREFを中心に小さな電圧増加、減少を繰り返しながら略一定値(参照電圧VREF)で維持される(図3(a))。 Period of PWM signal is Hi, the modulation capacitor voltage V MOD is a small voltage increase around the reference voltage V REF, is maintained at a substantially constant value while repeating the decrease (the reference voltage V REF) (FIG. 3 (a)) .

PWM信号がHiからLoに切り替わると、制御部220は、コンパレータ170の閾値電圧である参照電圧VREFをΔVREFだけ小さくする。これにより、変調コンデンサ電圧VMODは閾値以下となって、電圧低下する(図3(a))。 When the PWM signal is switched from Hi to Lo, the control unit 220 decreases the reference voltage V REF that is the threshold voltage of the comparator 170 by ΔV REF . As a result, the modulation capacitor voltage V MOD becomes equal to or lower than the threshold value, and the voltage drops (FIG. 3A).

PWM信号がLoからHiに切り替わると、閾値の増加に伴って変調コンデンサ電圧VMODは増加するが、変調コンデンサ電圧VMODがVREFに達する一定時間T1が経過するまではDフリップフロップ回路180はパルスを出力しない(図3(d))。 When the PWM signal is switched from Lo to Hi, the modulation capacitor voltage V MOD increases as the threshold value increases. However, the D flip-flop circuit 180 is used until a certain time T1 when the modulation capacitor voltage V MOD reaches V REF elapses. No pulse is output (FIG. 3 (d)).

PWM信号がHi、かつ、Dフリップフロップ回路180の出力VDFFがHiの期間において、パルス出力がされる。このパルス出力は、分周器240から出力されるクロックに同期してAND回路200の出力VANDをパルスカウントするカウンタ部(Counter)210で積算され、検出部100の静電容量値に対応する出力信号VOUTとされる(図3(e))。 A pulse is output during a period when the PWM signal is Hi and the output V DFF of the D flip-flop circuit 180 is Hi. This pulse output is accumulated in a counter unit (Counter) 210 that performs pulse counting of the output V AND of the AND circuit 200 in synchronization with the clock output from the frequency divider 240, and corresponds to the capacitance value of the detection unit 100. The output signal is VOUT (FIG. 3 (e)).

したがって、放電時にコンパレータ170の閾値電圧である参照電圧VREFをΔVREFだけ小さくすることにより、PWM信号がHi期間でカウントされる検出部100の静電容量値に対応する出力パルスVANDが少なくなる。これにより、オフセット値が下がる。なお、このオフセット値は、非タッチ時の容量検出値である。 Therefore, by reducing the reference voltage V REF that is the threshold voltage of the comparator 170 by ΔV REF at the time of discharging, the output pulse V AND corresponding to the capacitance value of the detection unit 100 in which the PWM signal is counted in the Hi period is reduced. Become. As a result, the offset value decreases. This offset value is a capacitance detection value at the time of non-touch.

(静電検出装置のタッチ時の動作)
検出部(Cx)100に指がタッチすると、指接触による静電容量値Cだけ静電容量値が増加する。これにより、タッチ時は、静電容量値がCx+Cとなる。
(Operation when touching the electrostatic detection device)
When the finger to the detector (Cx) 100 touches only the capacitance value capacitance value C F by finger contact is increased. Thus, when touched, the capacitance value becomes Cx + C F.

図3(a)で示すタッチ時の波形からもわかるように、変調コンデンサ電圧VMODが元のVREFに戻る(充電による電圧回復する)までに要する時間は、指接触による静電容量値Cの増加に依存する。指接触による静電容量値Cの増分に対するパルス数の増加が大きいため、感度が大きくなり、人体接触による容量変化を拡大した結果が得られる。 As can be seen from the waveform at the time of touch shown in FIG. 3A, the time required for the modulation capacitor voltage V MOD to return to the original V REF (voltage recovery by charging) is the capacitance value C due to finger contact. Depends on F increase. For increasing the number of pulses for an increment of the electrostatic capacitance value C F by the finger contact is large, the sensitivity is increased as a result of enlarged volume change due to human body contact is obtained.

ここで、静電検出装置の検出感度dは、
d=R・f(VDD/VREF−1)×(Cx+C
と表すことができる。
は対象物(指)の接触による静電容量値である。
Here, the detection sensitivity d of the electrostatic detection device is:
d = R B · f S (V DD / V REF −1) × (Cx + C F )
It can be expressed as.
CF is a capacitance value due to contact of an object (finger).

(比較例)
図4は、コンパレータ170の閾値電圧である参照電圧VREFを一定(2.8V)とした場合の、(a)VMODの波形図、(b)PWMの波形図、(c)VREFの波形図、(d)VDFFの波形図である。
(Comparative example)
FIG. 4 shows (a) V MOD waveform diagram, (b) PWM waveform diagram, and (c) V REF when reference voltage V REF that is the threshold voltage of comparator 170 is constant (2.8 V). (D) Waveform diagram of V DFF .

図4(c)に示すように、検出部(Cx)100への指のタッチ有無に関わらず参照電圧VREFを一定(2.8V)とした場合、図4(a)に示すように、変調コンデンサ電圧VMODは参照電圧VREF(閾値電圧)を中心に小さな電圧増加、減少を繰り返しながら略一定値(参照電圧VREF)に保たれる。 As shown in FIG. 4C, when the reference voltage V REF is constant (2.8 V) regardless of whether or not a finger touches the detection unit (Cx) 100, as shown in FIG. The modulation capacitor voltage V MOD is maintained at a substantially constant value (reference voltage V REF ) while repeating small voltage increases and decreases around the reference voltage V REF (threshold voltage).

これに対して、本発明の実施の形態では、変調コンデンサCMODの充電、放電に合わせて参照電圧VREFを切り替える構成としている。一般に、指接触による静電容量値Cは、電極、配線部分が持つ寄生容量(数十pF)に比べて小さく、容量変化の測定が難しい。そのため、本発明の実施の形態では、変調コンデンサ(CMOD)の参照電圧をVREFとする期間を変調コンデンサ(CMOD)の充電時のみに制限することで、容量変動に対する出力パルス変化の比率を大きくしている。 On the other hand, in the embodiment of the present invention, the reference voltage V REF is switched in accordance with the charging and discharging of the modulation capacitor C MOD . In general, the capacitance value C F with a finger contacting electrodes, the parasitic capacitance of the wiring portion smaller than the (several tens pF), is difficult to measure the capacitance change. Therefore, in the embodiment of the present invention, the ratio of the change in the output pulse to the capacitance variation is limited by limiting the period in which the reference voltage of the modulation capacitor (C MOD ) is V REF only when the modulation capacitor (C MOD ) is charged. Has increased.

図5は、寄生容量Cxに対する感度を示すグラフであり、ΔVREFをパラメータとして示すものである。図1の構成で示すコンパレータ170の参照電圧VREFを可変とし、参照電圧の減少分ΔVREFをパラメータとしてシミュレーションしたものである。その結果、ΔVREF=0.5V、1.0Vのように参照電圧VREFを放電期間において小さく設定すると、寄生容量Cxによらず、ΔVREF=0に比較して感度が約1.5倍になった。 FIG. 5 is a graph showing the sensitivity to the parasitic capacitance Cx, and shows ΔV REF as a parameter. The simulation is performed by making the reference voltage V REF of the comparator 170 shown in the configuration of FIG. 1 variable and using the decrease ΔV REF of the reference voltage as a parameter. As a result, when the reference voltage V REF is set to be small in the discharge period such as ΔV REF = 0.5V and 1.0V, the sensitivity is about 1.5 times that of ΔV REF = 0 regardless of the parasitic capacitance Cx. Became.

図6は、寄生容量Cxに対するオフセットを示すグラフであり、ΔVREFをパラメータとして示すものである。図1の構成で示すコンパレータ170の参照電圧VREFを可変とし、参照電圧の減少分ΔVREFをパラメータとしてシミュレーションしたものである。その結果、ΔVREF=0.5V、1.0Vのように参照電圧VREFを放電期間において小さく設定すると、検出値のオフセットを最大1/5まで下げることができた。なお、本実施の形態では、検出値の分解能ビット数を10としているので、分解能512である。 FIG. 6 is a graph showing an offset with respect to the parasitic capacitance Cx, and shows ΔV REF as a parameter. The simulation is performed by making the reference voltage V REF of the comparator 170 shown in the configuration of FIG. 1 variable and using the decrease ΔV REF of the reference voltage as a parameter. As a result, when the reference voltage V REF is set to be small in the discharge period such as ΔV REF = 0.5V and 1.0V, the offset of the detected value can be reduced to a maximum of 1/5. In the present embodiment, since the number of resolution bits of the detection value is 10, the resolution is 512.

図7は、指接触による静電容量値Cと検出値との関係を示すグラフである。前述の感度dの式から、R・fが大きいほど感度が高いが、オフセットが大きくなるので、Cの検出範囲が狭くなる(グラフL1)。本実施の形態では、L2のように、高感度にしてもオフセットを小さくすることができるので、Cの検出範囲rを大きくとることが可能になる。 FIG. 7 is a graph showing the relationship between the capacitance value CF and the detection value due to finger contact. From the above equation of sensitivity d, the larger R B · f S is, the higher the sensitivity is, but the offset is increased, so the detection range of CF is narrowed (graph L1). In the present embodiment, as in L2, the offset can be reduced even with high sensitivity, so that the detection range r of CF can be increased.

(実施の形態の効果)
本発明の実施の形態では、変調コンデンサ(CMOD)の充電、放電に合わせて参照電圧VREFを切り替える構成としている。検出部(Cx)へのタッチ操作による静電容量変化は約0.2pF程度と、電極、配線部分が持つ寄生容量(数十pF)に比べて小さく、容量変化の測定が難しい。そのため、変調コンデンサ(CMOD)の参照電圧をVREFとする期間を変調コンデンサ(CMOD)の充電時のみに制限することで、容量変動に対する出力パルス変化の比率を大きくすることができる。これにより、検出精度を向上させ、静電容量変化を拡大して検出することができる静電検出装置を提供することが可能となる。
(Effect of embodiment)
In the embodiment of the present invention, the reference voltage V REF is switched in accordance with the charging and discharging of the modulation capacitor (C MOD ). The capacitance change due to the touch operation on the detection unit (Cx) is about 0.2 pF, which is smaller than the parasitic capacitance (several tens of pF) of the electrodes and wiring portions, and it is difficult to measure the capacitance change. Therefore, by limiting the period during which the reference voltage of the modulation capacitor (C MOD ) is V REF only when the modulation capacitor (C MOD ) is charged, the ratio of the output pulse change to the capacitance variation can be increased. As a result, it is possible to provide an electrostatic detection device capable of improving detection accuracy and expanding and detecting a change in capacitance.

以上、本発明に好適な実施の形態を説明したが、本発明はこの実施の形態に限定されるものではなく、その要旨を変更しない範囲内で種々の変形、応用が可能である。   The preferred embodiment of the present invention has been described above, but the present invention is not limited to this embodiment, and various modifications and applications can be made without departing from the scope of the present invention.

1…静電検出装置
20…変換部
30…比較部
40…処理部
100…検出部(Cx)
110…変調コンデンサ(CMOD
120…スイッチ部(SW1)
130…スイッチ部(SW2)
140…放電抵抗(R
150…スイッチ部(SW3)
160…シーケンサ(PRS)
170…コンパレータ(Com)
180…DFF回路
190…PWM回路
200…AND回路
210…カウンタ部(Counter)
220…制御部(CPU)
230…パルス生成部(OSC)
240…分周器
REF…参照電圧
MOD…変調コンデンサ電圧
COM…検出信号
AND…出力パルス
OUT…出力信号
DESCRIPTION OF SYMBOLS 1 ... Electrostatic detection apparatus 20 ... Conversion part 30 ... Comparison part 40 ... Processing part 100 ... Detection part (Cx)
110: Modulation capacitor (C MOD )
120 ... switch part (SW1)
130 ... Switch part (SW2)
140 ... discharge resistor (R B)
150 ... Switch part (SW3)
160 ... Sequencer (PRS)
170: Comparator (Com)
180 ... DFF circuit 190 ... PWM circuit 200 ... AND circuit 210 ... Counter
220 ... Control unit (CPU)
230 ... Pulse generator (OSC)
240: Divider VREF : Reference voltage
V MOD ... modulation capacitor voltage V COM ... detection signal V AND ... output pulse V OUT ... output signal

Claims (3)

物体の近接又は接触により静電容量値が変化する検出部と、
前記検出部の充電及び放電、変調コンデンサの放電及び充電により、前記検出部の電荷量を前記変調コンデンサの電圧変化に変える変換部と、
参照電圧と前記変調コンデンサの電圧値を比較して検出信号を出力する比較部と、
前記比較部の前記検出信号に基づいて前記検出部の静電容量値に対応する出力信号を算出する処理部と、を有し、
前記参照電圧は、前記検出部の充電時と放電時において異なる電圧に設定されることを特徴とする静電検出装置。
A detection unit whose capacitance value changes due to the proximity or contact of an object;
A conversion unit that changes the amount of charge of the detection unit into a voltage change of the modulation capacitor by charging and discharging the detection unit and discharging and charging the modulation capacitor;
A comparison unit that compares a reference voltage with the voltage value of the modulation capacitor and outputs a detection signal;
A processing unit that calculates an output signal corresponding to the capacitance value of the detection unit based on the detection signal of the comparison unit;
The electrostatic detection device, wherein the reference voltage is set to a different voltage when charging and discharging the detection unit.
前記参照電圧は、前記検出部の充電時よりも放電時において小さく設定されることを特徴とする請求項1に記載の静電検出装置。   The electrostatic detection device according to claim 1, wherein the reference voltage is set smaller during discharging than when charging the detection unit. 前記検出部の充電及び放電、前記変調コンデンサの放電及び充電、前記比較部での比較処理、及び、前記処理部での出力信号算出が同期して行なわれることを特徴とする請求項1又は2に記載の静電検出装置。   The charging and discharging of the detection unit, the discharging and charging of the modulation capacitor, the comparison processing in the comparison unit, and the output signal calculation in the processing unit are performed in synchronization. The electrostatic detection device according to 1.
JP2014102554A 2014-05-16 2014-05-16 Electrostatic detection device Pending JP2015219703A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014102554A JP2015219703A (en) 2014-05-16 2014-05-16 Electrostatic detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014102554A JP2015219703A (en) 2014-05-16 2014-05-16 Electrostatic detection device

Publications (1)

Publication Number Publication Date
JP2015219703A true JP2015219703A (en) 2015-12-07

Family

ID=54779020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014102554A Pending JP2015219703A (en) 2014-05-16 2014-05-16 Electrostatic detection device

Country Status (1)

Country Link
JP (1) JP2015219703A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113965059A (en) * 2021-10-20 2022-01-21 深圳市英锐恩科技有限公司 Human body touch recognition circuit, method and device
CN116455380A (en) * 2023-04-23 2023-07-18 无锡中微爱芯电子有限公司 High-sensitivity touch CCT circuit with built-in capacitor and self-adaptive environment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113965059A (en) * 2021-10-20 2022-01-21 深圳市英锐恩科技有限公司 Human body touch recognition circuit, method and device
CN113965059B (en) * 2021-10-20 2023-08-11 深圳市英锐恩科技有限公司 Human body touch recognition circuit, method and device
CN116455380A (en) * 2023-04-23 2023-07-18 无锡中微爱芯电子有限公司 High-sensitivity touch CCT circuit with built-in capacitor and self-adaptive environment

Similar Documents

Publication Publication Date Title
US9702914B2 (en) Capacitance measurement device and electronic device thereof
JP4727754B1 (en) Capacitive touch panel
US10074004B2 (en) Capacitive fingerprint sensor with integrator
JP2009216506A (en) Capacitance sensor
US9197207B2 (en) Touch sensor circuit and touch display device
JP7198586B2 (en) CAPACITANCE DETECTION CIRCUIT, SEMICONDUCTOR DEVICE, INPUT DEVICE USING THE SAME, ELECTRONIC DEVICE, AND CAPACITY DETECTION METHOD
JP5814707B2 (en) Capacitance detection circuit for touch panel, capacity detection method, touch panel input device using the same, and electronic device
US10572058B2 (en) Integrator circuit device and operating method thereof
US10422822B2 (en) Capacitive sensing
JP2016114571A (en) Capacitance sensing device
JP2015219703A (en) Electrostatic detection device
CN113037265B (en) Detection device and method for electrical equipment, touch chip and capacitive touch key
JP2011166240A (en) System and device for detecting capacitance
CN108614161B (en) Capacitance measuring system
WO2017082176A1 (en) Input device and method for driving input device
CN112986691A (en) Sensing circuit and method for calculating capacitance value by using sensing circuit with inverter
EP2722985B1 (en) Method of differential measurement of voltage levels of capacitive change.
TWM611616U (en) Measurement circuit for measuring passive component
TWI507951B (en) Capacitive touch panel
JP4920728B2 (en) Capacitance discrimination device and capacitive touch panel
CN113311965B (en) Apparatus and method for touch sensing
JP2016092472A (en) Electrostatic detector
Ahadpour et al. An Improved Switched Capacitor Signal Conditioning Circuit for Differential Capacitive Sensors
JP2012198089A (en) Capacitance detection device
JP2017021635A (en) Electrostatic detection device