JP2015216763A

JP2015216763A - Switching power supply circuit

Info

Publication number: JP2015216763A
Application number: JP2014097854A
Authority: JP
Inventors: 公義三添; Kimiyoshi Mizoe
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2014-05-09
Filing date: 2014-05-09
Publication date: 2015-12-03
Anticipated expiration: 2034-05-09
Also published as: JP6381963B2

Abstract

PROBLEM TO BE SOLVED: To make it possible to change a threshold voltage for overcurrent protection operation while monitoring an output voltage through a simple configuration.SOLUTION: A second current detection resistor 22 is provided between the input stage of an overcurrent detection circuit 202 and a first current detection resistor 21. There are also provided an output detection circuit 203 for detecting the decrease in an output voltage and a current source 11 for supplying a bias current to the second current detection resistor 22 according to the detection result by the output detection circuit 203. When the decrease in the output voltage caused by the restriction operation of an output current at the overcurrent detection circuit 202 is detected by the output detection circuit 203, the current source 11 is configured to supply a bias current to the second current detection resistor 22, so that an output current restriction state by the overcurrent detection circuit 202 is changed.

Description

本発明は、過電流保護機能を有するスイッチング電源回路に係り、特に、過電流保護機能の向上等を図ったものに関する。 The present invention relates to a switching power supply circuit having an overcurrent protection function, and more particularly to an improvement of the overcurrent protection function.

この種の従来回路としては、例えば、フォワード式のスイッチング電源回路において、閾値の異なる２つの過電流判定回路を設けたもの等が種々提案されている（例えば、特許文献１等参照）。
図８には、上述の特許文献１に開示されたスイッチング電源回路が示されており、以下、同図を参照しつつ、この従来回路について説明する。
このスイッチング電源回路は、電流検出の閾値が異なる第１の過電流判定回路２８Ａと第２の過電流判定回２９Ａとを有し、スイッチング素子としてＦＥＴ２Ａに流れる電流を、それぞれの閾値により判定して、過電流が検出されるレベルによって過電流保護時の保護動作を切り替えるよう構成されたものである。 As this type of conventional circuit, for example, a forward switching power supply circuit in which two overcurrent determination circuits having different thresholds are provided has been proposed (see, for example, Patent Document 1).
FIG. 8 shows the switching power supply circuit disclosed in the above-mentioned Patent Document 1. Hereinafter, this conventional circuit will be described with reference to FIG.
This switching power supply circuit has a first overcurrent determination circuit 28A and a second overcurrent determination circuit 29A having different current detection threshold values, and determines the current flowing through the FET 2A as a switching element based on the respective threshold values. The protection operation during overcurrent protection is switched according to the level at which overcurrent is detected.

まず、第１の過電流判定回路２８Ａは、第１の比較器３１Ａと、スイッチ３３Ａとを主たる構成要素として構成されたものとなっている。
かかる第１の過電流判定回路２８Ａは、ＦＥＴ２Ａと直列接続された抵抗器３Ａによって検出された電圧と、第１のしきい値電圧Ｖｔｈ１とを第１の比較器３１Ａにより比較し、その比較結果に応じてスイッチ３３Ａを開閉成するようになっている。 First, the first overcurrent determination circuit 28A is configured with the first comparator 31A and the switch 33A as main components.
The first overcurrent determination circuit 28A compares the voltage detected by the resistor 3A connected in series with the FET 2A with the first threshold voltage Vth1 by the first comparator 31A, and the comparison result. In response to this, the switch 33A is opened and closed.

一方、第２の過電流判定回路２９Ａは、第２の比較器３５Ａと、スイッチ３７Ａとを主たる構成要素として構成されたものとなっている。
かかる第２の過電流判定回路２９Ａは、ＦＥＴ２Ａと直列接続された抵抗器３Ａによって検出された電圧と、第２のしきい値電圧Ｖｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）とを第２の比較器３５Ａにより比較し、その比較結果に応じてスイッチ３７Ａを開閉成するようになっている。 On the other hand, the second overcurrent determination circuit 29A is configured with the second comparator 35A and the switch 37A as main components.
The second overcurrent determination circuit 29A compares the voltage detected by the resistor 3A connected in series with the FET 2A with the second threshold voltage Vth2 (Vth2> Vth1) by the second comparator 35A. The switch 37A is opened and closed according to the comparison result.

このスイッチング電源回路は、制御用ＩＣ５Ａにソフトスタート端子ＣＳを介して外部接続されたコンデンサ２５Ａと抵抗２７Ａとで設定されるソフトスタート機能を利用して、次述するように第１の過電流判定回路２８Ａと第２の過電流判定回路２９Ａによる過電流検出動作が制御されるよう構成されたものとなっている。
以下、図９に示されたタイミングチャートを参照しつつ、この回路の動作について説明する。
まず、第１の過電流判定回路２８Ａが電流検出した場合の動作について説明する。なお、以下に説明する動作時の波形は、図９に示された従来回路の主要部における信号波形例を示した波形図において、”過電流通常動作１”と表記された領域に示されている。
最初に、ＦＥＴ２Ａがオン状態にある間、抵抗器３Ａの両端に発生する電流検出信号の電圧レベルが、第１のしきい値電圧Ｖｔｈ１を上回ると、第１の比較器３１Ａは、論理値Ｈｉｇｈに相当する電圧を出力し、スイッチ３３Ａがオン状態とされる。その為、コンデンサ２５Ａが放電状態とされ、コンデンサ２５Ａの端子電圧Ｖｃ２５は低下する。 This switching power supply circuit uses a soft start function set by a capacitor 25A and a resistor 27A that are externally connected to the control IC 5A via a soft start terminal CS and uses the first overcurrent determination as described below. The overcurrent detection operation by the circuit 28A and the second overcurrent determination circuit 29A is controlled.
The operation of this circuit will be described below with reference to the timing chart shown in FIG.
First, an operation when the first overcurrent determination circuit 28A detects a current will be described. It should be noted that the waveform during operation described below is shown in the area labeled “overcurrent normal operation 1” in the waveform diagram showing the signal waveform example in the main part of the conventional circuit shown in FIG. Yes.
First, when the voltage level of the current detection signal generated at both ends of the resistor 3A exceeds the first threshold voltage Vth1 while the FET 2A is in the ON state, the first comparator 31A generates a logical value High. Is output, and the switch 33A is turned on. For this reason, the capacitor 25A is discharged, and the terminal voltage Vc25 of the capacitor 25A decreases.

このコンデンサ２５Ａの端子電圧Ｖｃ２５は、定電流源２６Ａからの充電電流と、スイッチ３３Ａがオン状態となったときの放電電流とが釣り合うまで低下してゆく（図９（Ｂ）及び図９（Ｄ）参照）。
一方、制御用ＩＣ５Ａのコンパレータ２３Ａは、コンデンサ２５Ａの端子電圧Ｖｃ２５が、ランプ波発生器２４Ａからのランプ電圧Ｖｒａｍｐよりも低くなるとＦＥＴ２Ａのゲートへ対するパルス駆動信号の出力を停止する（図９（Ａ）及び図９（Ｄ）参照）。
すなわち、パルス駆動信号のオン期間を制限することで、出力回路１５Ａからの出力電流を制限する過電流保護動作が行われることとなる。 The terminal voltage Vc25 of the capacitor 25A decreases until the charging current from the constant current source 26A and the discharging current when the switch 33A is turned on are balanced (FIGS. 9B and 9D). )reference).
On the other hand, the comparator 23A of the control IC 5A stops outputting the pulse drive signal to the gate of the FET 2A when the terminal voltage Vc25 of the capacitor 25A becomes lower than the ramp voltage Vramp from the ramp generator 24A (FIG. 9A). ) And FIG. 9 (D)).
That is, by limiting the ON period of the pulse drive signal, an overcurrent protection operation for limiting the output current from the output circuit 15A is performed.

図９において、”Ｉｄｓ２”はＦＥＴ２Ａのドレイン・ソース間電流を、”Ｉｃｅ３３”はスイッチ３３Ａを流れる電流を、”Ｉｃｅ３７”はスイッチ３７Ａを流れる電流を、”Ｖｃ２５”はコンデンサ２５Ａの両端子間電圧を、”Ｖｒａｍｐ”はランプ波発生器２４Ａから出力されるランプ電圧を、それぞれを表している。 In FIG. 9, “Ids2” is the drain-source current of the FET 2A, “Ice33” is the current flowing through the switch 33A, “Ice37” is the current flowing through the switch 37A, and “Vc25” is the voltage between both terminals of the capacitor 25A. "Vramp" represents the ramp voltage output from the ramp generator 24A.

また、特許文献１には、過電流保護が動作する付近の負荷電流が流れた場合に、良好な定電流垂下特性と安定した出力電圧Ｖｏｕｔを得るには、スイッチ３３Ａとして、例えば、電流増幅率ｈｆｅの低いＮＰＮ型トランジスタを用い、かつ、スイッチ３３Ａのベース電流を制限するための抵抗を設け、スイッチ３３Ａがオンしてコンデンサ２５Ａの端子電圧Ｖ２５が急速に低下しないようにすると好適である旨開示されている。 Further, in Patent Document 1, in order to obtain a good constant current drooping characteristic and a stable output voltage Vout when a load current in the vicinity where overcurrent protection is activated flows, for example, a current amplification factor is used as the switch 33A. It is disclosed that it is preferable to use an NPN transistor having a low hfe and to provide a resistor for limiting the base current of the switch 33A so that the switch 33A is turned on so that the terminal voltage V25 of the capacitor 25A does not drop rapidly. Has been.

次に、第２の過電流判定回路２９Ａでは、例えば、急激な負荷短絡による大きな負荷電流が検出された場合にのみ、次述するようにスイッチ３７Ａが動作するようになっている。なお、以下に説明する動作時の波形は、図９の波形図において、同図中央付近に”過電流通常動作２（短絡）”と表記された領域に示されている。
まず、ＦＥＴ２Ａがオン状態にある場合に、抵抗器３Ａの両端に発生する電流検出信号の電圧レベルが、第２のしきい値電圧Ｖｔｈ２を上回ると、第２の比較器３５Ａは、論理値Ｈｉｇｈに相当する電圧を出力し、スイッチ３７Ａがオン状態とされる（図９（Ａ）及び図（Ｃ）参照）。その為、コンデンサ２５Ａがオン抵抗値の低いスイッチ３７Ａにより短絡され、コンデンサ２５Ａの端子電圧Ｖｃ２５がランプ電圧Ｖｒａｍｐの最小値よりも低いレベルまで急速に低下せしめられる（図９（Ｄ）参照）。
抵抗器３Ａにおいて、一度大きな短絡電流が検出されると、ＦＥＴ２Ａのパルス駆動信号は長い間常にオフとされ、暫くは出力されない状態となる（図９（Ａ）参照）。 Next, in the second overcurrent determination circuit 29A, for example, only when a large load current due to a sudden load short-circuit is detected, the switch 37A operates as described below. Note that the waveforms during the operation described below are shown in the region of “overcurrent normal operation 2 (short circuit)” in the vicinity of the center of the waveform diagram of FIG.
First, when the voltage level of the current detection signal generated at both ends of the resistor 3A exceeds the second threshold voltage Vth2 when the FET 2A is in the ON state, the second comparator 35A generates a logical value High. Is output, and the switch 37A is turned on (see FIGS. 9A and 9C). Therefore, the capacitor 25A is short-circuited by the switch 37A having a low on-resistance value, and the terminal voltage Vc25 of the capacitor 25A is rapidly lowered to a level lower than the minimum value of the lamp voltage Vramp (see FIG. 9D).
Once a large short-circuit current is detected in the resistor 3A, the pulse drive signal of the FET 2A is always off for a long time and is not output for a while (see FIG. 9A).

しかして、パルス駆動信号は、通常時のスイッチング周期よりも十分に長い周期で間欠的に出力されるようになり、出力回路１５Ａから負荷ＬＤへの出力電流は抑制されて、電源回路内において、素子の耐圧を超えるようなサージ電流やサージ電圧が抑圧されることとなる。 Thus, the pulse drive signal is intermittently output with a period sufficiently longer than the normal switching period, and the output current from the output circuit 15A to the load LD is suppressed, and in the power supply circuit, Surge current and surge voltage exceeding the breakdown voltage of the element are suppressed.

特開２０１１−１９３６８号公報（第５−１２頁、図１−図４）Japanese Patent Laying-Open No. 2011-19368 (page 5-12, FIGS. 1 to 4)

しかしながら、上記従来回路においては、スイッチング素子（ＦＥＴ２Ａ）に流れる電流で負荷短絡状態を検出して過電流検出の閾値を変更したように動作するように構成されたものであり、実際の出力電圧の低下状態を検出しているわけではない。
したがって、ある出力電圧まで低下した場合に、さらにスイッチング素子の閾値を変えてオン時間を短くすることでスイッチング素子の負担を軽減するという動作に対応することはできない。 However, the conventional circuit is configured to operate as if the load short circuit state is detected by the current flowing through the switching element (FET 2A) and the overcurrent detection threshold is changed, and the actual output voltage It does not detect a drop state.
Therefore, when the voltage drops to a certain output voltage, it is not possible to cope with the operation of reducing the burden on the switching element by changing the threshold value of the switching element to shorten the ON time.

また、過電流判定の基準電圧のための電源を２つ必要とするため、回路の複雑化を招き、装置の高価格化を招くだけでなく、過電流検出のしきい値電圧の設定
、変更が、抵抗を用いた場合に比して容易性に欠けるという問題がある。 In addition, since two power supplies for the reference voltage for overcurrent determination are required, the circuit becomes complicated and not only increases the cost of the device, but also sets and changes the threshold voltage for overcurrent detection. However, there is a problem that it is not easy compared with the case where a resistor is used.

本発明は、上記実状に鑑みてなされたもので、簡易な構成で、出力電圧を監視しつつ、過電流保護動作のしきい値電圧の切り替えが容易なスイッチング電源回路を提供するものである。 The present invention has been made in view of the above circumstances, and provides a switching power supply circuit that can easily switch the threshold voltage of the overcurrent protection operation while monitoring the output voltage with a simple configuration.

上記本発明の目的を達成するため、本発明の第１の形態におけるスイッチング電源回路は、
電源とグランドとの間に、前記電源側からインダクタ、メインスイッチング素子、及び、第１の電流検出用抵抗器が順に直列接続され、前記インダクタと前記メインスイッチング素子との接続点に整流用ダイオードのアノードが接続され、前記整流用ダイオードのカソードとグランドとの間に出力用コンデンサが接続され、前記整流用ダイオードと出力用コンデンサの接続点に得られる出力電圧のフィードバックにより前記メインスイッチング素子の動作制御を行うメイン制御回路と、前記第１の電流検出用抵抗器の電圧に基づいて過電流検出を行い、その検出結果に応じて前記メイン制御回路の動作を制御して出力電流の制限動作を可能とした過電流検出回路とを具備してなるスイッチング電源回路において、
前記過電流検出回路の入力段と前記第１の電流検出用抵抗器との間に、第２の電流検出用抵抗器を設ける一方、前記出力電圧の低下を検出する出力検出回路と、前記出力検出回路における検出結果に応じて前記第２の電流検出用抵抗器にバイアス電流を供給する電流源とを設け、前記過電流検出回路における出力電流の制限動作による出力電圧の低下が前記出力検出回路により検出された際に、前記電流源に前記第２の電流検出用抵抗器へのバイアス電流の供給を行わしめ、前記過電流検出回路による出力電流の制限状態を変更可能に構成されてなるものである。
また、上記本発明の目的を達成するため、本発明の第２の形態におけるスイッチング電源回路は、
電源とグランドとの間に、前記電源側からインダクタ、メインスイッチング素子、及び、第１の電流検出用抵抗器が順に直列接続され、前記インダクタと前記メインスイッチング素子との接続点に整流用ダイオードのアノードが接続され、前記整流用ダイオードのカソードとグランドとの間に出力用コンデンサが接続され、前記整流用ダイオードと出力用コンデンサの接続点に得られる出力電圧のフィードバックにより前記メインスイッチング素子の動作制御を行うメイン制御回路と、前記第１の電流検出用抵抗器の電圧に基づいて過電流検出を行い、その検出結果に応じて前記メイン制御回路の動作を制御して出力電流の制限動作を可能とした過電流検出回路とを具備してなるスイッチング電源回路において、
前記メイン制御回路は、前記出力電圧のフィードバックを入力し基準電圧との比較を行い、その比較結果に応じた電圧を出力するエラーアンプを有すると共に、前記エラーアンプの出力に応じて電流を出力する電流源を有してなり、
前記過電流検出回路の入力段と前記第１の電流検出用抵抗器との間に、第２の電流検出用抵抗器を設け、前記電流源と前記過電流検出回路の入力段との間に、単一方向性の導通素子を設け、前記過電流検出回路における出力電流の制限動作により前記エラーアンプの出力段と前記過電流検出回路の入力段との電位差が前記単一方向性の導通素子の閾値を超えた際に、前記第２の電流検出用抵抗器に前記電流源によるバイアス電流の供給を行わしめ、前記過電流検出回路による出力電流の制限状態を変更可能に構成されてなるものである。 In order to achieve the above object of the present invention, a switching power supply circuit according to the first embodiment of the present invention comprises:
An inductor, a main switching element, and a first current detection resistor are connected in series from the power supply side between the power supply and the ground, and a rectifying diode is connected to a connection point between the inductor and the main switching element. An anode is connected, an output capacitor is connected between the cathode of the rectifier diode and the ground, and operation control of the main switching element is performed by feedback of an output voltage obtained at a connection point of the rectifier diode and the output capacitor. Overcurrent detection is performed based on the voltage of the main control circuit that performs the above and the first current detection resistor, and the operation of the main control circuit is controlled according to the detection result, and the output current can be limited. In the switching power supply circuit comprising the overcurrent detection circuit as described above,
A second current detection resistor provided between the input stage of the overcurrent detection circuit and the first current detection resistor, an output detection circuit for detecting a decrease in the output voltage, and the output A current source for supplying a bias current to the second current detection resistor according to a detection result in the detection circuit, and a decrease in output voltage due to an output current limiting operation in the overcurrent detection circuit The bias current is supplied to the second current detection resistor when the current is detected by the current source, and the limit state of the output current by the overcurrent detection circuit can be changed. It is.
In order to achieve the above object of the present invention, the switching power supply circuit according to the second embodiment of the present invention includes:
An inductor, a main switching element, and a first current detection resistor are connected in series from the power supply side between the power supply and the ground, and a rectifying diode is connected to a connection point between the inductor and the main switching element. An anode is connected, an output capacitor is connected between the cathode of the rectifier diode and the ground, and operation control of the main switching element is performed by feedback of an output voltage obtained at a connection point of the rectifier diode and the output capacitor. Overcurrent detection is performed based on the voltage of the main control circuit that performs the above and the first current detection resistor, and the operation of the main control circuit is controlled according to the detection result, and the output current can be limited. In the switching power supply circuit comprising the overcurrent detection circuit as described above,
The main control circuit has an error amplifier that inputs a feedback of the output voltage, compares it with a reference voltage, and outputs a voltage according to the comparison result, and outputs a current according to the output of the error amplifier. Having a current source,
A second current detection resistor is provided between the input stage of the overcurrent detection circuit and the first current detection resistor, and between the current source and the input stage of the overcurrent detection circuit. A unidirectional conductive element is provided, and the potential difference between the output stage of the error amplifier and the input stage of the overcurrent detection circuit is reduced by the operation of limiting the output current in the overcurrent detection circuit. A bias current is supplied from the current source to the second current detection resistor when the threshold value exceeds the threshold value, and the limit state of the output current by the overcurrent detection circuit can be changed. It is.

本発明の第１の形態によれば、出力電圧のフィードバックにより出力電圧の低下が検出された場合に、過電流検出のための抵抗器へ定電流を供給することにより、メインスイッチング素子の過電流の閾値を変更可能としたので、過電流保護動作時の出力電圧の低下の状態を見て、比較的簡易な回路構成で過電流保護の動作の切り替えを可能とすることができる。
また、本発明の第１の形態において、メイン制御回路に、フィードバックを入力し基準電圧との比較を行い、その比較結果に応じた電圧を出力するエラーアンプを設け、その出力を出力検出回路へ入力する構成を採ることで、電源の出力電圧低下を判断できるため、出力電圧を直接フィードバックできない電源構成、例えば、絶縁型スイッチング電源回路への適用が容易となる。
さらに、本発明の第２の形態によれば、エラーアンプでの判定結果を定電流出力する構成とすることで、ダイオードなどの単一方向性の導通素子が電圧検出と第２の電流検出用抵抗器への電流供給の機能を兼ねることができるため、単一方向性の導通素子と抵抗器のみで過電流保護の動作の切り替えができ、最小限の部品点数により実装ボードや集積回路における搭載面積の縮小が容易となるという効果を奏するものである。 According to the first aspect of the present invention, when a decrease in the output voltage is detected by feedback of the output voltage, the constant current is supplied to the resistor for detecting the overcurrent, thereby overcurrent of the main switching element. Therefore, the overcurrent protection operation can be switched with a relatively simple circuit configuration by looking at the state of the output voltage drop during the overcurrent protection operation.
In the first embodiment of the present invention, the main control circuit is provided with an error amplifier that inputs a feedback, compares it with a reference voltage, and outputs a voltage according to the comparison result, and outputs the output to the output detection circuit. By adopting the input configuration, it is possible to determine a decrease in the output voltage of the power supply, and therefore it is easy to apply to a power supply configuration in which the output voltage cannot be directly fed back, for example, an isolated switching power supply circuit.
Furthermore, according to the second aspect of the present invention, the determination result of the error amplifier is configured to output a constant current so that a unidirectional conducting element such as a diode can be used for voltage detection and second current detection. Since it can also function as a current supply to the resistor, the overcurrent protection operation can be switched using only a unidirectional conducting element and resistor, and mounting on a mounting board or integrated circuit with a minimum number of components There is an effect that the area can be easily reduced.

本発明の実施の形態におけるスイッチング電源回路の第１の実施例の基本回路構成例を示す構成図である。It is a block diagram which shows the basic circuit structural example of the 1st Example of the switching power supply circuit in embodiment of this invention. 本発明の実施の形態におけるスイッチング電源回路の第１の実施例の具体回路構成例を示す回路図である。It is a circuit diagram which shows the example of a specific circuit structure of the 1st Example of the switching power supply circuit in embodiment of this invention. 本発明の実施の形態におけるスイッチング電源回路の第２の実施例の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the 2nd Example of the switching power supply circuit in embodiment of this invention. 本発明の実施の形態におけるスイッチング電源回路の第３の実施例の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the 3rd Example of the switching power supply circuit in embodiment of this invention. 本発明の実施の形態におけるスイッチング電源回路の第４の実施例の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the 4th Example of the switching power supply circuit in embodiment of this invention. 本発明の実施の形態におけるスイッチング電源回路の主要部の信号波形変化例を示すタイミングチャートである。It is a timing chart which shows the example of a signal waveform change of the principal part of the switching power supply circuit in embodiment of this invention. 本発明の実施の形態におけるスイッチング電源回路の出力電圧変化に対する出力電流変化を示す特性線図である。It is a characteristic diagram which shows the output current change with respect to the output voltage change of the switching power supply circuit in embodiment of this invention. 従来のスイッチング電源回路の回路構成例を示す回路図である。It is a circuit diagram which shows the circuit structural example of the conventional switching power supply circuit. 図８に示された従来回路の主要部の信号波形変化例を示すタイミングチャートである。FIG. 9 is a timing chart showing an example of signal waveform change in the main part of the conventional circuit shown in FIG. 8.

以下、本発明の実施の形態について、図１乃至図７を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるスイッチング電源回路の第１の実施例の基本回路構成例について、図１を参照しつつ説明する。
本発明の実施の形態におけるスイッチング電源回路は、メインスイッチング素子としてのパワートランジスタ（図１においては「ＭＰＷ」と表記）１と、インダクタ（図１においては「Ｌ１」と表記）１３と、整流用ダイオード（図１においては「ＳＢＤ１」と表記）６と、出力コンデンサ（図１においては「ＣOUT」と表記）１５と、メイン制御回路（図１においては「Ｍ−ＣＯＮＴ」と表記）２０１と、過電流検出回路（図１においては「Ｉ−ＤＥＴ」と表記）２０２と、出力検出回路（図１においては「Ｖ−ＤＥＴ」と表記）２０３と、電流源１１と、第１の電流検出用抵抗器（図１においては「ＲSENSE」と表記）２１と、第２の電流検出用抵抗器（図１においては「ＲS1」と表記）２２とを主たる構成要素として構成されたものとなっている。 Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 7.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a basic circuit configuration example of the first example of the switching power supply circuit according to the embodiment of the present invention will be described with reference to FIG.
A switching power supply circuit according to an embodiment of the present invention includes a power transistor (denoted as “MPW” in FIG. 1) 1 as an main switching element, an inductor (denoted as “L1” in FIG. 1) 13, and a rectifying device. A diode (indicated as “SBD1” in FIG. 1) 6, an output capacitor (indicated as “COUT” in FIG. 1) 15, a main control circuit (indicated as “M-CONT” in FIG. 1) 201, An overcurrent detection circuit (indicated as “I-DET” in FIG. 1) 202, an output detection circuit (indicated as “V-DET” in FIG. 1) 203, a current source 11, and a first current detection circuit A resistor (denoted as “RSENSE” in FIG. 1) 21 and a second current detection resistor (denoted as “RS1” in FIG. 1) 22 are configured as main components. Yes.

以下、具体的な回路構成について説明する。
まず、本発明の実施の形態において、メインスイッチング素子としてのパワートランジスタ１には、ＮチャンネルパワーＭＯＳＦＥＴが用いられており、そのドレインと電源印加端子３１との間に、インダクタ１３が直列接続されて設けられると共に、電源印加端子３１とグランドとの間には、入力用コンデンサ（図１においては「ＣIN」と表記）１６が直列接続されている。 A specific circuit configuration will be described below.
First, in the embodiment of the present invention, an N-channel power MOS FET is used for the power transistor 1 as the main switching element, and the inductor 13 is connected in series between the drain and the power supply terminal 31. An input capacitor (indicated as “CIN” in FIG. 1) 16 is connected in series between the power supply terminal 31 and the ground.

また、パワートランジスタ１のドレインとインダクタ１３の接続点と出力端子３２との間には、パワートランジスタ１のドレイン側がアノードとなるように整流用ダイオード６が直列接続されて設けられており、この整流用ダイオード６のカソードとグランドとの間に、出力コンデンサ１５が直列接続されている。
一方、パワートランジスタ１のソースは、第１の電流検出用抵抗器２１を介してグランドに接続されている。 Further, a rectifying diode 6 is connected in series between the drain of the power transistor 1 and the connection point of the inductor 13 and the output terminal 32 so that the drain side of the power transistor 1 becomes an anode. An output capacitor 15 is connected in series between the cathode of the working diode 6 and the ground.
On the other hand, the source of the power transistor 1 is connected to the ground via the first current detection resistor 21.

メイン制御回路２０１は、出力電圧ＶOUTのフィードバック電圧に応じてパワートランジスタ１の動作を制御するよう構成されてなるもので、その基本的な構成は、従来同様のものである。
過電流検出回路２０２は、パワートランジスタ１に流れる過電流を検出し、メイン制御回路２０１の動作を制御することで、パワートランジスタ１に流れる電流を制限可能に構成されてなるものである。 The main control circuit 201 is configured to control the operation of the power transistor 1 in accordance with the feedback voltage of the output voltage VOUT, and its basic configuration is the same as that of the conventional one.
The overcurrent detection circuit 202 is configured to be able to limit the current flowing through the power transistor 1 by detecting the overcurrent flowing through the power transistor 1 and controlling the operation of the main control circuit 201.

この過電流検出回路２０２の入力段には、第２の電流検出用抵抗器２２の一端が接続される一方、その他端は、パワートランジスタ１のソースと第１の電流検出用抵抗器２１との接続点に接続されており、第２の電流検出用抵抗器２２を介して第１の電流検出用抵抗器２１に発生する電圧が検出されるようになっている。 One end of the second current detection resistor 22 is connected to the input stage of the overcurrent detection circuit 202, while the other end is connected to the source of the power transistor 1 and the first current detection resistor 21. The voltage generated in the first current detection resistor 21 is detected via the second current detection resistor 22 and connected to the connection point.

さらに、出力検出回路２０３は、出力電圧ＶOUTの出力状態を検出し、電流源１１は、出力検出回路２０３の検出結果に応じて出力電流が制御可能に構成されたものとなっている。
電流源１１は、第２の電流検出用抵抗器２２と過電流検出回路２０２の入力段との相互の接続点に接続されて、第２の電流検出用抵抗器２２への電流供給ができるようになっている。
なお、電流源１１は、定電圧ＶREGが印加されて電流出力動作が可能となっている。 Further, the output detection circuit 203 detects the output state of the output voltage VOUT, and the current source 11 is configured so that the output current can be controlled according to the detection result of the output detection circuit 203.
The current source 11 is connected to a connection point between the second current detection resistor 22 and the input stage of the overcurrent detection circuit 202 so that current can be supplied to the second current detection resistor 22. It has become.
The current source 11 is capable of current output operation by applying a constant voltage VREG.

かかる構成において、過電流検出回路２０２と第１の電流検出用抵抗器２１との間に第２の電流検出用抵抗器２２が設けられ、出力検出回路２０３によって出力電流が制御される電流源１１から第２の電流検出用抵抗器２２に電流が流入せしめられるよう構成された部分は、従来回路とは異なる構成部分である。
このような構成を採ることによる具体的な回路動作について、図２に示された具体回路構成例を参照しつつ説明する。 In such a configuration, the second current detection resistor 22 is provided between the overcurrent detection circuit 202 and the first current detection resistor 21, and the output current is controlled by the output detection circuit 203. The portion configured to allow the current to flow into the second current detection resistor 22 from is different from the conventional circuit.
A specific circuit operation by adopting such a configuration will be described with reference to a specific circuit configuration example shown in FIG.

なお、図１に示された構成要素と同一の構成要素については、その詳細な説明を省略し、以下、異なる点を中心に説明する。
まず、図２に示された具体回路例においては、メイン制御回路２０１、過電流検出回路２０２、出力検出回路２０３、及び、電流源１１が制御ＩＣとして集積回路化されたものとなっている。
この図２に示された具体回路例において、メイン制御回路２０１は、エラーアンプ５１と、ＰＷＭ変換部（図２においては「ＰＷＭ−ＣＯＮＶ」）５２と、ドライバ（図２においては「ＤＲＶ」と表記）５３とを有して構成されたものとなっている。 The detailed description of the same components as those shown in FIG. 1 will be omitted, and different points will be mainly described below.
First, in the specific circuit example shown in FIG. 2, the main control circuit 201, the overcurrent detection circuit 202, the output detection circuit 203, and the current source 11 are integrated as a control IC.
In the specific circuit example shown in FIG. 2, the main control circuit 201 includes an error amplifier 51, a PWM converter (“PWM-CONV” in FIG. 2) 52, and a driver (“DRV” in FIG. 2). (Notation) 53.

エラーアンプ５１は、例えば、演算増幅器（図１においては「ＡＭＰ」と表記）５を用いて構成されており、その非反転入力端子には第１の閾値電圧ＶREFが印加されるようになっている一方、反転入力端子には、次述するように、出力電圧ＶOUT の分圧電圧がフィードバック電圧として印加されるようになっている。 The error amplifier 51 is configured by using, for example, an operational amplifier (indicated as “AMP” in FIG. 1) 5, and the first threshold voltage VREF is applied to the non-inverting input terminal thereof. On the other hand, as described below, a divided voltage of the output voltage VOUT is applied to the inverting input terminal as a feedback voltage.

すなわち、出力端子３２とグランドとの間には、出力端子３２側から第１及び第２の抵抗器（図２においては、それぞれ「Ｒ１」、「Ｒ２」と表記）２３，２４が順に直列接続されて設けられている。そして、第１及び第２の抵抗器２３，２４の相互の接続点が、制御用ＩＣのフィードバック電圧入力端子１０３を介してエラーアンプ５１の反転入力端子に接続されて、出力電圧ＶOUT の分圧電圧である第２の抵抗器２４における電圧がフィードバック電圧として、エラーアンプ５１の反転入力端子へ印加されるようになっている。 That is, between the output terminal 32 and the ground, first and second resistors (indicated as “R1” and “R2” in FIG. 2, respectively) 23 and 24 are sequentially connected in series from the output terminal 32 side. Has been provided. The connection point between the first and second resistors 23 and 24 is connected to the inverting input terminal of the error amplifier 51 via the feedback voltage input terminal 103 of the control IC, so that the output voltage VOUT is divided. The voltage in the second resistor 24, which is a voltage, is applied to the inverting input terminal of the error amplifier 51 as a feedback voltage.

なお、出力端子３２と第１及び第２の抵抗器２３，２４の相互の接続点との間には、第１のコンデンサ（図１においては「Ｃ１」と表記）１７が接続される一方、先のフィードバック電圧入力端子１０３と、エラーアンプ５１の出力端子が接続される外部素子接続用端子１０４との間には、フィードバック電圧入力端子１０３側からフィードバック抵抗器（図２においては「ＲFB」と表記）１５、フィードバックコンデンサ（図２においては「ＣFB」と表記）１８が順に直列接続されて設けられている。これら第１のコンデンサ１７、フィードバック抵抗器１５、及び、フィードバックコンデンサ１８は、昇圧電圧を安定動作せしめるための位相補償として作用するものとなっている。 A first capacitor 17 (denoted as “C1” in FIG. 1) 17 is connected between the output terminal 32 and the connection point of the first and second resistors 23 and 24. Between the previous feedback voltage input terminal 103 and the external element connection terminal 104 to which the output terminal of the error amplifier 51 is connected, a feedback resistor (“RFB” in FIG. 2) is connected from the feedback voltage input terminal 103 side. (Notation) 15 and a feedback capacitor (indicated as “CFB” in FIG. 2) 18 are provided in series. The first capacitor 17, the feedback resistor 15, and the feedback capacitor 18 function as phase compensation for stably operating the boosted voltage.

エラーアンプ５１の出力端子は、ＰＷＭ変換部５２の入力段に接続されると共に、出力検出回路２０３の入力段にも接続されている。
ＰＷＭ変換部５２は、エラーアンプ５１の出力電圧と三角波電圧とを比較し、その比較結果に応じたＰＷＭ信号を生成、出力するよう構成されてなるものである。
ドライバ５３は、ＰＷＭ変換部５２で生成されたＰＷＭ信号と、過電流検出回路２０２からの出力信号とに基づいて、パワートランジスタ１のオン・オフを制御するゲート信号を、外部素子接続用端子１０１を介してパワートランジスタ１のゲートへ出力するよう構成されたものとなっている（詳細は後述）。 The output terminal of the error amplifier 51 is connected to the input stage of the PWM converter 52 and also connected to the input stage of the output detection circuit 203.
The PWM conversion unit 52 is configured to compare the output voltage of the error amplifier 51 and the triangular wave voltage, and generate and output a PWM signal corresponding to the comparison result.
Based on the PWM signal generated by the PWM converter 52 and the output signal from the overcurrent detection circuit 202, the driver 53 generates a gate signal for controlling on / off of the power transistor 1 as the external element connection terminal 101. The power is output to the gate of the power transistor 1 through the power supply (details will be described later).

出力検出回路２０３は、第２の比較器（図２においては「ＣＯＭＰ２」と表記）４を用いて構成されており、その非反転入力端子に、先のエラーアンプ５１の出力端子が接続される一方、反転入力端子には、所定の出力検出用閾値電圧ＶVDが印加されるようになっている。
そして、第２の比較器４の出力信号は、電流源１１の出力制御に供されるようになっている。 The output detection circuit 203 is configured using a second comparator 4 (denoted as “COMP2” in FIG. 2) 4, and the output terminal of the error amplifier 51 is connected to the non-inverting input terminal. On the other hand, a predetermined output detection threshold voltage VVD is applied to the inverting input terminal.
The output signal of the second comparator 4 is used for output control of the current source 11.

過電流検出回路２０２は、第１の比較器（図２においては「ＣＯＭＰ１」と表記）３を用いて構成されており、その非反転入力端子には、外部素子接続用端子１０２を介して、先に図１で説明したと同様に、第２の電流検出用抵抗器２２の一端が接続されると共に、電流源１１が接続されている。
また、第１の比較器３の反転入力端子には、所定の過電流検出用閾値電圧ＶCDが印加されるようになっている。そして、第１の比較器３の出力信号は、後述するようにドライバ５３の動作制御に供されるようになっている。 The overcurrent detection circuit 202 is configured using a first comparator 3 (denoted as “COMP1” in FIG. 2) 3, and a non-inverting input terminal thereof is connected via an external element connection terminal 102. As described above with reference to FIG. 1, one end of the second current detection resistor 22 is connected, and the current source 11 is connected.
A predetermined overcurrent detection threshold voltage VCD is applied to the inverting input terminal of the first comparator 3. The output signal of the first comparator 3 is used for operation control of the driver 53 as will be described later.

次に、上記構成における動作について、図６に示されたタイミングチャートを参照しつつ説明する。
まずＰＷＭ変換部５２においては、エラーアンプ５１の出力電圧と、ＰＷＭ変換部５２において生成されたＰＷＭ変換用三角波電圧との比較がなされる（図６（Ｂ）参照）。そして、過電流検出回路２０２において過電流が検出されない通常動作状態においては、ＰＷＭ変換用三角波電圧がエラーアンプ５１の出力電圧を超えない区間は、論理値Ｈｉｇｈに相当する電圧レベルの信号が、ＰＷＭ変換用三角波電圧がエラーアンプ５１の出力電圧を超えている区間は、論理値Ｌｏｗに相当する電圧レベルの信号が、それぞれドライバ５３を介して外部素子接続用端子１０１からパワートランジスタ１のゲートへＰＷＭ信号として出力される（図６（Ｂ）及び図６（Ｃ）参照）。 Next, the operation in the above configuration will be described with reference to the timing chart shown in FIG.
First, in the PWM converter 52, the output voltage of the error amplifier 51 is compared with the triangular wave voltage for PWM conversion generated in the PWM converter 52 (see FIG. 6B). In a normal operation state in which no overcurrent is detected by the overcurrent detection circuit 202, a signal having a voltage level corresponding to the logical value High is PWM in a section where the PWM conversion triangular wave voltage does not exceed the output voltage of the error amplifier 51. In a section where the conversion triangular wave voltage exceeds the output voltage of the error amplifier 51, a signal having a voltage level corresponding to the logical value Low is PWMed from the external element connection terminal 101 to the gate of the power transistor 1 via the driver 53, respectively. It is output as a signal (see FIGS. 6B and 6C).

この通常動作状態で出力されるＰＷＭ信号は、式１で表されるディーティ比Ｄを有するものとなる。 The PWM signal output in the normal operation state has a duty ratio D expressed by Equation 1.

Ｄ＝（１−ＶIN／ＶOUT）・・・式１ D = (1-VIN / VOUT) Equation 1

なお、ここで、ＶINは、電源印加端子３１に外部から印加される電源電圧、ＶOUTは出力端子３２に得られる出力電圧である。
パワートランジスタ１において、ドレイン電流ＩPWは、パワートランジスタ１がオン期間にある場合、インダクタ１３の作用によってオンした瞬間から徐々に増えてゆき、オフする直前に電流値はその期間の最大のピークとなる（図６（Ｄ）参照）。 Here, VIN is a power supply voltage applied to the power supply terminal 31 from the outside, and VOUT is an output voltage obtained at the output terminal 32.
In the power transistor 1, when the power transistor 1 is in the on period, the drain current IPW gradually increases from the moment when it is turned on by the action of the inductor 13, and immediately before the power transistor 1 is turned off, the current value becomes the maximum peak during that period. (See FIG. 6D).

このドレイン電流ＩPWは、第１の電流検出用抵抗器２１において電圧に変換されて、外部素子接続用端子１０２を介して過電流検出回路２０２へ入力される。
外部素子接続用端子１０２における電圧波形は、図６（Ｆ）の”通常動作状態”の区間に示されたような変化となり、この波形は、上述のドレイン電流波形（図６（Ｄ）参照）と相似したものとなっている。
なお、図６（Ｆ）において、”過電流検出端子”は、外部素子接続用端子１０２を意味する。
ここで、通常動作状態において、外部素子接続用端子１０２を介して過電流検出回路２０２に入力された電圧ＶSENSEは、下記する式２で表される大きさとなる。 The drain current IPW is converted into a voltage by the first current detection resistor 21 and input to the overcurrent detection circuit 202 via the external element connection terminal 102.
The voltage waveform at the external element connection terminal 102 changes as shown in the “normal operation state” section of FIG. 6F, and this waveform is the above-described drain current waveform (see FIG. 6D). It is similar to.
In FIG. 6F, “overcurrent detection terminal” means the external element connection terminal 102.
Here, in the normal operation state, the voltage VSENSE input to the overcurrent detection circuit 202 via the external element connection terminal 102 has a magnitude expressed by the following equation 2.

ＶSENSE＝ＩPW×ＲSENSE・・・式２ VSENSE = IPW × RSENSE ・・・ Equation 2

ここで、ＩPWは、パワートランジスタ１のドレイン電流、ＲSENSEは、第１の電流検出用抵抗器２１の抵抗値とする。
また、この通常動作時において過電流検出回路２０２において過電流と判定される電流値ＩLIMHは、下記する式３で表される大きさとなる。 Here, IPW is the drain current of the power transistor 1 and RSENSE is the resistance value of the first current detection resistor 21.
Further, the current value ILIMH determined as an overcurrent in the overcurrent detection circuit 202 during the normal operation has a magnitude represented by the following Expression 3.

ＩLIMH＝ＶCD／ＲSENSE・・・式３ ILIMH = VCD / RSENSE ... Equation 3

ここで、ＶCDは、第１の比較器３の反転入力端子に印加される過電流検出用閾値電圧である。
しかして、出力電流が増加してパワートランジスタ１のドレイン電流が増えてゆき、過電流検出回路２０２へ入力される電圧ＶSENSEが、過電流検出用閾値電圧ＶCDに達すると、過電流検出回路２０２の第１の比較器３は、論理値Ｌｏｗから論理値Ｈｉｇｈ状態に遷移し、論理値Ｈｉｇｈに相当するレベルの電圧を出力する。その結果、ドライバ５３の出力信号は、論理値Ｈｉｇｈから論理値Ｌｏｗに変化し、パワートランジスタ１がオフ状態とされることとなる。
この動作状態は、図６において”Ａ”で示された区間となる。 Here, VCD is an overcurrent detection threshold voltage applied to the inverting input terminal of the first comparator 3.
Accordingly, when the output current increases and the drain current of the power transistor 1 increases and the voltage VSENSE input to the overcurrent detection circuit 202 reaches the overcurrent detection threshold voltage VCD, the overcurrent detection circuit 202 The first comparator 3 transits from the logic value Low to the logic value High state, and outputs a voltage at a level corresponding to the logic value High. As a result, the output signal of the driver 53 changes from the logical value High to the logical value Low, and the power transistor 1 is turned off.
This operating state is a section indicated by “A” in FIG.

ドライバ５３では、上述のように過電流検出がなされて、次の周期までパワートランジスタ１をオフ状態とする論理値Ｌｏｗに相当するレベルの信号を出力するようラッチ状態となり、次の周期でＰＷＭ変換部５２の論理値Ｈｉｇｈの出力信号によりパワートランジスタ１をオン状態とするパルス・バイ・パルスの動作がなされる機能を有している。 In the driver 53, the overcurrent detection is performed as described above, and the driver 53 is in a latch state so as to output a signal of a level corresponding to the logical value Low that turns off the power transistor 1 until the next cycle, and PWM conversion is performed in the next cycle. It has a function of performing a pulse-by-pulse operation for turning on the power transistor 1 by the output signal of the logical value High of the unit 52.

過電流検出がなされてパワートランジスタ１のオン時間が短くなると（図６の過電流検出状態”の区間参照）インダクタ１３に蓄積されるエネルギーが制限され、その結果、出力の電力量も制限されることとなる。したがって、より負荷が重くなると、出力電流が制限されるため出力電圧が低下する。そして、外部素子接続用端子１０３を介してエラーアンプ５１の反転入力端子に印加されているフィードバック電圧が、非反転入力端子の基準電圧ＶREFよりも低下するとエラーアンプ５１の出力電圧が上昇する（図６の過電流検出状態”の区間における図６（Ａ）、及び、図６（Ｂ）参照）。 When overcurrent detection is performed and the ON time of the power transistor 1 is shortened (see the section of “overcurrent detection state” in FIG. 6), the energy accumulated in the inductor 13 is limited, and as a result, the output power amount is also limited. Therefore, when the load is heavier, the output voltage is reduced because the output current is limited, and the feedback voltage applied to the inverting input terminal of the error amplifier 51 via the external element connection terminal 103. However, when the voltage drops below the reference voltage VREF of the non-inverting input terminal, the output voltage of the error amplifier 51 rises (see FIGS. 6A and 6B in the section of the overcurrent detection state in FIG. 6). .

エラーアンプ５１の出力電圧が上昇して、出力検出回路２０３の第２の比較器４の反転入力端子に設定された出力検出用閾値電圧ＶVDを超えると、第２の比較器４の出力は、論理値Ｌｏｗから論理値Ｈｉｇｈに変化する。この第２の比較器４の出力の論理値Ｈｉｇｈへの変化に対応して、電流源１１から外部素子接続用端子１０２を介して第２の電流検出用抵抗器２２へ電流Ｉbiasが供給され（図６（Ｅ）参照）、第２の電流検出用抵抗器２２においてＩbias×ＲS1の電圧が発生する。なお、ＲS1は、第２の電流検出用抵抗器２２の抵抗値である。
かかる状態において、過電流検出時のパワートランジスタ１のドレイン電流ＩLIMLは、下記する式４で表されるように、その値は出力電圧が低下する前より低くなり（式３参照）、以下に説明するように出力電流の制限状態が変更されることとなる。 When the output voltage of the error amplifier 51 rises and exceeds the output detection threshold voltage VVD set at the inverting input terminal of the second comparator 4 of the output detection circuit 203, the output of the second comparator 4 is The logical value Low changes to the logical value High. In response to the change of the output of the second comparator 4 to the logic value High, the current Ibias is supplied from the current source 11 to the second current detection resistor 22 via the external element connection terminal 102 ( In FIG. 6E, the second current detection resistor 22 generates a voltage Ibias × RS1. RS1 is the resistance value of the second current detection resistor 22.
In such a state, the drain current ILIML of the power transistor 1 at the time of detecting the overcurrent is lower than that before the output voltage is lowered as represented by the following equation 4 (see equation 3). As a result, the limited state of the output current is changed.

ＩLIML＝（ＶCD−Ｉbias×ＲS1）／ＲSENSE・・・式４ ILIML = (VCD−Ibias × RS1) / RSENSE Expression 4

この場合、図６（Ｆ）に示されるように、外部素子接続用端子１０２における電流は、Ｉbias×ＲS1の電圧分だけバイアスされた状態となる。
出力電圧が低下する直前に過電流検出がなされる状態にある図６のＡ区間と同じ程度の電流がパワートランジスタ１において流れようとすると、パルス・バイ・パルス動作でパワートランジスタ１がオンした直後に過電流検出がなされて、パワートランジスタ１は直ぐにオフされる。この場合のパワートランジスタ１のドレイン電流波形は、図６において、Ａ期間後のオン時の波形のようになる。 In this case, as shown in FIG. 6F, the current in the external element connection terminal 102 is biased by the voltage Ibias × RS1.
If a current of the same level as that in section A in FIG. 6 is in a state where overcurrent detection is performed immediately before the output voltage drops, immediately after the power transistor 1 is turned on by pulse-by-pulse operation. As a result, overcurrent detection is performed and the power transistor 1 is immediately turned off. In this case, the drain current waveform of the power transistor 1 is as shown in FIG.

出力電圧が低下したときにパワートランジスタ１がオフする瞬間のドレイン電流は、図６のＡ期間のオフする瞬間のドレイン電流よりも小さくなる。
出力電流が減少するような負荷状態になると、図６のＢ期間のように、パワートランジスタ１がオンした直後にオフせずに、電圧低下時の検出電流ＩLIMLで電流を流すようになり、出力電圧は通常時の電圧まで戻る。そのため、エラーアンプ５１の出力電圧は低下し、出力検出回路２０３の出力検出用閾値電圧ＶVD以下になると、第２の比較器４の出力は、論理値Ｈｉｇｈから論理値Ｌｏｗのレベルに相当する電圧となり、電流源１１からの電流供給が停止せしめられて、通常動作に戻ることとなる。 The drain current at the moment when the power transistor 1 is turned off when the output voltage is lowered is smaller than the drain current at the moment when the power transistor 1 is turned off in the period A in FIG.
When the load state is such that the output current decreases, as shown in the period B of FIG. 6, the power transistor 1 is not turned off immediately after being turned on, but the current is caused to flow with the detection current ILIML at the time of voltage drop. The voltage returns to the normal voltage. Therefore, when the output voltage of the error amplifier 51 decreases and becomes equal to or lower than the output detection threshold voltage VVD of the output detection circuit 203, the output of the second comparator 4 is a voltage corresponding to the level from the logical value High to the logical value Low. Thus, the current supply from the current source 11 is stopped, and the normal operation is resumed.

次に、電流制限時における出力電圧と出力電流の静特性について変化について図７を参照しつつ説明する。
パワートランジスタ１のドレイン電流ＩLIMHが検出された際の出力電流はＩOLIMHで制限されて出力電圧が低下してゆく（図７参照）。その後、パワートランジスタ１の検出電流がＩLIMLに変更されると、出力電圧は垂下状に低下する。
負荷状態が軽くなると出力電圧が上昇するが、パワートランジスタ１の検出電流がＩLIMLに低下しているので、制限電流ＩOLIMHより低い制限電流ＩOLIMLまで負荷状態が軽くならないとパワートランジスタ１の検出電流がＩLIMHとなっているときの通常動作状態の出力電圧に戻らないようになっている。
そのため、過電流時の出力電圧と出力電流の特性もヒステリシス特性を与えることができる。 Next, changes in the static characteristics of the output voltage and output current when the current is limited will be described with reference to FIG.
When the drain current ILIMH of the power transistor 1 is detected, the output current is limited by IOLIMH and the output voltage decreases (see FIG. 7). Thereafter, when the detected current of the power transistor 1 is changed to ILIML, the output voltage drops in a drooping manner.
When the load state becomes lighter, the output voltage increases. However, since the detection current of the power transistor 1 decreases to ILIML, the detection current of the power transistor 1 becomes ILIMH unless the load state becomes lighter to a limit current IOLIML lower than the limit current IOLIMH. Thus, the output voltage is not returned to the normal operation state.
Therefore, the characteristics of the output voltage and output current at the time of overcurrent can also provide hysteresis characteristics.

次に、本発明の実施の形態におけるスイッチング電源回路の第２の実施例の回路について、図３を参照しつつ説明する。
なお、図１、図２に示された構成要素と同一の構成要素については、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の実施例におけるスイッチング電源回路は、出力検出回路２０３Ａの構成とその接続位置、及び、電流源１１による第２の電流検出用抵抗器２２への電流供給経路が以下説明するように第１の実施例と異なる構成となっており、他の回路構成部分は、基本的に弟１の実施例と同様である。 Next, a circuit of a second example of the switching power supply circuit according to the embodiment of the present invention will be described with reference to FIG.
Detailed descriptions of the same components as those shown in FIGS. 1 and 2 will be omitted, and different points will be mainly described below.
In the switching power supply circuit according to the second embodiment, the configuration and connection position of the output detection circuit 203A and the current supply path from the current source 11 to the second current detection resistor 22 are described as follows. The configuration is different from that of the first embodiment, and other circuit components are basically the same as those of the first embodiment.

まず、出力検出回路２０３Ａは、出力検出用抵抗器（図３においては「ＲCDH」と表記）２６と出力検出用ダイオード（図３においては「ＤCLH」と表記）７とを有して構成されたものとなっている。
すなわち、出力検出用抵抗器２６の一端は、外部素子接続用端子１０４に接続され、他端は出力検出用ダイオード７のアノードに接続されており、出力検出用ダイオード７のカソードは、外部素子接続用端子１０２に接続されている。
外部素子接続用端子１０２とグランドとの間には、フィルタ用コンデンサ（図３においては「ＣS1」と表記）１９が直列接続されて設けられており、第２の電流検出用抵抗器２２とフィルタを構成するようになっている。 First, the output detection circuit 203A includes an output detection resistor (indicated as “RCDH” in FIG. 3) 26 and an output detection diode (indicated as “DCLH” in FIG. 3) 7. It has become a thing.
That is, one end of the output detection resistor 26 is connected to the external element connection terminal 104, the other end is connected to the anode of the output detection diode 7, and the cathode of the output detection diode 7 is connected to the external element connection. It is connected to the terminal 102 for use.
A filter capacitor (indicated as “CS1” in FIG. 3) 19 is connected in series between the external element connection terminal 102 and the ground, and the second current detection resistor 22 and the filter are connected. Is configured.

電流源１１は、図２に示された第１の実施例においては、出力検出回路２０３によって動作制御されるようになっていたが、この第２の実施例においては、次述するようにエラーアンプとしての演算増幅器５によって動作制御されるようになっている。
すなわち、電流源出力エラーアンプ回路５１Ａは、エラーアンプとしての演算増幅器５とＮチャンネルＭＯＳＦＥＴ（以下、便宜上「ＮＭＯＳ」と称する）２と、電流源１１とから構成されたものとなっている。 In the first embodiment shown in FIG. 2, the operation of the current source 11 is controlled by the output detection circuit 203. In the second embodiment, an error is generated as described below. The operation is controlled by an operational amplifier 5 as an amplifier.
That is, the current source output error amplifier circuit 51A includes an operational amplifier 5 as an error amplifier, an N-channel MOS FET (hereinafter referred to as “NMOS” for convenience) 2, and a current source 11.

演算増幅器５の入力段側の接続は、図２に示された第１の実施例と同一であるが、出力端子はＮＭＯＳ２のゲートに接続されている。そして、ＮＭＯＳ２のソースはグランドに接続される一方、ドレインには、電流源１１が接続されると共に、その接続点は、外部素子接続用端子１０４及びＰＷＭ変換部５２の入力段に接続されたものとなっている。 The connection on the input stage side of the operational amplifier 5 is the same as that of the first embodiment shown in FIG. 2, but the output terminal is connected to the gate of the NMOS 2. The source of the NMOS 2 is connected to the ground, the current source 11 is connected to the drain, and the connection point is connected to the external element connection terminal 104 and the input stage of the PWM converter 52. It has become.

次に、上記構成における動作について説明する。
過電流検出が開始されて出力電圧が低下するまでは、図２に示された回路と同様である。
過電流状態になり、出力電圧が低下して電流源出力エラーアンプ回路５１Ａの出力電圧が上昇してゆくと、電流源出力エラーアンプ回路５１Ａの出力端子と接続されている外部素子接続用端子１０４と外部素子接続用端子１０２の間の電位差が大きくなる。
この電位差が出力検出用ダイオード７の順方向電圧と出力検出用抵抗器２６における電圧降下分（Ｉbias×ＲCDH）以上になると、出力検出用ダイオード７が導通して、第２の電流検出用抵抗器２２に電流源出力エラーアンプ回路５１Ａの出力電流としてのバイアス電流Ｉbiasが供給されることとなる。なお、上述の電圧降下分を表す文字式において、ＲCDHは、出力検出用抵抗器２６の抵抗値であるとする。 Next, the operation in the above configuration will be described.
The circuit is the same as that shown in FIG. 2 until overcurrent detection starts and the output voltage decreases.
When an overcurrent state occurs and the output voltage decreases and the output voltage of the current source output error amplifier circuit 51A increases, the external element connection terminal 104 connected to the output terminal of the current source output error amplifier circuit 51A. And the external element connection terminal 102 become larger in potential difference.
When this potential difference becomes equal to or greater than the forward voltage of the output detection diode 7 and the voltage drop (Ibias × RCDH) in the output detection resistor 26, the output detection diode 7 becomes conductive and the second current detection resistor. 22 is supplied with a bias current Ibias as an output current of the current source output error amplifier circuit 51A. In the character expression representing the voltage drop described above, RCDH is the resistance value of the output detection resistor 26.

つまり、この第２の実施例においては、図２に示された出力検出回路２０３の出力検出用閾値電圧ＶVDに相当する電圧が、出力検出用ダイオード７の順方向電圧と出力検出用抵抗器２６における電圧降下分（Ｉbias×ＲCDH）であり、第２の比較器４の機能が出力検出用ダイオード７に置き換えられたものとなっている。 That is, in the second embodiment, the voltage corresponding to the output detection threshold voltage VVD of the output detection circuit 203 shown in FIG. 2 is the forward voltage of the output detection diode 7 and the output detection resistor 26. A voltage drop at (Ibias × RCDH) in which the function of the second comparator 4 is replaced by the output detection diode 7.

出力検出用ダイオード７が導通状態にある場合のパワートランジスタ１のドレイン電流の過電流検出動作は、図２に示された回路について、図６のタイミングチャートを参照しつつ説明したと同様であるので、ここでの再度の詳細な説明は省略する。
また、電流制限がかかった場合の出力電圧と出力電流の静特性も、図２に示された回路同様、図７に示されたようにヒステリシスを有する特性となる。 The operation of detecting the overcurrent of the drain current of the power transistor 1 when the output detection diode 7 is in the conductive state is the same as that described with reference to the timing chart of FIG. 6 for the circuit shown in FIG. The detailed description again will be omitted here.
Further, the static characteristics of the output voltage and the output current when the current is limited are also characteristics having hysteresis as shown in FIG. 7, as in the circuit shown in FIG.

図２に示された第１の実施例の回路と図３に示された第２の実施例の回路の双方共に、出力電圧と出力電流の静特性がヒステリシスを有することによって、次述するような利点を生む。
まず、ヒステリシスが無い電流制限動作であると、出力電流が電流制限値付近で増加と減少の変化を繰り返すと、出力電圧が振動して発振しているかのような現象が生ずる。このとき、電流制限にヒステリシスがあると、一度、電流制限がかかると、より低い出力電流になるまで出力電圧は低下したままになるので、振動のような現象の発生が回避される。
それによって、出力に接続される負荷にあたる回路の異常動作が防止されることとなる。 Both the circuit of the first embodiment shown in FIG. 2 and the circuit of the second embodiment shown in FIG. 3 have hysteresis in the static characteristics of the output voltage and the output current. Produce a great advantage.
First, in the current limiting operation without hysteresis, when the output current repeatedly increases and decreases near the current limiting value, a phenomenon appears as if the output voltage oscillates. At this time, if there is hysteresis in the current limit, once the current limit is applied, the output voltage remains lowered until the output current becomes lower, so that a phenomenon such as vibration is avoided.
As a result, abnormal operation of a circuit corresponding to a load connected to the output is prevented.

また、図２、図３にそれぞれ示された回路において、ヒステリシスの幅を設定している第２の電流検出用抵抗器２２が、制御ＩＣの外部に設けられるため、抵抗の値を所望に応じて種々選択することができ、ヒステリシス幅の調整が容易である。
さらに、図３に示された回路においては、制御ＩＣとして、過電流検出時に外部素子接続用端子１０２からの定電流出力の機能が無い構成のものを用いた場合、外部素子接続用端子１０４から定電流出力が得られれば、電流制限動作にヒステリシスを付加することが可能となる利点がある。 Also, in the circuits shown in FIGS. 2 and 3, the second current detection resistor 22 that sets the hysteresis width is provided outside the control IC, so that the resistance value can be set as desired. The hysteresis width can be easily adjusted.
Further, in the circuit shown in FIG. 3, when a control IC having a function that does not have a function of constant current output from the external element connection terminal 102 when an overcurrent is detected, the control IC is connected to the external element connection terminal 104. If a constant current output is obtained, there is an advantage that hysteresis can be added to the current limiting operation.

また、図３に示された回路のように外部素子接続用端子１０２にフィルタ用コンデンサ１９と第２の電流検出用抵抗器２２によるフィルタがすでに構成されている場合には、新たに第２の電流検出用抵抗器２２を接続する場所を確保する必要がなくなるという利点がある。なお、フィルタ用コンデンサ１９と第２の電流検出用抵抗器２２によるフィルタは、図２に示された回路にも適用可能である。
本発明の実施の形態においては、スイッチング電源回路として非絶縁昇圧ＤＣ−ＤＣコンバータの例を説明したが、非絶縁降圧ＤＣ−ＤＣコンバータやフライバックなどの抵抗の電圧降下で過電流検出を行う機能を有する他の構成のスイッチング電源回路においても同様に本発明を適用することができる。 In addition, when a filter including the filter capacitor 19 and the second current detection resistor 22 is already configured in the external element connection terminal 102 as in the circuit shown in FIG. There is an advantage that it is not necessary to secure a place to connect the resistor 22 for current detection. The filter using the filter capacitor 19 and the second current detection resistor 22 can also be applied to the circuit shown in FIG.
In the embodiment of the present invention, an example of a non-isolated step-up DC-DC converter has been described as a switching power supply circuit. Similarly, the present invention can be applied to a switching power supply circuit having another configuration including:

上述したいずれの実施例も、電源印加端子３１とパワートランジスタ１との間に、インダクタ１３を設けた構成であるが、インダクタ１３に代えてトランスを用いても良く、図４及び図５には、その場合のフライバックの構成例が示されており、以下、同図を参照しつつ、トランスを用いた場合について説明する。
トランスを用いた場合、その回路構成によって非絶縁タイプと絶縁タイプとに大別することができ、図４には、非絶縁タイプにおける回路構成例が、図５には、絶縁タイプにおける回路構成例が、それぞれ示されている。
なお、図１乃至図３に示された構成要素と同一の構成要素については、同一符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。 In any of the above-described embodiments, the inductor 13 is provided between the power supply terminal 31 and the power transistor 1. However, a transformer may be used instead of the inductor 13, and FIGS. A configuration example of the flyback in that case is shown, and the case where a transformer is used will be described below with reference to FIG.
When a transformer is used, it can be broadly classified into a non-insulated type and an insulated type depending on its circuit configuration. FIG. 4 shows a circuit configuration example in the non-insulated type, and FIG. 5 shows a circuit configuration example in the insulated type. Are shown respectively.
The same components as those shown in FIGS. 1 to 3 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.

最初に、非絶縁タイプの例について、図４を参照しつつ説明する。
インダクタに代えてトランス４１を用いた場合、トランス４１の一次側にパワートランジスタ１が、二次側に、整流用ダイオード６や出力コンデンサ１５等が配される構成となる。
すなわち、トランス４１の一次側の巻始めは、電源印加端子３１に接続される一方、一次側の他端がパワートランジスタ１のドレインに接続されたものとなっている。なお、図４においては、図示を省略してあるが、パワートランジスタ１のゲートは、図２に示された回路構成例同様、制御用ＩＣに接続されたものとなっている。 First, an example of a non-insulating type will be described with reference to FIG.
When the transformer 41 is used instead of the inductor, the power transistor 1 is arranged on the primary side of the transformer 41, and the rectifying diode 6 and the output capacitor 15 are arranged on the secondary side.
In other words, the winding start on the primary side of the transformer 41 is connected to the power supply terminal 31, while the other end on the primary side is connected to the drain of the power transistor 1. Although not shown in FIG. 4, the gate of the power transistor 1 is connected to the control IC as in the circuit configuration example shown in FIG.

トランス４１の二次側においては、その巻始めがグランドに接続される一方、他端は、整流用ダイオード６のアノードに接続され、整流用ダイオード６のカソードとグランドとの間に、出力コンデンサ１５が接続されている。
そして、整流用ダイオード６と出力コンデンサ１５の相互の接続点に出力端子３２が接続されており、整流用ダイオード６のカソード側は、図１乃至図３に示された構成例と基本的に同様の構成となっている。 On the secondary side of the transformer 41, the winding start is connected to the ground, while the other end is connected to the anode of the rectifying diode 6, and the output capacitor 15 is connected between the cathode of the rectifying diode 6 and the ground. Is connected.
An output terminal 32 is connected to a connection point between the rectifying diode 6 and the output capacitor 15, and the cathode side of the rectifying diode 6 is basically the same as the configuration example shown in FIGS. It becomes the composition of.

出力端子３２とグランドとの間には、第１及び第２の抵抗器２３，２４が直列接続されて、その相互の接続点は、図４においては図示が省略されているが、図２に示された回路構成例同様、制御用ＩＣのフィードバック電圧入力端子１０３に接続されたものとなっている。
また、第１及び第２の抵抗器２３，２４の相互の接続点と、出力端子３２との間に、位相補償用のコンデンサ（図４においては「Ｃ２」と表記）４２及び抵抗器（図４においては「Ｒ３」と表記）４３直列接続されて設けられている。
なお、図４において図示を省略した他の回路構成は、図２又は図３のいずれの構成でも良い。
かかる構成における動作は、基本的に、図２、図３で説明した動作と同一であるので、ここでの再度の詳細な説明は省略する。 The first and second resistors 23 and 24 are connected in series between the output terminal 32 and the ground, and the connection point between them is omitted in FIG. Like the circuit configuration example shown, it is connected to the feedback voltage input terminal 103 of the control IC.
A phase compensation capacitor (indicated as “C2” in FIG. 4) 42 and a resistor (shown in FIG. 4) are connected between the connection point of the first and second resistors 23 and 24 and the output terminal 32. 4 is expressed as “R3”) 43 in series.
4 may be any of the configurations shown in FIG. 2 or FIG.
Since the operation in such a configuration is basically the same as the operation described in FIGS. 2 and 3, a detailed description thereof will not be repeated here.

次に、絶縁タイプの例について、図５を参照しつつ説明する。
なお、図４に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
トランス４１の一次側は、図４に示された回路構成例と同様であり、二次側においては、巻始めと反対側の端部が整流用ダイオード６のアノードに接続され、整流用ダイオード６のカソードとグランドとの間に、出力コンデンサ１５が接続されている。
そして、整流用ダイオード６と出力コンデンサ１５の相互の接続点に出力端子３２ａが接続されたものとなっている。 Next, an example of an insulation type will be described with reference to FIG.
The same components as those shown in FIG. 4 are denoted by the same reference numerals, detailed description thereof is omitted, and different points will be mainly described below.
The primary side of the transformer 41 is the same as the circuit configuration example shown in FIG. 4. On the secondary side, the end opposite to the winding start is connected to the anode of the rectifying diode 6. An output capacitor 15 is connected between the cathode and the ground.
The output terminal 32 a is connected to the connection point between the rectifying diode 6 and the output capacitor 15.

また、トランス４１の二次側の巻始めには、副出力端子３２ｂが接続され、出力端子３２ａと副出力端子３２ｂとの間に、第１及び第２の抵抗器２３，２４が直列接続されている。
なお、この回路構成例では、フィードバック電圧をフォトカプラを用いてフィードバックする構成が採られたものとなっている。
すなわち、出力端子３２ａと副出力端子３２ｂとの間には、抵抗器４３と、フォトカプラ用発光ダイオード（図５においては「ＰＣ１」と表記）４５と、シャントレギュレータ（図５においては「ＩＣ２」と表記）４６が直列接続されて設けられている。 In addition, the secondary output terminal 32b is connected to the secondary winding start of the transformer 41, and the first and second resistors 23 and 24 are connected in series between the output terminal 32a and the sub output terminal 32b. ing.
In this circuit configuration example, the feedback voltage is fed back using a photocoupler.
That is, a resistor 43, a photocoupler light emitting diode (indicated as “PC1” in FIG. 5) 45, and a shunt regulator (in FIG. 5, “IC2”) are provided between the output terminal 32a and the sub output terminal 32b. 46) are provided in series.

フォトカプラ用発光ダイオード４５は、そのアノードが抵抗器４３に、カソードがシャントレギュレータ４６のカソードに接続されており、シャントレギュレータ４６のアノードは副出力端子３２ｂに接続されたものとなっている。さらに、シャントレギュレータ４６の基準入力端子は、第１及び第２の抵抗器２３，２４の相互の接続点に接続されている。
また、フォトカプラ用発光ダイオード４５には、抵抗器（図５においては「Ｒ４」と表記）４４が並列接続されている。 The photocoupler light emitting diode 45 has an anode connected to the resistor 43, a cathode connected to the cathode of the shunt regulator 46, and the anode of the shunt regulator 46 connected to the sub-output terminal 32b. Further, the reference input terminal of the shunt regulator 46 is connected to the connection point between the first and second resistors 23 and 24.
In addition, a resistor (indicated as “R4” in FIG. 5) 44 is connected in parallel to the photocoupler light emitting diode 45.

またさらに、フォトカプラ用発光ダイオード４５のカソードと、第１及び第２の抵抗器２３，２４の相互の接続点との間には、フォトカプラ用発光ダイオード４５側からコンデンサ（図５においては「ＣNF」と表記）４７と抵抗器（図５においては「ＲNF」と表記）４８が直列接続されて設けられている。 Furthermore, a capacitor (from “photocoupler light emitting diode 45” in FIG. 5) is connected between the cathode of the photocoupler light emitting diode 45 and the connection point between the first and second resistors 23 and 24. CNF ”47 and a resistor (indicated as“ RNF ”in FIG. 5) 48 are connected in series.

なお、フォトカプラ用発光ダイオード４５の発光信号を受信するため、図示は省略してあるが、この種のフォトカップ回路と基本的に同様に、フォトカップラ用受光トランジスタが設けられ、その出力信号を制御用ＩＣのフィードバック電圧入力端子１０３（図２参照）へ入力するような構成とすることで、基本的には、図２示された回路構成と同様に、フィードバック電圧を制御用ＩＣへ入力することができるものとなっている。かかる構成部分は、従来から良く知られた回路であり、本発明の本質部分に関係するものではないので、ここでの詳細な説明は省略する。 Although not shown in order to receive the light emission signal of the photocoupler light emitting diode 45, a photocoupler light-receiving transistor is provided basically in the same manner as this type of photocup circuit, and its output signal is By adopting a configuration that inputs to the feedback voltage input terminal 103 (see FIG. 2) of the control IC, basically, the feedback voltage is input to the control IC as in the circuit configuration shown in FIG. It has become something that can be. Such a component is a well-known circuit and is not related to the essential part of the present invention, so a detailed description thereof is omitted here.

この図５に示された回路構成例における動作も、基本的には、図４に示された回路構成例同様、図２、図３で説明した動作と同一であるので、ここでの再度の詳細な説明は省略する。 The operation in the circuit configuration example shown in FIG. 5 is basically the same as the operation described in FIGS. 2 and 3 as in the circuit configuration example shown in FIG. Detailed description is omitted.

簡易な構成で、出力電圧を監視しつつ、過電流保護動作のしきい値電圧の切り替えが所望されるスイッチング電源回路に適用できる。 The present invention can be applied to a switching power supply circuit that is desired to switch the threshold voltage of the overcurrent protection operation while monitoring the output voltage with a simple configuration.

１…パワートランジスタ
６…整流用ダイオード
１１…電流源
１３…インダクタ
２０１…メイン制御回路
２０２…過電流検出回路
２０３…出力検出回路 DESCRIPTION OF SYMBOLS 1 ... Power transistor 6 ... Rectifier diode 11 ... Current source 13 ... Inductor 201 ... Main control circuit 202 ... Overcurrent detection circuit 203 ... Output detection circuit

Claims

An inductor, a main switching element, and a first current detection resistor are connected in series from the power supply side between the power supply and the ground, and a rectifying diode is connected to a connection point between the inductor and the main switching element. An anode is connected, an output capacitor is connected between the cathode of the rectifier diode and the ground, and operation control of the main switching element is performed by feedback of an output voltage obtained at a connection point of the rectifier diode and the output capacitor. Overcurrent detection is performed based on the voltage of the main control circuit that performs the above and the first current detection resistor, and the operation of the main control circuit is controlled according to the detection result, and the output current can be limited. In the switching power supply circuit comprising the overcurrent detection circuit as described above,
A second current detection resistor provided between the input stage of the overcurrent detection circuit and the first current detection resistor, an output detection circuit for detecting a decrease in the output voltage, and the output A current source for supplying a bias current to the second current detection resistor according to a detection result in the detection circuit, and a decrease in output voltage due to an output current limiting operation in the overcurrent detection circuit When the current is detected, the bias current is supplied to the second current detection resistor to the current source so that the output current limit state by the overcurrent detection circuit can be changed. Switching power supply circuit.

The inductor is replaced by a transformer, and a primary side of the transformer is connected between the power source and a main switching element, and an anode of the rectifying diode is connected to a secondary side of the transformer. The switching power supply circuit according to Item 1.

The main control circuit has an error amplifier that inputs an output voltage feedback and compares it with a reference voltage, and outputs a voltage according to the comparison result. The output stage of the error amplifier is the output detection circuit 3. The output detection circuit connected to an input stage and using the output detection comparator for comparing the first threshold voltage and the output voltage of the error amplifier. Switching power supply circuit.

An inductor, a main switching element, and a first current detection resistor are connected in series from the power supply side between the power supply and the ground, and a rectifying diode is connected to a connection point between the inductor and the main switching element. An anode is connected, an output capacitor is connected between the cathode of the rectifier diode and the ground, and operation control of the main switching element is performed by feedback of an output voltage obtained at a connection point of the rectifier diode and the output capacitor. Overcurrent detection is performed based on the voltage of the main control circuit that performs the above and the first current detection resistor, and the operation of the main control circuit is controlled according to the detection result, and the output current can be limited. In the switching power supply circuit comprising the overcurrent detection circuit as described above,
The main control circuit has an error amplifier that inputs a feedback of the output voltage, compares it with a reference voltage, and outputs a voltage according to the comparison result, and outputs a current according to the output of the error amplifier. Having a current source,
A second current detection resistor is provided between the input stage of the overcurrent detection circuit and the first current detection resistor, and between the current source and the input stage of the overcurrent detection circuit. A unidirectional conductive element is provided, and the potential difference between the output stage of the error amplifier and the input stage of the overcurrent detection circuit is reduced by the operation of limiting the output current in the overcurrent detection circuit. When the threshold value is exceeded, the bias current is supplied from the current source to the second current detection resistor so that the output current limit state by the overcurrent detection circuit can be changed. Switching power supply circuit.

The inductor is replaced by a transformer, and a primary side of the transformer is connected between the power source and a main switching element, and an anode of the rectifying diode is connected to a secondary side of the transformer. Item 5. The switching power supply circuit according to Item 4.