JP2015211327A

JP2015211327A - Frequency converter

Info

Publication number: JP2015211327A
Application number: JP2014091511A
Authority: JP
Inventors: 加藤　淳; Atsushi Kato; 淳加藤; 萩原　達也; Tatsuya Hagiwara; 達也萩原; 孝信藤原; Takanobu Fujiwara; 谷口　英司; Eiji Taniguchi; 英司谷口
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-04-25
Filing date: 2014-04-25
Publication date: 2015-11-24

Abstract

PROBLEM TO BE SOLVED: To provide a frequency converter capable of maintaining linearity of input/output characteristics even in the case where a signal level of an inputted RF signal is high.SOLUTION: The frequency converter includes: an RF signal input circuit 3 which converts differential RF signals (voltage signals) into current signals; a 1/2 frequency divider circuit 8 which divides differential LO signals into two, respectively, to generate four frequency-divided signals of which the phases are different at 90°, respectively, and mixes the frequency-divided signals with the RF signals (current signals) converted by the RF signal input circuit 3 to generate four mixed signals of which the phases are different at 90°, respectively; and varactor capacitors 16, 19, 22 and 25 for adjusting a self-resonant frequency of the 1/2 frequency divider circuit 8.

Description

この発明は、例えば、無線送受信機に搭載される周波数変換器に関するものである。 The present invention relates to a frequency converter mounted on a radio transceiver, for example.

図６は以下の特許文献１に開示されている周波数変換器を示す構成図である。以下、図６の周波数変換器の動作を簡単に説明する。
まず、ＲＦ信号入力回路１０３は、ＲＦ信号入力端子１０１，１０２から差動のＲＦ信号（無線周波数信号）が入力されると、差動のＲＦ信号を電圧信号から電流信号に変換し、電流信号である差動のＲＦ信号を２分周回路１０６に出力する。 FIG. 6 is a block diagram showing a frequency converter disclosed in Patent Document 1 below. Hereinafter, the operation of the frequency converter of FIG. 6 will be briefly described.
First, when a differential RF signal (radio frequency signal) is input from the RF signal input terminals 101 and 102, the RF signal input circuit 103 converts the differential RF signal from a voltage signal to a current signal, and the current signal. Is output to the frequency divider circuit 106.

２分周回路１０６は、マスター段のフリップフロップ回路と、スレーブ段のフリップフロップ回路とから構成されており、これらのフリップフロップ回路が負荷１０８を介して電源端子１０７と接続されている。
２分周回路１０６における各フリップフロップ回路は、ＬＯ信号入力端子１０４，１０５から差動のＬＯ信号（局部発振信号）が入力されると、差動のＬＯ信号をそれぞれ２分周し、２分周後の差動のＬＯ信号とＲＦ信号入力回路１０３により変換されたＲＦ信号を混合することで、位相が９０度ずつ異なる４つの混合信号を生成し、４つの混合信号を出力端子１０９〜１１２に出力する。 The divide-by-2 circuit 106 includes a master-stage flip-flop circuit and a slave-stage flip-flop circuit, and these flip-flop circuits are connected to a power supply terminal 107 via a load 108.
When the differential LO signal (local oscillation signal) is input from the LO signal input terminals 104 and 105, each flip-flop circuit in the divide-by-2 circuit 106 divides the differential LO signal by 2, respectively. The mixed differential LO signal and the RF signal converted by the RF signal input circuit 103 are mixed to generate four mixed signals having phases different by 90 degrees, and the four mixed signals are output to the output terminals 109 to 112. Output to.

これにより、ＲＦ信号入力端子１０１，１０２から入力されたＲＦ信号の周波数が変換されて、周波数変換後のＲＦ信号（２分周回路１０６により生成された混合信号）が出力端子１０９〜１１２に出力されるが、ＲＦ信号入力端子１０１，１０２から入力されるＲＦ信号の信号レベルが高い場合、ＲＦ信号入力回路１０３を通じて、２分周回路１０６のマスター段のフリップフロップ回路を流れるＲＦ信号と、スレーブ段のフリップフロップ回路を流れるＲＦ信号との電流信号の対称性が崩れることで、２分周回路１０６の分周動作が停止することがある。 As a result, the frequency of the RF signal input from the RF signal input terminals 101 and 102 is converted, and the frequency-converted RF signal (mixed signal generated by the divide-by-2 circuit 106) is output to the output terminals 109 to 112. However, when the signal level of the RF signal input from the RF signal input terminals 101 and 102 is high, the RF signal flowing through the flip-flop circuit in the master stage of the divide-by-2 circuit 106 through the RF signal input circuit 103 and the slave When the symmetry of the current signal with the RF signal flowing through the flip-flop circuit in the stage is lost, the frequency dividing operation of the divide-by-2 circuit 106 may stop.

特開２００５−５１５９４号公報（図１）Japanese Patent Laying-Open No. 2005-51594 (FIG. 1)

従来の周波数変換器は以上のように構成されているので、ＲＦ信号入力端子１０１，１０２から入力されるＲＦ信号の信号レベルが高い場合、２分周回路１０６の分周動作が停止することがある。２分周回路１０６の分周動作が停止すると、ＲＦ信号の周波数を変換することができなくなり、入出力特性の線形性が劣化してしまう課題があった。 Since the conventional frequency converter is configured as described above, when the signal level of the RF signal input from the RF signal input terminals 101 and 102 is high, the frequency division operation of the frequency divider circuit 106 may stop. is there. When the frequency dividing operation of the divide-by-2 circuit 106 is stopped, there is a problem that the frequency of the RF signal cannot be converted and the linearity of the input / output characteristics deteriorates.

この発明は上記のような課題を解決するためになされたもので、入力されるＲＦ信号の信号レベルが高い場合でも、入出力特性の線形性を維持することができる周波数変換器を得ることを目的とする。 The present invention has been made to solve the above-described problems, and it is an object of the present invention to obtain a frequency converter that can maintain linearity of input / output characteristics even when the signal level of an input RF signal is high. Objective.

この発明に係る周波数変換器は、位相が１８０度異なる差動の無線周波数信号である電圧信号を電流信号に変換する信号変換回路と、位相が１８０度異なる差動の局部発振信号をそれぞれ２分周して、位相が９０度ずつ異なる４つの分周信号を生成し、その分周信号と信号変換回路により変換された電流信号を混合することで、位相が９０度ずつ異なる４つの混合信号を生成する２分周回路と、２分周回路により生成させた混合信号を出力する出力端子と、一端が２分周回路と出力端子の接続点に接続され、他端が電源端子に接続されている負荷と、負荷と並列に接続され、２分周回路の自己共振周波数を調整する可変リアクタンス素子とを備えるようにしたものである。 The frequency converter according to the present invention divides a voltage conversion signal, which is a differential radio frequency signal having a phase difference of 180 degrees, into a current signal, and a differential local oscillation signal having a phase difference of 180 degrees by two. The four divided signals having different phases by 90 degrees are generated, and the divided signals and the current signals converted by the signal conversion circuit are mixed, so that four mixed signals having phases different by 90 degrees are obtained. A frequency dividing circuit to be generated, an output terminal for outputting a mixed signal generated by the frequency dividing circuit, one end connected to a connection point between the frequency dividing circuit and the output terminal, and the other end connected to a power supply terminal. And a variable reactance element that is connected in parallel with the load and adjusts the self-resonance frequency of the divide-by-2 circuit.

この発明によれば、２分周回路の自己共振周波数を調整する可変リアクタンス素子を負荷と並列に接続するように構成したので、入力される無線周波数信号の信号レベルが高い場合でも、入出力特性の線形性を維持することができる効果がある。 According to the present invention, since the variable reactance element for adjusting the self-resonant frequency of the divide-by-2 circuit is connected in parallel with the load, the input / output characteristics can be obtained even when the signal level of the input radio frequency signal is high. There is an effect that can maintain the linearity.

この発明の実施の形態１による周波数変換器を示す構成図である。It is a block diagram which shows the frequency converter by Embodiment 1 of this invention. この発明の実施の形態１による周波数変換器の２分周回路８を示す構成図である。It is a block diagram which shows the 2 frequency dividing circuit 8 of the frequency converter by Embodiment 1 of this invention. ２分周回路８の自己共振周波数と線形性（ＩＰ１ｄＢ）の関係を示す説明図である。It is explanatory drawing which shows the relationship between the self-resonance frequency of the 1/2 frequency dividing circuit 8, and linearity (IP1dB). この発明の実施の形態２による周波数変換器の負荷回路１４を示す構成図である。It is a block diagram which shows the load circuit 14 of the frequency converter by Embodiment 2 of this invention. この発明の実施の形態３による周波数変換器のＲＦ信号入力回路３を示す構成図である。It is a block diagram which shows RF signal input circuit 3 of the frequency converter by Embodiment 3 of this invention. 特許文献１に開示されている周波数変換器を示す構成図である。It is a block diagram which shows the frequency converter currently disclosed by patent document 1. FIG.

実施の形態１．
図１はこの発明の実施の形態１による周波数変換器を示す構成図である。
図１において、ＲＦ信号入力端子１はＲＦ信号（無線周波数信号）を入力する端子である。
ＲＦ信号入力端子２はＲＦ信号入力端子１から入力されるＲＦ信号と位相が１８０度異なるＲＦ信号を入力する端子である。
したがって、ＲＦ信号入力端子１とＲＦ信号入力端子２から差動のＲＦ信号が入力される。 Embodiment 1 FIG.
FIG. 1 is a block diagram showing a frequency converter according to Embodiment 1 of the present invention.
In FIG. 1, an RF signal input terminal 1 is a terminal for inputting an RF signal (radio frequency signal).
The RF signal input terminal 2 is an input terminal for an RF signal that is 180 degrees out of phase with the RF signal input from the RF signal input terminal 1.
Accordingly, differential RF signals are input from the RF signal input terminal 1 and the RF signal input terminal 2.

ＲＦ信号入力回路３はＲＦ信号入力端子１から入力されたＲＦ信号を電圧信号から電流信号に変換するとともに、ＲＦ信号入力端子２から入力されたＲＦ信号を電圧信号から電流信号に変換する信号変換回路である。なお、ＲＦ信号入力回路３により変換される２つのＲＦ信号（電流信号）は、差動のＲＦ信号（電流信号）である。
ＲＦ信号入力用トランジスタ４はゲートがＲＦ信号入力端子１と接続され、ドレインが２分周回路８と接続されており、ＲＦ信号入力端子１から入力されたＲＦ信号（電圧信号）の信号レベルがＨレベルのときにオン状態になり、そのＲＦ信号の信号レベルがＬレベルのときにオフ状態になるソース接地回路である。
したがって、ＲＦ信号入力端子１から入力されるＲＦ信号（電圧信号）と同じ周波数のＲＦ信号（電流信号）がＲＦ信号入力用トランジスタ４のドレインからソースに向かって流れる。 The RF signal input circuit 3 converts the RF signal input from the RF signal input terminal 1 from a voltage signal into a current signal, and converts the RF signal input from the RF signal input terminal 2 from a voltage signal into a current signal. Circuit. The two RF signals (current signals) converted by the RF signal input circuit 3 are differential RF signals (current signals).
The RF signal input transistor 4 has a gate connected to the RF signal input terminal 1 and a drain connected to the divide-by-2 circuit 8, and the signal level of the RF signal (voltage signal) input from the RF signal input terminal 1 is This is a common source circuit that is turned on when it is at the H level and turned off when the signal level of the RF signal is at the L level.
Therefore, an RF signal (current signal) having the same frequency as the RF signal (voltage signal) input from the RF signal input terminal 1 flows from the drain to the source of the RF signal input transistor 4.

ＲＦ信号入力用トランジスタ５はゲートがＲＦ信号入力端子２と接続され、ドレインが２分周回路８と接続されており、ＲＦ信号入力端子２から入力されたＲＦ信号の信号レベルがＨレベルのときにオン状態になり、そのＲＦ信号の信号レベルがＬレベルのときにオフ状態になるソース接地回路である。
したがって、ＲＦ信号入力端子２から入力されるＲＦ信号（電圧信号）と同じ周波数のＲＦ信号（電流信号）がＲＦ信号入力用トランジスタ５のドレインからソースに向かって流れる。
ＲＦ信号入力端子１，２から入力されるＲＦ信号（電圧信号）は差動信号であるため、ＲＦ信号入力用トランジスタ４がオン状態であれば、ＲＦ信号入力用トランジスタ５がオフ状態、ＲＦ信号入力用トランジスタ４がオフ状態であれば、ＲＦ信号入力用トランジスタ５がオン状態になる。よって、ＲＦ信号入力用トランジスタ４を流れるＲＦ信号（電流信号）の位相と、ＲＦ信号入力用トランジスタ５を流れるＲＦ信号（電流信号）の位相は逆位相となる。 The RF signal input transistor 5 has a gate connected to the RF signal input terminal 2, a drain connected to the frequency divider circuit 8, and the signal level of the RF signal input from the RF signal input terminal 2 is H level. Is a source grounding circuit that is turned on and turned off when the signal level of the RF signal is L level.
Therefore, an RF signal (current signal) having the same frequency as the RF signal (voltage signal) input from the RF signal input terminal 2 flows from the drain to the source of the RF signal input transistor 5.
Since the RF signal (voltage signal) input from the RF signal input terminals 1 and 2 is a differential signal, if the RF signal input transistor 4 is on, the RF signal input transistor 5 is off, and the RF signal If the input transistor 4 is off, the RF signal input transistor 5 is turned on. Therefore, the phase of the RF signal (current signal) flowing through the RF signal input transistor 4 is opposite to the phase of the RF signal (current signal) flowing through the RF signal input transistor 5.

ＬＯ信号入力端子６はＬＯ信号（局部発振信号）を入力する端子である。
ＬＯ信号入力端子７はＬＯ信号入力端子６から入力されるＬＯ信号と位相が１８０度異なるＬＯ信号を入力する端子である。
２分周回路８はＬＯ信号入力端子６，７から入力されたＬＯ信号をそれぞれ２分周して、位相が９０度ずつ異なる４つの分周信号（位相が０度、９０度、１８０度、２７０度の分周信号）を生成する。
また、２分周回路８は位相が９０度ずつ異なる４つの分周信号とＲＦ信号入力用トランジスタ４，５により変換された差動のＲＦ信号（電流信号）を混合することで、位相が９０度ずつ異なる４つの混合信号（位相が０度、９０度、１８０度、２７０度の混合信号）を生成する。 The LO signal input terminal 6 is a terminal for inputting an LO signal (local oscillation signal).
The LO signal input terminal 7 is a terminal for inputting an LO signal that is 180 degrees out of phase with the LO signal input from the LO signal input terminal 6.
The divide-by-2 circuit 8 divides the LO signals input from the LO signal input terminals 6 and 7 by 2, respectively, and divides four divided signals having phases different by 90 degrees (phases are 0 degrees, 90 degrees, 180 degrees, 270 degree division signal).
The divide-by-2 circuit 8 mixes four frequency-divided signals whose phases are different by 90 degrees and differential RF signals (current signals) converted by the RF signal input transistors 4 and 5 so that the phase is 90. Four mixed signals (phase mixed signals having phases of 0 degrees, 90 degrees, 180 degrees, and 270 degrees) are generated.

Ｉ出力端子９は２分周回路８により生成された位相が０度の混合信号を出力する端子である。
ＩＢ出力端子１０は２分周回路８により生成された位相が９０度の混合信号を出力する端子である。
Ｑ出力端子１１は２分周回路８により生成された位相が１８０度の混合信号を出力する端子である。
ＱＢ出力端子１２は２分周回路８により生成された位相が２７０度の混合信号を出力する端子である。 The I output terminal 9 is a terminal that outputs a mixed signal having a phase of 0 degree generated by the divide-by-2 circuit 8.
The IB output terminal 10 is a terminal that outputs a mixed signal having a phase of 90 degrees generated by the divide-by-2 circuit 8.
The Q output terminal 11 is a terminal that outputs a mixed signal having a phase of 180 degrees generated by the divide-by-2 circuit 8.
The QB output terminal 12 is a terminal that outputs a mixed signal having a phase of 270 degrees generated by the divide-by-2 circuit 8.

電源端子１３は電源電圧ＶＤＤが印加される端子である。
負荷回路１４は一端が２分周回路８とＩ出力端子９の接続点に接続され、他端が電源端子１３に接続されており、負荷１５とバラクタ容量１６から構成されている。
バラクタ容量１６は一端が接続されている制御端子２６の制御電圧が変化すると、容量が変化する可変リアクタンス素子であり、２分周回路８の自己共振周波数が、２分周回路８により生成された位相が０度の分周信号の周波数と一致するように、容量が調整される。
負荷回路１７は一端が２分周回路８とＩＢ出力端子１０の接続点に接続され、他端が電源端子１３に接続されており、負荷１８とバラクタ容量１９から構成されている。
バラクタ容量１９は一端が接続されている制御端子２６の制御電圧が変化すると、容量が変化する可変リアクタンス素子であり、２分周回路８の自己共振周波数が、２分周回路８により生成された位相が９０度の分周信号の周波数と一致するように、容量が調整される。 The power supply terminal 13 is a terminal to which the power supply voltage VDD is applied.
One end of the load circuit 14 is connected to a connection point between the divide-by-2 circuit 8 and the I output terminal 9, and the other end is connected to the power supply terminal 13. The load circuit 14 includes a load 15 and a varactor capacitor 16.
The varactor capacitor 16 is a variable reactance element whose capacitance changes when the control voltage of the control terminal 26 to which one end is connected is changed. The self-resonant frequency of the divide-by-2 circuit 8 is generated by the divide-by-2 circuit 8. The capacitance is adjusted so that the phase matches the frequency of the divided signal of 0 degree.
One end of the load circuit 17 is connected to a connection point between the divide-by-2 circuit 8 and the IB output terminal 10, and the other end is connected to the power supply terminal 13. The load circuit 17 includes a load 18 and a varactor capacitor 19.
The varactor capacitor 19 is a variable reactance element whose capacitance changes when the control voltage of the control terminal 26 to which one end is connected is changed. The self-resonant frequency of the divide-by-2 circuit 8 is generated by the divide-by-2 circuit 8. The capacitance is adjusted so that the phase matches the frequency of the divided signal of 90 degrees.

負荷回路２０は一端が２分周回路８とＱ出力端子１１の接続点に接続され、他端が電源端子１３に接続されており、負荷２１とバラクタ容量２２から構成されている。
バラクタ容量２２は一端が接続されている制御端子２６の制御電圧が変化すると、容量が変化する可変リアクタンス素子であり、２分周回路８の自己共振周波数が、２分周回路８により生成された位相が１８０度の分周信号の周波数と一致するように、容量が調整される。
負荷回路２３は一端が２分周回路８とＱＢ出力端子１２の接続点に接続され、他端が電源端子１３に接続されており、負荷２４とバラクタ容量２５から構成されている。
バラクタ容量２５は一端が接続されている制御端子２６の制御電圧が変化すると、容量が変化する可変リアクタンス素子であり、２分周回路８の自己共振周波数が、２分周回路８により生成された位相が２７０度の分周信号の周波数と一致するように、容量が調整される。 One end of the load circuit 20 is connected to a connection point between the divide-by-2 circuit 8 and the Q output terminal 11, and the other end is connected to the power supply terminal 13. The load circuit 20 includes a load 21 and a varactor capacitor 22.
The varactor capacitor 22 is a variable reactance element whose capacitance changes when the control voltage of the control terminal 26 to which one end is connected is changed. The self-resonant frequency of the divide-by-2 circuit 8 is generated by the divide-by-2 circuit 8. The capacity is adjusted so that the phase matches the frequency of the divided signal of 180 degrees.
One end of the load circuit 23 is connected to a connection point between the divide-by-2 circuit 8 and the QB output terminal 12, and the other end is connected to the power supply terminal 13. The load circuit 23 includes a load 24 and a varactor capacitor 25.
The varactor capacitor 25 is a variable reactance element whose capacitance changes when the control voltage of the control terminal 26 to which one end is connected is changed. The self-resonant frequency of the divide-by-2 circuit 8 is generated by the divide-by-2 circuit 8. The capacitance is adjusted so that the phase matches the frequency of the divided signal of 270 degrees.

図２はこの発明の実施の形態１による周波数変換器の２分周回路８を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
２分周回路８は、ＲＦ信号入力用トランジスタ４により変換されたＲＦ信号（電流信号）と分周信号を混合するマスター段８ａと、ＲＦ信号入力用トランジスタ５により変換されたＲＦ信号（電流信号）と分周信号を混合するスレーブ段８ｂとから構成されている。 FIG. 2 is a block diagram showing the divide-by-2 circuit 8 of the frequency converter according to the first embodiment of the present invention. In the figure, the same reference numerals as those in FIG.
The divide-by-2 circuit 8 includes a master stage 8a that mixes the RF signal (current signal) converted by the RF signal input transistor 4 and the divided signal, and the RF signal (current signal) converted by the RF signal input transistor 5. ) And a slave stage 8b that mixes the frequency-divided signal.

マスター段８ａのトランジスタ３１はゲートがＬＯ信号入力端子７と接続され、ソースがＲＦ信号入力用トランジスタ４のドレインと接続されており、ＬＯ信号入力端子７から入力されたＬＯ信号の信号レベルがＨレベルのときにオン状態になり、そのＬＯ信号の信号レベルがＬレベルのときにオフ状態になる。
マスター段８ａのトランジスタ３２はゲートがＬＯ信号入力端子６と接続され、ソースがＲＦ信号入力用トランジスタ４のドレインと接続されており、ＬＯ信号入力端子６から入力されたＬＯ信号の信号レベルがＨレベルのときにオン状態になり、そのＬＯ信号の信号レベルがＬレベルのときにオフ状態になる。
ＬＯ信号入力端子６，７から入力されるＬＯ信号は差動信号であるため、トランジスタ３１がオン状態であれば、トランジスタ３２がオフ状態、トランジスタ３１がオフ状態であれば、トランジスタ３２がオン状態になる。よって、トランジスタ３１とトランジスタ３２は、ＬＯ信号の周波数で交互にオン状態になり、オン状態であるときに、ＲＦ信号入力用トランジスタ４を流れるＲＦ信号（電流信号）が流れる。 The transistor 31 of the master stage 8a has a gate connected to the LO signal input terminal 7, a source connected to the drain of the RF signal input transistor 4, and the signal level of the LO signal input from the LO signal input terminal 7 is H. When the signal level of the LO signal is L level, the signal is turned on.
The transistor 32 of the master stage 8a has a gate connected to the LO signal input terminal 6, a source connected to the drain of the RF signal input transistor 4, and the signal level of the LO signal input from the LO signal input terminal 6 is H. When the signal level of the LO signal is L level, the signal is turned on.
Since the LO signal input from the LO signal input terminals 6 and 7 is a differential signal, if the transistor 31 is on, the transistor 32 is off, and if the transistor 31 is off, the transistor 32 is on. become. Therefore, the transistor 31 and the transistor 32 are alternately turned on at the frequency of the LO signal. When the transistor 31 and the transistor 32 are on, the RF signal (current signal) that flows through the RF signal input transistor 4 flows.

スレーブ段８ｂのトランジスタ３３はゲートがＬＯ信号入力端子６と接続され、ソースがＲＦ信号入力用トランジスタ５のドレインと接続されており、ＬＯ信号入力端子６から入力されたＬＯ信号の信号レベルがＨレベルのときにオン状態になり、そのＬＯ信号の信号レベルがＬレベルのときにオフ状態になる。
スレーブ段８ｂのトランジスタ３４はゲートがＬＯ信号入力端子７と接続され、ソースがＲＦ信号入力用トランジスタ５のドレインと接続されており、ＬＯ信号入力端子７から入力されたＬＯ信号の信号レベルがＨレベルのときにオン状態になり、そのＬＯ信号の信号レベルがＬレベルのときにオフ状態になる。
ＬＯ信号入力端子６，７から入力されるＬＯ信号は差動信号であるため、トランジスタ３３がオン状態であれば、トランジスタ３４がオフ状態、トランジスタ３３がオフ状態であれば、トランジスタ３４がオン状態になる。よって、トランジスタ３３とトランジスタ３４は、ＬＯ信号の周波数で交互にオン状態になり、オン状態であるときに、ＲＦ信号入力用トランジスタ５を流れるＲＦ信号（電流信号）が流れる。 The transistor 33 of the slave stage 8b has a gate connected to the LO signal input terminal 6, a source connected to the drain of the RF signal input transistor 5, and the signal level of the LO signal input from the LO signal input terminal 6 is H. When the signal level of the LO signal is L level, the signal is turned on.
The transistor 34 of the slave stage 8b has a gate connected to the LO signal input terminal 7, a source connected to the drain of the RF signal input transistor 5, and the signal level of the LO signal input from the LO signal input terminal 7 is H. When the signal level of the LO signal is L level, the signal is turned on.
Since the LO signal input from the LO signal input terminals 6 and 7 is a differential signal, if the transistor 33 is on, the transistor 34 is off, and if the transistor 33 is off, the transistor 34 is on. become. Therefore, the transistor 33 and the transistor 34 are alternately turned on at the frequency of the LO signal. When the transistor 33 and the transistor 34 are on, the RF signal (current signal) that flows through the RF signal input transistor 5 flows.

マスター段８ａのトランジスタ３５はソースがトランジスタ３１のドレインと接続され、ドレインが負荷１５を介して電源端子１３と接続され、ゲートがトランジスタ３９，４１のドレインと接続されている。
マスター段８ａのトランジスタ３６はソースがトランジスタ３１のドレインと接続され、ドレインが負荷１８を介して電源端子１３と接続され、ゲートがトランジスタ４０，４２のドレインと接続されている。
マスター段８ａのトランジスタ３７はソースがトランジスタ３２のドレインと接続され、ドレインが負荷１５を介して電源端子１３と接続され、ゲートがトランジスタ３６，３８のドレインと接続されている。
マスター段８ａのトランジスタ３８はソースがトランジスタ３２のドレインと接続され、ドレインが負荷１８を介して電源端子１３と接続され、ゲートがトランジスタ３５，３７のドレインと接続されている。 The transistor 35 of the master stage 8 a has a source connected to the drain of the transistor 31, a drain connected to the power supply terminal 13 via the load 15, and a gate connected to the drains of the transistors 39 and 41.
The transistor 36 of the master stage 8 a has a source connected to the drain of the transistor 31, a drain connected to the power supply terminal 13 via the load 18, and a gate connected to the drains of the transistors 40 and 42.
The transistor 37 of the master stage 8 a has a source connected to the drain of the transistor 32, a drain connected to the power supply terminal 13 via the load 15, and a gate connected to the drains of the transistors 36 and 38.
The transistor 38 of the master stage 8 a has a source connected to the drain of the transistor 32, a drain connected to the power supply terminal 13 via the load 18, and a gate connected to the drains of the transistors 35 and 37.

スレーブ段８ｂのトランジスタ３９はソースがトランジスタ３３のドレインと接続され、ドレインが負荷２１を介して電源端子１３と接続され、ゲートがトランジスタ３６，３８のドレインと接続されている。
スレーブ段８ｂのトランジスタ４０はソースがトランジスタ３３のドレインと接続され、ドレインが負荷２４を介して電源端子１３と接続され、ゲートがトランジスタ３５，３７のドレインと接続されている。
スレーブ段８ｂのトランジスタ４１はソースがトランジスタ３４のドレインと接続され、ドレインが負荷２１を介して電源端子１３と接続され、ゲートがトランジスタ４０，４２のドレインと接続されている。
スレーブ段８ｂのトランジスタ４２はソースがトランジスタ３４のドレインと接続され、ドレインが負荷２４を介して電源端子１３と接続され、ゲートがトランジスタ３９，４１のドレインと接続されている。 The transistor 39 of the slave stage 8 b has a source connected to the drain of the transistor 33, a drain connected to the power supply terminal 13 via the load 21, and a gate connected to the drains of the transistors 36 and 38.
The transistor 40 of the slave stage 8 b has a source connected to the drain of the transistor 33, a drain connected to the power supply terminal 13 via the load 24, and a gate connected to the drains of the transistors 35 and 37.
The transistor 41 of the slave stage 8 b has a source connected to the drain of the transistor 34, a drain connected to the power supply terminal 13 via the load 21, and a gate connected to the drains of the transistors 40 and 42.
The transistor 42 of the slave stage 8 b has a source connected to the drain of the transistor 34, a drain connected to the power supply terminal 13 via the load 24, and a gate connected to the drains of the transistors 39 and 41.

次に動作について説明する。
ＲＦ信号入力回路３のＲＦ信号入力用トランジスタ４は、ＲＦ信号入力端子１から入力されたＲＦ信号（電圧信号）の信号レベルがＨレベルのときにオン状態になり、そのＲＦ信号の信号レベルがＬレベルのときにオフ状態になる。
したがって、ＲＦ信号入力端子１から入力されるＲＦ信号（電圧信号）と同じ周波数のＲＦ信号（電流信号）がＲＦ信号入力用トランジスタ４のドレインからソースに向かって流れる。 Next, the operation will be described.
The RF signal input transistor 4 of the RF signal input circuit 3 is turned on when the signal level of the RF signal (voltage signal) input from the RF signal input terminal 1 is H level, and the signal level of the RF signal is When it is at L level, it is turned off.
Therefore, an RF signal (current signal) having the same frequency as the RF signal (voltage signal) input from the RF signal input terminal 1 flows from the drain to the source of the RF signal input transistor 4.

ＲＦ信号入力回路３のＲＦ信号入力用トランジスタ５は、ＲＦ信号入力端子２から入力されたＲＦ信号（電圧信号）の信号レベルがＨレベルのときにオン状態になり、そのＲＦ信号の信号レベルがＬレベルのときにオフ状態になる。
したがって、ＲＦ信号入力端子２から入力されるＲＦ信号（電圧信号）と同じ周波数のＲＦ信号（電流信号）がＲＦ信号入力用トランジスタ５のドレインからソースに向かって流れる。
ここで、ＲＦ信号入力端子１，２から入力されるＲＦ信号（電圧信号）は差動信号であるため、ＲＦ信号入力用トランジスタ４がオン状態であれば、ＲＦ信号入力用トランジスタ５がオフ状態、ＲＦ信号入力用トランジスタ４がオフ状態であれば、ＲＦ信号入力用トランジスタ５がオン状態になる。
したがって、ＲＦ信号入力用トランジスタ４を流れるＲＦ信号（電流信号）の位相と、ＲＦ信号入力用トランジスタ５を流れるＲＦ信号（電流信号）の位相が逆位相となるため、ＲＦ信号入力用トランジスタ４，５を流れるＲＦ信号（電流信号）は差動信号である。 The RF signal input transistor 5 of the RF signal input circuit 3 is turned on when the signal level of the RF signal (voltage signal) input from the RF signal input terminal 2 is H level, and the signal level of the RF signal is When it is at L level, it is turned off.
Therefore, an RF signal (current signal) having the same frequency as the RF signal (voltage signal) input from the RF signal input terminal 2 flows from the drain to the source of the RF signal input transistor 5.
Here, since the RF signal (voltage signal) input from the RF signal input terminals 1 and 2 is a differential signal, if the RF signal input transistor 4 is on, the RF signal input transistor 5 is off. If the RF signal input transistor 4 is off, the RF signal input transistor 5 is turned on.
Therefore, the phase of the RF signal (current signal) flowing through the RF signal input transistor 4 and the phase of the RF signal (current signal) flowing through the RF signal input transistor 5 are opposite to each other. The RF signal (current signal) flowing through 5 is a differential signal.

マスター段８ａのトランジスタ３１は、ＬＯ信号入力端子７から入力されたＬＯ信号の信号レベルがＨレベルのときにオン状態になり、そのＬＯ信号の信号レベルがＬレベルのときにオフ状態になる。
マスター段８ａのトランジスタ３２は、ＬＯ信号入力端子６から入力されたＬＯ信号の信号レベルがＨレベルのときにオン状態になり、そのＬＯ信号の信号レベルがＬレベルのときにオフ状態になる。
ここで、ＬＯ信号入力端子６，７から入力されるＬＯ信号は差動信号であるため、トランジスタ３１がオン状態であれば、トランジスタ３２がオフ状態、トランジスタ３１がオフ状態であれば、トランジスタ３２がオン状態になる。
したがって、トランジスタ３１とトランジスタ３２は、ＬＯ信号の周波数で交互にオン状態になり、オン状態であるときに、ＲＦ信号入力用トランジスタ４を流れるＲＦ信号（電流信号）が流れる。即ち、ＬＯ信号の周波数で、ＲＦ信号が流れるトランジスタがトランジスタ３１とトランジスタ３２の間で切り換わる。 The transistor 31 of the master stage 8a is turned on when the signal level of the LO signal input from the LO signal input terminal 7 is H level, and turned off when the signal level of the LO signal is L level.
The transistor 32 of the master stage 8a is turned on when the signal level of the LO signal input from the LO signal input terminal 6 is H level, and turned off when the signal level of the LO signal is L level.
Here, since the LO signal input from the LO signal input terminals 6 and 7 is a differential signal, if the transistor 31 is on, the transistor 32 is off, and if the transistor 31 is off, the transistor 32 is turned on. Turns on.
Therefore, the transistor 31 and the transistor 32 are alternately turned on at the frequency of the LO signal. When the transistor 31 and the transistor 32 are on, the RF signal (current signal) that flows through the RF signal input transistor 4 flows. In other words, the transistor through which the RF signal flows is switched between the transistor 31 and the transistor 32 at the frequency of the LO signal.

また、ＲＦ信号入力用トランジスタ４を流れるＲＦ信号がトランジスタ３１を流れるとき、そのＲＦ信号がトランジスタ３５又はトランジスタ３６に流れるが、トランジスタ３５のゲートがトランジスタ３９，４１のドレインと接続されているのに対して、トランジスタ３６のゲートがトランジスタ４０，４２のドレインと接続されているために、トランジスタ３５がオン状態になるタイミングとトランジスタ３６がオン状態になるタイミングは、９０度の位相分だけずれており、トランジスタ３５，３６のオン状態とオフ状態は、ＬＯ信号入力端子６，７から入力されるＬＯ信号の周波数の１／２の周波数で切り換わる。 Further, when an RF signal flowing through the RF signal input transistor 4 flows through the transistor 31, the RF signal flows through the transistor 35 or the transistor 36, although the gate of the transistor 35 is connected to the drains of the transistors 39 and 41. On the other hand, since the gate of the transistor 36 is connected to the drains of the transistors 40 and 42, the timing when the transistor 35 is turned on and the timing when the transistor 36 is turned on are shifted by a phase of 90 degrees. The on and off states of the transistors 35 and 36 are switched at a frequency that is half the frequency of the LO signal input from the LO signal input terminals 6 and 7.

また、ＲＦ信号入力用トランジスタ４を流れるＲＦ信号がトランジスタ３２を流れるとき、そのＲＦ信号がトランジスタ３７又はトランジスタ３８に流れるが、トランジスタ３７のゲートがトランジスタ３６，３８のドレインと接続されているのに対して、トランジスタ３８のゲートがトランジスタ３５，３７のドレインと接続されているために、トランジスタ３７がオン状態になるタイミングとトランジスタ３８がオン状態になるタイミングは、９０度の位相分だけずれており、トランジスタ３７，３８のオン状態とオフ状態は、ＬＯ信号入力端子６，７から入力されるＬＯ信号の周波数の１／２の周波数で切り換わる。
その結果、トランジスタ３５，３７を流れる位相が０度のＲＦ信号がＩ出力端子９に出力され、トランジスタ３６，３８を流れる位相が９０度のＲＦ信号がＩＢ出力端子１０に出力される。 Further, when the RF signal flowing through the RF signal input transistor 4 flows through the transistor 32, the RF signal flows into the transistor 37 or the transistor 38, although the gate of the transistor 37 is connected to the drains of the transistors 36 and 38. In contrast, since the gate of the transistor 38 is connected to the drains of the transistors 35 and 37, the timing when the transistor 37 is turned on and the timing when the transistor 38 is turned on are shifted by a phase of 90 degrees. The on and off states of the transistors 37 and 38 are switched at a frequency half that of the LO signal input from the LO signal input terminals 6 and 7.
As a result, an RF signal with a phase of 0 degrees flowing through the transistors 35 and 37 is output to the I output terminal 9, and an RF signal with a phase of 90 degrees flowing through the transistors 36 and 38 is output to the IB output terminal 10.

スレーブ段８ｂのトランジスタ３３は、ＬＯ信号入力端子６から入力されたＬＯ信号の信号レベルがＨレベルのときにオン状態になり、そのＬＯ信号の信号レベルがＬレベルのときにオフ状態になる。
スレーブ段８ｂのトランジスタ３４は、ＬＯ信号入力端子７から入力されたＬＯ信号の信号レベルがＨレベルのときにオン状態になり、そのＬＯ信号の信号レベルがＬレベルのときにオフ状態になる。
ここで、ＬＯ信号入力端子６，７から入力されるＬＯ信号は差動信号であるため、トランジスタ３３がオン状態であれば、トランジスタ３４がオフ状態、トランジスタ３３がオフ状態であれば、トランジスタ３４がオン状態になる。
したがって、トランジスタ３３とトランジスタ３４は、ＬＯ信号の周波数で交互にオン状態になり、オン状態であるときに、ＲＦ信号入力用トランジスタ５を流れるＲＦ信号（電流信号）が流れる。即ち、ＬＯ信号の周波数で、ＲＦ信号が流れるトランジスタがトランジスタ３３とトランジスタ３４の間で切り換わる。 The transistor 33 of the slave stage 8b is turned on when the signal level of the LO signal input from the LO signal input terminal 6 is H level, and turned off when the signal level of the LO signal is L level.
The transistor 34 of the slave stage 8b is turned on when the signal level of the LO signal input from the LO signal input terminal 7 is H level, and turned off when the signal level of the LO signal is L level.
Here, since the LO signal input from the LO signal input terminals 6 and 7 is a differential signal, if the transistor 33 is on, the transistor 34 is off, and if the transistor 33 is off, the transistor 34 is turned on. Turns on.
Therefore, the transistor 33 and the transistor 34 are alternately turned on at the frequency of the LO signal. When the transistor 33 and the transistor 34 are on, an RF signal (current signal) that flows through the RF signal input transistor 5 flows. In other words, the transistor through which the RF signal flows is switched between the transistor 33 and the transistor 34 at the frequency of the LO signal.

また、ＲＦ信号入力用トランジスタ５を流れるＲＦ信号がトランジスタ３３を流れるとき、そのＲＦ信号がトランジスタ３９又はトランジスタ４０に流れるが、トランジスタ３９のゲートがトランジスタ３６，３８のドレインと接続されているのに対して、トランジスタ４０のゲートがトランジスタ３５，３７のドレインと接続されているために、トランジスタ３９がオン状態になるタイミングとトランジスタ４０がオン状態になるタイミングは、９０度の位相分だけずれており、トランジスタ３９，４０のオン状態とオフ状態は、ＬＯ信号入力端子６，７から入力されるＬＯ信号の周波数の１／２の周波数で切り換わる。 When an RF signal flowing through the RF signal input transistor 5 flows through the transistor 33, the RF signal flows through the transistor 39 or the transistor 40, although the gate of the transistor 39 is connected to the drains of the transistors 36 and 38. On the other hand, since the gate of the transistor 40 is connected to the drains of the transistors 35 and 37, the timing at which the transistor 39 is turned on and the timing at which the transistor 40 is turned on are shifted by a phase of 90 degrees. The on and off states of the transistors 39 and 40 are switched at a frequency half that of the LO signal input from the LO signal input terminals 6 and 7.

また、ＲＦ信号入力用トランジスタ５を流れるＲＦ信号がトランジスタ３４を流れるとき、そのＲＦ信号がトランジスタ４１又はトランジスタ４２に流れるが、トランジスタ４１のゲートがトランジスタ４０，４２のドレインと接続されているのに対して、トランジスタ４２のゲートがトランジスタ３９，４１のドレインと接続されているために、トランジスタ４１がオン状態になるタイミングとトランジスタ４２がオン状態になるタイミングは、９０度の位相分だけずれており、トランジスタ４１，４２のオン状態とオフ状態は、ＬＯ信号入力端子６，７から入力されるＬＯ信号の周波数の１／２の周波数で切り換わる。
その結果、トランジスタ３９，４１を流れる位相が１８０度のＲＦ信号がＱ出力端子１１に出力され、トランジスタ４０，４２を流れる位相が２７０度のＲＦ信号がＱＢ出力端子１２に出力される。 Further, when the RF signal flowing through the RF signal input transistor 5 flows through the transistor 34, the RF signal flows into the transistor 41 or the transistor 42, although the gate of the transistor 41 is connected to the drains of the transistors 40 and 42. On the other hand, since the gate of the transistor 42 is connected to the drains of the transistors 39 and 41, the timing when the transistor 41 is turned on and the timing when the transistor 42 is turned on are shifted by a phase of 90 degrees. The on and off states of the transistors 41 and 42 are switched at a frequency that is half the frequency of the LO signal input from the LO signal input terminals 6 and 7.
As a result, an RF signal having a phase of 180 degrees flowing through the transistors 39 and 41 is output to the Q output terminal 11, and an RF signal having a phase of 270 degrees flowing through the transistors 40 and 42 is output to the QB output terminal 12.

これにより、差動のＬＯ信号が２分周された４つの分周信号（位相が０度、９０度、１８０度、２７０度の分周信号）と差動のＲＦ信号とが混合された４つの混合信号（位相が０度、９０度、１８０度、２７０度の混合信号）が対応する出力端子に出力されるが、ＲＦ信号入力端子１，２から入力されたＲＦ信号の信号レベルが高い場合、ＲＦ信号入力用トランジスタ４を流れるＲＦ信号（マスター段８ａを流れるＲＦ信号）と、ＲＦ信号入力用トランジスタ５を流れるＲＦ信号（スレーブ段８ｂを流れるＲＦ信号）との電流信号の対称性が崩れることで、２分周回路８の分周動作が停止することがある。
２分周回路８の分周動作が停止する原因の１つとして、２分周回路８の自己共振周波数と、２分周回路８により生成された分周信号の周波数（ＬＯ信号の周波数の１／２の周波数）とが一致していないことが挙げられる。 As a result, four frequency-divided signals obtained by dividing the differential LO signal by 2 (phase-divided signals having phases of 0 degrees, 90 degrees, 180 degrees, and 270 degrees) and the differential RF signals are mixed 4 Two mixed signals (mixed signals with phases of 0 degrees, 90 degrees, 180 degrees, and 270 degrees) are output to the corresponding output terminals, but the signal level of the RF signal input from the RF signal input terminals 1 and 2 is high. In this case, the symmetry of the current signal between the RF signal flowing through the RF signal input transistor 4 (RF signal flowing through the master stage 8a) and the RF signal flowing through the RF signal input transistor 5 (RF signal flowing through the slave stage 8b) is The division operation of the divide-by-2 circuit 8 may stop due to collapse.
As one of the causes that the frequency dividing operation of the frequency divider 2 is stopped, the self-resonant frequency of the frequency divider 2 8 and the frequency of the frequency-divided signal generated by the frequency divider 2 (1 of the frequency of the LO signal). (Frequency of / 2) does not match.

そこで、この実施の形態１では、２分周回路８の自己共振周波数が、２分周回路８により生成された分周信号の周波数と一致するように、２分周回路８の自己共振周波数を調整するバラクタ容量１６，１９，２２，２５が負荷１５，１８，２１，２４と並列に接続されている。
バラクタ容量１６，１９，２２，２５は、制御端子２６の制御電圧が変化すると、容量が変化する可変リアクタンス素子であり、バラクタ容量１６，１９，２２，２５の容量が変化すると、２分周回路８の自己共振周波数が変化する。 Therefore, in the first embodiment, the self-resonant frequency of the divide-by-2 circuit 8 is set so that the self-resonant frequency of the divide-by-2 circuit 8 matches the frequency of the divided signal generated by the divide-by-2 circuit 8. The varactor capacitors 16, 19, 22, and 25 to be adjusted are connected in parallel with the loads 15, 18, 21, and 24.
The varactor capacitors 16, 19, 22, and 25 are variable reactance elements that change in capacity when the control voltage of the control terminal 26 changes. When the capacity of the varactor capacitors 16, 19, 22, and 25 changes, the divide-by-2 circuit The self-resonant frequency of 8 changes.

ここで、図３は２分周回路８の自己共振周波数と線形性（ＩＰ１ｄＢ）の関係を示す説明図である。
例えば、ＬＯ信号入力端子６，７から差動のＬＯ信号が入力されて、２分周回路８が駆動しているときの自己共振周波数がｆ_Ａで、ＩＰ１ｄＢの値がＡ［ｄＢ］であるとする。
このとき、バラクタ容量１６，１９，２２，２５を調整することで、図３のように２分周回路８の自己共振周波数をｆ_Ｂに遷移させると、ＩＰ１ｄＢの値がＢ［ｄＢ］になり、線形性を高めることができる。 Here, FIG. 3 is an explanatory diagram showing the relationship between the self-resonant frequency of the divide-by-2 circuit 8 and the linearity (IP1 dB).
For example, when a differential LO signal is input from the LO signal input terminals 6 and 7 and the divide-by-2 circuit 8 is driven, the self-resonant frequency is f _A and the value of IP1 dB is A [dB]. And
At this time, by adjusting the varactor capacities 16, 19, 22, and 25, and shifting the self-resonant frequency of the divide-by-2 circuit 8 to f _B as shown in FIG. 3, the value of IP1 dB becomes B [dB]. Can increase the linearity.

なお、バラクタ容量１６，１９，２２，２５による自己共振周波数の具体的な調整方法としては、例えば、次のような方法が考えられる。
Ｉ出力端子９、ＩＢ出力端子１０、Ｑ出力端子１１及びＱＢ出力端子１２に対してカウンタ回路を接続する。
そして、ＬＯ信号入力端子６，７から差動のＬＯ信号が入力されない状態で、カウンタ回路のカウント値を読み取ることで２分周回路８の自己共振周波数を確認しながら、制御端子２６の制御電圧を変化させてバラクタ容量１６，１９，２２，２５の容量値を調整することで、２分周回路８の自己共振周波数を分周信号の周波数（ＬＯ信号の周波数の１／２の周波数）と一致させるようにする。
これにより、２分周回路８の動作可能領域が広げられるため、ＲＦ信号入力端子１，２から入力されるＲＦ信号の信号レベルが高い場合でも、２分周回路８の分周動作が停止しないようにすることができる。 As a specific method for adjusting the self-resonant frequency by the varactor capacitors 16, 19, 22, and 25, for example, the following method can be considered.
A counter circuit is connected to the I output terminal 9, the IB output terminal 10, the Q output terminal 11 and the QB output terminal 12.
Then, in a state where no differential LO signal is input from the LO signal input terminals 6 and 7, the control voltage of the control terminal 26 is checked while checking the self-resonance frequency of the divide-by-2 circuit 8 by reading the count value of the counter circuit. By changing the capacitance values of the varactor capacitors 16, 19, 22, and 25 by changing the self-resonant frequency of the divide-by-2 circuit 8 to the frequency of the divided signal (1/2 the frequency of the LO signal). Try to match.
As a result, the operable area of the divide-by-2 circuit 8 is expanded, so that the divide-by operation of the divide-by-2 circuit 8 does not stop even when the signal level of the RF signal input from the RF signal input terminals 1, 2 is high. Can be.

以上で明らかなように、この実施の形態１によれば、２分周回路８の自己共振周波数を調整するバラクタ容量１６，１９，２２，２５を負荷１５，１８，２１，２４と並列に接続するように構成したので、ＲＦ信号入力端子１，２から入力されるＲＦ信号の信号レベルが高い場合でも、入出力特性の線形性を維持することができる効果を奏する。 As is apparent from the above, according to the first embodiment, the varactor capacitors 16, 19, 22, 25 for adjusting the self-resonant frequency of the divide-by-2 circuit 8 are connected in parallel with the loads 15, 18, 21, 24. Thus, even when the signal level of the RF signal input from the RF signal input terminals 1 and 2 is high, the linearity of the input / output characteristics can be maintained.

実施の形態２．
上記実施の形態１では、２分周回路８の自己共振周波数を調整する可変リアクタンス素子がバラクタ容量１６，１９，２２，２５で構成されているものを示したが、２分周回路８の自己共振周波数を調整する可変リアクタンス素子が、スイッチとキャパシタの直列回路が複数並列に接続されて構成されており、そのスイッチの開閉が制御されることで容量が調整されるものであってもよい。 Embodiment 2. FIG.
In the first embodiment, the variable reactance element that adjusts the self-resonance frequency of the divide-by-2 circuit 8 is composed of the varactor capacitors 16, 19, 22, and 25. The variable reactance element that adjusts the resonance frequency may be configured by connecting a plurality of series circuits of switches and capacitors in parallel, and the capacitance may be adjusted by controlling the opening and closing of the switches.

図４はこの発明の実施の形態２による周波数変換器の負荷回路１４を示す構成図である。
ここでは、負荷回路１４の構成を図示しているが、負荷回路１７，２０，２３の構成は、負荷回路１４の構成と同じである。
図４の負荷回路１４は、スイッチ５１とキャパシタ６１からなる直列回路と、スイッチ５２とキャパシタ６２からなる直列回路と、スイッチ５３とキャパシタ６３からなる直列回路とが、負荷１５に対して並列に接続されている。
スイッチ５１〜５３の開閉を制御すれば、負荷１５と並列に接続される容量の値が変化するため、可変リアクタンス素子がバラクタ容量１６，１９，２２，２５である場合と同様に、２分周回路８の自己共振周波数を調整することができる。 4 is a block diagram showing a load circuit 14 of a frequency converter according to Embodiment 2 of the present invention.
Here, the configuration of the load circuit 14 is illustrated, but the configurations of the load circuits 17, 20, and 23 are the same as the configuration of the load circuit 14.
In the load circuit 14 of FIG. 4, a series circuit composed of a switch 51 and a capacitor 61, a series circuit composed of a switch 52 and a capacitor 62, and a series circuit composed of a switch 53 and a capacitor 63 are connected in parallel to the load 15. Has been.
If the opening / closing of the switches 51 to 53 is controlled, the value of the capacitor connected in parallel with the load 15 changes, so that the variable reactance element is divided by two as in the case where the variable reactance elements are the varactor capacitors 16, 19, 22, and 25. The self-resonant frequency of the circuit 8 can be adjusted.

実施の形態３．
上記実施の形態１では、ＲＦ信号入力端子１，２から差動のＲＦ信号（電圧信号）がＲＦ信号入力回路３に入力されるものを示したが、ＲＦ信号入力端子１から単相のＲＦ信号（電圧信号）がＲＦ信号入力回路３に入力されて、ＲＦ信号入力回路３が単相のＲＦ信号（電圧信号）から差動のＲＦ信号（電流信号）を生成するようにしてもよい。 Embodiment 3 FIG.
In the first embodiment, a case where a differential RF signal (voltage signal) is input from the RF signal input terminals 1 and 2 to the RF signal input circuit 3 has been described. A signal (voltage signal) may be input to the RF signal input circuit 3, and the RF signal input circuit 3 may generate a differential RF signal (current signal) from the single-phase RF signal (voltage signal).

図５はこの発明の実施の形態３による周波数変換器のＲＦ信号入力回路３を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
電圧入力端子７１はバイアス電圧を入力する端子である。
第１のトランジスタであるトランジスタ７２はソースがＲＦ信号入力端子１と接続され、ドレインが２分周回路８のトランジスタ３１，３２のソースと接続され、ゲートが電圧入力端子７１と接続されており、ＲＦ信号入力端子１から入力されたＲＦ信号（電圧信号）を電流信号に変換するゲート接地回路である。 FIG. 5 is a block diagram showing an RF signal input circuit 3 of a frequency converter according to Embodiment 3 of the present invention. In the figure, the same reference numerals as those in FIG.
The voltage input terminal 71 is a terminal for inputting a bias voltage.
The transistor 72, which is the first transistor, has a source connected to the RF signal input terminal 1, a drain connected to the sources of the transistors 31 and 32 of the divide-by-2 circuit 8, and a gate connected to the voltage input terminal 71. This is a gate ground circuit that converts an RF signal (voltage signal) input from the RF signal input terminal 1 into a current signal.

第２のトランジスタであるトランジスタ７３はゲートがＲＦ信号入力端子１と接続されており、ＲＦ信号入力端子１から入力されたＲＦ信号（電圧信号）の信号レベルがＨレベルのときにオン状態になり、そのＲＦ信号の信号レベルがＬレベルのときにオフ状態になるソース接地回路である。
これにより、ＲＦ信号入力端子１から入力されるＲＦ信号（電圧信号）と同じ周波数のＲＦ信号（電流信号）がトランジスタ７３を流れるが、トランジスタ７３を流れるＲＦ信号（電流信号）の位相がトランジスタ７２を流れるＲＦ信号（電流信号）の位相と逆相になる。
トランジスタ７４はソースがトランジスタ７３のドレインと接続され、ドレインが２分周回路８のトランジスタ３３，３４のソースと接続され、ゲートが電圧入力端子７１と接続されており、トランジスタ７３を流れるＲＦ信号（電流信号）を増幅する。 The transistor 73 as the second transistor has a gate connected to the RF signal input terminal 1 and is turned on when the signal level of the RF signal (voltage signal) input from the RF signal input terminal 1 is H level. This is a common source circuit that is turned off when the signal level of the RF signal is L level.
Thus, an RF signal (current signal) having the same frequency as the RF signal (voltage signal) input from the RF signal input terminal 1 flows through the transistor 73, but the phase of the RF signal (current signal) flowing through the transistor 73 is the transistor 72. The phase of the RF signal (current signal) flowing through is reversed.
The transistor 74 has a source connected to the drain of the transistor 73, a drain connected to the sources of the transistors 33 and 34 of the divide-by-2 circuit 8, and a gate connected to the voltage input terminal 71. Current signal).

ＲＦ信号入力回路３が、トランジスタ７２，７３，７４を備えることで、単相のＲＦ信号（電圧信号）がＲＦ信号入力回路３に入力される場合でも、単相のＲＦ信号（電圧信号）から差動のＲＦ信号（電流信号）を生成して、差動のＲＦ信号（電流信号）を２分周回路８に流すことができる。 Since the RF signal input circuit 3 includes the transistors 72, 73 and 74, even when a single-phase RF signal (voltage signal) is input to the RF signal input circuit 3, the single-phase RF signal (voltage signal) is generated. A differential RF signal (current signal) can be generated, and the differential RF signal (current signal) can be passed through the divide-by-2 circuit 8.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .

１，２ＲＦ信号入力端子、３ＲＦ信号入力回路（信号変換回路）、４，５ＲＦ信号入力用トランジスタ、６，７ＬＯ信号入力端子、８２分周回路、８ａマスター段、８ｂスレーブ段、９Ｉ出力端子、１０ＩＢ出力端子、１１Ｑ出力端子、１２ＱＢ出力端子、１３電源端子、１４負荷回路、１５負荷、１６バラクタ容量（可変リアクタンス素子）、１７負荷回路、１８負荷、１９バラクタ容量（可変リアクタンス素子）、２０負荷回路、２１負荷、２２バラクタ容量（可変リアクタンス素子）、２３負荷回路、２４負荷、２５バラクタ容量（可変リアクタンス素子）、２６制御端子、３１〜４２トランジスタ、５１〜５３スイッチ（可変リアクタンス素子）、６１〜６３キャパシタ（可変リアクタンス素子）、７１電圧入力端子、７２トランジスタ（第１のトランジスタ）、７３トランジスタ（第２のトランジスタ）、７４トランジスタ、１０１，１０２ＲＦ信号入力端子、１０３ＲＦ信号入力回路、１０４，１０５ＬＯ信号入力端子、１０６２分周回路、１０７電源端子、１０８負荷、１０９〜１１２出力端子。 1, 2 RF signal input terminal, 3 RF signal input circuit (signal conversion circuit), 4, 5 RF signal input transistor, 6, 7 LO signal input terminal, 82 frequency divider circuit, 8a master stage, 8b slave stage, 9 I output terminal, 10 IB output terminal, 11 Q output terminal, 12 QB output terminal, 13 power supply terminal, 14 load circuit, 15 load, 16 varactor capacity (variable reactance element), 17 load circuit, 18 load, 19 varactor capacity (Variable reactance element), 20 load circuit, 21 load, 22 varactor capacity (variable reactance element), 23 load circuit, 24 load, 25 varactor capacity (variable reactance element), 26 control terminal, 31-42 transistor, 51-53 Switch (variable reactance element), 61-63 capacitor (variable reactance) Child), 71 voltage input terminal, 72 transistor (first transistor), 73 transistor (second transistor), 74 transistor, 101, 102 RF signal input terminal, 103 RF signal input circuit, 104, 105 LO signal input terminal , 106 Divide-by-2 circuit, 107 power supply terminal, 108 load, 109-112 output terminal.

Claims

A signal conversion circuit that converts a voltage signal, which is a differential radio frequency signal having a phase difference of 180 degrees, into a current signal;
Each of the differential local oscillation signals having a phase difference of 180 degrees is divided by two to generate four frequency-divided signals having a phase difference of 90 degrees, and the divided signal and the current signal converted by the signal conversion circuit are A divide-by-2 circuit that generates four mixed signals that differ in phase by 90 degrees by mixing,
An output terminal for outputting a mixed signal generated by the divide-by-2 circuit;
A load having one end connected to the connection point of the divide-by-2 circuit and the output terminal and the other end connected to a power supply terminal;
A frequency converter comprising: a variable reactance element that is connected in parallel with the load and adjusts a self-resonance frequency of the divide-by-2 circuit.

The capacitance of the variable reactance element is adjusted so that a self-resonant frequency of the divide-by-2 circuit matches a frequency of a divided signal generated by the divide-by-2 circuit. Frequency converter.

3. The frequency converter according to claim 1, wherein the variable reactance element includes a varactor capacity, and the capacity is adjusted by controlling an applied control voltage.

The variable reactance element is configured by connecting a plurality of series circuits of a switch and a capacitor in parallel, and the capacitance is adjusted by controlling opening and closing of the switch. The frequency converter according to 2.

The signal conversion circuit includes:
A first transistor that converts a voltage signal, which is a radio frequency signal, into a current signal;
5. The device according to claim 1, further comprising: a second transistor that converts the voltage signal, which is the radio frequency signal, into a current signal having a phase opposite to that of the current signal. 6. The frequency converter described.