JP2015198458A - Inverter system and method for controlling parallel synchronous operation of multiple inverters - Google Patents
Inverter system and method for controlling parallel synchronous operation of multiple inverters Download PDFInfo
- Publication number
- JP2015198458A JP2015198458A JP2014073496A JP2014073496A JP2015198458A JP 2015198458 A JP2015198458 A JP 2015198458A JP 2014073496 A JP2014073496 A JP 2014073496A JP 2014073496 A JP2014073496 A JP 2014073496A JP 2015198458 A JP2015198458 A JP 2015198458A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- slave
- data
- master
- downstream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
本発明は、複数のインバータ装置を備えるインバータシステム及び複数のインバータの並列同期運転制御方法に関する。 The present invention relates to an inverter system including a plurality of inverter devices and a parallel synchronous operation control method for the plurality of inverters.
従来、無停電電源装置（ＵＰＳ：Uninterruptible Power Supply）或いは、自立型蓄電装置等において、複数のインバータ装置を並列同期運転する交流電源用インバータシステムが知られている。この並列同期運転においては、交流電源用インバータ装置同士間で電流が流れないように、各インバータ装置では同一周波数、同一位相の交流電圧を出力する必要がある。位相を同期させる方法として、複数のインバータ装置の１つをマスターインバータ装置（以下、単に「マスターインバータ」という）とし、その他をスレーブインバータ装置（以下、単に「スレーブインバータ」という）として位相を同期させる所謂マスタースレーブ方式が知られている。 2. Description of the Related Art Conventionally, there is known an AC power supply inverter system that operates a plurality of inverter devices in parallel and synchronous operation in an uninterruptible power supply (UPS) or a self-contained power storage device. In this parallel synchronous operation, each inverter device needs to output an AC voltage having the same frequency and the same phase so that no current flows between the AC power supply inverter devices. As a method of synchronizing phases, one of a plurality of inverter devices is a master inverter device (hereinafter simply referred to as “master inverter”) and the other is a slave inverter device (hereinafter simply referred to as “slave inverter”) to synchronize the phases. A so-called master-slave system is known.
このマスタースレーブ方式では、交流電源用インバータ装置（以下、単に「インバータ」という）の簡易的な並列同期運転の際に、複数のスレーブインバータに対して、マスターインバータの交流出力電圧信号を、同期及び電圧制御信号として用いることが多く、これを受けて、各スレーブインバータはマスターインバータとの同期運転を実現するとともに、各々の出力電圧を制御している。ただし、この構成では、出力電圧は制御によって全スレーブインバータ間で平準化される一方、出力電流はインバータの個体差等の影響でインバータ毎に相違し得るため、全インバータの出力電力を平準化できないという問題がある。全インバータの出力電力を平準化できない場合では、本来は同一の最大電力を出力可能なインバータ間で出力バランスに偏りが生じ、その結果として、インバータシステム内のインバータの総台数分の最大電力を出力することはできない。 In this master-slave method, the AC output voltage signal of the master inverter is synchronized with a plurality of slave inverters during a simple parallel synchronous operation of an AC power supply inverter device (hereinafter simply referred to as “inverter”). In many cases, it is used as a voltage control signal. In response to this, each slave inverter realizes synchronous operation with the master inverter and controls each output voltage. However, in this configuration, the output voltage is leveled among all the slave inverters by control, while the output current can be different for each inverter due to the individual differences of the inverters, so the output power of all the inverters cannot be leveled. There is a problem. If the output power of all inverters cannot be leveled, the output balance will be biased between the inverters that can output the same maximum power. As a result, the maximum power for the total number of inverters in the inverter system is output. I can't do it.
このような全インバータの出力電力を平準化するために、高速シリアル通信を使用して、マスターインバータと各スレーブインバータとの間で同期データ、出力電流値及び制御状態データの相互通信を行うことによって並列同期運転制御を実現するインバータシステムが考えられている。 In order to level the output power of all such inverters, by using high-speed serial communication, mutual communication of synchronization data, output current value and control status data between the master inverter and each slave inverter An inverter system that realizes parallel synchronous operation control has been considered.
また、特許文献１のように、マスターインバータと、一つ以上のスレーブインバータとをモータに対して並列に接続し、マスターインバータの交流出力電圧信号を、半二重通信回線が備えるハブを介してスレーブインバータに送信することによって、モータを駆動するインバータシステムが知られている。
Further, as in
しかしながら、上述したような高速シリアル通信を用いたマスタースレーブ方式のインバータシステム、及び、特許文献１のインバータシステムでは、両システムとも、マスタースレーブ間通信を、一つのマスターインバータと、複数（ｎ）のスレーブインバータ（１：ｎ）との間で、各スレーブインバータに対して行っている。これにより、マスターインバータと各スレーブインバータとの間における通信は、１/ｎ回の頻度となる。したがって、高速な電源制御周波数で各インバータに対する個別制御を実行することができない。
However, in the master-slave type inverter system using high-speed serial communication as described above and the inverter system of
本発明の目的は、複数のインバータの並列同期運転において、全てのインバータでの総出力電力を平準化する制御を高速で実現することができるインバータシステム及び複数のインバータの並列同期運転制御方法を提供することである。 An object of the present invention is to provide an inverter system and a parallel synchronous operation control method for a plurality of inverters that can realize high-speed control for equalizing the total output power of all inverters in parallel synchronous operation of a plurality of inverters. It is to be.
本発明のインバータシステムの一つの態様は、デイジーチェーン接続された複数のインバータを有し、前記複数のインバータは、マスターインバータと、前記デイジーチェーン接続において前記マスターインバータに対して最下流に位置する最下流スレーブインバータと、これらの中間に位置する一つ以上の中間スレーブインバータと、を含み、前記複数のインバータは各々、並列同期運転のインバータ制御周期毎に、前記デイジーチェーン接続において自インバータよりも上流側及び／又は下流側のインバータとの間でデータフレームを送受信する通信部を有し、前記中間スレーブインバータの通信部は、データフレームが前記デイジーチェーン接続を経由して前記最下流スレーブインバータから前記マスターインバータに伝送されるときに、自インバータよりも下流側のインバータから受信したデータフレーム内のデータに自インバータのデータを重畳して多重化データフレームを生成する多重化部を有し、生成した多重化データフレームを自インバータよりも上流側のインバータに送信する、構成を採る。 One aspect of the inverter system of the present invention has a plurality of inverters connected in a daisy chain, and the plurality of inverters are a master inverter and the most downstream of the master inverter in the daisy chain connection. A plurality of inverters each upstream of the inverter in the daisy chain connection at each inverter control period of parallel synchronous operation. A communication unit that transmits and receives a data frame to and from the inverter on the downstream side and / or the downstream side, and the communication unit of the intermediate slave inverter transmits the data frame from the most downstream slave inverter via the daisy chain connection. When transmitted to the master inverter And a multiplexing unit for generating a multiplexed data frame by superimposing data of the own inverter on data in a data frame received from an inverter downstream from the own inverter, and the generated multiplexed data frame is received from the own inverter. Also take the configuration of transmitting to the upstream inverter.
本発明の複数のインバータの並列同期運転制御方法の一つの態様は、複数のインバータの並列同期運転制御方法であって、前記複数のインバータは、デイジーチェーン接続されており、マスターインバータと、前記デイジーチェーン接続において前記マスターインバータに対して最下流に位置する最下流スレーブインバータと、これらの中間に位置する一つ以上の中間スレーブインバータと、を含み、インバータ制御周期毎に、前記複数のインバータ間でデータフレームを送受信する通信ステップを有し、前記通信ステップは、前記デイジーチェーン接続を経由して前記マスターインバータから前記最下流スレーブインバータにデータフレームを伝送するマスター送信ステップと、前記デイジーチェーン接続を経由して前記最下流スレーブインバータから前記マスターインバータにデータフレームを伝送するマスター受信ステップと、を有し、前記マスター受信ステップは、前記中間スレーブインバータにおいて、自インバータよりも下流側のインバータから受信したデータフレーム内のデータに自インバータのデータを重畳して多重化データフレームを生成し、生成した多重化データフレームを自インバータよりも上流側のインバータに送信するステップを有するようにした。 One aspect of the parallel synchronous operation control method for a plurality of inverters according to the present invention is a parallel synchronous operation control method for a plurality of inverters, wherein the plurality of inverters are connected in a daisy chain, the master inverter, and the daisy chain Including a most downstream slave inverter located on the most downstream side with respect to the master inverter in a chain connection, and one or more intermediate slave inverters located between these, and between the plurality of inverters for each inverter control period A communication step of transmitting and receiving a data frame, wherein the communication step includes a master transmission step of transmitting a data frame from the master inverter to the most downstream slave inverter via the daisy chain connection; and via the daisy chain connection. And the most downstream slave A master reception step of transmitting a data frame from a barter to the master inverter, wherein the master reception step is performed by the intermediate slave inverter on the data in the data frame received from the inverter downstream from the own inverter. There is a step of generating a multiplexed data frame by superimposing the data of the inverter, and transmitting the generated multiplexed data frame to an inverter upstream of the own inverter.
本発明によれば、複数のインバータの並列同期運転において、全てのインバータでの総出力電力を平準化する制御を高速で実現することができる。 ADVANTAGE OF THE INVENTION According to this invention, in the parallel synchronous driving | operation of a some inverter, the control which equalizes the total output electric power in all the inverters is realizable at high speed.
以下、本発明の実施の形態について、図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
＜インバータシステムの構成＞
図１は、本発明の一実施の形態のインバータシステムの要部構成を示す図である。
<Inverter system configuration>
FIG. 1 is a diagram showing a main configuration of an inverter system according to an embodiment of the present invention.
図１に示すインバータシステム１００は、マスターインバータ１０と、スレーブインバータ２０とを有する。なお、インバータシステム１００は、マスターインバータ１０と、２台以上のスレーブインバータ２０を備えるが、図１では、１台のスレーブインバータ２０のみ示し、その他のスレーブインバータ２０は便宜上、省略している。
すなわち、図１に示すインバータシステム１００は、デイジーチェーン接続された複数のインバータ１０、２０を有する。これら複数のインバータ１０、２０は、マスターインバータ１０と、デイジーチェーン接続においてマスターインバータ１０に対して最下流に位置する図示しない最下流スレーブインバータと、これらの中間に位置する一つ以上の中間スレーブインバータ２０と、を含む。
An
That is, the
ここでは、これらマスターインバータ１０とスレーブインバータ２０は、例えば家庭用電気製品等の交流負荷３０に対して、並列に接続されている。また、マスターインバータ１０と、スレーブインバータ２０は、デイジーチェーン接続されており、デイジーチェーン結線されたループ状のルートを経由してマスタースレーブ型のシリアル通信を行う。
Here, the
これらマスターインバータ１０及びスレーブインバータ２０は、デイジーチェーン結線されたルートを経由して、各インバータにより多重化されたデータフレームを用いて通信することによって、並列同期運転制御の連携を行う。
The
マスターインバータ１０は、駆動部１２、電流センサ１３、電圧センサ１４、ループバック通信部１５、ＭＣＵ（microcontroller）１６、フィルター部１８を有する。
The
駆動部１２は、ＰＷＭ信号をＰＷＭ生成部１６５から受けて、ＰＷＭ信号に従って交流負荷３０を駆動する。
The
駆動部１２は、例えば、平滑部１２１と、インバータ主回路１２２とを有し、外部の入力電源１１から受けた電流を平滑部１２１で平滑化して直流電力を生成し、直流電力をインバータ主回路１２２でＰＷＭ信号に従って交流電力に変換する。
The
インバータ主回路１２２は、例えば、複数のスイッチング素子を有し、ＰＷＭ信号に従って複数のスイッチング素子をそれぞれ所定のタイミングでオン・オフさせることで、直流電力を交流電力へ変換する。インバータ主回路１２２は、変換した交流電力をフィルター部１８に供給する。フィルター部１８は、供給される交流電力の波形のノイズを除去したり、交流波形に整形したりする。
The inverter
駆動部１２は、変換された交流電力を、フィルター部１８に通して、交流負荷３０へ供給することで、交流負荷３０を駆動する。
The
電流センサ１３は、インバータ主回路１２２からフィルター部１８に供給される交流電力値を測定し、計測部１６３に供給する。測定した交流電流値は、交流負荷３０へ供給される交流電流（マスターインバータ１０が実際に出力する電流であり「実電流」とも称する）値に相当する。
The
電圧センサ１４は、フィルター部１８を通る交流電圧を測定、つまり、マスターインバータ１０が実際に出力する電圧（「実電圧」とも称する）を測定し、計測部１６３に供給する。
The
また、電圧センサ１４は、出力する交流電圧のゼロクロス点を測定し、これを計測部１６３に供給する。計測部１６３では、交流電圧のゼロクロス点を用いて、周波数同期信号との同期を監視する。
Further, the
ＭＣＵ１６は、マスターインバータ１０を全体的に制御する。ＭＣＵ１６は、特に、スレーブインバータ２０と連携して、スレーブインバータ２０との並列同期運転を制御する。ＭＣＵ１６は、信号処理回路（ＣＰＵ）、メモリ等から構成され、メモリには、マスターインバータ１０における各部の制御及び制御手順をＣＰＵに実行させるためのプログラム及びデータが予め記憶されている。
The MCU 16 controls the
ＭＣＵ１６は、演算・制御部１６１、計測部１６３、デジタル通信部１６４、ＰＷＭ生成部１６５を有する。
The
演算・制御部１６１は、ＰＷＭキャリアを生成する際の基準となるＰＷＭキャリア同期信号を生成してＰＷＭ生成部１６５へ供給する。演算・制御部１６１は、ＰＷＭキャリア同期信号を、デジタル通信部１６４を介して、スレーブインバータ２０への周波数同期信号としてループバック通信部１５に供給する。
The calculation /
また、演算・制御部１６１は、マスターインバータ１０の出力電流を示すマスターインバータ１０用の指令電流（「マスター指令電流」とも称する）を算出する。なお、算出したマスター指令電流は、指令電圧に変換してＰＷＭ生成部１６５へ供給される。
Further, the arithmetic /
また、演算・制御部１６１は、スレーブインバータ２０用の指令電流（「スレーブ指令電流」とも称する）を生成して、外部のインバータと同期を取るための周波数同期信号とともに、デジタル通信部１６４を介してループバック通信部１５に供給する。なお、例えば、スレーブ指令電流は、マスター指令電流と同じ値であり、スレーブインバータ２０の出力電力が、マスターインバータ１０の実際の出力電力と同じになるようにスレーブインバータ２０に指令する出力電流値である。
Further, the arithmetic /
また、演算・制御部１６１は、スレーブ指令電流の他、制御対象となるスレーブインバータ２０の運転状態を制御するスレーブインバータ用の状態指令（「スレーブ状態指令」とも称し、図３のデータフォーマット４０におけるコマンドビットに相当）を生成する。なお、これらスレーブ指令電流、スレーブ状態指令は、データフォーマットに記述されることでマスター送信データを構成する。このマスター送信データは、デイジーチェーン接続を経由してマスターインバータ１０から送信されるデータフレームである。このデータフレームは、スレーブ指令電流、つまり、全てのスレーブインバータ２０に対する指令電流値を所定数のデータビット（コマンドビット）で示すデータを含むデータである。
In addition to the slave command current, the calculation /
マスター送信データは、スレーブインバータ２０から供給されるスレーブステータスデータ、計測部１６３から供給される実電圧、実電流、及び周波数同期信号に基づいて算出してもよい。また、演算・制御部１６１は、スレーブインバータ２０の運転状態を監視して、スレーブインバータから送信されたステータスデータに基づいて、スレーブインバータ２０の運転中における故障を判断する。
The master transmission data may be calculated based on the slave status data supplied from the
また、演算・制御部１６１には、ループバック通信部１５及びデジタル通信部１６４を介して、スレーブインバータ２０が作成した多重化データフレームであるスレーブ送信データ、スレーブインバータ２０における周波数同期信号等が供給される。また、演算・制御部１６１は、ループバックした送信データに基づいて、当該送信データが全てのスレーブインバータに送信されたかを確認できる。
The arithmetic /
演算・制御部１６１は、故障インバータ、故障モードを示すデータ等を示すスレーブステータスデータを含むスレーブ送信データを受けると、これらのデータに対応したスレーブ指令電流を計算して、デジタル通信部１６４を介してループバック通信部１５に供給する。これを受けたループバック通信部１５は、下流のスレーブインバータに送信する。
When the arithmetic /
なお、演算・制御部１６１は、交流負荷３０に供給する総電力に対応する総指令電流を、マスター指令電流と、スレーブ指令電流とに（例えば均等に）分割する。
The arithmetic /
また、演算・制御部１６１は、スレーブ指令電流、スレーブ状態指令を、生成した通信データフレームに記述し、デジタル通信部１６４を介してループバック通信部１５へ供給する。通信データフレームは、マスター指令電流に相当するスレーブ指令電流、スレーブ状態指令を含むマスター送信データを含むフレームである。
In addition, the arithmetic /
デジタル通信部１６４は、例えば、ＳＰＩ（Serial Peripheral Interface）等のシリアルデジタルインターフェースが適用され、これを介することでインバータ同士のデジタルシリアル通信を可能としている。
For example, a serial digital interface such as SPI (Serial Peripheral Interface) is applied to the
ＰＷＭ生成部１６５は、ＰＷＭキャリア同期信号及び指令電圧を演算・制御部１６１から受けて、マスター用のＰＷＭキャリア同期信号及び指令電圧を用いて、駆動部１２を駆動するＰＷＭ信号を生成する。例えば、ＰＷＭ生成部１６５は、ＰＷＭキャリア同期信号に応じて、所定の周期を有するＰＷＭキャリアを生成し、このＰＷＭキャリアと指令電圧とを比較し、比較結果に応じたＰＷＭ信号を生成してインバータ主回路１２２へ供給する。これにより、駆動部１２は、ＰＷＭキャリアと指令電圧とに基づくＰＷＭ信号を受けて、このＰＷＭ信号に従って直流電力を交流電力へ変換して、フィルター部１８を通して交流負荷３０へ供給する。すなわち、駆動部１２は、ＰＷＭキャリアと指令電圧とに基づいて、交流負荷３０に交流電力を付与し、交流負荷３０を駆動する。
The
ループバック通信部１５は、並列同期運転のインバータ制御周期毎に、デイジーチェーン接続においてマスターインバータよりも下流側のスレーブインバータ２０との間でデータフレームを送受信する。ここでは、ループバック通信部１５は、下流のスレーブインバータ２０のループバック通信部２５に、デイジーチェーン結線されたルート上において、上流側と下流側とのそれぞれにおいてシリアル通信可能で、且つ、ループバック可能に接続されている。
The
なお、ループバック通信部１５は、デイジーチェーン結線されたルートにおいて最下流のスレーブインバータ２０のループバック通信部２５に対しては、ループバック通信部２５から受信可能に接続されている。つまり、マスターインバータ１０のループバック通信部１５から最下流のスレーブインバータ２０のループバック通信部２５へは、データ送信は直接行わない。
The
具体的には、ループバック通信部１５は、デジタル通信部１６４を介してＭＣＵ１６から供給されたマスター送信データ及び周波数同期信号を、マスターインバータ１０に下流側で接続されたスレーブインバータ２０に送信する。
Specifically, the
このスレーブインバータ２０へ送信したマスター送信データは、デイジーチェーン結線によるルートを経由して下流のスレーブインバータ２０に伝搬するため、最下流のスレーブインバータ２０を経由した後、マスターインバータ１０に戻る。
Since the master transmission data transmitted to the
またループバック通信部１５は、下流のスレーブインバータ２０のループバック通信部２５が送信するスレーブ送信データを受信する。なお、ループバック通信部１５の詳細な構成は、ループバック通信部２５と略同様であるため、ループバック通信部２５の説明と共に後述する。
The
一方、スレーブインバータ２０は、マスターインバータ１０と基本的構成は同様であり、駆動部２２、電流センサ２３、電圧センサ２４、ループバック通信部２５、ＭＣＵ２６、フィルター部２８を有する。
On the other hand, the
駆動部２２は、ＰＷＭ信号をＰＷＭ生成部２６５から受けて、ＰＷＭ信号に従って交流負荷３０を駆動する。
The
駆動部２２は、例えば、平滑部２２１と、インバータ主回路２２２とを有し、外部の入力電源２１から受けた電流を平滑部２２１で平滑化して直流電力を生成し、直流電力をインバータ主回路２２２でＰＷＭ信号に従って交流電力に変換する。
The
インバータ主回路２２２は、例えば、複数のスイッチング素子を有し、ＰＷＭ信号に従って複数のスイッチング素子をそれぞれ所定のタイミングでオン・オフさせることで、直流電力を交流電力へ変換する。インバータ主回路２２２は、変換した交流電力をフィルター部２８に供給する。フィルター部２８は、供給される交流電力の波形のノイズを除去したり、交流波形に整形したりする。
The inverter
駆動部２２は、変換された交流電力を、フィルター部２８に通して、交流負荷３０へ供給することで、交流負荷３０を駆動する。
The
電流センサ２３は、インバータ主回路１２２からフィルター部１８に供給される交流電力値を測定し、計測部２６３に供給する。測定した交流電流値は、交流負荷３０へ供給される交流電流（スレーブインバータ２０が実際に出力する実電流）値に相当する。
The
電圧センサ２４は、フィルター部２８を通る交流電圧を測定、つまり、スレーブインバータ２０が実際に出力する実電圧を測定し、計測部２６３に供給する。
The
また、電圧センサ２４は、出力する交流電圧のゼロクロス点を測定し、これを計測部２６３に供給する。計測部２６３では、交流電圧のゼロクロス点を用いて、周波数同期信号との同期を監視する。
Further, the
ＭＣＵ２６は、スレーブインバータ２０を全体的に制御する。ＭＣＵ２６は、特に、マスターインバータ１０と連携し、マスターインバータ１０の指令電流に応じて交流電力を出力して、インバータ同士の並列同期運転を行う。ＭＣＵは、信号処理回路（ＣＰＵ）、メモリ等を有し、メモリには、スレーブインバータ２０における各部の制御及び制御手順をＣＰＵに実行させるためのプログラム及びデータが予め記憶されている。
The
ＭＣＵ２６は、演算・制御部２６１、計測部２６３、デジタル通信部２６４、ＰＷＭ生成部２６５を有する。
The
演算・制御部２６１には、ループバック通信部２５及びデジタル通信部２６４を介して、デイジーチェーン結線を経由して、上流側から、マスター送信データ及び周波数同期信号が供給される。
Master transmission data and a frequency synchronization signal are supplied to the calculation /
また、演算・制御部２６１は、マスターインバータ１０から供給されるマスター送信データと、周波数同期信号とに応じて、周波数同期信号に同期してマスター送信データの内容に応じた制御を行う。
Further, the arithmetic /
特に、演算・制御部２６１は、スレーブインバータ２０においてＰＷＭキャリアを生成する際の基準となるＰＷＭキャリア同期信号を生成してＰＷＭ生成部２６５へ供給する。また、演算・制御部２６１は、入力されるスレーブ指令電流を指令電圧に変換してＰＷＭ生成部２６５へ供給する。
In particular, the calculation /
また、演算・制御部２６１は、スレーブインバータ２０の運転状態を含むスレーブステータスデータ（自インバータのデータ）を生成して、デジタル通信部２６４を介してループバック通信部２５へ供給する。
Further, the calculation /
デジタル通信部２６４は、例えば、ＳＰＩ等のシリアルデジタルインターフェースであり、これを介してインバータ同士の通信が行われる。
The
ＰＷＭ生成部２６５は、演算・制御部２６１から受けたスレーブインバータ用のＰＷＭキャリア同期信号及び指令電圧を用いて、駆動部２２を駆動するＰＷＭ信号を生成する。例えば、ＰＷＭ生成部２６５は、ＰＷＭキャリア同期信号に応じて、所定の周期を有するＰＷＭキャリアを生成し、このＰＷＭキャリアと指令電圧とを比較し、比較結果に応じたＰＷＭ信号を生成してインバータ主回路２２２へ供給する。これにより、駆動部２２は、ＰＷＭキャリアと指令電圧とに基づくＰＷＭ信号を受けて、このＰＷＭ信号に従って直流電力を交流電力へ変換して、フィルター部２８を通して交流負荷３０へ供給する。すなわち、駆動部２２は、ＰＷＭキャリアと指令電圧とに基づいて、交流負荷３０を駆動する。
The
ループバック通信部２５は、並列同期運転のインバータ制御周期毎に、デイジーチェーン接続において自インバータよりも上流側及び下流側のインバータとの間でデータフレームを送受信する。具体的には、ループバック通信部２５は、他のインバータ（マスターインバータ１０或いはスレーブインバータ２０）のループバック通信部１５、２５に、上流側と下流側のそれぞれで、ループ状に接続されるように、シリアル通信可能に接続される。
The
ループバック通信部２５は、デジタル通信部２６４を介して、ＭＣＵ２６に接続されており、上流からのマスター送信データ（スレーブ指令電流）及び周波数同期信号を、ＭＣＵ２６に供給するとともに、下流のスレーブインバータに送信する。
The
また、ループバック通信部２５は、演算・制御部２６１で生成したスレーブステータスデータを、データフレームに重畳して多重化データフレームであるスレーブ送信データを作成し、このスレーブ送信データを、デイジーチェーン結線を介して上流側に結線されたインバータ（マスターインバータ１０或いはスレーブインバータ２０）に送信する。
In addition, the
ループバック通信部２５で重畳対象であるデータフレームは、下流にスレーブインバータが接続されていれば、その下流のスレーブインバータから送られるスレーブ送信データである。また、ループバック通信部２５が最下流のスレーブインバータに設けられている場合では、予め設定されたデータフレーム（図３の基本データフォーマット４０に相当）を用いる。
If a slave inverter is connected downstream, the data frame to be superimposed by the
＜ループバック通信部の構成＞
図２は、本実施の形態のインバータシステムのループバック通信部２５の構成の一例を示す図である。
<Configuration of loopback communication unit>
FIG. 2 is a diagram illustrating an example of the configuration of the
ループバック通信部２５は、上流のインバータのループバック通信部に対してシリアル通信可能に接続される上流接続部２５Ｕと、下流側のインバータのループバック通信部に対してシリアル通信可能に接続される下流接続部２５Ｄとを備える。
The
更に、ループバック通信部２５は、データセレクタ２５６、２５７と、データ多重化回路部（多重化部）Ｍとを備える。
Further, the
上流接続部２５Ｕは、上流のインバータにデータを送信する上流送信部２５１と、上流のインバータからデータを受信する上流受信部２５２とを有する。また、下流接続部２５Ｄは、下流のインバータにデータを送信する下流送信部２５３と、下流のインバータからデータを受信する下流受信部２５４とを有する。
The
データセレクタ２５６は、ＭＣＵ２６と、上流受信部２５２及び下流送信部２５３とを接続する。データセレクタ２５６は、上流受信部２５２から絶縁回路２５５を介して入力されるマスター送信データ及び周波数同期信号を、ＭＣＵ２６に出力するとともに、下流接続部２５Ｄの下流送信部２５３へ出力する（流れＦ１で示す）。
The
データセレクタ２５７は、ＭＣＵ２６、下流受信部２５４及びデータ多重化回路部Ｍを接続し、多重化回路部Ｍと上流送信部２５１とを接続する。データセレクタ２５７は、ＭＣＵ２６で生成したスレーブステータスデータと、下流受信部２５４から入力されるスレーブ送信データとを、データ多重化回路部Ｍへ出力する（流れＦ２で示す）。加えて、データセレクタ２５７は、データ多重化回路部Ｍから出力されたスレーブ送信データ、つまり、多重化されたデータフレームを、絶縁回路２５８を介して上流接続部２５Ｕの上流送信部２５１に出力する（流れＦ２で示す）。
The
データ多重化回路部Ｍは、データフレームがデイジーチェーン接続を経由して最下流のスレーブインバータからマスターインバータ１０に伝送されるときに、スレーブインバータ（自インバータ）２０よりも下流側のスレーブインバータから受信したデータフレーム内のデータに、演算・制御部２６１で生成した自インバータのスレーブステータスデータを重畳して多重化データフレームであるスレーブ送信データを生成する。なお、この多重化回路部Ｍにおいて生成したスレーブ送信データは、自インバータよりも上流側のインバータ、ここではマスターインバータ１０に送信される。
データ多重化回路部Ｍは、下流のインバータから送信されるスレーブ送信データに、ＭＣＵ２６で生成したスレーブインバータの状態を示すデータを負論理記述することで多重化して出力する。
The data multiplexing circuit unit M receives the data frame from the slave inverter on the downstream side of the slave inverter (own inverter) 20 when the data frame is transmitted from the most downstream slave inverter to the
The data multiplexing circuit unit M multiplexes and outputs the slave transmission data transmitted from the downstream inverter by describing the data indicating the state of the slave inverter generated by the
ここで、ループバック通信部２５が最下流のスレーブインバータのループバック通信部２５である場合、下流受信部２５４は、下流からのスレーブ送信データを受信しない。この場合、ＭＣＵ２６は、予め設定した基本データフォーマット４０（図３参照）と、スレーブステータスデータとを、データ多重化回路部Ｍに出力する。最下流のスレーブインバータにおけるデータ多重化回路部Ｍは、入力される基本データフォーマット４０にスレーブステータスデータを重畳して出力する。この出力されたデータは、スレーブ送信データとして上流送信部２５１に入力され、上流送信部２５１を介して上流のインバータ（具体的にはスレーブインバータ）に送信される。
Here, when the
なお、図２に示すループバック通信部２５の構成において、データセレクタ２５６、２５７に、マスターインバータ用（マスター用）の制御指令を入力（「モードセレクト」を、マスターを示すＨｉｇｈに設定）すれば、マスターインバータ１０のループバック通信部１５の構成として適用できる。なお、マスターインバータ１０では、多重化回路部Ｍは使用しない。
In the configuration of the
図２の構成をマスターインバータ１０のループバック通信部１５の構成として適用する場合、つまり、図２において、マスター用制御指令が入力されると、データセレクタ２５６は、ＭＣＵ２６と下流送信部２５３とを接続して、上流受信部２５２からの入力を受け付けずに、ＭＣＵ２６が作成するマスター送信データを下流送信部２５３に出力する（流れＦ３で示す）。また、データセレクタ２５７は、マスター用制御指令が入力されると、ＭＣＵ２６と下流受信部２５４とを接続して、下流受信部２５４で受信するスレーブ送信データを、ＭＣＵ２６に入力する（流れＦ４で示す）。
When the configuration of FIG. 2 is applied as the configuration of the
＜多重化データフレームの基本データフォーマット＞
図３は、本実施の形態において用いられるデータフレームの基本データフォーマット４０の一例を示す図である。
<Basic data format of multiplexed data frame>
FIG. 3 is a diagram showing an example of the
基本データフォーマット４０は、マスターインバータ１０がスレーブインバータにスレーブ指令電流を送信する際、及び、スレーブインバータ２０がマスターインバータ１０にスレーブステータスデータを送信する際に用いられる。
The
図３に示す基本データフォーマット４０は、ｂ０−ｂ１５のビット数で示す１６ｂｉｔデータ長を利用した場合の基本データフレームフォーマットである。
A
基本データフォーマット４０は、スレーブインバータのアドレス、スレーブインバータへの制御指令、及びスレーブインバータへの指令電流を示す内容を以下のブロックで構成する。
The
データビッドブロック：ｂ０−ｂ１０で示すビット長１１ｂｉｔのブロックであり、マスターインバータの送信時では、マスターインバータが出力している電流（スレーブ指令電流に相当）を記述等する。また、スレーブインバータの送信時では、スレーブインバータがスレーブインバータ自体の状態を記述したりする（例えば、故障の種類を示すｂｉｔを予め設定しておき、該当するｂｉｔにスレーブインバータが記述する）。 Data bid block: This is a block having a bit length of 11 bits indicated by b0 to b10, and describes the current (corresponding to the slave command current) output by the master inverter at the time of transmission of the master inverter. At the time of transmission of the slave inverter, the slave inverter describes the state of the slave inverter itself (for example, a bit indicating the type of failure is set in advance, and the slave inverter describes the corresponding bit).
コマンドビットブロック：ｂ１１−ｂ１２で示すビット長２ｂｉｔのブロックであり、マスターインバータがスレーブインバータに対する制御指令であり、スレーブインバータ側の電源のオン・オフを制御する。 Command bit block: a block having a bit length of 2 bits indicated by b11 to b12, where the master inverter is a control command for the slave inverter, and controls on / off of the power supply on the slave inverter side.
スレーブアドレスビットブロック：ｂ１３−ｂ１５で示すビット長３ｂｉｔのブロックであり、スレーブインバータのアドレスが個々に記述される。例えば、これを送信時に用いることで、マスターインバータでは、連携対象とするスレーブインバータを選択できる。 Slave address bit block: a block having a bit length of 3 bits indicated by b13 to b15, and addresses of slave inverters are individually described. For example, by using this at the time of transmission, the master inverter can select a slave inverter to be linked.
図３に示す基本データフォーマット４０では、３台のスレーブインバータと通信する場合について説明しているが、スレーブインバータを増加する場合では、基本データフレームの長さ（少なくともスレーブアドレスビットのブロック長）を長くすることで、これに対応できる。
In the
この基本データフォーマット４０を用いて、マスターインバータ１０からスレーブインバータ２０への送信（マスター送信モード）と、スレーブインバータ２０からマスターインバータ１０への送信（マスター受信モード）とが順に行われる。
Using this
すなわち、図３で示す１６ｂｉｔの基本データフォーマット４０を、マスター送信モードと、マスター受信モードとにおいて使用すれば、１６［ｂｉｔ/ｆｒａｍｅ］×２［ｆｒａｍｅ］＝３２［ｂｉｔ］単位で送受信シーケンスを構成できる。
That is, if the 16-bit
図４は、本実施の形態のインバータシステムにおいて並列同期運転制御を行う際のデータ送受信を示す模式図である。図４Ａは、マスター送信モードの説明に供する図であり、図４Ｂは、マスター受信モードの説明に供する図である。 FIG. 4 is a schematic diagram showing data transmission and reception when performing parallel synchronous operation control in the inverter system of the present embodiment. FIG. 4A is a diagram for explaining the master transmission mode, and FIG. 4B is a diagram for explaining the master reception mode.
図４Ａ、図４Ｂに示すインバータシステム１００では、マスターインバータ１０のループバック通信部１５に対して、３つのスレーブインバータ（各スレーブ１〜３で示す）２０−１、２０−２、２０−３のループバック通信部２５が、デイジーチェーン結線によりループ状に接続されている。具体的には、マスターインバータ１０のループバック通信部１５の下流接続部１５Ｄが、中間のスレーブインバータ２０−１の上流接続部２５Ｕにシリアル通信可能に接続されている。また、中間のスレーブインバータ２０−１の下流接続部２５Ｄが、中間のスレーブインバータ２０−２の上流接続部２５Ｕにシリアル通信可能に接続されている。また、中間のスレーブインバータ２０−２の下流接続部２５Ｄが、最下流のスレーブインバータ２０−３の上流接続部２５Ｕにシリアル通信可能に接続されている。なお、マスターインバータ１０の上流には、スレーブインバータ２０は存在しない。これにより、マスターインバータ１０における上流接続部１５Ｕにおいては、上流受信部１５２が最下流のインバータ２０−３の下流接続部２５Ｄに接続されていれば、上流送信部１５１は他のインバータに接続されていなくてもよい。
In the
マスター送信モード（マスター送信ステップ）では、マスターインバータ１０は、スレーブ指令電流及びスレーブ状態指令を含むマスター送信データと、周波数同期信号とを生成して、生成したデータを下流接続部１５Ｄの下流送信部１５３から送信（図２では「マスター送信」）する。
In the master transmission mode (master transmission step), the
すると、送信されたマスター送信データは、スレーブインバータ２０−１の上流接続部２５Ｕの上流受信部２５２で受信される。
Then, the transmitted master transmission data is received by the
スレーブインバータ２０−１では、受信したデータ（マスター送信データ）は、ＭＣＵ２６（図１参照）に供給（「スレーブ受信」）されるとともに、下流接続部２５Ｄの下流送信部２５３からスレーブインバータ２０−２に送信される。
In the slave inverter 20-1, the received data (master transmission data) is supplied to the MCU 26 (see FIG. 1) (“slave reception”), and from the
スレーブインバータ２０−１では、スレーブ受信によって、マスターインバータ１０から送信されたデータ（マスター送信データ）は、スレーブインバータ２０−１が実際に出力する交流電流を同じくする制御に用いられる。スレーブインバータ２０−１により送信されたマスター送信データは、スレーブインバータ２０−１の下流に接続されたスレーブインバータ２０−２において、上流接続部２５Ｕの上流受信部２５２で受信される。スレーブインバータ２０−２では、受信したデータ（マスター送信データ）は、ＭＣＵ２６（図１参照）に供給（「スレーブ受信」）されるとともに、下流接続部２５Ｄの下流送信部２５３から、スレーブインバータ２０−３に送信される。スレーブインバータ２０−２では、スレーブ受信したマスター送信データは、中間スレーブインバータであるスレーブインバータ２０−１と同様に、実際に出力する交流電流を同じくする制御に用いられる。スレーブインバータ２０−２により送信されたマスター送信データは、スレーブインバータ２０−２の下流に接続されたスレーブインバータ２０−３において、上流接続部２５Ｕの上流受信部２５２で受信される。スレーブインバータ２０−３では、マスター送信データは、ＭＣＵ２６（図１参照）に供給（「スレーブ受信」）されるとともに、下流接続部２５Ｄの送信部２５３から、マスターインバータ１０における上流接続部１５Ｕの上流受信部１５２に送信される。マスターインバータ１０では、下流に送信したマスター送信データがループバックすることになり、これにより、全スレーブインバータ２０にマスター送信データが送信されたことが判断できる。
In the slave inverter 20-1, the data (master transmission data) transmitted from the
このようにマスター送信モードでは、マスターインバータ１０が生成したマスター送信データは、デイジーチェーン結線されたルートを用いて、下流で接続されるスレーブインバータを、順に経由して最下流のスレーブインバータへと伝搬する。マスター送信モードでは、マスターインバータ１０は、下流側のスレーブインバータ２０−１にデータ（マスター送信データ）を送信するだけで、全てのスレーブインバータ２０に対して、マスター送信データを送信できる。
As described above, in the master transmission mode, the master transmission data generated by the
図４Ｂに示すマスター受信モード（マスター受信ステップ）では、ループバック通信部２５において、シリアル通信を行うループ上、つまり、ループバック通信部２５でループ送信を行う送信回路に設けたデータ多重化回路部（ＡＮＤ ＧＡＴＥ）Ｍを用いている。
In the master reception mode (master reception step) shown in FIG. 4B, in the
ここでは、最下流のスレーブインバータとしたスレーブインバータ２０−３が、自インバータの状態を示すスレーブステータスデータを、マスターインバータ１０に送信（「スレーブ送信」）する場合について説明する。 Here, a case will be described in which slave inverter 20-3, which is the most downstream slave inverter, transmits slave status data indicating the state of its own inverter to master inverter 10 ("slave transmission").
スレーブステータスデータは、スレーブインバータにおける実際の出力電流、スレーブインバータの電源制御状態、故障があれば故障状態を含むスレーブインバータの運転状態を示すデータである。 The slave status data is data indicating the actual output current in the slave inverter, the power control state of the slave inverter, and the operation state of the slave inverter including the failure state if there is a failure.
最下流のスレーブインバータ２０−３がスレーブ送信を行う際には、データ多重化回路部Ｍを用いて、ＭＣＵ２６で生成したスレーブステータスデータを、予め設定されている基本データフォーマットに負論理記述で重畳して、上流送信部２５１から送信する。なお、スレーブインバータ２０−３の下流に更にスレーブインバータ２０が存在する場合、スレーブインバータ２０−３は、多重化対象となる基本データフォーマットに変えて、下流からのスレーブ送信データ（破線で示す）を用いる。
When the most downstream slave inverter 20-3 performs slave transmission, the data multiplexing circuit unit M is used to superimpose slave status data generated by the
スレーブインバータ２０−３の上流にあるスレーブインバータ２０−２は、下流受信部２５４に入力されるスレーブ送信データと、ＭＣＵ２６で作成した自スレーブインバータのスレーブステータスデータとを、データ多重化回路部Ｍを用いて負論理記述で重畳する。データ多重化回路部Ｍで多重化されたスレーブ送信データ（多重化データフレーム）は、上流送信部２５１から上流のマスターインバータ１０に送信される。
The slave inverter 20-2 upstream of the slave inverter 20-3 sends the slave transmission data input to the
スレーブインバータ２０−２の上流にあるスレーブインバータ２０−１は、下流受信部２５４に入力されるスレーブ送信データと、ＭＣＵ２６で作成した自スレーブインバータのスレーブステータスデータとを、データ多重化回路部Ｍを用いて負論理記述で重畳する。データ多重化回路部Ｍで多重化されたスレーブ送信データ（多重化データフレーム）は、上流送信部２５１から上流のマスターインバータ１０に送信される。
The slave inverter 20-1 upstream of the slave inverter 20-2 sends the slave transmission data input to the
マスターインバータ１０に送信されたスレーブインバータ２０−１からのスレーブ送信データは、下流接続部１５Ｄの下流受信部１５４で受信されて、ＭＣＵ１６に供給（図３では「マスター受信」で示す）される。
The slave transmission data from the slave inverter 20-1 transmitted to the
マスターインバータ１０では、ＭＣＵ１６が、下流受信部１５４に入力されるスレーブ送信データを受信するだけで、下流に数珠つなぎで複数接続されるスレーブインバータ２０の全ての運転状態を一括で取得でき、これに応じた並列同期運転制御を好適に行うことができる。
In the
このように、マスターインバータ１０とスレーブインバータ２０との間の送受信シーケンスにおいて、マスター受信モードでは、マスター送信モードにおけるルートとは逆ルートを用いて、マスターインバータ１０がスレーブインバータ２０からのデータを受信する。マスター受信モードでは、最下流のスレーブインバータ２０−３が、マスター送信モードにおけるルートとは逆ルートで、データを送信し、この送信したデータに、上流側のスレーブインバータ（中間スレーブインバータ）２０−２、２０−１がデータを多重化していき、マスターインバータ１０へ伝搬させる。
In this manner, in the transmission / reception sequence between the
すなわち、マスター受信モードでは、マスターインバータ１０と最下流のスレーブインバータ２０−３との間の中間スレーブインバータ２０−１、２０−２の各々は、自インバータよりも下流側のインバータから受信したデータフレーム内のデータに自インバータのデータを重畳して多重化データフレームを生成する。そして、この生成した多重化データフレームを自インバータよりも上流側のインバータに送信している。
That is, in the master reception mode, each of the intermediate slave inverters 20-1 and 20-2 between the
これにより、マスターインバータ１０は、詳細は後述するが、故障インバータ、故障モードを確認した際に、故障したインバータ等を連携運転から離脱させる離脱制御を行うことができる。
Thereby, although the details will be described later, the
このように、マスターインバータ１０に対して、スレーブインバータ２０から送信されるスレーブ送信データは、下流のスレーブインバータ２０から上流に送信されるスレーブ送信データに、スレーブステータスデータを送信する中間スレーブインバータ２０−１が、データ多重化回路部Ｍを介して次々に重畳する。これにより、マスターインバータが受信する多重化データフレームであるスレーブ送信データを構成でき、簡単で、且つ、低廉化が図られた多重通信を実現している。
Thus, the slave transmission data transmitted from the
基礎データフォーマットとして１６ｂｉｔデータフレームを用いると、マスター送信モードにおいては、１６ｂｉｔデータフレームを任意で下流のスレーブインバータへ送信する。次に実行されるマスター受信モードにおいては、１６ｂｉｔデータフレームの該当ビットに負論理で設定した１６ｂｉｔデータフレームを同期送信することで、該当ビットが重畳されたデータフレームが構成される。これにより、最上流のマスターインバータが、すべてのスレーブ情報が重畳された多重化データフレームを受信することとなる。なお、対象外のスレーブインバータからは、いずれのビットにも負論理出力がなされることはない。 When a 16-bit data frame is used as the basic data format, in the master transmission mode, the 16-bit data frame is optionally transmitted to a downstream slave inverter. In the master reception mode to be executed next, a 16-bit data frame set with negative logic is synchronously transmitted to the corresponding bit of the 16-bit data frame, thereby forming a data frame in which the corresponding bit is superimposed. As a result, the most upstream master inverter receives a multiplexed data frame on which all slave information is superimposed. Note that a negative logic output is not output to any bit from the non-target slave inverter.
図５は、本実施の形態のインバータシステムの送受信シーケンスのタイミングを示す図であり、図６は、図５に示す処理タイミングにおける送受信シーケンスを示す模式図である。この構成でもスレーブインバータ２０−１、２０−２が、中間スレーブインバータに相当している。すなわち、スレーブインバータ２０−１、２０−２は、データ多重化回路部Ｍを有する。 FIG. 5 is a diagram showing the timing of the transmission / reception sequence of the inverter system of the present embodiment, and FIG. 6 is a schematic diagram showing the transmission / reception sequence at the processing timing shown in FIG. Even in this configuration, the slave inverters 20-1 and 20-2 correspond to intermediate slave inverters. That is, the slave inverters 20-1 and 20-2 have a data multiplexing circuit unit M.
図５及び図６に示すように、マスター送信モード、マスター受信モードによるインバータシステムの通信は、インバータ制御周期、つまり、ＰＷＭキャリア周期毎（ｎ、ｎ＋１、ｎ＋２、…）に行われる。すなわちマスター送信モード、マスター受信モードは、各インバータから電力が出力されるＰＷＭキャリア周期（インバータ制御周期）内において順次行われる。 As shown in FIG. 5 and FIG. 6, communication of the inverter system in the master transmission mode and the master reception mode is performed every inverter control cycle, that is, every PWM carrier cycle (n, n + 1, n + 2,...). That is, the master transmission mode and the master reception mode are sequentially performed within a PWM carrier cycle (inverter control cycle) in which power is output from each inverter.
ＰＷＭキャリア周期（インバータ制御周期）内では、まず、インバータシステム１００の各インバータ１０、２０−１〜２０−３（Master、Slave1-3）は、自インバータ１０、２０−１〜２０−３の出力電圧・電流をサンプリングする。なお、このとき、出力電圧のゼロクロス点を測定することで、周波数同期信号を用いた周波数、位相の同期制御を行う。
In the PWM carrier cycle (inverter control cycle), first, each
次いで、マスターインバータ１０は、出力電圧・電流のサンプリングの後、スレーブインバータ２０へのスレーブ指令電流を、下流のスレーブインバータに送信して、スレーブインバータとの同期通信（マスター送信）を行う。なお、例えば、スレーブ指令電流は、マスターインバータ１０の出力電流と同じである。
Next, after sampling the output voltage and current, the
これにより、出力電圧・電流のサンプリング後のスレーブ指令電流は、下流のスレーブインバータ２０−１〜２０−３へ順に送信されていき、各スレーブインバータ２０−１〜２０−３でスレーブ指令電流を受信する。すなわち、マスター送信モード（マスター送信ステップ）が実行される。なお、マスターインバータ１０は、スレーブ指令電流を送信した後、サンプリングした出力電圧（実際の出力電圧）及び出力電流（実際の出力電流）と、スレーブ指令電流により、電流の補正計算を行って補正値を算出する。
As a result, the slave command current after sampling the output voltage / current is sequentially transmitted to the downstream slave inverters 20-1 to 20-3, and each slave inverter 20-1 to 20-3 receives the slave command current. To do. That is, the master transmission mode (master transmission step) is executed. The
各スレーブインバータ２０−１〜２０−３は、マスターインバータ１０からスレーブ指令電流を受信すると、スレーブ指令電流と、実電圧、実電流とが同じくなるように電流の補正計算を行って補正値を算出する。
When each slave inverter 20-1 to 20-3 receives the slave command current from the
補正値を算出した後、各スレーブインバータ２０−１〜２０−３は、最下流のスレーブインバータ（ここでは、スレーブインバータ２０−３）から順番に、データ多重化部Ｍを用いてスレーブステータスデータを多重化してスレーブ送信データを作成する。なお、このスレーブステータスデータは、データフォーマット（図３の基本データフォーマットに相当）を用いて、多重化される。 After calculating the correction value, each of the slave inverters 20-1 to 20-3 receives the slave status data using the data multiplexing unit M in order from the most downstream slave inverter (here, the slave inverter 20-3). Multiplex to create slave transmission data. The slave status data is multiplexed using a data format (corresponding to the basic data format in FIG. 3).
スレーブインバータ２０−３で、まず、スレーブステータスデータを基本データフォーマットに重畳して多重化されたスレーブ送信データを作成し、これをスレーブインバータ２０−２に送信する。スレーブインバータ２０−３より上流にあるスレーブインバータ２０−２では、自機のスレーブステータスデータを重畳して、上流のインバータ（スレーブインバータ２０−１）にスレーブ送信データとして送信する。これを繰り返すことで、最上流のインバータであるマスターインバータ１０は、全スレーブステータスデータが重畳された多重化されたスレーブ送信データを受信する。すなわち、マスター受信モード（マスター受信ステップ）が実行される。
The slave inverter 20-3 first creates slave transmission data multiplexed by superimposing the slave status data on the basic data format, and transmits this to the slave inverter 20-2. The slave inverter 20-2 upstream of the slave inverter 20-3 superimposes its own slave status data and transmits it as upstream slave data (slave inverter 20-1) as slave transmission data. By repeating this, the
各スレーブインバータ２０−１〜２０−３は、スレーブステータスデータを上流に送信した後、スレーブ指令電流を用いて算出した補正値を用いて、補正値を反映して、スレーブ指令電流と同じ出力電流これに伴う指令電圧に更新する。各インバータにおいて、更新された指令電圧は、次の制御周期で反映される。 Each slave inverter 20-1 to 20-3 transmits the slave status data upstream, and then uses the correction value calculated using the slave command current to reflect the correction value and output current that is the same as the slave command current. The command voltage is updated accordingly. In each inverter, the updated command voltage is reflected in the next control cycle.
このように、複数のインバータ１０、２０の並列同期運転制御を行う場合、インバータ制御周期毎に、複数のインバータ１０、２０間でデータフレームを送受信する通信ステップを有する。この通信ステップは、デイジーチェーン接続を経由してマスターインバータ１０から最下流スレーブインバータ２０にデータフレームを伝送するマスター送信ステップ（マスター送信モード）と、デイジーチェーン接続を経由して最下流スレーブインバータ２０からマスターインバータ１０にデータフレームを伝送するマスター受信ステップ（マスター送信モード）とを有する。マスター送信ステップは、中間のスレーブインバータ２０−１、２０−２の各々において、自インバータよりも下流側のインバータから受信したデータフレーム内のデータに自インバータのデータを重畳してスレーブ送信データ（多重化データフレーム）を生成し、生成したスレーブ送信データ（多重化データフレーム）を自インバータよりも上流側のインバータに送信するステップを有する。
Thus, when performing parallel synchronous operation control of the some
＜運転開始時、個別ｃｈのエラー検出時及び離脱制御時におけるデータフレーム＞
図７は本実施の形態のインバータシステムの運転開始時、個別ｃｈのエラー検出時及び離脱制御時に用いられるマスター送信データ、スレーブ送信データを示す図である。
<Data frame at the start of operation, at the time of individual channel error detection and at the time of separation control>
FIG. 7 is a diagram showing master transmission data and slave transmission data used at the start of operation of the inverter system of the present embodiment, at the time of individual channel error detection and at the time of separation control.
運転開始時には、インバータシステム１００では、マスターインバータ１０は、マスターインバータ１０に接続されたスレーブインバータ２０の数を認識し、全てのスレーブインバータ２０による最大出力容量を認識する。
At the start of operation, in the
ここで、マスターインバータ１０は、マスター送信モードにおいて、例えば、図７Ａのデータフレームに示すような１６進法で０ｘＦＦＦＦとなるコマンドを、スレーブインバータ２０に一定期間を送信する。
Here, in the master transmission mode, the
次に、マスターインバータ１０は、マスター受信モードにおいて、受信データフレームを分析する。マスター受信モードでは、スレーブインバータ２０は、図７Ｂに示すデータフレームを、スレーブ送信データとして送信する。
Next, the
図７Ｂに示すデータフレームは、下流側から上流に送信されるスレーブ送信データのデータフレームを示す。なお、図７に示すデータフレームでは、図７Ｂのデータフレームで示すようにｂ０をＳＹＮＣビットとし「同期エラー」の故障モードが割り付けられている。図７Ｃは、マスターインバータ１０に送信されるスレーブインバータ２０を認識していない場合のスレーブ送信データを示し、図７Ａに示すマスター送信データと同じ構造である。
The data frame shown in FIG. 7B is a data frame of slave transmission data transmitted from the downstream side to the upstream side. In the data frame shown in FIG. 7, the failure mode “synchronization error” is assigned with b0 as the SYNC bit as shown in the data frame of FIG. 7B. FIG. 7C shows slave transmission data when the
各スレーブインバータ２０−１〜２０−３は、正常時では、各Ｃｈ個別出力ビットをＬＯＷ出力（図７Ｄでは、ｂ１３に「０」としてスレーブ１を示す「１ｃｈ Ｓｌａｖｅ」を記述）として、スレーブ送信データを重畳返信する。
In the normal state, each slave inverter 20-1 to 20-3 transmits each Ch individual output bit as a LOW output (in FIG. 7D, “1ch Slave” indicating “1” as
Ｃｈ個別出力ビットのエラー検出時、つまり、スレーブインバータ２０−１〜２０−３の何れかに異常がある場合、正常なスレーブインバータは、正常時と同じく各Ｃｈ個別出力ビットをＬＯＷ出力するが、異常があるスレーブインバータは、コマンドビット（ｂ１２、ｂ１１）、ＳＹＮＣビット（ｂ０）をＬＯＷ出力して、重畳返信する（図７Ｄのデータフレーム参照）。 When an error is detected in the Ch individual output bit, that is, if any of the slave inverters 20-1 to 20-3 is abnormal, the normal slave inverter outputs LOW for each Ch individual output bit as in the normal state. The slave inverter having an abnormality outputs the command bits (b12, b11) and the SYNC bit (b0) LOW and returns the superimposed signal (see the data frame in FIG. 7D).
このように、下流側から上流に送信されるスレーブ送信データのデータフレームでは、対象となるスレーブインバータ２０は、スレーブアドレスビット（ｂ１５−ｂ１３）を負論理記述する。これにより、デイジーチェーン結線されたインバータ群において最上流のマスターインバータ１０は、マスターインバータ１０に接続されたスレーブインバータ数、アドレス等を把握することができる。なお、最下位ｂｉｔをスレーブ正常/異常ｂｉｔに設定しておけば、接続されたスレーブインバータの異常有無も確認できる（図７参照）。
Thus, in the data frame of the slave transmission data transmitted from the downstream side to the upstream side, the
例えば、マスターインバータ１０が、異常フレームであるスレーブ送信データを受信した場合、いずれかのスレーブに異常があることを把握し、停止シーケンスを実行する。
For example, when the
マスターインバータ１０は、システム停止後、各スレーブインバータの運転状態を把握するために、コマンドビット（ｂ１２、ｂ１１）を「０」として各スレーブインバータのそれぞれに、データフレーム（マスター送信データ）を送信する。
After the system stops, the
データフレームが送信されたスレーブインバータのそれぞれは、エラーコマンド以降のエラービットに、正常時では、すべてＨＩＧＨ、異常時では、該当ビットをＬＯＷにて返信を行う。 Each of the slave inverters to which the data frame has been transmitted returns the error bits after the error command to HIGH in normal conditions, and returns the corresponding bits LOW in abnormal conditions.
このデータフレームをマスターインバータが受信することで、全スレーブインバータ２０をスキャンする。スレーブインバータをスキャンした後、装置全体のシステム状態を把握（個別スレーブインバータ異常確認可）し、可能であれば異常スレーブインバータを除く制御（離脱制御）を行うことによって、正常なマスターインバータ及び残った正常なスレーブインバータで新たなインバータシステムとして再起動を行うことができる。
By receiving this data frame by the master inverter, all
このように、マスターインバータ１０は、全てのスレーブインバータ２０のデータが重畳された多重化データフレームであるスレーブ送信データから、正常な運転状態でない異常スレーブインバータ２０の存在を確認できる。この場合、マスターインバータ１０は、停止シーケンスを実行して、複数のインバータの並列同期運転を停止する。その後、個々のスレーブインバータに対して、運転状態を示すデータの報告を要求する指令データを送信し、個々のスレーブインバータからのデータ報告に基づいて異常スレーブインバータを特定し、特定した異常スレーブインバータを除いて並列同期運転を再開する。
Thus, the
＜通常運転時のデータフレーム＞
インバータシステム１００の通常運転時、つまり、インバータの並列連携運転制御中におけるデータフレームは、図８に示すような構成となる。
<Data frame during normal operation>
A data frame during normal operation of the
図８は、インバータシステムの並列連携運転制御中におけるデータフレームの構成図である。図８Ａは、マスターインバータ及びスレーブインバータの送受信で使用される通常のデータフレームの構成を示し、図８Ｂは、スレーブインバータ２０の異常確認のために下流側から上流に送信されるマスター受信データのデータフレームの構成を示す。
FIG. 8 is a configuration diagram of a data frame during parallel cooperative operation control of the inverter system. FIG. 8A shows a configuration of a normal data frame used for transmission / reception of the master inverter and the slave inverter, and FIG. 8B shows data of master reception data transmitted from the downstream side to the upstream side for checking the abnormality of the
マスターインバータ１０は、対象となるスレーブインバータアドレスを既述して、出力電流データ(図８に示す「ＣＴ Ｄａｔａ」)を１１ｂｉｔ長としたデータフレームで送信する。具体的には、マスターインバータ１０は、データフレームにおける各Ｃｈ個別出力ビット（ｂｉｔ１５〜１３）で、全てのスレーブインバータ２０に対するよう記述し、「ＣＴ Ｄａｔａ」において、マスターインバータ１０自体が出力している電流値、つまり、スレーブ指令電流を記述する。なお、運転制御対象とする対象スレーブインバータ２０は、任意アドレス指定以外にすべてのスレーブインバータを対象とすることも可能である。
The
マスターインバータ１０は、指定するスレーブインバータ（複数台でもよい）に対して「ＣＴ ｄａｔａ」を出力することによって、全てのスレーブインバータ２０に対して、運転制御情報を送信する。
The
上流側から送信されるマスター送信データ（図８Ａのデータフレーム）を受けたスレーブインバータ２０は、例えば、受信したマスターインバータ１０の出力電流、つまり、スレーブ指令電流と、自らの出力電流を同じくする制御を行う。これにより、全てのインバータ２０で、総出力電力を平準化することができる。
The
ところで、各スレーブインバータ２０は、正常時では、各Ｃｈ個別出力ビットをＬＯＷ出力にして、スレーブ送信データを重畳返信する。エラービットがあれば、すべてＨＩＧＨ出力で記述して返信する。
By the way, in the normal state, each
ここでは、いずれかのスレーブインバータ２０に異常がある場合、スレーブインバータ２０では、正常時と同じく各Ｃｈ個別出力ビットをＬＯＷ出力とするが、異常のあるスレーブインバータ２０は、コマンドビット（ｂ１２、ｂ１１）、ＳＹＮＣビット（ｂ０）、及び、該当するエラービットをＬＯＷ出力として重畳返信する。ＬＯＷ出力の対象となるエラービットは、例えば、図８Ｂに示すように、取得するデータとして、あらゆる故障モードを各ビットに割り付けて運用している。例えば、ｂ０には「同期エラー」、ｂ１には「入力不足電圧」、ｂ２には「入力過電圧」、ｂ３には「インバータ過電流」等の故障モードがそれぞれ割り付けられており、該当するエラー（故障モード）があれば、該当するエラービットにＨＩＧＨ出力で記述する。なお、各ビットに割り付けられる取得情報は、これらに限らず、必要に応じた取得情報を、各ビットに割り付けても良い。
Here, if any one of the
これを受けてマスターインバータは、異常フレーム、つまり、異常のあるスレーブ送信データを受信した場合、運転開始時での異常フレームの対応と同様に、いずれかのスレーブインバータに異常があることを把握し、停止シーケンスを行う。 In response to this, when the master inverter receives an abnormal frame, that is, an abnormal slave transmission data, it knows that there is an abnormality in one of the slave inverters as in the case of the abnormal frame at the start of operation. Execute the stop sequence.
本実施の形態のインバータシステムによれば、システム全体の運転状況を把握し、故障インバータ、故障モード、連携運転からの離脱制御等を行うことができる。 According to the inverter system of the present embodiment, the operation status of the entire system can be grasped, and the failure inverter, the failure mode, the separation control from the linked operation, and the like can be performed.
本実施の形態によれば、複数のインバータで並列同期運転を行う場合でも、マスターインバータ１０から下流のスレーブインバータ２０−１に指令電流を送信するだけで、全スレーブインバータ２０−１〜２０−３の情報を一括で収集できる。全てのインバータでの総出力電力を平準化する制御を実現できる。
According to the present embodiment, even when parallel synchronous operation is performed with a plurality of inverters, all slave inverters 20-1 to 20-3 are simply transmitted from the
また、２０ｋＨｚの制御周期を使った一般的な交流電源用インバータにおいて、各周期制御を実行するには、マスターインバータとスレーブインバータとのシリアル相互通信が、５００μｓｅｃ以下で完了する必要がある。ここで、各インバータ電源間の絶縁型シリアル通信を実現するためには、転送速度が１．０〜２．０Ｍｂｐｓ相当の汎用の高速アイソレータ通信デバイスを採用することが考えられる。 Further, in a general AC power source inverter using a control cycle of 20 kHz, in order to execute each cycle control, serial mutual communication between the master inverter and the slave inverter needs to be completed in 500 μsec or less. Here, it is conceivable to employ a general-purpose high-speed isolator communication device having a transfer speed equivalent to 1.0 to 2.0 Mbps in order to realize the isolated serial communication between the inverter power supplies.
本実施の形態で述べたように、例えば、１６ビット長データフレームを、マスターインバータとスレーブインバータの送受信を採用した場合、１６［ｂｉｔ／ｆｒａｍｅ］×２［ｆｒａｍｅ］×１．０［Ｍｂｐｓ］＝３２μｓｅｃ相当となる。したがって、本実施の形態によれば、転送速度が１．０〜２．０Ｍｂｐｓ相当の汎用の高速アイソレータ通信デバイスを採用しても、十分に電源制御周期内で演算処理可能なシーケンスを実現することができる。 As described in the present embodiment, for example, when transmission and reception of a master inverter and a slave inverter are adopted for a 16-bit data frame, 16 [bit / frame] × 2 [frame] × 1.0 [Mbps] = This corresponds to 32 μsec. Therefore, according to the present embodiment, even when a general-purpose high-speed isolator communication device with a transfer rate equivalent to 1.0 to 2.0 Mbps is employed, a sequence that can be sufficiently processed within the power supply control cycle is realized. Can do.
このように本実施の形態によれば、マスターインバータ１０、及び、複数のスレーブインバータ２０の並列同期運転において、全てのインバータ１０、２０での総出力電力を平準化する制御を高速で実現することができる。
As described above, according to the present embodiment, in parallel synchronous operation of the
尚、本実施の形態のインバータシステムは、マスターインバータ１０に対して、スレーブインバータの数を、２〜３台としたが、これに限らずマスターインバータに４台以上のスレーブインバータをデイジーチェーン状に接続してもよい。
In the inverter system according to the present embodiment, the number of slave inverters is two to three with respect to the
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明に係るインバータシステム及び通信方法は、複数のインバータの並列同期運転において、全てのインバータでの総出力電力を平準化する制御を高速で実現できる効果を有し、ＵＰＳ、蓄電装置等、複数のインバータを並列同期運転する装置に適用するシステムとして有用である。 INDUSTRIAL APPLICABILITY The inverter system and communication method according to the present invention have an effect that can realize high-speed control for equalizing the total output power of all inverters in parallel synchronous operation of a plurality of inverters. It is useful as a system that is applied to a device that operates the inverters in parallel synchronous operation.
１０ マスターインバータ
１１、２１ 入力電源
１２、２２ 駆動部
１３、２３ 電流センサ
１４、２４ 電圧センサ
１５、２５ ループバック通信部（通信部）
１６，２６ ＭＣＵ
１８、２８ フィルター部
２０、２０−１、２０−２、２０−３ スレーブインバータ
３０ 交流負荷
４０ 基本データフォーマット（データフレーム）
１００ インバータシステム
１２１、２２１ 平滑部
１２２、２２２ インバータ主回路
１５１、２５１ 上流送信部
１５２、２５２ 上流受信部
１５３、２５３ 下流送信部
１５４、２５４ 下流受信部
１５Ｄ、２５Ｄ 下流接続部
１５Ｕ、２５Ｕ 上流接続部
１６１、２６１ 演算・制御部
１６３、２６３ 計測部
１６４、２６４ デジタル通信部
１６５、２６５ ＰＷＭ生成部
２５５、２５８ 絶縁回路
２５６、２５７ データセレクタ
Ｍ データ多重化回路部（多重化部）
10
16, 26 MCU
18, 28
100
Claims (7)
前記複数のインバータは各々、並列同期運転のインバータ制御周期毎に、前記デイジーチェーン接続において自インバータよりも上流側及び／又は下流側のインバータとの間でデータフレームを送受信する通信部を有し、
前記中間スレーブインバータの通信部は、
データフレームが前記デイジーチェーン接続を経由して前記最下流スレーブインバータから前記マスターインバータに伝送されるときに、自インバータよりも下流側のインバータから受信したデータフレーム内のデータに自インバータのデータを重畳して多重化データフレームを生成する多重化部を有し、生成した多重化データフレームを自インバータよりも上流側のインバータに送信する、
インバータシステム。 A plurality of inverters connected in a daisy chain, wherein the plurality of inverters are positioned in the middle of a master inverter, a most downstream slave inverter positioned downstream from the master inverter in the daisy chain connection; One or more intermediate slave inverters, and
Each of the plurality of inverters has a communication unit that transmits and receives a data frame between an inverter on the upstream side and / or a downstream side of the inverter in the daisy chain connection for each inverter control cycle of parallel synchronous operation,
The communication unit of the intermediate slave inverter is
When the data frame is transmitted from the most downstream slave inverter to the master inverter via the daisy chain connection, the data of the own inverter is superimposed on the data in the data frame received from the inverter downstream from the own inverter. And having a multiplexing unit for generating a multiplexed data frame, and transmitting the generated multiplexed data frame to an inverter upstream of the own inverter,
Inverter system.
請求項１に記載のインバータシステム。 A data frame transmitted from the most downstream slave inverter to the master inverter via the daisy chain connection is described in negative logic.
The inverter system according to claim 1.
請求項１または２に記載のインバータシステム。 The multiplexing unit receives the data bits constituting the data in the data frame received from the inverter downstream from the own inverter and the data bits constituting the data of the own inverter, and receives the values of these data bits. An AND gate that outputs the minimum value of
The inverter system according to claim 1 or 2.
請求項１から３のいずれか１項に記載のインバータシステム。 A data frame transmitted from the master inverter via the daisy chain connection includes data indicating command current values for all slave data by a predetermined number of data bits.
The inverter system according to any one of claims 1 to 3.
請求項１から４のいずれかに記載のインバータシステム。 The data frame received by the master inverter via the daisy chain connection includes data indicating the operation state of all slave data by a predetermined number of data bits.
The inverter system according to claim 1.
請求項１から５のいずれか１項に記載のインバータシステム。 When the presence of an abnormal slave inverter that is not in a normal operation state is confirmed from a multiplexed data frame in which the data of all slave inverters are superimposed, the master inverter stops the parallel synchronous operation, and each slave inverter On the other hand, command data requesting the report of the data indicating the operation state is transmitted, the abnormal slave inverter is identified based on the data report from the individual slave inverter, and the parallel synchronous operation is performed except for the identified abnormal slave inverter. Resume,
The inverter system according to any one of claims 1 to 5.
前記複数のインバータは、デイジーチェーン接続されており、マスターインバータと、前記デイジーチェーン接続において前記マスターインバータに対して最下流に位置する最下流スレーブインバータと、これらの中間に位置する一つ以上の中間スレーブインバータと、を含み、
インバータ制御周期毎に、前記複数のインバータ間でデータフレームを送受信する通信ステップを有し、前記通信ステップは、
前記デイジーチェーン接続を経由して前記マスターインバータから前記最下流スレーブインバータにデータフレームを伝送するマスター送信ステップと、
前記デイジーチェーン接続を経由して前記最下流スレーブインバータから前記マスターインバータにデータフレームを伝送するマスター受信ステップと、を有し、
前記マスター受信ステップは、前記中間スレーブインバータにおいて、自インバータよりも下流側のインバータから受信したデータフレーム内のデータに自インバータのデータを重畳して多重化データフレームを生成し、生成した多重化データフレームを自インバータよりも上流側のインバータに送信するステップを有する、
複数のインバータの並列同期運転制御方法。 A parallel synchronous operation control method for a plurality of inverters,
The plurality of inverters are connected in a daisy chain, the master inverter, the most downstream slave inverter located on the most downstream side with respect to the master inverter in the daisy chain connection, and one or more intermediate located between them Including a slave inverter,
A communication step of transmitting and receiving a data frame between the plurality of inverters for each inverter control cycle, the communication step includes:
A master transmission step of transmitting a data frame from the master inverter to the most downstream slave inverter via the daisy chain connection;
A master reception step of transmitting a data frame from the most downstream slave inverter to the master inverter via the daisy chain connection, and
In the master reception step, the intermediate slave inverter generates a multiplexed data frame by superimposing data of the own inverter on data in a data frame received from an inverter downstream from the own inverter, and generates the multiplexed data Sending the frame to the inverter upstream of the inverter,
A parallel synchronous operation control method for a plurality of inverters.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014073496A JP2015198458A (en) | 2014-03-31 | 2014-03-31 | Inverter system and method for controlling parallel synchronous operation of multiple inverters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014073496A JP2015198458A (en) | 2014-03-31 | 2014-03-31 | Inverter system and method for controlling parallel synchronous operation of multiple inverters |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015198458A true JP2015198458A (en) | 2015-11-09 |
Family
ID=54547886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014073496A Pending JP2015198458A (en) | 2014-03-31 | 2014-03-31 | Inverter system and method for controlling parallel synchronous operation of multiple inverters |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015198458A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101666014B1 (en) * | 2016-06-20 | 2016-10-13 | (주)아세아이엔티 | Parallel ups synchronization system using power line communication of inverter output, and method thereof |
| WO2017134971A1 (en) * | 2016-02-03 | 2017-08-10 | 株式会社ダイヘン | Power source system and power source apparatus |
| WO2017154218A1 (en) * | 2016-03-11 | 2017-09-14 | 三菱電機株式会社 | Inverter |
| JP2017189071A (en) * | 2016-04-08 | 2017-10-12 | 東芝三菱電機産業システム株式会社 | Power conversion system |
| JP2017229222A (en) * | 2016-02-03 | 2017-12-28 | 株式会社ダイヘン | Power supply system and power supply device |
| JP2018078751A (en) * | 2016-11-10 | 2018-05-17 | 株式会社ダイヘン | Electric power system and electric power device |
| JP2018137574A (en) * | 2017-02-21 | 2018-08-30 | 株式会社アイエイアイ | Communication system, communication method, and communication program |
| JP2019047587A (en) * | 2017-08-31 | 2019-03-22 | 株式会社デンソー | Control device of rotating electric machine |
| JP2021035301A (en) * | 2019-08-29 | 2021-03-01 | 富士電機株式会社 | Power conversion device |
| JP2021141794A (en) * | 2020-03-04 | 2021-09-16 | 台達電子工業股▲ふん▼有限公司Delta Electronics, Inc. | Smart grid system and power management method thereof |
| WO2024042639A1 (en) * | 2022-08-24 | 2024-02-29 | 東芝三菱電機産業システム株式会社 | Power conversion system and control method |
-
2014
- 2014-03-31 JP JP2014073496A patent/JP2015198458A/en active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108496305A (en) * | 2016-02-03 | 2018-09-04 | 株式会社达谊恒 | Power-supply system and supply unit |
| CN108496305B (en) * | 2016-02-03 | 2020-07-10 | 株式会社达谊恒 | Power supply system and power supply device |
| WO2017134971A1 (en) * | 2016-02-03 | 2017-08-10 | 株式会社ダイヘン | Power source system and power source apparatus |
| US10610947B2 (en) | 2016-02-03 | 2020-04-07 | Daihen Corporation | Power supply system and power supply device |
| JP2017229222A (en) * | 2016-02-03 | 2017-12-28 | 株式会社ダイヘン | Power supply system and power supply device |
| JPWO2017154218A1 (en) * | 2016-03-11 | 2018-03-22 | 三菱電機株式会社 | Inverter device |
| WO2017154218A1 (en) * | 2016-03-11 | 2017-09-14 | 三菱電機株式会社 | Inverter |
| JP2017189071A (en) * | 2016-04-08 | 2017-10-12 | 東芝三菱電機産業システム株式会社 | Power conversion system |
| KR101666014B1 (en) * | 2016-06-20 | 2016-10-13 | (주)아세아이엔티 | Parallel ups synchronization system using power line communication of inverter output, and method thereof |
| JP2018078751A (en) * | 2016-11-10 | 2018-05-17 | 株式会社ダイヘン | Electric power system and electric power device |
| JP2018137574A (en) * | 2017-02-21 | 2018-08-30 | 株式会社アイエイアイ | Communication system, communication method, and communication program |
| JP2019047587A (en) * | 2017-08-31 | 2019-03-22 | 株式会社デンソー | Control device of rotating electric machine |
| US11594942B2 (en) | 2017-08-31 | 2023-02-28 | Denso Corporation | Control apparatus for rotating electric machine |
| JP2021035301A (en) * | 2019-08-29 | 2021-03-01 | 富士電機株式会社 | Power conversion device |
| JP7272185B2 (en) | 2019-08-29 | 2023-05-12 | 富士電機株式会社 | power converter |
| JP2021141794A (en) * | 2020-03-04 | 2021-09-16 | 台達電子工業股▲ふん▼有限公司Delta Electronics, Inc. | Smart grid system and power management method thereof |
| JP7014362B2 (en) | 2020-03-04 | 2022-02-01 | 台達電子工業股▲ふん▼有限公司 | Smart grid system and its power management method |
| WO2024042639A1 (en) * | 2022-08-24 | 2024-02-29 | 東芝三菱電機産業システム株式会社 | Power conversion system and control method |
| JP7550962B2 (en) | 2022-08-24 | 2024-09-13 | 株式会社Tmeic | Power conversion system and control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015198458A (en) | Inverter system and method for controlling parallel synchronous operation of multiple inverters | |
| JP5188656B1 (en) | Inverter system and communication method | |
| US9318975B2 (en) | Power system controlling and monitoring power semiconductor devices employing two serial signals | |
| US8423823B2 (en) | Communications architecture for providing data communication, synchronization and fault detection between isolated modules | |
| CN105391089B (en) | The control method for parallel and circuit of a kind of inverter | |
| KR101491933B1 (en) | Apparatus for controlling paralleled inverter | |
| JP2006127514A (en) | Modular system numerical control device having low-jitter synchronization | |
| CN106664006B (en) | For running the power electronic system loaded and the method synchronous for power module | |
| KR20150141316A (en) | PWM synchronization device for parallel operation inverter system | |
| JP2015536631A (en) | Method and apparatus for data communication between an inverter and a network monitoring unit | |
| DK3072209T3 (en) | PROCEDURE FOR SELECTING SYNCHRONIZATION SOURCE IN ONE OR MORE UPS SYSTEMS | |
| JP6780254B2 (en) | Parallel multiple inverter system | |
| KR101792040B1 (en) | Parallel inverter system | |
| JP5208327B1 (en) | Transmission line address duplication detection method and slave station terminal used for the method | |
| JP6019633B2 (en) | Power converter | |
| JP2013085412A (en) | System interconnection power conditioner | |
| KR101695503B1 (en) | Apparatus for controlling multilevel inverter | |
| WO2016079800A1 (en) | Power generator system, power generator control device, and power-generation balance control method for power generator system | |
| JP6048991B1 (en) | Power conversion control system | |
| CN204859028U (en) | Diagnosis and control circuit | |
| US11736318B2 (en) | Initialization of data bus subscribers | |
| JP6113198B2 (en) | Method for periodic communication between at least one first system and at least one second system using a full-duplex synchronous serial link | |
| JP5141594B2 (en) | Uninterruptible power supply system with common battery, uninterruptible power supply | |
| EP4287431A1 (en) | Power supply system and power supply unit | |
| JP2014117015A (en) | Multi-terminal type power conversion apparatus |