JP2015198157A - プラズマ処理装置、プラズマ処理方法、および電気光学装置の製造方法 - Google Patents

プラズマ処理装置、プラズマ処理方法、および電気光学装置の製造方法 Download PDF

Info

Publication number
JP2015198157A
JP2015198157A JP2014075188A JP2014075188A JP2015198157A JP 2015198157 A JP2015198157 A JP 2015198157A JP 2014075188 A JP2014075188 A JP 2014075188A JP 2014075188 A JP2014075188 A JP 2014075188A JP 2015198157 A JP2015198157 A JP 2015198157A
Authority
JP
Japan
Prior art keywords
substrate
film
base
mounting surface
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014075188A
Other languages
English (en)
Inventor
洋平 小野
Yohei Ono
洋平 小野
大輔 ▲徳▼▲重▼
大輔 ▲徳▼▲重▼
Daisuke Tokushige
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014075188A priority Critical patent/JP2015198157A/ja
Publication of JP2015198157A publication Critical patent/JP2015198157A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】プラズマ処理を行った後、基板載置面から基板を容易に脱離させることのできるプラズマ処理装置、プラズマ処理方法、および電気光学装置の製造方法を提供する。【解決手段】プラズマ処理装置において、基板300をサセプター430の基板載置面431に載置した状態で基板処理室にプラズマを発生させると、基板300とベース432との間において、絶縁膜433に電荷が溜まって基板300とベース432とが吸着する。ここで、基板載置面431は、複数の凹部431aが形成された粗面になっている。このため、基板300とベース432との吸着力が弱いので、基板載置面431から基板300を容易に脱離させることができる。基板載置面431では、アルミニウム製のベース432において粗面とされた表面にアルマイト皮膜からなる絶縁膜433が形成されており、基板載置面431は、算術平均粗さRaが2μmから10μmである。【選択図】図2

Description

本発明は、プラズマCVD(Chemical Vapor Deposition)法による成膜等のプラズマ
処理が行われるプラズマ処理装置、プラズマ処理方法、およびプラズマ処理工程を有する
電気光学装置の製造方法に関するものである。
液晶装置や有機エレクトロルミネッセンス装置等の電気光学装置を製造する際には、サ
セプターの基板載置面に基板を載置した状態でプラズマCVD等のプラズマ処理が行われ
る(特許文献1参照)。
特開2001−298019号公報
特許文献1等に記載のプラズマ処理装置において、ヒーターを内部に備えた金属製のベ
ース表面に絶縁膜が形成されたサセプターを用いた場合、基板載置面は、ベース表面にお
いて絶縁膜が形成された部分からなる。このため、プラズマ処理を行った際、基板とベー
スとの間において絶縁膜に電荷が溜まって基板とベースとが静電吸着する結果、プラズマ
処理を行った後、基板載置面から基板を脱離できなくなるという問題点ある。
以上の問題点に鑑みて、本発明の課題は、プラズマ処理を行った後、基板載置面から基
板を容易に脱離させることのできるプラズマ処理装置、プラズマ処理方法、および電気光
学装置の製造方法を提供することにある。
上記課題を解決するために、本発明に係るプラズマ処理装置は、基板処理室と、前記基
板処理室内に配置されたサセプターと、前記基板処理室内にプラズマを発生させるプラズ
マ発生装置と、を有し、前記サセプターは、導電性の金属材料からなるベースと、前記ベ
ースの面に配置された絶縁材料からなる基板載置面と、前記ベースの内部に配置されたヒ
ーターと、を含み、前記基板載置面は、前記ベースと反対側の面が複数の凹部を備えた粗
面であることを特徴とする。
また、本発明に係るプラズマ処理方法は、基板処理室内において、金属材料からなるベ
ースと、前記ベースの面に配置された絶縁材料からなる基板載置面と、前記ベース内部に
配置されたヒーターと、を備えたサセプターによって基板を支持した状態でプラズマを発
生させるにあたって、前記基板載置面を、複数の凹部が形成された粗面としておくことを
特徴とする。
また、本発明に係る電気光学装置の製造方法では、基板処理室内において、金属材料か
らなるベースと、前記ベースの面に配置された絶縁材料からなる基板載置面と、前記ベー
ス内部に配置されたヒーターと、を備えたサセプターによって電気光学装置用基板を支持
した状態でプラズマを発生させるにあたって、前記基板載置面を、複数の凹部が形成され
た粗面としておくことを特徴とする。
本発明では、内部にヒーターを備えるベースが金属製であるため、ヒーターの熱を効率
よく基板に伝えることができる。また、ベースの表面には絶縁膜が設けられているため、
プラズマ処理を行った際、基板とベースとの間において絶縁膜に電荷が溜まって基板とベ
ースとが静電吸着するが、基板載置面は、複数の凹部が形成された粗面になっているため
、基板とベースとの吸着力が弱い。それ故、プラズマ処理を行った後、基板載置面から基
板を容易に脱離させることができる。
本発明において、前記ベースは、アルミニウムからなり、前記基板載置面は、アルマイ
トからなることが好ましい。かかる構成によれば、ヒーターの熱を効率よく基板に伝える
ことができる。また、アルマイト皮膜であれば、誘電率が低いので、基板とベースとの間
に溜まる電荷を少なくすることができる。従って、基板とベースとの吸着力が弱い。それ
故、プラズマ処理を行った後、基板載置面から基板を容易に脱離させることができる。
本発明において、前記基板載置面は、ブラスト処理によって前記複数の凹部が形成され
ていることが好ましい。かかる構成によれば、ベース表面の広い範囲にわたって凹部を効
率よく形成することができる。
本発明において、前記基板載置面は、算術平均粗さRaが2μm以上、かつ、10μm
以下であることが好ましい。算術平均粗さRaが2μm未満の場合、吸着力の低減に対す
る効果が小さい一方、10μmを超えると、ヒーターから基板への熱の伝達効率が低下す
る。
本発明において、前記複数の凹部は、各々が0.5mm以上、かつ、2.5mm以下の
間隔で離間した複数の溝からなる構成を採用してもよい。凹部(溝)の間隔が0.5mm
未満では、ヒーターから基板への熱の伝達効率が低下する一方、2.5mmを超えると、
吸着力の低減に対する効果が小さい。
本発明において、前記基板処理室では、例えば、プラズマCVD法によって前記基板の
一方の面(基板載置面とは反対側の面)にシリコン酸化膜等の成膜が行われる。
本発明において、前記基板は、石英基板またはガラス基板であって、前記基板において
前記基板載置面によって支持される面にはポリシリコン膜を形成しておくことが好ましい
。かかる構成によれば、基板の裏面に傷が付くことを防止できるという利点がある。その
一方で、基板の裏面にポリシリコン膜を形成すると、基板が石英基板またはガラス基板で
あっても、基板のポリシリコン膜とベースとの間において絶縁膜に電荷が溜まって基板と
ベースとが吸着することになるが、本発明では、基板載置面は、複数の凹部が形成された
粗面になっているため、基板とベースとの吸着力が弱い。それ故、プラズマ処理を行った
後、基板載置面から基板を容易に脱離させることができる。
本発明の実施の形態1に係るプラズマ処理装置の構成を模式的に示す説明図である。 本発明の実施の形態1に係るプラズマ処理装置の基板載置面等を模式的に示す説明図である。 本発明の実施の形態2に係るプラズマ処理装置の基板載置面等を模式的に示す説明図である。 本発明を適用した電気光学装置の液晶パネルの説明図である。 本発明を適用した電気光学装置の画素の説明図である。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図にお
いては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に
縮尺を異ならしめてある。
[実施の形態1]
(全体構成)
図1は、本発明の実施の形態1に係るプラズマ処理装置の構成を模式的に示す説明図で
あり、図1(a)、(b)は、リフトピンが上昇して頭部で基板を支持した状態の説明図
、リフトピンが下降してサセプターの基板載置面上に基板を載置した状態の説明図である
図1(a)に示すプラズマ処理装置400は、プラズマCVD装置であって、基板30
0が処理される基板処理室410を区画する壁部420を有している。プラズマ処理装置
400において、壁部420には、基板処理室410内に基板300を搬入するとともに
、基板処理室410内の基板300を搬出する搬入搬出口(図示せず)が設けられている
。また、壁部420には、基板処理室410の内部に原料ガス等を導入するガス導入口4
11と、基板処理室410からガスを排出する排出口413とが設けられている。プラズ
マ処理装置400において、基板処理室410にプラズマを発生させるプラズマ発生装置
470は、基板処理室410の天面に設けられたプラズマ励起用の高周波電極471と、
高周波電極471に対する電源部472とを有している。なお、本発明は、プラズマ処理
装置400において発生させるプラズマが高周波プラズマ、高密度プラズマ、ECRプラ
ズマ、誘導結合型プラズマ、ヘリコン波プラズマ等、いずれであっても適用することがで
きる。
本形態のプラズマ処理装置400において、基板処理室410には、高周波電極471
と対向するようにサセプター430が設けられており、かかるサセプター430の上面は
、基板300が載置される基板載置面431になっている。ここで、サセプター430は
、上面が基板載置面431とされる金属製のベース432と、ベース432の内側に配置
されたヒーター434とを有している。
サセプター430には、厚さ方向に貫通する段付きのリフトピン挿通用穴部438が複
数、設けられており、かかる複数のリフトピン挿通用穴部438の各々の内側にはリフト
ピン440が配置されている。リフトピン挿通用穴部438およびリフトピン440は、
サセプター430において、基板載置面431の中央位置の周りを囲む等角度間隔の3か
所に設けられている。リフトピン挿通用穴部438にはピン受け部439が段状に形成さ
れている。
サセプター430の下方位置には、リフトピン440とサセプター430とを相対的に
上下動させる昇降装置460の出力軸461が配置されている。本形態において、サセプ
ター430は、カバー485を介して基板処理室410に固定された状態にあり、リフト
ピン440は、リフトピン挿通用穴部438の内側で上下動可能である。また、サセプタ
ー430の下方位置はカバー485によって密閉されている。昇降装置460の出力軸4
61の先端部には駆動板465が連結されており、かかる駆動板465は、複数のリフト
ピン440の全てに対して、リフトピン440の軸線方向の下方に位置する。従って、昇
降装置460の出力軸461が上昇して駆動板465が上昇すると、複数のリフトピン4
40は全て、駆動板465によって上方に押し上げられることになる。
(基板載置面431の詳細構成)
図2は、本発明の実施の形態1に係るプラズマ処理装置400の基板載置面431等を
模式的に示す説明図であり、図2(a)、(b)、(c)、(d)は、基板載置面431
周辺の断面図、基板載置面431に基板300を載置した状態の断面図、基板載置面43
1の表面を示す説明図、および基板載置面431を拡大して示す断面図である。
図2に示すように、本形態のプラズマ処理装置400において、ベース432は、金属
製であり、ベース432の表面には絶縁膜433が形成されている。従って、基板載置面
431は、ベース432の表面において絶縁膜433が形成された部分からなる。
本形態において、ベース432は、アルミニウム製であり、絶縁膜433は、アルミニ
ウム製のベース432の表面に対するアルマイト処理によって形成したアルマイト膜(酸
化アルミニウム膜)である。
ここで、基板載置面431は、複数の凹部431aが形成された粗面になっている。か
かる凹部431aは、ベース432の表面に形成された凹部432aが絶縁膜433の表
面に反映されることによって構成されている。本形態において、凹部431a、432a
は、ベース432表面に対するブラスト処理によって形成されており、基板載置面431
は、算術平均粗さRaが2μm以上、かつ、10μm以下になっている。例えば、基板載
置面431は、算術平均粗さRaが1μm以上、かつ、3μm以下になっている。
基板300は、単結晶シリコンウエーハや絶縁基板である。絶縁基板としては、石英基
板やガラス基板等の透光性基板等が用いられる。本形態において、基板300は、後述す
る電気光学装置の素子基板(電気光学装置用基板)を形成するための大型の石英基板や大
型のガラス基板等からなるマザー基板(電気光学装置用基板)である。基板300が石英
基板やガラス基板等からなる場合、基板載置面431との接触等によって基板300の裏
面300tに傷が付くと、不具合が発生する。そこで、本形態では、プラズマ処理装置4
00において処理を行う前に、基板300の裏面にポリシリコン膜310を形成しておき
、この状態で処理を行う。但し、基板300から電気光学装置の素子基板を得た以降は、
基板300の裏面に形成されたポリシリコン膜310は不要である。このため、基板30
0に対する成膜処理等が全て終了した後は、ポリシリコン膜310を除去する。
(プラズマ処理装置400の動作(プラズマ処理方法))
本形態のプラズマ処理装置400を用いて、基板300の表面300sにプラズマCV
D法により成膜を行うには、まず、基板処理室410の内部に基板300を搬入する。そ
の際、図1(a)に示すように、昇降装置460によって駆動板465を上昇させると、
リフトピン440が押し上げられ、頭部443は、サセプター430の上面(基板載置面
431)より上方に突出する。この状態で、ロボットハンド(図示せず)等によって、リ
フトピン440の頭部443の上面に基板300を載置する。
次に、図1(b)に示すように、昇降装置460によって駆動板465を下降させると
、リフトピン440が下降する。そして、リフトピン440の頭部443をサセプター4
30のピン受け部439で受けた状態となった後、駆動板465がリフトピン440の下
端部よりさらに下方まで下降すると、リフトピン440は、頭部443がピン受け部43
9に引っ掛かった状態で垂れ下がる。この状態で、リフトピン440の頭部443は、サ
セプター430の上面(基板載置面431)より下方に位置する。このため、基板300
は、サセプター430の基板載置面431に載置された状態となり、基板300の裏面3
00tに形成したポシリコン膜310は、基板載置面431を覆う絶縁膜433と接する
その間に、排出口413から基板処理室410の内部を真空引きし、基板処理室410
の内部を減圧状態とする。また、ガス導入口411から基板処理室410の内部に原料ガ
スを導入しながら、高周波電極471とサセプター430側との間にプラズマを発生させ
、基板300の表面300sの側に成膜を行う。ここで、基板300に対してシリコン酸
化膜を形成する場合、原料ガスとして、テトラエトキシシランと酸素ガスとを用いる。ま
た、基板300に対してシリコン酸化膜を形成する場合、原料ガスとして、シランガスと
亜酸化窒素ガスとを用いてもよい。
このようにして成膜を行うにあたって、ヒーター434からの熱は、ベース432を伝
って基板300を加熱する。ここで、ベース432は、金属製であるため、基板300を
効率よく加熱することができる。また、ベース432はアルミニウム製であり、熱伝導性
が高い。それ故、基板300を効率よく加熱することができる。
成膜を行った後は、昇降装置460によってリフトピン440を上昇させ、サセプター
430の基板載置面431から基板300を持ち上げた後、ロボットハンド(図示せず)
等によって、リフトピン440の頭部443の上面から基板300を浮かせ、しかる後に
、基板300を基板処理室410から搬出する。以降、同様な動作を繰り返し行って、基
板300を順次処理する。
(本形態の主な効果)
このように構成したプラズマ処理装置400において、基板300を基板載置面431
に載置した状態で基板処理室410にプラズマを発生させると、基板300とベース43
2との間において絶縁膜433に電荷が溜まって基板300とベース432とが静電吸着
する。基板300は、石英基板やガラス基板等の絶縁基板であるため、電荷の蓄積が発生
しにくいが、本形態では、基板300の裏面にポリシリコン膜310が形成されているた
め、ポシリコン膜310とベース432との間で電荷が溜まる。
ここで、基板載置面431は、複数の凹部431aが形成された粗面になっている。こ
のため、基板300とベース432との吸着力が弱い。それ故、プラズマ処理を行った後
、リフトピン440を上昇させ、サセプター430の基板載置面431から基板300を
持ち上げる際、基板載置面431から基板300を容易に脱離させることができる。
また、基板300とベース432との間に溜まった電荷を除去する方法として、成膜後
、酸素プラズマを照射する方法もあるが、かかる方法では、酸素プラズマが基板300の
裏面300tに回り込んでポリシリコン膜310をエッチングすることがある。しかるに
本形態によれば、電荷を除去するための酸素プラズマの照射を行う必要がないので、基板
300の裏面300tに形成されたポリシリコン膜310がエッチングされない。
また、本形態において、基板載置面431では、アルミニウム製のベース432におい
て粗面とされた表面にアルマイト皮膜からなる絶縁膜433が形成されており、アルマイ
ト皮膜は、窒化アルミニウム等に比して、誘電率が低い。従って、基板300とベース4
32との間に溜まる電荷を少なくすることができるので、基板300とベース432との
吸着力が弱い。それ故、プラズマ処理を行った後、基板載置面431から基板300を容
易に脱離させることができる。
また、基板載置面431は、ベース432表面に対するブラスト処理によって複数の凹
部431aが形成されている。このため、ベース432表面の広い範囲にわたって凹部4
31aを効率よく形成することができる。また、基板載置面431は、算術平均粗さRa
が2μmから10μmである。ここで、算術平均粗さRaが2μm未満の場合、吸着力の
低減に対する効果が小さい一方、10μmを超えると、ヒーター434から基板300へ
の熱の伝達効率が低下する。しかるに本形態では、基板載置面431は、算術平均粗さR
aが2μmから10μmであるため、ヒーター434から基板300への熱の伝達効率を
低下させずに、基板載置面431から基板300を容易に脱離させることができる。
[実施の形態2]
図3は、本発明の実施の形態2に係るプラズマ処理装置400の基板載置面431等を
模式的に示す説明図であり、図3(a)、(b)は、基板載置面431の断面図、および
基板載置面431の表面を示す説明図である。
実施の形態1では、アルミニウム製のベース432の表面にブラスト処理によって、基
板載置面431に凹部431aを形成したが、本形態では、図3に示すように、ベース4
32の表面に溝状の凹部を形成した後、アルマイト処理を行い、基板載置面431に溝状
の凹部431bを形成する。ここで、凹部431bは、0.5mmから2.5mmの間隔
で形成されている。また、凹部431bの幅寸法は、凹部431bの間隔と等しい。
かかる形態でも、実施の形態1と同様、プラズマによって、基板300とベース432
との間において、絶縁膜433に電荷が溜まって基板300とベース432とが吸着する
が、基板載置面431は、複数の凹部431bが形成された粗面になっている。このため
、基板300とベース432との吸着力が弱い。それ故、基板載置面431から基板30
0を容易に脱離させることができる。
また、溝状の凹部431bは、0.5mmから2.5mmの間隔で形成されている。こ
こで、凹部431bの間隔が0.5mm未満では、ヒーター434から基板300への熱
の伝達効率が低下する一方、2.5mmを超えると、吸着力の低減に対する効果が小さい
。しかるに本形態では、凹部431bの間隔が0.5mmから2.5mmであるため、ヒ
ーター434から基板300への熱の伝達効率を低下させずに、基板載置面431から基
板300を容易に脱離させることができる。
[電気光学装置の説明]
上記実施の形態に係るプラズマ処理装置400を用いたプラズマ処理が利用される電気
光学装置の代表例として液晶装置を説明する。以下に説明する液晶装置において、第1基
板10および第2基板20のうちの少なくとも一方を形成するためのマザー基板が上記実
施の形態における「基板300」に相当する。
(電気光学装置の全体構成)
図4は、本発明を適用した電気光学装置の液晶パネルの説明図であり、図4(a)、(
b)は各々、液晶パネルを各構成要素と共に対向基板の側から見た平面図、およびそのH
−H′断面図である。
図4(a)、(b)に示すように、本形態の電気光学装置100は、液晶装置であり、
液晶パネル100pを有している。液晶パネル100pでは、素子基板10と対向基板2
0とが所定の隙間を介してシール材107によって貼り合わされており、シール材107
は対向基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化性
樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラ
スファイバーあるいはガラスビーズ等のギャップ材107aが配合されている。液晶パネ
ル100pにおいて、素子基板10と対向基板20との間のうち、シール材107によっ
て囲まれた領域内には、液晶層からなる電気光学層50が設けられている。本形態におい
て、シール材107には、液晶注入口107cとして利用される途切れ部分が形成されて
おり、かかる液晶注入口107cは、液晶材料の注入後、封止材107dによって封止さ
れている。
かかる構成の液晶パネル100pにおいて、素子基板10および対向基板20はいずれ
も四角形であり、素子基板10は、Y方向(第2方向)で対向する2つの側面10e、1
0fと、X方向(第1方向)で対向する2つの側面10g、10hとを備えている。液晶
パネル100pの略中央には、表示領域10aが四角形の領域として設けられており、か
かる形状に対応して、シール材107も略四角形に設けられている。表示領域10aの外
側は、四角枠状の外周領域10cになっている。
素子基板10において、外周領域10cでは、素子基板10においてY軸方向の一方側
に位置する側面10eに沿ってデータ線駆動回路101および複数の端子102が形成さ
れており、この側面10eに隣接する他の側面10g、10hの各々に沿って走査線駆動
回路104が形成されている。なお、端子102には、フレキシブル配線基板(図示せず
)が接続されており、素子基板10には、フレキシブル配線基板を介して外部制御回路か
ら各種電位や各種信号が入力される。
図5等を参照して詳しくは後述するが、素子基板10の一方面10sおよび他方面10
tのうち、対向基板20と対向する一方面10sの側において、表示領域10aには、画
素電極9aや、画素スイッチング素子がマトリクス状に配列されている。従って、表示領
域10aは、画素電極9aがマトリクス状に配列された画素電極配列領域10pとして構
成されている。かかる構成の素子基板10において、画素電極9aの上層側には配向膜1
6が形成されている。なお、素子基板10の一方面10sの側において、表示領域10a
より外側の外周領域10cのうち、表示領域10aとシール材107とに挟まれた四角枠
状の周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9bが形成され
ている。
対向基板20の一方面20sおよび他方面20tのうち、素子基板10と対向する一方
面20sの側には共通電極21が形成されている。共通電極21は、対向基板20の略全
面あるいは複数の帯状電極として複数の画素に跨って形成されている。本形態において、
共通電極21は、対向基板20の略全面に形成されている。
対向基板20の一方面20sの側には、共通電極21の下層側に遮光層29が形成され
、共通電極21の表面には配向膜26が積層されている。遮光層29は、表示領域10a
の外周縁に沿って延在する額縁部分29aとして形成されており、遮光層29の内周縁に
よって表示領域10aが規定されている。また、遮光層29は、隣り合う画素電極9aに
より挟まれた画素間領域に重なるブラックマトリクス部29bとしても形成されている。
額縁部分29aはダミー画素電極9bと重なる位置に形成されており、額縁部分29aの
外周縁は、シール材107の内周縁との間に隙間を隔てた位置にある。従って、額縁部分
29aとシール材107とは重なっていない。
液晶パネル100pにおいて、シール材107より外側には、対向基板20の一方面2
0sの側の4つの角部分に基板間導通用電極25が形成されており、素子基板10の一方
面10sの側には、対向基板20の4つの角部分(基板間導通用電極25)と対向する位
置に基板間導通用電極19が形成されている。本形態において、基板間導通用電極25は
、共通電極21の一部からなる。基板間導通用電極19には、共通電位Vcomが印加され
ている。基板間導通用電極19と基板間導通用電極25との間には、導電粒子を含んだ基
板間導通材19aが配置されており、対向基板20の共通電極21は、基板間導通用電極
19、基板間導通材19aおよび基板間導通用電極25を介して、素子基板10側に電気
的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcom
が印加されている。シール材107は、略同一の幅寸法をもって対向基板20の外周縁に
沿って設けられているが、対向基板20の角部分と重なる領域では基板間導通用電極19
、25を避けて内側を通るように設けられている。
本形態において、電気光学装置100が透過型の液晶装置である場合、画素電極9aお
よび共通電極21は、ITO(Indium Tin Oxide)膜やIZO(Indium Zinc Oxide)膜
等の透光性導電膜により形成されている。かかる透過型の液晶装置(電気光学装置100
)では、例えば、対向基板20の側から入射した光が素子基板10の側から出射される間
に変調されて画像を表示する。また、電気光学装置100が反射型の液晶装置である場合
、共通電極21は、ITO膜やIZO膜等の透光性導電膜により形成され、画素電極9a
は、アルミニウム膜等の反射性導電膜により形成される。かかる反射型の液晶装置(電気
光学装置100)では、素子基板10および対向基板20のうち、対向基板20の側から
入射した光が素子基板10で反射して出射される間に変調されて画像を表示する。
(画素の具体的構成)
図5は、本発明を適用した電気光学装置100の画素の説明図であり、図5(a)、(
b)は、素子基板10において隣り合う複数の画素の平面図、および電気光学装置100
のF−F′断面図である。なお、図5(a)では、各層を以下の線
下層側遮光層8a=細くて長い破線
半導体層1a=細くて短い点線
走査線3a=太い実線
ドレイン電極4a=細い実線
データ線6aおよび中継電極6b=細い一点鎖線
容量線5a=太い一点鎖線
上層側遮光層7aおよび中継電極7b=細い二点鎖線
画素電極9a=太い破線
で示してある。また、図5(a)では、互いの端部が平面視で重なり合う層については、
層の形状等が分かりやすいように、端部の位置をずらしてある。
図5(a)に示すように、素子基板10において対向基板20と対向する一方面10s
には、複数の画素の各々に画素電極9aが形成されており、隣り合う画素電極9aにより
挟まれた画素間領域に沿ってデータ線6aおよび走査線3aが形成されている。本形態に
おいて、画素間領域は縦横に延在しており、走査線3aは画素間領域のうち、X方向に延
在する第1画素間領域に沿って直線的に延在し、データ線6aは、Y方向に延在する第2
画素間領域に沿って直線的に延在している。また、データ線6aと走査線3aとの交差に
対応して画素スイッチング素子30が形成されており、本形態において、画素スイッチン
グ素子30は、データ線6aと走査線3aとの交差領域およびその付近を利用して形成さ
れている。素子基板10には容量線5aが形成されており、かかる容量線5aには共通電
位Vcomが印加されている。本形態において、容量線5aは、走査線3aおよびデータ線
6aに重なるように延在して格子状に形成されている。画素スイッチング素子30の上層
側には上層側遮光層7aが形成されており、かかる上層側遮光層7aは、データ線6aお
よび走査線3aに重なるように延在している。画素スイッチング素子30の下層側には下
層側遮光層8aが形成されており、かかる下層側遮光層8aは、走査線3aおよびデータ
線6aと重なるように延在している。
図5(b)に示すように、素子基板10は、基板本体が石英基板やガラス基板等の透光
性基板10wからなり、透光性基板10wの電気光学層50側の面(対向基板20と対向
する一方面10s側)には、以下に説明する画素電極9a、画素スイッチング用の画素ス
イッチング素子30、および配向膜16等が構成されている。また、対向基板20の基板
本体は、石英基板やガラス基板等の透光性基板20wからなり、透光性基板20wの電気
光学層50側の面(素子基板10と対向する一方面20s)には、以下に説明する遮光層
29、共通電極21、および配向膜26等が構成されている。
素子基板10において、透光性基板10wの一方面10s側には、導電性のポリシリコ
ン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる下層側遮光層
8aが形成されている。本形態において、下層側遮光層8aは、タングステンシリサイド
(WSi)、タングステン、窒化チタン等の遮光膜からなり、電気光学装置100を透過
した後の光が他の部材で反射した際、かかる反射光が半導体層1aに入射して画素スイッ
チング素子30で光電流に起因する誤動作が発生することを防止する。なお、下層側遮光
層8aを走査線として構成する場合もあり、この場合、後述するゲート電極3bと下層側
遮光層8aを導通させた構成とする。本形態において、下層側遮光層8aは、タングステ
ンシリサイドからなる。
透光性基板10wの一方面10s側において、下層側遮光層8aの上層側には、シリコ
ン酸化膜からなる透光性の絶縁膜12が形成されており、かかる絶縁膜12の表面側に、
半導体層1aを備えた画素スイッチング素子30が形成されている。画素スイッチング素
子30は、データ線6aの延在方向に長辺方向を向けた半導体層1aと、半導体層1aの
長さ方向と直交する方向に延在して半導体層1aの長さ方向の中央部分に重なるゲート電
極3bとを備えており、本形態において、ゲート電極3bは走査線3aの一部からなる。
画素スイッチング素子30は、半導体層1aとゲート電極3bとの間に透光性のゲート絶
縁層2を有している。半導体層1aは、ゲート電極3bに対してゲート絶縁層2を介して
対向するチャネル領域1gを備えているとともに、チャネル領域1gの両側にソース領域
1bおよびドレイン領域1cを備えている。本形態において、画素スイッチング素子30
は、LDD構造を有している。従って、ソース領域1bおよびドレイン領域1cは各々、
チャネル領域1gの両側に低濃度領域を備え、低濃度領域に対してチャネル領域1gとは
反対側で隣接する領域に高濃度領域を備えている。
半導体層1aは、ポリシリコン膜(多結晶シリコン膜)等によって構成されている。ゲ
ート絶縁層2は、半導体層1aを熱酸化したシリコン酸化膜からなる第1ゲート絶縁層2
aと、温度が700〜900℃の高温条件での減圧CVD法により形成されたシリコン酸
化膜からなる第2ゲート絶縁層2bとの2層構造からなる。ゲート電極3bおよび走査線
3aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の
導電膜からなる。本形態において、ゲート電極3bは、導電性のポリシリコン膜とタング
ステンシリサイド膜との2層構造を有している。
ゲート電極3bの上層側には、NSG、PSG、BSG、BPSG等のシリコン酸化膜
等からなる透光性の層間絶縁膜41が形成され、層間絶縁膜41の上層には、ドレイン電
極4aが形成されている。本形態において、層間絶縁膜41は、シリコン酸化膜からなる
。ドレイン電極4aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金
属化合物膜等の導電膜からなる。本形態において、ドレイン電極4aはチタン窒化膜から
なる。ドレイン電極4aは、半導体層1aのドレイン領域1c(画素電極側ソースドレイ
ン領域)と一部が重なるように形成されており、層間絶縁膜41およびゲート絶縁層2を
貫通するコンタクトホール41aを介してドレイン領域1cに導通している。
ドレイン電極4aの上層側には、シリコン酸化膜等からなる透光性のエッチングストッ
パー層49、および透光性の誘電体層40が形成されており、かかる誘電体層40の上層
側には容量線5aが形成されている。誘電体層40としては、シリコン酸化膜やシリコン
窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜
、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸
化膜等の高誘電率の誘電体層を用いることができる。容量線5aは、導電性のポリシリコ
ン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態にお
いて、容量線5aは、チタン窒化膜、アルミニウム膜、およびチタン窒化膜との3層構造
を有している。ここで、容量線5aは、誘電体層40を介してドレイン電極4aと重なっ
ており、保持容量55を構成している。
容量線5aの上層側には層間絶縁膜42が形成されており、かかる層間絶縁膜42の上
層側には、データ線6aと中継電極6bとが同一の導電膜により形成されている。層間絶
縁膜42はシリコン酸化膜からなる。データ線6aと中継電極6bは、導電性のポリシリ
コン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態に
おいて、データ線6aおよび中継電極6bは、アルミニウム合金膜や、チタン窒化膜とア
ルミニウム膜との2層乃至4層の積層膜からなる。データ線6aは、層間絶縁膜42、エ
ッチングストッパー層49、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクト
ホール42aを介してソース領域1b(データ線側ソースドレイン領域)に導通している
。中継電極6bは、層間絶縁膜42およびエッチングストッパー層49を貫通するコンタ
クトホール42bを介してドレイン電極4aに導通している。
データ線6aおよび中継電極6bの上層側にはシリコン酸化膜等からなる透光性の層間
絶縁膜44が形成されており、かかる層間絶縁膜44の上層側には、上層側遮光層7aお
よび中継電極7bが同一の導電膜によって形成されている。層間絶縁膜44は、例えば、
テトラエトキシシランと酸素ガスとを用いたプラズマCVD法や、シランガスと亜酸化窒
素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜からなり、その表面
は平坦化されている。上層側遮光層7aおよび中継電極7bは、導電性のポリシリコン膜
、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において
、上層側遮光層7aおよび中継電極7bは、アルミニウム合金膜や、チタン窒化膜とアル
ミニウム膜との2層乃至4層の積層膜からなる。中継電極7bは、層間絶縁膜44を貫通
するコンタクトホール44aを介して中継電極6bに導通している。上層側遮光層7aは
、データ線6aと重なるように延在しており、遮光層として機能している。なお、上層側
遮光層7aを容量線5aと導通させて、シールド層として利用してもよい。
上層側遮光層7aおよび中継電極7bの上層側には、シリコン酸化膜等からなる透光性
の層間絶縁膜45が形成されており、かかる層間絶縁膜45の上層側にはITO膜等から
なる画素電極9aが形成されている。層間絶縁膜45には、層間絶縁膜45を貫通して中
継電極7bまで到達したコンタクトホール45aが形成されており、画素電極9aは、コ
ンタクトホール45aを介して中継電極7bに電気的に接続している。その結果、画素電
極9aは、中継電極7b、中継電極6bおよびドレイン電極4aを介してドレイン領域1
cに電気的に接続している。層間絶縁膜45は、例えば、テトラエトキシシランと酸素ガ
スとを用いたプラズマCVD法や、シランガスと亜酸化窒素ガスとを用いたプラズマCV
D法等により形成したシリコン酸化膜からなる。また、層間絶縁膜45は、NSG(ノン
シリケートガラス)からなる下層側の第1絶縁膜と、BSG(ボロンシリケートガラス)
からなる上層側の第2絶縁膜との構造を有している場合がある。いずれの場合も、層間絶
縁膜45の表面は平坦化されている。
画素電極9aの表面側には、ポリイミドや無機配向膜からなる配向膜16が形成されて
いる。本形態において、配向膜16は、SiOX(x<2)、SiO、TiO、Mg
O、Al、In、Sb、Ta等の斜方蒸着膜(傾斜垂直配向膜
/無機配向膜)からなる。
(対向基板20の構成)
対向基板20では、石英基板やガラス基板等の透光性の透光性基板20w(透光性基板
)の電気光学層50側の表面(素子基板10に対向する一方面20s)には、遮光層29
、シリコン酸化膜等からなる絶縁膜28、およびITO膜等の透光性導電膜からなる共通
電極21が形成されており、かかる共通電極21を覆うように、ポリイミドや無機配向膜
からなる配向膜26が形成されている。本形態において、共通電極21はITO膜からな
る。本形態において、配向膜26は、配向膜16と同様、SiOX(x<2)、SiO
、TiO、MgO、Al、In、Sb、Ta等の斜方蒸着膜
(傾斜垂直配向膜/無機配向膜)である。かかる配向膜16、26は、電気光学層50に
用いた誘電異方性が負のネマチック液晶化合物を傾斜垂直配向させ、液晶パネル100p
は、ノーマリブラックのVAモードとして動作する。本形態では、配向膜16、26とし
て、各種無機配向膜のうち、シリコン酸化膜(SiOX)の斜方蒸着膜が用いられている
(電気光学装置の製造方法)
このように構成した電気光学装置100の製造方法において、層間絶縁膜44、45を
形成する際、上記実施の形態1、2で説明したプラズマ処理装置400やプラズマ処理方
法が利用される。この場合、基板300は、素子基板10を形成すための電気光学装置用
基板(電気光学装置用マザー基板)である。
また、電気光学装置100の製造方法において、ゲート絶縁膜2、シリコン窒化膜、ア
モルファスシリコン膜等を形成する際、上記実施の形態1、2で説明したプラズマ処理装
置400やプラズマ処理方法を利用してもよい。
[他の実施の形態]
上記実施の形態1、2で説明したプラズマ処理装置400およびプラズマ処理方法は、
液晶装置以外にも、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電
気泳動ディスプレイ装置、電子放出を用いた装置(Field Emission Display)、DLP(
Digital Light Processing)等の電気光学装置の製造に利用してもよい。
さらに、上記実施の形態1、2で説明したプラズマ処理装置400およびプラズマ処理
方法については、電気光学装置以外の半導体装置の製造に利用してもよい。
さらにまた、上記実施の形態では、本発明に係るプラズマ処理装置をプラズマCVD用
の装置として構成したが、レジストマスクの除去を行うための酸素プラズマ処理装置や、
プラズマを用いたドライエッチング等に用いるプラズマ処理装置に本発明を適用してもよ
い。
9a・・画素電極、10・・第1基板、20・・第2基板、21・・共通電極、44、4
5・・層間絶縁膜、50・・電気光学層、100・・電気光学装置、300・・基板、4
00・・基板処理装置、410・・基板処理室、430・・サセプター、431・・基板
載置面、431a、431b・・凹部、432・・ベース、433・・絶縁膜、434・
・ヒーター、470・・プラズマ発生装置、471・・高周波電極、472・・電源部

Claims (12)

  1. 基板処理室と、
    前記基板処理室内に配置されたサセプターと、
    前記基板処理室内にプラズマを発生させるプラズマ発生装置と、
    を有し、
    前記サセプターは、導電性の金属材料からなるベースと、前記ベースの面に配置された
    絶縁材料からなる基板載置面と、前記ベースの内部に配置されたヒーターと、を含み、
    前記基板載置面は、前記ベースと反対側の面が複数の凹部を備えた粗面であることを特
    徴とするプラズマ処理装置。
  2. 前記ベースは、アルミニウムからなり、
    前記基板載置面は、アルマイトからなることを特徴とする請求項1に記載のプラズマ処
    理装置。
  3. 前記基板載置面は、ブラスト処理によって前記複数の凹部が形成されていることを特徴
    とする請求項1または2に記載のプラズマ処理装置。
  4. 前記基板載置面は、算術平均粗さRaが2μm以上、かつ、10μm以下であることを
    特徴とする請求項1乃至3の何れか一項に記載のプラズマ処理装置。
  5. 前記複数の凹部は、各々が0.5mm以上、かつ、2.5mm以下の間隔で離間した複
    数の溝からなることを特徴とする請求項1または2に記載のプラズマ処理装置。
  6. 前記基板処理室では、プラズマCVD法によって前記基板の一方の面に成膜が行われる
    ことを特徴とする請求項1乃至5の何れか一項に記載のプラズマ処理装置。
  7. 基板処理室内において、金属材料からなるベースと、前記ベースの面に配置された絶縁
    材料からなる基板載置面と、前記ベース内部に配置されたヒーターと、を備えたサセプタ
    ーによって基板を支持した状態でプラズマを発生させるにあたって、
    前記基板載置面を、複数の凹部が形成された粗面としておくことを特徴とするプラズマ
    処理方法。
  8. 前記基板は、石英基板またはガラス基板であって、
    前記基板において前記基板載置面によって支持される面にはポリシリコン膜を形成して
    おくことを特徴とする請求項7に記載のプラズマ処理方法。
  9. 前記基板処理室では、プラズマCVD法によって前記基板の前記基板載置面とは反対側
    の面に成膜を行うことを特徴とする請求項7または8に記載のプラズマ処理方法。
  10. 基板処理室内において、金属材料からなるベースと、前記ベースの面に配置された絶縁
    材料からなる基板載置面と、前記ベース内部に配置されたヒーターと、を備えたサセプタ
    ーによって電気光学装置用基板を支持した状態でプラズマを発生させるにあたって、
    前記基板載置面を、複数の凹部が形成された粗面としておくことを特徴とする電気光学
    装置の製造方法。
  11. 前記電気光学装置用基板は、石英基板またはガラス基板であって、
    前記電気光学装置用基板において前記基板載置面によって支持される面にはポリシリコ
    ン膜を形成しておくことを特徴とする請求項10に記載の電気光学装置の製造方法。
  12. 前記基板処理室では、プラズマCVD法によって前記電気光学装置用基板の前記基板載
    置面とは反対側の面にシリコン酸化膜を形成することを特徴とする請求項10または11
    に記載の電気光学装置の製造方法。
JP2014075188A 2014-04-01 2014-04-01 プラズマ処理装置、プラズマ処理方法、および電気光学装置の製造方法 Pending JP2015198157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014075188A JP2015198157A (ja) 2014-04-01 2014-04-01 プラズマ処理装置、プラズマ処理方法、および電気光学装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014075188A JP2015198157A (ja) 2014-04-01 2014-04-01 プラズマ処理装置、プラズマ処理方法、および電気光学装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015198157A true JP2015198157A (ja) 2015-11-09

Family

ID=54547683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014075188A Pending JP2015198157A (ja) 2014-04-01 2014-04-01 プラズマ処理装置、プラズマ処理方法、および電気光学装置の製造方法

Country Status (1)

Country Link
JP (1) JP2015198157A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017150060A (ja) * 2016-02-26 2017-08-31 株式会社村田製作所 真空装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017150060A (ja) * 2016-02-26 2017-08-31 株式会社村田製作所 真空装置
US10861683B2 (en) 2016-02-26 2020-12-08 Murata Manufacturing Co., Ltd. Vacuum device

Similar Documents

Publication Publication Date Title
US8400589B2 (en) Flat panel display device and method of manufacturing the same
US8400601B2 (en) Flat panel display device and method of manufacturing the same
TWI552321B (zh) 顯示面板及顯示裝置
TW201327304A (zh) 觸控顯示面板
US9606407B2 (en) Display panel and display apparatus
KR20200035239A (ko) 디스플레이 패널, 그 제조방법 및 디스플레이 모듈
WO2018170949A1 (zh) 液晶显示面板及其制造方法、阵列基板
WO2019119714A1 (zh) 阵列基板、液晶面板以及液晶显示装置
US20200251501A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
WO2016173012A1 (zh) 薄膜晶体管阵列基板及其制作方法
WO2019153903A1 (zh) 显示基板及其制备方法、显示装置
US8390751B2 (en) Display device and method of manufacturing the same
US10068924B2 (en) Display panel and display apparatus
JPWO2017002655A1 (ja) 表示装置および表示装置の製造方法
KR102087193B1 (ko) 유기 발광 표시 장치의 제조 방법 및 터치 패널의 제조 방법
JP2015198157A (ja) プラズマ処理装置、プラズマ処理方法、および電気光学装置の製造方法
WO2017031941A1 (zh) 阵列基板及其制备方法、显示面板
US20100315573A1 (en) Liquid crystal panel, application and manufacturing method thereof
TWM512144U (zh) 顯示面板
TW201618169A (zh) 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
US10901282B2 (en) Thin film transistor substrate and manufacturing method thereof
US11037962B2 (en) Thin-film transistor array substrate and display device
CN109073944B (zh) 阵列基板及其制造方法、显示面板和显示设备
US20230296949A1 (en) Method of manufacturing electro-optical device
WO2011004717A1 (ja) コンタクトホール形成方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160628