JP2015162524A - Photoelectric conversion element, solar battery, and method for manufacturing photoelectric conversion element - Google Patents

Photoelectric conversion element, solar battery, and method for manufacturing photoelectric conversion element Download PDF

Info

Publication number
JP2015162524A
JP2015162524A JP2014036038A JP2014036038A JP2015162524A JP 2015162524 A JP2015162524 A JP 2015162524A JP 2014036038 A JP2014036038 A JP 2014036038A JP 2014036038 A JP2014036038 A JP 2014036038A JP 2015162524 A JP2015162524 A JP 2015162524A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
layer
conversion element
substrate
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014036038A
Other languages
Japanese (ja)
Inventor
洋史 加賀
Hiroshi Kaga
洋史 加賀
卓郎 椙山
Takuro Sugiyama
卓郎 椙山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2014036038A priority Critical patent/JP2015162524A/en
Publication of JP2015162524A publication Critical patent/JP2015162524A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

PROBLEM TO BE SOLVED: To provide: a photoelectric conversion element which enables the further simplification of its manufacturing process without the need for performing an etching process by use of potassium cyanide or the like after CIGS layer formation; a method for manufacturing such a photoelectric conversion element; and a solar battery arranged by use of such a photoelectric conversion element.SOLUTION: A photoelectric conversion element 10 comprises: a substrate 1; a backside electrode 2; a photoelectric conversion layer 3 having a thickness of D, the photoelectric conversion layer 3 comprising a compound semiconductor layer including Cu, In, Ga and Se; a buffer layer 4; and a transparent electrode 5, which are stacked in this order. In the photoelectric conversion element, the average value of Ga/(In+Ga) is less than 0.010 in the buffer layer from the surface of the photoelectric conversion layer 3 on the side of the buffer layer 4 to a distance of D/20 toward the backside electrode 5. The maximum of Ga/(In+Ga) in a thickness direction of the photoelectric conversion layer 3 is located in a range from the surface 2a of the photoelectric conversion layer 3 on the side of the backside electrode 2 to a thickness of D/4 toward the buffer layer 4.

Description

本発明は、光電変換素子、太陽電池及び光電変換素子の製造方法に関する。   The present invention relates to a photoelectric conversion element, a solar cell, and a method for manufacturing a photoelectric conversion element.

光電変換素子は、光吸収により電流を発生する半導体を含む光電変換層を2つの電極で挟んだ積層構造を有し、太陽電池等の光エネルギーを利用した発電装置の基幹を成す素子である。
カルコパイライト構造を有する化合物半導体を光電変換層に用いた光電変換素子は、光電変換効率に優れることから、次世代の太陽電池向け素子として注目されている。なかでも、光電変換層に、化合物半導体としてCu(In,Ga)Se(以下、CIGSという。)を用いた素子(以下、CIGS光電変換素子又はCIGS素子という。)は高い光電変換効率を示すことが報告され、その高い光吸収率に伴い素子の薄膜化が可能であるとして、盛んに研究されている。
CIGS素子は典型的には、受光面の反対側から、基板、裏面電極、CIGS層(p型半導体層)、バッファ層(n型半導体層)及び透明電極がこの順に積層された構造を有する。この構造においてはCIGS層とバッファ層によりp−n接合が形成される。
A photoelectric conversion element is an element that has a stacked structure in which a photoelectric conversion layer including a semiconductor that generates current by light absorption is sandwiched between two electrodes, and forms the basis of a power generation device that uses light energy such as a solar cell.
A photoelectric conversion element using a compound semiconductor having a chalcopyrite structure for a photoelectric conversion layer is attracting attention as a next-generation solar cell element because of its excellent photoelectric conversion efficiency. Among them, shown in a photoelectric conversion layer, Cu (In, Ga) as the compound semiconductor Se 2 (hereinafter, CIGS referred.) Element using a (hereinafter, referred to as CIGS photoelectric conversion element or CIGS device.) Is a high photoelectric conversion efficiency It has been reported that the device can be made thinner due to its high light absorption rate.
The CIGS element typically has a structure in which a substrate, a back electrode, a CIGS layer (p-type semiconductor layer), a buffer layer (n-type semiconductor layer), and a transparent electrode are laminated in this order from the opposite side of the light receiving surface. In this structure, a pn junction is formed by the CIGS layer and the buffer layer.

CIGS素子の光電変換効率には、CIGS層の厚さ方向のバンドギャッププロファイルが影響することが知られている。CIGS層のバンドギャップは、CIGS層の構成元素であるInとGaの比率に応じて変化する。InとGaの組成比の指標であるGa/(In+Ga)が増加すると、CIGS層のバンドギャップは拡大する。したがって、CIGS層の深さ(厚さ)方向におけるInとGaの組成比を変化させることで、CIGS層の深さ方向に向けてバンドギャップを変化させることができ、光電変換効率を制御することができる。
例えば、特許文献1及び2には、CIGS層のバッファ層側から裏面電極側に向けてGa/(In+Ga)の比率を徐々に増加させることで、光電変換効率を向上させたことが記載されている。上記のようにGa/(In+Ga)の比率を徐々に増加させることで、CIGS層のバッファ層側から裏面電極側に向けてバンドギャップが徐々に拡大する。これにより、CIGS層内部に電界が生じ、この電界により、光照射により励起されたキャリアがCIGS層とバッファ層との接合(p−n接合)部へと輸送されやすくなり、光電変換効率が向上すると考えられている。
It is known that the band gap profile in the thickness direction of the CIGS layer affects the photoelectric conversion efficiency of the CIGS element. The band gap of the CIGS layer changes according to the ratio of In and Ga, which are constituent elements of the CIGS layer. As Ga / (In + Ga), which is an index of the composition ratio of In and Ga, increases, the band gap of the CIGS layer increases. Therefore, by changing the composition ratio of In and Ga in the depth (thickness) direction of the CIGS layer, the band gap can be changed in the depth direction of the CIGS layer, and the photoelectric conversion efficiency is controlled. Can do.
For example, Patent Documents 1 and 2 describe that the photoelectric conversion efficiency is improved by gradually increasing the ratio of Ga / (In + Ga) from the buffer layer side to the back electrode side of the CIGS layer. Yes. By gradually increasing the ratio of Ga / (In + Ga) as described above, the band gap gradually increases from the buffer layer side to the back electrode side of the CIGS layer. As a result, an electric field is generated inside the CIGS layer, and carriers excited by light irradiation are easily transported to the junction (pn junction) between the CIGS layer and the buffer layer, thereby improving the photoelectric conversion efficiency. It is considered to be.

特許第3249407号公報Japanese Patent No. 3249407 国際公開第2004/090995号International Publication No. 2004/090995

CIGS層の形成方法としては、例えば、多源蒸着法、セレン化法、スパッタ法、ハイブリッドスパッタ法、メカノケミカルプロセス法、スクリーン印刷法、近接昇華法、MOCVD法及びスプレー法が知られている。これらの方法を用いて、裏面電極を備えた基板上に、Cu、In、Ga及びSeを含む化合物半導体層であるCIGS層を形成することができる。CIGS層の形成では、通常はCuxSe(xは0より大きい数である)等のCIGS層とは異なる異相が生じる。CIGS層表面にこの異相が存在するとリークパスとなり光電変換効率が低下する。また、その上に形成するバッファ層との間の適切なp−n接合の形成も妨げられる。光電変換効率の低下を防ぐために、CIGS層を形成後、シアン化カリウム等を用いてエッチング処理を施し、CuxSe等の異相を除去しているのが現状である。   As a CIGS layer forming method, for example, multi-source vapor deposition, selenization, sputtering, hybrid sputtering, mechanochemical process, screen printing, proximity sublimation, MOCVD, and spray are known. By using these methods, a CIGS layer that is a compound semiconductor layer containing Cu, In, Ga, and Se can be formed on a substrate having a back electrode. In the formation of the CIGS layer, a different phase from the CIGS layer such as CuxSe (x is a number greater than 0) is usually generated. If this heterogeneous phase is present on the CIGS layer surface, a leakage path is formed and the photoelectric conversion efficiency is lowered. Further, formation of an appropriate pn junction with the buffer layer formed thereon is also prevented. In order to prevent a decrease in photoelectric conversion efficiency, after forming a CIGS layer, an etching process is performed using potassium cyanide or the like to remove foreign phases such as CuxSe.

本発明は、光電変換層としてCIGS層を有する光電変換素子であって、その製造において、CIGS層の形成後にシアン化カリウム等を用いたエッチング処理を施す必要がなく、製造工程をより簡略化することが可能な光電変換素子、及びこの光電変換素子を用いた太陽電池を提供することを課題とする。
また、本発明は、光電変換層としてCIGS層を有する光電変換素子の製造方法であって、CIGS層を形成した後にシアン化カリウム等を用いたエッチング処理が不要で、製造効率に優れた製造方法を提供することを課題とする。
The present invention is a photoelectric conversion element having a CIGS layer as a photoelectric conversion layer, and in the manufacture thereof, it is not necessary to perform an etching treatment using potassium cyanide or the like after the CIGS layer is formed, and the manufacturing process can be further simplified. An object is to provide a possible photoelectric conversion element and a solar cell using the photoelectric conversion element.
The present invention also provides a method for producing a photoelectric conversion element having a CIGS layer as a photoelectric conversion layer, which does not require an etching treatment using potassium cyanide after the CIGS layer is formed, and provides a production method having excellent production efficiency. The task is to do.

CIGS層を多源蒸着法で行う場合、Cu、In、Ga、Seを蒸着し、最終的に「CuIn1−xGaSe」からなる化合物半導体層(すなわちCIGS層)を形成させる。いわゆる三段階蒸着法によるCIGS層の形成では、第1段階として、350℃程度の温度でIn、Ga、Seを蒸着し、第1の化合物半導体層を形成する。次いで第2段階として500℃程度の高温でCuとSeを、層全体の原子組成がCu/(In+Ga)>1となるように蒸着し、第1の化合物半導体層を第2の化合物半導体層へと転化する。次いで第3段階としてIn、Ga、Seを、層全体の原子組成がCu/(In+Ga)<1となるように蒸着し、第2の化合物半導体層を第3の化合物半導体層へと転化する。これにより、ダブルグレーデッドバンドギャップが形成され、光電変換効率が向上するとされる。 In the case where the CIGS layer is formed by a multi-source vapor deposition method, Cu, In, Ga, and Se are vapor-deposited to finally form a compound semiconductor layer (that is, a CIGS layer) made of “CuIn 1-x Ga x Se 2 ”. In the formation of the CIGS layer by the so-called three-stage vapor deposition method, as a first stage, In, Ga, and Se are vapor-deposited at a temperature of about 350 ° C. to form a first compound semiconductor layer. Next, as a second step, Cu and Se are vapor-deposited at a high temperature of about 500 ° C. so that the atomic composition of the entire layer is Cu / (In + Ga)> 1, and the first compound semiconductor layer is formed into the second compound semiconductor layer. And convert. Next, as a third step, In, Ga, and Se are deposited so that the atomic composition of the entire layer is Cu / (In + Ga) <1, and the second compound semiconductor layer is converted into a third compound semiconductor layer. Thereby, a double graded band gap is formed, and the photoelectric conversion efficiency is improved.

本発明者らは、CIGS層を有する光電変換素子の製造において、CIGS層を、そのバッファ層側表面とその近傍におけるGa/(In+Ga)を特定レベルに抑えて形成することで、CIGS層のバッファ層側表面においてCuxSe等の異相の生成を抑えることができ、CIGS層を形成した後にエッチング処理によって異相を除去せずとも、エッチング処理を施した場合と同様に高い光電変換効率を示す光電変換素子が得られることを見い出した。
本発明は、これらの知見に基づき完成させるに至ったものである。
In manufacturing a photoelectric conversion element having a CIGS layer, the present inventors formed a CIGS layer by suppressing Ga / (In + Ga) at the buffer layer side surface and in the vicinity thereof to a specific level, thereby providing a buffer for the CIGS layer. Generation of heterogeneous phase such as CuxSe on the surface of the layer side can be suppressed, and a photoelectric conversion element exhibiting high photoelectric conversion efficiency as in the case where etching treatment is performed without removing the heterogeneous phase by etching treatment after forming the CIGS layer I found out that
The present invention has been completed based on these findings.

上記の課題は以下の手段により達成された。
〔1〕
基板と、裏面電極と、Cu、In、Ga及びSeを含む化合物半導体層からなる層厚Dの光電変換層と、バッファ層と、透明電極とがこの順に積層された構造を有する光電変換素子であって、
上記光電変換層の上記バッファ層側表面から、該バッファ層側表面から裏面電極側に向けてD/20の距離までの間のGa/(In+Ga)の平均値が0.010未満であり、 前記光電変換層の厚さ方向におけるGa/(In+Ga)の最大値が、前記光電変換層の前記裏面電極側表面から前記バッファ層側に向けてD/4の厚さの範囲内に存在する、光電変換素子。
〔2〕
上記光電変換層の厚さ方向におけるGa/(In+Ga)の最大値が0.15以上であり、
上記光電変換層の厚さ方向におけるGa/(In+Ga)の平均値が0.050以上であり、且つ、
上記光電変換層の厚さ方向におけるCu/(In+Ga)の平均値が0.70以上0.95以下である、〔1〕に記載の光電変換素子。
〔3〕
上記光電変換層の厚さ方向におけるGa/(In+Ga)の最大値が0.20以上0.70以下であり、
上記光電変換層の厚さ方向におけるGa/(In+Ga)の平均値が0.10以上である、〔2〕に記載の光電変換素子。
〔4〕
上記基板がフレキシブル基板である、〔1〕〜〔3〕のいずれかに記載の光電変換素子。
〔5〕
上記バッファ層が水酸基を含まない、〔1〕〜〔4〕のいずれか1項に記載の光電変換素子。
〔6〕
〔1〕〜〔5〕のいずれかに記載の光電変換素子を有する太陽電池。
〔7〕
基板と、裏面電極と、Cu、In、Ga及びSeを含む化合物半導体層からなる層厚Dの光電変換層と、バッファ層と、透明電極とがこの順に積層された構造を有する光電変換素子の製造方法であって、
上記光電変換層の形成において、上記光電変換層の上記バッファ層側表面から、このバッファ層側表面から裏面電極側に向けてD/20の距離までの間のGa/(In+Ga)の平均値を0.010未満とすることを含む、製造方法。
〔8〕
上記光電変換層を形成後、エッチング処理を施さずに上記光電変換層上にバッファ層を形成する、〔7〕に記載の製造方法。
The above problems have been achieved by the following means.
[1]
A photoelectric conversion element having a structure in which a substrate, a back electrode, a photoelectric conversion layer having a layer thickness D composed of a compound semiconductor layer containing Cu, In, Ga, and Se, a buffer layer, and a transparent electrode are stacked in this order. There,
The average value of Ga / (In + Ga) from the buffer layer side surface of the photoelectric conversion layer to the distance of D / 20 from the buffer layer side surface to the back electrode side is less than 0.010, Photoelectric conversion layer in which the maximum value of Ga / (In + Ga) in the thickness direction of the photoelectric conversion layer exists within a thickness range of D / 4 from the back electrode side surface of the photoelectric conversion layer toward the buffer layer side. Conversion element.
[2]
The maximum value of Ga / (In + Ga) in the thickness direction of the photoelectric conversion layer is 0.15 or more,
The average value of Ga / (In + Ga) in the thickness direction of the photoelectric conversion layer is 0.050 or more, and
The photoelectric conversion element according to [1], wherein an average value of Cu / (In + Ga) in the thickness direction of the photoelectric conversion layer is 0.70 or more and 0.95 or less.
[3]
The maximum value of Ga / (In + Ga) in the thickness direction of the photoelectric conversion layer is 0.20 or more and 0.70 or less,
The photoelectric conversion element according to [2], wherein an average value of Ga / (In + Ga) in the thickness direction of the photoelectric conversion layer is 0.10 or more.
[4]
The photoelectric conversion element according to any one of [1] to [3], wherein the substrate is a flexible substrate.
[5]
The photoelectric conversion element according to any one of [1] to [4], wherein the buffer layer does not contain a hydroxyl group.
[6]
The solar cell which has a photoelectric conversion element in any one of [1]-[5].
[7]
A photoelectric conversion element having a structure in which a substrate, a back electrode, a photoelectric conversion layer having a layer thickness D composed of a compound semiconductor layer containing Cu, In, Ga, and Se, a buffer layer, and a transparent electrode are stacked in this order. A manufacturing method comprising:
In the formation of the photoelectric conversion layer, an average value of Ga / (In + Ga) between the buffer layer side surface of the photoelectric conversion layer and a distance of D / 20 from the buffer layer side surface toward the back electrode side is determined. The manufacturing method including making it less than 0.010.
[8]
The manufacturing method according to [7], wherein a buffer layer is formed on the photoelectric conversion layer without performing an etching treatment after the photoelectric conversion layer is formed.

本明細書において、原子組成(例えば「Ga/(In+Ga)」及び「Cu/(In+Ga)」)は、特に断わりのない限りモル基準である。また、「In+Ga」はInとGaの合計モルを示す。   In the present specification, the atomic composition (for example, “Ga / (In + Ga)” and “Cu / (In + Ga)”) is on a molar basis unless otherwise specified. “In + Ga” indicates the total mole of In and Ga.

本発明の光電変換素子は、製造工程を簡素化でき、且つ、優れた光電変換効率を示す。
本発明の太陽電池は、本発明の光電変換素子を備え、製造効率及び光電変換効率に優れる。
本発明の光電変換素子の製造方法は、光電変換層であるCIGS層を形成した後にシアン化カリウム等を用いたエッチング処理が不要で、製造効率に優れる。
The photoelectric conversion element of this invention can simplify a manufacturing process, and shows the outstanding photoelectric conversion efficiency.
The solar cell of the present invention includes the photoelectric conversion element of the present invention, and is excellent in production efficiency and photoelectric conversion efficiency.
The method for producing a photoelectric conversion element of the present invention is excellent in production efficiency because an etching process using potassium cyanide or the like is not required after forming a CIGS layer which is a photoelectric conversion layer.

本発明の光電変換素子の一例を示す模式的断面図である。It is typical sectional drawing which shows an example of the photoelectric conversion element of this invention. 本発明の太陽電池の一例を示す模式的断面図である。It is typical sectional drawing which shows an example of the solar cell of this invention.

以下、本発明について詳細に説明する。   Hereinafter, the present invention will be described in detail.

[光電変換素子の構造]
本発明の光電変換素子の構造を、図1を参照して説明する。なお、図1に示される光電変換素子は、本発明の理解を容易にするための模式図であり、各部材のサイズないし相対的な大小関係等は説明の便宜上大小を変えている場合があり、実際の関係をそのまま示すものではない。また、本発明で規定する事項以外はこれらの図面に示された外形、形状に限定されるものでもない。
図1に示す光電変換素子10は、基板1と、基板1上に形成された裏面電極2と、裏面電極2上に形成された光電変換層3と、光電変換層3上に形成されたバッファ層4と、バッファ層4上に形成された透明電極5と、透明電極5の表面5aの一部の領域に形成された上部電極端子6とを有する。光電変換素子10は、透明電極5の表面5a側から光が入射する。
[Structure of photoelectric conversion element]
The structure of the photoelectric conversion element of the present invention will be described with reference to FIG. The photoelectric conversion element shown in FIG. 1 is a schematic diagram for facilitating the understanding of the present invention, and the size or relative size relationship of each member may be changed for convenience of explanation. It does not show the actual relationship as it is. Moreover, it is not limited to the external shape and shape shown by these drawings except the matter prescribed | regulated by this invention.
1 includes a substrate 1, a back electrode 2 formed on the substrate 1, a photoelectric conversion layer 3 formed on the back electrode 2, and a buffer formed on the photoelectric conversion layer 3. Layer 4, transparent electrode 5 formed on buffer layer 4, and upper electrode terminal 6 formed in a partial region of surface 5 a of transparent electrode 5. Light enters the photoelectric conversion element 10 from the surface 5 a side of the transparent electrode 5.

<基板>
光電変換素子10の基板1は、光電変換素子ないし太陽電池の基板として通常用いられる基板であれば、特に制限なく使用することができる。基板1は通常は絶縁性基板である。基板1としては、例えば、ソーダライムガラス基板、セラミックス基板、樹脂基板、絶縁層付金属基板等を用いることができる。なかでも、基板1はフレキシブル基板であることが好ましい。フレキシブル基板の好ましい例として、樹脂基板、絶縁層付金属基板等が挙げられる。
上記絶縁層付金属基板は、金属基板上に絶縁層が形成された基板である。上記金属基板としては、例えば、Al基板及びSUS基板といった金属基板が挙げられる。また、AlとAl以外の金属を含む複合材料からなる基板(複合金属基板)であってもよい。金属基板上の絶縁層は、金属基板表面を陽極酸化して形成される陽極酸化膜であることも好ましい。例えば、基板1として、Al基板表面を陽極酸化して得られる陽極酸化アルミニウム基板を用いることができる。
<Board>
If the board | substrate 1 of the photoelectric conversion element 10 is a board | substrate normally used as a substrate of a photoelectric conversion element thru | or a solar cell, it can be especially used without a restriction | limiting. The substrate 1 is usually an insulating substrate. As the substrate 1, for example, a soda lime glass substrate, a ceramic substrate, a resin substrate, a metal substrate with an insulating layer, or the like can be used. Especially, it is preferable that the board | substrate 1 is a flexible substrate. Preferred examples of the flexible substrate include a resin substrate and a metal substrate with an insulating layer.
The metal substrate with an insulating layer is a substrate in which an insulating layer is formed on a metal substrate. Examples of the metal substrate include metal substrates such as an Al substrate and a SUS substrate. Moreover, the board | substrate (composite metal board | substrate) which consists of a composite material containing Al and metals other than Al may be sufficient. The insulating layer on the metal substrate is also preferably an anodized film formed by anodizing the surface of the metal substrate. For example, as the substrate 1, an anodized aluminum substrate obtained by anodizing the surface of an Al substrate can be used.

基板1の厚さに特に制限はなく、光電変換素子10の大きさ、基板1の形成材料、絶基板1のフレキシブル性、目的とする素子の機械的強度等に応じて適宜に調節される。基板1の厚さは通常は0.02〜10mmである。基板1は通常は平板状である。   There is no restriction | limiting in particular in the thickness of the board | substrate 1, It adjusts suitably according to the magnitude | size of the photoelectric conversion element 10, the formation material of the board | substrate 1, the flexibility of the board | substrate 1 and the mechanical strength of the target element. The thickness of the substrate 1 is usually 0.02 to 10 mm. The substrate 1 is usually flat.

<裏面電極>
裏面電極2は、例えば、Mo、Cr、W又はこれらの1種又は2種以上を組み合わせて形成されていることが好ましく、Moで形成されていることがより好ましい。裏面電極2は、単層構造でもよいし、2層以上の複層構造でもよい。裏面電極2の厚さに特に制限はないが、抵抗値及び生産性の観点から、200nm〜1000nmとすることが好ましい。
<Back electrode>
For example, the back electrode 2 is preferably formed of Mo, Cr, W, or a combination of one or more of these, and more preferably formed of Mo. The back electrode 2 may have a single layer structure or a multilayer structure of two or more layers. Although there is no restriction | limiting in particular in the thickness of the back surface electrode 2, It is preferable to set it as 200 nm-1000 nm from a viewpoint of resistance value and productivity.

<光電変換層>
光電変換層3は、透明電極5及びバッファ層4を通過して到達した光を吸収して電流を発生する層である。
光電変換層3の膜厚は、好ましくは1.0〜3.0μmであり、1.5〜2.0μmが特に好ましい。光電変換層3は、Cu、In、Ga及びSeを含む化合物半導体層で構成される。より詳細には、この化合物半導体層は、カルコパイライト結晶構造を有するCIGS層(p型化合物半導体層)である。光電変換層3の構成について以下にさらに詳細に説明する。
<Photoelectric conversion layer>
The photoelectric conversion layer 3 is a layer that generates current by absorbing light that has passed through the transparent electrode 5 and the buffer layer 4.
The film thickness of the photoelectric conversion layer 3 is preferably 1.0 to 3.0 μm, and particularly preferably 1.5 to 2.0 μm. The photoelectric conversion layer 3 is composed of a compound semiconductor layer containing Cu, In, Ga, and Se. More specifically, this compound semiconductor layer is a CIGS layer (p-type compound semiconductor layer) having a chalcopyrite crystal structure. The configuration of the photoelectric conversion layer 3 will be described in further detail below.

光電変換層3は、その厚さをDとした場合に、バッファ層側表面から、該バッファ層側表面から裏面電極側に向けてD/20の距離までの間(以下、単に「D/20の領域」という。)のGa/(In+Ga)の平均値が0.010未満である。光電変換層を、D/20の領域におけるGa/(In+Ga)の平均値が0.010未満となるように形成することで、未反応のCuxSe等の異相が光電変換層表面に生じにくくなり、光電変換層の形成後にエッチング処理を施さなくても高い光電変換効率を実現することが可能となる。D/20の領域におけるGa/(In+Ga)の平均値を0.010未満とすることで、CuxSe等の異相の形成が抑えられるメカニズムは定かではないが、次のように推定される。一般的に、Gaに比べてInの方がCIGS中で拡散しやすく、且つ、反応性が高い。このため、反応性の低いGaの存在量を極微量にすることで、目的物であるカルコパイライト構造を有する結晶相が形成されやすくなり、その結果として異相の形成を抑制できるものと推定される。
本発明の光電変換素子は、光電変換層の形成工程においてエッチング処理が不要であるため、ドライプロセスにより製造が可能であり、また、フレキシブル基板を用いることでオール・ドライプロセスでのロールトゥロール成膜を採用することも可能である。したがって、これまでのCIGS光電変換素子に比べて生産性が格段に向上する。
D/20の領域におけるGa/(In+Ga)の平均値の下限に特に制限はないが、0.001より大きいことがより好ましい。
また、光電変換層3は、バッファ層側表面におけるGa/(In+Ga)の平均値が、D/20の領域におけるGa/(In+Ga)の平均値と同じか又は小さいことが好ましい。
光電変換層3の深さ方向のGa/(In+Ga)の変化は、光電変換層3の深さ方向のバンドギャップの変化と相関する。
When the thickness of the photoelectric conversion layer 3 is D, the distance from the buffer layer side surface to the distance D / 20 from the buffer layer side surface to the back electrode side (hereinafter simply referred to as “D / 20”). The average value of Ga / (In + Ga) is less than 0.010. By forming the photoelectric conversion layer so that the average value of Ga / (In + Ga) in the region of D / 20 is less than 0.010, a different phase such as unreacted CuxSe is hardly generated on the surface of the photoelectric conversion layer, High photoelectric conversion efficiency can be realized without performing an etching process after the formation of the photoelectric conversion layer. By setting the average value of Ga / (In + Ga) in the D / 20 region to be less than 0.010, the mechanism that suppresses the formation of heterogeneous phases such as CuxSe is not clear, but is estimated as follows. In general, In is easier to diffuse in CIGS than Ga and is more reactive. For this reason, it is presumed that the crystal phase having the chalcopyrite structure, which is the target product, can be easily formed by reducing the abundance of low-reactivity Ga, and as a result, the formation of heterogeneous phases can be suppressed. .
Since the photoelectric conversion element of the present invention does not require an etching process in the process of forming the photoelectric conversion layer, it can be manufactured by a dry process, and roll-to-roll formation in an all-dry process can be performed by using a flexible substrate. It is also possible to employ a membrane. Therefore, productivity is remarkably improved as compared with conventional CIGS photoelectric conversion elements.
The lower limit of the average value of Ga / (In + Ga) in the D / 20 region is not particularly limited, but is more preferably larger than 0.001.
In the photoelectric conversion layer 3, it is preferable that the average value of Ga / (In + Ga) on the buffer layer side surface is the same as or smaller than the average value of Ga / (In + Ga) in the D / 20 region.
The change in Ga / (In + Ga) in the depth direction of the photoelectric conversion layer 3 correlates with the change in the band gap in the depth direction of the photoelectric conversion layer 3.

光電変換層3は、その厚さ方向におけるGa/(In+Ga)の最大値が、光電変換層3の裏面電極側表面からバッファ層側に向けてD/4の厚さの範囲内に存在することが好ましい。これにより、キャリア輸送効果が大きくなるため、光電変換効率をより向上させることができる。
また、光電変換効率をより向上させる観点から、光電変換層3は、その厚さ方向におけるGa/(In+Ga)の最大値が0.15以上であることが好ましく、0.20以上0.70以下であることがより好ましく、0.25以上0.70以下であることがさらに好ましく、0.3以上0.65以下であることがより好ましい。
また、同様の観点から、光電変換層3は、その厚さ方向におけるGa/(In+Ga)の平均値が0.050以上であることが好ましく、0.050以上0.50以下であることがより好ましく、0.10以上0.40以下であることがさらに好ましく、0.15以上0.30以下であることがさらに好ましい。
また、同様の観点から、光電変換層3は、その厚さ方向におけるCu/(In+Ga)の平均値が0.70以上0.95以下であることが好ましく、0.72以上0.92以下であることがより好ましい。
D/20の領域におけるGa/(In+Ga)の平均値、厚さ方向におけるGa/(In+Ga)の最大値及び平均値、厚さ方向におけるCu/(In+Ga)の平均値は、後述する実施例に記載の方法で算出することができる。
The photoelectric conversion layer 3 has a maximum value of Ga / (In + Ga) in the thickness direction within a thickness range of D / 4 from the back electrode side surface of the photoelectric conversion layer 3 toward the buffer layer side. Is preferred. Thereby, since the carrier transport effect becomes large, the photoelectric conversion efficiency can be further improved.
Moreover, from the viewpoint of further improving the photoelectric conversion efficiency, the photoelectric conversion layer 3 preferably has a maximum value of Ga / (In + Ga) in the thickness direction of 0.15 or more, and is 0.20 or more and 0.70 or less. It is more preferable that it is 0.25 or more and 0.70 or less, and it is more preferable that it is 0.3 or more and 0.65 or less.
From the same viewpoint, the photoelectric conversion layer 3 preferably has an average value of Ga / (In + Ga) in the thickness direction of 0.050 or more, more preferably 0.050 or more and 0.50 or less. Preferably, it is 0.10 or more and 0.40 or less, more preferably 0.15 or more and 0.30 or less.
From the same viewpoint, the photoelectric conversion layer 3 preferably has an average value of Cu / (In + Ga) in the thickness direction of 0.70 or more and 0.95 or less, and 0.72 or more and 0.92 or less. More preferably.
The average value of Ga / (In + Ga) in the region of D / 20, the maximum value and average value of Ga / (In + Ga) in the thickness direction, and the average value of Cu / (In + Ga) in the thickness direction are described in the examples described later. It can be calculated by the method described.

光電変換層3の形成方法に特に制限はなく、種々の方法を採用することができる。なかでも、蒸着法により形成することが好ましい。蒸着法としては、下記工程(i)〜(iii)を含む方法を採用することが好ましい。
(i)裏面電極を有する基板上にIn、Ga及びSeを蒸着し、In、Ga及びSeを含む第1の化合物半導体層を形成する工程、
(ii)第1の化合物半導体層上にCu及びSeを蒸着して、第1の化合物半導体層を、層全体の原子組成がCu/(In+Ga)>1を満たす第2の化合物半導体層とする工程、及び
(iii)第2の化合物半導体層上にIn及びSeを蒸着して、第2の化合物半導体層を、層全体の原子組成がCu/(In+Ga)<1を満たす第3の化合物半導体層とする工程。
上記工程(i)は基板温度を200〜400℃として行うことが好ましく、基板温度を300〜400℃として行うことがより好ましい。上記工程(ii)は基板温度を450〜620℃として行うことが好ましく、基板温度を480〜580℃として行うことがより好ましい。また、上記工程(iii)は基板温度を450〜620℃として行うことが好ましく、480〜580℃で行うことがより好ましい。
There is no restriction | limiting in particular in the formation method of the photoelectric converting layer 3, A various method is employable. Especially, it is preferable to form by a vapor deposition method. As the vapor deposition method, it is preferable to employ a method including the following steps (i) to (iii).
(I) depositing In, Ga, and Se on a substrate having a back electrode to form a first compound semiconductor layer containing In, Ga, and Se;
(Ii) Cu and Se are vapor-deposited on the first compound semiconductor layer, and the first compound semiconductor layer is a second compound semiconductor layer in which the atomic composition of the entire layer satisfies Cu / (In + Ga)> 1. And (iii) a third compound semiconductor in which In and Se are vapor-deposited on the second compound semiconductor layer, and the second compound semiconductor layer has a total atomic composition of Cu / (In + Ga) <1. The process of making a layer.
The step (i) is preferably performed at a substrate temperature of 200 to 400 ° C., more preferably at a substrate temperature of 300 to 400 ° C. The step (ii) is preferably performed at a substrate temperature of 450 to 620 ° C, more preferably at a substrate temperature of 480 to 580 ° C. The step (iii) is preferably performed at a substrate temperature of 450 to 620 ° C., more preferably 480 to 580 ° C.

アルカリ金属、特にNaが、CIGS化合物半導体層に拡散すると、光電変換効率が高まることが知られている。したがって、光電変換層3にアルカリ金属を効率的に供給するために、絶縁性基板1と裏面電極2との間にアルカリ供給層を設けてもよい。アルカリ供給層を有することにより、光電変換層3の成膜時に、裏面電極2を通してアルカリ金属が光電変換層3に拡散し、得られる素子の光電変換効率をより向上させることができる。   It is known that when an alkali metal, particularly Na, diffuses into the CIGS compound semiconductor layer, the photoelectric conversion efficiency increases. Therefore, an alkali supply layer may be provided between the insulating substrate 1 and the back electrode 2 in order to efficiently supply the alkali metal to the photoelectric conversion layer 3. By having the alkali supply layer, the alkali metal diffuses into the photoelectric conversion layer 3 through the back electrode 2 when the photoelectric conversion layer 3 is formed, and the photoelectric conversion efficiency of the resulting element can be further improved.

上記アルカリ供給層はアルカリ金属を含む化合物で構成される。アルカリ供給層を構成する化合物としては、例えば、NaO、NaS、NaSe、NaCl、NaF及びモリブデン酸ナトリウム塩の1種又は2種以上を挙げることができる。アルカリ供給層は、例えば、スパッタ法、塗布法等により形成することができる。なお、光電変換層3へのアルカリ金属の供給源は、アルカリ供給層に限定されるものではない。 The alkali supply layer is composed of a compound containing an alkali metal. Examples of the compound constituting the alkali supply layer may be, for example, NaO 2, Na 2 S, Na 2 Se, NaCl, one or two or more of NaF and sodium molybdate salts. The alkali supply layer can be formed by, for example, a sputtering method or a coating method. In addition, the supply source of the alkali metal to the photoelectric conversion layer 3 is not limited to the alkali supply layer.

<バッファ層>
バッファ層4は、光電変換層3とp−n接合を形成するためのn型半導体を含む。また、バッファ層4は、透明電極5を形成する際に光電変換層3をダメージから保護する役割も担う。
バッファ層4は、Cd、Zn、Sn及びInからなる群より選ばれる少なくとも1種の金属元素を含む金属硫化物を含むことが好ましい。具体例として、CdS; ZnS、Zn(S,O)及び/又はZn(S,O,OH); SnS,Sn(S,O)及び/又はSn(S,O,OH); InS,In(S,O)及び/又はIn(S,O,OH)等を挙げることができる。バッファ層4の層厚は、10nm〜2μmが好ましく、15〜200nmがより好ましい。バッファ層4は、例えば、化学浴析出法(以下、CBD法という)やスパッタ法により形成することができるが、生産性の高いオール・ドライプロセスでの素子作製を実現するために、スパッタ法を採用することが好ましい(溶液処理を必要とする方法は、専用の供給設備と廃液設備を構築する必要が生じ、ドライプロセスに比べると生産性に劣る)。さらにドライプロセスを採用した場合、バッファ層の形成に水系溶媒を用いないため、バッファ層に水酸基が含まれない。水酸基は電荷トラップとして働くため、バッファ層中の水酸基の含有量を抑えることで、変換効率のバラツキをより抑えることもできる。
<Buffer layer>
The buffer layer 4 includes an n-type semiconductor for forming a pn junction with the photoelectric conversion layer 3. The buffer layer 4 also plays a role of protecting the photoelectric conversion layer 3 from damage when forming the transparent electrode 5.
The buffer layer 4 preferably contains a metal sulfide containing at least one metal element selected from the group consisting of Cd, Zn, Sn, and In. As specific examples, CdS; ZnS, Zn (S, O) and / or Zn (S, O, OH); SnS, Sn (S, O) and / or Sn (S, O, OH); InS, In ( S, O) and / or In (S, O, OH). The layer thickness of the buffer layer 4 is preferably 10 nm to 2 μm, and more preferably 15 to 200 nm. The buffer layer 4 can be formed by, for example, a chemical bath deposition method (hereinafter referred to as a CBD method) or a sputtering method, but in order to realize device fabrication in a highly productive all-dry process, a sputtering method is used. It is preferable to adopt (a method that requires solution processing requires the construction of a dedicated supply facility and a waste liquid facility, and is inferior in productivity compared to a dry process). Furthermore, when a dry process is employed, a hydroxyl group is not contained in the buffer layer because an aqueous solvent is not used for forming the buffer layer. Since the hydroxyl group works as a charge trap, variation in conversion efficiency can be further suppressed by suppressing the hydroxyl group content in the buffer layer.

<透明電極>
透明電極5は、透光性を有し、裏面電極2と対になって、光電変換層3で生成された電流が流れる電極として機能する。透明電極5は、例えば、Al、B、Ga、In等がドープされたZnO、又はITO(インジウム錫酸化物)により構成される。透明電極5は、単層構造でもよいし、2層以上の複層構造でもよい。透明電極5の厚さは、通常は50nm〜2μmである。
透明電極5の形成方法に特に制限はなく、電子ビーム蒸着法、スパッタ法やCVD法等の気相成膜法、塗布法等の方法を広く採用するころができる。また、透明電極5の表面5aにMgF等からなる反射防止膜を形成してもよい。
<Transparent electrode>
The transparent electrode 5 has translucency and functions as an electrode through which a current generated in the photoelectric conversion layer 3 flows in a pair with the back electrode 2. The transparent electrode 5 is made of, for example, ZnO doped with Al, B, Ga, In or the like, or ITO (indium tin oxide). The transparent electrode 5 may have a single layer structure or a multilayer structure of two or more layers. The thickness of the transparent electrode 5 is usually 50 nm to 2 μm.
The method for forming the transparent electrode 5 is not particularly limited, and methods such as an electron beam vapor deposition method, a vapor deposition method such as a sputtering method or a CVD method, and a coating method can be widely adopted. Further, an antireflection film made of MgF 2 or the like may be formed on the surface 5 a of the transparent electrode 5.

<上部電極>
上部電極6は、光電変換素子10がセルの場合に、光電変換層3で発生した電流を透明電極5から取り出すための電極である。このため、本発明の光電変換素子は、上部電極6を有していてもよいし、有していなくてもよい。
上部電極6の形状に特に制限はなく、例えば、矩形状、シリンダー状等にすることができる。上部電極6は、透明電極5の表面5aの端部、及び裏面電極2の表面2aに設けられていることが好ましい。
上部電極6は、例えば、アルミニウムより構成することができる。上部電極6は、例えば、スパッタ法、蒸着法、CVD法によって形成することができる。
<Upper electrode>
The upper electrode 6 is an electrode for taking out the current generated in the photoelectric conversion layer 3 from the transparent electrode 5 when the photoelectric conversion element 10 is a cell. For this reason, the photoelectric conversion element of the present invention may or may not have the upper electrode 6.
There is no restriction | limiting in particular in the shape of the upper electrode 6, For example, it can be set as a rectangular shape, a cylinder shape, etc. The upper electrode 6 is preferably provided on the end of the surface 5 a of the transparent electrode 5 and the surface 2 a of the back electrode 2.
The upper electrode 6 can be made of aluminum, for example. The upper electrode 6 can be formed by, for example, a sputtering method, a vapor deposition method, or a CVD method.

光電変換素子10は、バッファ層4と透明電極5との間に窓層が形成されていてもよい。窓層は、p−n接合部に生じる並列抵抗成分を抑制するために、バッファ層4上に形成されるものであり、ドープされていないZnO(i−ZnO)等からなる高抵抗の絶縁膜により構成される。この窓層は、例えば、スパッタ法等により形成される。特に、CBD法で形成したCdS等からなるバッファ層4と、AlをドープしたZnO等からなる透明電極5との間には、ZnO等の高抵抗膜からなる窓層を形成しておくことが好ましい。   In the photoelectric conversion element 10, a window layer may be formed between the buffer layer 4 and the transparent electrode 5. The window layer is formed on the buffer layer 4 to suppress a parallel resistance component generated at the pn junction, and is a high-resistance insulating film made of undoped ZnO (i-ZnO) or the like. Consists of. This window layer is formed by, for example, sputtering. In particular, a window layer made of a high resistance film such as ZnO may be formed between the buffer layer 4 made of CdS or the like formed by CBD and the transparent electrode 5 made of ZnO or the like doped with Al. preferable.

本発明の光電変換素子の大きさに特に制限はなく、目的に応じて適宜に調整することができる。例えば、光電変換層の片側表面の面積を、0.5cm〜10cmとすることができる。 There is no restriction | limiting in particular in the magnitude | size of the photoelectric conversion element of this invention, According to the objective, it can adjust suitably. For example, the area of one surface of the photoelectric conversion layer, it is possible to 0.5cm 2 ~10cm 2.

次に、本発明の太陽電池について説明する。
図2は、本発明の実施形態の太陽電池を示す模式的断面図である。なお、図2に示される太陽電池は、本発明の理解を容易にするための模式図であり、各部材のサイズないし相対的な大小関係等は説明の便宜上大小を変えている場合があり、実際の関係をそのまま示すものではない。また、本発明で規定する事項以外はこれらの図面に示された外形、形状に限定されるものでもない。
Next, the solar cell of the present invention will be described.
FIG. 2 is a schematic cross-sectional view showing a solar cell according to an embodiment of the present invention. In addition, the solar cell shown in FIG. 2 is a schematic diagram for facilitating understanding of the present invention, and the size or relative size relationship of each member may be changed for convenience of explanation, It does not show the actual relationship as it is. Moreover, it is not limited to the external shape and shape shown by these drawings except the matter prescribed | regulated by this invention.

図2に示す太陽電池20は、図1に示す光電変換素子10を集積したものである。太陽電池20において、図2に示す光電変換素子10と同一構成物には同一符号を付して、その詳細な説明は省略する。   A solar cell 20 shown in FIG. 2 is obtained by integrating the photoelectric conversion elements 10 shown in FIG. In the solar cell 20, the same components as those of the photoelectric conversion element 10 shown in FIG.

太陽電池20は、裏面電極2と光電変換層3とバッファ層4と透明電極5とが積層された構造を有し、裏面電極2のみを貫通する第1の開溝部P1、光電変換層3とバッファ層4とを貫通する第2の開溝部P2、及び光電変換層3とバッファ層4と透明電極5とを貫通する第3の開溝部P3が形成されている。   The solar cell 20 has a structure in which the back electrode 2, the photoelectric conversion layer 3, the buffer layer 4, and the transparent electrode 5 are stacked, and the first groove P <b> 1 that penetrates only the back electrode 2, the photoelectric conversion layer 3. And a second groove portion P2 penetrating the buffer layer 4 and a third groove portion P3 penetrating the photoelectric conversion layer 3, the buffer layer 4, and the transparent electrode 5.

太陽電池20では、第1の開溝部P1〜第3の開溝部P3によって、複数の光電変換素子21に分離されている。第2の開溝部P2内に透明電極5が充填されることで、ある光電変換素子21の透明電極5が隣接する光電変換素子21の裏面電極2に直列接続した構造が得られる。この場合、各光電変換素子21で発生する電圧が加算されるように電気的に直列接続されており、このとき光電変換機能の有効部分は領域22である。
太陽電池20では、図2に示すD方向に電子が流れるように構成されており、裏面電極2がプラス極であり、透明電極5がマイナス極である。
なお、図2は光電変換素子21の繰返し直列接続構造をわかり易く図示したものであ
り、マイナス引出し電極の接続は図示したように透明電極5であってもよいし、第2の
開溝部P2の下に位置する裏面電極2であってもよい。
In the solar cell 20, it is isolate | separated into the some photoelectric conversion element 21 by the 1st groove part P1-the 3rd groove part P3. By filling the transparent electrode 5 in the second groove portion P2, a structure in which the transparent electrode 5 of a certain photoelectric conversion element 21 is connected in series to the back electrode 2 of the adjacent photoelectric conversion element 21 is obtained. In this case, the voltage generated in each photoelectric conversion element 21 is electrically connected in series so that the voltage is added. At this time, the effective portion of the photoelectric conversion function is the region 22.
The solar cell 20 is configured such that electrons flow in the direction D shown in FIG. 2, the back electrode 2 is a positive electrode, and the transparent electrode 5 is a negative electrode.
Note that FIG. 2 illustrates the repeated series connection structure of the photoelectric conversion elements 21 in an easy-to-understand manner, and the connection of the minus lead electrode may be the transparent electrode 5 as shown, or the second groove portion P2 may be connected. The back electrode 2 located below may be sufficient.

なお、太陽電池20は、光電変換層であるCIGS層の構成以外は公知の太陽電池又は太陽電池モジュールと同様の構成である。このため、その製造方法についても、公知の太陽電池又は太陽電池モジュールの製造方法を適宜に採用することができる。   In addition, the solar cell 20 is the structure similar to a well-known solar cell or a solar cell module except the structure of the CIGS layer which is a photoelectric converting layer. For this reason, also about the manufacturing method, the manufacturing method of a well-known solar cell or a solar cell module can be employ | adopted suitably.

以下に実施例に基づき本発明を更に詳細に説明するが、本発明はこれらの実施例により限定されるものではない。   The present invention will be described below in more detail based on examples, but the present invention is not limited to these examples.

[実施例1] 光電変換素子の作製−1
絶縁性基板として3cm角サイズの陽極酸化Al基板(厚さ:150μm)を用いて下記のとおり光電変換素子を作製した。
まず、陽極酸化Al基板上にナトリウム供給層をスパッタ法により形成し、このナトリウム供給層上に、裏面電極として厚さ600nmのモリブデン膜をスパッタ法によって形成した。
上記モリブデン膜上に、蒸着法により厚さが2μmのCIGS層を形成した。CIGS層の形成工程は3段階に分けて実施した。1段階目として、基板を350℃に加熱し、基板を加熱しながらIn、Ga及びSeを蒸着し、In、Ga及びSeを含む化合物半導体層をMo層上に形成した。次いで、2段階目として、基板の加熱温度を500℃に上げ、In、Ga及びSeを含む化合物半導体層へCu及びSeを蒸着した。2段階目のCu及びSeの蒸着は、層全体のCu/(In+Ga)が1.3になるまで実施した。最後に、3段階目として、基板の加熱温度は変えず、Cu、In、Ga及びSeを含む化合物半導体層へIn及びSeを蒸着し、光電変換層であるCIGS層を形成した。3段階目のInとSeの蒸着は、層全体のCu/(In+Ga)比が1未満となるようにした。各成膜段階における組成調整は、予めCu、In、Ga及びSeの各蒸着源の成膜レートを測定しておき、所望の組成が得られる成膜条件を決定した上で実施した。上記のCIGS層の形成工程は10分間かけて実施した。
次に、CIGS層を形成した基板(CIGS層形成基板)をKCN3%水溶液の入った反応槽に入れ、KCN3%水溶液中に3分間浸漬することで、CIGS層表面の不純物を除去した(エッチング処理)。溶液から取り出したCIGS層形成基板を十分に水洗した後、CIGS層上にバッファ層として、厚さ50nmのCdS層を、CBD法により形成した。その後、スパッタ法により、バッファ層(CdS層)上に透明電極として、厚さ300nmのZnO:Al膜(AlをドープしたZnO膜)を連続成膜した。
次に、透明電極の表面に、スパッタ法にて、アルミニウムからなる集電電極(上部電極)を形成し、3cm角の基板上に8個の光電変換素子(単セルの受光面積0.493cm)を作製した。
エッチングの光電変換効率に与える影響を調べるため、エッチング処理(KCN処理)を行わないこと以外は上記と同様に調製した光電変換素子も用意した(下記実施例2〜3、比較例1〜4も同様)。
Example 1 Production of Photoelectric Conversion Element-1
Using a 3 cm square size anodized Al substrate (thickness: 150 μm) as an insulating substrate, a photoelectric conversion element was produced as follows.
First, a sodium supply layer was formed on an anodized Al substrate by sputtering, and a molybdenum film having a thickness of 600 nm was formed on the sodium supply layer as a back electrode by sputtering.
A CIGS layer having a thickness of 2 μm was formed on the molybdenum film by vapor deposition. The CIGS layer forming process was performed in three stages. As a first step, the substrate was heated to 350 ° C., and In, Ga, and Se were deposited while heating the substrate, and a compound semiconductor layer containing In, Ga, and Se was formed on the Mo layer. Next, as the second stage, the heating temperature of the substrate was raised to 500 ° C., and Cu and Se were deposited on the compound semiconductor layer containing In, Ga, and Se. The second stage of Cu and Se deposition was carried out until Cu / (In + Ga) of the entire layer was 1.3. Finally, as a third stage, In and Se were deposited on a compound semiconductor layer containing Cu, In, Ga, and Se without changing the heating temperature of the substrate, and a CIGS layer as a photoelectric conversion layer was formed. The third stage of In and Se deposition was such that the Cu / (In + Ga) ratio of the entire layer was less than 1. The composition adjustment in each film formation stage was performed after measuring the film formation rate of each deposition source of Cu, In, Ga, and Se in advance and determining the film formation conditions for obtaining a desired composition. The CIGS layer forming step was carried out over 10 minutes.
Next, the substrate on which the CIGS layer was formed (CIGS layer forming substrate) was placed in a reaction vessel containing a KCN 3% aqueous solution and immersed in the KCN 3% aqueous solution for 3 minutes to remove impurities on the CIGS layer surface (etching treatment). ). The CIGS layer forming substrate taken out from the solution was sufficiently washed with water, and then a CdS layer having a thickness of 50 nm was formed on the CIGS layer as a buffer layer by the CBD method. Thereafter, a ZnO: Al film (Al-doped ZnO film) having a thickness of 300 nm was continuously formed as a transparent electrode on the buffer layer (CdS layer) by sputtering.
Next, a collector electrode (upper electrode) made of aluminum is formed on the surface of the transparent electrode by sputtering, and eight photoelectric conversion elements (light-receiving area of a single cell of 0.493 cm 2 ) are formed on a 3 cm square substrate. ) Was produced.
In order to investigate the influence of etching on the photoelectric conversion efficiency, photoelectric conversion elements prepared in the same manner as described above were prepared except that the etching process (KCN process) was not performed (Examples 2 to 3 and Comparative Examples 1 to 4 below). The same).

[実施例2] 光電変換素子の作製−2
実施例1において、絶縁性基板として3cm角サイズの耐熱性ポリイミド基板(厚さ:25μm)を用いたこと以外は、実施例1と同様にして光電変換素子を作製した。
Example 2 Production of Photoelectric Conversion Element-2
In Example 1, a photoelectric conversion element was produced in the same manner as in Example 1 except that a 3 cm square size heat-resistant polyimide substrate (thickness: 25 μm) was used as the insulating substrate.

[実施例3] 光電変換素子の作製−3
実施例1において、絶縁性基板として3cm角サイズのソーダライムガラス基板(厚さ:1100μm)を用い、ナトリウム供給層を形成しないこと以外は、実施例1と同様にして光電変換素子を作製した。
[Example 3] Production of photoelectric conversion element-3
In Example 1, a 3 cm square size soda lime glass substrate (thickness: 1100 μm) was used as the insulating substrate, and a photoelectric conversion element was produced in the same manner as in Example 1 except that the sodium supply layer was not formed.

[比較例1] 光電変換素子の作製−4
実施例1において、CIGS層の形成工程の3段階目の蒸着に続いて、基板の加熱温度を500℃から変えずにGa及びSeを蒸着したこと以外は、実施例1と同様にして光電変換素子を作製した。
Comparative Example 1 Production of Photoelectric Conversion Element-4
In Example 1, photoelectric conversion was performed in the same manner as in Example 1 except that Ga and Se were deposited without changing the heating temperature of the substrate from 500 ° C. following the third stage deposition in the CIGS layer forming process. An element was produced.

[比較例2] 光電変換素子の作製−5
実施例1において、CIGS層の形成工程の3段階目として、In及びSeの蒸着に代えてIn、Ga及びSeを蒸着したこと以外は、実施例1と同様にして光電変換素子を作製した。
Comparative Example 2 Production of Photoelectric Conversion Element-5
In Example 1, a photoelectric conversion element was produced in the same manner as in Example 1 except that In, Ga, and Se were vapor deposited instead of vapor deposition of In and Se as the third stage of the CIGS layer forming process.

[比較例3] 光電変換素子の作製−6
実施例1において、CIGS層の形成工程の1段階目として、In及びSeを蒸着し、次いでGaおよびSeを蒸着したこと以外は、実施例1と同様にして光電変換素子を作製した。
[Comparative Example 3] Production of photoelectric conversion element-6
In Example 1, the photoelectric conversion element was produced like Example 1 except having vapor-deposited In and Se and then vapor-deposited Ga and Se as the 1st step of the formation process of a CIGS layer.

[比較例4] 光電変換素子の作製−7
実施例1において、CIGS層の形成工程の1段階目として、In及びSeを蒸着し、Gaを蒸着しなかったこと以外は、実施例1と同様にして光電変換素子を作製した。
Comparative Example 4 Production of Photoelectric Conversion Element-7
In Example 1, a photoelectric conversion element was produced in the same manner as in Example 1 except that In and Se were vapor-deposited and Ga was not vapor-deposited as the first stage of the CIGS layer forming process.

[D/20の領域におけるGa/(In+Ga)の平均値の測定]
各光電変換素子のCIGS層について、SIMS(二次イオン質量分析計)を用いて、Ga、Inの組成分析を行った。具体的には、1つの光電変換素子につき、CIGS層のバッファ層側の表面中央から、このバッファ層側の表面中央から裏面電極側に向けてD/20の距離までの間におけるGa濃度及びIn濃度を求めた。SIMS(二次イオン質量分析計)による組成分析は、一次イオン種にCsを用い、加速電圧を5.0kV、検出領域を60μm×60μmとして実施した。
上記の、バッファ層側の表面中央から、バッファ層側の表面中央から裏面電極側に向けてD/20の距離までの間におけるGa濃度及びIn濃度の測定は、まずバッファ層側の表面中央のGa濃度及びIn濃度を測定し、続けて裏面電極側に向けて約10nm毎に、バッファ層側の表面中央から裏面電極側に向けてD/20の距離が最終測定点となるようにGa濃度及びIn濃度を順次測定することで行った。各測定点のGa濃度及びIn濃度に基づきGa/(In+Ga)を算出し、さらに得られた各Ga/(In+Ga)の値の平均値を算出し、これをD/20の領域におけるGa/(In+Ga)の平均値とした。
結果を下記表1に示す。
[Measurement of Ga / (In + Ga) Average Value in D / 20 Region]
About the CIGS layer of each photoelectric conversion element, the composition analysis of Ga and In was performed using SIMS (secondary ion mass spectrometer). Specifically, for one photoelectric conversion element, Ga concentration and In between the center of the surface of the CIGS layer on the buffer layer side and the distance of D / 20 from the center of the surface on the buffer layer side toward the back electrode side. The concentration was determined. Composition analysis by SIMS (secondary ion mass spectrometer) was performed using Cs + as the primary ion species, accelerating voltage 5.0 kV, and detection region 60 μm × 60 μm.
The measurement of Ga concentration and In concentration from the center of the surface on the buffer layer side to the distance of D / 20 from the center of the surface on the buffer layer side to the back electrode side is first performed on the surface center on the buffer layer side. Ga concentration and In concentration are measured, and then the Ga concentration so that the distance of D / 20 from the center of the surface on the buffer layer side toward the back electrode side becomes the final measurement point every about 10 nm toward the back electrode side. And In concentration were measured sequentially. Ga / (In + Ga) is calculated based on the Ga concentration and In concentration at each measurement point, and an average value of the obtained values of each Ga / (In + Ga) is calculated. This is calculated as Ga / (D / 20 region). The average value of In + Ga).
The results are shown in Table 1 below.

[CIGS層の厚さ方向におけるGa/(In+Ga)の平均値及び最大値、並びに、CIGS層の厚さ方向におけるCu/(In+Ga)の平均値の測定]
各光電変換素子のCIGS層について、SIMS(二次イオン質量分析計)を用いて、Cu、Ga、Inの組成分析を行った。具体的には、CIGS層のバッファ層側の表面中央から裏面電極側表面中央に向けて、厚さ方向全体に渡ってCu濃度、Ga濃度及びIn濃度を求めた。なお、SIMS(二次イオン質量分析計)による組成分析は、一次イオン種にCsを用い、加速電圧を5.0kV、検出領域を60μm×60μmとして実施した。厚さ方向に沿った測定間隔は上記と同様に約10nmとした。
厚さ方向全体に渡って約10nm間隔で測定したGa濃度及びIn濃度のデータを用いて、各測定点のGa/(In+Ga)を算出した。こうして算出された各Ga/(In+Ga)の値の平均値をCIGS層の厚さ方向におけるGa/(In+Ga)の平均値とした。また、算出された各Ga/(In+Ga)の値の中の最大値を、CIGS層の厚さ方向におけるGa/(In+Ga)の最大値とした。
同様に、厚さ方向全体に渡って約10nm間隔で測定したCu濃度、Ga濃度及びIn濃度を用いて、各測定点のCu/(In+Ga)を算出した。こうして算出された各Cu/(In+Ga)の値の平均値をCIGS層の厚さ方向におけるCu/(In+Ga)の平均値とした。
結果を下記表1に示す。
下記表1では、CIGS層の厚さ方向におけるGa/(In+Ga)の最大値の位置も示した。すなわち、CIGS層の厚さ方向におけるGa/(In+Ga)の最大値がCIGS層の裏面電極側表面からバッファ層側に向けてD/4の厚さの範囲内にある場合を(A)、ない場合を(B)として表1中に示した。
[Measurement of average value and maximum value of Ga / (In + Ga) in the thickness direction of the CIGS layer, and average value of Cu / (In + Ga) in the thickness direction of the CIGS layer]
The CIGS layer of each photoelectric conversion element was subjected to composition analysis of Cu, Ga, and In using SIMS (secondary ion mass spectrometer). Specifically, the Cu concentration, the Ga concentration, and the In concentration were determined over the entire thickness direction from the center of the CIGS layer on the buffer layer side toward the center of the back electrode side surface. The composition analysis by SIMS (secondary ion mass spectrometer) was performed using Cs + as the primary ion species, the acceleration voltage was 5.0 kV, and the detection region was 60 μm × 60 μm. The measurement interval along the thickness direction was about 10 nm as described above.
Ga / (In + Ga) at each measurement point was calculated using data on Ga concentration and In concentration measured at intervals of about 10 nm over the entire thickness direction. The average value of each Ga / (In + Ga) value calculated in this way was used as the average value of Ga / (In + Ga) in the thickness direction of the CIGS layer. Further, the maximum value among the calculated values of Ga / (In + Ga) was set as the maximum value of Ga / (In + Ga) in the thickness direction of the CIGS layer.
Similarly, Cu / (In + Ga) at each measurement point was calculated using Cu concentration, Ga concentration, and In concentration measured at intervals of about 10 nm over the entire thickness direction. The average value of each Cu / (In + Ga) value calculated in this way was taken as the average value of Cu / (In + Ga) in the thickness direction of the CIGS layer.
The results are shown in Table 1 below.
Table 1 below also shows the position of the maximum value of Ga / (In + Ga) in the thickness direction of the CIGS layer. That is, the case where the maximum value of Ga / (In + Ga) in the thickness direction of the CIGS layer is within the range of the thickness of D / 4 from the back electrode side surface of the CIGS layer toward the buffer layer side is not (A). The case is shown in Table 1 as (B).

[光電変換効率の測定]
各光電変換素子について、AM(Air mass)1.5、100mW/cmの疑似太陽を用いて、上記疑似太陽下での電流−電圧特性(I−V特性)を測定し、その測定結果を用いて、光電変換効率(%)を測定した。各実施例及び比較例において、8セル中最高の光電変換効率と、8セルの光電変換効率の平均を比較した。結果を下記表1に示す。
[Measurement of photoelectric conversion efficiency]
About each photoelectric conversion element, the current-voltage characteristic (IV characteristic) under the said pseudo sun was measured using AM (Air mass) 1.5, 100 mW / cm < 2 > pseudo sun, and the measurement result was shown. Using, photoelectric conversion efficiency (%) was measured. In each Example and Comparative Example, the highest photoelectric conversion efficiency in 8 cells and the average of the photoelectric conversion efficiency of 8 cells were compared. The results are shown in Table 1 below.

Figure 2015162524
Figure 2015162524

比較例1は、光電変換層のD/20の領域におけるGa/(In+Ga)の平均値が本発明で規定するよりもかなり高い例である。比較例1の光電変換素子は、光電変換層の形成においてエッチング処理(KCN処理)を施した場合には、8セルの光電変換効率の最高値及び平均値のいずれも高い結果となった。しかし、エッチング処理を施さないと、光電変換効率は著しく低くなった。これは、CIGS層の形成の際にCIGS層表面にCuxSe等の異相が生じ、これがリークパスになるなどして光電変換効率を低下させたことを示している。
比較例2は、光電変換層のD/20の領域におけるGa/(In+Ga)の平均値が低いものの、本発明で規定するよりはGa/(In+Ga)の平均値が僅かに高い光電変換素子である。比較例2の光電変換素子は、エッチング処理を施さなかった場合に、8セルの光電変換効率の平均値が著しく低下した。つまり、特性のバラツキの大きい光電変換素子となった。
比較例3は、光電変換層の裏面電極側表面からD/4の厚さの範囲内にGa/(In+Ga)の最大値の位置が存在しない例である。比較例3の光電変換素子は、エッチングの有無で8セルの光電変換効率の最高値及び平均値に大きな差はなかったが、その光電変換効率は10%を下回る低い値であった。
比較例4は、光電変換層がGaを含まない例である。比較例3の光電変換素子は、エッチングの有無で8セルの光電変換効率の最高値及び平均値に大きな差はなかったが、その光電変換効率は10%を下回る低い値であった。
Comparative Example 1 is an example in which the average value of Ga / (In + Ga) in the D / 20 region of the photoelectric conversion layer is considerably higher than that defined in the present invention. In the photoelectric conversion element of Comparative Example 1, when the etching process (KCN process) was performed in the formation of the photoelectric conversion layer, both the maximum value and the average value of the photoelectric conversion efficiency of 8 cells were high. However, the photoelectric conversion efficiency was remarkably lowered without etching. This indicates that a heterogeneous phase such as CuxSe is generated on the surface of the CIGS layer during the formation of the CIGS layer, and this causes a leak path to reduce the photoelectric conversion efficiency.
Comparative Example 2 is a photoelectric conversion element in which the average value of Ga / (In + Ga) is slightly higher than that defined in the present invention, although the average value of Ga / (In + Ga) in the D / 20 region of the photoelectric conversion layer is low. is there. In the photoelectric conversion element of Comparative Example 2, when the etching treatment was not performed, the average value of the photoelectric conversion efficiency of 8 cells was significantly reduced. That is, a photoelectric conversion element with large variation in characteristics was obtained.
Comparative Example 3 is an example in which the position of the maximum value of Ga / (In + Ga) does not exist within the thickness range of D / 4 from the back electrode side surface of the photoelectric conversion layer. The photoelectric conversion element of Comparative Example 3 had no significant difference in the maximum value and average value of the photoelectric conversion efficiency of 8 cells with or without etching, but the photoelectric conversion efficiency was a low value of less than 10%.
Comparative Example 4 is an example in which the photoelectric conversion layer does not contain Ga. The photoelectric conversion element of Comparative Example 3 had no significant difference in the maximum value and average value of the photoelectric conversion efficiency of 8 cells with or without etching, but the photoelectric conversion efficiency was a low value of less than 10%.

これに対し、実施例1〜3の光電変換素子は、エッチング処理の有無にかかわらず、8セルの光電変換効率の最高値及び平均値がいずれも10%を超える高い光電変換効率を示した。
なお、Ga/(In+Ga)が0.001未満の領域は、原子組成分析の検出限界を超えた領域である。したがって、上記表1では、Ga/(In+Ga)が0.001未満のものを一律に「0.001未満」と示した。
On the other hand, the photoelectric conversion elements of Examples 1 to 3 showed high photoelectric conversion efficiencies in which the maximum value and average value of the photoelectric conversion efficiencies of 8 cells exceeded 10% regardless of the presence or absence of the etching treatment.
A region where Ga / (In + Ga) is less than 0.001 is a region that exceeds the detection limit of atomic composition analysis. Therefore, in Table 1 above, the case where Ga / (In + Ga) is less than 0.001 is uniformly indicated as “less than 0.001”.

10 光電変換素子
1 基板(絶縁性基板)
2 裏面電極
3 光電変換層
4 バッファ層
5 透明電極
6 上部電極端子
20 太陽電池
21光電変換素子
10 Photoelectric conversion elements 1 Substrate (insulating substrate)
2 Back electrode 3 Photoelectric conversion layer 4 Buffer layer 5 Transparent electrode 6 Upper electrode terminal 20 Solar cell 21 Photoelectric conversion element

Claims (8)

基板と、裏面電極と、Cu、In、Ga及びSeを含む化合物半導体層よりなる層厚Dの光電変換層と、バッファ層と、透明電極とがこの順に積層された構造を有する光電変換素子であって、
前記光電変換層の前記バッファ層側表面から、該バッファ層側表面から裏面電極側に向けてD/20の距離までの間のGa/(In+Ga)の平均値が0.010未満であり、 前記光電変換層の厚さ方向におけるGa/(In+Ga)の最大値が、前記光電変換層の前記裏面電極側表面から前記バッファ層側に向けてD/4の厚さの範囲内に存在する、光電変換素子。
A photoelectric conversion element having a structure in which a substrate, a back electrode, a photoelectric conversion layer having a layer thickness D made of a compound semiconductor layer containing Cu, In, Ga, and Se, a buffer layer, and a transparent electrode are stacked in this order. There,
The average value of Ga / (In + Ga) from the buffer layer side surface of the photoelectric conversion layer to a distance of D / 20 from the buffer layer side surface to the back electrode side is less than 0.010, Photoelectric conversion layer in which the maximum value of Ga / (In + Ga) in the thickness direction of the photoelectric conversion layer exists within a thickness range of D / 4 from the back electrode side surface of the photoelectric conversion layer toward the buffer layer side. Conversion element.
前記光電変換層の厚さ方向におけるGa/(In+Ga)の最大値が0.15以上であり、
前記光電変換層の厚さ方向におけるGa/(In+Ga)の平均値が0.050以上であり、且つ、
前記光電変換層の厚さ方向におけるCu/(In+Ga)の平均値が0.70以上0.95以下である、請求項1に記載の光電変換素子。
The maximum value of Ga / (In + Ga) in the thickness direction of the photoelectric conversion layer is 0.15 or more,
The average value of Ga / (In + Ga) in the thickness direction of the photoelectric conversion layer is 0.050 or more, and
The photoelectric conversion element of Claim 1 whose average value of Cu / (In + Ga) in the thickness direction of the said photoelectric converting layer is 0.70 or more and 0.95 or less.
前記光電変換層の厚さ方向におけるGa/(In+Ga)の最大値が0.20以上0.70以下であり、
前記光電変換層の厚さ方向におけるGa/(In+Ga)の平均値が0.10以上である、請求項2に記載の光電変換素子。
The maximum value of Ga / (In + Ga) in the thickness direction of the photoelectric conversion layer is 0.20 or more and 0.70 or less,
The photoelectric conversion element of Claim 2 whose average value of Ga / (In + Ga) in the thickness direction of the said photoelectric converting layer is 0.10 or more.
前記基板がフレキシブル基板である、請求項1〜3のいずれか1項に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein the substrate is a flexible substrate. 前記バッファ層が水酸基を含まない、請求項1〜4のいずれか1項に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein the buffer layer does not contain a hydroxyl group. 請求項1〜5のいずれか1項に記載の光電変換素子を有する太陽電池。   The solar cell which has a photoelectric conversion element of any one of Claims 1-5. 基板と、裏面電極と、Cu、In、Ga及びSeを含む化合物半導体層からなる層厚Dの光電変換層と、バッファ層と、透明電極とがこの順に積層された構造を有する光電変換素子の製造方法であって、
前記光電変換層の形成において、前記光電変換層の前記バッファ層側表面から、該バッファ層側表面から裏面電極側に向けてD/20の距離までの間のGa/(In+Ga)の平均値を0.010未満とすることを含む、製造方法。
A photoelectric conversion element having a structure in which a substrate, a back electrode, a photoelectric conversion layer having a layer thickness D composed of a compound semiconductor layer containing Cu, In, Ga, and Se, a buffer layer, and a transparent electrode are stacked in this order. A manufacturing method comprising:
In the formation of the photoelectric conversion layer, an average value of Ga / (In + Ga) between the buffer layer side surface of the photoelectric conversion layer and a distance of D / 20 from the buffer layer side surface toward the back electrode side is determined. The manufacturing method including making it less than 0.010.
前記光電変換層を形成後、エッチング処理を施さずに前記光電変換層上にバッファ層を形成する、請求項7に記載の製造方法。   The manufacturing method of Claim 7 which forms a buffer layer on the said photoelectric converting layer, without performing an etching process after forming the said photoelectric converting layer.
JP2014036038A 2014-02-26 2014-02-26 Photoelectric conversion element, solar battery, and method for manufacturing photoelectric conversion element Pending JP2015162524A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014036038A JP2015162524A (en) 2014-02-26 2014-02-26 Photoelectric conversion element, solar battery, and method for manufacturing photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014036038A JP2015162524A (en) 2014-02-26 2014-02-26 Photoelectric conversion element, solar battery, and method for manufacturing photoelectric conversion element

Publications (1)

Publication Number Publication Date
JP2015162524A true JP2015162524A (en) 2015-09-07

Family

ID=54185441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014036038A Pending JP2015162524A (en) 2014-02-26 2014-02-26 Photoelectric conversion element, solar battery, and method for manufacturing photoelectric conversion element

Country Status (1)

Country Link
JP (1) JP2015162524A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571594A (en) * 2021-07-16 2021-10-29 北京交通大学 Copper indium gallium selenide battery and manufacturing method thereof
JP7457310B1 (en) 2023-06-12 2024-03-28 株式会社Pxp Thin film solar cell and method for manufacturing thin film solar cell

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571594A (en) * 2021-07-16 2021-10-29 北京交通大学 Copper indium gallium selenide battery and manufacturing method thereof
CN113571594B (en) * 2021-07-16 2023-06-16 北京交通大学 Copper indium gallium selenium battery and manufacturing method thereof
JP7457310B1 (en) 2023-06-12 2024-03-28 株式会社Pxp Thin film solar cell and method for manufacturing thin film solar cell

Similar Documents

Publication Publication Date Title
JP6096790B2 (en) Conductive substrate for photovoltaic cells
US9812593B2 (en) Solar cell and preparing method of the same
US20160284882A1 (en) Solar Cell
JP5928612B2 (en) Compound semiconductor solar cell
US20150357486A1 (en) Solar cell including multiple buffer layer formed by atomic layer deposition and method of fabricating the same
JP6328018B2 (en) Photoelectric conversion element and solar cell
KR101848853B1 (en) Semi-transparent CIGS solar cells and method of manufacture the same and BIPV module comprising the same
KR101081270B1 (en) Solar cell and method of fabircating the same
KR101415251B1 (en) Multiple-Layered Buffer, and Its Fabrication Method, and Solor Cell with Multiple-Layered Buffer.
KR20140047113A (en) Solar module with reduced power loss and process for the production thereof
US20170077327A1 (en) Photoelectric conversion element, solar cell, solar cell module, and solar power generating system
KR101210046B1 (en) Solar cell and method of fabricating the same
KR20140066963A (en) Solar cell and manufacturing method thereof
JP6297038B2 (en) Thin film solar cell and method for manufacturing thin film solar cell
JP2015162524A (en) Photoelectric conversion element, solar battery, and method for manufacturing photoelectric conversion element
EP2738817A2 (en) Solar cell
KR101300791B1 (en) Method for enhancing conductivity of molybdenum layer
KR20150048728A (en) Compound solar cell and method for manufacturing same
KR101455832B1 (en) Thin film solar cell and Method of fabricating the same
KR101971398B1 (en) Bifacial CdS/CdTe thin film solar cell and method for the same
JP6104576B2 (en) Compound thin film solar cell
KR101306529B1 (en) Solar cell and method of fabricating the same
JP2015162525A (en) Photoelectric conversion element, solar battery and method for manufacturing photoelectric conversion element
US9985146B2 (en) Photoelectric conversion device, and solar cell
KR102212042B1 (en) Solar cell comprising buffer layer formed by atomic layer deposition and method of fabricating the same