JP2015162091A - 記憶制御装置、ストレージシステム、記憶制御方法、および記憶制御プログラム - Google Patents

記憶制御装置、ストレージシステム、記憶制御方法、および記憶制御プログラム Download PDF

Info

Publication number
JP2015162091A
JP2015162091A JP2014036919A JP2014036919A JP2015162091A JP 2015162091 A JP2015162091 A JP 2015162091A JP 2014036919 A JP2014036919 A JP 2014036919A JP 2014036919 A JP2014036919 A JP 2014036919A JP 2015162091 A JP2015162091 A JP 2015162091A
Authority
JP
Japan
Prior art keywords
data
storage
control device
unit
storage control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014036919A
Other languages
English (en)
Inventor
祥成 篠▲崎▼
Yoshinari Shinozaki
祥成 篠▲崎▼
秀憲 山田
Hidenori Yamada
秀憲 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014036919A priority Critical patent/JP2015162091A/ja
Priority to US14/608,931 priority patent/US20150242146A1/en
Publication of JP2015162091A publication Critical patent/JP2015162091A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2071—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring using a plurality of controllers
    • G06F11/2076—Synchronous techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2071—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring using a plurality of controllers
    • G06F11/2074—Asynchronous techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/285—Redundant cache memory
    • G06F2212/286—Mirrored cache memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

【課題】バックアップの処理時間を削減する。
【解決手段】第１記憶部と、獲得部と、書込部と、要求部と、転送部とを備える記憶制御装置がある。第１記憶部は、第１記憶装置に書き込むデータを記憶する。獲得部は、第１記憶装置へのデータの書き込み要求が与えられたとき、データを書き込むために使用する第１記憶部の第１空き領域を獲得する。書込部は、データを第１記憶部に書き込む。要求部は、書込部による第１記憶部へのデータの書き込みが完了する前に、第２記憶装置に書き込むデータを記憶する第２記憶部を備える転送先の記憶制御装置に対して、データを書き込むために使用する第２記憶部の第２空き領域の獲得を要求する。転送部は、転送先の記憶制御装置に第１記憶部に書き込んだデータを転送する。
【選択図】図１

Description

本発明はデータをバックアップする技術に関する。
ストレージシステムでは、災害などによる被害を最小限に抑えるために、運用系の記憶装置に記憶されているデータを更新するとき、同期して遠隔地にある待機系の記憶装置にデータの更新内容を記憶させる遠隔地バックアップ手法が用いられている。遠隔地バックアップ手法には、例えば、ＲＥＣ（Ｒｅｍｏｔｅ Ｅｑｕｉｖａｌｅｎｔ Ｃｏｐｙ）などがある。記憶装置とは、例えば、ＨＤ（Ｈａｒｄ Ｄｉｓｋ）などである。以下の説明では、運用系の記憶装置のことを、コピー元の記憶装置（第１記憶装置）とも言う。待機系の記憶装置のことを、コピー先の記憶装置（第２記憶装置）とも言う。遠隔地バックアップのことを、単にバックアップとも言う。また、災害などによる被害を最小限に抑える手法のことを、ディザスタリカバリとも言う。
ストレージシステムでは、サーバなどのホストコンピュータからコピー元の記憶装置にデータを書き込むとき、コピー元の記憶装置に記憶するデータを一時的に記憶するキャッシュメモリを備える転送元の記憶制御装置が用いられている。以下の説明では、ホストコンピュータのことを、単にホストとも言う。また、キャッシュメモリのことを、キャッシュとも言う。転送元の記憶制御装置が備えるキャッシュのことを第１キャッシュとも言う。
また、ストレージシステムでは、転送元の記憶制御装置から転送されたデータをコピー先の記憶装置に書き込むとき、コピー先の記憶装置に記憶するデータを一時的に記憶するキャッシュメモリを備える転送先の記憶制御装置が用いられている。以下の説明では、転送先の記憶装置が備えるキャッシュのことを第２キャッシュとも言う。
転送元の記憶制御装置は、ホストからデータの書き込み要求があると、データを書き込むために、第１キャッシュの空き領域を獲得する。また、転送元の記憶制御装置は、第１キャッシュの空き領域の獲得が完了すると、ホストからデータを取得し、取得したデータを獲得した第１キャッシュの空き領域に書き込む。そして、転送元の記憶制御装置は、第１キャッシュの空き領域の獲得が完了すると、転送先の記憶制御装置に第２キャッシュの空き領域の獲得を要求する。以下の説明では、第１キャッシュの空き領域のことを、第１空き領域とも言う。また、第２キャッシュの空き領域のことを、第２空き領域とも言う。
転送先の記憶制御装置は、転送元の記憶制御装置から第２空き領域の獲得要求を受信すると、第２空き領域を獲得する。
そして、転送元の記憶制御装置は、転送先の記憶制御装置が第２空き領域の獲得を完了すると、第１キャッシュに記憶されたデータを転送先の記憶制御装置に転送開始する。
以上のように、ストレージシステムでは、転送元の記憶制御装置と、転送先の記憶制御装置とを用いて、コピー元の記憶装置の更新内容をコピー先の記憶装置にコピーする。これにより、ストレージシステムでは、コピー元の記憶装置の記憶内容をコピー先の記憶装置にバックアップしている。
関連する技術として、ディスクアレイ装置内には、各ユーザの専用領域であるＳＬＰＲ（Ｓｔｏｒａｇｅ Ｌｏｇｉｃａｌ Ｐａｒｔｉｔｉｏｎ）が設定される。各ＳＬＰＲは、ポート、キャッシュメモリ、論理デバイス等の各種資源を分割したもので、権限の無いＳＬＰＲにホストコンピュータはアクセスできない。また、各ＳＬＰＲの管理者も、他のＳＬＰＲの構成を参照することや変更することはできない。リモートコピー時には、各ＳＬＰＲにそれぞれ単位時間内転送量が検出される。単位時間内転送量が最大転送量を超えた場合、そのＳＬＰＲからホストコンピュータへの応答を意図的に遅らせて、ホストコンピュータからのデータ流入を抑制する技術が知られている。
また、関連する他の技術として、論理ボリュームを論理記憶装置という複数の小領域に分割し、ユーザの指定した領域についてのみをリモートコピー、移行コピー対象とする。また、任意のＲＡＩＤグループの任意の論理記憶装置から、論理ボリュームを構成する手段を設ける技術が知られている。
さらに、関連する他の技術として、マスタストレージ装置の通信用メモリ領域は、複数のメモリバッファから成る使用可能バッファと、通信のために割り当てられた複数のメモリバッファから成る使用中バッファとを有する。バッファ制御部は、ストレージ管理装置からのバッファ予約要求に応じて使用可能バッファから指定された予約バッファサイズ分の予約バッファを確保する。そして、バッファ制御部は、ストレージ管理装置からのリモートコピー開始要求に応答して予約バッファ中のメモリバッファを割り当てて使用中バッファとする。リモートコピー部は、使用中バッファを用いてリモートストレージ装置との間でリモートコピーを実行する技術が知られている。
さらに、関連する他の技術として、コピー元装置は、コピー先装置に設けられた受信用バッファの識別に用いられる受信用バッファ識別情報を取得する識別情報取得部と、前記受信用バッファに転送するデータを格納する送信用バッファとを備える。また、コピー元装置は、転送処理を行う際に、送信用バッファに設けられた送信用バッファ識別情報と受信用バッファ識別情報とに基づいて送信用バッファと受信用バッファとを対応づけるデータ転送制御部を備える。さらに、コピー元装置は、対応づけに基づいて送信用バッファのデータを受信用バッファに対して転送する転送処理部を備える技術が知られている（例えば、特許文献１〜特許文献４）。
特開２００５−１９００５７号公報 特開２０００−１３２３４３号公報 特開２００５−１２２２３５号公報 特開２０１０−２４４５８３号公報
前述した記憶制御技術では、転送元の記憶制御装置において、第１空き領域の獲得や第１空き領域へのデータの書き込みの所要時間が長くなると、他の処理の開始時刻が遅くなり、バックアップの処理時間が長くなるという問題がある。
本発明は、一側面として、バックアップの処理時間を削減する技術を提供する。
本明細書で開示する記憶制御装置のひとつに、第１メモリと、獲得部と、書込部と、要求部と、転送部とを備える記憶制御装置がある。第１記憶部は、第１記憶装置に書き込むデータを記憶する。獲得部は、第１記憶装置へのデータの書き込み要求が与えられたとき、データを書き込むために使用する第１記憶部の第１空き領域を獲得する。書込部は、データを第１記憶部に書き込む。要求部は、書込部による第１記憶部へのデータの書き込みが完了する前に、第２記憶装置に書き込むデータを記憶する第２記憶部を備える転送先の記憶制御装置に対して、データを書き込むために使用する第２記憶部の第２空き領域の獲得を要求する。転送部は、転送先の記憶制御装置に第１記憶部に書き込んだデータを転送する。
１実施態様によれば、バックアップの処理時間を削減することができる。
記憶制御装置の一実施例を示す機能ブロック図である。 ストレージシステムの一実施例を示すブロック図である。 通信経路の一例を示す図である。 同期処理でバックアップする処理の一例を示す図である。 同期処理でバックアップする処理におけるデータ転送の処理時間を示す図である。 非同期処理でバックアップする処理の一例を示す図（その１）である。 非同期処理でバックアップする処理の一例を示す図（その２）である。 非同期処理でバックアップする処理の一例を示す図（その３）である。 非同期処理でバックアップする処理の一例を示す図（その４）である。 同期処理のバックアップの処理時間と非同期処理のバックアップの処理時間との違いを示す図である。 転送元の記憶制御装置の処理を示すフローチャート（その１）である。 転送元の記憶制御装置の処理を示すフローチャート（その２）である。 転送元の記憶制御装置の処理を示すフローチャート（その３）である。 転送元の記憶制御装置の処理を示すフローチャート（その４）である。 転送元の記憶制御装置の処理を示すフローチャート（その５）である。 転送元の記憶制御装置の処理を示すフローチャート（その６）である。 転送元の記憶制御装置の処理を示すフローチャート（その７）である。 転送先の記憶制御装置による空き領域の獲得処理を示すフローチャートである。 中継先の記憶制御装置による空き領域の獲得処理を示すフローチャート（その１）である。 中継先の記憶制御装置による空き領域の獲得処理を示すフローチャート（その２）である。
［実施形態］
実施形態の記憶制御装置について説明する。
図１は、記憶制御装置の一実施例を示す機能ブロック図である。
図１を参照して、実施形態の記憶制御装置について説明する。以下の説明では、転送元の記憶制御装置１、転送先の記憶制御装置２、転送元の記憶制御装置１と同じ筐体内にある中継先の記憶制御装置３、および転送先の記憶制御装置２と同じ筐体内にある中継先の記憶制御装置４の機能を説明する。
また、転送元の記憶制御装置１とは、コピー元の記憶装置に接続された記憶制御装置である。転送先の記憶制御装置２とは、コピー先の記憶装置に接続された記憶制御装置である。中継先の記憶制御装置３と、中継先の記憶制御装置４とは、転送元の記憶制御装置１と、転送先の記憶制御装置２との間でデータや各種要求の送受信を中継する記憶制御装置である。
転送元の記憶制御装置１、転送先の記憶制御装置２、中継先の記憶制御装置３、および中継先の記憶制御装置４の機能は、同じ機能を有するので、転送元の記憶制御装置１の機能を一例として説明する。
記憶制御装置１は、例えば、制御部１０と、記憶部２０と、送受信部３０とを備える。記憶制御装置１は、例えば、後述するコントロールモジュールである。
制御部１０は、獲得部１１と、取得部１２と、書込部１３と、要求部１４と、転送部１５と、決定部１６と、通知部１７とを含む。記憶部２０は、キャッシュ部２１と、メモリ部２３とを含む。そして、キャッシュ部２１は、コピー元の記憶装置に書き込むデータ２２を一時的に記憶する。メモリ部２３は、識別情報２４と、管理情報２５と、性能情報２６とを記憶する。送受信部３０は、受信部３１と、送信部３２とを含む。データ２２とは、書き込み要求において、コピー元の記憶装置に書き込む全データのことである。
獲得部１１は、ホストからコピー元の記憶装置へのデータ２２の書き込み要求が与えられたとき、データ２２を書き込むために使用する第１記憶部の第１空き領域を獲得する。第１記憶部とは、転送元の記憶制御装置１が備える記憶部２０のことである。また、第１空き領域とは、例えば、第１記憶部に含まれるキャッシュ部２１の記憶領域の一部である。また、書き込み要求は、ホストから送信され、転送元の記憶制御装置１の受信部３１で受信されると、獲得部１１、要求部１４、転送部１５、および決定部１６に与えられる。そして、書き込み要求には、例えば、データ２２の書き込み先の記憶装置の識別番号と、書き込むデータのサイズなどの情報が付与されている。また、書き込み要求には、データ２２がバックアップするデータであるか否かを示す実施情報と、バックアップを同期型と非同期型とのどちらで実行するのかを示す種別情報とが付与されても良い。
取得部１２は、獲得部１１が第１空き領域を獲得したとき、データ２２を取得する。取得部１２は、例えば、獲得部１１が第１空き領域を獲得したとき、ホストにデータ２２の取得を要求する。これにより、取得部１２は、ホストからの応答として、データ２２を取得しても良い。
書込部１３は、取得部１２がホストから取得したデータ２２を第１記憶部に書き込む。
要求部１４は、書込部１３による第１記憶部へのデータ２２の書き込みが完了する前に、第２記憶部を備える転送先の記憶制御装置２に対して、データ２２を書き込むために使用する第２記憶部の第２空き領域の獲得を要求する。第２記憶部とは、転送先の記憶制御装置２が備える記憶部２０のことであり、第２記憶装置に書き込むデータ２２を記憶する。
要求部１４は、データ２２の書き込み要求が与えられてから、獲得部１１が第１空き領域を獲得するまでの獲得時間が第１閾値以上であるか否かを判定しても良い。そして、要求部１４は、獲得時間が第１閾値以上であるとき、書込部１３が第１記憶部へのデータ２２の書き込みを完了する前に、転送先の記憶制御装置に対して、第２空き領域の獲得を要求しても良い。第１閾値は、例えば、ストレージシステムにおいて、非同期処理でバックアップする処理におけるオーバーヘッドが短縮されるように、適宜設定しても良い。
さらに、要求部１４は、第１空き領域を獲得してから、書込部１３が第１記憶装置に書き込むデータ２２を第１記憶部に書き込み完了するまでの書き込み時間が第２閾値以上であるか否かを判定しても良い。そして、要求部１４は、書き込み時間が第２閾値以上であるとき、書込部１３が第１記憶部へのデータ２２の書き込みを完了する前に、転送先の記憶制御装置２に対して、第２空き領域の獲得を要求しても良い。第２閾値は、例えば、ストレージシステムにおいて、非同期処理でバックアップする処理におけるオーバーヘッドが短縮されるように、適宜設定しても良い。
また、要求部１４は、データ２２の書き込み要求が与えられてから、書込部１３が第１記憶装置に書き込むデータ２２を第１記憶部に書き込み完了するまでの転送準備時間が第５閾値以上であるか否かを判定しても良い。そして、要求部１４は、データ２２を第１記憶部に書き込み完了するまでの時間が第５閾値以上であるとき、書込部１３が第１記憶部へのデータ２２の書き込みを完了する前に、転送先の記憶制御装置２に対して、第２空き領域の獲得を要求する。第５閾値は、例えば、ストレージシステムにおいて、非同期処理でバックアップする処理におけるオーバーヘッドが短縮されるように、適宜設定しても良い。
転送部１５は、転送先の記憶制御装置２に第１記憶部に書き込んだデータ２２を転送する。
また、転送部１５は、書込部１３が第１記憶装置に書き込むデータ２２のうち、所定量以上のデータが第１記憶部に書込まれたとき、所定量のデータを転送先の記憶制御装置に転送しても良い。以下の説明では、所定量のデータのことを分割データとも言う。所定量のデータとは、例えば、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送の単位のデータや、データを書き込むキャッシュページの単位のデータでも良い。また、所定量のデータとは、ＤＭＡ転送の単位の複数個分のデータや、データ２２を書き込むキャッシュページの単位の複数個分のデータでも良い。また、所定量のデータのサイズは、非同期処理でバックアップする処理におけるオーバーヘッドが短縮されるように、適宜設定しても良い。
転送部１５は、書き込み要求が与えられてから、転送先の記憶制御装置２に第１記憶装置に書き込むデータ２２を転送完了するまでの応答時間が第３閾値以上であるか否かを判定しても良い。そして、転送部１５は、応答時間が第３閾値以上であるとき、データ２２のうち、所定量以上のデータが第１空き領域に書込まれたとき、所定量のデータを転送先の記憶制御装置２に転送する。第３閾値は、例えば、ストレージシステムにおいて、非同期処理でバックアップする処理におけるオーバーヘッドが短縮されるように、適宜設定しても良い。
転送部１５は、第１空き領域を獲得してから、書込部１３が第１記憶装置に書き込むデータ２２を第１記憶部に書き込み完了するまでの書き込み時間が第４閾値以上であるか否かを判定しても良い。そして、転送部１５は、書き込み時間が第４閾値以上である場合、データ２２のうち、所定量以上のデータが第１空き領域に書込まれたとき、所定量のデータを転送先の記憶制御装置に転送する。第４閾値は、例えば、ストレージシステムにおいて、非同期処理でバックアップする処理におけるオーバーヘッドが短縮されるように、適宜設定しても良い。なお、第４閾値は、第２閾値と同じ時間でも良い。
転送部１５は、書込部１３が第１記憶装置に書き込むデータ２２を第１空き領域に書き込み完了してから、転送先の記憶制御装置２に第１記憶装置に書き込むデータ２２を転送完了するまでの転送時間が第６閾値以上であるか否かを判定しても良い。そして、転送部１５は、応答時間が第６閾値以上である場合、データ２２のうち、所定量以上のデータ２２が第１記憶部に書込まれたとき、所定量のデータ２２を転送先の記憶制御装置２に転送する。第６閾値が、例えば、ストレージシステムにおいて、非同期処理でバックアップする処理におけるオーバーヘッドが短縮されるように、適宜設定しても良い。
決定部１６は、データ２２や要求を転送先の記憶制御装置２に転送する通信経路を決定する。決定部１６による通信経路の決定については、後述する。
通知部１７は、決定部１６により決定された通信経路を、通信経路上の記憶制御装置に通知する。通信経路上の記憶制御装置とは、例えば、転送先の記憶制御装置２と、中継先の記憶制御装置３と、中継先の記憶制御装置４とのことである。
ここで、転送先の記憶制御装置２と、中継先の記憶制御装置３と、中継先の記憶制御装置４とが有する機能の中で、転送元の記憶制御装置１と異なる機能を説明する。
転送先の記憶制御装置２が備える第２獲得部は、転送元の記憶制御装置１から第２空き領域の獲得要求を受信したとき、第２記憶部の第２空き領域を獲得する。
転送元の記憶制御装置１において、決定部１６は、中継先の記憶制御装置３を介して、転送先の記憶制御装置２にデータ２２を転送する通信経路を決定する。また、要求部１４は、書込部１３による第１記憶部へのデータ２２の書き込みが完了する前に、中継するデータ２２を記憶する第３記憶部を備える中継先の記憶制御装置３に対してデータ２２を書き込むために使用する第３記憶部の第３空き領域の獲得を要求する。そして、中継先の記憶制御装置３が備える第３獲得部は、転送元の記憶制御装置１から第３空き領域の獲得要求を受信したとき、第３記憶部の第３空き領域を獲得する。また、中継元の記憶制御装置３が備える第３要求部は、第３獲得部による第３空き領域の獲得が完了する前に、通知部１７から通知された通信経路を参照し、転送先の記憶制御装置２に第２空き領域の獲得を要求する。なお、転送元の記憶制御装置１が中継先の記憶制御装置３を介して、転送先の記憶制御装置２にデータ２２を転送する通信処理のことを、クロスアクセスとも言う。
転送元の記憶制御装置１において、決定部１６が中継先の記憶制御装置３と、中継先の記憶制御装置４とを介して、転送先の記憶制御装置２にデータ２２を転送する通信経路を決定する。第３要求部は、第３獲得部による第３空き領域の獲得が完了する前に、中継するデータ２２を記憶する第４記憶部を備える第２中継先の記憶制御装置に対して、データ２２を書き込むために使用する第４記憶部の第４空き領域の獲得を要求する。そして、中継先の記憶制御装置４が備える第４獲得部は、第４空き領域の獲得要求を受信したとき、第４記憶部の第４空き領域を獲得する。また、中継先の記憶制御装置４が備える第４要求部は、第４獲得部による第４空き領域の獲得が完了する前に、通知部１７から通知された通信経路を参照し、転送先の記憶制御装置２に第２空き領域の獲得を要求する。
キャッシュ部２１は、書き込み要求において、ホストから取得したコピー元の記憶装置に書き込むデータ２２を一時的に記憶する。
メモリ部２３は、バックアップ処理で用いる各種情報を記憶する。
識別情報２４には、例えば、ストレージシステムが備える複数の記憶装置それぞれの識別番号を示す情報が格納されている。また、コピー先の記憶装置の識別番号には、例えば、記憶制御装置１からコピー先の記憶装置にデータ２２を転送するための複数の通信経路を示す情報が関連付けられて記憶されても良い。決定部１６は、例えば、ホストから書き込み要求を与えられたとき、識別情報２４に格納されたコピー先の記憶装置の識別情報２４に関連付けられた複数の通信経路を参照しても良い。そして、決定部１６は、例えば、ラウンドロビンや、過去の通信経路の使用率に応じて通信経路を決定し、データ２２の転送処理の負荷分散をしても良い。
また、転送部１５は、ホストから書き込み要求が与えられたとき、識別情報２４に格納されたコピー先の記憶装置の識別番号を指定して、転送先の記憶制御装置２にデータ２２を転送しても良い。これにより、転送先の記憶制御装置２は、コピー先の記憶装置を識別し、転送元の記憶制御装置１から転送されたデータ２２をコピー先の記憶装置に書き込む。識別番号は、例えば、ＬＵＮ（ｌｏｇｉｃａｌ ｕｎｉｔ ｎｕｍｂｅｒ）番号でも良い。
管理情報２５には、例えば、データ２２のうち、第１記憶装置に記憶されたデータを識別する情報が格納されている。すなわち、管理情報２５は、第１記憶装置に対するデータ２２の書き込みの進捗状況を示す情報である。管理情報２５は、例えば、ビットマップでも良い。
性能情報２６は、例えば、前回までの処理において計算された各種処理の処理時間を示す情報である。性能情報２６には、例えば、獲得時間と、書き込み時間と、転送準備時間と、応答時間と、転送時間とが格納されても良い。性能情報２６には、さらに、第１閾値〜第６閾値が格納されても良い。性能情報２６は、例えば、キャッシュのヒット率（獲得時間）、レスポンス時間（応答時間）、書き込み性能（書き込み時間）、スループット（転送時間）などが格納されている。
要求部１４は、書込部１３が第１記憶部へのデータ２２の書き込みを完了する前に、転送先の記憶制御装置２に対して、第２空き領域の獲得を要求するか否かを判定するとき、性能情報２６に格納された時間と閾値を用いて判定しても良い。また、転送部１５は、データ２２のうち、所定量のデータを転送先の記憶制御装置２に転送するか否かを判定するとき、性能情報２６に格納された時間と閾値を用いて判定しても良い。
受信部３１は、ホストや他の記憶制御装置から送信されるデータ２２や要求を受信する。
送信部３２は、ホストや他の記憶制御装置にデータ２２や要求を送信する。
図２は、ストレージシステムの一実施例を示すブロック図である。
図２を参照して、実施形態のストレージシステム５について説明する。図２では、説明の簡単化のため、ストレージシステム５が２つの筐体を備える例を示すが、３つ以上の筐体を備えても良い。
ストレージシステム５は、ホストコンピュータ４１、４２と、筐体５１、５２とを備える。筐体５１は、コントロールモジュール６０、７０と、コピー元の記憶装置１０１とを備える。また、筐体５２は、コントロールモジュール８０、９０と、コピー先の記憶装置１０２とを備える。なお、図示しないが、各コントロールモジュール６０〜９０には、複数の記憶装置が接続されても良い。
そして、筐体５１と、筐体５２とは、ネットワーク６を介して通信可能に接続されている。以下の説明では、ホストコンピュータ４１、４２のことをホスト４１、４２とも言う。また、コントロールモジュール６０〜９０のことを、ＣＭ６０〜ＣＭ９０とも言う。
ホスト４１は、例えば、サーバであり、筐体５１に記憶装置１０１の識別番号が付与された書き込み要求と、データ２２とを送信する。ホスト４２は、ホスト４１と同じ構成であるため、説明を省略する。
筐体５１は、例えば、ストレージ装置であり、コントロールモジュール６０、７０と、記憶装置１０１とを備える。筐体５２は、筐体５１と同じ構成であるため、説明を省略する。
ＣＭ６０は、制御回路６１と、メモリ６２と、キャッシュ６３と、ＣＡ６４と、ＲＡ６５と、ＦＣ６６、６７とを備える。そして、ＣＭ６０は、例えば、図１の記憶制御装置１として機能する。ＣＭ７０〜ＣＭ９０は、ＣＭ６０と同じ構成要素を用いて構成されるため、説明を省略する。ＣＭ７０は、例えば、中継先の記憶制御装置３として機能する。また、ＣＭ８０は、例えば、中継先の記憶制御装置４として機能する。そして、ＣＭ９０は、例えば、転送先の記憶制御装置２として機能する。以下の説明では、転送元の記憶制御装置１のことを、ＣＭ６０とも言う。転送先の記憶制御装置２のことを、ＣＭ９０とも言う。中継先の記憶制御装置３のことを、ＣＭ７０とも言う。中継先の記憶制御装置４のことを、ＣＭ８０とも言う。
制御回路６１は、ＣＭ（Ｃｏｎｔｒｏｌｌｅｒ Ｍｏｄｕｌｅ）６０全体の制御をする。そして、制御回路６１は、例えば、ＣＰＵ、マルチコアＣＰＵ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）およびＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）などである。制御回路６１は、例えば、図１において、制御部１０として機能する。なお、記憶部２０に記憶されるデータ２２と、識別情報２４と、管理情報２５と、性能情報２６とは、例えば、ＣＰＵ、ＦＰＧＡ、およびＰＬＤのキャッシュに記憶されても良い。
メモリ６２は、各種データを記憶する。そして、メモリ６２は、例えば、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）およびＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの半導体メモリや、ＨＤ（Ｈａｒｄ Ｄｉｓｋ）などで構成される。メモリ６２は、例えば、図１において、メモリ部２３として機能する。そして、メモリ６２は、例えば、図１に示す、識別情報２４と、管理情報２５と、性能情報２６とを記憶しても良い。なお、メモリ６２は、例えば、図１において、キャッシュ部２１として機能しても良い。この場合には、メモリ６２は、図１に示すデータ２２を記憶しても良い。
また、ＲＯＭは、ブートプログラムなどのプログラムを記憶している。ＲＡＭは、制御回路６１のワークエリアとして使用される。ＨＤは、ＯＳ、アプリケーションプログラム、ファームウェアなどのプログラム、および各種データを記憶している。
メモリ６２は、例えば、制御回路６１を、制御部１０として機能させる記憶制御プログラムを記憶する。
記憶制御処理をするとき、記憶制御装置１は、メモリ６２に記憶された記憶制御プログラムをＲＡＭに読み出す。そして、ＲＡＭに読み出された記憶制御プログラムを制御回路６１で実行することにより、記憶制御装置１は、記憶制御処理を実行する。
なお、記憶制御プログラムは、制御回路６１が後述するＣＡ６４を介してアクセス可能であれば、ホスト４１が有する記憶装置に記憶されていても良い。
キャッシュ６３は、ホスト４１から送信され、記憶装置１０１に記憶するデータ２２を一時的に記憶する。そして、キャッシュ６３は、例えば、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、およびＲＡＭなどの半導体メモリで構成される。そして、キャッシュ６３は、例えば、図１に示す、データ２２を記憶しても良い。なお、キャッシュ６３は、例えば、図１において、メモリ部２３として機能しても良い。この場合には、キャッシュ６３は、図１に示す識別情報２４と、管理情報２５と、性能情報２６とを記憶しても良い。
ＣＡ（Ｃｈａｎｎｅｌ Ａｄａｐｔｅｒ）６４は、ホスト４１との通信を制御する通信インターフェイスである。ＲＡ（Ｒｅｍｏｔｅ Ａｄａｐｔｅｒ）６５は、ＣＭ８０のＲＡ８５やＣＭ９０のＲＡ９５と接続され、筐体５２との通信を制御する通信インターフェイスである。ＦＣ（Ｆｉｂｒｅ Ｃｈａｎｎｅｌ）６６は、記憶装置との通信を制御する通信インターフェイスである。ＣＡ６４と、ＲＡ６５と、ＦＣ６６は、例えば、図１において、送受信部３０として機能する。
ネットワーク６は、例えば、ＬＡＮ、無線通信、またはインターネットなどであり、ＣＭ６０と他の装置を通信接続する。
また、図示しないがＣＭ６０は、読書装置と、記録媒体と、入出力インターフェイスと、表示装置と、バスとを備えても良い。
読書装置は、バスを介して制御回路６１に制御され、着脱可能な記録媒体のデータのリード／ライトを行なう。そして、読書装置は、例えば、ＦＤＤ（Ｆｌｏｐｐｙ Ｄｉｓｋ Ｄｒｉｖｅ）、ＣＤＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｄｒｉｖｅ）、ＤＶＤＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ Ｄｒｉｖｅ）、ＢＤＤ（Ｂｌｕ−ｒａｙ（登録商標） Ｄｉｓｋ Ｄｒｉｖｅ）およびＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）などである。
記録媒体は、各種データを保存する。記録媒体は、例えば、記憶制御プログラムを記憶する。さらに、記録媒体は、図１に示す、識別情報２４と、管理情報２５と、性能情報２６とを記憶しても良い。
そして、記録媒体は、読書装置とバスを介して制御回路６１に接続され、制御回路６１が読書装置を制御することにより、データのリード／ライトが行なわれる。また、記録媒体は、例えば、ＦＤ（Ｆｌｏｐｐｙ Ｄｉｓｋ）、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、ＢＤ（Ｂｌｕ−ｒａｙ（登録商標） Ｄｉｓｋ）、およびフラッシュメモリなどである。
入出力インターフェイスは、例えば、キーボード、マウス、およびタッチパネルなどと接続され、接続された装置から各種情報を示す信号が入力されると、入力された信号を、バスを介して制御回路６１に出力する。また、入出力インターフェイスは、制御回路６１から出力された各種情報を示す信号が入力されると、接続された各種装置にその信号を出力する。
表示装置は、例えば、入出力インターフェイスに接続され、各種情報を表示する。
図３は、通信経路の一例を示す図である。
図３を参照して、バックアップ処理で用いる通信経路を説明する。図３には、一例として、記憶装置１０１をコピー元に設定し、ＣＭ９０に接続された記憶装置１０２をコピー先に設定したときの通信経路を示す。
図３に示すように、ＣＭ６０と、ＣＭ９０との間の通信経路は、通信経路Ｐ１〜Ｐ４がある。通信経路Ｐ１は、ＣＭ６０とＣＭ９０とが直接通信をする通信経路である。通信経路Ｐ２は、ＣＭ６０とＣＭ９０とがＣＭ７０を介して通信をする通信経路である。通信経路Ｐ３は、ＣＭ６０とＣＭ９０とがＣＭ８０を介して通信をする通信経路である。通信経路Ｐ４は、ＣＭ６０とＣＭ９０とがＣＭ７０とＣＭ８０とを介して通信をする通信経路である。通信経路Ｐ１〜Ｐ４を示す情報は、ＣＭ６０に接続された記憶装置１０１をコピー元に設定し、ＣＭ９０に接続された記憶装置１０２をコピー先に設定したとき、識別情報２４に記憶装置１０２の識別番号と関連付けられて格納されても良い。
記憶装置１０１をコピー元に設定し、記憶装置１０２をコピー先に設定したときの通信経路は、例えば、ＣＭ６０がＲＡ６５を備えていないとき、通信経路Ｐ２、Ｐ４のみとなる。この場合には、記憶装置１０２の識別番号と関連付けられて、通信経路Ｐ２、Ｐ４を示す情報が識別情報２４に格納されても良い。
また、記憶装置１０１をコピー元に設定し、記憶装置１０２をコピー先に設定したときの通信経路は、例えば、ＣＭ９０がＲＡ９５を備えていないとき、通信経路Ｐ３、Ｐ４のみとなる。この場合には、記憶装置１０２の識別番号と関連付けられて、通信経路Ｐ３、Ｐ４を示す情報が識別情報２４に格納されても良い。
以上のように、記憶装置１０１と記憶装置１０２との間の通信経路を、識別情報２４に設定することにより、ホスト４１から受信したデータ２２を転送するとき、決定部１６は、複数の通信経路の中から通信経路を選択することができる。また、決定部１６は、ラウンドロビンや過去の通信経路の使用率に応じて複数の通信経路の中から使用する通信経路を決定することにより、データ２２を転送する処理の負荷を分散することができる。
図４は、同期処理でバックアップする処理の一例を示す図である。
図４を参照して、同期処理でバックアップする処理を説明する。同期処理のバックアップとは、例えば、バックアップする処理に含まれる各処理について、１つの処理が終わるごとに、次の処理を順番に実行する処理のことを言う。
図４は、ＣＭ６０からＣＭ９０に、ＣＭ７０とＣＭ８０とを介してデータ２２を転送する処理を示す。すなわち、図４は、バックアップ処理において、データ２２を転送する処理の手順が最も多くなる例を示している。図４のストレージシステム５は、図２のストレージシステム５と同じ構成である。また、図４では、説明の簡単化のため、各記憶制御装置から制御回路およびメモリの図示を省略している。
ホスト４１は、コピー元の記憶装置１０１にデータ２２を書き込むとき、記憶装置１０１と接続されているＣＭ６０に書き込み要求を送信する（Ｓ１）。
ＣＭ６０は、書き込み要求を受信すると、データ２２を書き込むために使用するキャッシュ６３の第１空き領域（ＦＳ：Ｆｒｅｅ Ｓｐａｃｅ）６８を獲得し、ホスト４１に第１空き領域６８の獲得完了の通知を送信する（Ｓ２）。
ホスト４１は、第１空き領域６８の獲得完了の通知を受信すると、ＣＭ６０にデータ２２を送信する（Ｓ３）。
ＣＭ６０は、データ２２を受信すると、データ２２をキャッシュ６３に書き込む。そして、ＣＭ６０は、データ２２の書き込みが完了したとき、データ２２を転送する通信経路を決定し、ＣＭ７０にデータ２２を転送するために使用するキャッシュ７３の第３空き領域７８の獲得を要求する（Ｓ４）。また、ＣＭ６０は、決定した通信経路を通信経路上のＣＭ７０と、ＣＭ８０と、ＣＭ９０とに通知する。そして、ＣＭ６０は、所定のタイミングで、キャッシュ６３に書き込んだデータ２２をコピー元の記憶装置１０１に記憶しても良い。ＣＭ６０は、例えば、キャッシュ６３に書き込んだデータ２２を、制御回路６１の使用率が少ないときに、コピー元の記憶装置１０１に記憶しても良い。
ＣＭ７０は、第３空き領域７８の獲得要求を受信すると、第３空き領域７８を獲得し、ＣＭ６０に第３空き領域７８の獲得完了の通知を送信する（Ｓ５）。
ＣＭ６０は、第３空き領域７８の獲得完了の通知を受信すると、第１空き領域６８に書き込んだデータ２２をＣＭ７０に送信する（Ｓ６）。そして、ＣＭ６０は、ホスト４１からの書き込み要求に対する書き込み応答を送信する。そして、ホスト４１は、ＣＭ６０から書き込み応答を受信すると、ＣＭ６０との通信を終了しても良い。
ＣＭ７０は、データ２２を受信すると、データ２２をキャッシュ７３に書き込む。そして、ＣＭ７０は、データ２２の書き込みが完了したとき、ＣＭ６０から通知された通信経路に従って、ＣＭ８０にデータ２２を転送するために使用するキャッシュ８３の第４空き領域８８の獲得を要求する（Ｓ７）。
ＣＭ８０は、第４空き領域８８の獲得要求を受信すると、第４空き領域８８を獲得し、ＣＭ７０に第４空き領域８８の獲得完了の通知を送信する（Ｓ８）。
ＣＭ７０は、第４空き領域８８の獲得完了の通知を受信すると、第３空き領域７８に書き込んだデータ２２をＣＭ８０に送信する（Ｓ９）。
ＣＭ８０は、データ２２を受信すると、データ２２をキャッシュ８３に書き込む。そして、ＣＭ８０は、データ２２の書き込みが完了したとき、ＣＭ６０から通知された通信経路に従って、ＣＭ９０にデータ２２を書き込むために使用するキャッシュ９３の第２空き領域９８の獲得を要求する（Ｓ１０）。
ＣＭ９０は、第２空き領域９８の獲得要求を受信すると、第２空き領域９８を獲得し、ＣＭ８０に第２空き領域９８の獲得完了の通知を送信する（Ｓ１１）。
ＣＭ８０は、第２空き領域９８の獲得完了の通知を受信すると、第４空き領域８８に書き込んだデータ２２をＣＭ９０に送信する。そして、ＣＭ９０は、データ２２を受信すると、データ２２をキャッシュ９３に書き込む（Ｓ１２）。
また、ＣＭ９０は、キャッシュ９３に書き込んだデータ２２を記憶装置１０２に書き込む（Ｓ１３）。そして、ＣＭ９０は、データ２２を受信したことを、バックアップ処理で用いた通信経路を介してＣＭ６０に通知しても良い。
なお、ＣＭ９０は、所定のタイミングで、キャッシュ９３に書き込んだデータ２２をコピー先の記憶装置１０２に記憶しても良い。ＣＭ９０は、例えば、キャッシュ９３に書き込んだデータ２２を、制御回路９１の使用率が少ないときに、コピー先の記憶装置１０２に記憶しても良い。
以上のように、ストレージシステム５は、ＣＭ６０からＣＭ９０にデータ２２を転送することにより、データ２２を記憶装置１０２に書き込んで、記憶装置１０１の記憶内容と同じ内容を記憶装置１０２にバックアップすることができる。
図４で説明したデータ２２のバックアップ処理では、Ｓ１〜Ｓ１３までの処理が順番に処理されるので、Ｓ１〜Ｓ１３の処理にかかる時間がバックアップ処理時間として蓄積される。そして、ＣＭ６０は、例えば、ＣＭ９０からデータ２２を受信したことが通知されたとき、ホスト４１にＩ／Ｏ応答を送信する。したがって、バックアップ処理時間が長いほど、ＣＭ６０からホスト４１にＩ／Ｏ応答が返されるまでの時間が長くなる。
図５は、同期処理でバックアップする処理におけるデータ転送の処理時間を示す図である。
図４と図５とを参照して、同期処理でバックアップする処理の処理時間について説明する。
図５は、説明の簡単化のため、バックアップする処理において、転送元の記憶制御装置１であるＣＭ６０から転送先の記憶制御装置２であるＣＭ９０に直接データ２２を転送する処理を一例として説明する。以下の説明では、ＲＥＣにおいて、ＣＭ６０とＣＭ９０とがＳＣＳＩ−ＦＣＰ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ Ｆｉｂｒｅ Ｃｈａｎｎｅｌ Ｐｒｏｔｏｃｏｌ）を利用して通信しているものとして説明する。また、ＣＭ６０とＣＭ９０と間のＲＴＴ（Ｒｏｕｎｄ−Ｔｒｉｐ ｄｅｌａｙ Ｔｉｍｅ）は、例えば、４０ｍｓであるものとする。
ＳＣＳＩ−ＦＣＰでは、ＦＣＰ＿ＣＭＮＤ、ＦＣＰ＿ＸＦＥＲ＿ＲＤＹ、ＦＣＰ＿ＤＡＴＡ、ＦＣＰ＿ＲＳＰのフレームを使用して、ＣＭ６０とＣＭ９０との間でデータ２２の送受信を行う。
まず、ＣＭ６０は、ＦＣＰ＿ＣＭＮＤ（ＦＣＰ Ｃｏｍｍａｎｄ）を利用して、ＣＭ９０に第２空き領域９８の獲得を要求する（Ｓ２１）。
ＣＭ９０は、ＣＭ６０からＦＣＰ＿ＣＭＮＤを受信すると、第２空き領域９８の獲得をする（Ｓ２２）。
そして、ＣＭ９０は、第２空き領域９８の獲得が完了すると、ＦＣＰ＿ＸＦＥＲ＿ＲＤＹ（ＦＣＰ Ｒｅａｄｙ）を利用して、ＣＭ６０に第２空き領域９８の獲得完了を通知する（Ｓ２３）。すなわち、ＣＭ９０は、データ２２の受信準備ができたことをＣＭ６０に通知する。
ＣＭ６０は、ＦＣＰ＿ＸＦＥＲ＿ＲＤＹを受信すると、ＦＣＰ＿ＤＡＴＡ（ＦＣＰ Ｄａｔａ）を利用して、ＦＣＰ＿ＣＭＮＤ前にキャッシュ６３に書き込んだデータ２２を、ＣＭ９０に送信する（Ｓ２４）。
ＣＭ９０は、ＦＣＰ＿ＤＡＴＡによりデータ２２を受信すると、ＦＣＰ＿ＲＳＰ（ＦＣＰ Ｒｅｓｐｏｎｓｅ）を利用して、ＣＭ６０にデータ２２を受信したことを通知する（Ｓ２５）。
上述のように、ＣＭ６０は、Ｓ２１〜Ｓ２５の処理を実行することにより、データ２２をＣＭ９０に転送している。
ここで、ＣＭ６０とＣＭ９０と間のＲＴＴが４０ｍｓであるので、Ｓ２１、Ｓ２３、およびＳ２５における各フレームの送受信には、２０ｍｓの処理時間がかかる。さらに、Ｓ２２における第２空き領域９８の獲得処理時間には、書込みするデータ２２のデータ量に応じて、βｍｓの処理時間がかかるものとする。そして、Ｓ２４におけるデータ２２の送受信には、２０ｍｓと、転送するデータ２２のデータ量と、ネットワーク６の帯域とに応じて加算されるαｍｓの処理時間がかかるものとする。
したがって、バックアップを同期処理で実行すると、ＣＭ６０からＣＭ９０にデータ２２を転送するには、８０ｍｓ＋αｍｓ＋βｍｓの処理時間がかかることになる。
さらに、ＣＭ９０は、Ｓ２４で受信したデータ２２を、第２空き領域９８に書き込んでからＳ２５の処理を実行する。したがって、処理時間には、第２空き領域９８へのデータ２２の書き込み時間も加算されることになる。
また、クロスアクセスする場合には、ＣＭ６０がＣＭ９０にデータ２２を転送するとき、ＣＭ７０とＣＭ８０において、第３空き領域や第４空き領域の獲得処理などの処理時間が加算されることになる。
よって、バックアップを同期処理で実行すると、ＣＭ６０〜ＣＭ９０において、空き領域の獲得や空き領域へのデータの書き込みの所要時間が長くなると、他の処理の開始時刻が遅くなり、バックアップの処理時間が長くなるという問題がある。
実施形態の記憶制御装置１は、例えば、バックアップする処理におけるデータ転送において、第１空き領域の獲得が完了する前に、転送先の記憶制御装置２に第２空き領域の獲得を要求する。これにより、実施形態の記憶制御装置１は、第１空き領域の獲得をしているとき、転送先の記憶制御装置２に第２空き領域の獲得処理を実行させ、バックアップの処理時間を削減するものである。
また、実施形態の記憶制御装置１は、データ２２のうち、所定量以上のデータが第１記憶部に書込まれたとき、所定量のデータを転送先の記憶制御装置２に転送する。これにより、実施形態の記憶制御装置１は、データの転送開始時刻を早くするとともに、転送するデータ２２のデータ量と、ネットワーク６の帯域とに応じて加算されるαｍｓの処理時間を短縮し、バックアップの処理時間を削減するものである。
図６〜図９は、非同期処理でバックアップする処理の一例を示す図である。
非同期処理のバックアップとは、例えば、バックアップする処理に含まれる各処理について、複数の処理を非同期に実行する処理のことを言う。
図６を参照して説明する。
図６は、ＣＭ６０からＣＭ９０に、直接データ２２を転送する処理を示す。図６のストレージシステム５は、図２のストレージシステム５と同じ構成である。また、図６では、説明の簡単化のため、各記憶制御装置から制御回路とメモリとの図示を省略している。
ホスト４１は、コピー元の記憶装置１０１にデータ２２を書き込むとき、記憶装置１０１と接続されているＣＭ６０に書き込み要求を送信する（Ｓ３１）。
ＣＭ６０は、書き込み要求を受信すると、データ２２を書き込むために使用するキャッシュ６３の第１空き領域６８の獲得を開始する（Ｓ３２）。また、ＣＭ６０は、データ２２を転送する通信経路を決定する。図６では、通信経路を、ＣＭ６０からＣＭ９０に直接データ２２を送信する通信経路に決定したものとして説明する。さらに、ＣＭ６０は、性能情報２６を参照して、応答時間が第３閾値以上であるか否かを判定する。図６では、応答時間が第３閾値以上であるものとして説明する。したがって、ＣＭ６０は、データ２２の転送を所定量のデータごとに行なう分割転送方式を用いて転送すると決定する。
そして、ＣＭ６０は、決定した通信経路に従って、ＣＭ９０にデータ２２を書き込むために使用するキャッシュ９３の第２空き領域９８の獲得を要求する（Ｓ３３）。
ＣＭ９０は、第２空き領域９８の獲得要求を受信すると、第２空き領域９８の獲得を開始する（Ｓ３４）。以上により、ＣＭ６０による第１空き領域６８の獲得処理と、ＣＭ９０による第２空き領域９８の獲得処理とが非同期に実行される。
ＣＭ６０は、第１空き領域６８の獲得が完了すると、ホスト４１に第１空き領域６８の獲得完了の通知を送信する。ホスト４１は、第１空き領域６８の獲得完了の通知を受信すると、ＣＭ６０にデータ２２を送信する（Ｓ３５）。ＣＭ６０は、データ２２を受信すると、データ２２をキャッシュ６３に書き込む。
ＣＭ９０は、第２空き領域９８の獲得が完了すると、ＣＭ６０に第２空き領域９８の獲得完了の通知を送信する。ＣＭ６０は、第２空き領域９８の獲得完了の通知を受信すると、データ２２のうち、所定量以上のデータがキャッシュ６３に書き込まれたとき、所定量のデータをＣＭ９０に送信する。ＣＭ６０は、所定量のデータをＣＭ９０に繰り返し送信することにより、データ２２をＣＭ９０に送信する（Ｓ３６）。そして、ＣＭ９０は、所定量のデータを繰り返し受信することにより、ＣＭ６０からデータ２２を受信する。また、ＣＭ９０は、ＣＭ６０から受信した所定量のデータを繰り返しキャッシュ９３に書き込むことにより、データ２２をキャッシュ９３に書き込む。なお、ＣＭ９０による所定量のデータのキャッシュ９３への書き込みは、ＣＭ６０から所定量のデータを受信するごとに開始される。
そして、ＣＭ６０は、ＣＭ９０へのデータ２２の送信が完了すると、ホスト４１からの書き込み要求に対する書き込み応答をホスト４１に送信する。そして、ホスト４１は、ＣＭ６０から書き込み応答を受信すると、ＣＭ６０との通信を終了しても良い。
また、ＣＭ９０は、キャッシュ９３に書き込んだデータ２２を記憶装置１０２に書き込む（Ｓ３７）。なお、ＣＭ９０は、所定のタイミングで、キャッシュ９３に書き込んだデータ２２をコピー先の記憶装置１０２に書き込んでも良い。ＣＭ９０は、例えば、キャッシュ９３に書き込んだデータ２２を、制御回路９１の使用率が少ないときに、コピー先の記憶装置１０２に書き込んでも良い。
以上のように、実施形態の記憶制御装置１、２は、第１空き領域６８の獲得の完了を待つことなく、第２空き領域９８の獲得を開始する。すなわち、実施形態の記憶制御装置１、２は、第１空き領域の獲得処理と、第２空き領域の獲得処理とを非同期に実行するので、バックアップの処理時間を削減することができる。また、実施形態の記憶制御装置１、２は、データ２２の転送を分割して行い、各データ転送の処理時間を短くすることにより、一度に転送するよりも短い時間でデータ２２を転送することができる。さらに、実施形態の記憶制御装置１、２は、データ２２の転送を分割し、空き領域にデータ２２の書き込みが完了する前に、所定量のデータの転送を開始するので、バックアップ処理の時間を削減することができる。
図７を参照して説明する。
図７は、ＣＭ８０を介して、ＣＭ６０からＣＭ９０にデータ２２を転送する処理を示す。図７のストレージシステム５は、図２のストレージシステム５と同じ構成である。また、図７では、説明の簡単化のため、各記憶制御装置から制御回路とメモリとの図示を省略している。
ホスト４１は、コピー元の記憶装置１０１にデータ２２を書き込むとき、記憶装置１０１と接続されているＣＭ６０に書き込み要求を送信する（Ｓ４１）。
ＣＭ６０は、書き込み要求を受信すると、データ２２を書き込むために使用するキャッシュ６３の第１空き領域６８の獲得を開始する（Ｓ４２）。また、ＣＭ６０は、データ２２を転送する通信経路を決定する。図７では、通信経路を、ＣＭ８０を介して、ＣＭ６０からＣＭ９０にデータ２２を送信する通信経路に決定したものとして説明する。さらに、ＣＭ６０は、性能情報２６を参照して、応答時間が第３閾値以上であるか否かを判定する。図７では、応答時間が第３閾値未満であるものとして説明する。したがって、ＣＭ６０は、データ２２を一度の転送処理で送信する一括転送方式を用いて転送すると決定する。
そして、ＣＭ６０は、決定した通信経路に従って、ＣＭ８０にデータ２２を書き込むために使用するキャッシュ８３の第４空き領域８８の獲得を要求する（Ｓ４３）。
ＣＭ８０は、第４空き領域８８の獲得要求を受信すると、第４空き領域８８の獲得を開始する（Ｓ４４）。以上により、ＣＭ６０による第１空き領域６８の獲得処理と、ＣＭ８０による第４空き領域８８の獲得処理とが非同期に実行される。
そして、ＣＭ８０は、決定した通信経路に従って、ＣＭ９０にデータ２２を書き込むために使用するキャッシュ９３の第２空き領域９８の獲得を要求する（Ｓ４５）。
ＣＭ９０は、第２空き領域９８の獲得要求を受信すると、第２空き領域９８の獲得を開始する（Ｓ４６）。以上により、ＣＭ６０による第１空き領域６８の獲得処理と、ＣＭ８０による第４空き領域８８の獲得処理と、ＣＭ９０による第２空き領域９８の獲得処理とが非同期に実行される。
ＣＭ６０は、第１空き領域６８の獲得が完了すると、ホスト４１に第１空き領域６８の獲得完了の通知を送信する。ホスト４１は、第１空き領域６８の獲得完了の通知を受信すると、ＣＭ６０にデータ２２を送信する（Ｓ４７）。ＣＭ６０は、データ２２を受信すると、データ２２のキャッシュ６３への書き込みを開始する。
ＣＭ８０は、第４空き領域８８の獲得が完了すると、ＣＭ６０に第４空き領域８８の獲得完了の通知を送信する。ＣＭ６０は、第４空き領域８８の獲得完了の通知を受信し、キャッシュ６３へのデータ２２の書き込みが完了すると、キャッシュ６３に書き込んだデータ２２をＣＭ８０に送信する（Ｓ４８）。そして、ＣＭ８０は、データ２２を受信すると、データ２２のキャッシュ８３への書き込みを開始する。さらに、ＣＭ６０は、ＣＭ８０へのデータ２２の送信が完了すると、ホスト４１からの書き込み要求に対する書き込み応答をホスト４１に送信する。そして、ホスト４１は、ＣＭ６０から書き込み応答を受信すると、ＣＭ６０との通信を終了しても良い。
ＣＭ９０は、第２空き領域９８の獲得が完了すると、ＣＭ８０に第２空き領域９８の獲得完了の通知を送信する。ＣＭ８０は、第２空き領域９８の獲得完了の通知を受信し、キャッシュ８３へのデータ２２の書き込みが完了すると、キャッシュ８３に書き込んだデータ２２をＣＭ９０に送信する（Ｓ４９）。そして、ＣＭ９０は、データ２２を受信すると、データ２２のキャッシュ９３への書き込みを開始する。
また、ＣＭ９０は、キャッシュ９３へのデータ２２の書き込みが完了すると、キャッシュ９３に書き込んだデータ２２を記憶装置１０２に書き込む（Ｓ５０）。なお、ＣＭ９０は、所定のタイミングで、キャッシュ９３に書き込んだデータ２２をコピー先の記憶装置１０２に書き込んでも良い。ＣＭ９０は、例えば、キャッシュ９３に書き込んだデータ２２を、制御回路９１の使用率が少ないときに、コピー先の記憶装置１０２に書き込んでも良い。
以上のように、実施形態の記憶制御装置１、２、４は、第１空き領域の獲得処理と、第２空き領域の獲得処理と、第４空き領域の獲得処理とを非同期に実行するので、バックアップの処理時間を削減することができる。
図８を参照して説明する。
図８は、ＣＭ７０を介して、ＣＭ６０からＣＭ９０にデータ２２を転送する処理を示す。図８のストレージシステム５は、図２のストレージシステム５と同じ構成である。また、図８では、説明の簡単化のため、各記憶制御装置から制御回路とメモリとの図示を省略している。
ホスト４１は、コピー元の記憶装置１０１にデータ２２を書き込むとき、記憶装置１０１と接続されているＣＭ６０に書き込み要求を送信する（Ｓ６１）。
ＣＭ６０は、書き込み要求を受信すると、データ２２を書き込むために使用するキャッシュ６３の第１空き領域６８の獲得を開始する（Ｓ６２）。また、ＣＭ６０は、データ２２を転送する通信経路を決定する。図８では、通信経路を、ＣＭ７０を介して、ＣＭ６０からＣＭ９０にデータ２２を送信する通信経路に決定したものとして説明する。さらに、ＣＭ６０は、性能情報２６を参照して、応答時間が第３閾値以上であるか否かを判定する。図８では、応答時間が第３閾値未満であるものとして説明する。したがって、ＣＭ６０は、データ２２を一度の転送処理で送信する一括転送方式を用いて転送すると決定する。
そして、ＣＭ６０は、ＣＭ６０が決定した通信経路に従って、ＣＭ７０にデータ２２を書き込むために使用するキャッシュ７３の第３空き領域７８の獲得を要求する（Ｓ６３）。
ＣＭ７０は、第３空き領域７８の獲得要求を受信すると、第３空き領域７８の獲得を開始する（Ｓ６４）。以上により、ＣＭ６０による第１空き領域６８の獲得処理と、ＣＭ７０による第２空き領域７８の獲得処理が非同期に実行される。
そして、ＣＭ７０は、ＣＭ６０が決定した通信経路に従って、ＣＭ９０にデータ２２を書き込むために使用するキャッシュ９３の第２空き領域９８の獲得を要求する（Ｓ６５）。
ＣＭ９０は、第２空き領域９８の獲得要求を受信すると、第２空き領域９８の獲得を開始する（Ｓ６６）。以上により、ＣＭ６０による第１空き領域６８の獲得処理と、ＣＭ７０による第３空き領域７８の獲得処理と、ＣＭ９０による第２空き領域９８の獲得処理とが非同期に実行される。
ＣＭ６０は、第１空き領域６８の獲得が完了すると、ホスト４１に第１空き領域６８の獲得完了の通知を送信する。ホスト４１は、第１空き領域６８の獲得完了の通知を受信すると、ＣＭ６０にデータ２２を送信する（Ｓ６７）。ＣＭ６０は、データ２２を受信すると、データ２２のキャッシュ６３への書き込みを開始する。
ＣＭ７０は、第３空き領域７８の獲得が完了すると、ＣＭ６０に第３空き領域７８の獲得完了の通知を送信する。ＣＭ６０は、第３空き領域７８の獲得完了の通知を受信し、キャッシュ６３へのデータ２２の書き込みが完了すると、キャッシュ６３に書き込んだデータ２２をＣＭ７０に送信する（Ｓ６８）。
そして、ＣＭ７０は、データ２２を受信すると、データ２２のキャッシュ７３への書き込みを開始する。さらに、ＣＭ６０は、ＣＭ７０へのデータ２２の送信が完了すると、ホスト４１からの書き込み要求に対する書き込み応答をホスト４１に送信する。そして、ホスト４１は、ＣＭ６０から書き込み応答を受信すると、ＣＭ６０との通信を終了しても良い。
ＣＭ９０は、第２空き領域９８の獲得が完了すると、ＣＭ７０に第２空き領域９８の獲得完了の通知を送信する。ＣＭ７０は、第２空き領域９８の獲得完了の通知を受信し、キャッシュ７３へのデータ２２の書き込みが完了すると、キャッシュ７３に書き込んだデータ２２をＣＭ９０に送信する（Ｓ６９）。そして、ＣＭ９０は、データ２２を受信すると、データ２２のキャッシュ９３への書き込みを開始する。
また、ＣＭ９０は、キャッシュ９３へのデータ２２の書き込みが完了すると、キャッシュ９３に書き込んだデータ２２を記憶装置１０２に書き込む（Ｓ７０）。なお、ＣＭ９０は、所定のタイミングで、キャッシュ９３に書き込んだデータ２２をコピー先の記憶装置１０１に書き込んでも良い。ＣＭ９０は、例えば、キャッシュ９３に書き込んだデータ２２を、制御回路９１の使用率が少ないときに、コピー先の記憶装置１０２に書き込んでも良い。
以上のように、実施形態の記憶制御装置１、２、３は、第１空き領域の獲得処理と、第２空き領域の獲得処理と、第３空き領域の獲得処理とを非同期に実行するので、バックアップの処理時間を削減することができる。
図９を参照して説明する。
図９は、ＣＭ７０とＣＭ８０とを介して、ＣＭ６０からＣＭ９０にデータ２２を転送する処理を示す。図９のストレージシステム５は、図２のストレージシステム５と同じ構成である。また、図９では、説明の簡単化のため、各記憶制御装置から制御回路とメモリとの図示を省略している。
ホスト４１は、コピー元の記憶装置１０１にデータ２２を書き込むとき、記憶装置１０１と接続されているＣＭ６０に書き込み要求を送信する（Ｓ８１）。
ＣＭ６０は、書き込み要求を受信すると、データ２２を書き込むために使用するキャッシュ６３の第１空き領域６８の獲得を開始する（Ｓ８２）。また、ＣＭ６０は、データ２２を転送する通信経路を決定する。図９では、通信経路を、ＣＭ７０とＣＭ８０とを介して、ＣＭ６０からＣＭ９０にデータ２２を送信する通信経路に決定したものとして説明する。さらに、ＣＭ６０は、性能情報２６を参照して、応答時間が第３閾値以上であるか否かを判定する。図９では、応答時間が第３閾値以上であるものとして説明する。したがって、ＣＭ６０は、データ２２の転送を所定量のデータごとに行なう分割転送方式を用いて転送すると決定する。
そして、ＣＭ６０は、ＣＭ６０が決定した通信経路に従って、ＣＭ７０にデータ２２を書き込むために使用するキャッシュ７３の第３空き領域７８の獲得を要求する（Ｓ８３）。
ＣＭ７０は、第３空き領域７８の獲得要求を受信すると、第３空き領域７８の獲得を開始する（Ｓ８４）。以上により、ＣＭ６０による第１空き領域６８の獲得処理と、ＣＭ７０による第３空き領域７８の獲得処理とが非同期に実行される。
そして、ＣＭ７０は、ＣＭ６０が決定した通信経路に従って、ＣＭ８０にデータ２２を書き込むために使用するキャッシュ８３の第４空き領域８８の獲得を要求する（Ｓ８５）。
ＣＭ８０は、第４空き領域８８の獲得要求を受信すると、第４空き領域８８の獲得を開始する（Ｓ８６）。以上により、ＣＭ６０による第１空き領域６８の獲得処理と、ＣＭ７０による第３空き領域７８の獲得処理と、ＣＭ８０による第４空き領域８８の獲得処理とが非同期に実行される。
そして、ＣＭ８０は、ＣＭ６０が決定した通信経路に従って、ＣＭ９０にデータ２２を書き込むために使用するキャッシュ９３の第２空き領域９８の獲得を要求する（Ｓ８７）。
ＣＭ９０は、第２空き領域９８の獲得要求を受信すると、第２空き領域９８の獲得を開始する（Ｓ８８）。以上により、ＣＭ６０による第１空き領域６８の獲得処理と、ＣＭ７０による第３空き領域７８の獲得処理と、ＣＭ８０による第４空き領域８８の獲得処理と、ＣＭ９０による第２空き領域９８の獲得処理とが非同期に実行される。
ＣＭ６０は、第１空き領域６８の獲得が完了すると、ホスト４１に第１空き領域６８の獲得完了の通知を送信する。ホスト４１は、第１空き領域６８の獲得完了の通知を受信すると、ＣＭ６０にデータ２２を送信する（Ｓ８９）。ＣＭ６０は、データ２２を受信すると、データ２２のキャッシュ６３への書き込みを開始する。
ＣＭ７０は、第３空き領域７８の獲得が完了すると、ＣＭ６０に第３空き領域７８の獲得完了の通知を送信する。ＣＭ６０は、第３空き領域７８の獲得完了の通知を受信すると、データ２２のうち、所定量以上のデータがキャッシュ６３に書き込まれたとき、所定量のデータをＣＭ７０に送信する。ＣＭ６０は、所定量のデータをＣＭ７０に繰り返し送信することにより、データ２２をＣＭ７０に送信する（Ｓ９０）。そして、ＣＭ７０は、所定量のデータを繰り返し受信することにより、ＣＭ６０からデータ２２を受信する。また、ＣＭ７０は、ＣＭ６０から受信した所定量のデータ２２を繰り返しキャッシュ７３に書き込むことにより、データ２２をキャッシュ７３に書き込む。ＣＭ７０による所定量のデータのキャッシュ７３への書き込みは、ＣＭ６０から所定量のデータを受信するごとに開始される。さらに、ＣＭ６０は、ＣＭ７０へのデータ２２の送信が完了すると、ホスト４１からの書き込み要求に対する書き込み応答をホスト４１に送信する。そして、ホスト４１は、ＣＭ６０から書き込み応答を受信すると、ＣＭ６０との通信を終了しても良い。
ＣＭ８０は、第４空き領域８８の獲得が完了すると、ＣＭ７０に第４空き領域８８の獲得完了の通知を送信する。ＣＭ７０は、第４空き領域８８の獲得完了の通知を受信すると、データ２２のうち、所定量以上のデータがキャッシュ７３に書き込まれたとき、所定量のデータをＣＭ８０に送信する。ＣＭ７０は、所定量のデータをＣＭ８０に繰り返し送信することにより、データ２２をＣＭ８０に送信する（Ｓ９１）。そして、ＣＭ８０は、所定量のデータを繰り返し受信することにより、ＣＭ７０からデータ２２を受信する。また、ＣＭ８０は、ＣＭ７０から受信した所定量のデータ２２を繰り返しキャッシュ８３に書き込むことにより、データ２２をキャッシュ８３に書き込む。ＣＭ８０による所定量のデータのキャッシュ８３への書き込みは、ＣＭ７０から所定量のデータを受信するごとに開始される。。
ＣＭ９０は、第２空き領域９８の獲得が完了すると、ＣＭ８０に第２空き領域９８の獲得完了の通知を送信する。ＣＭ８０は、第２空き領域９８の獲得完了の通知を受信すると、データ２２のうち、所定量以上のデータがキャッシュ８３に書き込まれたとき、所定量のデータをＣＭ９０に送信する。ＣＭ８０は、所定量のデータをＣＭ９０に繰り返し送信することにより、データ２２をＣＭ９０に送信する（Ｓ９２）。そして、ＣＭ９０は、所定量のデータを繰り返し受信することにより、ＣＭ８０からデータ２２を受信する。また、ＣＭ９０は、ＣＭ８０から受信した所定量のデータ２２を繰り返しキャッシュ９３に書き込むことにより、データ２２をキャッシュ９３に書き込む。ＣＭ９０による所定量のデータのキャッシュ９３への書き込みは、ＣＭ８０から所定量のデータを受信するごとに開始される。
また、ＣＭ９０は、キャッシュ９３へのデータ２２の書き込みが完了すると、キャッシュ９３に書き込んだデータ２２を記憶装置１０２に書き込む（Ｓ９３）。なお、ＣＭ９０は、所定のタイミングで、キャッシュ９３に書き込んだデータ２２をコピー先の記憶装置１０１に書き込んでも良い。ＣＭ９０は、例えば、キャッシュ９３に書き込んだデータ２２を、制御回路９１の使用率が少ないときに、コピー先の記憶装置１０２に書き込んでも良い。
以上のように、実施形態の記憶制御装置１〜４は、第１空き領域の獲得処理と、第２空き領域の獲得処理と、第３空き領域の獲得処理と、第４空き領域の獲得処理とを非同期に実行するので、バックアップの処理時間を削減することができる。
また、実施形態の記憶制御装置１〜４は、データ２２の転送を分割して行い、各データ転送の処理時間を短くすることにより、一度に転送するよりも短い時間でデータ２２を転送することができる。さらに、実施形態の記憶制御装置１〜４は、データ２２の転送を分割し、空き領域にデータ２２の書き込みが完了する前に、所定量のデータの転送を開始するので、バックアップ処理の時間を削減することができる。
図１０は、同期処理のバックアップの処理時間と非同期処理のバックアップの処理時間との違いを示す図である。
図１０は、転送元の記憶制御装置１と転送先の記憶制御装置２との間で直接データ２２を送受信するバックアップ処理を示している。図１０（ａ）は、同期処理のバックアップ処理を示すシーケンス図である。図１１（ｂ）は、非同期処理のバックアップ処理を示すシーケンス図である。
図２、図１０（ａ）を参照して、同期処理のバックアップ処理におけるデータの転送処理を説明する。
転送元の記憶制御装置１は、時刻ｔ１において、ホスト４１からのデータ２２の書き込み要求を受信すると（ＳＳ１）、キャッシュ６３の第１空き領域６８の獲得を開始する（ＳＳ２）。
転送元の記憶制御装置１は、時刻ｔ２において、第１空き領域６８の獲得が終了すると、ホスト４１からデータ２２を取得して、データ２２のキャッシュ６３への書き込みを開始する（ＳＳ３）。
転送元の記憶制御装置１は、時刻ｔ３において、データ２２のキャッシュ６３への書き込みが完了すると（ＳＳ４）、転送先の記憶制御装置２に第２空き領域９８の獲得を要求する。転送先の記憶制御装置２は、第２空き領域９８の獲得要求を受信すると、第２空き領域９８の獲得を開始する。そして、転送先の記憶制御装置２は、第２空き領域９８の獲得要求を完了すると（ＳＳ５）、第２空き領域９８の獲得完了の通知を転送元の記憶制御装置１に送信する（ＳＳ６）。
転送元の記憶制御装置１は、転送先の記憶制御装置２が第２空き領域９８の獲得完了の通知を受信すると、キャッシュ６３に書き込んだデータ２２を転送先の記憶制御装置２に送信する。そして、転送先の記憶制御装置２は、データ２２を受信すると、データ２２の受信完了通知を転送元の記憶制御装置１に通知する。
転送元の記憶制御装置１は、時刻ｔ５において、受信完了通知を転送元の記憶制御装置２から受信すると、ホスト４１にデータ２２の書き込み処理の完了を示す書き込み応答を送信する（ＳＳ７）。
図２、図１０（ｂ）を参照して、非同期処理のバックアップ処理におけるデータの転送処理を説明する。また、非同期処理のバックアップ処理では、分割転送方式を用いて、３つの所定量のデータを送信するものとして説明する。
転送元の記憶制御装置１は、時刻ｔ１において、ホスト４１からのデータ２２の書き込み要求を受信すると（ＳＡ１）、転送先の記憶制御装置２に第２空き領域９８の獲得を要求し（ＳＡ２）、キャッシュ６３の第１空き領域６８の獲得を開始する（ＳＡ３）。
転送先の記憶制御装置２は、第２空き領域９８の獲得要求を受信すると、第２空き領域９８の獲得を開始する（ＳＡ４）。
転送元の記憶制御装置１は、時刻ｔ２において、第１空き領域６８の獲得が終了すると、ホスト４１からデータ２２を取得して、データ２２のキャッシュ６３への書き込みを開始する（ＳＡ５）。
そして、転送先の記憶制御装置２は、第２空き領域９８の獲得要求を完了すると、第２空き領域９８の獲得完了の通知を転送元の記憶制御装置１に送信する（ＳＡ６）。
転送元の記憶制御装置１は、第２空き領域９８の獲得完了の通知を受信し、データ２２のキャッシュ６３へ所定量のデータ１の書き込みが完了すると、所定量のデータ１を転送先の記憶制御装置２に送信する（ＳＡ７）。さらに、転送元の記憶制御装置１は、データ２２のキャッシュ６３へ所定量のデータ２の書き込みが完了すると、所定量のデータ２を転送先の記憶制御装置２に送信する（ＳＡ８）。また、転送元の記憶制御装置１は、時刻ｔ３において、データ２２のキャッシュ６３へ所定量のデータ３の書き込みが完了すると、所定量のデータ３を転送先の記憶制御装置２に送信する（ＳＡ９）。
そして、転送先の記憶制御装置２は、データ２２を受信すると、データ２２の受信完了通知を転送元の記憶制御装置１に通知する。
転送元の記憶制御装置１は、時刻ｔ４において、受信完了通知を転送元の記憶制御装置２から受信すると、ホスト４１にデータ２２の書き込み処理の完了を示す書き込み応答を送信する（ＳＡ０）。
以上のように、同期処理のバックアップ処理では、転送先の記憶制御装置２の第２空き領域９８の獲得を、データ２２の書き込み開始後に行なっている。これに対して、非同期処理のバックアップ処理では、転送先の記憶制御装置２の第２空き領域９８の獲得を他の処理と非同期に実行している。これにより、非同期処理のバックアップ処理では、データ２２の書き込み開始時において、転送先の記憶制御装置２の第２空き領域９８の獲得が完了している。したがって、非同期処理のバックアップ処理では、データ２２の書き込み開始時に、データ２２の書き込みを直ちに開始できる。
また、同期処理のバックアップ処理では、転送元の記憶制御装置１のキャッシュ６３へのデータ２２の書き込みが完了してから、転送先の記憶制御装置２へのデータ２２の転送を開始している。これに対して、非同期処理のバックアップ処理では、転送元の記憶制御装置１のキャッシュ６３へ所定量のデータが書き込まれた時点で、所定量のデータごとに転送先の記憶制御装置２への転送を開始している。したがって、非同期処理のバックアップ処理では、転送元の記憶制御装置１のキャッシュ６３へのデータ２２の書き込みを待たずに、データ２２の転送を開始できる。
さらに、同期処理のバックアップ処理では、転送元の記憶制御装置１のキャッシュ６３へのデータ２２の書き込みが完了してから、転送先の記憶制御装置２へデータ２２を一括で転送している。これに対して、非同期処理のバックアップ処理では、転送元の記憶制御装置１のキャッシュ６３へ所定量のデータが書き込まれるごとに、転送先の記憶制御装置２へ所定量のデータを転送している。したがって、非同期処理のバックアップ処理では、データ転送を多重化して、転送元の記憶制御装置１から転送先の記憶制御装置２へ所定のデータを送信することができる。
以上のように、非同期処理のバックアップ処理では、空き領域の獲得処理と、データの転送処理とを非同期化することにより、例えば、図１０示す削減時間（ｔ５−ｔ４）だけ、同期処理のバックアップ処理よりも処理時間を削減することができる。
図１１〜図１７は、転送元の記憶制御装置の処理を示すフローチャートである。図１８は、転送先の記憶制御装置による空き領域の獲得処理を示すフローチャートである。図１９、図２０は、中継先の記憶制御装置による空き領域の獲得処理を示すフローチャートである。
図１と、図１１〜図２０とを参照して、実施形態の記憶制御装置が実行するバックアップの処理について説明する。
図１１を参照して説明する。
転送元の記憶制御装置１は、ホストからデータ２２の書き込み要求を受信する（Ｓ１０１）。ここで、書き込み要求には、データ２２がバックアップするデータであるか否かを示す実施情報と、バックアップを同期型と非同期型とのどちらで実行するのかを示す種別情報とが付与されているものとする。非同期型のバックアップとは、例えば、スタック転送やコンシステンシー転送を用いたバックアップ処理のことを言う。
そして、記憶制御装置１は、受信したデータ２２に付与された実施情報を参照し、バックアップするデータであるか否かを判定する（Ｓ１０２）。
記憶制御装置１は、データ２２がバックアップしないデータであるとき（Ｓ１０２にてＮｏ）、データ２２をコピー元の記憶装置に書き込む（Ｓ１０３）。そして、記憶制御装置１は、処理を終了する。
記憶制御装置１は、データ２２がバックアップするデータであるとき（Ｓ１０２にてＹｅｓ）、データ２２に付与された種別情報を参照し、データ２２に対して実施するバックアップ処理が同期型か非同期型かを判定する（Ｓ１０４）。
記憶制御装置１は、データ２２に対して実施するバックアップ処理が非同期型であるとき（Ｓ１０４にてＮｏ）、所定の非同期型のバックアップ処理を実行する（Ｓ１０５）。そして、記憶制御装置１は、処理を終了する。
図１２を参照して説明する。
記憶制御装置１は、データ２２に対して実施するバックアップ処理が同期型であるとき（Ｓ１０４にてＹｅｓ）、コピー先の記憶装置に転送をする状態であるか否かを判定する（Ｓ２０１）。
記憶制御装置１は、コピー先の記憶装置に転送をしない状態であるとき（Ｓ２０１にてＮｏ）、ホストから受信したデータをコピー元の記憶装置に書き込む（Ｓ２０２）。
そして、記憶制御装置１は、データ２２をコピー元の記憶装置に記憶したことをビットマップに記憶する（Ｓ２０３）。そして、転送元の記憶制御装置１は、処理を終了する。なお、コピー先の記憶装置に転送しない状態とは、コピー先の記憶装置が故障している、転送元の記憶制御装置１と転送先の記憶制御装置２との間の通信経路が故障している、オペレータがバックアップのデータ転送を停止する設定をしているなどの状態がある。また、これらの状態は、発生時に記憶制御装置１に通知され、記憶制御装置１にて認識され手も良い。
記憶制御装置１は、コピー先の記憶装置にアクセス可能であるとき（Ｓ２０１にてＹｅｓ）、データの通信経路を決定する（Ｓ２０４）。記憶制御装置１は、通信経路を決定したら、決定した通信経路を通信経路上の各記憶制御装置に通知する。以下の説明では、特に断らない限り、記憶制御装置１は、記憶制御装置２と直接通信する通信経路を選択したものとする。
さらに、記憶制御装置１は、性能情報２６を参照し、前回までの処理において計算された第１空き領域の獲得時間が第１閾値以上であるか否かを判定する（Ｓ２０５）。
記憶制御装置１は、第１空き領域の獲得時間が第１閾値未満のとき（Ｓ２０５にてＮｏ）、性能情報２６を参照し、前回までの処理において計算された書き込み時間が第２閾値以上であるか否かを判定する（Ｓ２０６）。
記憶制御装置１は、書き込み時間が第２閾値未満のとき（Ｓ２０６にてＮｏ）、同期処理でバックアップを実行する（Ｓ２０７）。
記憶制御装置１は、第１空き領域の獲得時間が第１閾値以上のとき（Ｓ２０５にてＹｅｓ）、非同期処理でバックアップを実行することを決定し、Ｓ３０１の処理を実行する。また、記憶制御装置１は、書き込み時間が第２閾値以上のとき（Ｓ２０６にてＹｅｓ）、非同期処理でバックアップを実行することを決定し、Ｓ３０１の処理を実行する。
Ｓ３０１以降の処理では、Ｓ４０１〜Ｓ４０６、Ｓ５０１、およびＳ６０１〜Ｓ６０６に示すデータの転送処理と、Ｓ７０１〜Ｓ７０３に示す空き領域の獲得処理とは、非同期に実行される。
図１３を参照して説明する。
記憶制御装置１は、第１空き領域の獲得を開始する（Ｓ３０１）。
そして、記憶制御装置１は、性能情報２６を参照して、応答時間が第３閾値以上であるか否かを判定する（Ｓ３０２）。
記憶制御装置１は、応答時間が第３閾値以上であるとき（Ｓ３０２にてＹｅｓ）、分割転送方式を選択する（Ｓ３０３）。そして、記憶制御装置１は、Ｓ４０１を実行する。
図１４を参照して説明する。
記憶制御装置１は、第１空き領域の獲得を完了すると、ホストからデータ２２を取得する（Ｓ４０１）。なお、記憶制御装置１は、Ｓ４０１でホストから取得するデータ２２がないとき、Ｓ４０３に続いて実行される処理において、Ｓ４０１を省略してＳ４０２を実行しても良い。
このとき、記憶制御装置１は、所定量のデータを記憶できるサイズがあれば、獲得する第１空き領域をデータ２２よりも小さいサイズとしてもよい。これにより、記憶制御装置１は、第１空き領域の獲得時間を削減することができる。分割転送方式を用いるときの第１空き領域のサイズは、データ２２の転送速度が向上するように適宜設定しても良い。
そして、記憶制御装置１は、取得したデータ２２を第１記憶部に書き込む（Ｓ４０２）。
記憶制御装置１は、所定量のデータを第１記憶部に書き込んだか否かを判定する（Ｓ４０３）。
記憶制御装置１は、所定量のデータを第１記憶部に書き込んでいないとき（Ｓ４０３にてＮｏ）、Ｓ４０１の処理を実行する。
記憶制御装置１は、所定量のデータを第１記憶部に書き込んだとき（Ｓ４０３にてＹｅｓ）、転送先の記憶制御装置２から第２空き領域の獲得完了通知を受信したか否かを判定する（Ｓ４０４）。記憶制御装置１は、転送先の記憶制御装置２から第２空き領域の獲得完了通知を受信するまで、Ｓ４０４の処理を繰り返す（Ｓ４０４にてＮｏ）。
記憶制御装置１は、転送先の記憶制御装置２から第２空き領域の獲得完了通知を受信すると（Ｓ４０４にてＹｅｓ）、所定量のデータを転送先の記憶制御装置２に送信する（Ｓ４０５）。
そして、記憶制御装置１は、所定量のデータを送信することにより、転送先の記憶制御装置２にデータ２２を全て転送したか否かを判定する（Ｓ４０６）。記憶制御装置１は、データ２２を全て転送していないとき（Ｓ４０６にてＮｏ）、Ｓ４０１の処理を実行する。
記憶制御装置１は、データ２２を全て転送したとき（Ｓ４０６にてＹｅｓ）、Ｓ５０１の処理を実行する。
図１５を参照して説明する。
記憶制御装置１は、ホストに書き込み応答を送信する（Ｓ５０１）。そして、記憶制御装置１は、処理を終了する。
図１３を参照して説明する。
記憶制御装置１は、応答時間が第３閾値未満であるとき（Ｓ３０２にてＮｏ）、一括転送方式を選択する（Ｓ３０４）。そして、記憶制御装置１は、Ｓ６０１の処理を実行する。
図１６を参照して説明する。
記憶制御装置１は、ホストからデータ２２を取得する（Ｓ６０１）。なお、記憶制御装置１は、Ｓ６０１でホストから取得するデータ２２がないとき、Ｓ６０３に続いて実行される処理において、Ｓ６０１を省略してＳ６０２を実行しても良い。
そして、記憶制御装置１は、取得したデータ２２を第１記憶部に書き込む（Ｓ６０２）。
記憶制御装置１は、データ２２を第１記憶部に書き込んだか否かを判定する（Ｓ６０３）。
記憶制御装置１は、データ２２を第１記憶部に書き込んでいないとき（Ｓ６０３にてＮｏ）、Ｓ６０１の処理を実行する。
記憶制御装置１は、データ２２を第１記憶部に書き込んだとき（Ｓ６０３にてＹｅｓ）、転送先の記憶制御装置２から第２空き領域の獲得完了通知を受信したか否かを判定する（Ｓ６０４）。記憶制御装置１は、転送先の記憶制御装置２から第２空き領域の獲得完了通知を受信するまで、Ｓ６０４の処理を繰り返す（Ｓ６０４にてＮｏ）。
記憶制御装置１は、転送先の記憶制御装置２から第２空き領域の獲得完了通知を受信すると（Ｓ６０４にてＹｅｓ）、データ２２を転送先の記憶制御装置２に転送する（Ｓ６０５）。
そして、記憶制御装置１は、データ２２の転送が完了したか否かを判定する（Ｓ６０６）。記憶制御装置１は、データ２２の転送が完了していないとき（Ｓ６０６にてＮｏ）、Ｓ６０５の処理を実行する。
記憶制御装置１は、データ２２の転送が完了したとき（Ｓ６０６にてＹｅｓ）、図１５に示すＳ５０１の処理を実行する。そして、記憶制御装置１は、処理を終了する。
図１７を参照して説明する。
Ｓ７０１〜Ｓ７０３の処理は、Ｓ４０１〜Ｓ４０６、Ｓ５０１、およびＳ６０１〜Ｓ６０６と非同期に実行される。
記憶制御装置１は、使用するＲＡが自装置のものであるか否かを判定する（Ｓ７０１）。記憶制御装置１は、使用するＲＡが自装置のものであるとき（Ｓ７０１にてＹｅｓ）、転送先の記憶制御装置２に第２空き領域の獲得を要求する（Ｓ７０２）。そして、記憶制御装置１は、処理を終了する。
記憶制御装置１は、使用するＲＡが自装置のものでないとき（Ｓ７０１にてＮｏ）、同じ筐体内にある中継先の記憶制御装置３に第３空き領域の獲得を要求する（Ｓ７０３）。使用するＲＡが自装置のものでないときとは、例えば、Ｓ２０４において、中継先の記憶制御装置３を介して、転送先の記憶制御装置２と通信する通信経路が決定されたときである。そして、記憶制御装置１は、処理を終了する。
図１８を参照して説明する。
以下の説明では、図１７のＳ７０２において、転送元の記憶制御装置１から転送先の記憶制御装置２に第２空き領域の獲得要求が送信されたものとして説明する。また、記憶制御装置２は、記憶制御装置１と記憶制御装置２とが直接通信する通信経路を通知されているものとする。
記憶制御装置２は、記憶制御装置１から第２空き領域の獲得要求を受信する（Ｓ８０１）。
記憶制御装置２は、第２空き領域の獲得を開始する（Ｓ８０２）。
記憶制御装置２は、第２空き領域の獲得が完了すると、記憶制御装置１に第２空き領域の獲得完了を通知する（Ｓ８０３）。
そして、記憶制御装置２は、空き領域の獲得処理を終了する。
中継先の記憶制御装置３から獲得要求を受信したときの処理を説明する。
記憶制御装置２は、例えば、中継先の記憶制御装置３から第２空き領域の獲得要求を受信したとき、Ｓ８０１とＳ８０２とを実行する。そして、記憶制御装置２は、Ｓ８０３において、中継先の記憶制御装置３に第２空き領域の獲得完了を通知する。
また、中継先の記憶制御装置４から獲得要求を受信したときの処理を説明する。
記憶制御装置２は、例えば、中継先の記憶制御装置４から第２空き領域の獲得要求を受信したとき、Ｓ８０１とＳ８０２とを実行する。そして、記憶制御装置２は、Ｓ８０３において、中継先の記憶制御装置４に第２空き領域の獲得完了を通知する。
図１９を参照して説明する。
以下の説明では、図１７のＳ７０３において、転送元の記憶制御装置１から中継先の記憶制御装置３に第３空き領域の獲得要求が送信されたものとして説明する。また、記憶制御装置３には、記憶制御装置３を介して、記憶制御装置１と記憶制御装置２とが通信する通信経路を通知されているものとする。記憶制御装置３は、Ｓ９０２およびＳ９０３の処理とＳ９０４の処理とを非同期に処理する。
記憶制御装置３は、記憶制御装置１から第３空き領域の獲得要求を受信する（Ｓ９０１）。
記憶制御装置３は、第３空き領域の獲得を開始する（Ｓ９０２）。
記憶制御装置３は、第３空き領域の獲得が完了すると、記憶制御装置１に第３空き領域の獲得完了を通知する（Ｓ９０３）。
また、記憶制御装置３は、記憶制御装置２に第２空き領域の獲得を要求する（Ｓ９０４）。
そして、記憶制御装置３は、空き領域の獲得処理を終了する。
記憶制御装置３に、記憶制御装置３と記憶制御装置４とを介して、記憶制御装置１と記憶制御装置２とが通信する通信経路を通知されている場合の処理について説明する。
記憶制御装置３は、例えば、記憶制御装置１から第３空き領域の獲得要求を受信したとき、Ｓ９０１〜Ｓ９０３を実行する。そして、記憶制御装置３は、Ｓ９０４において、記憶制御装置４に対して第４空き領域の獲得を要求する。
図２０を参照して説明する。
以下の説明では、図１７のＳ７０３において、転送元の記憶制御装置１から中継先の記憶制御装置４に第４空き領域の獲得要求が送信されたものとして説明する。また、記憶制御装置３は、記憶制御装置４を介して、記憶制御装置１と記憶制御装置２とが通信する通信経路が通知されているものとする。記憶制御装置３は、Ｓ１００２およびＳ１００３の処理とＳ１００４の処理とを非同期に処理する。
記憶制御装置４は、記憶制御装置１から第４空き領域の獲得要求を受信する（Ｓ１００１）。
記憶制御装置４は、第４空き領域の獲得を開始する（Ｓ１００２）。
記憶制御装置４は、第４空き領域の獲得が完了すると、記憶制御装置１に第４空き領域の獲得完了を通知する（Ｓ１００３）。
また、記憶制御装置４は、記憶制御装置２に第２空き領域の獲得を要求する（Ｓ１００４）。
そして、記憶制御装置４は、空き領域の獲得処理を終了する。
記憶制御装置４に、記憶制御装置３と記憶制御装置４とを介して、記憶制御装置１と記憶制御装置２とが通信する通信経路が通知されている場合の処理について説明する。
記憶制御装置２は、例えば、中継先の記憶制御装置３から第４空き領域の獲得要求を受信したとき、Ｓ１００１とＳ１００２とを実行する。そして、記憶制御装置２は、Ｓ１００３において、中継先の記憶制御装置３に第４空き領域の獲得完了を通知する。
以上のように、実施形態の記憶制御装置１は、書込部１３による第１記憶部へのデータの書き込みが完了する前に、転送先の記憶制御装置２に対して、データを書き込むために使用する第２記憶部の第２空き領域の獲得を要求する。これにより、記憶制御装置１は、第１空き領域の獲得処理を、記憶制御装置２による第２空き領域の獲得処理と非同期に実行するので、バックアップの処理時間を削減することができる。
実施形態の記憶制御装置１は、データ２２を分割して転送することで、データ転送の処理時間を短くし、一度に転送するよりも短い時間でデータ２２を転送する。これにより、実施形態の記憶制御装置１は、バックアップの処理時間を削減することができる。
実施形態の記憶制御装置１は、データ２２を分割し、データの転送を多重化することにより、一度に転送するよりも短い時間でデータ２２を転送する。これにより、実施形態の記憶制御装置１は、バックアップの処理時間を削減することができる。
実施形態の記憶制御装置１は、データ２２を分割して転送し、キャッシュにデータ２２の書き込みが完了する前に所定量のデータの転送を開始する。これにより、実施形態の記憶制御装置１は、バックアップの処理時間を削減することができる。
実施形態の記憶制御装置１〜４は、第１空き領域の獲得処理と、第２空き領域の獲得処理と、第３空き領域の獲得処理と、第４空き領域の獲得処理とを非同期に実行するので、バックアップの処理時間を削減することができる。
なお、本実施形態は、以上に述べた実施形態に限定されるものではなく、本実施形態の要旨を逸脱しない範囲内で種々の構成または実施形態を取ることができる。
以上記載した各実施例を含む実施形態に関し、さらに以下の付記を開示する。なお、本発明は、以下の付記に限定されるものではない。
（付記１）
第１記憶装置に書き込むデータを記憶する第１記憶部と、
前記第１記憶装置へのデータの書き込み要求が与えられたとき、前記データを書き込むために使用する前記第１記憶部の第１空き領域を獲得する獲得部と、
前記データを前記第１記憶部に書き込む書込部と、
前記書込部による前記第１記憶部への前記データの書き込みが完了する前に、第２記憶装置に書き込むデータを記憶する第２記憶部を備える転送先の記憶制御装置に対して、前記データを書き込むために使用する前記第２記憶部の第２空き領域の獲得を要求する要求部と、
前記転送先の記憶制御装置に前記第１記憶部に書き込んだデータを転送する転送部と、
を備えることを特徴とする記憶制御装置。
（付記２）
前記転送部は、
前記書込部が前記第１記憶装置に書き込む全データのうち、所定量以上のデータが前記第１記憶部に書込まれたとき、前記所定量のデータを前記転送先の記憶制御装置に転送する
ことを特徴とする付記１に記載の記憶制御装置。
（付記３）
前記要求部は、
前記データの書き込み要求が与えられてから、前記獲得部が前記第１空き領域を獲得するまでの時間が第１閾値以上のとき、前記書込部が前記第１記憶部への前記データの書き込みを完了する前に、前記転送先の記憶制御装置に対して、前記第２空き領域の獲得を要求する
ことを特徴とする付記１または２に記載の記憶制御装置。
（付記４）
前記要求部は、
前記第１空き領域を獲得してから、前記書込部が前記第１記憶装置に書き込む全データを前記第１記憶部に書き込み完了するまでの時間が第２閾値以上のとき、前記書込部が前記第１記憶部への前記データの書き込みを完了する前に、前記転送先の記憶制御装置に対して、前記第２空き領域の獲得を要求する
ことを特徴とする付記１〜３のいずれか一つに記載の記憶制御装置。
（付記５）
前記転送部は、
前記書き込み要求が与えられてから、前記転送先の記憶制御装置に前記第１記憶装置に書き込む全データを転送完了するまでの時間が第３閾値以上の場合、前記所定量以上のデータが前記第１空き領域に書込まれたとき、前記所定量のデータを前記転送先の記憶制御装置に転送する
ことを特徴とする付記２〜４のいずれか一つに記載の記憶制御装置。
（付記６）
前記転送部は、
前記第１空き領域を獲得してから、前記書込部が前記第１記憶装置に書き込む全データを前記第１記憶部に書き込み完了するまでの時間が第４閾値以上の場合、前記所定量以上のデータが前記第１空き領域に書込まれたとき、前記所定量のデータを前記転送先の記憶制御装置に転送する
ことを特徴とする付記２〜５のいずれか一つに記載の記憶制御装置。
（付記７）
前記要求部は、
前記データの書き込み要求が与えられてから、前記書込部が前記第１記憶装置に書き込む全データを前記第１記憶部に書き込み完了するまでの時間が第５閾値以上のとき、前記書込部が前記第１記憶部への前記データの書き込みを完了する前に、前記転送先の記憶制御装置に対して、前記第２空き領域の獲得を要求する
ことを特徴とする付記１〜６に記載の記憶制御装置。
（付記８）
前記転送部は、
前記書込部が前記第１記憶装置に書き込む全データを前記第１空き領域に書き込み完了してから、前記転送先の記憶制御装置に前記第１記憶装置に書き込む全データを転送完了するまでの時間が第６閾値以上の場合、前記所定量以上のデータが前記第１記憶部に書込まれたとき、前記所定量のデータを前記転送先の記憶制御装置に転送する
ことを特徴とする付記２〜７のいずれか一つに記載の記憶制御装置。
（付記９）
転送元の記憶制御装置と転送先の記憶制御装置とを備えるストレージシステムであって、
転送元の記憶制御装置は、
第１記憶装置に書き込むデータを記憶する第１記憶部と、
前記第１記憶装置へのデータの書き込み要求が与えられたとき、前記データを書き込むために使用する前記第１記憶部の第１空き領域を獲得する獲得部と、
前記取得部が取得したデータを前記第１空き領域に書き込む書込部と、
前記書込部による前記第１記憶部への前記データの書き込みが完了する前に、第２記憶装置に書き込むデータを記憶する第２記憶部を備える転送先の記憶制御装置に対して、前記データを書き込むために使用する前記第２記憶部の第２空き領域の獲得を要求する要求部と、
前記転送先の記憶制御装置に前記第１記憶部に書き込んだデータを転送する転送部と、
を備え、
前記転送先の記憶制御装置は、
前記第２空き領域の獲得要求を受信したとき、前記第２空き領域を獲得する第２獲得部と、
を備えることを特徴とするストレージシステム。
（付記１０）
前記ストレージシステムは、第１中継先の記憶制御装置をさらに備え、
前記転送元の記憶制御装置は、さらに、
前記データを転送する通信経路を決定する決定部と、
前記決定部により決定された前記通信経路を、前記通信経路上の記憶制御装置に通知する通知部と、
を備え、
前記要求部は、
前記決定部が前記第１中継先の記憶制御装置を介して、前記転送先の記憶制御装置にデータを転送する通信経路を決定したとき、前記書込部による前記第１記憶部への前記データの書き込みが完了する前に、中継するデータを記憶する第３記憶部を備える前記第１中継先の記憶制御装置に対して、前記データを書き込むために使用する前記第３記憶部の第３空き領域の獲得を要求し、
前記第１中継先の記憶制御装置は、
前記第３空き領域の獲得要求を受信したとき、前記第３空き領域を獲得する第３獲得部と、
前記第３獲得部による前記第３空き領域の獲得が完了する前に、前記通知部から通知された通信経路を参照し、前記転送先の記憶制御装置に前記第２空き領域の獲得を要求する第３要求部と、を備える
ことを特徴とする付記９に記載のストレージシステム。
（付記１１）
前記ストレージシステムは、第２中継先の記憶制御装置をさらに備え、
前記第３要求部は、
前記決定部が前記第１中継先の記憶制御装置と、前記第２中継先の記憶制御装置とを介して、前記転送先の記憶制御装置にデータを転送する通信経路を決定したとき、前記第３獲得部による前記第３空き領域の獲得が完了する前に、中継するデータを記憶する第４記憶部を備える前記第２中継先の記憶制御装置に対して、前記データを書き込むために使用する前記第４記憶部の第４空き領域の獲得を要求し、
前記第２中継先の記憶制御装置は、
前記第４空き領域の獲得要求を受信したとき、前記第４空き領域を獲得する第４獲得部と、
前記第４獲得部による前記第４空き領域の獲得が完了する前に、前記通知部から通知された通信経路を参照し、前記転送先の記憶制御装置に前記第２空き領域の獲得を要求する第４要求部と、を備える
ことを特徴とする付記１０に記載のストレージシステム。
（付記１２）
第１記憶装置に書き込むデータを記憶する第１記憶部を備える記憶制御装置を制御するコンピュータによって実行される記憶制御方法であって、
前記コンピュータは、
前記第１記憶装置へのデータの書き込み要求が与えられたとき、前記データを書き込むために使用する前記第１記憶部の第１空き領域を獲得し、
前記取得したデータを前記第１空き領域に書き込み、
前記書き込み処理において、前記第１記憶部への前記データの書き込みが完了する前に、第２記憶装置に書き込むデータを記憶する第２記憶部を備える転送先の記憶制御装置に対して、前記データを書き込むために使用する前記第２記憶部の第２空き領域の獲得を要求し、
前記転送先の記憶制御装置に前記第１記憶部に書き込んだデータを転送する
ことを特徴とする記憶制御方法。
（付記１３）
第１記憶装置へのデータの書き込み要求が与えられたとき、前記データを書き込むために使用する前記第１記憶部の第１空き領域を獲得し、
前記取得したデータを前記第１空き領域に書き込み、
前記書き込み処理において、前記第１記憶部への前記データの書き込みが完了する前に、第２記憶装置に書き込むデータを記憶する第２記憶部を備える転送先の記憶制御装置に対して、前記データを書き込むために使用する前記第２記憶部の第２空き領域の獲得を要求し、
前記転送先の記憶制御装置に前記第１記憶部に書き込んだデータを転送する
処理を、前記第１記憶部を備える記憶制御装置を制御するコンピュータに実行させる記憶制御プログラム。
１〜４ 記憶制御装置
５ ストレージシステム
６ ネットワーク
１０ 制御部
１１ 獲得部
１２ 取得部
１３ 書込部
１４ 要求部
１５ 転送部
１６ 決定部
１７ 通知部
２０ 記憶部
２１ キャッシュ部
２３ メモリ部
３０ 送受信部
４１、４２ ホストコンピュータ
５１、５２ 筐体
６０ ＣＭ
１０１、１０２ 記憶装置

Claims (11)

  1. 第１記憶装置に書き込むデータを記憶する第１記憶部と、
    前記第１記憶装置へのデータの書き込み要求が与えられたとき、前記データを書き込むために使用する前記第１記憶部の第１空き領域を獲得する獲得部と、
    前記データを前記第１記憶部に書き込む書込部と、
    前記書込部による前記第１記憶部への前記データの書き込みが完了する前に、第２記憶装置に書き込むデータを記憶する第２記憶部を備える転送先の記憶制御装置に対して、前記データを書き込むために使用する前記第２記憶部の第２空き領域の獲得を要求する要求部と、
    前記転送先の記憶制御装置に前記第１記憶部に書き込んだデータを転送する転送部と、
    前記転送先の記憶制御装置に前記第１記憶部に書き込んだデータを転送する転送部と、
    を備えることを特徴とする記憶制御装置。
  2. 前記転送部は、
    前記書込部が前記第１記憶装置に書き込む全データのうち、所定量以上のデータが前記第１記憶部に書込まれたとき、前記所定量のデータを前記転送先の記憶制御装置に転送する
    ことを特徴とする請求項１に記載の記憶制御装置。
  3. 前記要求部は、
    前記データの書き込み要求が与えられてから、前記獲得部が前記第１空き領域を獲得するまでの時間が第１閾値以上のとき、前記書込部が前記第１記憶部への前記データの書き込みを完了する前に、前記転送先の記憶制御装置に対して、前記第２空き領域の獲得を要求する
    ことを特徴とする請求項１または２に記載の記憶制御装置。
  4. 前記要求部は、
    前記第１空き領域を獲得してから、前記書込部が前記第１記憶装置に書き込む全データを前記第１記憶部に書き込み完了するまでの時間が第２閾値以上のとき、前記書込部が前記第１記憶部への前記データの書き込みを完了する前に、前記転送先の記憶制御装置に対して、前記第２空き領域の獲得を要求する
    ことを特徴とする請求項１〜３のいずれか一つに記載の記憶制御装置。
  5. 前記転送部は、
    前記書き込み要求が与えられてから、前記転送先の記憶制御装置に前記第１記憶装置に書き込む全データを転送完了するまでの時間が第３閾値以上の場合、前記所定量以上のデータが前記第１空き領域に書込まれたとき、前記所定量のデータを前記転送先の記憶制御装置に転送する
    ことを特徴とする請求項２〜４のいずれか一つに記載の記憶制御装置。
  6. 前記転送部は、
    前記第１空き領域を獲得してから、前記書込部が前記第１記憶装置に書き込む全データを前記第１記憶部に書き込み完了するまでの時間が第４閾値以上の場合、前記所定量以上のデータが前記第１空き領域に書込まれたとき、前記所定量のデータを前記転送先の記憶制御装置に転送する
    ことを特徴とする請求項２〜５のいずれか一つに記載の記憶制御装置。
  7. 転送元の記憶制御装置と転送先の記憶制御装置とを備えるストレージシステムであって、
    転送元の記憶制御装置は、
    第１記憶装置に書き込むデータを記憶する第１記憶部と、
    前記第１記憶装置へのデータの書き込み要求が与えられたとき、前記データを書き込むために使用する前記第１記憶部の第１空き領域を獲得する獲得部と、
    前記取得部が取得したデータを前記第１空き領域に書き込む書込部と、
    前記書込部による前記第１記憶部への前記データの書き込みが完了する前に、第２記憶装置に書き込むデータを記憶する第２記憶部を備える転送先の記憶制御装置に対して、前記データを書き込むために使用する前記第２記憶部の第２空き領域の獲得を要求する要求部と、
    前記転送先の記憶制御装置に前記第１記憶部に書き込んだデータを転送する転送部と、
    前記転送先の記憶制御装置は、
    前記第２空き領域の獲得要求を受信したとき、前記第２空き領域を獲得する第２獲得部と、
    を備えることを特徴とするストレージシステム。
  8. 前記ストレージシステムは、第１中継先の記憶制御装置をさらに備え、
    前記転送元の記憶制御装置は、さらに、
    前記データを転送する通信経路を決定する決定部と、
    前記決定部により決定された前記通信経路を、前記通信経路上の記憶制御装置に通知する通知部と、
    を備え、
    前記要求部は、
    前記決定部が前記第１中継先の記憶制御装置を介して、前記転送先の記憶制御装置にデータを転送する通信経路を決定したとき、前記書込部による前記第１記憶部への前記データの書き込みが完了する前に、中継するデータを記憶する第３記憶部を備える前記第１中継先の記憶制御装置に対して、前記データを書き込むために使用する前記第３記憶部の第３空き領域の獲得を要求し、
    前記第１中継先の記憶制御装置は、
    前記第３空き領域の獲得要求を受信したとき、前記第３空き領域を獲得する第３獲得部と、
    前記第３獲得部による前記第３空き領域の獲得が完了する前に、前記通知部から通知された通信経路を参照し、前記転送先の記憶制御装置に前記第２空き領域の獲得を要求する第３要求部と、を備える
    ことを特徴とする請求項７に記載のストレージシステム。
  9. 前記ストレージシステムは、第２中継先の記憶制御装置をさらに備え、
    前記第３要求部は、
    前記決定部が前記第１中継先の記憶制御装置と、前記第２中継先の記憶制御装置とを介して、前記転送先の記憶制御装置にデータを転送する通信経路を決定したとき、前記第３獲得部による前記第３空き領域の獲得が完了する前に、中継するデータを記憶する第４記憶部を備える前記第２中継先の記憶制御装置に対して、前記データを書き込むために使用する前記第４記憶部の第４空き領域の獲得を要求し、
    前記第２中継先の記憶制御装置は、
    前記第４空き領域の獲得要求を受信したとき、前記第４空き領域を獲得する第４獲得部と、
    前記第４獲得部による前記第４空き領域の獲得が完了する前に、前記通知部から通知された通信経路を参照し、前記転送先の記憶制御装置に前記第２空き領域の獲得を要求する第４要求部と、を備える
    ことを特徴とする請求項８に記載のストレージシステム。
  10. 第１記憶装置に書き込むデータを記憶する第１記憶部を備える記憶制御装置を制御するコンピュータによって実行される記憶制御方法であって、
    前記コンピュータは、
    前記第１記憶装置へのデータの書き込み要求が与えられたとき、前記データを書き込むために使用する前記第１記憶部の第１空き領域を獲得し、
    前記取得したデータを前記第１空き領域に書き込み、
    前記書き込み処理において、前記第１記憶部への前記データの書き込みが完了する前に、第２記憶装置に書き込むデータを記憶する第２記憶部を備える転送先の記憶制御装置に対して、前記データを書き込むために使用する前記第２記憶部の第２空き領域の獲得を要求し、
    前記転送先の記憶制御装置に前記第１記憶部に書き込んだデータを転送する
    ことを特徴とする記憶制御方法。
  11. 第１記憶装置へのデータの書き込み要求が与えられたとき、前記データを書き込むために使用する前記第１記憶部の第１空き領域を獲得し、
    前記取得したデータを前記第１空き領域に書き込み、
    前記書き込み処理において、前記第１記憶部への前記データの書き込みが完了する前に、第２記憶装置に書き込むデータを記憶する第２記憶部を備える転送先の記憶制御装置に対して、前記データを書き込むために使用する前記第２記憶部の第２空き領域の獲得を要求し、
    前記転送先の記憶制御装置に前記第１記憶部に書き込んだデータを転送する
    処理を、前記第１記憶部を備える記憶制御装置を制御するコンピュータに実行させる記憶制御プログラム。
JP2014036919A 2014-02-27 2014-02-27 記憶制御装置、ストレージシステム、記憶制御方法、および記憶制御プログラム Pending JP2015162091A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014036919A JP2015162091A (ja) 2014-02-27 2014-02-27 記憶制御装置、ストレージシステム、記憶制御方法、および記憶制御プログラム
US14/608,931 US20150242146A1 (en) 2014-02-27 2015-01-29 Storage control apparatus and storage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014036919A JP2015162091A (ja) 2014-02-27 2014-02-27 記憶制御装置、ストレージシステム、記憶制御方法、および記憶制御プログラム

Publications (1)

Publication Number Publication Date
JP2015162091A true JP2015162091A (ja) 2015-09-07

Family

ID=53882245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014036919A Pending JP2015162091A (ja) 2014-02-27 2014-02-27 記憶制御装置、ストレージシステム、記憶制御方法、および記憶制御プログラム

Country Status (2)

Country Link
US (1) US20150242146A1 (ja)
JP (1) JP2015162091A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180105675A (ko) * 2016-01-18 2018-09-28 알리바바 그룹 홀딩 리미티드 데이터 동기화 방법, 장치, 및 시스템
WO2019008654A1 (ja) * 2017-07-04 2019-01-10 株式会社日立製作所 ストレージシステム、コピー制御方法、及び計算機システム
JP2021093069A (ja) * 2019-12-12 2021-06-17 富士通株式会社 情報処理装置、同期制御方法及び同期制御プログラム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106557521B (zh) * 2015-09-29 2020-07-14 佳能株式会社 对象索引方法、对象搜索方法及对象索引系统
US10593421B2 (en) 2015-12-01 2020-03-17 Cnex Labs, Inc. Method and apparatus for logically removing defective pages in non-volatile memory storage device
US11620565B1 (en) * 2017-02-24 2023-04-04 Iqvia Inc. System and method for enhanced distribution of data to compute nodes
US10528256B2 (en) 2017-05-24 2020-01-07 International Business Machines Corporation Processing a space release command to free release space in a consistency group
US10915381B2 (en) * 2018-10-16 2021-02-09 Ngd Systems, Inc. System and method for computational storage device intercommunication
US11068351B2 (en) * 2018-11-19 2021-07-20 International Business Machines Corporation Data consistency when switching from primary to backup data storage

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4436316B2 (ja) * 2005-12-27 2010-03-24 富士通株式会社 ビットマップ処理方式

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180105675A (ko) * 2016-01-18 2018-09-28 알리바바 그룹 홀딩 리미티드 데이터 동기화 방법, 장치, 및 시스템
JP2019508796A (ja) * 2016-01-18 2019-03-28 アリババ グループ ホウルディング リミテッド データ同期方法、装置及びシステム
US10754873B2 (en) 2016-01-18 2020-08-25 Alibaba Group Holding Limited Data synchronization method, apparatus, and system
KR102153804B1 (ko) * 2016-01-18 2020-09-09 알리바바 그룹 홀딩 리미티드 데이터 동기화 방법, 장치, 및 시스템
US11010404B2 (en) 2016-01-18 2021-05-18 Advanced New Technologies Co., Ltd. Data synchronization method, apparatus, and system
WO2019008654A1 (ja) * 2017-07-04 2019-01-10 株式会社日立製作所 ストレージシステム、コピー制御方法、及び計算機システム
US11016698B2 (en) 2017-07-04 2021-05-25 Hitachi, Ltd. Storage system that copies write data to another storage system
JP2021093069A (ja) * 2019-12-12 2021-06-17 富士通株式会社 情報処理装置、同期制御方法及び同期制御プログラム

Also Published As

Publication number Publication date
US20150242146A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
JP2015162091A (ja) 記憶制御装置、ストレージシステム、記憶制御方法、および記憶制御プログラム
EP2557494B1 (en) Storage apparatus and data copy method between thin-provisioning virtual volumes
EP2821925B1 (en) Distributed data processing method and apparatus
US7343449B2 (en) Storage subsystem and storage system
EP2437167A1 (en) Method and system for virtual storage migration and virtual machine monitor
EP1814035A2 (en) Storage controller and data management method
CN109791522B (zh) 数据迁移的方法、系统及智能网卡
CN108475229B (zh) 数据迁移的方法、主机、及固态存储设备
US8386707B2 (en) Virtual disk management program, storage device management program, multinode storage system, and virtual disk managing method
US10552089B2 (en) Data processing for managing local and distributed storage systems by scheduling information corresponding to data write requests
US8364919B2 (en) Remote copy system and method
CN106844417B (zh) 基于文件目录的热迁移方法及装置
KR101427535B1 (ko) 정보 처리 장치, 기록 매체 및 영역 해방 제어 방법
CN106980556B (zh) 一种数据备份的方法及装置
CN111225003B (zh) 一种nfs节点配置方法和装置
JP2014010540A (ja) 仮想サーバ環境のデータ移行制御装置、方法、システム
CN112104729A (zh) 一种存储系统及其缓存方法
EP4379543A1 (en) Cloud desktop data migration method, service node, management node, server, electronic device, and computer-readable storage medium
KR20120063946A (ko) 대용량 통합 메모리를 위한 메모리 장치 및 이의 메타데이터 관리 방법
EP1693756B1 (en) Storage subsystem and storage system
JP7050707B2 (ja) ストレージ制御装置、ストレージシステム、ストレージ制御方法、及び、ストレージ制御プログラム
WO2014115184A1 (en) Storage system and control method for storage system
CN117827115A (zh) 基于nas的存储系统及管理方法、装置、设备、介质
JP5731665B2 (ja) 計算機システム及び複製制御方法
CN118210449A (zh) 缓存同步方法、装置、计算机设备及存储介质