JP2015159237A - Method of manufacturing photoelectric conversion device - Google Patents

Method of manufacturing photoelectric conversion device Download PDF

Info

Publication number
JP2015159237A
JP2015159237A JP2014034194A JP2014034194A JP2015159237A JP 2015159237 A JP2015159237 A JP 2015159237A JP 2014034194 A JP2014034194 A JP 2014034194A JP 2014034194 A JP2014034194 A JP 2014034194A JP 2015159237 A JP2015159237 A JP 2015159237A
Authority
JP
Japan
Prior art keywords
semiconductor layer
photoelectric conversion
raw material
lower electrode
metal element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014034194A
Other languages
Japanese (ja)
Inventor
敬 加藤
Takashi Kato
敬 加藤
木村　元
Hajime Kimura
元 木村
順次 荒浪
Junji Aranami
順次 荒浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2014034194A priority Critical patent/JP2015159237A/en
Publication of JP2015159237A publication Critical patent/JP2015159237A/en
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

PROBLEM TO BE SOLVED: To enable enhancement of adhesiveness between a glass substrate and a semiconductor layer containing metal chalcogenide to increase the manufacturing yield of a photoelectric conversion device.SOLUTION: A method of manufacturing a photoelectric conversion device comprises the steps of: preparing a glass substrate which has plural lower electrode layers arranged on a principal surface to be spaced from one another with gaps P1 and has sulfide coating 1a containing sulfide of a first metal element on the principal surface in the gaps P1; forming raw material coating 3a on the plural lower electrode layers 2 and on the sulfide coating 1a by using raw material solution containing the first metal element as first organic complex; heating the sulfide coating 1a and the raw material coating 3a under an environment containing first chalcogen element to form a first semiconductor layer 3 containing metal chalcogenide obtained by coupling the first metal element and the first chalcogen element; and forming a second semiconductor layer 4 having a different conduction type from the first semiconductor layer 3 on the first semiconductor layer 3.

Description

本発明は、金属カルコゲナイドを用いた光電変換装置の製造方法に関する。   The present invention relates to a method for manufacturing a photoelectric conversion device using a metal chalcogenide.

太陽光発電等に使用される光電変換装置の中でも、金属カルコゲナイドを光電変換層として用いたものは、比較的低コストで大面積化が容易なことから、研究開発が進められている。   Among photoelectric conversion devices used for photovoltaic power generation and the like, those using metal chalcogenide as a photoelectric conversion layer are being researched and developed because they can be easily increased in area at a relatively low cost.

この金属カルコゲナイドを用いた光電変換装置は、通常、基板としてソーダライムガラスが用いられ、その上にモリブデン薄膜等の下部電極層が複数個形成されている。この下部電極層上および基板上には、光吸収層として二セレン化銅インジウムガリウム（ＣＩＧＳ）等のｐ型の金属カルコゲナイドを含む半導体層が設けられている。さらにこの金属カルコゲナイドを含む半導体層上には、ＣｄＳやＺｎＳ等のバッファ層およびＺｎＯ等の上部電極を含むｎ型の半導体層が設けられている（例えば、特許文献１参照）。   In a photoelectric conversion device using this metal chalcogenide, soda lime glass is usually used as a substrate, and a plurality of lower electrode layers such as a molybdenum thin film are formed thereon. On the lower electrode layer and the substrate, a semiconductor layer containing a p-type metal chalcogenide such as copper indium gallium selenide (CIGS) is provided as a light absorption layer. Further, an n-type semiconductor layer including a buffer layer such as CdS or ZnS and an upper electrode such as ZnO is provided on the semiconductor layer including the metal chalcogenide (see, for example, Patent Document 1).

近年、光電変換装置のさらなる低コスト化が望まれており、ＣＩＧＳ等の金属カルコゲナイドを含む半導体層を容易に作製する方法が検討されている。特許文献２では、金属元素を有機錯体の状態で溶解した原料溶液を用いて金属カルコゲナイドを含む半導体層を形成することが記載されている。これによって、高コストの真空成膜装置を用いることなく、容易に金属カルコゲナイドを含む半導体層を作製することが可能となる。   In recent years, further cost reduction of a photoelectric conversion device has been desired, and a method for easily manufacturing a semiconductor layer containing a metal chalcogenide such as CIGS has been studied. Patent Document 2 describes that a semiconductor layer containing a metal chalcogenide is formed using a raw material solution in which a metal element is dissolved in an organic complex state. Thus, a semiconductor layer containing metal chalcogenide can be easily manufactured without using a high-cost vacuum film forming apparatus.

特開２０００−２９９４８６号公報JP 2000-299486 A 米国特許第６９９２２０２号明細書US Pat. No. 6,992,202

しかしながら、特許文献２のように原料溶液を用いて金属カルコゲナイドを含む半導体層を作製した場合、ガラスから成る基板と半導体層との層間で剥離が生じる場合があった。そのため、十分な光電変換効率が得られない場合があり、光電変換装置の製造歩留まりを高めることが困難であった。   However, when a semiconductor layer containing a metal chalcogenide is manufactured using a raw material solution as in Patent Document 2, peeling may occur between the glass substrate and the semiconductor layer. Therefore, sufficient photoelectric conversion efficiency may not be obtained, and it is difficult to increase the manufacturing yield of the photoelectric conversion device.

本発明の一つの目的は、ガラスから成る基板と金属カルコゲナイドを含む半導体層との密着性を高め、製造歩留まりの高い光電変換装置を提供することにある。   One object of the present invention is to provide a photoelectric conversion device with high manufacturing yield by improving the adhesion between a glass substrate and a semiconductor layer containing metal chalcogenide.

本発明の一態様に係る光電変換装置の製造方法は、主面上に複数の下部電極層が互いに隙間をあけて並んでいるとともに前記隙間における前記主面上に第１金属元素の硫化物を含む硫化物皮膜を有するガラス基板を用意する工程と、前記複数の下部電極層上および前記硫化物皮膜上に前記第１金属元素を第１有機錯体として含む原料溶液を用いて原料皮膜を形成する工程と、前記硫化物皮膜および前記原料皮膜を、第１カルコゲン元素を含む雰囲気下で加熱することによって前記第１金属元素および前記第１カルコゲン元素が結合した金属カルコゲナイドを含む第１の半導体層にする工程と、該第１の半導体層上に該第１の半導体層とは異なる導電型の第２の半導体層を形成する工程とを具備する。   In the method for manufacturing a photoelectric conversion device according to one embodiment of the present invention, a plurality of lower electrode layers are arranged on the main surface with a gap therebetween, and a sulfide of the first metal element is formed on the main surface in the gap. A step of preparing a glass substrate having a sulfide film to be included; and forming a raw material film using a raw material solution containing the first metal element as a first organic complex on the plurality of lower electrode layers and the sulfide film. A first semiconductor layer including a metal chalcogenide in which the first metal element and the first chalcogen element are bonded by heating the sulfide film and the raw material film in an atmosphere including the first chalcogen element. And a step of forming a second semiconductor layer having a conductivity type different from that of the first semiconductor layer on the first semiconductor layer.

本発明の一態様によれば、ガラス基板と金属カルコゲナイドを含む半導体層との密着性を高め、光電変換装置の製造歩留まりを高めることができる。   According to one embodiment of the present invention, the adhesion between a glass substrate and a semiconductor layer containing a metal chalcogenide can be increased, and the manufacturing yield of the photoelectric conversion device can be increased.

光電変換装置の一例を示す斜視図である。It is a perspective view which shows an example of a photoelectric conversion apparatus. 図１の光電変換装置の断面図である。It is sectional drawing of the photoelectric conversion apparatus of FIG. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 変形例としての光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of the photoelectric conversion apparatus as a modification. 変形例としての光電変換装置の断面図である。It is sectional drawing of the photoelectric conversion apparatus as a modification. 変形例としての光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of the photoelectric conversion apparatus as a modification.

以下に本発明の実施形態について図面を参照しながら詳細に説明する。まず、本実施形態に係る製造方法で製造される光電変換装置の構成について説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, the configuration of the photoelectric conversion device manufactured by the manufacturing method according to the present embodiment will be described.

＜光電変換装置の構成＞
図１は光電変換装置１１の斜視図であり、図２はこの光電変換装置１１の断面図である。光電変換装置１１は、ガラス基板１と、下部電極層２と、金属カルコゲナイドを含む第１の半導体層３と、第２の半導体層４と具備している。 <Configuration of photoelectric conversion device>
FIG. 1 is a perspective view of the photoelectric conversion device 11, and FIG. 2 is a cross-sectional view of the photoelectric conversion device 11. The photoelectric conversion device 11 includes a glass substrate 1, a lower electrode layer 2, a first semiconductor layer 3 containing a metal chalcogenide, and a second semiconductor layer 4.

第１の半導体層３と第２の半導体層４とは導電型が異なっており、第１の半導体層３と第２の半導体層４とで光照射により生じた正負のキャリアの電荷分離を良好に行うことができる。例えば、第１の半導体層３がｐ型であれば、第２の半導体層４はｎ型である。あるいは、第１の半導体層３がｎ型であり、第２の半導体層４がｐ型であってもよい。また、第２の半導体層４は、図１および図２に示すように、バッファ層４ａおよび上部電極層４ｂ等の複数層から成る積層体であってもよい。   The first semiconductor layer 3 and the second semiconductor layer 4 have different conductivity types, and the first semiconductor layer 3 and the second semiconductor layer 4 have good charge separation of positive and negative carriers generated by light irradiation. Can be done. For example, if the first semiconductor layer 3 is p-type, the second semiconductor layer 4 is n-type. Alternatively, the first semiconductor layer 3 may be n-type and the second semiconductor layer 4 may be p-type. In addition, as shown in FIGS. 1 and 2, the second semiconductor layer 4 may be a stacked body including a plurality of layers such as a buffer layer 4a and an upper electrode layer 4b.

図１および図２において、ガラス基板１上に複数の下部電極層２が平面配置されている。図１、図２において、複数の下部電極層２は、一方向に隙間（第１溝部Ｐ１）をあけて並べられた下部電極層２ａ〜２ｃを具備している。この下部電極層２ａ上からガラス基板１上を経て下部電極層２ｂ上にかけて、第１の半導体層３が設けられている。また、第１の半導体層３上には第２の半導体層４が設けられている。さらに、下部電極層２ｂ上において、接続導体６が、第１の半導体層３の表面（側面）に沿って、または第１の半導体層３を貫通して設けられている。この接続導体６は、第２の半導体層４と下部電極層２ｂとを電気的に接続している。これら下部電極層２、第１の半導体層３および第２の半導体層４によって、１つの光電変換セル１０が構成され、隣接する光電変換セル１０同士が接続導体６を介して直列接続されることによって、高出力の光電変換装置１１となる。   1 and 2, a plurality of lower electrode layers 2 are arranged in a plane on a glass substrate 1. 1 and 2, the plurality of lower electrode layers 2 includes lower electrode layers 2a to 2c arranged with a gap (first groove P1) in one direction. A first semiconductor layer 3 is provided from the lower electrode layer 2a through the glass substrate 1 to the lower electrode layer 2b. A second semiconductor layer 4 is provided on the first semiconductor layer 3. Further, the connection conductor 6 is provided on the lower electrode layer 2 b along the surface (side surface) of the first semiconductor layer 3 or penetrating the first semiconductor layer 3. The connection conductor 6 electrically connects the second semiconductor layer 4 and the lower electrode layer 2b. The lower electrode layer 2, the first semiconductor layer 3, and the second semiconductor layer 4 constitute one photoelectric conversion cell 10, and adjacent photoelectric conversion cells 10 are connected in series via the connection conductor 6. Thus, the photoelectric conversion device 11 with high output is obtained.

なお、図１および図２においては、光電変換装置１１が２つの光電変換セル１０を有する例を示しているが、図面左右方向あるいはさらにこれに垂直な方向に、３以上の光電変換セル１０が平面的に（二次元的に）配設されていてもよい。または、光電変換装置１１が１つの光電変換セル１０を有するものであってもよい。   1 and 2 show an example in which the photoelectric conversion device 11 has two photoelectric conversion cells 10, but three or more photoelectric conversion cells 10 are provided in the left-right direction of the drawing or in a direction perpendicular thereto. They may be arranged in a plane (two-dimensionally). Alternatively, the photoelectric conversion device 11 may have one photoelectric conversion cell 10.

ガラス基板１は、光電変換セル１０を支持するためのものであり、例えば１〜３ｍｍ程度の厚さを有する板状のものである。ガラス基板１に用いられる材料としては、例えば、青板ガラス（ソーダライムガラス）、高歪点ガラス等が挙げられる。   The glass substrate 1 is for supporting the photoelectric conversion cell 10, and is, for example, a plate having a thickness of about 1 to 3 mm. Examples of the material used for the glass substrate 1 include blue plate glass (soda lime glass) and high strain point glass.

下部電極層２（下部電極層２ａ、２ｂ、２ｃ）は、ガラス基板１の一主面の上に設けられた導電層であり、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）または金（Ａｕ）等の金属、または酸化亜鉛系等の半導体等やこれらを用いた透明導電膜が用いられる。下部電極層２は、スパッタリング法または蒸着法などの公知の薄膜形成手法を用いて、０．２μｍ〜１μｍ程度の厚みに形成される。光電変換装置１１では、複数の下部電極層２ａ〜２ｃが隙間（第１溝部Ｐ１）をあけてＸ軸方向に並べられている。この第１溝部の幅（下部電極層２ａと下部電極層２ｂとの距離、および下部電極層２ｂと下部電極層２ｃの距離）は、例えば１０〜２００μｍであればよい。   The lower electrode layer 2 (lower electrode layers 2a, 2b, 2c) is a conductive layer provided on one main surface of the glass substrate 1, and for example, molybdenum (Mo), aluminum (Al), titanium (Ti) A metal such as tantalum (Ta) or gold (Au), a semiconductor such as zinc oxide, or a transparent conductive film using these is used. The lower electrode layer 2 is formed to a thickness of about 0.2 μm to 1 μm using a known thin film forming method such as sputtering or vapor deposition. In the photoelectric conversion device 11, the plurality of lower electrode layers 2a to 2c are arranged in the X-axis direction with a gap (first groove P1). The width of the first groove (the distance between the lower electrode layer 2a and the lower electrode layer 2b and the distance between the lower electrode layer 2b and the lower electrode layer 2c) may be, for example, 10 to 200 μm.

第１の半導体層３は、下部電極層２の＋Ｚ側の主面の上に設けられた、第１の導電型（ここではｐ型の導電型）を有する半導体層であり、１〜３μｍ程度の厚さを有している。第１の半導体層３は、金属カルコゲナイドを主として含む半導体層である。金属カルコゲナイドを主として含むとは、金属カルコゲナイドを７０ｍｏｌ％以上含むことをいう。また、金属カルコゲナイドとは、金属元素とカルコゲン元素との化合物である。カルコゲン元素とは１６族元素（VI−Ｂ族元素ともいう）のうちのＳ、Ｓｅ、Ｔｅをいう。   The first semiconductor layer 3 is a semiconductor layer having a first conductivity type (here, p-type conductivity type) provided on the main surface on the + Z side of the lower electrode layer 2 and having a thickness of about 1 to 3 μm. Has a thickness of The first semiconductor layer 3 is a semiconductor layer mainly containing metal chalcogenide. Containing mainly metal chalcogenide means containing 70 mol% or more of metal chalcogenide. The metal chalcogenide is a compound of a metal element and a chalcogen element. The chalcogen element refers to S, Se, or Te among group 16 elements (also referred to as group VI-B elements).

金属カルコゲナイドとしては、１１族元素（Ｉ−Ｂ族元素ともいう）と１３族元素（III−Ｂ族元素ともいう）と１６族元素との化合物であるＩ−III−VI族化合物、１１族元素と１２族元素（II−Ｂ族元素ともいう）と１４族元素（IV−Ｂ族元素ともいう）と１６族元素との化合物であるＩ−II−IV−VI族化合物、１２族元素と１６族元素との化合物であるII−VI族化合物等が採用され得る。   Metal chalcogenides include group 11 elements (also referred to as group IB elements), group 13 elements (also referred to as group III-B elements) and group 16 elements, group III-VI compounds, group 11 elements. I-II-IV-VI group compounds which are compounds of group 12 elements (also referred to as group II-B elements), group 14 elements (also referred to as group IV-B elements) and group 16 elements, group 12 elements and 16 II-VI group compounds that are compounds with group elements can be employed.

Ｉ−III−VI族化合物としては、例えば、ＣｕＩｎＳｅ２（二セレン化銅インジウム、
ＣＩＳともいう）、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２（二セレン化銅インジウム・ガリウム、ＣＩＧＳともいう）、Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２（二セレン・イオウ化銅インジウム・ガリウム、ＣＩＧＳＳともいう）等が挙げられる。あるいは、第１の半導体層３は、薄膜の二セレン・イオウ化銅インジウム・ガリウム層を表面層として有する二セレン化銅インジウム・ガリウム等でもよい。 Examples of the I-III-VI group compound include CuInSe 2 (indium diselenide,
CIS), Cu (In, Ga) Se 2 (also called copper indium gallium selenide, CIGS), Cu (In, Ga) (Se, S) 2 (diselen copper indium gallium indium gallium, CIGSS)). Alternatively, the first semiconductor layer 3 may be copper indium selenide / gallium having a thin layer of selenite / copper indium sulfide / gallium layer as a surface layer.

Ｉ−II−IV−VI族化合物としては、例えば、Ｃｕ２ＺｎＳｎＳ４（ＣＺＴＳともいう）、Ｃｕ２ＺｎＳｎ（Ｓ，Ｓｅ）４（ＣＺＴＳＳｅともいう）、およびＣｕ２ＺｎＳｎＳｅ４（ＣＺＴＳｅともいう）等が挙げられる。また、II−VI族化合物としては、例えば、ＣｄＴｅ等が挙げられる。 Examples of the I-II-IV-VI group compound include Cu 2 ZnSnS 4 (also referred to as CZTS), Cu 2 ZnSn (S, Se) 4 (also referred to as CZTSSe), and Cu 2 ZnSnSe 4 (also referred to as CZTSe). Is mentioned. Moreover, as a II-VI group compound, CdTe etc. are mentioned, for example.

第２の半導体層４は、第１の半導体層３の主面の上に設けられた半導体層である。この第２の半導体層４は、第１の半導体層３の導電型とは異なる導電型（ここではｎ型の導電型）を有している。第１の半導体層３と第２の半導体層４との接合によって、第１の半導体層３で光電変換されて生じた正負キャリアが良好に電荷分離される。なお、導電型が異なる半導体とは、主要な伝導担体（キャリア）が異なる半導体のことである。第１の半導体層３の導電型がｐ型である場合、第２の半導体層４の導電型はｎ型である。あるいは、第１の半導体層３の導電型がｎ型で、第２の半導体層４の導電型がｐ型であってもよい。   The second semiconductor layer 4 is a semiconductor layer provided on the main surface of the first semiconductor layer 3. The second semiconductor layer 4 has a conductivity type (here, n-type conductivity type) different from that of the first semiconductor layer 3. By joining the first semiconductor layer 3 and the second semiconductor layer 4, positive and negative carriers generated by photoelectric conversion in the first semiconductor layer 3 are favorably separated. Note that semiconductors having different conductivity types are semiconductors having different main conductive carriers. When the conductivity type of the first semiconductor layer 3 is p-type, the conductivity type of the second semiconductor layer 4 is n-type. Alternatively, the conductivity type of the first semiconductor layer 3 may be n-type, and the conductivity type of the second semiconductor layer 4 may be p-type.

第２の半導体層４は複数の半導体層から成る積層体であってもよい。光電変換装置１１では、第２の半導体層４が、第１の半導体層３とのヘテロ接合を行なうためのバッファ層４ａと、電極層として機能する上部電極層４ｂとの積層体である例を示しているが、これに限定されず、１層でもよく、あるいは３層以上でもよい。   The second semiconductor layer 4 may be a stacked body including a plurality of semiconductor layers. In the photoelectric conversion device 11, an example in which the second semiconductor layer 4 is a stacked body of a buffer layer 4 a for performing a heterojunction with the first semiconductor layer 3 and an upper electrode layer 4 b that functions as an electrode layer. Although shown, it is not limited to this, 1 layer may be sufficient or 3 layers or more may be sufficient.

バッファ層４ａとしては、ＣｄＳ、ＺｎＳ、ＺｎＯ、Ｉｎ２Ｓ３、Ｉｎ２Ｓｅ３、Ｉｎ（ＯＨ，Ｓ）、（Ｚｎ，Ｉｎ）（Ｓｅ，ＯＨ）、（Ｚｎ，Ｍｇ）Ｏ等が挙げられる。この場合、バッファ層４ａは、例えばケミカルバスデポジション（ＣＢＤ）法や化学的気相成長（ＣＶＤ）法等で３〜２００ｎｍの厚みで形成される。なお、Ｉｎ（ＯＨ，Ｓ）とは、Ｉｎを水酸化物および硫化物として含む化合物をいう。（Ｚｎ，Ｉｎ）（Ｓｅ，ＯＨ）は、ＺｎおよびＩｎをセレン化物および水酸化物として含む化合物をいう。（Ｚｎ，Ｍｇ）Ｏは、ＺｎおよびＭｇを酸化物として含む化合物をいう。 Examples of the buffer layer 4a include CdS, ZnS, ZnO, In 2 S 3 , In 2 Se 3 , In (OH, S), (Zn, In) (Se, OH), and (Zn, Mg) O. . In this case, the buffer layer 4a is formed with a thickness of 3 to 200 nm by, for example, a chemical bath deposition (CBD) method or a chemical vapor deposition (CVD) method. In (OH, S) refers to a compound containing In as a hydroxide and a sulfide. (Zn, In) (Se, OH) refers to a compound containing Zn and In as selenides and hydroxides. (Zn, Mg) O refers to a compound containing Zn and Mg as oxides.

バッファ層４ａは、リーク電流を低減するという観点から言えば、１Ω・ｃｍ以上の電気抵抗率を有するものであってもよい。   The buffer layer 4a may have an electrical resistivity of 1 Ω · cm or more from the viewpoint of reducing leakage current.

上部電極層４ｂは、第２の半導体層４よりも電気抵抗率の低い層であり、第１の半導体層３で生じた電荷を良好に取り出すことが可能となる。光電変換効率をより高めるという観点からは、上部電極層４ｂの電気抵抗率が１Ω・ｃｍ未満でシート抵抗が５０Ω／□以下であってもよい。   The upper electrode layer 4 b is a layer having a lower electrical resistivity than the second semiconductor layer 4, and it is possible to take out charges generated in the first semiconductor layer 3 satisfactorily. From the viewpoint of further improving the photoelectric conversion efficiency, the electric resistivity of the upper electrode layer 4b may be less than 1 Ω · cm and the sheet resistance may be 50 Ω / □ or less.

上部電極層４ｂは、例えば、ＺｎＯ、Ｉｎ２Ｏ３またはＳｎＯ２等の金属酸化物半導体等が採用され得る。これらの金属酸化物半導体には、Ａｌ、Ｂ、Ｇａ、ＩｎおよびＦ等のうちの何れかの元素が含まれても良い。このような元素が含まれた金属酸化物半導体の具体例としては、例えば、ＡＺＯ（Aluminum Zinc Oxide）、ＢＺＯ（Boron Zinc Oxide）
、ＧＺＯ（Gallium Zinc Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＴＯ（Indium Tin Oxide）、ＦＴＯ（Fluorine tin Oxide）等がある。 For the upper electrode layer 4b, for example, a metal oxide semiconductor such as ZnO, In 2 O 3 or SnO 2 may be employed. These metal oxide semiconductors may contain any element of Al, B, Ga, In, F, and the like. Specific examples of the metal oxide semiconductor containing such an element include, for example, AZO (Aluminum Zinc Oxide) and BZO (Boron Zinc Oxide).
GZO (Gallium Zinc Oxide), IZO (Indium Zinc Oxide), ITO (Indium Tin Oxide), FTO (Fluorine tin Oxide), and the like.

上部電極層４ｂは、スパッタリング法、蒸着法、またはＣＶＤ法等によって、０．０５〜３．０μｍの厚さを有するように形成される。   Upper electrode layer 4b is formed to have a thickness of 0.05 to 3.0 μm by sputtering, vapor deposition, CVD, or the like.

また、図１および図２に示すように、上部電極層４ｂ上にさらに集電電極７が形成されていてもよい。集電電極７は、第１の半導体層３で生じた電荷をさらに良好に取り出すためのものである。集電電極７は、例えば、図２に示すように、光電変換セル１０の一端から接続導体６にかけて線状に形成されている。これにより、第１の半導体層３で生じた電流が上部電極層４ｂを介して集電電極７に集電され、接続導体６を介して隣接する光電変換セル１０に良好に導電される。   Further, as shown in FIGS. 1 and 2, a collecting electrode 7 may be further formed on the upper electrode layer 4b. The collecting electrode 7 is for taking out charges generated in the first semiconductor layer 3 more satisfactorily. For example, as shown in FIG. 2, the collector electrode 7 is formed in a linear shape from one end of the photoelectric conversion cell 10 to the connection conductor 6. As a result, the current generated in the first semiconductor layer 3 is collected by the collector electrode 7 via the upper electrode layer 4 b and is electrically conducted to the adjacent photoelectric conversion cell 10 via the connection conductor 6.

集電電極７は、第１の半導体層３への光透過率を高めるとともに良好な導電性を有するという観点から、５０〜４００μｍの幅を有していてもよい。また、集電電極７は、枝分かれした複数の分岐部を有していてもよい。   The collector electrode 7 may have a width of 50 to 400 μm from the viewpoint of increasing the light transmittance to the first semiconductor layer 3 and having good conductivity. The current collecting electrode 7 may have a plurality of branched portions.

集電電極７は、例えば、Ａｇ等の金属粉を樹脂バインダー等に分散させた金属ペーストがパターン状に印刷され、これが硬化されることによって形成される。   The collector electrode 7 is formed, for example, by printing a metal paste in which a metal powder such as Ag is dispersed in a resin binder or the like in a pattern and curing it.

図１および図２において、接続導体６は、第１の半導体層３および第２の半導体層４を貫通する第２溝部Ｐ２内に設けられた導体である。接続導体６は、金属や導電ペースト等が用いられ得る。図１および図２においては、集電電極７を延伸して接続導体６が形成されているが、これに限定されない。例えば、上部電極層４ｂを延伸したものであってもよい。   In FIG. 1 and FIG. 2, the connection conductor 6 is a conductor provided in the second groove portion P <b> 2 that penetrates the first semiconductor layer 3 and the second semiconductor layer 4. The connection conductor 6 can be made of metal, conductive paste, or the like. In FIG. 1 and FIG. 2, the collector electrode 7 is extended to form the connection conductor 6, but the present invention is not limited to this. For example, the upper electrode layer 4b may be stretched.

＜光電変換装置の製造方法＞
次に、光電変換装置１１の製造方法について説明する。図３〜図８は、光電変換装置１１の製造途中の様子を示す断面図である。なお、図３〜図８で示される断面図は、図２で示される断面に対応する部分の製造途中の様子を示す。 <Method for Manufacturing Photoelectric Conversion Device>
Next, a method for manufacturing the photoelectric conversion device 11 will be described. 3-8 is sectional drawing which shows the mode in the middle of manufacture of the photoelectric conversion apparatus 11. FIG. Note that the cross-sectional views shown in FIGS. 3 to 8 show a state in the middle of manufacturing a portion corresponding to the cross-section shown in FIG.

まず、洗浄されたガラス基板１の主面に、スパッタリング法等を用いて、Ｍｏ等からなる下部電極層２を成膜する。そして、下部電極層２の上面のうちのＹ方向に沿った直線状の形成対象位置からその直下のガラス基板１の上面にかけて、第１溝部Ｐ１を形成する。第１溝部Ｐ１は、例えば、ＹＡＧレーザー等によるレーザー光を走査しつつ形成対象位置に照射することで溝加工を行なう、スクライブ加工によって形成することができる。   First, the lower electrode layer 2 made of Mo or the like is formed on the main surface of the cleaned glass substrate 1 using a sputtering method or the like. And the 1st groove part P1 is formed from the linear formation object position along the Y direction among the upper surfaces of the lower electrode layer 2 to the upper surface of the glass substrate 1 just under it. The first groove portion P1 can be formed by, for example, a scribe process in which a groove process is performed by irradiating a formation target position while scanning with a laser beam such as a YAG laser.

第１溝部Ｐ１を形成した後、第１溝部Ｐ１において露出したガラス基板１の主面上に第１金属元素の硫化物を含む硫化物皮膜３ａを形成する。第１金属元素は、第１の半導体層３に含まれる金属カルコゲナイドの成分である金属元素である（金属カルコゲナイドの成分である金属元素が複数種ある場合は、これらのうちの少なくとも１種である）。例えば、第１の半導体層３に含まれる金属カルコゲナイドがＣＩＧＳである場合、第１金属元素はＣｕ、ＩｎおよびＧａのうちの少なくとも１種である。この場合、硫化物皮膜３ａは硫化銅、硫化インジウムおよび硫化ガリウムの少なくとも１種の皮膜である。   After forming the first groove P1, a sulfide film 3a containing a sulfide of the first metal element is formed on the main surface of the glass substrate 1 exposed in the first groove P1. The first metal element is a metal element that is a component of the metal chalcogenide contained in the first semiconductor layer 3 (if there are multiple types of metal elements that are components of the metal chalcogenide, it is at least one of these) ). For example, when the metal chalcogenide contained in the first semiconductor layer 3 is CIGS, the first metal element is at least one of Cu, In, and Ga. In this case, the sulfide film 3a is at least one film of copper sulfide, indium sulfide, and gallium sulfide.

このような硫化物皮膜３ａは、厚さが１〜１００ｎｍ程度の薄膜であり、ＣＢＤ法やＣＶＤ法などで形成可能であるほか、いわゆる塗布法あるいは印刷法と称されるプロセスによって形成することもできる。塗布法あるいは印刷法と称されるプロセスは、第１金属元素の原料（第１金属元素の原料としては、例えば、第１金属元素の塩や第１金属元素の錯体化合物等がある）が溶解している溶液と、チオアミド系化合物等の硫黄原料が溶解している溶液とを混合しながらスプレー等で下部電極層２を有するガラス基板１に塗布し、熱処理を行うプロセスである。図３は、硫化物皮膜３ａを形成した後の状態を示す図である。   Such a sulfide film 3a is a thin film having a thickness of about 1 to 100 nm and can be formed by a CBD method, a CVD method, or the like, or may be formed by a process called a coating method or a printing method. it can. In a process called a coating method or a printing method, the first metal element raw material (the first metal element raw material includes, for example, a salt of the first metal element or a complex compound of the first metal element) is dissolved. In this process, a solution in which a sulfur raw material such as a thioamide compound is dissolved is applied to the glass substrate 1 having the lower electrode layer 2 by spraying or the like, and heat treatment is performed. FIG. 3 is a diagram showing a state after the sulfide film 3a is formed.

硫化物皮膜３ａを形成した後、下部電極層２上および硫化物皮膜３ａ上に、上記第１金属元素を第１有機錯体として含む原料溶液を用いて原料皮膜３ｂを形成する。第１有機錯体とは、第１金属元素に、孤立電子対を持つ官能基を有した有機配位子が第１金属元素に配位した化合物である。このような有機配位子としては、カルボキシル基、アルコキシ基、チオール基またはセレノール基等を有する化合物や、アセチルアセトン系化合物等が挙げられる。また、原料溶液に用いられる溶媒は、上記第１有機配位子が溶解可能な溶媒であればよく、例えば、アルコールやアミン系溶媒等の極性の有機溶媒が挙げられる。   After forming the sulfide film 3a, a material film 3b is formed on the lower electrode layer 2 and the sulfide film 3a using a material solution containing the first metal element as the first organic complex. The first organic complex is a compound in which an organic ligand having a functional group having a lone electron pair is coordinated to the first metal element. Examples of such an organic ligand include a compound having a carboxyl group, an alkoxy group, a thiol group, or a selenol group, and an acetylacetone compound. Moreover, the solvent used for a raw material solution should just be a solvent in which the said 1st organic ligand can melt | dissolve, For example, polar organic solvents, such as alcohol and an amine solvent, are mentioned.

第１の半導体層３に含まれる金属カルコゲナイドの成分である金属元素が複数種ある場合は、原料溶液に、上記第１有機錯体に加え、他の金属元素（以下、第２金属元素という）を第２有機錯体として含めてもよい。例えば、第１の半導体層３に含まれる金属カルコゲナイドがＣＩＧＳであり、第１金属元素をＩｎとした場合、第２金属元素をＣｕおよびＧａとすればよい。この場合の原料溶液は、第１有機錯体としてＩｎの有機錯体を含むとともに、第２有機錯体として、Ｃｕの有機錯体およびＧａの有機錯体を含む。このような第１有機錯体および第２有機錯体の具体例としては、Ｉｎにセレノールやチオール等の有機配位子が配位した錯体、Ｇａにセレノールやチオール等の有機配位子が配位した錯体およびＣｕにセレノールやチオール等の有機配位子が配位した錯体が挙げられる。このように第１有機錯体および第２有機錯体として、セレノールやチオールのようにカルコゲン元素を含む有機配位子が配位したものを用いると、金属カルコゲンナイドの形成を促進することができる。   When there are a plurality of metal elements that are components of the metal chalcogenide contained in the first semiconductor layer 3, in addition to the first organic complex, other metal elements (hereinafter referred to as second metal elements) are added to the raw material solution. It may be included as a second organic complex. For example, when the metal chalcogenide contained in the first semiconductor layer 3 is CIGS and the first metal element is In, the second metal element may be Cu and Ga. The raw material solution in this case includes an organic complex of In as the first organic complex, and also includes an organic complex of Cu and an organic complex of Ga as the second organic complex. Specific examples of such a first organic complex and a second organic complex include a complex in which an organic ligand such as selenol or thiol is coordinated with In, and an organic ligand such as selenol or thiol is coordinated with Ga. Examples include complexes and complexes in which organic ligands such as selenol and thiol are coordinated to Cu. Thus, when the thing with which the organic ligand containing a chalcogen element is coordinated like a selenol or a thiol as a 1st organic complex and a 2nd organic complex is used, formation of metal chalcogenide can be accelerated | stimulated.

また、第１の半導体層３に含まれる金属カルコゲナイドの成分である金属元素が複数種ある場合に、原料溶液に含まれる第１有機錯体として、第１金属元素とは異なる第２金属元素をさらに含むものを用いてもよい。例えば、第１の半導体層３に含まれる金属カルコゲナイドがＣＩＳであり、第１金属元素をＩｎとした場合、第２金属元素をＣｕとすれば
よい。このような第１有機錯体の具体例としては、ＣｕおよびＩｎが有機配位子（セレノールやチオール等）を介して結合して１つの錯体分子を構成しているもの（例えば、特許文献２に示されるような単一源前駆体）が挙げられる。このように第１有機錯体として、セレノールやチオールのようにカルコゲン元素を含む有機配位子が配位したものを用いると、金属カルコゲンナイドの形成を促進することができる。 In addition, when there are a plurality of metal elements that are components of the metal chalcogenide contained in the first semiconductor layer 3, a second metal element different from the first metal element is further added as the first organic complex contained in the raw material solution. What is included may be used. For example, when the metal chalcogenide contained in the first semiconductor layer 3 is CIS and the first metal element is In, the second metal element may be Cu. As a specific example of such a first organic complex, Cu and In are combined through an organic ligand (such as selenol or thiol) to form one complex molecule (for example, in Patent Document 2) Single source precursors as shown). As described above, when the first organic complex is coordinated with an organic ligand containing a chalcogen element such as selenol or thiol, formation of metal chalcogenide can be promoted.

また、第１の半導体層３に含まれる金属カルコゲナイドがＣＩＧＳであり、第１金属元素をＩｎとした場合、原料溶液に、ＣｕおよびＩｎが有機配位子を介して結合して１つの錯体分子を構成している第１有機錯体を含めるとともに、Ｇａの有機錯体を含めてもよい。このようなＧａの有機錯体としては、ＣｕおよびＧａが有機配位子（セレノールやチオール等）を介して結合して１つの錯体分子を構成している有機錯体であってもよく、Ｇａにセレノールやチオール等の有機配位子が配位した錯体であってもよい。   When the metal chalcogenide contained in the first semiconductor layer 3 is CIGS and the first metal element is In, Cu and In are bonded to the raw material solution through an organic ligand to form one complex molecule. In addition to the first organic complex that constitutes, an organic complex of Ga may be included. Such an organic complex of Ga may be an organic complex in which Cu and Ga are bonded via an organic ligand (such as selenol or thiol) to form one complex molecule. Or a complex in which an organic ligand such as thiol is coordinated.

原料皮膜３ｂは、例えば１００〜４００℃で加熱することによって溶媒を除去しておいてもよく、さらには、この加熱によって有機配位子の有機成分をも除去しておいてもよい。図４は、原料皮膜３ｂを形成した後の状態を示す図である。   The raw material film 3b may be removed, for example, by heating at 100 to 400 ° C., and further, the organic component of the organic ligand may be removed by this heating. FIG. 4 is a diagram showing a state after the raw material film 3b is formed.

原料皮膜３ｂを形成した後、硫化物皮膜３ａおよび原料皮膜３ｂを、第１カルコゲン元素を含む雰囲気下で加熱することによって、硫化物皮膜３ａおよび原料皮膜３ｂを、第１金属元素および第１カルコゲン元素が結合した金属カルコゲナイドを含む第１の半導体層３にする。第１カルコゲン元素を含む雰囲気は、第１カルコゲン元素を種々の状態で雰囲気中に含んでいればよい。第１カルコゲン元素を含む雰囲気としては、例えば、第１カルコゲン元素が、単体蒸気として含まれる雰囲気、または第１カルコゲン元素の水素化物等として含まれる雰囲気が挙げられる。第１の半導体層３に含まれる金属カルコゲナイドがＣＩＧＳの場合、第１カルコゲン元素はＳｅであり、第１カルコゲン元素を含む雰囲気には、ＳｅがＳｅ蒸気あるいはＨ２Ｓｅ等として含まれている。このような第１カルコゲン元素を含む雰囲気には、水素ガス等の還元性ガスあるいは窒素ガス等の不活性ガスが混合されてもよい。 After forming the raw material film 3b, the sulfide film 3a and the raw material film 3b are heated in an atmosphere containing the first chalcogen element, so that the sulfide film 3a and the raw material film 3b are converted into the first metal element and the first chalcogen. A first semiconductor layer 3 containing metal chalcogenide bonded with elements is formed. The atmosphere containing the first chalcogen element only needs to contain the first chalcogen element in various states. Examples of the atmosphere containing the first chalcogen element include an atmosphere containing the first chalcogen element as a single vapor, or an atmosphere containing a hydride of the first chalcogen element. When the metal chalcogenide contained in the first semiconductor layer 3 is CIGS, the first chalcogen element is Se, and Se is contained as Se vapor, H 2 Se, or the like in the atmosphere containing the first chalcogen element. In the atmosphere containing the first chalcogen element, a reducing gas such as hydrogen gas or an inert gas such as nitrogen gas may be mixed.

また、原料皮膜３ｂを、第１カルコゲン元素を含む雰囲気下で加熱する際の硫化物皮膜３ａおよび原料皮膜３ｂの温度は、硫化物皮膜３ａ中および原料皮膜３ｂ中の第１金属元素と雰囲気中の第１カルコゲン元素とを反応させて金属カルコゲナイドの結晶を形成可能な温度であればよい。このような原料皮膜３ｂの温度としては例えば４００〜６００℃とすることができ、加熱時間としては例えば１０〜３００分とすることができる。図５は、第１の半導体層３を形成した後の状態を示す図である。   The temperature of the sulfide film 3a and the material film 3b when the material film 3b is heated in an atmosphere containing the first chalcogen element is the same as that in the atmosphere with the first metal element in the sulfide film 3a and the material film 3b. Any temperature may be used as long as it can react with the first chalcogen element to form a metal chalcogenide crystal. The temperature of such a raw material film 3b can be set to 400 to 600 ° C., for example, and the heating time can be set to 10 to 300 minutes, for example. FIG. 5 is a diagram illustrating a state after the first semiconductor layer 3 is formed.

このようにガラス基板１上に硫化物皮膜３ａを介して原料皮膜３ｂを形成した後、これらを加熱して第１の半導体層３を形成することによって、ガラス基板１と第１の半導体層３との密着性を高め、光電変換装置１１の製造歩留まりを高めることができる。これは以下の理由による。まず、ガラス基板１上に第１金属元素の硫化物を含む硫化物皮膜３ａを形成することで、薄い硫化物皮膜３ａがガラス基板１の表面を良好に覆って硫化物皮膜３ａ中の第１金属元素がガラス基板１に接近した状態となる。さらに、この硫化物皮膜３ａ上に、第１金属元素を第１有機錯体として含む原料溶液を用いて原料皮膜３ｂを形成することで、第１有機錯体中の第１金属元素が硫化物皮膜３ａの硫黄元素に対して接近した状態となる。そして、このような状態で加熱することによって、ガラス基板１に接近した硫化物皮膜３ａ中の第１金属元素および原料皮膜３ｂ中の第１金属元素が、ガラス基板１の表面を良好に覆った状態を維持しながら金属カルコゲナイドの多結晶体となる。その結果、ガラス基板１と金属カルコゲナイドを含む第１の半導体層３との密着性が高くなると考えられる。   Thus, after forming the raw material film | membrane 3b through the sulfide film | membrane 3a on the glass substrate 1 and heating these, the 1st semiconductor layer 3 is formed by heating these, The glass substrate 1 and the 1st semiconductor layer 3 The production yield of the photoelectric conversion device 11 can be increased. This is due to the following reason. First, by forming a sulfide film 3a containing a sulfide of the first metal element on the glass substrate 1, the thin sulfide film 3a covers the surface of the glass substrate 1 well, and the first in the sulfide film 3a. The metal element approaches the glass substrate 1. Further, the raw material film 3b is formed on the sulfide film 3a using a raw material solution containing the first metal element as the first organic complex, whereby the first metal element in the first organic complex is converted into the sulfide film 3a. It becomes a state close to the sulfur element. Then, by heating in such a state, the first metal element in the sulfide film 3a approaching the glass substrate 1 and the first metal element in the raw material film 3b satisfactorily covered the surface of the glass substrate 1. A metal chalcogenide polycrystal is obtained while maintaining the state. As a result, it is considered that the adhesion between the glass substrate 1 and the first semiconductor layer 3 containing the metal chalcogenide is enhanced.

第１の半導体層３を形成した後、第１の半導体層３の上に、第２の半導体層４を形成する。本実施形態では、第２の半導体層４を、バッファ層４ａと上部電極層４ｂとの積層体として形成した例を示している。バッファ層４ａは、例えば硫化インジウムを含む半導体層をＣＢＤ法等によって形成することができる。また、上部電極層４ｂは、例えばＡＺＯを含む半導体層をＣＶＤ法やスパッタリング法等によって形成することができる。図６は、第２の半導体層４を形成した後の状態を示す図である。   After forming the first semiconductor layer 3, the second semiconductor layer 4 is formed on the first semiconductor layer 3. In the present embodiment, an example is shown in which the second semiconductor layer 4 is formed as a stacked body of a buffer layer 4a and an upper electrode layer 4b. As the buffer layer 4a, for example, a semiconductor layer containing indium sulfide can be formed by a CBD method or the like. For the upper electrode layer 4b, for example, a semiconductor layer containing AZO can be formed by a CVD method, a sputtering method, or the like. FIG. 6 is a diagram illustrating a state after the second semiconductor layer 4 is formed.

第２の半導体層４を形成した後、下部電極層２上の第１溝部Ｐ１からずれた位置における第１の半導体層３および第２の半導体層４を、例えば、メカニカルスクライブ加工等によって除去する。これにより、図７に示すように、第１の半導体層３中に下部電極層２が露出した第２溝部Ｐ２を形成する。なお、メカニカルスクライブ加工は、例えば、４０〜５０μｍ程度のスクライブ幅のスクライブ針やドリルを用いたスクライビングによって、第１の半導体層３および第２の半導体層４を下部電極層２から除去する加工をいう。   After the second semiconductor layer 4 is formed, the first semiconductor layer 3 and the second semiconductor layer 4 at a position shifted from the first groove portion P1 on the lower electrode layer 2 are removed by, for example, mechanical scribing or the like. . Thereby, as shown in FIG. 7, the second groove portion P <b> 2 in which the lower electrode layer 2 is exposed is formed in the first semiconductor layer 3. The mechanical scribing process is a process of removing the first semiconductor layer 3 and the second semiconductor layer 4 from the lower electrode layer 2 by, for example, scribing using a scribe needle or drill having a scribe width of about 40 to 50 μm. Say.

第２溝部Ｐ２を形成した後、図８に示すように、第２の半導体層４上および第２溝部Ｐ２内に、例えば、Ａｇなどの金属粉を樹脂バインダーなどに分散させた導電ペーストをパターン状に印刷し、これを加熱硬化することで、接続導体６および集電電極７を形成する。   After forming the second groove portion P2, as shown in FIG. 8, a conductive paste in which a metal powder such as Ag is dispersed in a resin binder or the like is patterned on the second semiconductor layer 4 and in the second groove portion P2. The connection conductor 6 and the current collecting electrode 7 are formed by printing in the shape and heating and curing this.

最後に第２溝部Ｐ２からずれた位置に、第１の半導体層３、第２の半導体層４および集電電極７を、例えば、メカニカルスクライブ加工により除去することによって、第３溝部Ｐ３を形成する。これにより、複数の光電変換セル１０に分割し、図１および図２に示す光電変換装置１１を得ることができる。   Finally, the third groove portion P3 is formed by removing the first semiconductor layer 3, the second semiconductor layer 4 and the collecting electrode 7 by, for example, mechanical scribing at a position shifted from the second groove portion P2. . Thereby, it can divide | segment into the some photoelectric conversion cell 10, and the photoelectric conversion apparatus 11 shown in FIG. 1 and FIG. 2 can be obtained.

なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更が施されることは何等差し支えない。例えば、光電変換装置の製造方法において、主面に下部電極層および硫化物皮膜を有するガラス基板として、図３のような構成に変えて、以下に示す各種変形例のような構成を用いてもよい。   Note that the present invention is not limited to the above-described embodiment, and various modifications may be made without departing from the scope of the present invention. For example, in the method for manufacturing a photoelectric conversion device, the glass substrate having the lower electrode layer and the sulfide film on the main surface may be replaced with the configuration shown in FIG. Good.

＜光電変換装置の第１変形例＞
光電変換装置の製造方法において、主面に下部電極層および硫化物皮膜を有するガラス基板として、図９のような構成を用いてもよい。図９において、硫化物皮膜２１ａはガラス基板１の主面の略全面に形成されており、この硫化物皮膜２１ａの上に下部電極層２が形成されている。 <First Modification of Photoelectric Conversion Device>
In the method of manufacturing a photoelectric conversion device, a structure as shown in FIG. 9 may be used as a glass substrate having a lower electrode layer and a sulfide film on the main surface. In FIG. 9, the sulfide film 21a is formed on substantially the entire main surface of the glass substrate 1, and the lower electrode layer 2 is formed on the sulfide film 21a.

このような構成は以下のようにして作製することができる。まず、ガラス基板１の主面の略全面に硫化物皮膜２１ａを形成する。その後、硫化物皮膜２１ａの上に下部電極層２を形成した後、レーザーを用いたスクライブ加工等によって第１溝部Ｐ１を形成する。このスクライブ加工の際、レーザー光の強度を調整する等の方法によって、第１溝部Ｐ１における硫化物皮膜２１ａが残存するようにする。   Such a configuration can be manufactured as follows. First, the sulfide film 21 a is formed on substantially the entire main surface of the glass substrate 1. Then, after forming the lower electrode layer 2 on the sulfide film 21a, the first groove portion P1 is formed by scribe processing using a laser or the like. During the scribing process, the sulfide film 21a in the first groove portion P1 is left by a method such as adjusting the intensity of the laser beam.

このような構成を用いることによって、硫化物皮膜２１ａをガラス基板１の主面の略全面に形成すればよく、特定の部位だけに形成する手間が省け、工程が簡略化できる。また、このような構成を用いて作製した場合、図１０に示すような光電変換装置２１となる。光電変換装置２１では、各光電変換セル２０において、ガラス基板１と下部電極層２との間に硫化物皮膜２１ａが残存している。このように下部電極層２が硫化物皮膜２１ａを介してガラス基板１に被着されていることから、下部電極層２とガラス基板１との接着性も向上する。   By using such a configuration, the sulfide film 21a may be formed on substantially the entire main surface of the glass substrate 1, and it is possible to save the trouble of forming the sulfide film 21a only on a specific portion and simplify the process. Further, when manufactured using such a structure, a photoelectric conversion device 21 as shown in FIG. 10 is obtained. In the photoelectric conversion device 21, the sulfide film 21 a remains between the glass substrate 1 and the lower electrode layer 2 in each photoelectric conversion cell 20. Since the lower electrode layer 2 is thus attached to the glass substrate 1 via the sulfide film 21a, the adhesion between the lower electrode layer 2 and the glass substrate 1 is also improved.

なお、図９および図１０において、図１〜図８に示す光電変換装置１１を構成する各要
素と同じ構成のものについては同じ符号を付している。 9 and 10, the same reference numerals are given to the components having the same configurations as those of the photoelectric conversion device 11 illustrated in FIGS. 1 to 8.

＜光電変換装置の第２変形例＞
また、光電変換装置の製造方法において、主面に下部電極層および硫化物皮膜を有するガラス基板として、図１１のような構成を用いてもよい。図１１において、硫化物皮膜３１ａは、下部電極層２の表面上および第１溝部Ｐ１に露出したガラス基板１の主面上に形成されている。 <Second Modification of Photoelectric Conversion Device>
Moreover, in the manufacturing method of a photoelectric conversion apparatus, you may use a structure like FIG. 11 as a glass substrate which has a lower electrode layer and a sulfide film in a main surface. In FIG. 11, the sulfide film 31a is formed on the surface of the lower electrode layer 2 and on the main surface of the glass substrate 1 exposed in the first groove portion P1.

このような構成を用いることによって、硫化物皮膜３１ａを、複数の下部電極層２を有するガラス基板１の略全面に形成すればよく、特定の部位だけに形成する手間が省け、工程が簡略化できる。また、下部電極層２と第１の半導体層３との密着性も高くなる。これは以下の理由による。薄い硫化物皮膜３ａが下部電極層２の表面を良好に覆って硫化物皮膜３ａ中の第１金属元素が下部電極層２に接近した状態となる。さらに、この硫化物皮膜３ａ上に、第１金属元素を第１有機錯体として含む原料溶液を用いて原料皮膜３ｂを形成することで、第１有機錯体中の第１金属元素が硫化物皮膜３ａの硫黄元素に対して接近した状態となる。そして、このような状態で加熱することによって、下部電極層２に接近した硫化物皮膜３ａ中の第１金属元素および原料皮膜３ｂ中の第１金属元素が、下部電極層２の表面を良好に覆った状態を維持しながら金属カルコゲナイドの多結晶体となる。その結果、下部電極層２と金属カルコゲナイドを含む第１の半導体層３との密着性が高くなる。   By using such a configuration, the sulfide film 31a may be formed on substantially the entire surface of the glass substrate 1 having the plurality of lower electrode layers 2, and the process for simplifying the process can be eliminated by forming only on a specific portion. it can. In addition, the adhesion between the lower electrode layer 2 and the first semiconductor layer 3 is increased. This is due to the following reason. The thin sulfide film 3a satisfactorily covers the surface of the lower electrode layer 2, and the first metal element in the sulfide film 3a is in a state of approaching the lower electrode layer 2. Further, the raw material film 3b is formed on the sulfide film 3a using a raw material solution containing the first metal element as the first organic complex, whereby the first metal element in the first organic complex is converted into the sulfide film 3a. It becomes a state close to the sulfur element. Then, by heating in such a state, the first metal element in the sulfide film 3a approaching the lower electrode layer 2 and the first metal element in the raw material film 3b make the surface of the lower electrode layer 2 favorable. The metal chalcogenide polycrystal is obtained while maintaining the covered state. As a result, the adhesion between the lower electrode layer 2 and the first semiconductor layer 3 containing metal chalcogenide is enhanced.

なお、図１１のような構成を用いて光電変換装置を作製した場合、硫化物皮膜３１ａは原料皮膜３ｂと反応して第１の半導体層３となり、図１および図２に示すような光電変換装置１１となる。   When the photoelectric conversion device is manufactured using the configuration as shown in FIG. 11, the sulfide film 31a reacts with the raw material film 3b to become the first semiconductor layer 3, and the photoelectric conversion as shown in FIG. 1 and FIG. Device 11 is obtained.

次に、光電変換装置の製造方法について、具体例を示して説明する。   Next, a method for manufacturing the photoelectric conversion device will be described with a specific example.

＜評価試料１の作製＞
まず、第１の半導体層を形成するための原料溶液を作製した。原料溶液としては、特許文献２の記載に基づいて作製した単一源前駆体をピリジンに溶解したものを用いた。なお、この単一源前駆体としては、ＣｕとＩｎとフェニルセレノールとが１つの錯体分子を形成したものと、ＣｕとＧａとフェニルセレノールとが１つの錯体分子を形成したものとの混合体を用い、原料溶液中のＣｕとＩｎとＧａのモル比がＣｕ：Ｉｎ：Ｇａ＝１：０．６：０．４となるようにした。 <Preparation of Evaluation Sample 1>
First, a raw material solution for forming the first semiconductor layer was prepared. As the raw material solution, a solution obtained by dissolving a single source precursor prepared based on the description in Patent Document 2 in pyridine was used. In addition, as this single source precursor, Cu, In, and phenyl selenol formed one complex molecule, and Cu, Ga, and phenyl selenol formed one complex molecule. The molar ratio of Cu, In and Ga in the raw material solution was Cu: In: Ga = 1: 0.6: 0.4.

次に、青板ガラスから成り、１２０ｍｍ×１２０ｍｍの大きさの主面を有する板状のガラス基板を用意した。そして、１５ｍＭの塩化インジウムと３０ｍＭのチオアセトアミドとが溶解しているとともに塩酸でｐＨ３にした水溶液に、ガラス基板を浸漬することで、ガラス基板の主面の全面に厚さが５０ｎｍのＩｎ２Ｓ３を含む硫化物皮膜を形成した。 Next, a plate-like glass substrate made of blue plate glass and having a main surface with a size of 120 mm × 120 mm was prepared. Then, by immersing the glass substrate in an aqueous solution in which 15 mM indium chloride and 30 mM thioacetamide are dissolved and adjusted to pH 3 with hydrochloric acid, In 2 S having a thickness of 50 nm is formed on the entire main surface of the glass substrate. A sulfide film containing 3 was formed.

次に、ガラス基板の硫化物皮膜上に、スパッタリング法によって、厚さが４００ｎｍのモリブデンから成る下部電極層を形成した。その後、ＹＡＧレーザーを用いたスクライブ加工によって下部電極層の一部を、その下の硫化物皮膜が残存するように除去し、幅が１００μｍで長さが１２０ｍｍの直線状の第１溝部を１０ｍｍ間隔で１１本形成した。   Next, a lower electrode layer made of molybdenum having a thickness of 400 nm was formed on the sulfide film of the glass substrate by sputtering. Thereafter, a part of the lower electrode layer is removed by scribing using a YAG laser so that the sulfide film below remains, and the linear first groove portions having a width of 100 μm and a length of 120 mm are separated by 10 mm. 11 were formed.

次に、この下部電極層上および下部電極層間に露出した硫化物皮膜上に上記原料溶液をブレード法によって膜状に塗布した後、これを３００℃で３分間加熱することによって原料皮膜を形成した。   Next, the raw material solution was applied to the sulfide film exposed on the lower electrode layer and the lower electrode layer by the blade method, and then heated at 300 ° C. for 3 minutes to form the raw material film. .

次に、この原料皮膜を、水素ガス中にＳｅ蒸気を混合させた雰囲気中において、５５０℃で２時間加熱した。なお、この雰囲気中に含まれるＳｅ元素の量としては、単位体積当たりの水素分子のモル数をＧとしたときにＳｅ元素が原子のモル数として、Ｇの２×１０−５倍含まれるようにした。これによって、原料皮膜を結晶化して、厚さが１．５μｍのＣＩＧＳを含む半導体層を形成した。 Next, this raw material film was heated at 550 ° C. for 2 hours in an atmosphere in which Se vapor was mixed in hydrogen gas. The amount of Se element contained in the atmosphere is such that Se element is contained in 2 × 10 −5 times as much as G as the number of moles of atoms when the number of moles of hydrogen molecules per unit volume is G. I made it. Thereby, the raw material film was crystallized to form a semiconductor layer containing CIGS having a thickness of 1.5 μm.

＜評価試料２の作製＞
評価試料１で用いたものと同じガラス基板を用意した。そして、このガラス基板の主面の全面に、スパッタリング法によって、厚さが４００ｎｍのモリブデンから成る下部電極層を形成した。その後、ＹＡＧレーザーを用いたスクライブ加工によって下部電極層の一部を、ガラス基板が露出するように除去し、幅が１００μｍで長さが１２０ｍｍの直線状の第１溝部を１０ｍｍ間隔で１１本形成した。 <Preparation of Evaluation Sample 2>
The same glass substrate as that used in the evaluation sample 1 was prepared. Then, a lower electrode layer made of molybdenum having a thickness of 400 nm was formed on the entire main surface of the glass substrate by sputtering. Thereafter, a part of the lower electrode layer is removed by scribing using a YAG laser so that the glass substrate is exposed, and 11 linear first groove portions having a width of 100 μm and a length of 120 mm are formed at intervals of 10 mm. did.

次に、この下部電極層が形成されたガラス基板を、１５ｍＭの塩化インジウムと３０ｍＭのチオアセトアミドとが溶解しているとともに塩酸でｐＨ３にした水溶液に浸漬することで、下部電極層上およびガラス基板上に厚さが１５ｎｍのＩｎ２Ｓ３を含む硫化物皮膜を形成した。 Next, the glass substrate on which the lower electrode layer is formed is immersed in an aqueous solution in which 15 mM indium chloride and 30 mM thioacetamide are dissolved and adjusted to pH 3 with hydrochloric acid. A sulfide film containing In 2 S 3 having a thickness of 15 nm was formed thereon.

次に、この硫化物皮膜上に上記原料溶液をブレード法によって膜状に塗布して原料皮膜を形成した後、この原料皮膜を、水素ガス中にＳｅ蒸気を混合させた雰囲気中において加熱することによって、厚さが１．５μｍのＣＩＧＳを含む半導体層を形成した。なお、この原料皮膜の作製および半導体層の作製は上記評価試料１の作製と同様の条件で行なった。   Next, after forming the raw material film by coating the raw material solution on the sulfide film by the blade method, the raw material film is heated in an atmosphere in which Se vapor is mixed with hydrogen gas. Thus, a semiconductor layer containing CIGS having a thickness of 1.5 μm was formed. The raw material film and the semiconductor layer were produced under the same conditions as those for the evaluation sample 1.

＜比較試料の作製＞
比較試料は、ガラス基板上に硫化物皮膜は形成せず、それ以外は上記評価試料１の作製と同様の方法でガラス基板上に下部電極層およびＣＩＧＳを含む半導体層を形成することによって作製した。 <Production of comparative sample>
The comparative sample was produced by forming a semiconductor layer including a lower electrode layer and CIGS on the glass substrate in the same manner as the production of the evaluation sample 1 except that the sulfide film was not formed on the glass substrate. .

＜評価＞
上記の評価試料１、評価試料２および比較試料の断面を金属顕微鏡、ＳＥＭ観察したところ、比較試料は第１溝部において半導体層とガラス基板との界面に剥離が生じている部分が観察された。一方、評価試料１および評価試料２は、第１溝部において剥離が生じておらず、ガラス基板と半導体層との密着性が向上していることがわかった。 <Evaluation>
When the cross sections of the evaluation sample 1, the evaluation sample 2, and the comparative sample were observed with a metal microscope and SEM, a portion of the comparative sample where peeling occurred at the interface between the semiconductor layer and the glass substrate was observed in the first groove. On the other hand, in the evaluation sample 1 and the evaluation sample 2, no peeling occurred in the first groove portion, and it was found that the adhesion between the glass substrate and the semiconductor layer was improved.

１：ガラス基板
１ａ、２１ａ、３１ａ：硫化物皮膜
２：下部電極層
３：第１の半導体層
３ａ：原料皮膜
４：第２の半導体層
４ａ：バッファ層
４ｂ：上部電極層
１０、２０：光電変換セル
１１、２１：光電変換装置 1: Glass substrate 1a, 21a, 31a: Sulfide film 2: Lower electrode layer 3: First semiconductor layer 3a: Raw material film 4: Second semiconductor layer 4a: Buffer layer 4b: Upper electrode layer 10, 20: Photoelectric Conversion cell 11, 21: Photoelectric conversion device

Claims (4)

主面上に複数の下部電極層が互いに隙間をあけて並んでいるとともに前記隙間における前記主面上に第１金属元素の硫化物を含む硫化物皮膜を有するガラス基板を用意する工程と、
前記複数の下部電極層上および前記硫化物皮膜上に前記第１金属元素を第１有機錯体として含む原料溶液を用いて原料皮膜を形成する工程と、
前記硫化物皮膜および前記原料皮膜を、第１カルコゲン元素を含む雰囲気下で加熱することによって前記第１金属元素および前記第１カルコゲン元素が結合した金属カルコゲナイドを含む第１の半導体層にする工程と、
該第１の半導体層上に該第１の半導体層とは異なる導電型の第２の半導体層を形成する工程と
を具備する光電変換装置の製造方法。 A step of preparing a glass substrate having a sulfide film containing a sulfide of a first metal element on the main surface in which the plurality of lower electrode layers are arranged with a gap between each other on the main surface;
Forming a raw material film on the plurality of lower electrode layers and the sulfide film using a raw material solution containing the first metal element as a first organic complex;
Heating the sulfide film and the raw material film in an atmosphere containing a first chalcogen element to form a first semiconductor layer containing a metal chalcogenide bonded to the first metal element and the first chalcogen element; ,
Forming a second semiconductor layer having a conductivity type different from that of the first semiconductor layer over the first semiconductor layer. 前記第１有機錯体として前記第１金属元素とは異なる第２金属元素をさらに含むものを用い、前記金属カルコゲナイドにさらに前記第２金属元素を含める、請求項１に記載の光電変換装置。   2. The photoelectric conversion device according to claim 1, wherein the first organic complex further includes a second metal element different from the first metal element, and the metal chalcogenide further includes the second metal element. 前記原料溶液にさらに第１金属元素とは異なる第２金属元素を第２有機錯体として含め、前記金属カルコゲナイドにさらに前記第２金属元素を含める、請求項１に記載の光電変換装置の製造方法。   2. The method for manufacturing a photoelectric conversion device according to claim 1, wherein the raw material solution further includes a second metal element different from the first metal element as a second organic complex, and the metal chalcogenide further includes the second metal element. 前記第１金属元素として１３族元素を用いるとともに前記第２有機元素として１１族元素を用いる、請求項２または３に記載の光電変換装置の製造方法。   The method for manufacturing a photoelectric conversion device according to claim 2, wherein a group 13 element is used as the first metal element and a group 11 element is used as the second organic element.
JP2014034194A 2014-02-25 2014-02-25 Method of manufacturing photoelectric conversion device Pending JP2015159237A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014034194A JP2015159237A (en) 2014-02-25 2014-02-25 Method of manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014034194A JP2015159237A (en) 2014-02-25 2014-02-25 Method of manufacturing photoelectric conversion device

Publications (1)

Publication Number Publication Date
JP2015159237A true JP2015159237A (en) 2015-09-03

Family

ID=54183024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014034194A Pending JP2015159237A (en) 2014-02-25 2014-02-25 Method of manufacturing photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP2015159237A (en)

Similar Documents

Publication Publication Date Title
WO2011013657A1 (en) Method for producing compound semiconductor, method for manufacturing photoelectric conversion device, and solution for forming semiconductor
JP5815848B2 (en) Method for manufacturing photoelectric conversion device
JP5837196B2 (en) Method for manufacturing photoelectric conversion device
WO2012147427A1 (en) Photovoltaic converter
JP2013245212A (en) Semiconductor raw material, method of producing semiconductor layer, and method of producing photoelectric conversion device
JP2015153950A (en) Method for manufacturing photoelectric conversion device
JP5964683B2 (en) Method for manufacturing photoelectric conversion device
JP5918042B2 (en) Method for manufacturing photoelectric conversion device
JP2013201179A (en) Solution for semiconductor layer formation, semiconductor layer manufacturing method and photoelectric conversion device manufacturing method
JP2015159237A (en) Method of manufacturing photoelectric conversion device
JP6306388B2 (en) Method for manufacturing photoelectric conversion device
JP6162592B2 (en) Method for manufacturing photoelectric conversion device
JP2015191931A (en) Method of manufacturing photoelectric conversion device
WO2013031453A1 (en) Photoelectric conversion apparatus
JP2014067745A (en) Method for manufacturing photoelectric conversion device
JP2013229488A (en) Photoelectric conversion device
JP5791802B2 (en) Method for manufacturing photoelectric conversion device
JP2011091229A (en) Methods for manufacturing photoelectric converter and photoelectric conversion apparatus
JP2012114250A (en) Manufacturing method of photoelectric conversion device
JP2015222794A (en) Photoelectric conversion device manufacturing method
JP2014116585A (en) Method for manufacturing photoelectric converter
JP2015122389A (en) Photoelectric conversion device
JP2015070020A (en) Method of manufacturing photoelectric conversion device
JP2015065287A (en) Method of manufacturing photoelectric conversion device
JP2016009754A (en) Method of manufacturing photoelectric conversion device