JP2015154031A - Chip arrangement table and chip arrangement method - Google Patents
Chip arrangement table and chip arrangement method Download PDFInfo
- Publication number
- JP2015154031A JP2015154031A JP2014029275A JP2014029275A JP2015154031A JP 2015154031 A JP2015154031 A JP 2015154031A JP 2014029275 A JP2014029275 A JP 2014029275A JP 2014029275 A JP2014029275 A JP 2014029275A JP 2015154031 A JP2015154031 A JP 2015154031A
- Authority
- JP
- Japan
- Prior art keywords
- liquid
- chip
- chips
- porous
- liquid supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000007788 liquid Substances 0.000 claims abstract description 86
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、複数のチップを整列させるためのチップ整列用テーブル及びチップ整列方法に関する。 The present invention relates to a chip alignment table and a chip alignment method for aligning a plurality of chips.
近年、ウェーハレベルの再配線技術を用いてデバイスチップ(チップ)外に再配線層を形成したFOWLP(Fan-Out Wafer Level Package)と呼ばれるパッケージの製造が開始されている(例えば、特許文献1参照)。FOWLPは、チップとパッケージ基板との接続を薄膜の配線層で行うので、ワイヤボンディング等を用いる従来のパッケージと比較して小型化に有利である。 In recent years, manufacture of a package called FOWLP (Fan-Out Wafer Level Package) in which a rewiring layer is formed outside a device chip (chip) using a wafer level rewiring technique has been started (for example, see Patent Document 1). ). FOWLP is advantageous in miniaturization as compared with a conventional package using wire bonding or the like because the chip and the package substrate are connected by a thin wiring layer.
FOWLPの製造には、例えば、チップファースト(Chip-first)法と呼ばれるプロセスが採用される。チップファースト法では、まず、任意の間隔で配列したチップを樹脂封止して疑似ウェーハを形成し、この疑似ウェーハに配線層を設ける。その後、チップ間の分割予定ラインに沿って疑似ウェーハを分割することで、複数のパッケージを得ることができる。 For manufacturing FOWLP, for example, a process called a chip-first method is employed. In the chip first method, first, chips arranged at arbitrary intervals are sealed with a resin to form a pseudo wafer, and a wiring layer is provided on the pseudo wafer. Then, a plurality of packages can be obtained by dividing the pseudo wafer along the planned dividing line between the chips.
また、配線層を設けた支持ウェーハにチップを配列して樹脂封止し、その後、支持ウェーハを除去して複数のパッケージに分割するRDLファースト(Redistribution Layer-first)法と呼ばれるプロセスが採用されることもある。このRDLファースト法では、例えば、配線層の不良部分を避けてチップを配列できるので、チップファースト法と比較して歩留まりの向上に有利である。 Further, a process called RDL first (Redistribution Layer-first) method is adopted in which chips are arranged on a support wafer provided with a wiring layer and sealed with resin, and then the support wafer is removed and divided into a plurality of packages. Sometimes. In this RDL first method, for example, chips can be arranged while avoiding defective portions of the wiring layer, which is advantageous in improving the yield as compared with the chip first method.
ところで、上述したチップファースト法やRDLファースト法では、高密度に形成される配線層との接続を確実に行うためにチップを高い精度で配列させる必要がある。しかしながら、チップを移載して再配列する移載装置は、例えば、各チップの移載前のポジションに基づいて移載後のポジションを決定するので、移載前のチップが十分に整列されていないと移載後の各チップの配列にずれが生じてしまう。 By the way, in the above-described chip first method and RDL first method, it is necessary to arrange the chips with high accuracy in order to reliably connect the wiring layers formed at high density. However, a transfer apparatus that transfers and rearranges the chips determines the post-transfer position based on the position of each chip before the transfer, for example, so that the chips before the transfer are sufficiently aligned. Otherwise, there will be a shift in the arrangement of the chips after the transfer.
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、チップを高い精度で整列させることのできるチップ整列用テーブル及びチップ整列方法を提供することである。 The present invention has been made in view of such problems, and an object of the present invention is to provide a chip alignment table and a chip alignment method capable of aligning chips with high accuracy.
本発明によれば、チップを保持する保持面を有したテーブル本体と、該保持面側において互いに所定の間隔で形成された該チップと略同じサイズを有した複数のポーラス部と、一端が該ポーラス部に連通するとともに他端が液体供給源に接続される液体供給路と、一端が該ポーラス部に連通するとともに他端が吸引源に接続される液体排出路と、を備えたことを特徴とするチップ整列用テーブルが提供される。 According to the present invention, a table body having a holding surface for holding a chip, a plurality of porous portions having substantially the same size as the chip formed at a predetermined interval from each other on the holding surface side, and one end of the table body A liquid supply path that communicates with the porous part and has the other end connected to the liquid supply source, and a liquid discharge path that has one end communicated with the porous part and the other end connected to the suction source. A chip alignment table is provided.
また、本発明によれば、前記チップ整列用テーブルを用いて複数のチップを整列させるチップ整列方法であって、該チップ整列用テーブル上に複数のチップを載置するチップ載置ステップと、該チップ載置ステップを実施する前または後に、該液体供給源を作動させ、該ポーラス部から該保持面に液体を流出させることで、該液体の表面張力で各チップをそれぞれ該ポーラス部に位置付ける液体供給ステップと、該液体供給ステップを実施した後、該吸引源を作動させ、該保持面上から該液体を除去することで複数のチップを該保持面上に整列させる液体除去ステップと、を備えたことを特徴とするチップ整列方法が提供される。 Further, according to the present invention, there is provided a chip alignment method for aligning a plurality of chips using the chip alignment table, wherein a chip mounting step of mounting a plurality of chips on the chip alignment table; Before or after performing the chip placement step, the liquid supply source is operated to allow the liquid to flow from the porous part to the holding surface, so that each chip is positioned on the porous part by the surface tension of the liquid. And a liquid removing step of operating the suction source and removing the liquid from the holding surface to align the plurality of chips on the holding surface after performing the liquid supplying step. A chip alignment method is provided.
本発明に係るチップ整列用テーブルは、チップを保持するテーブル本体の保持面側にチップと略同じサイズの複数のポーラス部を備え、各ポーラス部は、液体供給路を通じて液体供給源に接続されるとともに、液体排出路を通じて吸引源に接続されている。 The chip alignment table according to the present invention includes a plurality of porous parts having substantially the same size as the chip on the holding surface side of the table body holding the chips, and each porous part is connected to a liquid supply source through a liquid supply path. At the same time, it is connected to the suction source through the liquid discharge path.
そのため、ポーラス部から液体を流出させて、液体の表面張力でチップをポーラス部に位置付けることができる。また、ポーラス部から流出させた液体を、吸引源で除去できる。このように、本発明に係るチップ整列用テーブル及びチップ整列方法によれば、チップを高い精度で整列させることができる。 Therefore, the liquid can flow out from the porous portion, and the chip can be positioned on the porous portion by the surface tension of the liquid. Further, the liquid that has flowed out of the porous portion can be removed with a suction source. Thus, according to the chip alignment table and the chip alignment method according to the present invention, the chips can be aligned with high accuracy.
添付図面を参照して、本発明の実施の形態について説明する。図1は、本実施の形態に係るチップ整列用テーブルの外観を模式的に示す斜視図であり、図2は、本実施の形態に係るチップ整列用テーブルの断面等を模式的に示す図である。 Embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a perspective view schematically showing the external appearance of a chip alignment table according to the present embodiment, and FIG. 2 is a view schematically showing a cross section of the chip alignment table according to the present embodiment. is there.
図1及び図2に示すように、本実施の形態のチップ整列用テーブル2は、ステンレス等の材料で形成された円盤状のテーブル本体4を備えている。テーブル本体4の上面4aには、整列対象のチップ11(図3等参照)の形状及び大きさに応じた複数の凹部4cが設けられている。テーブル本体4の上面4aは、凹部4cを除いて略平坦になっている。
As shown in FIGS. 1 and 2, the chip alignment table 2 of the present embodiment includes a disk-shaped table body 4 formed of a material such as stainless steel. The
複数の凹部4cは、チップ11の整列態様に対応した任意の間隔で配列されている。例えば、図1及び図2では、チップ11を等間隔に整列させるために複数の凹部4cを等間隔に配置している。一方、チップ11を異なる間隔で整列させる場合には、複数の凹部4cを異なる間隔で配置すれば良い。
The plurality of
平面視における凹部4cの形状は、代表的には、矩形である。ただし、平面視における凹部4cの形状は、平面視におけるチップ11の形状に応じて適切に変更される。例えば、チップ11の平面視が多角形であれば、凹部4cの平面視も多角形となり、チップ11の平面視が円形であれば、凹部4cの平面視も円形となる。
The shape of the
平面視における凹部4cの大きさ(面積)は、平面視におけるチップ11の大きさ(面積)と同程度である。ただし、平面視における凹部4cの大きさは、チップ11を適切に整列できる範囲で任意に変更できる。例えば、平面視における凹部4cの大きさを、平面視におけるチップ11の大きさより僅かに小さくしても良いし、平面視におけるチップ11の大きさより僅かに大きくしても良い。
The size (area) of the
なお、図1及び図2では、形状及び大きさが同じ複数の凹部4cをテーブル本体4に設けているが、凹部4cの形状及び大きさは1種類でなくても良い。例えば、異なる種類のチップ11を整列させる場合には、チップ11の種類に応じて、形状及び大きさが異なる複数の凹部4cを設けても良い。
1 and 2, the table body 4 is provided with a plurality of
この凹部4cには、凹部4cの形状に合致するポーラス部材(ポーラス部)6が嵌合されている。具体的には、ポーラス部材6の上面6aの形状及び大きさは、チップ11の形状及び大きさに対応している。また、ポーラス部材6の上面6aは、テーブル本体4の上面4aと同じ高さに位置付けられおり、テーブル本体4の上面4aとともに、チップ11を保持する保持面として機能する。
A porous member (porous portion) 6 that matches the shape of the
ポーラス部材6は、例えば、多孔質材料で形成されており、水等の液体を通過させる。そのため、例えば、ポーラス部材6の下面6b側に液体を供給すると、ポーラス部材6の内部を通じて上面6a側に液体が流れ出る。
The
図2に示すように、テーブル本体4の外部には、テーブル本体4に水等の液体を供給する液体供給源8が設けられている。この液体供給源8は、供給管10等を通じてテーブル本体4と接続されている。供給管10には、液体の供給を制御するための供給側バルブ12が配置されている。
As shown in FIG. 2, a
また、テーブル本体4の外部には、テーブル本体4から液体を除去する吸引源14が設けられている。この吸引源14は、排出管16等を通じてテーブル本体4と接続されている。排出管16には、液体の除去を制御するための排出側バルブ18が設けられている。
A
供給管10は、テーブル本体4の下面4b側に形成された供給口4dと連結されている。一方、排出管16は、テーブル本体4の下面4b側に形成された排出口4eと連結されている。供給口4d及び排出口4eは、水平方向に伸びる網目状の流路4fと連通している。
The
各凹部4cに対応する位置では、網目状の流路4fから細い流路4gが上向きに分岐している。この流路4gの先端は、各凹部4cの底面において開口されている。これにより、液体供給源8からの液体は、供給管10、供給口4d、流路4f、流路4gを通じて凹部4cに供給される。また、凹部4cの液体は、流路4g、流路4f、排出口4e、排出管16を通じて吸引源14に吸引される。
At a position corresponding to each
上述のように、凹部4cには、ポーラス部材6が嵌合されている。そのため、液体供給源8から供給された液体は、ポーラス部材6の上面6a側に流れ出る。また、ポーラス部材6の上面6a側に流れ出た液体を、吸引源14で除去できる。
As described above, the
すなわち、供給管10、供給口4d、流路4f、流路4gは、ポーラス部材6と液体供給源8とを連結する液体供給路として機能し、流路4g、流路4f、排出口4e、排出管16は、ポーラス部材6と吸引源14とを連結する液体排出路として機能する。
That is, the
次に、上述したチップ整列用テーブル2を用いて行われるチップ整列方法を説明する。本実施の形態に係るチップ整列方法では、まず、整列対象の複数のチップをチップ整列用テーブル2に載置するチップ載置ステップを実施する。図3は、チップ載置ステップを模式的に示す図である。 Next, a chip alignment method performed using the above-described chip alignment table 2 will be described. In the chip alignment method according to the present embodiment, first, a chip mounting step of mounting a plurality of chips to be aligned on the chip alignment table 2 is performed. FIG. 3 is a diagram schematically showing the chip placement step.
図3に示すように、チップ載置ステップでは、保持面として機能するテーブル本体4の上面4a及びポーラス部材6の上面6aに、複数のチップ11を載置する。具体的には、少なくとも各チップ11の一部が対応するポーラス部材6と重なるように複数のチップ11を載置する。なお、このチップ載置ステップにおいて、供給側バルブ12及び排出側バルブ18は閉じておく。
As shown in FIG. 3, in the chip placement step, a plurality of
チップ載置ステップの後には、ポーラス部材6に液体を供給する液体供給ステップを実施する。図4は、液体供給ステップを模式的に示す図である。図4に示すように、液体供給ステップでは、まず、供給管10に設けられた供給側バルブ12を開く。
After the chip placement step, a liquid supply step for supplying liquid to the
これにより、液体供給源8から、液体供給路(すなわち、供給管10、供給口4d、流路4f、及び流路4g)を通じて、ポーラス部材6に液体が供給される。この液体としては、水(純水)を用いることができる。なお、供給側バルブ12は、ポーラス部材6の上面6aから液体13が僅かに流れ出た後に閉じられる。
Thereby, the liquid is supplied from the
すなわち、液体供給源8から供給される液体の量は、ポーラス部材6の上面6aから液体13が僅かに流れ出る程度とする。上述のように、各チップ11は、その一部が対応するポーラス部材6と重なるように載置されているので、ポーラス部材6の上面6aから流れ出た液体13はチップ11と接触する。
That is, the amount of the liquid supplied from the
その結果、液体13の表面張力(及び浮力)の作用でチップ11は移動し、図4に示すように、ポーラス部材6と略重なる位置に位置付けられる。ポーラス部材6は、任意の間隔で配列された凹部4cに嵌合されている。そのため、チップ11は凹部4cの配列に対応する態様で整列される。
As a result, the
液体供給ステップの後には、ポーラス部材6の上面6aに流れ出た液体13を除去する液体除去ステップを実施する。図5は、本実施の形態に係る液体除去ステップを模式的に示す図である。図5に示すように、液体除去ステップでは、まず、排出管16に設けられた排出側バルブ18を開く。
After the liquid supply step, a liquid removal step for removing the liquid 13 that has flowed out to the
これにより、上面6aの液体13は、液体排出路(すなわち、流路4g、流路4f、排出口4e、排出管16)を通じて吸引源14に吸引される。図5に示すように、ポーラス部材6の上面6aから液体13が完全に除去されると、排出側バルブ18は閉じられる。
Thereby, the liquid 13 on the
以上のように、本実施の形態に係るチップ整列用テーブルは、チップ11を保持するテーブル本体4の保持面側にチップ11と略同じサイズの複数のポーラス部材(ポーラス部)6を備え、各ポーラス部材6は、液体供給路を通じて液体供給源8に接続されるとともに、液体排出路を通じて吸引源14に接続されている。
As described above, the chip alignment table according to the present embodiment includes a plurality of porous members (porous portions) 6 having substantially the same size as the
そのため、ポーラス部材6から液体13を流出させて、液体13の表面張力でチップ11をポーラス部材6と重なる位置に位置付けることができる。また、ポーラス部材6から流出させた液体13を、吸引源14で除去できる。このように、本実施の形態に係るチップ整列用テーブル及びチップ整列方法によれば、チップ11を高い精度で整列させることができる。
Therefore, the liquid 13 can flow out from the
なお、本発明は上記実施の形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施の形態では、液体として水(純水)を用いているが、ある程度の表面張力が得られる別の液体を用いても良い。 In addition, this invention is not limited to description of the said embodiment, A various change can be implemented. For example, in the above embodiment, water (pure water) is used as the liquid, but another liquid that can obtain a certain degree of surface tension may be used.
また、テーブル本体4の上面4aをフッ素樹脂等で加工(撥水加工)しても良い。この場合、上面4aの上方に液体13が拡がり難くなるので、チップ11をより高精度に整列できる。
Further, the
また、上記実施の形態では、チップ載置ステップの後に液体供給ステップを実施しているが、液体供給ステップを実施した後にチップ載置ステップを実施しても良い。この場合には、まず、液体供給ステップを実施して、ポーラス部材6の上面6aに液体13を流出させる。
Moreover, in the said embodiment, although the liquid supply step is implemented after the chip | tip mounting step, you may implement a chip | tip mounting step after implementing a liquid supply step. In this case, first, a liquid supply step is performed to allow the liquid 13 to flow out to the
次に、チップ載置ステップを実施して、各チップ11をポーラス部材6と重なるように載置する。これにより、液体13の表面張力(及び浮力)の作用でチップ11を自己整列させることができる。
Next, a chip placement step is performed to place each
その他、上記実施の形態に係る構成、方法などは、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。 In addition, the configurations, methods, and the like according to the above-described embodiments can be changed as appropriate without departing from the scope of the object of the present invention.
2 チップ整列用テーブル
4 テーブル本体
4a 上面
4b 下面
4c 凹部
4d 供給口
4e 排出口
4f 流路
4g 流路
6 ポーラス部材(ポーラス部)
6a 上面
6b 下面
8 液体供給源
10 供給管
12 供給側バルブ
14 吸引源
16 排出管
18 排出側バルブ
11 チップ
13 液体
2 Table for chip alignment 4
6a
Claims (2)
チップを保持する保持面を有したテーブル本体と、
該保持面側において互いに所定の間隔で形成された該チップと略同じサイズを有した複数のポーラス部と、
一端が該ポーラス部に連通するとともに他端が液体供給源に接続される液体供給路と、
一端が該ポーラス部に連通するとともに他端が吸引源に接続される液体排出路と、を備えたことを特徴とするチップ整列用テーブル。 A chip alignment table for aligning a plurality of chips,
A table body having a holding surface for holding a chip;
A plurality of porous portions having substantially the same size as the chips formed at predetermined intervals on the holding surface side;
A liquid supply path having one end communicating with the porous portion and the other end connected to a liquid supply source;
A chip alignment table comprising: a liquid discharge path having one end communicating with the porous portion and the other end connected to a suction source.
該チップ整列用テーブル上に複数のチップを載置するチップ載置ステップと、
該チップ載置ステップを実施する前または後に、該液体供給源を作動させ、該ポーラス部から該保持面に液体を流出させることで、該液体の表面張力で各チップをそれぞれ該ポーラス部に位置付ける液体供給ステップと、
該液体供給ステップを実施した後、該吸引源を作動させ、該保持面上から該液体を除去することで複数のチップを該保持面上に整列させる液体除去ステップと、を備えたことを特徴とするチップ整列方法。
A chip alignment method for aligning a plurality of chips using the chip alignment table according to claim 1,
A chip mounting step of mounting a plurality of chips on the chip alignment table;
Before or after performing the chip placement step, the liquid supply source is operated to allow the liquid to flow out from the porous part to the holding surface, thereby positioning each chip on the porous part with the surface tension of the liquid. A liquid supply step;
And a liquid removing step of aligning a plurality of chips on the holding surface by operating the suction source after removing the liquid and removing the liquid from the holding surface. Chip alignment method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014029275A JP2015154031A (en) | 2014-02-19 | 2014-02-19 | Chip arrangement table and chip arrangement method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014029275A JP2015154031A (en) | 2014-02-19 | 2014-02-19 | Chip arrangement table and chip arrangement method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015154031A true JP2015154031A (en) | 2015-08-24 |
Family
ID=53895952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014029275A Pending JP2015154031A (en) | 2014-02-19 | 2014-02-19 | Chip arrangement table and chip arrangement method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015154031A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190131305A (en) * | 2018-05-16 | 2019-11-26 | (주)포인트엔지니어링 | Micro led transfer system |
KR20210016723A (en) * | 2019-08-05 | 2021-02-17 | 중앙대학교 산학협력단 | Transfer catridge, and method for arraying micro device using the same |
JP7461183B2 (en) | 2020-03-17 | 2024-04-03 | リンテック株式会社 | Positioning method and positioning device |
JP7506326B2 (en) | 2022-03-30 | 2024-06-26 | 日亜化学工業株式会社 | Method for manufacturing semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4947586B1 (en) * | 1970-02-16 | 1974-12-17 | ||
US20130140713A1 (en) * | 2011-12-01 | 2013-06-06 | Taiwan Semiconductro Manufacturing Co., Ltd. | Interposer Wafer Bonding Method and Apparatus |
JP2013115283A (en) * | 2011-11-30 | 2013-06-10 | Disco Abrasive Syst Ltd | Method of correcting position of wafer and method of processing wafer |
-
2014
- 2014-02-19 JP JP2014029275A patent/JP2015154031A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4947586B1 (en) * | 1970-02-16 | 1974-12-17 | ||
JP2013115283A (en) * | 2011-11-30 | 2013-06-10 | Disco Abrasive Syst Ltd | Method of correcting position of wafer and method of processing wafer |
US20130140713A1 (en) * | 2011-12-01 | 2013-06-06 | Taiwan Semiconductro Manufacturing Co., Ltd. | Interposer Wafer Bonding Method and Apparatus |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190131305A (en) * | 2018-05-16 | 2019-11-26 | (주)포인트엔지니어링 | Micro led transfer system |
KR102457191B1 (en) | 2018-05-16 | 2022-10-20 | (주)포인트엔지니어링 | Micro led transfer system |
KR20210016723A (en) * | 2019-08-05 | 2021-02-17 | 중앙대학교 산학협력단 | Transfer catridge, and method for arraying micro device using the same |
KR102279094B1 (en) * | 2019-08-05 | 2021-07-19 | 중앙대학교 산학협력단 | Transfer catridge, and method for arraying micro device using the same |
JP7461183B2 (en) | 2020-03-17 | 2024-04-03 | リンテック株式会社 | Positioning method and positioning device |
JP7506326B2 (en) | 2022-03-30 | 2024-06-26 | 日亜化学工業株式会社 | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9627243B2 (en) | Method and apparatus of holding a device | |
KR102455987B1 (en) | Molding die, molding device, method for manufacturing molded article and resin molding method | |
JP2015154031A (en) | Chip arrangement table and chip arrangement method | |
TWI649814B (en) | Wafer alignment method | |
JP5709370B2 (en) | Cutting apparatus and cutting method | |
US10513070B2 (en) | Wafer level transfer molding and apparatus for performing the same | |
US20090239384A1 (en) | Substrate processing apparatus and substrate processing method | |
TW202013561A (en) | Substrate processing device and substrate processing method | |
US20130224951A1 (en) | Template and substrate processing method | |
JP4680207B2 (en) | System using nozzle device and semiconductor substrate processing apparatus | |
US9352446B2 (en) | Device for the injection of CMP slurry | |
MY188860A (en) | Substrate for mounting semiconductor element, semiconductor device and optical semiconductor device, and method for manufacturing same | |
JP2004247734A (en) | Method for molding both surfaces of printed circuit board module and mold used for the same | |
JP2007090322A (en) | Structure for sucking glass in stage of dispenser | |
US20190252181A1 (en) | Method of processing semiconductor substrate | |
WO2015137442A1 (en) | Substrate treatment method and substrate treatment jig | |
JP6431715B2 (en) | Resin molding method | |
JPH03266431A (en) | Cleaning device of substrate | |
TWI601246B (en) | Wafer level transfer molding and apparatus for performing the same | |
JP2018148151A (en) | Processing method and cutting device of package substrate | |
US20170330741A1 (en) | System for integrating preceding steps and subsequent steps | |
KR102207773B1 (en) | Apparatus for forming protection member | |
JP6494564B2 (en) | Package resin opening device and opening jig | |
JP2017037992A (en) | Frame unit holding table | |
KR102202068B1 (en) | Suction pad for holding a semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180306 |