JP2015145038A - Mems element and method for manufacturing the same - Google Patents

Mems element and method for manufacturing the same Download PDF

Info

Publication number
JP2015145038A
JP2015145038A JP2014018258A JP2014018258A JP2015145038A JP 2015145038 A JP2015145038 A JP 2015145038A JP 2014018258 A JP2014018258 A JP 2014018258A JP 2014018258 A JP2014018258 A JP 2014018258A JP 2015145038 A JP2015145038 A JP 2015145038A
Authority
JP
Japan
Prior art keywords
film
silicon
electrode
mems
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014018258A
Other languages
Japanese (ja)
Other versions
JP2015145038A5 (en
JP6269113B2 (en
Inventor
昭彦 蝦名
Akihiko Ebina
昭彦 蝦名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014018258A priority Critical patent/JP6269113B2/en
Priority to US14/602,827 priority patent/US9365411B2/en
Priority to CN201510053869.7A priority patent/CN104817052B/en
Publication of JP2015145038A publication Critical patent/JP2015145038A/en
Publication of JP2015145038A5 publication Critical patent/JP2015145038A5/ja
Application granted granted Critical
Publication of JP6269113B2 publication Critical patent/JP6269113B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a MEMS element which suppresses the generation of gas from an inner wall in a space in which a MEMS part is positioned, and allows an electrode of the MEMS part to be drawn out of the space.SOLUTION: A MEMS part 15 having first and second electrodes 15a, 15b is arranged in a space 61 covered by a first silicon nitride film 14 and a silicon film 18. The silicon film includes first and second ring-shaped holes 18a, 18b. The silicon film positioned inside the first ring-shaped hole is electrically connected to the first electrode. The silicon film positioned inside the second ring-shaped hole is electrically connected to the second electrode. The first and second ring-shaped holes are each filled with a second silicon nitride film 36.

Description

本発明は、MEMS(Micro Electro Mechanical Systems)素子及びその製造方法に関する。   The present invention relates to a micro electro mechanical systems (MEMS) element and a manufacturing method thereof.

従来のMEMS素子は、真空封止または一定圧の不活性ガス等を気密封止したキャビティ等の空間に振動子等のMEMS部を配置して作製されている(例えば特許文献1参照)。このキャビティ等の空間は、酸化シリコン膜からなる絶縁膜を犠牲材として使用し、この犠牲材をエッチングで除去することで形成されている。このため、キャビティ等の空間の内壁にはガスが発生しやすい酸化シリコン膜が多く用いられることになる。その結果、その空間内に酸化シリコン膜から発生したガスが溜まり、真空度を劣化させること、または気密封止圧を変動させることがある。それにより、MEMS部の性能や信頼性が低下する原因となっていた。   A conventional MEMS element is manufactured by arranging a MEMS portion such as a vibrator in a space such as a cavity sealed with a vacuum seal or an inert gas having a constant pressure (see, for example, Patent Document 1). The space such as the cavity is formed by using an insulating film made of a silicon oxide film as a sacrificial material and removing the sacrificial material by etching. For this reason, a silicon oxide film that easily generates gas is often used on the inner wall of a space such as a cavity. As a result, gas generated from the silicon oxide film accumulates in the space, which may deteriorate the degree of vacuum or change the hermetic sealing pressure. As a result, the performance and reliability of the MEMS unit are reduced.

特開2010−30021(図4)JP2010-30021 (FIG. 4)

本発明の幾つかの態様は、MEMS部が配置される空間の内壁からガスが発生することを抑制しつつMEMS部の電極を前記空間の外側に取り出すことができるMEMS素子及びその製造方法に関連している。   Some embodiments of the present invention relate to a MEMS element that can take out an electrode of a MEMS part to the outside of the space while suppressing generation of gas from an inner wall of the space in which the MEMS part is disposed, and a method of manufacturing the MEMS element. doing.

本発明の一態様は、第1の窒化シリコン膜とシリコン膜によって覆われた空間に、第1及び第2の電極を有するMEMS部が配置されており、前記シリコン膜は第1及び第2のリング状の孔を有し、前記第1のリング状の孔の内側に位置する前記シリコン膜が前記第1の電極に電気的に接続されており、前記第2のリング状の孔の内側に位置する前記シリコン膜が前記第2の電極に電気的に接続されており、前記第1及び第2のリング状の孔それぞれが第2の窒化シリコン膜によって埋められていることを特徴とするMEMS素子である。   In one embodiment of the present invention, a MEMS portion including first and second electrodes is disposed in a space covered with a first silicon nitride film and a silicon film, and the silicon film includes the first and second electrodes. The silicon film which has a ring-shaped hole and is located inside the first ring-shaped hole is electrically connected to the first electrode, and is formed inside the second ring-shaped hole. The MEMS film, wherein the silicon film located is electrically connected to the second electrode, and each of the first and second ring-shaped holes is filled with a second silicon nitride film. It is an element.

上記本発明の一態様によれば、MEMS部を配置する空間を窒化シリコン膜とシリコン膜によって形成するため、空間の内壁からガスが発生することを抑制できるとともに、第1のリング状の孔の内側に位置する前記シリコン膜を第1の電極に電気的に接続し、第2のリング状の孔の内側に位置する前記シリコン膜を第2の電極に電気的に接続することで、MEMS部の電極を前記空間の外側に取り出すことができる。   According to the one aspect of the present invention, since the space for arranging the MEMS portion is formed by the silicon nitride film and the silicon film, generation of gas from the inner wall of the space can be suppressed, and the first ring-shaped hole By electrically connecting the silicon film located inside to the first electrode and electrically connecting the silicon film located inside the second ring-shaped hole to the second electrode, the MEMS portion Can be taken out of the space.

また、上記本発明の一態様において、前記MEMS部は前記第1の窒化シリコン膜上に配置され、前記シリコン膜は、前記MEMS部上方に配置され、且つ前記MEMS部の周囲に位置する前記第1の窒化シリコン膜に密着している。   In the aspect of the present invention described above, the MEMS unit is disposed on the first silicon nitride film, and the silicon film is disposed above the MEMS unit and is located around the MEMS unit. 1 is in close contact with the silicon nitride film.

上記本発明の一態様によれば、シリコン膜をMEMS部の周囲に位置する第1の窒化シリコン膜に密着させることで、前記MEMS部の上方を覆うシリコン膜と前記MEMS部下の第1の窒化シリコン膜によって3次元的に取り囲んで密閉することができ、気密構造を作ることができる。   According to the above aspect of the present invention, the silicon film is adhered to the first silicon nitride film located around the MEMS portion, so that the silicon film covering the upper portion of the MEMS portion and the first nitride under the MEMS portion are provided. The silicon film can be three-dimensionally surrounded and sealed to form an airtight structure.

また、上記本発明の一態様において、前記第1の電極上に配置され、前記第1のリング状の孔の内側に位置する前記シリコン膜下に配置された第1の電極台と、前記第2の電極上に配置され、前記第2のリング状の孔の内側に位置する前記シリコン膜下に配置された第2の電極台と、前記第1の窒化シリコン膜上に密着されたシリコン台と、を有し、前記MEMS部は前記第1の窒化シリコン膜上に配置され、前記シリコン台は前記MEMS部の周囲に位置し、前記シリコン膜は、前記MEMS部上方に配置され、且つ前記シリコン台に密着している。   In the above aspect of the present invention, the first electrode base disposed on the first electrode and disposed below the silicon film located inside the first ring-shaped hole, A second electrode base disposed on the second electrode and disposed under the silicon film located inside the second ring-shaped hole; and a silicon base closely adhered on the first silicon nitride film The MEMS part is disposed on the first silicon nitride film, the silicon stage is located around the MEMS part, the silicon film is disposed above the MEMS part, and It is in close contact with the silicon base.

上記本発明の一態様によれば、MEMS部を配置する空間を窒化シリコン膜とシリコン膜によって形成するため、空間の内壁からガスが発生することを抑制できるとともに、第1のリング状の孔の内側に位置する前記シリコン膜を第1の電極台を介して第1の電極に電気的に接続し、第2のリング状の孔の内側に位置する前記シリコン膜を第2の電極台を介して第2の電極に電気的に接続することで、MEMS部の電極を前記空間の外側に取り出すことができる。   According to the one aspect of the present invention, since the space for arranging the MEMS portion is formed by the silicon nitride film and the silicon film, generation of gas from the inner wall of the space can be suppressed, and the first ring-shaped hole can be formed. The silicon film located inside is electrically connected to the first electrode via the first electrode base, and the silicon film located inside the second ring-shaped hole is connected via the second electrode base. By electrically connecting to the second electrode, the electrode of the MEMS portion can be taken out of the space.

また、上記本発明の一態様において、前記シリコン膜は第1の孔を有し、前記第1の孔が金属膜によって埋められており、前記金属膜、前記シリコン膜、前記第1及び第2の窒化シリコン膜によって気密構造が形成されている。   In the above embodiment of the present invention, the silicon film has a first hole, and the first hole is filled with a metal film. The metal film, the silicon film, the first and second holes An airtight structure is formed by the silicon nitride film.

また、上記本発明の一態様において、前記シリコン膜上に形成された第1の絶縁膜と、前記第1の絶縁膜に形成され、前記第1の孔上に位置する第2の孔と、前記第1の絶縁膜上に形成された第2の絶縁膜と、を有し、前記第1及び第2の孔が前記金属膜によって埋められている。   In one embodiment of the present invention, a first insulating film formed on the silicon film, a second hole formed on the first insulating film and positioned on the first hole, A second insulating film formed on the first insulating film, and the first and second holes are filled with the metal film.

上記本発明の一態様によれば、第1及び第2の孔が金属膜によって埋められ、その金属膜上に第2の絶縁膜を形成することで、金属膜が完全に埋め込まれる。このため、第2の絶縁膜上には金属膜が露出しない。従って、外部からの機械的ストレスに対するMEMS部の耐性を向上させることができる。   According to one embodiment of the present invention, the first and second holes are filled with the metal film, and the second insulating film is formed over the metal film, whereby the metal film is completely filled. For this reason, the metal film is not exposed on the second insulating film. Therefore, it is possible to improve the resistance of the MEMS portion against external mechanical stress.

また、本発明の一態様において、前記第1の孔が前記MEMS部の可動電極の直上には配置されていない。これにより、MEMS部の信頼性が低下することを抑制できる。   In one embodiment of the present invention, the first hole is not disposed immediately above the movable electrode of the MEMS portion. Thereby, it can suppress that the reliability of a MEMS part falls.

また、本発明の一態様において、前記MEMS部は半導体基板上に配置されており、前記半導体基板には集積回路が形成されている。このように半導体基板上にMEMS部を集積回路とともに形成することにより、小型化または製造コストの低減が可能となる。   In one embodiment of the present invention, the MEMS portion is disposed on a semiconductor substrate, and an integrated circuit is formed on the semiconductor substrate. By forming the MEMS portion together with the integrated circuit on the semiconductor substrate as described above, it is possible to reduce the size or the manufacturing cost.

本発明の一態様は、第1の窒化シリコン膜上に第1及び第2の電極を有するMEMS部を形成し、前記MEMS部を覆う犠牲層を前記第1の窒化シリコン膜上に形成し、前記犠牲層に、前記第1の電極上に位置する第1の接続孔及び前記第2の電極上に位置する第2の接続孔を形成し、前記犠牲層の周囲に位置する前記第1の窒化シリコン膜上に形成し、且つ前記第1及び第2の接続孔内に及び前記犠牲層を覆うシリコン膜を形成し、前記シリコン膜に第1のリング状の孔を形成することによって前記第1の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第2のリング状の孔を形成することによって前記第2の接続孔内の前記シリコン膜を分離し、前記第1及び第2のリング状の孔を第2の窒化シリコン膜によって埋め込み、前記シリコン膜に第1の孔を形成し、前記第1の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第1及び第2の窒化シリコン膜と前記シリコン膜によって覆われた空間にMEMS部が位置することを特徴とするMEMS素子の製造方法である。   According to one embodiment of the present invention, a MEMS portion having first and second electrodes is formed over a first silicon nitride film, a sacrificial layer covering the MEMS portion is formed over the first silicon nitride film, A first connection hole located on the first electrode and a second connection hole located on the second electrode are formed in the sacrificial layer, and the first connection hole located around the sacrifice layer is formed. A silicon film is formed on the silicon nitride film and covers the sacrificial layer in the first and second connection holes, and a first ring-shaped hole is formed in the silicon film. The silicon film in the first connection hole is separated, and the silicon film in the second connection hole is separated by forming a second ring-shaped hole in the silicon film. 2 ring-shaped holes are filled with the second silicon nitride film The first and second silicon nitride films are formed by forming a first hole in the silicon film and removing the sacrificial layer by supplying a wet etching solution to the sacrificial layer through the first hole. And a MEMS part is located in a space covered with the silicon film.

上記本発明の一態様によれば、MEMS部を配置する空間を窒化シリコン膜とシリコン膜によって囲むため、空間の内壁からガスが発生することを抑制できるとともに、第1のリング状の孔の内側に位置する前記シリコン膜を第1の電極に電気的に接続し、第2のリング状の孔の内側に位置する前記シリコン膜を第2の電極に電気的に接続することで、MEMS部の電極を前記空間の外側に取り出すことができる。   According to the one aspect of the present invention, since the space in which the MEMS portion is disposed is surrounded by the silicon nitride film and the silicon film, generation of gas from the inner wall of the space can be suppressed, and the inside of the first ring-shaped hole By electrically connecting the silicon film located at the first electrode to the first electrode and electrically connecting the silicon film located inside the second ring-shaped hole to the second electrode, The electrode can be taken out of the space.

本発明の一態様は、第1の窒化シリコン膜上に第1及び第2の電極を有するMEMS部を形成し、前記MEMS部を覆う犠牲層を前記第1の窒化シリコン膜上に形成し、前記犠牲層に、前記第1の電極上に位置する第1の接続孔及び前記第2の電極上に位置する第2の接続孔を形成し、前記犠牲層の周囲に位置する前記第1の窒化シリコン膜上に形成し、且つ前記第1及び第2の接続孔内に及び前記犠牲層を覆うシリコン膜を形成し、前記シリコン膜に、第1のリング状の孔を形成することによって前記第1の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第2のリング状の孔を形成することによって前記第2の接続孔内の前記シリコン膜を分離し、且つ第1の孔を形成し、前記第1の孔、前記第1及び第2のリング状の孔を第2の窒化シリコン膜によって埋め込み、前記第1の孔に埋め込まれた前記第2の窒化シリコン膜を除去し、前記第1の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第1及び第2の窒化シリコン膜と前記シリコン膜によって覆われた空間にMEMS部が位置することを特徴とするMEMS素子の製造方法である。   According to one embodiment of the present invention, a MEMS portion having first and second electrodes is formed over a first silicon nitride film, a sacrificial layer covering the MEMS portion is formed over the first silicon nitride film, A first connection hole located on the first electrode and a second connection hole located on the second electrode are formed in the sacrificial layer, and the first connection hole located around the sacrifice layer is formed. A silicon film is formed on the silicon nitride film and covers the sacrificial layer in the first and second connection holes, and a first ring-shaped hole is formed in the silicon film. The silicon film in the first connection hole is separated, and the silicon film in the second connection hole is separated by forming a second ring-shaped hole in the silicon film, and the first Forming a hole, the first hole, the first and second ring-shaped Is buried by a second silicon nitride film, the second silicon nitride film buried in the first hole is removed, and a wet etching solution is supplied to the sacrificial layer through the first hole. By removing the layer, the MEMS part is located in a space covered with the first and second silicon nitride films and the silicon film.

上記本発明の一態様によれば、MEMS部を配置する空間を窒化シリコン膜とシリコン膜によって囲むため、空間の内壁からガスが発生することを抑制できるとともに、第1のリング状の孔の内側に位置する前記シリコン膜を第1の電極に電気的に接続し、第2のリング状の孔の内側に位置する前記シリコン膜を第2の電極に電気的に接続することで、MEMS部の電極を前記空間の外側に取り出すことができる。   According to the one aspect of the present invention, since the space in which the MEMS portion is disposed is surrounded by the silicon nitride film and the silicon film, generation of gas from the inner wall of the space can be suppressed, and the inside of the first ring-shaped hole By electrically connecting the silicon film located at the first electrode to the first electrode and electrically connecting the silicon film located inside the second ring-shaped hole to the second electrode, The electrode can be taken out of the space.

また、本発明の一態様において、前記MEMS部は可動電極を有し、前記MEMS部を形成する際に、前記第1の窒化シリコン膜上に、第1及び第2の電極と前記第1及び第2の電極を囲む第1のシリコン台を形成した後に、前記第1の電極上に第1の電極台を形成するとともに前記第2の電極上に前記可動電極及び第2の電極台を形成するとともに前記第1のシリコン台上に第2のシリコン台を形成し、前記MEMS部を覆う犠牲層を形成する際に、前記第1及び第2の電極台と前記第1及び第2のシリコン台を覆う前記犠牲層を前記第1の窒化シリコン膜上に形成し、前記犠牲層に前記第1及び第2の接続孔を形成する際に、前記犠牲層に、前記第1の電極台上に位置する前記第1の接続孔、前記第2の電極台上に位置する前記第2の接続孔及び前記第2のシリコン台上に位置する溝を形成し、前記シリコン膜を形成する際に、前記溝内に前記シリコン膜を形成し、前記犠牲層を除去することで、前記空間にMEMS部、第1及び第2の電極台、第1及び第2のシリコン台が位置する。   In one embodiment of the present invention, the MEMS unit includes a movable electrode. When the MEMS unit is formed, the first and second electrodes and the first and second electrodes are formed over the first silicon nitride film. After forming the first silicon stand surrounding the second electrode, the first electrode stand is formed on the first electrode and the movable electrode and the second electrode stand are formed on the second electrode. At the same time, when the second silicon base is formed on the first silicon base and the sacrificial layer covering the MEMS portion is formed, the first and second electrode bases and the first and second silicon bases are formed. The sacrificial layer covering the base is formed on the first silicon nitride film, and when the first and second connection holes are formed in the sacrificial layer, the sacrificial layer is formed on the first electrode base. The first connection hole located on the second electrode base and the second contact located on the second electrode base When forming a hole and a groove located on the second silicon stage, and forming the silicon film, the silicon film is formed in the groove, and the sacrificial layer is removed, so that the MEMS is formed in the space. Part, first and second electrode bases, and first and second silicon bases.

上記本発明の一態様によれば、MEMS部を配置する空間を窒化シリコン膜とシリコン膜によって囲むため、空間の内壁からガスが発生することを抑制できるとともに、第1のリング状の孔の内側に位置する前記シリコン膜を第1の電極台を介して第1の電極に電気的に接続し、第2のリング状の孔の内側に位置する前記シリコン膜を第2の電極台を介して第2の電極に電気的に接続することで、MEMS部の電極を前記空間の外側に取り出すことができる。   According to the one aspect of the present invention, since the space in which the MEMS portion is disposed is surrounded by the silicon nitride film and the silicon film, generation of gas from the inner wall of the space can be suppressed, and the inside of the first ring-shaped hole The silicon film located at the first electrode table is electrically connected to the first electrode via the first electrode table, and the silicon film located inside the second ring-shaped hole is connected via the second electrode table. By electrically connecting to the second electrode, the electrode of the MEMS portion can be taken out of the space.

また、上記本発明の一態様において、前記犠牲層を除去した後に、前記第1の孔に金属膜をスパッタリングにより埋め込むことで前記空間が封止される。   In the embodiment of the present invention, after the sacrificial layer is removed, the space is sealed by embedding a metal film in the first hole by sputtering.

(A)は本発明の一態様に係るMEMS素子を示す平面図、(B)は(A)に示すA−A'線に沿った断面図。(A) is a top view which shows the MEMS element which concerns on 1 aspect of this invention, (B) is sectional drawing along the AA 'line shown to (A). (A)〜(E)は図1(B)に示すMEMS素子の製造方法を説明するための断面図。(A)-(E) are sectional drawings for demonstrating the manufacturing method of the MEMS element shown to FIG. 1 (B). (A),(B)は図1(B)に示すMEMS素子の製造方法を説明するための断面図。(A), (B) is sectional drawing for demonstrating the manufacturing method of the MEMS element shown to FIG. 1 (B). 図1(B)に示すMEMS素子の製造方法を説明するための断面図。Sectional drawing for demonstrating the manufacturing method of the MEMS element shown to FIG. 1 (B). (A)は比較例に係るMEMS素子を示す平面図、(B)は(A)に示すB−B'線に沿った断面図及びC−C'線に沿った断面図。(A) is a top view which shows the MEMS element which concerns on a comparative example, (B) is sectional drawing along the BB 'line shown in (A), and sectional drawing along the CC' line. (A)〜(G)は図5(B)に示すMEMS素子の製造方法を説明するための断面図。(A)-(G) are sectional drawings for demonstrating the manufacturing method of the MEMS element shown to FIG. 5 (B). 図5(B)に示すMEMS素子の製造方法を説明するための断面図。Sectional drawing for demonstrating the manufacturing method of the MEMS element shown to FIG. 5 (B). (A)は本発明の一態様に係るMEMS素子を示す平面図、(B)は(A)に示すA−A'線に沿った断面図。(A) is a top view which shows the MEMS element which concerns on 1 aspect of this invention, (B) is sectional drawing along the AA 'line shown to (A).

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.

[実施の形態1]
図1(A)は、本発明の一態様に係るMEMS素子を示す平面図であり、図1(B)は、図1(A)に示すA−A'線に沿った断面図である。図2〜図4は、図1(B)に示すMEMS素子の製造方法を説明するための断面図である。
[Embodiment 1]
1A is a plan view illustrating a MEMS element according to one embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along line AA ′ illustrated in FIG. 2 to 4 are cross-sectional views for explaining a method of manufacturing the MEMS element shown in FIG.

本発明の一態様は、基盤となる半導体集積回路の製造工程の途中、FET(Field effect transistor)形成の直前に、気密構造をともなうMEMS素子の製造工程を親和性よく挿入し、続いてFET形成、及び配線層形成などの工程を経た後に、キャビティの気密構造を作製するものである。   According to one embodiment of the present invention, a manufacturing process of a MEMS element with an airtight structure is inserted with good affinity immediately before formation of a field effect transistor (FET) in the middle of a manufacturing process of a semiconductor integrated circuit serving as a base, followed by FET formation. After the steps such as forming the wiring layer and the like, the airtight structure of the cavity is produced.

まず、図2(A)に示すように、シリコン基板11の素子分離領域に素子分離膜(STI:Shallow Trench Isolation)12を形成する。次いで、シリコン基板11の活性領域に酸化膜13を形成する。次いで、素子分離膜12を含む全面上に第1の窒化シリコン膜14を形成する。   First, as shown in FIG. 2A, an element isolation film (STI: Shallow Trench Isolation) 12 is formed in the element isolation region of the silicon substrate 11. Next, an oxide film 13 is formed in the active region of the silicon substrate 11. Next, a first silicon nitride film 14 is formed on the entire surface including the element isolation film 12.

次に、第1の窒化シリコン膜14上にMEMS部15を形成する。これについて以下に詳細に説明する。
第1の窒化シリコン膜14上に第1の導電膜を成膜し、第1の導電膜をパターニングすることにより、第1の導電膜からなる第1の電極15a及び第2の電極15bを第1の窒化シリコン膜14上に形成する。なお、第1の導電膜は、例えば多結晶質シリコン膜、非晶質シリコン膜または単結晶シリコン膜のいずれかである。次いで、第1の窒化シリコン膜14、第1及び第2の電極15a,15b上にギャップ用絶縁膜16を成膜し、ギャップ用絶縁膜16をパターニングする。次いで、ギャップ用絶縁膜16を含む全面上に第2の導電膜を成膜し、第2の導電膜をパターニングすることにより、第2の導電膜からなる可動電極15cをギャップ用絶縁膜16上に形成する。なお、第2の導電膜は、例えば多結晶質シリコン膜、非晶質シリコン膜または単結晶シリコン膜のいずれかである。この可動電極15cは第1の電極15aに電気的に接続される。このようにして第1の電極15a、第2の電極15b及び可動電極15cを有するMEMS部15が第1の窒化シリコン膜14上に形成される(図1(A)参照)。
Next, the MEMS portion 15 is formed on the first silicon nitride film 14. This will be described in detail below.
A first conductive film is formed on the first silicon nitride film 14, and the first conductive film is patterned, whereby the first electrode 15a and the second electrode 15b made of the first conductive film are changed to the first conductive film. 1 on the silicon nitride film 14. Note that the first conductive film is, for example, any one of a polycrystalline silicon film, an amorphous silicon film, and a single crystal silicon film. Next, a gap insulating film 16 is formed on the first silicon nitride film 14 and the first and second electrodes 15a and 15b, and the gap insulating film 16 is patterned. Next, a second conductive film is formed on the entire surface including the gap insulating film 16, and the second conductive film is patterned, so that the movable electrode 15c made of the second conductive film is formed on the gap insulating film 16. To form. Note that the second conductive film is, for example, one of a polycrystalline silicon film, an amorphous silicon film, and a single crystal silicon film. The movable electrode 15c is electrically connected to the first electrode 15a. In this manner, the MEMS portion 15 having the first electrode 15a, the second electrode 15b, and the movable electrode 15c is formed on the first silicon nitride film 14 (see FIG. 1A).

なお、本明細書において「MEMS部」とは、可動電極と少なくとも2つの電極を有するものであれば、種々のものを含む意味であり、例えばレゾネータ等である。   In the present specification, the “MEMS portion” is meant to include various elements as long as it has a movable electrode and at least two electrodes, such as a resonator.

この後、図2(B)に示すように、ギャップ用絶縁膜16をエッチングにより除去する。なお、ギャップ用絶縁膜16は、後の犠牲層17を除去する工程で犠牲層17とともに除去してもよい。次いで、窒素雰囲気にてMEMS部15に熱処理を行う。これにより、MEMS部15の応力を解放することができる。   Thereafter, as shown in FIG. 2B, the gap insulating film 16 is removed by etching. Note that the gap insulating film 16 may be removed together with the sacrificial layer 17 in a later step of removing the sacrificial layer 17. Next, heat treatment is performed on the MEMS unit 15 in a nitrogen atmosphere. Thereby, the stress of the MEMS part 15 can be released.

次に、図2(C)に示すように、MEMS部15を覆う犠牲層17を第1の窒化シリコン膜14上に形成する。この犠牲層17はMEMS部15を保護する役割を果たす。   Next, as shown in FIG. 2C, a sacrificial layer 17 that covers the MEMS portion 15 is formed on the first silicon nitride film 14. The sacrificial layer 17 serves to protect the MEMS portion 15.

この後、図2(D)に示すように、犠牲層17をパターニングすることにより、犠牲層17に第1の接続孔21及び第2の接続孔22を形成するとともに不要な犠牲層を除去する。次いで、第1の窒化シリコン膜14をパターニングする。   Thereafter, as shown in FIG. 2D, by patterning the sacrificial layer 17, the first connection hole 21 and the second connection hole 22 are formed in the sacrificial layer 17, and unnecessary sacrificial layers are removed. . Next, the first silicon nitride film 14 is patterned.

次に、図2(E)に示すように、シリコン基板11に集積回路部30を形成する。これについて以下に詳細に説明する。   Next, as illustrated in FIG. 2E, the integrated circuit portion 30 is formed on the silicon substrate 11. This will be described in detail below.

シリコン基板11に不純物イオンを注入することでウェル(図示せず)を形成し、活性領域の酸化膜13を除去する。次いで、シリコン基板11の活性領域にゲート絶縁膜31を熱酸化法により形成する。次いで、第1及び第2の接続孔21,22内によって露出する第1及び第2の電極15a,15bの表面をエッチングする。これにより、第1及び第2の接続孔21,22による第1及び第2の電極15a,15bの電気的接触が阻害されないようにする。   A well (not shown) is formed by implanting impurity ions into the silicon substrate 11, and the oxide film 13 in the active region is removed. Next, a gate insulating film 31 is formed in the active region of the silicon substrate 11 by a thermal oxidation method. Next, the surfaces of the first and second electrodes 15a and 15b exposed in the first and second connection holes 21 and 22 are etched. Thereby, the electrical contact of the first and second electrodes 15a and 15b by the first and second connection holes 21 and 22 is prevented from being hindered.

なお、第1及び第2の電極15a,15bの電気的接触が阻害されないようにする方法としては他の方法を用いてもよく、例えば、第1の窒化シリコン膜14をパターニングする前に、犠牲層17の周囲に位置する第1の窒化シリコン膜14に密着し、且つ犠牲層17を覆うシリコン膜18としてのポリシリコン膜を形成しておくことでも実現できる。ただし、この方法では、犠牲層17を覆うシリコン膜18であるポリシリコン膜と集積回路部30のゲート電極32であるポリシリコン膜を別々の工程で形成することになる。このように別々の工程で形成する方法では、犠牲層17を覆うシリコン膜18に適したポリシリコン膜を採用でき、またゲート電極32に適したポリシリコン膜を採用できるという利点がある。しかし、本実施の形態では、シリコン膜18とゲート電極32を同じポリシリコン膜によって形成する方法で説明する。この方法では工程を短縮できるという利点がある。   It should be noted that other methods may be used as a method for preventing the electrical contact between the first and second electrodes 15a and 15b from being hindered, for example, before the first silicon nitride film 14 is patterned. This can also be realized by forming a polysilicon film as the silicon film 18 that is in close contact with the first silicon nitride film 14 positioned around the layer 17 and covers the sacrificial layer 17. However, in this method, the polysilicon film that is the silicon film 18 covering the sacrificial layer 17 and the polysilicon film that is the gate electrode 32 of the integrated circuit section 30 are formed in separate steps. Thus, the method of forming in separate steps has an advantage that a polysilicon film suitable for the silicon film 18 covering the sacrificial layer 17 can be adopted, and a polysilicon film suitable for the gate electrode 32 can be adopted. However, in the present embodiment, a method of forming the silicon film 18 and the gate electrode 32 with the same polysilicon film will be described. This method has the advantage that the process can be shortened.

次いで、ゲート絶縁膜31上及び犠牲層17を覆うようにポリシリコン膜を成膜し、このポリシリコン膜をパターニングする。これにより、ゲート絶縁膜31上にはゲート電極32が形成され、犠牲層17の周囲に位置する第1の窒化シリコン膜14に密着し、且つ犠牲層17を覆うシリコン膜18が形成され、第1及び第2の接続孔21,22内にシリコン膜18(以下、「電極ポスト」ともいう。)が形成され、シリコン膜18に第1及び第2のリング状の孔18a,18bが形成される。このとき、第1及び第2のリング状の孔18a,18bによって、第1の接続孔21内の電極ポスト18が他のシリコン膜18から電気的に分離されるとともに、第2の接続孔22内の電極ポスト18が他のシリコン膜18から電気的に分離される。そして、第1の接続孔21内の電極ポスト18は第1の電極15aに電気的に接続され、第2の接続孔22内の電極ポスト18は第2の電極15bに電気的に接続される。つまり、第1及び第2のリング状の孔18a,18bそれぞれの内側に位置するシリコン膜18がMEMS部15の第1及び第2の電極15a,15bに電気的に接続される(図2(E),図1(A)参照)。   Next, a polysilicon film is formed so as to cover the gate insulating film 31 and the sacrificial layer 17, and this polysilicon film is patterned. As a result, a gate electrode 32 is formed on the gate insulating film 31, a silicon film 18 that is in close contact with the first silicon nitride film 14 located around the sacrificial layer 17 and covers the sacrificial layer 17 is formed. A silicon film 18 (hereinafter also referred to as an “electrode post”) is formed in the first and second connection holes 21 and 22, and first and second ring-shaped holes 18 a and 18 b are formed in the silicon film 18. The At this time, the electrode post 18 in the first connection hole 21 is electrically separated from the other silicon film 18 by the first and second ring-shaped holes 18 a and 18 b, and the second connection hole 22. The inner electrode post 18 is electrically isolated from the other silicon film 18. The electrode post 18 in the first connection hole 21 is electrically connected to the first electrode 15a, and the electrode post 18 in the second connection hole 22 is electrically connected to the second electrode 15b. . That is, the silicon film 18 positioned inside each of the first and second ring-shaped holes 18a and 18b is electrically connected to the first and second electrodes 15a and 15b of the MEMS portion 15 (FIG. 2 ( E), see FIG.

なお、本明細書において「リング状の孔」とは、図1(A)に示すような平面形状が環状の四角形状の孔の他に、上記の電気的に分離する機能を有する孔であれば種々の形状(例えば円形または楕円形等)の孔を含むものとする。   In this specification, the “ring-shaped hole” is a hole having a function of electrically separating in addition to the rectangular hole having a circular planar shape as shown in FIG. For example, it includes holes having various shapes (for example, circular or elliptical).

次いで、ゲート電極32をマスクとして自己整合的に低濃度不純物層(図示せず)を形成する。次いで、ゲート電極32の側壁に窒化シリコン膜からなるサイドウォール33を形成する。このサイドウォール33はシリコン膜18の側壁にも形成される。次いで、ゲート電極32及びサイドウォール33をマスクとして自己整合的にソース拡散層34及びドレイン拡散層35を形成する。なお、ゲート電極32のサイドウォール33に酸化シリコン膜を用いることも可能であるが、その場合、シリコン膜18の側壁に形成された酸化シリコン膜からなるサイドウォールは除去する。   Next, a low concentration impurity layer (not shown) is formed in a self-aligning manner using the gate electrode 32 as a mask. Next, a sidewall 33 made of a silicon nitride film is formed on the sidewall of the gate electrode 32. The sidewall 33 is also formed on the sidewall of the silicon film 18. Next, the source diffusion layer 34 and the drain diffusion layer 35 are formed in a self-aligning manner using the gate electrode 32 and the sidewall 33 as a mask. Although a silicon oxide film can be used for the sidewall 33 of the gate electrode 32, in this case, the sidewall made of the silicon oxide film formed on the sidewall of the silicon film 18 is removed.

次に、図3(A)に示すように、第1及び第2のリング状の孔18a,18b内を含む全面上に第2の窒化シリコン膜36を成膜する。これにより、第1及び第2のリング状の孔18a,18b内が第2の窒化シリコン膜36で埋め込まれる。第2の窒化シリコン膜36が、第1及び第2のリング状の孔18a,18bの側壁のシリコン膜18と密着することで、第1及び第2のリング状の孔18a,18bを完全に塞ぐことができ、後の工程で犠牲層除去後の気密構造を実現することができる。   Next, as shown in FIG. 3A, a second silicon nitride film 36 is formed on the entire surface including the insides of the first and second ring-shaped holes 18a and 18b. As a result, the first and second ring-shaped holes 18 a and 18 b are filled with the second silicon nitride film 36. The second silicon nitride film 36 is in close contact with the silicon film 18 on the side walls of the first and second ring-shaped holes 18a and 18b, so that the first and second ring-shaped holes 18a and 18b are completely formed. The airtight structure after removal of the sacrificial layer can be realized in a later process.

次いで、第2の窒化シリコン膜36上に酸化シリコン膜からなる第1の層間絶縁膜37を成膜する。次いで、第1の層間絶縁膜37上にフォトレジスト膜(図示せず)を形成し、このフォトレジスト膜をマスクとして第1の層間絶縁膜37及び第2の窒化シリコン膜36をエッチングする。これにより、第1の層間絶縁膜及び第2の窒化シリコン膜36に、シリコン膜18上に位置する第2の孔23,24を形成する。次いで、第2の孔23,24それぞれの下に位置するリリース孔(第1の孔)25,26をシリコン膜18に形成することによって犠牲層17を露出させる。   Next, a first interlayer insulating film 37 made of a silicon oxide film is formed on the second silicon nitride film 36. Next, a photoresist film (not shown) is formed on the first interlayer insulating film 37, and the first interlayer insulating film 37 and the second silicon nitride film 36 are etched using the photoresist film as a mask. Thus, second holes 23 and 24 located on the silicon film 18 are formed in the first interlayer insulating film and the second silicon nitride film 36. Next, the sacrifice layer 17 is exposed by forming release holes (first holes) 25 and 26 below the second holes 23 and 24 in the silicon film 18.

なお、本実施の形態では、第2の孔23,24を形成した後にリリース孔25,26を形成するが、次のように変更して実施してもよい。図2(E)に示す工程でシリコン膜18に第1及び第2のリング状の孔18a,18bを形成する際に、第1及び第2のリング状の孔18a,18bとともにリリース孔25,26をシリコン膜18に形成し、図3(A)に示す工程で第1及び第2のリング状の孔18a,18b内に第2の窒化シリコン膜36を埋め込む際に、第1及び第2のリング状の孔18a,18b内及びリリース孔25,26内に第2の窒化シリコン膜36を埋め込み、その後、第2の窒化シリコン膜36上に第1の層間絶縁膜37を形成し、第1の層間絶縁膜37及び第2の窒化シリコン膜36に第2の孔23,24を形成し、それにより、第2の孔23,24それぞれの下に位置するリリース孔25,26内の第2の窒化シリコン膜36を除去することによって犠牲層17を露出させてもよい。   In the present embodiment, the release holes 25 and 26 are formed after the second holes 23 and 24 are formed, but the following modifications may be made. When the first and second ring-shaped holes 18a and 18b are formed in the silicon film 18 in the process shown in FIG. 2E, the release holes 25 and the first and second ring-shaped holes 18a and 18b are formed. 26 is formed in the silicon film 18, and when the second silicon nitride film 36 is embedded in the first and second ring-shaped holes 18a and 18b in the step shown in FIG. The second silicon nitride film 36 is embedded in the ring-shaped holes 18a and 18b and the release holes 25 and 26, and then a first interlayer insulating film 37 is formed on the second silicon nitride film 36. The second holes 23 and 24 are formed in the first interlayer insulating film 37 and the second silicon nitride film 36, whereby the first holes in the release holes 25 and 26 located under the second holes 23 and 24, respectively. 2 by removing the silicon nitride film 36牲層 17 may be exposed.

この後、犠牲層17にウェットエッチング液を第2の孔23,24とリリース孔25,26を通して供給する。これにより、図3(B)に示すように犠牲層17が除去される。この犠牲層17が除去された部分に空間61が形成される。この空間61は窒化シリコン膜とシリコン膜18によって覆われた空間であり、空間61にMEMS部15が位置する。なお、シリコン膜18と窒化シリコン膜とは密着性が良いため、ウェットエッチング液のしみ出しは発生しない。   Thereafter, a wet etching solution is supplied to the sacrificial layer 17 through the second holes 23 and 24 and the release holes 25 and 26. Thereby, the sacrificial layer 17 is removed as shown in FIG. A space 61 is formed in the portion where the sacrificial layer 17 is removed. The space 61 is a space covered with the silicon nitride film and the silicon film 18, and the MEMS unit 15 is located in the space 61. Note that since the silicon film 18 and the silicon nitride film have good adhesion, no seepage of the wet etching solution occurs.

次いで、第2の孔23,24内、リリース孔25,26内及び第1の層間絶縁膜37上に金属膜71(例えばAl合金膜)をスパッタリングによって成膜する。これにより、第2の孔23,24、リリース孔25,26に金属膜71が埋め込まれる。その結果、MEMS部15は、金属膜71、第1及び第2の窒化シリコン膜14,36、シリコン膜18によって囲まれ、気密構造が形成される(図3(B)参照)。また空間61の真空度(圧力)は、金属膜71をスパッタリングする際の真空度(圧力)と同じになる。   Next, a metal film 71 (for example, an Al alloy film) is formed by sputtering in the second holes 23 and 24, in the release holes 25 and 26, and on the first interlayer insulating film 37. As a result, the metal film 71 is embedded in the second holes 23 and 24 and the release holes 25 and 26. As a result, the MEMS portion 15 is surrounded by the metal film 71, the first and second silicon nitride films 14 and 36, and the silicon film 18, and an airtight structure is formed (see FIG. 3B). The degree of vacuum (pressure) of the space 61 is the same as the degree of vacuum (pressure) when the metal film 71 is sputtered.

なお、金属膜71をスパッタリングした際にリリース孔25,26の下方の空間61内に一部の金属膜71が入り込むことがある。そこで、リリース孔25,26はMEMS部15の可動電極15cの直上に配置しないことが好ましい。可動電極15c上に金属膜71が入り込むとMEMS部15の性能を低下させることがあるからである。   When the metal film 71 is sputtered, a part of the metal film 71 may enter the space 61 below the release holes 25 and 26. Therefore, it is preferable that the release holes 25 and 26 are not arranged immediately above the movable electrode 15c of the MEMS unit 15. This is because if the metal film 71 enters the movable electrode 15c, the performance of the MEMS unit 15 may be deteriorated.

また、本明細書において「気密構造」とは、高真空状態で封止され得る構造の他に、一定の圧力の気体が密閉されて封止され得る構造も含む意味であって、厳密に気密状態でない構造も含む意味である。   In addition, in this specification, “airtight structure” means a structure that can be sealed by sealing a gas at a constant pressure in addition to a structure that can be sealed in a high vacuum state. It is meant to include structures that are not in a state.

次に、図4に示すように、第1の層間絶縁膜37上の金属膜71をエッチバックにより除去した後に、第1の層間絶縁膜37をCMP(Chemical Mechanical Polishing)によって平坦化する。   Next, as shown in FIG. 4, after the metal film 71 on the first interlayer insulating film 37 is removed by etching back, the first interlayer insulating film 37 is planarized by CMP (Chemical Mechanical Polishing).

次いで、第1の層間絶縁膜37及び第2の窒化シリコン膜36に第3〜第6の接続孔41a,42a,43a,44aをエッチングにより形成する。第3及び第4の接続孔41a,42aは、第1及び第2のリング状の孔18a,18bそれぞれに囲まれて周囲から絶縁されたシリコン膜18の一部である電極ポストの上に設けられている。第5及び第6の接続孔43a,44aは、MEMS部領域外に設けられた集積回路部の通常コンタクトの代表例として描いている。この接続孔形成工程以降は、犠牲層リリースエッチングを除いては、通常の集積回路の配線プロセスとほぼ同じとなる。なお、この集積回路部領域の存在は必須のものではない。
次いで、第3〜第6の接続孔41a,42a,43a,44a内及び第1の層間絶縁膜37上に第3の導電膜を成膜し、第1の層間絶縁膜37上に存在する第3の導電膜をCMPまたはエッチバックにより除去する。これにより、第3の接続孔41a内には第1の導電プラグ41が埋め込まれ、第4の接続孔42a内には第2の導電プラグ42が埋め込まれ、第5の接続孔43a内には第3の導電プラグ43が埋め込まれ、第6の接続孔44a内には第4の導電プラグ44が埋め込まれる。その結果、第1の導電プラグ41は第1の接続孔21内に位置するシリコン膜(電極ポスト)18に電気的に接続され、第2の導電プラグ42は第2の接続孔22内に位置するシリコン膜(電極ポスト)18に電気的に接続され、第3の導電プラグ43はソース拡散層34に電気的に接続され、第4の導電プラグ44はドレイン拡散層35に電気的に接続される。
Next, third to sixth connection holes 41a, 42a, 43a, and 44a are formed in the first interlayer insulating film 37 and the second silicon nitride film 36 by etching. The third and fourth connection holes 41a and 42a are provided on electrode posts that are part of the silicon film 18 surrounded by the first and second ring-shaped holes 18a and 18b and insulated from the surroundings. It has been. The fifth and sixth connection holes 43a and 44a are drawn as typical examples of normal contacts of the integrated circuit part provided outside the MEMS part region. After this connection hole forming step, except for the sacrificial layer release etching, it is almost the same as the wiring process of a normal integrated circuit. Note that the presence of the integrated circuit area is not essential.
Next, a third conductive film is formed in the third to sixth connection holes 41 a, 42 a, 43 a, 44 a and on the first interlayer insulating film 37, and the third conductive film existing on the first interlayer insulating film 37 is formed. 3 is removed by CMP or etchback. Thus, the first conductive plug 41 is embedded in the third connection hole 41a, the second conductive plug 42 is embedded in the fourth connection hole 42a, and the fifth connection hole 43a is embedded. The third conductive plug 43 is embedded, and the fourth conductive plug 44 is embedded in the sixth connection hole 44a. As a result, the first conductive plug 41 is electrically connected to the silicon film (electrode post) 18 located in the first connection hole 21, and the second conductive plug 42 is located in the second connection hole 22. The third conductive plug 43 is electrically connected to the source diffusion layer 34, and the fourth conductive plug 44 is electrically connected to the drain diffusion layer 35. The

次いで、第1の層間絶縁膜37及び第1〜第4の導電プラグ41,42,43,44上に導電膜を形成、この導電膜をパターニングする。これにより、第1〜第4の導電プラグ41,42,43,44それぞれの上に第1の配線層51,52,53,54が形成されるとともに、第2の孔内に埋め込まれた金属膜71上にキャップ層157,158が形成される。なお、本明細書において「配線層」とは、ある層に形成される複数の配線を含む意味である。   Next, a conductive film is formed on the first interlayer insulating film 37 and the first to fourth conductive plugs 41, 42, 43, and 44, and this conductive film is patterned. As a result, the first wiring layers 51, 52, 53, and 54 are formed on the first to fourth conductive plugs 41, 42, 43, and 44, respectively, and the metal buried in the second hole is formed. Cap layers 157 and 158 are formed on the film 71. In the present specification, the “wiring layer” means a plurality of wirings formed in a certain layer.

この後、図1(B)に示すように、第1の層間絶縁膜37、第1の配線層51,52及びキャップ層157,158上に酸化シリコン膜からなる第2の層間絶縁膜38を成膜し、第2の層間絶縁膜38をCMPによって平坦化する。   Thereafter, as shown in FIG. 1B, a second interlayer insulating film 38 made of a silicon oxide film is formed on the first interlayer insulating film 37, the first wiring layers 51 and 52, and the cap layers 157 and 158. A second interlayer insulating film 38 is planarized by CMP.

次いで、第2の層間絶縁膜38に第7及び第8の接続孔45a,46a、第9及び第10の接続孔(図示せず)をエッチングにより形成する。次いで、第7〜第10の接続孔45a,46a内及び第2の層間絶縁膜38上に第4の導電膜を成膜し、第2の層間絶縁膜38上に存在する第4の導電膜をCMPまたはエッチバックにより除去する。これにより、第7の接続孔45a内には第5の導電プラグ45が埋め込まれ、第8の接続孔46a内には第6の導電プラグ46が埋め込まれ、第9の接続孔(図示せず)内には第7の導電プラグ(図示せず)が埋め込まれ、第10の接続孔(図示せず)内には第8の導電プラグ(図示せず)が埋め込まれる。その結果、第5及び第6の導電プラグ45,46それぞれは第1の配線層51,52に電気的に接続され、第7及び第8の導電プラグそれぞれは第1の配線層53,54に電気的に接続される。   Next, seventh and eighth connection holes 45a, 46a and ninth and tenth connection holes (not shown) are formed in the second interlayer insulating film 38 by etching. Next, a fourth conductive film is formed in the seventh to tenth connection holes 45 a and 46 a and on the second interlayer insulating film 38, and the fourth conductive film existing on the second interlayer insulating film 38 is formed. Are removed by CMP or etchback. As a result, the fifth conductive plug 45 is embedded in the seventh connection hole 45a, the sixth conductive plug 46 is embedded in the eighth connection hole 46a, and the ninth connection hole (not shown). ) Is embedded in a seventh conductive plug (not shown), and an eighth conductive plug (not shown) is embedded in a tenth connection hole (not shown). As a result, the fifth and sixth conductive plugs 45 and 46 are electrically connected to the first wiring layers 51 and 52, respectively, and the seventh and eighth conductive plugs are connected to the first wiring layers 53 and 54, respectively. Electrically connected.

次いで、第2の層間絶縁膜38及び第5及び第6の導電プラグ45,46上に第2の配線層55,56を形成するとともに第2の層間絶縁膜38及び第7及び第8の導電プラグ上に第2の配線層(図示せず)を形成する。次いで、第2の層間絶縁膜38及び第2の配線層55,56上に保護膜(第3の絶縁膜)39を成膜する。   Next, second wiring layers 55 and 56 are formed on the second interlayer insulating film 38 and the fifth and sixth conductive plugs 45 and 46, and the second interlayer insulating film 38 and the seventh and eighth conductive layers are formed. A second wiring layer (not shown) is formed on the plug. Next, a protective film (third insulating film) 39 is formed on the second interlayer insulating film 38 and the second wiring layers 55 and 56.

<比較例>
本実施の形態の効果を明確にするために比較例について説明する。
図5(A)は、比較例に係るMEMS素子を示す平面図であり、図5(B)は、図5(A)に示すB−B'線に沿った断面図及びC−C'線に沿った断面図である。図6及び図7は、図5(B)に示すMEMS素子の製造方法を説明するための断面図である。
<Comparative example>
In order to clarify the effect of this embodiment, a comparative example will be described.
FIG. 5A is a plan view showing a MEMS element according to a comparative example, and FIG. 5B is a cross-sectional view along the line BB ′ shown in FIG. 5A and the line CC ′. FIG. 6 and 7 are cross-sectional views for explaining a method of manufacturing the MEMS element shown in FIG.

まず、図6(A)に示す工程は、第1の窒化シリコン膜14上に第1の導電膜を成膜し、第1の導電膜をパターニングすることにより、第1の導電膜からなる第1及び第2の電極15a,15bの他に土台15dを形成する点以外は図2(A)に示す工程と同一である。   First, in the step shown in FIG. 6A, a first conductive film is formed on the first silicon nitride film 14, and the first conductive film is patterned to form a first conductive film made of the first conductive film. The process is the same as that shown in FIG. 2A except that a base 15d is formed in addition to the first and second electrodes 15a and 15b.

また、図6(B)に示す工程は図2(B)に示す工程と同一であり、図6(C)に示す工程は図2(C)に示す工程と同一である。   6B is the same as the process shown in FIG. 2B, and the process shown in FIG. 6C is the same as the process shown in FIG.

この後、図6(D)に示すように、犠牲層17をパターニングし、第1の窒化シリコン膜14をパターニングする。   Thereafter, as shown in FIG. 6D, the sacrificial layer 17 is patterned, and the first silicon nitride film 14 is patterned.

次に、図6(E)に示す工程は、図2(E)に示す工程と同様に、シリコン基板11に集積回路部30を形成する。これについて以下に詳細に説明する。   Next, in the step shown in FIG. 6E, the integrated circuit portion 30 is formed on the silicon substrate 11 as in the step shown in FIG. This will be described in detail below.

シリコン基板11に不純物イオンを注入することでウェル(図示せず)を形成し、活性領域の酸化膜13を除去する。次いで、シリコン基板11の活性領域にゲート絶縁膜31を熱酸化法により形成する。次いで、ゲート絶縁膜31上にポリシリコン膜を成膜し、このポリシリコン膜をパターニングすることにより、ゲート絶縁膜31上にはゲート電極32が形成される。   A well (not shown) is formed by implanting impurity ions into the silicon substrate 11, and the oxide film 13 in the active region is removed. Next, a gate insulating film 31 is formed in the active region of the silicon substrate 11 by a thermal oxidation method. Next, a polysilicon film is formed on the gate insulating film 31, and this polysilicon film is patterned to form a gate electrode 32 on the gate insulating film 31.

次いで、ゲート電極32をマスクとして自己整合的に低濃度不純物層(図示せず)を形成する。次いで、ゲート電極32の側壁に窒化シリコン膜からなるサイドウォール33を形成する。次いで、ゲート電極32及びサイドウォール33をマスクとして自己整合的にソース拡散層34及びドレイン拡散層35を形成する。   Next, a low concentration impurity layer (not shown) is formed in a self-aligning manner using the gate electrode 32 as a mask. Next, a sidewall 33 made of a silicon nitride film is formed on the sidewall of the gate electrode 32. Next, the source diffusion layer 34 and the drain diffusion layer 35 are formed in a self-aligning manner using the gate electrode 32 and the sidewall 33 as a mask.

次に、図6(F)に示すように、犠牲層17を含む全面上に酸化シリコン膜からなる第1の層間絶縁膜37を成膜する。   Next, as shown in FIG. 6F, a first interlayer insulating film 37 made of a silicon oxide film is formed on the entire surface including the sacrificial layer 17.

この後、図6(G)に示すように、第1の層間絶縁膜37をCMPによって平坦化する。   Thereafter, as shown in FIG. 6G, the first interlayer insulating film 37 is planarized by CMP.

次に、図7に示すように、第1の層間絶縁膜37及び犠牲層17にMEMS部15の周囲を覆う溝81aと第5及び第6の接続孔43a,44aをエッチングにより形成する。次いで、溝81a内、第5及び第6の接続孔43a,44a内及び第1の層間絶縁膜37上に第3の導電膜を成膜し、第1の層間絶縁膜37上に存在する第3の導電膜をCMPまたはエッチバックにより除去する。これにより、溝81a内には壁状の導電スタック81が埋め込まれ、第5の接続孔43a内には第3の導電プラグ43が埋め込まれ、第6の接続孔44a内には第4の導電プラグ44が埋め込まれる。その結果、導電スタック81は土台15dに接続され、第3の導電プラグ43はソース拡散層34に電気的に接続され、第4の導電プラグ44はドレイン拡散層35に電気的に接続される。   Next, as shown in FIG. 7, a groove 81a and fifth and sixth connection holes 43a and 44a covering the periphery of the MEMS portion 15 are formed in the first interlayer insulating film 37 and the sacrificial layer 17 by etching. Next, a third conductive film is formed in the trench 81 a, in the fifth and sixth connection holes 43 a and 44 a, and on the first interlayer insulating film 37, and the first conductive film present on the first interlayer insulating film 37 is formed. 3 is removed by CMP or etchback. Thereby, the wall-shaped conductive stack 81 is embedded in the groove 81a, the third conductive plug 43 is embedded in the fifth connection hole 43a, and the fourth conductive hole is embedded in the sixth connection hole 44a. Plug 44 is embedded. As a result, the conductive stack 81 is connected to the base 15d, the third conductive plug 43 is electrically connected to the source diffusion layer 34, and the fourth conductive plug 44 is electrically connected to the drain diffusion layer 35.

次いで、第1の層間絶縁膜37、導電スタック81及び第3、第4の導電プラグ43,44上に壁状の配線スタック82及び第1の配線層53,54を形成する。   Next, a wall-like wiring stack 82 and first wiring layers 53 and 54 are formed on the first interlayer insulating film 37, the conductive stack 81, and the third and fourth conductive plugs 43 and 44.

次いで、第1の層間絶縁膜37、配線スタック82及び第1の配線層53,54上に酸化シリコン膜からなる第2の層間絶縁膜38を成膜し、第2の層間絶縁膜38をCMPによって平坦化する。   Next, a second interlayer insulating film 38 made of a silicon oxide film is formed on the first interlayer insulating film 37, the wiring stack 82, and the first wiring layers 53 and 54, and the second interlayer insulating film 38 is CMP. To flatten.

次いで、第2の層間絶縁膜38に溝83aと第9及び第10の接続孔47a,48aをエッチングにより形成する。次いで、溝83a内と第9及び第10の接続孔47a,48a内及び第2の層間絶縁膜38上に第4の導電膜を成膜し、第2の層間絶縁膜38上に存在する第4の導電膜をCMPまたはエッチバックにより除去する。これにより、溝83a内には壁状の導電スタック83が埋め込まれ、第9の接続孔47a内には第7の導電プラグ47が埋め込まれ、第10の接続孔48a内には第8の導電プラグ48が埋め込まれる。その結果、導電スタック83は配線スタック82に接続され、第7及び第8の導電プラグ47,48それぞれは第1の配線層53,54に電気的に接続される。   Next, a groove 83a and ninth and tenth connection holes 47a and 48a are formed in the second interlayer insulating film 38 by etching. Next, a fourth conductive film is formed in the trench 83 a, the ninth and tenth connection holes 47 a and 48 a, and the second interlayer insulating film 38, and the fourth conductive film present on the second interlayer insulating film 38 is formed. The conductive film 4 is removed by CMP or etchback. As a result, the wall-like conductive stack 83 is embedded in the groove 83a, the seventh conductive plug 47 is embedded in the ninth connection hole 47a, and the eighth conductive hole 48a is embedded in the tenth connection hole 48a. Plug 48 is embedded. As a result, the conductive stack 83 is connected to the wiring stack 82, and the seventh and eighth conductive plugs 47 and 48 are electrically connected to the first wiring layers 53 and 54, respectively.

次いで、第2の層間絶縁膜38導電スタック83及び第7及び第8の導電プラグ47,48上に金属蓋84及び第2の配線層57,58を形成する。金属蓋84は第2の配線層57,58と同一層によって形成される。次いで、第2の層間絶縁膜38、金属蓋84及び第2の配線層57,58上に保護膜39を成膜する。   Next, a metal lid 84 and second wiring layers 57 and 58 are formed on the second interlayer insulating film 38 conductive stack 83 and the seventh and eighth conductive plugs 47 and 48. The metal lid 84 is formed of the same layer as the second wiring layers 57 and 58. Next, a protective film 39 is formed on the second interlayer insulating film 38, the metal lid 84, and the second wiring layers 57 and 58.

次いで、保護膜39に金属蓋84上に位置する開孔部39aを形成する。次いで、開孔部39aによって露出した金属蓋84にリリース孔84a,84bを形成する。   Next, an opening 39 a located on the metal lid 84 is formed in the protective film 39. Next, release holes 84a and 84b are formed in the metal lid 84 exposed by the opening 39a.

次いで、開孔部39a及びリリース孔84a,84bを通してウェットエッチング液を第2の層間絶縁膜38、第1の層間絶縁膜37及び犠牲層17に供給する。これにより、第1及び第2の層間絶縁膜37,38と犠牲層17が除去され、その除去された部分に空間91が形成される。この空間91は第1及び第2の層間絶縁膜37,38と犠牲層17によって覆われた空間であり、空間91にMEMS部15が位置する(図5(B)参照)。   Next, a wet etching solution is supplied to the second interlayer insulating film 38, the first interlayer insulating film 37 and the sacrificial layer 17 through the opening 39 a and the release holes 84 a and 84 b. Thereby, the first and second interlayer insulating films 37 and 38 and the sacrificial layer 17 are removed, and a space 91 is formed in the removed portion. This space 91 is a space covered with the first and second interlayer insulating films 37 and 38 and the sacrificial layer 17, and the MEMS portion 15 is located in the space 91 (see FIG. 5B).

この後、開孔部39a、リリース孔84a,84b内及び保護膜39上に金属膜71(例えばAl合金膜)をスパッタリングによって成膜し、保護膜39上の金属膜71をパターニングすることにより、開孔部39a及びリリース孔84a,84bに金属膜71が埋め込まれる。これにより、空間91は、金属膜71、第1及び第2の層間絶縁膜37,38、犠牲層17、第1の窒化シリコン膜14、金属蓋84によって囲まれ、気密構造が形成される。   Thereafter, a metal film 71 (for example, an Al alloy film) is formed by sputtering in the opening 39a, the release holes 84a and 84b, and on the protective film 39, and the metal film 71 on the protective film 39 is patterned. The metal film 71 is embedded in the opening 39a and the release holes 84a and 84b. Thereby, the space 91 is surrounded by the metal film 71, the first and second interlayer insulating films 37 and 38, the sacrificial layer 17, the first silicon nitride film 14, and the metal lid 84, and an airtight structure is formed.

なお、金属膜71をスパッタリングした際にリリース孔の下方の空間91内に一部の金属膜71が入り込む。   When the metal film 71 is sputtered, a part of the metal film 71 enters the space 91 below the release hole.

本実施の形態によれば、MEMS部15を配置する空間61を窒化シリコン膜とシリコン膜18によって形成するため、空間61の内壁からガスが発生することを抑制できる。これとともに、犠牲層17に第1及び第2の接続孔21,22を形成し、第1及び第2の接続孔21,22内にシリコン膜18を埋め込み、シリコン膜18に第1及び第2のリング状の孔18a,18bが形成することで、第1の接続孔21内の電極ポスト18を他のシリコン膜18から電気的に分離するとともに、第2の接続孔22内の電極ポスト18を他のシリコン膜18から電気的に分離する。これにより、第1の接続孔21内の電極ポスト18が第1の電極15aに電気的に接続され、第2の接続孔22内の電極ポスト18が第2の電極15bに電気的に接続される。その結果、空間61の雰囲気が初期の雰囲気から変動することを抑制でき、MEMS素子の信頼性を高めることができるとともに、MEMS部の第1及び第2の電極15a,15bを空間61の外側に取り出すことができる。これに対し、比較例では、空間91の内壁の酸化シリコン膜からガスが発生し、そのガスが空間91に溜まり、空間91の雰囲気が初期の雰囲気から変動する。   According to the present embodiment, since the space 61 in which the MEMS unit 15 is disposed is formed by the silicon nitride film and the silicon film 18, it is possible to suppress the generation of gas from the inner wall of the space 61. At the same time, first and second connection holes 21 and 22 are formed in the sacrificial layer 17, the silicon film 18 is embedded in the first and second connection holes 21 and 22, and the first and second connection holes are formed in the silicon film 18. By forming the ring-shaped holes 18a and 18b, the electrode post 18 in the first connection hole 21 is electrically separated from the other silicon film 18, and the electrode post 18 in the second connection hole 22 is electrically separated. Is electrically isolated from the other silicon film 18. Thereby, the electrode post 18 in the first connection hole 21 is electrically connected to the first electrode 15a, and the electrode post 18 in the second connection hole 22 is electrically connected to the second electrode 15b. The As a result, the atmosphere of the space 61 can be suppressed from changing from the initial atmosphere, the reliability of the MEMS element can be improved, and the first and second electrodes 15a and 15b of the MEMS portion are placed outside the space 61. It can be taken out. On the other hand, in the comparative example, a gas is generated from the silicon oxide film on the inner wall of the space 91, the gas is accumulated in the space 91, and the atmosphere of the space 91 varies from the initial atmosphere.

また、本実施の形態では、第2の孔23,24及びリリース孔25,26に金属膜71を埋め込み、その金属膜71上に第2の層間絶縁膜38を形成することで、金属膜71が多層金属配線構造の途中に完全に埋め込まれる。このため、集積回路部30の保護膜39上には金属膜71が露出しない。従って、外部からの機械的ストレスに対するMEMS部15の耐性を向上させることができる。   In the present embodiment, the metal film 71 is formed by embedding the metal film 71 in the second holes 23 and 24 and the release holes 25 and 26 and forming the second interlayer insulating film 38 on the metal film 71. Is completely embedded in the middle of the multilayer metal wiring structure. For this reason, the metal film 71 is not exposed on the protective film 39 of the integrated circuit unit 30. Therefore, the resistance of the MEMS unit 15 against external mechanical stress can be improved.

また、本実施の形態では、シリコン基板11上にMEMS部15を集積回路部30とともに形成することにより、チップサイズの小型化または製造コストの低減が可能となる。   Further, in the present embodiment, by forming the MEMS unit 15 together with the integrated circuit unit 30 on the silicon substrate 11, the chip size can be reduced or the manufacturing cost can be reduced.

また、本実施の形態では、比較例に比べて空間61の体積を小さくできるため、犠牲層17をエッチングする時間を短くできる。   In this embodiment, since the volume of the space 61 can be reduced as compared with the comparative example, the time for etching the sacrificial layer 17 can be shortened.

[実施の形態2]
図8(A)は、本発明の一態様に係るMEMS素子を示す平面図であり、図8(B)は、図8(A)に示すA−A'線に沿った断面図である。図8において、実施の形態1と同一部分には同一符号を付し、同一部分の説明は省略する。
[Embodiment 2]
FIG. 8A is a plan view illustrating a MEMS element according to one embodiment of the present invention, and FIG. 8B is a cross-sectional view taken along line AA ′ illustrated in FIG. In FIG. 8, the same parts as those in the first embodiment are denoted by the same reference numerals, and the description of the same parts is omitted.

第1の窒化シリコン膜14を形成するまでの工程は実施の形態1と同様である。   The steps until the first silicon nitride film 14 is formed are the same as those in the first embodiment.

次に、第1の窒化シリコン膜14上にMEMS部15を形成する。これについて以下に詳細に説明する。   Next, the MEMS portion 15 is formed on the first silicon nitride film 14. This will be described in detail below.

第1の窒化シリコン膜14上に第1の導電膜を成膜し、第1の導電膜をパターニングすることにより、第1の導電膜からなる第1の電極15a、第2の電極15b及び第1のシリコン台72を第1の窒化シリコン膜14上に形成する。第1のシリコン台72は第1及び第2の電極15a,15bを囲むように形成される。次いで、第1の窒化シリコン膜14、第1のシリコン台72、第1及び第2の電極15a,15b上に実施の形態1と同様のギャップ用絶縁膜を成膜し、このギャップ用絶縁膜をパターニングする。これにより、ギャップ用絶縁膜に接触孔16a,16b,16c,16dを形成する。次いで、ギャップ用絶縁膜を含む全面上に第2の導電膜を成膜し、第2の導電膜をパターニングすることにより、第2の導電膜からなる可動電極15c、第2のシリコン台73、第1及び第2の電極台74,75をギャップ用絶縁膜16上に形成する。この可動電極15cは接触孔16cによって第1の電極15aに電気的に接続され、第1の電極台74は接触孔16bによって第1の電極15aに電気的に接続され、第2の電極台75は接触孔16dによって第2の電極15bに電気的に接続され、第2のシリコン台73は接触孔16aによって第1のシリコン台72上に配置される。第2のシリコン台73は可動電極15c、第1及び第2の電極台74,75を囲むように形成される。(図8(A)参照)。   A first conductive film is formed on the first silicon nitride film 14, and the first conductive film is patterned, whereby the first electrode 15a, the second electrode 15b, and the second electrode made of the first conductive film are patterned. One silicon base 72 is formed on the first silicon nitride film 14. The first silicon base 72 is formed so as to surround the first and second electrodes 15a and 15b. Next, a gap insulating film similar to that of the first embodiment is formed on the first silicon nitride film 14, the first silicon base 72, and the first and second electrodes 15a and 15b, and this gap insulating film Is patterned. Thus, contact holes 16a, 16b, 16c, and 16d are formed in the gap insulating film. Next, a second conductive film is formed on the entire surface including the gap insulating film, and the second conductive film is patterned, whereby the movable electrode 15c made of the second conductive film, the second silicon stage 73, First and second electrode stands 74 and 75 are formed on the gap insulating film 16. The movable electrode 15c is electrically connected to the first electrode 15a through the contact hole 16c, the first electrode base 74 is electrically connected to the first electrode 15a through the contact hole 16b, and the second electrode base 75 is connected. Is electrically connected to the second electrode 15b through the contact hole 16d, and the second silicon base 73 is disposed on the first silicon base 72 through the contact hole 16a. The second silicon stand 73 is formed so as to surround the movable electrode 15 c and the first and second electrode stands 74 and 75. (See FIG. 8A).

この後、実施の形態1と同様にギャップ用絶縁膜をエッチングにより除去する。   Thereafter, the gap insulating film is removed by etching as in the first embodiment.

次に、MEMS部15、第1及び第2の電極台74,75、第1及び第2のシリコン台72,73を覆う犠牲層を実施の形態1と同様に第1の窒化シリコン膜14上に形成する。   Next, a sacrificial layer covering the MEMS unit 15, the first and second electrode bases 74 and 75, and the first and second silicon bases 72 and 73 is formed on the first silicon nitride film 14 as in the first embodiment. To form.

この後、実施の形態1と同様に、犠牲層をパターニングすることにより、犠牲層に溝76、第1の接続孔21及び第2の接続孔22を形成するとともに不要な犠牲層を除去する。溝76は第2のシリコン台73上に位置され、第1の接続孔21は第1の電極台74上に位置され、第2の接続孔22は第2の電極台75上に位置される。次いで、第1の窒化シリコン膜14をパターニングする。   Thereafter, as in the first embodiment, the sacrificial layer is patterned to form the trench 76, the first connection hole 21 and the second connection hole 22 in the sacrificial layer, and the unnecessary sacrificial layer is removed. The groove 76 is located on the second silicon base 73, the first connection hole 21 is located on the first electrode base 74, and the second connection hole 22 is located on the second electrode base 75. . Next, the first silicon nitride film 14 is patterned.

次に、実施の形態1と同様に、シリコン基板11に集積回路部30を形成する。   Next, the integrated circuit portion 30 is formed on the silicon substrate 11 as in the first embodiment.

次いで、実施の形態1と同様に、犠牲層を覆うようにポリシリコン膜を成膜し、このポリシリコン膜をパターニングする。これにより、溝76内にシリコン膜18が形成され、このシリコン膜18が溝76の底部で第2のシリコン台73に密着し、且つ犠牲層17を覆うシリコン膜18が形成され、第1及び第2の接続孔21,22内にシリコン膜18が形成され、そのシリコン膜18が第1及び第2の電極台74,75に接続され、シリコン膜18に第1及び第2のリング状の孔18a,18bが形成される。このとき、第1及び第2のリング状の孔18a,18bによって、第1の接続孔21内のシリコン膜18が他のシリコン膜18から電気的に分離されるとともに、第2の接続孔22内のシリコン膜18が他のシリコン膜18から電気的に分離される。そして、第1の接続孔21内のシリコン膜18は第1の電極台74を介して第1の電極15aに電気的に接続され、第2の接続孔22内のシリコン膜18は第2の電極台75を介して第2の電極15bに電気的に接続される。つまり、第1及び第2のリング状の孔18a,18bそれぞれの内側に位置するシリコン膜18は、MEMS部15の第1及び第2の電極15a,15bに電気的に接続され、電極取出し部となる(図8(A),(B)参照)。   Next, as in the first embodiment, a polysilicon film is formed so as to cover the sacrificial layer, and this polysilicon film is patterned. As a result, the silicon film 18 is formed in the trench 76, the silicon film 18 is in close contact with the second silicon base 73 at the bottom of the trench 76, and the silicon film 18 covering the sacrificial layer 17 is formed. The silicon film 18 is formed in the second connection holes 21 and 22, and the silicon film 18 is connected to the first and second electrode bases 74 and 75, and the first and second ring-like shapes are connected to the silicon film 18. Holes 18a and 18b are formed. At this time, the silicon film 18 in the first connection hole 21 is electrically separated from the other silicon film 18 by the first and second ring-shaped holes 18 a and 18 b, and the second connection hole 22. The inner silicon film 18 is electrically isolated from the other silicon films 18. The silicon film 18 in the first connection hole 21 is electrically connected to the first electrode 15a via the first electrode base 74, and the silicon film 18 in the second connection hole 22 is electrically connected to the second electrode hole 74a. It is electrically connected to the second electrode 15b via the electrode table 75. That is, the silicon film 18 positioned inside each of the first and second ring-shaped holes 18a and 18b is electrically connected to the first and second electrodes 15a and 15b of the MEMS unit 15, and is connected to the electrode extraction unit. (See FIGS. 8A and 8B).

次に、実施の形態1と同様に、第1及び第2のリング状の孔18a,18b内を含む全面上に第2の窒化シリコン膜36を成膜する。この後の工程は、実施の形態1と同様である。但し、犠牲層を除去することで、その除去された部分に空間61を形成した後に、溝76内に埋め込まれたシリコン膜18の外側に犠牲層17が残される(図8(B)参照)。この残された犠牲層17は空間61の内壁の外側に位置するため、空間61の内壁からガスが発生する原因となることはない。   Next, as in the first embodiment, a second silicon nitride film 36 is formed on the entire surface including the insides of the first and second ring-shaped holes 18a and 18b. The subsequent steps are the same as those in the first embodiment. However, by removing the sacrificial layer, after the space 61 is formed in the removed portion, the sacrificial layer 17 is left outside the silicon film 18 embedded in the trench 76 (see FIG. 8B). . Since the remaining sacrificial layer 17 is located outside the inner wall of the space 61, gas is not generated from the inner wall of the space 61.

本実施の形態においても実施の形態1と同様の効果を得ることができる。
また、本実施の形態では、第1及び第2の電極台74,75、第1及び第2のシリコン台72,73を配置することにより空間61の上方の天井部分のシリコン膜18を平らにすることができる。
Also in the present embodiment, the same effect as in the first embodiment can be obtained.
In the present embodiment, the first and second electrode bases 74 and 75 and the first and second silicon bases 72 and 73 are arranged to flatten the silicon film 18 on the ceiling portion above the space 61. can do.

また、本実施の形態では、空間61の上部を覆うシリコン膜18を第2のシリコン台73上に形成するため、シリコン膜18がカバーする必要のある段差は、犠牲材の厚さ起因の段差のみとなり、可動電極15cの厚さに依存しない。そのため、可動電極15cの厚さが厚い場合、例えば所望のMEMS素子の諸特性を得るために可動電極15cの厚さが犠牲層の厚さより厚い場合に、シリコン膜18の構造信頼性及び加工難易度の点で実施の形態1より有利となる。   In the present embodiment, since the silicon film 18 covering the upper portion of the space 61 is formed on the second silicon base 73, the step that the silicon film 18 needs to cover is the step caused by the thickness of the sacrificial material. It does not depend on the thickness of the movable electrode 15c. Therefore, when the thickness of the movable electrode 15c is large, for example, when the thickness of the movable electrode 15c is larger than the thickness of the sacrificial layer in order to obtain various characteristics of the desired MEMS element, the structural reliability and the difficulty of processing of the silicon film 18 are increased. This is more advantageous than the first embodiment.

また、本実施の形態では、MEMS部15の周囲を囲む第1及び第2のシリコン台72,73があるため、図1(B)に示す実施の形態1に比べてMEMS素子の面積が大きくなる。しかし、図1(B)に示す実施の形態1では、MEMS部15の周囲のスロープの余裕を取る必要があり、可動電極15cの厚さが厚い場合にはそのスロープの余裕を大きく取ることになるのに対し、本実施の形態では、そのようなスロープの余裕を取る必要がないため、可動電極15cの厚さが厚い場合には実施の形態1に比べてMEMS素子の面積が却って小さくなる。また、そのようなスロープの分、リリース時の犠牲層のエッチング体積も小さくなるため、加工コスト上も実施の形態1に比べて有利となる。   In the present embodiment, since the first and second silicon bases 72 and 73 surrounding the periphery of the MEMS unit 15 are provided, the area of the MEMS element is larger than that in the first embodiment shown in FIG. Become. However, in the first embodiment shown in FIG. 1B, it is necessary to take a slope margin around the MEMS unit 15, and when the movable electrode 15c is thick, the slope margin is made large. On the other hand, in this embodiment, since it is not necessary to take such a slope, when the movable electrode 15c is thick, the area of the MEMS element is smaller than that in the first embodiment. . Further, since the etching volume of the sacrificial layer at the time of release is reduced by the amount of such a slope, the processing cost is advantageous compared to the first embodiment.

なお、本発明の種々の態様において、特定のA(以下「A」という)の上(または下)に特定のB(以下「B」という)を形成する(Bが形成される)というとき、Aの上(または下)に直接Bを形成する(Bが形成される)場合に限定されない。Aの上(または下)に本発明の作用効果を阻害しない範囲で、他のものを介してBを形成する(Bが形成される)場合も含む。   In various aspects of the present invention, when a specific B (hereinafter referred to as “B”) is formed above (or below) a specific A (hereinafter referred to as “A”) (B is formed), It is not limited to the case where B is formed directly on (or below) A (B is formed). It includes the case where B is formed (otherwise B) is formed on the upper side (or the lower side) of A through other things as long as the effects of the present invention are not inhibited.

11…シリコン基板、12…素子分離膜、13…酸化膜、14…第1の窒化シリコン膜、15…MEMS部、15a…第1の電極、15b…第2の電極、15c…可動電極、16…ギャップ用絶縁膜、16a,16b,16c,16d…接触孔、17…犠牲層、18…シリコン膜、18a…第1のリング状の孔、18b…第2のリング状の孔、21…第1の接続孔、22…第2の接続孔、23,24…第2の孔、25,26…リリース孔、30…集積回路部、31…ゲート絶縁膜、32…ゲート電極、33…サイドウォール、34…ソース拡散層、35…ドレイン拡散層、36…第2の窒化シリコン膜、37…第1の層間絶縁膜、38…第2の層間絶縁膜、39…保護膜(第3の絶縁膜)、39a…開孔部、41…第1の導電プラグ、41a…第3の接続孔、42…第2の導電プラグ、42a…第4の接続孔、43…第3の導電プラグ、43a…第5の接続孔、44…第4の導電プラグ、44a…第6の接続孔、45…第5の導電プラグ、45a…第7の接続孔、46…第6の導電プラグ、46a…第8の接続孔、47…第7の導電プラグ、48…第8の導電プラグ、51,52,53,54…第1の配線層、55,56,57,58…第2の配線層、61…空間、71…金属膜、72…第1のシリコン台、73…第2のシリコン台、74…第1の電極台、75…第2の電極台、76…溝、81…壁状の導電スタック、81a…溝、82…配線スタック、83…壁状の導電スタック、83a…溝、84…金属蓋、91…空間、157,158…キャップ層。   DESCRIPTION OF SYMBOLS 11 ... Silicon substrate, 12 ... Element isolation film, 13 ... Oxide film, 14 ... 1st silicon nitride film, 15 ... MEMS part, 15a ... 1st electrode, 15b ... 2nd electrode, 15c ... Movable electrode, 16 Insulating film for gap, 16a, 16b, 16c, 16d ... contact hole, 17 ... sacrificial layer, 18 ... silicon film, 18a ... first ring-shaped hole, 18b ... second ring-shaped hole, 21 ... first 1 connection hole, 22 ... second connection hole, 23,24 ... second hole, 25,26 ... release hole, 30 ... integrated circuit portion, 31 ... gate insulating film, 32 ... gate electrode, 33 ... side wall 34 ... Source diffusion layer, 35 ... Drain diffusion layer, 36 ... Second silicon nitride film, 37 ... First interlayer insulating film, 38 ... Second interlayer insulating film, 39 ... Protective film (third insulating film) ), 39a... Opening portion, 41... 3rd connection hole, 42 ... 2nd conductive plug, 42a ... 4th connection hole, 43 ... 3rd conductive plug, 43a ... 5th connection hole, 44 ... 4th conductive plug, 44a ... 6th 45 ... fifth conductive plug, 45a ... seventh connection hole, 46 ... sixth conductive plug, 46a ... eighth connection hole, 47 ... seventh conductive plug, 48 ... eighth conductive. Plug, 51, 52, 53, 54 ... first wiring layer, 55, 56, 57, 58 ... second wiring layer, 61 ... space, 71 ... metal film, 72 ... first silicon base, 73 ... first 2 silicon bases, 74 ... first electrode base, 75 ... second electrode base, 76 ... groove, 81 ... wall-like conductive stack, 81a ... groove, 82 ... wiring stack, 83 ... wall-like conductive stack, 83a ... groove, 84 ... metal lid, 91 ... space, 157,158 ... cap layer.

Claims (11)

第1の窒化シリコン膜とシリコン膜によって覆われた空間に、第1及び第2の電極を有するMEMS部が配置されており、
前記シリコン膜は第1及び第2のリング状の孔を有し、
前記第1のリング状の孔の内側に位置する前記シリコン膜が前記第1の電極に電気的に接続されており、
前記第2のリング状の孔の内側に位置する前記シリコン膜が前記第2の電極に電気的に接続されており、
前記第1及び第2のリング状の孔それぞれが第2の窒化シリコン膜によって埋められていることを特徴とするMEMS素子。
A MEMS portion having first and second electrodes is disposed in a space covered with the first silicon nitride film and the silicon film,
The silicon film has first and second ring-shaped holes,
The silicon film located inside the first ring-shaped hole is electrically connected to the first electrode;
The silicon film located inside the second ring-shaped hole is electrically connected to the second electrode;
The MEMS element, wherein each of the first and second ring-shaped holes is filled with a second silicon nitride film.
請求項1において、
前記MEMS部は前記第1の窒化シリコン膜上に配置され、
前記シリコン膜は、前記MEMS部上方に配置され、且つ前記MEMS部の周囲に位置する前記第1の窒化シリコン膜に密着していることを特徴とするMEMS素子。
In claim 1,
The MEMS portion is disposed on the first silicon nitride film,
The MEMS element, wherein the silicon film is disposed above the MEMS portion and is in close contact with the first silicon nitride film located around the MEMS portion.
請求項1において、
前記第1の電極上に配置され、前記第1のリング状の孔の内側に位置する前記シリコン膜下に配置された第1の電極台と、
前記第2の電極上に配置され、前記第2のリング状の孔の内側に位置する前記シリコン膜下に配置された第2の電極台と、
前記第1の窒化シリコン膜上に密着されたシリコン台と、
を有し、
前記MEMS部は前記第1の窒化シリコン膜上に配置され、
前記シリコン台は前記MEMS部の周囲に位置し、
前記シリコン膜は、前記MEMS部上方に配置され、且つ前記シリコン台に密着していることを特徴とするMEMS素子
In claim 1,
A first electrode base disposed on the first electrode and disposed under the silicon film located inside the first ring-shaped hole;
A second electrode base disposed on the second electrode and disposed under the silicon film located inside the second ring-shaped hole;
A silicon base closely adhered to the first silicon nitride film;
Have
The MEMS portion is disposed on the first silicon nitride film,
The silicon table is located around the MEMS unit,
The MEMS element, wherein the silicon film is disposed above the MEMS unit and is in close contact with the silicon base
請求項1乃至3のいずれか一項において、
前記シリコン膜は第1の孔を有し、
前記第1の孔が金属膜によって埋められており、
前記金属膜、前記シリコン膜、前記第1及び第2の窒化シリコン膜によって気密構造が形成されていることを特徴とするMEMS素子。
In any one of Claims 1 thru | or 3,
The silicon film has a first hole;
The first hole is filled with a metal film;
An MEMS device, wherein an airtight structure is formed by the metal film, the silicon film, and the first and second silicon nitride films.
請求項4において、
前記シリコン膜上に形成された第1の絶縁膜と、
前記第1の絶縁膜に形成され、前記第1の孔上に位置する第2の孔と、
前記第1の絶縁膜上に形成された第2の絶縁膜と、
を有し、
前記第1及び第2の孔が前記金属膜によって埋められていることを特徴とするMEMS素子。
In claim 4,
A first insulating film formed on the silicon film;
A second hole formed in the first insulating film and positioned on the first hole;
A second insulating film formed on the first insulating film;
Have
The MEMS element, wherein the first and second holes are filled with the metal film.
請求項4または5において、
前記第1の孔が前記MEMS部の可動電極の直上には配置されていないことを特徴とするMEMS素子。
In claim 4 or 5,
The MEMS element, wherein the first hole is not disposed immediately above the movable electrode of the MEMS portion.
請求項1乃至6のいずれか一項において、
前記MEMS部は半導体基板上に配置されており、
前記半導体基板には集積回路が形成されていることを特徴とするMEMS素子。
In any one of Claims 1 thru | or 6,
The MEMS part is disposed on a semiconductor substrate,
An MEMS device, wherein an integrated circuit is formed on the semiconductor substrate.
第1の窒化シリコン膜上に第1及び第2の電極を有するMEMS部を形成し、
前記MEMS部を覆う犠牲層を前記第1の窒化シリコン膜上に形成し、
前記犠牲層に、前記第1の電極上に位置する第1の接続孔及び前記第2の電極上に位置する第2の接続孔を形成し、
前記犠牲層の周囲に位置する前記第1の窒化シリコン膜上に形成し、且つ前記第1及び第2の接続孔内に及び前記犠牲層を覆うシリコン膜を形成し、
前記シリコン膜に第1のリング状の孔を形成することによって前記第1の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第2のリング状の孔を形成することによって前記第2の接続孔内の前記シリコン膜を分離し、
前記第1及び第2のリング状の孔を第2の窒化シリコン膜によって埋め込み、
前記シリコン膜に第1の孔を形成し、
前記第1の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第1及び第2の窒化シリコン膜と前記シリコン膜によって覆われた空間にMEMS部が位置することを特徴とするMEMS素子の製造方法。
Forming a MEMS portion having first and second electrodes on the first silicon nitride film;
Forming a sacrificial layer covering the MEMS portion on the first silicon nitride film;
Forming a first connection hole located on the first electrode and a second connection hole located on the second electrode in the sacrificial layer;
Forming a silicon film on the first silicon nitride film located around the sacrificial layer, and in the first and second connection holes and covering the sacrificial layer;
The silicon film in the first connection hole is separated by forming a first ring-shaped hole in the silicon film, and the second ring-shaped hole is formed in the silicon film by forming the second ring-shaped hole. Separating the silicon film in the two connection holes;
Filling the first and second ring-shaped holes with a second silicon nitride film;
Forming a first hole in the silicon film;
By removing the sacrificial layer by supplying a wet etchant to the sacrificial layer through the first hole, a MEMS portion is formed in the space covered with the first and second silicon nitride films and the silicon film. A method for manufacturing a MEMS device, wherein the MEMS device is positioned.
第1の窒化シリコン膜上に第1及び第2の電極を有するMEMS部を形成し、
前記MEMS部を覆う犠牲層を前記第1の窒化シリコン膜上に形成し、
前記犠牲層に、前記第1の電極上に位置する第1の接続孔及び前記第2の電極上に位置する第2の接続孔を形成し、
前記犠牲層の周囲に位置する前記第1の窒化シリコン膜上に形成し、且つ前記第1及び第2の接続孔内に及び前記犠牲層を覆うシリコン膜を形成し、
前記シリコン膜に、第1のリング状の孔を形成することによって前記第1の接続孔内の前記シリコン膜を分離するとともに、前記シリコン膜に第2のリング状の孔を形成することによって前記第2の接続孔内の前記シリコン膜を分離し、且つ第1の孔を形成し、
前記第1の孔、前記第1及び第2のリング状の孔を第2の窒化シリコン膜によって埋め込み、
前記第1の孔に埋め込まれた前記第2の窒化シリコン膜を除去し、
前記第1の孔を通してウェットエッチング液を前記犠牲層に供給することによって前記犠牲層を除去することで、前記第1及び第2の窒化シリコン膜と前記シリコン膜によって覆われた空間にMEMS部が位置することを特徴とするMEMS素子の製造方法。
Forming a MEMS portion having first and second electrodes on the first silicon nitride film;
Forming a sacrificial layer covering the MEMS portion on the first silicon nitride film;
Forming a first connection hole located on the first electrode and a second connection hole located on the second electrode in the sacrificial layer;
Forming a silicon film on the first silicon nitride film located around the sacrificial layer, and in the first and second connection holes and covering the sacrificial layer;
The silicon film in the first connection hole is separated by forming a first ring-shaped hole in the silicon film, and the second ring-shaped hole is formed in the silicon film by forming the second ring-shaped hole. Separating the silicon film in the second connection hole and forming the first hole;
Burying the first hole, the first and second ring-shaped holes with a second silicon nitride film,
Removing the second silicon nitride film embedded in the first hole;
By removing the sacrificial layer by supplying a wet etchant to the sacrificial layer through the first hole, a MEMS portion is formed in the space covered with the first and second silicon nitride films and the silicon film. A method for manufacturing a MEMS device, wherein the MEMS device is positioned.
請求項8または9において、
前記MEMS部は可動電極を有し、
前記MEMS部を形成する際に、前記第1の窒化シリコン膜上に、第1及び第2の電極と前記第1及び第2の電極を囲む第1のシリコン台を形成した後に、前記第1の電極上に第1の電極台を形成するとともに前記第2の電極上に前記可動電極及び第2の電極台を形成するとともに前記第1のシリコン台上に第2のシリコン台を形成し、
前記MEMS部を覆う犠牲層を形成する際に、前記第1及び第2の電極台と前記第1及び第2のシリコン台を覆う前記犠牲層を前記第1の窒化シリコン膜上に形成し、
前記犠牲層に前記第1及び第2の接続孔を形成する際に、前記犠牲層に、前記第1の電極台上に位置する前記第1の接続孔、前記第2の電極台上に位置する前記第2の接続孔及び前記第2のシリコン台上に位置する溝を形成し、
前記シリコン膜を形成する際に、前記溝内に前記シリコン膜を形成し、
前記犠牲層を除去することで、前記空間にMEMS部、第1及び第2の電極台、第1及び第2のシリコン台が位置することを特徴とするMEMS素子の製造方法。
In claim 8 or 9,
The MEMS unit has a movable electrode,
When forming the MEMS portion, the first and second electrodes and the first silicon base surrounding the first and second electrodes are formed on the first silicon nitride film, and then the first silicon stand is formed. Forming a first electrode base on the first electrode, forming the movable electrode and the second electrode base on the second electrode, and forming a second silicon base on the first silicon base,
When forming the sacrificial layer covering the MEMS portion, the sacrificial layer covering the first and second electrode bases and the first and second silicon bases is formed on the first silicon nitride film,
When forming the first and second connection holes in the sacrificial layer, the sacrificial layer is positioned on the first electrode hole and the second electrode table located on the first electrode table. Forming a groove located on the second connection hole and the second silicon base,
When forming the silicon film, forming the silicon film in the groove,
A method of manufacturing a MEMS device, wherein the sacrificial layer is removed to position the MEMS portion, the first and second electrode bases, and the first and second silicon bases in the space.
請求項8乃至10のいずれか一項において、
前記犠牲層を除去した後に、前記第1の孔に金属膜をスパッタリングにより埋め込むことで前記空間が封止されることを特徴とするMEMS素子の製造方法。
In any one of Claims 8 to 10,
After removing the sacrificial layer, the space is sealed by embedding a metal film in the first hole by sputtering.
JP2014018258A 2014-02-03 2014-02-03 MEMS device and manufacturing method thereof Active JP6269113B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014018258A JP6269113B2 (en) 2014-02-03 2014-02-03 MEMS device and manufacturing method thereof
US14/602,827 US9365411B2 (en) 2014-02-03 2015-01-22 MEMS device and method for manufacturing the same
CN201510053869.7A CN104817052B (en) 2014-02-03 2015-02-02 Micro-electro-mechanical systems element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014018258A JP6269113B2 (en) 2014-02-03 2014-02-03 MEMS device and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2015145038A true JP2015145038A (en) 2015-08-13
JP2015145038A5 JP2015145038A5 (en) 2017-02-09
JP6269113B2 JP6269113B2 (en) 2018-01-31

Family

ID=53889607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014018258A Active JP6269113B2 (en) 2014-02-03 2014-02-03 MEMS device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6269113B2 (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455547A (en) * 1992-12-11 1995-10-03 The Regents Of The University Of California Microelectromechanical signal processors
JP2000058866A (en) * 1998-08-10 2000-02-25 Nissan Motor Co Ltd Manufacture of small device
US20050124089A1 (en) * 2003-12-08 2005-06-09 Gogoi Bishnu P. Method of forming a seal for a semiconductor device
JP2005347676A (en) * 2004-06-07 2005-12-15 Yokogawa Electric Corp Oscillation-type transducer
JP2007524995A (en) * 2003-06-04 2007-08-30 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Micro-electromechanical system having contacts separated by trenches and method of manufacturing the same
US20080188025A1 (en) * 2007-02-05 2008-08-07 Oki Electric Industry Co., Ltd. Semiconductor device manufacturing method
JP2008236386A (en) * 2007-03-20 2008-10-02 Sony Corp Electromechanical device, manufacturing method thereof and resonator
JP2009188785A (en) * 2008-02-07 2009-08-20 Seiko Epson Corp Electronic device, resonator, oscillator, and method for manufacturing electronic device
JP2009272477A (en) * 2008-05-08 2009-11-19 Rohm Co Ltd Mems sensor and its manufacturing method
US20110221455A1 (en) * 2008-09-25 2011-09-15 Robert Bosch Gmbh Micromechanical component and method for its production
JP2011218463A (en) * 2010-04-06 2011-11-04 Seiko Epson Corp Method for manufacturing electronic device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455547A (en) * 1992-12-11 1995-10-03 The Regents Of The University Of California Microelectromechanical signal processors
JP2000058866A (en) * 1998-08-10 2000-02-25 Nissan Motor Co Ltd Manufacture of small device
JP2007524995A (en) * 2003-06-04 2007-08-30 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Micro-electromechanical system having contacts separated by trenches and method of manufacturing the same
US20050124089A1 (en) * 2003-12-08 2005-06-09 Gogoi Bishnu P. Method of forming a seal for a semiconductor device
JP2005347676A (en) * 2004-06-07 2005-12-15 Yokogawa Electric Corp Oscillation-type transducer
US20080188025A1 (en) * 2007-02-05 2008-08-07 Oki Electric Industry Co., Ltd. Semiconductor device manufacturing method
JP2008188711A (en) * 2007-02-05 2008-08-21 Oki Electric Ind Co Ltd Semiconductor device manufacturing method
JP2008236386A (en) * 2007-03-20 2008-10-02 Sony Corp Electromechanical device, manufacturing method thereof and resonator
JP2009188785A (en) * 2008-02-07 2009-08-20 Seiko Epson Corp Electronic device, resonator, oscillator, and method for manufacturing electronic device
JP2009272477A (en) * 2008-05-08 2009-11-19 Rohm Co Ltd Mems sensor and its manufacturing method
US20110221455A1 (en) * 2008-09-25 2011-09-15 Robert Bosch Gmbh Micromechanical component and method for its production
JP2011218463A (en) * 2010-04-06 2011-11-04 Seiko Epson Corp Method for manufacturing electronic device

Also Published As

Publication number Publication date
JP6269113B2 (en) 2018-01-31

Similar Documents

Publication Publication Date Title
CN110636422B (en) Semiconductor device and method of forming the same
KR102161800B1 (en) Semiconductor devices and methods of manufacturing the same
US9975757B2 (en) Wafer Level Hermetic Seal Process for microelectromechanical systems (MEMS) devices
JP6797286B2 (en) VDMOS device and its manufacturing method
TWI704677B (en) Memory structure and forming method thereof
JP2018163981A (en) Semiconductor device and manufacturing method of the same
CN108155189A (en) Semiconductor devices with air gap separation object and the method for manufacturing it
US9365411B2 (en) MEMS device and method for manufacturing the same
JP2012089772A (en) Method of manufacturing semiconductor device
US20170023426A1 (en) Membrane-Based Sensor and Method for Robust Manufacture of a Membrane-Based Sensor
US9434607B2 (en) MEMS device
US9499394B2 (en) MEMS device and method of manufacturing the same
JP6269113B2 (en) MEMS device and manufacturing method thereof
JP2015145037A (en) Mems element and method for manufacturing the same
TWI632358B (en) Capacitive pressure sensor and method
JP6331551B2 (en) MEMS device
EP1878046B1 (en) Method of fabricating a bipolar transistor
JP2015145036A (en) Mems element and method for manufacturing the same
JP6331552B2 (en) MEMS device and manufacturing method thereof
JP6314568B2 (en) MEMS device and manufacturing method thereof
JP2011151113A (en) Capacitor, semiconductor device comprising the same, and method for manufacturing the semiconductor device
US8853850B2 (en) MEMS packaging scheme using dielectric fence
JP2009194325A (en) Method of manufacturing semiconductor device, and semiconductor device
CN110473826B (en) Method for manufacturing semiconductor structure
JP2008100325A (en) Mems and semiconductor composite circuit, and method of manufacturing the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171218

R150 Certificate of patent or registration of utility model

Ref document number: 6269113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150