JP2015133291A

JP2015133291A - impedance matching device

Info

Publication number: JP2015133291A
Application number: JP2014005060A
Authority: JP
Inventors: 賢太前川; Kenta Maekawa; 小谷　弘幸; Hiroyuki Kotani; 弘幸小谷
Original assignee: Daihen Corp
Current assignee: Daihen Corp
Priority date: 2014-01-15
Filing date: 2014-01-15
Publication date: 2015-07-23
Anticipated expiration: 2034-01-15
Also published as: JP6450072B2

Abstract

PROBLEM TO BE SOLVED: To make an impedance matching device have one RF detector built-in to make it possible to simplify its internal configuration.SOLUTION: An impedance matching device 2 includes: only one RF detector 202 provided at an output port P; a memory 204 for storing measured values of Z parameters of the impedance matching device 2 in the case of adjusting variable capacitors VC, VCto all impedance adjustment points; and a control unit 203 which calculates, by using detection values of RF voltage vand RF current iby the RF detector 202 and all Z parameters stored in the memory 204, impedance Zon an input port Pside in the case of adjusting the variable capacitors VC, VCto each impedance adjustment point and adjusts the variable capacitors VC, VCto an impedance adjustment point corresponding to impedance Zclosest to predetermined target impedance.

Description

本発明は、高周波電源と負荷とのインピーダンス整合を行うインピーダンス整合装置に関するものである。 The present invention relates to an impedance matching device that performs impedance matching between a high-frequency power source and a load.

高周波電源からプラズマ処理装置に高周波電力を供給してプラズマ処理装置内にプラズマを発生させ、そのプラズマによって半導体ウェハの薄膜形成やエッチング処理などを行うプラズマ処理システムが知られている。プラズマ処理システムでは、プラズマ処理中に高周波電源からプラズマ処理装置に効率良く高周波電力を供給するため、高周波電源とプラズマ処理装置との間に高周波電源とプラズマ処理装置とのインピーダンス整合を行うインピーダンス整合装置が設けられている。 2. Description of the Related Art A plasma processing system is known in which high frequency power is supplied from a high frequency power source to a plasma processing apparatus to generate plasma in the plasma processing apparatus, and a thin film formation or etching process of a semiconductor wafer is performed by the plasma. In the plasma processing system, an impedance matching device that performs impedance matching between the high frequency power source and the plasma processing apparatus between the high frequency power source and the plasma processing apparatus in order to efficiently supply high frequency power from the high frequency power source to the plasma processing apparatus during the plasma processing. Is provided.

図９は、特許文献１に開示されるインピーダンス整合装置の基本構成を示す図である。 FIG. 9 is a diagram showing a basic configuration of the impedance matching device disclosed in Patent Document 1. As shown in FIG.

プラズマ処理システム１００に用いられる従来のインピーダンス整合装置１０２は、ＲＦ検出器１０２ａによって入力端Ａにおける高周波電圧（以下、「ＲＦ電圧」という。）ｖ_in、高周波電流（以下、「ＲＦ電流」という。）ｉ_in及びＲＦ電圧ｖ_inとＲＦ電流ｉ_inの位相差θを検出し、制御部１０２ｄでそれらの検出値を用いて入力端Ａからプラズマ処理装置（負荷）１０３側を見たインピーダンスＺ_inを算出し、そのインピーダンスＺ_inが入力端Ａから高周波電源１０１側を見たインピーダンスＺ_gに最も近くなるように、２つの可変キャパシタＶＣ₁と可変キャパシタＶＣ₂の各キャパシタンス値を変化させる制御を行う。 The conventional impedance matching device 102 used in the plasma processing system 100 is referred to as a high frequency voltage (hereinafter referred to as “RF voltage”) v _in and a high frequency current (hereinafter referred to as “RF current”) at the input terminal A by the RF detector 102a. ) The phase difference θ between i _in and the RF voltage v _in and the RF current i _in is detected, and the control unit 102d uses the detected values to determine the impedance Z _{in when the} plasma processing apparatus (load) 103 side is viewed from the input terminal A. Control is performed to change the capacitance values of the _two variable capacitors VC ₁ and VC 2 so that the impedance Z _in is closest to the impedance Z _g when the high frequency power supply 101 side is viewed from the input terminal A. Do.

高周波電源１０１は、一般に５０［Ω］の負荷に対して定格出力電力が出力できるように設計されているため、特性インピーダンスＺ_o＝５０［Ω］の伝送ケーブル１０４（例えば、特性インピーダンス５０Ωの同軸ケーブル）でインピーダンス整合装置１０２の入力端Ａに接続される。従って、インピーダンスＺ_gは、特性インピーダンスＺ_oに近似した値になるので、制御部１０２ｄは、実質的に算出したインピーダンスＺ_inが特性インピーダンスＺ_oに最も近くなるように、２つの可変キャパシタＶＣ₁と可変キャパシタＶＣ₂の各キャパシタンス値を変化させる制御を行う。 Since the high-frequency power supply 101 is generally designed so that the rated output power can be output to a load of 50 [Ω], the transmission cable 104 having a characteristic impedance Z _o = 50 [Ω] (for example, a coaxial with a characteristic impedance of 50Ω). Cable) to the input terminal A of the impedance matching device 102. Accordingly, since the impedance Z _g has a value approximated to the characteristic impedance Z _o , the control unit 102d uses the two variable capacitors VC ₁ so that the substantially calculated impedance Z _in is closest to the characteristic impedance Z _o. performs control to change the each capacitance value of the variable capacitor VC _2.

プラズマ処理システム１００では、プラズマ処理装置１０３の入力ポートにおける高周波電圧のピークトゥピーク値（peak to peak value）（以下、「ｐ-ｐ値」という。）Ｖ_PPが半導体製造プロセスの指標の一つとして使用される。プラズマ処理装置１０３の入力ポートはインピーダンス整合装置の出力端Ｂに直結されるため、インピーダンス整合装置１０２の出力端Ｂには当該出力端Ｂからプラズマ処理装置１０３に出力されるＲＦ電圧ｖ_outを検出するＲＦ電圧検出器１０２ｃが設けられている。 In the plasma processing system 100, the peak-to-peak value (hereinafter referred to as “pp value”) V _PP of the high-frequency voltage at the input port of the plasma processing apparatus 103 is one of the indices of the semiconductor manufacturing process. Used as. Since the input port of the plasma processing apparatus 103 is directly connected to the output terminal B of the impedance matching apparatus, the RF voltage v _out output from the output terminal B to the plasma processing apparatus 103 is detected at the output terminal B of the impedance matching apparatus 102. An RF voltage detector 102c is provided.

ＲＦ電圧検出器１０２ｃにより検出されるＲＦ電圧ｖ_outは、制御部１０２ｄに入力される。制御部１０２ｄは、例えば、プラズマ処理装置１０３における異常電圧の発生等の異常検出をしたり、プラズマ処理装置１０３で放電が開始される時の着火補助動作をしたりする。着火補助動作とは、制御部１０２ｄがＲＦ電圧検出器１０２ｃから入力されるＲＦ電圧ｖ_outのｐ-ｐ値Ｖ_ppを算出し、そのｐ-ｐ値Ｖ_ppをモニタしながら可変キャパシタＶＣ₁，ＶＣ₂の各キャパシタンス値を増減させる制御である。 The RF voltage v _out detected by the RF voltage detector 102c is input to the control unit 102d. For example, the control unit 102d detects an abnormality such as generation of an abnormal voltage in the plasma processing apparatus 103, or performs an ignition assisting operation when the plasma processing apparatus 103 starts discharge. The ignition assistance operation, the control unit 102d calculates the pp value V _pp of the RF voltage v _out inputted from the RF voltage detector 102c, the variable capacitor VC ₁ while monitoring the pp value V _pp, is a control to increase or decrease the respective capacitance values of VC _2.

特許４０８８４９９号公報Japanese Patent No. 4088499

従来のインピーダンス整合装置１０２は、入力端ＡにおけるインピーダンスＺ_inを入力端Ａから高周波電源１０１側を見たインピーダンスＺ_gに整合させるために、入力端ＡにＲＦ検出器１０２ａを設け、プラズマ処理装置１０３のインピーダンスの変動状態を監視するために、入力端ＢにもＲＦ電圧検出器１０２ｃを設けている。 Conventional impedance matching device 102, in order to match the input terminal A of impedance Z _in at the input terminal A to the impedance Z _g viewed high-frequency power supply 101 is provided with a RF detector 102a to the input terminal A, the plasma processing apparatus In order to monitor the fluctuation state of the impedance 103, an RF voltage detector 102c is also provided at the input terminal B.

このため、インピーダンス整合装置１０２の内部構成が複雑になる、インピーダンス整合装置１０２の小型化を阻害する、などの問題がある。また、入力端Ａ側のＲＦ検出器１０２ａと出力端側のＲＦ電圧検出器１０２ｃの検出精度の調整や、ＲＦ検出器１０２ａ及びＲＦ検出器１０２ｃをそれぞれ検査する必要があるという問題もある。 For this reason, there are problems such as the internal configuration of the impedance matching device 102 becoming complicated and the miniaturization of the impedance matching device 102 being hindered. In addition, there is a problem that it is necessary to adjust the detection accuracy of the RF detector 102a on the input end A side and the RF voltage detector 102c on the output end side, and to inspect each of the RF detector 102a and the RF detector 102c.

本発明は、上記の課題に鑑みてなされたものであり、入力側と出力側のいずれか一方にＲＦ検出器を設け、その検出値を用いてインピーダンス整合動作と負荷（プラズマ処理装置）のインピーダンス変動の監視動作の制御を行うことができるインピーダンス整合装置を提供することを目的とする。 The present invention has been made in view of the above problems. An RF detector is provided on either the input side or the output side, and the impedance matching operation and the impedance of the load (plasma processing apparatus) are detected using the detected value. An object of the present invention is to provide an impedance matching device capable of controlling a fluctuation monitoring operation.

上記の課題を解決するため、本発明では、次の技術的手段を講じている。 In order to solve the above problems, the present invention takes the following technical means.

本発明の第１の側面によって提供されるインピーダンス整合装置は、高周波電源と負荷との間に設けられ、インピーダンス可変回路のインピーダンス値を変化させることにより、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、前記インピーダンス整合装置のＺパラメータに関する情報が予め前記インピーダンス可変回路の可変値毎に取得され、各Ｚパラメータに関する情報が前記インピーダンス可変回路の可変値に関する情報に対応付けて記憶されたＺパラメータ記憶手段と、前記インピーダンス整合装置の出力ポートにおける高周波電圧及び高周波電流を含むＲＦ信号を検出するＲＦ検出手段と、前記ＲＦ検出手段で検出されたＲＦ信号と前記Ｚパラメータ記憶手段に記憶されている全てのＺパラメータに関する情報とを用いて、前記インピーダンス可変回路を各Ｚパラメータに関する情報に対応する可変値に調整したと仮定した場合の前記インピーダンス整合装置の入力ポートから負荷側をみた入力側インピーダンスを算出する入力側インピーダンス算出手段と、前記入力側インピーダンス算出手段で算出された複数の入力側インピーダンスのうち、予め設定された目標インピーダンスに最も近い入力側インピーダンスを抽出し、その入力側インピーダンスに対応する前記インピーダンス可変回路の可変値に関する情報をインピーダンス整合の調整値として特定するインピーダンス調整値特定手段と、前記インピーダンス調整値特定手段で特定された前記インピーダンス可変回路の可変値に関する情報に基づいて、前記インピーダンス可変回路のインピーダンス値を調整するインピーダンス調整手段と、を備えたことを特徴とする（請求項１）。 An impedance matching device provided by a first aspect of the present invention is provided between a high frequency power supply and a load, and changes impedance values of an impedance variable circuit to perform impedance matching between the high frequency power supply and the load. An impedance matching device to perform, wherein information on the Z parameter of the impedance matching device is acquired in advance for each variable value of the impedance variable circuit, and information on each Z parameter is associated with information on the variable value of the impedance variable circuit. The stored Z parameter storage means, the RF detection means for detecting the RF signal including the high frequency voltage and the high frequency current at the output port of the impedance matching device, the RF signal detected by the RF detection means and the Z parameter storage means All Z memorized in The input for calculating the input side impedance viewed from the input port of the impedance matching device when it is assumed that the variable impedance circuit is adjusted to a variable value corresponding to the information regarding each Z parameter using the information regarding the parameter. The input impedance closest to the preset target impedance is extracted from the plurality of input impedances calculated by the input impedance calculation means and the input impedance calculation means, and the impedance variable corresponding to the input impedance is extracted. An impedance adjustment value specifying means for specifying information relating to the variable value of the circuit as an adjustment value for impedance matching, and the impedancer based on the information relating to the variable value of the impedance variable circuit specified by the impedance adjustment value specifying means. And impedance adjusting means for adjusting the impedance value of the scan variable circuit, characterized by comprising a (claim 1).

本発明の第２の側面によって提供されるインピーダンス整合装置は、高周波電源と負荷との間に設けられ、インピーダンス可変回路のインピーダンス値を変化させることにより、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、前記インピーダンス整合装置のＺパラメータに関する情報が予め前記インピーダンス可変回路の可変値毎に取得され、各Ｚパラメータに関する情報が前記インピーダンス可変回路の可変値に関する情報に対応付けて記憶されたＺパラメータ記憶手段と、前記インピーダンス整合装置の入力ポートにおける高周波電圧及び高周波電流を含むＲＦ信号を検出するＲＦ検出手段と、前記ＲＦ検出手段で検出されたＲＦ信号と、前記Ｚパラメータ記憶手段に記憶されている、当該ＲＦ信号の検出時に設定されている前記インピーダンス可変回路の可変値に対応する前記Ｚパラメータに関する情報と用いて、前記インピーダンス整合装置の出力ポートにおける高周波電圧及び高周波電流を含むＲＦ信号を算出するＲＦ信号算出手段と、前記ＲＦ信号算出手段で算出されたＲＦ信号と前記Ｚパラメータ記憶手段に記憶された全てのＺパラメータに関する情報とを用いて、前記インピーダンス可変回路を各Ｚパラメータに関する情報に対応する可変値に調整したと仮定した場合の前記インピーダンス整合装置の入力ポートから負荷側をみた入力側インピーダンスを算出する入力側インピーダンス算出手段と、前記入力側インピーダンス演算手段で算出された複数の入力側インピーダンスのうち、予め設定された目標インピーダンスに最も近い入力側インピーダンスを抽出し、その入力側インピーダンスに対応する前記インピーダンス可変回路の可変値に関する情報をインピーダンス整合の調整値として特定するインピーダンス調整値特定手段と、前記インピーダンス調整値特定手段で特定された前記インピーダンス可変回路の可変値に関する情報に基づいて、前記インピーダンス可変回路のインピーダンス値を調整するインピーダンス調整手段と、を備えたことを特徴とする（請求項２）。 The impedance matching device provided by the second aspect of the present invention is provided between the high frequency power source and the load, and performs impedance matching between the high frequency power source and the load by changing the impedance value of the impedance variable circuit. An impedance matching device to perform, wherein information on the Z parameter of the impedance matching device is acquired in advance for each variable value of the impedance variable circuit, and information on each Z parameter is associated with information on the variable value of the impedance variable circuit. The stored Z parameter storage means, the RF detection means for detecting the RF signal including the high frequency voltage and the high frequency current at the input port of the impedance matching device, the RF signal detected by the RF detection means, and the Z parameter storage Memorized in the means An RF signal for calculating an RF signal including a high-frequency voltage and a high-frequency current at the output port of the impedance matching device using information on the Z parameter corresponding to the variable value of the impedance variable circuit set at the time of detecting the F signal Using the calculation means, the RF signal calculated by the RF signal calculation means, and the information about all the Z parameters stored in the Z parameter storage means, the impedance variable circuit is made variable corresponding to the information about each Z parameter. Input side impedance calculation means for calculating the input side impedance viewed from the input port of the impedance matching device when the impedance matching device is adjusted to a value, and a plurality of input side impedances calculated by the input side impedance calculation means Out of which the preset target impeder The impedance adjustment value specifying means for extracting the information on the variable value of the impedance variable circuit corresponding to the input impedance as the adjustment value for impedance matching, and the impedance adjustment value specifying means And impedance adjusting means for adjusting the impedance value of the impedance variable circuit based on the identified information on the variable value of the impedance variable circuit.

好ましい実施の形態によれば、前記ＲＦ検出手段で検出された高周波電圧若しくは前記ＲＦ信号算出手段で算出された高周波電圧のｐ-ｐ値を算出し、その高周波電圧のｐ-ｐ値に基づいて、前記負荷に異常が発生したことを検出する異常検出手段と、前記異常検出手段により前記異常の発生が検出されると、予め設定された安全処理を行う安全処理手段と、を更に備えるとよい（請求項３）。 According to a preferred embodiment, the pp value of the high-frequency voltage detected by the RF detection means or the high-frequency voltage calculated by the RF signal calculation means is calculated, and based on the pp value of the high-frequency voltage. The apparatus may further comprise: an abnormality detection unit that detects that an abnormality has occurred in the load; and a safety processing unit that performs a preset safety process when the occurrence of the abnormality is detected by the abnormality detection unit. (Claim 3).

更に好ましい実施の形態によれば、前記Ｚパラメータ記憶手段に記憶されたＺパラメータに関する情報は、実測した前記インピーダンス整合装置のＳパラメータを所定の変換式によりＺパラメータに変換したデータ、若しくは、実測した前記インピーダンス整合装置のＳパラメータのデータと、前記Ｓパラメータの実測値をＺパラメータに変換する変換プログラムのデータであるとよい（請求項４，５）。 According to a further preferred embodiment, the information about the Z parameter stored in the Z parameter storage means is the data obtained by converting the actually measured S parameter of the impedance matching device into the Z parameter by a predetermined conversion formula, or the measured parameter. It may be data of S parameter of the impedance matching device and data of a conversion program for converting an actual measurement value of the S parameter into a Z parameter (Claims 4 and 5).

更に好ましい実施の形態によれば、前記負荷は、前記インピーダンス整合装置の出力ポートに直結されるプラズマ処理装置であるとよい（請求項６）。 According to a further preferred embodiment, the load may be a plasma processing apparatus directly connected to an output port of the impedance matching device.

本発明によれば、インピーダンス整合装置の出力ポートと入力ポートのいずれか一方にだけＲＦ検出手段を設け、そのＲＦ検出手段で検出した高周波電圧及び高周波電流と、予めインピーダンス調整点毎に測定したインピーダンス整合装置のＺパラメータとを用いて、インピーダンス可変回路のインピーダンスダンス値を各インピーダンス調整点に調整したとした場合のインピーダンス整合装置の入力ポートにおける入力側インピーダンス（推定値）を算出し、インピーダンス可変回路のインピーダンスダンス値が算出された複数の入力側インピーダンスのうち所定の目標インピーダンスに最も近い入力側インピーダンスに対応するインピーダンス調整点に調整される（インピーダンス整合動作）が行われる。 According to the present invention, the RF detection means is provided only in one of the output port and the input port of the impedance matching device, the high frequency voltage and high frequency current detected by the RF detection means, and the impedance measured in advance for each impedance adjustment point. Using the Z parameter of the matching device, the impedance variable value is calculated by calculating the input side impedance (estimated value) at the input port of the impedance matching device when the impedance dance value of the variable impedance circuit is adjusted to each impedance adjustment point. An impedance adjustment point corresponding to the input side impedance closest to the predetermined target impedance among the plurality of input side impedances for which the impedance dance value is calculated (impedance matching operation) is performed.

また、本発明によれば、ＲＦ検出手段で検出された高周波電圧若しくはＲＦ信号算出手段で算出された高周波電圧のｐ-ｐ値を算出し、その高周波電圧のｐ-ｐ値に基づいて負荷に異常が発生したことを検出すると、所定の安全処理が行われる。 Further, according to the present invention, the pp value of the high frequency voltage detected by the RF detection means or the high frequency voltage calculated by the RF signal calculation means is calculated, and the load is determined based on the pp value of the high frequency voltage. When it is detected that an abnormality has occurred, a predetermined safety process is performed.

本発明によれば、インピーダンス整合装置の出力ポートと入力ポートのいずれか一方にだけＲＦ検出手段を設け、そのＲＦ検出手段で検出した高周波電圧及び高周波電流を用いてインピーダンス整合装置のインピーダンス整合動作と負荷の処理状態の監視制御を行うようにしたので、インピーダンス整合装置２の入力ポートと出力ポートの両方にＲＦ検出器を設ける必要がなく、インピーダンス整合装置の内部構成を簡単にすることができる。 According to the present invention, the RF detection means is provided only in one of the output port and the input port of the impedance matching device, and the impedance matching operation of the impedance matching device is performed using the high frequency voltage and the high frequency current detected by the RF detection means. Since monitoring control of the processing state of the load is performed, it is not necessary to provide RF detectors at both the input port and the output port of the impedance matching device 2, and the internal configuration of the impedance matching device can be simplified.

また、ＲＦ検出手段が１個だけであるので、ＲＦ検出手段を２個設けた場合の両ＲＦ検出手段の検出精度の調整や各ＲＦ検出手段をそれぞれ検査する必要がなく、ＲＦ検出手段の管理が容易になる。 In addition, since there is only one RF detection means, it is not necessary to adjust the detection accuracy of both RF detection means and to inspect each RF detection means when two RF detection means are provided. Becomes easier.

また、Ｚパラメータを用いてインピーダンス整合動作をするので、インピーダンス整合装置内部における寄生キャパシタや寄生インダクタの影響を受けることなく、高い精度でインピーダンス整合を行うことができる。 Further, since the impedance matching operation is performed using the Z parameter, impedance matching can be performed with high accuracy without being affected by a parasitic capacitor or a parasitic inductor inside the impedance matching device.

本発明に係るインピーダンス整合装置が適用されるプラズマ処理システムの構成とインピーダンス整合装置の回路ブロックを示す図である。It is a figure which shows the structure of the plasma processing system to which the impedance matching apparatus which concerns on this invention is applied, and the circuit block of an impedance matching apparatus. ＶＩ検出器の構成を示すブロック図である。It is a block diagram which shows the structure of VI detector. インピーダンス整合装置２のＳパラメータＳを測定するときの計測システムの構成図である。It is a block diagram of a measurement system when measuring the S parameter S of the impedance matching device 2. メモリに記憶されたＺパラメータに関する情報のイメージ図である。It is an image figure of the information regarding the Z parameter memorize | stored in memory. ４端子回路網のＺパラメータを説明するための図である。It is a figure for demonstrating Z parameter of 4 terminal circuitry. インピーダンス整合装置のインピーダンス整合動作の手順を示すフローチャートである。It is a flowchart which shows the procedure of the impedance matching operation | movement of an impedance matching apparatus. 本発明に係るインピーダンス整合装置の変形例を示す図である。It is a figure which shows the modification of the impedance matching apparatus which concerns on this invention. 図７に示すインピーダンス整合装置のインピーダンス整合動作の手順を示すフローチャートである。It is a flowchart which shows the procedure of the impedance matching operation | movement of the impedance matching apparatus shown in FIG. 従来のインピーダンス整合装置の一例を示す図である。It is a figure which shows an example of the conventional impedance matching apparatus.

以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図１は、本発明に係るインピーダンス整合装置が適用されるプラズマ処理システムの構成を示す図である。 FIG. 1 is a diagram showing a configuration of a plasma processing system to which an impedance matching device according to the present invention is applied.

図１に示すプラズマ処理システム１は、本発明に係るインピーダンス整合装置２、高周波電源３、プラズマ処理装置４、伝送ケーブル５及びシステム制御部６を含む。高周波電源３は、伝送ケーブル５（例えば、特性インピーダンスＺ_oが５０［Ω］の同軸ケーブル等）によってインピーダンス整合装置２の入力ポートＰ₁に接続され、プラズマ処理装置４は、インピーダンス整合装置２の出力ポートＰ₂に直結されている。 A plasma processing system 1 shown in FIG. 1 includes an impedance matching device 2, a high-frequency power source 3, a plasma processing device 4, a transmission cable 5, and a system control unit 6 according to the present invention. The high frequency power source 3 is connected to the input port P ₁ of the impedance matching device 2 by a transmission cable 5 (for example, a coaxial cable having a characteristic impedance Z _o of 50 [Ω]), and the plasma processing device 4 is connected to the impedance matching device 2. It is directly connected to the output port P _2.

プラズマ処理装置４は、例えば、フッ素系のガスと半導体ウェハや液晶基板等の被加工物をチャンバー内に封入し、そのチャンバー内に高周波電力を供給してプラズマを発生させ、そのプラズマを用いて被加工物に薄膜形成処理やエッチング処理を行う装置である。図示は省略しているが、プラズマ処理装置４は、ガスや被加工物を封入する密閉可能なチャンバーと、チャンバー内のガス圧を調整する減圧ポンプと、供給された高周波電力を放電させる一対の電極を備える。 For example, the plasma processing apparatus 4 encloses a fluorine-based gas and a workpiece such as a semiconductor wafer or a liquid crystal substrate in a chamber, supplies high-frequency power to the chamber, generates plasma, and uses the plasma. An apparatus for performing a thin film forming process or an etching process on a workpiece. Although not shown, the plasma processing apparatus 4 includes a pair of chambers that can enclose gas and a workpiece, a vacuum pump that adjusts the gas pressure in the chamber, and a pair of high-frequency power that is supplied. With electrodes.

高周波電源３は、プラズマ処理装置４に所定の高周波（プラズマ処理システムで規定されている２．００［ＭＨｚ］、１３．５６［ＭＨｚ］、４０．００［ＭＨｚ］等の高周波）の電力を供給する装置である。プラズマ処理システム１では、プラズマ処理における高周波電源３の出力電力のプロファイルが予め設定される。高周波電源３は、プラズマ処理を開始すると、予め設定されたプロファイルに基づいて生成した高周波電力をプラズマ処理装置４に出力する。 The high frequency power supply 3 supplies power of a predetermined high frequency (high frequency such as 2.00 [MHz], 13.56 [MHz], and 40.00 [MHz] defined in the plasma processing system) to the plasma processing apparatus 4. It is a device to do. In the plasma processing system 1, a profile of output power of the high frequency power source 3 in plasma processing is set in advance. When the plasma processing is started, the high frequency power source 3 outputs high frequency power generated based on a preset profile to the plasma processing apparatus 4.

図示は省略しているが、高周波電源３は、高周波信号（電圧信号）を発生する高周波信号発生回路と、高周波信号発生回路で発生した高周波信号を増幅するパワーアンプと、このパワーアンプに直流の電源電圧を供給するＤＣ−ＤＣコンバータとを備える。高周波電源３は、５０［Ω］の負荷に対して定格電力が出力できるように設計されている。従って、高周波電源３の出力端は、特性インピーダンス５０［Ω］の伝送ケーブル５によってインピーダンス整合装置２の入力ポートＰ₁に接続されている。高周波電源３は、予め設定されたプロファイルに基づきパワーアンプに供給する直流電圧又は高周波信号を制御することによってパワーアンプから出力される高周波電力を制御する。 Although not shown, the high-frequency power source 3 includes a high-frequency signal generation circuit that generates a high-frequency signal (voltage signal), a power amplifier that amplifies the high-frequency signal generated by the high-frequency signal generation circuit, and a DC power supply to the power amplifier. A DC-DC converter for supplying a power supply voltage. The high frequency power supply 3 is designed so that rated power can be output to a load of 50 [Ω]. Accordingly, the output terminal of the high frequency power source 3 is connected to the input port P ₁ of the impedance matching device 2 by the transmission cable 5 having a characteristic impedance of 50 [Ω]. The high frequency power source 3 controls the high frequency power output from the power amplifier by controlling a DC voltage or a high frequency signal supplied to the power amplifier based on a preset profile.

プラズマ処理装置４は、プラズマ処理中に被加工物の状態が変化するのに応じて一対の電極間の通電状態が変化するため、インピーダンス整合装置２の出力ポートＰ₂からプラズマ処理装置４側を見たインピーダンスＺ_L＝Ｒ_L＋ｊ・Ｘ_L［Ω］（以下、「負荷インピーダンスＺ_L」という。）が変化する。後述するようにインピーダンス整合装置２には複数のインピーダンス調整点ｎ（ｎはインピーダンス調整点に付された番号。ｎ＝１，２，…Ｎ）が設けられている。インピーダンス整合装置２は、プラズマ処理中に所定の周期で、複数のインピーダンス調整点ｎのうち、インピーダンス整合装置２の入力ポートＰ₁における反射波電力Ｐ_rを最小にするインピーダンス調整点ｎ_s（以下、「インピーダンス整合点ｎ_s」という。）を算出し、インピーダンス整合装置２に設けられた２個の可変キャパシタＶＣ₁，ＶＣ₂の各キャパシタンス値を算出したインピーダンス整合点ｎ_sのキャパシタンス値に制御する。これにより、インピーダンス整合装置２は、高周波電源３から出力される高周波電力を効率良くプラズマ処理装置４に供給する。 In the plasma processing apparatus 4, the energization state between the pair of electrodes changes in accordance with the change in the state of the workpiece during the plasma processing, so that the plasma processing apparatus 4 side is connected from the output port P ₂ of the impedance matching apparatus 2. The seen impedance Z _L = R _L + j · X _L [Ω] (hereinafter referred to as “load impedance Z _L ”) changes. As will be described later, the impedance matching device 2 is provided with a plurality of impedance adjustment points n (n is a number assigned to the impedance adjustment points. N = 1, 2,... N). The impedance matching device 2 has an impedance adjustment point n _s (hereinafter, referred to as “minimum reflected wave power _Pr” at the input port P ₁ of the impedance matching device 2 among the plurality of impedance adjustment points n at a predetermined cycle during the plasma processing). , “Impedance matching point n _s ”), and the capacitance values of the _two variable capacitors VC ₁ and VC ₂ provided in the impedance matching device 2 are controlled to the calculated capacitance value of the impedance matching point n _s. To do. Thereby, the impedance matching device 2 efficiently supplies the high-frequency power output from the high-frequency power source 3 to the plasma processing device 4.

インピーダンス整合装置２には、２個の可変キャパシタＶＣ₁，ＶＣ₂と１個のインダクタＬ₁を含むインピーダンス整合回路２０１と、出力ポートＰ₂におけるＲＦ電圧ｖ₂とＲＦ電流ｉ₂を検出するＶＩ検出器２０２と、可変キャパシタＶＣ₁，ＶＣ₂の各容量値を制御してインピーダンス整合動作を行う制御部２０３と、インピーダンス調整点毎の可変キャパシタＶＣ₁，ＶＣ₂の可変値若しくは可変位置等のデータやインピーダンス調整点ｎ毎のインピーダンス整合装置２のＺパラメータに関するデータを記憶するメモリ２０４と、が設けられている。 The impedance matching device 2 includes an impedance matching circuit 201 including _two variable capacitors VC ₁ and VC ₂ and one inductor L ₁ , and a VI that detects an RF voltage v ₂ and an RF current i ₂ at the output port P ₂ . a detector 202, a variable capacitor VC _1, VC control unit 203 for controlling to impedance matching operates each capacitance value of _2, the impedance of each adjustment point of the variable capacitor VC _1, VC ₂ variable value or variable position of And a memory 204 for storing data and data relating to the Z parameter of the impedance matching device 2 for each impedance adjustment point n.

インピーダンス整合回路２０１は、可変キャパシタＶＣ₂とインダクタＬ₁を直列に接続した回路と可変キャパシタＶＣ₁とのＬ型回路である。インダクタＬ₁のインダクタンス値は固定である。可変キャパシタＶＣ₁，ＶＣ₂は、互いに対向している一対の電極の一方が可動電極で構成され、電動モータにより可動電極を回転させて電極対向面積を変化させるタイプのバリアブルコンデンサである。 The impedance matching circuit 201 is an L-type circuit including a circuit in which a variable capacitor VC ₂ and an inductor L ₁ are connected in series and a variable capacitor VC ₁ . The inductance value of the inductor L ₁ is fixed. The variable capacitors VC ₁ and VC ₂ are variable capacitors of a type in which _{one of} a pair of electrodes facing each other is constituted by a movable electrode and the movable electrode is rotated by an electric motor to change the electrode facing area.

可変キャパシタＶＣ₁には、可動電極を回転させるための電動モータＭ₁と可動電極の回転位置を検出する位置検出センサＰＳ₁が設けられている。位置検出センサＰＳ₁の検出信号は制御部２０３に入力され、電動モータＭ₁には制御部２０３から可動電極の回転駆動を行うための駆動信号（例えば、駆動電圧）が入力される。制御部２０３は、位置検出センサＰＳ₁の検出信号に基づいて可動電極の回転位置を検出しながら電動モータＭ₁の駆動を制御し、これにより可変キャパシタＶＣ₁の容量値を予め設定されたＮ₁個の可変容量値の中の任意の容量値に制御する。 The variable capacitor VC ₁ is provided with an electric motor M ₁ for rotating the movable electrode and a position detection sensor PS ₁ for detecting the rotational position of the movable electrode. A detection signal from the position detection sensor PS ₁ is input to the control unit 203, and a drive signal (for example, drive voltage) for rotating the movable electrode is input from the control unit 203 to the electric motor M ₁ . The control unit 203 controls the drive of the electric motor M ₁ while detecting the rotational position of the movable electrode based on the detection signal of the position detection sensor PS ₁ , thereby the capacitance value of the variable capacitor VC ₁ is set in advance to N optionally controlled capacitance value in _one variable capacitance value.

可変キャパシタＶＣ₂にも可変キャパシタＶＣ₁と同様に、可動電極を回転させるための電動モータＭ₂と可動電極の回転位置を検出する位置検出センサＰＳ₂が設けられている。位置検出センサＰＳ₂の検出信号は制御部２０３に入力され、電動モータＭ₂には制御部２０３から可動電極の回転駆動を行うための駆動信号が入力される。制御部２０３は、位置検出センサＰＳ₂の検出信号に基づいて可動電極の回転位置を検出しながらモータＭ₂の駆動を制御し、これにより可変キャパシタＶＣ₂の容量値を予め設定されたＮ₂個の可変容量値の中の任意の容量値に制御する。 Similarly to the variable capacitor VC ₁ , the variable capacitor VC ₂ is also provided with an electric motor M ₂ for rotating the movable electrode and a position detection sensor PS ₂ for detecting the rotational position of the movable electrode. A detection signal from the position detection sensor PS ₂ is input to the control unit 203, and a drive signal for rotating the movable electrode is input from the control unit 203 to the electric motor M ₂ . The control unit 203 controls the driving of the motor M ₂ while detecting the rotational position of the movable electrode based on the detection signal of the position detection sensor PS ₂ , and thereby the capacitance value of the variable capacitor VC ₂ is set in advance to N _2. Control to an arbitrary capacitance value among the variable capacitance values.

ＶＩ検出器２０２は、図２に示すように、ＲＦ電圧ｖを検出するＲＦ電圧センサ２０２Ａ−１とＲＦ電流ｉを検出するＲＦ電流センサ２０２Ａ−２を備えるセンサヘッド２０２Ａと、センサヘッド２０２Ａから出力される検出信号（ＲＦ電圧ｖとＲＦ電流ｉのアナログ検出信号）をディジタル信号（ＲＦ電圧データとＲＦ電流データ）に変換するＡ／Ｄコンバータ２０２Ｂを含むデバイスである。 As shown in FIG. 2, the VI detector 202 includes an RF voltage sensor 202A-1 that detects an RF voltage v, a sensor head 202A that includes an RF current sensor 202A-2 that detects an RF current i, and an output from the sensor head 202A. The device includes an A / D converter 202B that converts a detection signal (analog detection signal of RF voltage v and RF current i) into a digital signal (RF voltage data and RF current data).

センサヘッド２０２ＡのＲＦ電圧センサ２０２Ａ−１は、出力ポートＰ₂に接続された信号線に容量結合されるループ状の電極で構成され、ＲＦ電流センサ２０２Ａ−２は同信号線に磁気結合されるコイルで構成される。出力ポートＰ₂のＲＦ電圧ｖ₂とＲＦ電流ｉ₂をそれぞれｖ₂＝Ｖ₂・sin(ω・t)（Ｖ₂＝√２・Ｖ_2rms）、i₂＝Ｉ₂・sin(ω・t＋θ₂)（Ｉ₂＝√２・Ｉ_2rms）とすると、ＶＩ検出器２０２からＲＦ電圧ｖ₂とＲＦ電流ｉ₂の各瞬時値（デジタルデータ）が制御部２０３に出力される。 RF voltage sensor 202A-1 of the sensor head 202A is formed of a loop-shaped electrode which is capacitively coupled to the signal line connected to the output port P _2, the RF current sensors 202A-2 is magnetically coupled to the signal line Consists of coils. The RF voltage v ₂ and RF current i ₂ of the output port P ₂ are respectively expressed as v ₂ = V ₂ · sin (ω · t) (V ₂ = √2 · V 2 _rms ), i ₂ = I ₂ · sin (ω · t + θ ₂ ) (I ₂ = √2 · I 2 _rms ), each instantaneous value (digital data) of the RF voltage v ₂ and the RF current i ₂ is output from the VI detector 202 to the control unit 203.

メモリ２０４には、ＥＥＰＲＯＭなどの不揮発メモリが用いられる。メモリ２０４は、ＥＥＰＲＯＭに限られるものではなく、フラッシュメモリ等の他の不揮発性メモリを用いてもよい。また、本実施形態では、制御部２０３内に不揮発メモリ２０４を設けた構成にしているが、不揮発メモリ２０４を制御部２０３の外部に設けた構成でもよい。 As the memory 204, a nonvolatile memory such as an EEPROM is used. The memory 204 is not limited to the EEPROM, and other nonvolatile memories such as a flash memory may be used. In the present embodiment, the nonvolatile memory 204 is provided in the control unit 203, but the nonvolatile memory 204 may be provided outside the control unit 203.

可変キャパシタＶＣ₁と可変キャパシタＶＣ₂の容量値の可変数はそれぞれＮ₁個とＮ₂個であるので、本実施形態のインピーダンス調整点ｎの数は（Ｎ₁×Ｎ₂）個である。なお、可変キャパシタＶＣ₁の容量値の可変数Ｎ₁と可変キャパシタＶＣ₂の容量値の可変数Ｎ₂は、同一でも良く、異なっていてもよい。 Since the variable values of the capacitance values of the variable capacitor VC ₁ and the variable capacitor VC ₂ are N ₁ and N _2, respectively, the number of impedance adjustment points n in this embodiment is (N ₁ × N ₂ ). The variable number N ₂ of variable number N ₁ and the capacitance value of the variable capacitor VC ₂ of the capacitance value of the variable capacitor VC ₁ may be the same or may be different.

本実施形態では、全てのインピーダンス調整点ｎについて、インピーダンス整合装置２を各インピーダンス調整点ｎに調整したときのＳパラメータＳ₁₁(n)，Ｓ₁₂(n)，Ｓ₂₁(n)，Ｓ₂₂(n)（（n）は、インピーダンス整合装置２をインピーダンス調整点ｎに調整したときの値であることを示す。以下、同じ。）を予め測定し、各測定値ＳパラメータＳ₁₁(n)，Ｓ₁₂(n)，Ｓ₂₁(n)，Ｓ₂₂(n)をＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)に変換したデータがインピーダンス調整点ｎ（ｎ＝１，２，…，Ｎ₁×Ｎ₂）に対応付けてメモリ２０４に記憶されている。 In this embodiment, S parameters S ₁₁ (n), S ₁₂ (n), S ₂₁ (n), S ₂₂ when the impedance matching device 2 is adjusted to each impedance adjustment point n for all impedance adjustment points n. (n) ((n) indicates a value when the impedance matching device 2 is adjusted to the impedance adjustment point n. The same shall apply hereinafter) is measured in advance, and each measured value S parameter S ₁₁ (n) , S ₁₂ (n), S ₂₁ (n), S ₂₂ (n) converted to Z parameters Z ₁₁ (n), Z ₁₂ (n), Z ₂₁ (n), Z ₂₂ (n) It is stored in the memory 204 in association with the adjustment point n (n = 1, 2,..., N ₁ × N ₂ ).

インピーダンス整合装置２のＳパラメータは、図３に示す測定系によって測定される。 The S parameter of the impedance matching device 2 is measured by the measurement system shown in FIG.

同図に示すＳパラメータの測定系は、ベクトル・ネットワーク・アナライザー７を用いてインピーダンス整合装置２のＳパラメータＳ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂を測定する測定システムである。測定システムの伝送系の特性インピーダンスＺ_oは５０［Ω］である。 The S parameter measurement system shown in the figure is a measurement system that measures the S parameters S ₁₁ , S ₁₂ , S ₂₁ , and S ₂₂ of the impedance matching device 2 using the vector network analyzer 7. The characteristic impedance Z _o of the transmission system of the measurement system is 50 [Ω].

ベクトル・ネットワーク・アナライザー７の第１の入出力ポートＰ_Aにインピーダンス整合装置２の入力ポートＰ₁がで接続され、第２の入出力ポートＰ_Bにインピーダンス整合装置２の出力ポートＰ₂が接続され、ベクトル・ネットワーク・アナライザー７の制御部（図示省略）とインピーダンス整合装置２の制御部２０３が制御信号を伝送する所定の信号線で接続されている。入力ポートＰ₁と出力ポートＰ₂は、特性インピーダンスＺ_oが５０［Ω］の伝送ケーブルでそれぞれ第１の入出力ポートＰ_Aと第２の入出力ポートＰ_Bに接続されている。 Are connected by an input port P ₁ of the first input-output port P _A to the impedance matching device 2 of the vector network analyzer 7, the output port P ₂ of the impedance matching device 2 is connected to the second output port P _B The control unit (not shown) of the vector network analyzer 7 and the control unit 203 of the impedance matching device 2 are connected by a predetermined signal line for transmitting a control signal. The input port P ₁ and the output port P ₂ are connected to the first input / output port P _A and the second input / output port P _B by transmission cables having a characteristic impedance Z _o of 50 [Ω], respectively.

ベクトル・ネットワーク・アナライザー７は、所定の周波数の高周波信号を発生し、その高周波信号を第１の入出力ポートＰ_Aから出力して入力ポートＰ₁からインピーダンス整合装置２に入力し、インピーダンス整合装置２の出力ポートＰ₂から出力される高周波信号を入出力ポートＰ_Bから入力して、インピーダンス整合装置２の入力ポートＰ₁に入力される高周波信号ａ₁と、入力ポートＰ₁から出力される高周波信号ｂ₁と、インピーダンス整合装置２の出力ポートＰ₂から出力される高周波信号ｂ₂を測定する。その後、ベクトル・ネットワーク・アナライザー７は、高周波信号を第２の入出力ポートＰ_Bから出力して出力ポートＰ₂からインピーダンス整合装置２に入力し、インピーダンス整合装置２の入力ポートＰ₁から出力される高周波信号を入出力ポートＰ_Aから入力して、インピーダンス整合装置２の出力ポートＰ₂に入力される高周波信号ａ₂と、出力ポートＰ₂から出力される高周波信号ｂ₂と、インピーダンス整合装置２の入力ポートＰ₁から出力される高周波信号ｂ₁を測定する。 Vector network analyzer 7 generates a high frequency signal of a predetermined frequency, and inputs the high frequency signal output from the first output port P _A from the input port P ₁ to the impedance matching device 2, the impedance matching device enter the high frequency signal outputted from the second output port P ₂ from the input and output ports P _B, the high-frequency signal a ₁ is input to the input port P ₁ of the impedance matching device 2, output from the input port P ₁ The high frequency signal b ₁ and the high frequency signal b ₂ output from the output port P ₂ of the impedance matching device ₂ are measured. Thereafter, the vector network analyzer 7 outputs a high-frequency signal from the second input / output port P _B , inputs it from the output port P ₂ to the impedance matching device 2, and outputs it from the input port P ₁ of the impedance matching device 2. that enter the high-frequency signal from the output port P _a, a high-frequency signal a ₂ is input to the output port P ₂ of the impedance matching device 2, a high-frequency signal b ₂ output from the output port P _2, the impedance matching device output from the second input port P ₁ measures the high-frequency signal b _1.

そして、ベクトル・ネットワーク・アナライザー７は、ｂ₁／ａ₁＝Ｓ₁₁、Ｓ₂₁＝ｂ₂／ａ₁、Ｓ₁₂＝ｂ₁／ａ₂、Ｓ₂₂＝ｂ₂／ａ₂の演算を行うことにより、Ｓパラメータの４つの要素Ｓ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂を算出する。 Then, the vector network analyzer 7 performs the operation of b ₁ / a ₁ = S ₁₁ , S ₂₁ = b ₂ / a ₁ , S ₁₂ = b ₁ / a ₂ , S ₂₂ = b ₂ / a _2. Thus, the four elements S ₁₁ , S ₁₂ , S ₂₁ and S ₂₂ of the S parameter are calculated.

インピーダンス整合装置２のＳパラメータの測定では、制御部２０３は、所定の周期でインピーダンス調整点ｎを所定の順番（例えば、調整番号ｎを１からＮ₁×Ｎ₂まで増加させる順番）で変化させ、インピーダンス調整点ｎを変化させる毎にベクトル・ネットワーク・アナライザー７にＳパラメータＳ₁₁(n)，Ｓ₁₂(n)，Ｓ₂₁(n)，Ｓ₂₂(n)を測定させる。制御部２０３は、ベクトル・ネットワーク・アナライザー７から出力されるＳパラメータの測定値Ｓ₁₁(n)，Ｓ₁₂(n)，Ｓ₂₁(n)，Ｓ₂₂(n)をＲＡＭに一時保存し、下記の（１）式〜（４）式によりＳパラメータの測定値Ｓ₁₁(n)，Ｓ₁₂(n)，Ｓ₂₁(n)，Ｓ₂₂(n)をＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)に変換した後、メモリ２０４のインピーダンス調整点ｎに対応する記憶領域に記憶する。 In the measurement of the S parameter of the impedance matching device 2, the control unit 203 changes the impedance adjustment point n in a predetermined order in a predetermined cycle (for example, an order in which the adjustment number n is increased from 1 to N ₁ × N ₂ ). Each time the impedance adjustment point n is changed, the vector network analyzer 7 is made to measure the S parameters S ₁₁ (n), S ₁₂ (n), S ₂₁ (n), and S ₂₂ (n). The control unit 203 temporarily stores the S parameter measurement values S ₁₁ (n), S ₁₂ (n), S ₂₁ (n), and S ₂₂ (n) output from the vector network analyzer 7 in the RAM. The S parameter measured values S ₁₁ (n), S ₁₂ (n), S ₂₁ (n), and S ₂₂ (n) are converted into Z parameters Z ₁₁ (n), Z by the following formulas (1) to (4). After conversion into ₁₂ (n), Z ₂₁ (n), and Z ₂₂ (n), the data is stored in the storage area corresponding to the impedance adjustment point n of the memory 204.

図４は、メモリ２０４に記憶されたＺパラメータに関する情報のイメージ図である。 FIG. 4 is an image diagram of information related to the Z parameter stored in the memory 204.

可変キャパシタＶＣ₁の容量値の調整点をｉ（ｉ＝１，２，…，Ｎ₁）、可変キャパシタＶＣ₂の容量値の調整点をｊ（ｊ＝１，２，…，Ｎ₂）とすると、調整点ｉと調整点ｊの全ての組み合わせ（ｉ，ｊ）に対して（Ｎ₁×Ｎ₂）個のインピーダンス調整点ｎが割り当てられている。インピーダンス調整点ｎは、(１，１)、（１，２）、…（１，Ｎ₂）、(２，１)、（２，２）、…（２，Ｎ₂）、…(Ｎ₁，１)、(Ｎ₁，２)，… （Ｎ₁，Ｎ₂)の順に調整点の番号１，２，…Ｎ₁×Ｎ₂が割り当てられ、メモリ２０４の記憶領域には、インピーダンス調整点ｎに対応してアドレスが設定されている。従って、可変キャパシタＶＣ₁を調整点ｉに調整し、可変キャパシタＶＣ₂を調整点ｊに調整して測定されたＺパラメータＺ₁₁，Ｚ₁₂，Ｚ₂₁，Ｚ₂₂は、調整点ｉと調整点ｊの組み合わせに対応するインピーダンス調整点ｎのアドレスの記憶領域に調整点ｉ，ｊのデータと共に記憶されている。 The adjustment point of the capacitance value of the variable capacitor VC ₁ is i (i = 1, 2,..., N ₁ ), and the adjustment point of the capacitance value of the variable capacitor VC ₂ is j (j = 1, 2,..., N ₂ ). Then, (N ₁ × N ₂ ) impedance adjustment points n are assigned to all combinations (i, j) of the adjustment point i and the adjustment point j. Impedance adjustment point n is, (1,1), (1,2) , ... (1, N 2), (2,1), (2,2), ... (2, N 2), ... (N 1 , 1), (N ₁ , 2),... (N ₁ , N ₂ ) are assigned adjustment point numbers 1, 2,... N ₁ × N ₂ , and the storage area of the memory 204 includes impedance adjustment points. An address is set corresponding to n. Therefore, the Z parameters Z ₁₁ , Z ₁₂ , Z ₂₁ , Z ₂₂ measured by adjusting the variable capacitor VC ₁ to the adjustment point i and adjusting the variable capacitor VC ₂ to the adjustment point j are the adjustment points i and the adjustment points. The data of the adjustment points i and j are stored in the storage area of the address of the impedance adjustment point n corresponding to the combination of j.

本実施形態では、メモリ２０４にＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)をインピーダンス調整点ｎに対応付けて記憶しているが、メモリ２０４にＳパラメータＳ₁₁(n)，Ｓ₁₂(n)，Ｓ₂₁(n)，Ｓ₂₂(n)のデータをインピーダンス調整点ｎに対応付けて記憶するとともに、上記の変換式（１）〜（４）のデータを記憶しておき、制御部２０３がインピーダンス整合の制御動作をするときにメモリ２０４から読み出したＳパラメータＳ₁₁(n)，Ｓ₁₂(n)，Ｓ₂₁(n)，Ｓ₂₂(n)を、変換式（１）〜（４）を用いてＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)に変換するようにしてもよい。 In the present embodiment, the Z parameter Z ₁₁ (n), Z ₁₂ (n), Z ₂₁ (n), Z ₂₂ (n) is stored in the memory 204 in association with the impedance adjustment point n. S parameter S ₁₁ (n), S ₁₂ (n), S ₂₁ (n), S ₂₂ (n) data is stored in association with the impedance adjustment point n, and the above conversion equations (1) to ( 4) is stored, and the S parameters S ₁₁ (n), S ₁₂ (n), S ₂₁ (n), S ₂₂ read from the memory 204 when the control unit 203 performs the impedance matching control operation. (n) may be converted into Z parameters Z ₁₁ (n), Z ₁₂ (n), Z ₂₁ (n), Z ₂₂ (n) using the conversion equations (1) to (4). .

制御部２０３は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を備えるマイクロコンピュータやＦＰＧＡ（Field Programmable Gate Array）等で構成される。制御部２０３は、下記の（Ａ１）〜（Ａ４）の手順を所定の周期で繰り返してインピーダンス整合制御を行う。 The control unit 203 includes a microcomputer including a central processing unit (CPU), a read only memory (ROM), and a random access memory (RAM), a field programmable gate array (FPGA), and the like. The control unit 203 performs impedance matching control by repeating the following steps (A1) to (A4) at a predetermined cycle.

（Ａ１）ＶＩ検出器２０２から出力されるＲＦ電圧ｖ₂及びＲＦ電流ｉ₂を入力する。 (A1) The RF voltage v ₂ and the RF current i ₂ output from the VI detector 202 are input.

（Ａ２）メモリ２０４から全てのインピーダンス調整点ｎのＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)を順番に読み出して、入力したＲＦ電圧ｖ₂、ＲＦ電流ｉ₂とＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)を用いて、下記の（５）式を演算することにより、インピーダンス整合装置２をインピーダンス調整点ｎに調整したと仮定した場合に推定される入力ポートＰ₁のインピーダンスＺ₁(n)（以下、「入力側インピーダンスＺ₁(n)という。」を算出する。 (A2) The Z parameters Z ₁₁ (n), Z ₁₂ (n), Z ₂₁ (n), and Z ₂₂ (n) at all impedance adjustment points n are read in order from the memory 204, and the input RF voltage v ₂ By using the RF current i ₂ and the Z parameters Z ₁₁ (n), Z ₁₂ (n), Z ₂₁ (n), Z ₂₂ (n), the following equation (5) is calculated to obtain an impedance matching device: Impedance Z ₁ (n) (hereinafter referred to as “input side impedance Z ₁ (n)” of the input port P ₁ estimated when 2 is adjusted to the impedance adjustment point n is calculated.

なお、インピーダンス整合装置２を図５に示す４端子回路網として扱うと、入力ポートＰ₁における電圧v₁及び電流ｉ₁（入力ポートＰ₁から４端子回路網側に流れ込む電流）と出力ポートＰ₂における電圧ｖ₂及び電流ｉ₂（出力ポートＰ₂から４端子回路網側に流れ込む電流）との間には、ＺパラメータＺ₁₁，Ｚ₁₂，Ｚ₂₁，Ｚ₂₂を用いて、下記の（６）式の関係がある。（５）式は、（６）の関係式から（７）式，（８）式により入力ポートＰ₁における電圧v₁と電流ｉ₁を求め、それらを（９）式に代入することにより導出される。 Incidentally, when dealing with impedance matching device 2 as a four-terminal network shown in FIG. 5, (current flowing from the input port P ₁ to the four-terminal circuit network side) voltages v ₁ and the current i ₁ at the input ports P ₁ and the output port P ₂ between the voltage v ₂ and the current i ₂ (current flowing from the output port P ₂ to the four-terminal network side) using the Z parameters Z ₁₁ , Z ₁₂ , Z ₂₁ , Z ₂₂ 6) There is a relationship of the formula. The expression (5) is derived by calculating the voltage v ₁ and the current i ₁ at the input port P ₁ from the relational expression (6) by the expressions (7) and (8) and substituting them into the expression (9). Is done.

（Ａ３）算出した（Ｎ₁×Ｎ₂）個の入力側インピーダンスＺ₁(n)（ｎ＝１，２，…，Ｎ₁×Ｎ₂）のうち、高周波電源３が最適な電力伝送効率で電力を出力することができる負荷インピーダンスとして設計されているインピーダンス値Ｚ_t（このインピーダンス値はインピーダンス整合の目標となるインピーダンス値であるので、以下、「目標インピーダンスＺ_t」という。）に最も近い入力側インピーダンスＺ₁(t)を求め、その入力側インピーダンスＺ₁(t)に対応するインピーダンス調整点ｔをインピーダンス整合点ｎ_sに設定する。 (A3) Of the calculated (N ₁ × N ₂ ) input side impedances Z ₁ (n) (n = 1, 2,..., N ₁ × N ₂ ), the high-frequency power source 3 has the optimum power transmission efficiency. An input closest to an impedance value Z _t designed as a load impedance capable of outputting electric power (because this impedance value is an impedance value that is a target of impedance matching, and is hereinafter referred to as “target impedance Z _t ”). side impedance Z ₁ seek (t), to set the impedance adjustment point t corresponding to the input-side impedance Z ₁ (t) to the impedance matching point n _s.

（Ａ４）インピーダンス整合装置２の２個の可変キャパシタＶＣ₁，ＶＣ₂の調整点ｉ，ｊをインピーダンス整合点ｎ_sに対応する調整点にそれぞれ制御する。 (A4) The adjustment points i and j of the _two variable capacitors VC ₁ and VC ₂ of the impedance matching device 2 are respectively controlled to adjustment points corresponding to the impedance matching point n _s .

制御部２０３は、ＶＩ検出器２０２から出力されるＲＦ電圧ｖ₂とＲＦ電流ｉ₂を用いて位相差θ₂を算出し、ＲＦ電圧ｖ₂及びＲＦ電流ｉ₂の検出値と位相差θ₂の算出値を用いて下記の（１０）式〜（１５）式を演算することにより負荷インピーダンスＺ_L、ＲＦ電圧ｖ₂のｐ-ｐ値Ｖ_pp等の高周波特性を算出し、その算出結果をシステム制御部６に出力する。 Control unit 203, VI detector 202 using a RF voltage v ₂ and the RF current i ₂ that is output by calculating a phase difference theta ₂ from the detection value of the RF voltage v ₂ and RF current i ₂ and the phase difference theta ₂ By calculating the following formulas (10) to (15) using the calculated values, the high frequency characteristics such as the load impedance Z _L and the _pp value V _{pp of the} RF voltage v ₂ are calculated, and the calculation results are Output to the system control unit 6.

システム制御部６は、プラズマ処理システム１全体の動作を統括的に制御する制御部である。システム制御部６は、インピーダンス制御装置２内の制御部２０３から入力される負荷インピーダンスＺ_L、ＲＦ電圧ｖ₂のｐ-ｐ値Ｖ_pp、反射係数Γ₂、進行波電力Ｐ_f2、反射波電力Ｐ_r2等のデータを用いて、プラズマ処理システム１の運転状態の監視や異常発生の検出やプラズマ処理の結果予測等を行う。システム制御部６は、例えば、ｐ-ｐ値Ｖ_ppを予め設定された閾値と比較し、ｐ-ｐ値Ｖ_ppが閾値を超える値に上昇すると、異常発生と判断し、メッセージ表示やアラーム音等による異常報知をしたり、高周波電源３に停止信号を出力して高周波電力の出力を停止させたりする。 The system control unit 6 is a control unit that comprehensively controls the operation of the entire plasma processing system 1. The system control unit 6 includes the load impedance Z _L input from the control unit 203 in the impedance control device 2, the _pp value V _{pp of the} RF voltage v ₂ , the reflection coefficient Γ ₂ , the traveling wave power P _f2 , and the reflected wave power. Using data such as _Pr2, the operating state of the plasma processing system 1 is monitored, the occurrence of an abnormality is detected, the result of plasma processing is predicted, and the like. For example, the system control unit 6 compares the _pp value V _pp with a preset threshold value, and when the _pp value V _pp rises to a value exceeding the threshold value, determines that an abnormality has occurred and displays a message or alarm sound. Anomaly is notified by, for example, or a stop signal is output to the high frequency power source 3 to stop the output of the high frequency power.

次に、プラズマ処理中のインピーダンス整合装置２のインピーダンス整合動作について図６のフローチャートを用いて説明する。 Next, the impedance matching operation of the impedance matching device 2 during plasma processing will be described using the flowchart of FIG.

高周波電源３から高周波を出力してプラズマ処理が開始されると、制御部２０３は、図６に示すフローチャートの処理手順を所定の周期で繰り返し、高周波電源３とプラズマ処理装置４をインピーダンス整合状態に制御する。 When the plasma processing is started by outputting a high frequency from the high frequency power source 3, the control unit 203 repeats the processing procedure of the flowchart shown in FIG. 6 at a predetermined cycle, and puts the high frequency power source 3 and the plasma processing apparatus 4 into an impedance matching state. Control.

制御部２０３は、処理を開始すると、先ず、ＶＩ検出器２０２から出力されるＲＦ電圧ｖ₂とＲＦ電流ｉ₂を読み込む（Ｓ１）。 When the processing starts, the control unit 203 first reads the RF voltage v ₂ and the RF current i ₂ output from the VI detector 202 (S1).

続いて、制御部２０３は、メモリ２０４から調整番号ｎの順にＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)を読み出し、各調整番号ｎについて、そのＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)とＲＦ電圧ｖ₂及びＲＦ電流ｉ₂とを用いて、（５）式を演算することにより、インピーダンス整合装置２をインピーダンス調整点ｎに調整したと仮定した場合の入力側インピーダンスＺ₁(n)の推定値を算出する（Ｓ２〜Ｓ６のループ）。 Subsequently, the control unit 203 reads the Z parameters Z ₁₁ (n), Z ₁₂ (n), Z ₂₁ (n), and Z ₂₂ (n) in the order of the adjustment number n from the memory 204, and for each adjustment number n, Using the Z parameter Z ₁₁ (n), Z ₁₂ (n), Z ₂₁ (n), Z ₂₂ (n), the RF voltage v ₂ and the RF current i ₂ , the equation (5) is calculated. Then, an estimated value of the input side impedance Z ₁ (n) when the impedance matching device 2 is assumed to be adjusted to the impedance adjustment point n is calculated (loop of S2 to S6).

制御部２０３は、全てのインピーダンス調整点ｎについて、入力側インピーダンスＺ₁(n)を算出すると（Ｓ５：ＹＥＳ）、算出した全ての入力側インピーダンスＺ₁(n)＝Ｒ₁(n)＋ｊ・Ｘ₁(n)の中から予め設定された目標インピーダンスＺ_t（本実施形態では、Ｚ_t＝５０Ω。）に最も近い入力側インピーダンスＺ₁(t)を抽出する（Ｓ７）。制御部２０３は、例えば、全てのインピーダンス調整点ｎについて、Ｚ₁(n)'＝［Ｚ₁(n)−Ｚ_t］＝［Ｒ₁(n)−５０］＋ｊ・Ｘ₁(n)を演算し、その演算値Ｚ₁(n)'の絶対値［Ｒ₁(n)−５０］²＋Ｘ₁(n)²が最も小さい入力側インピーダンスＺ₁(t)を抽出する。 When the control unit 203 calculates the input side impedance Z ₁ (n) for all impedance adjustment points n (S5: YES), all the calculated input side impedances Z ₁ (n) = R ₁ (n) + j · An input side impedance Z ₁ (t) closest to a preset target impedance Z _t (in this embodiment, Z _t = 50Ω) is extracted from X ₁ (n) (S7). For example, the control unit 203 sets Z ₁ (n) ′ = [Z ₁ (n) −Z _t ] = [R ₁ (n) −50] + j · X ₁ (n) for all impedance adjustment points n. The input side impedance Z ₁ (t) having the smallest absolute value [R ₁ (n) −50] ² + X ₁ (n) ² of the calculated value Z ₁ (n) ′ is extracted.

そして、制御部２０３は入力側インピーダンスＺ₁(t)に対応するインピーダンス調整点ｔの情報を用いて、モータＭ₁とモータＭ₂の駆動を制御し、可変キャパシタＶＣ₁と可変キャパシタＶＣ₂の各容量値をインピーダンス調整点ｔの各容量値に変更して（Ｓ８）、ステップＳ１に戻る。 Then, the control unit 203 controls driving of the motor M ₁ and the motor M ₂ using information on the impedance adjustment point t corresponding to the input side impedance Z ₁ (t), and controls the variable capacitors VC ₁ and VC ₂ . Each capacitance value is changed to each capacitance value at the impedance adjustment point t (S8), and the process returns to step S1.

以上の処理を制御部２０３が繰り返すことにより、入力側インピーダンスＺ₁は、目標インピーダンスＺ_tに最も近い値に制御されるので、インピーダンス整合装置２がインピーダンス整合動作を開始した後はプラズマ処理装置４の負荷インピーダンスＺ_Lが変動した場合にもその変動に好適に追従して高周波電源３からプラズマ処理装置４への電力伝送効率が最も良好な状態（入力ポートＰ₁での反射波電力が最小になる状態）に保持されることになる。 When the control unit 203 repeats the above processing, the input-side impedance Z ₁ is controlled to a value closest to the target impedance Z _t, and thus the plasma processing device 4 after the impedance matching device 2 starts the impedance matching operation. Even when the load impedance Z _L of the power source fluctuates, the power transmission efficiency from the high frequency power source 3 to the plasma processing apparatus 4 is optimally tracked in a favorable manner (the reflected wave power at the input port P ₁ is minimized) In this state).

以上説明したように、本実施形態に係るインピーダンス整合装置２によれば、出力ポートＰ₂にだけＶＩ検出器２０２を設け、そのＶＩ検出器２０２で検出した出力ポートＰ₂におけるＲＦ電圧ｖ₂及びＲＦ電流ｉ₂を用いてインピーダンス整合装置２のインピーダンス整合動作とプラズマ処理システム１のプラズマ処理の監視制御を行うようにしたので、インピーダンス整合装置２の入力ポートＰ₁側にはＲＦ検出器を設ける必要がなく、インピーダンス整合装置２の内部構成を簡単にすることができる。 As described above, according to the impedance matching device 2 according to the present embodiment, only the VI detector 202 to the output port P ₂ is provided, RF voltage v ₂ and the output port P ₂ detected by the VI detector 202 Since the impedance matching operation of the impedance matching device 2 and the monitoring control of the plasma processing of the plasma processing system 1 are performed using the RF current i ₂ , an RF detector is provided on the input port P ₁ side of the impedance matching device 2. This is not necessary, and the internal configuration of the impedance matching device 2 can be simplified.

また、インピーダンス整合動作では、ＶＩ検出器２０２で検出したＲＦ電圧ｖ₂及びＲＦ電流ｉ₂とインピーダンス整合装置２の全てのインピーダンス調整点ｎ（ｎ＝１，２，…Ｎ₁×Ｎ₂）におけるＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)とを用いてインピーダンス整合点ｔを算出し、２つの可変キャパシタＶＣ₁，ＶＣ₂をインピーダンス整合点ｔの調整点にそれぞれ制御するようにしたので、可変キャパシタＶＣ₁、ＶＣ₂及びインダクタＬ₁などの素子のばらつきやインピーダンス整合装置２内の寄生キャパシタや寄生インダクタの影響を受けることなく高い精度でインピーダンス整合の制御をすることができる。 In the impedance matching operation, the RF voltage v ₂ and the RF current i ₂ detected by the VI detector 202 and all impedance adjustment points n (n = 1, 2,... N ₁ × N ₂ ) of the impedance matching device 2 are used. The impedance matching point t is calculated using the Z parameters Z ₁₁ (n), Z ₁₂ (n), Z ₂₁ (n), and Z ₂₂ (n), and the two variable capacitors VC ₁ and VC ₂ are connected to the impedance matching point. Since each of the t adjustment points is controlled, it is highly accurate without being affected by variations in elements such as the variable capacitors VC ₁ , VC ₂ and the inductor L ₁ , and parasitic capacitors and parasitic inductors in the impedance matching device 2. Impedance matching can be controlled.

上記の実施形態では、ＶＩ検出器２０２を出力ポートＰ₂側に設けていたが、図７に示すように、ＶＩ検出器２０２を入力ポートＰ₁側に設け、インピーダンス整合装置２’の入力端ＡにおけるＲＦ電圧ｖ₁、ＲＦ電流ｉ₁及び位相差θ₁の検出値を用いてインピーダンス整合動作とプラズマ処理システム１’のプラズマ処理の監視制御をすることができる。 In the above embodiment, the VI detector 202 is provided on the output port P ₂ side. However, as shown in FIG. 7, the VI detector 202 is provided on the input port P ₁ side, and the input terminal of the impedance matching device 2 ′. The impedance matching operation and the plasma processing of the plasma processing system 1 ′ can be monitored and controlled using the detected values of the RF voltage v ₁ , RF current i ₁ and phase difference θ ₁ in A.

図７に示すインピーダンス整合装置２’では、制御部２０３は、下記の（Ｂ１）〜（Ｂ４）の手順を所定の周期で繰り返してインピーダンス整合制御を行う。 In the impedance matching device 2 ′ shown in FIG. 7, the control unit 203 performs impedance matching control by repeating the following procedures (B1) to (B4) at a predetermined cycle.

（Ｂ１）ＶＩ検出器２０２から出力されるＲＦ電圧ｖ₁及びＲＦ電流ｉ₁を入力する。 (B1) The RF voltage v ₁ and the RF current i ₁ output from the VI detector 202 are input.

（Ｂ２）メモリ２０４からＲＦ電圧ｖ₁及びＲＦ電流ｉ₁の検出時のインピーダンス調整点ｉのＺパラメータＺ₁₁(i)，Ｚ₁₂(i)，Ｚ₂₁(i)，Ｚ₂₂(i)を読み出して、入力したＲＦ電圧ｖ₁、ＲＦ電流ｉ₁とＺパラメータＺ₁₁(i)，Ｚ₁₂(i)，Ｚ₂₁(i)，Ｚ₂₂(i)を用いて、下記の（１３）式及び（１４）式を演算することにより、インピーダンス整合装置２’の出力ポートＰ₂におけるＲＦ電圧ｖ₂（推定値）とＲＦ電流ｉ₂（推定値）を算出する。 (B2) Z parameters Z ₁₁ (i), Z ₁₂ (i), Z ₂₁ (i), Z ₂₂ (i) of the impedance adjustment point i when the RF voltage v ₁ and the RF current i ₁ are detected from the memory 204 Using the read and input RF voltage v ₁ , RF current i ₁ and Z parameters Z ₁₁ (i), Z ₁₂ (i), Z ₂₁ (i), Z ₂₂ (i), the following equation (13) And the RF voltage v ₂ (estimated value) and the RF current i ₂ (estimated value) at the output port P ₂ of the impedance matching device 2 ′ are calculated by calculating the equation (14).

なお、（１３）式と（１４）式は、（６）式と（７）式を変形することにより導出することができる。（６）式と（７）式を変形して導出されるＲＦ電流ｉ₂は、ｉ₂＝（Ｚ₁₁×ｉ₁−ｖ₁）／Ｚ₁₂となるが、ＲＦ電流ｉ₂の推定値の向きは図５に示す向きと逆になるので、（１４）式は、ｉ₂＝−（Ｚ₁₁×ｉ₁−ｖ₁）／Ｚ₁₂となっている。 The expressions (13) and (14) can be derived by modifying the expressions (6) and (7). The RF current i ₂ derived by modifying the equations (6) and (7) is i ₂ = (Z ₁₁ × i ₁ −v ₁ ) / Z ₁₂ , but the estimated value of the RF current i ₂ is Since the direction is opposite to the direction shown in FIG. 5, the equation (14) is i ₂ = − (Z ₁₁ × i ₁ −v ₁ ) / Z ₁₂ .

（Ｂ３）メモリ２０４から全てのインピーダンス調整点ｎのＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)を順番に読み出して、算出したＲＦ電圧ｖ₂及びＲＦ電流ｉ₂の推定値とＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)を用いて、上記の（５）式を演算することにより入力側インピーダンスＺ₁(n)を算出する。 (B3) Z parameters Z ₁₁ (n), Z ₁₂ (n), Z ₂₁ (n), and Z ₂₂ (n) of all impedance adjustment points n are read from the memory 204 in order, and the calculated RF voltage v ₂ And the estimated value of the RF current i ₂ and the Z parameter Z ₁₁ (n), Z ₁₂ (n), Z ₂₁ (n), Z ₂₂ (n) are used by calculating the above equation (5). The side impedance Z ₁ (n) is calculated.

（Ｂ４）算出した（Ｎ₁×Ｎ₂）個の入力側インピーダンスＺ₁(n)（ｎ＝１，２，…，Ｎ₁×Ｎ₂）のうち、目標インピーダンスＺ_tに最も近い入力側インピーダンスＺ₁(t)を求め、その入力側インピーダンスＺ₁(t)に対応するインピーダンス調整点ｔをインピーダンス整合点ｎ_sに設定する。 (B4) Of the calculated (N ₁ × N ₂ ) input side impedances Z ₁ (n) (n = 1, 2,..., N ₁ × N ₂ ), the input side impedance closest to the target impedance Z _t Z ₁ (t) is obtained, and the impedance adjustment point t corresponding to the input side impedance Z ₁ (t) is set as the impedance matching point n _s .

上記のように、図７に示すインピーダンス整合装置２’は、図１に示すインピーダンス整合装置２に対してＲＦ電圧ｖ₂とＲＦ電圧ｉ₂の推定値を算出し、その推定値と全てのインピーダンス調整点ｎのＺパラメータＺ₁₁(n)，Ｚ₁₂(n)，Ｚ₂₁(n)，Ｚ₂₂(n)を用いて入力側インピーダンスＺ₁(n)を算出する点が異なるだけである。 As described above, the impedance matching device 2 ′ shown in FIG. 7 calculates the estimated values of the RF voltage v ₂ and the RF voltage i ₂ with respect to the impedance matching device 2 shown in FIG. The only difference is that the input side impedance Z ₁ (n) is calculated using the Z parameters Z ₁₁ (n), Z ₁₂ (n), Z ₂₁ (n), and Z ₂₂ (n) of the adjustment point n.

従って、プラズマ処理中のインピーダンス整合装置２’のインピーダンス整合動作の手順を示すフローチャートは、図８に示すようになる。 Therefore, a flowchart showing the procedure of the impedance matching operation of the impedance matching device 2 'during the plasma processing is as shown in FIG.

図８に示すフローチャートは、図６に示すフローチャートに対して、ステップＳ１をＶＩ検出器２０２から出力される入力ポートＰ₁のＲＦ電圧ｖ₁とＲＦ電流ｉ₁を読み込むステップＳ１’の処理に変更し、そのステップＳ１’とステップＳ２の間に、メモリ２０４からＲＦ電圧ｖ₁及びＲＦ電流ｉ₁の検出時のインピーダンス整合装置２のインピーダンス調整点ｉのＺパラメータＺ₁₁(i)，Ｚ₁₂(i)，Ｚ₂₁(i)，Ｚ₂₂(i)を読み出すステップＳ１-Ａの処理と、ＲＦ電圧ｖ₁、ＲＦ電流ｉ₁とＺパラメータＺ₁₁(i)，Ｚ₁₂(i)，Ｚ₂₁(i)，Ｚ₂₂(i)を用いてインピーダンス整合装置２の出力ポートＰ₂におけるＲＦ電圧ｖ₂とＲＦ電流ｉ₂を算出するステップＳ１−Ｂの処理を追加したものである。 Flowchart shown in FIG. 8, changes to the flow chart shown in FIG. 6, steps S1 to the processing in step S1 'to read the RF voltage v ₁ and RF current i ₁ input port P ₁ output from the VI detector 202 Then, between the steps S1 ′ and S2, the Z parameters Z ₁₁ (i), Z ₁₂ (Z ₁₂ (i) of the impedance adjustment point i of the impedance matching device 2 when the RF voltage v ₁ and the RF current i ₁ are detected from the memory 204 are detected. i), Z ₂₁ (i), Z ₂₂ (i) are read out in step S1-A, the RF voltage v ₁ , the RF current i ₁ and the Z parameters Z ₁₁ (i), Z ₁₂ (i), Z ₂₁ (i), with the addition of a process in step S1-B to calculate the RF voltage v ₂ and the RF current i ₂ at the output port P ₂ of the impedance matching device 2 using Z ₂₂ (i).

ステップＳ２〜Ｓ７の処理内容は、図６のフローチャートを用いて説明した内容と同一であるから、図８に示すフローチャートの詳細説明は省略する。 Since the processing contents of steps S2 to S7 are the same as those described using the flowchart of FIG. 6, detailed description of the flowchart shown in FIG. 8 is omitted.

インピーダンス整合装置２’は、インピーダンス整合装置２に対してＶＩ検出器２０２の配設位置が異なるだけであるから、インピーダンス整合装置２’でも上述したインピーダンス整合装置２と同様の効果を奏することができる。 Since the impedance matching device 2 ′ differs from the impedance matching device 2 only in the arrangement position of the VI detector 202, the impedance matching device 2 ′ can achieve the same effects as the impedance matching device 2 described above. .

上記の実施形態では、インピーダンス可変回路２０１として２つの可変キャパシタＶＣ₁，ＶＣ₂と１個のインダクタＬ₁をＬ型に接続したＬ型回路の例を示したが、逆Ｌ回路やＴ型回路やπ型回路などの他の回路構成であってもよい。また、可変素子として可変コンデンサを用いた例を説明したが、バリアブルインダクタ等の他のタイプの可変素子であってもよい。 In the above embodiment, an example of an L-type circuit in which two variable capacitors VC ₁ and VC ₂ and one inductor L ₁ are connected in an L-type is shown as the impedance variable circuit 201. However, an inverted L circuit or a T-type circuit is shown. Other circuit configurations such as a π-type circuit may be used. Further, although an example in which a variable capacitor is used as a variable element has been described, other types of variable elements such as a variable inductor may be used.

上記実施形態では、プラズマ処理システムに用いられるインピーダンス整合装置について説明したが、本発明に係るインピーダンス整合装置の用途はプラズマ処理システムに限定されるものではなく、インピーダンス整合装置を必要とする任意のシステムに広く適用することができる。 In the above embodiment, the impedance matching device used in the plasma processing system has been described. However, the use of the impedance matching device according to the present invention is not limited to the plasma processing system, and any system that requires the impedance matching device. Can be widely applied to.

１，１’ プラズマ処理システム
２，２’ インピーダンス整合装置
２０１インピーダンス整合回路（インピーダンス可変回路）
２０２ＶＩ検出器（ＲＦ検出手段）
２０３制御部（入力側インピーダンス算出手段、ＲＦ信号算出手段、インピーダンス調整値特定手段、インピーダンス調整手段）
２０４メモリ（Ｚパラメータ記憶手段）
３高周波電源
４プラズマ処理装置（負荷）
５伝送ケーブル
６システム制御部（異常検出手段、安全処理手段）
７ベクトル・ネットラーク・アナライザー
Ｌ₁ インダクタ
Ｐ₁ 入力ポート
Ｐ₂ 出力ポート
ＶＣ₁，ＶＣ₂ 可変キャパシタ
Ｍ₁，Ｍ₂ 電動モータ（インピーダンス調整手段）
ＰＳ₁，ＰＳ₂ 位置検出センサ 1, 1 'plasma processing system 2, 2' impedance matching device 201 impedance matching circuit (impedance variable circuit)
202 VI detector (RF detection means)
203 control unit (input side impedance calculating means, RF signal calculating means, impedance adjustment value specifying means, impedance adjusting means)
204 Memory (Z parameter storage means)
3 High frequency power supply 4 Plasma processing equipment (load)
5 Transmission cable 6 System control unit (abnormality detection means, safety processing means)
7 Vector Net-Lark Analyzer L ₁ Inductor P ₁ Input Port P ₂ Output Port VC ₁ and VC ₂ Variable Capacitors M ₁ and M ₂ Electric Motor (impedance adjustment means)
PS ₁ and PS ₂ position detection sensor

Claims

An impedance matching device that is provided between a high-frequency power source and a load and performs impedance matching between the high-frequency power source and the load by changing an impedance value of an impedance variable circuit,
Z parameter storage means in which information relating to the Z parameter of the impedance matching device is acquired in advance for each variable value of the impedance variable circuit, and information relating to each Z parameter is stored in association with information relating to the variable value of the impedance variable circuit; ,
RF detection means for detecting an RF signal including a high-frequency voltage and a high-frequency current at an output port of the impedance matching device;
Using the RF signal detected by the RF detection means and the information on all the Z parameters stored in the Z parameter storage means, the impedance variable circuit is adjusted to a variable value corresponding to the information on each Z parameter. Input side impedance calculation means for calculating the input side impedance seen from the load side from the input port of the impedance matching device when assumed,
Information on the variable value of the impedance variable circuit corresponding to the input impedance is extracted from the input impedance calculated by the input impedance calculation means, the input impedance closest to the preset target impedance is extracted. Impedance adjustment value specifying means for specifying the impedance matching adjustment value,
Impedance adjusting means for adjusting the impedance value of the impedance variable circuit based on information on the variable value of the impedance variable circuit specified by the impedance adjustment value specifying means;
An impedance matching device comprising:

An impedance matching device that is provided between a high-frequency power source and a load and performs impedance matching between the high-frequency power source and the load by changing an impedance value of an impedance variable circuit,
Z parameter storage means in which information relating to the Z parameter of the impedance matching device is acquired in advance for each variable value of the impedance variable circuit, and information relating to each Z parameter is stored in association with information relating to the variable value of the impedance variable circuit; ,
RF detection means for detecting an RF signal including a high frequency voltage and a high frequency current at an input port of the impedance matching device;
Information regarding the RF signal detected by the RF detection means and information regarding the Z parameter stored in the Z parameter storage means and corresponding to the variable value of the impedance variable circuit set when the RF signal is detected RF signal calculating means for calculating an RF signal including a high-frequency voltage and a high-frequency current at the output port of the impedance matching device;
The impedance variable circuit is adjusted to a variable value corresponding to the information regarding each Z parameter using the RF signal calculated by the RF signal calculating means and the information regarding all the Z parameters stored in the Z parameter storage means. Input side impedance calculation means for calculating the input side impedance seen from the load side from the input port of the impedance matching device when assumed,
Information on the variable value of the impedance variable circuit corresponding to the input impedance is extracted from the plurality of input impedances calculated by the input impedance calculation means and the input impedance closest to the preset target impedance is extracted. Impedance adjustment value specifying means for specifying the impedance matching adjustment value,
Impedance adjusting means for adjusting the impedance value of the impedance variable circuit based on information on the variable value of the impedance variable circuit specified by the impedance adjustment value specifying means;
An impedance matching device comprising:

The pp value of the high frequency voltage detected by the RF detection means or the high frequency voltage calculated by the RF signal calculation means is calculated, and an abnormality has occurred in the load based on the pp value of the high frequency voltage. An abnormality detecting means for detecting
When the occurrence of the abnormality is detected by the abnormality detection means, safety processing means for performing a preset safety process;
The impedance matching device according to claim 1, further comprising:

The information on the Z parameter stored in the Z parameter storage means is data obtained by converting the actually measured S parameter of the impedance matching device into a Z parameter by a predetermined conversion formula. Impedance matching device.

The information regarding the Z parameter stored in the Z parameter storage means is actually measured S parameter data of the impedance matching device and data of a conversion program for converting the measured value of the S parameter into a Z parameter. 4. The impedance matching device according to any one of items 1 to 3.

The impedance matching apparatus according to claim 1, wherein the load is a plasma processing apparatus directly connected to an output port of the impedance matching apparatus.