JP2015122063A - マルチスレッディングを支援するための演算ユニット、それを含むプロセッサ及びプロセッサの動作方法 - Google Patents
マルチスレッディングを支援するための演算ユニット、それを含むプロセッサ及びプロセッサの動作方法 Download PDFInfo
- Publication number
- JP2015122063A JP2015122063A JP2014243216A JP2014243216A JP2015122063A JP 2015122063 A JP2015122063 A JP 2015122063A JP 2014243216 A JP2014243216 A JP 2014243216A JP 2014243216 A JP2014243216 A JP 2014243216A JP 2015122063 A JP2015122063 A JP 2015122063A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- operator
- thread
- threads
- resource collision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011017 operating method Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims description 41
- 238000012545 processing Methods 0.000 claims description 41
- 238000001514 detection method Methods 0.000 claims description 39
- 238000011010 flushing procedure Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
- G06F9/3889—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
- G06F9/3891—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute organised in groups of units sharing resources, e.g. clusters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/466—Transaction processing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Advance Control (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
Description
120 演算子
140 出力ポート
300 プロセッサ
310 プロセッシング部
320 リソース衝突感知部
330 リソーススケジューラ
410 リソース情報保存部
420 オペコード比較部
430 リソース衝突有無判断部
510 キュー
520 フラッシュ部
Claims (22)
- マルチスレッディングを支援するための演算ユニットであって、
互いに異なるスレッドに対するオペコード及びオペランドをそれぞれ入力される複数の入力ポートと、
前記入力されたオペランドを用いて演算を行う複数の演算子と、
各オペコードに基づいて、受信されたオペランドのうち1つを使って特定の演算を行う演算子を、前記複数の演算子のうちから選択する演算子選択部と、
各スレッドの演算遂行結果を出力する複数の出力ポートと、
を含む、演算ユニット。 - 前記複数の出力ポートそれぞれは、互いに異なるスレッドに対する演算遂行結果を出力する、
請求項1に記載の演算ユニット。 - 前記複数の演算子は、
データパス上に各スレッドに割り当てられて演算遂行結果を保存する複数のレジスタを含む、
請求項1または2に記載の演算ユニット。 - 前記複数の演算子それぞれは、前記複数の演算子のうち、他の演算子が行う演算とは異なる特定の演算を行う、
請求項1乃至3いずれか一項に記載の演算ユニット。 - 前記複数の演算子のうち少なくとも2つの演算子は、互いに同じ演算を行う、
請求項1乃至3いずれか一項に記載の演算ユニット。 - 前記少なくとも2つの演算子は、前記演算ユニット内で遂行頻度の高い演算を行う、
請求項5に記載の演算ユニット。 - 前記少なくとも2つの演算子は、自身の現在状態を表わす信号を生成し、前記演算子選択部に伝送する、
請求項5に記載の演算ユニット。 - 複数のスレッドを同時に処理する少なくとも1つの演算ユニットを含むプロセッシング部と、
前記複数のスレッドのうち少なくとも2つのスレッドが、同じ演算ユニット内で同じ演算を行うために同時に試みているか否かを判断して、リソースの衝突を感知するリソース衝突感知部と、
リソースの衝突が感知されれば、設定された基準によって、前記衝突された少なくとも2つのスレッド間の処理順序を決定するリソーススケジューラと、
を含む、プロセッサ。 - 前記リソース衝突感知部は、
前記少なくとも1つの演算ユニットについての演算子情報を保存するリソース情報保存部と、
前記複数のスレッドのオペコードを各演算ユニット別に比較するオペコード比較部と、
前記オペコード比較部の比較の結果及び前記リソース情報保存部に保存された演算子情報に基づいてリソースの衝突有無を判断するリソース衝突有無判断部と、
を含む、
請求項8に記載のプロセッサ。 - 前記演算子情報は、各演算ユニットに含まれている演算子の種類、個数及び各演算子の状態情報のうち少なくとも1つを含む、
請求項9に記載のプロセッサ。 - 前記リソーススケジューラは、前記衝突された少なくとも2つのスレッドのうち、処理順序の低いスレッドに対するストール信号を生成する、
請求項8乃至10いずれか一項に記載のプロセッサ。 - 前記プロセッサは、さらに、
前記リソース衝突感知部から受信されたリソース衝突感知結果を保存するキューを含む、
請求項8乃至11いずれか一項に記載のプロセッサ。 - 前記プロセッサは、さらに、
前記複数のスレッドのうち、一部に含まれた制御文の実行によって、前記キューに保存されたリソース衝突感知結果が有効ではない場合、前記キューをフラッシュするフラッシュ部、を含む、
請求項12に記載のプロセッサ。 - 複数のスレッドを同時に処理する少なくとも1つの演算ユニットを含むプロセッサの動作方法であって、
少なくとも2つのスレッドが、同じ演算ユニット内で同じ演算を行うために同時に試みているか否かを判断して、リソースの衝突を感知する段階と、
リソースの衝突が感知されれば、既定の基準によって、前記衝突された少なくとも2つのスレッド間の処理順序を決定する段階と、
を含む、方法。 - 前記感知する段階は、
前記複数のスレッドのオペコードを各演算ユニット別に比較する段階と、
比較の結果及び保存された演算子情報に基づいてリソースの衝突有無を判断する段階と、
を含む、
請求項14に記載の方法。 - 前記演算子情報は、各演算ユニットに含まれている演算子の種類、個数及び各演算子の状態情報のうち少なくとも1つを含む、
請求項15に記載の方法。 - 前記方法は、さらに、
前記衝突された少なくとも2つのスレッドのうち、処理順序の低いスレッドをストールする段階を含む、
請求項14乃至16いずれか一項に記載の方法。 - 前記方法は、さらに、
リソース衝突感知結果をキューに保存する段階を含む、
請求項14乃至17いずれか一項に記載のプロセッサの動作方法。 - 前記複数のスレッドのうち、一部に含まれた制御文の実行によって、前記キューに保存されたリソース衝突感知結果が有効ではない場合、前記キューをフラッシュする段階をさらに含む、
請求項18に記載のプロセッサの動作方法。 - 第1演算を行い、第1現在状態信号を生成かつ伝送する第1演算子と、
第2演算を行い、第2現在状態信号を生成かつ伝送する第2演算子と、
前記第1現在状態信号、前記第2現在状態信号、及び、第1スレッドの第1オペランドを利用する第1オペコードに基づいて、前記第1演算子及び前記第2演算子のうち1つを選択し、かつ、前記第1現在状態信号、前記第2現在状態信号、及び、第2スレッドの第2オペランドを利用する第2オペコードに基づいて、前記第1演算子及び前記第2演算子のうち1つを選択する、演算子選択部と、
を含む演算ユニットと、
前記第1スレッド及び前記第2スレッドに対して同じ演算子が選択されれば、リソース衝突を感知するリソース衝突感知部と、
前記第1スレッド及び前記第2スレッドのうち、優先順位の低いスレッドをストールして、前記第1スレッド及び前記第2スレッドの処理順序を決定するリソーススケジューラと、
を含む、プロセッサ。 - 前記リソース衝突感知部は、
演算子タイプ、演算子の数、及び、各演算子の状態情報のうち少なくとも1つを含む演算ユニットについての演算子情報を保存するリソース情報保存部と、
前記第1オペコード及び前記第2オペコードを比較するオペコード比較部と、
オペコードの比較の結果及び前記演算子情報に基づいてリソースの衝突有無を判断するリソース衝突判断部と、
を含む、
請求項20に記載のプロセッサ。 - 前記リソース衝突感知部から受信されたリソース衝突感知結果を保存するキューと、
前記第1スレッド及び前記第2スレッドのうち少なくとも1つに含まれた制御文の実行によって、前記キューに保存されたリソース衝突感知結果が有効ではない場合、キューをフラッシュするフラッシュ部と、
をさらに含む、
請求項20または21に記載のプロセッサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130160231A KR102177871B1 (ko) | 2013-12-20 | 2013-12-20 | 멀티 쓰레딩을 지원하기 위한 연산 유닛, 이를 포함하는 프로세서 및 프로세서의 동작 방법 |
KR10-2013-0160231 | 2013-12-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015122063A true JP2015122063A (ja) | 2015-07-02 |
JP6434791B2 JP6434791B2 (ja) | 2018-12-05 |
Family
ID=52102544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014243216A Active JP6434791B2 (ja) | 2013-12-20 | 2014-12-01 | マルチスレッディングを支援するための演算ユニット、それを含むプロセッサ及びプロセッサの動作方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9858116B2 (ja) |
EP (1) | EP2887209B1 (ja) |
JP (1) | JP6434791B2 (ja) |
KR (1) | KR102177871B1 (ja) |
CN (1) | CN104731560B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102177871B1 (ko) * | 2013-12-20 | 2020-11-12 | 삼성전자주식회사 | 멀티 쓰레딩을 지원하기 위한 연산 유닛, 이를 포함하는 프로세서 및 프로세서의 동작 방법 |
US20170132003A1 (en) * | 2015-11-10 | 2017-05-11 | Futurewei Technologies, Inc. | System and Method for Hardware Multithreading to Improve VLIW DSP Performance and Efficiency |
US10565017B2 (en) | 2016-09-23 | 2020-02-18 | Samsung Electronics Co., Ltd. | Multi-thread processor and controlling method thereof |
KR102593320B1 (ko) * | 2016-09-26 | 2023-10-25 | 삼성전자주식회사 | 전자 장치, 프로세서 및 그 제어 방법 |
CN108255587B (zh) * | 2016-12-29 | 2021-08-24 | 展讯通信(上海)有限公司 | 一种同步多线程处理器 |
US10325341B2 (en) | 2017-04-21 | 2019-06-18 | Intel Corporation | Handling pipeline submissions across many compute units |
US10269088B2 (en) * | 2017-04-21 | 2019-04-23 | Intel Corporation | Dynamic thread execution arbitration |
GB2563587B (en) | 2017-06-16 | 2021-01-06 | Imagination Tech Ltd | Scheduling tasks |
GB2565338B (en) * | 2017-08-10 | 2020-06-03 | Mips Tech Llc | Fault detecting and fault tolerant multi-threaded processors |
CN108874523A (zh) * | 2018-06-21 | 2018-11-23 | 深圳点猫科技有限公司 | 一种基于AI和儿童教育的promise控制异步函数序列的编程方法 |
US11023273B2 (en) | 2019-03-21 | 2021-06-01 | International Business Machines Corporation | Multi-threaded programming |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07281896A (ja) * | 1994-04-15 | 1995-10-27 | Hitachi Ltd | 情報処理装置 |
US5574939A (en) * | 1993-05-14 | 1996-11-12 | Massachusetts Institute Of Technology | Multiprocessor coupling system with integrated compile and run time scheduling for parallelism |
JPH10124316A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 複数の命令流を独立に処理し、命令流単位に処理性能を柔軟に制御するマルチスレッドプロセッサ |
JP2004326738A (ja) * | 2003-04-21 | 2004-11-18 | Internatl Business Mach Corp <Ibm> | 同時マルチスレッド化プロセッサ |
JP2006099336A (ja) * | 2004-09-29 | 2006-04-13 | Seiko Epson Corp | 演算処理装置 |
JP2009110209A (ja) * | 2007-10-29 | 2009-05-21 | Panasonic Corp | 演算処理装置、プロセッサ、プログラム変換装置およびプログラム |
US20120089812A1 (en) * | 2009-06-12 | 2012-04-12 | Graeme Roy Smith | Shared resource multi-thread processor array |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7007153B1 (en) | 2000-03-30 | 2006-02-28 | Agere Systems Inc. | Method and apparatus for allocating functional units in a multithreaded VLIW processor |
US7207040B2 (en) * | 2002-08-15 | 2007-04-17 | Sun Microsystems, Inc. | Multi-CPUs support with thread priority control |
WO2004027602A1 (en) * | 2002-09-17 | 2004-04-01 | Koninklijke Philips Electronics N.V. | System and method for a fully synthesizable superpipelined vliw processor |
US7954102B2 (en) * | 2002-11-13 | 2011-05-31 | Fujitsu Limited | Scheduling method in multithreading processor, and multithreading processor |
US7350060B2 (en) * | 2003-04-24 | 2008-03-25 | International Business Machines Corporation | Method and apparatus for sending thread-execution-state-sensitive supervisory commands to a simultaneous multi-threaded (SMT) processor |
CN101027635A (zh) * | 2004-09-22 | 2007-08-29 | 皇家飞利浦电子股份有限公司 | 其中功能单元共用读取端口的数据处理电路 |
US8756605B2 (en) * | 2004-12-17 | 2014-06-17 | Oracle America, Inc. | Method and apparatus for scheduling multiple threads for execution in a shared microprocessor pipeline |
US7266674B2 (en) * | 2005-02-24 | 2007-09-04 | Microsoft Corporation | Programmable delayed dispatch in a multi-threaded pipeline |
JP4276201B2 (ja) * | 2005-03-31 | 2009-06-10 | 富士通株式会社 | Smtプロセッサ用課金処理装置,課金処理方法,および課金処理プログラム |
KR101355496B1 (ko) | 2005-08-29 | 2014-01-28 | 디 인벤션 사이언스 펀드 원, 엘엘씨 | 복수의 병렬 클러스터들을 포함하는 계층 프로세서의스케쥴링 메카니즘 |
US8495649B2 (en) | 2006-07-19 | 2013-07-23 | International Business Machines Corporation | Scheduling threads having complementary functional unit usage on SMT processors |
US7725296B1 (en) * | 2007-09-24 | 2010-05-25 | United Services Automobile Association (Usaa) | Estimating processor usage |
US20090138890A1 (en) * | 2007-11-21 | 2009-05-28 | Arm Limited | Contention management for a hardware transactional memory |
US8302098B2 (en) * | 2007-12-06 | 2012-10-30 | Oracle America, Inc. | Hardware utilization-aware thread management in multithreaded computer systems |
US8156495B2 (en) * | 2008-01-17 | 2012-04-10 | Oracle America, Inc. | Scheduling threads on processors |
CN101685408B (zh) * | 2008-09-24 | 2013-10-09 | 国际商业机器公司 | 多个线程并行访问共享数据结构的方法及装置 |
US8332854B2 (en) * | 2009-05-19 | 2012-12-11 | Microsoft Corporation | Virtualized thread scheduling for hardware thread optimization based on hardware resource parameter summaries of instruction blocks in execution groups |
US8539486B2 (en) * | 2009-07-17 | 2013-09-17 | International Business Machines Corporation | Transactional block conflict resolution based on the determination of executing threads in parallel or in serial mode |
US8631415B1 (en) * | 2009-08-25 | 2014-01-14 | Netapp, Inc. | Adjustment of threads for execution based on over-utilization of a domain in a multi-processor system by sub-dividing parallizable group of threads to sub-domains |
US20110055838A1 (en) * | 2009-08-28 | 2011-03-03 | Moyes William A | Optimized thread scheduling via hardware performance monitoring |
WO2012014313A1 (ja) * | 2010-07-30 | 2012-02-02 | 富士通株式会社 | マルチコアプロセッサシステム、スレッド制御方法、およびスレッド制御プログラム |
US8719828B2 (en) * | 2011-10-14 | 2014-05-06 | Intel Corporation | Method, apparatus, and system for adaptive thread scheduling in transactional memory systems |
US10289418B2 (en) | 2012-12-27 | 2019-05-14 | Nvidia Corporation | Cooperative thread array granularity context switch during trap handling |
US9582321B2 (en) * | 2013-11-08 | 2017-02-28 | Swarm64 As | System and method of data processing |
US9250953B2 (en) * | 2013-11-12 | 2016-02-02 | Oxide Interactive Llc | Organizing tasks by a hierarchical task scheduler for execution in a multi-threaded processing system |
KR102177871B1 (ko) * | 2013-12-20 | 2020-11-12 | 삼성전자주식회사 | 멀티 쓰레딩을 지원하기 위한 연산 유닛, 이를 포함하는 프로세서 및 프로세서의 동작 방법 |
-
2013
- 2013-12-20 KR KR1020130160231A patent/KR102177871B1/ko active IP Right Grant
-
2014
- 2014-11-17 US US14/542,827 patent/US9858116B2/en active Active
- 2014-12-01 JP JP2014243216A patent/JP6434791B2/ja active Active
- 2014-12-01 CN CN201410715544.6A patent/CN104731560B/zh active Active
- 2014-12-12 EP EP14197626.6A patent/EP2887209B1/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5574939A (en) * | 1993-05-14 | 1996-11-12 | Massachusetts Institute Of Technology | Multiprocessor coupling system with integrated compile and run time scheduling for parallelism |
JPH07281896A (ja) * | 1994-04-15 | 1995-10-27 | Hitachi Ltd | 情報処理装置 |
JPH10124316A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 複数の命令流を独立に処理し、命令流単位に処理性能を柔軟に制御するマルチスレッドプロセッサ |
JP2004326738A (ja) * | 2003-04-21 | 2004-11-18 | Internatl Business Mach Corp <Ibm> | 同時マルチスレッド化プロセッサ |
JP2006099336A (ja) * | 2004-09-29 | 2006-04-13 | Seiko Epson Corp | 演算処理装置 |
JP2009110209A (ja) * | 2007-10-29 | 2009-05-21 | Panasonic Corp | 演算処理装置、プロセッサ、プログラム変換装置およびプログラム |
US20120089812A1 (en) * | 2009-06-12 | 2012-04-12 | Graeme Roy Smith | Shared resource multi-thread processor array |
Non-Patent Citations (1)
Title |
---|
麻生雄一、他4名: "面積制約を考慮したマルチスレッドプロセッサの合成手法", 電子情報通信学会技術研究報告, vol. 104, no. 711, JPN6018025573, 4 March 2005 (2005-03-04), pages 31 - 35, ISSN: 0003831891 * |
Also Published As
Publication number | Publication date |
---|---|
EP2887209A3 (en) | 2017-02-15 |
JP6434791B2 (ja) | 2018-12-05 |
US9858116B2 (en) | 2018-01-02 |
CN104731560B (zh) | 2020-02-07 |
KR102177871B1 (ko) | 2020-11-12 |
KR20150072734A (ko) | 2015-06-30 |
CN104731560A (zh) | 2015-06-24 |
EP2887209B1 (en) | 2023-03-22 |
EP2887209A2 (en) | 2015-06-24 |
US20150178132A1 (en) | 2015-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6434791B2 (ja) | マルチスレッディングを支援するための演算ユニット、それを含むプロセッサ及びプロセッサの動作方法 | |
US10191741B2 (en) | System and method for mitigating the impact of branch misprediction when exiting spin loops | |
KR100880470B1 (ko) | 스레드 라이브록 유닛 | |
JP6095670B2 (ja) | コンピュータ・システム内のオペランド活性情報の維持 | |
US10318307B2 (en) | Scalarization of vector processing | |
US7734897B2 (en) | Allocation of memory access operations to memory access capable pipelines in a superscalar data processing apparatus and method having a plurality of execution threads | |
TWI614680B (zh) | 用於分派電腦中多執行緒之開始虛擬執行指令 | |
US10078518B2 (en) | Intelligent context management | |
TWI617986B (zh) | 在電腦中分派多執行緒 | |
US20120284720A1 (en) | Hardware assisted scheduling in computer system | |
US10545763B2 (en) | Detecting data dependencies of instructions associated with threads in a simultaneous multithreading scheme | |
US20100095305A1 (en) | Simultaneous multithread instruction completion controller | |
JP2009223842A (ja) | 仮想計算機制御プログラム及び仮想計算機システム | |
US11645081B2 (en) | Handling exceptions in a multi-tile processing arrangement | |
US10102003B2 (en) | Intelligent context management | |
JP4759026B2 (ja) | プロセッサ | |
JP2019185646A (ja) | 演算処理装置及び演算処理装置の制御方法 | |
US11966726B2 (en) | Operating system (OS) scheduler and compiler for code generation optimization in a (simultaneous multi-threading) SMT enabled CPU | |
JP6477248B2 (ja) | 演算処理装置及び演算処理装置の処理方法 | |
US20210096877A1 (en) | Collapsing bubbles in a processing unit pipeline | |
US20170212763A1 (en) | Exception handling predicate register |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6434791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |