JP2015104025A - Impedance upper and terminal using the same - Google Patents

Impedance upper and terminal using the same Download PDF

Info

Publication number
JP2015104025A
JP2015104025A JP2013244339A JP2013244339A JP2015104025A JP 2015104025 A JP2015104025 A JP 2015104025A JP 2013244339 A JP2013244339 A JP 2013244339A JP 2013244339 A JP2013244339 A JP 2013244339A JP 2015104025 A JP2015104025 A JP 2015104025A
Authority
JP
Japan
Prior art keywords
impedance
terminal
transistor
inductor
impedance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013244339A
Other languages
Japanese (ja)
Other versions
JP6229239B2 (en
Inventor
松本　正
Tadashi Matsumoto
正 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013244339A priority Critical patent/JP6229239B2/en
Priority to PCT/JP2014/005908 priority patent/WO2015079681A1/en
Publication of JP2015104025A publication Critical patent/JP2015104025A/en
Application granted granted Critical
Publication of JP6229239B2 publication Critical patent/JP6229239B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H04B3/56—Circuits for coupling, blocking, or by-passing of signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2203/00—Indexing scheme relating to line transmission systems
    • H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5462—Systems for power line communications
    • H04B2203/5491—Systems for power line communications using filtering and bypassing

Abstract

PROBLEM TO BE SOLVED: To provide an impedance upper and a terminal using the same capable of reducing the voltage drop of output voltage even when used for a terminal with a load current larger than conventional terminal.SOLUTION: The impedance upper includes: input terminals T1 and T2; a transistor TR1 with the collector which is electrically connected to an input terminal T1; and an output terminal T3 which is electrically connected to the emitter of the transistor TR1. A first capacitor C1 is interposed between the base of the transistor TR1 and the reference potential point, and the collector and the base of the transistor TR1 are electrically connected to each other through a first impedance component 21. A second impedance component 22 is interposed between the emitter of the transistor TR1 and the output terminal T3, and the first impedance component 21 has a first inductor L1.

Description

本発明は、一般にインピーダンスアッパ、より詳細には電力と通信信号との分離に用いるインピーダンスアッパ及びそれを用いた端末に関する。   The present invention generally relates to an impedance upper, and more particularly to an impedance upper used for separating power and a communication signal and a terminal using the same.

従来、線路を通信と給電とで共用する技術が種々提案されている。この技術では、通信装置（端末）において通信信号と電力とを分離する回路が必要になり、このような回路が例えば特許文献１に開示されている。   Conventionally, various techniques for sharing a line for communication and power supply have been proposed. This technique requires a circuit for separating a communication signal and power in a communication device (terminal), and such a circuit is disclosed in Patent Document 1, for example.

特許文献１に記載の電子チョーク回路は、線路に接続される入力端子となる第１及び第２の端子と、受電部に接続される出力端子となる第３及び第４の端子とを備える。電子チョーク回路は、第１の端子と第３の端子との間にコレクタ−エミッタが挿入されたトランジスタである可変インピーダンス素子と、可変インピーダンス素子と直列に接続されたインダクタ及び抵抗とを備える。第１の端子と第２の端子との間には、抵抗及びコンデンサ（キャパシタ）の直列回路が接続され、キャパシタの一端が可変インピーダンス素子のベースに接続されている。また、第３の端子と第４の端子との間には、別のキャパシタが接続されている。   The electronic choke circuit described in Patent Literature 1 includes first and second terminals that are input terminals connected to the line, and third and fourth terminals that are output terminals connected to the power reception unit. The electronic choke circuit includes a variable impedance element that is a transistor having a collector-emitter inserted between a first terminal and a third terminal, and an inductor and a resistor connected in series with the variable impedance element. A series circuit of a resistor and a capacitor (capacitor) is connected between the first terminal and the second terminal, and one end of the capacitor is connected to the base of the variable impedance element. Further, another capacitor is connected between the third terminal and the fourth terminal.

このような電子チョーク回路では、直流電力に対しては損失が少なく、通信信号に対しては高インピーダンスであることが要求される。   Such an electronic choke circuit is required to have a low loss for DC power and a high impedance for a communication signal.

特開２０１１−１７１８３４号公報JP 2011-171834 A

しかしながら、上記従来例の電子チョーク回路（インピーダンスアッパ）では、従来の端末よりも負荷電流の大きい端末に用いる場合、出力電圧の電圧降下が大きくなる虞があった。   However, in the conventional electronic choke circuit (impedance upper), when used for a terminal having a larger load current than that of a conventional terminal, the voltage drop of the output voltage may increase.

本発明は、上記の点に鑑みて為されており、従来の端末よりも負荷電流の大きい端末に用いる場合でも、出力電圧の電圧降下を小さくすることのできるインピーダンスアッパ及びそれを用いた端末を提供することを目的とする。   The present invention has been made in view of the above points. An impedance upper capable of reducing a voltage drop of an output voltage even when used for a terminal having a larger load current than a conventional terminal, and a terminal using the impedance upper are provided. The purpose is to provide.

本発明のインピーダンスアッパは、入力端子と、前記入力端子にコレクタが電気的に接続されたトランジスタと、前記トランジスタのエミッタに電気的に接続された出力端子とを備え、前記トランジスタのベースと基準電位点との間には、キャパシタが挿入され、前記トランジスタの前記コレクタと前記ベースとは、第１インピーダンス素子を介して電気的に接続され、前記トランジスタの前記エミッタと前記出力端子との間には、第２インピーダンス素子が挿入され、前記第１インピーダンス素子は、インダクタを有することを特徴とする。   The impedance upper of the present invention comprises an input terminal, a transistor whose collector is electrically connected to the input terminal, and an output terminal electrically connected to the emitter of the transistor, and the base of the transistor and a reference potential A capacitor is inserted between the point, the collector of the transistor and the base are electrically connected via a first impedance element, and between the emitter of the transistor and the output terminal. The second impedance element is inserted, and the first impedance element has an inductor.

このインピーダンスアッパにおいて、前記第１インピーダンス素子と前記トランジスタの前記ベースとの間には、ダイオードが挿入されることが好ましい。   In the impedance upper, it is preferable that a diode is inserted between the first impedance element and the base of the transistor.

このインピーダンスアッパにおいて、前記第２インピーダンス素子は、インダクタを有することが好ましい。   In this impedance upper, the second impedance element preferably includes an inductor.

このインピーダンスアッパにおいて、前記入力端子には、直流電圧に通信信号を重畳させた入力電圧が印加され、少なくとも前記通信信号の周波数帯域において入力インピーダンスが負性抵抗を持たないように、前記第２インピーダンス素子のインダクタンスと、前記キャパシタの容量との少なくとも何れか一方が設定されることが好ましい。   In this impedance upper, an input voltage obtained by superimposing a communication signal on a DC voltage is applied to the input terminal, and the second impedance is set so that the input impedance does not have a negative resistance at least in the frequency band of the communication signal. It is preferable that at least one of the inductance of the element and the capacitance of the capacitor is set.

このインピーダンスアッパにおいて、前記第１インピーダンス素子は、前記インダクタに直列に電気的に接続される抵抗を有することが好ましい。   In this impedance upper, the first impedance element preferably has a resistor electrically connected in series to the inductor.

本発明の端末は、線路に接続される上記何れかの前記インピーダンスアッパと、前記インピーダンスアッパを介して前記線路から直流電圧が印加されることで電源を生成する電源部と、前記線路に接続される他の機器との間で通信信号を用いた通信を行う通信部とを備えることを特徴とする。   The terminal of the present invention is connected to any of the impedance upper connected to a line, a power supply unit that generates a power supply by applying a DC voltage from the line via the impedance upper, and the line. A communication unit that performs communication using a communication signal with another device.

本発明は、第１インピーダンス素子がインダクタを有するので、第１インピーダンス素子の抵抗成分が小さくなる。したがって、本発明は、従来の端末よりも負荷電流の大きい端末に用いる場合でも、出力電圧の電圧降下を小さくすることができる。   In the present invention, since the first impedance element has an inductor, the resistance component of the first impedance element is reduced. Therefore, the present invention can reduce the voltage drop of the output voltage even when used for a terminal having a larger load current than the conventional terminal.

図１Ａは、本発明の実施形態に係る端末を示すブロック図で、図１Ｂは、本発明の実施形態に係るインピーダンスアッパを示す回路概略図である。FIG. 1A is a block diagram showing a terminal according to an embodiment of the present invention, and FIG. 1B is a circuit schematic diagram showing an impedance upper according to an embodiment of the present invention. 本発明の実施形態に係るインピーダンスアッパにおける入力インピーダンスの周波数特性を示す図である。It is a figure which shows the frequency characteristic of the input impedance in the impedance upper which concerns on embodiment of this invention. 図３Ａは、本発明の実施形態に係るインピーダンスアッパにおいて、第２インピーダンス素子を第２インダクタにした構成を示す回路概略図で、図３Ｂは、図３Ａに示す回路における入力インピーダンスの周波数特性図である。3A is a circuit schematic diagram showing a configuration in which the second impedance element is a second inductor in the impedance upper according to the embodiment of the present invention, and FIG. 3B is a frequency characteristic diagram of input impedance in the circuit shown in FIG. 3A. is there. 図４Ａは、図３Ａに示す回路において、第２インダクタのインダクタンスを変更した場合の入力インピーダンスの周波数特性を示す図で、図４Ｂは、図３Ａに示す回路における入力端子間の位相の周波数特性を示す図である。4A is a diagram showing the frequency characteristics of the input impedance when the inductance of the second inductor is changed in the circuit shown in FIG. 3A. FIG. 4B shows the frequency characteristics of the phase between the input terminals in the circuit shown in FIG. 3A. FIG. 図５Ａは、図３Ａに示す回路において、第１キャパシタの容量値を調整した場合の入力インピーダンスの周波数特性を示す図で、図５Ｂは、図３Ａに示す回路において、第１キャパシタの容量値を調整した場合の入力端子間の位相の周波数特性を示す図である。FIG. 5A is a diagram showing the frequency characteristics of the input impedance when the capacitance value of the first capacitor is adjusted in the circuit shown in FIG. 3A, and FIG. 5B is a graph showing the capacitance value of the first capacitor in the circuit shown in FIG. 3A. It is a figure which shows the frequency characteristic of the phase between the input terminals at the time of adjusting. 図６Ａは、図３Ａに示す回路において、第１インピーダンス素子が第２抵抗を有する構成を示す回路概略図で、図６Ｂは、図６Ａに示す回路における入力インピーダンスの周波数特性を示す図である。6A is a circuit schematic diagram showing a configuration in which the first impedance element has a second resistance in the circuit shown in FIG. 3A, and FIG. 6B is a diagram showing frequency characteristics of input impedance in the circuit shown in FIG. 6A. 図７Ａ、図７Ｂは、それぞれ受信部で受信した信号の波形図である。7A and 7B are waveform diagrams of signals received by the receiving unit, respectively. 図８Ａは、図６Ａに示す回路において、第４抵抗を有する構成を示す回路概略図で、図８Ｂは、受信部で受信した信号の波形図である。FIG. 8A is a circuit schematic diagram showing a configuration having a fourth resistor in the circuit shown in FIG. 6A, and FIG. 8B is a waveform diagram of a signal received by the receiving unit.

本発明の実施形態に係るインピーダンスアッパ２は、図１Ｂに示すように、入力端子Ｔ１，Ｔ２と、トランジスタＴＲ１と、出力端子Ｔ３，Ｔ４とを備える。トランジスタＴＲ１のコレクタは、入力端子Ｔ１に電気的に接続されている。出力端子Ｔ３は、トランジスタＴＲ１のエミッタに電気的に接続されている。トランジスタＴＲ１のベースと基準電位点との間には、第１キャパシタＣ１が挿入されている。トランジスタＴＲ１のコレクタとベースとは、第１インピーダンス素子２１を介して電気的に接続されている。トランジスタＴＲ１のエミッタと出力端子Ｔ３との間には、第２インピーダンス素子２２が挿入されている。そして、第１インピーダンス素子２１は、第１インダクタＬ１を有する。   As shown in FIG. 1B, the impedance upper 2 according to the embodiment of the present invention includes input terminals T1 and T2, a transistor TR1, and output terminals T3 and T4. The collector of the transistor TR1 is electrically connected to the input terminal T1. The output terminal T3 is electrically connected to the emitter of the transistor TR1. A first capacitor C1 is inserted between the base of the transistor TR1 and the reference potential point. The collector and base of the transistor TR1 are electrically connected via the first impedance element 21. A second impedance element 22 is inserted between the emitter of the transistor TR1 and the output terminal T3. The first impedance element 21 has a first inductor L1.

また、本発明の実施形態に係る端末１は、図１Ａに示すように、線路１００に接続されるインピーダンスアッパ２と、電源部３と、通信部４とを備える。電源部３は、インピーダンスアッパ２を介して線路１００から直流電圧が印加されることで電源を生成する。通信部４は、線路１００に接続される他の機器（図示せず）との間で通信信号を用いた通信を行う。   Moreover, the terminal 1 which concerns on embodiment of this invention is provided with the impedance upper 2, the power supply part 3, and the communication part 4 which are connected to the track | line 100, as shown to FIG. 1A. The power source unit 3 generates a power source by applying a DC voltage from the line 100 via the impedance upper 2. The communication unit 4 performs communication using a communication signal with another device (not shown) connected to the line 100.

以下、本実施形態のインピーダンスアッパ２及びインピーダンスアッパ２を用いた端末１について詳細に説明する。本実施形態のインピーダンスアッパ２は、図１Ａに示すように、データ伝送システムの端末１に用いられる。データ伝送システムは、２線式の線路１００を介して複数台の端末１と伝送ユニット（図示せず）とを相互に接続し、端末１間や、端末１と伝送ユニットとの間でデータ伝送を行うシステムである。このデータ伝送システムでは、線路１００上において、端末１の電源となる直流電圧に、データを変調した高周波の通信信号を重畳させている。端末１では、インピーダンスアッパ２によって直流電圧と通信信号とを分離することで、直流電圧による電源の供給と、通信信号によるデータ伝送とを同一の線路１００を用いて同時に行うことが可能である。   Hereinafter, the impedance upper 2 of this embodiment and the terminal 1 using the impedance upper 2 will be described in detail. The impedance upper 2 of this embodiment is used for the terminal 1 of a data transmission system, as shown to FIG. 1A. In the data transmission system, a plurality of terminals 1 and a transmission unit (not shown) are connected to each other via a two-wire line 100, and data is transmitted between the terminals 1 or between the terminals 1 and the transmission unit. It is a system that performs. In this data transmission system, a high-frequency communication signal obtained by modulating data is superimposed on a DC voltage serving as a power source for the terminal 1 on the line 100. In the terminal 1, by separating the DC voltage and the communication signal by the impedance upper 2, it is possible to simultaneously perform power supply using the DC voltage and data transmission using the communication signal using the same line 100.

ここで、端末１としては、例えば直流電力により動作するＤＣ機器や、ＤＣ機器の動作を入／切するスイッチ、環境（照度や温度など）を計測するセンサ等が採用される。その他、端末１としては、防災（火災の検知、ガス漏れの検知など）や防犯（侵入者の検知、窓の破壊の検知など）の目的で用いられるセンサも採用される。   Here, as the terminal 1, for example, a DC device that operates by direct current power, a switch that turns on / off the operation of the DC device, a sensor that measures an environment (such as illuminance and temperature), and the like are employed. In addition, as the terminal 1, a sensor used for the purpose of disaster prevention (detection of fire, detection of gas leak, etc.) and crime prevention (detection of intruder, detection of window breakage, etc.) is also employed.

伝送ユニットは、線路１００を介して通信信号を送信することにより、例えば端末１に対して動作の指示を与える機能を有する。すなわち、伝送ユニットは、端末１のオン／オフの制御のみならず、端末１の動作の選択や調節といった制御を行う。また、伝送ユニットは、線路１００に接続された各端末１に直流電力を供給する機能を有する。なお、伝送ユニットは、線路１００に接続された各端末１の状態を監視する機能を有していてもよい。   The transmission unit has a function of giving an operation instruction to the terminal 1, for example, by transmitting a communication signal via the line 100. That is, the transmission unit performs not only on / off control of the terminal 1 but also control such as selection and adjustment of the operation of the terminal 1. In addition, the transmission unit has a function of supplying DC power to each terminal 1 connected to the line 100. The transmission unit may have a function of monitoring the state of each terminal 1 connected to the line 100.

本実施形態の端末１は、図１Ａに示すように、インピーダンスアッパ２と、電源部３と、通信部４と、センサ部５と、処理部６とを備え、検知範囲内における人の存否を検知する人センサである。   As shown in FIG. 1A, the terminal 1 of the present embodiment includes an impedance upper 2, a power supply unit 3, a communication unit 4, a sensor unit 5, and a processing unit 6, and determines whether a person is present in the detection range. It is a human sensor to detect.

インピーダンスアッパ２は、図１Ｂに示すように、一対の入力端子Ｔ１，Ｔ２と、一対の出力端子Ｔ３，Ｔ４とを備える。一対の入力端子Ｔ１，Ｔ２には、線路１００が電気的に接続されている。一方の入力端子Ｔ１には、線路１００を構成する２線のうち高電位側の線１０１が電気的に接続されている。また、他方の入力端子Ｔ２には、線路１００を構成する２線のうち低電位側の線１０２が電気的に接続されている。この入力端子Ｔ２の電位が、基準電位点となる。一対の出力端子Ｔ３，Ｔ４は、電源部３に電気的に接続されている。   As shown in FIG. 1B, the impedance upper 2 includes a pair of input terminals T1, T2 and a pair of output terminals T3, T4. The line 100 is electrically connected to the pair of input terminals T1 and T2. One input terminal T <b> 1 is electrically connected to a high-potential-side line 101 of two lines constituting the line 100. The other input terminal T2 is electrically connected to the low-potential-side line 102 of the two lines constituting the line 100. The potential of the input terminal T2 becomes a reference potential point. The pair of output terminals T3 and T4 are electrically connected to the power supply unit 3.

また、インピーダンスアッパ２は、トランジスタＴＲ１と、第１インピーダンス素子２１と、第２インピーダンス素子２２とを備える。トランジスタＴＲ１は、ｎｐｎ型のバイポーラトランジスタであって、コレクタが入力端子Ｔ１に電気的に接続されている。トランジスタＴＲ１のコレクタとベースとは、第１インピーダンス素子２１及び第１ダイオードＤ１の直列回路を介して電気的に接続されている。ここでは、第１インピーダンス素子２１は第１インダクタＬ１である。また、第１ダイオードＤ１は、アノードが第１インピーダンス素子２１に、カソードがトランジスタＴＲ１のベースに電気的に接続されている。   The impedance upper 2 includes a transistor TR1, a first impedance element 21, and a second impedance element 22. The transistor TR1 is an npn-type bipolar transistor, and a collector is electrically connected to the input terminal T1. The collector and base of the transistor TR1 are electrically connected via a series circuit of the first impedance element 21 and the first diode D1. Here, the first impedance element 21 is the first inductor L1. The first diode D1 has an anode electrically connected to the first impedance element 21 and a cathode electrically connected to the base of the transistor TR1.

トランジスタＴＲ１のベースと入力端子Ｔ２との間には、第１キャパシタＣ１が挿入されている。換言すれば、トランジスタＴＲ１のベースと基準電位点との間には、キャパシタ（第１キャパシタＣ１）が挿入されている。第１キャパシタＣ１と入力端子Ｔ２との接続点には、出力端子Ｔ４が電気的に接続されている。トランジスタＴＲ１のエミッタは、第２インピーダンス素子２２を介して出力端子Ｔ３に電気的に接続されている。ここでは、第２インピーダンス素子２２は第１抵抗Ｒ１である。また、第１抵抗Ｒ１と出力端子Ｔ３との接続点と、出力端子Ｔ４との間には、平滑用の第２キャパシタＣ２が挿入されている。   A first capacitor C1 is inserted between the base of the transistor TR1 and the input terminal T2. In other words, a capacitor (first capacitor C1) is inserted between the base of the transistor TR1 and the reference potential point. An output terminal T4 is electrically connected to a connection point between the first capacitor C1 and the input terminal T2. The emitter of the transistor TR1 is electrically connected to the output terminal T3 via the second impedance element 22. Here, the second impedance element 22 is the first resistor R1. A smoothing second capacitor C2 is inserted between the connection point between the first resistor R1 and the output terminal T3 and the output terminal T4.

以下、インピーダンスアッパ２の動作について説明する。入力端子Ｔ１，Ｔ２間には、線路１００を通して、直流電圧に通信信号が重畳された入力電圧が印加される。すると、トランジスタＴＲ１のベースには、第１インピーダンス素子２１及び第１ダイオードＤ１を介してベース電流が流れる。このため、トランジスタＴＲ１のコレクタ−エミッタ間が導通するので、出力端子Ｔ３，Ｔ４間に直流電圧が印加される。出力端子Ｔ３，Ｔ４には負荷（ここでは、電源部３）が接続されているので、負荷に直流電流が供給される。また、入力端子Ｔ１，Ｔ２間に印加される電圧の交流成分（通信信号）は、第１インピーダンス素子２１及び第１キャパシタＣ１によって減衰させられる。また、第１インピーダンス素子２１及びトランジスタＴＲ１により、通信信号に対する入力インピーダンスは高インピーダンスとなる。したがって、インピーダンスアッパ２は、高周波の通信信号を遮断し、直流電力を通過させるリプルフィルタとして機能する。   Hereinafter, the operation of the impedance upper 2 will be described. An input voltage in which a communication signal is superimposed on a DC voltage is applied between the input terminals T1 and T2 through the line 100. Then, a base current flows to the base of the transistor TR1 through the first impedance element 21 and the first diode D1. For this reason, since the collector-emitter of the transistor TR1 becomes conductive, a DC voltage is applied between the output terminals T3 and T4. Since a load (here, the power supply unit 3) is connected to the output terminals T3 and T4, a direct current is supplied to the load. The AC component (communication signal) of the voltage applied between the input terminals T1 and T2 is attenuated by the first impedance element 21 and the first capacitor C1. Moreover, the input impedance with respect to a communication signal becomes high impedance by the 1st impedance element 21 and transistor TR1. Accordingly, the impedance upper 2 functions as a ripple filter that blocks high-frequency communication signals and allows DC power to pass through.

電源部３は、例えばＤＣ／ＤＣコンバータ等で構成されており、インピーダンスアッパ２を介して線路１００から直流電圧が印加される。電源部３は、印加された直流電圧を所望の大きさの直流電圧に変換して出力する。そして、電源部３は、通信部４、センサ部５、処理部６の各々に直流電圧を供給する。したがって、通信部４、センサ部５、処理部６の各々は、電源部３から供給される直流電圧により電源を得る。すなわち、電源部３は、線路１００からインピーダンスアッパ２を介して直流電圧を印加されることで電源を生成する。   The power supply unit 3 is constituted by, for example, a DC / DC converter or the like, and a DC voltage is applied from the line 100 through the impedance upper 2. The power supply unit 3 converts the applied DC voltage into a DC voltage of a desired magnitude and outputs it. The power supply unit 3 supplies a DC voltage to each of the communication unit 4, the sensor unit 5, and the processing unit 6. Accordingly, each of the communication unit 4, the sensor unit 5, and the processing unit 6 obtains a power supply by a DC voltage supplied from the power supply unit 3. That is, the power supply unit 3 generates a power supply by applying a DC voltage from the line 100 via the impedance upper 2.

通信部４は、送信部４０と、受信部４１とを備える。送信部４０は、処理部６から与えられたデータを変調して通信信号に変換し、線路１００を介して他の機器（ここでは、他の端末１や伝送ユニット）に向けて送信する機能を備える。受信部４１は、線路１００を介して他の機器からの通信信号を受信し、受信した通信信号を復調してデータに変換して処理部６に与える機能を備える。なお、本実施形態の端末１では、通信部４は、送信部４０と受信部４１とで別体に構成されているが、送信部４０と受信部４１とを一体に構成してもよい。   The communication unit 4 includes a transmission unit 40 and a reception unit 41. The transmission unit 40 has a function of modulating the data provided from the processing unit 6 to convert the data into a communication signal, and transmitting the data to another device (here, another terminal 1 or a transmission unit) via the line 100. Prepare. The receiving unit 41 has a function of receiving a communication signal from another device via the line 100, demodulating the received communication signal, converting it into data, and supplying the data to the processing unit 6. In the terminal 1 of the present embodiment, the communication unit 4 is configured as a separate unit with the transmission unit 40 and the reception unit 41, but the transmission unit 40 and the reception unit 41 may be configured integrally.

センサ部５は、撮像素子５０と、画像処理部５１とで構成されている。撮像素子５０は、撮像の対象となる領域（すなわち、検知範囲）からレンズ（図示せず）に入ってくる光を電気信号に変換し、画像処理部５１に出力する。撮像素子５０としては、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサや、ＣＣＤ（ChargeCoupled Device）イメージセンサが用いられる。   The sensor unit 5 includes an image sensor 50 and an image processing unit 51. The image sensor 50 converts light that enters a lens (not shown) from a region to be imaged (that is, a detection range) into an electric signal and outputs the electric signal to the image processing unit 51. For example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor or a CCD (Charge Coupled Device) image sensor is used as the imaging element 50.

画像処理部５１は、例えばＦＰＧＡ（Field Programmable Gate Array）で構成されている。画像処理部５１は、撮像素子５０の出力する電気信号に基づいて所定の形式（例えば、ＹＵＶ形式）のディジタル・データ、例えばＲＡＷデータといった静止画データを作成し、処理部６に出力する。すなわち、画像処理部５１は、検知範囲の画像データである静止画データを処理部６に向けて順次出力する。   The image processing unit 51 is configured by, for example, an FPGA (Field Programmable Gate Array). The image processing unit 51 creates still image data such as digital data in a predetermined format (for example, YUV format), for example, RAW data, based on the electrical signal output from the image sensor 50, and outputs the still image data to the processing unit 6. That is, the image processing unit 51 sequentially outputs still image data that is image data in the detection range toward the processing unit 6.

処理部６は、例えばマイクロコンピュータやＤＳＰ（Digital Signal Processor）で構成されている。処理部６は、所定の時間間隔で、画像処理部５１から取り込む画像データに基づいて人の存否を検知する検知処理を実行する。以下、検知処理の一例を示す。処理部６は、検知範囲に人が存在していない状況で撮像された画像データを背景データとしてメモリ（図示せず）に予め記憶しておく。そして、処理部６は、画像処理部５１から取り込む画像データと背景データとの差分を求め、その差分画像から人の輪郭や人の領域に対応した画素領域を抽出する。処理部６は、この画素領域を抽出すれば検知範囲内に人が存在すると判断し、抽出しなければ検知範囲内に人が存在しないと判断する。   The processing unit 6 is configured by, for example, a microcomputer or a DSP (Digital Signal Processor). The processing unit 6 executes detection processing for detecting the presence or absence of a person based on the image data captured from the image processing unit 51 at predetermined time intervals. Hereinafter, an example of the detection process will be described. The processing unit 6 stores image data captured in a situation where no person is present in the detection range in a memory (not shown) as background data in advance. Then, the processing unit 6 obtains a difference between the image data captured from the image processing unit 51 and the background data, and extracts a pixel region corresponding to a human contour or a human region from the difference image. If the pixel area is extracted, the processing unit 6 determines that there is a person in the detection range, and if not, determines that there is no person in the detection range.

処理部６は、検知範囲内における人の存否のデータを送信部４０に与える。そして、送信部４０は、当該データを通信信号に変換して、線路１００に接続された他の機器に向けて送信する。なお、処理部６は、人の存否を検知する他に、上記の画素領域を抽出した位置やその数に基づいて、検知範囲内での人の位置や人数を求めるように構成してもよい。この構成では、検知範囲内における人の存否のみならず、検知範囲内における人の位置や人数のデータを送信部４０に与えればよい。   The processing unit 6 provides the transmission unit 40 with data on the presence or absence of a person within the detection range. Then, the transmission unit 40 converts the data into a communication signal and transmits it to other devices connected to the line 100. In addition to detecting the presence or absence of a person, the processing unit 6 may be configured to obtain the position and number of persons within the detection range based on the position and number of the extracted pixel regions. . In this configuration, not only the presence / absence of a person in the detection range, but also data on the position and number of persons in the detection range may be given to the transmission unit 40.

ここで、従来例の電子チョーク回路では、入力端子Ｔ１，Ｔ２の間に抵抗及びコンデンサの直列回路を電気的に接続している。すなわち、従来例の電子チョーク回路では、第１インピーダンス素子２１が抵抗で構成されている。この構成では、端末１の負荷電流が小さい場合には問題ないが、端末１の負荷電流が大きい場合には、抵抗での電圧降下が大きくなる。なお、端末１の負荷電流とは、インピーダンスアッパ２を介して電源部３に供給される直流電流である。従来では、端末１として電力を計測する機能を有する電力メータ等が用いられており、このような端末１では負荷電流は小さい。   Here, in the electronic choke circuit of the conventional example, a series circuit of a resistor and a capacitor is electrically connected between the input terminals T1 and T2. In other words, in the conventional electronic choke circuit, the first impedance element 21 is formed of a resistor. In this configuration, there is no problem when the load current of the terminal 1 is small, but when the load current of the terminal 1 is large, the voltage drop at the resistor becomes large. The load current of the terminal 1 is a direct current supplied to the power supply unit 3 through the impedance upper 2. Conventionally, a power meter or the like having a function of measuring power is used as the terminal 1, and the load current is small in such a terminal 1.

一方、本実施形態の端末１では、既に述べたように、例えば人の存否の検知処理の他に、検知範囲内における人の位置や人数を演算する処理を処理部６で実行する場合がある。この場合、処理部６での処理が重くなり、従来の端末１と比較して端末１の負荷電流が大きくなる。勿論、本実施形態の端末１が人センサ以外であっても、端末１で実行する処理が重ければ負荷電流は大きくなる。   On the other hand, in the terminal 1 of this embodiment, as already described, for example, in addition to the detection process of the presence / absence of a person, the processing unit 6 may execute a process of calculating the position and number of persons in the detection range. . In this case, the processing in the processing unit 6 becomes heavy, and the load current of the terminal 1 becomes larger than that of the conventional terminal 1. Of course, even if the terminal 1 of this embodiment is other than a human sensor, the load current increases if the processing executed by the terminal 1 is heavy.

そして、端末１の負荷電流が大きい場合には、トランジスタＴＲ１の直流電流増幅率にも寄るが、ベース電流も大きくなる。このため、従来の電子チョーク回路のように第１インピーダンス素子２１が抵抗であれば、ベース電流が抵抗を流れることによる電圧降下が大きくなり、出力電圧の電圧降下が無視できない程大きくなる虞がある。   When the load current of the terminal 1 is large, the base current also increases although it depends on the direct current amplification factor of the transistor TR1. For this reason, if the first impedance element 21 is a resistor as in a conventional electronic choke circuit, the voltage drop due to the base current flowing through the resistor becomes large, and the voltage drop of the output voltage may become so large that it cannot be ignored. .

そこで、本実施形態のインピーダンスアッパ２では、第１インピーダンス素子２１をインダクタ（第１インダクタＬ１）で構成している。このため、第１インピーダンス素子２１の抵抗成分は、第１インピーダンス素子２１を抵抗で構成する場合と比較して小さくなる。したがって、本実施形態のインピーダンスアッパ２では、第１インピーダンス素子２１にベース電流が流れることによる電圧降下を小さくすることができる。   Therefore, in the impedance upper 2 of the present embodiment, the first impedance element 21 is configured by an inductor (first inductor L1). For this reason, the resistance component of the 1st impedance element 21 becomes small compared with the case where the 1st impedance element 21 is comprised by resistance. Therefore, in the impedance upper 2 of the present embodiment, the voltage drop due to the base current flowing through the first impedance element 21 can be reduced.

ここで、本発明者らは、図１Ｂに示す回路において、第１インピーダンス素子２１を抵抗で構成した場合と、第１インダクタＬ１で構成した場合とで実際に測定し、インピーダンスアッパ２の出力電圧を比較した。この測定では、入力端子Ｔ１，Ｔ２間に入力する入力電圧（すなわち、線路１００の線間電圧）を２４Ｖ、端末１の負荷電流を３０ｍＡ、第１抵抗Ｒ１の抵抗値を３０Ωとした。また、この測定では、第１キャパシタＣ１及び第２キャパシタＣ２の容量値をそれぞれ１μＦとした。   Here, in the circuit shown in FIG. 1B, the present inventors actually measured when the first impedance element 21 is configured with a resistor and when configured with the first inductor L1, and output voltage of the impedance upper 2 Compared. In this measurement, the input voltage (that is, the line voltage of the line 100) input between the input terminals T1 and T2 was 24 V, the load current of the terminal 1 was 30 mA, and the resistance value of the first resistor R1 was 30Ω. In this measurement, the capacitance values of the first capacitor C1 and the second capacitor C2 were each 1 μF.

測定の結果、第１インピーダンス素子２１を抵抗（抵抗値が２０ｋΩ）で構成した場合、インピーダンスアッパ２の出力電圧は１７．５Ｖとなった。すなわち、インピーダンスアッパ２の出力電圧の電圧降下は、６．５Ｖである。一方、第１インピーダンス素子２１を第１インダクタＬ１（インダクタンスが１０ｍＨ）で構成した場合、インピーダンスアッパ２の出力電圧は２０．０Ｖとなった。すなわち、本実施形態のインピーダンスアッパ２の出力電圧の電圧降下は４．０Ｖであり、第１インピーダンス素子２１を抵抗で構成した場合と比較して小さくなった。   As a result of the measurement, when the first impedance element 21 was constituted by a resistor (resistance value: 20 kΩ), the output voltage of the impedance upper 2 was 17.5V. That is, the voltage drop of the output voltage of the impedance upper 2 is 6.5V. On the other hand, when the first impedance element 21 is composed of the first inductor L1 (inductance is 10 mH), the output voltage of the impedance upper 2 is 20.0V. That is, the voltage drop of the output voltage of the impedance upper 2 of this embodiment is 4.0 V, which is smaller than the case where the first impedance element 21 is configured by a resistor.

ここで、本実施形態のインピーダンスアッパ２における入力インピーダンスの周波数特性を図２に示す。図２に示すように、この入力インピーダンスの周波数特性では、第１インダクタＬ１の自己共振周波数付近（ここでは、２００ｋＨｚ付近）にピークが生じる。しかしながら、本実施形態のインピーダンスアッパ２では、通信信号の周波数帯域が凡そ３０ｋＨｚ〜１５０ｋＨｚであり、ピークが生じる周波数帯域を避けているので問題ない。   Here, the frequency characteristic of the input impedance in the impedance upper 2 of this embodiment is shown in FIG. As shown in FIG. 2, in the frequency characteristic of the input impedance, a peak occurs near the self-resonant frequency of the first inductor L1 (here, around 200 kHz). However, in the impedance upper 2 of the present embodiment, there is no problem because the frequency band of the communication signal is approximately 30 kHz to 150 kHz, and the frequency band where the peak occurs is avoided.

上述のように、本実施形態のインピーダンスアッパ２では、第１インピーダンス素子２１がインダクタ（第１インダクタＬ１）を有するので、第１インピーダンス素子２１の抵抗成分（レジスタンス）が小さくなる。したがって、本実施形態のインピーダンスアッパ２は、従来の端末１よりも負荷電流の大きい端末１に用いる場合でも、出力電圧の電圧降下を小さくすることができる。   As described above, in the impedance upper 2 of the present embodiment, since the first impedance element 21 includes the inductor (first inductor L1), the resistance component (resistance) of the first impedance element 21 is reduced. Therefore, even when the impedance upper 2 of the present embodiment is used for the terminal 1 having a larger load current than the conventional terminal 1, the voltage drop of the output voltage can be reduced.

ここで、本実施形態の端末１は人センサに限定されず、他の機能を有する端末であってもよい。本実施形態の端末１は、線路１００に接続される本実施形態のインピーダンスアッパ２と、電源部３と、通信部４とを少なくとも備えた構成であればよい。   Here, the terminal 1 of this embodiment is not limited to a human sensor, and may be a terminal having other functions. The terminal 1 of the present embodiment may be configured to include at least the impedance upper 2, the power supply unit 3, and the communication unit 4 of the present embodiment connected to the line 100.

なお、本実施形態のインピーダンスアッパ２では、図１Ｂに示すように、第１インダクタＬ１（第１インピーダンス素子２１）と、トランジスタＴＲ１のベースとの間にダイオード（第１ダイオードＤ１）を挿入している。このため、本実施形態のインピーダンスアッパ２では、トランジスタＴＲ１のベース電圧を第１ダイオードＤ１の順方向電圧により意図的に降下させている。このため、この構成では、トランジスタＴＲ１のベースに電流が流れ易くなり、第１ダイオードＤ１を挿入しない場合と比較してインピーダンスアッパ２の入力インピーダンスを高めることができる。なお、第１ダイオードＤ１を挿入することにより、第１ダイオードＤ１の順方向電圧の分だけ電圧降下が生じるが、入力電圧に対して順方向電圧は非常に小さいので、問題ない。   In the impedance upper 2 of this embodiment, as shown in FIG. 1B, a diode (first diode D1) is inserted between the first inductor L1 (first impedance element 21) and the base of the transistor TR1. Yes. For this reason, in the impedance upper 2 of the present embodiment, the base voltage of the transistor TR1 is intentionally lowered by the forward voltage of the first diode D1. For this reason, in this configuration, current easily flows to the base of the transistor TR1, and the input impedance of the impedance upper 2 can be increased as compared with the case where the first diode D1 is not inserted. Although the voltage drop is caused by inserting the first diode D1 by the forward voltage of the first diode D1, there is no problem because the forward voltage is very small with respect to the input voltage.

また、本実施形態のインピーダンスアッパ２では、図３Ａに示すように、第２インピーダンス素子２２をインダクタ（第２インダクタＬ２）で構成するのが望ましい。この構成では、第２インピーダンス素子２２の抵抗成分を小さくすることができる。したがって、この構成では、第２インピーダンス素子２２を第１抵抗Ｒ１で構成した場合と比較して、出力電圧の電圧降下を更に抑えることができる。   Moreover, in the impedance upper 2 of this embodiment, as shown to FIG. 3A, it is desirable to comprise the 2nd impedance element 22 with an inductor (2nd inductor L2). In this configuration, the resistance component of the second impedance element 22 can be reduced. Therefore, in this configuration, the voltage drop of the output voltage can be further suppressed as compared with the case where the second impedance element 22 is configured by the first resistor R1.

ここで、本発明者らは、図３Ａに示す回路において実際に測定した。この場合のインピーダンスアッパ２の入力インピーダンスの周波数特性を図３Ｂに示す。図３Ａに示す回路では、第２インピーダンス素子２２として、第１抵抗Ｒ１の代わりに、インダクタンスが２．２ｍＨの第２インダクタＬ２を設けている。図３Ｂに示すように、この入力インピーダンスの周波数特性では、第１キャパシタＣ１及び第２インダクタＬ２が共振回路を構成するため、その共振周波数付近（ここでは、５ｋＨｚ付近）にピークが生じる。しかしながら、このインピーダンスアッパ２では、通信信号の周波数帯域が凡そ３０ｋＨｚ〜１５０ｋＨｚであり、ピークが生じる周波数帯域を避けているので問題ない。   Here, the inventors actually measured in the circuit shown in FIG. 3A. The frequency characteristic of the input impedance of the impedance upper 2 in this case is shown in FIG. 3B. In the circuit shown in FIG. 3A, a second inductor L2 having an inductance of 2.2 mH is provided as the second impedance element 22 instead of the first resistor R1. As shown in FIG. 3B, in the frequency characteristic of the input impedance, the first capacitor C1 and the second inductor L2 form a resonance circuit, and therefore a peak occurs near the resonance frequency (here, around 5 kHz). However, in this impedance upper 2, there is no problem because the frequency band of the communication signal is about 30 kHz to 150 kHz and avoids the frequency band where the peak occurs.

ところで、上記のように、第２インピーダンス素子２２を第２インダクタＬ２で構成した場合、第１キャパシタＣ１及び第２インダクタＬ２の共振により、以下の問題を生じる虞がある。例として、本発明者らは、図３Ａに示す回路において、第２インダクタＬ２のインダクタンスを２２０μＨとして実際に測定した。この場合のインピーダンスアッパ２の入力インピーダンスの周波数特性を図４Ａに、入力端子Ｔ１，Ｔ２間の位相の周波数特性を図４Ｂに示す。図４Ｂに示すように、第１キャパシタＣ１及び第２インダクタＬ２の共振によるピーク付近の周波数帯域で、入力端子Ｔ１，Ｔ２間の位相が９０度を超えて変化している。このように、入力端子Ｔ１，Ｔ２間の位相が９０度を超えると、インピーダンスアッパ２が負性抵抗を持ち、通信信号の周波数によっては発振する虞がある。なお、負性抵抗とは、インピーダンスアッパ２の入力インピーダンスの抵抗成分が負の値となることを示す。   By the way, when the 2nd impedance element 22 is comprised by the 2nd inductor L2 as mentioned above, there exists a possibility of producing the following problems by resonance of the 1st capacitor C1 and the 2nd inductor L2. As an example, the inventors actually measured the inductance of the second inductor L2 as 220 μH in the circuit shown in FIG. 3A. FIG. 4A shows the frequency characteristics of the input impedance of the impedance upper 2 in this case, and FIG. 4B shows the frequency characteristics of the phase between the input terminals T1 and T2. As shown in FIG. 4B, the phase between the input terminals T1 and T2 changes over 90 degrees in the frequency band near the peak due to the resonance of the first capacitor C1 and the second inductor L2. As described above, when the phase between the input terminals T1 and T2 exceeds 90 degrees, the impedance upper 2 has a negative resistance and may oscillate depending on the frequency of the communication signal. The negative resistance indicates that the resistance component of the input impedance of the impedance upper 2 has a negative value.

そこで、本実施形態のインピーダンスアッパ２では、第２インダクタＬ２のインダクタンス、又は第１キャパシタＣ１の容量値の少なくとも何れか一方を大きくするのが望ましい。すなわち、少なくとも通信信号の周波数帯域において入力インピーダンスが負性抵抗を持たないように、第２インピーダンス素子２２のインダクタンスと、キャパシタ（第１キャパシタＣ１）の容量との少なくとも何れか一方が設定されるのが望ましい。   Therefore, in the impedance upper 2 of the present embodiment, it is desirable to increase at least one of the inductance of the second inductor L2 and the capacitance value of the first capacitor C1. That is, at least one of the inductance of the second impedance element 22 and the capacitance of the capacitor (first capacitor C1) is set so that the input impedance does not have a negative resistance at least in the frequency band of the communication signal. Is desirable.

例として、本発明者らは、図３Ａに示す回路において、第１キャパシタＣ１の容量値を１μＦから４７μＦに変更して実際に測定した。この場合のインピーダンスアッパ２の入力インピーダンスの周波数特性を図５Ａに、入力端子Ｔ１，Ｔ２間の位相の周波数特性を図５Ｂに示す。この場合、図５Ａに示すように、通信信号の周波数帯域において、第１キャパシタＣ１及び第２インダクタＬ２の共振によるピークが生じない。また、この場合、図５Ｂに示すように、通信信号の周波数帯域において位相が凡そ６０度であり、位相が９０度を上回らない。   As an example, the inventors actually measured the first capacitor C1 by changing the capacitance value from 1 μF to 47 μF in the circuit shown in FIG. 3A. FIG. 5A shows the frequency characteristic of the input impedance of the impedance upper 2 in this case, and FIG. 5B shows the frequency characteristic of the phase between the input terminals T1 and T2. In this case, as shown in FIG. 5A, the peak due to resonance of the first capacitor C1 and the second inductor L2 does not occur in the frequency band of the communication signal. In this case, as shown in FIG. 5B, the phase is approximately 60 degrees in the frequency band of the communication signal, and the phase does not exceed 90 degrees.

上述のように、この構成では、通信信号の周波数帯域（例えば、３０ｋＨｚ〜１５０ｋＨｚ）において位相が９０度を上回らず、インピーダンスアッパ２が負性抵抗を持たない。したがって、この構成では、通信信号の周波数帯域においてインピーダンスアッパ２の発振を起こり難くすることができる。   As described above, in this configuration, the phase does not exceed 90 degrees in the frequency band (for example, 30 kHz to 150 kHz) of the communication signal, and the impedance upper 2 does not have a negative resistance. Therefore, in this configuration, it is possible to make it difficult for the impedance upper 2 to oscillate in the frequency band of the communication signal.

ところで、本実施形態の端末１を用いたデータ伝送システムにおいて、例えば線路１００に数百台の端末１を接続し、且つ線路１００の長さが１〜数ｋｍであると仮定する。この場合、通信状況の悪い端末１では、受信部４１が通信信号を安定して受信できない虞がある。図７Ａに、通信状況の悪い端末１の受信部４１で受信した信号の波形を示す。ここで、受信部４１では、ノイズを考慮して、受信した信号のレベルと予め設定してある閾値ＴＨ１とを比較し、信号のレベルが閾値ＴＨ１を上回ると通信信号を受信したと判断する。図７Ａに示す例では、受信した信号のレベルが閾値ＴＨ１を上回らないことがあり、受信部４１が通信信号を安定して受信できない虞がある。   By the way, in the data transmission system using the terminal 1 of the present embodiment, for example, it is assumed that several hundred terminals 1 are connected to the line 100 and the length of the line 100 is 1 to several km. In this case, in the terminal 1 having a poor communication state, the receiving unit 41 may not be able to stably receive the communication signal. FIG. 7A shows a waveform of a signal received by the receiving unit 41 of the terminal 1 having a poor communication state. Here, in consideration of noise, the receiving unit 41 compares the level of the received signal with a preset threshold value TH1, and determines that a communication signal has been received when the signal level exceeds the threshold value TH1. In the example shown in FIG. 7A, the level of the received signal may not exceed the threshold value TH1, and there is a possibility that the receiving unit 41 cannot receive the communication signal stably.

そこで、本実施形態のインピーダンスアッパ２では、図６Ａに示すように、第１インダクタＬ１と直列に第２抵抗Ｒ２を電気的に接続するのが望ましい。換言すれば、第１インピーダンス素子２１は、インダクタ（第１インダクタＬ１）と直列に接続される抵抗（第２抵抗Ｒ２）を有するのが望ましい。図６Ａに示す回路では、トランジスタＴＲ１のコレクタとエミッタとの間に第２ダイオードＤ２を挿入している。第２ダイオードＤ２は、アノードがトランジスタＴＲ１のエミッタに、カソードがトランジスタＴＲ１のコレクタに電気的に接続されている。この第２ダイオードＤ２は、トランジスタＴＲ１のコレクタ−エミッタ間に逆電圧が印加された場合に、トランジスタＴＲ１に過大な電流が流れるのを回避するために用いられる。   Therefore, in the impedance upper 2 of the present embodiment, as shown in FIG. 6A, it is desirable to electrically connect the second resistor R2 in series with the first inductor L1. In other words, the first impedance element 21 preferably has a resistor (second resistor R2) connected in series with the inductor (first inductor L1). In the circuit shown in FIG. 6A, a second diode D2 is inserted between the collector and emitter of the transistor TR1. The second diode D2 has an anode electrically connected to the emitter of the transistor TR1 and a cathode electrically connected to the collector of the transistor TR1. The second diode D2 is used to prevent an excessive current from flowing through the transistor TR1 when a reverse voltage is applied between the collector and emitter of the transistor TR1.

例として、本発明者らは、図６Ａに示す回路において、第２抵抗Ｒ２の抵抗値を１ｋΩ、第２インダクタＬ２のインダクタンスを５６０μＨとして実際に測定した。なお、第１インダクタＬ１のインダクタンスは１０ｍＨ、第１キャパシタＣ１及び第２キャパシタＣ２の容量値は各々１μＦである。この場合のインピーダンスアッパ２の入力インピーダンスの周波数特性を図６Ｂに示す。また、この回路を用いた端末１を通信状況の悪い場所に設置した場合において、受信部４１で受信した信号の波形を図７Ｂに示す。図７Ｂに示すように、この回路を用いた端末１では、図７Ａに示す波形と比較して、受信部４１で受信した信号の振幅の最小値が大きくなっている。そして、この回路を用いた端末１では、受信部４１で受信した信号のレベルが全て閾値ＴＨ１を上回っており、受信部４１が通信信号を安定して受信していることがわかる。   As an example, in the circuit shown in FIG. 6A, the inventors actually measured the resistance value of the second resistor R2 as 1 kΩ and the inductance of the second inductor L2 as 560 μH. The inductance of the first inductor L1 is 10 mH, and the capacitance values of the first capacitor C1 and the second capacitor C2 are each 1 μF. FIG. 6B shows the frequency characteristics of the input impedance of the impedance upper 2 in this case. FIG. 7B shows the waveform of the signal received by the receiving unit 41 when the terminal 1 using this circuit is installed in a place with a poor communication state. As shown in FIG. 7B, in the terminal 1 using this circuit, the minimum value of the amplitude of the signal received by the receiving unit 41 is larger than the waveform shown in FIG. 7A. In the terminal 1 using this circuit, all the levels of signals received by the receiving unit 41 exceed the threshold value TH1, and it can be seen that the receiving unit 41 stably receives communication signals.

上述のように、この構成では、第１インピーダンス素子２１を第１インダクタＬ１のみで構成する場合と比較して、インピーダンスアッパ２の通信信号に対する入力インピーダンスを大きくすることができる。したがって、受信部４１で受信する信号の振幅を大きくすることができ、受信部４１における通信信号の受信の安定化を図ることができる。   As described above, in this configuration, the input impedance for the communication signal of the impedance upper 2 can be increased as compared with the case where the first impedance element 21 is configured by only the first inductor L1. Therefore, the amplitude of the signal received by the receiving unit 41 can be increased, and the reception of the communication signal in the receiving unit 41 can be stabilized.

なお、図６Ａに示すインピーダンスアッパ２では、第１インピーダンス素子２１を抵抗のみで構成する場合と比較して、第２抵抗Ｒ２の抵抗値は小さくてもよい。このため、図６Ａに示すインピーダンスアッパ２では、ベース電流が第２抵抗Ｒ２を流れることによる電圧降下も小さい。   In addition, in the impedance upper 2 shown in FIG. 6A, the resistance value of the second resistor R2 may be small as compared with the case where the first impedance element 21 is configured only by a resistor. For this reason, in the impedance upper 2 shown in FIG. 6A, the voltage drop due to the base current flowing through the second resistor R2 is also small.

更に、図８Ａに示すように、トランジスタＴＲ１のベースと第１キャパシタＣ１との間に、抵抗（第４抵抗Ｒ４）を挿入するのが望ましい。例として、図８Ａに示す回路において第４抵抗Ｒ４の抵抗値を１５０Ωとし、この回路を用いた端末１を通信状況の悪い場所に設置した場合において、受信部４１で受信した信号の波形を図８Ｂに示す。この構成では、図８Ｂに示すように、受信部４１で受信する信号の振幅の最小値をより大きくすることができるので、受信部４１における通信信号の受信の更なる安定化を図ることができる。   Furthermore, as shown in FIG. 8A, it is desirable to insert a resistor (fourth resistor R4) between the base of the transistor TR1 and the first capacitor C1. As an example, when the resistance value of the fourth resistor R4 is 150Ω in the circuit shown in FIG. 8A and the terminal 1 using this circuit is installed in a place with a poor communication situation, the waveform of the signal received by the receiving unit 41 is illustrated. Shown in 8B. In this configuration, as shown in FIG. 8B, since the minimum value of the amplitude of the signal received by the receiving unit 41 can be increased, the reception of the communication signal in the receiving unit 41 can be further stabilized. .

なお、本実施形態の端末１及びインピーダンスアッパ２の説明において示した第１インダクタＬ１や第１キャパシタＣ１等の各部品のパラメータは一例であり、各部品のパラメータは適宜変更してもよい。   Note that the parameters of the components such as the first inductor L1 and the first capacitor C1 shown in the description of the terminal 1 and the impedance upper 2 of the present embodiment are examples, and the parameters of the components may be changed as appropriate.

１ 端末
２ インピーダンスアッパ
２１ 第１インピーダンス素子
２２ 第２インピーダンス素子
３ 電源部
４ 通信部
Ｃ１ 第１キャパシタ
Ｄ１ 第１ダイオード
Ｌ１ 第１インダクタ
Ｌ２ 第２インダクタ
Ｒ２ 第２抵抗
Ｔ１，Ｔ２ 入力端子
Ｔ３，Ｔ４ 出力端子
ＴＲ１ トランジスタ
DESCRIPTION OF SYMBOLS 1 Terminal 2 Impedance upper 21 1st impedance element 22 2nd impedance element 3 Power supply part 4 Communication part C1 1st capacitor D1 1st diode L1 1st inductor L2 2nd inductor R2 2nd resistance T1, T2 Input terminal T3, T4 Output Terminal TR1 Transistor

Claims (6)

入力端子と、前記入力端子にコレクタが電気的に接続されたトランジスタと、前記トランジスタのエミッタに電気的に接続された出力端子とを備え、
前記トランジスタのベースと基準電位点との間には、キャパシタが挿入され、
前記トランジスタの前記コレクタと前記ベースとは、第１インピーダンス素子を介して電気的に接続され、
前記トランジスタの前記エミッタと前記出力端子との間には、第２インピーダンス素子が挿入され、
前記第１インピーダンス素子は、インダクタを有することを特徴とするインピーダンスアッパ。 An input terminal; a transistor having a collector electrically connected to the input terminal; and an output terminal electrically connected to an emitter of the transistor;
A capacitor is inserted between the base of the transistor and a reference potential point,
The collector and the base of the transistor are electrically connected via a first impedance element,
A second impedance element is inserted between the emitter of the transistor and the output terminal,
The first impedance element includes an inductor. 前記第１インピーダンス素子と前記トランジスタの前記ベースとの間には、ダイオードが挿入されることを特徴とする請求項１記載のインピーダンスアッパ。   The impedance upper according to claim 1, wherein a diode is inserted between the first impedance element and the base of the transistor. 前記第２インピーダンス素子は、インダクタを有することを特徴とする請求項１又は２記載のインピーダンスアッパ。   The impedance upper according to claim 1, wherein the second impedance element includes an inductor. 前記入力端子には、直流電圧に通信信号を重畳させた入力電圧が印加され、
少なくとも前記通信信号の周波数帯域において入力インピーダンスが負性抵抗を持たないように、前記第２インピーダンス素子のインダクタンスと、前記キャパシタの容量との少なくとも何れか一方が設定されることを特徴とする請求項３記載のインピーダンスアッパ。 An input voltage obtained by superimposing a communication signal on a DC voltage is applied to the input terminal,
The at least one of an inductance of the second impedance element and a capacitance of the capacitor is set so that an input impedance does not have a negative resistance at least in a frequency band of the communication signal. 3. Impedance upper according to 3. 前記第１インピーダンス素子は、前記インダクタに直列に電気的に接続される抵抗を有することを特徴とする請求項１乃至４の何れか１項に記載のインピーダンスアッパ。   The impedance upper according to any one of claims 1 to 4, wherein the first impedance element has a resistor electrically connected in series to the inductor. 線路に接続される請求項１乃至５の何れか１項に記載の前記インピーダンスアッパと、前記インピーダンスアッパを介して前記線路から直流電圧が印加されることで電源を生成する電源部と、前記線路に接続される他の機器との間で通信信号を用いた通信を行う通信部とを備えることを特徴とする端末。   The impedance upper according to any one of claims 1 to 5, connected to a line, a power supply unit that generates a power supply by applying a DC voltage from the line via the impedance upper, and the line And a communication unit that performs communication using a communication signal with another device connected to the terminal.
JP2013244339A 2013-11-26 2013-11-26 Impedance upper and terminal using the same Expired - Fee Related JP6229239B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013244339A JP6229239B2 (en) 2013-11-26 2013-11-26 Impedance upper and terminal using the same
PCT/JP2014/005908 WO2015079681A1 (en) 2013-11-26 2014-11-26 Impedance upper and terminal using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013244339A JP6229239B2 (en) 2013-11-26 2013-11-26 Impedance upper and terminal using the same

Publications (2)

Publication Number Publication Date
JP2015104025A true JP2015104025A (en) 2015-06-04
JP6229239B2 JP6229239B2 (en) 2017-11-15

Family

ID=53198647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013244339A Expired - Fee Related JP6229239B2 (en) 2013-11-26 2013-11-26 Impedance upper and terminal using the same

Country Status (2)

Country Link
JP (1) JP6229239B2 (en)
WO (1) WO2015079681A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135625A (en) * 2004-11-05 2006-05-25 Aiphone Co Ltd Interphone device
JP2011171834A (en) * 2010-02-16 2011-09-01 Panasonic Electric Works Co Ltd Communication system and electronic choke circuit
US8476969B1 (en) * 2012-02-16 2013-07-02 Battelle Memorial Institute Transistor-based filter for inhibiting load noise from entering a power supply

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135625A (en) * 2004-11-05 2006-05-25 Aiphone Co Ltd Interphone device
JP2011171834A (en) * 2010-02-16 2011-09-01 Panasonic Electric Works Co Ltd Communication system and electronic choke circuit
US8476969B1 (en) * 2012-02-16 2013-07-02 Battelle Memorial Institute Transistor-based filter for inhibiting load noise from entering a power supply

Also Published As

Publication number Publication date
JP6229239B2 (en) 2017-11-15
WO2015079681A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
US9225196B2 (en) Rectifying-and-modulating circuit and wireless power receiver incorporating the same
JP6072582B2 (en) Power transmission device, contactless power transmission system, and method for controlling transmitted power in contactless power transmission system
US9628147B2 (en) Method of automatically adjusting determination voltage and voltage adjusting device thereof
US20150171634A1 (en) Data extraction threshold circuit and method
KR100762090B1 (en) Resonance electric current detection system
KR20170122246A (en) Wireless transmission device, foreign object detection method, charger
US9882431B2 (en) Wireless power transmitter apparatus receiving load-modulated signal transmitted from wireless power receiver apparatus by changing power consumption of wireless power receiver apparatus
KR20120120422A (en) Communication system and electronic choke circuit
CN109428553A (en) Bias circuit and power amplifier circuit
CN106470507B (en) Electromagnetic heating system and surge detection device thereof
US11705758B2 (en) Wireless power transmitting terminal and control method
JP5130114B2 (en) Power line carrier communication apparatus and method
JP6229239B2 (en) Impedance upper and terminal using the same
US10687404B2 (en) Communication interface and arrangement
CN201860257U (en) Input overvoltage protection circuit
CN108243324B (en) Video monitoring system
JP2015198303A (en) coaxial communication device
US20240006918A1 (en) ASK Modulation &amp; Demodulation System
CN219737633U (en) Voltage sampling circuit of switching power supply module and power supply device
CN213021418U (en) Mountain displacement monitoring sensor based on electromagnetic field principle
US9798337B2 (en) Control system using power line communication
CN204289267U (en) Relay low voltage start circuit and electronic equipment
CN214850650U (en) Wireless power supply system negative resistance based on primary side current detection
JP4432807B2 (en) AC / DC separation circuit and power line carrier communication device
JPWO2017061093A1 (en) Non-contact power supply device and non-contact power supply system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170929

R151 Written notification of patent or utility model registration

Ref document number: 6229239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees