JP2015102867A - Organic light-emitting diode storage capacitor structure and manufacturing method of the same - Google Patents
Organic light-emitting diode storage capacitor structure and manufacturing method of the same Download PDFInfo
- Publication number
- JP2015102867A JP2015102867A JP2014082859A JP2014082859A JP2015102867A JP 2015102867 A JP2015102867 A JP 2015102867A JP 2014082859 A JP2014082859 A JP 2014082859A JP 2014082859 A JP2014082859 A JP 2014082859A JP 2015102867 A JP2015102867 A JP 2015102867A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- capacitance
- insulating layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000002184 metal Substances 0.000 claims abstract description 107
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 239000011521 glass Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract 6
- 238000005530 etching Methods 0.000 description 5
- 230000000717 retained effect Effects 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Abstract
Description
本発明は、一種のAMOLEDバックプレーンの画素レイアウト技術、特に、一種の有機発光ダイオードストレージキャパシタ構造及びその製造方法に関する。 The present invention relates to a pixel layout technique of a kind of AMOLED backplane, and more particularly to a kind of organic light emitting diode storage capacitor structure and a method for manufacturing the same.
現在、AMOLEDバックプレーンの画素レイアウトの面積を一番大きく占めるのがストレージキャパシタンスである。図1と図2が示すとおり、ストレージキャパシタンスは上下二層の平行金属層21及び22で構成している。金属層の面積が大きいほど、キャパシタンスが大きく、ストレージ容量が大きい。ストレージキャパシタンスの面積を縮小できれば、ピクセルパネルの面積を大幅に縮小できるため、正確な画素補間(Precise Pixel Interpolation、略称PPI)需求の需要を満足できる。但し、ストレージキャパシタンス面積が縮小されれば、キャパシタンスのストレージ容量も小さくなり、画素回路の駆動能力に影響を与える。
Currently, the storage capacitance is the largest component of the pixel layout area of the AMOLED backplane. As shown in FIGS. 1 and 2, the storage capacitance is composed of two upper and lower
AMOLED製品解像度の向上に伴い、画面品質要求が向上し、画素サイズが益々小さくなり、画素回路がますます複雑になる。ストレージキャパシタンス平面面積が縮小する同時に、キャパシタンス容量を維持、電気的要求を保持することが、キーとなる技術研究方向である。 As the resolution of AMOLED products increases, screen quality requirements increase, pixel sizes become smaller, and pixel circuits become more complex. At the same time as the storage capacitance plane area is reduced, maintaining the capacitance capacity and maintaining the electrical requirements are the key technical research directions.
本発明は、キャパシタンス容量に変更が起こらない前提で、キャパシタンスの平面面積を縮小し、画素品質を改善する有機発光ダイオードストレージキャパシタ構造を実現するという技術問題を解決する。 The present invention solves the technical problem of realizing an organic light emitting diode storage capacitor structure that reduces the planar area of the capacitance and improves the pixel quality on the premise that the capacitance does not change.
前記課題を解決するために、本発明は、一種の有機発光ダイオードストレージキャパシタ構造を公開した。前記構造は、ガラスベースに順次設定された多結晶シリコン層一つ、第一絶縁層一つ、第一金属層一つ、第二絶縁層一つ、第二金属層一つ及び第三絶縁層一つで構成している、前記第一金属層と前記第二金属層は相互平行で、第一キャパシタンス一つを形成した。その中、前記第三絶縁層に第三金属層が一つ設定された、前記第三金属層と前記第二金属層が相互平行で、第二キャパシタンスを一つ形成した、前記第二絶縁層と前記第三絶縁層が前記第一金属層と前記第三金属層と対照する位置にコンタクトホールが形成した、前記第二金属層が前記コンタクトホールを回避する回避スペースを形成した、前記第三金属層と前記第一金属層は前記コンタクトホールで接触、伝導するため、前記第一キャパシタンスと前記第二キャパシタンスの並列接続を形成する。 In order to solve the above problems, the present invention discloses a kind of organic light emitting diode storage capacitor structure. The structure includes one polycrystalline silicon layer, one first insulating layer, one first metal layer, one second insulating layer, one second metal layer, and a third insulating layer sequentially set on a glass base. The first metal layer and the second metal layer, which are composed of one, are parallel to each other to form one first capacitance. Among them, the second insulating layer in which one third metal layer is set on the third insulating layer, the third metal layer and the second metal layer are parallel to each other, and one second capacitance is formed. And the third insulating layer has a contact hole formed at a position opposite to the first metal layer and the third metal layer, and the second metal layer has formed an avoidance space to avoid the contact hole. Since the metal layer and the first metal layer contact and conduct through the contact hole, a parallel connection of the first capacitance and the second capacitance is formed.
本発明は、前記技術案を採用するため、下記の有益な効果を有する。立体空間の第一金属層と第二金属層で構成した第一キャパシタンスに第三金属層を一つ追加することにより、それと第二金属層で第二キャパシタンスを一つ構成し、次は、コンタクトホールにて第一金属層と第三金属層を接触、伝導させ、第二キャパシタンスと第一キャパシタンスが、相互並列接続する二つのキャパシタンス構造を構成している。これにより、ストレージキャパシタンスの平面面積を軽減する同時に、キャパシタンスの容量を保持し、画素回路の駆動能力に影響を与えない。 The present invention employs the above technical solution, and thus has the following beneficial effects. By adding one third metal layer to the first capacitance composed of the first metal layer and the second metal layer in the three-dimensional space, one second capacitance is composed of it and the second metal layer. The first metal layer and the third metal layer are contacted and conducted in the hole, and the second capacitance and the first capacitance constitute two capacitance structures connected in parallel with each other. As a result, the planar area of the storage capacitance is reduced, and at the same time, the capacitance is retained and the driving capability of the pixel circuit is not affected.
本発明による一層の改善は以下とおりである。前記回避スペースの面積が前記コンタクトホールの面積より大きい。また、前記第三絶縁層の材料が前記回避スペースとコンタクトホールの間に堆積、充填されている。第二金属層を制作する時、コンタクトホールの対照位置を回避する必要がある。また、回避範囲はコンタクトホールより大きいため、第三絶縁層は堆積するようになり、コンタクトホールエッチングが終わった後、第二金属層の側壁に一定の第三絶縁層材料を留保し、第三金属層が堆積する時、コンタクトホールに流れ込んで、側面の第二金属層に接触するこを避ける。 Further improvements according to the present invention are as follows. The area of the avoidance space is larger than the area of the contact hole. The material of the third insulating layer is deposited and filled between the avoidance space and the contact hole. When creating the second metal layer, it is necessary to avoid the contact hole contrast position. Also, since the avoidance range is larger than the contact hole, the third insulating layer is deposited. After the contact hole etching is finished, a certain third insulating layer material is retained on the side wall of the second metal layer, and the third insulating layer is retained. When the metal layer is deposited, avoid flowing into the contact hole and contacting the second metal layer on the side.
本発明は、また、一種の有機発光ダイオードストレージキャパシタ構造の製造方法を公開した。ガラスベースに多結晶シリコン層一つ、第一絶縁層一つ、第一金属層一つ、第二絶縁層一つ、第二金属層一つ及び第三絶縁層一つを順次に形成し、前記第一金属層と前記第二金属層が相互平行で、第一キャパシタンスを一つ形成する。その中、前記第二金属層を形成する時、一つの回避スペースを形成し、前記第二金属層に前記第三絶縁層を形成する。また、前記第三絶縁層の材料を前記回避スペースに堆積させる。 The present invention also discloses a method of manufacturing a kind of organic light emitting diode storage capacitor structure. In order to form one polycrystalline silicon layer, one first insulating layer, one first metal layer, one second insulating layer, one second metal layer, and one third insulating layer on a glass base, The first metal layer and the second metal layer are parallel to each other to form a first capacitance. Among them, when forming the second metal layer, one avoidance space is formed, and the third insulating layer is formed on the second metal layer. The material of the third insulating layer is deposited in the avoidance space.
前記第二絶縁層と前記第三絶縁層が前記第一金属層と回避スペースに対称する位置でコンタクトホールを形成する。 Contact holes are formed at positions where the second insulating layer and the third insulating layer are symmetrical to the first metal layer and the avoidance space.
前記第三絶縁層に第三金属層を一つ形成し、前記第三金属層と前記第二金属層が相互平行で、第二キャパシタンスを一つ形成する。また、前記コンタクトホールにて、前記第三金属層と前記第一金属層を接触、伝導させるため、前記第一キャパシタンスと前記第二キャパシタンスの並列接続を形成する。 One third metal layer is formed on the third insulating layer, and the third metal layer and the second metal layer are parallel to each other to form one second capacitance. Further, in order to contact and conduct the third metal layer and the first metal layer in the contact hole, a parallel connection of the first capacitance and the second capacitance is formed.
次は、図と具体実施方式で、本発明をより詳しく説明する。 Next, the present invention will be described in more detail with reference to the drawings and specific implementation methods.
本発明は、一種の有機発光ダイオードストレージキャパシタ構造を公開した。図3〜図5が示すとおり、ガラスベース11に多結晶シリコン層12が一つ、第一絶縁層13が一つ、第一金属層14が一つ、第二絶縁層15が一つ、第二金属層16が一つと第三絶縁層17が一つ、順次に設定された。第一金属層14と第二金属層16が相互平行で、第一キャパシタンスC1を一つ形成した。
The present invention has disclosed a kind of organic light emitting diode storage capacitor structure. 3 to 5, the glass base 11 has one
第三絶縁層17に第三金属層18が一つあり、第三金属層18と第二金属層16が相互平行で第二キャパシタンスC2を一つ形成している。第二絶縁層15と第三絶縁層17が第一金属層14及び第三金属層18に対称する位置にコンタクトホール19が形成され、第二金属層16は、コンタクトホール19を回避する回避スペース190を形成した。回避スペース190の面積がコンタクトホール19の面積より大きく、また、第三絶縁層17の材料が回避スペース190とコンタクトホール19の間に堆積、充填され、コンタクトホール19のエッチングが終わった後、第二金属層16の側壁に一定の第三絶縁層17の材料を残し、第三金属層18が堆積する時、コンタクトホール19に流れ込んで、側面第二金属層16に接触することを回避する。第三金属層18はコンタクトホール19にて、第一金属層14に直接に接触、伝導する、第一キャパシタンスC1と第二キャパシタンスC2が並列接続する構造を構成した。
The third
本発明の有機発光ダイオードストレージキャパシタ構造の製造方法は主に下記工程が含まれる。 The manufacturing method of the organic light emitting diode storage capacitor structure of the present invention mainly includes the following steps.
ガラスベース11に多結晶シリコン層12を堆積する、多結晶シリコン層12に第一絶縁層13を形成する、第一絶縁層13に第一金属層14を形成し、エッチングを行う。第一金属層14に第二絶縁層15を再形成し、第二絶縁層15に第二金属層16を再形成し、エッチングを行う。第一金属層14と第二金属層16が相互平行で、第一キャパシタンスC1を形成する、第二金属層16を形成する時、第二金属層16にエッチングを行い、回避スペース190を形成する、第二金属層16に第三絶縁層17を堆積し、第三絶縁層17の材料を回避スペース190の内側に堆積させ、第二金属層16の側壁に一定の第三絶縁層17の材料を残す。
A
次は、第二絶縁層15と第三絶縁層17が第一金属層14と回避スペース190に対称する位置にコンタクトホール19を形成する。
Next, the
第三絶縁層17に第三金属層18を一つ堆積し、エッチングを行い、第三金属層18と第二金属層16が相互平行で、第二キャパシタンスC2を一つ形成し、コンタクトホール19にて第三金属層18と第一金属層14を接触、伝導させる。第一キャパシタンスC1と第二キャパシタンスC2が並列接続する構造を構成する。
One
本発明の有機発光ダイオードストレージキャパシタ構造は、立体空間の第一金属層14と第二金属層16で構成した第一キャパシタンスC1に第三金属層18を一つ追加することにより、それと第二金属層16で第二キャパシタンスC2を一つ構成し、次は、コンタクトホール19にて第一金属層14と第三金属層18を接触、伝導させ、第二キャパシタンスC2と第一キャパシタンスC1が、相互並列接続する二つのキャパシタンス構造を構成している。これより、ストレージキャパシタンスの平面面積を軽減する同時に、キャパシタンスの容量を保持し、画素回路の駆動能力に影響を与えない。
The organic light emitting diode storage capacitor structure of the present invention is obtained by adding one
以上は、図と実施例で本発明を詳しく説明したが、本分野の普通の技術者は前記説明に基づき、本発明の各種の変化例を作り出せる。そのため、実施例のある細部は、本発明の限定とならない。本発明は附録とする権利要求書で陳述した範囲を本発明の保護範囲にする。 Although the present invention has been described in detail with reference to the drawings and embodiments, ordinary engineers in the field can make various modifications of the present invention based on the above description. Thus, certain details of the embodiments are not a limitation of the present invention. The scope of protection of the present invention shall be the scope described in the appendices.
Claims (3)
前記第二金属層を制作する時、回避スペースを一つ形成し、前記第二金属層に前記第三絶縁層を制作し、また、前記第三絶縁層の材料は前記回避スペースに堆積し、
前記第二絶縁層と前記第三絶縁層が前記第一金属層と回避スペースに対照する位置でコンタクトホールを形成し、
前記第三絶縁層に第三金属層を一つ制作し、前記第三金属層と前記第二金属層が相互平行で、第二キャパシタンスを一つ形成し、また、前記コンタクトホールを通じ、前記第三金属層と前記第一金属層を接触、伝道させ、前記第一キャパシタンスと前記第二キャパシタンスの並列接続を形成する一種の有機発光ダイオードストレージキャパシタ構造の製造方法。 One polycrystalline silicon layer, one first insulating layer, one first metal layer, one second insulating layer, one second metal layer and one third insulating layer on a glass base In order, the first metal layer and the second metal layer are parallel to each other to form a first capacitance,
When producing the second metal layer, one avoidance space is formed, the third insulation layer is produced on the second metal layer, and the material of the third insulation layer is deposited on the avoidance space,
Forming a contact hole at a position where the second insulating layer and the third insulating layer contrast with the first metal layer and the avoidance space;
One third metal layer is formed on the third insulating layer, the third metal layer and the second metal layer are parallel to each other, and one second capacitance is formed. A method of manufacturing a type of organic light emitting diode storage capacitor structure in which three metal layers and the first metal layer are contacted and transmitted to form a parallel connection of the first capacitance and the second capacitance.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013105977901 | 2013-11-22 | ||
CN201310597790.1A CN103730450A (en) | 2013-11-22 | 2013-11-22 | Organic electric excitation light-emitting diode storage capacitor structure and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015102867A true JP2015102867A (en) | 2015-06-04 |
Family
ID=50454467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014082859A Pending JP2015102867A (en) | 2013-11-22 | 2014-04-14 | Organic light-emitting diode storage capacitor structure and manufacturing method of the same |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2015102867A (en) |
CN (1) | CN103730450A (en) |
TW (1) | TW201521255A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017198992A (en) * | 2016-04-29 | 2017-11-02 | エルジー ディスプレイ カンパニー リミテッド | Back plane substrate and organic light-emitting display device using the same |
US10084030B2 (en) | 2016-04-29 | 2018-09-25 | Lg Display Co., Ltd. | Backplane substrate and organic light emitting diode display using the same |
CN111682047A (en) * | 2020-06-12 | 2020-09-18 | 福建华佳彩有限公司 | Compensation capacitor structure and capacitance value improving method thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN207909879U (en) * | 2018-03-28 | 2018-09-25 | 京东方科技集团股份有限公司 | array substrate, display panel and display device |
CN111653577B (en) * | 2020-06-16 | 2023-10-27 | 京东方科技集团股份有限公司 | Display substrate and display device |
CN116745914A (en) * | 2021-06-11 | 2023-09-12 | 华为技术有限公司 | Integrated device, semiconductor device and manufacturing method of integrated device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0772506A (en) * | 1993-06-14 | 1995-03-17 | Casio Comput Co Ltd | Thin film transistor panel |
JP2002352955A (en) * | 2001-03-19 | 2002-12-06 | Seiko Epson Corp | Manufacturing method of display device, the display device, and electronic device |
JP2014010435A (en) * | 2012-07-03 | 2014-01-20 | Dainippon Printing Co Ltd | Display panel and display device including display panel |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100674842B1 (en) * | 2005-03-07 | 2007-01-26 | 삼성전기주식회사 | Print Circuit Board Having the Embedded Multilayer Chip Capacitor |
US8094429B2 (en) * | 2009-06-22 | 2012-01-10 | Industrial Technology Research Institute | Multilayer capacitors and methods for making the same |
CN101989621B (en) * | 2009-08-06 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | Metal-insulator-metal (MIM) capacitor and manufacturing method thereof |
TWI405322B (en) * | 2010-12-29 | 2013-08-11 | Ind Tech Res Inst | Embedded capacitive substrate module |
-
2013
- 2013-11-22 CN CN201310597790.1A patent/CN103730450A/en active Pending
- 2013-12-19 TW TW102147109A patent/TW201521255A/en unknown
-
2014
- 2014-04-14 JP JP2014082859A patent/JP2015102867A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0772506A (en) * | 1993-06-14 | 1995-03-17 | Casio Comput Co Ltd | Thin film transistor panel |
JP2002352955A (en) * | 2001-03-19 | 2002-12-06 | Seiko Epson Corp | Manufacturing method of display device, the display device, and electronic device |
JP2014010435A (en) * | 2012-07-03 | 2014-01-20 | Dainippon Printing Co Ltd | Display panel and display device including display panel |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017198992A (en) * | 2016-04-29 | 2017-11-02 | エルジー ディスプレイ カンパニー リミテッド | Back plane substrate and organic light-emitting display device using the same |
US10084030B2 (en) | 2016-04-29 | 2018-09-25 | Lg Display Co., Ltd. | Backplane substrate and organic light emitting diode display using the same |
CN111682047A (en) * | 2020-06-12 | 2020-09-18 | 福建华佳彩有限公司 | Compensation capacitor structure and capacitance value improving method thereof |
Also Published As
Publication number | Publication date |
---|---|
TW201521255A (en) | 2015-06-01 |
CN103730450A (en) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015102867A (en) | Organic light-emitting diode storage capacitor structure and manufacturing method of the same | |
US11121199B1 (en) | Display panel and manufacturing method for the same | |
US10514791B2 (en) | In-cell OLED touch display device | |
CN104064688B (en) | There is manufacture method and this TFT substrate of the TFT substrate of storage electric capacity | |
CN105742296B (en) | A kind of array substrate and preparation method thereof, display panel and display device | |
WO2021012408A1 (en) | Array substrate, display panel and preparation method for array substrate | |
CN102569187B (en) | Low-temperature polysilicon display device and manufacturing method thereof | |
CN103474437B (en) | A kind of array base palte and preparation method thereof and display unit | |
CN104659063A (en) | Display substrate, manufacture method thereof, display panel and mask plate | |
WO2016202071A1 (en) | Touch panel and manufacturing method thereof, and display apparatus | |
CN105047609A (en) | Organic light emitting diode array substrate, fabrication method thereof and touch control display device | |
JP2011192973A5 (en) | Method of manufacturing transistor | |
WO2021254317A1 (en) | Display substrate and manufacturing method therefor, and display device | |
US10139941B2 (en) | Touch panel, manufacturing method thereof, and touch device | |
WO2015100897A1 (en) | Array substrate, preparation method thereof, and display device | |
CN109671722B (en) | Organic light emitting diode array substrate and manufacturing method thereof | |
CN107591480A (en) | Dot structure vertical-channel OTFT and preparation method thereof | |
JP6055077B2 (en) | Transistor manufacturing method, transistor, array substrate, and display device | |
WO2022134821A1 (en) | Display panel, display apparatus, and method for manufacturing display panel | |
WO2017206624A1 (en) | Wire routing structure, array substrate, manufacturing method thereof, and display panel | |
CN105788516A (en) | OLED display panel, manufacturing method thereof, and active matrix organic light-emitting display | |
TWI676307B (en) | Organic electroluminescent device and preparation method thereof | |
CN102760750B (en) | Organic light emitting diode (OLED) metal oxide and preparation method thereof | |
CN109411518B (en) | Organic light emitting diode display and manufacturing method thereof | |
JP6560760B2 (en) | Coplanar oxide semiconductor TFT substrate structure and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151020 |