JP2015100022A

JP2015100022A - Signal processor

Info

Publication number: JP2015100022A
Application number: JP2013238995A
Authority: JP
Inventors: 豪松波; Takeshi Matsunami
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2013-11-19
Filing date: 2013-11-19
Publication date: 2015-05-28

Abstract

PROBLEM TO BE SOLVED: To suppress the generation of clips and secure a dynamic range of signals in a signal processor including a DEM-DAC.SOLUTION: A signal processor includes: a determination section that compares a level corresponding to an amplitude of a first digital signal with a predetermined threshold value, and determines whether or not the level is less than the predetermined threshold value; a dither signal generating section which generates a dither signal corresponding to the level when a determination result by the determination section is affirmative; an adder circuit which outputs an added signal obtained by adding the first digital signal and the dither signal; and a DA converter using a dynamic element matching method, which converts a second digital signal obtained on the basis of the added signal into an analog signal.

Description

本発明は、デジタル信号をアナログ信号に変換する信号処理装置に関する。 The present invention relates to a signal processing apparatus that converts a digital signal into an analog signal.

Ｄ/Ａ変換の精度を向上させる技術としてＤＥＭ（Dynamic Element Matching;ダイナミックエレメントマッチング）技術がある。例えば、特許文献１には、信号処理装置に、デジタル信号のビット数（５ビット）に対応するＤＥＭ方式のＤＡ変換器（ＤＥＭ−ＤＡＣ）を設けた構成が開示されている（特許文献１参照）。 As a technique for improving the accuracy of D / A conversion, there is a DEM (Dynamic Element Matching) technique. For example, Patent Document 1 discloses a configuration in which a DEM DA converter (DEM-DAC) corresponding to the number of bits of a digital signal (5 bits) is provided in a signal processing device (see Patent Document 1). ).

特開２０１２−２３５２６６号公報JP 2012-235266 A

ＤＥＭ―ＤＡＣは複数のエレメントを具備する構成が一般的である。これらのエレメントのそれぞれは、特性にばらつきが生じることがある。複数のエレメント間における特性のばらつきを抑制するため、所定時間毎に使用するエレメントを切り替えて、誤差を時間平均化することがある。
ところで、ＤＥＭ―ＤＡＣで使用するエレメントの数は、デジタル信号の振幅に応じて定められる。すなわち、デジタル信号の振幅が大きければ使用されるエレメントの数が大きくなる一方、デジタル信号の振幅が小さければ使用されるエレメントの数は小さくなる。
デジタル信号の振幅が小さいと、使用されるエレメントの数が限られ、誤差が十分に平均化されないことがある。この誤差を抑制する技術の１つに、デジタル信号にディザ信号を付加する手法がある。この手法によれば、ディザ信号の付加量に対応してデジタル信号の振幅が大きくなるので、エレメントを十分切り替えることができ、誤差を低減することが可能となる。
しかしながら、デジタル信号のレベルが大きい部分にディザを付加すると、オーバーフローによって信号波形のピークが切り取られる現象（クリップ；ｃｌｉｐ）が発生し、アナログ信号に歪が生じる虞れがある。一方で、クリップを回避するために、デジタル信号のフルスケースのレンジから、ディザ信号の付加量に相当する分を、差し引くこととすると、ダイナミックレンジが狭小化するおそれがある。
本発明はこのような事情に鑑みてなされたものであり、ＤＥＭ技術を利用したＤ／Ａ変換回路において、クリップが発生することを抑制するとともに、信号のダイナミックレンジを確保することを解決課題の一つとする。 A DEM-DAC generally includes a plurality of elements. Each of these elements may have variations in characteristics. In order to suppress variation in characteristics among a plurality of elements, the elements to be used may be switched at predetermined intervals to average the errors over time.
Incidentally, the number of elements used in the DEM-DAC is determined according to the amplitude of the digital signal. That is, when the amplitude of the digital signal is large, the number of elements to be used increases. On the other hand, when the amplitude of the digital signal is small, the number of elements to be used decreases.
If the amplitude of the digital signal is small, the number of elements used is limited and the error may not be sufficiently averaged. One technique for suppressing this error is to add a dither signal to a digital signal. According to this method, the amplitude of the digital signal increases corresponding to the added amount of the dither signal, so that the elements can be sufficiently switched and the error can be reduced.
However, if dither is added to a portion where the level of the digital signal is high, a phenomenon that the peak of the signal waveform is cut off due to overflow (clip) occurs, and there is a possibility that the analog signal is distorted. On the other hand, if the amount corresponding to the added amount of the dither signal is subtracted from the full-case range of the digital signal to avoid clipping, the dynamic range may be narrowed.
The present invention has been made in view of such circumstances, and in a D / A conversion circuit using DEM technology, it is possible to suppress the occurrence of clipping and to secure a dynamic range of a signal. One.

上述した課題を解決するために、本発明の一態様に係る信号処理装置は、第１デジタル信号の振幅に対応するレベルと所定の閾値とを比較して、前記レベルが前記所定の閾値未満であるか否かを判定する判定部と、前記判定部の判定結果が肯定である場合に前記レベルに応じた大きさのディザ信号を生成するディザ信号生成部と、前記第１デジタル信号と前記ディザ信号とを加算して得た加算信号を出力する加算回路と、前記加算信号に基づいて得られた第２デジタル信号をアナログ信号に変換するダイナミックエレメントマッチング方式のＤＡ変換器と、を具備することを特徴とする。
この一態様では、第１デジタル信号の振幅に対応するレベルが所定の閾値未満であるときに、第１デジタル信号にディザ信号が加算される。このため、オーバーフローの発生を抑制する観点から閾値を適切に定めることにより、オーバーフローを抑制するとともに、クリップの発生を回避することが可能になる。 In order to solve the above-described problem, a signal processing device according to an aspect of the present invention compares a level corresponding to the amplitude of the first digital signal with a predetermined threshold, and the level is less than the predetermined threshold. A determination unit that determines whether or not there is a dither signal generation unit that generates a dither signal having a magnitude corresponding to the level when the determination result of the determination unit is affirmative, the first digital signal, and the dither An addition circuit that outputs an addition signal obtained by adding the signals, and a dynamic element matching DA converter that converts the second digital signal obtained based on the addition signal into an analog signal. It is characterized by.
In this aspect, the dither signal is added to the first digital signal when the level corresponding to the amplitude of the first digital signal is less than a predetermined threshold. For this reason, by appropriately determining the threshold value from the viewpoint of suppressing the occurrence of overflow, it is possible to suppress the overflow and avoid the occurrence of a clip.

上記態様において、前記判定部は、前記第１デジタル信号の振幅に対応する包絡線のレベルを検出し、前記包絡線のレベルが前記所定の閾値未満であるか否かを判定する構成としてもよい。
この態様では、包絡線検波器（envelope detector）等によって第１デジタル信号の振幅に対応する包絡線（envelope）のレベルを検出してもよい。このため、この態様によれば、構成を複雑化することなく、上述した効果を奏することが可能になる。 In the above aspect, the determination unit may be configured to detect an envelope level corresponding to an amplitude of the first digital signal and determine whether the envelope level is less than the predetermined threshold. .
In this aspect, the envelope level corresponding to the amplitude of the first digital signal may be detected by an envelope detector or the like. For this reason, according to this aspect, the above-described effects can be achieved without complicating the configuration.

また、上記態様において、前記ダイナミックエレメントマッチング方式のＤＡ変換器は、前記アナログ信号を外部に出力する出力部を備え、前記ディザ信号生成部は、前記ディザ信号を反転させた逆ディザ信号を生成し、前記出力部は、アナログ変換された前記逆ディザ信号を、前記アナログ信号に加算する構成としてもよい。
この態様によれば、オーバーフローおよびクリップの発生を実効的に抑制するとともに、ディザ信号に対応したオフセットがアナログ信号に与えられることを回避する、という効果を奏する。 Further, in the above aspect, the DA converter of the dynamic element matching method includes an output unit that outputs the analog signal to the outside, and the dither signal generation unit generates an inverse dither signal obtained by inverting the dither signal. The output unit may add the analog-converted inverse dither signal to the analog signal.
According to this aspect, it is possible to effectively suppress the occurrence of overflow and clipping and to avoid giving an offset corresponding to the dither signal to the analog signal.

また、上記態様において、前記判定部は、さらに、前記レベルが前記閾値未満である時間が所定時間以上であるか否かを判定する構成としてもよい。この態様によれば、レベルが閾値未満である時間が所定時間以上であるか否かが判定されるので、例えばレベルが閾値付近にあるときに、チャタリングが発生することを実効的に抑制することが可能になる。 Moreover, the said aspect WHEREIN: The said determination part is good also as a structure which determines whether the time when the said level is less than the said threshold value is more than predetermined time. According to this aspect, since it is determined whether or not the time during which the level is less than the threshold is equal to or longer than the predetermined time, for example, when the level is near the threshold, the occurrence of chattering is effectively suppressed. Is possible.

また、上記態様において、前記閾値には、第１閾値と、前記第１閾値よりも小さい第２閾値と、を少なくとも含み、前記判定部は、前記レベルが第１閾値未満であるか否かを判定し、前記判定結果が肯定である場合に、さらに、前記レベルと前記第２閾値とを比較し、前記ディザ信号生成部は、前記レベルが前記第２閾値未満であるときに第１ディザ信号を生成し、前記レベルが前記第２閾値以上第１閾値未満であるときに第１ディザ信号よりも小さい第２ディザ信号を生成するようにしてもよい。この態様によれば、２つの閾値とレベルとの関係に応じてディザ信号を生成するので、オーバーフローやクリップの発生を実効的に抑制することができる、という効果を奏する。
なお、上記態様では、２つの閾値にヒステリシスを持たせるように制御してもよい。この態様によってもチャタリングの発生を実効的に抑制することが可能である。 Further, in the above aspect, the threshold includes at least a first threshold and a second threshold smaller than the first threshold, and the determination unit determines whether the level is less than the first threshold. If the determination result is affirmative, the level is further compared with the second threshold value, and the dither signal generator is configured to output a first dither signal when the level is less than the second threshold value. And a second dither signal smaller than the first dither signal may be generated when the level is greater than or equal to the second threshold and less than the first threshold. According to this aspect, since the dither signal is generated according to the relationship between the two threshold values and the level, there is an effect that the occurrence of overflow and clipping can be effectively suppressed.
In the above aspect, the two threshold values may be controlled to have hysteresis. This mode can also effectively suppress the occurrence of chattering.

なお、本発明は、信号処理装置のみならず、信号処理装置のプログラムとしても概念することができる。上記プログラムは記録媒体に格納されても良い。 The present invention can be conceptualized not only as a signal processing apparatus but also as a program for the signal processing apparatus. The program may be stored in a recording medium.

第１実施形態における信号処理装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the signal processing apparatus in 1st Embodiment. 第１実施形態における判定部の構成を示すブロック図である。It is a block diagram which shows the structure of the determination part in 1st Embodiment. 第１実施形態におけるＤＥＭ―ＤＡＣの構成を示す図である。It is a figure which shows the structure of DEM-DAC in 1st Embodiment. 第１実施形態におけるレベル判定の一例について説明する図である。It is a figure explaining an example of the level determination in 1st Embodiment. 第１実施形態におけるレベル判定の別の一例について説明する図である。It is a figure explaining another example of the level determination in 1st Embodiment. 第１実施形態におけるレベル判定の別の一例について説明する図である。It is a figure explaining another example of the level determination in 1st Embodiment. 第１実施形態におけるレベル判定部の構成を示すブロック図である。It is a block diagram which shows the structure of the level determination part in 1st Embodiment. 第１実施形態におけるレベル判定の別の一例について説明する図である。It is a figure explaining another example of the level determination in 1st Embodiment. 第２実施形態における判定部の構成を示すブロック図である。It is a block diagram which shows the structure of the determination part in 2nd Embodiment. 第２実施形態におけるレベル判定の一例について説明する図である。It is a figure explaining an example of the level determination in 2nd Embodiment. 応用例・変形例における信号処理装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the signal processing apparatus in an application example and a modification.

以下、本発明の実施形態について図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

＜第１実施形態＞
実施形態では、本発明における信号処理装置をオーディオ信号処理装置に適用した例を示して説明する。オーディオ信号処理装置は、複数チャンネルのオーディオ信号を処理してアナログ信号に変換するとともに、アナログ信号処理を適宜施して音響信号を再生する、例えばＡＶアンプ等のようなオーディオ機器である。 <First Embodiment>
In the embodiment, an example in which the signal processing device according to the present invention is applied to an audio signal processing device will be described. The audio signal processing device is an audio device such as an AV amplifier that processes audio signals of a plurality of channels and converts them into analog signals, and appropriately performs analog signal processing to reproduce sound signals.

図１は、本発明の信号処理装置の概略構成を示すブロック図である。この図に示されるように、信号処理装置１００は、信号処理回路１１０と、オーバーサンプリング回路１２０と、判定部１３０と、ディザ信号生成回路１４０と、記憶部１５０と、加算回路１６０と、ΔΣ変調回路１７０と、ＤＥＭ―ＤＡＣ１８０と、増幅部１９０とを含んで構成される。 FIG. 1 is a block diagram showing a schematic configuration of a signal processing apparatus of the present invention. As shown in this figure, the signal processing apparatus 100 includes a signal processing circuit 110, an oversampling circuit 120, a determination unit 130, a dither signal generation circuit 140, a storage unit 150, an addition circuit 160, and ΔΣ modulation. The circuit 170, the DEM-DAC 180, and the amplification unit 190 are included.

これらのうち、信号処理回路１１０は、デジタル信号処理専用のＤＳＰ（Digital Signal Processor）等である。信号処理回路１１０は、ＰＣＭ（Pulse Code Modulation;パルスコード変調）形式のオーディオデータＤｉｎにデジタル信号処理を施してオーバーサンプリング回路１２０に供給する。
オーバーサンプリング回路１２０は、デジタル信号に、サンプリングポイントを時間方向に補完するオーバーサンプリング処理、および、折り返し雑音（Aliasing Noise）や量子化雑音(Quantization Noise)等を低減させるフィルタ処理を施して第１デジタル信号Ｄ１を生成する。生成された第１デジタル信号Ｄ１は、判定部１３０および加算回路１６０にそれぞれ供給される。 Among these, the signal processing circuit 110 is a DSP (Digital Signal Processor) dedicated to digital signal processing. The signal processing circuit 110 performs digital signal processing on audio data Din in the PCM (Pulse Code Modulation) format and supplies it to the oversampling circuit 120.
The oversampling circuit 120 subjects the digital signal to oversampling processing that complements sampling points in the time direction, and filter processing that reduces aliasing noise, quantization noise, and the like. A signal D1 is generated. The generated first digital signal D1 is supplied to the determination unit 130 and the addition circuit 160, respectively.

判定部１３０は、第１デジタル信号Ｄ１の振幅に応じたレベルが所定の閾値未満であるか否かを判定する。デジタル信号処理において、信号の情報量を示す一の指標であるダイナミックレンジ（dynamic range）は、設計時に予め割り当てられたビット数によって制限を受ける。また、デジタル信号の振幅は時間とともに変動する。
このようなデジタル信号のうち、振幅が大きい部分については、ディザ信号Dither(N)が付加されるとダイナミックレンジを超えてしまいクリップすることがある。そこで、本実施形態では、判定部１３０によって第１デジタル信号Ｄ１の振幅に応じたレベルが所定の閾値未満であるか否かを判定することとし、当該判定結果が肯定である場合にディザ信号を加算する構成としている。判定部１３０における処理の詳細については後述する。 The determination unit 130 determines whether or not the level corresponding to the amplitude of the first digital signal D1 is less than a predetermined threshold value. In digital signal processing, a dynamic range, which is an index indicating the amount of signal information, is limited by the number of bits allocated in advance during design. Also, the amplitude of the digital signal varies with time.
Of such a digital signal, a portion having a large amplitude may exceed the dynamic range and be clipped when the dither signal Dither (N) is added. Therefore, in this embodiment, the determination unit 130 determines whether or not the level corresponding to the amplitude of the first digital signal D1 is less than a predetermined threshold, and if the determination result is affirmative, the dither signal is output. It is configured to add. Details of processing in the determination unit 130 will be described later.

図２は、判定部１３０の構成を示すブロック図である。図２に示されるように、判定部１３０は、包絡線検出部１３２とレベル判定部１３４とを内包する。包絡線検出部１３２は、第１デジタル信号Ｄ１の信号波形から包絡線のレベルを検出することにより振幅レベル信号ＥＶを生成する、包絡線検波回路（Envelope Detector）等である。
レベル判定部１３４は、包絡線のレベルを示す振幅レベル信号ＥＶと、記憶部１５０から読み出した所定の閾値とを比較して、振幅レベル信号ＥＶが所定の閾値未満である場合にアクティブ（この例では、Ｈレベル）となり、所定の閾値以上である場合に非アクティブ（この例では、Ｌレベル）となる判定信号ＤＥＴを生成する。振幅レベル信号ＥＶが所定の閾値未満である場合、レベル判定部１３４は、振幅レベル信号ＥＶと所定の閾値Ｄｔｈとの差分に応じてディザ信号Dither(N)の大きさを決定し、判定信号ＤＥＴに、ディザ信号Dither(N)の大きさを示す情報（付帯情報）を付帯させてディザ信号生成回路１４０に供給する。 FIG. 2 is a block diagram illustrating a configuration of the determination unit 130. As shown in FIG. 2, the determination unit 130 includes an envelope detection unit 132 and a level determination unit 134. The envelope detector 132 is an envelope detector or the like that generates an amplitude level signal EV by detecting the envelope level from the signal waveform of the first digital signal D1.
The level determination unit 134 compares the amplitude level signal EV indicating the envelope level with a predetermined threshold value read from the storage unit 150, and is active when the amplitude level signal EV is less than the predetermined threshold value (this example The determination signal DET that is inactive (in this example, L level) when it is equal to or higher than a predetermined threshold is generated. When the amplitude level signal EV is less than the predetermined threshold value, the level determination unit 134 determines the magnitude of the dither signal Dither (N) according to the difference between the amplitude level signal EV and the predetermined threshold value Dth, and determines the determination signal DET. In addition, information indicating the magnitude of the dither signal Dither (N) (supplemental information) is attached to the dither signal generation circuit 140.

ディザ信号生成回路１４０は、判定部１３０の判定結果が肯定（判定信号ＤＥＴがアクティブ）である場合、振幅レベル信号ＥＶに応じたディザ信号Dither(N)、すなわち、振幅レベル信号ＥＶと所定の閾値Ｄｔｈとの差分に応じて決定された大きさのディザ信号Dither(N)を、付帯情報を参照して生成する。ディザ信号生成回路１４０は、生成したディザ信号Dither(N)を加算回路１６０に供給する。また、ディザ信号生成回路１４０は、ディザ信号Dither(N)を反転した逆ディザ信号Dither(/N)を生成して後述するＤＥＭ−ＤＡＣ１８０に供給する。
一方、判定部１３０の判定結果が否定（判定信号ＤＥＴが非アクティブ）である場合、ディザ信号生成回路１４０は、ディザ信号Dither(N)及び逆ディザ信号Dither(/N)を生成しない。
なお、ディザ信号Dither(N)及び逆ディザ信号Dither(/N)は、直流であってもよいし、交流であってもよい。交流の場合は、可聴領域外の周波数帯域であることが好ましい。
以降の説明においては、ディザ信号生成回路１４０が直流のディザ信号Dither(N)及び逆ディザ信号Dither(/N)を生成することを想定する。 When the determination result of the determination unit 130 is affirmative (the determination signal DET is active), the dither signal generation circuit 140 has a dither signal Dither (N) corresponding to the amplitude level signal EV, that is, the amplitude level signal EV and a predetermined threshold value. A dither signal Dither (N) having a magnitude determined according to the difference from Dth is generated with reference to the accompanying information. The dither signal generation circuit 140 supplies the generated dither signal Dither (N) to the addition circuit 160. Further, the dither signal generation circuit 140 generates a reverse dither signal Dither (/ N) obtained by inverting the dither signal Dither (N) and supplies it to the DEM-DAC 180 described later.
On the other hand, when the determination result of the determination unit 130 is negative (the determination signal DET is inactive), the dither signal generation circuit 140 does not generate the dither signal Dither (N) and the inverse dither signal Dither (/ N).
The dither signal Dither (N) and the reverse dither signal Dither (/ N) may be direct current or alternating current. In the case of alternating current, the frequency band is preferably outside the audible range.
In the following description, it is assumed that the dither signal generation circuit 140 generates a DC dither signal Dither (N) and an inverse dither signal Dither (/ N).

加算回路１６０は、第１デジタル信号Ｄ１とディザ信号Dither(N)とを加算して得た加算信号をΔΣ変調回路１７０に供給する。ΔΣ変調回路１７０は、加算信号にΔΣ変調を施して、量子化雑音を高い周波数領域にシフトした第２デジタル信号Ｄ２を生成する。
なお、第２デジタル信号Ｄ２のビット数は、ＤＥＭ―ＤＡＣ１８０の入力ビット数に適合するように調整されている。本実施形態では、第２デジタル信号Ｄ２のビット数を３ビット（０〜７）と想定して説明する。 The adder circuit 160 supplies an addition signal obtained by adding the first digital signal D1 and the dither signal Dither (N) to the ΔΣ modulation circuit 170. The ΔΣ modulation circuit 170 performs ΔΣ modulation on the addition signal to generate a second digital signal D2 in which the quantization noise is shifted to a high frequency region.
Note that the number of bits of the second digital signal D2 is adjusted to match the number of input bits of the DEM-DAC 180. In the present embodiment, description will be made assuming that the number of bits of the second digital signal D2 is 3 bits (0 to 7).

ＤＥＭ―ＤＡＣ１８０は、第２デジタル信号Ｄ２をアナログ信号に変換して出力するダイナミックエレメントマッチング（ＤＥＭ）方式のＤ／Ａ変換回路である。 The DEM-DAC 180 is a dynamic element matching (DEM) D / A conversion circuit that converts the second digital signal D2 into an analog signal and outputs the analog signal.

図３は、ＤＥＭ―ＤＡＣ１８０の構成を示すブロック図である。同図に示されるように、ＤＥＭ―ＤＡＣ１８０は、ＤＥＭデコーダー１８０１と、複数のスイッチ１８０２と、複数の定電流源１８０３と、抵抗素子１８０４と、ボルテージフォロワ回路１８０５と、補正部１８０６と、を含んで構成される。
本実施形態では、ＤＥＭ―ＤＡＣ１８０に入力されるデータのビット数を３ビット（０〜７）として説明する。また、以降の説明においては、第２デジタル信号Ｄ２が示す値を、２値のビットデータにより記載することがある。例えば、第２デジタル信号Ｄ２の値が２であるときには「１０」、７であるときには「１１１」等、のように記載することがある。 FIG. 3 is a block diagram showing a configuration of the DEM-DAC 180. As shown in the figure, the DEM-DAC 180 includes a DEM decoder 1801, a plurality of switches 1802, a plurality of constant current sources 1803, a resistance element 1804, a voltage follower circuit 1805, and a correction unit 1806. Consists of.
In the present embodiment, the number of bits of data input to the DEM-DAC 180 will be described as 3 bits (0 to 7). In the following description, the value indicated by the second digital signal D2 may be described by binary bit data. For example, “10” may be described when the value of the second digital signal D2 is 2, and “111” may be described when it is 7.

ＤＥＭデコーダー１８０１は、第２デジタル信号Ｄ２が示すビットデータ（データ信号）に応じて、複数のスイッチ１８０２のうち所定の規則に基づいて選択したスイッチを導通状態にする。
複数のスイッチ１８０２の各々は、端子の一方を電源電位Ｖｄｄにそれぞれ接続され、端子の他方を複数の定電流源１８０３の各々の一端にそれぞれ接続されている。複数のスイッチ１８０２の各々の端子の一方には電源電位Ｖｄｄが供給される。複数のスイッチ１８０２は、ＤＥＭデコーダー１８０１によって選択されたことを契機として導通する。
複数の定電流源１８０３の各々は、他端を抵抗素子１８０４の一端に接続されている。複数の定電流源１８０３の各々は、等しい値の電流（一定の電流）をそれぞれ出力する。
抵抗１８０４は、定電流源１８０３の他端と接地電位との間に介挿されている。ボルテージフォロワ回路１８０５は、入力端子側に、定電流源１８０３と抵抗１８０４との接続点に発生する電圧が入力されると、出力端子側から当該電圧値と等しい値の電圧を出力するバッファとして機能する。補正部１８０６（出力部）は、ボルテージフォロワ回路１８０５の出力端子から出力された電圧（アナログ信号）から、所定の処理を施された逆ディザ信号Dither(/N)を差し引いて増幅部１９０に供給する。すなわち、補正部１８０６は、ディザ信号Dither(N)を付加して得られた第２デジタル信号をアナログ信号に変換した出力結果に、アナログ変換した逆ディザ信号Dither(/N)を加算して、ディザ信号をキャンセルする。 The DEM decoder 1801 turns on a switch selected based on a predetermined rule among the plurality of switches 1802 according to the bit data (data signal) indicated by the second digital signal D2.
Each of the plurality of switches 1802 has one terminal connected to the power supply potential Vdd, and the other terminal connected to one end of each of the plurality of constant current sources 1803. A power supply potential Vdd is supplied to one terminal of each of the plurality of switches 1802. The plurality of switches 1802 are turned on when triggered by the selection by the DEM decoder 1801.
Each of the plurality of constant current sources 1803 has the other end connected to one end of the resistance element 1804. Each of the plurality of constant current sources 1803 outputs an equal value of current (a constant current).
The resistor 1804 is interposed between the other end of the constant current source 1803 and the ground potential. The voltage follower circuit 1805 functions as a buffer that outputs a voltage equal to the voltage value from the output terminal side when a voltage generated at a connection point between the constant current source 1803 and the resistor 1804 is input to the input terminal side. To do. The correction unit 1806 (output unit) subtracts the inverse dither signal Dither (/ N) that has undergone predetermined processing from the voltage (analog signal) output from the output terminal of the voltage follower circuit 1805 and supplies the subtracted dither signal (/ N) to the amplification unit 190. To do. That is, the correction unit 1806 adds the analog-converted inverse dither signal Dither (/ N) to the output result obtained by converting the second digital signal obtained by adding the dither signal Dither (N) into an analog signal, Cancel the dither signal.

上述した構成を有するＤＥＭ―ＤＡＣ１８０は、次のように動作する。
ＤＥＭデコーダー１８０１は、第２デジタル信号Ｄ２が示すビットデータに応じて、複数のスイッチ１８０２のオンオフを制御する。上述したように、本実施形態ではＤＥＭ―ＤＡＣ１８０に入力されるデータのビット数を３ビットと想定している。このため、第２デジタル信号Ｄ２に示されるビットデータ（２値のビットデータ）は、０００、００１、０１０、０１１、１００、１０１、１１０、１１１のビットパターンによって表現することができる。ＤＥＭデコーダー１８０１は、複数のスイッチ１８０２のうち、サーモメータ・コードに応じた個数のスイッチ１８０２をオンさせる。例えば、ビットパターンが「００１」のとき、ＤＥＭデコーダー１８０１は、複数のスイッチ１８０２から所定の規則にしたがって選択した任意の１個のスイッチをオンさせる。また、ビットパターンが「１１０」のときには、ＤＥＭデコーダー１８０１は複数のスイッチ１８０２のうち所定の規則にしたがって選択した６個のスイッチをオンさせる。このとき、ＤＥＭデコーダー１８０１は、６個のスイッチを同時にオンさせる。
サーモメータ・コードに応じた個数のスイッチが同時にオンすると、電源電位Ｖｄｄがスイッチ１８０２の他方の端子に接続された定電流源１８０３に供給される。スイッチに対応して設けられた定電流源１８０３のそれぞれから一定の電流が流れて抵抗１８０４に供給されると、定電流源１８０３と抵抗１８０４との接続点には、第２デジタル信号Ｄ２に対応した電圧が発生する。
定電流源１８０３と抵抗１８０４との間に発生した電圧は、ボルテージフォロワ回路１８０５の入力端子に供給される。ボルテージフォロワ回路１８０５は、入出力特性において、入力インピーダンスはきわめて高く、出力インピーダンスは低くなっている。ボルテージフォロワ回路１８０５の出力端子からは、入力された電圧値とほぼ等しい値（すなわち、第２デジタル信号Ｄ２に対応する電圧）の電圧（アナログ信号）が出力される。 The DEM-DAC 180 having the above-described configuration operates as follows.
The DEM decoder 1801 controls on / off of the plurality of switches 1802 according to the bit data indicated by the second digital signal D2. As described above, in this embodiment, the number of bits of data input to the DEM-DAC 180 is assumed to be 3 bits. For this reason, the bit data (binary bit data) indicated in the second digital signal D2 can be expressed by bit patterns of 000, 001, 010, 011, 100, 101, 110, and 111. The DEM decoder 1801 turns on the number of switches 1802 corresponding to the thermometer code among the plurality of switches 1802. For example, when the bit pattern is “001”, the DEM decoder 1801 turns on any one switch selected from a plurality of switches 1802 according to a predetermined rule. When the bit pattern is “110”, the DEM decoder 1801 turns on six switches selected according to a predetermined rule among the plurality of switches 1802. At this time, the DEM decoder 1801 turns on the six switches simultaneously.
When the number of switches corresponding to the thermometer cord are simultaneously turned on, the power supply potential Vdd is supplied to the constant current source 1803 connected to the other terminal of the switch 1802. When a constant current flows from each of the constant current sources 1803 provided corresponding to the switches and is supplied to the resistor 1804, the connection point between the constant current source 1803 and the resistor 1804 corresponds to the second digital signal D2. Generated.
A voltage generated between the constant current source 1803 and the resistor 1804 is supplied to the input terminal of the voltage follower circuit 1805. The voltage follower circuit 1805 has very high input impedance and low output impedance in input / output characteristics. From the output terminal of the voltage follower circuit 1805, a voltage (analog signal) having a value substantially equal to the input voltage value (that is, a voltage corresponding to the second digital signal D2) is output.

なお、上述した例では、ＤＥＭデコーダー１８０１は、複数のスイッチ１８０２のうち、所定の規則にしたがって選択したスイッチをオンさせる構成を例示したが、これに限られるものではなく、例えば、ＤＥＭデコーダー１８０１が、複数のスイッチのうちランダムにスイッチを選択してオンさせる構成としてもよい。 In the above-described example, the DEM decoder 1801 exemplifies a configuration in which the switch selected according to a predetermined rule among the plurality of switches 1802 is illustrated. However, the present invention is not limited to this. For example, the DEM decoder 1801 A configuration may be adopted in which a switch is randomly selected from a plurality of switches and turned on.

図１の説明に戻る。ディザ信号生成回路１４０は、第１デジタル信号Ｄ１の振幅に応じたレベルに対応する大きさのディザ信号Dither(N)を生成する。増幅部１９０は、ＤＥＭ―ＤＡＣ１８０から出力されたアナログ信号Ｙを増幅してスピーカ２００に出力する、Ｄ級アンプ等である。
なお、ＤＥＭ―ＤＡＣ１８０の出力からスピーカ２００の入力までの経路に、スムーズなアナログ波形に補正する後置フィルタ（ＬＰＦ）や、オーディオ信号に対応する周波数帯域を通過させ、他の周波数成分を阻止する帯域通過フィルタ等を設けてよい。 Returning to the description of FIG. The dither signal generation circuit 140 generates a dither signal Dither (N) having a magnitude corresponding to a level corresponding to the amplitude of the first digital signal D1. The amplifying unit 190 is a class D amplifier that amplifies the analog signal Y output from the DEM-DAC 180 and outputs the amplified analog signal Y to the speaker 200.
In addition, a post filter (LPF) that corrects a smooth analog waveform and a frequency band corresponding to an audio signal are passed through a path from the output of the DEM-DAC 180 to the input of the speaker 200, and other frequency components are blocked. A band pass filter or the like may be provided.

次に、信号処理装置１００における判定処理について説明する。
レベル判定部１３４は、包絡線のレベルを示す振幅レベル信号ＥＶと、所定の閾値Ｄｔｈとを比較して、振幅レベル信号ＥＶが閾値Ｄｔｈ未満であるか否かを判定する。判定の結果が肯定的であるとき（判定信号ＤＥＴがアクティブであるとき）、さらに、レベル判定部１３４は、振幅レベル信号ＥＶと所定の閾値Ｄｔｈとの差分に応じていかなる大きさのディザ信号Dither(N)を加算するか、を判定する。
以降においては、振幅レベル信号ＥＶが閾値Ｄｔｈ未満であるか否かの判定と、振幅レベル信号ＥＶと所定の閾値Ｄｔｈとの差分に応じていかなる大きさのディザ信号Dither(N)を加算するかの判定と、を包含する処理を「判定処理」と称して説明する。
本実施形態における判定処理としては、次の（１）〜（４）に示されるように４つの態様を想定している。
（１）振幅レベル信号ＥＶと一の閾値（Ｄｔｈ）との比較による判定処理、
（２）振幅レベル信号ＥＶと二の閾値（Ｄｔｈ１およびＤｔｈ２）との比較による判定処理、
（３）振幅レベル信号ＥＶと二の閾値（Ｄｔｈ１およびＤｔｈ２）との比較にヒステリシスを組み合わせた判定処理、
（４）振幅レベル信号ＥＶと一の閾値（Ｄｔｈ）との比較に時間経過を組み合わせた判定処理。
以下（１）〜（４）の判定処理の詳細について図面を参照して説明する。 Next, the determination process in the signal processing apparatus 100 will be described.
The level determination unit 134 compares the amplitude level signal EV indicating the envelope level with a predetermined threshold value Dth, and determines whether or not the amplitude level signal EV is less than the threshold value Dth. When the result of the determination is affirmative (when the determination signal DET is active), the level determination unit 134 further determines the magnitude of the dither signal Dither according to the difference between the amplitude level signal EV and the predetermined threshold value Dth. Determine whether to add (N).
In the following, it is determined whether or not the amplitude level signal EV is less than the threshold value Dth, and the magnitude of the dither signal Dither (N) to be added according to the difference between the amplitude level signal EV and the predetermined threshold value Dth. A process including this determination will be referred to as a “determination process”.
As the determination processing in the present embodiment, four modes are assumed as shown in the following (1) to (4).
(1) A determination process based on a comparison between the amplitude level signal EV and one threshold value (Dth),
(2) Judgment processing based on comparison between the amplitude level signal EV and two threshold values (Dth1 and Dth2);
(3) Judgment processing in which hysteresis is combined with comparison between the amplitude level signal EV and the two threshold values (Dth1 and Dth2);
(4) A determination process in which the passage of time is combined with the comparison between the amplitude level signal EV and one threshold value (Dth).
Details of the determination processes (1) to (4) will be described below with reference to the drawings.

＜判定処理その１＞
図４は、（１）の態様における判定処理について説明する図である。
図４（ａ）に示されるように、第１デジタル信号Ｄ１の信号波形の各上側ピークＰｕを結ぶ曲線と各下側ピークＰｄを結ぶ曲線とが包絡線である。包絡線検出部１３２は、例えば、以下のようにして包絡線を示す振幅レベル信号ＥＶを生成する。第１に、第１デジタル信号Ｄ１に基づいて各上側ピークＰｕのデータ値と各下側ピークＰｄのデータ値を算出する。第２に、各下側ピークＰｄのデータ値の絶対値を算出する。第３に、上側ピークＰｕのデータ値と、下側ピークＰｄの絶対値を時系列に並べる。第４に、時系列順に並べられたデータ値と絶対値とに基づいて近似曲線を算出する。この近似曲線が振幅レベル信号ＥＶとなる。
なお、包絡線検出部１３２による振幅レベル信号ＥＶの生成については、（１）〜（４）の態様のそれぞれに共通するので、以降においては説明を省略する。 <Determination process 1>
FIG. 4 is a diagram illustrating the determination process in the aspect (1).
As shown in FIG. 4A, a curve connecting the upper peaks Pu and a curve connecting the lower peaks Pd of the signal waveform of the first digital signal D1 is an envelope. The envelope detector 132 generates the amplitude level signal EV indicating the envelope as follows, for example. First, the data value of each upper peak Pu and the data value of each lower peak Pd are calculated based on the first digital signal D1. Second, the absolute value of the data value of each lower peak Pd is calculated. Third, the data value of the upper peak Pu and the absolute value of the lower peak Pd are arranged in time series. Fourth, an approximate curve is calculated based on data values and absolute values arranged in time series. This approximate curve becomes the amplitude level signal EV.
Note that the generation of the amplitude level signal EV by the envelope detection unit 132 is common to each of the modes (1) to (4), and thus description thereof is omitted hereinafter.

次に、レベル判定部１３４は、振幅レベル信号ＥＶと所定の閾値Ｄｔｈとを比較して、振幅レベル信号ＥＶのうち閾値Ｄｔｈ未満の部分を判定する。
図４（ｂ）は、ディザ信号Dither(N)を付加する期間、および、ディザ信号Dither(N)の大きさの決定について説明する図である。この図における時間軸のうち、時刻ｔ０〜時刻ｔ３で規定される期間では、振幅レベル信号ＥＶは閾値Ｄｔｈ未満（Ｄｔｈ＞ＥＶ）である。そこで、レベル判定部１３４は、振幅レベル信号ＥＶのうち所定の閾値Ｄｔｈ未満であると判定した部分、すなわち、時刻ｔ０〜時刻ｔ３で規定される期間を、ディザ信号Dither(N)を付加する期間と決定する。
一方、時間軸における時刻ｔ３以降、すなわち、振幅レベル信号ＥＶのうち閾値Ｄｔｈ以上（Ｄｔｈ≦ＥＶ）の部分については、ディザ信号Dither(N)を付加しないようにしてクリップを防止している。 Next, the level determination unit 134 compares the amplitude level signal EV with a predetermined threshold value Dth to determine a portion of the amplitude level signal EV that is less than the threshold value Dth.
FIG. 4B is a diagram for explaining the period for adding the dither signal Dither (N) and the determination of the magnitude of the dither signal Dither (N). In the time axis in this figure, the amplitude level signal EV is less than the threshold value Dth (Dth> EV) during a period defined by time t0 to time t3. Therefore, the level determination unit 134 adds the dither signal Dither (N) to the portion determined to be less than the predetermined threshold value Dth in the amplitude level signal EV, that is, the period defined by time t0 to time t3. And decide.
On the other hand, clipping is prevented by adding no dither signal Dither (N) after time t3 on the time axis, that is, for portions of the amplitude level signal EV that are equal to or greater than the threshold Dth (Dth ≦ EV).

次に、レベル判定部１３４は、振幅レベル信号ＥＶに応じて付加するディザ信号Dither(N)の大きさを決定する。この図４（ｂ）に示されるように、振幅レベル信号ＥＶの値は、時間が経過するにつれて緩やかに上昇している。このため、時刻ｔ２と時刻ｔ１とで、大きさの等しいディザ信号Dither(N)を付加してしまうと、時刻ｔ２においてクリップが生じる虞れがある。
そこで、本実施形態では、振幅レベル信号ＥＶのレベルに応じて異なる大きさのディザ信号Dither(N)を付加するように構成している。具体的には、レベル判定部１３４において振幅レベル信号ＥＶと所定の閾値Ｄｔｈとの差分に応じたディザ信号Dither(N)の大きさを決定し、判定信号ＤＥＴに、ディザ信号Dither(N)の大きさを示す情報を付帯情報として付帯させてディザ信号生成回路１４０に供給する。
例えば、レベル判定部１３４は、図４（ｂ）に示されるように、時刻ｔ１で付加するディザ信号Dither(t1)、時刻ｔ２で付加するディザ信号Dither(t2)を、それぞれ決定する。なお、時刻ｔ１で付加するディザ信号Dither(t1)は、時刻ｔ２で付加するディザ信号Dither(t2)よりも大きい値となっている（Dither(t1)＞Dither(t2)）。
レベル判定部１３４によってディザ信号Dither(N)の大きさが決定されると、ディザ信号生成回路１４０は、決定された大きさに対応するディザ信号Dither(N)を生成する。生成されたディザ信号Dither(N)は、加算回路１６０によって第１デジタル信号Ｄ１に加算される。 Next, the level determination unit 134 determines the magnitude of the dither signal Dither (N) to be added according to the amplitude level signal EV. As shown in FIG. 4B, the value of the amplitude level signal EV gradually increases as time elapses. For this reason, if a dither signal Dither (N) having the same magnitude is added at time t2 and time t1, there is a possibility that clipping occurs at time t2.
Therefore, in the present embodiment, the dither signal Dither (N) having a different magnitude is added according to the level of the amplitude level signal EV. Specifically, the level determination unit 134 determines the magnitude of the dither signal Dither (N) according to the difference between the amplitude level signal EV and the predetermined threshold value Dth, and the determination signal DET includes the dither signal Dither (N). Information indicating the size is attached to the dither signal generation circuit 140 as additional information.
For example, as shown in FIG. 4B, the level determination unit 134 determines a dither signal Dither (t1) to be added at time t1 and a dither signal Dither (t2) to be added at time t2. The dither signal Dither (t1) added at time t1 is larger than the dither signal Dither (t2) added at time t2 (Dither (t1)> Dither (t2)).
When the level determination unit 134 determines the magnitude of the dither signal Dither (N), the dither signal generation circuit 140 generates the dither signal Dither (N) corresponding to the determined magnitude. The generated dither signal Dither (N) is added to the first digital signal D1 by the adding circuit 160.

図４（ｃ）は、同図（ａ）に示される第１デジタル信号Ｄ１に対して、同図（ｂ）で示されるディザ信号Dither(t1)およびディザ信号Dither(t2)が加算された例を示している。
上述したように（１）の態様では、第１デジタル信号Ｄ１から生成された振幅レベル信号ＥＶのうち、所定の閾値Ｄｔｈ未満であると判定された部分をディザ信号の付加対象に決定するとともに、決定された部分に対して振幅レベル信号ＥＶと閾値Ｄｔｈとの差分に応じたディザ信号Dither(N)を付加するように構成している。このため、オーバーフローを防止する観点から適切に閾値Ｄｔｈを定めることにより、第１デジタル信号Ｄ１にオーバーフローやクリップが発生することを実効的に回避することが可能になる。 FIG. 4C shows an example in which the dither signal Dither (t1) and the dither signal Dither (t2) shown in FIG. 4B are added to the first digital signal D1 shown in FIG. Is shown.
As described above, in the aspect (1), the portion determined to be less than the predetermined threshold Dth in the amplitude level signal EV generated from the first digital signal D1 is determined as the addition target of the dither signal, A dither signal Dither (N) corresponding to the difference between the amplitude level signal EV and the threshold value Dth is added to the determined portion. For this reason, it is possible to effectively avoid the occurrence of overflow or clipping in the first digital signal D1 by appropriately setting the threshold value Dth from the viewpoint of preventing overflow.

＜判定処理その２＞
図５は、（２）の態様における判定処理について説明する図である。
（２）の態様におけるレベル判定部１３４は、振幅レベル信号ＥＶと、二の閾値（Ｄｔｈ１、Ｄｔｈ２）とを比較して、振幅レベル信号ＥＶのうちディザ信号Dither(N)を付加する期間、および、付加するディザ信号Dither(N)の大きさを決定する。この態様では二の閾値を、それぞれ、第１閾値Ｄｔｈ１、第２閾値Ｄｔｈ２と表記して説明する。なお、第１閾値Ｄｔｈ１は第２閾値Ｄｔｈ２よりも大きい（Ｄｔｈ１＞Ｄｔｈ２）ものとする。 <Determination process # 2>
FIG. 5 is a diagram illustrating the determination process in the aspect (2).
The level determination unit 134 in the aspect (2) compares the amplitude level signal EV with the two threshold values (Dth1, Dth2), adds the dither signal Dither (N) in the amplitude level signal EV, and The magnitude of the dither signal Dither (N) to be added is determined. In this aspect, the second threshold value will be described as a first threshold value Dth1 and a second threshold value Dth2, respectively. The first threshold value Dth1 is greater than the second threshold value Dth2 (Dth1> Dth2).

まず、レベル判定部１３４は、二の閾値のうち第１閾値Ｄｔｈ１と振幅レベル信号ＥＶとを比較して、振幅レベル信号ＥＶのうち第１閾値Ｄｔｈ１未満である部分を判定する。
図５に示される時間軸のうち、時刻ｔ０〜時刻ｔ１１で規定される期間では、振幅レベル信号ＥＶは、第１閾値未満（Ｄｔｈ１＞ＥＶ）である。レベル判定部１３４は、振幅レベル信号ＥＶが第１閾値未満である部分、すなわち時刻ｔ０〜時刻ｔ１１で規定される期間を、ディザ信号Dither(N)を付加する期間と決定する。 First, the level determination unit 134 compares the first threshold value Dth1 of the two threshold values with the amplitude level signal EV, and determines a portion of the amplitude level signal EV that is less than the first threshold value Dth1.
In the time axis shown in FIG. 5, the amplitude level signal EV is less than the first threshold (Dth1> EV) during a period defined by time t0 to time t11. The level determination unit 134 determines a portion where the amplitude level signal EV is less than the first threshold, that is, a period defined by time t0 to time t11, as a period for adding the dither signal Dither (N).

次に、レベル判定部１３４は、振幅レベル信号ＥＶのうちディザ信号Dither(N)を付加する部分として決定された波形と、第２閾値Ｄｔｈ２とを比較して、付加するディザ信号の大きさを決定する。
具体的には、レベル判定部１３４は、ディザ信号Dither(N)を付加する部分として決定された波形（時刻ｔ０〜時刻ｔ１１の期間）と、第２閾値Ｄｔｈ２とを比較して、第２閾値Ｄｔｈ２未満（Ｄｔｈ２＞ＥＶ）の部分と、第２閾値以上第１閾値未満（Ｄｔｈ１＞ＥＶ≧Ｄｔｈ２）の部分とで、それぞれ異なる大きさのディザ信号を付加するように決定する。
同図に示されるように、時刻ｔ０〜時刻ｔ１０に規定される期間では、振幅レベル信号ＥＶは第２閾値Ｄｔｈ２未満（Ｄｔｈ２＞ＥＶ）、時刻ｔ１０〜時刻ｔ１１に規定される期間では、振幅レベル信号ＥＶは第２閾値以上第１閾値未満（Ｄｔｈ１＞ＥＶ≧Ｄｔｈ２）である。レベル判定部１３４は、振幅レベル信号ＥＶのうち第２閾値Ｄｔｈ２未満である部分（時刻ｔ０〜ｔ１０で規定される期間）に付加するディザ信号Dither(１ａ)と、第２閾値以上第１閾値未満であると判定された部分（時刻ｔ１０〜時刻ｔ１１で規定される期間）に付加するディザ信号Dither(１ｂ)とを、それぞれの期間に付加するディザ信号として決定する。以降の処理の流れは（１）の態様と同様であるので説明を省略する。
振幅レベル信号ＥＶのうち第２閾値Ｄｔｈ２未満である部分（時刻ｔ０〜ｔ１０で規定される期間）に付加するディザ信号Dither(１ａ)は、第２閾値以上第１閾値未満である部分（時刻ｔ１０〜時刻ｔ１１で規定される期間）に付加するディザ信号Dither(１ｂ)よりも大きくなっている（Dither(１ａ)＞Dither(１ｂ)）。 Next, the level determination unit 134 compares the waveform determined as the part to which the dither signal Dither (N) is added in the amplitude level signal EV with the second threshold value Dth2, and determines the magnitude of the dither signal to be added. decide.
Specifically, the level determination unit 134 compares the waveform determined as a portion to which the dither signal Dither (N) is added (period from time t0 to time t11) with the second threshold Dth2, and compares the second threshold Dth2. It is determined that dither signals having different magnitudes are added to a portion less than Dth2 (Dth2> EV) and a portion greater than or equal to the second threshold and less than the first threshold (Dth1> EV ≧ Dth2).
As shown in the figure, the amplitude level signal EV is less than the second threshold value Dth2 (Dth2> EV) in the period specified from time t0 to time t10, and the amplitude level is output in the period specified from time t10 to time t11. The signal EV is greater than or equal to the second threshold and less than the first threshold (Dth1> EV ≧ Dth2). The level determination unit 134 includes a dither signal Dither (1a) to be added to a portion of the amplitude level signal EV that is less than the second threshold value Dth2 (period defined by times t0 to t10), and a second threshold value or more and less than the first threshold value. The dither signal Dither (1b) added to the portion determined to be (period defined by time t10 to time t11) is determined as the dither signal added to each period. Since the subsequent processing flow is the same as that of the mode (1), description thereof is omitted.
The dither signal Dither (1a) to be added to the portion of the amplitude level signal EV that is less than the second threshold Dth2 (period defined by the times t0 to t10) is the portion that is greater than or equal to the second threshold and less than the first threshold (time t10). (Dither (1a)> Dither (1b)) which is larger than the dither signal Dither (1b) to be added to (period defined by time t11).

上述したように（２）の態様では、振幅レベル信号ＥＶと第１閾値Ｄｔｈ１との比較において、振幅レベル信号ＥＶのうち第１閾値Ｄｔｈ１未満である部分にディザ信号Dither(N)を付加するように決定する。
そして、振幅レベル信号ＥＶのうちディザ信号を付加する部分に決定された波形と第２閾値Ｄｔｈ２との比較において、第２閾値未満である部分（Ｄｔｈ２＞ＥＶ）と、第２閾値以上第１閾値未満（Ｄｔｈ１≧ＥＶ≧Ｄｔｈ２）である部分とで、異なる大きさのディザ信号を付加する。この態様によれば、振幅レベル信号ＥＶのうち、第２閾値未満である部分（Ｄｔｈ２＞ＥＶ）に付加するディザ信号Dither(１ａ)を、第２閾値以上第１閾値以下である部分（Ｄｔｈ１≧ＥＶ≧Ｄｔｈ２）に付加するディザ信号Dither(１ｂ)よりも大きくすることが可能である（Dither(１ａ)＞Dither（１ｂ））。
このように、（２）の態様によればディザ信号の大きさをきめ細かく制御することができるので、オーバーフローやクリップの発生をより実効的に抑制することが可能になる。 As described above, in the aspect (2), in the comparison between the amplitude level signal EV and the first threshold value Dth1, the dither signal Dither (N) is added to the portion of the amplitude level signal EV that is less than the first threshold value Dth1. To decide.
Then, in the comparison between the waveform determined for the portion to which the dither signal is added and the second threshold value Dth2 in the amplitude level signal EV, the portion that is less than the second threshold value (Dth2> EV), and the first threshold value that is greater than or equal to the second threshold value. A dither signal having a different magnitude is added to a portion less than (Dth1 ≧ EV ≧ Dth2). According to this aspect, the dither signal Dither (1a) to be added to the portion (Dth2> EV) of the amplitude level signal EV that is less than the second threshold value is the portion (Dth1 ≧≧ threshold value) that is greater than or equal to the second threshold value. It is possible to make it larger than the dither signal Dither (1b) added to EV ≧ Dth2) (Dither (1a)> Dither (1b)).
As described above, according to the aspect (2), since the size of the dither signal can be finely controlled, the occurrence of overflow and clipping can be more effectively suppressed.

＜判定処理その３＞
（３）の態様における判定処理では、振幅レベル信号ＥＶと二の閾値（Ｄｔｈ１およびＤｔｈ２）との比較にヒステリシスを組み合わせた判定処理を実行する。 <Determination process # 3>
In the determination process in the aspect (3), a determination process in which hysteresis is combined with the comparison between the amplitude level signal EV and the two threshold values (Dth1 and Dth2) is executed.

図６は、（３）の判定処理について説明する図である。同図には、振幅レベル信号ＥＶと、振幅レベル信号ＥＶと閾値との判別結果を示す判定信号ＤＥＴ（パルス波）とを、時間軸上に並列させて例示している。
レベル判定部１３４は、第１閾値Ｄｔｈ１と振幅レベル信号ＥＶを比較して、振幅レベル信号ＥＶが第１閾値Ｄｔｈ１以上になると、判定信号ＤＥＴをアクティブから非アクティブに遷移させると共に、第２閾値Ｄｔｈ２と振幅レベル信号ＥＶを比較して、振幅レベル信号ＥＶが第２閾値Ｄｔｈ２未満になると、判定信号ＤＥＴを非アクティブからアクティブに遷移させる。すなわち、判定信号ＤＥＴをアクティブから非アクティブに遷移させる閾値と、判定信号ＤＥＴを非アクティブからアクティブに遷移させる閾値とが相違する。
図６に示されるように振幅レベル信号ＥＶは、時刻ｔ２０において第２閾値Ｄｔｈ２と一致するが、この時点で、判定信号ＤＥＴは非アクティブに遷移せずアクティブを維持する。そして、振幅レベル信号ＥＶが、時刻ｔ２１において第１閾値Ｄｔｈ１と一致してこれを超えると、判定信号ＤＥＴは、アクティブから非アクティブへ遷移する。
次に、振幅レベル信号ＥＶが、時刻ｔ２２において第１閾値Ｄｔｈ１と一致しても判定信号ＤＥＴはアクティブに遷移せず、時刻ｔ２３において第２閾値Ｄｔｈ２を下回ると、判定信号ＤＥＴは、非アクティブからアクティブへ遷移する。
この後、振幅レベル信号ＥＶは時刻ｔ２４において第２閾値Ｄｔｈ２を上回り、第１閾値Ｄｔｈ１を上回ることなく、時刻ｔ２５において第２閾値Ｄｔｈ２を下回る。このため、時刻ｔ２３以降では、判定信号ＤＥＴが再度、非アクティブにならない。
このように、（３）の態様では、振幅レベル信号ＥＶが上昇して判定信号ＤＥＴがアクティブから非アクティブに遷移する場合と、振幅レベル信号ＥＶが下降して判定信号ＤＥＴが非アクティブからアクティブに遷移する場合とで異なる閾値を適用することが可能になるので、振幅レベル信号ＥＶの値が閾値付近にあるときに、チャタリングの発生を実効的に抑制することが可能になる。 FIG. 6 is a diagram for explaining the determination process (3). In the figure, an amplitude level signal EV and a determination signal DET (pulse wave) indicating a determination result between the amplitude level signal EV and a threshold are illustrated in parallel on the time axis.
The level determination unit 134 compares the first threshold value Dth1 with the amplitude level signal EV. When the amplitude level signal EV becomes equal to or higher than the first threshold value Dth1, the level determination unit 134 changes the determination signal DET from active to inactive, and the second threshold value Dth2 When the amplitude level signal EV becomes less than the second threshold value Dth2, the determination signal DET is transitioned from inactive to active. That is, the threshold value for transitioning the determination signal DET from active to inactive is different from the threshold value for transitioning the determination signal DET from inactive to active.
As shown in FIG. 6, the amplitude level signal EV coincides with the second threshold value Dth2 at time t20, but at this point, the determination signal DET does not transition to inactivity and remains active. When the amplitude level signal EV coincides with and exceeds the first threshold value Dth1 at time t21, the determination signal DET transitions from active to inactive.
Next, even if the amplitude level signal EV coincides with the first threshold value Dth1 at time t22, the determination signal DET does not transition to active. When the amplitude level signal EV falls below the second threshold value Dth2 at time t23, the determination signal DET is changed from inactive. Transition to active.
Thereafter, the amplitude level signal EV exceeds the second threshold value Dth2 at time t24, does not exceed the first threshold value Dth1, and falls below the second threshold value Dth2 at time t25. For this reason, after time t23, the determination signal DET does not become inactive again.
Thus, in the aspect (3), when the amplitude level signal EV rises and the determination signal DET transitions from active to inactive, and when the amplitude level signal EV falls and the determination signal DET changes from inactive to active. Since it is possible to apply a different threshold value for transition, it is possible to effectively suppress chattering when the value of the amplitude level signal EV is in the vicinity of the threshold value.

＜判定処理その４＞
（４）の態様における判定処理では、振幅レベル信号ＥＶと一の閾値（Ｄｔｈ）とを比較して、閾値未満である部分が所定時間以上である部分にディザ信号Dither(N)を付加する。 <Determination process # 4>
In the determination processing in the aspect (4), the amplitude level signal EV is compared with one threshold value (Dth), and the dither signal Dither (N) is added to the portion where the portion less than the threshold is equal to or longer than the predetermined time.

図７は、（４）の判定処理を実行する際に、レベル判定部１３４において構築される機能ブロックを説明する図である。同図に示されるように、レベル判定部１３４は、コンパレータＣＰと、第１タイマー１３４２と、第２タイマー１３４３と、判定信号生成部１３４４とを含んで構成される。 FIG. 7 is a diagram illustrating functional blocks constructed in the level determination unit 134 when the determination process (4) is executed. As shown in the figure, the level determination unit 134 includes a comparator CP, a first timer 1342, a second timer 1343, and a determination signal generation unit 1344.

コンパレータＣＰは比較器であって、正相入力端子に供給された振幅レベル信号ＥＶと、逆相入力端子に供給された閾値Ｄｔｈとを比較した結果、振幅レベル信号ＥＶが閾値Ｄｔｈ以上であるときにはＨレベルとなり、振幅レベル信号ＥＶが閾値Ｄｔｈ未満であるときにはＬレベルとなる出力信号ＣＰｏｕｔを出力する。コンパレータＣＰからの出力信号は、第１タイマー１３４２、第２タイマー１３４３、および、判定信号生成部１３４４に供給される。 The comparator CP is a comparator, and when the amplitude level signal EV supplied to the positive phase input terminal and the threshold value Dth supplied to the negative phase input terminal are compared, the amplitude level signal EV is equal to or higher than the threshold value Dth. When the amplitude level signal EV is at the H level and is less than the threshold value Dth, the output signal CPout at the L level is output. The output signal from the comparator CP is supplied to the first timer 1342, the second timer 1343, and the determination signal generator 1344.

第１タイマー１３４２は、出力信号ＣＰｏｕｔの立ち上がりエッジからの時間を計測して、予め設定された時間ΔＴＤが経過したことを検知する。具体的には、第１タイマー１３４２は、出力信号ＣＰｏｕｔの立ち上がりエッジに同期して、ＬレベルからＨレベルに立ち上がり、時間ΔＴＤだけＨレベルを維持した後、ＨレベルからＬレベルに遷移する信号Ｍ１を生成する。
第２タイマー１３４３は、出力信号ＣＰｏｕｔの立ち下がりエッジからの時間を計測して、予め設定された時間ΔＴＤが経過したことを検知する。具体的には、第２タイマー１３４３は、出力信号ＣＰｏｕｔの立ち下がりエッジに同期して、ＬレベルからＨレベルに立ち上がり、時間ΔＴＤだけＨレベルを維持した後、ＨレベルからＬレベルに遷移する信号Ｍ２を生成する。 The first timer 1342 measures the time from the rising edge of the output signal CPout and detects that a preset time ΔTD has elapsed. Specifically, the first timer 1342 rises from the L level to the H level in synchronization with the rising edge of the output signal CPout, maintains the H level for the time ΔTD, and then transitions from the H level to the L level. Is generated.
The second timer 1343 measures the time from the falling edge of the output signal CPout and detects that a preset time ΔTD has elapsed. Specifically, the second timer 1343 rises from the L level to the H level in synchronization with the falling edge of the output signal CPout, maintains the H level for the time ΔTD, and then transitions from the H level to the L level. M2 is generated.

判定信号生成部１３４４には、出力信号ＣＰｏｕｔがＨレベル（Ｄｔｈ＞ＥＶ）、且つ、ＣＰｏｕｔが所定時間（ΔＴＤ）経過してもなおＨレベル状態を維持するときに、判定信号ＤＥＴをＨレベルからＬレベルに遷移させて、ディザ信号Dither(N)を生成しないようにする。また判定信号生成部１３４４は、ＣＰｏｕｔがＬレベル（ＥＶ≦Ｄｔｈ）、且つ、ＣＰｏｕｔが所定時間（ΔＴＤ）経過してもなおＬレベル状態を維持するときに、判定信号ＤＥＴをＬレベルからＨレベルに遷移させて、ディザ信号Dither(N)を生成する。 The determination signal generator 1344 receives the determination signal DET from the H level when the output signal CPout is at the H level (Dth> EV) and the CPout remains in the H level state even after the predetermined time (ΔTD) has elapsed. Transition to the L level so that the dither signal Dither (N) is not generated. The determination signal generation unit 1344 changes the determination signal DET from the L level to the H level when CPout is at the L level (EV ≦ Dth) and the CPout is maintained at the L level state even after the predetermined time (ΔTD) has elapsed. To generate a dither signal Dither (N).

図８は、（４）の判定処理について説明する図である。同図には、振幅レベル信号ＥＶと、第１タイマー１３４２の出力信号Ｍ１と、第２タイマー１３４３の出力信号Ｍ２と、判定信号ＤＥＴ（パルス波）とを、時間軸上に並列させて例示している。
図８に示される時間軸のうち、時刻ｔ３０において、ＣＰｏｕｔの立ち上がりエッジに同期して、第１タイマーは時間ΔＴＤを計測する。図に示されるように時刻ｔ３０から所定時間ΔＴＤを経過したときに、判定信号生成部１３４４は、判定信号ＤＥＴをＨレベルからＬレベルに遷移させて、ディザ信号Dither(N)を生成しないようにする。
また、図８に示される時間軸のうち、時刻ｔ３１において、ＣＰｏｕｔの立ち下がりエッジに同期して、第２タイマーは時間ΔＴＤを計測する。図に示されるように、ＣＰｏｕｔは時刻ｔ３１から所定時間ΔＴＤを経過する前、すなわち、時刻ｔ３２において再び立ち上がる。このとき、判定信号生成部１３４４は、時刻ｔ３２において判定信号ＤＥＴをＬレベルからＨレベルに遷移させることなく、判定信号ＤＥＴをＬレベルに維持し、ディザ信号Dither(N)を生成しないようにする。
この態様においても、振幅レベル信号ＥＶの値が閾値付近にあるときに、チャタリングの発生を実効的に抑制することが可能である。 FIG. 8 is a diagram for explaining the determination process (4). In the figure, the amplitude level signal EV, the output signal M1 of the first timer 1342, the output signal M2 of the second timer 1343, and the determination signal DET (pulse wave) are illustrated in parallel on the time axis. ing.
Of the time axis shown in FIG. 8, at time t30, the first timer measures time ΔTD in synchronization with the rising edge of CPout. As shown in the figure, when a predetermined time ΔTD has elapsed from time t30, the determination signal generation unit 1344 changes the determination signal DET from the H level to the L level so as not to generate the dither signal Dither (N). To do.
Further, on the time axis shown in FIG. 8, at the time t31, the second timer measures the time ΔTD in synchronization with the falling edge of CPout. As shown in the figure, CPout rises again before a predetermined time ΔTD elapses from time t31, that is, at time t32. At this time, the determination signal generator 1344 maintains the determination signal DET at the L level without causing the determination signal DET to transition from the L level to the H level at time t32 so that the dither signal Dither (N) is not generated. .
Also in this aspect, it is possible to effectively suppress chattering when the value of the amplitude level signal EV is in the vicinity of the threshold value.

＜第２実施形態＞
第１実施形態では、包絡線を示す振幅レベル信号ＥＶを生成し、レベル判定部１３４において、振幅レベル信号ＥＶと所定の閾値Ｄｔｈとを比較して、ディザ信号を付加するか否か、付加するディザ信号の大きさ等を判定する構成としていた。
第２実施形態では、第１デジタル信号Ｄ１の振幅と所定の閾値と比較することにより、ディザ信号を付加するか否か、付加するディザ信号の大きさ等を判定するようにしている。 Second Embodiment
In the first embodiment, an amplitude level signal EV indicating an envelope is generated, and the level determination unit 134 compares the amplitude level signal EV with a predetermined threshold value Dth to add whether or not to add a dither signal. The size of the dither signal is determined.
In the second embodiment, by comparing the amplitude of the first digital signal D1 with a predetermined threshold, it is determined whether or not to add a dither signal, the magnitude of the dither signal to be added, and the like.

図９は、第２実施形態における判定部１３０の構成を示すブロック図である。この図に示されるように、第２実施形態における判定部１３０は、レベル判定部１３４を内包する構成となっている。
レベル判定部１３４は、第１デジタル信号Ｄ１のレベルと、記憶部１５０から読み出した所定の閾値Ｄｔｈとを比較して、ディザ信号Dither(N)を付加するか否かを判定する。第２実施形態では、記憶部１５０には二の閾値、すなわち、Ｄｔｈ（＋）とＤｔｈ（−）とが格納されている。ここで、レベル判定部１３４による判定処理について説明する。 FIG. 9 is a block diagram illustrating a configuration of the determination unit 130 in the second embodiment. As shown in this figure, the determination unit 130 in the second embodiment is configured to include a level determination unit 134.
The level determination unit 134 compares the level of the first digital signal D1 with a predetermined threshold Dth read from the storage unit 150, and determines whether or not to add the dither signal Dither (N). In the second embodiment, the storage unit 150 stores two threshold values, that is, Dth (+) and Dth (−). Here, the determination process by the level determination unit 134 will be described.

図１０は、第２実施形態における判定処理について説明する図である。同図には、振幅中心を０とする第１デジタル信号Ｄ１の波形を時間軸上に示している。この図に示されるように、レベル判定部１３４は、第１デジタル信号Ｄ１の波形と、所定の閾値Ｄｔｈ（＋）およびＤｔｈ（−）とを比較して、第１デジタル信号Ｄ１のうちＤｔｈ（−）〜Ｄｔｈ（＋）の部分をディザ信号を付加する部分として判定する。
次に、レベル判定部１３４は、付加するディザ信号の大きさを決定する。レベル判定部１３４は、Ｄｔｈ（＋）＞Ｄ１＞０であると判定された部分にはディザ信号Dither(＋)を、Ｄｔｈ（−）＜Ｄ１＜０と判定された部分にはディザ信号Dither（―）を、それぞれ付加するように決定する。
以降の処理については、第１実施形態と同様であるので、詳細な説明を省略する。 FIG. 10 is a diagram illustrating the determination process in the second embodiment. In the figure, the waveform of the first digital signal D1 with the amplitude center being 0 is shown on the time axis. As shown in this figure, the level determination unit 134 compares the waveform of the first digital signal D1 with predetermined threshold values Dth (+) and Dth (−), and determines Dth ( The portions of −) to Dth (+) are determined as portions to which a dither signal is added.
Next, the level determination unit 134 determines the magnitude of the dither signal to be added. The level determining unit 134 applies a dither signal Dither (+) to a portion determined to be Dth (+)>D1> 0, and a dither signal Dither () to a portion determined to be Dth (−) <D1 <0. -) Are determined to be added respectively.
Since the subsequent processing is the same as in the first embodiment, detailed description thereof is omitted.

＜応用例・変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。また、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。 <Applications / Modifications>
The present invention is not limited to the above-described embodiments, and various applications and modifications as described below are possible, for example. In addition, one or more arbitrarily selected aspects of application / deformation described below can be appropriately combined.

＜ディザ信号＞
実施形態では、直流信号のディザ信号Dither(N)を第１デジタル信号Ｄ１に加算する態様を例示して説明したが、交流信号のディザ信号Dither(N)を付加する構成としてもよい。
また、上述した第１実施形態では、判定信号ＤＥＴがアクティブの場合、振幅レベル信号ＥＶの大きさに応じてディザ信号Dither(N)の大きさを調整したが、本発明はこれに限定されるものではなく、ディザ信号Dither(N)の大きさを固定にしてもよい。 <Dither signal>
In the embodiment, the dither signal Dither (N) of the direct current signal is described as an example of adding the first digital signal D1, but the configuration may be such that the dither signal Dither (N) of the alternating current signal is added.
In the first embodiment described above, when the determination signal DET is active, the magnitude of the dither signal Dither (N) is adjusted according to the magnitude of the amplitude level signal EV. However, the present invention is limited to this. Instead, the size of the dither signal Dither (N) may be fixed.

＜ディザ信号の付加対象＞
実施形態では、オーバーサンプリング回路１２０によってオーバーサンプリングされた第１デジタル信号Ｄ１に対してディザ信号を加算する構成としたが、ディザ信号を付加する対象は、オーバーサンプリング回路１２０から出力される第１デジタル信号Ｄ１に限られるものではない。例えば、ＤＥＭ―ＤＡＣ１８０に入力される以前の段階において、適宜デジタル信号の振幅レベルを取得してディザ信号を加算する構成としてもよい。
図１１は、応用例・変形例にかかる信号処理装置の概略構成を示すブロック図である。この図に示されるように、ΔΣ変調回路１７０によって処理を施された第２デジタル信号Ｄ２にディザ信号Dither(N)を加算する構成としてもよい。ここで、ディザ信号Dither(N)の大きさは、ΔΣ変調回路１７０の特性を考慮して決定すれば良い。上述した構成によっても実施形態と同様の効果を奏することが可能である。 <Dither signal addition target>
In the embodiment, the dither signal is added to the first digital signal D1 oversampled by the oversampling circuit 120. However, the target to which the dither signal is added is the first digital signal output from the oversampling circuit 120. It is not limited to the signal D1. For example, before the signal is input to the DEM-DAC 180, the configuration may be such that the amplitude level of the digital signal is acquired as appropriate and the dither signal is added.
FIG. 11 is a block diagram illustrating a schematic configuration of a signal processing device according to an application example / variation example. As shown in this figure, the dither signal Dither (N) may be added to the second digital signal D2 processed by the ΔΣ modulation circuit 170. Here, the magnitude of the dither signal Dither (N) may be determined in consideration of the characteristics of the ΔΣ modulation circuit 170. Even with the above-described configuration, it is possible to achieve the same effect as the embodiment.

＜逆ディザ信号＞
実施形態では、ディザ信号Dither(N)を付加して得られた第２デジタル信号をアナログ変換した出力結果に、アナログ変換した逆ディザ信号Dither(/N)を加算するようにしてディザ信号をキャンセルする構成としたが、逆ディザ信号Dither(/N)を加算しない構成としてもよい。例えば、低周波数帯域の周波数成分をカットするハイパスフィルタを付加するように構成することにより、実施形態と同様の効果を奏することが可能である。 <Reverse dither signal>
In the embodiment, the dither signal is canceled by adding the analog-converted inverse dither signal Dither (/ N) to the output result of analog conversion of the second digital signal obtained by adding the dither signal Dither (N). However, the reverse dither signal Dither (/ N) may not be added. For example, it is possible to achieve the same effect as that of the embodiment by adding a high-pass filter that cuts a frequency component in a low frequency band.

１００…信号処理装置、１１０…信号処理回路、１２０…オーバーサンプリング回路、
１３０…判定部、１４０…ディザ信号生成回路、１５０…記憶部、１６０…加算回路、
１７０…ΔΣ変調回路、１８０…ＤＥＭ―ＤＡＣ、１９０…増幅部、２００…スピーカ。
DESCRIPTION OF SYMBOLS 100 ... Signal processing apparatus, 110 ... Signal processing circuit, 120 ... Oversampling circuit,
130: determination unit, 140: dither signal generation circuit, 150 ... storage unit, 160 ... addition circuit,
170: ΔΣ modulation circuit, 180: DEM-DAC, 190: amplification unit, 200: speaker.

Claims

A determination unit that compares a level corresponding to the amplitude of the first digital signal with a predetermined threshold to determine whether the level is less than the predetermined threshold;
A dither signal generation unit configured to generate a dither signal having a magnitude corresponding to the level when the determination result of the determination unit is positive;
An adder circuit that outputs an addition signal obtained by adding the first digital signal and the dither signal;
A dynamic element matching type DA converter that converts the second digital signal obtained based on the addition signal into an analog signal;
A signal processing apparatus comprising:

The determination unit detects an envelope level corresponding to an amplitude of the first digital signal, and determines whether the envelope level is less than the predetermined threshold;
The signal processing apparatus according to claim 1.

The dynamic element matching type DA converter includes an output unit that outputs the analog signal to the outside.
The dither signal generation unit generates a reverse dither signal obtained by inverting the dither signal,
The output unit adds the analog-converted inverse dither signal to the analog signal;
The signal processing apparatus according to claim 1, wherein:

The determination unit further determines whether or not the time during which the level is less than the threshold is a predetermined time or more.
The signal processing apparatus according to claim 1, wherein the signal processing apparatus is a signal processing apparatus.

The threshold includes at least a first threshold and a second threshold smaller than the first threshold,
The determination unit determines whether or not the level is less than a first threshold, and if the determination result is affirmative, further compares the level and the second threshold,
The dither signal generator is
Generating a first dither signal when the level is less than the second threshold;
Generating a second dither signal smaller than the first dither signal when the level is greater than or equal to the second threshold and less than the first threshold;
The signal processing device according to claim 1, wherein the signal processing device is a signal processing device.