JP2015088642A - Differential transmission lines, multilayer circuit board, and optical module - Google Patents

Differential transmission lines, multilayer circuit board, and optical module Download PDF

Info

Publication number
JP2015088642A
JP2015088642A JP2013226512A JP2013226512A JP2015088642A JP 2015088642 A JP2015088642 A JP 2015088642A JP 2013226512 A JP2013226512 A JP 2013226512A JP 2013226512 A JP2013226512 A JP 2013226512A JP 2015088642 A JP2015088642 A JP 2015088642A
Authority
JP
Japan
Prior art keywords
circuit board
signal line
interlayer wiring
signal
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013226512A
Other languages
Japanese (ja)
Other versions
JP6211392B2 (en
Inventor
正人 石▲崎▼
Masato Ishizaki
正人 石▲崎▼
久保 昇
Noboru Kubo
昇 久保
智康 山本
Tomoyasu Yamamoto
智康 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Electronics Devices Inc
Original Assignee
NGK Electronics Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Electronics Devices Inc filed Critical NGK Electronics Devices Inc
Priority to JP2013226512A priority Critical patent/JP6211392B2/en
Publication of JP2015088642A publication Critical patent/JP2015088642A/en
Application granted granted Critical
Publication of JP6211392B2 publication Critical patent/JP6211392B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide an optical module that allows preventing phase shift and mismatch of characteristic impedance of differential transmission lines, and being downsized.SOLUTION: Differential transmission lines are provided on a multilayer circuit board 6 including a stack of a plurality of insulating layers 6a to 6f in such a manner as to have a first signal line and a second signal line that transmit differential signals. The first and second signal lines respectively include interlayer wiring portions 22a and 22b disposed between the plurality of insulating layers, input-side via connection portions 21a and 21b connecting from input terminals 10 provided on a surface of the multilayer circuit board to one end portions of the interlayer wiring portions, and output-side via connection portions 23a and 23b connecting from output terminals 11 provided on the surface of the multilayer circuit board to the other end portions of the interlayer wiring portions. The interlayer wiring portion of the first signal line and the interlayer wiring portion of the second signal line are disposed between different insulating layers, and a ground layer 24b is disposed between the interlayer wiring portion of the first signal line and the interlayer wiring portion of the second signal line.

Description

本発明は、差動信号を伝送する差動伝送線路と、この差動伝送線路を配置する多層回路基板と、この多層回路基板を搭載する光モジュールに関する。   The present invention relates to a differential transmission line for transmitting a differential signal, a multilayer circuit board on which the differential transmission line is disposed, and an optical module on which the multilayer circuit board is mounted.

光信号の送受信を行うための光モジュールは、電気信号と光信号の変換を行う光半導体素子と、供給される制御信号に基づいて光半導体素子を所定の温度に保つよう動作する電子冷却素子と、光半導体素子と電子冷却素子を内包するパッケージを備える。
光半導体素子に供給される電気信号には、差動信号が用いられる。差動信号は、2本の信号線の一方を流れる正相信号と他方を流れる逆相信号が同じ大きさを有し、かつ互いに逆の向きを有するので、各信号によって発生する磁界は互いに打ち消しあうことに加えて、その信号レベルが小さいことから、シングルエンド伝送方式よりも不要輻射ノイズや、クロストークノイズの発生を抑制することができる。また、外来のノイズに対しても、影響の受け方が一方の信号と他方の信号とで打ち消しあうので、シングルエンド伝送方式よりもノイズ耐性にも優れている。
従って、これまでも差動伝送方式を採用した光モジュールが開発されてきた。例えば、特許文献1には、「光モジュール」という名称で、プリント基板からの熱流入を抑えて、プリント基板と光半導体素子との間で伝送される電気信号の劣化を抑えることができる技術が開示されている。以下、特許文献1の図2及び本願の図11を参照しながら従来の技術について説明する。特許文献1の図2を用いて説明する際には図中の符号をそのまま引用する。
An optical module for transmitting and receiving an optical signal includes an optical semiconductor element that converts an electrical signal into an optical signal, an electronic cooling element that operates to maintain the optical semiconductor element at a predetermined temperature based on a supplied control signal, and And a package including the optical semiconductor element and the electronic cooling element.
A differential signal is used as an electrical signal supplied to the optical semiconductor element. In the differential signal, since the positive phase signal flowing through one of the two signal lines and the reverse phase signal flowing through the other have the same magnitude and opposite directions, the magnetic fields generated by the signals cancel each other. In addition, since the signal level is small, generation of unnecessary radiation noise and crosstalk noise can be suppressed as compared with the single-ended transmission method. In addition, since the influence of external noise is canceled out by one signal and the other signal, the noise resistance is superior to that of the single-ended transmission method.
Accordingly, optical modules that employ a differential transmission method have been developed so far. For example, Patent Document 1 discloses a technology called “optical module”, which can suppress deterioration of an electrical signal transmitted between a printed circuit board and an optical semiconductor element by suppressing heat inflow from the printed circuit board. It is disclosed. Hereinafter, the prior art will be described with reference to FIG. 2 of Patent Document 1 and FIG. 11 of the present application. When explaining using FIG. 2 of patent document 1, the code | symbol in a figure is quoted as it is.

特許文献1の図2において、光モジュール110は、電気信号を光信号に変換する光半導体素子112と、光半導体素子112を気密封止して保持するセラミックパッケージ114と、セラミックパッケージ114の内部と外部とを電気的に連絡するリード116と、光半導体素子112に伝送する電気信号を出力するプリント基板118とを有する。
また、光モジュール110は、プリント基板118とリード116のパッケージ外部側部120とを電気的に接続する複数の第1の伝送線路122がパターン形成されている第1のフレキシブル基板124と、光半導体素子112とリード116のパッケージ内部側部126とを電気的に接続する複数の第2の伝送線路128がパターン形成されている第2のフレキシブル基板130とを有する。
光半導体素子112は、差動ドライバ152から出力される差動信号で駆動される。差動信号は、2本1組で差動伝送線路をなす線路(第1の伝送線路122―1と122−2、リード116−1と116−2、第2の伝送線路128−1と128−2)で光半導体素子112に伝送される。
ここで、光モジュール110には、光半導体素子112に供給される電気信号が発するノイズを抑制したり、光半導体素子112に供給される電気信号の耐ノイズ性を向上させることに加えて、光モジュールの小型化という別の要求がある。
In FIG. 2 of Patent Document 1, an optical module 110 includes an optical semiconductor element 112 that converts an electrical signal into an optical signal, a ceramic package 114 that hermetically seals and holds the optical semiconductor element 112, and an interior of the ceramic package 114. It has the lead | read | reed 116 which electrically connects with the exterior, and the printed circuit board 118 which outputs the electrical signal transmitted to the optical semiconductor element 112.
In addition, the optical module 110 includes a first flexible substrate 124 on which a plurality of first transmission lines 122 that electrically connect the printed circuit board 118 and the package external side portion 120 of the leads 116 are patterned, and an optical semiconductor. A second flexible substrate 130 on which a plurality of second transmission lines 128 that electrically connect the element 112 and the package inner side portion 126 of the lead 116 are patterned is provided.
The optical semiconductor element 112 is driven by a differential signal output from the differential driver 152. The differential signal is a line that forms a differential transmission line with a set of two (first transmission lines 122-1 and 122-2, leads 116-1 and 116-2, and second transmission lines 128-1 and 128-2. -2) is transmitted to the optical semiconductor element 112.
Here, in the optical module 110, in addition to suppressing noise generated by the electric signal supplied to the optical semiconductor element 112 and improving noise resistance of the electric signal supplied to the optical semiconductor element 112, the optical module 110 can There is another demand for module miniaturization.

特開2006−13202号公報JP 2006-13202 A 特開平1−286493号公報JP-A-1-286493

しかしながら、特許文献1に開示される2本1組で差動伝送線路をなす第2の伝送線路128−1,128−2は、パッケージ114内の第2のフレキシブル基板130上の同一平面に形成されているため、パッケージ114内にフレキシブル基板130を設置するためのスペースが必要となる。このため、近年の光モジュールの小型化の要求に満足に応えられない可能性があった。   However, the second transmission lines 128-1 and 128-2 forming a differential transmission line by a set of two disclosed in Patent Document 1 are formed on the same plane on the second flexible substrate 130 in the package 114. Therefore, a space for installing the flexible substrate 130 in the package 114 is required. For this reason, there is a possibility that the recent demand for miniaturization of optical modules cannot be satisfied satisfactorily.

この問題を解決する方法について、本願の図11を参照しながら説明する。図11(a),(b)は光モジュールのパッケージの側壁に差動伝送線路を内蔵する従来技術を説明するための構成図であり、(b)は(a)の符号X−X線の矢視断面図である。本図において、特許文献1の図2に開示される構成要素と同一の構成要素には同一符号を付し、その構成に関する説明は省略する。
前述の解決方法としては、図11に示すようにパッケージ114の側壁Sに差動伝送線路128−1,128−2を内蔵してパッケージ114内に本来必要となる第2のフレキシブル基板130(図11では図示されていない)のスペースを省略し、パッケージ114全体の幅を狭くすることが考えられる。
しかし、第2のフレキシブル基板130上の同一平面に形成された第2の伝送線路128−1,128−2をセラミックパッケージ114の側壁Sに内蔵した場合、以下のような問題が発生する。
すなわち、略平行に配置した差動伝送線路である第2の伝送線路128−1,128−2のインピーダンスは規定値内に保つ必要があるが、周囲をフレキシブル基板と空気(一般的なフレキシブル基板の比誘電率=3.5、空気の比誘電率=1)で囲まれた第2の伝送線路128−1,128−2を、フレキシブル基板や空気よりも誘電率の高いアルミナ(アルミナの比誘電率9.5)等のセラミックパッケージ114の側壁Sに内蔵しようとすると、第2の伝送線路128−1,128−2間の容量結合によるキャパシタンスが大きくなりすぎるため第2の伝送線路128−1,128−2の特性インピーダンスが規定よりも低くなりすぎてしまう。
第2の伝送線路128−1,128−2の特性インピーダンスを高くするには、各線路の線幅を狭くする、又は線路間距離を広くするといった方法が考えられるが、前者は損失の増大、後者はパッケージ114の幅を狭くすることができないという課題があった。
光モジュール110を小型化する別の手段として、パッケージ114の側壁S内部に上下に平行に第2の伝送線路128−1、128−2を配設することにより前述のスペースを省略し、パッケージ114の幅を狭くすることが考えられる。
なお、上下に平行に差動伝送線路を配設する例としては、特許文献2に開示された「多層配線基板」が既に知られている。
A method for solving this problem will be described with reference to FIG. FIGS. 11A and 11B are configuration diagrams for explaining the prior art in which a differential transmission line is built in the side wall of the package of the optical module, and FIG. It is arrow sectional drawing. In this figure, the same components as those disclosed in FIG. 2 of Patent Document 1 are denoted by the same reference numerals, and description thereof is omitted.
As the above-described solution, as shown in FIG. 11, the second flexible substrate 130 (FIG. 11) which is originally required in the package 114 by incorporating differential transmission lines 128-1 and 128-2 in the side wall S of the package 114. It is conceivable to omit the space (not shown in FIG. 11) and to narrow the entire width of the package 114.
However, when the second transmission lines 128-1 and 128-2 formed on the same plane on the second flexible substrate 130 are built in the side wall S of the ceramic package 114, the following problem occurs.
That is, the impedances of the second transmission lines 128-1 and 128-2, which are differential transmission lines arranged substantially parallel to each other, must be kept within a specified value. Relative dielectric constant = 3.5, relative dielectric constant of air = 1), the second transmission lines 128-1 and 128-2 are made of alumina having a dielectric constant higher than that of a flexible substrate or air (ratio of alumina). If an attempt is made to incorporate in the side wall S of the ceramic package 114 having a dielectric constant of 9.5) or the like, the capacitance due to capacitive coupling between the second transmission lines 128-1 and 128-2 becomes too large, so that the second transmission line 128- The characteristic impedance of 1,128-2 becomes too lower than specified.
In order to increase the characteristic impedance of the second transmission lines 128-1 and 128-2, a method of reducing the line width of each line or increasing the distance between the lines can be considered, but the former increases the loss, The latter has a problem that the width of the package 114 cannot be reduced.
As another means for reducing the size of the optical module 110, the second transmission lines 128-1 and 128-2 are arranged in parallel in the vertical direction inside the side wall S of the package 114, thereby omitting the space described above. It is conceivable to narrow the width.
As an example in which the differential transmission lines are arranged in parallel vertically, the “multilayer wiring board” disclosed in Patent Document 2 is already known.

しかしながら、パッケージ114の側壁S内部に上下に平行に差動伝送線路128−1、128−2を配設する場合、入力端子Inと差動伝送線路128−1、128−2との間、および出力端子Outと差動伝送線路128−1、128−2との間をそれぞれ深さ方向に貫通するビアで接続する必要がある。このビアの線路長(ビア深さ)が二本の線路で異なるため、全体の等長性が崩れる。差動伝送線路においては、二本の線路の全体長が相違すると出力端側の位相がずれて、その位相差がコモンモ−ドノイズとなって現れるという課題があった。   However, when the differential transmission lines 128-1 and 128-2 are arranged in parallel in the vertical direction inside the side wall S of the package 114, between the input terminal In and the differential transmission lines 128-1 and 128-2, and It is necessary to connect the output terminal Out and the differential transmission lines 128-1 and 128-2 with vias penetrating in the depth direction. Since the via line length (via depth) differs between the two lines, the entire isometric property is lost. In the differential transmission line, there is a problem that when the overall lengths of the two lines are different, the phase on the output end side is shifted and the phase difference appears as common mode noise.

本発明はかかる従来の事情に対処してなされたものであり、差動伝送線路の位相ずれを防止すると共に特性インピーダンスの不整合をも防止して、小型化可能な光モジュールを提供することを目的とし、さらには小型化された光モジュールを提供可能な差動伝送線路と、この差動伝送線路を配置する多層回路基板を提供することを目的とする。   The present invention has been made in response to such a conventional situation, and provides an optical module that can be miniaturized by preventing a phase shift of a differential transmission line and also preventing a mismatch of characteristic impedance. It is another object of the present invention to provide a differential transmission line capable of providing a miniaturized optical module and a multilayer circuit board on which the differential transmission line is disposed.

上記目的を達成するため、請求項1記載の発明である差動伝送線路は、複数の絶縁層が積層された多層回路基板に、差動信号を伝送する第1の信号線と第2の信号線を備えて設けられる差動伝送線路であって、前記第1及び第2の信号線は、それぞれ前記複数の絶縁層間に配置された層間配線部と、前記多層回路基板面に設けられた入力端子から前記層間配線部の一端部までを接続する入力側ビア接続部と、前記多層回路基板面に設けられた出力端子から前記層間配線部の他端部までを接続する出力側ビア接続部と、を備え、前記第1の信号線の層間配線部と前記第2の信号線の層間配線部は、異なる絶縁層間に配置され、前記第1の信号線の層間配線部と前記第2の信号線の層間配線部の間にグランド層が配置されることを特徴とするものである。
上記構成の差動伝送線路は、第1の信号線と第2の信号線の層間配線部は、異なる絶縁層間に配置され、これらの層間配線部の間にグランド層が配置されているので、それぞれの層間配線部における第1の信号線と第2の信号線のインピ−ダンスは各々の信号線とグランド層の間の電気容量(キャパシタンス)に依存するように作用する。
また、第1の信号線と第2の信号線の層間配線部は異なる絶縁層間に配置されるためそれぞれの信号線の入力側ビア接続部と出力側ビア接続部のビア深さの違いによって発生する信号の位相差があり、これがインピーダンスマッチングの劣化となって現れるものの、第1の信号線と第2の信号線の層間配線部はグランド層によって遮蔽されているので、位相差を生じた信号が直接結合することによるモード変換を発生させないように作用する。
なお、本願明細書及び特許請求の範囲においては、差動伝送線路の一端であって外部からの信号が入力される端子を入力端子といい、差動伝送線路の他端であって外部に信号を出力する端子を出力端子という。
In order to achieve the above object, a differential transmission line according to a first aspect of the present invention includes a first signal line and a second signal that transmit a differential signal to a multilayer circuit board in which a plurality of insulating layers are laminated. A differential transmission line provided with a line, wherein the first and second signal lines are each provided with an interlayer wiring portion disposed between the plurality of insulating layers and an input provided on the surface of the multilayer circuit board An input-side via connecting portion connecting from the terminal to one end of the interlayer wiring portion; an output-side via connecting portion connecting from the output terminal provided on the multilayer circuit board surface to the other end of the interlayer wiring portion; The interlayer wiring portion of the first signal line and the interlayer wiring portion of the second signal line are arranged between different insulating layers, and the interlayer wiring portion of the first signal line and the second signal Characterized in that a ground layer is disposed between the interlayer wiring portions of the wire A.
In the differential transmission line configured as described above, the interlayer wiring portions of the first signal line and the second signal line are disposed between different insulating layers, and the ground layer is disposed between these interlayer wiring portions. The impedance of the first signal line and the second signal line in each interlayer wiring portion acts so as to depend on the electric capacitance (capacitance) between each signal line and the ground layer.
In addition, since the interlayer wiring portion of the first signal line and the second signal line is arranged between different insulating layers, it is generated due to the difference in via depth between the input side via connection portion and the output side via connection portion of each signal line. There is a phase difference between the two signals, and this appears as degradation of impedance matching. However, since the interlayer wiring portion of the first signal line and the second signal line is shielded by the ground layer, the signal causing the phase difference Acts so as not to cause mode conversion due to direct coupling.
In the present specification and claims, a terminal that is one end of a differential transmission line and receives an external signal is referred to as an input terminal, and a terminal that is the other end of the differential transmission line and externally receives a signal. A terminal that outputs is called an output terminal.

また、請求項2に記載の発明である差動伝送線路は、請求項1に記載の差動伝送線路において、前記第1の信号線の層間配線部と前記第2の信号線の層間配線部のうち、一方の層間配線部は、前記第1の信号線と前記第2の信号線の線路長の差を相殺するためのミアンダ配線部が設けられることを特徴とするものである。
上記構成の差動伝送線路は、層間配線部に設けられたミアンダ配線部が第1の信号線と第2の信号線の線路長の差を相殺する作用を有する。
さらに、本請求項2に記載の発明では、一方の層間配線部にミアンダ配線部を挿入したことで生じる第1の信号線と第2の信号線の間の信号の位相差に対しても、それぞれの層間配線部はグランド層で遮蔽されているので、位相差を生じた信号が直接結合することによるモード変換を発生させないように作用する。
A differential transmission line according to a second aspect of the present invention is the differential transmission line according to the first aspect, wherein an interlayer wiring portion of the first signal line and an interlayer wiring portion of the second signal line. Of these, one of the interlayer wiring portions is provided with a meander wiring portion for canceling out the difference in line length between the first signal line and the second signal line.
In the differential transmission line having the above configuration, the meander wiring portion provided in the interlayer wiring portion has an effect of canceling out the difference in the line length between the first signal line and the second signal line.
Furthermore, in the invention according to the second aspect, even with respect to the phase difference of the signal between the first signal line and the second signal line caused by inserting the meander wiring part in one of the interlayer wiring parts, Since each interlayer wiring part is shielded by the ground layer, it acts so as not to cause mode conversion due to the direct coupling of the signals having the phase difference.

そして、請求項3に記載の発明である多層回路基板は、複数の絶縁層が積層された多層回路基板であって、入力端子と出力端子を備え、この入力端子と出力端子間に、請求項1又は請求項2に記載の差動伝送線路を備えることを特徴とするものである。
上記構成の多層回路基板では、請求項1又は請求項2に記載の差動伝送線路と同様の作用を有する。
A multilayer circuit board according to a third aspect of the present invention is a multilayer circuit board in which a plurality of insulating layers are laminated, and includes an input terminal and an output terminal. The differential transmission line according to claim 1 or 2 is provided.
The multilayer circuit board having the above configuration has the same operation as that of the differential transmission line according to claim 1 or claim 2.

さらに、請求項4に記載の発明である光モジュールは、内部空間を気密封止可能なパッケージと、 前記パッケージの内部空間に配置される光半導体素子と、前記光半導体素子の過熱を抑制する電子冷却素子と、前記パッケージの外側に設けられる入力端子と前記内部空間に設けられる出力端子とを備えて設けられる請求項3に記載の多層回路基板と、を備え、前記多層回路基板は、前記出力端子を前記光半導体素子に接続し、外部から前記入力端子を介して入力される差動信号を前記光半導体素子に伝送することを特徴とするものである。
上記構成の光モジュールでは、請求項3に記載の多層回路基板を備えることから、請求項3に記載の発明と同様の作用を有する。すなわち、請求項1又は請求項2に記載の発明と同様の作用を有する。
Furthermore, an optical module according to claim 4 includes a package capable of hermetically sealing an internal space, an optical semiconductor element disposed in the internal space of the package, and an electron that suppresses overheating of the optical semiconductor element. The multilayer circuit board according to claim 3, further comprising: a cooling element; and an input terminal provided outside the package; and an output terminal provided in the internal space. A terminal is connected to the optical semiconductor element, and a differential signal input from the outside via the input terminal is transmitted to the optical semiconductor element.
Since the optical module having the above configuration includes the multilayer circuit board according to the third aspect, the optical module has the same function as that of the third aspect. That is, it has the same action as the invention according to claim 1 or claim 2.

本発明の請求項1に記載の差動伝送線路においては、第1の信号線と第2の信号線の層間配線部は異なる絶縁層間に配置されるため幅の狭い絶縁層でも信号線の幅を取りやすく、信号線が細くなることによる伝送信号の損失を抑制することができる。
また、第1の信号線と第2の信号線の層間配線部におけるそれぞれのインピ−ダンスは各々の信号線とグランド層の間の電気容量に依存するので、第1の信号線及び第2の信号線の幅を絶縁層の厚みや誘電率に対応させた範囲に制御することで、第1の信号線及び第2の信号線の層間配線部におけるインピーダンスを所望の範囲に制御することが可能である。
従って、第1の信号線と第2の信号線の配置において等間隔性が保てなくとも、特性インピーダンスの不整合を生じることがない。また、2本の信号線間はグランド層によって遮蔽されているので、入力側ビア接続部や出力側ビア接続部におけるビア長の差によって位相差を生じた信号が直接結合することによるモード変換も発生しない。したがって、差動信号の伝送特性を劣化させることがない。
In the differential transmission line according to claim 1 of the present invention, since the interlayer wiring portion of the first signal line and the second signal line is disposed between different insulating layers, the width of the signal line can be reduced even in a narrow insulating layer. The loss of the transmission signal due to the thin signal line can be suppressed.
In addition, since each impedance in the interlayer wiring portion of the first signal line and the second signal line depends on the electric capacity between each signal line and the ground layer, the first signal line and the second signal line By controlling the width of the signal line to a range corresponding to the thickness and dielectric constant of the insulating layer, the impedance in the interlayer wiring portion of the first signal line and the second signal line can be controlled to a desired range. It is.
Therefore, even when the first signal line and the second signal line are not equally spaced, there is no characteristic impedance mismatch. In addition, since the two signal lines are shielded by the ground layer, mode conversion is also possible due to the direct coupling of signals that have phase differences due to via length differences at the input and output via connections. Does not occur. Therefore, the transmission characteristics of the differential signal are not deteriorated.

本発明の請求項2に記載の差動伝送線路では、請求項1に記載の発明の効果に加えて、層間配線部に設けられたミアンダ配線部が第1の信号線と第2の信号線の線路長の差を相殺するため、第1の信号線と第2の信号線の全体長が相違することに伴う出力端子側の位相のずれと、その位相差によるコモンモードノイズの発生を抑制することが可能である。
しかも、請求項1に記載の発明の効果である特性インピーダンスの不整合の抑制は、ミアンダ配線部を設けることによって生じる第1の信号線と第2の信号線の非等間隔性に対しても発揮されるため、本請求項に記載の発明においても特性インピーダンスの不整合を生じることがない。
もう少し詳細に説明すると、ミアンダ配線部を設けることで、異なる絶縁層間に配置される第1の信号線の層間配線部と第2の信号線の層間配線部の配線間距離が変動するため、インピーダンスが変動してしまい反射が発生し差動信号の伝送特性の劣化をもたらしてしまう。
しかしながら、それらの層間配線部の間にグランド層を設けられれば、第1の信号線及び第2の信号線の幅を絶縁層の厚みや誘電率に対応させた範囲に制御することで、第1の信号線及び第2の信号線の層間配線部におけるインピーダンスを所望の範囲に制御することが可能なのである。従って、ミアンダ配線部を設けて第1の信号線と第2の信号線の全体長の相違を解消し位相のずれと位相差によるコモンモードノイズの発生を抑制することが可能なのである。
さらに、一方の層間配線部にミアンダ配線部を挿入したことで第1の信号線と第2の信号線の間の信号の位相差が生じるが、それぞれの層間配線部はグランド層で遮蔽されているので、位相差を生じた信号が直接結合することによるモード変換は発生せず、この点からも差動信号の伝送特性を劣化させることがない。
In the differential transmission line according to claim 2 of the present invention, in addition to the effect of the invention according to claim 1, the meander wiring portion provided in the interlayer wiring portion includes the first signal line and the second signal line. In order to cancel out the difference in line length, the phase shift on the output terminal side due to the difference in overall length between the first signal line and the second signal line, and the occurrence of common mode noise due to the phase difference are suppressed. Is possible.
Moreover, the characteristic impedance mismatch, which is the effect of the invention according to claim 1, is also suppressed against the non-uniform spacing between the first signal line and the second signal line caused by providing the meander wiring portion. Therefore, the characteristic impedance mismatch does not occur even in the invention described in the claims.
More specifically, since the meander wiring portion is provided, the inter-wiring distance between the interlayer wiring portion of the first signal line and the interlayer wiring portion of the second signal line arranged between different insulating layers varies. Fluctuates and reflection occurs, resulting in deterioration of transmission characteristics of differential signals.
However, if a ground layer is provided between the interlayer wiring portions, the width of the first signal line and the second signal line can be controlled within a range corresponding to the thickness and dielectric constant of the insulating layer. The impedance in the interlayer wiring portion of the first signal line and the second signal line can be controlled within a desired range. Therefore, the meander wiring portion can be provided to eliminate the difference in the overall length between the first signal line and the second signal line, and to suppress the occurrence of common mode noise due to the phase shift and phase difference.
Further, the insertion of the meander wiring portion in one of the interlayer wiring portions causes a signal phase difference between the first signal line and the second signal line, but each interlayer wiring portion is shielded by the ground layer. Therefore, mode conversion due to direct coupling of signals having a phase difference does not occur, and the transmission characteristics of differential signals are not deteriorated from this point.

本発明の請求項3記載の多層回路基板では、請求項1又は請求項2に記載の発明の効果に加えて、第1の信号線及び第2の信号線の層間配線部におけるインピーダンスを所望の範囲に制御することが可能であり、特性インピーダンスの不整合を生じることがないので、差動信号の伝送特性を劣化させずに多層回路基板を小型化することができる。   In the multilayer circuit board according to claim 3 of the present invention, in addition to the effect of the invention according to claim 1 or 2, the impedance in the interlayer wiring portion of the first signal line and the second signal line is set to a desired value. It is possible to control the range, and there is no mismatch in characteristic impedance. Therefore, the multilayer circuit board can be miniaturized without degrading the transmission characteristics of differential signals.

本発明の請求項4に記載の光モジュールでは、請求項3に記載の多層回路基板を備えることで、請求項1又は請求項2に記載の発明の効果に加えて請求項3に記載の発明の効果を発揮することができる。すなわち、差動信号の伝送特性を劣化させずに光モジュールを小型化することができる。   In the optical module according to claim 4 of the present invention, the multilayer circuit board according to claim 3 is provided, so that the invention according to claim 3 is added to the effect of the invention according to claim 1 or 2. The effect of can be demonstrated. That is, the optical module can be reduced in size without degrading the transmission characteristics of the differential signal.

本発明の実施の形態に係る差動伝送線路とそれを配置した多層回路基板を用いた光モジュールの構成図である。It is a block diagram of the optical module using the differential transmission line which concerns on embodiment of this invention, and the multilayer circuit board which has arrange | positioned it. 図1における符号A−A線の矢視断面構造図である。FIG. 2 is a cross-sectional structural view taken along line AA in FIG. 1. 本発明の実施の形態に係る多層回路基板の構成分解斜視図である。1 is an exploded perspective view of a multilayer circuit board according to an embodiment of the present invention. 図3における符号B−B線の矢視断面構造図である。It is an arrow directional cross-section figure of the code | symbol BB in FIG. 図3における符号C−C線の矢視断面構造図である。It is an arrow directional cross-section figure of code | symbol CC in FIG. (a)は本発明に係る多層回路基板の実施例1を示す断面構造図、(b)は第1の従来技術を示す断面構造図、(c)は第2の従来技術を示す断面構造図である。(A) is a cross-sectional structure diagram showing the first embodiment of the multilayer circuit board according to the present invention, (b) is a cross-sectional structure diagram showing the first prior art, (c) is a cross-sectional structure diagram showing the second prior art. It is. 本発明に係る多層回路基板の実施例1と第1の従来技術と第2の従来技術について、伝送信号の通過損失の伝送信号周波数依存性を示すグラフである。It is a graph which shows the transmission signal frequency dependence of the transmission loss of the transmission signal about Example 1, the 1st prior art, and the 2nd prior art of the multilayer circuit board concerning the present invention. (a)は本発明に係る多層回路基板の実施例2の斜視概念図、(b)は(a)における符号D−D線の矢視断面構造図である。(A) is a perspective conceptual diagram of Example 2 of the multilayer circuit board based on this invention, (b) is the arrow sectional structure figure of the code | symbol DD line in (a). (a)は第3の従来技術に係る多層回路基板の斜視概念図、(b)は(a)における符号E−E線の矢視断面構造図である。(A) is a perspective conceptual diagram of the multilayer circuit board according to the third prior art, and (b) is a cross-sectional structural view taken along line EE in (a). (a)は第3の従来技術に係る多層回路基板における差動伝送線路についてのSdd11のグラフ、(b)は本発明に係る多層回路基板の実施例2における差動伝送線路についてのSdd11のグラフである。(A) is a graph of Sdd11 for the differential transmission line in the multilayer circuit board according to the third prior art, and (b) is a graph of Sdd11 for the differential transmission line in Example 2 of the multilayer circuit board according to the present invention. It is. (a),(b)は光モジュールのパッケージの側壁に差動伝送線路を内蔵する従来技術を説明するための構成図であり、(b)は(a)の符号X−X線の矢視断面図である。(A), (b) is a block diagram for demonstrating the prior art which incorporates a differential transmission line in the side wall of the package of an optical module, (b) is an arrow XX line of (a). It is sectional drawing.

以下に、本発明の実施の形態に係る差動伝送線路、この差動伝送線路を配置する多層回路基板、そしてこの多層回路基板を搭載した光モジュールについて図1乃至図5を参照しながら説明する。
図1は、本発明の実施の形態に係る差動伝送線路とそれを配置した多層回路基板を用いた光モジュールの構成図であり、図2は図1における符号A−A線の矢視断面構造図である。
図1及び図2において、光モジュール1は直方体の板形状を有する基台2と、基台2と略同一の外形を有し中央部に貫通孔を有する多層回路基板6と、この多層回路基板6の貫通孔に連通する貫通孔を有する枠体7を備え、基台2の上面と多層回路基板6の貫通孔と枠体7の貫通孔とで、光半導体素子4と電子冷却素子13を収納するためのキャビティ5を形成している。
枠体7の貫通孔の開口面積は多層回路基板6の貫通孔の開口面積よりも大きく、多層回路基板6の上面にキャビティ5内に露出する内部露出面8が形成される。また、枠体7の長辺寸法は多層回路基板6の長辺寸法よりも短くされ、多層回路基板6の上面には、光モジュール1の外へ露出する外部露出面9が形成される。
枠体7の上面には、シールリング14が接合される。シールリング14は、蓋15を溶接してキャビティ5内を気密封止するための部材である。シールリング14と蓋15は、鉄にニッケル、コバルトを配合した溶接性の良いコバール等からなる。
基台2は、銅タングステン等の熱伝導率が高い材料からなる。多層回路基板6と枠体7とは、共にアルミナ等のセラミック絶縁層を複数積層して形成され、一体化して多層セラミック構造体3を構成している。
Hereinafter, a differential transmission line according to an embodiment of the present invention, a multilayer circuit board on which the differential transmission line is arranged, and an optical module on which the multilayer circuit board is mounted will be described with reference to FIGS. .
FIG. 1 is a configuration diagram of an optical module using a differential transmission line according to an embodiment of the present invention and a multilayer circuit board on which the differential transmission line is arranged, and FIG. 2 is a cross-sectional view taken along line AA in FIG. FIG.
1 and 2, an optical module 1 includes a base 2 having a rectangular parallelepiped plate shape, a multilayer circuit board 6 having a shape substantially the same as that of the base 2 and having a through hole in the center, and the multilayer circuit board. 6 includes a frame body 7 having a through hole communicating with the through hole 6, and the optical semiconductor element 4 and the electronic cooling element 13 are formed by the upper surface of the base 2, the through hole of the multilayer circuit board 6, and the through hole of the frame body 7. A cavity 5 for housing is formed.
The opening area of the through hole of the frame body 7 is larger than the opening area of the through hole of the multilayer circuit board 6, and an internally exposed surface 8 exposed in the cavity 5 is formed on the upper surface of the multilayer circuit board 6. Further, the long side dimension of the frame body 7 is shorter than the long side dimension of the multilayer circuit board 6, and an externally exposed surface 9 that is exposed to the outside of the optical module 1 is formed on the upper surface of the multilayer circuit board 6.
A seal ring 14 is joined to the upper surface of the frame body 7. The seal ring 14 is a member for hermetically sealing the inside of the cavity 5 by welding the lid 15. The seal ring 14 and the lid 15 are made of Kovar having good weldability in which nickel and cobalt are mixed into iron.
The base 2 is made of a material having high thermal conductivity such as copper tungsten. The multilayer circuit board 6 and the frame body 7 are both formed by laminating a plurality of ceramic insulating layers such as alumina, and constitute the multilayer ceramic structure 3 by integrating them.

多層セラミック構造体3の一側面には孔16が形成されている。この孔16には、サファイア、ガラス等からなる透光性窓部材17を収容したパイプ18が嵌め込まれており、さらに、パイプ18には、光ファイバ19を挿入固定したコバール等からなる光ファイバ接続管20が接続されている。なお、パイプ18は、光ファイバ接続管20を溶接するためにコバール等からなり、キャビティ5内を気密にするために、多層セラミック構造体3とろう付けされている。   A hole 16 is formed on one side surface of the multilayer ceramic structure 3. A pipe 18 containing a translucent window member 17 made of sapphire, glass or the like is fitted into the hole 16, and an optical fiber connection made of Kovar or the like into which an optical fiber 19 is inserted and fixed is inserted into the pipe 18. A tube 20 is connected. The pipe 18 is made of Kovar or the like for welding the optical fiber connection pipe 20, and is brazed to the multilayer ceramic structure 3 in order to make the cavity 5 airtight.

多層回路基板6の外部露出面9には、外部から供給される電気信号を光半導体素子4に伝送するための入力端子10が形成されている。電気信号は正相信号と、該正相信号と逆相となる逆相信号とからなる差動信号の形で供給され、入力端子10は、正相信号が供給される第1入力端子10aと、逆相信号が供給される第2入力端子10bを備える。
多層回路基板6には、入力端子10に供給された差動信号を内部露出面8上に形成された出力端子11に伝送する2本の信号線を備えた差動伝送線路(図3参照)が形成されている。
具体的には、第1入力端子10aに供給される正相信号は、信号線21a,22a,23aを介して第1出力端子11aに伝送された後、ボンディングワイヤ12を介して光半導体素子4に入力される。この信号線21a,22a,23aが第1の信号線である。
もう一つの信号線は、第2入力端子10bに供給される逆相信号を伝送する信号線であり、信号線21b,22b,23bを介して第2出力端子11bに伝送された後、ボンディングワイヤ12を介して光半導体素子4に入力される。この信号線21b,22b,23bが第2の信号線である。差動伝送線路は、これら第1の信号線と第2の信号線の二本一組で構成されている。
光半導体素子4は上記の第1の信号線21a,22a,23aと第2の信号線21b,22b,23bによって供給される差動信号によって駆動され、レーザ光信号を透光性窓部材17側に出力する。光半導体素子4から出力された光信号は、光ファイバ19へ出力される。
An input terminal 10 for transmitting an externally supplied electric signal to the optical semiconductor element 4 is formed on the externally exposed surface 9 of the multilayer circuit board 6. The electrical signal is supplied in the form of a differential signal composed of a positive phase signal and a negative phase signal that is opposite in phase to the positive phase signal, and the input terminal 10 is connected to a first input terminal 10a to which a positive phase signal is supplied. And a second input terminal 10b to which a reverse phase signal is supplied.
The multilayer circuit board 6 includes a differential transmission line having two signal lines for transmitting a differential signal supplied to the input terminal 10 to an output terminal 11 formed on the internal exposed surface 8 (see FIG. 3). Is formed.
Specifically, the positive phase signal supplied to the first input terminal 10 a is transmitted to the first output terminal 11 a via the signal lines 21 a, 22 a, 23 a, and then the optical semiconductor element 4 via the bonding wire 12. Is input. The signal lines 21a, 22a, and 23a are first signal lines.
The other signal line is a signal line for transmitting a reverse phase signal supplied to the second input terminal 10b. After being transmitted to the second output terminal 11b via the signal lines 21b, 22b, and 23b, the bonding wire is used. 12 is input to the optical semiconductor element 4. These signal lines 21b, 22b, and 23b are second signal lines. The differential transmission line is composed of a pair of these first signal line and second signal line.
The optical semiconductor element 4 is driven by the differential signal supplied by the first signal lines 21a, 22a, and 23a and the second signal lines 21b, 22b, and 23b, and transmits the laser light signal to the transparent window member 17 side. Output to. The optical signal output from the optical semiconductor element 4 is output to the optical fiber 19.

次に、図3乃至図5を用いて本発明の実施の形態に係る差動伝送線路について説明する。図3は本発明の実施の形態に係る多層回路基板の構成分解斜視図であり、図4は図3における符号B−B線の矢視断面構造図であり、図5は図3における符号C−C線の矢視断面構造図である。なお、図3はその構造を理解容易にするために多層回路基板を6枚の基板に分解して示しているが、図4,5は分解することなく断面を示している。
図3において、多層回路基板6には、外部から入力端子10に供給される差動信号を出力端子11に伝送する第1の信号線21a,22a,23aと第2の信号線21b,22b,23bの2本の信号線を備えた差動伝送線路が形成されている。
第1の信号線21a,22a,23aは、第1入力端子10aと第1出力端子11aを接続し、多層回路基板6の絶縁層間に配置された層間配線部22a、第1入力端子10aと層間配線部22aの間を接続する入力側ビア接続部21aと、第1出力端子11aと層間配線部22aを接続する出力側ビア接続部23aとを備える。
また、第2の信号線21b,22b,23bも同様に、第2入力端子10bと第2出力端子11bを接続し、多層回路基板6の絶縁層間に配置された層間配線部22b、第1入力端子10bと層間配線部22bの間を接続する入力側ビア接続部21bと、第1出力端子11bと層間配線部22bを接続する出力側ビア接続部23bとを備える。
第1の信号線の層間配線部22aと第2の信号線の層間配線部22bは、多層回路基板6の異なる層に設けられている。具体的には、層間配線部22aは回路基板6bに設けられ、層間配線部22bは回路基板6dに設けられている。
Next, the differential transmission line according to the embodiment of the present invention will be described with reference to FIGS. 3 is an exploded perspective view of the multilayer circuit board according to the embodiment of the present invention, FIG. 4 is a cross-sectional view taken along the line BB in FIG. 3, and FIG. FIG. Note that FIG. 3 shows the multilayer circuit board broken down into six boards for easy understanding of the structure, but FIGS. 4 and 5 show cross sections without being broken down.
In FIG. 3, the multilayer circuit board 6 includes first signal lines 21a, 22a, and 23a for transmitting differential signals supplied from the outside to the input terminal 10 to the output terminal 11, and second signal lines 21b, 22b, A differential transmission line having two signal lines 23b is formed.
The first signal lines 21a, 22a, and 23a connect the first input terminal 10a and the first output terminal 11a, the interlayer wiring portion 22a disposed between the insulating layers of the multilayer circuit board 6, and the first input terminal 10a and the interlayer An input-side via connection portion 21a that connects between the wiring portions 22a, and an output-side via connection portion 23a that connects the first output terminal 11a and the interlayer wiring portion 22a are provided.
Similarly, the second signal lines 21b, 22b, and 23b connect the second input terminal 10b and the second output terminal 11b, the interlayer wiring part 22b disposed between the insulating layers of the multilayer circuit board 6, and the first input. An input-side via connection portion 21b that connects between the terminal 10b and the interlayer wiring portion 22b, and an output-side via connection portion 23b that connects the first output terminal 11b and the interlayer wiring portion 22b are provided.
The interlayer wiring portion 22 a of the first signal line and the interlayer wiring portion 22 b of the second signal line are provided in different layers of the multilayer circuit board 6. Specifically, the interlayer wiring part 22a is provided on the circuit board 6b, and the interlayer wiring part 22b is provided on the circuit board 6d.

図4に示すように、第1の信号線21a,22a,23aの入力側ビア接続部21aは多層回路基板の6層目の回路基板6fから3層目の回路基板6cまでを貫通するビア導体として構成され、第1入力端子10aと層間配線部22aの間を接続している。
一方、第1の信号線21b,22b,23bの入力側ビア接続部21bは多層回路基板の6層目の回路基板6fから5層目の回路基板6eまでを貫通するビア導体として構成され、第2入力端子10bと層間配線部22bの間を接続している。
As shown in FIG. 4, the input side via connection portion 21a of the first signal lines 21a, 22a, and 23a is a via conductor penetrating from the sixth circuit board 6f to the third circuit board 6c of the multilayer circuit board. The first input terminal 10a and the interlayer wiring part 22a are connected.
On the other hand, the input side via connection portion 21b of the first signal lines 21b, 22b, and 23b is configured as a via conductor that penetrates from the sixth layer circuit board 6f to the fifth layer circuit board 6e of the multilayer circuit board. The two input terminals 10b and the interlayer wiring part 22b are connected.

図5に示すように、第1の信号線21a,22a,23aの出力側ビア接続部23aは多層回路基板6の6層目の回路基板6fから3層目の回路基板6cまでを貫通するビア導体として構成され、第1出力端子11aと層間配線部22aの間を接続している。第2の信号線21b,22b,23bの出力側ビア接続部23bは多層回路基板6の6層目の回路基板6fから5層目の回路基板6eまでを貫通するビア導体として構成され、第2出力端子11bと層間配線部22bの間を接続している。
2本の層間配線部22a,22bの間には、グランド層24bが配されており、層間配線部22aが設けられている回路基板6bの下層の回路基板6aにはグランド層24a、層間配線部22bが設けられている回路基板6dの上層の回路基板6eにはグランド層24cが設けられている。
グランド層24a〜24cは導電性の金属電極を構成し、グランドビア25a,25b,25cを介して多層回路基板6の外部露出面9上のグランド端子26a,26b,26cに接続されている。グランド層24a〜24cを構成する金属電極は全面を電極とするいわゆるベタ電極である必要はないものの、少なくとも信号線以上の幅を備えつつもなるべく広いことが望ましい。但し、あくまでも目安なので多層回路基板6全体と特性も考慮して電極の面積を定めることが望ましい。
このようなグランド層24bを設けることにより、第1の信号線の層間配線部22aと第2の信号線の層間配線部22bは遮蔽されることになる。そして、第1の信号線の層間配線部22aのインピーダンスは層間配線部22aとグランド層24a間、及び層間配線部22aとグランド層24b間のキャパシタンスに依存し、同様に第2の信号線の層間配線部22bのインピーダンスは層間配線部22bとグランド層24b間、及び層間配線部22bとグランド層24c間のキャパシタンスに依存することになる。
従って、層間配線部22a,22bにおける信号線の幅を絶縁層である回路基板6b,6c,6d,6eの厚みや誘電率に対応させた範囲に制御することで、第1の信号線及び第2の信号線の層間配線部22a,22bにおけるインピーダンスを所望の範囲に制御することが可能である。
従って、第1の信号線と第2の信号線の配置において等間隔性が保てなくとも、特性インピーダンスの不整合を生じることがない。このことは、第1の信号線と第2の信号線の配置に対して設計自由度を増加させることにもなる。
この設計自由度の増加という効果については、第1の信号線と第2の信号線の層間配線部がそれぞれ異なる絶縁層間に配置されることから可能となる幅の狭い絶縁層でも信号線の幅を取りやすいことや、さらに信号線の細線化による伝送信号損失の抑制が容易であることからも発揮できる。
また、2本の信号線間はグランド層24bによって遮蔽されているので、入力側ビア接続部21a,21bや出力側ビア接続部23a,23bにおけるビア長の差によって位相差を生じた信号が直接結合することによるモード変換も発生しない。したがって、差動信号の伝送特性を劣化させることがない。
さらに、本実施の形態における多層回路基板においては、第2の信号線の層間配線部22bに、第1の信号線との線路長の差を相殺するためのミアンダ配線部27が形成されている。
As shown in FIG. 5, the output side via connection portion 23a of the first signal lines 21a, 22a, and 23a is a via that penetrates from the sixth layer circuit board 6f to the third layer circuit board 6c of the multilayer circuit board 6. It is comprised as a conductor and connects between the 1st output terminal 11a and the interlayer wiring part 22a. The output-side via connection portion 23b of the second signal lines 21b, 22b, and 23b is configured as a via conductor that penetrates from the sixth-layer circuit board 6f to the fifth-layer circuit board 6e of the multilayer circuit board 6, The output terminal 11b and the interlayer wiring part 22b are connected.
A ground layer 24b is disposed between the two interlayer wiring portions 22a and 22b, and the ground layer 24a and the interlayer wiring portion are provided on the circuit board 6a below the circuit board 6b on which the interlayer wiring portion 22a is provided. A ground layer 24c is provided on the upper circuit board 6e of the circuit board 6d provided with 22b.
The ground layers 24a to 24c constitute conductive metal electrodes, and are connected to ground terminals 26a, 26b, and 26c on the externally exposed surface 9 of the multilayer circuit board 6 through ground vias 25a, 25b, and 25c. The metal electrodes constituting the ground layers 24a to 24c do not need to be so-called solid electrodes having the entire surface as electrodes, but are desirably as wide as possible while having at least a width equal to or larger than the signal line. However, since it is only a guideline, it is desirable to determine the area of the electrode in consideration of the entire multilayer circuit board 6 and characteristics.
By providing such a ground layer 24b, the interlayer wiring portion 22a of the first signal line and the interlayer wiring portion 22b of the second signal line are shielded. The impedance of the interlayer wiring portion 22a of the first signal line depends on the capacitance between the interlayer wiring portion 22a and the ground layer 24a and between the interlayer wiring portion 22a and the ground layer 24b. The impedance of the wiring part 22b depends on the capacitance between the interlayer wiring part 22b and the ground layer 24b and between the interlayer wiring part 22b and the ground layer 24c.
Therefore, by controlling the width of the signal lines in the interlayer wiring portions 22a and 22b to a range corresponding to the thickness and dielectric constant of the circuit boards 6b, 6c, 6d and 6e which are insulating layers, the first signal lines and the first signal lines It is possible to control the impedance in the interlayer wiring portions 22a and 22b of the two signal lines within a desired range.
Therefore, even when the first signal line and the second signal line are not equally spaced, there is no characteristic impedance mismatch. This also increases the degree of design freedom with respect to the arrangement of the first signal line and the second signal line.
With respect to the effect of increasing the degree of freedom in design, the width of the signal line can be achieved even in a narrow insulating layer that is possible because the interlayer wiring portions of the first signal line and the second signal line are arranged between different insulating layers. This is also possible because the transmission signal loss can be easily suppressed by thinning the signal lines.
In addition, since the two signal lines are shielded by the ground layer 24b, a signal having a phase difference due to a difference in via length in the input side via connection portions 21a and 21b and the output side via connection portions 23a and 23b is directly displayed. There is no mode conversion by combining. Therefore, the transmission characteristics of the differential signal are not deteriorated.
Further, in the multilayer circuit board according to the present embodiment, a meander wiring portion 27 for canceling out the difference in line length with the first signal line is formed in the interlayer wiring portion 22b of the second signal line. .

具体的には、図3を参照すれば明らかなように、第1の信号線21a,22a,23aは、第2の信号線21b,22b,23bよりも多層に亘ってビアが形成されているので全体の線路長が長くなってしまう。そこで、第2の信号線の層間配線部22bにミアンダ配線部27を設けて、第1の信号線の層間配線部22aよりも長く形成して、全体の線路長を同一にするようにしている。
このようなミアンダ配線部27を設けることで、第1と第2の信号線の線路長の差を入力側ビア接続部21a,21bや出力側ビア接続部23a,23bを含めて相殺して、差動伝送線路の位相ずれを無くすことができる。位相ずれが解消されることでコモンモードノイズの発生を抑制することができる。
しかも、本実施の形態のように、層間配線部22bにおける片方の信号線に線路長の差を相殺するためのミアンダ配線部27を設けて2本の信号線の等間隔性が崩れても、前述のとおり、層間配線部22a,22bにおける信号線の幅を絶縁層である回路基板6b,6c,6d,6eの厚みや誘電率に対応させた範囲に制御することで、第1の信号線及び第2の信号線の層間配線部22a,22bにおけるインピーダンスを所望の範囲に制御することが可能であるので、特性インピーダンスの不整合が生じることが無い。したがって、本実施の形態に係る多層回路基板6は、ビア接続部を含む差動伝送線路の位相ずれを無くすとともに、特性インピーダンスの不整合を防止できる。
さらに、層間配線部22a,22bを設けたことによって第1の信号線と第2の信号線の間で信号の位相差が生じるが、層間配線部22a,22bはグランド層24bで遮蔽されているので、位相差を生じた信号が直接結合することによるモード変換は発生しない。従って、層間配線部22a,22bの間にグランド層24を設けて遮蔽することによれば、ミアンダ配線部27を設けて信号線全体の線路長を同一にするような構成としても、その層間配線部22a,22bを設けたことによる位相差を生じた信号の直接結合を抑制することが可能であり、よって差動信号の伝送特性を劣化させることがないという優れた効果を発揮することができる。
従って、このような差動伝送線路を備えた多層回路基板6を搭載した光モジュール1は、差動伝送線路の位相ずれを防止すると共に特性インピーダンスの不整合をも防止しながら小型化することができる。
Specifically, as is apparent from FIG. 3, vias are formed in the first signal lines 21a, 22a, and 23a in multiple layers as compared with the second signal lines 21b, 22b, and 23b. As a result, the entire track length becomes longer. Therefore, the meander wiring portion 27 is provided in the interlayer wiring portion 22b of the second signal line so as to be longer than the interlayer wiring portion 22a of the first signal line so that the entire line length is the same. .
By providing such a meander wiring part 27, the difference between the line lengths of the first and second signal lines including the input side via connection parts 21a and 21b and the output side via connection parts 23a and 23b is canceled. The phase shift of the differential transmission line can be eliminated. Generation of common mode noise can be suppressed by eliminating the phase shift.
Moreover, as in the present embodiment, even if the meandering wiring portion 27 for canceling the difference in line length is provided in one signal line in the interlayer wiring portion 22b and the equal spacing between the two signal lines is lost, As described above, the first signal line is controlled by controlling the width of the signal line in the interlayer wiring portions 22a and 22b within a range corresponding to the thickness and dielectric constant of the circuit boards 6b, 6c, 6d, and 6e that are insulating layers. In addition, since it is possible to control the impedance in the interlayer wiring portions 22a and 22b of the second signal line within a desired range, there is no characteristic impedance mismatch. Therefore, the multilayer circuit board 6 according to the present embodiment can eliminate the phase shift of the differential transmission line including the via connection portion and can prevent the mismatch of the characteristic impedance.
Further, the provision of the interlayer wiring portions 22a and 22b causes a signal phase difference between the first signal line and the second signal line, but the interlayer wiring portions 22a and 22b are shielded by the ground layer 24b. Therefore, mode conversion due to the direct coupling of signals having a phase difference does not occur. Therefore, by providing the ground layer 24 between the interlayer wiring portions 22a and 22b and shielding it, even if the meander wiring portion 27 is provided and the line length of the entire signal line is made the same, the interlayer wiring It is possible to suppress the direct coupling of signals that cause a phase difference due to the provision of the portions 22a and 22b, and thus it is possible to exhibit an excellent effect that transmission characteristics of differential signals are not deteriorated. .
Therefore, the optical module 1 on which the multilayer circuit board 6 having such a differential transmission line is mounted can be miniaturized while preventing the phase shift of the differential transmission line and preventing the mismatch of characteristic impedance. it can.

(実施例1)
以下、本実施の形態に係る多層回路基板について、特性インピーダンスが50Ωになるように実施例として試作し、さらに、従来例の差動伝送線路を作成し、線路損失と省スペース性について比較する試験を実施したので図6及び図7を参照しながら説明する。
図6(a)は本発明に係る多層回路基板の実施例1を示す断面構造図、(b)は第1の従来技術を示す断面構造図、(c)は第2の従来技術を示す断面構造図である。
図6(a)に示される実施例1の多層回路基板は、4層の絶縁層28a〜28dから構成され、絶縁層28a,28b間と絶縁層28c,28d間に2本の差動伝送線路29a,29bが配置されている。さらに、絶縁層28aの下面と絶縁層28dの上面にそれぞれグランド層30a,30cが形成され、絶縁層28b,28cの間にグランド層30bが形成されて、これらのグランド層30a〜30cはグランドビア31で接続されている。従って、差動伝送線路29aはグランド層30a,30bの間に配置された絶縁層28a,28bに挟まれる構成となり、差動伝送線路29bはグランド層30b,30cの間に配置された絶縁層28c,28dに挟まれる構成となっている。
このように構成される実施例1に係る多層回路基板は、アルミナセラミック製の絶縁層28a〜28dの側壁の幅w1が1.2mm、絶縁層28a〜28dのそれぞれの厚さt1は0.3mmであり、試作したパッケージ内に特性インピーダンスが50Ωになるように各部の寸法を調整した差動伝送線路を作成した。
本実施例では、線路での信号の通過損失を抑えるために差動伝送線路29a,29bの線路幅w2を105μmと広めに設定したが、上下に配された差動伝送線路29a,29bの間にグランド層30bが配置され、さらにグランド層30a,30cを配置してそれぞれ差動伝送線路29a,29bを挟むようにして遮蔽しているので特性インピーダンスのキャパシタンス成分が増大することはなく、特性インピーダンスを規定値(50Ω)に収めることができた。なお、差動伝送線路29a,29bの厚さt2は35μmであり、材質はタングステンである。
Example 1
Hereinafter, for the multilayer circuit board according to the present embodiment, a test is made as an example so that the characteristic impedance is 50Ω, and further, a differential transmission line of a conventional example is created, and a line loss and a space saving property are compared. Will be described with reference to FIGS.
6A is a cross-sectional structure diagram showing a first embodiment of the multilayer circuit board according to the present invention, FIG. 6B is a cross-sectional structure diagram showing the first prior art, and FIG. 6C is a cross section showing the second prior art. FIG.
The multilayer circuit board of the first embodiment shown in FIG. 6A is composed of four insulating layers 28a to 28d, and two differential transmission lines between the insulating layers 28a and 28b and between the insulating layers 28c and 28d. 29a and 29b are arranged. Further, ground layers 30a and 30c are formed on the lower surface of the insulating layer 28a and the upper surface of the insulating layer 28d, respectively, and a ground layer 30b is formed between the insulating layers 28b and 28c. These ground layers 30a to 30c are ground vias. 31 is connected. Accordingly, the differential transmission line 29a is sandwiched between the insulating layers 28a and 28b disposed between the ground layers 30a and 30b, and the differential transmission line 29b is disposed between the ground layers 30b and 30c. , 28d.
In the multilayer circuit board according to Example 1 configured as described above, the width w1 of the sidewalls of the insulating layers 28a to 28d made of alumina ceramic is 1.2 mm, and the thickness t1 of each of the insulating layers 28a to 28d is 0.3 mm. Thus, a differential transmission line was prepared in which the dimensions of each part were adjusted so that the characteristic impedance was 50Ω within the prototype package.
In the present embodiment, the line width w2 of the differential transmission lines 29a and 29b is set to be as wide as 105 μm in order to suppress the signal passing loss in the line, but between the differential transmission lines 29a and 29b arranged above and below. Since the ground layer 30b is further disposed and the ground layers 30a and 30c are further disposed so as to sandwich the differential transmission lines 29a and 29b, the capacitance component of the characteristic impedance does not increase, and the characteristic impedance is defined. Value (50Ω). The thickness t2 of the differential transmission lines 29a and 29b is 35 μm, and the material is tungsten.

一方、図6(b)に示される第1の従来技術に係る回路基板では、特許文献1の図2に開示されるようなフレキシブル基板32上に差動伝送線路33a,33bを平行に配し、フレキシブル基板32の下面にグランド層34が設けられた回路基板を想定した。
このように構成される従来技術においては、差動伝送線路33a,33bの線路幅w4は、80μmであり、線路間距離gは100μmとして、実施例1と同様に特性インピーダンスを50Ωと調整して試作した。また、差動伝送線路33a,33bの厚さt4は35μmで材質は銅であり、フレキシブル基板32の幅Wは1mm、厚さTは50μmであり材質はポリイミドである。
なお、第1の従来技術に係る差動伝送線路33a,33bは周囲が誘電率の低いフレキシブル基板32と空気で構成されるので、特性インピーダンスのキャパシタンス成分がもともと低く抑えられている。このため、特性インピーダンスを規定値内に保ったまま、線路幅w4を広げて通過損失を低く抑えることも、線路間距離gを狭くすることもできる。しかし、本従来技術に係る差動伝送線路33a,33bを採用するパッケージでは、パッケージのキャビティ内にフレキシブル基板32を収納するスペースが必要となり小型化ができない。
On the other hand, in the circuit board according to the first prior art shown in FIG. 6B, the differential transmission lines 33a and 33b are arranged in parallel on the flexible board 32 as disclosed in FIG. A circuit board in which the ground layer 34 is provided on the lower surface of the flexible board 32 is assumed.
In the conventional technology configured as described above, the line width w4 of the differential transmission lines 33a and 33b is 80 μm, the distance between lines g is 100 μm, and the characteristic impedance is adjusted to 50Ω as in the first embodiment. Prototype. Further, the thickness t4 of the differential transmission lines 33a and 33b is 35 μm and the material is copper, the width W of the flexible substrate 32 is 1 mm, the thickness T is 50 μm, and the material is polyimide.
Since the differential transmission lines 33a and 33b according to the first prior art are composed of the flexible substrate 32 and air having a low dielectric constant, the capacitance component of the characteristic impedance is originally kept low. For this reason, it is possible to increase the line width w4 while keeping the characteristic impedance within the specified value to suppress the passage loss, or to reduce the distance g between lines. However, a package that employs the differential transmission lines 33a and 33b according to the prior art requires a space for accommodating the flexible substrate 32 in the cavity of the package, and cannot be reduced in size.

さらに、図6(c)に示される第2の従来技術に係る回路基板では、第1の従来技術の差動伝送線路をパッケージの側壁に内蔵したものである。図6(c)において、第2の従来技術は、2層のアルミナセラミック製の絶縁層35a,35bとその間に配置された差動伝送線路36a,36bを備えている。さらに、絶縁層35aの下面にグランド層37aが形成され、絶縁層35bの上面にグランド層37bが形成されており、これらのグランド層37a,37bはグランドビア38で接続されている。
このように構成される第2の従来技術に係る回路基板は、アルミナセラミック製の絶縁層35a,35bの側壁の幅w5が1.2mm、絶縁層35a,35bのそれぞれの厚さt5は0.3mmであり、試作したパッケージ内に特性インピーダンスが50Ωになるように各部の寸法を調整した差動伝送線路を作成した。また、差動伝送線路36a,36bの線路幅w6は50μm、厚さt6は35μmであり、材質はタングステンである。
なお、第2の従来技術では、2つの差動伝送線路36a,36bの間の空間が誘電率の高いアルミナセラミックで構成されるので特性インピーダンスのキャパシタンス成分が増大し、そのままでは特性インピーダンスが規定値よりも低くなってしまう。このため、特性インピーダンスを規定値に収めるために差動伝送線路36a,36bの線路間距離gを200μmに広げるとともに線路幅w6を50μmに狭める必要があった。
これら図6(a),(b),(c)に示される実施例1に係る多層回路基板、第1の従来技術に係る回路基板、第2の従来技術に係る回路基板を用いて線路における伝送信号の通過損失を測定したので、以下、その結果について図7を参照しながら説明する。
Further, in the circuit board according to the second prior art shown in FIG. 6C, the differential transmission line of the first prior art is built in the side wall of the package. In FIG. 6C, the second prior art includes two layers of insulating layers 35a and 35b made of alumina ceramic and differential transmission lines 36a and 36b disposed therebetween. Further, a ground layer 37a is formed on the lower surface of the insulating layer 35a, and a ground layer 37b is formed on the upper surface of the insulating layer 35b. These ground layers 37a and 37b are connected by a ground via 38.
In the circuit board according to the second prior art configured as above, the side wall width w5 of the insulating layers 35a and 35b made of alumina ceramic is 1.2 mm, and the thickness t5 of each of the insulating layers 35a and 35b is 0. A differential transmission line having a dimension of 3 mm and adjusted to have a characteristic impedance of 50Ω in a prototype package was prepared. The differential transmission lines 36a and 36b have a line width w6 of 50 μm, a thickness t6 of 35 μm, and a material of tungsten.
In the second prior art, since the space between the two differential transmission lines 36a and 36b is made of alumina ceramic having a high dielectric constant, the capacitance component of the characteristic impedance increases. It will be lower than. For this reason, in order to keep the characteristic impedance within a specified value, it is necessary to increase the distance g between the differential transmission lines 36a and 36b to 200 μm and the line width w6 to 50 μm.
The multilayer circuit board according to the first embodiment shown in FIGS. 6A, 6B, and 6C, the circuit board according to the first prior art, and the circuit board according to the second prior art are used in the line. Since the transmission loss of the transmission signal was measured, the result will be described below with reference to FIG.

図7は本発明に係る多層回路基板の実施例1と第1の従来技術と第2の従来技術について、伝送信号の通過損失の伝送信号周波数依存性を示すグラフである。
図7において、(a)は第1の従来技術に係る差動伝送線路33a,33bの通過損失に関する測定結果、(b)は第2の従来技術に係る差動伝送線路36a,36bの通過損失に関する測定結果、(c)は実施例1に係る差動伝送線路29a,29bの通過損失に関する測定結果をそれぞれ示すグラフである。
グラフに示されるように、第1の従来技術(a)では、測定した周波数帯域全体で伝送信号の通過損失が少ないことがわかる。一方、第2の従来技術(b)では、差動伝送線路36a,36bの線路幅w6を狭めた結果、伝送損失がかなり増大してしまった。
これらに対して実施例1(c)では、線路幅w2を広く取ることができるので、第1の従来技術(a)よりわずかに損失が増大する程度に抑えることができる。
FIG. 7 is a graph showing the transmission signal frequency dependence of the transmission loss of the transmission signal in Example 1 of the multilayer circuit board according to the present invention, the first conventional technique, and the second conventional technique.
In FIG. 7, (a) is a measurement result regarding the passage loss of the differential transmission lines 33a and 33b according to the first prior art, and (b) is a passage loss of the differential transmission lines 36a and 36b according to the second prior art. (C) is a graph which shows the measurement result regarding the passage loss of the differential transmission lines 29a and 29b which concern on Example 1, respectively.
As shown in the graph, it can be seen that in the first conventional technique (a), the transmission signal has a low transmission loss in the entire measured frequency band. On the other hand, in the second prior art (b), as a result of narrowing the line width w6 of the differential transmission lines 36a and 36b, the transmission loss has increased considerably.
On the other hand, in Example 1 (c), the line width w2 can be widened, so that it is possible to suppress the loss slightly to the extent of the first prior art (a).

(実施例2)
実施例2として下図のような差動線路を作成し、その比較例として下図のような差動線路を作成した。そして、それぞれの差動線路についてSdd11を測定し、下記のグラフの結果を得た。下記のグラフのように、実施例2は比較例に比べてSdd11が減少していることが確認できた。
以下、本実施の形態に係る多層回路基板について、実施例2として図8に示すような多層回路基板を試作し、さらに、第3の従来技術に係る多層回路基板として図9に示すような多層回路基板を試作して、それぞれの差動伝送線路についてSdd11を比較する試験を実施したので図8乃至図10を参照しながら説明する。
図8(a)は本発明に係る多層回路基板の実施例2の斜視概念図、(b)は(a)における符号D−D線の矢視断面構造図であり、図9(a)は第3の従来技術に係る多層回路基板の斜視概念図、(b)は(a)における符号E−E線の矢視断面構造図である。
図8(a),(b)に示される実施例2の多層回路基板は、実施例1と同様に4層の絶縁層40a〜40dから構成され、絶縁層40dの上面には第1入力端子42aと第2入力端子42bから成る入力端子42が配置され、絶縁層40aの下面には第1出力端子43aと第2出力端子43bから成る出力端子43が配置されている。
また、これら第1入力端子42a,第2入力端子42bは、それぞれ入力側ビア接続部44a,44b、層間配線部45a,45b及び出力側ビア接続部46a,46bから成る差動伝送線路を介して第1出力端子43a,第2出力端子43bに接続されている。層間配線部45aは絶縁層40a,40b間に、層間配線部45bは絶縁層40c,40d間にそれぞれ配置されている。
さらに、絶縁層40dの上面、絶縁層40b,40cの間、絶縁層40aの下面にはそれぞれグランド層41c,41b,41aが構成されており、従って、層間配線部45aはグランド層41a,41bの間に、また、層間配線部45bはグランド層41b,41cの間にそれぞれ挟まれる構成となっており、層間配線部45a,45bは互いに遮蔽されている。
なお、図8(b)に示されるとおり、層間配線部45a,45bが断面で示される平面で平行に配置される長さは10mmとしている。また、材料は実施例1と同じである。
(Example 2)
A differential line as shown in the following figure was created as Example 2, and a differential line as shown in the following figure was created as a comparative example. And Sdd11 was measured about each differential line, and the result of the following graph was obtained. As shown in the graph below, it was confirmed that the Sdd11 decreased in Example 2 compared to the comparative example.
Hereinafter, for the multilayer circuit board according to the present embodiment, a multilayer circuit board as shown in FIG. 8 is prototyped as Example 2, and the multilayer circuit board according to the third prior art is shown in FIG. A circuit board is prototyped and a test for comparing Sdd11 is performed for each differential transmission line, which will be described with reference to FIGS.
FIG. 8A is a conceptual perspective view of a multilayer circuit board according to a second embodiment of the present invention, FIG. 8B is a cross-sectional structural view taken along line DD in FIG. 9A, and FIG. The perspective conceptual diagram of the multilayer circuit board which concerns on a 3rd prior art, (b) is an arrow sectional structure figure of the code | symbol EE in (a).
The multilayer circuit board of Example 2 shown in FIGS. 8A and 8B is composed of four insulating layers 40a to 40d as in Example 1, and the first input terminal is formed on the upper surface of the insulating layer 40d. An input terminal 42 including 42a and a second input terminal 42b is disposed, and an output terminal 43 including a first output terminal 43a and a second output terminal 43b is disposed on the lower surface of the insulating layer 40a.
The first input terminal 42a and the second input terminal 42b are respectively connected via differential transmission lines including input side via connection portions 44a and 44b, interlayer wiring portions 45a and 45b, and output side via connection portions 46a and 46b. The first output terminal 43a and the second output terminal 43b are connected. The interlayer wiring portion 45a is disposed between the insulating layers 40a and 40b, and the interlayer wiring portion 45b is disposed between the insulating layers 40c and 40d.
Furthermore, ground layers 41c, 41b, and 41a are formed on the upper surface of the insulating layer 40d, between the insulating layers 40b and 40c, and on the lower surface of the insulating layer 40a, respectively. Therefore, the interlayer wiring portion 45a includes the ground layers 41a and 41b. The interlayer wiring part 45b is sandwiched between the ground layers 41b and 41c, and the interlayer wiring parts 45a and 45b are shielded from each other.
As shown in FIG. 8B, the length in which the interlayer wiring portions 45a and 45b are arranged in parallel on the plane shown in cross section is 10 mm. The material is the same as in Example 1.

図9(a),(b)に示される第3の従来技術の多層回路基板は、3層の絶縁層50a〜50cから構成され、絶縁層50cの上面には第1入力端子52aと第2入力端子52bから成る入力端子52が配置され、絶縁層50aの下面には第1出力端子53aと第2出力端子53bから成る出力端子53が配置されている。
また、これら第1入力端子52a,第2入力端子52bは、それぞれ入力側ビア接続部54a,54b、層間配線部55a,55b及び出力側ビア接続部56a,56bから成る差動伝送線路を介して第1出力端子53a,第2出力端子53bに接続されている。層間配線部55aは絶縁層50a,50b間に、層間配線部55bは絶縁層50b,50c間にそれぞれ配置されている。
さらに、絶縁層50cの上面及び絶縁層50aの下面にはそれぞれグランド層51b,51aが構成されており、従って、層間配線部45aはグランド層41a,41bの間に挟まれる構成となり、層間配線部45bはグランド層41b,41cの間に挟まれる構成となっているが、実施例2とは異なり、層間配線部55a,55bは互いに遮蔽されてはいない。
なお、実施例2と同様に、図9(b)に示されるとおり層間配線部55a,55bが断面で示される平面で平行に配置される長さは10mmとしている。また、材料は実施例1,2と同じである。
このように差動伝送線路の2つの層間配線部がそれぞれグランド層で遮蔽されている場合とされていない場合を比較するために、差動伝送線路について、いわゆるミックスト・モードSパラメータの中のディファレンシャルモードの応答について測定し、その結果を比較することで今回の発明の実施例2の特性が優れていることを説明するものである。以下、図10を参照しながらその測定結果について説明する。
The multilayer circuit board of the third prior art shown in FIGS. 9A and 9B is composed of three layers of insulating layers 50a to 50c, and a first input terminal 52a and a second input layer are formed on the upper surface of the insulating layer 50c. An input terminal 52 including an input terminal 52b is disposed, and an output terminal 53 including a first output terminal 53a and a second output terminal 53b is disposed on the lower surface of the insulating layer 50a.
The first input terminal 52a and the second input terminal 52b are connected via differential transmission lines including input side via connection portions 54a and 54b, interlayer wiring portions 55a and 55b, and output side via connection portions 56a and 56b, respectively. The first output terminal 53a and the second output terminal 53b are connected. The interlayer wiring portion 55a is disposed between the insulating layers 50a and 50b, and the interlayer wiring portion 55b is disposed between the insulating layers 50b and 50c.
Further, ground layers 51b and 51a are formed on the upper surface of the insulating layer 50c and the lower surface of the insulating layer 50a, respectively. Therefore, the interlayer wiring portion 45a is sandwiched between the ground layers 41a and 41b, and the interlayer wiring portion 45b is configured to be sandwiched between the ground layers 41b and 41c, but unlike the second embodiment, the interlayer wiring portions 55a and 55b are not shielded from each other.
As in the second embodiment, as shown in FIG. 9B, the length in which the interlayer wiring portions 55a and 55b are arranged in parallel on the plane shown in the cross section is 10 mm. The material is the same as in Examples 1 and 2.
Thus, in order to compare the case where the two interlayer wiring portions of the differential transmission line are each shielded by the ground layer, the differential transmission line is a so-called mixed mode S parameter. By measuring the response in the differential mode and comparing the results, it is explained that the characteristics of Example 2 of the present invention are excellent. Hereinafter, the measurement results will be described with reference to FIG.

図10(a)は第3の従来技術に係る多層回路基板における差動伝送線路についてのSdd11のグラフ、(b)は本発明に係る多層回路基板の実施例2における差動伝送線路についてのSdd11のグラフである。Sdd11はSパラメータの一種であるが、このSパラメータは、電子回路設計の際に、その電子回路の特性を評価するためのパラメータとして一般的に使用されているものである。具体的には、Sdd11はミックスト・モードSパラメータの中のディファレンシャルモードの応答のうち、測定対象回路にあるポートのいずれかのポート(ポート1)から交流信号を入力して、その交流信号がどの程度減衰あるいは増幅されて伝わるかについて、対数で表現するもので、負数は減衰、正数は増幅を意味している。
図10(a)と(b)を比較すると明らかなように、実施例2のSdd11の方が測定周波数帯域のすべてで減衰が大きく、すなわち反射が少なく良好な特性を示していることがわかる。
以上、実施例1及び2を用いて説明したとおり、本発明に係る差動伝送線路、その差動伝送線路を備える多層回路基板とその多層回路基板を搭載する光モジュールは、差動信号の伝送性能の劣化を抑制しつつ、その小型化を大幅に可能とすることができる。
FIG. 10A is a graph of Sdd11 for the differential transmission line in the multilayer circuit board according to the third prior art, and FIG. 10B is Sdd11 for the differential transmission line in Example 2 of the multilayer circuit board according to the present invention. It is a graph of. Sdd11 is a kind of S parameter, and this S parameter is generally used as a parameter for evaluating the characteristics of the electronic circuit when designing the electronic circuit. Specifically, Sdd11 inputs an AC signal from one of the ports (port 1) in the circuit to be measured out of the differential mode response in the mixed mode S parameter. The degree of attenuation or amplification transmitted is expressed in a logarithm, where a negative number means attenuation and a positive number means amplification.
As is clear from comparison between FIGS. 10A and 10B, it can be seen that the Sdd11 of Example 2 has a higher attenuation in all the measurement frequency bands, that is, shows a good characteristic with less reflection.
As described above with reference to the first and second embodiments, the differential transmission line according to the present invention, the multilayer circuit board including the differential transmission line, and the optical module including the multilayer circuit board are configured to transmit differential signals. It is possible to greatly reduce the size of the apparatus while suppressing the deterioration of the performance.

以上説明したように、本発明は光信号の送受信を行うために用いられる光半導体素子に供給される差動信号を伝送する差動伝送線路、その差動伝送線路を備える多層回路基板及びその多層回路基板を搭載する光モジュールの製造分野において利用可能である。   As described above, the present invention provides a differential transmission line for transmitting a differential signal supplied to an optical semiconductor element used for transmitting and receiving an optical signal, a multilayer circuit board including the differential transmission line, and a multilayer The present invention can be used in the field of manufacturing optical modules on which circuit boards are mounted.

1…光モジュール 2…基台 3…多層セラミック構造体 4…光半導体素子 5…キャビティ 6…多層回路基板 6a〜6f…回路基板 7…枠体 8…内部露出面 9…外部露出面 10…入力端子 10a…第1入力端子 10b…第2入力端子 11…出力端子 11a…第1出力端子 11b…第2出力端子 12…ボンディングワイヤ 13…電子冷却素子 14…シールリング 15…蓋 16…孔 17…透光性窓部材 18…パイプ 19…光ファイバ 20…光ファイバ接続管 21a,21b…入力側ビア接続部 22a,22b…層間配線部 23a,23b…出力側ビア接続部 24a,24b,24c…グランド層 25a,25b,25c…グランドビア 26a,26b,26c…グランド端子 27…ミアンダ配線部 28a,28b,28c…絶縁層 29a,29b…差動伝送線路 30a,30b,30c…グランド層 31…グランドビア 32…フレキシブル基板 33a,33b…差動伝送線路 34…グランド層 35a,35b…絶縁層 36a,36b…差動伝送線路 37a,37b…グランド層 38…グランドビア 40a,40b,40c,40d…絶縁層 41a,41b,41c…グランド層 42…入力端子 42a…第1入力端子 42b…第2入力端子 43…出力端子 43a…第1出力端子 43b…第2出力端子 44a,44b…入力側ビア接続部 45a,45b…層間配線部 46a,46b…出力側ビア接続部 50a,50b,50c…絶縁層 51a,51b…グランド層 52…入力端子 52a…第1入力端子 52b…第2入力端子 53…出力端子 53a…第1出力端子 53b…第2出力端子 54a,54b…入力側ビア接続部 55a,55b…層間配線部 56a,56b…出力側ビア接続部 110…光モジュール 112…光半導体素子 114…パッケージ 116…リード 128−1,128−2…差動伝送線路 154…電極 156…ボンディングワイヤ g…線路間距離 w…幅 t…厚み S…側壁   DESCRIPTION OF SYMBOLS 1 ... Optical module 2 ... Base 3 ... Multilayer ceramic structure 4 ... Optical semiconductor element 5 ... Cavity 6 ... Multilayer circuit board 6a-6f ... Circuit board 7 ... Frame body 8 ... Internal exposure surface 9 ... External exposure surface 10 ... Input Terminal 10a ... First input terminal 10b ... Second input terminal 11 ... Output terminal 11a ... First output terminal 11b ... Second output terminal 12 ... Bonding wire 13 ... Electronic cooling element 14 ... Seal ring 15 ... Lid 16 ... Hole 17 ... Translucent window member 18 ... Pipe 19 ... Optical fiber 20 ... Optical fiber connection pipe 21a, 21b ... Input side via connection part 22a, 22b ... Interlayer wiring part 23a, 23b ... Output side via connection part 24a, 24b, 24c ... Ground Layers 25a, 25b, 25c... Ground vias 26a, 26b, 26c... Ground terminals 27. 28b, 28c ... Insulating layers 29a, 29b ... Differential transmission lines 30a, 30b, 30c ... Ground layers 31 ... Ground vias 32 ... Flexible substrates 33a, 33b ... Differential transmission lines 34 ... Ground layers 35a, 35b ... Insulating layers 36a , 36b ... differential transmission lines 37a, 37b ... ground layer 38 ... ground vias 40a, 40b, 40c, 40d ... insulating layers 41a, 41b, 41c ... ground layer 42 ... input terminal 42a ... first input terminal 42b ... second input Terminal 43 ... Output terminal 43a ... First output terminal 43b ... Second output terminal 44a, 44b ... Input side via connection part 45a, 45b ... Interlayer wiring part 46a, 46b ... Output side via connection part 50a, 50b, 50c ... Insulating layer 51a, 51b ... ground layer 52 ... input terminal 52a ... first input terminal 52b ... Second input terminal 53 ... Output terminal 53a ... First output terminal 53b ... Second output terminal 54a, 54b ... Input side via connection 55a, 55b ... Interlayer wiring 56a, 56b ... Output via connection 110 ... Optical module 112 ... Optical semiconductor element 114 ... Package 116 ... Lead 128-1, 128-2 ... Differential transmission line 154 ... Electrode 156 ... Bonding wire g ... Distance between lines w ... Width t ... Thickness S ... Side wall

Claims (4)

複数の絶縁層が積層された多層回路基板に、差動信号を伝送する第1の信号線と第2の信号線を備えて設けられる差動伝送線路であって、
前記第1及び第2の信号線は、それぞれ前記複数の絶縁層間に配置された層間配線部と、前記多層回路基板面に設けられた入力端子から前記層間配線部の一端部までを接続する入力側ビア接続部と、前記多層回路基板面に設けられた出力端子から前記層間配線部の他端部までを接続する出力側ビア接続部と、を備え、
前記第1の信号線の層間配線部と前記第2の信号線の層間配線部は、異なる絶縁層間に配置され、前記第1の信号線の層間配線部と前記第2の信号線の層間配線部の間にグランド層が配置されることを特徴とする差動伝送線路。
A differential transmission line provided with a first signal line and a second signal line for transmitting a differential signal on a multilayer circuit board in which a plurality of insulating layers are laminated,
The first and second signal lines are respectively connected to an interlayer wiring portion disposed between the plurality of insulating layers and an input terminal provided on the multilayer circuit board surface to one end portion of the interlayer wiring portion. A side via connection portion, and an output side via connection portion for connecting from an output terminal provided on the multilayer circuit board surface to the other end portion of the interlayer wiring portion,
The interlayer wiring portion of the first signal line and the interlayer wiring portion of the second signal line are arranged between different insulating layers, and the interlayer wiring portion of the first signal line and the interlayer wiring of the second signal line A differential transmission line, wherein a ground layer is disposed between the sections.
前記第1の信号線の層間配線部と前記第2の信号線の層間配線部のうち、一方の層間配線部は、前記第1の信号線と前記第2の信号線の線路長の差を相殺するためのミアンダ配線部が設けられることを特徴とする請求項1記載の差動伝送線路。   Of the interlayer wiring portion of the first signal line and the interlayer wiring portion of the second signal line, one of the interlayer wiring portions has a line length difference between the first signal line and the second signal line. The differential transmission line according to claim 1, wherein a meander wiring part for canceling out is provided. 複数の絶縁層が積層された多層回路基板であって、
入力端子と出力端子を備え、この入力端子と出力端子間に、請求項1又は請求項2に記載の差動伝送線路を備えることを特徴とする多層回路基板。
A multilayer circuit board in which a plurality of insulating layers are laminated,
A multilayer circuit board comprising an input terminal and an output terminal, and the differential transmission line according to claim 1 or 2 between the input terminal and the output terminal.
内部空間を気密封止可能なパッケージと、
前記パッケージの内部空間に配置される光半導体素子と、
前記光半導体素子の過熱を抑制する電子冷却素子と、
前記パッケージの外側に設けられる入力端子と前記内部空間に設けられる出力端子とを備えて設けられる請求項3に記載の多層回路基板と、を備え、
前記多層回路基板は、前記出力端子を前記光半導体素子に接続し、外部から前記入力端子を介して入力される差動信号を前記光半導体素子に伝送することを特徴とする光モジュール。
A package capable of hermetically sealing the internal space;
An optical semiconductor element disposed in an internal space of the package;
An electronic cooling element for suppressing overheating of the optical semiconductor element;
The multilayer circuit board according to claim 3, comprising an input terminal provided outside the package and an output terminal provided in the internal space.
An optical module, wherein the multilayer circuit board connects the output terminal to the optical semiconductor element and transmits a differential signal input from the outside via the input terminal to the optical semiconductor element.
JP2013226512A 2013-10-31 2013-10-31 Optical module Expired - Fee Related JP6211392B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013226512A JP6211392B2 (en) 2013-10-31 2013-10-31 Optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013226512A JP6211392B2 (en) 2013-10-31 2013-10-31 Optical module

Publications (2)

Publication Number Publication Date
JP2015088642A true JP2015088642A (en) 2015-05-07
JP6211392B2 JP6211392B2 (en) 2017-10-11

Family

ID=53051112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013226512A Expired - Fee Related JP6211392B2 (en) 2013-10-31 2013-10-31 Optical module

Country Status (1)

Country Link
JP (1) JP6211392B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018147396A1 (en) * 2017-02-10 2018-08-16 パナソニックIpマネジメント株式会社 Parallel capacitor circuit
JPWO2019050046A1 (en) * 2017-09-11 2020-04-30 Ngkエレクトロデバイス株式会社 Connection structure of wiring board and flexible board and package for storing electronic components
WO2021038951A1 (en) * 2019-08-23 2021-03-04 日本特殊陶業株式会社 Wiring substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006789A (en) * 2002-04-04 2004-01-08 Seiko Epson Corp Printed wiring board
JP2005051496A (en) * 2003-07-28 2005-02-24 Kanji Otsuka Signal transmission system and signal transmission line
JP2008186918A (en) * 2007-01-29 2008-08-14 Kyocera Corp Circuit board, package for housing differential electronic circuit component, and differential electronic circuit device
JP2008244179A (en) * 2007-03-27 2008-10-09 Nec Corp Multilayer wiring board
JP2011165910A (en) * 2010-02-10 2011-08-25 Nec Corp Wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006789A (en) * 2002-04-04 2004-01-08 Seiko Epson Corp Printed wiring board
JP2005051496A (en) * 2003-07-28 2005-02-24 Kanji Otsuka Signal transmission system and signal transmission line
JP2008186918A (en) * 2007-01-29 2008-08-14 Kyocera Corp Circuit board, package for housing differential electronic circuit component, and differential electronic circuit device
JP2008244179A (en) * 2007-03-27 2008-10-09 Nec Corp Multilayer wiring board
JP2011165910A (en) * 2010-02-10 2011-08-25 Nec Corp Wiring board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018147396A1 (en) * 2017-02-10 2018-08-16 パナソニックIpマネジメント株式会社 Parallel capacitor circuit
JPWO2019050046A1 (en) * 2017-09-11 2020-04-30 Ngkエレクトロデバイス株式会社 Connection structure of wiring board and flexible board and package for storing electronic components
JP2021036592A (en) * 2017-09-11 2021-03-04 Ngkエレクトロデバイス株式会社 Connection structure for wiring board and flexible substrate, and package for housing electronic component
WO2021038951A1 (en) * 2019-08-23 2021-03-04 日本特殊陶業株式会社 Wiring substrate

Also Published As

Publication number Publication date
JP6211392B2 (en) 2017-10-11

Similar Documents

Publication Publication Date Title
JP6243510B2 (en) Electronic component storage package and electronic device
CN107534023B (en) Semiconductor element package, semiconductor device, and mounting structure
JP5765174B2 (en) Electronic equipment
JP5870808B2 (en) Laminated module
US20140008780A1 (en) Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same
WO2009096542A1 (en) Connection terminal, package using the same and electronic device
JPWO2014156422A1 (en) Resin multilayer substrate and electronic equipment
JP6015508B2 (en) High frequency module
JP6211392B2 (en) Optical module
JP5518260B2 (en) Package for element storage, component for semiconductor device, and semiconductor device
JP2021101475A (en) Substrate for mounting semiconductor element and semiconductor device
JP2008159862A (en) Package structure of high-frequency electronic component
JPWO2015064637A1 (en) Circuit board, electronic component storage package, and electronic device
JP2017059680A (en) Wiring board, semiconductor element package and semiconductor device
JP4944024B2 (en) Transceiver
JP2024050679A (en) Wiring substrate and electronic device
JP2012243781A (en) Semiconductor element housing package
JP6385615B2 (en) High frequency amplifier unit and high frequency power amplifier
JP2012234879A (en) Package for housing element, and semiconductor device including the package
JP6282944B2 (en) WIRING BOARD AND HIGH FREQUENCY DEVICE USING THE SAME
JP6089649B2 (en) Resonator device and signal processing device
JP6075027B2 (en) Resonator device and signal processing device
JP6687302B1 (en) High frequency circuit and communication module
JP4821391B2 (en) Circuit board connection structure
JP4842522B2 (en) Optical module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170913

R150 Certificate of patent or registration of utility model

Ref document number: 6211392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees