JP2015082684A - Amplification circuit - Google Patents
Amplification circuit Download PDFInfo
- Publication number
- JP2015082684A JP2015082684A JP2013218356A JP2013218356A JP2015082684A JP 2015082684 A JP2015082684 A JP 2015082684A JP 2013218356 A JP2013218356 A JP 2013218356A JP 2013218356 A JP2013218356 A JP 2013218356A JP 2015082684 A JP2015082684 A JP 2015082684A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- negative feedback
- resistor
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
この発明は、通信端末用の電力増幅器などに用いられる増幅回路に関するものであり、特に、ダイオードスイッチを用いた可変利得増幅回路に関する。 The present invention relates to an amplifier circuit used in a power amplifier for a communication terminal, and more particularly to a variable gain amplifier circuit using a diode switch.
携帯端末をはじめとする通信端末用の電力増幅器として、入力側に接続したRF−IC(Radio Frequency Integrated Circuit)の最低出力電力およびダイナミックレンジを緩和するために、可変利得機能を有する増幅回路が用いられている。 As a power amplifier for communication terminals including portable terminals, an amplifier circuit having a variable gain function is used to reduce the minimum output power and dynamic range of an RF-IC (Radio Frequency Integrated Circuit) connected to the input side. It has been.
例えば、携帯電話通信における端末においては、−50dBmから25dBm程度の送信電力制御が必要となる。RF−ICと電力増幅器はインピーダンスが整合しており、電力増幅器の出力からアンテナまで無損失の条件下で、電力利得が30dBの増幅回路を用いた場合、RF−ICの出力電力の制御範囲は−80dBm〜−5dBmとなる。このため、75dBのダイナミックレンジが必要となる。一方、0dBmを超える高出力電力の動作時は30dBの高利得となり、0dBm以下の低出力電力の動作時は10dBの低利得となる可変利得増幅回路を用いた場合、RF−ICの出力電力の制御範囲は−60dBm〜−5dBmとなる。このため、55dBのダイナミックレンジが必要となる。
すなわち、可変利得増幅回路を用いたほうが、ダイナミックレンジを緩和するともに最低出力電力の値を大きくすることができ、電力制御の精度を向上させることができる。
For example, in a terminal for mobile phone communication, transmission power control of about −50 dBm to 25 dBm is required. The RF-IC and the power amplifier have impedance matching, and when an amplifier circuit with a power gain of 30 dB is used under lossless conditions from the output of the power amplifier to the antenna, the control range of the output power of the RF-IC is -80 dBm to -5 dBm. For this reason, a dynamic range of 75 dB is required. On the other hand, when a variable gain amplifier circuit is used which has a high gain of 30 dB when operating at a high output power exceeding 0 dBm, and a low gain of 10 dB when operating at a low output power below 0 dBm, the output power of the RF-IC The control range is −60 dBm to −5 dBm. For this reason, a dynamic range of 55 dB is required.
In other words, the use of the variable gain amplifier circuit can alleviate the dynamic range and increase the value of the minimum output power, thereby improving the accuracy of power control.
また、近年、RFフロントエンドを小形にするために、一つの増幅回路で複数の変調方式に対応することが要望されている。変調方式が異なる場合には送信器におけるレベルダイヤが異なるため、変調方式に応じて利得を可変できる電力増幅器が必要となる。 In recent years, in order to reduce the size of the RF front end, there is a demand for a single amplifier circuit to support a plurality of modulation systems. When the modulation method is different, the level diagram in the transmitter is different, and therefore a power amplifier capable of varying the gain according to the modulation method is required.
また、端末の低価格化に伴い、増幅回路のコストダウンが求められている。特に、廉価モデルの端末に搭載する場合には、FETスイッチよりも低歪でかつ低価格なダイオードスイッチを用いた可変増幅回路が要望されている。 In addition, the cost reduction of the amplifier circuit is demanded with the price reduction of the terminal. In particular, when mounted on a low-priced model terminal, there is a demand for a variable amplifier circuit using a diode switch that is lower in distortion and lower in price than an FET switch.
これに対し、非特許文献1には、ダイオードスイッチを用いて利得切替機能を実現した増幅回路が開示されている。 On the other hand, Non-Patent Document 1 discloses an amplifier circuit that realizes a gain switching function using a diode switch.
図6を参照して、非特許文献1の増幅回路の構成について説明する。なお、非特許文献1は多段増幅回路を構成しているが、ここでは利得切替機能を有する初段の増幅回路のみについて説明する。
図中、90は信号増幅用のトランジスタである。トランジスタ90にRC回路を含む第1負帰還回路100aが並列に接続されている。また、トランジスタ90に、ダイオードスイッチを含む第2負帰還回路101aが並列に接続されている。
第2負帰還回路101aのダイオードスイッチは、帰還方向に対して逆向きに接続されたダイオード40を有している。また、ダイオード40のカソード側およびアノード側に直流(DC)カット用のキャパシタ21,22が設けられている。
With reference to FIG. 6, the configuration of the amplifier circuit of Non-Patent Document 1 will be described. Although Non-Patent Document 1 constitutes a multistage amplifier circuit, only the first stage amplifier circuit having a gain switching function will be described here.
In the figure,
The diode switch of the second
次に、非特許文献1の増幅回路の動作について説明する。非特許文献1の増幅回路は、以下に示すように、利得が異なる二つの動作モードで動作する。
まず、トランジスタ90をON状態にし、かつダイオード40をOFF状態にすることにより、高利得の第1動作モードが実行される。第1動作モードにおいては、入力端子1から入力した信号は、入力整合回路10を通過した後にトランジスタ90で増幅され、出力端子2から出力される。また、増幅された信号の一部が第1負帰還回路100aを介して入力側にフィードバックされる。その結果、高い利得が得られる。
Next, the operation of the amplifier circuit of Non-Patent Document 1 will be described. The amplifier circuit of Non-Patent Document 1 operates in two operation modes having different gains as described below.
First, the
一方、トランジスタ90をOFF状態にし、かつダイオード40をON状態にすることにより、低利得の第2動作モードが実行される。第2動作モードにおいては、入力端子1から入力した信号はトランジスタ90には入力されず、第2負帰還回路101aをバイパスした経路を通過する。その結果、トランジスタ90による増幅効果は得られず、第1動作モードよりも利得が低くなる。
On the other hand, when the
以上のように、非特許文献1の増幅回路は、ダイオードスイッチを用いて利得が異なる二つの動作モードに切り替えている。 As described above, the amplifier circuit of Non-Patent Document 1 is switched to two operation modes having different gains using a diode switch.
しかしながら、非特許文献1の増幅回路は、ダイオード40の両側に二つのDCカット用のキャパシタ21,22が必要となり、回路サイズが大きくなるという課題があった。
また、第1動作モードにおいて、高出力動作時に、トランジスタ90のコレクタ側に生じた大きな最大振幅の電圧によってダイオード40が励起されて電流が流れ、第2負帰還回路101aがフィードバック経路として動作する。そのため、高出力動作時において、利得の低下、それに伴う線形性の劣化、および見かけの飽和出力電力の低下が生じるという課題があった。
また、利得が異なる二つの動作モードしか持たず、三つ以上の動作モードを必要とする機器には適用できないという課題があった。
However, the amplifying circuit of Non-Patent Document 1 requires two
In the first operation mode, during high output operation, the
In addition, there is a problem that it has only two operation modes having different gains and cannot be applied to a device that requires three or more operation modes.
この発明は、上記のような課題を解決するためになされたものであり、回路サイズをより小型にでき、かつ利得が異なる三つ以上の動作モードに切り替えることができ、かつより広い出力電圧範囲で高利得を実現できる増幅回路を提供することを目的とする。 The present invention has been made in order to solve the above-described problems, and can reduce the circuit size and switch to three or more operation modes having different gains, and has a wider output voltage range. An object of the present invention is to provide an amplifier circuit capable of realizing a high gain.
この発明の増幅回路は、信号増幅用のトランジスタに負帰還接続したRC回路を含む第1負帰還回路と、第1負帰還回路に並列に接続したダイオードスイッチを含む第2負帰還回路とを備えた増幅回路において、ダイオードスイッチのダイオードは、アノードを負帰還回路の入力側に接続し、カソードを負帰還回路の出力側に接続し、RC回路の容量は、ダイオードスイッチの直流カット用の容量を含むものである。 The amplifier circuit according to the present invention includes a first negative feedback circuit including an RC circuit connected to a signal amplification transistor by negative feedback, and a second negative feedback circuit including a diode switch connected in parallel to the first negative feedback circuit. In the amplifier circuit, the diode of the diode switch has an anode connected to the input side of the negative feedback circuit and a cathode connected to the output side of the negative feedback circuit, and the RC circuit has a capacity for DC cut of the diode switch. Is included.
この発明の増幅回路によれば、回路サイズをより小型にでき、かつ利得が異なる三つ以上の動作モードに切り替えることができ、かつより広い出力電圧範囲で高利得を実現できる。 According to the amplifier circuit of the present invention, the circuit size can be further reduced, the operation mode can be switched to three or more operation modes having different gains, and a high gain can be realized in a wider output voltage range.
実施の形態1.
以下、図1を参照して、この発明の実施の形態1の増幅回路について説明する。
図中、90はエミッタ接地のトランジスタである。トランジスタ90のベースに入力端子1が接続され、トランジスタ90のコレクタに出力端子2が接続されている。トランジスタ90のベースにバイアス回路12が接続されている。また、トランジスタ90のコレクタに、コレクタバイアス回路50を介してコレクタ電圧端子80が接続されている。
Embodiment 1 FIG.
Hereinafter, an amplifier circuit according to Embodiment 1 of the present invention will be described with reference to FIG.
In the figure,
トランジスタ90のコレクタに抵抗30(第1抵抗)の一端を接続し、抵抗30とトランジスタ90のベース間にキャパシタ20(第1容量)が設けられている。抵抗30とキャパシタ20により、RC回路を含む第1負帰還回路100が構成されている。
One end of a resistor 30 (first resistor) is connected to the collector of the
トランジスタ90のコレクタにキャパシタ21(第2容量)の一端を接続するとともに、他端を抵抗32(第2抵抗)に接続している。抵抗32とキャパシタ20との間にダイオード40が介在している。また、ダイオード40のアノードに、インダクタ60およびダイオード制御電圧端子70からなるダイオード制御電圧回路102が接続されている。キャパシタ21、抵抗32、ダイオード制御電圧回路102およびダイオード40によって、ダイオードスイッチが構成されている。
また、ダイオード40のカソードに一端を接続し、他端を接地した抵抗31(第3抵抗)が設けられている。抵抗31とダイオードスイッチにより、第2負帰還回路101が構成されている。
One end of the capacitor 21 (second capacitor) is connected to the collector of the
Further, a resistor 31 (third resistor) having one end connected to the cathode of the
このように構成された増幅回路200は、第2負帰還回路101のダイオード40が、帰還方向に対して順方向に接続されている。第1負帰還回路100のキャパシタ20は、ダイオード40のカソード側のDCカット用キャパシタの機能を有している。
In the
次に、増幅回路200の動作について説明する。
この増幅回路200は、以下に示すように、利得が異なる三つの動作モードで動作する。なお、それぞれの動作モードに対する変調波信号の組み合わせは任意である。
Next, the operation of the
The
まず、任意の正の電圧Vc(H)をコレクタ電圧端子80に印加し、かつトランジスタ90がON状態になるようなバイアス電圧をバイアス回路12から印加する。次いで、ダイオード40に逆バイアスが印加されるような電圧をダイオード制御電圧端子70に印加する。このようにして、第1動作モードが実行される。
この場合、ダイオード40のカソードには電圧Vc(H)の値および抵抗30,31の抵抗値で決まる正の電圧が印加されることから、それよりも低い電圧(0Vなど)をダイオード制御電圧端子70に印加する。
First, an arbitrary positive voltage Vc (H) is applied to the
In this case, since a positive voltage determined by the value of the voltage Vc (H) and the resistance values of the
第1動作モードにおいては、入力端子1から入力した信号は、トランジスタ90で増幅されて出力端子2から出力される。また、増幅された信号の一部のみが、第1負帰還回路100を介して入力側に帰還される。その結果、高い利得を得ることができる。
この時、仮にトランジスタ90で増幅された信号の電圧が大きな最大振幅を有していたとしても、ダイオード40には逆バイアスが印加され高いアイソレーションが保たれていることから、第2負帰還回路101には電流が流れない。したがって、利得の低下や飽和出力電力の低下を阻止することができる。
In the first operation mode, the signal input from the input terminal 1 is amplified by the
At this time, even if the voltage of the signal amplified by the
次に、Vc(H)よりも低い正の電圧Vc(M)をコレクタ電圧端子80に印加し、かつトランジスタ90がON状態になるようなバイアス電圧をバイアス回路12から印加する。次いで、ダイオード40に順方向バイアスが印加されるような電圧をダイオード制御電圧端子70に印加する。このようにして、第2動作モードが実行される。
この場合、ダイオード40のカソードには電圧Vc(M)の値および抵抗30,31の抵抗値で決まる正の電圧が印加されることから、それよりも高い電圧をダイオード制御電圧端子70に印加する。なお、Vc(M)<Vc(H)であることから、ダイオード40のカソードに印加される電圧も第1動作モードと比べて低い値となる。
Next, a positive voltage Vc (M) lower than Vc (H) is applied to the
In this case, since a positive voltage determined by the value of the voltage Vc (M) and the resistance values of the
第2動作モードにおいては、入力端子1から入力した信号は、トランジスタ90で増幅されて出力端子2から出力される。また、増幅された信号の一部が、第1負帰還回路100および第2負帰還回路101を介して入力側にフィードバックされる。
その結果、第1動作モードよりも電流の帰還量が多くなるため、利得が低くなる。また、Vc(M)<Vc(H)であることから、出力電力も低くなる。
In the second operation mode, the signal input from the input terminal 1 is amplified by the
As a result, the amount of current feedback is larger than that in the first operation mode, so that the gain is lowered. Further, since Vc (M) <Vc (H), the output power is also reduced.
次に、Vc(M)以下の正の電圧Vc(L)をコレクタ電圧端子80に印加し、かつトランジスタ90がOFF状態になるようなバイアス電圧をバイアス回路12から印加する。次いで、ダイオード40に順方向バイアスが印加されるような電圧をダイオード制御電圧端子70に印加する。このようにして、第3動作モードが実行される。
この場合、ダイオード40のカソードには電圧Vc(L)の値および抵抗30,31の抵抗値で決まる正の電圧が印加されることから、それよりも高い電圧をダイオード制御電圧端子70に印加する。なお、Vc(L)≦Vc(M)であることから、ダイオード40のカソードに印加される電圧も第2動作モードと比べて低い値となる。
Next, a positive voltage Vc (L) equal to or lower than Vc (M) is applied to the
In this case, since a positive voltage determined by the value of the voltage Vc (L) and the resistance values of the
第3動作モードにおいては、入力端子1から入力した信号はトランジスタ90には入力されず、第1負帰還回路100および第2負帰還回路101をバイパスした経路を通過し、出力端子2から出力される。
その結果、トランジスタ90による増幅効果は得られず、回路が減衰器として動作して最も低い利得が得られる。また、Vc(L)≦Vc(M)であることから、出力電力も第2モードよりさらに低くなる。
In the third operation mode, the signal input from the input terminal 1 is not input to the
As a result, the amplification effect by the
すなわち、この増幅回路200は、任意の出力電力において高利得を実現した第1動作モードと、第1動作モードより利得が低くかつ出力電力も低い第2動作モードと、第2動作モードよりさらに利得が低くかつ出力電圧も低い第3動作モードからなる、異なる三つの動作モードにより動作する。
That is, the
以上のように、この増幅回路200は、第2負帰還回路101のダイオード40を帰還方向に対して順方向に接続している。第1負帰還回路100のキャパシタ20は、ダイオード40のカソード側のDCカット用キャパシタとして機能する。
その結果、利得がそれぞれ異なる三つの動作モードに切り替えることができる。また、第2負帰還回路101のダイオード40のカソード側にDCカット専用のキャパシタが不要となり、回路サイズをより小型にすることができる。また、最も高利得な第1動作モードにおいて、高出力動作時であっても利得の低下を阻止して、より広い範囲の出力電力において高利得を実現することができる。
As described above, the
As a result, it is possible to switch to three operation modes having different gains. Further, a capacitor dedicated for DC cut is not required on the cathode side of the
なお、ダイオード制御電圧回路102を構成するインダクタ60に代えて、抵抗を備えた構成としても良い。
また、抵抗32を除いた構成としても良い。この場合、より少ない素子数で増幅回路を構成することができ、コストダウンを図ることができる。
Instead of the
Further, the configuration excluding the
また、信号増幅用のトランジスタ90をエミッタ接地のバイポーラトランジスタで構成したが、信号増幅機能を有するものであれば任意の半導体素子を用いて良い。
Further, although the
実施の形態2.
図2を参照して、信号増幅素子としてソース接地の電界効果トランジスタ(FET)を用いた増幅回路について説明する。
図中、90はソース接地のトランジスタである。トランジスタ90のゲートに入力端子1が接続され、トランジスタ90のドレインに出力端子2が接続されている。トランジスタ90のゲートにバイアス回路12が接続されている。また、トランジスタ90のドレインに、ドレインバイアス回路51を介してドレイン電圧端子81が接続されている。
With reference to FIG. 2, an amplifying circuit using a source-grounded field effect transistor (FET) as a signal amplifying element will be described.
In the figure,
トランジスタ90のドレインに抵抗30の一端を接続し、抵抗30とトランジスタ90のゲート間にキャパシタ20が設けられている。抵抗30とキャパシタ20により、RC回路を含む第1負帰還回路100が構成されている。
One end of the
トランジスタ90のドレインにキャパシタ21の一端を接続し、他端を抵抗32に接続している。抵抗32とキャパシタ20との間にダイオード40が介在している。また、ダイオード40のアノードに、インダクタ60およびダイオード制御電圧端子70からなるダイオード制御電圧回路102が接続されている。キャパシタ21、抵抗32、ダイオード制御電圧回路102およびダイオード40によって、ダイオードスイッチが構成されている。
また、ダイオード40のカソードに一端を接続し、他端を接地した抵抗31を有している。抵抗31とダイオードスイッチにより、第2負帰還回路101が構成されている。
One end of the
In addition, a
このように構成された増幅回路201は、実施の形態1の増幅回路200と同様に、任意の出力電力において高利得を実現した第1動作モードと、第1動作モードより利得が低くかつ出力電力も低い第2動作モードと、第2動作モードよりさらに利得が低くかつ出力電圧も低い第3動作モードからなる、異なる三つの動作モードにより動作する。
Similarly to the
その結果、利得がそれぞれ異なる三つの動作モードに切り替えることができる。また、第2負帰還回路101のダイオード40のカソード側にDCカット専用のキャパシタが不要となり、回路サイズをより小型にすることができる。また、最も高利得な第1動作モードにおいて、高出力動作時であっても利得の低下を阻止して、より広い範囲の出力電力において高利得を実現することができる。
As a result, it is possible to switch to three operation modes having different gains. Further, a capacitor dedicated for DC cut is not required on the cathode side of the
なお、信号増幅用のトランジスタ90を接合型FETで構成したが、MOS型FETを用いても良い。
Although the
実施の形態3.
図3を参照して、第1動作モードにおける第1負帰還回路100の電流の帰還量とダイオード40のカソードの電圧とを、抵抗の値によって独立に制御可能にした増幅回路について説明する。
この増幅回路202は、第1負帰還回路100の、キャパシタ20と入力端子1との間に抵抗33(第4抵抗)を設けている。なお、抵抗33以外は実施の形態1の増幅回路200と同様の構成を有しており、説明を省略する。
Embodiment 3 FIG.
With reference to FIG. 3, an amplifier circuit in which the feedback amount of the current of the first
The
このように構成された増幅回路202は、実施の形態1の増幅回路200と同様に、任意の出力電力において高利得を実現した第1動作モードと、第1動作モードより利得が低くかつ出力電力も低い第2動作モードと、第2動作モードよりさらに利得が低くかつ出力電圧も低い第3動作モードからなる、異なる三つの動作モードにより動作する。
The
ここで、第1動作モードにおいて、第1負帰還回路100の電流の帰還量は抵抗31,33の抵抗値およびキャパシタ20の容量値で決まる。これに対し、ダイオード40のカソードの電圧は、コレクタ電圧端子80の印加電圧および抵抗30,31の抵抗値の比で決まる。
その結果、抵抗30,31の抵抗値によってダイオード40のカソードの電圧を調整した場合であっても、抵抗33の抵抗値によって第1の負帰還回路100の電流の帰還量を任意に調整することができる。
Here, in the first operation mode, the feedback amount of the current of the first
As a result, even if the cathode voltage of the
すなわち、この増幅回路202は、第1動作モードにおける第1負帰還回路100の電流の帰還量とダイオード40のカソード側の電圧とを、抵抗30,31の値と抵抗33の値によってそれぞれ独立して制御することができる。
That is, the
実施の形態4.
図4を参照して、ダイオードスイッチを複数並列に備えた増幅回路について説明する。
この増幅回路203は、第2負帰還回路100が、それぞれ並列に接続したn個(nは1以上の自然数)のダイオードスイッチ110を有している。ダイオードスイッチ110は、一端をトランジスタ90のコレクタに接続したキャパシタ21と、一端をキャパシタ21の他端に接続した抵抗32を有している。また、アノードを抵抗32の他端に接続し、かつカソードを抵抗30とキャパシタ20との間に接続したダイオード40を有している。また、一端をダイオード40のアノードに接続したインダクタ60およびダイオード制御電圧端子70からなるダイオード制御電圧回路102を有している。
なお、複数のダイオードスイッチ110以外は実施の形態1の増幅回路200と同様の構成を有しており、説明を省略する。
Embodiment 4 FIG.
With reference to FIG. 4, an amplifier circuit including a plurality of diode switches in parallel will be described.
This
Except for the plurality of diode switches 110, the configuration is the same as that of the
このように構成された増幅回路203は、実施の形態1の増幅回路200と同様に、任意の出力電力において高利得を実現した第1動作モードと、第1動作モードより利得が低くかつ出力電力も低い第2動作モードと、第2動作モードよりさらに利得が低くかつ出力電圧も低い第3動作モードからなる、異なる三つの動作モードにより動作する。
The
ここで、n個のダイオードスイッチ110のうち、K番目(Kは1以上n以下の自然数)やS番目(Sは1以上n以下の自然数)のダイオードスイッチ110のダイオード40に順方向バイアスを印加するか否かの組み合わせに応じて、第1負帰還回路101の電流の帰還量が変化する。
すなわち、それぞれの動作モードにおいて、順方向バイアスを印加するダイオード40の数に応じて、利得を微調整することができる。
Here, among the n diode switches 110, a forward bias is applied to the
That is, in each operation mode, the gain can be finely adjusted according to the number of
その結果、この増幅回路203は、第1〜第3の三つの動作モードそれぞれについて利得を細分化した、さらに多数の動作モードに切り替えることができる。
As a result, the
実施の形態5.
図5を参照して、実施の形態1の増幅回路200を多段接続した増幅回路について説明する。
図中、200は実施の形態1の増幅回路である。n個(nは1以上の自然数)の増幅回路200を、段間整合回路11を介して直列に接続している。また、初段の増幅回路200の入力側に入力整合回路10を接続している。増幅回路200、段間整合回路11および入力整合回路10によって、増幅回路204が構成されている。
Embodiment 5 FIG.
With reference to FIG. 5, an amplifier circuit in which the
In the figure,
このように構成された増幅回路204の動作について説明する。
まず、それぞれの増幅回路200は、実施の形態1と同様に、任意の出力電力において高利得を実現した第1動作モードと、第1動作モードより利得が低くかつ出力電力も低い第2動作モードと、第2動作モードよりさらに利得が低くかつ出力電圧も低い第3動作モードからなる、異なる三つの動作モードにより動作する。
さらに、それぞれの増幅回路200を第1〜第3のうちのどの動作モードで動作させるかによって、増幅回路204の利得が変化する。
The operation of the amplifier circuit 204 configured as described above will be described.
First, in the same manner as in the first embodiment, each
Further, the gain of the amplifier circuit 204 varies depending on which of the first to third operation modes each
その結果、この増幅回路204は、利得がそれぞれ異なる四つ以上(3n個)の動作モードに切り替えることができる。 As a result, the amplifier circuit 204 can be switched to four or more (3 n ) operation modes having different gains.
なお、実施の形態1の増幅回路200に代えて、増幅回路201〜203を多段接続しても良い。
Instead of the
また、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 Further, within the scope of the present invention, the invention of the present application can be freely combined with each embodiment, modified with any component in each embodiment, or omitted with any component in each embodiment. .
1 入力端子、2 出力端子、10 入力整合回路、11 段間整合回路、12 バイアス回路、20,21,22 キャパシタ、30,31,32 抵抗、40 ダイオード、50 コレクタバイアス回路、51 ドレインバイアス回路、60 インダクタ、70 ダイオード制御電圧端子、80 コレクタ電圧端子、81 ドレイン電圧端子、90 トランジスタ、100,100a 第1負帰還回路、101,101a 第2負帰還回路、110 ダイオードスイッチ、102 ダイオード制御電圧回路、200,201,202,203,204 増幅回路。 1 input terminal, 2 output terminal, 10 input matching circuit, 11 interstage matching circuit, 12 bias circuit, 20, 21, 22 capacitor, 30, 31, 32 resistance, 40 diode, 50 collector bias circuit, 51 drain bias circuit, 60 inductor, 70 diode control voltage terminal, 80 collector voltage terminal, 81 drain voltage terminal, 90 transistor, 100, 100a first negative feedback circuit, 101, 101a second negative feedback circuit, 110 diode switch, 102 diode control voltage circuit, 200, 201, 202, 203, 204 Amplifier circuit.
Claims (7)
前記ダイオードスイッチのダイオードは、アノードを負帰還回路の入力側に接続し、カソードを負帰還回路の出力側に接続し、
前記RC回路の容量は、前記ダイオードスイッチの直流カット用の容量を含む
ことを特徴とする増幅回路。 In an amplifier circuit comprising: a first negative feedback circuit including an RC circuit connected negatively to a signal amplification transistor; and a second negative feedback circuit including a diode switch connected in parallel to the first negative feedback circuit;
The diode of the diode switch has an anode connected to the input side of the negative feedback circuit, a cathode connected to the output side of the negative feedback circuit,
The capacitor of the RC circuit includes a DC cut capacitor of the diode switch.
前記第1負帰還回路は、
前記トランジスタのコレクタに第1抵抗の一端を接続し、前記第1抵抗と前記トランジスタのベース間に第1容量を設けて構成し、
前記第2負帰還回路は、
前記トランジスタのコレクタに第2容量の一端を接続し、他端を第2抵抗に接続するとともに、前記第2抵抗と前記第1容量との間に前記ダイオードを介在して構成し、
前記ダイオードのアノードにダイオード制御電圧回路を接続するとともに、前記ダイオードのカソードに一端を接続し、他端を接地した第3抵抗を具備する
ことを特徴とする請求項1記載の増幅回路。 Grounding the emitter of the transistor;
The first negative feedback circuit includes:
One end of a first resistor is connected to the collector of the transistor, and a first capacitor is provided between the first resistor and the base of the transistor.
The second negative feedback circuit includes:
One end of a second capacitor is connected to the collector of the transistor, the other end is connected to a second resistor, and the diode is interposed between the second resistor and the first capacitor.
The amplifier circuit according to claim 1, further comprising a third resistor having a diode control voltage circuit connected to the anode of the diode, one end connected to the cathode of the diode, and the other end grounded.
前記第2負帰還回路は、並列に接続した複数の前記ダイオードスイッチを具備する
ことを特徴とする請求項2記載の増幅回路。 The second capacitor, the second resistor, the diode, and the diode control voltage circuit constitute the diode switch,
The amplifier circuit according to claim 2, wherein the second negative feedback circuit includes a plurality of the diode switches connected in parallel.
前記第1負帰還回路は、
前記トランジスタのドレインに第1抵抗の一端を接続し、前記第1抵抗と前記トランジスタのゲート間に第1容量を設けて構成し、
前記第2負帰還回路は、
前記トランジスタのドレインに第2容量の一端を接続し、他端を第2抵抗に接続するとともに、前記第2抵抗と前記第1容量との間に前記ダイオードを介在して構成し、
前記ダイオードのアノードにダイオード制御電圧回路を接続するとともに、前記ダイオードのカソードに一端を接続し、他端を接地した第3抵抗を具備する
ことを特徴とする請求項1記載の増幅回路。 Grounding the source of the transistor;
The first negative feedback circuit includes:
One end of a first resistor is connected to the drain of the transistor, and a first capacitor is provided between the first resistor and the gate of the transistor.
The second negative feedback circuit includes:
One end of a second capacitor is connected to the drain of the transistor, the other end is connected to a second resistor, and the diode is interposed between the second resistor and the first capacitor.
The amplifier circuit according to claim 1, further comprising a third resistor having a diode control voltage circuit connected to the anode of the diode, one end connected to the cathode of the diode, and the other end grounded.
前記第2負帰還回路は、並列に接続した複数の前記ダイオードスイッチを具備する
ことを特徴とする請求項5記載の増幅回路。 The second capacitor, the second resistor, the diode, and the diode control voltage circuit constitute the diode switch,
The amplifier circuit according to claim 5, wherein the second negative feedback circuit includes a plurality of the diode switches connected in parallel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013218356A JP2015082684A (en) | 2013-10-21 | 2013-10-21 | Amplification circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013218356A JP2015082684A (en) | 2013-10-21 | 2013-10-21 | Amplification circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015082684A true JP2015082684A (en) | 2015-04-27 |
Family
ID=53013104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013218356A Pending JP2015082684A (en) | 2013-10-21 | 2013-10-21 | Amplification circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015082684A (en) |
-
2013
- 2013-10-21 JP JP2013218356A patent/JP2015082684A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11855586B2 (en) | Power amplifier module | |
KR102428154B1 (en) | Improved power amplifier bias circuit having parallel emitter follower | |
US9647700B2 (en) | Power amplification module | |
US10381990B2 (en) | Dynamically configurable bias circuit for controlling gain expansion of multi-mode, single chain linear power amplifiers | |
JP6680235B2 (en) | Power amplifier circuit and high frequency module | |
KR20170117496A (en) | Doherty power amplifier with AM-AM compensation | |
US11005423B2 (en) | Bias circuit and power amplification circuit | |
US11894808B2 (en) | Power amplifier with variable bias impedance | |
US10224892B2 (en) | Power amplification module | |
US20220166388A1 (en) | Power amplifier circuit | |
Kim et al. | A reconfigurable quad-band CMOS class E power amplifier for mobile and wireless applications | |
JP2016213547A (en) | Power amplification module | |
JP2023012448A (en) | load modulation push-pull power amplifier | |
JP5880980B2 (en) | Power amplification module | |
KR102163049B1 (en) | Power amplifier and method for controlling output power in power amplifier | |
JP2020057933A (en) | Power amplifier circuit and power amplifier | |
US20230344397A1 (en) | Dynamic Bias for Doherty PA | |
Motoyama et al. | Stacked FET structure for multi-band mobile terminal power amplifier module | |
US10727789B2 (en) | Power amplification circuit | |
JP2015082684A (en) | Amplification circuit | |
US11437965B2 (en) | Variable gain amplifier and wireless communication device | |
Lee et al. | SiGe BiCMOS power amplifier with a switchable output matching network for efficiency enhancement | |
JP2008160505A (en) | Bias circuit, amplifier using the same, and communication equipment provided with the amplifier |