JP2015077211A

JP2015077211A - 遊技機

Info

Publication number: JP2015077211A
Application number: JP2013215457A
Authority: JP
Inventors: 佐藤　秀昭; Hideaki Sato; 秀昭佐藤; 岡村　鉉; Gen Okamura; 鉉岡村
Original assignee: Sanyo Bussan Co Ltd
Current assignee: Sanyo Bussan Co Ltd
Priority date: 2013-10-16
Filing date: 2013-10-16
Publication date: 2015-04-23
Anticipated expiration: 2033-10-16
Also published as: JP6387598B2

Abstract

【課題】記憶手段からの情報の読み出しを好適に行うことが可能な遊技機を提供する。【解決手段】音声発光制御基板１０１には音光用ＳＯＣ１０２及び音光用ＲＯＭ１０３が設けられている。音光用ＳＯＣ１０２には、主制御装置から受信したコマンドに従って演出の実行内容を決定するとともにその決定した演出内容に従って表示発光部５３の発光制御を行う制御コア１１１と、当該制御コア１１１が決定した演出内容に従ってスピーカ部５４の音出力制御を行う音出力コア１１２と、制御コア１１１のＤＭＡ１２３から送信されたアドレスデータ及び音出力コア１１２のデータ転送部１３４から送信されたアドレスデータに従って音光用ＲＯＭ１０３からのデータの読み出しを実行するメモリコントローラ１１４とが内蔵されている。この場合に、音出力コア１１２の方が制御コア１１１よりも優先してデータの読み出しに際して優先される。【選択図】図８

Description

本発明は、遊技機に関するものである。

遊技機の一種として、パチンコ遊技機やスロットマシン等が知られている。これらの遊技機は、ＣＰＵなどの汎用制御素子及びＲＯＭなどの読み出し専用の記憶素子を備えており、読み出し専用の記憶素子から読み出したプログラムに従って汎用制御素子にて処理が実行されることに基づき一連の遊技が制御される（例えば、特許文献１参照）。なお、汎用制御素子や読み出し専用の記憶素子などが１チップ化されたものも知られている。

また、音出力制御や表示制御を行うための制御素子として専用制御素子を用いる構成も知られている。この場合、読み出し専用の記憶素子から読み出したデータに従って専用制御素子にて処理が実行されることに基づき制御対象装置の動作が制御される。

特開２００９−２６１４１５号公報

ここで、上記例示等のような遊技機においては、記憶手段からの情報の読み出しを好適に行う必要があり、この点について未だ改良の余地がある。

本発明は、上記例示した事情等に鑑みてなされたものであり、記憶手段からの情報の読み出しを好適に行うことが可能な遊技機を提供することを目的とするものである。

上記課題を解決すべく請求項１記載の発明は、情報を予め記憶する記憶手段と、
読み出し指示情報を受信した場合にそれに対応した情報を前記記憶手段から読み出す管理手段と、
を備え、
当該管理手段は、複数の読み出し指示情報を受信している場合、それら読み出し指示情報の受信順序とは異なる予め定められた優先度に従って、情報の読み出しの実行対象とする読み出し指示情報を決定する決定手段を備えていることを特徴とする。

本発明によれば、記憶手段からの情報の読み出しを好適に行うことが可能となる。

第１の実施形態におけるパチンコ機を示す斜視図である。パチンコ機の主要な構成を分解して示す斜視図である。遊技盤の構成を示す正面図である。パチンコ機の電気的構成を示すブロック図である。当否抽選などに用いられる各種カウンタの内容を説明するための説明図である。主制御装置のＭＰＵにて実行されるメイン処理を示すフローチャートである。主制御装置のＭＰＵにて実行されるタイマ割込み処理を示すフローチャートである。演出の実行制御を行うための電気的構成を示すブロック図である。レジスタのデータ構成を説明するための説明図である。シーケンスデータの一例を説明するための説明図である。音光用ＲＯＭのデータ構成を説明するための説明図である。制御コアのＣＰＵにて実行されるメイン処理を示すフローチャートである。主制御装置のＭＰＵにおいて電源投入ウェイト処理が実行される期間と、制御コアにおいて電源立ち上げ時のデータの読み出しが行われる期間との関係について説明するためのタイムチャートである。ＲＡＭのデータ構成を説明するための説明図である。制御コアのＣＰＵにて実行される正常判定用処理を示すフローチャートである。正常判定が実行される様子を示すタイムチャートである。制御コアのＣＰＵにて実行されるタイマ割込み処理を示すフローチャートである。ＤＭＡにおける動作を示すフローチャートである。ＤＭＡからのアドレスデータの送信に対して音光用ＲＯＭからデータが読み出される様子を示すタイムチャートである。データ転送部における動作を示すフローチャートである。メモリコントローラにおける動作を示すフローチャートである。ＤＭＡから読み出し指示が行われる期間と、データ転送部から読み出し指示が行われる期間とが重複した場合におけるデータの読み出し態様を説明するためのタイムチャートである。ＨＷＤ及びＳＣＭのそれぞれにおいて最大チャンネル分の音データの読み出しが行われる場合における単位読み出し期間を説明するための説明図である。第２の実施形態における制御コアのＣＰＵにて実行される正常判定用処理を示すフローチャートである。（ａ）ＤＭＡにおける動作を示すフローチャートであり、（ｂ）データ転送部における動作を示すフローチャートである。第３の実施形態における演出の実行制御を行うための電気的構成を示すブロック図である。直付ＲＯＭのデータ構成を説明するための説明図である。制御コアのＣＰＵにて実行されるメイン処理を示すフローチャートである。（ａ）制御コアのＣＰＵにて実行されるコマンド割込み処理を示すフローチャートであり、（ｂ）制御コアのＣＰＵにて実行されるタイマ割込み処理を示すフローチャートである。制御コアのＣＰＵにて実行される正常判定用処理を示すフローチャートである。ＤＭＡにおける動作を示すフローチャートである。各種データの読み出し態様を説明するためのタイムチャートである。正常判定用処理の実行周期と各種処理の実行期間との関係を説明するための説明図である。

＜第１の実施形態＞
以下、遊技機の一種であるパチンコ遊技機（以下、「パチンコ機」という）の第１の実施形態を、図面に基づいて詳細に説明する。図１はパチンコ機１０の斜視図、図２はパチンコ機１０の主要な構成を分解して示す斜視図である。なお、図２では便宜上パチンコ機１０の遊技領域内の構成を省略している。

パチンコ機１０は、図１に示すように、当該パチンコ機１０の外殻を形成する外枠１１と、この外枠１１に対して前方に回動可能に取り付けられた遊技機本体１２とを有する。外枠１１は木製の板材を四辺に連結し構成されるものであって矩形枠状をなしている。パチンコ機１０は、外枠１１を島設備に取り付け固定することにより、遊技ホールに設置される。なお、パチンコ機１０において外枠１１は必須の構成ではなく、遊技ホールの島設備に外枠１１が備え付けられた構成としてもよい。

遊技機本体１２は、図２に示すように、内枠１３と、その内枠１３の前方に配置される前扉枠１４と、内枠１３の後方に配置される裏パックユニット１５とを備えている。遊技機本体１２のうち内枠１３が外枠１１に対して回動可能に支持されている。詳細には、正面視で左側を回動基端側とし右側を回動先端側として内枠１３が前方へ回動可能とされている。

内枠１３には、前扉枠１４が回動可能に支持されており、正面視で左側を回動基端側とし右側を回動先端側として前方へ回動可能とされている。また、内枠１３には、裏パックユニット１５が回動可能に支持されており、正面視で左側を回動基端側とし右側を回動先端側として後方へ回動可能とされている。

なお、遊技機本体１２には、その回動先端部に施錠装置が設けられており、遊技機本体１２を外枠１１に対して開放不能に施錠状態とする機能を有しているとともに、前扉枠１４を内枠１３に対して開放不能に施錠状態とする機能を有している。これらの各施錠状態は、パチンコ機１０前面にて露出させて設けられたシリンダ錠１７に対して解錠キーを用いて解錠操作を行うことにより、それぞれ解除される。

次に、遊技機本体１２の前面側の構成について説明する。

内枠１３は、外形が外枠１１とほぼ同一形状をなす樹脂ベース２１を主体に構成されている。樹脂ベース２１の中央部には略楕円形状の窓孔２３が形成されている。樹脂ベース２１には遊技盤２４が着脱可能に取り付けられている。遊技盤２４は合板よりなり、遊技盤２４の前面に形成された遊技領域ＰＡが樹脂ベース２１の窓孔２３を通じて内枠１３の前面側に露出した状態となっている。

ここで、遊技盤２４の構成を図３に基づいて説明する。図３は遊技盤２４の正面図である。

遊技盤２４には、遊技領域ＰＡの外縁の一部を区画するようにして内レール部２５と外レール部２６とが取り付けられており、これら内レール部２５と外レール部２６とにより誘導手段としての誘導レールが構成されている。樹脂ベース２１において窓孔２３の下方に取り付けられた遊技球発射機構２７（図２参照）から発射された遊技球は誘導レールにより遊技領域ＰＡの上部に案内されるようになっている。

ちなみに、遊技球発射機構２７は、誘導レールに向けて延びる発射レール２７ａと、後述する上皿５５ａに貯留されている遊技球を発射レール２７ａ上に供給する球送り装置２７ｂと、発射レール２７ａ上に供給された遊技球を誘導レールに向けて発射させる電動アクチュエータであるソレノイド２７ｃと、を備えている。前扉枠１４に設けられた発射操作装置（又は操作ハンドル）２８が回動操作されることによりソレノイド２７ｃが駆動制御され、遊技球が発射される。

遊技盤２４には、前後方向に貫通する大小複数の開口部が形成されている。各開口部には一般入賞口３１、特電入賞装置３２、第１作動口３３、第２作動口３４、スルーゲート３５、可変表示ユニット３６、特図ユニット３７及び普図ユニット３８等がそれぞれ設けられている。

スルーゲート３５への入球が発生したとしても遊技球の払い出しは実行されない。一方、一般入賞口３１、特電入賞装置３２、第１作動口３３及び第２作動口３４への入球が発生すると、所定数の遊技球の払い出しが実行される。当該賞球個数について具体的には、第１作動口３３への入球が発生した場合又は第２作動口３４への入球が発生した場合には、３個の賞球の払い出しが実行され、一般入賞口３１への入球が発生した場合には、１０個の賞球の払い出しが実行され、特電入賞装置３２への入球が発生した場合には、１５個の賞球の払い出しが実行される。

なお、上記賞球個数は任意であり、例えば、第２作動口３４の方が第１作動口３３よりも賞球個数が少ない構成としてもよく、第２作動口３４の方が第１作動口３３よりも賞球個数が多い構成としてもよい。

その他に、遊技盤２４の最下部にはアウト口２４ａが設けられており、各種入賞口等に入らなかった遊技球はアウト口２４ａを通って遊技領域ＰＡから排出される。また、遊技盤２４には、遊技球の落下方向を適宜分散、調整等するために多数の釘２４ｂが植設されているとともに、風車等の各種部材が配設されている。

ここで、入球とは所定の開口部を遊技球が通過することを意味し、開口部を通過した後に遊技領域ＰＡから排出される態様だけでなく、開口部を通過した後に遊技領域ＰＡから排出されることなく遊技領域ＰＡの流下を継続する態様も含まれる。但し、以下の説明では、アウト口２４ａへの遊技球の入球と明確に区別するために、一般入賞口３１、特電入賞装置３２、第１作動口３３、第２作動口３４及びスルーゲート３５への遊技球の入球を、入賞とも表現する。

第１作動口３３及び第２作動口３４は、作動口装置としてユニット化されて遊技盤２４に設置されている。第１作動口３３及び第２作動口３４は共に上向きに開放されている。また、第１作動口３３が上方となるようにして両作動口３３，３４は鉛直方向に並んでいる。第２作動口３４には、左右一対の可動片よりなるガイド片としての普電役物３４ａが設けられている。普電役物３４ａの閉鎖状態では遊技球が第２作動口３４に入賞できず、普電役物３４ａが開放状態となることで第２作動口３４への入賞が可能となる。

第２作動口３４よりも遊技球の流下方向の上流側に、スルーゲート３５が設けられている。スルーゲート３５は縦方向に貫通した図示しない貫通孔を有しており、スルーゲート３５に入賞した遊技球は入賞後に遊技領域ＰＡを流下する。これにより、スルーゲート３５に入賞した遊技球が第２作動口３４へ入賞することが可能となっている。

スルーゲート３５への入賞に基づき第２作動口３４の普電役物３４ａが閉鎖状態から開放状態に切り換えられる。具体的には、スルーゲート３５への入賞をトリガとして内部抽選が行われるとともに、遊技領域ＰＡにおいて遊技球が通過しない領域である右下の隅部に設けられた普図ユニット３８の普図表示部３８ａにて絵柄の変動表示が行われる。そして、内部抽選の結果が電役開放当選であり当該結果に対応した停止結果が表示されて普図表示部３８ａの変動表示が終了された場合に普電開放状態へ移行する。普電開放状態では、普電役物３４ａが所定の態様で開放状態となる。

なお、普図表示部３８ａは、複数のセグメント発光部が所定の態様で配列されてなるセグメント表示器により構成されているが、これに限定されることはなく、液晶表示装置、有機ＥＬ表示装置、ＣＲＴ又はドットマトリックス表示器等その他のタイプの表示装置によって構成されていてもよい。また、普図表示部３８ａにて変動表示される絵柄としては、複数種の文字が変動表示される構成、複数種の記号が変動表示される構成、複数種のキャラクタが変動表示される構成又は複数種の色が切り換え表示される構成などが考えられる。

普図ユニット３８において、普図表示部３８ａに隣接した位置には、普図保留表示部３８ｂが設けられている。遊技球がスルーゲート３５に入賞した個数は最大４個まで保留され、普図保留表示部３８ｂの点灯によってその保留個数が表示されるようになっている。

第１作動口３３又は第２作動口３４への入賞をトリガとして当たり抽選が行われる。そして、当該抽選結果は特図ユニット３７及び可変表示ユニット３６の図柄表示装置４１における表示演出を通じて明示される。

特図ユニット３７について詳細には、特図ユニット３７には特図表示部３７ａが設けられている。特図表示部３７ａの表示領域は図柄表示装置４１の表示面４１ａよりも狭い。特図表示部３７ａでは、第１作動口３３への入賞又は第２作動口３４への入賞をトリガとして当たり抽選が行われることで絵柄の変動表示又は所定の表示が行われる。そして、抽選結果に対応した結果が表示される。なお、特図表示部３７ａは、複数のセグメント発光部が所定の態様で配列されてなるセグメント表示器により構成されているが、これに限定されることはなく、液晶表示装置、有機ＥＬ表示装置、ＣＲＴ又はドットマトリックス表示器等その他のタイプの表示装置によって構成されていてもよい。また、特図表示部３７ａにて表示される絵柄としては、複数種の文字が表示される構成、複数種の記号が表示される構成、複数種のキャラクタが表示される構成又は複数種の色が表示される構成などが考えられる。

特図ユニット３７において、特図表示部３７ａに隣接した位置には、特図保留表示部３７ｂが設けられている。遊技球が第１作動口３３又は第２作動口３４に入賞した個数は最大４個まで保留され、特図保留表示部３７ｂの点灯によってその保留個数が表示されるようになっている。

図柄表示装置４１について詳細には、図柄表示装置４１は、液晶ディスプレイを備えた液晶表示装置として構成されており、後述する表示制御装置により表示内容が制御される。なお、図柄表示装置４１は、液晶表示装置に限定されることはなく、プラズマディスプレイ装置、有機ＥＬ表示装置又はＣＲＴといった表示画面を有する他の表示装置であってもよく、ドットマトリクス表示器であってもよい。

図柄表示装置４１では、第１作動口３３への入賞又は第２作動口３４への入賞に基づき特図表示部３７ａにて絵柄の変動表示又は所定の表示が行われる場合にそれに合わせて図柄の変動表示又は所定の表示が行われる。例えば、図柄表示装置４１の表示面４１ａには、複数の表示領域として上段・中段・下段の３つの図柄列が設定され、各図柄列において「１」〜「９」の数字が付された主図柄が昇順又は降順で配列された状態でスクロール表示される。このスクロール表示においては、最初に全図柄列におけるスクロール表示が開始され、上図柄列→下図柄列→中図柄列の順にスクロール表示から待機表示に切り換えられ、最終的に各図柄列にて所定の図柄を静止表示した状態で終了される。そして、例えば、遊技結果が大当たり結果となる遊技回では、図柄表示装置４１の表示面４１ａにおいて予め設定されている有効ライン上に所定の組み合わせの図柄が停止表示される。

なお、図柄表示装置４１では、第１作動口３３又は第２作動口３４への入賞をトリガとした表示演出だけでなく、当たり当選となった後に移行する開閉実行モード中の表示演出などが行われる。また、いずれかの作動口３３，３４への入賞に基づいて、特図表示部３７ａ及び図柄表示装置４１にて表示が開始され、所定の結果を表示して終了されるまでが遊技回の１回に相当する。また、図柄表示装置４１における図柄の変動表示の態様は上記のものに限定されることはなく任意であり、図柄列の数、図柄列における図柄の変動表示の方向、各図柄列の図柄数などは適宜変更可能である。また、図柄表示装置４１にて変動表示される絵柄は上記のような図柄に限定されることはなく、例えば絵柄として数字のみが変動表示される構成としてもよい。

第１作動口３３への入賞又は第２作動口３４への入賞に基づく当たり抽選にて大当たり当選となった場合には、特電入賞装置３２への入賞が可能となる開閉実行モードへ移行する。特電入賞装置３２は、遊技盤２４の背面側へと通じる図示しない大入賞口を備えているとともに、当該大入賞口を開閉する開閉扉３２ａを備えている。開閉扉３２ａは、閉鎖状態及び開放状態のいずれかに配置される。具体的には、開閉扉３２ａは、通常は遊技球が入賞できない閉鎖状態になっており、内部抽選において開閉実行モードへの移行に当選した場合に遊技球が入賞可能な開放状態に切り換えられるようになっている。ちなみに、開閉実行モードとは、当たり結果となった場合に移行することとなるモードである。なお、閉鎖状態では入賞が不可ではないが開放状態よりも入賞が発生しづらい状態となる構成としてもよい。

図２に示すように、上記構成の遊技盤２４が樹脂ベース２１に取り付けられてなる内枠１３の前面側全体を覆うようにして前扉枠１４が設けられている。前扉枠１４には、図１に示すように、遊技領域ＰＡのほぼ全域を前方から視認することができるようにした窓部５１が形成されている。窓部５１は、略楕円形状をなし、窓パネル５２が嵌め込まれている。窓パネル５２は、ガラスによって無色透明に形成されているが、これに限定されることはなく合成樹脂によって無色透明に形成されていてもよく、パチンコ機１０前方から窓パネル５２を通じて遊技領域ＰＡを視認可能であれば有色透明に形成されていてもよい。

窓部５１の上方には表示発光部５３が設けられている。また、遊技状態に応じた効果音などが出力される左右一対のスピーカ部５４が設けられている。また、窓部５１の下方には、手前側へ膨出した上側膨出部５５と下側膨出部５６とが上下に並設されている。上側膨出部５５内側には上方に開口した上皿５５ａが設けられており、下側膨出部５６内側には同じく上方に開口した下皿５６ａが設けられている。上皿５５ａは、後述する払出装置より払い出された遊技球を一旦貯留し、一列に整列させながら遊技球発射機構２７側へ導くための機能を有する。また、下皿５６ａは、上皿５５ａ内にて余剰となった遊技球を貯留する機能を有する。

次に、遊技機本体１２の背面側の構成について説明する。

図２に示すように、内枠１３（具体的には、遊技盤２４）の背面には、遊技の主たる制御を司る主制御装置６０が搭載されている。主制御装置６０は主制御基板が基板ボックスに収容されてなる。なお、基板ボックスに、その開放の痕跡を残すための痕跡手段を付与する又はその開放の痕跡を残すための痕跡構造を設けてもよい。当該痕跡手段としては、基板ボックスを構成する複数のケース体を分離不能に結合するとともにその分離に際して所定部位の破壊を要する結合部の構成や、引き剥がしに際して粘着層が接着対象に残ることで剥がされたことの痕跡を残す封印シールを複数のケース体間の境界を跨ぐようにして貼り付ける構成が考えられる。また、痕跡構造としては、基板ボックスを構成する複数のケース体間の境界に対して接着剤を塗布する構成が考えられる。

主制御装置６０を含めて内枠１３の背面側を覆うようにして裏パックユニット１５が設置されている。裏パックユニット１５は、透明性を有する合成樹脂により形成された裏パック７２を備えており、当該裏パック７２に対して、払出機構部７３及び制御装置集合ユニット７４が取り付けられている。

払出機構部７３は、遊技ホールの島設備から供給される遊技球が逐次補給されるタンク７５と、当該タンク７５に貯留された遊技球を払い出すための払出装置７６と、を備えている。払出装置７６より払い出された遊技球は、当該払出装置７６の下流側に設けられた払出通路を通じて、上皿５５ａ又は下皿５６ａに排出される。なお、払出機構部７３には、例えば交流２４ボルトの主電源が供給されるとともに、電源のＯＮ操作及びＯＦＦ操作を行うための電源スイッチを有する裏パック基板が搭載されている。

制御装置集合ユニット７４は、払出装置７６を制御する機能を有する払出制御装置７７と、各種制御装置等で要する所定の電力が生成されて出力されるとともに遊技者による発射操作装置２８の操作に伴う遊技球の打ち出しの制御が行われる電源・発射制御装置７８と、を備えている。これら払出制御装置７７と電源・発射制御装置７８とは、払出制御装置７７がパチンコ機１０後方となるように前後に重ねて配置されている。

＜パチンコ機１０の電気的構成＞
図４は、パチンコ機１０の電気的構成を示すブロック図である。

主制御装置６０は、遊技の主たる制御を司る主制御基板６１と、電源を監視する停電監視基板６５と、を具備している。主制御基板６１には、ＭＰＵ６２が搭載されている。ＭＰＵ６２には、当該ＭＰＵ６２により実行される各種の制御プログラムや固定値データを記憶したＲＯＭ６３と、そのＲＯＭ６３内に記憶される制御プログラムの実行に際して各種のデータ等を一時的に記憶するためのメモリであるＲＡＭ６４と、割込回路、タイマ回路、データ入出力回路、乱数発生器としての各種カウンタ回路などが内蔵されている。なお、ＭＰＵ６２に対してＲＯＭ６３及びＲＡＭ６４が１チップ化されていることは必須の構成ではなく、それぞれが個別にチップ化された構成としてもよい。これは主制御装置６０以外の制御装置のＭＰＵについても同様である。

ＭＰＵ６２には、入力ポート及び出力ポートがそれぞれ設けられている。ＭＰＵ６２の入力側には主制御装置６０に設けられた停電監視基板６５及び払出制御装置７７が接続されている。停電監視基板６５には動作電力を供給する機能を有する電源・発射制御装置７８が接続されており、ＭＰＵ６２には停電監視基板６５を介して電力が供給される。

また、ＭＰＵ６２の入力側には、各種入賞検知センサ６６ａ〜６６ｅといった各種センサが接続されている。各種入賞検知センサ６６ａ〜６６ｅには、一般入賞口３１、特電入賞装置３２、第１作動口３３、第２作動口３４及びスルーゲート３５といった入賞対応入球部に対して１対１で設けられた検知センサが含まれており、ＭＰＵ６２において各入球部への入賞判定が行われる。また、ＭＰＵ６２では第１作動口３３への入賞に基づいて各種抽選が実行されるとともに第２作動口３４への入賞に基づいて各種抽選が実行される。

ＭＰＵ６２の出力側には、停電監視基板６５、払出制御装置７７及び音声発光制御装置８０が接続されている。払出制御装置７７には、例えば、上記入賞対応入球部への入賞判定結果に基づいて賞球コマンドが出力される。音声発光制御装置８０には、変動用コマンド、種別コマンド及びオープニングコマンドなどの各種コマンドが出力される。これら各種コマンドの詳細については後に説明する。なお、ＭＰＵ６２は、音声発光制御装置８０に対してパラレル通信でコマンドを送信する。

また、ＭＰＵ６２の出力側には、特電入賞装置３２の開閉扉３２ａを開閉動作させる特電用の駆動部３２ｂ、第２作動口３４の普電役物３４ａを開閉動作させる普電用の駆動部３４ｂ、特図ユニット３７及び普図ユニット３８が接続されている。ちなみに、特図ユニット３７には、特図表示部３７ａ及び特図保留表示部３７ｂが設けられているが、これらの全てがＭＰＵ６２の出力側に接続されている。同様に、普図ユニット３８には、普図表示部３８ａ及び普図保留表示部３８ｂが設けられているが、これらの全てがＭＰＵ６２の出力側に接続されている。主制御基板６１には各種ドライバ回路が設けられており、当該ドライバ回路を通じてＭＰＵ６２は各種駆動部及び各種表示部の駆動制御を実行する。

つまり、開閉実行モードにおいては特電入賞装置３２が開閉されるように、ＭＰＵ６２において特電用の駆動部３２ｂの駆動制御が実行される。また、普電役物３４ａの開放状態当選となった場合には、普電役物３４ａが開閉されるように、ＭＰＵ６２において普電用の駆動部３４ｂの駆動制御が実行される。また、各遊技回に際しては、ＭＰＵ６２において特図表示部３７ａの表示制御が実行される。また、普電役物３４ａを開放状態とするか否かの抽選結果を明示する場合に、ＭＰＵ６２において普図表示部３８ａの表示制御が実行される。また、第１作動口３３若しくは第２作動口３４への入賞が発生した場合、又は特図表示部３７ａにおいて変動表示が開始される場合に、ＭＰＵ６２において特図保留表示部３７ｂの表示制御が実行され、スルーゲート３５への入賞が発生した場合、又は普図表示部３８ａにおいて変動表示が開始される場合に、ＭＰＵ６２において普図保留表示部３８ｂの表示制御が実行される。

停電監視基板６５は、主制御基板６１と電源・発射制御装置７８とを中継し、また電源・発射制御装置７８から出力される最大電圧である直流安定２４ボルトの電圧を監視する。払出制御装置７７は、主制御装置６０から受信した賞球コマンドに基づいて、払出装置７６により賞球や貸し球の払出制御を行うものである。

電源・発射制御装置７８は、例えば、遊技ホール等における商用電源（外部電源）に接続されている。そして、その商用電源から供給される外部電力に基づいて主制御基板６１や払出制御装置７７等に対して各々に必要な動作電力を生成するとともに、その生成した動作電力を供給する。ちなみに、電源・発射制御装置７８にはバックアップ用コンデンサなどの電断時用電源部が設けられており、パチンコ機１０の電源がＯＦＦ状態の場合であっても当該電断時用電源部から主制御装置６０のＲＡＭ６４に記憶保持用の電力が供給される。また、電源・発射制御装置７８は遊技球発射機構２７の発射制御を担うものであり、遊技球発射機構２７は所定の発射条件が整っている場合に駆動される。

音声発光制御装置８０は、主制御装置６０から受信した各種コマンドに基づいて、前扉枠１４に設けられた表示発光部５３及びスピーカ部５４を駆動制御するとともに、表示制御装置９０を制御するものである。表示制御装置９０は、音声発光制御装置８０から受信したコマンドに基づいて、図柄表示装置４１の表示制御を実行する。

＜主制御装置６０のＭＰＵ６２にて各種抽選を行うための電気的構成＞
次に、主制御装置６０のＭＰＵ６２にて各種抽選を行うための電気的な構成について図５を用いて説明する。

ＭＰＵ６２は遊技に際し各種カウンタ情報を用いて、大当たり発生抽選、特図表示部３７ａの表示の設定、図柄表示装置４１の図柄表示の設定、普図表示部３８ａの表示の設定などを行うこととしており、具体的には、図５に示すように、当たり発生の抽選に使用する当たり乱数カウンタＣ１と、大当たり種別を判定する際に使用する大当たり種別カウンタＣ２と、図柄表示装置４１が外れ変動する際のリーチ発生抽選に使用するリーチ乱数カウンタＣ３と、当たり乱数カウンタＣ１の初期値設定に使用する乱数初期値カウンタＣＩＮＩと、特図表示部３７ａ及び図柄表示装置４１における表示継続時間を決定する変動種別カウンタＣＳと、を用いることとしている。さらに、第２作動口３４の普電役物３４ａを普電開放状態とするか否かの抽選に使用する普電役物開放カウンタＣ４を用いることとしている。なお、上記各カウンタＣ１〜Ｃ３，ＣＩＮＩ，ＣＳ，Ｃ４は、ＲＡＭ６４の各種カウンタエリア６４ｂに設けられている。

各カウンタＣ１〜Ｃ３，ＣＩＮＩ，ＣＳ，Ｃ４は、その更新の都度前回値に１が加算され、最大値に達した後０に戻るループカウンタとなっている。各カウンタは短時間間隔で更新される。当たり乱数カウンタＣ１、大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３に対応した情報は、第１作動口３３又は第２作動口３４への入賞が発生した場合に、ＲＡＭ６４に取得情報記憶手段として設けられた保留格納エリア６４ａに格納される。

保留格納エリア６４ａは、保留用エリアＲＥと、実行エリアＡＥとを備えている。保留用エリアＲＥは、第１保留エリアＲＥ１、第２保留エリアＲＥ２、第３保留エリアＲＥ３及び第４保留エリアＲＥ４を備えており、第１作動口３３又は第２作動口３４への入賞履歴に合わせて、当たり乱数カウンタＣ１、大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の各数値情報の組合せが保留情報として、いずれかの保留エリアＲＥ１〜ＲＥ４に格納される。

この場合、第１保留エリアＲＥ１〜第４保留エリアＲＥ４には、第１作動口３３又は第２作動口３４への入賞が複数回連続して発生した場合に、第１保留エリアＲＥ１→第２保留エリアＲＥ２→第３保留エリアＲＥ３→第４保留エリアＲＥ４の順に各数値情報が時系列的に格納されていく。このように４つの保留エリアＲＥ１〜ＲＥ４が設けられていることにより、第１作動口３３又は第２作動口３４への遊技球の入賞履歴が最大４個まで保留記憶されるようになっている。

なお、保留記憶可能な数は、４個に限定されることはなく任意であり、２個、３個又は５個以上といったように他の複数であってもよく、単数であってもよい。

実行エリアＡＥは、特図表示部３７ａの変動表示を開始する際に、保留用エリアＲＥの第１保留エリアＲＥ１に格納された各数値情報を移動させるためのエリアであり、１遊技回の開始に際しては実行エリアＡＥに記憶されている各種数値情報に基づいて、当否判定などが行われる。

上記各カウンタについて詳細に説明する。

まず、普電役物開放カウンタＣ４について説明する。普電役物開放カウンタＣ４は、例えば、０〜２５０の範囲内で順に１ずつ加算され、最大値に達した後０に戻る構成となっている。普電役物開放カウンタＣ４は定期的に更新され、スルーゲート３５に遊技球が入賞したタイミングでＲＡＭ６４の普電保留エリア６４ｃに格納される。そして、所定のタイミングにおいて、その格納された普電役物開放カウンタＣ４の値によって普電役物３４ａを開放状態に制御するか否かの抽選が行われる。

本パチンコ機１０では、普電役物３４ａによるサポートの態様が相互に異なるように複数種類のサポートモードが設定されている。詳細には、サポートモードには、遊技領域に対して同様の態様で遊技球の発射が継続されている状況で比較した場合に、第２作動口３４の普電役物３４ａが単位時間当たりに開放状態となる頻度が相対的に高低となるように、高頻度サポートモードと低頻度サポートモードとが設定されている。

高頻度サポートモードと低頻度サポートモードとでは、普電役物開放カウンタＣ４を用いた普電開放抽選における普電開放状態当選となる確率は同一（例えば、共に４／５）となっているが、高頻度サポートモードでは低頻度サポートモードよりも、普電開放状態当選となった際に普電役物３４ａが開放状態となる回数が多く設定されており、さらに１回の開放時間が長く設定されている。この場合、高頻度サポートモードにおいて普電開放状態当選となり普電役物３４ａの開放状態が複数回発生する場合において、１回の開放状態が終了してから次の開放状態が開始されるまでの閉鎖時間は、１回の開放時間よりも短く設定されている。さらにまた、高頻度サポートモードでは低頻度サポートモードよりも、１回の普電開放抽選が行われてから次の普電開放抽選が行われる上で最低限確保される確保時間（すなわち、普図表示部３８ａにおける１回の表示継続時間）が短く設定されている。

上記のとおり、高頻度サポートモードでは、低頻度サポートモードよりも第２作動口３４への入賞が発生する確率が高くなる。換言すれば、低頻度サポートモードでは、第２作動口３４よりも第１作動口３３への入賞が発生する確率が高くなるが、高頻度サポートモードでは、第１作動口３３よりも第２作動口３４への入賞が発生する確率が高くなる。そして、第２作動口３４への入賞が発生した場合には、所定個数の遊技球の払出が実行されるため、高頻度サポートモードでは、遊技者は持ち球をあまり減らさないようにしながら遊技を行うことができる。

なお、高頻度サポートモードを低頻度サポートモードよりも単位時間当たりに普電開放状態となる頻度を高くする上での構成は、上記のものに限定されることはなく、例えば普電開放抽選における普電開放状態当選となる確率を高くする構成としてもよい。また、１回の普電開放抽選が行われてから次の普電開放抽選が行われる上で確保される確保時間（例えば、スルーゲート３５への入賞に基づき普図表示部３８ａにて実行される変動表示の時間）が複数種類用意されている構成においては、高頻度サポートモードでは低頻度サポートモードよりも、短い確保時間が選択され易い又は平均の確保時間が短くなるように設定されていてもよい。さらには、開放回数を多くする、開放時間を長くする、１回の普電開放抽選が行われてから次の普電開放抽選が行われる上で確保される確保時間を短くする、係る確保時間の平均時間を短くする及び当選確率を高くするのうち、いずれか１条件又は任意の組合せの条件を適用することで、低頻度サポートモードに対する高頻度サポートモードの有利性を高めてもよい。

次に、当たり乱数カウンタＣ１について説明する。当たり乱数カウンタＣ１は、例えば０〜５９９の範囲内で順に１ずつ加算され、最大値に達した後０に戻る構成となっている。特に当たり乱数カウンタＣ１が１周した場合、その時点の乱数初期値カウンタＣＩＮＩの値が当該当たり乱数カウンタＣ１の初期値として読み込まれる。なお、乱数初期値カウンタＣＩＮＩは、当たり乱数カウンタＣ１と同様のループカウンタである（値＝０〜５９９）。当たり乱数カウンタＣ１は定期的に更新され、遊技球が第１作動口３３又は第２作動口３４に入賞したタイミングでＲＡＭ６４の保留格納エリア６４ａに格納される。

大当たり当選となる乱数の値は、ＲＯＭ６３に当否テーブルとして記憶されている。当否テーブルとしては、低確率モード用の当否テーブルと、高確率モード用の当否テーブルとが設定されている。つまり、本パチンコ機１０は、当否抽選手段における抽選モードとして、低確率モードと高確率モードとが設定されている。

上記抽選に際して低確率モード用の当否テーブルが参照されることとなる遊技状態下では、大当たり当選となる乱数の数は２個である。一方、上記抽選に際して高確率モード用の当否テーブルが参照されることとなる遊技状態下では、大当たり当選となる乱数の数は２０個である。なお、低確率モードよりも高確率モードの方の当選確率が高くなるのであれば、上記当選となる乱数の数は任意である。

大当たり種別カウンタＣ２は、０〜２９の範囲内で順に１ずつ加算され、最大値に達した後０に戻る構成となっている。大当たり種別カウンタＣ２は定期的に更新され、遊技球が第１作動口３３又は第２作動口３４に入賞したタイミングで保留格納エリア６４ａに格納される。

本パチンコ機１０では、複数の大当たり結果が設定されている。これら複数の大当たり結果は、（１）開閉実行モードにおける特電入賞装置３２の開閉制御の態様、（２）開閉実行モード終了後の当否抽選手段における抽選モード、（３）開閉実行モード終了後の第２作動口３４の普電役物３４ａにおけるサポートモード、という３つの条件に差異を設けることにより、複数の大当たり結果が設定されている。

開閉実行モードにおける特電入賞装置３２の開閉制御の態様としては、開閉実行モードが開始されてから終了するまでの間における特電入賞装置３２への入賞の発生頻度が相対的に高低となるように高頻度入賞モードと低頻度入賞モードとが設定されている。具体的には、高頻度入賞モード及び低頻度入賞モードのいずれであっても、予め定められた回数のラウンド遊技を上限として実行される。

ここで、ラウンド遊技とは、予め定められた上限継続時間が経過すること、及び予め定められた上限個数の遊技球が特電入賞装置３２に入賞することのいずれか一方の条件が満たされるまで継続する遊技のことである。また、大当たり結果が契機となった開閉実行モードにおけるラウンド遊技の回数は、その移行の契機となった大当たり結果の種類がいずれであっても固定ラウンド回数で同一となっている。具体的には、いずれの大当たり結果となった場合であっても、ラウンド遊技の上限回数は１５ラウンドに設定されている。

また、本パチンコ機１０では、特電入賞装置３２の１回の開放態様が、特電入賞装置３２が開放されてから閉鎖されるまでの開放継続時間を相違させて、複数種類設定されている。詳細には、開放継続時間が長時間である２９ｓｅｃに設定された長時間態様と、開放継続時間が上記長時間よりも短い短時間である０．０６ｓｅｃに設定された短時間態様と、が設定されている。

本パチンコ機１０では、発射操作装置２８が遊技者により操作されている状況では、０．６ｓｅｃに１個の遊技球が遊技領域に向けて発射されるように遊技球発射機構２７が駆動制御される。また、ラウンド遊技は終了条件の上限個数が９個に設定されている。そうすると、上記開放態様のうち長時間態様では、遊技球の発射周期と１回のラウンド遊技との積よりも長い時間の開放継続時間が設定されていることとなる。一方、短時間態様では、遊技球の発射周期と１回のラウンド遊技との積よりも短い時間、より詳細には、遊技球の発射周期よりも短い時間の開放継続時間が設定されている。したがって、長時間態様で１回の開放が行われた場合には、特電入賞装置３２に対して、１回のラウンド遊技における上限個数分の入賞が発生することが期待され、短時間態様で１回の開放が行われた場合には、特電入賞装置３２への入賞が発生しないこと又は入賞が発生するとしても１個程度となることが期待される。

高頻度入賞モードでは、各ラウンド遊技において長時間態様による特電入賞装置３２の開放が１回行われる。一方、低頻度入賞モードでは、各ラウンド遊技において短時間態様による特電入賞装置３２の開放が１回行われる。

なお、高頻度入賞モード及び低頻度入賞モードにおける特電入賞装置３２の開閉回数、ラウンド遊技の回数、１回の開放に対する開放継続時間及び１回のラウンド遊技における上限個数は、高頻度入賞モードの方が低頻度入賞モードよりも、開閉実行モードが開始されてから終了するまでの間における特電入賞装置３２への入賞の発生頻度が高くなるのであれば、上記の値に限定されることはなく任意である。

大当たり種別カウンタＣ２に対する遊技結果の振分先は、ＲＯＭ６３に振分テーブルとして記憶されている。そして、かかる振分先として、低確大当たり結果と、低入賞高確大当たり結果と、最有利大当たり結果とが設定されている。

低確大当たり結果は、開閉実行モードが高頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが低確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。但し、この高頻度サポートモードは、移行後において遊技回数が終了基準回数（具体的には、１００回）に達した場合に低頻度サポートモードに移行する。

低入賞高確大当たり結果は、開閉実行モードが低頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが高確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。これら高確率モード及び高頻度サポートモードは、当否抽選における抽選結果が大当たり状態当選となり、それによる大当たり状態に移行するまで継続する。

最有利大当たり結果は、開閉実行モードが高頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが高確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。これら高確率モード及び高頻度サポートモードは、当否抽選における抽選結果が大当たり状態当選となり、それによる大当たり状態に移行するまで継続する。

なお、上記各遊技状態との関係で通常遊技状態とは、開閉実行モードではなく、さらに当否抽選モードが低確率モードであり、サポートモードが低頻度サポートモードである状態をいう。また、遊技結果として、低入賞高確大当たり結果が設定されていない構成としてもよい。

振分テーブルでは、「０〜２９」の大当たり種別カウンタＣ２の値のうち、「０〜９」が低確大当たり結果に対応しており、「１０〜１４」が低入賞高確大当たり結果に対応しており、「１５〜２９」が最有利大当たり結果に対応している。

次に、リーチ乱数カウンタＣ３について説明する。リーチ乱数カウンタＣ３は、例えば０〜２３８の範囲内で順に１ずつ加算され、最大値に達した後０に戻る構成となっている。ここで、本パチンコ機１０には、図柄表示装置４１における表示演出の一種として期待演出が設定されている。期待演出とは、図柄の変動表示を行うことが可能な図柄表示装置４１を備え、所定の大当たり結果となる遊技回では最終的な停止結果が付与対応結果となる遊技機において、図柄表示装置４１における図柄の変動表示が開始されてから停止結果が導出表示される前段階で、前記付与対応結果となり易い変動表示状態であると遊技者に思わせるための表示状態をいう。なお、付与対応結果について具体的には、いずれかの有効ライン上に同一の数字が付された図柄の組合せが停止表示される。

期待演出には、リーチ表示と、リーチ表示が発生する前段階などにおいてリーチ表示の発生や付与対応結果の発生を期待させるための予告表示との２種類が設定されている。

リーチ表示には、図柄表示装置４１の表示面４１ａに表示される複数の図柄列のうち一部の図柄列について図柄を停止表示させることで、リーチ図柄の組合せを表示し、その状態で残りの図柄列において図柄の変動表示を行う表示状態が含まれる。また、上記のようにリーチ図柄の組合せを表示した状態で、残りの図柄列において図柄の変動表示を行うとともに、その背景画面において所定のキャラクタなどを動画として表示することによりリーチ演出を行うものや、リーチ図柄の組合せを縮小表示させる又は非表示とした上で、表示面４１ａの略全体において所定のキャラクタなどを動画として表示することによりリーチ演出を行うものが含まれる。

予告表示には、図柄表示装置４１の表示面４１ａにおいて図柄の変動表示が開始されてから、全ての図柄列にて図柄が変動表示されている状況において、又は一部の図柄列であって複数の図柄列にて図柄が変動表示されている状況において、図柄列上の図柄とは別にキャラクタを表示させる態様が含まれる。また、背景画面をそれまでの態様とは異なる所定の態様とするものや、図柄列上の図柄をそれまでの態様とは異なる所定の態様とするものも含まれる。かかる予告表示は、リーチ表示が行われる場合及びリーチ表示が行われない場合のいずれの遊技回においても発生し得るが、リーチ表示の行われる場合の方がリーチ表示の行われない場合よりも高確率で発生するように設定されている。

リーチ表示は、最終的に同一の図柄の組合せが停止表示される遊技回では、リーチ乱数カウンタＣ３の値に関係なく実行される。また、同一の図柄の組合せが停止表示されない大当たり結果に対応した遊技回では、リーチ乱数カウンタＣ３の値に関係なく実行されない。また、外れ結果に対応した遊技回では、ＲＯＭ６３に記憶されたリーチ用テーブルを参照して所定のタイミングで取得したリーチ乱数カウンタＣ３がリーチ表示の発生に対応している場合に実行される。

一方、予告表示を行うか否かの決定は、主制御装置６０において行うのではなく、音声発光制御装置８０において行われる。この場合、音声発光制御装置８０は、いずれかの大当たり結果に対応した遊技回の方が、外れ結果に対応した遊技回に比べ、予告表示が発生し易いこと、及び出現率の低い予告表示が発生し易いことの少なくとも一方の条件を満たすように、予告表示用の抽選処理を実行する。ちなみに、この抽選結果は、図柄表示装置４１にて遊技回用の演出が実行される場合に反映される。

次に、変動種別カウンタＣＳについて説明する。変動種別カウンタＣＳは、例えば０〜１９８の範囲内で順に１ずつ加算され、最大値に達した後０に戻る構成となっている。変動種別カウンタＣＳは、特図表示部３７ａにおける表示継続時間と、図柄表示装置４１における図柄の表示継続時間とをＭＰＵ６２において決定する上で用いられる。変動種別カウンタＣＳは、後述する通常処理が１回実行される毎に１回更新され、当該通常処理内の残余時間内でも繰り返し更新される。そして、特図表示部３７ａにおける変動表示の開始時及び図柄表示装置４１による図柄の変動開始時における変動パターン決定に際して変動種別カウンタＣＳのバッファ値が取得される。

＜主制御装置６０の処理構成について＞
次に、主制御装置６０のＭＰＵ６２にて遊技を進行させるために実行される各処理を説明する。かかるＭＰＵ６２の処理としては大別して、電源投入に伴い起動されるメイン処理と、定期的に（本実施の形態では４ｍｓｅｃ周期で）起動されるタイマ割込み処理とがある。

＜メイン処理＞
まず、図６のフローチャートを参照しながらメイン処理を説明する。

ステップＳ１０１では、電源投入ウェイト処理を実行する。当該電源投入ウェイト処理では、例えばメイン処理が起動されてからウェイト用の所定時間（具体的には１ｓｅｃ）が経過するまで次の処理に進行することなく待機する。かかる電源投入ウェイト処理の実行期間において図柄表示装置４１の動作開始及び初期設定が完了することとなる。続くステップＳ１０２ではＲＡＭ６４のアクセスを許可するとともに、ステップＳ１０３にてＭＰＵ６２の内部機能レジスタの設定を行う。

その後、ステップＳ１０４では、電源・発射制御装置７８に設けられたＲＡＭ消去スイッチが手動操作されているか否かを判定し、続くステップＳ１０５では、ＲＡＭ６４の停電フラグに「１」がセットされているか否かを判定する。また、ステップＳ１０６ではチェックサムを算出するチェックサム算出処理を実行し、続くステップＳ１０７ではそのチェックサムが電源遮断時に保存したチェックサムと一致するか否か、すなわち記憶保持されたデータの有効性を判定する。

本パチンコ機１０では、例えば遊技ホールの営業開始時など、電源投入時にＲＡＭデータを初期化する場合にはＲＡＭ消去スイッチを押しながら電源が投入される。したがって、ＲＡＭ消去スイッチが押されていれば、ステップＳ１０８の処理に移行する。また、電源遮断の発生情報が設定されていない場合や、チェックサムにより記憶保持されたデータの異常が確認された場合も同様にステップＳ１０８の処理に移行する。ステップＳ１０８では、ＲＡＭ６４をクリアする。その後、ステップＳ１０９に進む。

一方、ＲＡＭ消去スイッチが押されていない場合には、停電フラグに「１」がセットされていること、及びチェックサムが正常であることを条件に、ステップＳ１０８の処理を実行することなくステップＳ１０９に進む。ステップＳ１０９では、電源投入設定処理を実行する。電源投入設定処理では、停電フラグの初期化といったＲＡＭ６４の所定のエリアを初期値に設定するとともに、現状の遊技状態を認識させるために現状の遊技状態に対応したコマンドを音声発光制御装置８０に送信する。

その後、ステップＳ１１０〜ステップＳ１１３の残余処理に進む。つまり、ＭＰＵ６２はタイマ割込み処理を定期的に実行する構成であるが、１のタイマ割込み処理と次のタイマ割込み処理との間に残余時間が生じることとなる。この残余時間は各タイマ割込み処理の処理完了時間に応じて変動することとなるが、かかる不規則な時間を利用してステップＳ１１０〜ステップＳ１１３の残余処理を繰り返し実行する。この点、当該ステップＳ１１０〜ステップＳ１１３の残余処理は非定期的に実行される非定期処理であると言える。

残余処理では、まずステップＳ１１０にて、タイマ割込み処理の発生を禁止するために割込み禁止の設定を行う。続くステップＳ１１１では、乱数初期値カウンタＣＩＮＩの更新を行う乱数初期値更新処理を実行するとともに、ステップＳ１１２にて変動種別カウンタＣＳの更新を行う変動用カウンタ更新処理を実行する。これらの更新処理では、ＲＡＭ６４の対応するカウンタから現状の数値情報を読み出し、その読み出した数値情報を１加算する処理を実行した後に、読み出し元のカウンタに上書きする処理を実行する。この場合、カウンタ値が最大値に達した際それぞれ「０」にクリアする。その後、ステップＳ１１３にて、タイマ割込み処理の発生を禁止している状態から許可する状態へ切り換える割込み許可の設定を行う。ステップＳ１１３の処理を実行したら、ステップＳ１１０に戻り、ステップＳ１１０〜ステップＳ１１３の処理を繰り返す。

＜タイマ割込み処理＞
次に、図７のフローチャートを参照しながらタイマ割込み処理を説明する。タイマ割込み処理は定期的（例えば４ｍｓｅｃ周期）に実行される。

まずステップＳ２０１にて停電情報記憶処理を実行する。停電情報記憶処理では、停電監視基板６５から電源遮断の発生に対応した停電信号を受信しているか否かを監視し、停電の発生を特定した場合には停電時処理を実行する。

続くステップＳ２０２では抽選用乱数更新処理を実行する。抽選用乱数更新処理では、大当たり乱数カウンタＣ１、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３及び普電役物開放カウンタＣ４の更新を実行する。具体的には、大当たり乱数カウンタＣ１、大当たり種別カウンタＣ２、リーチ乱数カウンタＣ３及び普電役物開放カウンタＣ４から現状の数値情報を順次読み出し、それら読み出した数値情報をそれぞれ１加算する処理を実行した後に、読み出し元のカウンタに上書きする処理を実行する。この場合、カウンタ値が最大値に達した際それぞれ「０」にクリアする。

その後、ステップＳ２０３ではステップＳ１１１と同様に乱数初期値更新処理を実行するとともに、ステップＳ２０４にてステップＳ１１２と同様に変動用カウンタ更新処理を実行する。

続くステップＳ２０５では、不正用の監視対象として設定されている所定の事象が発生しているか否かを監視する不正検知処理を実行する。当該不正検知処理では、複数種類の事象の発生を監視し、所定の事象が発生していることを確認することで、ＲＡＭ６４に設けられた遊技停止用フラグに「１」をセットする。

続くステップＳ２０６では、上記遊技停止用フラグに「１」がセットされているか否かを判定することで、遊技の進行を停止している状態であるか否かを判定する。ステップＳ２０６にて否定判定をした場合に、ステップＳ２０７以降の処理を実行する。

ステップＳ２０７では、ポート出力処理を実行する。ポート出力処理では、前回のタイマ割込み処理において出力情報の設定が行われている場合に、その出力情報に対応した出力を各種駆動部３２ｂ，３４ｂに行うための処理を実行する。例えば、特電入賞装置３２を開放状態に切り換えるべき情報が設定されている場合には特電用の駆動部３２ｂへの駆動信号の出力を開始させ、閉鎖状態に切り換えるべき情報が設定されている場合には当該駆動信号の出力を停止させる。また、第２作動口３４の普電役物３４ａを開放状態に切り換えるべき情報が設定されている場合には普電用の駆動部３４ｂへの駆動信号の出力を開始させ、閉鎖状態に切り換えるべき情報が設定されている場合には当該駆動信号の出力を停止させる。

続くステップＳ２０８では、読み込み処理を実行する。読み込み処理では、停電信号及び入賞信号以外の信号の読み込みを実行し、その読み込んだ情報を今後の処理にて利用するために記憶する。

続くステップＳ２０９では入賞検知処理を実行する。当該入賞検知処理では、各入賞検知センサ６６ａ〜６６ｅから受信している信号を読み込むとともに、一般入賞口３１、特電入賞装置３２、第１作動口３３、第２作動口３４及びスルーゲート３５への入賞の有無を特定する処理を実行する。

続くステップＳ２１０では、ＲＡＭ６４に設けられている複数種類のタイマカウンタの数値情報をまとめて更新するためのタイマ更新処理を実行する。この場合、記憶されている数値情報が減算されて更新されるタイマカウンタを集約して扱う構成であるが、減算式のタイマカウンタの更新及び加算式のタイマカウンタの更新の両方を集約して行う構成としてもよい。

続くステップＳ２１１では、遊技球の発射制御を行うための発射制御処理を実行する。発射操作装置２８への発射操作が継続されている状況では、既に説明したとおり、所定の発射周期である０．６ｓｅｃに１個の遊技球が発射される。

続くステップＳ２１２では、入力状態監視処理として、ステップＳ２０８の読み込み処理にて読み込んだ情報に基づいて、各入賞検知センサ６６ａ〜６６ｅの断線確認や、遊技機本体１２や前扉枠１４の開放確認を行う。

続くステップＳ２１３では、遊技回の実行制御及び開閉実行モードの実行制御を行うための特図特電制御処理を実行する。当該特図特電制御処理では、保留格納エリア６４ａに記憶されている保留情報の数が上限数未満である状況で第１作動口３３又は第２作動口３４への入賞が発生した場合に、その時点における大当たり乱数カウンタＣ１、大当たり種別カウンタＣ２及びリーチ乱数カウンタＣ３の各数値情報を保留情報として、保留格納エリア６４ａに時系列的に格納していく処理を実行する。また、特図特電制御処理では、遊技回中及び開閉実行モード中ではなく且つ保留情報が記憶されていることを条件に、その保留情報が大当たり当選に対応しているか否かを判定する当否判定処理、及び大当たり当選に対応している場合にはその保留情報がいずれの大当たり結果に対応しているのかを判定する振分判定処理を実行する。また、特図特電制御処理では、当否判定処理及び振分判定処理だけでなく、その保留情報が大当たり当選に対応していない場合には、その保留情報がリーチ発生に対応しているか否かを判定するリーチ判定処理を実行するとともに、その時点における変動種別カウンタＣＳの数値情報を利用して遊技回の継続時間を選択する処理を実行する。そして、それら各処理の結果に応じた継続時間の情報を含む変動用コマンドと、遊技結果の情報を含む種別コマンドとを、音声発光制御装置８０に送信するとともに、特図表示部３７ａにおける絵柄の変動表示を開始させる。これにより、１遊技回が開始された状態となり、特図表示部３７ａ及び図柄表示装置４１にて遊技回用の演出が開始される。

また、特図特電制御処理では、１遊技回の実行中にはその遊技回の終了タイミングであるか否かを判定し、終了タイミングである場合には遊技結果に対応した表示を行った状態で、その遊技回を終了させる処理を実行する。この場合、遊技回を終了させるべきことを示す最終停止コマンドを音声発光制御装置８０に送信する。また、特図特電制御処理では、遊技回の結果が開閉実行モードへの移行に対応した結果である場合には、当該開閉実行モードを開始させるための処理を実行する。この開始に際しては、開閉実行モードが開始されることを示すオープニングコマンドを音声発光制御装置８０に送信する。また、特図特電制御処理では、各ラウンド遊技を開始させるための処理及び各ラウンド遊技を終了させるための処理を実行する。これら各処理に際して、ラウンド遊技が開始されることを示す開放コマンドを音声発光制御装置８０に送信するとともに、ラウンド遊技が終了されることを示す閉鎖コマンドを音声発光制御装置８０に送信する。また、特図特電制御処理では、開閉実行モードを終了させる場合にそのことを示すエンディングコマンドを音声発光制御装置８０に送信するとともに、開閉実行モード後の当否抽選モードやサポートモードを設定するための処理を実行する。

タイマ割込み処理においてステップＳ２１３の特図特電制御処理を実行した後は、ステップＳ２１４にて普図普電制御処理を実行する。普図普電制御処理では、スルーゲート３５への入賞が発生している場合に普図側の保留情報を取得するための処理を実行するとともに、普図側の保留情報が記憶されている場合にその保留情報について開放判定を行い、さらにその開放判定を契機として普図用の演出を行うための処理を実行する。また、開放判定の結果に基づいて、第２作動口３４の普電役物３４ａを開閉させる処理を実行する。

続くステップＳ２１５では、直前のステップＳ２１３及びステップＳ２１４の処理結果に基づいて、特図表示部３７ａに係る保留情報の増減個数を特図保留表示部３７ｂに反映させるための出力情報の設定を行うとともに、普図表示部３８ａに係る保留情報の増減個数を普図保留表示部３８ｂに反映させるための出力情報の設定を行う。また、ステップＳ２１５では、直前のステップＳ２１３及びステップＳ２１４の処理結果に基づいて、特図表示部３７ａの表示内容を更新させるための出力情報の設定を行うとともに、普図表示部３８ａの表示内容を更新させるための出力情報の設定を行う。

続くステップＳ２１６では、払出制御装置７７から受信したコマンド及び信号の内容を確認し、その確認結果に対応した処理を行うための払出状態受信処理を実行する。また、ステップＳ２１７では、賞球コマンドを出力対象として設定するための払出出力処理を実行する。続くステップＳ２１８では、今回のタイマ割込み処理にて実行された各種処理の処理結果に応じた外部信号の出力の開始及び終了を制御するための外部情報設定処理を実行する。その後、本タイマ割込み処理を終了する。

＜演出の実行制御に係る電気的構成＞
次に、演出の実行制御を行うための電気的構成について、図８のブロック図を参照しながら説明する。

主制御装置６０からの指示に基づき演出の実行を制御するための制御装置として、音声発光制御装置８０を備えている。音声発光制御装置８０は、図８に示すように、音光用ＳＯＣ１０２、音光用ＲＯＭ１０３及び増幅回路１０４が搭載された音声発光制御基板１０１を備えている。音光用ＳＯＣ１０２は制御コア１１１、音出力コア１１２、音データ処理部１１３及びメモリコントローラ１１４を備えており、これら各素子が１チップ化されることで音光用ＳＯＣ１０２が構成されている。

制御コア１１１は、主制御装置６０から受信したコマンドに基づき演出の具体的な内容を決定するとともにその決定した内容に従って表示発光部５３の発光制御を実行する。また、制御コア１１１は、その決定した演出の内容に応じたデータ設定を音出力コア１１２に設けられたレジスタ１３１に対して行うとともに、その決定した演出の内容に応じたコマンドを表示制御装置９０に送信する。これにより、音出力コア１１２は制御コア１１１から指示された内容に従った態様で音出力制御を実行するとともに、表示制御装置９０は制御コア１１１から指示された内容に従った態様で表示制御を実行する。ちなみに、制御コア１１１による音出力コア１１２のレジスタ１３１に対するデータ設定は、音光用ＳＯＣ１０２において制御コア１１１と音出力コア１１２とを電気的に接続するデータバスＳＬを通じて行われる。なお、当該データバスＳＬを通じて制御コア１１１と音出力コア１１２とは双方向通信可能となっており、制御コア１１１から音出力コア１１２に対しては上記のとおりデータ設定が行われ、音出力コア１１２から制御コア１１１に対しては音出力を行っている状態であることを示す信号が送信される。

制御コア１１１には、制御部及び演算部を含む中央演算処理装置であるＣＰＵ１２１の他に、音光用ＲＯＭ１０３に予め記憶されたプログラム用データ及び制御用データの読み出しに際して利用されるとともにプログラムの実行に際して必要なデータを一時記憶するためのＲＡＭ１２２が内蔵されている。ＲＡＭ１２２は、ＳＲＡＭやＤＲＡＭなどの記憶保持に外部からの電力供給が必要なメモリ（すなわち、揮発性記憶手段）を読み書き両用として利用するように構成されており、ランダムアクセスが可能であるとともに、同一のデータ容量で比較した場合に音光用ＲＯＭ１０３よりも読み出しに要する時間が早いものとなっている。ＲＡＭ１２２のデータ容量は、複数のデータを同時に記憶保持可能なように、多数バイトのデータ容量を有しており、キロバイト又はメガバイトの単位のデータ容量を有している。具体的には、４メガバイト程度のデータ容量を有している。かかるデータ容量は、音光用ＲＯＭ１０３のデータ容量よりも小さいものとなっている。但し、ＲＡＭ１２２のデータ容量はこれに限定されることはなく、制御コア１１１において好適に制御を実行することが可能であれば任意である。

また、制御コア１１１には、ＣＰＵ１２１からの指示に基づき、音光用ＲＯＭ１０３からのデータ読み出し指示をメモリコントローラ１１４に対して行うＤＭＡ１２３も内蔵されている。ＤＭＡ１２３は、データ読み出し指示に対応したデータがＣＰＵ１２１によりＤＭＡ１２３の内部レジスタに書き込まれた場合、その読み出し指示に対応したデータの全てがＲＡＭ１２２に読み出されるまで、メモリコントローラ１１４に対してデータ読み出し指示用のアドレスデータを送信する。このアドレスデータの送信は、ＤＭＡ１２３に内蔵されたクロック回路から定期的に送信されるクロック信号に同期して行われる（例えば４ＭＨｚ）。

音出力コア１１２は、制御コア１１１において決定された演出の内容に従ってスピーカ部５４の音出力制御を実行する。音出力コア１１２には、レジスタ１３１、ＨＷＤ１３２、ＳＣＭ１３３及びデータ転送部１３４が内蔵されている。

レジスタ１３１は、音出力コア１１２にて利用される各種データを一時的に記憶するための記憶手段としての機能を有しており、記憶保持に外部からの電力供給が必要なメモリを読み書き両用として利用するように構成されている。また、ランダムアクセスが可能であるとともに、同一のデータ容量で比較した場合に、音光用ＲＯＭ１０３よりも読み出しに要する時間が早いものとなっている。レジスタ１３１は、複数のデータを同時に記憶保持可能なように、多数バイトのデータ容量を有しており、キロバイト又はメガバイトの単位のデータ容量を有している。具体的には、２メガバイト程度のデータ容量を有している。かかるデータ容量は、音光用ＲＯＭ１０３のデータ容量よりも小さいものとなっているとともに制御コア１１１のＲＡＭ１２２のデータ容量よりも小さいものとなっている。但し、レジスタ１３１のデータ容量はこれに限定されることはなく、音出力コア１１２において好適に制御を実行することが可能であれば任意である。

ＨＷＤ１３２及びＳＣＭ１３３は、制御コア１１１から送信されレジスタ１３１に記憶されているシーケンスデータ及びパラメータデータに従って音光用ＲＯＭ１０３から読み出された音データを利用してデジタル楽音データを作成する機能を有する。シーケンスデータには、一連の音の出力開始タイミングや出力順序を示す時間データが含まれており、パラメータデータには、所定のタイミングにおける音の音高、音量及び音色などを定めるデータが含まれている。これらシーケンスデータ及びパラメータデータは相互に対応する１組のデータとして設定されており、これら１組のシーケンスデータ及びパラメータデータを利用することで一連の音出力を可能とする。また、１組のシーケンスデータ及びパラメータデータによって定められる音出力の期間は、シーケンスデータ及びパラメータデータの種類に関係なく特定時間で一定となっており、例えば１回の遊技回分や１回の開閉実行モード分よりも短い２．１ｓｅｃとなっている。但し、これに限定されることはなく、２．１ｓｅｃよりも短くてもよく長くてもよい。また、一連のメロディ分である構成としてもよく、この場合、シーケンスデータ及びパラメータデータによって定められる音出力の期間は、それらデータの種類に応じて変動することとなる。

ＨＷＤ１３２は、事前にサンプリングされた録音データを再生するためにデジタル楽音データを作成するものであり、音光用ＲＯＭ１０３に予め記憶されたＨＷＤ用の録音データを用いて正弦波データを作成することで、録音データの再生を可能とする。なお、当該録音データとしてはＭＰ３などの圧縮データであってもよく非圧縮データであってもよい。ＳＣＭ１３３は、所定の時間分の録音データからデジタル楽音データを作成するのではなく、音光用ＲＯＭ１０３に予め記憶された矩形波データを時系列で組み合わせることでデジタル楽音データを作成し、これにより電子音（いわゆるピコピコ音）の再生を可能とする。

ここで、ＨＷＤ１３２及びＳＣＭ１３３においてデジタル楽音データを作成するために利用されるレジスタ１３１の構成について図９の説明図を参照しながら説明する。レジスタ１３１には、シーケンス用エリア１４１と、パラメータ用エリア１４２と、ＨＷＤ用エリア１４３と、ＳＣＭ用エリア１４４とが設けられている。シーケンス用エリア１４１には既に説明したシーケンスデータが書き込まれ、パラメータ用エリア１４２には既に説明したパラメータデータが書き込まれる。

ＨＷＤ１３２は、シーケンス用エリア１４１に書き込まれたシーケンスデータ及びパラメータ用エリア１４２に書き込まれたパラメータデータを参照することで、音光用ＲＯＭ１０３に記憶された録音データをＨＷＤ用エリア１４３に読み出し、その録音データからデジタル楽音データを作成することで録音された音の出力を可能とする。ＨＷＤ用エリア１４３には、第１ＣＨ用エリア１４３ａ〜第１６ＣＨ用エリア１４３ｐが設けられており、それぞれのＣＨ用エリア１４３ａ〜１４３ｐにおいて異なる録音データに基づくデジタル楽音データの作成が可能である。これにより、複数の異なる録音データに対応した音を同時に出力可能となっている。

ＳＣＭ１３３はシーケンス用エリア１４１に書き込まれたシーケンスデータ及びパラメータ用エリア１４２に書き込まれたパラメータデータを参照することで、音光用ＲＯＭ１０３に記憶された矩形波データをＳＣＭ用エリア１４４に読み出し、その矩形波データからデジタル楽音データを作成することで電子音の出力を可能とする。ＳＣＭ用エリア１４４には、第１ＣＨ用エリア１４４ａ〜第１６ＣＨ用エリア１４４ｐが設けられており、それぞれのＣＨ用エリア１４４ａ〜１４４ｐにおいて異なるデジタル楽音データの作成が可能である。これにより、複数の異なる電子音を同時に出力可能となっている。

ＨＷＤ用エリア１４３の第１ＣＨ用エリア１４３ａ〜第１６ＣＨ用エリア１４３ｐ及びＳＣＭ用エリア１４４の第１ＣＨ用エリア１４４ａ〜第１６ＣＨ用エリア１４４ｐはそれぞれ、作成済みのデジタル楽音データを２個記憶可能なエリアを備えており、一方の記憶可能なエリアに作成されたデジタル楽音データを利用して音出力制御を行っている最中において、当該音出力制御の実行期間に対して次の実行期間に対応したデジタル楽音データが他方の記憶可能なエリアに作成される。これにより、音の出力を行いながら、次の音出力制御の実行期間において必要なデジタル楽音データの作成を並行して行うことが可能となり、音の出力を連続的に行うことが可能となる。

図８の説明に戻り、音光用ＳＯＣ１０２の音データ処理部１１３は、デジタル／アナログコンバータとしての機能を有しており、レジスタ１３１のＨＷＤ用エリア１４３に作成されたデジタル楽音データ及びＳＣＭ用エリア１４４に作成されたデジタル楽音データをアナログ音信号に変換し、音声発光制御基板１０１に形成された増幅回路１０４に出力する。増幅回路１０４は、そのアナログ音信号の出力レベルをボリュームで設定されている音量に応じたレベルに増幅し、その増幅した結果の音信号をスピーカ部５４に出力する。これにより、スピーカ部５４から所定の音が出力される。また、音データ処理部１１３は、ＨＷＤ用エリア１４３における複数のＣＨ用エリア１４３ａ〜１４３ｐに同時にデジタル楽音データが作成されている場合にはそれらデジタル楽音データの合成を行うとともに、ＳＣＭ用エリア１４４における複数のＣＨ用エリア１４４ａ〜１４４ｐに同時にデジタル楽音データが作成されている場合にはそれらデジタル楽音データの合成を行う。また、ＨＷＤ用エリア１４３及びＳＣＭ用エリア１４４のそれぞれにデジタル楽音データが作成されている場合には、それらデジタル楽音データの合成を行う。このように合成が行われた場合、その合成後のデジタル合成楽音データがアナログ音信号に変換され、既に説明したとおり増幅回路１０４にて増幅された後にスピーカ部５４に出力される。これにより、複数の異なる音をスピーカ部５４から同時に出力することが可能となる。

上記のとおり音の出力に際しては録音データ及び矩形波データのいずれかである音データが音光用ＲＯＭ１０３からレジスタ１３１に読み出されることとなるが、かかる音データの読み出しはレジスタ１３１のシーケンス用エリア１４１に記憶されたシーケンスデータに基づき音出力コア１１２のデータ転送部１３４により行われる。

シーケンスデータの一例を示す図１０の説明図を利用して具体的に説明すると、当該シーケンスデータＳＤには、音出力コア１１２の処理タイミングに対応させて設定されたポインタデータが定められているとともに、各ポインタデータに対応させて音出力の内容データ及びデータ転送の内容データが定められている。音出力コア１１２の処理タイミングは、当該音出力コア１１２に内蔵された図示しないクロック回路から定期的に送信されるクロック信号に同期して発生する。この場合、当該クロック信号の周期はＤＭＡ１２３のクロック信号の周期よりも短くなっており、具体的には１０ＭＨｚとなっている。音出力コア１１２の処理タイミングとなった場合、ＨＷＤ１３２、ＳＣＭ１３３及びデータ転送部１３４のそれぞれがシーケンスデータ及びパラメータデータに対応した動作を行う。

シーケンスデータＳＤにおける音出力の内容データは、ＨＷＤ１３２及びＳＣＭ１３３においてチャンネル毎にデジタル楽音データを作成するために利用される。この場合、音出力の内容データはポインタデータに対応させて設定されており、各ポインタデータに対応させて設定された音出力の内容データに基づくデジタル楽音データの作成は、レジスタ１３１に事前に転送された音データを利用して行われる。

シーケンスデータＳＤにおけるデータ転送の内容データは、データ転送部１３４において音光用ＲＯＭ１０３からのデータ読み出しタイミングを特定するために利用されるとともに、読み出すべきデータが記憶されている音光用ＲＯＭ１０３のエリアのアドレスデータを特定するために利用される。データ転送の内容データには、一のチャンネルに対応した音データの読み出しタイミングと次のチャンネルに対応した音データの読み出しタイミングとの間に予め定められた複数個のポインタデータが存在するようにデータ読み出し指示のデータが設定されている。一のデータ読み出し指示のデータには、所定時間分の音の出力を可能とするデータ量の音データを読み出すためのデータが設定されており、当該音データはＨＷＤ１３２及びＳＣＭ１３３のいずれかについての１個のチャンネルに対応している。したがって、複数のデジタル楽音データを合成して音の出力が行われる場合には、それらデジタル楽音データの数分のデータ読み出し指示が行われる。また、一のデータ読み出し指示に基づき読み出される音データは、対応するチャンネルにおいて上記所定時間として７００μｓｅｃに亘る音出力を可能とするデータに対応している。この場合に、ＨＷＤ１３２及びＳＣＭ１３３はそれぞれ１６チャンネルを有しており、これら各１６チャンネルの全てについて７００μｓｅｃ分の音データを読み出すために必要な時間は、７００μｓｅｃよりも短い。これにより、所定時間分の音の出力を行いながら、当該所定時間に対して連続する次の所定時間分の音の出力を可能とするためのデジタル楽音データを作成することが可能となる。

制御コア１１１のＤＭＡ１２３及び音出力コア１１２のデータ転送部１３４のそれぞれにて、共通の音光用ＲＯＭ１０３からデータの読み出しが行われる。音光用ＲＯＭ１０３は、記憶保持に外部からの電力供給が不要なメモリ（すなわち、不揮発性記憶手段）を読み出し専用として利用するように構成されている。具体的には、音光用ＲＯＭ１０３としてＮＯＲ型フラッシュメモリが用いられているが、ＮＡＮＤ型フラッシュメモリを用いてもよい。音光用ＲＯＭ１０３は、各種の制御プログラム及びそのプログラムに応じた処理の実行に際して利用される固定値データを記憶している。

音光用ＲＯＭ１０３のデータ構成について図１１を参照しながら詳細に説明する。音光用ＲＯＭ１０３には、制御コア１１１のＣＰＵ１２１にて演出制御用の処理を実行するためのプログラム用データ（１）、プログラム用データ（２）、・・・、プログラム用データ（Ｌ）が予め記憶されている。これらプログラム用データを利用することにより、ＣＰＵ１２１において後述するメイン処理やタイマ割込み処理などが実行される。また、音光用ＲＯＭ１０３には、処理用データ（１）、処理用データ（２）、・・・、処理用データ（Ｍ）が予め記憶されている。これら処理用データには、各演出を実行するために利用されるデータテーブルや、音出力コア１１２に提供するためのシーケンスデータ及びパラメータデータが含まれる。また、音光用ＲＯＭ１０３には、コマンドデータ（１）、コマンドデータ（２）、・・・、コマンドデータ（Ｎ）が予め記憶されている。これらコマンドデータは、制御コア１１１のＣＰＵ１２１において表示制御装置９０に演出内容を指示するために利用される。

音光用ＲＯＭ１０３には、上記のように制御コア１１１のＣＰＵ１２１にて処理を実行するために利用されるデータ以外にも、発光データ（１）、発光データ（２）、・・・、発光データ（Ｐ）が記憶されているとともに、音データ（１）、音データ（２）、・・・、音データ（Ｑ）が記憶されている。各発光データには、所定の演出の期間において、表示発光部５３のうち点灯対象となる発光部の種類、点灯期間、及び点灯順序の情報が設定されており、これらの発光パターンの内容が各発光データの種類に応じて異なっている。音光用ＲＯＭ１０３に記憶されている各発光データは、対象となる発光制御の期間が相違しているとともに、発光パターンの内容が異なっている。また、各音データは、正弦波からなる録音データを含むとともに、電子音を出力するために利用される矩形波データを含む。

図８に示すように、音光用ＲＯＭ１０３は、アドレスバスＳＬ１及びデータバスＳＬ２を介して音光用ＳＯＣ１０２のメモリコントローラ１１４と電気的に接続されている。メモリコントローラ１１４は、アドレスバスＳＬ３及びデータバスＳＬ４を介して制御コア１１１と電気的に接続されているとともに、アドレスバスＳＬ５及びデータバスＳＬ６を介して音出力コア１１２と電気的に接続されている。

メモリコントローラ１１４には、制御コア１１１のＤＭＡ１２３からアドレスバスＳＬ３を介して読み出し指示対象のアドレスデータが送信される。メモリコントローラ１１４は、ＤＭＡ１２３から受信したアドレスデータを格納するために制御側アドレスバッファ１１４ａを備えており、未処理のアドレスデータが格納されていない状況でＤＭＡ１２３から新たにアドレスデータを受信した場合、そのアドレスデータが制御側アドレスバッファ１１４ａに格納される。この際、アドレスデータが正常に受け付けられたことを示す正常受付信号がデータバスＳＬ４を介して、メモリコントローラ１１４からＤＭＡ１２３に送信され、これによりＤＭＡ１２３においてアドレスデータが正常に受け付けられたことが特定される。一方、未処理のアドレスデータが制御側アドレスバッファ１１４ａに格納されている状況でＤＭＡ１２３から新たにアドレスデータを受信した場合、そのアドレスデータは制御側アドレスバッファ１１４ａに格納されない。この場合、正常受付信号がＤＭＡ１２３に送信されないため、ＤＭＡ１２３においては同一のアドレスデータを再度送信する必要があることが特定される。

ＤＭＡ１２３から送信されたアドレスデータに対応する場合、メモリコントローラ１１４はアドレスバスＳＬ１を介してのアドレスデータを音光用ＲＯＭ１０３に送信し、データバスＳＬ２を介してそのアドレスデータに対応したデータを音光用ＲＯＭ１０３から受信する。そして、データバスＳＬ４を介してその受信したデータを制御コア１１１のＲＡＭ１２２又はＣＰＵ１２１の内部レジスタに送信する。

メモリコントローラ１１４には、音出力コア１１２のデータ転送部１３４からアドレスバスＳＬ５を介して読み出し指示対象のアドレスデータが送信される。メモリコントローラ１１４は、データ転送部１３４から受信したアドレスデータを格納するために音出力側アドレスバッファ１１４ｂを備えており、未処理のアドレスデータが格納されていない状況でデータ転送部１３４から新たにアドレスデータを受信した場合、そのアドレスデータが音出力側アドレスバッファ１１４ｂに格納される。この際、アドレスデータが正常に受け付けられたことを示す正常受付信号がデータバスＳＬ６を介して、メモリコントローラ１１４からデータ転送部１３４に送信され、これによりデータ転送部１３４においてアドレスデータが正常に受け付けられたことが特定される。一方、未処理のアドレスデータが音出力側アドレスバッファ１１４ｂに格納されている状況でデータ転送部１３４から新たにアドレスデータを受信した場合、そのアドレスデータは音出力側アドレスバッファ１１４ｂに格納されない。この場合、正常受付信号がデータ転送部１３４に送信されないため、データ転送部１３４においては同一のアドレスデータを再度送信する必要があることが特定される。

データ転送部１３４から送信されたアドレスデータに対応する場合、メモリコントローラ１１４はアドレスバスＳＬ１を介してそのアドレスデータを音光用ＲＯＭ１０３に送信し、データバスＳＬ２を介してそのアドレスデータに対応したデータを音光用ＲＯＭ１０３から受信する。そして、データバスＳＬ６を介してその受信したデータを音出力コア１１２のレジスタ１３１に送信する。

メモリコントローラ１１４にはクロック回路が内蔵されており、メモリコントローラ１１４における処理は当該クロック回路から定期的に送信されるクロック信号に同期して行われる。この場合、当該クロック信号の周期はＤＭＡ１２３のクロック信号の周期及び音出力コア１１２のクロック信号の周期よりも短くなっており、具体的には１５ＭＨｚとなっている。

＜音光用ＳＯＣ１０２にて実行される各種処理について＞
次に、音光用ＳＯＣ１０２にて実行される各種処理について説明する。まず制御コア１１１のＣＰＵ１２１にて実行される処理について説明する。ＣＰＵ１２１は、当該ＣＰＵ１２１への動作電力の供給が開始されたタイミングで起動されるメイン処理と、当該メイン処理に対して定期的に割り込んで起動されるタイマ割込み処理とを実行する。

＜ＣＰＵ１２１のメイン処理＞
図１２はメイン処理を示すフローチャートである。まずステップＳ３０１ではＲＡＭ１２２の初期化処理を実行する。具体的には、ＲＡＭ１２２の各エリアを「０」クリアする。その後、ステップＳ３０２にて電源立ち上げ時のデータ読み出し指示をＤＭＡ１２３に対して行う。なお、ステップＳ３０１及びステップＳ３０２の処理を実行するためのプログラムは、制御コア１１１に設けられた図示しないブートバッファに予め記憶されており、ＣＰＵ１２１は動作電力の供給が開始された場合に当該ブートバッファに記憶されたプログラムに対応した処理を実行することでステップＳ３０１及びステップＳ３０２の処理を実行する。また、後述するステップＳ３０３の処理もブートバッファに記憶されたプログラムに従って行われる。

ＤＭＡ１２３は、電源立ち上げ時のデータ読み出し指示を受けることで、それに対応したアドレスデータをメモリコントローラ１１４に送信する。メモリコントローラ１１４は、当該アドレスデータを受信することにより、音光用ＲＯＭ１０３に予め記憶されているプログラム用データ（１）、プログラム用データ（２）、・・・、プログラム用データ（Ｌ）と、処理用データ（１）、処理用データ（２）、・・・、処理用データ（Ｍ）と、コマンドデータ（１）、コマンドデータ（２）、・・・、コマンドデータ（Ｎ）とを読み出し、制御コア１１１のＲＡＭ１２２に転送する。これにより、ＣＰＵ１２１においてステップＳ３０４以降の処理、及びタイマ割込み処理を実行するためのプログラム用データの全体がＲＡＭ１２２に書き込まれることとなる。したがって、ＣＰＵ１２１は、ステップＳ３０４以降の処理、及びタイマ割込み処理を実行する場合、ＲＡＭ１２２に書き込まれたプログラム用データを利用することとなる。また、発光データを除いて、これら処理の実行に際して必要なデータもその全てがＲＡＭ１２２に事前に書き込まれることとなる。

その後、ＣＰＵ１２１は、ステップＳ３０３にて、ＤＭＡ１２３からデータ読み出し完了信号を受信しているか否かを判定することで、電源立ち上げ時のデータ読み出し指示に対応したデータの読み出しが完了したか否かを判定する。当該データの読み出しが完了していない場合にはステップＳ３０３にて待機することとなる。

ここで、図１３のタイムチャートを参照しながら主制御装置６０のＭＰＵ６２において電源投入ウェイト処理が実行される期間と、制御コア１１１において電源立ち上げ時のデータの読み出しが行われる期間との関係について説明する。図１３（ａ）は主制御装置６０のＭＰＵ６２において電源投入ウェイト処理が実行される期間を示し、図１３（ｂ）は制御コア１１１のＣＰＵ１２１において電源立ち上げ時のデータ読み出し指示が実行されるタイミングを示し、図１３（ｃ）は当該データ読み出し指示に対応するデータが音光用ＲＯＭ１０３から読み出されるのに要する期間を示す。

ｔ１のタイミングで主制御装置６０のＭＰＵ６２への動作電力の供給が開始されることで、図１３（ａ）に示すように当該ＭＰＵ６２にて電源投入ウェイト処理が実行される。これにより、既に説明したとおり主制御装置６０のＭＰＵ６２はウェイト用の時間（具体的には１ｓｅｃ）が経過するまで次の処理に進行することなく待機する。

主制御装置６０のＭＰＵ６２への動作電力の供給が開始された直後に、制御コア１１１への動作電力の供給が開始され、ｔ２のタイミングで図１３（ｂ）に示すように当該制御コア１１１のＣＰＵ１２１において電源立ち上げ時のデータ読み出し指示が行われる。これにより、図１３（ｃ）に示すように当該データ読み出し指示に対応したデータが音光用ＲＯＭ１０３から制御コア１１１のＲＡＭ１２２に転送される。そして、かかるデータの転送は、主制御装置６０のＭＰＵ６２において電源投入ウェイト処理が終了するタイミングであるｔ４のタイミングよりも前のタイミングであるｔ３のタイミングで完了する。

上記構成であることにより、主制御装置６０のＭＰＵ６２において電源投入ウェイト処理が実行されている期間を利用して、制御コア１１１のＣＰＵ１２１において必要なプログラム用データ、処理用データ及びコマンドデータの全て（以下、これらデータをプログラム対応の一連データという）を読み出すことが可能となる。これにより、主制御装置６０のＭＰＵ６２からコマンドが送信され得るタイミングとなった場合には、制御コア１１１のＣＰＵ１２１は全ての処理を制御コア１１１のＲＡＭ１２２に書き込まれたデータを利用して実行することが可能となる。なお、プログラム対応の一連データの読み出しには、最長で８ｍｓｅｃ程度を要する。

メイン処理（図１２）の説明に戻り、データの読み出しが完了した場合（ステップＳ３０３：ＹＥＳ）には、ステップＳ３０４にて割込み許可の設定を行う。これにより、タイマ割込み処理（図１７）の定期的な割込みが許可された状態となる。その後、ステップＳ３０５にて、ＲＡＭ１２２に設けられた正常判定の実行中フラグに「１」がセットされているか否かを判定することで、正常判定を実行している状態であるか否かを判定する。

正常判定とは、電源立ち上げ時に制御コア１１１のＲＡＭ１２２に読み出されたプログラム対応の一連データが電気的なノイズなどによって異常なデータとなっているか否かを特定するための判定のことである。当該正常判定に際しては、プログラム対応の一連データが音光用ＲＯＭ１０３から制御コア１１１のＲＡＭ１２２に再度読み出され、その読み出されたプログラム対応の一連データと既にＲＡＭ１２２に読み出されているプログラム対応の一連データとが一致するか否かが特定される。つまり、図１４（ａ）及び図１４（ｂ）の説明図に示すように、制御コア１１１のＲＡＭ１２２には、プログラム対応の一連データを電源立ち上げ時に読み出すための専用エリアとしてプログラム対応エリア１２２ａが設けられており、それとは別に発光制御やその他の処理に際して一時的にデータを記憶保持するための汎用エリア１２２ｂが設けられている。プログラム対応エリア１２２ａには、図１４（ａ）に示すように、電源立ち上げ時においてプログラム対応の一連データが読み出される。これに対して、正常判定が開始される場合には、図１４（ｂ）に示すように、プログラム対応エリア１２２ａにプログラム対応の一連データが既に読み出された状態において、汎用エリア１２２ｂにプログラム対応の一連データが音光用ＲＯＭ１０３から新たに読み出される。そして、これらプログラム対応の一連データの対応するビット同士が全て一致するか否かの判定が行われる。

かかる正常判定を行うための処理構成について具体的には、正常判定の実行中フラグに「１」がセットされていない場合（ステップＳ３０５：ＮＯ）、ステップＳ３０６にて正常判定の開始タイミングであるか否かを判定する。正常判定の開始タイミングは、ステップＳ３０３にて肯定判定をしてから３２ｍｓｅｃが経過した場合、又はステップＳ３０６にて肯定判定を前回行ったタイミングから３２ｍｓｅｃが経過した場合に発生する。

正常判定の開始タイミングである場合には、ステップＳ３０７にて正常判定用のデータ読み出し指示をＤＭＡ１２３に対して行う。ＤＭＡ１２３は、正常判定用のデータ読み出し指示を受けることで、それに対応したアドレスデータをメモリコントローラ１１４に送信することで、当該メモリコントローラ１１４に対してＲＡＭ１２２の汎用エリア１２２ｂへのプログラム対応の一連データの読み出しを開始させる。その後、ステップＳ３０８にてＲＡＭ１２２における正常判定の実行中フラグに「１」をセットした後に、ステップＳ３０４の処理に戻る。正常判定の実行中フラグに「１」がセットされた場合、ステップＳ３０９にて正常判定用処理を実行することとなる。なお、５１２バイト分のデータ容量を有するプログラム対応の一連データの全てについて正常判定用処理が完了した場合、正常判定の実行中フラグは「０」クリアされる。

＜ＣＰＵ１２１の正常判定用処理＞
図１５は正常判定用処理を示すフローチャートである。

プログラム対応の一連データの汎用エリア１２２ｂに対する読み出しが完了している場合（ステップＳ４０１：ＹＥＳ）、ステップＳ４０２にてデータ照合処理を実行する。データ照合処理では、ＲＡＭ１２２のプログラム対応エリア１２２ａに記憶されているプログラム対応の一連データと、汎用エリア１２２ｂに記憶されているプログラム対応の一連データとで相互に対応する４バイトのデータをそれぞれから読み出してＸＯＲ処理などの論理演算処理を実行することで、それら４バイトのデータが一致しているか否かを判定する。

それら４バイトのデータの全ビットが一致している場合（ステップＳ４０３：ＹＥＳ）、そのまま本正常判定用処理を終了する。つまり、正常判定に際しては、５１２バイトからなるプログラム対応の一連データの全体について一度にデータ照合処理が実行されるのではなく、照合対象バイトである４バイト単位でデータ照合処理が実行される。ここで、データ照合処理が開始される場合にタイマ割込み処理（図１７）の割込みは禁止されないため、データ照合処理の実行途中であってもタイマ割込み処理（図１７）は発生する。

４バイトのデータのうち一部のビットでも一致していない場合（ステップＳ４０３：ＮＯ）、ステップＳ４０４〜ステップＳ４０７に示すデータ書き換え用処理を実行する。具体的には、ステップＳ４０４にてタイマ割込み処理（図１７）の実行を禁止し、ステップＳ４０５にてデータの書き換え指示をＤＭＡ１２３に対して行う。ＤＭＡ１２３は、データの書き換え指示を受けることで、それに対応したアドレスデータをメモリコントローラ１１４に送信することで、当該メモリコントローラ１１４に対してＲＡＭ１２２のプログラム対応エリア１２２ａへのプログラム対応の一連データの読み出しを開始させる。この場合、プログラム対応エリア１２２ａに対して新たに読み出されたプログラム対応の一連データが上書きされることとなる。なお、この上書き途中であっても、ステップＳ４０６の処理を実行可能とするように、当該処理を実行するためのプログラムは上書き対象から除外され、ステップＳ４０７の処理の実行に際して当該除外されたプログラムがクリアされる。

プログラム対応エリア１２２ａに対するプログラム対応の一連データの書き換えが完了した場合（ステップＳ４０６：ＹＥＳ）、ステップＳ４０７にてタイマ割込み処理（図１７）の実行を許可した後に、本正常判定用処理を終了する。

図１６のタイムチャートを参照しながら正常判定が実行される様子を説明する。図１６（ａ）は正常判定の開始タイミングを示し、図１６（ｂ）は汎用エリア１２２ｂへのデータの読み出しが実行されている期間を示し、図１６（ｃ）は正常判定が実行されている期間を示し、図１６（ｄ）はプログラム対応エリア１２２ａへの上書きが実行されている期間を示す。

ｔ１のタイミングで、図１６（ａ）に示すように正常判定の開始タイミングとなることで、図１６（ｂ）に示すようにＲＡＭ１２２の汎用エリア１２２ｂに対するプログラム対応の一連データの読み出しが開始される。その後、ｔ２のタイミングで当該プログラム対応の一連データの読み出しが完了することで、図１６（ｃ）に示すように正常判定が開始される。そして、データの不一致が生じることなくｔ３のタイミングで正常判定が終了する。この場合、図１６（ｄ）に示すようにプログラム対応エリア１２２ａの上書きは発生しない。

一方、ｔ４〜ｔ７のタイミングの例で示すようにデータの不一致が生じる場合には、図１６（ｃ）及び図１６（ｄ）に示すように、不一致が生じていることを発見したタイミングであるｔ６のタイミングで、プログラム対応エリア１２２ａへの一連データの上書きが開始される。これにより、電源立ち上げ時においてＲＡＭ１２２に読み出されたプログラム対応の一連データを利用して制御コア１１１のＣＰＵ１２１にて各種処理が実行される構成において、当該一連データが異常となった状態のままＣＰＵ１２１における各種処理が継続されてしまうことを防止することが可能となる。

また、正常判定ではプログラム対応の一連データの全体について一度に照合処理が実行されるのではなく、照合対象バイトである４バイト単位で照合処理が実行されるため、データ異常が発見した場合にはその４バイト単位の照合処理が完了したタイミングで、プログラム対応の一連データの書き換えを開始することが可能となる。これにより、プログラム対応の一連データに異常が発生した場合には、その書き換えを早期に開始することが可能となる。

＜ＣＰＵ１２１のタイマ割込み処理＞
次に、図１７のフローチャートを参照しながら、制御コア１１１のＣＰＵ１２１にて定期的（例えば２ｍｓｅｃ周期）に実行されるタイマ割込み処理について説明する。

まずステップＳ５０１では、主制御装置６０のＭＰＵ６２から新たなコマンドを受信しているか否かを判定する。このコマンドとしては、既に説明した、変動用コマンド及び種別コマンドの組合せと、最終停止コマンドと、オープニングコマンドと、開放コマンドと、閉鎖コマンドと、エンディングコマンドと、が含まれる。

制御コア１１１のＲＡＭ１２２には、主制御装置６０のＭＰＵ６２から受信したコマンドの格納及び読み出しを可能とするためのリングバッファが設けられており、主制御装置６０のＭＰＵ６２から受信したコマンドは当該リングバッファに順次格納されていくとともに格納された順序に従って順次読み出される。この場合に、リングバッファに対するコマンドの格納処理は、制御コア１１１においてＣＰＵ１２１とは別に設けられたコマンド受信回路において行われる。コマンド受信回路は、制御コア１１１のＣＰＵ１２１において割込み禁止の設定が行われているか否かに関係なく、主制御装置６０のＭＰＵ６２から新たにコマンドを受信した場合に起動され、その新たに受信したコマンドをリングバッファに格納する。このように割込み禁止の設定が行われているか否かに関係なくコマンドの格納が行われるようにすることで、例えば上述した正常判定においてデータ異常の発生が特定されてコマンド対応の一連データの書き換えが行われている状況であっても、主制御装置６０のＭＰＵ６２から受信したコマンドを無効化させることなくＲＡＭ１２２において記憶保持することが可能となる。そして、一連データの書き換えが完了した後は、制御コア１１１のＣＰＵ１２１において当該コマンドに対応した処理を実行することが可能となる。

ＲＡＭ１２２のリングバッファに未処理のコマンドが格納されている場合（ステップＳ５０１：ＹＥＳ）、ステップＳ５０２にて今回の読み出し対象のコマンドに対応した演出又は報知を実行可能とするためのデータテーブルをＲＡＭ１２２のプログラム対応エリア１２２ａから汎用エリア１２２ｂに読み出し、実行対象として設定する。その後、ステップＳ５０３にて、今回読み出したデータテーブルに対応した表示系コマンドを表示制御装置９０に送信する。これにより、上記データテーブルに対応した表示演出が行われるように、表示制御装置９０により図柄表示装置４１が表示制御される。

ステップＳ５０１にて否定判定をした場合、又はステップＳ５０３の処理を実行した場合には、ステップＳ５０４にて、ＲＡＭ１２２において実行対象として設定されているデータテーブルを参照することで、発光データの読み出し指示タイミングであるか否かを判定する。発光データの読み出し指示タイミングである場合には、ステップＳ５０５にて、発光データの読み出し指示をＤＭＡ１２３に対して行う。ＤＭＡ１２３は発光データの読み出し指示を受けることで、それに対応したアドレスデータをメモリコントローラ１１４に送信することで、当該メモリコントローラ１１４に対してＲＡＭ１２２の汎用エリア１２２ｂへの発光データの読み出しを開始させる。

ステップＳ５０４にて否定判定をした場合、又はステップＳ５０５の処理を実行した場合には、ステップＳ５０６にて、ＲＡＭ１２２において実行対象として設定されているデータテーブルを参照することで、発光制御の実行タイミングであるか否かを判定する。発光制御の実行タイミングである場合には、ステップＳ５０７にて、既にＲＡＭ１２２の汎用エリア１２２ｂに読み出されている発光データを利用して表示発光部５３の発光制御を行う。

ステップＳ５０６にて否定判定をした場合、又はステップＳ５０７の処理を実行した場合には、ステップＳ５０８にて、ＲＡＭ１２２において実行対象として設定されているデータテーブルを参照することで、音出力制御の指示タイミングであるか否かを判定する。音出力制御の指示タイミングである場合には、ステップＳ５０９にて、ＲＡＭ１２２のプログラム対応エリア１２２ａから今回の音出力制御の指示に対応したシーケンスデータ及びパラメータデータを読み出し、それら読み出したシーケンスデータ及びパラメータデータの組合せを音出力コア１１２のレジスタ１３１に書き込む。

＜ＤＭＡ１２３＞
次に、音光用ＲＯＭ１０３からデータを読み出すための処理構成について説明する。まず図１８のフローチャートを参照しながら、制御コア１１１のＤＭＡ１２３においてデータの読み出し指示を行うための処理の流れについて説明する。ＤＭＡ１２３は以下の処理の流れを比較的短い周期で繰り返し実行する。具体的には３μｓｅｃ周期で繰り返し実行するが、具体的な周期は任意である。

制御コア１１１のＣＰＵ１２１から受けた読み出し指示に対するデータの読み出しが完了していない場合、ＤＭＡ１２３に設けられた読み出し指示フラグに「１」がセットされた状態となる。そして、読み出し指示フラグに「１」がセットされている場合（ステップＳ６０１：ＹＥＳ）、送信対象のアドレスデータが存在していることを条件として（ステップＳ６０２：ＹＥＳ）、メモリコントローラ１１４にアドレスデータを送信する（ステップＳ６０３）。この場合、当該アドレスデータは、データの読み出し単位として最小単位である１バイトのデータの読み出しに対応したデータである。

ここで、制御コア１１１のＣＰＵ１２１から読み出し指示を受ける場合、１回の読み出し指示に対して読み出し対象となるデータは２バイト以上である。また、１回の読み出し指示に対して読み出し対象となるデータ群は、音光用ＲＯＭ１０３のアドレス上で連続して設定されている。制御コア１１１のＣＰＵ１２１はＤＭＡ１２３にデータの読み出し指示を行う場合、読み出し対象となるデータ群の開始アドレスのデータと終了アドレスのデータとをＤＭＡ１２３に送信する。ＤＭＡ１２３は、制御コア１１１のＣＰＵ１２１から読み出し指示を受けた場合、これら開始アドレスのデータから終了アドレスのデータに含まれるデータ群の読み出しを行うこととなるが、メモリコントローラ１１４に対してはデータ群に含まれる複数バイトのデータのうち１バイト単位で読み出し指示を行う。

メモリコントローラ１１４に対して１バイトのデータに対応したアドレスデータの送信処理を行ったのに対して、そのアドレスデータがメモリコントローラ１１４にて受け付けられた場合、メモリコントローラ１１４から正常受付信号がＤＭＡ１２３に送信される。ＤＭＡ１２３は当該正常受付信号を受信した場合（ステップＳ６０４：ＹＥＳ）、今回送信したアドレスデータが上記終了アドレスに対応したデータではないことを条件として（ステップＳ６０５：ＹＥＳ）、メモリコントローラ１１４に対して読み出し指示を与えるためのアドレスデータを次の１バイトに対応したアドレスデータに更新する（ステップＳ６０６）。これにより、ＤＭＡ１２３がその後にメモリコントローラ１１４に対して読み出し指示を行う場合、その更新したアドレスデータをメモリコントローラ１１４に送信する。なお、今回送信したアドレスデータが上記終了アドレスに対応したデータである場合には、制御コア１１１のＣＰＵ１２１からの今回の読み出し指示に対応したアドレスデータの送信が全て完了したことを意味するため、ＤＭＡ１２３はＣＰＵ１２１から新たな読み出し指示が発生するまではメモリコントローラ１１４に対する新たなアドレスデータの送信を行わない。

ＤＭＡ１２３は、１バイトのデータをメモリコントローラ１１４から受信した場合（ステップＳ６０７：ＹＥＳ）、その受信した１バイトのデータを制御コア１１１のＲＡＭ１２２又はＣＰＵ１２１の内部レジスタに送信する（ステップＳ６０８）。そして、ＤＭＡ１２３は、制御コア１１１のＣＰＵ１２１から指示を受けている全てのデータの読み出しが完了した場合（ステップＳ６０９：ＹＥＳ）、制御コア１１１のＣＰＵ１２１に読み出し完了を示す信号を送信する（ステップＳ６１０）。これにより、制御コア１１１のＣＰＵ１２１において読み出し指示の対象となった発光データの読み出しが完了したことが特定され、当該発光データを利用した発光制御が実行される。また、ＤＭＡ１２３は、制御コア１１１のＣＰＵ１２１に読み出し完了を示す信号を送信した場合、読み出し指示フラグを「０」クリアする（ステップＳ６１１）。

ここで、図１９のタイムチャートを参照しながら、ＤＭＡ１２３からのアドレスデータの送信に対して音光用ＲＯＭ１０３からデータが読み出される様子を説明する。図１９（ａ）はＤＭＡ１２３からのアドレスデータの送信タイミングを示し、図１９（ｂ）は制御側アドレスバッファ１１４ａに未処理のアドレスデータが格納されている期間を示し、図１９（ｃ）は制御コア１１１に向けてデータが送信されている期間を示す。

図１９（ａ）に示すように、読み出し指示が制御コア１１１のＣＰＵ１２１からＤＭＡ１２３に対して行われている場合、その読み出し指示に対応したデータ群の読み出しが完了するまでは、ＤＭＡ１２３はメモリコントローラ１１４へのアドレスデータの送信を定期的に行う。具体的には、ｔ１のタイミング、ｔ３のタイミング、ｔ５のタイミング、ｔ７のタイミング、ｔ９のタイミング、ｔ１１のタイミング、ｔ１３のタイミング及びｔ１５のタイミングのそれぞれでアドレスデータの送信を行う。

ｔ１のタイミング、ｔ３のタイミング、ｔ７のタイミング、ｔ１１のタイミング及びｔ１５のタイミングにおいて送信されたアドレスデータは、図１９（ｂ）に示すように、それら各タイミングにおいて制御側アドレスバッファ１１４ａに未処理のアドレスデータが格納されていないため、当該制御側アドレスバッファ１１４ａに格納されることとなる。そして、音光用ＲＯＭ１０３からのデータの読み出しが行われていない状況で未処理のアドレスデータが存在している場合には、音光用ＲＯＭ１０３からのデータの読み出しが行われる（ｔ２〜ｔ４のタイミング、ｔ６〜ｔ８のタイミング及びｔ１０〜ｔ１２のタイミング）。

一方、ｔ５のタイミング、ｔ９のタイミング及びｔ１３のタイミングにおいて送信されたアドレスデータは、図１９（ｂ）に示すように、それら各タイミングにおいて制御側アドレスバッファ１１４ａに未処理のアドレスデータが格納されているため、当該制御側アドレスバッファ１１４ａに格納されることなくそのアドレスデータの送信は無効化される。その無効化されたアドレスデータは制御側アドレスバッファ１１４ａに格納されるまで、アドレスデータの送信タイミングとなる度にメモリコントローラ１１４に送信される。

＜データ転送部１３４＞
次に、図２０のフローチャートを参照しながら、音出力コア１１２のデータ転送部１３４においてデータの読み出し指示を行うための処理の流れについて説明する。データ転送部１３４は以下の処理の流れを、ＤＭＡ１２３における一連の処理の繰り返し周期よりも短い周期で繰り返し実行する。具体的には２μｓｅｃ周期で繰り返し実行するが、具体的な周期は任意である。

シーケンスデータにおいて設定された読み出し指示に対するデータの読み出しが完了していない場合、データ転送部１３４に設けられた読み出し実行フラグに「１」がセットされた状態となる。当該読み出し実行フラグに「１」がセットされていない場合（ステップＳ７０１：ＮＯ）、音出力コア１１２のレジスタ１３１に読み出されているシーケンスデータにおける現状のポインタデータに対応したデータ転送の内容データとして読み出し指示に対応するデータが設定されていることを条件として（ステップＳ７０２：ＹＥＳ）、その読み出し対象のデータ群のアドレスデータをデータ転送部１３４の内部レジスタに読み出す（ステップＳ７０３）。また、当該アドレスデータの読み出しが行われた場合、読み出し実行フラグに「１」をセットする（ステップＳ７０４）。

ここで、シーケンスデータにおける１回の読み出し指示に対して読み出し対象となるデータは２バイト以上である。また、１回の読み出し指示に対して読み出し対象となるデータ群は、音光用ＲＯＭ１０３のアドレス上で連続して設定されている。シーケンスデータにおいて読み出し指示のデータが設定されている場合、当該データには読み出し対象となるデータ群の開始アドレスのデータと終了アドレスのデータとが含まれている。データ転送部１３４は、シーケンスデータにおいて読み出し指示のデータが設定されている場合、これら開始アドレスのデータから終了アドレスのデータに含まれるデータ群の読み出しを行うこととなるが、メモリコントローラ１１４に対してはデータ群に含まれる複数バイトのデータのうち１バイト単位で読み出し指示を行う。

読み出し実行フラグに「１」がセットされている場合（ステップＳ７０１：ＹＥＳ）、送信対象のアドレスデータが存在していることを条件として（ステップＳ７０５：ＹＥＳ）、メモリコントローラ１１４にアドレスデータを送信する（ステップＳ７０６）。この場合、当該アドレスデータは、１バイトのデータの読み出しに対応したデータである。

メモリコントローラ１１４に対して１バイトのデータに対応したアドレスデータの送信処理を行ったのに対して、そのアドレスデータがメモリコントローラ１１４にて受け付けられた場合、メモリコントローラ１１４から正常受付信号がデータ転送部１３４に送信される。データ転送部１３４は当該正常受付信号を受信した場合（ステップＳ７０７：ＹＥＳ）、今回送信したアドレスデータが上記終了アドレスに対応したデータではないことを条件として（ステップＳ７０８：ＹＥＳ）、メモリコントローラ１１４に読み出し指示を与えるためのアドレスデータを次の１バイトに対応したアドレスデータに更新する（ステップＳ７０９）。これにより、データ転送部１３４がその後にメモリコントローラ１１４に読み出し指示を行う場合、その更新したアドレスデータをメモリコントローラ１１４に送信する。なお、今回送信したアドレスデータが上記終了アドレスに対応したデータである場合には、シーケンスデータにおける今回の読み出し指示に対応したアドレスデータの送信が全て完了したことを意味するため、シーケンスデータにおいて新たな読み出し指示が発生するまではメモリコントローラ１１４に対する新たなアドレスデータの送信を行わない。

データ転送部１３４は、１バイトのデータをメモリコントローラ１１４から受信した場合（ステップＳ７１０：ＹＥＳ）、その受信した１バイトのデータを音出力コア１１２のレジスタ１３１における今回の読み出し指示に対応したＣＨ用エリアに書き込む（ステップＳ７１１）。そして、データ転送部１３４は、シーケンスデータにおいて指示された全てのデータの読み出しが完了した場合（ステップＳ７１２：ＹＥＳ）、音出力コア１１２のＨＷＤ１３２及びＳＣＭ１３３のうち今回の読み出し指示に対応した側に読み出し完了を示す信号を送信する（ステップＳ７１３）。これにより、ＨＷＤ１３２及びＳＣＭ１３３のうち今回の読み出し指示に対応した側において読み出し指示の対象となった音データの読み出しが完了したことが特定され、当該音データを利用した音出力制御が実行される。また、データ転送部１３４は、読み出し完了を示す信号を送信した場合、読み出し実行フラグを「０」クリアする（ステップＳ７１４）。

以上のとおり、データ転送部１３４からのアドレスデータの送信に対して音光用ＲＯＭ１０３からデータが読み出される場合も、ＤＭＡ１２３からのアドレスデータの送信に対して音光用ＲＯＭ１０３からデータが読み出される場合と同様に、シーケンスデータにおいて設定されている読み出し指示に対応したデータ群の読み出しが完了するまでは、データ転送部１３４はメモリコントローラ１１４へのアドレスデータの送信を定期的に行う。そして、アドレスデータが送信された場合において音出力側アドレスバッファ１１４ｂに未処理のアドレスデータが格納されていない場合にはそのアドレスデータが当該音出力側アドレスバッファ１１４ｂに格納されて、そのアドレスデータに対応したデータの読み出しが開始される。一方、アドレスデータが送信された場合において音出力側アドレスバッファ１１４ｂに未処理のアドレスデータが格納されている場合には、そのアドレスデータの送信は無効化される。その無効化されたアドレスデータは、音出力側アドレスバッファ１１４ｂに格納されるまで、アドレスデータの送信タイミングとなる度にメモリコントローラ１１４に送信される。

＜メモリコントローラ１１４＞
次に、図２１のフローチャートを参照しながら、メモリコントローラ１１４においてデータの読み出しを行うための処理の流れについて説明する。メモリコントローラ１１４は以下の処理の流れを、ＤＭＡ１２３及びデータ転送部１３４における一連の処理の繰り返し周期よりも短い周期で繰り返し実行する。具体的には１μｓｅｃ周期で繰り返し実行するが、具体的な周期は任意である。

メモリコントローラ１１４は、ＤＭＡ１２３からアドレスデータを受信している場合（ステップＳ８０１及びステップＳ８０２：ＹＥＳ）、制御側アドレスバッファ１１４ａに未処理のアドレスデータが格納されていないことを条件として（ステップＳ８０３：ＮＯ）、その受信したアドレスデータを制御側アドレスバッファ１１４ａに格納する（ステップＳ８０４）。また、この際、アドレスデータを受け付けたことを示す正常受付信号をＤＭＡ１２３に送信する（ステップＳ８０５）。

メモリコントローラ１１４は、データ転送部１３４からアドレスデータを受信している場合（ステップＳ８０１：ＹＥＳ、ステップＳ８０２：ＮＯ）、音出力側アドレスバッファ１１４ｂに未処理のアドレスデータが格納されていないことを条件として（ステップＳ８０６：ＮＯ）、その受信したアドレスデータを音出力側アドレスバッファ１１４ｂに格納する（ステップＳ８０７）。また、この際、アドレスデータを受け付けたことを示す正常受付信号をデータ転送部１３４に送信する（ステップＳ８０８）。

上記のようにアドレスデータが受け付けられた場合、メモリコントローラ１１４はそのアドレスデータに対応したデータを音光用ＲＯＭ１０３から読み出す。具体的には、音光用ＲＯＭ１０３からのデータの読み出し中ではない場合（ステップＳ８０９：ＮＯ）、音出力側アドレスバッファ１１４ｂに未処理のアドレスデータが格納されていることを条件として（ステップＳ８１０：ＹＥＳ）、当該アドレスデータを音光用ＲＯＭ１０３に送信することで、当該アドレスデータに対応したデータの読み出しを開始する（ステップＳ８１１）。これにより、当該アドレスデータに対応した１バイトのデータの読み出しが開始される。なお、データの読み出しが開始された場合に、音出力側アドレスバッファ１１４ｂに格納されているアドレスデータが処理済みであることをメモリコントローラ１１４において特定可能とするためのデータ設定を行う。

一方、音出力側アドレスバッファ１１４ｂに未処理のアドレスデータが格納されていない状況において（ステップＳ８１０：ＮＯ）、制御側アドレスバッファ１１４ａに未処理のアドレスデータが格納されていることを条件として（ステップＳ８１２：ＹＥＳ）、当該アドレスデータを音光用ＲＯＭ１０３に送信することで、当該アドレスデータに対応した１バイトのデータの読み出しを開始する（ステップＳ８１３）。これにより、当該アドレスデータに対応した１バイトのデータの読み出しが開始される。なお、データの読み出しが開始された場合に、制御側アドレスバッファ１１４ａに格納されているアドレスデータが処理済みであることをメモリコントローラ１１４において特定可能とするためのデータ設定を行う。

メモリコントローラ１１４は、１バイトのデータの読み出しを開始した場合（ステップＳ８０９：ＹＥＳ）、その１バイトのデータの読み出しが完了したことを条件として（ステップＳ８１４：ＹＥＳ）、読み出し完了処理を実行する（ステップＳ８１５）。読み出し完了処理が実行されることにより、今回読み出した１バイトのデータが、制御コア１１１（すなわちＤＭＡ１２３）及び音出力コア１１２（すなわちデータ転送部１３４）のうちそのデータの読み出し対象となった側に送信される。

次に、図２２のタイムチャートを参照しながら、ＤＭＡ１２３から読み出し指示が行われる期間と、データ転送部１３４から読み出し指示が行われる期間とが重複した場合におけるデータの読み出し態様について説明する。図２２（ａ）はＤＭＡ１２３から定期的にアドレスデータが送信される期間を示し、図２２（ｂ）はデータ転送部１３４から定期的にアドレスデータが送信される期間を示し、図２２（ｃ）は音光用ＲＯＭ１０３から読み出されたデータが制御コア１１１に転送される期間を示し、図２２（ｄ）は音光用ＲＯＭ１０３から読み出されたデータが音出力コア１１２に転送される期間を示す。

ｔ１のタイミングで制御コア１１１のＣＰＵ１２１からＤＭＡ１２３への読み出し指示が発生することで、図２２（ａ）に示すように当該ＤＭＡ１２３からメモリコントローラ１１４への定期的なアドレスデータの送信が開始される。この場合、音光用ＲＯＭ１０３からのデータの読み出しが行われていない期間であるため、図２２（ｃ）に示すように、音光用ＲＯＭ１０３から制御コア１１１への１バイトのデータの読み出しが開始される。

当該１バイトのデータの読み出しが行われている最中であるｔ２のタイミングで、音出力コア１１２のレジスタ１３１に読み出されているシーケンスデータにおいて読み出し指示が行われることにより、図２２（ｂ）に示すように音出力コア１１２のデータ転送部１３４からメモリコントローラ１１４への定期的なアドレスデータの送信が開始される。但し、当該ｔ２のタイミングでは、制御コア１１１へのデータの読み出しが行われている最中であるため、データ転送部１３４からのアドレスデータの送信に対するデータの読み出しは開始されない。その後、ｔ３のタイミングで、図２２（ｃ）に示すように、ｔ１のタイミングで開始された制御コア１１１へのデータの読み出しが終了する。

ｔ３のタイミングまでに、ＤＭＡ１２３からメモリコントローラ１１４にアドレスデータが新たに送信されているとともに、データ転送部１３４からメモリコントローラ１１４にアドレスデータが送信されている。したがって、メモリコントローラ１１４の制御側アドレスバッファ１１４ａ及び音出力側アドレスバッファ１１４ｂの両方に未処理のアドレスデータが格納されている。この場合、メモリコントローラ１１４は、データ転送部１３４からの読み出し指示をＤＭＡ１２３からの読み出し指示よりも優先して処理するため、ｔ４のタイミングで、図２２（ｄ）に示すように音光用ＲＯＭ１０３から音出力コア１１２への１バイトのデータの読み出しが開始される。また、図２２（ｂ）に示すように、データ転送部１３４からアドレスデータが定期的に送信される期間はｔ８のタイミングまで継続するため、ｔ５のタイミング、ｔ６のタイミング、ｔ７のタイミング及びｔ８のタイミングのそれぞれにおいて音光用ＲＯＭ１０３から音出力コア１１２への１バイトのデータの読み出しが開始される。

ｔ８のタイミングで開始されたデータの読み出しが完了した場合、音出力側アドレスバッファ１１４ｂには未処理のアドレスデータが格納されておらず、制御側アドレスバッファ１１４ａには未処理のアドレスデータが格納された状態となる。したがって、ｔ９のタイミングで、図２２（ｃ）に示すように音光用ＲＯＭ１０３から制御コア１１１への１バイトのデータの読み出しが開始される。また、図２２（ａ）に示すように、ＤＭＡ１２３からアドレスデータが定期的に送信される期間はｔ１１のタイミングまで継続するため、ｔ１０のタイミング及びｔ１１のタイミングのそれぞれにおいて音光用ＲＯＭ１０３から制御コア１１１への１バイトのデータの読み出しが開始される。

次に、データの読み出しが制御コア１１１よりも音出力コア１１２の方が優先される構成において、制御コア１１１においてデータの読み出しを待機する時間の短時間化を図るための工夫について説明する。

既に説明したとおり音出力コア１１２のＨＷＤ１３２及びＳＣＭ１３３のそれぞれは１６チャンネルを有しており、各チャンネルにおいて作成されたデジタル楽音データを合成した結果であるデジタル合成楽音データに対応した音の出力が可能である。但し、１６チャンネル分の音が常に合成されるのではなく、１チャンネル分の音のみが出力される場合もあれば、５チャンネルや８チャンネルといったように１６チャンネルのうちの一部であって複数チャンネル分が合成された音が出力される場合もある。

音データの読み出しが行われる場合、出力対象となるチャンネルの数分の音データが読み出される。また、ＨＷＤ１３２及びＳＣＭ１３３のそれぞれで作成されたデジタル楽音データが合成されて音の出力が行われる場合もあるため、この場合、ＨＷＤ１３２において出力対象となるチャンネルの数分の音データとＳＣＭ１３３において出力対象となるチャンネルの数分の音データとが、合成音の出力タイミングまでに読み出される。

音データの読み出し指示はシーケンスデータにおいて定められているが、当該シーケンスデータにおいて定められている一の読み出し指示に対して読み出される音データは、一のチャンネル分に対応しておりさらにそのチャンネルにおいて所定時間（７００μｓｅｃ）分の音出力を可能とするように設定されている。当該所定時間は、複数バイトのデータ構成である一の音データの読み出しに要する時間として想定される最長時間に、ＨＷＤ１３２の最大チャンネル数とＳＣＭ１３３の最大チャンネル数との和を積算した結果の時間よりも長い時間として設定されている。音光用ＲＯＭ１０３に予め記憶されている音データは、いずれも所定時間分の音出力を可能とするようにそのデータ量が設定されている。したがって、一度に出力される音のチャンネル数がＨＷＤ１３２とＳＣＭ１３３とで合計して「３２」であっても、それよりも少ない数であっても、所定時間分の音出力を可能とする音データが読み出される。

このように所定時間分の音出力を可能とする音データが読み出される構成において、既に説明したとおり、音出力コア１１２のレジスタ１３１におけるＨＷＤ用エリア１４３の第１ＣＨ用エリア１４３ａ〜第１６ＣＨ用エリア１４３ｐ及びＳＣＭ用エリア１４４の第１ＣＨ用エリア１４４ａ〜第１６ＣＨ用エリア１４４ｐのそれぞれは、作成済みのデジタル楽音データを２個記憶可能なエリアを備えている。したがって、スピーカ部５４からの音出力が連続して行われる場合、所定時間分の単位音出力期間に対応した音出力を行っている状況で、次の所定時間分の単位音出力期間に対応した音出力を可能とするための音データの読み出しが行われ、先側の単位音出力期間が終了した場合にはその読み出した音データを利用して後側の単位音出力期間が開始されることとなる。つまり、一度に出力される音のチャンネル数に関係なく、上記所定時間分の音データの読み出しを行う単位読み出し期間が繰り返されることとなる。

図２３はＨＷＤ１３２及びＳＣＭ１３３のそれぞれにおいて最大チャンネル分の音データの読み出しが行われる場合における単位読み出し期間を説明するための説明図である。図２３（ａ）及び図２３（ｂ）はＨＷＤ１３２についての音データの読み出し態様を説明するための説明図であり、図２３（ｃ）及び図２３（ｄ）はＳＣＭ１３３についての音データの読み出し態様を説明するための説明図である。

所定時間分の音データの読み出しを行う単位読み出し期間は、所定時間分の単位音出力期間と一致するため、「単位読み出し期間＝所定時間」となる。そして、単位読み出し期間では、ＨＷＤ１３２についての音データとＳＣＭ１３３についての音データとが読み出されるため、単位読み出し期間の半分の期間がＨＷＤ１３２についての音データを読み出すために利用可能であり、単位読み出し期間の残りの半分の期間がＳＣＭ１３３についての音データを読み出すために利用可能である。

単位読み出し期間は、既に説明したとおり、最大チャンネル分の音データを読み出すために必要な時間よりも長い時間として設定されている。したがって、図２３（ａ）に示すように、ＨＷＤ１３２について１６チャンネル分の音データを読み出すために音光用ＲＯＭ１０３にアクセスしている期間Ｔ１は単位読み出し期間の半分の期間よりも短く、音光用ＲＯＭ１０３にアクセスしない期間Ｔ２が発生することとなる。同様に、図２３（ｃ）に示すように、ＳＣＭ１３３について１６チャンネル分の音データを読み出すために音光用ＲＯＭ１０３にアクセスしている期間Ｔ３は単位読み出し期間の半分の期間よりも短く、音光用ＲＯＭ１０３にアクセスしていない期間Ｔ４が発生することとなる。

ここで、単位読み出し期間のうちＨＷＤ１３２についての音データを読み出す期間とＳＣＭ１３３についての音データを読み出す期間とが集約されていると、既に説明したとおりメモリコントローラ１１４は音出力コア１１２からの読み出し指示を制御コア１１１からの読み出し指示よりも優先させるため、制御コア１１１においてデータの読み出しを待機する期間が長時間化する状況が生じてしまう。これに対して、上記のとおり単位読み出し期間が、ＨＷＤ１３２についての音データを読み出す期間Ｔ１とＳＣＭ１３３についての音データを読み出す期間Ｔ３とで分けられており、各読み出す期間Ｔ１，Ｔ３の間にアクセスしない期間Ｔ２，Ｔ４が存在している。これにより、制御コア１１１においてデータの読み出しを待機する期間の短時間化が図られている。

上記構成において、本パチンコ機１０では図２３（ｂ）及び図２３（ｄ）に示すように、ＨＷＤ１３２についての音データを読み出す期間Ｔ１とＳＣＭ１３３についての音データを読み出す期間Ｔ３とがチャンネル単位で分割されており、非アクセス単位期間Ｔ６，Ｔ８を間に挟むようにしてチャンネル単位期間Ｔ５，Ｔ７が設定されている。

具体的には、ＨＷＤ１３２側については所定時間分の音データのデータ容量が同一となっているため、チャンネル単位期間Ｔ５は一定となっている。したがって、ＨＷＤ１３２についての音データを読み出す期間Ｔ１が１６等分された期間がチャンネル単位期間Ｔ５に相当する。そして、各チャンネル単位期間Ｔ５の間には非アクセス単位期間Ｔ６が設定されており、非アクセス単位期間Ｔ６は全て一定となっている。

一方、ＳＣＭ１３３側については所定時間分の音データのデータ容量が音データの種類によって異なっているため、チャンネル単位期間Ｔ７は一定となっていない。したがって、音データの種類によってチャンネル単位期間Ｔ７は変動することとなる。それに対して、各チャンネル単位期間Ｔ７の間に設定された非アクセス単位期間Ｔ８は全て一定とされている。

各チャンネル単位期間Ｔ５，Ｔ７及び各非アクセス単位期間Ｔ６，Ｔ８は、パチンコ機１０の設計段階で定められている。そして、その定められた各単位期間Ｔ５〜Ｔ８が生じるように、シーケンスデータにおけるデータ転送の内容が設定されている。また、単位読み出し期間に含まれるチャンネル数に応じてチャンネル単位期間の数が変動し、それに応じて非アクセス単位期間の長さが変動する。具体的には、チャンネル数が少ないほど非アクセス単位期間は長くなる。

以上詳述した本実施形態によれば、以下の優れた効果を奏する。

制御コア１１１にて利用されるプログラム用データ及び制御用データと音出力コア１１２にて利用される制御用データとが音光用ＲＯＭ１０３に集約させて記憶されている構成において、当該音光用ＲＯＭ１０３からのデータの読み出しを管理するメモリコントローラ１１４は、制御コア１１１及び音出力コア１１２の両方からアドレスデータを受信している場合、その受信順序に関係なく、音出力コア１１２から受信したアドレスデータを制御コア１１１から受信したアドレスデータよりもデータ読み出しの実行対象として優先する。これにより、音データの読み出しが遅延されてしまうことが抑制され、音の出力を好適に行うことが可能となる。一方、制御コア１１１において音データの読み出しと重複して発生し得るのは基本的に発光データであるため、発光データの読み出しが若干遅れたとしてもそれは表示発光部５３の発光タイミングに若干の遅れを与えるだけであり、音出力がずれてしまうよりも遊技者に違和感を与えづらい。

制御コア１１１のＤＭＡ１２３は制御コア１１１のＣＰＵ１２１から複数バイトからなるデータ群の読み出し指示を受けた場合であっても、メモリコントローラ１１４への１回のアドレスデータの送信によって１バイトのデータの読み出し指示を行う。これにより、複数バイトからなるデータ群の読み出し途中であっても音出力コア１１２からメモリコントローラ１１４にアドレスデータが送信された場合には当該アドレスデータに対応したデータの読み出しが行われるようにすることが可能となる。

音出力コア１１２のデータ転送部１３４はシーケンスデータにおいて複数バイトからなるデータ群の読み出し指示を受けた場合であっても、メモリコントローラ１１４への１回のアドレスデータの送信によって１バイトのデータの読み出し指示を行う。これにより、メモリコントローラ１１４はアドレスデータを受信した場合、その送信元が制御コア１１１及び音出力コア１１２のいずれであるかに関係なく１バイトのデータを読み出せばよい。したがって、メモリコントローラ１１４の処理構成の簡素化が図られる。

メモリコントローラ１１４は１バイトのデータの読み出し途中に音出力コア１１２からアドレスデータを受信したとしても、その読み出し途中の１バイトのデータの読み出しを完了させる。これにより、音出力コア１１２における音データの読み出しを優先して行えるようにしながらも、メモリコントローラ１１４においてデータを読み出すための処理が複雑化してしまわないようにすることが可能となる。

メモリコントローラ１１４には制御側アドレスバッファ１１４ａ及び音出力側アドレスバッファ１１４ｂが設けられており、１バイトのデータの読み出し中に制御コア１１１又は音出力コア１１２からアドレスデータが送信された場合にはそのアドレスデータが対応するアドレスバッファ１１４ａ，１１４ｂに格納される。これにより、データの読み出しが完了した場合、即座に次のデータの読み出しを開始することが可能となる。

特に、読み出しに際して優先側となる音出力側アドレスバッファ１１４ｂが設けられていることにより、１バイトのデータの読み出し途中において事前に音出力コア１１２からのアドレスデータをメモリコントローラ１１４において受信しておくことが可能となる。これにより、１バイトのデータの読み出しが完了した時点で音出力コア１１２から受信したアドレスデータが既に存在している状況が生じやすくなり、音出力コア１１２への優先的なデータの読み出しを行い易くなる。

また、メモリコントローラ１１４に制御側アドレスバッファ１１４ａと音出力側アドレスバッファ１１４ｂとが区別して設けられていることにより、メモリコントローラ１１４はアドレスバッファ１１４ａ，１１４ｂの種類によって読み出し優先側のアドレスデータを受信しているか否かを判断することが可能となる。よって、メモリコントローラ１１４においてデータの読み出しの実行対象を決定する場合の処理の簡素化が図られる。

音出力コア１１２のデータ転送部１３４は、所定時間分の音出力を可能とする音データを読み出す場合、一のチャンネルに対応した音データの読み出しが完了してから次のチャンネルに対応した音データの読み出しが開始されるまでに、音データの読み出しが行われない期間である非アクセス単位期間が生じるようにアドレスデータの送信を行う。これにより、音出力コア１１２におけるデータの読み出しが制御コア１１１におけるデータの読み出しよりも優先される構成であっても、制御コア１１１においてデータの読み出しを行う期間を生じさせることが可能となる。よって、制御コア１１１におけるデータの読み出しの待機期間が長期間化してしまうことを抑制することが可能となる。

また、データ転送部１３４は、一のチャンネルに対応した音データの読み出しが行われる間は非アクセス単位期間を積極的に生じさせないようにしてアドレスデータを送信する。これにより、一のチャンネルに対応した音データについてはそれに含まれる各データを連続的に読み出すことが可能となり、データ転送部１３４又はメモリコントローラ１１４において読み出した音データの転送先を指定したり決定したりするための処理を好適に行うことが可能となる。

データ転送部１３４はシーケンスデータＳＤに従ってアドレスデータを送信することで、上記非アクセス単位期間を生じさせる。これにより、非アクセス単位期間を生じさせるための処理構成の簡素化が図られる。

所定の連続する期間において非アクセス単位期間が均等となるように、シーケンスデータＳＤにおける読み出し指示のデータの設定態様が調整されている。これにより、非アクセス単位期間が均等に設定されることとなり、制御コア１１１におけるデータの読み出し機会を均等に生じさせることが可能となる。

ＨＷＤ１３２及びＳＣＭ１３３の両方において最大チャンネル数のデジタル楽音データを作成する場合であっても所定時間分の単位読み出し期間において非アクセス単位期間が生じるように、各音データの読み出しが行われる。これにより、同時に出力対象となるチャンネル数に関係なく、非アクセス単位期間を生じさせることが可能となる。

単位読み出し期間において対応するチャンネル数の音データを読み出すための合計時間が当該単位読み出し期間よりも短い構成において、当該単位読み出し期間において対応する単位音出力期間よりも後の単位音出力期間にて利用される音データの読み出しは行われない。これにより、単位読み出し期間において非アクセス単位期間を最大限生じさせることが可能となる。

ＨＷＤ１３２によりデジタル楽音データが作成される場合及びＳＣＭ１３３によりデジタル楽音データが作成される場合のいずれであっても非アクセス単位期間が生じるように、単位読み出し期間及び音データのデータ量が設定されている。これにより、作成対象となるデジタル楽音データの種類に関係なく、非アクセス単位期間を生じさせることが可能となる。

音出力コア１１２においては非アクセス単位期間が生じるようにアドレスデータの送信タイミングが調整されるのに対して、制御コア１１１においてはそのような非アクセス単位期間を積極的に生じさせるための送信タイミングの調整が行われない。これにより、制御コア１１１及び音出力コア１１２の両方においてアドレスデータの送信タイミングの調整が行われる構成に比べて処理構成の簡素化が図られる。

制御コア１１１のＤＭＡ１２３は制御コア１１１のＣＰＵ１２１から読み出し指示を受けた場合、当該読み出し指示に対応したデータの読み出しが完了するまで定期的にアドレスデータを送信するだけであるため、ＤＭＡ１２３の構成の簡素化が図られる。

制御コア１１１のＣＰＵ１２１において利用されるプログラム用データ（１）〜プログラム用データ（Ｌ）、処理用データ（１）〜処理用データ（Ｍ）、コマンドデータ（１）〜コマンドデータ（Ｎ）は、制御コア１１１への動作電力の供給が開始された場合に制御コア１１１のＲＡＭ１２２に読み出される。これにより、発光データ（１）〜発光データ（Ｐ）や音データ（１）〜音データ（Ｑ）の読み出しが行われる場合、基本的には上記プログラム対応の一連データを読み出す必要が生じない。よって、発光データ（１）〜発光データ（Ｐ）や音データ（１）〜音データ（Ｑ）の読み出し指示が発生しない期間においてプログラム対応の一連データが読み出されることとなり、プログラム用データ（１）〜プログラム用データ（Ｌ）、処理用データ（１）〜処理用データ（Ｍ）、コマンドデータ（１）〜コマンドデータ（Ｎ）の読み出しを待機する必要が生じないようにすることが可能となる。

プログラム対応の一連データに異常があるか否かが定期的に確認され、異常がある場合にはＲＡＭ１２２のプログラム対応エリア１２２ａに対するプログラム対応の一連データの読み出しが再度行われる。これにより、異常なプログラム対応の一連データがそのままＣＰＵ１２１において利用され続けてしまうことを防止することが可能となる。

プログラム対応の一連データの再読み出しが行われる場合、タイマ割込み処理の実行が禁止されるため、ＤＭＡ１２３及びデータ転送部１３４に対する発光データ及び音データの新たな読み出し指示の発生が禁止される。これにより、プログラム対応の一連データの再読み出しを優先させることが可能となる。

プログラム対応の一連データの再読み出しが行われている状況であっても主制御装置６０のＭＰＵ６２からコマンドを受信した場合には、そのコマンドがＲＡＭ１２２のリングバッファに格納される。これにより、プログラム対応の一連データの再読み出し中であっても、主制御装置６０のＭＰＵ６２から送信されたコマンドを無効化させないようにすることが可能となる。

＜第２の実施形態＞
本実施形態では、制御コア１１１のＣＰＵ１２１における正常判定用処理において、ＲＡＭ１２２に読み出されているプログラム対応の一連データに異常があると判定された場合、プログラム対応の一連データ以外のデータの読み出しが禁止されることとなる。当該禁止を行うための処理構成について具体的に説明する。なお、上記第１の実施形態と同一の構成については基本的にその説明を省略する。

図２４は、本実施形態における正常判定用処理を示すフローチャートであり、ステップＳ９０１〜ステップＳ９０５、及びステップＳ９０７〜ステップＳ９０８においては、上記第１の実施形態における正常判定用処理（図１５）のステップＳ４０１〜ステップＳ４０７と同一の処理を実行する。一方、本実施形態における正常判定用処理では、データ照合処理（ステップＳ９０２）の結果、４バイトのデータのうち一部のビットでも一致していない場合（ステップＳ９０３：ＮＯ）、データの書き換え指示をＤＭＡ１２３に対して行う（ステップＳ９０５）だけでなく、音出力コア１１２に対して書き換え優先設定を行う。具体的には、音出力コア１１２のレジスタ１３１に設けられた書き換え優先フラグに「１」をセットする。

図２５（ａ）は制御コア１１１のＤＭＡ１２３においてデータの読み出し指示を行うための処理の流れを示すフローチャートであり、制御コア１１１のＣＰＵ１２１からデータの書き換え指示を受けている場合（ステップＳ１００１：ＹＥＳ）、読み出し対象の割込み処理（ステップＳ１００２）を実行する。これにより、ＣＰＵ１２１から受けた読み出し指示に対応するデータ群の読み出しが完了しているか否かに関係なく、プログラム対応の一連データをＲＡＭ１２２のプログラム対応エリア１２２ａに上書きするためのデータの読み出し指示を優先して行われるようにするための割込み設定を行う。その後、上記第１の実施形態におけるＤＭＡ１２３の処理（図１８）のステップＳ６０１〜ステップＳ６１１に示す処理を実行する。なお、プログラム対応の一連データの書き換え指示が他のデータ群の読み出しが完了していない状況で発生した場合には、プログラム対応の一連データの読み出しが完了した後にその読み出し途中であったデータ群の読み出しを再開する。

図２５（ｂ）は音出力コア１１２のデータ転送部１３４においてデータの読み出し指示を行うための処理の流れを示すフローチャートであり、レジスタ１３１の書き換え優先フラグに「１」がセットされている場合（ステップＳ１１０１：ＹＥＳ）、データ転送部１３４に設けられた読み出し中止フラグに「１」をセットする（ステップＳ１１０２）。データ転送部１３４は、読み出し中止フラグに「１」がセットされていない場合（ステップＳ１１０３：ＮＯ）、上記第１の実施形態におけるデータ転送部１３４の処理（図２０）のステップＳ７０１〜ステップＳ７１４に示すその他の処理（ステップＳ１１０４）を実行し、読み出し中止フラグに「１」がセットされている場合（ステップＳ１１０３：ＹＥＳ）、当該その他の処理を実行しない。つまり、プログラム対応の一連データがＲＡＭ１２２のプログラム対応エリア１２２ａに上書きされる場合には、音出力コア１１２におけるデータの読み出しが中止される。

以上詳述した本実施形態によれば、プログラム対応の一連データに異常があり、ＲＡＭ１２２のプログラム対応エリア１２２ａに対するプログラム対応の一連データの書き換え指示が発生した場合には、他のデータの読み出しが中止される。これにより、プログラム対応の一連データの読み出しを他のデータの読み出しよりも優先させることが可能となり、当該プログラム対応の一連データの書き換えを早期に終了させることが可能となる。

＜第３の実施形態＞
本実施形態では、制御コア１１１のＣＰＵ１２１の処理構成が上記第１の実施形態と異なっている。以下、その相違する構成について説明する。なお、上記第１の実施形態と同一の構成については基本的にその説明を省略する。

図２６は本実施形態における演出の実行制御を行うための電気的構成を示すブロック図である。

本実施形態では、音光用ＳＯＣ１０２の制御コア１１１にＣＰＵ１２１、ＲＡＭ１２２及びＤＭＡ１２３以外にも直付ＲＯＭ２０１が設けられている。直付ＲＯＭ２０１はアドレスバス及びデータバスを介してＣＰＵ１２１と電気的に接続されており、直付ＲＯＭ２０１に予め記憶されたデータはＣＰＵ１２１において読み出し可能となっている。つまり、ＣＰＵ１２１は、音光用ＲＯＭ１０３に記憶されたデータを利用するだけでなく、直付ＲＯＭ２０１に記憶されたデータも利用する。

直付ＲＯＭ２０１は、記憶保持に外部からの電力供給が不要なメモリ（すなわち、不揮発性記憶手段）を読み出し専用として利用するように構成されている。具体的には、直付ＲＯＭ２０１としてＮＯＲ型フラッシュメモリが用いられているが、ＮＡＮＤ型フラッシュメモリを用いてもよい。直付ＲＯＭ２０１は、各種の制御プログラム及びそのプログラムに応じた処理の実行に際して利用される固定値データを記憶している。

直付ＲＯＭ２０１のデータ構成について図２７を参照しながら詳細に説明する。直付ＲＯＭ２０１には、初期起動用データ（１）、初期起動用データ（２）、・・・、初期起動用データ（Ｒ）が予め記憶されている。これら初期起動用データは、ＣＰＵ１２１への動作電力の供給が開始された場合に、当該ＣＰＵ１２１により直付ＲＯＭ２０１から直接読み出される。ＣＰＵ１２１は、初期起動用データに含まれるプログラム用データ及び制御用データに従った処理を実行することで、動作電力の供給開始後における最初の処理を実行するとともに、音光用ＲＯＭ１０３に記憶されたプログラム対応の一連データの読み出し指示を行う。プログラム対応の一連データの全てがＲＡＭ１２２のプログラム対応エリア１２２ａに読み出された後は、ＣＰＵ１２１は初期起動用データを利用して処理を実行する状態から、プログラム対応の一連データを利用して処理を実行する状態に切り換わる。

直付ＲＯＭ２０１には、初期起動用データの他に、コマンド割込み用データ（１）、コマンド割込み用データ（２）、・・・、コマンド割込み用データ（Ｓ）が予め記憶されている。これらコマンド割込み用データは、ＣＰＵ１２１においてコマンド割込み処理を実行するためのプログラム用データ及び制御用データを含む。コマンド割込み処理は、主制御装置６０のＭＰＵ６２からコマンドが送信されたことが制御コア１１１に設けられた図示しないラッチ回路にて特定された場合にＣＰＵ１２１にて他の処理に割り込んで起動される処理である。コマンド割込み処理が実行されることにより、主制御装置６０のＭＰＵ６２から受信したコマンドがその後の処理にて利用可能となる。

直付ＲＯＭ２０１には、初期起動用データ及びコマンド割込み用データの他に、書き換え時用データ（１）、書き換え時用データ（２）、・・・、書き換え時用データ（Ｔ）が予め記憶されている。これら書き換え時用データは、ＲＡＭ１２２のプログラム対応エリア１２２ａに読み出されているプログラム対応の一連データに異常が発生していることが特定された場合に当該プログラム対応の一連データの書き換え指示を実行するためのプログラム用データ及び制御用データを含む。プログラム対応の一連データの書き換えを開始する場合、及び書き換えの実行中は、ＣＰＵ１２１は直付ＲＯＭ２０１から書き換え時用データを直接読み出してそれに対応した処理を実行する。

なお、ＣＰＵ１２１において各種処理を実行するために必要なプログラム用データ及び制御用データのうち初期起動用データ、コマンド割込み用データ及び書き換え時用データ以外のデータは音光用ＲＯＭ１０３に予め記憶されている。

＜ＣＰＵ１２１のメイン処理＞
次に、図２８のフローチャートを参照しながら本実施形態におけるＣＰＵ１２１のメイン処理について説明する。

ＣＰＵ１２１は、動作電力の供給が開始された場合、直付ＲＯＭ２０１から初期起動用データを直接読み出すことで、ステップＳ１２０１〜ステップＳ１２０３の処理を実行する。具体的には、まずステップＳ１２０１にてＲＡＭ１２２の初期化処理を実行することで、ＲＡＭ１２２の各エリアを「０」クリアする。その後、ステップＳ１２０２にて電源立ち上げ時のデータ読み出し指示をＤＭＡ１２３に対して行う。ＤＭＡ１２３は、電源立ち上げ時のデータ読み出し指示を受けることで上記第１の実施形態と同様に、音光用ＲＯＭ１０３に予め記憶されたプログラム対応の一連データがＲＡＭ１２２のプログラム対応エリア１２２ａに読み出されるようにメモリコントローラ１１４にアドレスデータを送信する。

その後、ステップＳ１２０３にて、ＤＭＡ１２３からデータ読み出し完了信号を受信しているか否かを判定することで、電源立ち上げ時のデータ読み出し指示に対応したデータの読み出しが完了したか否かを判定する。当該データの読み出しが完了していない場合にはステップＳ１２０３にて待機することとなる。

ＣＰＵ１２１は、データの読み出しが完了したと判定した場合（ステップＳ１２０３：ＹＥＳ）、ＲＡＭ１２２のプログラム対応エリア１２２ａに読み出されたプログラム対応の一連データを参照することでステップＳ１２０４以降の処理を実行する。詳細には、ステップＳ１２０４では、コマンド割込み処理及びタイマ割込み処理の実行を許可する。

続くステップＳ１２０５では、主制御装置６０のＭＰＵ６２からコマンドを受信しているか否かを判定する。ここで、主制御装置６０のＭＰＵ６２からコマンドを受信した場合、既に説明したとおり制御コア１１１のラッチ回路にて当該コマンドがラッチされることで制御コア１１１のＣＰＵ１２１においてコマンド割込み処理が起動される。また、コマンド割込み処理は、直付ＲＯＭ２０１からコマンド割込み用データを直接読み出すことで実行される。つまり、ＣＰＵ１２１はＲＡＭ１２２のプログラム対応エリア１２２ａに読み出されているプログラム対応の一連データを読み出している状態から、直付ＲＯＭ２０１からコマンド割込み用データを直接読み出す状態に切り換わる。

コマンド割込み処理では、図２９（ａ）のフローチャートに示すように、まずステップＳ１３０１にてタイマ割込み処理の実行を禁止する。その後、ステップＳ１３０２にてリングバッファ１２２ｃの書き込みポインタを更新することで、当該リングバッファ１２２ｃの各エリアのうち今回受信したコマンドを書き込む対象のエリアを現状設定されているエリアに対して次の順番のエリアに変更する。なお、書き込みポインタの値が最大値に達した場合には当該ポインタが「０」クリアされる。したがって、書き込み対象となるエリアが１周した場合には既にコマンドが書き込まれているエリアに対して、新たに受信したコマンドが上書きされる。その後、ステップＳ１３０３にて、更新した結果の書き込みポインタに対応したエリアに対して、今回受信したコマンドを書き込む。そして、ステップＳ１３０４にてタイマ割込み処理の実行を許可する。コマンド割込み処理が終了した場合、ＣＰＵ１２１は直付ＲＯＭ２０１からコマンド割込み用データを直接読み出している状態からＲＡＭ１２２のプログラム対応エリア１２２ａに読み出されているプログラム対応の一連データを読み出す状態に切り換わる。そして、当該プログラム対応の一連データを参照することで、コマンド割込み処理が起動される直前に実行していた処理を再開する。

メイン処理（図２８）の説明に戻り、ステップＳ１２０５では、ＲＡＭ１２２のリングバッファ１２２ｃに未処理のコマンドが格納されているか否かを判定する。未処理のコマンドが格納されている場合、ステップＳ１２０６にて今回の読み出し対象のコマンドに対応した演出又は報知を実行可能とするためのデータテーブルをＲＡＭ１２２のプログラム対応エリア１２２ａから汎用エリア１２２ｂに読み出し、実行対象として設定する。この場合、当該データテーブルには、音出力コア１１２にシーケンスデータ及びパラメータデータを送信するタイミング及びそれらシーケンスデータ及びパラメータデータの組合せの種類が設定されたデータ送信用テーブルと、発光データの読み出し指示をＤＭＡ１２３に与えるタイミング及びその読み出し指示の対象となる発光データの種類を特定可能とするデータが設定されているとともに事前に読み出された発光データに基づく発光制御の実行タイミングが設定された発光制御用テーブルとが存在している。これらデータ送信用テーブル及び発光制御用テーブルは、各種演出の内容に対応させて１組設けられており、対応関係にある各テーブルがＣＰＵ１２１により参照されることで表示発光部５３の発光態様とスピーカ部５４からの音出力態様とを対応付けることが可能となる。その後、ステップＳ１２０７にて、今回読み出したデータテーブルに対応した表示系コマンドを表示制御装置９０に送信する。これにより、上記データテーブルに対応した表示演出が行われるように、表示制御装置９０により図柄表示装置４１が表示制御される。

ステップＳ１２０５にて否定判定をした場合、又はステップＳ１２０７の処理を実行した場合、ステップＳ１２０８にて、ＲＡＭ１２２に設けられた第１割込みカウンタの値が「０」となっているか否かを判定する。第１割込みカウンタは、ステップＳ１２０９のデータ送信用処理の実行周期をＣＰＵ１２１にて特定するためのカウンタである。

ここで、タイマ割込み処理は５００μｓｅｃ周期で定期的に起動される。タイマ割込み処理では、図２９（ｂ）のフローチャートに示すように、まずステップＳ１４０１にてＲＡＭ１２２の第１割込みカウンタの値を１減算する。第１割込みカウンタには、２ｍｓｅｃ周期で当該第１割込みカウンタの値が「０」となるように数値がセットされる。また、ステップＳ１４０２では、ＲＡＭ１２２に設けられた第２割込みカウンタの値を１減算する。第２割込みカウンタは、メイン処理（図２８）におけるステップＳ１２１１の発光制御処理の実行周期をＣＰＵ１２１にて特定するためのカウンタである。当該第２割込みカウンタには、４ｍｓｅｃ周期で当該第２割込みカウンタの値が「０」となるように数値がセットされる。

メイン処理（図２８）の説明に戻り、第１割込みカウンタの値が「０」である場合（ステップＳ１２０８：ＹＥＳ）、ステップＳ１２０９にてデータ送信用処理を実行する。データ送信用処理では、今回の使用対象となっているデータ送信用テーブルを参照することで、シーケンスデータ及びパラメータデータの送信タイミングであるか否かを特定し、送信タイミングである場合には対応する種類のシーケンスデータ及びパラメータデータを音出力コア１１２のレジスタ１３１に書き込む。

ステップＳ１２０８にて否定判定をした場合、又はステップＳ１２０９の処理を実行した場合には、ステップＳ１２１０にてＲＡＭ１２２の第２割込みカウンタの値が「０」となっているか否かを判定する。第２割込みカウンタの値が「０」である場合、ステップＳ１２１１にて発光制御処理を実行する。発光制御処理では、今回の使用対象となっている発光制御用テーブルを参照することで、発光データの読み出し指示を行うタイミングであるか否かを判定し、読み出し指示を行うタイミングである場合には対応する発光データの読み出し指示をＤＭＡ１２３に与える。また、発光制御処理では発光制御用データを参照することで表示発光部５３の発光制御タイミングであるか否かを特定し、発光制御タイミングである場合には対応する発光データに従って表示発光部５３の発光制御を実行する。

ステップＳ１２１０にて否定判定をした場合、又はステップＳ１２１１の処理を実行した場合には、ＲＡＭ１２２の正常判定の実行中フラグに「１」がセットされていないこと及び正常判定の開始タイミングであることを条件として（ステップＳ１２１２：ＮＯ、ステップＳ１２１３：ＹＥＳ）、ステップＳ１２１４にて正常判定用のデータ読み出し指示をＤＭＡ１２３に対して行う。その後、ステップＳ１２１５にてＲＡＭ１２２の正常判定の実行中フラグに「１」をセットした後に、ステップＳ１２０４に戻る。なお、ステップＳ１２１２〜ステップＳ１２１５の処理内容は、上記第１の実施形態におけるメイン処理（図１２）のステップＳ３０５〜ステップＳ３０８と同様である。一方、正常判定の実行中フラグに「１」がセットされている場合（ステップＳ１２１２：ＹＥＳ）、ステップＳ１２１６にて正常判定用処理を実行した後に、ステップＳ１２０４に戻る。なお、５１２バイト分のデータ容量を有するプログラム対応の一連データの全てについて正常判定用処理が完了した場合、正常判定の実行中フラグは「０」クリアされる。

＜ＣＰＵ１２１の正常判定用処理＞
図３０は正常判定用処理を示すフローチャートである。

プログラム対応の一連データの汎用エリア１２２ｂに対する読み出しが完了している場合（ステップＳ１５０１：ＹＥＳ）、ステップＳ１５０２にてデータ照合処理を実行する。データ照合処理では、ＲＡＭ１２２のプログラム対応エリア１２２ａに記憶されているプログラム対応の一連データと、汎用エリア１２２ｂに記憶されているプログラム対応の一連データとで相互に対応する４バイトのデータをそれぞれから読み出してＸＯＲ処理などの論理演算処理を実行することで、それら４バイトのデータが一致しているか否かを判定する。

それら４バイトのデータの全ビットが一致している場合（ステップＳ１５０３：ＹＥＳ）、そのまま本正常判定用処理を終了する。つまり、正常判定に際しては、５１２バイトからなるプログラム対応の一連データの全体について一度にデータ照合処理が実行されるのではなく、照合対象バイトである４バイト単位でデータ照合処理が実行される。ここで、データ照合処理が開始される場合にコマンド割込み処理（図２９（ａ））の割込み及びタイマ割込み処理（図２９（ｂ））の割込みは禁止されないため、データ照合処理の実行途中であってもコマンド割込み処理（図２９（ａ））及びタイマ割込み処理（図２９（ｂ））は発生する。

４バイトのデータのうち一部のビットでも一致していない場合（ステップＳ１５０３：ＮＯ）、ステップＳ１５０４〜ステップＳ１５０８に示すデータ書き換え用処理を実行する。ここで、データ書き換え用処理は、直付ＲＯＭ２０１から書き換え時用データを直接読み出すことで実行される。つまり、ＣＰＵ１２１はＲＡＭ１２２のプログラム対応エリア１２２ａに読み出されているプログラム対応の一連データを読み出している状態から、直付ＲＯＭ２０１から書き換え時用データを直接読み出す状態に切り換わる。

データ書き換え用処理では、ステップＳ１５０４にてタイマ割込み処理（図２９（ｂ））の実行を禁止する。これにより、タイマ割込み処理の実行周期となったとしても当該タイマ割込み処理の割込みは発生しない。一方、データ書き換え用処理が実行される場合であっても、コマンド割込み処理（図２９（ａ））の実行は禁止されない。これにより、データ書き換え用処理が実行されている状況であっても主制御装置６０のＭＰＵ６２から受信したコマンドをＲＡＭ１２２のリングバッファ１２２ｃに格納することが可能となり、当該コマンドの受信を無効化させないようにすることが可能となる。

続くステップＳ１５０５では、データの書き換え指示をＤＭＡ１２３に対して行う。ＤＭＡ１２３は、データの書き換え指示を受けることで、それに対応したアドレスデータをメモリコントローラ１１４に送信することで、当該メモリコントローラ１１４に対してＲＡＭ１２２のプログラム対応エリア１２２ａへのプログラム対応の一連データの読み出しを開始させる。この場合、プログラム対応エリア１２２ａに対して新たに読み出されたプログラム対応の一連データが上書きされることとなる。また、ステップＳ１５０６では、音出力コア１１２に対して書き換え優先設定を行う。具体的には、音出力コア１１２のレジスタ１３１に設けられた書き換え優先フラグに「１」をセットする。かかる書き換え優先フラグに「１」がセットされた場合における音出力コア１１２の動作は上記第２の実施形態と同様である。

その後、ステップＳ１５０７では、プログラム対応エリア１２２ａに対するプログラム対応の一連データの書き換えが完了したか否かを判定する。当該書き換えが完了していない場合には、ステップＳ１５０７にて待機する。プログラム対応の一連データの書き換えが完了した場合、ステップＳ１５０８にてタイマ割込み処理（図２９（ｂ））の実行を許可する。これにより、タイマ割込み処理の周期的な割込みが禁止された状態から当該割込みが許可された状態となる。データ書き換え用処理が終了した場合、ＣＰＵ１２１は直付ＲＯＭ２０１から書き換え時用データを直接読み出している状態からＲＡＭ１２２のプログラム対応エリア１２２ａに読み出されているプログラム対応の一連データを読み出す状態に切り換わる。そして、当該プログラム対応の一連データを参照することで、メイン処理（図２８）におけるステップＳ１２０４の処理を実行する。

＜ＤＭＡ１２３＞
次に、音光用ＲＯＭ１０３からデータを読み出すための処理構成について説明する。音出力コア１１２のデータ転送部１３４においてデータの読み出し指示を行うための処理の流れは上記第２の実施形態にて示した処理の流れ（図２５（ｂ））と同一であり、メモリコントローラ１１４においてデータの読み出しを行うための処理の流れは上記第１の実施形態にて示した処理の流れ（図２１）と同一である。一方、制御コア１１１のＤＭＡ１２３においてデータの読み出し指示を行うための処理の流れは上記各実施形態と相違している。そこで、ＤＭＡ１２３においてデータの読み出し指示を行うための本実施形態における処理の流れについて、図３１のフローチャートを参照しながら説明する。

ＤＭＡ１２３は、制御コア１１１のＣＰＵ１２１からデータの読み出し指示を受けている場合（ステップＳ１６０１：ＹＥＳ）、その読み出し指示に対応したアドレスデータをＤＭＡ１２３の内部レジスタに記憶するための処理を実行する（ステップＳ１６０２）。具体的には、今回の読み出し指示に対応したデータ群の開始アドレスのデータと終了アドレスのデータとを内部レジスタに記憶する。この場合、他のデータ群の読み出し途中である場合には、その読み出し途中のデータ群についての開始アドレスのデータ及び終了アドレスのデータを消去しないようにしてデータの設定処理を実行する。また、ＤＭＡ１２３の内部レジスタに設けられた読み出し指示フラグに「１」をセットする（ステップＳ１６０３）。

ＤＭＡ１２３は、ＣＰＵ１２１からの読み出し指示に対応した正常判定用データの読み出しが完了していない状況で発光データの読み出し指示をＣＰＵ１２１から新たに受けた場合に（ステップＳ１６０４及びステップＳ１６０５：ＹＥＳ）、読み出し対象の割込み処理を実行する（ステップＳ１６０６）。具体的には、正常判定用データの読み出し指示を行っている状態を一旦中断し、今回の読み出し指示に対応した発光データの読み出し指示を開始する。これにより、正常判定用データの読み出し途中において発光データの読み出し指示が発生した場合には発光データの読み出しを優先させることが可能となり、発光制御タイミングに遅れが生じないようにすることが可能となる。

一方、ＣＰＵ１２１からの読み出し指示に対応したデータの読み出しが完了していない状況でデータの書き換え指示をＣＰＵ１２１から新たに受けた場合にも（ステップＳ１６０７及びステップＳ１６０８：ＹＥＳ）、読み出し対象の割込み処理を実行する（ステップＳ１６０６）。具体的には、現状の読み出し対象のデータの読み出し指示を行っている状態を一旦中断し、プログラム対応の一連データの書き換えを行うための読み出し指示を開始する。これにより、プログラム対応の一連データの書き換えをいずれのデータの読み出しよりも優先させることが可能となり、正常判定用処理にてデータ異常の発生を特定した場合には、プログラム対応の一連データの書き換えを早期に完了させることが可能となる。

ＤＭＡ１２３は、ＣＰＵ１２１から新たな読み出し指示を受けたか否かに関係なく、読み出し用処理を実行する（ステップＳ１６０９）。読み出し用処理では、上記第１の実施形態におけるＤＭＡ１２３の処理（図１８）のステップＳ６０１〜ステップＳ６１１に示す処理を実行する。この場合、読み出し対象の割込み処理（ステップＳ１６０６）が発生している場合には、割込み対象として設定されたデータ群の読み出し指示が優先され、そのデータ群の読み出しが完了した後に実行途中で中断していたデータ群の読み出し指示を再開する。

＜データの読み出し態様＞
次に、各種データの読み出し態様を図３２のタイムチャートを参照しながら説明する。図３２（ａ）はＣＰＵ１２１からＤＭＡ１２３に正常判定用データの読み出し指示が与えられるタイミングを示し、図３２（ｂ）はＣＰＵ１２１からＤＭＡ１２３に発光データの読み出し指示が与えられるタイミングを示し、図３２（ｃ）はＣＰＵ１２１からＤＭＡ１２３にプログラム対応の一連データの書き換え指示が与えられるタイミングを示し、図３２（ｄ）は正常判定用データの読み出し期間を示し、図３２（ｅ）は発光データの読み出し期間を示し、図３２（ｆ）はプログラム対応の一連データが書き換えのために読み出される期間を示し、図３２（ｇ）は音出力コア１１２のデータ転送部１３４において音データの読み出しを行っている期間を示す。

まず、正常判定用データの読み出し途中で発光データの読み出し指示が発生する場合について説明する。

ｔ１のタイミングで図３２（ａ）に示すように正常判定用データの読み出し指示がＣＰＵ１２１からＤＭＡ１２３に与えられることで、図３２（ｄ）に示すように正常判定用データの読み出しが開始される。その後、ｔ２のタイミングで音出力コア１１２のレジスタ１３１に読み出されたシーケンスデータにおいて音データの読み出し指示のデータが設定されていることにより、図３２（ｇ）に示すように音出力コア１１２のデータ転送部１３４において音データの読み出しが開始される。この場合、図３２（ｄ）及び図３２（ｇ）では、正常判定用データの読み出し期間と音データの読み出し期間とが重複しているように示されているが、実際にはメモリコントローラ１１４は音データの読み出しを優先させながら、音データの読み出しの合間に正常判定用データの読み出しを行う。

その後、ｔ３のタイミングで、図３２（ｂ）に示すように発光データの読み出し指示がＣＰＵ１２１からＤＭＡ１２３に与えられる。この場合、既に説明したとおり、正常判定用データの読み出しよりも発光データの読み出しが優先されるため、図３２（ｄ）に示すように正常判定用データの読み出しを一旦中断し、図３２（ｅ）に示すように発光データの読み出しを開始する。一方、図３２（ｇ）に示すように音データの読み出しは継続される。この場合、メモリコントローラ１１４は音データの読み出しを優先させながら、音データの読み出しの合間に発光データの読み出しを行う。

その後、ｔ４のタイミングで、図３２（ｅ）に示すように発光データの読み出しが完了することで、図３２（ｄ）に示すように正常判定用データの読み出しが再開される。この場合、正常判定用データの読み出しが最初から開始されるのではなく、ｔ３のタイミングで中断された途中の状態から正常判定用データの読み出しが再開される。

次に、発光データの読み出し途中で書き換え指示が発生する場合について説明する。

ｔ５のタイミングで図３２（ｂ）に示すように発光データの読み出し指示がＣＰＵ１２１からＤＭＡ１２３に与えられることで、図３２（ｅ）に示すように発光データの読み出しが開始される。その後、ｔ６のタイミングで音出力コア１１２のレジスタ１３１に読み出されたシーケンスデータにおいて音データの読み出し指示のデータが設定されていることにより、図３２（ｇ）に示すように音出力コア１１２のデータ転送部１３４において音データの読み出しが開始される。この場合、図３２（ｅ）及び図３２（ｇ）では、発光データの読み出し期間と音データの読み出し期間とが重複しているように示されているが、実際にはメモリコントローラ１１４は音データの読み出しを優先させながら、音データの読み出しの合間に発光データの読み出しを行う。

その後、ｔ７のタイミングで、図３２（ｃ）に示すようにプログラム対応の一連データの書き換え指示がＣＰＵ１２１からＤＭＡ１２３に与えられる。この場合、既に説明したとおり、プログラム対応の一連データの書き換えがいずれのデータの読み出しよりも優先されるため、図３２（ｅ）に示すように発光データの読み出しを一旦中断するとともに、図３２（ｇ）に示すように音データの読み出しを一旦中断し、図３２（ｆ）に示すようにプログラム対応の一連データの書き換えを開始する。

その後、ｔ８のタイミングで、図３２（ｆ）に示すようにプログラム対応の一連データの書き換えが完了することで、図３２（ｅ）に示すように発光データの読み出しが再開されるとともに、図３２（ｇ）に示すように音データの読み出しが再開される。この場合、発光データ及び音データの読み出しが最初から開始されるのではなく、ｔ７のタイミングで中断された途中の状態から発光データ及び音データの読み出しが再開される。

＜正常判定用処理の実行周期と各種処理の実行期間との関係＞
次に、正常判定用処理の実行周期と各種処理の実行期間との関係について図３３の説明図を参照しながら説明する。

既に説明したとおり正常判定用処理に際しては、音光用ＲＯＭ１０３に記憶されているプログラム対応の一連データの全て（例えば５１２バイト）が制御コア１１１のＲＡＭ１２２の汎用エリア１２２ｂに読み出される。この読み出しには最長で８ｍｓｅｃ程度を要する。そして、プログラム対応の一連データが汎用エリア１２２ｂに読み出された後は、ＲＡＭ１２２のプログラム対応エリア１２２ａに記憶保持されているプログラム対応の一連データとＲＡＭ１２２の汎用エリア１２２ｂに今回読み出されたプログラム対応の一連データとが４バイト単位で照合され、両データが不一致であることが特定された場合、プログラム対応エリア１２２ａに対してプログラム対応の一連データが再度読み出される。

かかる正常判定用処理の実行周期Ｔａは３２ｍｓｅｃである。この実行周期Ｔａは、当該実行周期Ｔａにおいてメイン処理（図２８）のデータ送信用処理（ステップＳ１２０９）を実行するのに要する最短期間Ｔａ１、当該実行周期Ｔａにおいてメイン処理（図２８）の発光制御処理（ステップＳ１２１１）を実行するのに要する最短期間Ｔａ２、当該実行周期Ｔａにおいてタイマ割込み処理（図２９（ｂ））を実行するのに要する最短期間Ｔａ３、及び当該実行周期Ｔａにおいてデータの照合結果異常が発生しない状況で正常判定用処理（図３０）を実行するのに要する最短期間Ｔａ４の和よりも長い期間となるように設定されている。なお、Ｔａ１は「データ送信用処理の最短実行期間」×Ｔａ／「データ送信用処理の実行周期」により導かれ、Ｔａ２は「発光制御処理の最短実行期間」×Ｔａ／「発光制御処理の実行周期」により導かれ、Ｔａ３は「タイマ割込み処理の最短実行期間」×Ｔａ／「タイマ割込み処理の実行周期」により導かれ、Ｔａ４はデータの照合結果異常が発生しない状況で５１２バイト分のデータ照合処理を実行するのに要する期間に対応している。

Ｔａ＞（Ｔａ１＋Ｔａ２＋Ｔａ３＋Ｔａ４）となっていることにより、正常判定用処理の実行周期Ｔａには余り期間Ｔａ５が生じ得ることとなる。これにより、正常判定用処理において照合結果異常となりプログラム対応の一連データの書き換えが必要となったとしても、その余り期間Ｔａ５を利用して当該書き換えを行うことが可能となる。但し、当該データの書き換えに要する期間Ｔｂは、余り期間Ｔａ５よりも長い期間となっている。したがって、照合結果異常となるタイミングにもよるが、データの書き換え指示が発生した場合には３２ｍｓｅｃの範囲内でプログラム対応の一連データの書き換えが完了しない場合があり、この場合には次の実行回の正常判定用処理は実行されないこととなる。

以上詳述した本実施形態によれば、上記第１の実施形態において説明した効果に加え以下の優れた効果を奏する。

制御コア１１１には直付ＲＯＭ２０１が設けられており、初期起動用の処理及びデータ書き換え用処理の実行に際しては当該直付ＲＯＭ２０１からプログラム用データ及び制御用データが直接読み出される。これにより、音光用ＲＯＭ１０３からＲＡＭ１２２へのプログラム対応の一連データの読み出しに際しては直付ＲＯＭ２０１に記憶されたデータを利用するだけでよく、プログラム対応の一連データの読み出しを好適に行うことが可能となる。

また、直付ＲＯＭ２０１にはコマンド割込み処理を実行するためのコマンド割込み用データも記憶保持されている。これにより、プログラム対応の一連データを読み出している途中であるか否かに関係なくコマンド割込み処理を実行することが可能となり、主制御装置６０のＭＰＵ６２から送信されたコマンドを確実に受信することが可能となる。

制御コア１１１のＣＰＵ１２１からの読み出し指示に応じてＤＭＡ１２３が発光データ及び正常判定用データの読み出し制御を実行するとともにプログラム対応の一連データの書き換え制御を実行する構成において、プログラム対応の一連データの書き換えが発光データ及び正常判定用データの読み出しよりも優先される。これにより、正常判定用処理において照合結果異常が発生した場合にプログラム対応の一連データの書き換えを早期に完了させることが可能となる。さらにまた、プログラム対応の一連データの書き換えに際しては音出力コア１１２のデータ転送部１３４において音データの読み出しが中断される。この点からもプログラム対応の一連データの書き換えを早期に完了させることが可能となる。

＜他の実施形態＞
なお、上述した実施形態の記載内容に限定されず、本発明の趣旨を逸脱しない範囲内で種々の変形改良が可能である。例えば以下のように変更してもよい。ちなみに、以下の別形態の構成を、上記実施形態の構成に対して、個別に適用してもよく、組合せて適用してもよい。

（１）メモリコントローラ１１４においてデータの読み出し対象として制御コア１１１よりも音出力コア１１２が優先される構成に限定されることはなく、音出力コア１１２よりも制御コア１１１の方が優先される構成としてもよい。また、優先対象が状況によって切り換わる構成としてもよく、例えばプログラム対応の一連データが制御コア１１１において読み出される場合にはデータの読み出し対象として音出力コア１１２よりも制御コア１１１が優先され、発光データが制御コア１１１において読み出される場合にはデータの読み出し対象として制御コア１１１よりも音出力コア１１２が優先される構成としてもよい。

（２）メモリコントローラ１１４にアドレスデータを送信するのが制御コア１１１及び音出力コア１１２の２個の制御手段である構成に限定されることはなく、１個の制御手段であってもよい。この場合であっても、その１個の制御手段から送信されるアドレスデータのうち音データ以外のデータの読み出し指示に対応するアドレスデータは制御側アドレスバッファ１１４ａに格納し、音データの読み出し指示に対応するアドレスデータは音出力側アドレスバッファ１１４ｂに格納することで、上記各実施形態と同様に音データの読み出しを優先させることが可能となる。

また、メモリコントローラ１１４にアドレスデータを送信するのが３個又は４個以上の制御手段であってもよい。この場合、それら複数の制御手段間においてデータ読み出しの優先度を予め設定しておくことで、複数の制御手段から同時にアドレスデータが送信された場合であってもその優先度に従ってデータを読み出すことが可能となる。

（３）音光用ＲＯＭ１０３のような共通ＲＯＭからデータを読み出す制御手段の種類は制御コア１１１と音出力コア１１２とに限定されることはなく、例えば図柄表示装置４１における画像の表示を制御する表示制御手段と、音出力コア１１２といった音出力制御手段とが共通ＲＯＭからデータを読み出す構成としてもよい。この場合であっても、共通ＲＯＭからのデータの読み出しを管理するメモリコントローラ１１４は、表示制御手段及び音出力制御手段から同時にアドレスデータを受信している場合、予め定められた優先度に従って読み出し実行対象とするアドレスデータを決定する構成としてもよい。

例えば表示制御手段へのデータ読み出しを音出力制御手段へのデータ読み出しよりも優先することで、図柄表示装置４１における画像の表示に遅れが生じてしまわないようにすることが可能となる。特に、遊技者は演出音や効果音よりも図柄表示装置４１における表示演出に注目して遊技を行うものと考えられるため、表示制御手段へのデータ読み出しを優先することが好ましい。また、当該構成においては、所定の期間における画像を表示させるために必要な画像データ群のうち一の画像データの読み出しが完了してから次の画像データの読み出しを開始するまでの間に表示制御手段の非アクセス単位期間を生じさせることにより、その非アクセス単位期間を利用して音出力制御手段において音データの読み出しを行わせることが可能となる。

（４）音光用ＲＯＭ１０３には音データが記憶されておらず、当該音データは別のＲＯＭに記憶されている構成としてもよい。この場合、メモリコントローラ１１４には制御コア１１１から送信されたアドレスデータを複数個格納することが可能なリングバッファを設け、メモリコントローラ１１４はアドレスデータに対応したデータの読み出しを開始する場合、リングバッファに格納されたアドレスデータのうち受信順序で読み出し実行対象を決定するのではなく優先度が高いアドレスデータから読み出し実行対象としていく構成としてもよい。例えば、演出用データを読み出すためのアドレスデータと異常報知用データを読み出すためのアドレスデータとが同時にリングバッファに格納されている場合、異常報知用データの読み出しを演出用データの読み出しよりも優先させる構成としてもよい。これにより、演出の実行よりも異常報知を優先させることが可能となる。また、上記のようにリングバッファに格納された複数のアドレスデータの中から優先度が高いアドレスデータを選択する構成においては、各アドレスデータに優先度を示すデータを付属させ、読み出し実行対象とするアドレスデータの選択に際してはその優先度を示すデータの比較判定を行う構成とするとよい。

（５）メモリコントローラ１１４の制御側アドレスバッファ１１４ａ及び音出力側アドレスバッファ１１４ｂのうち少なくとも一方は複数のアドレスデータを受信順序に従って格納することが可能なリングバッファである構成としてもよい。例えば音出力側アドレスバッファ１１４ｂがリングバッファである構成においては、音出力コア１１２から送信されたアドレスデータを複数同時に記憶しておくことが可能であるとともに、受信した順序に従ってアドレスデータをデータの読み出し実行対象とすることが可能となる。

（６）メモリコントローラ１１４において非優先側の制御手段に対応した制御側アドレスバッファ１１４ａが設けられていない構成としてもよい。

（７）メモリコントローラ１１４は制御コア１１１及び音出力コア１１２のうち一方から受信したアドレスデータに対応したデータの読み出しを行う場合、他方から受信したアドレスデータに対応したデータの読み出しを行う場合よりも、多くのデータ量のデータを読み出す構成としてもよい。例えば、優先側の制御手段である音出力コア１１２から受信したアドレスデータに対応したデータの読み出しを行う場合には２バイトのデータを読み出し、非優先側の制御手段である制御コア１１１から受信したアドレスデータに対応したデータの読み出しを行う場合には１バイトのデータを読み出す構成としてもよい。これにより、優先側の制御手段へのデータの読み出しをより早期に行うことが可能となる。

（８）メモリコントローラ１１４は音出力コア１１２から一のアドレスデータを受信した場合、当該音出力コア１１２において読み出し指示の対象となっている１チャンネル分の複数バイトの音データを全て読み出し、制御コア１１１から一のアドレスデータを受信した場合、当該制御コア１１１において読み出し対象となっている複数バイトの発光データのうち一部のバイトのデータを読み出す構成としてもよい。

（９）制御コア１１１への動作電力の供給開始時に音光用ＲＯＭ１０３から制御コア１１１のＲＡＭ１２２に読み出されるデータは、プログラム用データ（１）〜プログラム用データ（Ｌ）、処理用データ（１）〜処理用データ（Ｍ）及びコマンドデータ（１）〜コマンドデータ（Ｎ）に限定されることはなく、プログラム用データ（１）〜プログラム用データ（Ｌ）の全てが読み出し対象であり、それ以外はプログラムの実行に際して必要となった場合に読み出される構成としてもよい。また、プログラム用データ（１）〜プログラム用データ（Ｌ）及び処理用データ（１）〜処理用データ（Ｍ）の全てが読み出し対象であり、それ以外はプログラムの実行に際して必要となった場合に読み出される構成としてもよい。また、プログラム用データ（１）〜プログラム用データ（Ｌ）及びコマンドデータ（１）〜コマンドデータ（Ｎ）の全てが読み出し対象であり、それ以外はプログラムの実行に際して必要となった場合に読み出される構成としてもよい。また、プログラム用データ（１）〜プログラム用データ（Ｌ）の全てと、処理用データ（１）〜処理用データ（Ｍ）及びコマンドデータ（１）〜コマンドデータ（Ｎ）のうち少なくとも一方の一部とが読み出される構成としてもよい。

（１０）所定期間分の単位読み出し期間が、ＨＷＤ１３２用の単位読み出し期間とＳＣＭ１３３用の単位読み出し期間とで区分けされ、それぞれの単位読み出し期間において非アクセス単位期間が均等に生じるように音データの読み出し期間が調整されている構成に限定されることはなく、ＨＷＤ１３２用の単位読み出し期間とＳＣＭ１３３用の単位読み出し期間とで区分けすることなく、それら単位読み出し期間の全体において非アクセス単位期間が均等に生じるように音データの読み出し期間が調整されている構成としてもよい。但し、当該構成であってもデジタル楽音データを作成する必要があるチャンネル数に応じて均等に配分される非アクセス単位期間の長さが変動することとなる。

（１１）非アクセス単位期間を挟むようにして存在する音データの一の読み出し期間において１個のチャンネルに対応した音データが読み出される構成に限定されることはなく、複数個のチャンネルに対応した音データが読み出される構成としてもよく、１個のチャンネルに対応した音データの一部が読み出される構成としてもよい。

（１２）メモリコントローラ１１４は１バイトのデータの読み出し途中に、その読み出し中のデータよりも優先度が高いデータの読み出し指示に対応したアドレスデータを受信した場合、その実行途中のデータの読み出しを中止又は中断して、新たに受信したアドレスデータに対応したデータの読み出しを開始する構成としてもよい。

（１３）ＤＭＡ１２３及びデータ転送部１３４のうちデータ転送部１３４においてのみ非アクセス単位期間を生じさせながらデータの読み出しが行われる構成に限定されることはなく、ＤＭＡ１２３においてのみ非アクセス単位期間を生じさせながらデータの読み出しが行われる構成としてもよく、ＤＭＡ１２３及びデータ転送部１３４の両方において非アクセス単位期間を生じさせながらデータの読み出しが行われる構成としてもよい。

（１４）上記第３の実施形態において余り期間Ｔａ５がデータの書き換えに要する期間Ｔｂよりも短い期間である構成に代えて、余り期間Ｔａ５がデータの書き換えに要する期間Ｔｂ以上である構成としてもよい。これにより、プログラム対応の一連データの書き換えが発生した場合において正常判定用処理の実行周期への影響を低減することが可能となる。

（１５）ＲＡＭ１２２のプログラム対応エリア１２２ａに読み出されたプログラム対応の一連データが正常であるか否かを判定する場合、最初にＲＡＭ１２２の汎用エリア１２２ｂにプログラム対応の一連データを全て読み出した後に、プログラム対応エリア１２２ａに読み出されたプログラム対応の一連データと、汎用エリア１２２ｂに読み出されたプログラム対応の一連データとの照合が４バイト単位で行われる構成としたが、これに代えて、最初にプログラム対応の一連データの全てを汎用エリア１２２ｂに読み出すのではなく、照合処理を行う場合に照合処理対象となるデータ分である４バイトのみを読み出し、当該照合処理を行う構成としてもよい。

（１６）プログラム対応エリア１２２ａに読み出されたプログラム対応の一連データが正常であるか否かを特定するための照合処理が４バイト単位で行われる構成に限定されることはなく、１バイト又は２バイトといったように４バイト未満のバイト単位で行われる構成としてもよく、５バイト又は６バイトといったように４バイトよりも多いバイト単位で行われる構成としてもよい。また、プログラム対応の一連データの全体が一度の照合処理の実行対象とされる構成としてもよい。

（１７）ＲＡＭ１２２のプログラム対応エリア１２２ａに読み出されているプログラム対応の一連データの書き換えが発生する場合、当該プログラム対応の一連データの書き換えが完了するのを待機するための処理以外の処理が実行される構成としてもよい。例えば主制御装置６０のＭＰＵ６２から異常報知用のコマンドを受信しているか否かを監視するとともに当該コマンドを受信している場合には異常報知を開始するための処理用のプログラム及び制御データを直付ＲＯＭ２０１に予め記憶させておき、プログラム対応の一連データの書き換えが行われている状況であっても異常報知を開始することが可能な構成としてもよい。

（１８）プログラム対応の一連データの書き換えが行われる場合と同様に、ＲＡＭ１２２の汎用エリア１２２ｂへの正常判定用のデータの読み出しが、発光データの読み出し及び音データの読み出しよりも優先される構成としてもよい。

（１９）ＲＯＭからＲＡＭに読み出したデータが正常であるか否かを定期的に監視する構成を、プログラム対応の一連データ以外のデータに対して適用してもよい。

例えば、当否抽選モードとして低確率モードと高確率モードとを備え主制御装置６０のＭＰＵ６２は低確率モードであればＲＯＭ６３に予め記憶された低確率モード用の当否抽選テーブルを参照し、高確率モードであればＲＯＭ６３に予め記憶された高確率モード用の当否抽選テーブルを参照する構成において、低確率モード及び高確率モードの少なくとも一方である間は対応する当否抽選テーブルをＲＡＭ６４に記憶保持させるとともに、そのＲＡＭ６４に記憶保持させている当否抽選テーブルが正常であるか否かの確認が定期的に行われるようにする。そして、ＲＡＭ６４に読み出されている当否抽選テーブルのデータに異常があることが特定された場合には、当否抽選テーブルの再読み出しを行う構成とする。これにより、当否抽選テーブルをＲＯＭ６３から読み出す頻度を抑えながら、異常な当否抽選テーブルが利用される可能性が低減される。

また、例えば、制御コア１１１においてプログラム対応の一連データの全てがＲＡＭ１２２のプログラム対応エリア１２２ａに読み出される構成ではなく、演出の実行内容を決定するためのデータテーブルの全てがＲＡＭ１２２に事前に読み出される構成においては、それらデータテーブルが正常であるか否かの確認が定期的に行われるようにする。そして、ＲＡＭ１２２に読み出されているデータテーブルに異常があることが特定された場合には、そのデータテーブルを使用対象から除外し、他のデータテーブルを代替として利用する構成とする。これにより、データテーブルの再読み出しを不要としながら、異常なデータテーブルが利用される可能性が低減される。

（２０）主制御装置６０から送信されるコマンドに基づいて、音声発光制御装置８０により表示制御装置９０が制御される構成に代えて、主制御装置６０から送信されるコマンドに基づいて、表示制御装置９０が音声発光制御装置８０を制御する構成としてもよい。また、音声発光制御装置８０と表示制御装置９０とが別々に設けられた構成に代えて、両制御装置が一の制御装置として設けられた構成としてもよく、それら両制御装置のうち一方の機能が主制御装置６０に集約されていてもよく、それら両制御装置の両機能が主制御装置６０に集約されていてもよい。また、主制御装置６０から音声発光制御装置８０に送信されるコマンドの構成や、音声発光制御装置８０から表示制御装置９０に送信されるコマンドの構成も任意である。

（２１）上記各実施形態とは異なる他のタイプのパチンコ機等、例えば特別装置の特定領域に遊技球が入ると電動役物が所定回数開放するパチンコ機や、特別装置の特定領域に遊技球が入ると権利が発生して大当たりとなるパチンコ機、他の役物を備えたパチンコ機、アレンジボール機、雀球等の遊技機にも、本発明を適用できる。

また、弾球式でない遊技機、例えば、複数種の図柄が周方向に付された複数のリールを備え、メダルの投入及びスタートレバーの操作によりリールの回転を開始し、ストップスイッチが操作されるか所定時間が経過することでリールが停止した後に、表示窓から視認できる有効ライン上に特定図柄又は特定図柄の組合せが成立していた場合にはメダルの払い出し等といった特典を遊技者に付与するスロットマシンにも本発明を適用できる。

また、外枠に開閉可能に支持された遊技機本体に貯留部及び取込装置を備え、貯留部に貯留されている所定数の遊技球が取込装置により取り込まれた後にスタートレバーが操作されることによりリールの回転を開始する、パチンコ機とスロットマシンとが融合された遊技機にも、本発明を適用できる。

＜上記各実施形態から抽出される発明群について＞
以下、上述した各実施形態から抽出される発明群の特徴について、必要に応じて効果等を示しつつ説明する。なお以下においては、理解の容易のため、上記各実施形態において対応する構成を括弧書き等で適宜示すが、この括弧書き等で示した具体的構成に限定されるものではない。

＜特徴Ａ群＞
特徴Ａ１．情報を予め記憶する記憶手段（音光用ＲＯＭ１０３）と、
読み出し指示情報を受信した場合にそれに対応した情報を前記記憶手段から読み出す管理手段（メモリコントローラ１１４）と、
を備え、
当該管理手段は、複数の読み出し指示情報を受信している場合、それら読み出し指示情報の受信順序とは異なる予め定められた優先度に従って、情報の読み出しの実行対象とする読み出し指示情報を決定する決定手段（メモリコントローラ１１４におけるステップＳ８１０〜ステップＳ８１３の処理を実行する機能）を備えていることを特徴とする遊技機。

特徴Ａ１によれば、読み出し指示情報の受信順序とは異なる優先度に従って、情報の読み出しの実行対象とする読み出し指示情報が決定されるため、優先度が高い情報については受信順序に関係なく早期に読み出すことが可能となる。

特徴Ａ２．情報の読み出し要求があったことを条件として前記管理手段に前記読み出し指示情報を送信する要求対応手段（ＤＭＡ１２３、データ転送部１３４）を備え、
前記管理手段は、前記読み出し指示情報を受信した場合、前記読み出し要求に対応した情報の情報量よりも少ない情報量である単位情報の読み出しを行い、
前記決定手段による情報の読み出しの実行対象とする読み出し指示情報の決定は、前記読み出し要求に対応した情報の読み出しが完了していない場合であっても前記単位情報の読み出しが完了した後に生じ得ることを特徴とする特徴Ａ１に記載の遊技機。

特徴Ａ２によれば、１回の読み出し指示情報の送信に対して読み出し対象となる情報の情報量を抑えるとともに、読み出し要求に対応した情報の読み出しが完了していない場合であっても１回の読み出し指示情報の送信に対する情報の読み出しが完了した場合には、実行対象とする読み出し指示情報の決定が優先度に従って行われることにより、優先度が高い情報を早期に読み出すことが可能となる。

特徴Ａ３．前記単位情報は、情報の読み出しに際して可能となる最小単位の情報であることを特徴とする特徴Ａ２に記載の遊技機。

特徴Ａ３によれば、１回の読み出し指示情報の送信に対して読み出し対象となる情報が読み出し可能な最小単位の情報であるため、実行対象とする読み出し指示情報の決定が行われる頻度を高めることが可能となる。

特徴Ａ４．情報の読み出し要求があったことを条件として前記管理手段に前記読み出し指示情報を送信する要求対応手段（ＤＭＡ１２３、データ転送部１３４）を備え、
当該要求対応手段は、前記管理手段への前記読み出し指示情報の送信によって、前記読み出し要求に対応した情報よりも少ない情報量の情報の読み出しを指示することを特徴とする特徴Ａ１乃至Ａ３のいずれか１に記載の遊技機。

特徴Ａ４によれば、要求対応手段は１回の読み出し指示情報の送信によって、読み出し要求に対応した情報よりも少ない情報量の情報の読み出しを指示する構成であるため、少ない情報量の情報の読み出しを積極的に行う構成において管理手段は読み出し指示情報に従って情報の読み出しを行うだけでよい。

特徴Ａ５．前記管理手段は、前記情報の読み出しの実行途中において当該情報の読み出しの契機となった読み出し指示情報よりも優先度が高い読み出し指示情報を受信したとしても、その実行途中の情報の読み出しを継続することを特徴とする特徴Ａ１乃至Ａ４のいずれか１に記載の遊技機。

特徴Ａ５によれば、管理手段において読み出し指示情報に対応した情報の読み出しが開始された場合、その後の読み出し指示情報の受信状況に関係なく当該情報の読み出しが完了される。これにより、優先度の高い情報の読み出しを早期に行えるようにしながらも、情報を読み出すための処理が複雑化してしまわないようにすることが可能となる。

特徴Ａ６．前記管理手段は、受信した前記読み出し指示情報を記憶する指示情報記憶手段（制御側アドレスバッファ１１４ａ、音出力側アドレスバッファ１１４ｂ）を備えていることを特徴とする特徴Ａ１乃至Ａ５のいずれか１に記載の遊技機。

特徴Ａ６によれば、情報の読み出し途中で新たな読み出し指示情報を受信したとしても、その新たな読み出し指示情報を指示情報記憶手段において記憶しておくことが可能であるため、情報の読み出しが完了した場合には新たな情報の読み出しを早期に開始することが可能となる。また、指示情報記憶手段に読み出し指示情報が記憶されることにより、情報の読み出しが完了するまでに優先度の高い読み出し指示情報が指示情報記憶手段に記憶されていれば、その優先度の高い読み出し指示情報が情報の読み出しの実行対象となる。よって、優先度の高い読み出し指示情報に対応した情報が読み出される機会を高めることが可能となる。

特徴Ａ７．前記記憶手段に記憶された情報を利用して第１の制御を実行する第１制御手段（制御コア１１１）と、
前記記憶手段に記憶された情報を利用して第２の制御を実行する第２制御手段（音出力コア１１２）と、
を備え、
前記決定手段は、前記第１制御手段及び前記第２制御手段のうち優先側の制御手段から受信した読み出し指示情報を非優先側の制御手段から受信した読み出し指示情報よりも、情報の読み出しの実行対象を決定する場合に優先することを特徴とする特徴Ａ１乃至Ａ６のいずれか１に記載の遊技機。

特徴Ａ７によれば、第１制御手段及び第２制御手段のうち優先側の制御手段による情報の読み出しを非優先側の制御手段による情報の読み出しよりも優先させることが可能となる。

特徴Ａ８．前記第１制御手段は、情報の読み出し要求があったことを条件として前記管理手段に前記読み出し指示情報を送信する第１要求対応手段（ＤＭＡ１２３）を備え、
前記第２制御手段は、情報の読み出し要求があったことを条件として前記管理手段に前記読み出し指示情報を送信する第２要求対応手段（データ転送部１３４）を備え、
前記管理手段は、前記第１要求対応手段及び前記第２要求対応手段のうち少なくとも前記非優先側の制御手段に対応する側から前記読み出し指示情報を受信した場合、前記読み出し要求に対応した情報よりも少ない情報量である単位情報の読み出しを行い、
前記決定手段による情報の読み出しの実行対象とする読み出し指示情報の決定は、前記読み出し要求に対応した情報の読み出しが完了していない場合であっても前記単位情報の読み出しが完了した後に生じ得ることを特徴とする特徴Ａ７に記載の遊技機。

特徴Ａ８によれば、少なくとも非優先側の制御手段については、１回の読み出し指示情報の送信に対して読み出し対象となる情報の情報量を抑えるとともに、読み出し要求に対応した情報の読み出しが完了していない場合であっても１回の読み出し指示情報の送信に対する情報の読み出しが完了した場合には、実行対象とする読み出し指示情報の決定が優先側の制御手段を優先しながら行われることにより、優先側の制御手段における情報の読み出しを早期に行うことが可能となる。

特徴Ａ９．前記単位情報は、情報の読み出しに際して可能となる最小単位の情報であることを特徴とする特徴Ａ８に記載の遊技機。

特徴Ａ９によれば、少なくとも非優先側の制御手段については、１回の読み出し指示情報の送信に対して読み出し対象となる情報が読み出し可能な最小単位の情報であるため、実行対象とする読み出し指示情報の決定が行われる頻度を高めることが可能となる。

特徴Ａ１０．前記第１制御手段は、情報の読み出し要求があったことを条件として前記管理手段に前記読み出し指示情報を送信する第１要求対応手段（ＤＭＡ１２３）を備え、
前記第２制御手段は、情報の読み出し要求があったことを条件として前記管理手段に前記読み出し指示情報を送信する第２要求対応手段（データ転送部１３４）を備え、
前記第１要求対応手段及び前記第２要求対応手段のうち少なくとも前記非優先側の制御手段に対応する側は、前記管理手段への前記読み出し指示情報の送信によって、前記読み出し要求に対応した情報よりも少ない情報量の情報の読み出しを指示することを特徴とする特徴Ａ７乃至Ａ９のいずれか１に記載の遊技機。

特徴Ａ１０によれば、少なくとも非優先側の制御手段については１回の読み出し指示情報の送信によって、読み出し要求に対応した情報よりも少ない情報量の情報の読み出しを指示する構成であるため、少ない情報量の情報の読み出しを積極的に行う構成において管理手段は読み出し指示情報に従って情報の読み出しを行うだけでよい。

特徴Ａ１１．前記管理手段は、前記情報の読み出しの実行途中において当該情報の読み出しの契機となった読み出し指示情報よりも優先度が高い読み出し指示情報を受信したとしても、その実行途中の情報の読み出しを継続することを特徴とする特徴Ａ７乃至Ａ１０のいずれか１に記載の遊技機。

特徴Ａ１１によれば、管理手段において読み出し指示情報に対応した情報の読み出しが開始された場合、その後の読み出し指示情報の受信状況に関係なく当該情報の読み出しが完了される。これにより、優先度の高い情報の読み出しを早期に行えるようにしながらも、情報を読み出すための処理が複雑化してしまわないようにすることが可能となる。

特徴Ａ１２．前記管理手段は、前記読み出し指示情報を記憶する指示情報記憶手段（制御側アドレスバッファ１１４ａ、音出力側アドレスバッファ１１４ｂ）を備え、
前記決定手段は、情報の読み出し開始タイミングにおいて前記指示情報記憶手段に前記優先側の制御手段から受信した前記読み出し指示情報が記憶されている場合、当該読み出し指示情報を情報の読み出しの実行対象とすることを特徴とする特徴Ａ７乃至Ａ１１のいずれか１に記載の遊技機。

特徴Ａ１２によれば、例えば非優先側の制御手段への情報の読み出し途中で優先側の制御手段から新たな読み出し指示情報を受信したとしても、その新たな読み出し指示情報を指示情報記憶手段において記憶しておくことが可能であるため、情報の読み出しが完了した場合には優先側の制御手段に向けた情報の読み出しを早期に開始することが可能となる。

特徴Ａ１３．前記管理手段は、
前記優先側の制御手段から受信した前記読み出し指示情報を記憶する優先側の記憶手段（音出力側アドレスバッファ１１４ｂ）と、
前記非優先側の制御手段から受信した前記読み出し指示情報を記憶する非優先側の記憶手段（制御側アドレスバッファ１１４ａ）と、
を備えていることを特徴とする特徴Ａ７乃至Ａ１２のいずれか１に記載の遊技機。

特徴Ａ１３によれば、優先側の制御手段から受信した読み出し指示情報と非優先側の制御手段から受信した読み出し指示情報とで記憶しておく記憶手段が異なっている。これにより、管理手段は優先側の記憶手段に読み出し指示情報が記憶されている場合にはその読み出し指示情報を情報の読み出しの実行対象とし、優先側の記憶手段に読み出し指示情報が記憶されていない場合には非優先側の記憶手段に記憶されている読み出し指示情報を情報の読み出しの実行対象とすればよい。つまり、記憶手段の種類によって優先側と非優先側とを区別することが可能であるため、管理手段において情報の読み出しの実行対象を決定する場合の処理の簡素化が図られる。

特徴Ａ１４．前記優先側の制御手段及び前記非優先側の制御手段のうち少なくとも一方の制御手段は、所定期間において利用するための所定対応情報の読み出しを行う場合、当該所定対応情報の一部情報の読み出しが完了してから当該所定対応情報における他の一部情報の読み出しが開始されるまでに非読み出し期間が生じるように前記読み出し指示情報の送信タイミングを調整する調整手段（データ転送部１３４、シーケンスデータＳＤ）を備えていることを特徴とする特徴Ａ７乃至Ａ１３のいずれか１に記載の遊技機。

特徴Ａ１４によれば、所定期間において利用するための所定対応情報の読み出しを行う場合であっても、一部情報の単位で読み出しが行われるように読み出し指示情報を送信するとともに一の一部情報の読み出しが完了してから次の一部情報の読み出しに対応した読み出し指示情報が送信されるまでに非読み出し期間が生じるように当該読み出し指示情報の送信が行われる。これにより、他方の制御手段における情報の読み出しの待機期間が長期間化してしまうことを抑制することが可能となる。

特徴Ａ１５．前記一方の制御手段は、前記優先側の制御手段であることを特徴とする特徴Ａ１４に記載の遊技機。

優先側の制御手段は情報の読み出しの実行対象の決定に際して非優先側の制御手段よりも優先されるため、優先側の制御手段への情報の読み出しが早期に行われる反面、当該優先側の制御手段からの読み出し指示情報の送信が継続されると非優先側の制御手段において情報の読み出しを行う機会が与えられずに、非優先側の制御手段において情報の読み出しを待機する期間が長期間化してしまう可能性が生じる。これに対して、優先側の制御手段において積極的に非読み出し期間が設定されるため、非優先側の制御手段において情報を読み出すための機会が担保され、情報の読み出しを待機する期間の長期間化が抑制される。

特徴Ａ１６．前記調整手段は、前記所定対応情報に含まれる各一部情報についての前記読み出し指示情報の送信タイミングが予め定められた調整用情報であり、
前記一方の制御手段は、前記調整用情報に定められている前記送信タイミングに従って前記読み出し指示情報を送信することを特徴とする特徴Ａ１４又はＡ１５に記載の遊技機。

特徴Ａ１６によれば、調整用情報に従って読み出し指示情報を送信するだけで非読み出し期間を生じさせることが可能となる。

特徴Ａ１７．前記調整手段により、前記非読み出し期間が所定の連続する期間において均等となるように前記調整が行われることを特徴とする特徴Ａ１４乃至Ａ１６のいずれか１に記載の遊技機。

特徴Ａ１７によれば、非読み出し期間が均等に設定されているため、他方の制御手段における情報の読み出し機会を均等に生じさせることが可能となる。

特徴Ａ１８．前記一方の制御手段は、
前記記憶手段から読み出した情報を利用して作成された音情報を記憶する複数の音情報記憶手段（ＣＨ用エリア１４３ａ〜１４３ｐ，１４４ａ〜１４４ｐ）と、
複数の前記音情報記憶手段に記憶されている音情報に対応した音が同時に出力されるように音出力手段を制御する出力実行手段（音データ処理部１１３、ＨＷＤ１３２、ＳＣＭ１３３）と、
を備え、
前記所定対応情報は、前記所定期間において同時に出力対象となる複数の音情報を作成するための情報であり、
前記一部情報は、前記所定対応情報に対応した複数の音情報のうち一部の音情報を作成するために利用される情報であることを特徴とする特徴Ａ１４乃至Ａ１７のいずれか１に記載の遊技機。

特徴Ａ１８によれば、所定期間にて利用するための情報の読み出しに際して一部情報の単位で情報の読み出しが行われる構成において、当該一部情報は同時に出力対象となる複数の音情報のうち一部の音情報を作成するために利用される情報である。つまり、一の音情報を作成するための情報を分割することなく、一部情報の単位で区分けされている。これにより、一部情報の単位で情報を読み出す場合であっても、その読み出した情報を扱い易くすることが可能となる。

特徴Ａ１９．前記一部の音情報は、一の前記音情報記憶手段に記憶される音情報であることを特徴とする特徴Ａ１８に記載の遊技機。

特徴Ａ１９によれば、音情報の単位で一部情報の単位が区分けされているため、一の音情報を作成するための情報の分割読み出しを不可としながら、非読み出し期間の発生頻度を高めることが可能となる。

特徴Ａ２０．同時出力が可能な最大数の前記音情報を利用して音出力が行われる場合であっても前記非読み出し期間が生じるように、前記所定期間及び各音情報を作成するために利用される情報が設定されていることを特徴とする特徴Ａ１８又はＡ１９に記載の遊技機。

特徴Ａ２０によれば、同時に出力対象となる音情報の種類に関係なく、非読み出し期間を生じさせることが可能となる。

特徴Ａ２１．前記所定期間分の音出力を行うために必要な情報の読み出しに当該所定期間を要しない構成において、所定期間において所定期間分の音出力を行うために必要な情報の読み出しを行う一方、所定期間を超える分の音出力を行うために必要な情報の読み出しを行わないことを特徴とする特徴Ａ１８乃至Ａ２０のいずれか１に記載の遊技機。

特徴Ａ２１によれば、音出力を行うために所定期間で読み出される情報が所定期間分の音出力を行うために必要な情報に限られるため、所定期間において非読み出し期間を最大限生じさせることが可能となる。

特徴Ａ２２．前記一方の制御手段は、
第１の態様で作成された情報を利用して第１音情報を作成し、その第１音情報を前記音情報記憶手段のうち第１音情報記憶手段に記憶させる第１作成手段（ＨＷＤ１３２）と、
第２の態様で作成された情報を利用して第２音情報を作成し、その第２音情報を前記音情報記憶手段のうち第２音情報記憶手段に記憶させる第２作成手段（ＳＣＭ１３３）と、
を備え、
前記第１音情報を作成するための情報が読み出される場合及び前記第２音情報を作成するための情報が読み出される場合のいずれであっても前記非読み出し期間が生じるように、前記所定期間及び各音情報を作成するために利用される情報が設定されていることを特徴とする特徴Ａ１８乃至Ａ２１のいずれか１に記載の遊技機。

特徴Ａ２２によれば、第１音情報を作成するための情報が読み出される場合及び第２音情報を作成するための情報が読み出される場合のいずれであっても非読み出し期間が生じることとなるため、出力対象となる音情報の種類に関係なく、他方の制御手段において情報の読み出しを待機する期間の長期間化が抑制される。

特徴Ａ２３．前記優先側の制御手段及び前記非優先側の制御手段のうち他方の制御手段は、特定期間において利用するための特定対応情報の読み出しを行う場合、前記読み出し指示情報の送信タイミングについて、当該特定対応情報の一部情報の読み出しが完了してから当該特定対応情報における他の一部情報の読み出しが開始されるまでに非読み出し期間が生じるようにするための調整を行わないことを特徴とする特徴Ａ１４乃至Ａ２２のいずれか１に記載の遊技機。

特徴Ａ２３によれば、一方の制御手段にて読み出し指示情報の送信タイミングが調整される構成において、他方の制御手段では読み出し指示情報の送信タイミングが調整されないため、両方の制御手段において送信タイミングの調整が行われる構成に比べて処理構成の簡素化が図られる。

特徴Ａ２４．前記他方の制御手段は、前記特定対応情報の読み出しを行う場合、当該特定対応情報に含まれる各一部情報に対応した読み出し指示情報を定期的に送信するものであることを特徴とする特徴Ａ２３に記載の遊技機。

特徴Ａ２４によれば、他方の制御手段は特定対応情報の読み出しが完了するまで一部情報に対応した読み出し指示情報を定期的に送信するだけでよいため、当該他方の制御手段において情報を読み出すための処理構成の簡素化が図られる。

特徴Ａ２５．前記記憶手段には、
前記第１制御手段においてプログラムを実行するために必要なプログラム用情報（プログラム用データ（１）〜プログラム用データ（Ｌ）、処理用データ（１）〜処理用データ（Ｍ）、コマンドデータ（１）〜コマンドデータ（Ｎ））と、
当該プログラムに従って前記第１の制御を実行する場合に制御対象の制御態様を決定付けるために必要な第１制御用情報（発光データ（１）〜発光データ（Ｐ））と、
前記第２制御手段において前記第２の制御を実行する場合に制御対象の制御態様を決定付けるために必要な第２制御用情報（音データ（１）〜音データ（Ｑ））と、
が少なくとも記憶されており、
前記第１制御手段は、前記第１制御用情報及び前記第２制御用情報の読み出し指示が発生しない期間において前記プログラム用情報を第１側記憶手段（ＲＡＭ１２２）に読み出す読み出し手段（ＣＰＵ１２１におけるステップＳ３０２の処理を実行する機能、ＤＭＡ１２３）を備えていることを特徴とする特徴Ａ７乃至Ａ２４のいずれか１に記載の遊技機。

特徴Ａ２５によれば、第１制御用情報及び第２制御用情報の読み出し指示が発生しない期間においてプログラム用情報が読み出されることにより、プログラム用情報の読み出しを早期に行うことが可能となる。

特徴Ａ２６．前記読み出し手段は、前記第１制御手段への動作電力の供給が開始された場合に前記プログラム用情報を前記第１側記憶手段に読み出すことを特徴とする特徴Ａ２５に記載の遊技機。

特徴Ａ２６によれば、第１制御手段への動作電力の供給が開始された場合にプログラム用情報の全てが第１側記憶手段に読み出されるため、その後に第１制御用情報及び第２制御用情報の読み出し指示が発生するタイミングにおいてプログラム用情報の読み出しを不要とすることが可能となる。

特徴Ａ２７．前記第１制御手段は、
前記読み出し手段により前記プログラム用情報が前記第１側記憶手段に読み出された後において、当該第１側記憶手段に前記プログラム用情報を再度読み出す再読み出し手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ４０５の処理を実行する機能及びＤＭＡ１２３、第２の実施形態ではＣＰＵ１２１におけるステップＳ９０５の処理を実行する機能及びＤＭＡ１２３）と、
当該再読み出し手段により前記プログラム用情報が新たに読み出されるようにする場合、前記第１制御用情報及び前記第２制御用情報の読み出しが制限されるようにする手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ４０４の処理を実行する機能、第２の実施形態ではＣＰＵ１２１におけるステップＳ９０６の処理を実行する機能、第３の実施形態ではＣＰＵ１２１におけるステップＳ１５０６の処理を実行する機能）と、
を備えていることを特徴とする特徴Ａ２６に記載の遊技機。

特徴Ａ２７によれば、プログラム用情報が再度読み出されることにより、第１制御手段は正常なプログラム用情報を利用してプログラムを実行することが可能となる。この場合に、プログラム用情報が再度読み出される場合には、第１制御用情報及び第２制御用情報の読み出しが制限されるため、プログラム用情報の再読み出しを早期に行うことが可能となる。

特徴Ａ２８．前記第１制御手段は、当該第１制御手段の外部から情報を受信した場合にその情報を格納手段（ＲＡＭ１２２のリングバッファ）に格納する格納実行手段を備え、前記格納手段に格納された情報に対応した制御を実行する構成であり、
前記プログラム用情報が前記第１側記憶手段に読み出されている状況であっても、前記格納実行手段による前記格納手段への情報の格納が行われることを特徴とする特徴Ａ２５乃至Ａ２７のいずれか１に記載の遊技機。

特徴Ａ２８によれば、プログラム用情報の第１側記憶手段への読み出しが行われている状況において第１制御手段の外部から情報を受信した場合であっても、その情報は格納手段に格納されて利用可能となるため、当該情報が無効化されてしまわないようにすることが可能となる。

特徴Ａ２９．前記第１制御手段は、
前記第１側記憶手段に前記プログラム用情報を読み出した後に情報確認タイミングとなった場合、当該プログラム用情報が書き換えられているか否かを確認する確認手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ４０２及びステップＳ４０３の処理を実行する機能、第２の実施形態ではＣＰＵ１２１におけるステップＳ９０２及びステップＳ９０３の処理を実行する機能、第３の実施形態ではＣＰＵ１２１におけるステップＳ１５０２及びステップＳ１５０３の処理を実行する機能）と、
当該確認手段により前記プログラム用情報の書き換えが発生していることが確認された場合、前記第１側記憶手段に前記プログラム用情報が新たに読み出されるようにする再読み出し手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ４０５の処理を実行する機能及びＤＭＡ１２３、第２の実施形態ではＣＰＵ１２１におけるステップＳ９０５の処理を実行する機能及びＤＭＡ１２３、第３の実施形態ではＣＰＵ１２１におけるステップＳ１５０５の処理を実行する機能及びＤＭＡ１２３）と、
を備えていることを特徴とする特徴Ａ２５乃至Ａ２８のいずれか１に記載の遊技機。

特徴Ａ２９によれば、第１側記憶手段に読み出されたプログラム用情報に異常がある場合には第１側記憶手段へのプログラム用情報の読み出しが再度実行されるため、プログラム用情報が異常であるにも関わらず第１制御手段においてプログラムが実行されてしまう可能性が低減される。

なお、特徴Ａ１〜Ａ２９のいずれか１の構成に対して、特徴Ａ１〜Ａ２９、特徴Ｂ１〜Ｂ１０、特徴Ｃ１〜Ｃ５、特徴Ｄ１〜Ｄ８、特徴Ｅ１〜Ｅ１１のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

＜特徴Ｂ群＞
特徴Ｂ１．情報を予め記憶する記憶手段（音光用ＲＯＭ１０３）と、
当該記憶手段に記憶された情報を利用して第１の制御を実行する第１制御手段（制御コア１１１）と、
前記記憶手段に記憶された情報を利用して第２の制御を実行する第２制御手段（音出力コア１１２）と、
読み出し指示情報を受信した場合にそれに対応した情報を前記記憶手段から読み出す管理手段（メモリコントローラ１１４）と、
を備え、
前記第１制御手段及び前記第２制御手段のうち一方の制御手段は、所定期間において利用するための所定対応情報の読み出しを行う場合、当該所定対応情報の一部情報の読み出しが完了してから当該所定対応情報における他の一部情報の読み出しが開始されるまでに非読み出し期間が生じるように前記読み出し指示情報の送信タイミングを調整する調整手段（データ転送部１３４、シーケンスデータＳＤ）を備え、
前記第１制御手段及び前記第２制御手段のうち他方の制御手段は、特定期間において利用するための特定対応情報の読み出しを行う場合、前記読み出し指示情報の送信タイミングについて、当該特定対応情報の一部情報の読み出しが完了してから当該特定対応情報における他の一部情報の読み出しが開始されるまでに非読み出し期間が生じるようにするための調整を行わないことを特徴とする遊技機。

特徴Ｂ１によれば、所定期間において利用するための所定対応情報の読み出しを行う場合であっても、一部情報の単位で読み出しが行われるように読み出し指示情報を送信するとともに一の一部情報の読み出しが完了してから次の一部情報の読み出しに対応した読み出し指示情報が送信されるまでに非読み出し期間が生じるように当該読み出し指示情報の送信が行われる。これにより、他方の制御手段における情報の読み出しの待機期間が長時間化してしまうことを抑制することが可能となる。

また、一方の制御手段にて読み出し指示情報の送信タイミングが調整される構成において、他方の制御手段では読み出し指示情報の送信タイミングが調整されないため、両方の制御手段において送信タイミングの調整が行われる構成に比べて処理構成の簡素化が図られる。

特徴Ｂ２．前記管理手段は、前記一方の制御手段から受信した読み出し指示情報を前記他方の制御手段から受信した読み出し指示情報よりも、情報の読み出しの実行対象を決定する場合に優先する決定手段（メモリコントローラ１１４におけるステップＳ８１０〜ステップＳ８１３の処理を実行する機能）を備えていることを特徴とする特徴Ｂ１に記載の遊技機。

特徴Ｂ２によれば、第１制御手段及び第２制御手段のうち優先側の制御手段による情報の読み出しを非優先側の制御手段による情報の読み出しよりも優先させることが可能となる。

この場合に、優先側の制御手段は情報の読み出しの実行対象の決定に際して非優先側の制御手段よりも優先されるため、優先側の制御手段への情報の読み出しが早期に行われる反面、当該優先側の制御手段からの読み出し指示情報の送信が継続されると非優先側の制御手段において情報の読み出しを行う機会が与えられずに、非優先側の制御手段において情報の読み出しを待機する期間が長期間化してしまう可能性が生じる。これに対して、優先側の制御手段において積極的に非読み出し期間が設定されるため、非優先側の制御手段において情報を読み出すための機会が担保され、情報の読み出しを待機する期間の長期間化が抑制される。

特徴Ｂ３．前記調整手段は、前記所定対応情報に含まれる各一部情報についての前記読み出し指示情報の送信タイミングが予め定められた調整用情報であり、
前記一方の制御手段は、前記調整用情報に定められている前記送信タイミングに従って前記読み出し指示情報を送信することを特徴とする特徴Ｂ１又はＢ２に記載の遊技機。

特徴Ｂ３によれば、調整用情報に従って読み出し指示情報を送信するだけで非読み出し期間を生じさせることが可能となる。

特徴Ｂ４．前記調整手段により、前記非読み出し期間が所定の連続する期間において均等となるように前記調整が行われることを特徴とする特徴Ｂ１乃至Ｂ３のいずれか１に記載の遊技機。

特徴Ｂ４によれば、非読み出し期間が均等に設定されているため、他方の制御手段における情報の読み出し機会を均等に生じさせることが可能となる。

特徴Ｂ５．前記他方の制御手段は、前記特定対応情報の読み出しを行う場合、当該特定対応情報に含まれる各一部情報に対応した読み出し指示情報を定期的に送信するものであることを特徴とする特徴Ｂ１乃至Ｂ４のいずれか１に記載の遊技機。

特徴Ｂ５によれば、他方の制御手段は特定対応情報の読み出しが完了するまで一部情報に対応した読み出し指示情報を定期的に送信するだけでよいため、当該他方の制御手段において情報を読み出すための処理構成の簡素化が図られる。

特徴Ｂ６．前記一方の制御手段は、
前記記憶手段から読み出した情報を利用して作成された音情報を記憶する複数の音情報記憶手段（ＣＨ用エリア１４３ａ〜１４３ｐ，１４４ａ〜１４４ｐ）と、
複数の前記音情報記憶手段に記憶されている音情報に対応した音が同時に出力されるように音出力手段を制御する出力実行手段（音データ処理部１１３、ＨＷＤ１３２、ＳＣＭ１３３）と、
を備え、
前記所定対応情報は、前記所定期間において同時に出力対象となる複数の音情報を作成するための情報であり、
前記一部情報は、前記所定対応情報に対応した複数の音情報のうち一部の音情報を作成するために利用される情報であることを特徴とする特徴Ｂ１乃至Ｂ５のいずれか１に記載の遊技機。

特徴Ｂ６によれば、所定期間にて利用するための情報の読み出しに際して一部情報の単位で情報の読み出しが行われる構成において、当該一部情報は同時に出力対象となる複数の音情報のうち一部の音情報を作成するために利用される情報である。つまり、一の音情報を作成するための情報を分割することなく、一部情報の単位で区分けされている。これにより、一部情報の単位で情報を読み出す場合であっても、その読み出した情報を扱い易くすることが可能となる。

特徴Ｂ７．前記一部の音情報は、一の前記音情報記憶手段に記憶される音情報であることを特徴とする特徴Ｂ６に記載の遊技機。

特徴Ｂ７によれば、音情報の単位で一部情報の単位が区分けされているため、一の音情報を作成するための情報の分割読み出しを不可としながら、非読み出し期間の発生頻度を高めることが可能となる。

特徴Ｂ８．同時出力が可能な最大数の前記音情報を利用して音出力が行われる場合であっても前記非読み出し期間が生じるように、前記所定期間及び各音情報を作成するために利用される情報が設定されていることを特徴とする特徴Ｂ６又はＢ７に記載の遊技機。

特徴Ｂ８によれば、同時に出力対象となる音情報の種類に関係なく、非読み出し期間を生じさせることが可能となる。

特徴Ｂ９．前記所定期間分の音出力を行うために必要な情報の読み出しに当該所定期間を要しない構成において、所定期間において所定期間分の音出力を行うために必要な情報の読み出しを行う一方、所定期間を超える分の音出力を行うために必要な情報の読み出しを行わないことを特徴とする特徴Ｂ６乃至Ｂ８のいずれか１に記載の遊技機。

特徴Ｂ９によれば、音出力を行うために所定期間で読み出される情報が所定期間分の音出力を行うために必要な情報に限られるため、所定期間において非読み出し期間を最大限生じさせることが可能となる。

特徴Ｂ１０．前記一方の制御手段は、
第１の態様で作成された情報を利用して第１音情報を作成し、その第１音情報を前記音情報記憶手段のうち第１音情報記憶手段に記憶させる第１作成手段（ＨＷＤ１３２）と、
第２の態様で作成された情報を利用して第２音情報を作成し、その第２音情報を前記音情報記憶手段のうち第２音情報記憶手段に記憶させる第２作成手段（ＳＣＭ１３３）と、
を備え、
前記第１音情報を作成するための情報が読み出される場合及び前記第２音情報を作成するための情報が読み出される場合のいずれであっても前記非読み出し期間が生じるように、前記所定期間及び各音情報を作成するために利用される情報が設定されていることを特徴とする特徴Ｂ６乃至Ｂ９のいずれか１に記載の遊技機。

特徴Ｂ１０によれば、第１音情報を作成するための情報が読み出される場合及び第２音情報を作成するための情報が読み出される場合のいずれであっても非読み出し期間が生じることとなるため、出力対象となる音情報の種類に関係なく、他方の制御手段において情報の読み出しを待機する期間の長期間化が抑制される。

なお、特徴Ｂ１〜Ｂ１０のいずれか１の構成に対して、特徴Ａ１〜Ａ２９、特徴Ｂ１〜Ｂ１０、特徴Ｃ１〜Ｃ５、特徴Ｄ１〜Ｄ８、特徴Ｅ１〜Ｅ１１のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

＜特徴Ｃ群＞
特徴Ｃ１．情報を予め記憶する記憶手段（音光用ＲＯＭ１０３）と、
当該記憶手段に記憶された情報を利用して第１の制御を実行する第１制御手段（制御コア１１１）と、
前記記憶手段に記憶された情報を利用して第２の制御を実行する第２制御手段（音出力コア１１２）と、
を備え、
前記記憶手段には、
前記第１制御手段においてプログラムを実行するために必要なプログラム用情報（プログラム用データ（１）〜プログラム用データ（Ｌ）、処理用データ（１）〜処理用データ（Ｍ）、コマンドデータ（１）〜コマンドデータ（Ｎ））と、
当該プログラムに従って前記第１の制御を実行する場合に制御対象の制御態様を決定付けるために必要な第１制御用情報（発光データ（１）〜発光データ（Ｐ））と、
前記第２制御手段において前記第２の制御を実行する場合に制御対象の制御態様を決定付けるために必要な第２制御用情報（音データ（１）〜音データ（Ｑ））と、
が少なくとも記憶されており、
前記第１制御手段は、前記第１制御用情報及び前記第２制御用情報の読み出し指示が発生しない期間において前記プログラム用情報を第１側記憶手段（ＲＡＭ１２２）に読み出す読み出し手段（ＣＰＵ１２１におけるステップＳ３０２の処理を実行する機能、ＤＭＡ１２３）を備えていることを特徴とする遊技機。

特徴Ｃ１によれば、第１制御用情報及び第２制御用情報の読み出し指示が発生しない期間においてプログラム用情報が読み出されることにより、プログラム用情報の読み出しを早期に行うことが可能となる。

特徴Ｃ２．前記読み出し手段は、前記第１制御手段への動作電力の供給が開始された場合に前記プログラム用情報を前記第１側記憶手段に読み出すことを特徴とする特徴Ｃ１に記載の遊技機。

特徴Ｃ２によれば、第１制御手段への動作電力の供給が開始された場合にプログラム用情報の全てが第１側記憶手段に読み出されるため、その後に第１制御用情報及び第２制御用情報の読み出し指示が発生するタイミングにおいてプログラム用情報の読み出しを不要とすることが可能となる。

特徴Ｃ３．前記第１制御手段は、
前記読み出し手段により前記プログラム用情報が前記第１側記憶手段に読み出された後において、当該第１側記憶手段に前記プログラム用情報を再度読み出す再読み出し手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ４０５の処理を実行する機能及びＤＭＡ１２３、第２の実施形態ではＣＰＵ１２１におけるステップＳ９０５の処理を実行する機能及びＤＭＡ１２３）と、
当該再読み出し手段により前記プログラム用情報が新たに読み出されるようにする場合、前記第１制御用情報及び前記第２制御用情報の読み出しが制限されるようにする手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ４０４の処理を実行する機能、第２の実施形態ではＣＰＵ１２１におけるステップＳ９０６の処理を実行する機能）と、
を備えていることを特徴とする特徴Ｃ２に記載の遊技機。

特徴Ｃ３によれば、プログラム用情報が再度読み出されることにより、第１制御手段は正常なプログラム用情報を利用してプログラムを実行することが可能となる。この場合に、プログラム用情報が再度読み出される場合には、第１制御用情報及び第２制御用情報の読み出しが制限されるため、プログラム用情報の再読み出しを早期に行うことが可能となる。

特徴Ｃ４．前記第１制御手段は、当該第１制御手段の外部から情報を受信した場合にその情報を格納手段（ＲＡＭ１２２のリングバッファ）に格納する格納実行手段を備え、前記格納手段に格納された情報に対応した制御を実行する構成であり、
前記プログラム用情報が前記第１側記憶手段に読み出されている状況であっても、前記格納実行手段による前記格納手段への情報の格納が行われることを特徴とする特徴Ｃ１乃至Ｃ３のいずれか１に記載の遊技機。

特徴Ｃ４によれば、プログラム用情報の第１側記憶手段への読み出しが行われている状況において第１制御手段の外部から情報を受信した場合であっても、その情報は格納手段に格納されて利用可能となるため、当該情報が無効化されてしまわないようにすることが可能となる。

特徴Ｃ５．前記第１制御手段は、
前記第１側記憶手段に前記プログラム用情報を読み出した後に情報確認タイミングとなった場合、当該プログラム用情報が書き換えられているか否かを確認する確認手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ４０２及びステップＳ４０３の処理を実行する機能、第２の実施形態ではＣＰＵ１２１におけるステップＳ９０２及びステップＳ９０３の処理を実行する機能）と、
当該確認手段により前記プログラム用情報の書き換えが発生していることが確認された場合、前記第１側記憶手段に前記プログラム用情報が新たに読み出されるようにする再読み出し手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ４０５の処理を実行する機能及びＤＭＡ１２３、第２の実施形態ではＣＰＵ１２１におけるステップＳ９０５の処理を実行する機能及びＤＭＡ１２３）と、
を備えていることを特徴とする特徴Ｃ１乃至Ｃ４のいずれか１に記載の遊技機。

特徴Ｃ５によれば、第１側記憶手段に読み出されたプログラム用情報に異常がある場合には第１側記憶手段へのプログラム用情報の読み出しが再度実行されるため、プログラム用情報が異常であるにも関わらず第１制御手段においてプログラムが実行されてしまう可能性が低減される。

なお、特徴Ｃ１〜Ｃ５のいずれか１の構成に対して、特徴Ａ１〜Ａ２９、特徴Ｂ１〜Ｂ１０、特徴Ｃ１〜Ｃ５、特徴Ｄ１〜Ｄ８、特徴Ｅ１〜Ｅ１１のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

＜特徴Ｄ群＞
特徴Ｄ１．情報を予め記憶する記憶手段（音光用ＲＯＭ１０３）と、
読み出し指示情報を受信した場合にそれに対応した情報を前記記憶手段から読み出す管理手段（メモリコントローラ１１４）と、
当該記憶手段から読み出した情報を利用して作成された音情報を記憶する複数の音情報記憶手段（ＣＨ用エリア１４３ａ〜１４３ｐ，１４４ａ〜１４４ｐ）と、
複数の前記音情報記憶手段に記憶されている音情報に対応した音が同時に出力されるように音出力手段を制御する出力実行手段（音データ処理部１１３、ＨＷＤ１３２、ＳＣＭ１３３）と、
所定期間において同時に出力対象となる複数の音情報を作成するための所定対応情報の読み出しを行う場合、一の前記読み出し指示情報を送信することにより当該所定対応情報に対応した複数の音情報のうち一部の音情報を作成するために利用される一部情報が読み出されるようにし、前記読み出し指示情報を複数回送信することにより前記所定対応情報の全体が読み出されるようにする読み出し指示手段（データ転送部１３４）と、
を備えていることを特徴とする遊技機。

特徴Ｄ１によれば、所定対応情報の読み出しが行われる場合、一部情報の単位で読み出しが行われるように読み出し指示情報が送信されるため、所定対応情報の読み出し途中であっても当該所定対応情報とは異なる情報の読み出し指示情報を管理手段において受け付ける機会を生じさせることが可能となる。

また、所定期間にて利用するための情報の読み出しに際して一部情報の単位で情報の読み出しが行われる構成において、当該一部情報は同時に出力対象となる複数の音情報のうち一部の音情報を作成するために利用される情報である。つまり、一の音情報を作成するための情報を分割することなく、一部情報の単位が区分けされている。これにより、一部情報の単位で情報を読み出す場合であっても、その読み出した情報を扱い易くすることが可能となる。

特徴Ｄ２．前記読み出し指示手段は、前記所定対応情報の一部情報の読み出しが完了してから当該所定対応情報における他の一部情報の読み出しが開始されるまでに非読み出し期間が生じるように前記読み出し指示情報の送信タイミングを調整する調整手段（シーケンスデータＳＤ）を備えていることを特徴とする特徴Ｄ１に記載の遊技機。

特徴Ｄ２によれば、所定対応情報の読み出し途中であっても当該所定対応情報に含まれる情報とは異なる情報の読み出し指示情報を受信可能とする期間を担保することが可能となる。

特徴Ｄ３．前記調整手段は、前記所定対応情報に含まれる各一部情報についての前記読み出し指示情報の送信タイミングが予め定められた調整用情報であり、
前記読み出し指示手段は、前記調整用情報に定められている前記送信タイミングに従って前記読み出し指示情報を送信することを特徴とする特徴Ｄ２に記載の遊技機。

特徴Ｄ３によれば、調整用情報に従って読み出し指示情報を送信するだけで非読み出し期間を生じさせることが可能となる。

特徴Ｄ４．前記調整手段により、前記非読み出し期間が所定の連続する期間において均等となるように前記調整が行われることを特徴とする特徴Ｄ２又はＤ３に記載の遊技機。

特徴Ｄ４によれば、非読み出し期間が均等に設定されているため、所定対応情報とは異なる情報の読み出し機会を均等に生じさせることが可能となる。

特徴Ｄ５．同時出力が可能な最大数の前記音情報を利用して音出力が行われる場合であっても前記非読み出し期間が生じるように、前記所定期間及び各音情報を作成するために利用される情報が設定されていることを特徴とする特徴Ｄ２乃至Ｄ４のいずれか１に記載の遊技機。

特徴Ｄ５によれば、同時に出力対象となる音情報の種類に関係なく、非読み出し期間を生じさせることが可能となる。

特徴Ｄ６．前記所定期間分の音出力を行うために必要な情報の読み出しに当該所定期間を要しない構成において、所定期間において所定期間分の音出力を行うために必要な情報の読み出しを行う一方、所定期間を超える分の音出力を行うために必要な情報の読み出しを行わないことを特徴とする特徴Ｄ２乃至Ｄ５のいずれか１に記載の遊技機。

特徴Ｄ６によれば、音出力を行うために所定期間で読み出される情報が所定期間分の音出力を行うために必要な情報に限られるため、所定期間において非読み出し期間を最大限生じさせることが可能となる。

特徴Ｄ７．前記一方の制御手段は、
第１の態様で作成された情報を利用して第１音情報を作成し、その第１音情報を前記音情報記憶手段のうち第１音情報記憶手段に記憶させる第１作成手段（ＨＷＤ１３２）と、
第２の態様で作成された情報を利用して第２音情報を作成し、その第２音情報を前記音情報記憶手段のうち第２音情報記憶手段に記憶させる第２作成手段（ＳＣＭ１３３）と、
を備え、
前記読み出し指示手段は、前記第１音情報を作成するための情報が読み出される場合及び前記第２音情報を作成するための情報が読み出される場合のいずれであっても、一の前記読み出し指示情報を送信することにより前記一部情報が読み出されるようにすることを特徴とする特徴Ｄ１乃至Ｄ６のいずれか１に記載の遊技機。

特徴Ｄ７によれば、第１音情報を作成するための情報が読み出される場合及び第２音情報を作成するための情報が読み出される場合のいずれであっても所定対応情報とは異なる情報の読み出し指示情報を管理手段において受け付ける機会を生じさせることが可能となる。

特徴Ｄ８．前記一部の音情報は、一の前記音情報記憶手段に記憶される音情報であることを特徴とする特徴Ｄ１乃至Ｄ７のいずれか１に記載の遊技機。

特徴Ｄ８によれば、音情報の単位で一部情報の単位が区分けされているため、一の音情報を作成するための情報の分割読み出しを不可としながら、所定対応情報とは異なる情報についての読み出し指示情報を受け付ける機会を多く発生させることが可能となる。

なお、特徴Ｄ１〜Ｄ８のいずれか１の構成に対して、特徴Ａ１〜Ａ２９、特徴Ｂ１〜Ｂ１０、特徴Ｃ１〜Ｃ５、特徴Ｄ１〜Ｄ８、特徴Ｅ１〜Ｅ１１のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

＜特徴Ｅ群＞
特徴Ｅ１．情報を予め記憶する第１記憶手段（音光用ＲＯＭ１０３）と、
当該第１記憶手段から読み出された所定の情報が書き込まれる第２記憶手段（プログラム対応エリア１２２ａ）と、
当該第２記憶手段に書き込まれた書き込み情報（プログラム対応の一連データ）を利用して所定の制御を実行する所定制御手段（ＣＰＵ１２１）と、
情報確認タイミングとなった場合、前記第２記憶手段に書き込まれている前記書き込み情報が正常であるか否かを確認する確認手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ４０２及びステップＳ４０３の処理を実行する機能、第２の実施形態ではＣＰＵ１２１におけるステップＳ９０２及びステップＳ９０３の処理を実行する機能、第３の実施形態ではＣＰＵ１２１におけるステップＳ１５０２及びステップＳ１５０３の処理を実行する機能）と、
を備えていることを特徴とする遊技機。

特徴Ｅ１によれば、第１記憶手段から第２記憶手段に書き込まれた書き込み情報を利用して所定の制御が実行される構成において、当該第２記憶手段に書き込まれている書き込み情報が正常であるか否かの確認が確認タイミングとなった場合に行われる。これにより、第２記憶手段に書き込まれている書き込み情報が異常である場合には何らかの対処をすることが可能となり、異常な書き込み情報を利用してそのまま所定の制御が実行され続けてしまう可能性が低減される。

特徴Ｅ２．前記確認手段により前記書き込み情報が正常ではないことが確認された場合、前記第２記憶手段に前記書き込み情報が新たに書き込まれるようにする再書き込み手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ４０５の処理を実行する機能及びＤＭＡ１２３、第２の実施形態ではＣＰＵ１２１におけるステップＳ９０５の処理を実行する機能及びＤＭＡ１２３、第３の実施形態ではＣＰＵ１２１におけるステップＳ１５０５の処理を実行する機能及びＤＭＡ１２３）を備えていることを特徴とする特徴Ｅ１に記載の遊技機。

特徴Ｅ２によれば、第２記憶手段に書き込まれた書き込み情報に異常がある場合には当該第２記憶手段への書き込み情報の書き込みが再度実行されるため、書き込み情報が異常であるにも関わらず所定制御手段において当該書き込み情報が利用され続けてしまう可能性が低減される。

特徴Ｅ３．前記再書き込み手段により前記書き込み情報が新たに書き込まれるようにする場合、前記書き込み情報とは異なる情報が前記第１記憶手段から読み出されることを制限する手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ４０４の処理を実行する機能、第２の実施形態ではＣＰＵ１２１におけるステップＳ９０６の処理を実行する機能、第３の実施形態ではＣＰＵ１２１におけるステップＳ１５０６の処理を実行する機能）を備えていることを特徴とする特徴Ｅ２に記載の遊技機。

特徴Ｅ３によれば、書き込み情報が再度書き込まれる場合には、当該書き込み情報とは異なる情報の読み出しが制限されるため、書き込み情報の再書き込みを早期に行うことが可能となる。

特徴Ｅ４．前記書き込み情報は、前記所定制御手段においてプログラムを実行するために必要なプログラム用情報（プログラム用データ（１）〜プログラム用データ（Ｌ）、処理用データ（１）〜処理用データ（Ｍ）、コマンドデータ（１）〜コマンドデータ（Ｎ））を含み、
前記所定制御手段は、前記再書き込み手段により前記書き込み情報が新たに書き込まれている場合、第３記憶手段（直付ＲＯＭ２０１）に記憶された情報を利用して書き込み中処理（ＣＰＵ１２１におけるステップＳ１５０４〜ステップＳ１５０８の処理を実行する機能）を実行することを特徴とする特徴Ｅ２又はＥ３に記載の遊技機。

特徴Ｅ４によれば、所定制御手段においてプログラムを実行する場合には第２記憶手段に書き込まれたプログラム用情報を参照すればよいため、プログラムの実行に際して第１記憶手段からプログラム用情報を直接読み出す必要が生じない。

この場合に、第１記憶手段及び第２記憶手段とは別に第３記憶手段が設けられており、書き込み情報の再書き込みが行われている状況では、第３記憶手段に記憶された情報を利用して書き込み中処理が実行される。これにより、書き込み情報の再書き込みに際して書き込み中処理の実行を可能とするような態様での再書き込みを行う必要が生じない。よって、書き込み情報の再書き込みを良好に行うことが可能となる。

特徴Ｅ５．前記確認手段は、前記書き込み情報と同一の情報を前記第１記憶手段から読み出してその読み出した情報と前記書き込み情報とが一致しているか否かを特定することで当該書き込み情報が正常であるか否かを確認することを特徴とする特徴Ｅ１乃至Ｅ４のいずれか１に記載の遊技機。

特徴Ｅ５によれば、第２記憶手段に書き込まれている書き込み情報が正常であるか否かの判定に際しては、第１記憶手段に記憶されている当該書き込み情報に対応する情報が直接読み出され情報の照合が行われるため、正常か否かの判定を正確に行うことが可能となる。

特徴Ｅ６．前記書き込み情報と同一の情報を前記第１記憶手段から読み出して確認用記憶手段（汎用エリア１２２ｂ）に書き込む手段（第１の実施形態ではＣＰＵ１２１におけるステップＳ３０７の処理を実行する機能及びＤＭＡ１２３、第３の実施形態ではＣＰＵ１２１におけるステップＳ１２１４の処理を実行する機能）を備え、
前記確認手段は、前記確認用記憶手段への前記書き込み情報と同一の情報の書き込みが全て完了した後に、前記書き込み情報が正常であるか否かを確認するための処理を実行することを特徴とする特徴Ｅ５に記載の遊技機。

特徴Ｅ６によれば、第２記憶手段に書き込まれている書き込み情報が正常であるか否かの判定に際しては、最初に書き込み情報と同一の情報の全てが第１記憶手段から読み出されて確認用記憶手段に書き込まれ、その後に当該確認用記憶手段に書き込まれた情報を利用して書き込み情報が正常であるか否かの判定が行われる。これにより、正常であるか否かの判定の進行具合に応じて順次情報を確認用記憶手段に書き込む構成に比べて、当該確認用記憶手段への情報の書き込みをまとめて行うことが可能となり、確認用記憶手段への情報の書き込み指示を行うための処理構成を簡素化することが可能となる。

特徴Ｅ７．前記同一の情報とは異なる情報の読み出しが行われている状況で前記同一の情報を読み出すタイミングとなったとしても、当該異なる情報の書き込みが優先される構成であることを特徴とする特徴Ｅ５又はＥ６に記載の遊技機。

特徴Ｅ７によれば、正常判定を行うための情報よりも他の情報の読み出しを優先させることが可能となる。これにより、正常判定とは異なる処理の実行を優先させながら、当該正常判定を実行することが可能となる。

特徴Ｅ８．前記同一の情報の読み出しが行われている状況で当該同一の情報とは異なる情報を読み出すタイミングとなった場合、当該異なる情報の読み出しが優先される構成であることを特徴とする特徴Ｅ５乃至Ｅ７のいずれか１に記載の遊技機。

特徴Ｅ８によれば、正常判定を行うための情報よりも他の情報の読み出しを優先させることが可能となる。これにより、正常判定とは異なる処理の実行を優先させながら、当該正常判定を実行することが可能となる。

特徴Ｅ９．前記確認手段は、１回の確認処理において前記書き込み情報の一部に対して正常であるか否かの確認を行うことを特徴とする特徴Ｅ１乃至Ｅ８のいずれか１に記載の遊技機。

特徴Ｅ９によれば、１回の確認処理において書き込み情報の一部に対して正常であるか否かの判定が行われるため、書き込み情報の全てについて確認を行った後に正常であるか否かの判定が行われる構成に比べて早期に異常の発生に対処することが可能となる。

特徴Ｅ１０．前記所定制御手段は、当該所定制御手段の外部から情報を受信した場合にその情報を格納手段（リングバッファ１２２ｃ）に格納する格納実行手段（ＣＰＵ１２１におけるコマンド割込み処理を実行する機能）を備え、前記格納手段に格納された情報に対応した制御を実行する構成であり、
前記第２記憶手段への前記書き込み情報の書き込みが実行されている状況であっても、前記格納実行手段による前記格納手段への情報の格納が行われることを特徴とする特徴Ｅ１乃至Ｅ９のいずれか１に記載の遊技機。

特徴Ｅ１０によれば、書き込み情報の第２記憶手段への書き込みが行われている状況において所定制御手段の外部から情報を受信した場合であっても、その情報は格納手段に格納されて利用可能となるため、当該情報が無効化されてしまわないようにすることが可能となる。

特徴Ｅ１１．前記書き込み情報は、前記所定制御手段においてプログラムを実行するために必要なプログラム用情報を含むことを特徴とする特徴Ｅ１乃至Ｅ１０のいずれか１に記載の遊技機。

特徴Ｅ１１によれば、所定制御手段においてプログラムを実行する場合には第２記憶手段に書き込まれたプログラム用情報を参照すればよいため、プログラムの実行に際して第１記憶手段からプログラム用情報を直接読み出す必要が生じない。

なお、特徴Ｅ１〜Ｅ１１のいずれか１の構成に対して、特徴Ａ１〜Ａ２９、特徴Ｂ１〜Ｂ１０、特徴Ｃ１〜Ｃ５、特徴Ｄ１〜Ｄ８、特徴Ｅ１〜Ｅ１１のうちいずれか１又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。

上記特徴Ａ群の発明、上記特徴Ｂ群の発明、上記特徴Ｃ群の発明、上記特徴Ｄ群及び上記特徴Ｅ群の発明は、以下の課題を解決することが可能である。

遊技機の一種として、パチンコ遊技機やスロットマシン等が知られている。これらの遊技機は、ＣＰＵなどの汎用制御素子及びＲＯＭなどの読み出し専用の記憶素子を備えており、読み出し専用の記憶素子から読み出したプログラムに従って汎用制御素子にて処理が実行されることに基づき一連の遊技が制御される。なお、汎用制御素子や読み出し専用の記憶素子などが１チップ化されたものも知られている。

以下に、以上の各特徴を適用し得る又は各特徴に適用される遊技機の基本構成を示す。

パチンコ遊技機：遊技者が操作する操作手段と、その操作手段の操作に基づいて遊技球を発射する遊技球発射手段と、その発射された遊技球を所定の遊技領域に導く球通路と、遊技領域内に配置された各遊技部品とを備え、それら各遊技部品のうち所定の通過部を遊技球が通過した場合に遊技者に特典を付与する遊技機。

スロットマシン等の回胴式遊技機：複数の絵柄を可変表示させる絵柄表示装置を備え、始動操作手段の操作に起因して前記複数の絵柄の可変表示が開始され、停止操作手段の操作に起因して又は所定時間経過することにより前記複数の絵柄の可変表示が停止され、その停止後の絵柄に応じて遊技者に特典を付与する遊技機。

１０…パチンコ機、１０３…音光用ＲＯＭ、１１１…制御コア、１１２…音出力コア、１１３…音データ処理部、１１４…メモリコントローラ、１１４ａ…制御側アドレスバッファ、１１４ｂ…音出力側アドレスバッファ、１２１…ＣＰＵ、１２２…ＲＡＭ、１２２ａ…プログラム対応エリア、１２２ｂ…汎用エリア、１２２ｃ…リングバッファ、１２３…ＤＭＡ、１３２…ＨＷＤ、１３３…ＳＣＭ、１３４…データ転送部、１４３ａ〜１４３ｐ，１４４ａ〜１４４ｐ…ＣＨ用エリア、２０１…直付ＲＯＭ、ＳＤ…シーケンスデータ。

Claims

情報を予め記憶する記憶手段と、
読み出し指示情報を受信した場合にそれに対応した情報を前記記憶手段から読み出す管理手段と、
を備え、
当該管理手段は、複数の読み出し指示情報を受信している場合、それら読み出し指示情報の受信順序とは異なる予め定められた優先度に従って、情報の読み出しの実行対象とする読み出し指示情報を決定する決定手段を備えていることを特徴とする遊技機。
情報の読み出し要求があったことを条件として前記管理手段に前記読み出し指示情報を送信する要求対応手段を備え、
前記管理手段は、前記読み出し指示情報を受信した場合、前記読み出し要求に対応した情報の情報量よりも少ない情報量である単位情報の読み出しを行い、
前記決定手段による情報の読み出しの実行対象とする読み出し指示情報の決定は、前記読み出し要求に対応した情報の読み出しが完了していない場合であっても前記単位情報の読み出しが完了した後に生じ得ることを特徴とする請求項１に記載の遊技機。
情報の読み出し要求があったことを条件として前記管理手段に前記読み出し指示情報を送信する要求対応手段を備え、
当該要求対応手段は、前記管理手段への前記読み出し指示情報の送信によって、前記読み出し要求に対応した情報よりも少ない情報量の情報の読み出しを指示することを特徴とする請求項１又は２に記載の遊技機。
前記管理手段は、前記情報の読み出しの実行途中において当該情報の読み出しの契機となった読み出し指示情報よりも優先度が高い読み出し指示情報を受信したとしても、その実行途中の情報の読み出しを継続することを特徴とする請求項１乃至３のいずれか１に記載の遊技機。
前記記憶手段に記憶された情報を利用して第１の制御を実行する第１制御手段と、
前記記憶手段に記憶された情報を利用して第２の制御を実行する第２制御手段と、
を備え、
前記決定手段は、前記第１制御手段及び前記第２制御手段のうち優先側の制御手段から受信した読み出し指示情報を非優先側の制御手段から受信した読み出し指示情報よりも、情報の読み出しの実行対象を決定する場合に優先することを特徴とする請求項１乃至４のいずれか１に記載の遊技機。
前記管理手段は、前記読み出し指示情報を記憶する指示情報記憶手段を備え、
前記決定手段は、情報の読み出し開始タイミングにおいて前記指示情報記憶手段に前記優先側の制御手段から受信した前記読み出し指示情報が記憶されている場合、当該読み出し指示情報を情報の読み出しの実行対象とすることを特徴とする請求項５に記載の遊技機。
前記管理手段は、
前記優先側の制御手段から受信した前記読み出し指示情報を記憶する優先側の記憶手段と、
前記非優先側の制御手段から受信した前記読み出し指示情報を記憶する非優先側の記憶手段と、
を備えていることを特徴とする請求項５又は６に記載の遊技機。