JP2015076979A - Leakage current suppression circuit - Google Patents

Leakage current suppression circuit Download PDF

Info

Publication number
JP2015076979A
JP2015076979A JP2013211666A JP2013211666A JP2015076979A JP 2015076979 A JP2015076979 A JP 2015076979A JP 2013211666 A JP2013211666 A JP 2013211666A JP 2013211666 A JP2013211666 A JP 2013211666A JP 2015076979 A JP2015076979 A JP 2015076979A
Authority
JP
Japan
Prior art keywords
voltage
common mode
current
power supply
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013211666A
Other languages
Japanese (ja)
Inventor
佐理 前川
Sari Maekawa
佐理 前川
純一 津田
Junichi Tsuda
純一 津田
宏 餅川
Hiroshi Mochikawa
宏 餅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013211666A priority Critical patent/JP2015076979A/en
Publication of JP2015076979A publication Critical patent/JP2015076979A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a leakage current suppression circuit that uses a compact active filter applicable even to an inverter with a high voltage rating, and has favorable responsiveness.SOLUTION: A common mode voltage detection section 6 detects from a power line a common mode voltage generated by a switching operation of a power conversion apparatus. A feedback section 8 computes an amplification voltage which brings the detected common mode voltage to the same potential as a neutral potential of a DC current line. A cancellation voltage application section 10 applies the amplification voltage to the power line of the power conversion apparatus. A voltage-controlled power supply section 9 comprises a plurality of NPN transistors and a plurality of PNP transistors arranged polarity-symmetrically. The plurality of NPN transistors are connected so as to divide a voltage between the detected common mode voltage and a positive DC current side of the DC current line. The plurality of PNP transistors are connected so as to divide a voltage between the detected common mode voltage and a negative DC current side of the DC current line.

Description

本発明の実施形態は、漏れ電流抑制回路に関する。   Embodiments described herein relate generally to a leakage current suppressing circuit.

インバータに代表される電力変換装置は、半導体スイッチング素子のスイッチング動作により電力変換を行っている。モータを駆動する3相PWMインバータを例にとると、出力しようとする電圧の指令値と三角波などのキャリアとを比較し、比較結果に基づき各相の半導体素子をスイッチングさせる。   A power converter represented by an inverter performs power conversion by a switching operation of a semiconductor switching element. Taking a three-phase PWM inverter that drives a motor as an example, a command value of a voltage to be output is compared with a carrier such as a triangular wave, and the semiconductor elements of each phase are switched based on the comparison result.

このとき、その原理上、3相のUVW相出力電圧の平均値を示すコモンモード電圧はゼロにはならず、キャリアに同期して大きな電圧が発生する。このコモンモード電圧は、モータの浮遊容量などを介してアースへと流れる漏れ電流(高周波ノイズ)の原因となる。漏れ電流は他の機器に障害をもたらすなどの問題となるため、漏れ電流対策は必須となっている。その有効な対策としてコイルやコンデンサなどの受動素子で構成されるフィルタ回路がある(特許文献1,2参照)。   At this time, on the principle, the common mode voltage indicating the average value of the three-phase UVW phase output voltages is not zero, and a large voltage is generated in synchronization with the carrier. This common mode voltage causes a leakage current (high-frequency noise) that flows to the ground via the stray capacitance of the motor. Since leakage current causes problems such as causing trouble to other devices, countermeasures against leakage current are indispensable. As an effective countermeasure, there is a filter circuit composed of passive elements such as coils and capacitors (see Patent Documents 1 and 2).

また、特許文献1,2のようなLCによるパッシブフィルタのほか、半導体素子を用いて積極的にコモンモード電圧をキャンセルするアクティブフィルタ回路も提案されている(特許文献3参照)。図10において、インバータのスイッチングで発生するコモンモード電圧をコンデンサで検出し、バイポーラトランジスタで構成されたエミッタフォロアを電圧制御型電源とし、コモンモードトランスへ電圧を印加する。コモンモードトランスは、インバータの3相出力ラインに巻かれたトランスであり、エミッタフォロアが出力する電圧は3相ラインに印加される。この結果、3相の出力から発生するコモンモード電圧がキャンセルされる。   In addition to LC passive filters such as Patent Documents 1 and 2, an active filter circuit that actively cancels a common mode voltage using a semiconductor element has been proposed (see Patent Document 3). In FIG. 10, a common mode voltage generated by switching of an inverter is detected by a capacitor, and an emitter follower composed of a bipolar transistor is used as a voltage control type power source, and a voltage is applied to a common mode transformer. The common mode transformer is a transformer wound around the three-phase output line of the inverter, and the voltage output from the emitter follower is applied to the three-phase line. As a result, the common mode voltage generated from the three-phase output is canceled.

特許第4351916号公報Japanese Patent No. 4351916 特許第3596694号公報Japanese Patent No. 3596694 特開平10-94244号公報Japanese Patent Laid-Open No. 10-94244

しかし、特許文献1,2のような構成のフィルタ回路では、コモンモード電流抽出回路に3つの単相リアクトルが含まれるなど、バイパス回路が大きく、これがフィルタ回路全体の大型化につながっている。また、特許文献3のようなエミッタフォロア型のアクティブフィルタ回路は、インバータ回路の直流電圧の定格が高い場合、トランジスタの耐圧が制約となり、適用範囲が限定されてしまう。   However, in the filter circuit having the configuration as disclosed in Patent Documents 1 and 2, the bypass circuit is large such that the common mode current extraction circuit includes three single-phase reactors, which leads to an increase in the size of the entire filter circuit. In addition, when the DC voltage of the inverter circuit is high, the emitter follower type active filter circuit as in Patent Document 3 is limited by the breakdown voltage of the transistor, and the application range is limited.

さらに、フィルタ回路を用いて、コモンモード電圧を相殺する電圧発生させる場合、フィルタ内のトランジスタの応答性能により、遅延が生じる。その遅延は、フィルタ内のトランジスタの応答速度に起因するのであり、特に耐圧が高いトランジスタを使用した場合、耐圧が高いトランジスタは応答性能が遅いため、遅延が大きくなる。   Furthermore, when a voltage that cancels the common mode voltage is generated using a filter circuit, a delay occurs due to the response performance of the transistors in the filter. The delay is caused by the response speed of the transistors in the filter. In particular, when a transistor with a high breakdown voltage is used, a transistor with a high breakdown voltage has a slow response performance, and thus the delay increases.

そこで本発明の実施形態は、上記のような従来技術の問題点を解決するために提案されたもので、高い電圧定格のインバータにも適用可能な小型のアクティブフィルタを用い、且つ応答性に優れた漏れ電流抑制回路を提供することである。   Therefore, the embodiment of the present invention has been proposed to solve the above-described problems of the prior art, uses a small active filter that can be applied to a high voltage rated inverter, and has excellent responsiveness. A leakage current suppression circuit is provided.

上記の目的を達成するために、本発明の実施形態は、電力用半導体素子をスイッチング動作させて電力変換を行う電力変換機器の漏れ電流抑制回路であって以下の構成を備える。
(a)前記電力変換機器のスイッチング動作によって発生するコモンモード電圧を電源ラインより検出するコモンモード電圧検出部。
(b)前記電力変換機器の直流電流ラインの中性点電位を検出する中性点電位検出部。
(c)検出した前記コモンモード電圧を、前記直流電流ラインの中性点電位と同電位とする増幅電圧を演算するフィードバック部。
(d)前記フィードバック部で演算した増幅電圧を発生させる電圧制御型電源部。
(e)発生させた前記増幅電圧を前記電力変換機器の電源ラインに印加するキャンセル電圧印加部。
(f)前記電圧制御型電源部は、複数のNPN型トランジスタと、複数のPNP型のトランジスタとを正負対称に配置する。
(g)前記複数のNPN型トランジスタは、コモンモード電圧検出部で検出したコモンモード電圧と、前記直流電流ラインの直流電流正側との間の電圧を分圧するように接続する。
(h)前記複数のPNP型トランジスタは、コモンモード電圧検出部で検出したコモンモード電圧と、前記直流電流ラインの直流電流負側との間の電圧を分圧するように接続する。
In order to achieve the above object, an embodiment of the present invention is a leakage current suppression circuit of a power conversion device that performs power conversion by switching a power semiconductor element and has the following configuration.
(A) A common mode voltage detector that detects a common mode voltage generated by a switching operation of the power conversion device from a power supply line.
(B) A neutral point potential detection unit that detects a neutral point potential of the DC current line of the power conversion device.
(C) A feedback unit that calculates an amplification voltage that makes the detected common mode voltage the same potential as the neutral point potential of the DC current line.
(D) A voltage-controlled power supply unit that generates an amplified voltage calculated by the feedback unit.
(E) A cancel voltage application unit that applies the generated amplified voltage to a power supply line of the power conversion device.
(F) The voltage-controlled power supply unit arranges a plurality of NPN transistors and a plurality of PNP transistors symmetrically.
(G) The plurality of NPN transistors are connected so as to divide a voltage between a common mode voltage detected by a common mode voltage detector and a DC current positive side of the DC current line.
(H) The plurality of PNP transistors are connected so as to divide a voltage between the common mode voltage detected by the common mode voltage detection unit and the DC current negative side of the DC current line.

第1実施形態の漏れ電流抑制回路の構成を示す構成図である。It is a block diagram which shows the structure of the leakage current suppression circuit of 1st Embodiment. 第1実施形態の電圧制御型電源部であるエミッタフォロア回路の構成図である。It is a block diagram of the emitter follower circuit which is a voltage control type power supply part of 1st Embodiment. フィルタが無い場合のコモンモード等価回路を示す図である。It is a figure which shows a common mode equivalent circuit when there is no filter. 第1実施形態のコモンモード等価回路を示す図である。It is a figure which shows the common mode equivalent circuit of 1st Embodiment. 第1実施形態の漏れ電流抑制回路を適用した場合の漏れ電流を示すグラフである。It is a graph which shows the leakage current at the time of applying the leakage current suppression circuit of 1st Embodiment. インバータの3相スイッチングとコモンモード電圧、漏れ電流のタイミングチャートである。3 is a timing chart of inverter three-phase switching, common mode voltage, and leakage current. インバータの3相スイッチングとコモンモード電圧、漏れ電流のタイミングチャートである(3相スイッチングが揃った場合)。It is a timing chart of three-phase switching of an inverter, common mode voltage, and leakage current (when three-phase switching is complete). NPNとPNP型のトランジスタを1つずつ用いたプッシュプル型のエミッタフォロア回路を使用する場合の回路図である。FIG. 5 is a circuit diagram in the case of using a push-pull type emitter follower circuit using one NPN type transistor and one PNP type transistor. 漏れ電流抑制回路が動作している場合のトランジスタ17、18、19のエミッタ電圧を示すグラフである。It is a graph which shows the emitter voltage of the transistors 17, 18, and 19 when the leakage current suppression circuit is operating. 第2実施形態の漏れ電流抑制回路の構成を示す構成図である。It is a block diagram which shows the structure of the leakage current suppression circuit of 2nd Embodiment.

以下、本発明に係る漏れ電流抑制回路の実施形態について図面を参照しつつ詳細に説明する。実施形態において、重複する図面の説明は省略する。   Hereinafter, embodiments of a leakage current suppressing circuit according to the present invention will be described in detail with reference to the drawings. In the embodiment, description of overlapping drawings is omitted.

[1.第1実施形態]
以下、図1乃至2を参照しつつ第1実施形態に係る漏れ電流抑制回路を説明する。本実施形態の漏れ電流抑制回路は電力変換装置に備えられ、電力変換装置のアースに対するコモンモード電圧を検出する。コモンモード電圧がアースと同電位となるような電圧を、漏れ電流抑制回路内の電圧制御型電源部で発生させ、電力変換装置に対して印加する。つまり、電力変換装置のコモンモード電圧は、電圧制御型電源部で発生した逆位相で同振幅の電圧により打ち消される。すなわち、キャンセルされる。
[1. First Embodiment]
Hereinafter, the leakage current suppressing circuit according to the first embodiment will be described with reference to FIGS. The leakage current suppression circuit of the present embodiment is provided in a power converter, and detects a common mode voltage with respect to the ground of the power converter. A voltage at which the common mode voltage becomes the same potential as that of the ground is generated by the voltage control type power supply unit in the leakage current suppression circuit and applied to the power converter. That is, the common mode voltage of the power conversion device is canceled out by a voltage having the same amplitude in the opposite phase generated in the voltage-controlled power supply unit. That is, it is canceled.

本実施形態は、電圧制御型電源部を複数のトランジスタで構成することにより、1つのトランジスタにかかる電圧を分圧すると共に、配置する場所によりコンデンサの特性を選択する。また、応答性を高めるために、検出したコモンモード電圧を、直流電流ラインの中性点電位と同電位となるようにフィードバック制御を行う。
[1−1.構成]
[基本構成]
In the present embodiment, the voltage control type power supply unit is configured by a plurality of transistors, so that the voltage applied to one transistor is divided and the characteristics of the capacitor are selected depending on the arrangement location. Further, in order to improve the responsiveness, feedback control is performed so that the detected common mode voltage becomes the same potential as the neutral point potential of the DC current line.
[1-1. Constitution]
[Basic configuration]

図1は、第1実施形態の電力変換装置Bにおける漏れ電流抑制回路Aの一構成例を概略的に示す図である。本実施形態の漏れ電流抑制回路Aは、電力変換装置Bに備えられるものである。電力変換装置Bは、半導体スイッチング素子のスイッチング動作により電力変換を行っている。電力変換装置Bは、コンバータ1、平滑コンデンサ2、インバータ3、負荷4、電源5を備える。   FIG. 1 is a diagram schematically illustrating a configuration example of a leakage current suppression circuit A in the power conversion device B of the first embodiment. The leakage current suppression circuit A of the present embodiment is provided in the power conversion device B. The power conversion device B performs power conversion by the switching operation of the semiconductor switching element. The power converter B includes a converter 1, a smoothing capacitor 2, an inverter 3, a load 4, and a power supply 5.

コンバータ1は電源ラインで電源5と接続され、電源5から供給される3相電圧を直流電圧に変換する。コンバータ1は、電源ラインから3相電圧を入力し、直流電流ラインへ出力する。電源ラインは、U、V、Wの3相から構成される。直流電流ラインは、直流電流正側、直流電流負側ラインから構成される。   The converter 1 is connected to a power source 5 through a power line, and converts a three-phase voltage supplied from the power source 5 into a DC voltage. The converter 1 inputs a three-phase voltage from the power supply line and outputs it to the DC current line. The power supply line is composed of three phases of U, V, and W. The DC current line is composed of a DC current positive side and a DC current negative side line.

平滑コンデンサ2は、コンバータ1とインバータ3との間に接続された直流電流ラインに接続されている。平滑コンデンサ2の一方の端子は、直流電流ラインの直流電流正側ラインに接続され、他方の端子は、直流電流負側に接続される。   The smoothing capacitor 2 is connected to a direct current line connected between the converter 1 and the inverter 3. One terminal of the smoothing capacitor 2 is connected to the DC current positive side line of the DC current line, and the other terminal is connected to the DC current negative side.

インバータ3は、直流をスイッチングによる交流に変換する、所謂PWMインバータである。インバータ3は、直流電流ラインから平滑コンデンサ2により平滑された直流電流を入力し、所望の大きさ及び周波数の3相交流電流に変換して出力ラインに出力する。インバータ3の出力各相は2つのスイッチング素子を含み、U、V、Wの3相を構成する。   The inverter 3 is a so-called PWM inverter that converts direct current into alternating current by switching. The inverter 3 receives the direct current smoothed by the smoothing capacitor 2 from the direct current line, converts it into a three-phase alternating current having a desired magnitude and frequency, and outputs it to the output line. Each phase of the output of the inverter 3 includes two switching elements and constitutes three phases of U, V, and W.

負荷4は、インバータ3に接続される負荷であり、インバータ3から出力された3相交流電圧が印加する。負荷4としてはモータ等がある。負荷4は、アースに接続され、負荷4としてモータを使用する場合は、モータのフレームはアースに接続される。   The load 4 is a load connected to the inverter 3 and is applied with the three-phase AC voltage output from the inverter 3. Examples of the load 4 include a motor. The load 4 is connected to the ground, and when a motor is used as the load 4, the frame of the motor is connected to the ground.

電源5は、3相交流電源であり、電流または電圧の位相を互いにずらした3系統の単相交流を組み合わせた交流電源である。電源5から出力される3相電力は、U、V、Wの3相を構成する。   The power source 5 is a three-phase AC power source, and is an AC power source combining three systems of single-phase AC with current or voltage phases shifted from each other. The three-phase power output from the power supply 5 constitutes three phases of U, V, and W.

本実施形では、以上の構成の電力変換装置Bに漏れ電流抑制回路Aを接続する。本実施形態の電流抑制回路Aは、電力変換装置Bのアースに対するコモンモード電圧を検出し、この電圧がアースと同電位となるような電圧を電力変換装置Bに対して印加する。電流抑制回路Aは、コモンモード電圧検出部6、中性点電位検出部7、フィードバック部8、電圧制御型電源部9、キャンセル電圧印加部10を備える。   In the present embodiment, the leakage current suppression circuit A is connected to the power conversion device B having the above configuration. The current suppression circuit A of the present embodiment detects a common mode voltage with respect to the ground of the power converter B and applies a voltage to the power converter B such that this voltage has the same potential as the ground. The current suppression circuit A includes a common mode voltage detection unit 6, a neutral point potential detection unit 7, a feedback unit 8, a voltage control type power supply unit 9, and a cancel voltage application unit 10.

コモンモード電圧検出部6は、電力変換装置Bのスイッチングによって発生するコモンモード電圧を検出する。コモンモード電圧検出部6は、電力変換装置Bの出力ラインのU、V、Wの3相に流れるコモンモード電圧を検出可能に構成される。すなわち、コモンモード電圧検出部6は、3つのコンデンサより構成され、各コンデンサの一方の端子は、電力変換装置Bの3相電力ラインのU、V、Wの3相と接続する。コンデンサの他方の端子は、1つに接続され、フィードバック部8と接続する。   The common mode voltage detection unit 6 detects a common mode voltage generated by switching of the power converter B. The common mode voltage detection unit 6 is configured to be able to detect the common mode voltage flowing in the three phases U, V, and W of the output line of the power converter B. That is, the common mode voltage detection unit 6 includes three capacitors, and one terminal of each capacitor is connected to the three phases U, V, and W of the three-phase power line of the power converter B. The other terminal of the capacitor is connected to one and connected to the feedback unit 8.

中性点電位検出部7は、直流電流ラインの中性点電圧を検出する。中性点電位検出部7は、2つのコンデンサより構成される。各コンデンサの一方の端子は、電力変換装置Bの直流電流ラインに接続させる。2つのコンデンサの内の1つは、直流電流正側に端子の1つを接続し、2つのコンデンサの内のもう1つは、直流電流負側ラインに端子の1つを接続する。つまり、2つのコンデンサが異なるラインに接続する。各コンデンサの他方の端子は、1つに接続され、フィードバック部8と接続する。   The neutral point potential detector 7 detects the neutral point voltage of the direct current line. The neutral point potential detector 7 is composed of two capacitors. One terminal of each capacitor is connected to the DC current line of the power converter B. One of the two capacitors connects one of the terminals to the DC current positive side, and the other of the two capacitors connects one of the terminals to the DC current negative line. That is, the two capacitors are connected to different lines. The other terminal of each capacitor is connected to one and connected to the feedback unit 8.

フィードバック部8は、コモンモード電圧検出部6で検出したコモンモード電圧を、中性点電位検出部7で検出した直流電流ラインの中性点電位と同電位とする増幅電圧を演算する。この増幅電圧は、電圧制御型電源部9に出力される。フィードバック部8としては、所謂フィードバック回路を使用することができる。電圧制御型電源部9の出力側は、電圧制御型電源部9と接続する。   The feedback unit 8 calculates an amplified voltage that makes the common mode voltage detected by the common mode voltage detection unit 6 the same potential as the neutral point potential of the DC current line detected by the neutral point potential detection unit 7. This amplified voltage is output to the voltage controlled power supply unit 9. A so-called feedback circuit can be used as the feedback unit 8. The output side of the voltage controlled power supply unit 9 is connected to the voltage controlled power supply unit 9.

電圧制御型電源部9は、フィードバック部8で増幅した増幅電圧をインピーダンス変換し、出力する。本実施形態の電圧制御型電源部9は、NPNとPNP型のトランジスタを複数用いたプッシュプル型のエミッタフォロア回路である。電圧制御型電源部9のエミッタフォロア回路は、NPNとPNP型のトランジスタを同数有し、NPNとPNP型のトランジスタと合計数と同じ数の分圧用抵抗及び分圧用コンデンサを有する。NPNとPNP型のトランジスタの個数は任意であるが、以下では、NPNとPNP型のトランジスタを3個用いたプッシュプル型のエミッタフォロアの回路の構成について説明する。   The voltage-controlled power supply unit 9 impedance-converts the amplified voltage amplified by the feedback unit 8 and outputs it. The voltage control type power supply unit 9 of this embodiment is a push-pull type emitter follower circuit using a plurality of NPN and PNP type transistors. The emitter follower circuit of the voltage control type power supply unit 9 has the same number of NPN and PNP type transistors, and has the same number of voltage dividing resistors and voltage dividing capacitors as the NPN and PNP type transistors. Although the number of NPN and PNP transistors is arbitrary, the configuration of a push-pull emitter follower circuit using three NPN and PNP transistors will be described below.

プッシュプル型のエミッタフォロア回路は、2つのグループの増幅素子を正負対称に接続した回路である。図2に示すように、1つのグループは、3つのNPN型トランジスタ12,13,14と3つの分圧用抵抗15a,b,cと、3つの分圧用コンデンサ16a,b,cとから構成される。   A push-pull type emitter follower circuit is a circuit in which two groups of amplifying elements are connected symmetrically. As shown in FIG. 2, one group includes three NPN transistors 12, 13, and 14, three voltage dividing resistors 15a, b, and c, and three voltage dividing capacitors 16a, b, and c. .

1つのグループのトランジスタ12のベース側は、フィードバック部8と接続される。このトランジスタ12のエミッタ側はキャンセル電圧印加部10と、コレクタ側はトランジスタ13のエミッタ側と接続する。トランジスタ13のコレクタ側は、トランジスタ14のエミッタ側と接続する。トランジスタ13、トランジスタ14のベース側と、トランジスタ12のエミッタ側は、分圧用抵抗15と分圧用コンデンサ16とを介して直流電流ラインとに接続する。   The base side of one group of transistors 12 is connected to the feedback unit 8. The emitter side of the transistor 12 is connected to the cancel voltage applying unit 10, and the collector side is connected to the emitter side of the transistor 13. The collector side of the transistor 13 is connected to the emitter side of the transistor 14. The base sides of the transistors 13 and 14 and the emitter side of the transistor 12 are connected to a direct current line via a voltage dividing resistor 15 and a voltage dividing capacitor 16.

図1のキャンセル電圧印加部10は、所謂、コモンモードトランスであり、3相電源ラインに接続された3つのコイルと、電圧制御型電源部9に接続された1つのコイルとから構成される。各コイルの巻き方は、電圧制御型電源部9に接続されたコイルに印加する電圧の逆位相の電圧が、3相電源ラインに印加する方向で巻かれている。すなわち、各コイルの組み合わせにより、電圧制御型電源部9から出力された増幅電圧の逆位相の電圧が3相電源ラインに印加する。   The cancel voltage application unit 10 in FIG. 1 is a so-called common mode transformer, and includes three coils connected to the three-phase power supply line and one coil connected to the voltage-controlled power supply unit 9. Each coil is wound in such a direction that a voltage having a phase opposite to that applied to the coil connected to the voltage-controlled power supply unit 9 is applied to the three-phase power supply line. That is, by the combination of the coils, a voltage having an opposite phase to the amplified voltage output from the voltage control type power supply unit 9 is applied to the three-phase power supply line.

キャンセル電圧印加部10は、電源5から延びる各相配線と接続した主巻線11aと、電圧制御型電源部9と接続した補助巻線11bと、主巻線11aと補助巻線11bとが巻きつけられたコアと、を備えている。本実施形態では主巻線11aと補助巻線26bとがコアに巻きつけられる方向は同じである。主巻線と補助巻線の巻き数の比は、1:1とする。   The cancel voltage application unit 10 includes a main winding 11a connected to each phase wiring extending from the power supply 5, an auxiliary winding 11b connected to the voltage control type power supply unit 9, a main winding 11a, and an auxiliary winding 11b. And a attached core. In this embodiment, the direction in which the main winding 11a and the auxiliary winding 26b are wound around the core is the same. The ratio of the number of turns of the main winding and the auxiliary winding is 1: 1.

[1−2.作用]
本実施形態では、電力変換装置Bでのスイッチングにより発生する漏れ電流を抑制する。
[1-2. Action]
In the present embodiment, leakage current generated by switching in the power conversion device B is suppressed.

図3は、従来のインバータシステムのコモンモード等価回路を示している。電源側はアースにノイズ測定用回路のLISN(Line Impedance Stabilization Network:電源インピーダンス安定回路網)を介して接続される。モータ側はモータの巻線−フレーム間の浮遊容量を介してアースに接続される(フレームはアースに接地される)。また、回路の寄生インダクタンスが存在し、スイッチングによるコモンモードの電位変動はスイッチング電圧源として表される。すなわち、漏れ電流は各種寄生成分の直列LCR回路のインピーダンスに対して発生するスイッチング電圧により流れる。   FIG. 3 shows a common mode equivalent circuit of a conventional inverter system. The power supply side is connected to the ground via a LISN (Line Impedance Stabilization Network) of a noise measurement circuit. The motor side is connected to the ground through a stray capacitance between the motor winding and the frame (the frame is grounded). In addition, there is a parasitic inductance of the circuit, and common mode potential fluctuation due to switching is expressed as a switching voltage source. That is, the leakage current flows due to the switching voltage generated with respect to the impedance of the series LCR circuit of various parasitic components.

これに対して本実施形態の漏れ電流抑制回路Aを付加した場合のコモンモード等価回路を図4に示す。コモンモード電圧検出部6によってコモンモード電圧が検出される。また、電圧制御型電源部9で検出する電位は、ほぼアースと同電位であるため、アース電位の検出として示している。これら2つの電位差がゼロになるようにフィードバック部8は動作し、演算結果を電圧源に対して出力する。電圧源は電圧制御型電源部9とキャンセル電圧印加部10で構成される部分である。これらの構成による回路の出力部のコモンモード電位変動がゼロになるように動作する。   On the other hand, FIG. 4 shows a common mode equivalent circuit when the leakage current suppression circuit A of the present embodiment is added. A common mode voltage is detected by the common mode voltage detector 6. Further, since the potential detected by the voltage control type power supply unit 9 is substantially the same potential as the ground, it is shown as detection of the ground potential. The feedback unit 8 operates so that these two potential differences become zero, and outputs the calculation result to the voltage source. The voltage source is a part constituted by a voltage control type power supply unit 9 and a cancel voltage application unit 10. It operates so that the common mode potential fluctuation of the output part of the circuit by these structures becomes zero.

その結果、図5に示すように、漏れ電流が低減する。漏れ電流抑制回路Aが無い場合には、6A近い漏れ電流が流れるのに対して、漏れ電流抑制回路Aがある場合には、漏れ電流はほとんど検出されなくなる。   As a result, the leakage current is reduced as shown in FIG. When there is no leakage current suppression circuit A, a leakage current close to 6 A flows, whereas when there is a leakage current suppression circuit A, almost no leakage current is detected.

以下では、本実施形態の漏れ電流抑制回路の動作を詳述する。   Hereinafter, the operation of the leakage current suppression circuit of the present embodiment will be described in detail.

(コモンモード電圧の発生)
インバータ3は、電圧型PWMインバータであり、スイッチングのたびにコモンモード電圧が変動する。つまり、電力変換装置Bのスイッチングにより発生するコモンモード電圧はモータのフレームを介してアースに流れる漏れ電流を流す。この漏れ電流は、直流電流ラインの直流電流正側、直流電流負側いずれのラインにも流れるため、直流電流正側、直流電流負側共にアースに対して電圧変動が発生している。
(Generation of common mode voltage)
The inverter 3 is a voltage type PWM inverter, and the common mode voltage fluctuates every time switching is performed. That is, the common mode voltage generated by the switching of the power converter B causes a leakage current flowing to the ground via the motor frame. Since this leakage current flows in both the DC current positive side and the DC current negative side of the DC current line, voltage fluctuation occurs with respect to the ground on both the DC current positive side and the DC current negative side.

図6は、スイッチングによる3相のインバータ端子電圧の変化によるコモンモード電圧の変化および漏れ電流を示している。U相電圧、V相電圧、W相電圧が印加される毎に、コモンモード電圧は0Vから1/3Vdclink、2/3Vdclink、Vdclinkと変化する。漏れ電流は、コモンモード電圧の変化の瞬間に流れ、コモンモード電圧の変化が大きいほど大きくなる。   FIG. 6 shows a change in common mode voltage and a leakage current due to a change in the three-phase inverter terminal voltage due to switching. Each time the U-phase voltage, V-phase voltage, and W-phase voltage are applied, the common mode voltage changes from 0 V to 1/3 Vdclink, 2/3 Vdclink, and Vdclink. The leakage current flows at the moment of change of the common mode voltage, and increases as the change of the common mode voltage increases.

3相の場合、最もコモンモード電圧の変化が大きいのは、図7で示す3相のスイッチングタイミングがそろったときである。この場合は、インバータ3の出力電圧がゼロの場合である。   In the case of three phases, the change of the common mode voltage is the largest when the switching timings of the three phases shown in FIG. In this case, the output voltage of the inverter 3 is zero.

(コモンモード電圧の検出)
コモンモード電圧検出部6によって、アースに対するコモンモード電圧を検出する。直流電流正側、直流電流負側いずれのラインにもアースに対して電圧変動が発生している。このように発生するコモンモード電圧をコモンモード電圧検出部6にて検出する。検出できるコモンモード電圧の周波数はコンデンサの容量に準じる。コモンモード電圧検出部6は検出したコモンモード電圧は、フィードバック部8に出力する。
(Common mode voltage detection)
The common mode voltage detector 6 detects a common mode voltage with respect to the ground. Voltage fluctuation occurs with respect to the ground on both the DC current positive side and DC current negative side lines. The common mode voltage generated in this way is detected by the common mode voltage detector 6. The frequency of the common mode voltage that can be detected depends on the capacitance of the capacitor. The common mode voltage detection unit 6 outputs the detected common mode voltage to the feedback unit 8.

(中性点電位の検出)
中性点電位検出部7によって、直流電流ラインの中性点電位を検出する。直流電流ラインの中性点電位はほぼアースと同電位であるため、検出した電位をアース電位として扱うことができる。中性点電位検出部7で検出した電位はフィードバック部8に出力する。
(Detection of neutral point potential)
The neutral point potential detector 7 detects the neutral point potential of the direct current line. Since the neutral point potential of the DC current line is substantially the same potential as the ground, the detected potential can be treated as the ground potential. The potential detected by the neutral point potential detection unit 7 is output to the feedback unit 8.

(フィードバック制御)
フィードバック部8によって、検出した前記コモンモード電圧を、直流電流ラインの中性点電位と同電位とする増幅電圧を演算する。フィードバック部8では、演算した結果である増幅電圧が、直流電流ラインの中性点電位と同電位となるように出力する増幅電圧を決定する。
(Feedback control)
The feedback unit 8 calculates an amplified voltage that makes the detected common mode voltage the same potential as the neutral point potential of the DC current line. The feedback unit 8 determines the amplified voltage to be output so that the amplified voltage that is the result of the calculation is the same potential as the neutral point potential of the DC current line.

(電圧制御)
電圧制御型電源部9は、フィードバック部8で増幅した増幅電圧を発生させる。電圧制御型電源部9は、フィードバック部8で増幅した増幅電圧をインピーダンス変換し、出力することで電圧制御する。
(Voltage control)
The voltage control type power supply unit 9 generates the amplified voltage amplified by the feedback unit 8. The voltage control type power supply unit 9 performs voltage control by impedance-converting and outputting the amplified voltage amplified by the feedback unit 8.

図8は、電圧制御型電源部9として、NPNとPNP型のトランジスタを1つずつ用いたプッシュプル型のエミッタフォロア回路を使用する場合の回路図である。図8の電圧制御型電源部9において、トランジスタのベース側に入力された電圧をエミッタ側から出力する場合、各トランジスタのVceには、最大で上側トランジスタのコレクタ側、すなわち直流リンク電圧正側と、下側トランジスタのコレクタ、すなわち直流リンク電圧負側の間の電圧が印加される可能性がある。   FIG. 8 is a circuit diagram when a push-pull type emitter follower circuit using NPN and PNP type transistors one by one is used as the voltage control type power supply unit 9. When the voltage input to the base side of the transistor is output from the emitter side in the voltage-controlled power supply unit 9 of FIG. 8, the maximum Vce of each transistor includes the collector side of the upper transistor, that is, the DC link voltage positive side. A voltage between the collector of the lower transistor, that is, the negative side of the DC link voltage may be applied.

例えば、直流リンク電圧が600V、ベース電位が0Vの場合、上側トランジスタのVceは600Vに達する。このような高耐圧のトランジスタを適用することは困難である。   For example, when the DC link voltage is 600V and the base potential is 0V, Vce of the upper transistor reaches 600V. It is difficult to apply such a high breakdown voltage transistor.

これに対して、本実施形態では、図2に示すように、電圧制御型電源部9のエミッタフォロア回路として、NPNとPNP型のトランジスタを同数有し、NPNとPNP型のトランジスタと合計数と同じ数の分圧用抵抗及び分圧用コンデンサを有する。本実施形態の電圧制御型電源部9では、フィードバック部8の出力電圧はトランジスタ12とトランジスタ20のベースに入力される。トランジスタ12と17はベース電圧とほぼ同等(厳密にはVbe=0.6〜0.7Vの差があるが)の電圧をエミッタから出力する。   On the other hand, in this embodiment, as shown in FIG. 2, the emitter-follower circuit of the voltage-controlled power supply unit 9 has the same number of NPN and PNP transistors, and the total number of NPN and PNP transistors. It has the same number of voltage dividing resistors and voltage dividing capacitors. In the voltage controlled power supply unit 9 of this embodiment, the output voltage of the feedback unit 8 is input to the bases of the transistor 12 and the transistor 20. The transistors 12 and 17 output from the emitter a voltage substantially equal to the base voltage (strictly speaking, there is a difference of Vbe = 0.6 to 0.7 V).

フィードバック部8の出力電圧は、トランジスタ12とトランジスタ17に入力するが、トランジスタ12とトランジスタ17のいずれかが作用するかは、入力のベース電圧が直流リンク電圧の中点電圧よりの大きいか小さいかで決まる。そのため、トランジスタ12と17のVceはフィードバック回路の出力電圧がエミッタから出力されるように変化する。   The output voltage of the feedback unit 8 is input to the transistor 12 and the transistor 17. Whether the transistor 12 or the transistor 17 operates depends on whether the input base voltage is larger or smaller than the midpoint voltage of the DC link voltage. Determined by. Therefore, Vce of the transistors 12 and 17 changes so that the output voltage of the feedback circuit is output from the emitter.

図8で示すように電圧制御型電源部9のトランジスタを2つのみとする場合は、直流リンク電圧Vdclinkとベース電圧の差がそのままVceとなる。これに対してと、本実施形態のエミッタフォロア回路では、トランジスタ13,14(あるいは18,19)がVceを分散するように作用する。   As shown in FIG. 8, when the voltage controlled power supply unit 9 has only two transistors, the difference between the DC link voltage Vdclink and the base voltage becomes Vce as it is. On the other hand, in the emitter follower circuit of this embodiment, the transistors 13 and 14 (or 18, 19) act so as to disperse Vce.

トランジスタ13、14のベース電圧は、トランジスタ12,17のエミッタフォロア回路の出力電圧と直流リンク電圧Vdclinkを抵抗23で分圧した電圧が入力される。   As the base voltages of the transistors 13 and 14, a voltage obtained by dividing the output voltage of the emitter follower circuit of the transistors 12 and 17 and the DC link voltage Vdclink by the resistor 23 is input.

例えば、フィードバック回路の出力電圧が0V、直流リンク電圧Vdclinkを600Vであり、抵抗23の分圧率を23a:23b:23c:23d:23e:23f=2:2:1:1:2:2とする。このとき、トランジスタ12,17のエミッタは0Vを出力すると、トランジスタ14のベース電圧は600V×(1+2)/5=240Vとなる。同様にトランジスタ13のベース電圧は600V×1/5=120Vとなる。   For example, the output voltage of the feedback circuit is 0V, the DC link voltage Vdclink is 600V, and the voltage dividing ratio of the resistor 23 is 23a: 23b: 23c: 23d: 23e: 23f = 2: 2: 1: 1: 2: 2. To do. At this time, if the emitters of the transistors 12 and 17 output 0 V, the base voltage of the transistor 14 is 600 V × (1 + 2) / 5 = 240 V. Similarly, the base voltage of the transistor 13 is 600V × 1/5 = 120V.

そして、トランジスタ14,13もエミッタフォロア動作をするため、トランジスタ14のエミッタ電圧も240V、トランジスタ13のエミッタ電圧も120Vとなる。このとき、各トランジスタのVceを考えると、トランジスタ12のVceは120V、トランジスタ13,14のVceは240Vとなり、抵抗によって各Vceが分散する。   Since the transistors 14 and 13 also perform the emitter follower operation, the emitter voltage of the transistor 14 is 240V and the emitter voltage of the transistor 13 is 120V. At this time, considering the Vce of each transistor, the Vce of the transistor 12 is 120 V, the Vce of the transistors 13 and 14 is 240 V, and each Vce is dispersed by the resistance.

以上、NPN型トランジスタ12,13,14による上側のエミッタフォロア動作について説明したが、下側のPNP型トランジスタ17,18,19の動作も同様である。   While the upper emitter follower operation by the NPN transistors 12, 13, and 14 has been described above, the operation of the lower PNP transistors 17, 18, and 19 is the same.

また、抵抗の分圧率であるが、例で示したように中央のトランジスタ12,17のVceが最も小さくなるように設定すると、トランジスタ12,17により低耐圧で高速のトランジスタを用いることができる。つまり、トランジスタ12,17のエミッタ週力はキャンセル電圧印加部11へ印加する電圧を決定する部分なのでより高速なトランジスタを用いることで高周波までのEMI抑制効果を得ることができる。一方、トランジスタ12,14,18,19は耐圧の分散が主目的であるため、高耐圧で低速のトランジスタを選ぶことが望ましい。また、分圧用抵抗15と並列に接続される分圧用コンデンサ16は、過渡的な電圧変動を抑制する効果をもたせている。   Further, as shown in the example, if the Vce of the central transistors 12 and 17 is set to be the smallest as shown in the example, the transistors 12 and 17 can use a high-speed transistor with a low breakdown voltage. . That is, since the emitter week force of the transistors 12 and 17 determines the voltage to be applied to the cancel voltage application unit 11, an effect of suppressing EMI up to a high frequency can be obtained by using a faster transistor. On the other hand, since the main purpose of the transistors 12, 14, 18, and 19 is to distribute the breakdown voltage, it is desirable to select a high breakdown voltage and low speed transistor. The voltage dividing capacitor 16 connected in parallel with the voltage dividing resistor 15 has an effect of suppressing transient voltage fluctuations.

図9は漏れ電流抑制回路Aが動作している場合のトランジスタ12,13,14のエミッタ電圧を示している。直流リンク電圧は600Vとし、分圧率は均分の1:1:1:1:1:1としている。トランジスタ12のエミッタ電圧は、検出したコモンモード電圧とほぼ同じ電圧となっており、トランジスタ13,14は分圧率に応じた電圧を出力し、Vceを分散していることがわかる。   FIG. 9 shows the emitter voltages of the transistors 12, 13, and 14 when the leakage current suppression circuit A is operating. The DC link voltage is 600 V, and the voltage division ratio is 1: 1: 1: 1: 1: 1. The emitter voltage of the transistor 12 is almost the same voltage as the detected common mode voltage, and it can be seen that the transistors 13 and 14 output a voltage corresponding to the voltage division ratio and distribute Vce.

(コモンモード電圧のキャンセル)
キャンセル電圧印加部10は、電圧制御型電源部9から出力される電圧を3相電力ラインに印加する。この結果、3相出力電圧の電位変動が中性点電位すなわちゼロになるようにアースに対する変換器の電位が変動するため、電力変換装置Bによって発生していたコモンモード電圧の影響がキャンセルされる。
(Cancel common mode voltage)
The cancel voltage application unit 10 applies the voltage output from the voltage control type power supply unit 9 to the three-phase power line. As a result, the potential of the converter with respect to the ground fluctuates so that the potential fluctuation of the three-phase output voltage becomes a neutral point potential, that is, zero, so that the influence of the common mode voltage generated by the power converter B is cancelled. .

[1−3.効果]
本実施形態の漏れ電流抑制回路Aによれば、電力変換装置Bのアースに対するコモンモード電圧を検出し、コモンモード電圧がアースと同電位となるような電圧を、電流抑制回路A内の電圧制御型電源部9で発生させ、電力変換装置Bに対して印加する。
[1-3. effect]
According to the leakage current suppression circuit A of the present embodiment, the common mode voltage with respect to the ground of the power converter B is detected, and the voltage at which the common mode voltage becomes the same potential as the ground is controlled by the voltage control in the current suppression circuit A. It is generated by the mold power supply unit 9 and applied to the power converter B.

電圧制御型電源部9には、インバータ回路の直流電圧の定格が高い場合は、直流リンク電圧も高くなることが多い。そのため、電圧制御型電源部9のトランジスタの耐圧も高くする必要があり、制約となっていた。しかししながら、本実施形態では、電圧制御型電源部9に複数のトランジスタを用いることで、電圧制御型電源部9のトランジスタにかかる電圧を分散することができるので、漏れ電流抑制回路Aの小型化を図ることができる。   When the DC voltage rating of the inverter circuit is high, the DC link voltage of the voltage-controlled power supply unit 9 is often high. For this reason, it is necessary to increase the breakdown voltage of the transistor of the voltage-controlled power supply unit 9, which is a limitation. However, in this embodiment, by using a plurality of transistors in the voltage controlled power supply unit 9, the voltage applied to the transistors of the voltage controlled power supply unit 9 can be distributed. Can be achieved.

さらに、本実施形態では、電圧制御型電源部9のトランジスタにかかる電圧を分散することができるので、応答性に寄与する部分のトランジスタを、応答性を優先して選択することができる。これにより、コモンモード電圧を打ち消す電流のコモンモード電圧に対する遅延を低減することができる。   Furthermore, in this embodiment, since the voltage applied to the transistors of the voltage-controlled power supply unit 9 can be distributed, it is possible to select a portion of the transistors that contribute to responsiveness with priority on responsiveness. Thereby, the delay with respect to the common mode voltage of the current which cancels the common mode voltage can be reduced.

また、電圧制御型電源部9に入力する電圧は、フィードバック部8によってフィードバック制御するように予め演算されたものである、そのため、スイッチングにより発生するコモンモード電圧を、短時間で、アース電位に近づけることが可能である。   Further, the voltage input to the voltage control type power supply unit 9 is calculated in advance so as to be feedback controlled by the feedback unit 8. Therefore, the common mode voltage generated by switching is brought close to the ground potential in a short time. It is possible.

このように、本実施形態では、電圧制御型電源部9の応答性に寄与する部分のトランジスタを応答性を優先して選択すること、及び、電圧制御型電源部9に入力する電圧に対してフィードバック制御を行うことにより、応答性を高めることができる。   As described above, in the present embodiment, the portion of the transistor that contributes to the responsiveness of the voltage controlled power supply unit 9 is selected with priority given to the responsiveness, and the voltage input to the voltage controlled power supply unit 9 is Responsiveness can be improved by performing feedback control.

[2.第2実施形態]
[2−1.構成]
第2実施形態にかかる漏れ電流抑制回路Aは、第1実施形態の漏れ電流抑制回路Aに3相出力ラインにコモンモードチョークコイル22を追加したものであり、高周波の帯域に流れるコモンモード電流に対するインピーダンスとなる。
[2. Second Embodiment]
[2-1. Constitution]
The leakage current suppression circuit A according to the second embodiment is obtained by adding a common mode choke coil 22 to the three-phase output line to the leakage current suppression circuit A of the first embodiment, and with respect to the common mode current flowing in the high frequency band. Impedance.

第2実施形態について図10を用いて説明する。図10に示すように、3相出力ラインにコモンモードチョークコイル22が接続されている。コモンモードチョークコイル22は、高周波の帯域にながれる電流に対し大きなインピーダンスと作用する特性を有する。   A second embodiment will be described with reference to FIG. As shown in FIG. 10, a common mode choke coil 22 is connected to the three-phase output line. The common mode choke coil 22 has a characteristic of acting with a large impedance against a current flowing in a high frequency band.

[2−2.作用効果]
以上のような構成を有する電流抑制回路Aでは、第1の実施形態の効果に加えて、トランジスタの高周波特性の限界等により、高周波の帯域でわずかに流れるコモンモード電流をコモンモードチョークコイル20のインピーダンスにより抑えることができる。
[2-2. Effect]
In the current suppression circuit A having the above configuration, in addition to the effect of the first embodiment, a common mode current that slightly flows in a high frequency band is caused to be generated in the common mode choke coil 20 due to the limitation of the high frequency characteristics of the transistor. It can be suppressed by impedance.

[3.その他の実施形態]
本明細書においては、本発明に係る複数の実施形態を説明したが、これらの実施形態は例として提示したものであって、発明の範囲を限定することを意図していない。具体的には、発明の範囲を逸脱しない範囲で、種々の省略や置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
[3. Other Embodiments]
In the present specification, a plurality of embodiments according to the present invention have been described. However, these embodiments are presented as examples and are not intended to limit the scope of the invention. Specifically, various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the invention described in the claims and equivalents thereof as well as included in the scope and gist of the invention.

さらに、第1乃至第2実施形態を全て又はいずれかを組み合わせたものも包含され、その他の様々な形態で実施されることが可能である。   Further, a combination of all or any of the first to second embodiments is also included, and the present invention can be implemented in various other forms.

A … 漏れ電流抑制回路
B … 電力変換装置
1 … コンバータ
2 … 平滑コンデンサ
3 … インバータ
4 … 負荷
5 … 電源
6 … コモンモード電圧検出部
7 … 中性点電位検出部
8 … フィードバック部
9 … 電圧制御型電源部
10 … キャンセル電圧印加部
11a… 主巻線
11b… 主巻線
12… NPN型トランジスタ
13… NPN型トランジスタ
14… NPN型トランジスタ
15,15a〜c… 分圧用抵抗
16,16a〜c… 分圧用コンデンサ
17… PNP型トランジスタ
18… PNP型トランジスタ
19… PNP型トランジスタ
20… NPN型トランジスタ
21… PNP型トランジスタ
22… コモンモードチョークコイル
A ... Leakage current suppression circuit B ... Power conversion device 1 ... Converter 2 ... Smoothing capacitor 3 ... Inverter 4 ... Load 5 ... Power supply 6 ... Common mode voltage detection unit 7 ... Neutral point potential detection unit 8 ... Feedback unit 9 ... Voltage control Type power supply 10 ... Cancel voltage application 11a ... Main winding 11b ... Main winding 12 ... NPN transistor 13 ... NPN transistor 14 ... NPN transistors 15, 15a-c ... Voltage dividing resistors 16, 16a-c ... min Capacitor 17 ... PNP transistor 18 ... PNP transistor 19 ... PNP transistor 20 ... NPN transistor 21 ... PNP transistor 22 ... Common mode choke coil

Claims (7)

電力用半導体素子をスイッチング動作させて電力変換を行う電力変換機器の漏れ電流抑制回路であって、
前記電力変換機器のスイッチング動作によって発生するコモンモード電圧を電源ラインより検出するコモンモード電圧検出部と、
前記電力変換機器の直流電流ラインの中性点電位を検出する中性点電位検出部と、
検出した前記コモンモード電圧を、前記直流電流ラインの中性点電位と同電位とする増幅電圧を演算するフィードバック部と、
前記フィードバック部で演算した増幅電圧を発生させる電圧制御型電源部と、
発生させた前記増幅電圧を前記電力変換機器の電源ラインに印加するキャンセル電圧印加部と、
を備え、
前記電圧制御型電源部は、
複数のNPN型トランジスタと、複数のPNP型のトランジスタとを正負対称に配置し、
前記複数のNPN型トランジスタは、コモンモード電圧検出部で検出したコモンモード電圧と、前記直流電流ラインの直流電流正側との間の電圧を分圧するように接続し、
前記複数のPNP型トランジスタは、コモンモード電圧検出部で検出したコモンモード電圧と、前記直流電流ラインの直流電流負側との間の電圧を分圧するように接続することを特徴とする漏れ電流抑制回路。
A leakage current suppression circuit for a power conversion device that performs power conversion by switching a power semiconductor element,
A common mode voltage detector that detects a common mode voltage generated by a switching operation of the power conversion device from a power supply line;
A neutral point potential detection unit for detecting a neutral point potential of the DC current line of the power conversion device;
A feedback unit that calculates an amplification voltage that makes the detected common mode voltage the same potential as a neutral point potential of the DC current line;
A voltage-controlled power supply unit that generates an amplified voltage calculated by the feedback unit;
A cancel voltage application unit for applying the generated amplified voltage to a power supply line of the power conversion device;
With
The voltage-controlled power supply unit is
A plurality of NPN-type transistors and a plurality of PNP-type transistors are arranged symmetrically.
The plurality of NPN transistors are connected so as to divide a voltage between a common mode voltage detected by a common mode voltage detector and a DC current positive side of the DC current line,
The plurality of PNP transistors are connected so as to divide a voltage between a common mode voltage detected by a common mode voltage detection unit and a DC current negative side of the DC current line. circuit.
電圧制御型電源部のNPN型トランジスタは、
前記キャンセル電圧印加部と接続される第1のNPN型トランジスタと、
ベース側が前記直流電流ラインの直流電流正側と接続される第2のNPN型トランジスタとからなり、
第1のNPN型トランジスタのエミッタ側と、第2のNPN型トランジスタのベース側は、分圧用抵抗とを介して前記直流電流正側とに接続することを特徴とする請求項1に記載の漏れ電流抑制回路。
The NPN transistor of the voltage control type power supply unit is
A first NPN transistor connected to the cancel voltage application unit;
A base side comprising a second NPN transistor connected to the DC current positive side of the DC current line;
2. The leakage according to claim 1, wherein the emitter side of the first NPN transistor and the base side of the second NPN transistor are connected to the DC current positive side via a voltage dividing resistor. Current suppression circuit.
電圧制御型電源部のNPN型トランジスタは、
キャンセル電圧印加部と接続される第1のNPN型トランジスタと、
ベース側が前記直流電流ラインの直流電流正側と接続される第2のNPN型トランジスタとからなり、
第1のPNP型トランジスタのコレッタ側と、第2のNPN型トランジスタのベース側は、分圧用抵抗とを介して前記直流電流正側とに接続することを特徴とする請求項1に記載の漏れ電流抑制回路。
The NPN transistor of the voltage control type power supply unit is
A first NPN transistor connected to the cancel voltage application unit;
A base side comprising a second NPN transistor connected to the DC current positive side of the DC current line;
The leakage according to claim 1, wherein the collector side of the first PNP transistor and the base side of the second NPN transistor are connected to the DC current positive side via a voltage dividing resistor. Current suppression circuit.
前記分圧用抵抗は、複数であることを特徴とする請求項2または請求項3に記載の漏れ電流抑制回路。   The leakage current suppression circuit according to claim 2, wherein the voltage dividing resistors are plural. 前記PNP型トランジスタまたはNPN型トランジスタに対する分圧比は、キャンセル電圧印加部と接続されるトランジスタの分圧比を、他のトランジスタの分圧比よりも小さくすることを特徴する請求項1乃至4の何れか1項に記載の漏れ電流抑制回路。   5. The voltage dividing ratio with respect to the PNP type transistor or the NPN type transistor is set such that a voltage dividing ratio of a transistor connected to a cancel voltage applying unit is smaller than a voltage dividing ratio of another transistor. The leakage current suppression circuit according to item. 前記キャンセル電圧印加部は、
電源ラインに接続する巻線と、補助巻線の巻き数比は、1:1とすることを特徴とする請求項1乃至5の何れか1項に記載の漏れ電流抑制回路。
The cancel voltage application unit
6. The leakage current suppression circuit according to claim 1, wherein a winding ratio between the winding connected to the power supply line and the auxiliary winding is 1: 1.
前記インバータ装置の電源ラインにコモンモードチョークコイルを設けたことを特徴とする請求項1乃至6の何れか1項に記載の漏れ電流抑制回路。   The leakage current suppression circuit according to claim 1, wherein a common mode choke coil is provided in a power supply line of the inverter device.
JP2013211666A 2013-10-09 2013-10-09 Leakage current suppression circuit Pending JP2015076979A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013211666A JP2015076979A (en) 2013-10-09 2013-10-09 Leakage current suppression circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013211666A JP2015076979A (en) 2013-10-09 2013-10-09 Leakage current suppression circuit

Publications (1)

Publication Number Publication Date
JP2015076979A true JP2015076979A (en) 2015-04-20

Family

ID=53001445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013211666A Pending JP2015076979A (en) 2013-10-09 2013-10-09 Leakage current suppression circuit

Country Status (1)

Country Link
JP (1) JP2015076979A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107561385A (en) * 2017-08-28 2018-01-09 浙江大学 Output side transducer common-mode voltage method of testing based on high-pass filter
US10742154B2 (en) 2016-04-18 2020-08-11 Kabushiki Kaisha Toyota Jidoshokki Motor driving device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10742154B2 (en) 2016-04-18 2020-08-11 Kabushiki Kaisha Toyota Jidoshokki Motor driving device
CN107561385A (en) * 2017-08-28 2018-01-09 浙江大学 Output side transducer common-mode voltage method of testing based on high-pass filter
CN107561385B (en) * 2017-08-28 2019-05-28 浙江大学 Output side transducer common-mode voltage test method based on high-pass filter

Similar Documents

Publication Publication Date Title
JP5993886B2 (en) Noise filter
US11088614B2 (en) Conductive noise suppressor, power converter, and motor device
JP6491349B2 (en) Power converter
US8649193B2 (en) Leakage current reducing apparatus
KR101223513B1 (en) Active filter device and power converting device
US9130541B2 (en) Active EMC filter
WO2013111360A1 (en) High-frequency current reduction device
JP2010057268A (en) Conductive noise filter
JP5701631B2 (en) Leakage current suppression circuit
JP2007181341A (en) Converter device
CA3103081C (en) Power conversion device
JP5810765B2 (en) Noise reduction device and power conversion device including the same
JP2015076979A (en) Leakage current suppression circuit
JP2011135684A (en) Common mode noise reducing device
JP6189209B2 (en) Leakage current suppression circuit, photovoltaic power generation system, and motor control device
JP6178178B2 (en) Noise filter
JP5119824B2 (en) Active filter device and power conversion device
JP5840514B2 (en) Leakage current suppression circuit
JP2017055584A (en) Three-phase noise filter and ac motor driving system using the same
JP2020065409A (en) Leakage current reduction circuit
JP2016197956A (en) Gate drive device and power conversion device having the same
Jettanasen et al. Attenuation of high-frequency electromagnetic noise in a single-phase AC motor drive
JP2020010484A (en) Electric motor driver
JP6559380B1 (en) Power semiconductor module and power conversion device using the same
JP2005261076A (en) Power converter