JP2015070724A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2015070724A JP2015070724A JP2013204008A JP2013204008A JP2015070724A JP 2015070724 A JP2015070724 A JP 2015070724A JP 2013204008 A JP2013204008 A JP 2013204008A JP 2013204008 A JP2013204008 A JP 2013204008A JP 2015070724 A JP2015070724 A JP 2015070724A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- current
- limit threshold
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 71
- 238000001514 detection method Methods 0.000 claims abstract description 55
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 9
- 238000009499 grossing Methods 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
Abstract
Description
本発明は、電力変換装置に関する。 The present invention relates to a power conversion device.
電源力率を改善し入力電流に含まれる高調波成分を低減する力率改善回路として、例えば下記特許文献1に示される従来技術では、整流回路切換用スイッチおよび短絡素子を制御するコントローラにより、検出される負荷の消費電力量或いはこれを模擬できる入力電流や直流出力電圧に応じて、全波/倍電圧整流モードを選択すると共に、短絡素子の短絡開始時期と短絡時間をオープンループにて制御することで力率改善機能と昇圧機能を実現するものである。 As a power factor correction circuit that improves power source power factor and reduces harmonic components contained in input current, for example, in the prior art disclosed in Patent Document 1 below, detection is performed by a controller that controls a switch for rectifier circuit switching and a short-circuit element. The full-wave / double-voltage rectification mode is selected according to the load power consumption or the input current and DC output voltage that can simulate this, and the short-circuit start time and short-circuit time of the short-circuit element are controlled in an open loop. This realizes a power factor improvement function and a boost function.
このように構成される力率改善回路の作用は、まず、入力電流が小さい場合には、整流回路切換用スイッチをオフに制御して全波整流モードを選択すると共に、短絡素子の短絡動作を行わず、すなわち力率改善を行わないように制御し、力率改善回路の直流出力電圧を小さく制御する。次に、全波整流モードを選択した状態において、入力電流が少し大きい場合には、短絡素子の短絡開始時期および短絡時間を可変制御して断続制御し、力率改善すると共に直流出力電圧を少し大きく制御する。更に、入力電流が大きく、力率改善回路の昇圧比が所定の値を超えた場合には、整流回路切換用スイッチをオンに制御して倍電圧整流モードを選択すると共に、短絡素子の短絡動作を行わず、すなわち力率改善を行わないように制御し、力率改善回路の直流出力電圧を大きく制御する。また、倍電圧整流モードを選択した状態において、入力電流が更に大きく、更に大きな直流出力電圧が必要である場合には、短絡素子の短絡開始時期および短絡時間を可変制御し、力率改善すると共に直流出力電圧を更に大きく制御する。 The operation of the power factor correction circuit configured in this manner is as follows. First, when the input current is small, the full-wave rectification mode is selected by controlling the switch for switching the rectifier circuit to OFF, and the short-circuit operation of the short-circuit element is performed. Control is performed so that power factor improvement is not performed, and the DC output voltage of the power factor correction circuit is controlled to be small. Next, when the full-wave rectification mode is selected and the input current is a little large, the short-circuit start timing and short-circuit time of the short-circuit element are variably controlled to perform intermittent control, improving the power factor and slightly reducing the DC output voltage. Greatly control. Furthermore, when the input current is large and the step-up ratio of the power factor correction circuit exceeds a predetermined value, the voltage rectification mode is selected by turning on the switch for switching the rectifier circuit, and the short-circuit operation of the short-circuit element is performed. In other words, control is performed so as not to improve the power factor, and the DC output voltage of the power factor improving circuit is largely controlled. In addition, in the state where the voltage doubler rectification mode is selected, when the input current is larger and a larger DC output voltage is required, the short circuit start timing and the short circuit time of the short circuit element are variably controlled to improve the power factor. The DC output voltage is further controlled.
以上のように、下記特許文献1の従来技術では、整流回路切換用スイッチのオン/オフにより整流回路を全波整流モードまたは倍電圧整流モードに制御し、力率改善回路の直流出力電圧を大きく2段階に分け、この2段階に分けた領域を更に短絡素子のオープンループでの短絡可変制御により、力率改善なしと力率改善ありの2段階に分けることにより、全体で4段階の直流出力電圧領域を構成し、これにより直流出力電圧の出力範囲を拡大しつつ、高負荷側での力率を改善することができる。 As described above, in the prior art disclosed in Patent Document 1, the rectifier circuit is controlled to the full-wave rectification mode or the double voltage rectification mode by turning on / off the rectifier circuit switching switch, and the DC output voltage of the power factor correction circuit is increased. Divided into two stages, and the area divided into two stages is further divided into two stages, with no power factor improvement and with power factor improvement, by the short-circuit variable control in the open loop of the short-circuiting element, so that a total of four stages of DC output By configuring the voltage region, and thereby expanding the output range of the DC output voltage, the power factor on the high load side can be improved.
また、電源力率を改善しながら入力電流に含まれる高調波成分を低減するための他の従来技術として、例えば下記特許文献2に示される従来技術は、負荷に応じて設定された直流出力電圧基準値と平滑コンデンサの端子間電圧との偏差値に応じて直流電圧制御信号を出力する直流電圧制御部を設け、また、直流電圧制御部からの制御信号と交流電源に同期した正弦波状の同期信号との積から電流基準信号を出力する電流基準演算部を設ける。この電流基準信号と整流素子の交流側電流とを比較することでスイッチ素子を高周波でオン/オフ制御し、交流入力電流を正弦波状に制御しながら直流出力電圧を所望の値に制御するものであり、電源力率をほぼ1とし、高調波の発生を抑制することができる。
Further, as another conventional technique for reducing harmonic components included in the input current while improving the power factor of the power supply, for example, the conventional technique shown in
しかしながら、上記特許文献1、2の従来技術によれば短絡素子の制御パターンが限定される。すなわちこれらの従来技術では、例えば全負荷領域において電流をフィードバックする高周波スイッチングモード(特許文献2)と電流オープンループ制御の部分スイッチングモード(特許文献1)との何れかに短絡素子の制御パターンが限定される。従って、これらの従来技術は低負荷領域において直流出力電圧が昇圧し過ぎるのを避けるために短絡素子を動作させず、力率改善が行われない。そのため、低負荷領域では入力電流の波形歪みが大きく、高調波成分を多く含む電流がリアクトルを流れてしまい、リアクトル鉄損が増大し、これにより力率改善回路の交直変換効率が低下してしまう。
However, according to the conventional techniques of
また、上記特許文献1の従来技術において力率改善を行う際の短絡素子の短絡制御は、短絡開始時期および短絡時間をオープンループにて制御し、電源周期に対し一定区間だけ短絡動作を行う部分スイッチング方式であるため、力率改善および直流出力電圧の昇圧ができるものの、高調波発生量が多くなる高負荷側ではその効果が小さい。そのため、今後の高調波規制強化に伴い、従来技術にて充分な力率改善効果すなわち高調波抑制能力を得るためには、大きなインダクタンス値を有するリアクトルを必要とし、そのため、交直変換効率の低下、回路の大型化、コストアップ等の問題が生じる。また、高調波発生量を一定レベルに抑制しつつ直流出力電圧を昇圧する場合、昇圧能力に限界があるため、高負荷側での運転が不安定になったり、高負荷側での安定運転を考えると負荷の選択幅が狭くなったりしてしまう。 Further, the short-circuit control of the short-circuit element when performing the power factor improvement in the prior art of Patent Document 1 described above is a part in which the short-circuit start timing and the short-circuit time are controlled by an open loop, and the short-circuit operation is performed only for a certain interval with respect to the power cycle. Although it is a switching system, the power factor can be improved and the DC output voltage can be boosted, but the effect is small on the high load side where the amount of harmonic generation increases. Therefore, in order to obtain a sufficient power factor improvement effect in the conventional technology, that is, a harmonic suppression capability, with a future harmonic regulation strengthening, a reactor having a large inductance value is required. Problems such as circuit enlargement and cost increase arise. In addition, when boosting the DC output voltage while suppressing the amount of harmonics generated to a certain level, there is a limit to the boosting capability, so operation on the high load side becomes unstable or stable operation on the high load side. If you think about it, the selection range of the load becomes narrow.
本発明は、上記に鑑みてなされたものであって、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる電力変換装置を得ることを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to obtain a power conversion device that can satisfy high boosting performance and harmonic standards while achieving high efficiency over the entire operation region of the load. To do.
上述した課題を解決し、目的を達成するために、本発明は、交流電源からの交流電力を直流電力に変換する整流回路と、前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、前記交流電源の半周期より短い期間内で電源電流が、上限閾値からこの上限閾値より小さい下限閾値までの範囲内に収まるように前記短絡部を制御するスイッチングパルスを生成して駆動信号として出力する制御部と、を備えたことを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention includes a rectifier circuit that converts AC power from an AC power source into DC power, and a reactor connected between the AC power source and the rectifier circuit. And the short-circuit portion that short-circuits the AC power supply, and the short-circuit portion is controlled so that the power supply current is within the range from the upper-limit threshold value to the lower-limit threshold value that is smaller than the upper-limit threshold value within a period shorter than a half cycle of the AC power supply And a control unit that generates a switching pulse to be output and outputs it as a drive signal.
この発明によれば、交流電源からの電流のピークを抑制するようにしたので、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる、という効果を奏する。 According to the present invention, since the peak of the current from the AC power supply is suppressed, the effect of being able to satisfy the high boosting performance and the harmonic standard while improving the efficiency over the entire operation region of the load. Play.
以下に、本発明に係る電力変換装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Hereinafter, an embodiment of a power converter according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態1.
図1は、本発明の実施の形態1に係る電力変換装置100の構成例を示す図である。図2は、本発明の実施の形態1に係る電力変換装置100の動作を説明するための第1の図である。図3は、本発明の実施の形態1に係る電力変換装置100の動作を説明するための第2の図である。図4は、本発明の実施の形態1に係る電力変換装置100の動作を説明するための第3の図である。図5は、本発明の実施の形態1に係る電力変換装置100の動作を説明するための第4の図である。
Embodiment 1 FIG.
FIG. 1 is a diagram showing a configuration example of a
図1に示される電力変換装置100は、交流電源1から供給される交流電圧に基づいて直流電圧を生成し、直流負荷10(図2参照)に対して供給するものであり、リアクタ2、電流検出手段9、整流回路3、平滑コンデンサ4、直流電圧検出部5、電源電圧検出部6、制御部20、および短絡部30を備える。
A
リアクタ2は、整流回路3の一方の入力端と交流電源1との間に挿入されている。整流回路3はリアクタ2を介して交流電源1に接続されており、交流電源1の交流電圧を直流電圧に変換する。図示例の整流回路3は4つのダイオードを組み合わせたダイオードブリッジで構成されているが、これに限定されるものではなく例えばダイオード接続されたMOSFETなどの単方向導通素子を組み合わせて構成してもよい。
The
整流回路3の出力端間には平滑コンデンサ4が接続されており、平滑コンデンサ4は整流回路3から出力された全波整流波形の電圧を平滑化する。平滑コンデンサ4の両端には直流負荷10が並列に接続されている。
A smoothing capacitor 4 is connected between the output terminals of the
電流検出手段9は電流検出素子8および電流検出部7から成る。電流検出素子8はリアクタ2と整流回路3の間に接続され、接続位置における電流値を検出する。電流検出素子8は例えばカレントトランスやシャント抵抗などである。電流検出部7は、増幅器等(増幅またはレベルシフト回路を含む)で実現され、電流検出素子8で検出された電流に比例した電圧を制御部20が取り扱い可能な範囲内(低圧内)の電流検出電圧(Vis)に変換してこれを電流検出値として出力する。直流電圧検出部5は、増幅器等で実現され、平滑コンデンサ4の両端電圧を検出し、検出された電圧を制御部20が取り扱い可能な範囲内(低圧内)の値に変換してこれを電圧検出値として出力する。
The current detection means 9 includes a current detection element 8 and a current detection unit 7. The current detection element 8 is connected between the
短絡部30は、リアクタ2を介して交流電源1に並列に接続されたダイオードブリッジ31と、ダイオードブリッジ31の両出力端に接続された短絡素子32とから構成され、双方向スイッチとして動作する。短絡素子32が例えばMOSFETである場合、短絡素子32のゲートはパルス変換部22に接続され、パルス変換部22からのゲート駆動信号(駆動信号Sa1)によって短絡素子32がオン/オフするように構成され、短絡素子32がオンされたとき、リアクタ2およびダイオードブリッジ31を介して交流電源1が短絡する。
The short-
制御部20は駆動信号生成部21とパルス変換部22とから成り、制御部20はマイコンやCPU等で構成される。
The
駆動信号生成部21は電圧検出部(5,6)で検出された電圧検出値(Vdc,Vs)に基づいて、短絡部30の短絡素子32を制御するための駆動信号Saを生成する。駆動信号生成部21では駆動信号Saの他にも上限閾値電圧Vrefおよびポート出力Sbが生成される。これらの信号に関しては後述する。
The drive
パルス変換部22には、短絡部30がオンとなったときに流れる電源電流Is(短絡電流)の上限を規制する上限閾値と、上限閾値より小さい値に設定された下限閾値とが設定されており、パルス変換部22は、駆動信号生成部21からの駆動信号Sa(部分スイッチングパルス)のハイレベル期間(駆動信号Saがオンされてからオフされるまでの期間:図3(b)のオン期間t)内に検出される交流電源1の電流検出値(Is)が上限閾値から下限閾値までの範囲内(電流制御範囲w)に収まるように駆動信号Saを複数のパルスに分割し、分割された複数のパルスを短絡部30の駆動信号Sa1として出力する。なお、パルス変換部22ではこの駆動信号Sa1を生成する動作が交流電源1の正極性または負極性のそれぞれにおいて行われる。パルス変換部22の詳細は後述する。
The
次に、本実施の形態の電力変換装置100の動作について説明する。まず、パルス変換部22がパルス変換を行っていないときの動作を説明する。なお、電流オープンループ制御において電源半周期に短絡部30を1回から複数回オン/オフさせることを部分スイッチングパルスモードと称する。
Next, the operation of the
図2(a)には電力変換装置100を構成するリアクタ2、短絡部30、整流回路3、および平滑コンデンサ4から成る簡易回路が示され、短絡部30のオン/オフ時における電流経路が示されている。図2(b)には部分スイッチングパルスモードで交流電源1の正極側半周期に短絡素子32を1回スイッチングさせたときの各種波形が示されている。
2A shows a simple circuit including the
図2(a)に示される短絡部30がオンされたとき、交流電源1、リアクタ2、および短絡部30から成る閉回路が形成され、交流電源1がリアクタ2を介して短絡される。そのためこの閉回路に電源電流Isが流れてリアクタ2に磁気エネルギー(1/2・LI2)が蓄積される。この蓄積エネルギーは、短絡部30がオフされると同時に、直流負荷10側に放出されて整流回路3で整流されて平滑コンデンサ4に転送される。この一連の動作により、図2(b)に示すような電源電流Isが流れ、力率改善無しのパッシブモードよりも電源電流Isの通電角を広げることができ、力率を改善できる。
When the short-
なお、部分スイッチングパルスモードでは、短絡部30の短絡開始時間と短絡継続時間を制御することで、リアクタ2に蓄積されるエネルギーを制御でき、直流出力電圧Vdcを無段階で昇圧させることができる。また、図2(b)では、部分スイッチングパルスモードにおける動作の一例として電源半周期中に短絡部30を1回スイッチングさせる場合の駆動信号Sa1(シングルパルス)が示されているが、電源半周期中に短絡部30をスイッチングさせる回数は2回以上であってもよい。
In the partial switching pulse mode, the energy accumulated in the
次に、パルス変換部22を動作させていないときの電源電流Isの波形とパルス変換部22を動作させているときの電源電流Isの波形とを対比して説明する。
Next, the waveform of the power supply current Is when the
図3(a)には、パルス変換部22を動作させていないとき、すなわち駆動信号生成部21からのシングルパルス(駆動信号Sa)を複数パルスに変換せずに駆動信号Sa1として短絡部30へ出力したときの各種波形が示されている。
In FIG. 3A, when the
パルス変換部22が動作していない場合、駆動信号生成部21で生成された駆動信号Saがオンされたタイミングで駆動信号Sa1がオンとなり、駆動信号Saがオンされている期間(オン時間)では駆動信号Sa1もこのオン時間と等しい期間だけオンになる。従って、短絡素子32の短絡時間は電源電圧Vsが昇圧する際に駆動信号Saのオン時間に比例して長くなり、図示例のように電源電流Isが増加する。そして電源電流Isが所定の値に達したときに駆動信号Saがオフにされ、駆動信号Saがオフされたタイミングで駆動信号Sa1がオフとなる。このように短絡素子32の短絡時間を長くした場合、リアクタ2にはより多くのエネルギーを蓄積することができるものの、電源電流Isのピークが大きくなるため、力率の悪化、高調波成分の増加、回路損失の増加等の問題が生じる。
When the
図3(b)には、パルス変換部22を動作させているとき、すなわち駆動信号生成部21からのシングルパルス(駆動信号Sa)を複数パルスに変換して駆動信号Sa1として短絡部30へ出力したときの各種波形が示されている。
In FIG. 3B, when the
パルス変換部22が動作している場合、駆動信号生成部21で生成された駆動信号Saがオンされたタイミングで駆動信号Sa1がオンとなり電源電流Isが増加する。電源電流Isの増加に伴って電流検出部7で検出される電流検出値は上昇するが、駆動信号Saがオンの期間中に電流検出値が上限閾値を超えたとき、パルス変換部22は駆動信号Sa1をオフにする。このことにより電源電流Isが低下して電流検出部7で検出される電流検出値が下降する。その後、駆動信号Saがオンの期間中に電流検出値が下限閾値を下回ったとき、パルス変換部22は再び駆動信号Sa1をオンにする。このことにより電源電流Isは再び増加して電流検出部7で検出される電流検出値が上昇する。
When the
このように、駆動信号Saがオン期間t内において駆動信号Sa1のオン/オフが繰り返される結果、オン期間t内の電源電流Isのピーク値は電流制御範囲w内に制御される。従って、直流出力電圧Vdcを比較的高い値にまで昇圧させる場合でも、図3(b)に示されるオン期間t内の電源電流Isのピーク値は、図3(a)に示される電源電流Isのピーク値(駆動信号Sa1がオフされたときのピーク値)よりも抑制される。 As described above, as a result of the driving signal Sa1 being repeatedly turned on / off within the on period t, the peak value of the power supply current Is within the on period t is controlled within the current control range w. Therefore, even when the DC output voltage Vdc is boosted to a relatively high value, the peak value of the power supply current Is in the on period t shown in FIG. 3B is the power supply current Is shown in FIG. Than the peak value (the peak value when the drive signal Sa1 is turned off).
なお、図4のように上限閾値と下限閾値を調整することにより、上述したオン期間t内における駆動信号Sa1のスイッチング回数が制御され、電源電流Isの波形を変化させることができる。図4(a)に示される電流制御範囲w1は図4(b)に示される電流制御範囲w2よりも広くなるように設定されている。このように上限閾値と下限閾値を調整することにより、リアクタ2、直流負荷10、規格(例えば高調波規格)に応じて性能を満たすように制御することができる。
Note that by adjusting the upper and lower thresholds as shown in FIG. 4, the number of switching times of the drive signal Sa1 within the above-described on-period t is controlled, and the waveform of the power supply current Is can be changed. The current control range w1 shown in FIG. 4 (a) is set to be wider than the current control range w2 shown in FIG. 4 (b). Thus, by adjusting the upper limit threshold and the lower limit threshold, it is possible to control to satisfy the performance according to the
なお、本実施の形態では、駆動信号Saのオン期間tがパルス変換部22におけるパルス変換許可期間として設定されている場合の構成例を説明したが、パルス変換許可期間は必ずしも駆動信号Saのオン時間と同じである必要性はなく、図5(a)のように駆動信号Saのオン時間よりも短い時間をパルス変換許可期間t1として設定してもよい。
In the present embodiment, the configuration example in which the ON period t of the drive signal Sa is set as the pulse conversion permission period in the
図5(a)の構成例によれば、駆動信号生成部21で生成された駆動信号Saがオンされたタイミングで駆動信号Sa1がオンとなり、このことにより電源電流Isが増加するが、パルス変換許可期間t1に至る前の時点で電流検出値(Is)が上限閾値を超えた場合でもパルス変換部22ではパルス変換が行われず、パルス変換許可期間t1の開始を示すパルスがオンとなったとき、駆動信号Sa1がオフとなり電源電流Isが低下する。その後、パルス変換許可期間t1内において電流検出値が下限閾値を下回ったとき、パルス変換部22では駆動信号Sa1がオンされて電源電流Isが増加する。その後、パルス変換許可期間t1内において電流検出値が上限閾値を超えたとき、パルス変換部22では駆動信号Sa1がオフにされて再び電源電流Isが減少する。
According to the configuration example of FIG. 5A, the drive signal Sa1 is turned on at the timing when the drive signal Sa generated by the drive
このように駆動信号Saのオン時間よりも短い時間がパルス変換許可期間t1として設定されている場合でもパルス変換許可期間t1内における電源電流Isのピーク値は電流制御範囲w内に制御される。その結果、駆動信号Saのオン期間tと等しいパルス変換許可期間が設定されている場合に比べて駆動信号Sa1のスイッチング回数が低減され、素子の損失抑制による温度上昇対策やノイズの低減が可能である。 Thus, even when the time shorter than the ON time of the drive signal Sa is set as the pulse conversion permission period t1, the peak value of the power supply current Is in the pulse conversion permission period t1 is controlled within the current control range w. As a result, the number of switching times of the drive signal Sa1 is reduced as compared with the case where a pulse conversion permission period equal to the ON period t of the drive signal Sa is set, and it is possible to take measures against temperature rise and reduce noise by suppressing element loss. is there.
なお、本実施の形態では、パルス変換部22に設定される上限閾値および下限閾値が電源半周期中で一定値となるように構成した例を説明したが、上限閾値および下限閾値は必ずしも一定値である必要性はなく、図5(b)のように、例えば電源電圧Vsのゼロクロスからの経過時間に応じて上限閾値および下限閾値を変化させるように構成してもよい。
In the present embodiment, an example has been described in which the upper threshold and the lower threshold set in the
図5(b)の構成例によれば、駆動信号Saがオンされたタイミングで駆動信号Sa1がオンとなり、このことにより電源電流Isが増加する。そして、パルス変換部22ではゼロクロス時点からの所定期間T1が経過するまでは上限閾値1と上限閾値1よりも低い閾値である下限閾値1とに従ってパルス変換が行われ、その結果、ゼロクロス時点からの所定期間T1においては電源電流Isのピーク値が電流制御範囲w1内に制御される。さらに、所定時間T1が経過した時点から所定期間T2が経過するまでは、例えば上限閾値1よりも高い閾値である上限閾値2と、上限閾値2よりも低い閾値である下限閾値2とに従ってパルス変換が行われ、その結果、所定期間T2においては電源電流Isのピーク値が電流制御範囲w2内に制御される。さらに、所定時間T2が経過した時点から駆動信号Saがオフになるまでの期間T3では、例えば上限閾値1と、下限閾値1とに従ってパルス変換が行われ、その結果、所定期間T3においては電源電流Isのピーク値が電流制御範囲w1内に制御される。
According to the configuration example of FIG. 5B, the drive signal Sa1 is turned on at the timing when the drive signal Sa is turned on, which increases the power supply current Is. Then, the
このように構成することにより、特定次数の高調波成分が高調波規制値に対して多く発生している場合に、その大きさを低減することができる。 By comprising in this way, when many harmonic components of a specific order generate | occur | produce with respect to a harmonic regulation value, the magnitude | size can be reduced.
以上に説明したように本実施の形態の電力変換装置100は、交流電源1からの交流電力を直流電力に変換する整流回路3と、交流電源1と整流回路3との間に接続されたリアクタ2を介して交流電源1を短絡する短絡部30と、交流電源1の半周期より短い期間内(例えばオン期間tまたはパルス変換許可期間t1)で検出される電流検出値(Is)が、上限閾値からこの上限閾値より小さい下限閾値までの範囲(電流制御範囲w)内に収まるように短絡部30を制御するスイッチングパルスを生成して駆動信号Sa1として出力する制御部20と、を備える。この構成により、従来の簡易スイッチングコンバータに比べて、電源電流Isのピークを抑えながら直流出力電圧Vdcを昇圧させることができる。また、電源電流Isのピークを抑制することができるため、短絡電流による電源電流Isのひずみを抑制することができ、高調波成分を抑制することが可能である。また、電源電流Isのピークを抑制することができるため、電源電流Isの通流期間を拡張することができ、力率を向上させることが可能である。また、電源電流Isのピークを抑制することができるため、交流電源1のフィルタ回路等の部品の容量増加を抑制することができ、コストアップを抑制することが可能である。また、本実施の形態の電力変換装置100によれば、電源半周期で複数回スイッチングを実施させる場合にも、各スイッチングパルスの設定時間の設計が不要となり、正負極に対する電流上限、下限での閾値設計が可能となるため、制御設計が比較的容易となる。
As described above, the
実施の形態2.
図6は、本発明の実施の形態2に係るパルス変換部22Aの第1の構成例を示す図である。図7は、本発明の実施の形態2に係る電力変換装置100の動作を説明するための図である。実施の形態1と異なる点は、パルス変換部22Aがヒステリシスコンパレータ(正極側ヒステリシスコンパレータHCH,負極側ヒステリシスコンパレータHCL)および論理ICで構成されている点である。実施の形態1と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
FIG. 6 is a diagram showing a first configuration example of the
正極側ヒステリシスコンパレータHCHには電流検出部7の出力(電流検出電圧Vis)と駆動信号生成部21から出力されるパルス制御用の正極側上限閾値電圧VrefHとが入力される。負極側ヒステリシスコンパレータHCLには電流検出電圧Visと駆動信号生成部21からのパルス制御用の負極側上限閾値電圧VrefLとが入力される。なお、電流検出部7は電流検出素子8の出力段にレベルシフト回路および増幅器を持たせており、低圧系電源Vdに対して1/2Vdを0A相当(基準)として交流値を正側のみで出力している。これにより電流極性によらず検出が可能となる。
The output (current detection voltage Vis) of the current detection unit 7 and the positive-side upper limit threshold voltage VrefH for pulse control output from the drive
本実施の形態におけるパルス変換部22Aの動作を図7を用いて説明する。正極側ヒステリシスコンパレータHCHでは、(1)式で算出される正極側上限閾値VTHH(H)と(2)式で算出される正極側下限閾値VTHH(L)と正極側上限閾値電圧VrefHとの関係によりヒステリシスΔが決まり、正極側ヒステリシスコンパレータHCHの出力がNOT論理IC3で反転され、AND論理IC2’ではNOT論理IC3の出力と駆動信号SaとのAND論理がとられて正極側駆動信号SaHが出力される。
The operation of the
負極側ヒステリシスコンパレータHCLでは、(1)式で算出される負極側上限閾値VTHL(H)と(2)式で算出される負極側下限閾値VTHL(L)と負極側上限閾値電圧VrefLとの関係によりヒステリシスΔが決まり、AND論理IC2では負極側ヒステリシスコンパレータHCLの出力と駆動信号SaとのAND論理がとられて負極側駆動信号SaLが出力される。そして、AND論理IC4では正極側駆動信号SaHと負極側駆動信号SaLのAND論理がとられ、AND論理の結果が駆動信号Sa1として出力される。なお、(1)式および(2)式の上限閾値電圧Vrefは正極側上限閾値電圧VrefHまたは負極側上限閾値電圧VrefLを表し、VOLはオペアンプの出力飽和電圧を表す。 In the negative-side hysteresis comparator HCL, the relationship between the negative-side upper limit threshold VTHL (H) calculated by the equation (1) and the negative-side lower limit threshold VTHL (L) calculated by the equation (2) and the negative-side upper threshold voltage VrefL. Therefore, the AND logic IC2 takes the AND logic of the output of the negative-side hysteresis comparator HCL and the drive signal Sa and outputs the negative-side drive signal SaL. The AND logic IC4 takes the AND logic of the positive drive signal SaH and the negative drive signal SaL, and outputs the AND logic result as the drive signal Sa1. In the equations (1) and (2), the upper limit threshold voltage Vref represents the positive-side upper limit threshold voltage VrefH or the negative-side upper limit threshold voltage VrefL, and VOL represents the output saturation voltage of the operational amplifier.
上記のようなヒステリシスコンパレータを複数個設けたパルス変換部22Aを用いることにより、電流極性によらずパルス生成することが可能となり、図7に示すように電源電流Isの波形を制御することができる。従って電源電流Is(短絡電流)のピーク値を抑制しつつ、直流出力電圧Vdcを昇圧することが可能となる。また、図6に記載のヒステリシスコンパレータであれば、抵抗R1、R2、R3の抵抗値を変化させることでヒステリシスΔの幅を変更することができる。例えば、スイッチと抵抗との直列回路を抵抗R2(R2’)と並列に接続することで、このスイッチの開閉により合成抵抗値を切替えることができる。
By using the
図8は、パルス制御用上限閾値電圧生成回路の構成図である。上限閾値電圧Vrefは図8(a)または図8(b)に示される回路を用いることにより変化させることができる。 FIG. 8 is a configuration diagram of an upper threshold voltage generation circuit for pulse control. The upper threshold voltage Vref can be changed by using the circuit shown in FIG. 8A or 8B.
図8(a)の回路は駆動信号生成部21のポート出力Sb(PWM信号)をローパスフィルタにより直流値に変換することで上限閾値電圧Vrefを生成している。この場合、PWM信号のDUTYを制御することで上限閾値電圧Vrefの値をシームレスに変更することができる。図8(b)の回路は、駆動信号生成部21のポート出力Sbで開閉器(TR)を駆動することにより抵抗Rb、Rcの分圧比で上限閾値電圧Vrefの値を段階的に変更することができる。なお、図8(a)、(b)に示される回路以外にも制御IC等を用いて上限閾値電圧Vrefを制御してもよい。
The circuit in FIG. 8A generates the upper limit threshold voltage Vref by converting the port output Sb (PWM signal) of the drive
図9は、本発明の実施の形態2に係るパルス変換部22Bの第2の構成例を示す図である。図7のパルス変換部22Aとの相違点は、正極側ヒステリシスコンパレータHCHを構成する論理IC1’の+側に電流検出部7の出力が入力され、論理IC1’の−側に正極側上限閾値電圧VrefHが入力されている点と、負極側ヒステリシスコンパレータHCLを構成する論理IC1の+側に電流検出部7の出力が入力され、論理IC1の−側に負極側上限閾値電圧VrefLが入力されている点である。このパルス変換部22BではVrefを中心値として各ヒステリシスコンパレータ(HCH,HCL)が動作する。なお、ヒステリシスコンパレータを直列に接続して実現したとしても同様の効果が得られることは言うまでもない。
FIG. 9 is a diagram illustrating a second configuration example of the
なお、実施の形態2のパルス変換部22A、22Bで用いられる駆動信号Saはシングルパルスに限定されるものではなく、複数パルスであってもよい。また、実施の形態2のパルス変換部22A、22Bに設定される上限閾値および下限閾値は、電源半周期中で必ずしも一定値である必要性はなく、図5(b)で説明したように電源電圧Vsのゼロクロスからの経過時間に応じて変化させるように構成してもよい。また、実施の形態2では電流検出部7の出力が低圧系電源Vdに対して1/2Vdを0A相当として正負の値を出力しているが、電流検出部7内部で整流して出力したとしても問題はない。その場合、パルス変換回路22A,22Bのヒステリシスコンパレータは一つで実施可能である。また、実施の形態2ではヒステリシスコンパレータをH/Wで構成した例を説明したが、S/Wで実施したとしても同様の効果が得られることは言うまでもない。また、実施の形態2の電力変換装置100によれば、負荷条件によらず好適なスイッチング回数およびパルスタイミングで制御することができるため、設計負担の低減が可能である。
Note that the drive signal Sa used in the
実施の形態3.
実施の形態2ではH/Wにてコンパレータを構成していたが、そのパルスパターンをマイコンに取り込むことで、電流センサおよびパルス変換部を持たずとも電流を制御することが可能となる。電流パターンの取り込みについて以下に説明する。
In the second embodiment, the comparator is configured by H / W, but by taking the pulse pattern into the microcomputer, the current can be controlled without having a current sensor and a pulse conversion unit. The current pattern capture will be described below.
実施の形態2の構成において駆動信号Sa1をマイコンの入力ポートで検出する。マイコン内のタイマーでパルスのオン/オフ時間を計測し、記憶する。記憶されたパルスパターンを運転条件(温度等の環境条件や負荷条件等)、運転モード、電力もしくは電源電流情報と関連付けてテーブル化させてフィードフォワード制御を形成する。実施の形態3の電力変換装置100によれば、電流センサおよびパルス変換部22A、22Bを持たないため、低コストで実現することができる。
In the configuration of the second embodiment, the drive signal Sa1 is detected at the input port of the microcomputer. The timer measures the pulse on / off time and stores it. The stored pulse pattern is tabulated in association with operation conditions (environmental conditions such as temperature and load conditions), operation mode, power, or power supply current information to form feedforward control. According to the
なお、制御部20は、直流出力電圧Vdcの検出情報に基づき電源半周期中の1パルス目のパルス幅のみをフィードバック制御することで電源変動やバラツキの影響による直流出力電圧の変動を抑制することができ、安定した直流出力電圧Vdcを得ることが可能となる。また、フィードフォワード制御する対象は1パルス目には限らない。
Note that the
本実施の形態の電力変換装置100によれば、負荷条件によらず好適なスイッチング回数およびパルスタイミングにて制御することができるため、設計負荷の低減が可能である。
According to
なお、実施の形態1〜3の制御部20は、運転条件に基づいて、交流電源の半周期より短い期間(オン期間tまたはパルス変換許可期間t1)または、上限閾値から下限閾値までの範囲(電流制御範囲w)少なくとも一方を変更するように構成してもよい。運転条件とは、例えばモータが直流負荷10として用いられている場合、モータの回転数や負荷トルクといった条件である。このように運転条件により交流電源の半周期より短い期間または電流制御範囲wの少なくとも一方を変更する手段を具備した場合、低負荷時には通流幅を拡張して力率向上を図ることができ、高負荷側においては国内高調波規格により入力電力が大きいところでは電力に応じた補正がかかるため、多少高調波成分が増加してもスイッチング回数を低減させて高効率化および低ノイズ化などの対策が可能となる。
In addition, the
また、実施の形態1〜3の電力変換装置100は、電流検出部7で検出された電流検出値を用いて駆動信号Sa1を生成するように構成されているが、電流検出部7を用いずに制御部20で電源電流を検出して駆動信号Sa1を生成するように構成してもよい。
Moreover, although the
なお、本発明の実施の形態は、本発明の内容の一例を示すものであり、更なる別の公知技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは無論である。 Note that the embodiment of the present invention shows an example of the contents of the present invention, and can be combined with another known technique, and a part thereof is not deviated from the gist of the present invention. Of course, it is possible to change the configuration such as omission.
以上のように、本発明は、電力変換装置に適用可能であり、特に、負荷の運転領域全体に渡り高効率化を図りながら、高昇圧性能と高調波規格を満たすことができる発明として有用である。 As described above, the present invention can be applied to a power conversion device, and is particularly useful as an invention that can satisfy high boosting performance and harmonic standards while achieving high efficiency over the entire operation region of the load. is there.
1 交流電源、2 リアクタ、3 整流回路、4 平滑コンデンサ、5 直流電圧検出部、6 電源電圧検出部、7 電流検出部、8 電流検出素子、9 電流検出手段、10 直流負荷、20 制御部、21 駆動信号生成部、22,22A,22B パルス変換部、30 短絡部、31 ダイオードブリッジ、32 短絡素子、100 電力変換装置。 1 AC power supply, 2 reactor, 3 rectifier circuit, 4 smoothing capacitor, 5 DC voltage detection unit, 6 power supply voltage detection unit, 7 current detection unit, 8 current detection element, 9 current detection means, 10 DC load, 20 control unit, 21 drive signal generation part, 22, 22A, 22B pulse conversion part, 30 short circuit part, 31 diode bridge, 32 short circuit element, 100 power converter.
Claims (15)
前記交流電源と前記整流回路との間に接続されたリアクタを介して前記交流電源を短絡する短絡部と、
前記交流電源の半周期より短い期間内で電源電流が、上限閾値からこの上限閾値より小さい下限閾値までの範囲内に収まるように前記短絡部を制御するスイッチングパルスを生成して駆動信号として出力する制御部と、
を備えたことを特徴とする電力変換装置。 A rectifier circuit that converts AC power from an AC power source into DC power;
A short-circuit unit that short-circuits the AC power source via a reactor connected between the AC power source and the rectifier circuit;
A switching pulse for controlling the short-circuit unit is generated and output as a drive signal so that the power supply current falls within the range from the upper limit threshold to the lower limit threshold smaller than the upper limit threshold within a period shorter than a half cycle of the AC power supply. A control unit;
A power conversion device comprising:
前記制御部は、前記電源電圧検出部で検出されたゼロクロス点からの経過時間に応じて前記上限閾値および前記下限閾値を変化させることを特徴とする請求項1から3の何れか1項に記載の電力変換装置。 A power supply voltage detector that detects the zero cross point of the power supply voltage
The said control part changes the said upper limit threshold value and the said lower limit threshold value according to the elapsed time from the zero crossing point detected by the said power supply voltage detection part, The any one of Claim 1 to 3 characterized by the above-mentioned. Power converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013204008A JP5868920B2 (en) | 2013-09-30 | 2013-09-30 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013204008A JP5868920B2 (en) | 2013-09-30 | 2013-09-30 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015070724A true JP2015070724A (en) | 2015-04-13 |
JP5868920B2 JP5868920B2 (en) | 2016-02-24 |
Family
ID=52836917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013204008A Active JP5868920B2 (en) | 2013-09-30 | 2013-09-30 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5868920B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016189864A (en) * | 2015-03-31 | 2016-11-10 | 京楽産業.株式会社 | Game machine |
WO2017134794A1 (en) * | 2016-02-04 | 2017-08-10 | 三菱電機株式会社 | Power conversion device |
US9866140B2 (en) | 2014-09-30 | 2018-01-09 | Mitsubishi Electric Corporation | AC/DC power converting apparatus with AC source shortcircuiting for power factor correction and harmonic suppression |
US9929637B2 (en) | 2014-09-26 | 2018-03-27 | Mitsubishi Electric Corporation | Power converting device |
US9941780B2 (en) | 2014-09-30 | 2018-04-10 | Mitsubishi Electric Corporation | Power conversion device with correction of reactor inductance based on detected current |
JPWO2017085817A1 (en) * | 2015-11-18 | 2018-04-12 | 三菱電機株式会社 | Power converter |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106464150B (en) | 2014-07-08 | 2019-04-30 | 三菱电机株式会社 | Power inverter |
CN106537750B (en) | 2014-08-05 | 2019-08-20 | 三菱电机株式会社 | Power inverter |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005253284A (en) * | 2004-01-08 | 2005-09-15 | Fujitsu General Ltd | Power supply device |
-
2013
- 2013-09-30 JP JP2013204008A patent/JP5868920B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005253284A (en) * | 2004-01-08 | 2005-09-15 | Fujitsu General Ltd | Power supply device |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9929637B2 (en) | 2014-09-26 | 2018-03-27 | Mitsubishi Electric Corporation | Power converting device |
US9866140B2 (en) | 2014-09-30 | 2018-01-09 | Mitsubishi Electric Corporation | AC/DC power converting apparatus with AC source shortcircuiting for power factor correction and harmonic suppression |
US9941780B2 (en) | 2014-09-30 | 2018-04-10 | Mitsubishi Electric Corporation | Power conversion device with correction of reactor inductance based on detected current |
JP2016189864A (en) * | 2015-03-31 | 2016-11-10 | 京楽産業.株式会社 | Game machine |
JPWO2017085817A1 (en) * | 2015-11-18 | 2018-04-12 | 三菱電機株式会社 | Power converter |
WO2017134794A1 (en) * | 2016-02-04 | 2017-08-10 | 三菱電機株式会社 | Power conversion device |
JPWO2017134794A1 (en) * | 2016-02-04 | 2018-08-30 | 三菱電機株式会社 | Power converter |
Also Published As
Publication number | Publication date |
---|---|
JP5868920B2 (en) | 2016-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5868920B2 (en) | Power converter | |
JP6147209B2 (en) | Power converter | |
JP6279080B2 (en) | Power converter | |
JP5136364B2 (en) | Control method of power factor correction circuit | |
JP5768886B2 (en) | Switching power supply | |
US8503204B2 (en) | Power converter circuit | |
WO2014034529A1 (en) | Switching power supply device | |
JP2009296840A (en) | Switching power supply | |
US9866140B2 (en) | AC/DC power converting apparatus with AC source shortcircuiting for power factor correction and harmonic suppression | |
JP2013192440A (en) | Switching power supply | |
US20130336031A1 (en) | AC/DC Power Conversion Methods and Apparatus | |
JP6065753B2 (en) | DC / DC converter and battery charge / discharge device | |
JP6400103B2 (en) | Power converter | |
TWI467900B (en) | Buck regulator | |
JP5007966B2 (en) | AC-DC converter | |
JP2006136046A (en) | Power factor improving device | |
JP6505261B2 (en) | Power converter | |
JP6286380B2 (en) | Power converter | |
JP5577933B2 (en) | converter | |
JP6598874B2 (en) | Power converter | |
JP2000197351A (en) | Power supply having improved power factor | |
JP2012029397A (en) | Load driving device | |
JP6410832B2 (en) | Power converter | |
JP2022072321A (en) | Power conversion circuit | |
John et al. | Power quality improvement and ripple cancellation in Zeta converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151014 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20151022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5868920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |