JP2015052963A - ストレージ装置の試験装置、試験方法、および試験プログラム - Google Patents
ストレージ装置の試験装置、試験方法、および試験プログラム Download PDFInfo
- Publication number
- JP2015052963A JP2015052963A JP2013186007A JP2013186007A JP2015052963A JP 2015052963 A JP2015052963 A JP 2015052963A JP 2013186007 A JP2013186007 A JP 2013186007A JP 2013186007 A JP2013186007 A JP 2013186007A JP 2015052963 A JP2015052963 A JP 2015052963A
- Authority
- JP
- Japan
- Prior art keywords
- test
- item
- connection
- storage device
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【課題】試験装置のアイドルタイムを削減して試験効率の向上を図る。
【解決手段】接続検出部3は、試験装置1へのストレージ装置8の接続を検出する。試験予定生成部4は、接続を検出したストレージ装置8について試験予定9を生成する。生成された試験予定9は、記憶部7に記憶される。試験実行部2は、接続を検出したストレージ装置8の試験を試験予定9にしたがい実行する。中断制御部5は、接続検出部3が試験装置1へのストレージ装置8aの接続を検出した場合、接続検出を契機にして試験を実行中のストレージ装置8の中断時機を決定して試験を中断する。再実行制御部6は、所要の初期化処理をおこなって試験を再実行する。
【選択図】図1
【解決手段】接続検出部3は、試験装置1へのストレージ装置8の接続を検出する。試験予定生成部4は、接続を検出したストレージ装置8について試験予定9を生成する。生成された試験予定9は、記憶部7に記憶される。試験実行部2は、接続を検出したストレージ装置8の試験を試験予定9にしたがい実行する。中断制御部5は、接続検出部3が試験装置1へのストレージ装置8aの接続を検出した場合、接続検出を契機にして試験を実行中のストレージ装置8の中断時機を決定して試験を中断する。再実行制御部6は、所要の初期化処理をおこなって試験を再実行する。
【選択図】図1
Description
本発明は、ストレージ装置の試験装置、試験方法、および試験プログラムに関する。
ストレージ装置の量産試験では、出荷構成での動作確認がおこなわれている。試験サーバ(試験装置)とストレージ装置(被試験装置)間をストレージインターフェースで接続して、試験サーバが試験プログラムを実行し、ストレージ装置のボリュームにアクセスをおこなうことによりストレージ装置の正常性を確認している。
また、このような量産試験においても製造コストの削減がもとめられている。そのため、試験設備である試験サーバの削減のため、1台の試験サーバが複数のストレージ装置を接続して並行して試験をおこなうシステム構成(量産試験システム構成)を採用することで、試験設備である試験サーバの削減を図っている。
しかしながら、ストレージ装置を構成する、コントローラモジュール(CM:Controller Module)、チャネルアダプタ(CA:Channel Adapter)、ディスク(Disk)などの数や性能が異なるなど、ストレージ装置の出荷構成が一様でないことから、各ストレージ装置の試験に要する時間(試験走行時間)が一定にならない。通常、部品点数が多い程、試験走行時間が大きくなる傾向にあり、顧客のオーダー構成(出荷構成)次第では、量産試験における試験走行時間が2時間から8時間を要するなど変動幅が大きい。
また、試験サーバの実行環境やストレージ装置との接続環境によっては、試験サーバの実行環境におけるドライバの再起動など、所要の初期化処理を必要とする制約(システム制約)が生じる場合がある。
このような試験環境において、ストレージ装置の試験は、たとえば、図23に示すタイミングチャートのようにしておこなわれる。図23は、関連技術としてのストレージ装置の試験態様を示すタイミングチャートである。図23に示す時間軸は、左から右への時間経過を示す。
まず、試験サーバと、ストレージ装置A,B,C,Dを接続する(タイミングT90)。試験サーバがドライバを再起動する(タイミングT91)。試験サーバがストレージ装置A,B,C,Dごとの試験タスクである試験ストレージ装置A,B,C,Dを起動する(タイミングT92)。試験ストレージ装置A,B,C,Dは、それぞれタイミングT93,T94,T95,T96に試験を終了する。すべてのストレージ装置(ストレージ装置A,B,C,D)の試験終了を待って、ストレージ装置(ストレージ装置A,B,C,D)の取り外しと、次の試験をおこなうストレージ装置(ストレージ装置E,F,G,H)の接続をおこなう。以下、ストレージ装置を繋ぎ換えながら、同様の工程を繰り返す。
このようなストレージ装置の試験では、試験サーバがすべてのストレージ装置について試験の終了を待ち、新しいストレージ装置の接続を待ってドライバを再起動する。
そのため、図24に示すストレージ装置の試験態様は、ストレージ装置A,B,Cの各試験終了後からストレージ装置Dの試験終了を待つまでにアイドル状態が生じ、試験サーバのリソースが有効に活用されていない。これは、ドライバの再起動が新しく接続されたストレージ装置を認識するために必要であるが、キャッシュ試験中のキャッシュ状態を変更するなどして一部の試験性を損なうことから、試験中のドライバの再起動を避けるための措置である。
そのため、図24に示すストレージ装置の試験態様は、ストレージ装置A,B,Cの各試験終了後からストレージ装置Dの試験終了を待つまでにアイドル状態が生じ、試験サーバのリソースが有効に活用されていない。これは、ドライバの再起動が新しく接続されたストレージ装置を認識するために必要であるが、キャッシュ試験中のキャッシュ状態を変更するなどして一部の試験性を損なうことから、試験中のドライバの再起動を避けるための措置である。
1つの側面では、本発明は、試験装置のアイドルタイムを削減して試験効率の向上を図ることができるストレージ装置の試験装置、試験方法、および試験プログラムを提供することを目的とする。
上記目的を達成するために、以下に示すような、ストレージ装置の試験装置が提供される。ストレージ装置の試験装置は、複数のストレージ装置を接続して試験を実行する。ストレージ装置の試験装置は、接続検出部と、試験予定生成部と、試験実行部と、中断制御部と、再実行制御部とを備える。接続検出部は、ストレージ装置の接続を検出する。試験予定生成部は、接続を検出したストレージ装置について複数の試験項目を時系列に配置した試験予定を生成する。試験実行部は、接続を検出したストレージ装置の試験を試験予定にしたがい実行する。中断制御部は、接続の検出を契機に、試験を実行中のストレージ装置の試験予定にもとづいて試験の中断時機を決定し、試験を中断時機で中断する。再実行制御部は、接続を検出したストレージ装置に関する所要の初期化処理の実行後に接続を検出したストレージ装置を含む複数のストレージ装置について試験を再実行する。
1態様によれば、ストレージ装置の試験装置、試験方法、および試験プログラムにおいて、試験装置のアイドルタイムを削減して試験効率の向上を図ることができる。
以下、図面を参照して実施の形態を詳細に説明する。
[第1の実施形態]
まず、第1の実施形態のストレージ装置の試験装置について図1を用いて説明する。図1は、第1の実施形態の試験装置の構成の一例を示す図である。
[第1の実施形態]
まず、第1の実施形態のストレージ装置の試験装置について図1を用いて説明する。図1は、第1の実施形態の試験装置の構成の一例を示す図である。
試験装置1は、試験プログラムを起動して動作するコンピュータであり、ストレージ装置8の動作確認試験(たとえば、出荷前試験)をおこなう試験設備の1つである。試験装置1は、複数のストレージインタフェース(図示せず)を有し、複数のストレージ装置8(たとえば、ストレージ装置8a,8b,8c,8d)を接続する。
ストレージ装置8は、出荷先の要求に応じた出荷構成のため、ストレージ装置ごとにCMや、CA、ディスクの数や性能が異なる。そのため、ストレージ装置8は、ストレージ装置ごとに試験時間が異なる場合がある。
試験装置1は、接続検出部3と、試験予定生成部4と、試験実行部2と、中断制御部5と、再実行制御部6と、記憶部7を備える。接続検出部3は、試験装置1へのストレージ装置8の接続を検出する。試験予定生成部4は、接続を検出したストレージ装置8について試験予定9を生成する。生成された試験予定9は、記憶部7に記憶される。たとえば、接続検出部3が試験装置1へのストレージ装置8aの接続を検出した場合、試験予定生成部4は、試験予定9aを生成する。同様に、試験予定生成部4は、ストレージ装置8bの接続検出で試験予定9bを生成し、ストレージ装置8cの接続検出で試験予定9cを生成する。
試験予定9は、複数の試験項目を時系列(シーケンシャル)に配置する。試験実行部2は、接続を検出したストレージ装置8の試験を試験予定9にしたがい実行する。すなわち、試験実行部2は、試験予定9が示す時系列に配置された試験項目を順次実行する。
中断制御部5は、接続検出部3が試験装置1へのストレージ装置8の接続を検出した場合、接続検出を契機にして試験を実行中のストレージ装置8の中断時機を決定する。中断制御部5は、試験を実行中のストレージ装置8の試験予定9にもとづいて試験の中断時機を決定する。
なお、ストレージ装置8が実行中の試験項目によっては、試験を中断することができない場合、また試験を一旦中断すると途中から再開できない場合など、試験を中断するためのいくつかの制約条件がある。そのため、中断制御部5は、試験予定を参照して中断時機を決定する。中断制御部5は、決定した中断時機で試験を実行中のストレージ装置8の試験を中断する。再実行制御部6は、接続を検出したストレージ装置8に関する所要の初期化処理の後に接続を検出したストレージ装置8を含む複数のストレージ装置8について試験を再実行する。
たとえば、中断制御部5は、接続検出部3が試験装置1へのストレージ装置8dの接続を検出したことを契機にして試験を実行中のストレージ装置8a,8b,8cの中断時機を決定して、ストレージ装置8a,8b,8cの試験を中断する。再実行制御部6は、接続を検出したストレージ装置8dに関する所要の初期化処理の実行後に接続を検出したストレージ装置8dを含む複数のストレージ装置8について試験を再実行する。
これにより、従来、試験を実行中のストレージ装置8の試験終了を待って、新規接続したストレージ装置8の試験を開始していたために生じていたアイドル状態(図24参照)を低減することができる。したがって、試験装置1は、試験装置1のアイドルタイムを削減して試験効率の向上を図ることができる。
[第2の実施形態]
次に、第2の実施形態のストレージ装置試験システムについて図2を用いて説明する。図2は、第2の実施形態のストレージ装置試験システムの構成の一例を示す図である。
次に、第2の実施形態のストレージ装置試験システムについて図2を用いて説明する。図2は、第2の実施形態のストレージ装置試験システムの構成の一例を示す図である。
ストレージ装置試験システムは、試験サーバ10と、試験サーバ10と接続する被試験装置である複数のストレージ装置20とを含む。試験サーバ10は、制御部11と、ドライバ12と、HBA(Host Bus Adapter)13,14を含む。制御部11は、ドライバ12と、HBA13,14を介してストレージ装置20の試験をおこなう。ドライバ12は、ストレージ装置20を制御するソフトウェアモジュールである。HBA13,14は、試験サーバ10とストレージ装置20とを接続するハードウェアモジュールである。なお、図示する試験サーバ10は、2つのHBA13,14を備えるが、1つ、または3つ以上のHBAを備えるものであってもよい。
ストレージ装置20は、出荷先の要求に応じた出荷構成を有する。たとえば、ストレージ装置21は、エントリモデルに相当する出荷構成であり、CA211、CM212、HDD(Hard Disk Drive)213を有する。ストレージ装置22は、ミッドレンジモデルに相当する出荷構成であり、CA221、CM222、HDD223,224を有する。ストレージ装置23は、ハイエンドモデルに相当する出荷構成であり、CA231、CM232、HDD233,234,235、RA(Remote Adapter)236を有する。ストレージ装置24は、ハイエンドモデルに相当する出荷構成であり、CA241、CM242、HDD243,244,245,246、RA247を有する。
CA211,221,231,241は、試験サーバ10と、それぞれのストレージ装置21,22,23,24とを接続するハードウェアモジュールである。CA211は、通信線25を介してHBA13のポートの1つと接続する。CA221は、通信線26を介してHBA13のポートの1つと接続する。CA231は、通信線27を介してHBA14のポートの1つと接続する。CA241は、通信線28を介してHBA14のポートの1つと接続する。
CM212,222,232,242は、それぞれストレージ装置21,22,23,24を制御する。RA236,247は、ストレージ装置23とストレージ装置24とを通信線29を介して接続する。HDD213, 223,224,233,234,235,243,244,245,246は、出荷先の要求に応じてそれぞれアクセス速度や記憶容量が異なる場合がある。また、HDD213, 223,224,233,234,235,243,244,245,246は、記憶装置としてHDDを例示するものであって、SSD(Solid State Drive:フラッシュメモリドライブ)などであってもよい。また、HDD235,246は、それぞれ他のHDD(たとえば、HDD234,245)のホットスペアとして動作するものであってもよい。
このように、ストレージ装置20は、例示したストレージ装置21,22,23,24のように、構成部品数、各構成部品の性能や役割が異なる場合があり、試験走行時間が多様(たとえば、2時間から8時間程度)である。
次に、第2の実施形態の試験サーバ10のハードウェア構成について図3を用いて説明する。図3は、第2の実施形態の試験サーバのハードウェア構成の一例を示す図である。
試験サーバ10は、プロセッサ101によって装置全体が制御されている。プロセッサ101には、バス106を介してRAM(Random Access Memory)102、不揮発性メモリ103、入出力インタフェース104、通信インタフェース105、および図示しない複数の周辺機器あるいは外部機器が接続されている。なお、制御部11は、プロセッサ101、RAM102、および不揮発性メモリ103を含んで構成される。
試験サーバ10は、プロセッサ101によって装置全体が制御されている。プロセッサ101には、バス106を介してRAM(Random Access Memory)102、不揮発性メモリ103、入出力インタフェース104、通信インタフェース105、および図示しない複数の周辺機器あるいは外部機器が接続されている。なお、制御部11は、プロセッサ101、RAM102、および不揮発性メモリ103を含んで構成される。
プロセッサ101は、マルチプロセッサであってもよい。プロセッサ101は、たとえばCPU(Central Processing Unit)、MPU(Micro Processing Unit)、DSP(Digital Signal Processor)、ASIC(Application Specific Integrated Circuit)、またはPLD(Programmable Logic Device)である。またプロセッサ101は、CPU、MPU、DSP、ASIC、PLDのうちの2以上の要素の組み合わせであってもよい。
RAM102は、試験サーバ10の主記憶装置として使用される。RAM102には、プロセッサ101に実行させるOS(Operating System)のプログラムやファームウェア、アプリケーションプログラムの少なくとも一部が一時的に格納される。また、RAM102には、プロセッサ101による処理に必要な各種データが格納される。なお、RAM102は、各種データの格納に用いるメモリと別体にキャッシュメモリを含むものであってもよい。
バス106に接続されている周辺機器としては、不揮発性メモリ103、通信インタフェース105、および入出力インタフェース104がある。
不揮発性メモリ103は、試験サーバ10の電源遮断時においても記憶内容を保持する。不揮発性メモリ103は、たとえば、ROM(Read Only Memory)、EEPROM(Electrically Erasable and Programmable ROM)やフラッシュメモリなどの半導体記憶装置や、HDDなどである。また、不揮発性メモリ103は、試験サーバ10の補助記憶装置として使用される。不揮発性メモリ103には、オペレーティングシステムのプログラムやファームウェア、アプリケーションプログラム、および各種データが格納される。不揮発性メモリ103には、たとえば、制御部11が実行するストレージ装置20の試験プログラムや、ドライバ12などが格納される。
不揮発性メモリ103は、試験サーバ10の電源遮断時においても記憶内容を保持する。不揮発性メモリ103は、たとえば、ROM(Read Only Memory)、EEPROM(Electrically Erasable and Programmable ROM)やフラッシュメモリなどの半導体記憶装置や、HDDなどである。また、不揮発性メモリ103は、試験サーバ10の補助記憶装置として使用される。不揮発性メモリ103には、オペレーティングシステムのプログラムやファームウェア、アプリケーションプログラム、および各種データが格納される。不揮発性メモリ103には、たとえば、制御部11が実行するストレージ装置20の試験プログラムや、ドライバ12などが格納される。
入出力インタフェース104は、ストレージ装置20を含む外部装置と接続する。たとえば、入出力インタフェース104は、HBA13,14である。通信インタフェース105は、LAN(Local Area Network)を介して、図示しないコンピュータと接続する。
以上のようなハードウェア構成によって、第2の実施形態の試験サーバ10の処理機能を実現することができる。なお、試験サーバ10の他、第1の実施形態に示した試験装置1も、図示した試験サーバ10と同様のハードウェアにより実現することができる。
試験サーバ10は、たとえばコンピュータ読み取り可能な記録媒体に記録されたプログラムを実行することにより、第2の実施形態の処理機能を実現する。試験サーバ10に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。たとえば、試験サーバ10に実行させるプログラムを不揮発性メモリ103に格納しておくことができる。プロセッサ101は、不揮発性メモリ103内のプログラムの少なくとも一部をRAM102にロードし、プログラムを実行する。また試験サーバ10に実行させるプログラムを、図示しない光ディスク、メモリ装置、メモリカードなどの可搬型記録媒体に記録しておくこともできる。光ディスクには、DVD(Digital Versatile Disc)、DVD−RAM、CD−ROM(Compact Disc Read Only Memory)、CD−R(Recordable)/RW(ReWritable)などがある。メモリ装置は、図示しない機器接続インタフェースとの通信機能を搭載した記録媒体である。たとえば、メモリ装置は、メモリリーダライタによりメモリカードへのデータの書き込み、またはメモリカードからのデータの読み出しをおこなうことができる。メモリカードは、カード型の記録媒体である。
可搬型記録媒体に格納されたプログラムは、たとえばプロセッサ101からの制御により、不揮発性メモリ103にインストールされた後、実行可能となる。またプロセッサ101が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
次に、第2の実施形態の試験サーバ10の機能ブロックについて図4を用いて説明する。図4は、第2の実施形態の試験サーバの機能ブロックの一例を示す図である。
試験サーバ10は、ストレージ装置20の試験を制御する試験制御部30と、ストレージ装置20の試験に関する所要の情報を記憶する記憶部40を備える。試験制御部30は、プロセッサ101による試験プログラムの実行により実現する。記憶部40は、RAM102と不揮発性メモリ103、あるいはそのうちのいずれかにより実現する。
試験サーバ10は、ストレージ装置20の試験を制御する試験制御部30と、ストレージ装置20の試験に関する所要の情報を記憶する記憶部40を備える。試験制御部30は、プロセッサ101による試験プログラムの実行により実現する。記憶部40は、RAM102と不揮発性メモリ103、あるいはそのうちのいずれかにより実現する。
試験制御部30は、試験対象のストレージ装置20の接続監視をおこなう。たとえば、試験サーバ10は、4つのストレージ装置20a,20b,20c,20dを接続する。なお、試験サーバ10は、2以上のストレージ装置20を接続して、同時に試験を実行できるものであればよい。
試験制御部30は、ストレージ装置20の接続を検出すると、記憶部40が記憶する試験項目定義ファイル41から試験項目定義テーブル42を読み出す。試験項目定義テーブル42は、ストレージ装置20についておこなう試験の構成、順序、時間の設定に用いる情報を定義する。
ここで、試験項目定義テーブル42について図5を用いて説明する。図5は、第2の実施形態の試験項目定義テーブルの一例を示す図である。試験項目定義テーブル110は、試験項目定義テーブル42の一例である。以下、試験項目定義テーブル110を用いて試験項目定義テーブル42を説明する。
試験項目定義テーブル110は、「試験項目」ごとに、「基準試験時間」、「中止可否」、「中断可否」、「移動可否」、「BG(バックグランド動作)可否」、および「有効進捗率」を定義する。「試験項目」は、試験の名称を示し、「試験項目」を一意に特定可能な「項目番号」が付される。「試験項目」は、「出荷設定」、「ファームウェア更新」、「試験ボリューム作成」、「媒体アクセス試験」、「キャッシュ試験」、「パス切替試験」、「リビルド・コピーバック試験」、「リモートコピー試験」、「出荷構成チェック」がある。さらに、「試験項目」は、「次回装置接続準備」を含む。
「基準試験時間」は、基準となる基本構成における試験項目ごとの試験時間を示す。「基準試験時間」は、たとえば、「5分」、「10分」、「20分」などの具体的所要時間を示す。「中止可否」は、ストレージ装置20の保全性のため、途中で試験を中止することができるか否かを示す。「中止可否」は、試験中止を可とする「可」、試験中止を否とする「否」、試験中止を定義しない「−」によって試験中止の可否を示す。
「中断可否」は、試験を途中で中断した場合に、中断した試験を再実行することができるか否かを示す。「中断可否」は、試験中断を可とする「可」、試験中断を否とする「否」、試験中断を定義しない「−」によって試験中断の可否を示す。「移動可否」は、試験項目の試験順序を並び替えることができるか否かを示す。「移動可否」は、試験順序の並び替えを可とする「可」、試験順序の並び替えを否とする「否」、試験順序の並び替えを定義しない「−」によって試験順序の並び替えの可否を示す。
たとえば、Write/Read/Compareにより媒体の正常性を確認する試験である媒体アクセス試験は、タイミングの変化が試験結果に影響しないことから、中断可否が「可」である中断可能試験である。また、ホットスペア(ディスク)への退避・復元をおこなうリビルド・コピーバック試験は、試験の実行中に試験サーバ10とストレージ装置20との間でアクセスがないため、ドライバ12の再起動の影響がないことから、中断可能試験である。また、RA搭載時にリモートコピーの動作確認をおこなうリモートコピー試験は、ドライバ12の再起動の影響がないことから、中断可能試験である。
一方、キャッシュ試験は、中断によるタイミングの変化(たとえば、キャッシュ内容が変化)で試験性が損なわれる可能性があることから、中断可否が「否」である中断不可試験である。また、パス切替試験は、試験中のドライバ再起動により状態が変化して試験性が損なわれる可能性があることから中断不可試験である。また、ファームウェア更新は、中断によりファームウェア更新に失敗する可能性があることから中断不可試験である。
「BG可否」は、実行中の試験をバックグランドで動作することができるか否か、すなわち、試験の開始と終了時を除いて試験サーバ10との連携なしにストレージ装置20が試験をおこなうことができるか否かを示す。「BG可否」は、バックグランドで動作を可とする「可」、バックグランドで動作を否とする「否」、バックグランドで動作を定義しない「−」によってバックグランドで動作の可否を示す。「有効進捗率」は、中断不可試験(中断可否が「否」の試験項目)の中止の是非の判断に使用する閾値を示す。「有効進捗率」は、たとえば、「50%」などの具体的閾値を示す。たとえば、試験サーバ10は、実行中の中断不可試験の進捗率が有効進捗率「50%」に満たない場合に中断不可試験を中止し、有効進捗率「50%」を超える場合に中断不可試験を継続する。
再び、試験サーバ10の機能ブロックの説明に戻る。試験制御部30は、試験項目定義テーブル42にもとづいて、接続を検出したストレージ装置20ごとに試験の構成、順序、時間を設定したシナリオ35を生成する。試験制御部30は、ストレージ装置20aについてシナリオ35aを生成し、ストレージ装置20bについてシナリオ35bを生成し、ストレージ装置20cについてシナリオ35cを生成し、ストレージ装置20dについてシナリオ35dを生成する。シナリオ35は、試験項目ごとの実行順序、試験時間、実行状態など、試験実行に関する情報を含む。
ここで、シナリオ35について図6を用いて説明する。図6は、第2の実施形態のシナリオの一例を示す図である。シナリオ111は、シナリオ35の一例である。以下、シナリオ111を用いてシナリオ35を説明する。シナリオ111は、「試験項目」ごとに、「項」、「試験時間」、「状態フラグ」、「中断位置情報」を含む。シナリオ111は、各「試験項目」ごとの試験順序を、行方向にシーケンシャルに並べた並び順により示す。
「項」は、被試験装置と「試験項目」を一意に特定可能な識別情報を示す。たとえば、ある被試験装置(たとえば、ストレージ装置20a)の試験項目「出荷設定」の「項」は、「A1」である。「試験時間」は、試験項目定義テーブル110の基準試験時間に、実装構成と基本構成との差分に所要する時間を調整(たとえば、所定係数の乗算や、所定時間の加算または減算)した時間が設定される。
「状態フラグ」は、シナリオ111における試験項目ごとの進捗および状態を示す。「状態フラグ」は、「未実行」、「実行中」、「実行済」、「中断中」、「中止」、「エラー」などがある。状態フラグ「未実行」は、試験項目が未実施であることを示す。状態フラグ「実行中」は、試験項目が実行中であることを示す。状態フラグ「実行済」は、試験項目が実行済、すなわち試験項目が終了していることを示す。状態フラグ「中断中」は、試験項目が中断中であることを示す。状態フラグ「中止」は、試験項目が中止されたことを示す。状態フラグ「エラー」は、試験項目がエラーにより終了したことを示す。「中断位置情報」は、中断した試験項目の再開位置情報を示す。「中断位置情報」は、たとえば、「LBA(Logical Block Addressing)=xx」である。
すなわち、シナリオ111は、被試験装置であるストレージ装置20aについて、試験項目「試験ボリューム作成」までの試験が終了し、試験項目「媒体アクセス試験」が中断中であり、試験項目「媒体アクセス試験」の再開位置が「LBA=xx」であることを示す。
再び、試験サーバ10の機能ブロックの説明に戻る。試験制御部30は、ストレージ装置20ごとに試験タスク36を生成し、試験タスク36単位で対応するシナリオ35にしたがった試験を実行する。試験タスク36aは、ストレージ装置20aを対象とするシナリオ35aにしたがった試験の処理単位である。試験タスク36bは、ストレージ装置20bを対象とするシナリオ35bにしたがった試験の処理単位である。試験タスク36cは、ストレージ装置20cを対象とするシナリオ35cにしたがった試験の処理単位である。試験タスク36dは、ストレージ装置20dを対象とするシナリオ35dにしたがった試験の処理単位である。
試験制御部30は、さらに、中断制御部31と、再実行制御部32と、資源割当制御部33と、シナリオ更新制御部34を含む。中断制御部31と、再実行制御部32と、資源割当制御部33と、シナリオ更新制御部34は、試験を実行中の試験タスク36がある場合に、新規の被試験装置を検出した場合に機能する。
試験制御部30は、ドライバ12を再起動して、新規の被試験装置の構成を認識する。そのため、試験制御部30は、試験を実行中の試験タスク36について、試験項目の終了、または試験項目の中止、または試験項目の中断を待って終了させる。たとえば、試験サーバ10がストレージ装置20a,20b,20cの試験を実行中に、新規の被試験装置としてストレージ装置20dの接続を検出した場合、試験制御部30は、試験タスク36a,36b,36cを終了させる。
このとき、中断制御部31は、実行中の試験項目の「中断可否」にもとづく実行中の試験項目の中断制御と、実行中の試験項目の「中止可否」にもとづく実行中の試験項目の中止制御とをおこなう。中断制御部31は、実行中の試験の中断と中止により、アイドル状態の抑制を図る。資源割当制御部33は、実行中の試験タスク36への資源の割当による試験時間の調整により、アイドル状態の抑制を図る。シナリオ更新制御部34は、シナリオ35中の試験実行順序の並び替え制御をおこなう。すなわち、シナリオ更新制御部34は、試験予定を更新する。シナリオ更新制御部34は、シナリオ35中の試験実行順序の並び替えにより、アイドル状態の抑制を図る。
再実行制御部32は、中断した試験項目、または中止した試験項目、または所定の試験項目までの実行を終了している場合は次に実行する試験項目からの再実行制御をおこなう。
これにより、試験サーバ10は、試験の継続性を保持可能なタイミングで、アイドル状態を抑制して試験タスク36を終了させることができる。試験サーバ10は、実行中の試験タスク36の終了により、ドライバ12の再起動による新規の被試験装置の構成認識をおこなうことができる。このような試験サーバ10は、試験サーバ10のアイドルタイムを削減して試験効率の向上を図ることができる。
次に、第2の実施形態の試験制御処理について図7を用いて説明する。図7は、第2の実施形態の試験制御処理のフローチャートを示す図である。
試験制御処理は、ストレージ装置20の試験を統括的に制御する処理である。試験制御処理は、試験制御部30により所定の始動契機(たとえば、オペレータによる試験制御開始の指示)で実行される。
試験制御処理は、ストレージ装置20の試験を統括的に制御する処理である。試験制御処理は、試験制御部30により所定の始動契機(たとえば、オペレータによる試験制御開始の指示)で実行される。
[ステップS11]試験制御部30は、試験を開始する。たとえば、試験制御部30は、試験項目定義ファイル41の読出しなど、所要の初期化処理を実行する。
[ステップS12]試験制御部30は、新規の被試験装置(新規装置)の接続を検出したか否かを判定する。試験制御部30は、新規装置の接続を検出した場合にステップS13にすすみ、新規装置の接続を検出していない場合にステップS14にすすむ。
[ステップS12]試験制御部30は、新規の被試験装置(新規装置)の接続を検出したか否かを判定する。試験制御部30は、新規装置の接続を検出した場合にステップS13にすすみ、新規装置の接続を検出していない場合にステップS14にすすむ。
[ステップS13]試験制御部30は、新規装置接続処理を実行する。新規装置接続処理は、新規装置の試験開始のための処理と、既接続装置(試験サーバ10に接続済みの被試験装置)が実行中の試験の中断および再開のための処理とを含む。新規装置接続処理の詳細は、図8を用いて後で説明する。
[ステップS14]試験制御部30は、試験終了契機(たとえば、オペレータによる試験制御終了の指示)の検出を判定する。試験制御部30は、試験終了契機を検出した場合にステップS15にすすみ、試験終了契機を検出していない場合にステップS12にすすむ。
[ステップS15]試験制御部30は、試験を終了する。たとえば、試験制御部30は、所要の終了処理を実行し、試験制御処理を終了する。
次に、第2の実施形態の新規装置接続処理について図8を用いて説明する。図8は、第2の実施形態の新規装置接続処理のフローチャートを示す図である。
次に、第2の実施形態の新規装置接続処理について図8を用いて説明する。図8は、第2の実施形態の新規装置接続処理のフローチャートを示す図である。
新規装置接続処理は、新規装置の試験開始のための処理であり、既接続装置が実行中の試験の中断および再開のための処理を含む。新規装置接続処理は、新規装置の接続検出を契機にして、試験制御処理のステップS13で試験制御部30により実行される。
[ステップS21]試験制御部30は、新規装置のシナリオ35を生成する。
[ステップS22]試験制御部30は、中断処理を実行する。中断処理は、既接続装置が実行中の試験の中断に関する処理である。中断処理の詳細は、図9を用いて後で説明する。
[ステップS22]試験制御部30は、中断処理を実行する。中断処理は、既接続装置が実行中の試験の中断に関する処理である。中断処理の詳細は、図9を用いて後で説明する。
[ステップS23]試験制御部30は、ドライバ12を再起動する。これにより、試験サーバ10は、新規装置の構成認識をおこなうことができる。
[ステップS24]試験制御部30は、シナリオ更新処理を実行する。シナリオ更新制御処理は、次回の新規装置の接続検出タイミングを予測して、新規装置の接続検出時のアイドルタイムを抑制するために既接続装置のシナリオ35を更新する処理である。試験制御部30は、現在の既接続装置のシナリオ35にもとづいて新規装置の接続検出タイミングを特定できる。試験制御部30は、試験項目の並び替えにより既接続装置のシナリオ35を更新する。シナリオ更新処理の詳細は、図11を用いて後で説明する。
[ステップS24]試験制御部30は、シナリオ更新処理を実行する。シナリオ更新制御処理は、次回の新規装置の接続検出タイミングを予測して、新規装置の接続検出時のアイドルタイムを抑制するために既接続装置のシナリオ35を更新する処理である。試験制御部30は、現在の既接続装置のシナリオ35にもとづいて新規装置の接続検出タイミングを特定できる。試験制御部30は、試験項目の並び替えにより既接続装置のシナリオ35を更新する。シナリオ更新処理の詳細は、図11を用いて後で説明する。
[ステップS25]試験制御部30は、生成した新規装置のシナリオ35にしたがい新規装置の試験を開始する。
[ステップS26]試験制御部30は、再開処理を実行する。再開処理は、更新した既接続装置のシナリオ35にしたがい既接続装置の試験を再開する処理である。再開処理の詳細は、図12を用いて後で説明する。試験制御部30は、再開処理を実行後、新規装置接続処理を終了する。
[ステップS26]試験制御部30は、再開処理を実行する。再開処理は、更新した既接続装置のシナリオ35にしたがい既接続装置の試験を再開する処理である。再開処理の詳細は、図12を用いて後で説明する。試験制御部30は、再開処理を実行後、新規装置接続処理を終了する。
次に、第2の実施形態の中断処理について図9を用いて説明する。図9は、第2の実施形態の中断処理のフローチャートを示す図である。
中断処理は、既接続装置が実行中の試験の中断に関する処理であり、新規装置接続処理のステップS22で試験制御部30により実行される。より詳しくは、中断処理は、中断制御部31と資源割当制御部33とにより実行される。
中断処理は、既接続装置が実行中の試験の中断に関する処理であり、新規装置接続処理のステップS22で試験制御部30により実行される。より詳しくは、中断処理は、中断制御部31と資源割当制御部33とにより実行される。
[ステップS31]中断制御部31は、既接続装置の有無を判定する。中断制御部31は、既接続装置がある場合にステップS32にすすみ、既接続装置がない場合に中断処理を終了する。中断制御部31は、たとえば、シナリオ35あるいは試験タスク36を監視することにより既接続装置の有無を判定することができる。
[ステップS32]中断制御部31は、中断不可試験を実行中の既接続装置の有無を判定する。中断制御部31は、中断不可試験を実行中の既接続装置がある場合にステップS33にすすみ、中断不可試験を実行中の既接続装置がない場合にステップS40にすすむ。中断制御部31は、たとえば、既接続装置に対応するシナリオ35の状態フラグから実行中の試験項目を特定する。中断制御部31は、特定した試験項目と試験項目定義テーブル42とを照らし合わせることで、実行中の試験が中断不可試験であるか否かを判定することができる。
[ステップS33]中断制御部31は、中断不可試験を実行中の既接続装置の1つを特定する。
[ステップS34]中断制御部31は、実行中の中断不可試験の進捗率が有効進捗率(閾値)を超えるか否かを判定する。中断制御部31は、実行中の中断不可試験の進捗率が閾値を超える場合にステップS36にすすみ、進捗率が閾値を超えない場合にステップS35にすすむ。中断制御部31は、たとえば、実行中の中断不可試験の進捗率を、試験タスク36(たとえば、試験タスク36からの進捗報告、あるいは進捗問い合わせに対する進捗応答)から取得することができる。中断制御部31は、取得した進捗率と、シナリオ35の有効進捗率とを比較して進捗率が閾値を超えるか否かを判定することができる。
[ステップS34]中断制御部31は、実行中の中断不可試験の進捗率が有効進捗率(閾値)を超えるか否かを判定する。中断制御部31は、実行中の中断不可試験の進捗率が閾値を超える場合にステップS36にすすみ、進捗率が閾値を超えない場合にステップS35にすすむ。中断制御部31は、たとえば、実行中の中断不可試験の進捗率を、試験タスク36(たとえば、試験タスク36からの進捗報告、あるいは進捗問い合わせに対する進捗応答)から取得することができる。中断制御部31は、取得した進捗率と、シナリオ35の有効進捗率とを比較して進捗率が閾値を超えるか否かを判定することができる。
[ステップS35]中断制御部31は、実行中の中断不可試験が中止可試験(中止可否が「可」の試験項目)である場合に試験を中止する。中断制御部31は、実行中の中断不可試験が中止不可試験(中止可否が「否」の試験項目)である場合に試験を中止しない。中止された中断不可試験は、試験のやり直しとなる。具体的には、中断制御部31は、試験タスク36に中止指示メッセージを送信する。中断制御部31は、試験タスク36から中止報告メッセージを受信して試験タスク36の試験中止を検出する。
[ステップS36]中断制御部31は、中断不可試験を実行中の既接続装置の全部を特定したか否かを判定する。中断制御部31は、中断不可試験を実行中の既接続装置の全部を特定した場合にステップS37にすすみ、全部を特定していない場合にステップS33にすすむ。
[ステップS37]資源割当制御部33は、資源割当変更処理を実行する。資源割当変更処理は、試験タスク36ごとの資源割当を変更する処理である。これにより、試験タスク36ごとの試験処理速度を変更することができる。資源割当変更処理の詳細は、図10を用いて後で説明する。
[ステップS38]中断制御部31は、全部の中断不可試験が終了したか否かを判定する。中断制御部31は、全部の中断不可試験が終了した場合にステップS39にすすみ、全部の中断不可試験が終了していない場合にステップS37にすすむ。具体的には、試験タスク36から終了報告メッセージを受信して試験タスク36の試験終了を検出することで、中止不可試験を含めた中断不可試験の終了を判定できる。
[ステップS39]中断制御部31は、試験タスク36から受信した報告メッセージ(中止報告メッセージ、終了報告メッセージ)にもとづいて対応するシナリオ35の状態フラグを更新する。
[ステップS40]中断制御部31は、中断可能試験を実行中の既接続装置の有無を判定する。中断制御部31は、中断可能試験を実行中の既接続装置がある場合にステップS41にすすみ、中断可能試験を実行中の既接続装置がない場合に中断処理を終了する。中断制御部31は、たとえば、既接続装置に対応するシナリオ35の状態フラグから実行中の試験項目を特定する。中断制御部31は、特定した試験項目と試験項目定義テーブル42とを照らし合わせることで、実行中の試験が中断可能試験であるか否かを判定することができる。
[ステップS41]中断制御部31は、すべての中断可能試験を中断する。具体的には、中断制御部31は、中断可能試験を実行中の試験タスク36に中断指示メッセージを送信する。中断制御部31は、試験タスク36から中断報告メッセージを受信して試験タスク36の試験中断と、中断位置情報を検出する。
[ステップS42]中断制御部31は、試験タスク36から受信した中断報告メッセージにもとづいて対応するシナリオ35の状態フラグと中断位置情報を更新して中断処理を終了する。
このように、試験サーバ10は、新規装置の接続を検出すると、既接続装置の試験項目の終了、または試験項目の中止、または試験項目の中断を待って試験を一旦終了し、ドライバ12の再起動まで次の試験項目の試験を開始しない。これにより、試験サーバ10は、既接続装置の試験を速やかに一旦終了させることができる。
したがって、試験サーバ10は、既接続装置の中断可能試験を中断させることで、すべての既接続装置の試験終了を待つアイドルタイムを抑制できる。
次に、第2の実施形態の資源割当変更処理について図10を用いて説明する。図10は、第2の実施形態の資源割当変更処理のフローチャートを示す図である。
次に、第2の実施形態の資源割当変更処理について図10を用いて説明する。図10は、第2の実施形態の資源割当変更処理のフローチャートを示す図である。
資源割当変更処理は、試験タスク36ごとの資源割当を変更する処理であり、中断処理のステップS37で資源割当制御部33により実行される。
[ステップS51]資源割当制御部33は、中断不可試験を実行中の複数の既接続装置の有無を判定する。中断制御部31は、中断不可試験を実行中の複数の既接続装置がある場合にステップS52にすすみ、中断不可試験を実行中の複数の既接続装置がない場合に資源割当変更処理を終了する。資源割当制御部33は、たとえば、既接続装置に対応するシナリオ35の状態フラグから実行中の試験項目を特定する。資源割当制御部33は、特定した試験項目と試験項目定義テーブル42とを照らし合わせることで、実行中の試験が中断不可試験であるか否かを判定することができる。
[ステップS51]資源割当制御部33は、中断不可試験を実行中の複数の既接続装置の有無を判定する。中断制御部31は、中断不可試験を実行中の複数の既接続装置がある場合にステップS52にすすみ、中断不可試験を実行中の複数の既接続装置がない場合に資源割当変更処理を終了する。資源割当制御部33は、たとえば、既接続装置に対応するシナリオ35の状態フラグから実行中の試験項目を特定する。資源割当制御部33は、特定した試験項目と試験項目定義テーブル42とを照らし合わせることで、実行中の試験が中断不可試験であるか否かを判定することができる。
[ステップS52]資源割当制御部33は、中断不可試験を実行中の既接続装置ごとの所要残時間から平均所要残時間を算出する。所要残時間は、実行中の中断不可試験が終了するまでに要する時間であり、資源割当制御部33は、実行中の中断不可試験の試験時間と進捗率とから既接続装置ごとの所要残時間を算出できる。
[ステップS53]資源割当制御部33は、中断不可試験を実行中の既接続装置の1つを特定する。
[ステップS54]資源割当制御部33は、特定した既接続装置の所要残時間と、平均所要残時間とを比較する。資源割当制御部33は、特定した既接続装置の所要残時間より平均所要残時間が大きい場合にステップS55にすすみ、特定した既接続装置の所要残時間より平均所要残時間が大きくない場合にステップS56にすすむ。
[ステップS54]資源割当制御部33は、特定した既接続装置の所要残時間と、平均所要残時間とを比較する。資源割当制御部33は、特定した既接続装置の所要残時間より平均所要残時間が大きい場合にステップS55にすすみ、特定した既接続装置の所要残時間より平均所要残時間が大きくない場合にステップS56にすすむ。
[ステップS55]資源割当制御部33は、特定した既接続装置への資源割当を縮小する。資源割当の対象となる資源は、CPU資源、メモリ資源、通信資源など所要残時間に影響を及ぼす資源であり、資源割当制御部33は、これら資源の1つまたは複数を資源割当の対象とすることができる。
[ステップS56]資源割当制御部33は、特定した既接続装置への資源割当を拡大する。
[ステップS57]資源割当制御部33は、中断不可試験を実行中の既接続装置の全部を特定したか否かを判定する。資源割当制御部33は、中断不可試験を実行中の既接続装置の全部を特定していない場合にステップS53にすすみ、全部を特定した場合に資源割当変更処理を終了する。
[ステップS57]資源割当制御部33は、中断不可試験を実行中の既接続装置の全部を特定したか否かを判定する。資源割当制御部33は、中断不可試験を実行中の既接続装置の全部を特定していない場合にステップS53にすすみ、全部を特定した場合に資源割当変更処理を終了する。
これにより、試験サーバ10は、既接続装置の中断不可試験の終了タイミングの均衡を図り、すべての既接続装置の試験終了を待つアイドルタイムを抑制できる。
次に、第2の実施形態のシナリオ更新処理について図11を用いて説明する。図11は、第2の実施形態のシナリオ更新処理のフローチャートを示す図である。
次に、第2の実施形態のシナリオ更新処理について図11を用いて説明する。図11は、第2の実施形態のシナリオ更新処理のフローチャートを示す図である。
シナリオ更新処理は、次回の新規装置の接続検出タイミングを予測して、既接続装置のシナリオ35を更新する処理であり、新規装置接続処理のステップS24で試験制御部30により実行される。より詳しくは、シナリオ更新処理は、シナリオ更新制御部34により実行される。
[ステップS61]シナリオ更新制御部34は、次回接続予定時刻を特定する。シナリオ更新制御部34は、既接続装置のシナリオ35にもとづいて既接続装置のすべての試験項目の終了タイミングを把握する。シナリオ更新制御部34は、すべての既接続装置の終了タイミングのうち最も早く試験を終了する終了タイミングに次回装置接続準備に係る時間を加えて新規装置の次回接続予定時刻を特定できる。
[ステップS62]シナリオ更新制御部34は、シナリオ更新対象の既接続装置の1つを特定(選択)する。通常、シナリオ更新制御部34は、接続中の既接続装置のうちから最も早く試験を終了する既接続装置を除いてシナリオ更新対象の既接続装置のうちから1つを特定する。
[ステップS63]シナリオ更新制御部34は、選択した既接続装置について次回接続予定時刻に中断不可試験が重なるか否かを判定する。シナリオ更新制御部34は、中断不可試験が重なる場合にステップS64にすすみ、中断不可試験が重ならない場合にステップS68にすすむ。
[ステップS64]シナリオ更新制御部34は、選択した既接続装置に対応するシナリオ35を参照して未実行の中断可能試験の有無を判定する。シナリオ更新制御部34は、未実行の中断可能試験がある場合にステップS65にすすみ、未実行の中断可能試験がない場合にステップS66にすすむ。
[ステップS65]シナリオ更新制御部34は、次回接続予定時刻に重なる中断不可試験と、未実行の中断可能試験の試験順序を入れ替える。これにより、試験サーバ10は、試験順序を入れ替えた既接続装置が次回接続予定時刻に中断可能試験を実行中となる見込みであるため中断不可試験の終了を待つアイドルタイムを抑制できる。
[ステップS66]シナリオ更新制御部34は、選択した既接続装置に対応するシナリオ35を参照して未実行のBG可能試験(BG可否が「可」の試験項目)の有無を判定する。シナリオ更新制御部34は、未実行のBG可能試験がある場合にステップS67にすすみ、未実行のBG可能試験がない場合にステップS68にすすむ。
[ステップS67]シナリオ更新制御部34は、次回接続予定時刻に重なる中断不可試験と、未実行のBG可能試験の試験順序を入れ替える。これにより、試験サーバ10は、試験順序を入れ替えた既接続装置が次回接続予定時刻にBG可能試験を実行中となる見込みであるため中断不可試験の終了を待つアイドルタイムを抑制できる。
[ステップS68]シナリオ更新制御部34は、シナリオ更新対象の既接続装置の全部を特定したか否かを判定する。シナリオ更新制御部34は、シナリオ更新対象の既接続装置の全部を特定していない場合にステップS62にすすみ、全部を特定した場合にシナリオ更新処理を終了する。
これにより、試験サーバ10は、すべての既接続装置の試験終了を待つアイドルタイムを抑制できる。
次に、第2の実施形態の再開処理について図12を用いて説明する。図12は、第2の実施形態の再開処理のフローチャートを示す図である。
次に、第2の実施形態の再開処理について図12を用いて説明する。図12は、第2の実施形態の再開処理のフローチャートを示す図である。
再開処理は、更新した既接続装置のシナリオ35にしたがい既接続装置の試験を再開する処理である。再開処理は、新規装置接続処理のステップS26で試験制御部30により実行される。より詳しくは、再開処理は、再実行制御部32により実行される。
[ステップS71]再実行制御部32は、既接続装置の有無を判定する。再実行制御部32は、既接続装置がある場合にステップS72にすすみ、既接続装置がない場合に再開処理を終了する。
[ステップS72]再実行制御部32は、既接続装置のシナリオ35に中断した中断可試験があるか否かを判定する。再実行制御部32は、中断可試験がある場合にステップS73にすすみ、中断可試験がない場合にステップS77にすすむ。
[ステップS73]再実行制御部32は、中断した中断可試験がある既接続装置の1つを、中断した中断可試験の再開対象となる接続装置として特定する。
[ステップS74]再実行制御部32は、特定した接続装置が中断した中断可試験を再開する。具体的には、再実行制御部32は、特定した接続装置に対応する試験タスク36に対して中断再開指示メッセージを送信する。中断制御部31は、試験タスク36から中断再開報告メッセージを受信して試験タスク36の中断可試験の再開を検出する。
[ステップS74]再実行制御部32は、特定した接続装置が中断した中断可試験を再開する。具体的には、再実行制御部32は、特定した接続装置に対応する試験タスク36に対して中断再開指示メッセージを送信する。中断制御部31は、試験タスク36から中断再開報告メッセージを受信して試験タスク36の中断可試験の再開を検出する。
[ステップS75]再実行制御部32は、試験タスク36から受信した中断再開報告メッセージにもとづいて対応するシナリオ35の状態フラグを更新する。
[ステップS76]再実行制御部32は、中断した中断可試験がある既接続装置の全部を特定したか否かを判定する。再実行制御部32は、中断した中断可試験がある既接続装置の全部を特定した場合にステップS77にすすみ、全部を特定していない場合にステップS73にすすむ。
[ステップS76]再実行制御部32は、中断した中断可試験がある既接続装置の全部を特定したか否かを判定する。再実行制御部32は、中断した中断可試験がある既接続装置の全部を特定した場合にステップS77にすすみ、全部を特定していない場合にステップS73にすすむ。
[ステップS77]再実行制御部32は、既接続装置のシナリオ35に未実行試験(状態フラグが「未実行」の試験項目)があり、かつ実行中試験(状態フラグが「実行中」の試験項目)がない条件を満足するかを判定する。再実行制御部32は、条件を満足する場合にステップS78にすすみ、条件を満足しない場合に再開処理を終了する。
[ステップS78]再実行制御部32は、中止した中止可試験がある既接続装置の1つを、中止した中止可試験の再開対象となる接続装置として特定する。
[ステップS79]再実行制御部32は、特定した接続装置が中止した中止可試験を再開(やり直し)する。具体的には、再実行制御部32は、特定した接続装置に対応する試験タスク36に対して中止再開指示メッセージを送信する。中断制御部31は、試験タスク36から中止再開報告メッセージを受信して試験タスク36の中止可試験の再開を検出する。
[ステップS79]再実行制御部32は、特定した接続装置が中止した中止可試験を再開(やり直し)する。具体的には、再実行制御部32は、特定した接続装置に対応する試験タスク36に対して中止再開指示メッセージを送信する。中断制御部31は、試験タスク36から中止再開報告メッセージを受信して試験タスク36の中止可試験の再開を検出する。
[ステップS80]再実行制御部32は、試験タスク36から受信した中止再開報告メッセージにもとづいて対応するシナリオ35の状態フラグを更新する。
[ステップS81]再実行制御部32は、中止した中止可試験がある既接続装置の全部を特定したか否かを判定する。再実行制御部32は、中止した中止可試験がある既接続装置の全部を特定した場合にステップS82にすすみ、全部を特定していない場合にステップS78にすすむ。
[ステップS81]再実行制御部32は、中止した中止可試験がある既接続装置の全部を特定したか否かを判定する。再実行制御部32は、中止した中止可試験がある既接続装置の全部を特定した場合にステップS82にすすみ、全部を特定していない場合にステップS78にすすむ。
[ステップS82]再実行制御部32は、未実行試験から試験を再開する既接続装置の1つを、未実行試験の再開対象となる接続装置として特定する。
[ステップS83]再実行制御部32は、特定した接続装置について試験順序にしたがい試験を再開する。具体的には、再実行制御部32は、特定した接続装置に対応する試験タスク36に対して試験開始指示メッセージを送信する。中断制御部31は、試験タスク36から試験開始報告メッセージを受信して試験タスク36の試験の再開を検出する。
[ステップS83]再実行制御部32は、特定した接続装置について試験順序にしたがい試験を再開する。具体的には、再実行制御部32は、特定した接続装置に対応する試験タスク36に対して試験開始指示メッセージを送信する。中断制御部31は、試験タスク36から試験開始報告メッセージを受信して試験タスク36の試験の再開を検出する。
[ステップS84]再実行制御部32は、試験タスク36から受信した試験開始報告メッセージにもとづいて対応するシナリオ35の状態フラグを更新する。
[ステップS85]再実行制御部32は、未実行試験から試験を再開する既接続装置の全部を特定したか否かを判定する。再実行制御部32は、未実行試験から試験を再開する既接続装置の全部を特定していない場合にステップS82にすすみ、全部を特定した場合に再開処理を終了する。
[ステップS85]再実行制御部32は、未実行試験から試験を再開する既接続装置の全部を特定したか否かを判定する。再実行制御部32は、未実行試験から試験を再開する既接続装置の全部を特定していない場合にステップS82にすすみ、全部を特定した場合に再開処理を終了する。
これにより、試験サーバ10は、試験項目の終了、または試験項目の中止、または試験項目の中断を待って終了した試験を再開することができる。
次に、第2の実施形態の中断可能試験を実行中の中断制御について図13を用いて説明する。図13は、第2の実施形態の中断可能試験を実行中の中断制御の一例を示す図である。
次に、第2の実施形態の中断可能試験を実行中の中断制御について図13を用いて説明する。図13は、第2の実施形態の中断可能試験を実行中の中断制御の一例を示す図である。
なお、図4に示したように、ストレージ装置20aに対応する試験タスク36を試験タスク36a、ストレージ装置20aに対応するシナリオ35をシナリオ35aとして説明する。同様に、ストレージ装置20b,20c,20dに対応する試験タスク36を試験タスク36b,36c,36d、ストレージ装置20b,20c,20dに対応するシナリオ35をシナリオ35b,35c,35dとして説明する。
[タイミングT1]試験サーバ10がストレージ装置20bを接続して項「B4」の試験(試験項目「媒体アクセス試験」)を実行中に、ストレージ装置20aの接続を検出する。なお、媒体アクセス試験は、中断可能試験である。
[タイミングT2]試験サーバ10は、ストレージ装置20bが試験中の媒体アクセス試験が中断可能試験であることから、試験タスク36bに試験中断を指示する。
[タイミングT3]ストレージ装置20bが試験中の媒体アクセス試験は、試験中断の指示にしたがい中断される。試験サーバ10は、試験タスク36bから試験中断の報告を受けて、ストレージ装置20bが実行していた媒体アクセス試験の中断を確認する。
[タイミングT3]ストレージ装置20bが試験中の媒体アクセス試験は、試験中断の指示にしたがい中断される。試験サーバ10は、試験タスク36bから試験中断の報告を受けて、ストレージ装置20bが実行していた媒体アクセス試験の中断を確認する。
[タイミングT4]試験サーバ10は、ドライバ12を再起動し、ストレージ装置20aの構成の認識をおこなう。
[タイミングT5]試験サーバ10は、ストレージ装置20aに対して対応するシナリオ35にしたがい試験を開始する。また、試験サーバ10は、ストレージ装置20bに対して中断した試験を中断位置から再開する。
[タイミングT5]試験サーバ10は、ストレージ装置20aに対して対応するシナリオ35にしたがい試験を開始する。また、試験サーバ10は、ストレージ装置20bに対して中断した試験を中断位置から再開する。
このように、試験サーバ10は、ストレージ装置20bが実行中の試験を中断することにより、既接続装置(ストレージ装置20b)の試験終了を待つアイドルタイムを抑制できる。
次に、第2の実施形態の中断不可試験を実行中の中断制御について図14を用いて説明する。図14は、第2の実施形態の中断不可試験を実行中の中断制御の一例を示す図である。
[タイミングT6]試験サーバ10がストレージ装置20bを接続して項「B5」の試験(試験項目「キャッシュ試験」)を実行中に、ストレージ装置20aの接続を検出する。なお、キャッシュ試験は、中断不可試験である。
[タイミングT7]試験サーバ10は、ストレージ装置20bが試験中の媒体アクセス試験が中断不可試験であることから、中断不可試験の終了を待って中断不可試験の終了を確認する。
[タイミングT8]試験サーバ10は、ドライバ12を再起動し、ストレージ装置20aの構成の認識をおこなう。
[タイミングT9]試験サーバ10は、ストレージ装置20aに対して対応するシナリオ35にしたがい試験を開始する。また、試験サーバ10は、ストレージ装置20bに対して終了を確認した次の試験から試験を再開する。
[タイミングT9]試験サーバ10は、ストレージ装置20aに対して対応するシナリオ35にしたがい試験を開始する。また、試験サーバ10は、ストレージ装置20bに対して終了を確認した次の試験から試験を再開する。
このように、試験サーバ10は、ストレージ装置20bが実行中の試験項目の終了を待って、一連の試験を中断することにより、既接続装置(ストレージ装置20b)の試験終了を待つアイドルタイムを抑制できる。
次に、第2の実施形態の中断可能試験と中断不可試験を並行して実行中の中断制御であって、中断不可試験終了時に中断可能試験が実行中の場合について図15を用いて説明する。図15は、第2の実施形態の中断可能試験と中断不可試験を並行して実行中の中断制御(中断不可試験終了時に中断可能試験が実行中の場合)の一例を示す図である。
[タイミングT11]試験サーバ10がストレージ装置20b,20c,20dを接続して試験を実行中に、ストレージ装置20aの接続を検出する。ストレージ装置20bは、項「B6」の試験(試験項目「パス切替試験」)を実行中であり、ストレージ装置20cは、項「C5」の試験(試験項目「キャッシュ試験」)を実行中である。さらに、ストレージ装置20dは、項「D4」の試験(試験項目「媒体アクセス試験」)を実行中である。なお、パス切替試験およびキャッシュ試験は中断不可試験であり、媒体アクセス試験は中断可能試験である。試験サーバ10は、ストレージ装置20b,20cが中断不可試験を実行中であることから、ストレージ装置20b,20cが実行中の中断不可試験の終了を待つ。
[タイミングT12]試験サーバ10は、ストレージ装置20bが試験中のパス切替試験の終了を確認する。
[タイミングT13]試験サーバ10は、ストレージ装置20cが試験中のキャッシュ試験の終了を確認する。
[タイミングT13]試験サーバ10は、ストレージ装置20cが試験中のキャッシュ試験の終了を確認する。
[タイミングT14]試験サーバ10は、実行中の中断不可試験がなく、かつストレージ装置20dが試験中の媒体アクセス試験が中断可能試験であることから、試験タスク36dに試験中断を指示する。
[タイミングT15]ストレージ装置20dが試験中の媒体アクセス試験は、試験中断の指示にしたがい中断される。試験サーバ10は、試験タスク36dから試験中断の報告を受けて、ストレージ装置20dが実行していた媒体アクセス試験の中断を確認する。
[タイミングT16]試験サーバ10は、ドライバ12を再起動し、ストレージ装置20aの構成の認識をおこなう。
[タイミングT17]試験サーバ10は、ストレージ装置20aに対して対応するシナリオ35にしたがい試験を開始する。また、試験サーバ10は、ストレージ装置20c,20dに対して終了を確認した次の試験から試験を再開する。また、試験サーバ10は、ストレージ装置20dに対して中断した試験を中断位置から再開する。
[タイミングT17]試験サーバ10は、ストレージ装置20aに対して対応するシナリオ35にしたがい試験を開始する。また、試験サーバ10は、ストレージ装置20c,20dに対して終了を確認した次の試験から試験を再開する。また、試験サーバ10は、ストレージ装置20dに対して中断した試験を中断位置から再開する。
このように、試験サーバ10は、ストレージ装置20dが実行中の試験を中断することにより、既接続装置(ストレージ装置20d)の試験終了を待つアイドルタイムを抑制できる。また、試験サーバ10は、ストレージ装置20b,20cが実行中の試験項目の終了を待ってストレージ装置20dが実行中の試験を中断することにより、全体としてアイドルタイムを抑制できる。
次に、第2の実施形態の中断可能試験と中断不可試験を並行して実行中の中断制御であって、中断不可試験終了前に中断可能試験が終了した場合について図16を用いて説明する。図16は、第2の実施形態の中断可能試験と中断不可試験を並行して実行中の中断制御(中断不可試験終了前に中断可能試験が終了した場合)の一例を示す図である。
[タイミングT21]試験サーバ10がストレージ装置20b,20c,20dを接続して試験を実行中に、ストレージ装置20aの接続を検出する。ストレージ装置20bは、項「B4」の試験(試験項目「媒体アクセス試験」)を実行中であり、ストレージ装置20cは、項「C6」の試験(試験項目「パス切替試験」)を実行中である。さらに、ストレージ装置20dは、項「D5」の試験(試験項目「キャッシュ試験」)を実行中である。なお、パス切替試験およびキャッシュ試験は中断不可試験であり、媒体アクセス試験は中断可能試験である。試験サーバ10は、ストレージ装置20c,20dが中断不可試験を実行中であることから、ストレージ装置20c,20dが実行中の中断不可試験の終了を待つ。
[タイミングT22]試験サーバ10は、ストレージ装置20bが試験中の媒体アクセス試験の終了を確認する。
[タイミングT23]試験サーバ10は、ストレージ装置20cが試験中のパス切替試験の終了を確認する。
[タイミングT23]試験サーバ10は、ストレージ装置20cが試験中のパス切替試験の終了を確認する。
[タイミングT24]試験サーバ10は、ストレージ装置20dが試験中のキャッシュ試験の終了を確認する。
[タイミングT25]試験サーバ10は、ドライバ12を再起動し、ストレージ装置20aの構成の認識をおこなう。
[タイミングT25]試験サーバ10は、ドライバ12を再起動し、ストレージ装置20aの構成の認識をおこなう。
[タイミングT26]試験サーバ10は、ストレージ装置20aに対して対応するシナリオ35にしたがい試験を開始する。また、試験サーバ10は、ストレージ装置20b,20c,20dに対して終了を確認した次の試験から試験を再開する。
このように、試験サーバ10は、中断不可試験の終了待ち時間の間に、中断可能試験を終了させることができる場合がある。したがって、試験サーバ10は、ストレージ装置20b,20cが実行中の試験項目の終了を待つ間に、ストレージ装置20aが実行中の中断可能試験を実行することにより、全体としてアイドルタイムを抑制できる。
次に、第2の実施形態の中断不可試験の進捗率を反映した中断制御について図17および図18を用いて説明する。図17は、第2の実施形態の中断不可試験の進捗率が有効進捗率を超えない場合の中断制御の一例を示す図である。
[タイミングT31]試験サーバ10がストレージ装置20bを接続して項「B5」の試験(試験項目「キャッシュ試験」)を実行中に、ストレージ装置20aの接続を検出する。なお、キャッシュ試験は、中断不可試験である。
[タイミングT32]試験サーバ10は、ストレージ装置20bが試験中のキャッシュ試験が中断不可試験であることから、中断不可試験の進捗率と有効進捗率を比較する。試験サーバ10は、中断不可試験の進捗率「40%」が有効進捗率「50%」を超えないことから、試験タスク36bに試験中止を指示する。
[タイミングT33]ストレージ装置20bが試験中のキャッシュ試験は、試験中止の指示にしたがい中止される。試験サーバ10は、試験タスク36bから試験中止の報告を受けて、ストレージ装置20bが実行していたキャッシュ試験の中止を確認する。
[タイミングT34]試験サーバ10は、ドライバ12を再起動し、ストレージ装置20aの構成の認識をおこなう。
[タイミングT35]試験サーバ10は、ストレージ装置20aに対して対応するシナリオ35にしたがい試験を開始する。また、試験サーバ10は、ストレージ装置20bに対して中止した試験から再開する。
[タイミングT35]試験サーバ10は、ストレージ装置20aに対して対応するシナリオ35にしたがい試験を開始する。また、試験サーバ10は、ストレージ装置20bに対して中止した試験から再開する。
このように、試験サーバ10は、ストレージ装置20bが実行中の中断不可試験の進捗率と有効進捗率を比較したうえで中断不可試験を中止することにより、中断不可試験の試験終了を待つアイドルタイムを抑制できる。
図18は、第2の実施形態の中断不可試験の進捗率が有効進捗率を超える場合の中断制御の一例を示す図である。
[タイミングT41]試験サーバ10がストレージ装置20bを接続して項「B5」の試験(試験項目「キャッシュ試験」)を実行中に、ストレージ装置20aの接続を検出する。なお、キャッシュ試験は、中断不可試験である。
[タイミングT41]試験サーバ10がストレージ装置20bを接続して項「B5」の試験(試験項目「キャッシュ試験」)を実行中に、ストレージ装置20aの接続を検出する。なお、キャッシュ試験は、中断不可試験である。
[タイミングT42]試験サーバ10は、ストレージ装置20bが試験中のキャッシュ試験が中断不可試験であることから、中断不可試験の進捗率と有効進捗率を比較する。試験サーバ10は、中断不可試験の進捗率「70%」が有効進捗率「50%」を超えることから中断不可試験を続行し、試験終了を待つ。
[タイミングT43]試験サーバ10は、ドライバ12を再起動し、ストレージ装置20aの構成の認識をおこなう。
[タイミングT44]試験サーバ10は、ストレージ装置20aに対して対応するシナリオ35にしたがい試験を開始する。また、試験サーバ10は、ストレージ装置20bに対して終了を確認した次の試験から試験を再開する。
[タイミングT44]試験サーバ10は、ストレージ装置20aに対して対応するシナリオ35にしたがい試験を開始する。また、試験サーバ10は、ストレージ装置20bに対して終了を確認した次の試験から試験を再開する。
このように、試験サーバ10は、ストレージ装置20bが実行中の中断不可試験の進捗率と有効進捗率を比較したうえで中断不可試験を続行することにより、全体としてアイドルタイムを抑制できる。
次に、第2の実施形態の試験項目の並び替えをおこなうシナリオ更新制御について図19および図20を用いて説明する。図19は、第2の実施形態のシナリオ更新前の既接続装置の試験予定と、新規装置の接続予測タイミングの一例を示す図である。
[タイミングT51]試験サーバ10がストレージ装置20b,20c,20dを接続して試験を実行中に、ストレージ装置20aの接続を検出する。
[タイミングT52]試験サーバ10は、ストレージ装置20bによる項「B6」の試験(試験項目「パス切替試験」)の終了と、ストレージ装置20dによる項「D5」の試験(試験項目「キャッシュ試験」)の終了を確認する。試験サーバ10は、ストレージ装置20cによる項「C7」の試験(試験項目「リビルド・コピーバック試験」)の中断を確認する。
[タイミングT52]試験サーバ10は、ストレージ装置20bによる項「B6」の試験(試験項目「パス切替試験」)の終了と、ストレージ装置20dによる項「D5」の試験(試験項目「キャッシュ試験」)の終了を確認する。試験サーバ10は、ストレージ装置20cによる項「C7」の試験(試験項目「リビルド・コピーバック試験」)の中断を確認する。
[タイミングT53]試験サーバ10は、ドライバ12を再起動し、ストレージ装置20aの構成の認識をおこなう。
試験サーバ10は、ストレージ装置20a,20b,20c,20dのそれぞれのシナリオ35から、タイミングT54で試験を開始した場合にタイミングT55でストレージ装置20bの試験が終了することを特定する。これにより、試験サーバ10は、タイミングT56でストレージ装置20bに代わって新規のストレージ装置20が接続されることを特定(予測)できる。
試験サーバ10は、ストレージ装置20a,20b,20c,20dのそれぞれのシナリオ35から、タイミングT54で試験を開始した場合にタイミングT55でストレージ装置20bの試験が終了することを特定する。これにより、試験サーバ10は、タイミングT56でストレージ装置20bに代わって新規のストレージ装置20が接続されることを特定(予測)できる。
試験サーバ10は、タイミングT56において、ストレージ装置20aが項「A5」の試験を実行中であり、ストレージ装置20cが項「C5」の試験を実行中であり、ストレージ装置20dが項「D6」の試験を実行中であることを特定できる。項「A5」の試験および項「C5」の試験は試験項目「キャッシュ試験」であり、項「D6」の試験は、試験項目「パス切替試験」である。パス切替試験およびキャッシュ試験は、いずれも中断不可試験であり、速やかに試験を中断することができないから、試験サーバ10は、タイミングT56以降にアイドルタイムが生じることとなる。そこで、シナリオ更新制御部34は、シナリオ35中の試験実行順序の並び替え制御をおこなう。
図20は、第2の実施形態のシナリオ更新後の既接続装置の試験予定と、新規装置の接続予測タイミングの一例を示す図である。
試験サーバ10は、ストレージ装置20aについて、項「A4」の試験(試験項目「媒体アクセス試験」)が未実行の中断可能試験であることから、項「A4」の試験と項「A5」の試験を入れ替える。これにより、試験サーバ10は、接続予測タイミング(タイミングT56)で項「A4」の試験を中断することができる。
試験サーバ10は、ストレージ装置20aについて、項「A4」の試験(試験項目「媒体アクセス試験」)が未実行の中断可能試験であることから、項「A4」の試験と項「A5」の試験を入れ替える。これにより、試験サーバ10は、接続予測タイミング(タイミングT56)で項「A4」の試験を中断することができる。
また、試験サーバ10は、ストレージ装置20dについて、項「D7」の試験(試験項目「リビルド・コピーバック試験」)および項「D8」の試験(試験項目「リモートコピー試験」)がそれぞれ未実行のBG可能試験(中断可能試験でもある)であることから、項「D7」の試験および項「D8」の試験と項「D6」の試験を入れ替える。これにより、試験サーバ10は、接続予測タイミング(タイミングT56)で項「D8」の試験をバックグランドで実行または中断することができる。
また、試験サーバ10は、ストレージ装置20cについて未実行のBG可能試験および未実行の中断可能試験がないことから、項「C5」の試験の入替をおこなわない。
このように、試験サーバ10は、接続予測タイミングを予測して試験順序を入れ替えるので、中断不可試験の試験終了を待つアイドルタイムを抑制できる。
このように、試験サーバ10は、接続予測タイミングを予測して試験順序を入れ替えるので、中断不可試験の試験終了を待つアイドルタイムを抑制できる。
次に、第2の実施形態の資源割当の最適化をおこなう資源割当制御について図21および図22を用いて説明する。図21は、第2の実施形態の資源割当制御がない場合の試験進行の一例を示す図である。
[タイミングT61]試験サーバ10がストレージ装置20b,20c,20dを接続して試験を実行中に、ストレージ装置20aの接続を検出する。
ストレージ装置20bは、項「B5」の試験(試験項目「キャッシュ試験」)を実行中であり、タイミングT63に終了予定である。ストレージ装置20cは、項「C5」の試験(試験項目「キャッシュ試験」)を実行中であり、タイミングT62に終了予定である。ストレージ装置20dは、項「D6」の試験(試験項目「パス切替試験」)を実行中であり、タイミングT64に終了予定である。
ストレージ装置20bは、項「B5」の試験(試験項目「キャッシュ試験」)を実行中であり、タイミングT63に終了予定である。ストレージ装置20cは、項「C5」の試験(試験項目「キャッシュ試験」)を実行中であり、タイミングT62に終了予定である。ストレージ装置20dは、項「D6」の試験(試験項目「パス切替試験」)を実行中であり、タイミングT64に終了予定である。
キャッシュ試験およびパス切替試験は、いずれも中断不可試験であり、速やかに試験を中断することができないから、試験サーバ10は、タイミングT62以降にアイドルタイムが生じることとなる。そこで、資源割当制御部33は、実行中の試験タスク36への資源の割当による試験時間の調整により、アイドル状態の抑制を図る。
ストレージ装置20bにおける項「B5」の試験の所要残時間は、タイミングT61において「T63−T61」である。ストレージ装置20cにおける項「C5」の試験の所要残時間は、タイミングT61において「T62−T61」である。ストレージ装置20dにおける項「D6」の試験の所要残時間は、タイミングT61において「T64−T61」である。たとえば、所要残時間「T63−T61」,「T62−T61」,「T64−T61」の平均所要残時間が「TA」であり、「T62−T61」<「TA」<「T63−T61」<「T64−T61」であるとする。このとき、資源割当制御部33は、試験タスク36b,36dへの資源割当を拡大し、試験タスク36cへの資源割当を縮小する。
図22は、第2の実施形態の資源割当制御がある場合の試験進行の一例を示す図である。
資源割当制御部33は、随時(たとえば、タイミングT71,T72,T73)に試験タスク36への資源割当を見直してストレージ装置20b,20c,20dの試験終了タイミングの平均化を図る。これにより、資源割当制御部33は、ストレージ装置20b,20c,20dが実行中の試験をほぼ同時に終了させることができる(タイミングT74)。
資源割当制御部33は、随時(たとえば、タイミングT71,T72,T73)に試験タスク36への資源割当を見直してストレージ装置20b,20c,20dの試験終了タイミングの平均化を図る。これにより、資源割当制御部33は、ストレージ装置20b,20c,20dが実行中の試験をほぼ同時に終了させることができる(タイミングT74)。
これにより、試験サーバ10は、中断不可試験の試験終了を待つアイドルタイムを抑制できる。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、試験サーバ10、第1の実施形態に示した試験装置1が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記憶装置には、ハードディスク装置(HDD)、フレキシブルディスク(FD)、磁気テープなどがある。光ディスクには、DVD、DVD−RAM、CD−ROM/RWなどがある。光磁気記録媒体には、MO(Magneto-Optical disk)などがある。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、試験サーバ10、第1の実施形態に示した試験装置1が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記憶装置には、ハードディスク装置(HDD)、フレキシブルディスク(FD)、磁気テープなどがある。光ディスクには、DVD、DVD−RAM、CD−ROM/RWなどがある。光磁気記録媒体には、MO(Magneto-Optical disk)などがある。
プログラムを流通させる場合には、たとえば、そのプログラムが記録されたDVD、CD−ROMなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
プログラムを実行するコンピュータは、たとえば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムにしたがった処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムにしたがった処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムにしたがった処理を実行することもできる。
また、上記の処理機能の少なくとも一部を、DSP、ASIC、PLDなどの電子回路で実現することもできる。
1 試験装置
2 試験実行部
3 接続検出部
4 試験予定生成部
5,31 中断制御部
6,32 再実行制御部
7,40 記憶部
8,8a,8b,8c,8d,20,20a,20b,20c,20d,21,22,23,24 ストレージ装置
9,9a,9b,9c,9d 試験予定
10 試験サーバ
11 制御部
12 ドライバ
25,26,27,28,29 通信線
30 試験制御部
33 資源割当制御部
34 シナリオ更新制御部
35,35a,35b,35c,35d,111 シナリオ
36,36a,36b,36c,36d 試験タスク
41 試験項目定義ファイル
42,110 試験項目定義テーブル
101 プロセッサ
102 RAM
103 不揮発性メモリ
104 入出力インタフェース
105 通信インタフェース
106 バス
211,221,231,241 CA
212,222,232,242 CM
213,223,224,233,234,235,243,244,245,246 HDD
236,247 RA
2 試験実行部
3 接続検出部
4 試験予定生成部
5,31 中断制御部
6,32 再実行制御部
7,40 記憶部
8,8a,8b,8c,8d,20,20a,20b,20c,20d,21,22,23,24 ストレージ装置
9,9a,9b,9c,9d 試験予定
10 試験サーバ
11 制御部
12 ドライバ
25,26,27,28,29 通信線
30 試験制御部
33 資源割当制御部
34 シナリオ更新制御部
35,35a,35b,35c,35d,111 シナリオ
36,36a,36b,36c,36d 試験タスク
41 試験項目定義ファイル
42,110 試験項目定義テーブル
101 プロセッサ
102 RAM
103 不揮発性メモリ
104 入出力インタフェース
105 通信インタフェース
106 バス
211,221,231,241 CA
212,222,232,242 CM
213,223,224,233,234,235,243,244,245,246 HDD
236,247 RA
Claims (10)
- 複数のストレージ装置を接続して試験を実行する前記ストレージ装置の試験装置であって、
前記ストレージ装置の接続を検出する接続検出部と、
前記接続を検出したストレージ装置について複数の試験項目を時系列に配置した試験予定を生成する試験予定生成部と、
前記接続を検出したストレージ装置の試験を前記試験予定にしたがい実行する試験実行部と、
前記接続の検出を契機に、前記試験を実行中のストレージ装置の試験予定にもとづいて前記試験の中断時機を決定し、前記試験を前記中断時機で中断する中断制御部と、
前記接続を検出したストレージ装置に関する所要の初期化処理の実行後に前記接続を検出したストレージ装置を含む前記複数のストレージ装置について前記試験を再実行する再実行制御部と、
を備えることを特徴とするストレージ装置の試験装置。 - 前記試験項目は、前記試験項目の試験を実行中に前記試験項目の試験を中止することの可否、および前記試験項目の試験を実行中に前記試験項目の試験を中断することの可否が規定されていて、
前記中断制御部は、中止不可の試験項目の試験、または中止可能かつ中断不可の試験項目の試験を実行中の場合、前記中止不可の試験項目の試験、または前記中止可能かつ中断不可の試験項目の試験のすべての終了後を、前記試験の中断時機に決定することを特徴とする請求項1記載のストレージ装置の試験装置。 - 前記中断制御部は、前記中止不可の試験項目の試験、または前記中止可能かつ中断不可の試験項目の試験のすべての終了後に、中止可能かつ中断可能の試験項目の試験を実行中の場合、前記中止可能かつ中断可能の試験項目の試験を、中断位置を記録して中断することを特徴とする請求項2記載のストレージ装置の試験装置。
- 前記再実行制御部は、接続中のすべてのストレージ装置についてすべての試験項目が終了または中断している状態で前記初期化処理を実行した後に前記中断した試験項目の試験を前記中断位置から再実行することを特徴とする請求項3記載のストレージ装置の試験装置。
- 前記試験項目は、前記中止可能かつ中断不可の試験項目について、試験中止の是非の決定に用いる進捗閾値が規定されていて、
前記中断制御部は、前記中止可能かつ中断不可の試験項目の試験が前記進捗閾値よりも進捗している場合に前記中止可能かつ中断不可の試験項目の試験の終了を待ち、前記中止可能かつ中断不可の試験項目の試験が前記進捗閾値よりも進捗していない場合に前記中止可能かつ中断不可の試験項目の試験を中止し、
前記再実行制御部は、前記中止した試験項目の試験がある場合に前記中止した試験を再実行することを特徴とする請求項2乃至請求項4のいずれか1つに記載のストレージ装置の試験装置。 - 前記試験項目は、前記試験項目の試験の実行順序を移動することの可否が規定されていて、
前記試験予定は、前記試験項目ごとの試験時間を特定可能な試験時間情報が含まれていて、
前記試験時間情報に基づいて次回の前記ストレージ装置の接続予定時刻を検出し、移動可能かつ中断不可の試験項目の試験の実行予定時間と、前記接続予定時刻とが重なる場合、中断可能の試験項目の試験の実行予定時間と前記接続予定時刻とが重なるように、前記移動可能かつ中断不可の試験項目の試験の実行順序を移動して前記試験予定を更新する試験予定更新部を備えることを特徴とする請求項2記載のストレージ装置の試験装置。 - 前記試験項目は、前記試験項目の試験をバックグランドで動作することの可否が規定されていて、
前記試験予定は、前記試験項目ごとの試験時間を特定可能な試験時間情報が含まれていて、
前記試験時間情報に基づいて次回の前記ストレージ装置の接続予定時刻を検出し、移動可能かつ中断不可の試験項目の試験の実行予定時間と、前記接続予定時刻とが重なる場合、バックグランド動作可能の試験項目の試験の実行予定時間と前記接続予定時刻とが重なるように、前記移動可能かつ中断不可の試験項目の試験の実行順序を移動して前記試験予定を更新する試験予定更新部を備えることを特徴とする請求項2記載のストレージ装置の試験装置。 - 前記試験予定は、前記試験項目ごとの試験時間を特定可能な試験時間情報が含まれていて、
前記接続検出部による前記ストレージ装置の接続検出時に、複数の中断不可の試験項目の試験を実行中の場合、前記試験時間情報にもとづいて前記中断不可の試験項目の試験の試験終了までの所要時間を取得し、前記試験装置が前記試験の実行のために割り当てている資源を、前記複数の中断不可の試験項目の試験のうち前記所要時間の小さな前記中断不可の試験項目の試験から、前記所要時間の大きな前記中断不可の試験項目の試験に分配する資源割当制御部を備えることを特徴とする請求項2記載のストレージ装置の試験装置。 - 複数のストレージ装置を接続して試験を実行する前記ストレージ装置の試験装置が、
前記ストレージ装置の接続を検出し、
前記接続を検出したストレージ装置について複数の試験項目をシーケンシャルに配置した試験予定を生成し、
前記接続を検出したストレージ装置の試験を前記試験予定にしたがい実行し、
前記接続の検出を契機に、前記試験を実行中のストレージ装置の試験予定にもとづいて前記試験の中断時機を決定し、前記試験を前記中断時機で中断し、
前記接続を検出したストレージ装置に関する所要の初期化処理の後に前記接続を検出したストレージ装置を含む前記複数のストレージ装置について前記試験を再実行する、
処理を実行することを特徴とする試験方法。 - 複数のストレージ装置を接続して試験を実行する前記ストレージ装置の試験装置に、
前記ストレージ装置の接続を検出し、
前記接続を検出したストレージ装置について複数の試験項目をシーケンシャルに配置した試験予定を生成し、
前記接続を検出したストレージ装置の試験を前記試験予定にしたがい実行し、
前記接続の検出を契機に、前記試験を実行中のストレージ装置の試験予定にもとづいて前記試験の中断時機を決定し、前記試験を前記中断時機で中断し、
前記接続を検出したストレージ装置に関する所要の初期化処理の後に前記接続を検出したストレージ装置を含む前記複数のストレージ装置について前記試験を再実行する、
処理を実行させることを特徴とする試験プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013186007A JP2015052963A (ja) | 2013-09-09 | 2013-09-09 | ストレージ装置の試験装置、試験方法、および試験プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013186007A JP2015052963A (ja) | 2013-09-09 | 2013-09-09 | ストレージ装置の試験装置、試験方法、および試験プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015052963A true JP2015052963A (ja) | 2015-03-19 |
Family
ID=52701937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013186007A Pending JP2015052963A (ja) | 2013-09-09 | 2013-09-09 | ストレージ装置の試験装置、試験方法、および試験プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015052963A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108874653A (zh) * | 2017-05-09 | 2018-11-23 | 腾讯科技(北京)有限公司 | 任务测试方法、测试机、共享服务器和可读存储介质 |
-
2013
- 2013-09-09 JP JP2013186007A patent/JP2015052963A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108874653A (zh) * | 2017-05-09 | 2018-11-23 | 腾讯科技(北京)有限公司 | 任务测试方法、测试机、共享服务器和可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7711918B2 (en) | Apparatus and method for operating flash memory according to priority order | |
JP5229326B2 (ja) | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム | |
US9110669B2 (en) | Power management of a storage device including multiple processing cores | |
US8380922B1 (en) | Data storage device comprising host interface state machine blocking on target logical block address | |
US9053019B2 (en) | Non-volatile memory device, a data processing device using the same, and a swapping method used by the data processing and non-volatile memory devices | |
US20150006794A1 (en) | Apparatus and method for controlling multi-way nand flashes by using input-output pins | |
US20240264940A1 (en) | Write data cache method and system, device, and storage medium | |
US8271968B2 (en) | System and method for transparent hard disk drive update | |
CN105094084B (zh) | 支持多核控制器上的相干数据访问的服务和系统 | |
US20170212835A1 (en) | Computing system with memory management mechanism and method of operation thereof | |
US20140129759A1 (en) | Low power write journaling storage system | |
US9239742B2 (en) | Embedded systems and methods for threads and buffer management thereof | |
US8327041B2 (en) | Storage device and data transfer method for the same | |
US20140068166A1 (en) | Memory control technique | |
JP4829370B1 (ja) | メモリ制御装置、メモリ装置および停止制御方法 | |
US9442790B2 (en) | Computer and dumping control method | |
US8429357B2 (en) | Device management apparatus, device initialization method, and device system | |
US20140068214A1 (en) | Information processing apparatus and copy control method | |
JP2015052963A (ja) | ストレージ装置の試験装置、試験方法、および試験プログラム | |
KR102377729B1 (ko) | 멀티 코어 프로세서 및 그것의 동작 방법 | |
WO2019111303A1 (ja) | データ書き込み装置及び方法 | |
JP6645348B2 (ja) | 情報処理装置、情報処理プログラム、及び情報処理方法 | |
JP2019159437A (ja) | 情報処理装置、転送制御方法および転送制御プログラム | |
JP2008226111A (ja) | 2重化コントローラシステム、その稼動系コントローラ | |
JP2014041407A (ja) | 情報処理装置、起動プログラム、および起動方法 |