JP2015041696A - Substrate, connection structure of substrate, optical module, optical communication device, optical communication system and connection method of substrate - Google Patents

Substrate, connection structure of substrate, optical module, optical communication device, optical communication system and connection method of substrate Download PDF

Info

Publication number
JP2015041696A
JP2015041696A JP2013171827A JP2013171827A JP2015041696A JP 2015041696 A JP2015041696 A JP 2015041696A JP 2013171827 A JP2013171827 A JP 2013171827A JP 2013171827 A JP2013171827 A JP 2013171827A JP 2015041696 A JP2015041696 A JP 2015041696A
Authority
JP
Japan
Prior art keywords
dielectric layer
conductors
optical
substrate
lead pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013171827A
Other languages
Japanese (ja)
Inventor
安井 伸之
Nobuyuki Yasui
伸之 安井
敬太 望月
Keita Mochizuki
敬太 望月
有賀 博
Hiroshi Ariga
博 有賀
覚志 村尾
Satoshi Murao
覚志 村尾
卓郎 品田
Takuro Shinada
卓郎 品田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013171827A priority Critical patent/JP2015041696A/en
Publication of JP2015041696A publication Critical patent/JP2015041696A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To implement narrow-pitch packaging at low cost by lead pin connection that facilitates alignment with a small-sized package.SOLUTION: A substrate comprises: a first dielectric layer; a second dielectric layer; a plurality of inner layer conductors which are provided while being held between the first dielectric layer and the second dielectric layer; a plurality of surface conductors provided on a surface of the first dielectric layer; a plurality of lead-pin penetration holes which are provided while penetrating each of the plurality of surface conductors, the first dielectric layer and the second dielectric layer; and a plurality of through holes which are provided while penetrating each of the plurality of surface conductors, the first dielectric layer, each of the plurality of inner layer conductors and the second dielectric layer and electrically connect the plurality of surface conductors and the plurality of inner layer conductors, respectively.

Description

この発明は、基板、基板の接続構造、光モジュール、光通信装置、光通信システムおよび基板の接続方法に関するものである。   The present invention relates to a board, a board connection structure, an optical module, an optical communication device, an optical communication system, and a board connection method.

従来、光半導体素子がパッケージに搭載された光モジュールにおいて、フレキシブルプリント基板(Flexible Printed Circuit、以下、FPCという)のランドの穴にパッケージのリードピンを挿入し半田付けして電気的に接続された光モジュールが知られている(例えば、特許文献1参照)。また、従来、FPCをパッケージに直接的に半田付けして電気的に接続された光モジュールも知られている(例えば、非特許文献1参照)。   2. Description of the Related Art Conventionally, in an optical module in which an optical semiconductor element is mounted in a package, light that is electrically connected by inserting a lead pin of the package into a hole in a land of a flexible printed circuit board (hereinafter referred to as FPC) and soldering it. Modules are known (see, for example, Patent Document 1). Conventionally, an optical module in which an FPC is directly soldered and electrically connected to a package is also known (for example, see Non-Patent Document 1).

特開2006−295115号公報(図5〜図7)Japanese Patent Laying-Open No. 2006-295115 (FIGS. 5 to 7)

S. Kanazawa, et al., ”Ultra−Compact 100GbE Transmitter Optical Sub−Assembly For 40−km SMF Transmission,” Journal of Lightwave Technology, Volume: 31, Issue: 4, IEEE, 2011.(p.605,Fig.11.)S. Kanazawa, et al. "Ultra-Compact 100GbE Transmitter Optical Sub-Assembly For 40-km SMF Transmission," Journal of Lightwave Technology, E11. (P.605, FIG.11.)

集積型光モジュールといった多数の光半導体素子を内蔵する光モジュールにおいては、小型パッケージに多数のリードピンが配置され、FPC構造に狭ピッチ実装が望まれる。しかし、円形状のランドを狭ピッチで並べようとすると、隣合うランドのショートが問題となる。特許文献1に開示されている従来の光モジュールにおいては、隣合う円形状のランドがショートしないように交互に位置をずらして密に配置したものが開示されているものの、リードピンを曲げるための追加の加工を行うと加工費が増加するという問題点があった。また、非特許文献1に開示されている従来の光モジュールにおいては、パッケージの配線パターンに直接的にFPCの配線パターンを半田付けするので、狭ピッチ実装の位置合わせが高精度となるという問題点があった。   In an optical module incorporating a large number of optical semiconductor elements such as an integrated optical module, a large number of lead pins are arranged in a small package, and a narrow pitch mounting is desired for an FPC structure. However, when circular lands are arranged at a narrow pitch, a short circuit between adjacent lands becomes a problem. In the conventional optical module disclosed in Patent Document 1, although the adjacent circular lands are closely arranged so as to avoid short-circuiting, they are densely arranged, but additional for bending the lead pins However, there is a problem that the processing cost increases. Further, in the conventional optical module disclosed in Non-Patent Document 1, since the FPC wiring pattern is soldered directly to the package wiring pattern, the positioning of the narrow pitch mounting is highly accurate. was there.

この発明は上記のような課題を解決するためになされたもので、小型パッケージに位置合わせが容易なリードピン接続方法を用い、追加の加工が不要で安価に狭ピッチ実装が可能なFPC構造を実現することを目的としている。   The present invention has been made to solve the above-described problems, and realizes an FPC structure that can be mounted on a small pitch at a low cost by using a lead pin connection method that is easy to align with a small package and does not require additional processing. The purpose is to do.

この発明に係る基板は、第1の誘電体層と、第2の誘電体層と、前記第1の誘電体層および前記第2の誘電体層に挟まれて設けられた複数の内層導体と、前記第1の誘電体層の表面に設けられた複数の表面導体と、複数の前記表面導体のそれぞれ、前記第1の誘電体層および前記第2の誘電体層を貫通して設けられた複数のリードピン用貫通穴と、複数の前記表面導体のそれぞれ、前記第1の誘電体層、複数の前記内層導体のそれぞれおよび前記第2の誘電体層を貫通して設けられ、複数の前記表面導体および複数の前記内層導体をそれぞれ電気的に接続する複数のスルーホールと、を備えたものである。   The substrate according to the present invention includes a first dielectric layer, a second dielectric layer, a plurality of inner layer conductors provided between the first dielectric layer and the second dielectric layer, and A plurality of surface conductors provided on the surface of the first dielectric layer, and each of the plurality of surface conductors provided through the first dielectric layer and the second dielectric layer. A plurality of lead pin through-holes, a plurality of the surface conductors, the first dielectric layer, a plurality of the inner layer conductors, and the second dielectric layer are provided through the plurality of the surface conductors. And a plurality of through holes that electrically connect the conductor and the plurality of inner layer conductors, respectively.

この発明によれば、基板において、位置合わせが容易なリードピン接続により、安価に狭ピッチ実装が可能となる。   According to the present invention, it is possible to mount a narrow pitch at a low cost by the lead pin connection that is easy to align on the substrate.

この発明の実施の形態1による基板を用いる光モジュールを示す構成図The block diagram which shows the optical module using the board | substrate by Embodiment 1 of this invention この発明の実施の形態1による基板を用いる光モジュールを示す構成図The block diagram which shows the optical module using the board | substrate by Embodiment 1 of this invention この発明の実施の形態1による基板を用いる光モジュールを示す構成図The block diagram which shows the optical module using the board | substrate by Embodiment 1 of this invention この発明の実施の形態1による基板を用いる光モジュールを示す構成図The block diagram which shows the optical module using the board | substrate by Embodiment 1 of this invention この発明の実施の形態1による基板を用いる光モジュールを示す構成図The block diagram which shows the optical module using the board | substrate by Embodiment 1 of this invention この発明の実施の形態1による基板を用いる光モジュールを示す構成図The block diagram which shows the optical module using the board | substrate by Embodiment 1 of this invention この発明の実施の形態2による基板を用いる光モジュールを示す構成図The block diagram which shows the optical module using the board | substrate by Embodiment 2 of this invention この発明の実施の形態2による基板を用いる光モジュールを示す構成図The block diagram which shows the optical module using the board | substrate by Embodiment 2 of this invention この発明の実施の形態3による光通信システムを示す構成図The block diagram which shows the optical communication system by Embodiment 3 of this invention

実施の形態1.
図1〜図4は、この発明の実施の形態1による基板を用いる光モジュールを示す構成図であり、図1に光モジュールの全体図を示し、図2に図1(a)のリードピン周辺拡大図を示し、図3に図2のA−A部の断面図を示し、図4に表面導体の寸法例を示す。なお、各図において、同一符号は同一または相当部分を示す。
Embodiment 1 FIG.
1 to 4 are configuration diagrams showing an optical module using a substrate according to Embodiment 1 of the present invention. FIG. 1 shows an overall view of the optical module, and FIG. 2 shows an enlargement of the periphery of the lead pin of FIG. FIG. 3 shows a cross-sectional view of the AA portion of FIG. 2, and FIG. 4 shows a dimension example of the surface conductor. In each figure, the same numerals indicate the same or corresponding parts.

図1〜図4において、1はレセプタクル、2はパッケージ、3はセラミック、4は電源用リードピン、5は信号用リードピン、6はフレキシブルプリント基板(Flexible Printed Circuit、以下、FPCという)、7はリードピン用貫通穴、8はスルーホール、9はスルーホール、10は信号用ランド、11は表面導体、12は内層導体、12aは内層導体、13は補強板、14は第1の誘電体層としての誘電体層、15は第2の誘電体層としての誘電体層、16は接続材としての半田、17は半田である。   1-4, 1 is a receptacle, 2 is a package, 3 is ceramic, 4 is a power supply lead pin, 5 is a signal lead pin, 6 is a flexible printed circuit (hereinafter referred to as FPC), and 7 is a lead pin. Through hole, 8 through hole, 9 through hole, 10 signal land, 11 surface conductor, 12 inner layer conductor, 12a inner layer conductor, 13 reinforcing plate, 14 as first dielectric layer A dielectric layer, 15 is a dielectric layer as a second dielectric layer, 16 is solder as a connecting material, and 17 is solder.

図1において、レセプタクル1は図示しない光ファイバが接続される光インターフェース部材であり、パッケージ2は光半導体素子を気密下に収納する部材であり、セラミック3は2層構成になっており、電源用リードピン4および信号用リードピン5と接続されており、電源用リードピン4および信号用リードピン5はパッケージ2内部の電気配線と接続されている。   In FIG. 1, a receptacle 1 is an optical interface member to which an optical fiber (not shown) is connected, a package 2 is a member for accommodating an optical semiconductor element in an airtight state, and a ceramic 3 has a two-layer structure for a power source. The lead pin 4 and the signal lead pin 5 are connected to each other, and the power lead pin 4 and the signal lead pin 5 are connected to the electric wiring inside the package 2.

図1において、FPC6は電源用リードピン4および信号用リードピン5と接続され図示しない送受信器の基板と接続される電気インターフェース部材である。FPC6の材質は例えばポリイミドであり、図1はFPC6をZ軸方向に折り曲げることにより、送受信器の基板を上下方向から挟み込んで接続することを想定した図である。補強板13はセラミック3とFPC6との間に設置されており、FPC6の折り曲げ時にFPC6上に形成されている表面導体11への応力印加の防止を目的とした部材である。補強板13の材質は例えばポリイミドであり、FPC6作製時に同時に補強板13も形成するようにしても良い。   In FIG. 1, an FPC 6 is an electrical interface member that is connected to a power supply lead pin 4 and a signal lead pin 5 and is connected to a transceiver board (not shown). The material of the FPC 6 is, for example, polyimide, and FIG. 1 is a diagram assuming that the FPC 6 is bent in the Z-axis direction so that the substrate of the transmitter / receiver is sandwiched from above and below to be connected. The reinforcing plate 13 is installed between the ceramic 3 and the FPC 6 and is a member for the purpose of preventing stress application to the surface conductor 11 formed on the FPC 6 when the FPC 6 is bent. The material of the reinforcing plate 13 is, for example, polyimide, and the reinforcing plate 13 may be formed at the same time as the FPC 6 is manufactured.

図2、図3において、6つのリードピン用貫通穴7は6本の電源用リードピン4をそれぞれ通すための穴であり、FPC6を貫通している。X軸方向に複数のリードピン用貫通穴7が狭ピッチに並ぶ配置としている。6つのスルーホール8はFPC6を貫通しており、6つの表面導体11および6本の内層導体12をそれぞれ側面メタライズにより電気接続している。4つのスルーホール9は4本の信号用リードピン5をそれぞれ通すための穴であり、FPC6を貫通し、4つの信号用ランド10および4つの内層導体12aをそれぞれ側面メタライズにより電気接続している。なお、リードピン用貫通穴7やスルーホール8、9等の数は、これに限られるものではないことは言うまでもない。また、図2、5、7では半田16、17の図示を省略している。   2 and 3, six lead pin through holes 7 are holes through which the six power supply lead pins 4 pass, respectively, and pass through the FPC 6. A plurality of lead pin through holes 7 are arranged in a narrow pitch in the X-axis direction. The six through holes 8 penetrate the FPC 6 and electrically connect the six surface conductors 11 and the six inner layer conductors 12 by side metallization. The four through holes 9 are holes through which the four signal lead pins 5 pass, respectively, and penetrate the FPC 6 to electrically connect the four signal lands 10 and the four inner layer conductors 12a by side metallization. It goes without saying that the number of lead pin through holes 7 and through holes 8, 9 is not limited to this. 2, 5, and 7, illustration of the solders 16 and 17 is omitted.

図3において、半田16は電源用リードピン4および表面導体11を電気接続させる。半田17は信号用リードピン5および信号用ランド10を電気接続させる。さらに、半田17は、スルーホール9内部に流れ込み、スルーホール9の側面メタライズを通して内層導体12aとも電気接続されることになる。なお、内層導体12は誘電体層15上に形成されており、その上面に誘電体層14が形成され、その上面に表面導体11が形成され、スルーホール8が形成されている。また、内層導体12aは誘電体層15上に形成されており、その上面に誘電体層14が形成され、その上面に信号用ランド10が形成され、スルーホール9が形成されている。補強板13は誘電体層15の下面に形成される。   In FIG. 3, the solder 16 electrically connects the power supply lead pin 4 and the surface conductor 11. The solder 17 electrically connects the signal lead pin 5 and the signal land 10. Furthermore, the solder 17 flows into the through hole 9 and is electrically connected to the inner layer conductor 12a through the side metallization of the through hole 9. The inner layer conductor 12 is formed on the dielectric layer 15, the dielectric layer 14 is formed on the upper surface, the surface conductor 11 is formed on the upper surface, and the through hole 8 is formed. The inner layer conductor 12a is formed on the dielectric layer 15, the dielectric layer 14 is formed on the upper surface, the signal land 10 is formed on the upper surface, and the through hole 9 is formed. The reinforcing plate 13 is formed on the lower surface of the dielectric layer 15.

次に動作について説明する。まず、光半導体素子としての2つの発光素子および1つのペルチェ素子がパッケージ2内に搭載された光送信モジュールとしての光モジュールの動作について説明する。2本の電源用リードピン4および2本の信号用リードピン5が1つの発光素子にパッケージ2内部の電気配線を介して接続され、2本の電源用リードピン4が1つのペルチェ素子にパッケージ2内部の電気配線を介して接続されている。   Next, the operation will be described. First, the operation of an optical module as an optical transmission module in which two light emitting elements as optical semiconductor elements and one Peltier element are mounted in the package 2 will be described. Two power supply lead pins 4 and two signal lead pins 5 are connected to one light emitting element via an electric wiring inside the package 2, and two power supply lead pins 4 are connected to one Peltier element inside the package 2. Connected via electrical wiring.

図1、図2において、図示しない送受信器の基板に接続されたFPC6の内層導体12、スルーホール8、表面導体11および半田16を介して、電源用リードピン4に電源電圧が印加された状態で、図示しない送受信器の基板に接続されたFPC6の内層導体12a、スルーホール9、信号用ランド10および半田17を介して、信号用リードピン5に電気信号が入力すると、パッケージ2内の図示しない2つの発光素子が光信号を発光し、この発光した光信号が、パッケージ2内の図示しない光合波器で合波され、レセプタクル1を介して図示しない光ファイバに出力される。また、ペルチェ素子に接続された電源用リードピン4に電源電圧が印加されることで、発光素子の温度が所定値に保たれる。   1 and 2, a power supply voltage is applied to the power supply lead pin 4 through the inner layer conductor 12, the through hole 8, the surface conductor 11, and the solder 16 of the FPC 6 connected to a transceiver board (not shown). When an electrical signal is input to the signal lead pin 5 through the inner layer conductor 12a of the FPC 6 connected to the transceiver board (not shown), the through hole 9, the signal land 10 and the solder 17, the package 2 in the package 2 (not shown) Two light emitting elements emit optical signals, and the emitted optical signals are combined by an optical multiplexer (not shown) in the package 2 and output to an optical fiber (not shown) via the receptacle 1. Further, the power supply voltage is applied to the power supply lead pin 4 connected to the Peltier element, whereby the temperature of the light emitting element is maintained at a predetermined value.

また、光半導体素子としての2つの受光素子がパッケージ2内に搭載された光受信モジュールとしての光モジュールの動作について説明する。2本の電源用リードピン4および2本の信号用リードピン5が1つの受光素子にパッケージ2内部の電気配線を介して接続されている。   The operation of the optical module as an optical receiving module in which two light receiving elements as optical semiconductor elements are mounted in the package 2 will be described. Two power supply lead pins 4 and two signal lead pins 5 are connected to one light receiving element via electric wiring inside the package 2.

図1、図2において、図示しない送受信器の基板に接続されたFPC6の内層導体12、スルーホール8、表面導体11および半田16を介して、電源用リードピン4に電源電圧が印加された状態で、図示しない光ファイバに接続されたレセプタクル1およびパッケージ2内の図示しない光分波器を介して、パッケージ2内の図示しない2つの受光素子に光信号が入力すると、この光信号が電気信号に変換され、この変換された電気信号が、信号用リードピン5、半田17、信号用ランド10、スルーホール9および内層導体12aを介して、基板FPC6に接続された図示しない送受信器の基板に出力される。なお、光送信モジュールと同様にペルチェ素子で受光素子の温度を保つようにすることも可能である。   1 and 2, a power supply voltage is applied to the power supply lead pin 4 through the inner layer conductor 12, the through hole 8, the surface conductor 11, and the solder 16 of the FPC 6 connected to a transceiver board (not shown). When an optical signal is input to two light receiving elements (not shown) in the package 2 via a receptacle 1 connected to an optical fiber (not shown) and an optical demultiplexer (not shown) in the package 2, the optical signal is converted into an electrical signal. The converted electric signal is output to a substrate of a transceiver (not shown) connected to the substrate FPC 6 through the signal lead pin 5, the solder 17, the signal land 10, the through hole 9, and the inner layer conductor 12a. The It is also possible to maintain the temperature of the light receiving element with a Peltier element as in the case of the optical transmission module.

上述のように、小型パッケージに電源用リードピン4を並列に狭ピッチで並べようとした場合、もし表面導体11をリードピン用貫通穴7の全周に円形状にランドとして形成しようとするとショートが課題となる。これを解決するため、この発明の実施の形態1によるFPC6は、図4に示すように、電源用リードピン4の並び方向に対して垂直方向であるY方向に伸び、リードピン用貫通穴7の直径以下の幅をもつ表面導体11を形成することを特徴とし、これにより、隣合う表面導体11同士のショートの発生を防止するものである。   As described above, when the power supply lead pins 4 are arranged in a small package in parallel at a narrow pitch, if the surface conductor 11 is formed as a circular land on the entire circumference of the lead pin through hole 7, a short circuit is a problem. It becomes. To solve this, the FPC 6 according to the first embodiment of the present invention extends in the Y direction, which is perpendicular to the direction in which the power supply lead pins 4 are arranged, as shown in FIG. The surface conductor 11 having the following width is formed, thereby preventing the occurrence of a short circuit between the adjacent surface conductors 11.

この場合、リードピン用貫通穴7をスルーホールにしようとすると、リードピン用貫通穴7の全周に表面導体11が形成されていないため、リードピン用貫通穴7の全周に電界を加えることができず、めっき付加によるスルーホールを形成することが難しいということが課題となる。そこで、この発明の実施の形態1によるFPC6においては、リードピン用貫通穴7にスルーホールを形成することを止め、別の場所にスルーホールを形成し、電源用リードピン4と内層導体12とを電気接続できる構造を特徴とする。すなわち、その構造は、リードピン用貫通穴7の直径以下の幅をもつ表面導体11上に電気接続できるスルーホール8を別途設けるものである。   In this case, if the lead pin through hole 7 is to be a through hole, an electric field can be applied to the entire circumference of the lead pin through hole 7 because the surface conductor 11 is not formed on the entire circumference of the lead pin through hole 7. However, the problem is that it is difficult to form through holes by plating. Therefore, in the FPC 6 according to the first embodiment of the present invention, the formation of the through hole in the lead pin through hole 7 is stopped, the through hole is formed in another location, and the power supply lead pin 4 and the inner layer conductor 12 are electrically connected. Features a connectable structure. That is, the structure is such that a through hole 8 that can be electrically connected is provided on the surface conductor 11 having a width equal to or smaller than the diameter of the lead pin through hole 7.

ここで、電源用リードピン4およびFPC6を接続する付近において、半田16が表面導体11の上面にしか塗布されていないことから、半田がスルーホール内にも塗布される場合に比べると接合強度が弱くなる。このとき、もし補強板13が無い状態で、図1(b)に示すようにFPC6を曲げてしまうと、半田16および表面導体11の接続部がFPC曲がりの起点となり、半田16、表面導体11およびスルーホール8付近に応力が印加されるということが課題となる。そこで、この発明の実施の形態1による基板であるFPC6は、電源用リードピン4とスルーホール8の間に補強板13を追加した構造を特徴とする。   Here, since the solder 16 is applied only to the upper surface of the surface conductor 11 in the vicinity where the power supply lead pin 4 and the FPC 6 are connected, the bonding strength is weaker than when the solder is also applied to the through hole. Become. At this time, if the FPC 6 is bent as shown in FIG. 1B without the reinforcing plate 13, the connecting portion of the solder 16 and the surface conductor 11 becomes the starting point of the FPC bending, and the solder 16 and the surface conductor 11 The problem is that stress is applied in the vicinity of the through hole 8. Therefore, the FPC 6 which is a substrate according to the first embodiment of the present invention is characterized by a structure in which a reinforcing plate 13 is added between the power lead pins 4 and the through holes 8.

このとき、補強板13を誘電体層14、15より十分に厚くすることにより、FPC6を曲げた際の曲げ開始位置が、誘電体層15および補強板13の接続部となり、半田16、表面導体11およびスルーホール8付近の変形を防ぐようにして応力印加を回避することができる。好適な厚みの例としては、補強板13は150μmm、誘電体層14、15は25〜50μmである。   At this time, by making the reinforcing plate 13 sufficiently thicker than the dielectric layers 14, 15, the bending start position when the FPC 6 is bent becomes a connecting portion between the dielectric layer 15 and the reinforcing plate 13, and the solder 16, the surface conductor 11 and the application of stress can be avoided by preventing deformation near the through hole 8. As an example of suitable thickness, the reinforcement board 13 is 150 micrometers, and the dielectric material layers 14 and 15 are 25-50 micrometers.

なお、内層導体12、12aは補強板13の有無に関わらず、FPC6を曲げても応力印加は問題とならない。これは誘電体層14、15が内層導体12、12aを挟むことで保護層の役割を果たすためである。一般的にFPC曲げ半径0.3mm以上であれば、応力印加は問題ないとされており、実使用におけるFPC曲げ半径は0.4mm以上であるため問題ないと言える。   The inner layer conductors 12 and 12a, regardless of the presence or absence of the reinforcing plate 13, does not cause stress application even if the FPC 6 is bent. This is because the dielectric layers 14 and 15 serve as a protective layer by sandwiching the inner layer conductors 12 and 12a. Generally, if the FPC bending radius is 0.3 mm or more, it is considered that there is no problem in applying stress, and it can be said that there is no problem because the FPC bending radius in actual use is 0.4 mm or more.

このように、電源用リードピン4と表面導体11との電気接続は半田16で行い、電源用リードピン4近傍に表面導体11の幅よりも小さい直径のスルーホール8を形成している。そして、スルーホール8には電源用リードピン4を挿入しないことから、スルーホール8の直径はリードピン用貫通穴7の直径や表面導体11の幅よりも小さくすることができる。これにより、スルーホール8の全周に表面導体11を形成することができ、電界めっきの形成が可能になる。従って、スルーホール8の箇所を側面メタライズが形成されたスルーホールにすることができ、表面導体11と内層導体12を電気接続することができる。   In this way, the electrical connection between the power supply lead pin 4 and the surface conductor 11 is performed by the solder 16, and a through hole 8 having a diameter smaller than the width of the surface conductor 11 is formed in the vicinity of the power supply lead pin 4. Since the power supply lead pin 4 is not inserted into the through hole 8, the diameter of the through hole 8 can be made smaller than the diameter of the lead pin through hole 7 and the width of the surface conductor 11. Thereby, the surface conductor 11 can be formed in the perimeter of the through hole 8, and formation of electroplating is attained. Therefore, the through hole 8 can be a through hole in which side metallization is formed, and the surface conductor 11 and the inner layer conductor 12 can be electrically connected.

以上により、電源用リードピン4をX方向に狭ピッチで配置でき、FPC曲がりが発生しても、半田16、表面導体11およびスルーホール8付近への応力印加を回避でき、電源用リードピン4と内層導体12の電気接続を保つことが可能となる。   As described above, the power supply lead pins 4 can be arranged at a narrow pitch in the X direction, and even if an FPC bend occurs, stress application to the vicinity of the solder 16, the surface conductor 11, and the through hole 8 can be avoided. It becomes possible to maintain the electrical connection of the conductor 12.

なお、表面導体11は、リードピン用貫通穴7のY方向の両側に設けるものに限られる訳ではなく、スルーホール8側の片側でも、半田16によって表面導体11と電気接続が可能であり、同様の作用効果を奏する。また、表面導体11は、電源用リードピン4の並び方向に対して垂直方向であるY方向に伸びるように配置されているので狭ピッチ実装に好適であるが、これに限られる訳ではなく、交差方向に伸びるような配置も可能である。また、半田16は一般的に使用される接合材として例示したものであり、導電性接着剤といった材料を使用するようにしても良い。   The surface conductor 11 is not limited to those provided on both sides in the Y direction of the lead pin through-hole 7, and can be electrically connected to the surface conductor 11 by the solder 16 on one side on the through hole 8 side. Has the effect of. Further, since the surface conductor 11 is arranged so as to extend in the Y direction which is perpendicular to the direction in which the power supply lead pins 4 are arranged, it is suitable for narrow pitch mounting, but is not limited to this. An arrangement extending in the direction is also possible. Further, the solder 16 is exemplified as a commonly used bonding material, and a material such as a conductive adhesive may be used.

また、図5、図6は、この発明の実施の形態1による基板を用いる光モジュールを示す構成図であり、他の例として、図5に図1(a)のリードピン周辺拡大図を示し、図6に図5のB−B部の断面図を示す。なお、各図において、同一符号は同一または相当部分を示す。図5、図6に示すように補強板13を誘電体層14の上面に設けるようにしても良く、FPC曲げ時の表面導体11への応力印加を回避できるという同様の作用効果を奏する。また、補強板13の形状は全周に形成するものに限られる訳ではなく、例えばコの字形状でも良く、要するに表面導体11の変形を防げるようなものであれば良い。   5 and 6 are configuration diagrams showing an optical module using the substrate according to Embodiment 1 of the present invention. As another example, FIG. 5 shows an enlarged view around the lead pin of FIG. FIG. 6 is a cross-sectional view taken along the line BB in FIG. In each figure, the same numerals indicate the same or corresponding parts. As shown in FIGS. 5 and 6, the reinforcing plate 13 may be provided on the upper surface of the dielectric layer 14, and a similar effect is achieved in that application of stress to the surface conductor 11 during FPC bending can be avoided. In addition, the shape of the reinforcing plate 13 is not limited to the shape formed on the entire circumference, and may be, for example, a U-shape, and may be any shape as long as the deformation of the surface conductor 11 can be prevented.

次に、この発明の実施の形態1による表面導体11の寸法例を図4の例1に示す。図4の例1において、電源用リードピン4の寸法a×bが0.1mm×0.2mm、リードピッチfが0.6mmの場合、一般的な電源用リードピンの位置ずれ0.1mmを考慮し、リードピン用貫通穴7の直径cはφ0.42mmとしている。そして、表面導体11の幅dはリードピン用貫通穴7の直径cと同じ0.42mmとしている。スルーホール8の直径eは、電源用リードピン4を挿入しないことから、0.2mmと小さく形成できる。スルーホール8の全周に0.11mm以上の幅をもつ表面導体11を形成できることから、電界めっきが可能となり、スルーホール8が形成できる。隣合う表面導体11のギャップgは0.18mm確保され、表面導体11同士のショートや半田16によるショートの発生なく、電源用リードピン4の狭ピッチな配置が可能となる。   Next, a dimension example of the surface conductor 11 according to Embodiment 1 of the present invention is shown in Example 1 of FIG. In Example 1 of FIG. 4, when the dimension a × b of the power supply lead pin 4 is 0.1 mm × 0.2 mm and the lead pitch f is 0.6 mm, the positional deviation of a general power supply lead pin is 0.1 mm. The diameter c of the lead pin through hole 7 is φ0.42 mm. The width d of the surface conductor 11 is 0.42 mm which is the same as the diameter c of the lead pin through hole 7. The diameter e of the through hole 8 can be formed as small as 0.2 mm because the power supply lead pin 4 is not inserted. Since the surface conductor 11 having a width of 0.11 mm or more can be formed on the entire circumference of the through hole 8, electroplating is possible and the through hole 8 can be formed. The gap g between the adjacent surface conductors 11 is secured to 0.18 mm, and the power supply lead pins 4 can be arranged in a narrow pitch without occurrence of a short circuit between the surface conductors 11 or a short circuit due to the solder 16.

一方、従来構成を想定した表面導体11の寸法例を図4の例2に示す。図4の例2において、表面導体11の幅dが、リードピン用貫通穴7の直径cのφ0.42mmよりも大きく、電界メッキが可能な0.62mmである場合、隣合う表面導体層11のギャップgは−0.02mmとなり、表面導体11同士がショートすることが分かる。以上により、スルーホール8の直径eと、リードピン用貫通穴7の直径cと、表面導体11の幅dの関係式は、次のような式(1)、(2)となり、実施の形態1による例1は、従来構成を想定した例2とはcとdの関係が異なることが特徴である。
例1: e<d≦c (1)
例2: e<c<d (2)
On the other hand, a dimension example of the surface conductor 11 assuming a conventional configuration is shown in Example 2 of FIG. In the example 2 of FIG. 4, when the width d of the surface conductor 11 is larger than φ0.42 mm of the diameter c of the lead pin through hole 7 and is 0.62 mm capable of electroplating, the adjacent surface conductor layers 11 The gap g is -0.02 mm, and it can be seen that the surface conductors 11 are short-circuited. As described above, the relational expression of the diameter e of the through hole 8, the diameter c of the lead pin through hole 7, and the width d of the surface conductor 11 is expressed by the following expressions (1) and (2). Example 1 is characterized in that the relationship between c and d is different from Example 2 assuming a conventional configuration.
Example 1: e <d ≦ c (1)
Example 2: e <c <d (2)

以上のように、この発明の実施の形態1による基板を用いる光モジュールにおいては、リードピン用貫通穴7に挿入した電源用リードピン4と表面導体11との電気接続は半田16で行い、リードピン用貫通穴7の直径以下の幅の表面導体11と内層導体12との電気接続は、表面導体11の幅よりも小さい直径のスルーホール8で行うように構成している。これにより、位置合わせが容易なリードピン接続により、安価に狭ピッチ実装が可能となるという作用効果を奏する。   As described above, in the optical module using the substrate according to the first embodiment of the present invention, the electrical connection between the power supply lead pin 4 inserted into the lead pin through hole 7 and the surface conductor 11 is performed by the solder 16, and the lead pin penetration is performed. The electrical connection between the surface conductor 11 having a width equal to or smaller than the diameter of the hole 7 and the inner layer conductor 12 is performed by the through hole 8 having a diameter smaller than the width of the surface conductor 11. As a result, it is possible to achieve a narrow pitch mounting at a low cost by the lead pin connection that is easy to align.

実施の形態2.
図7、図8は、この発明の実施の形態2による基板を用いる光モジュールを示す構成図であり、図7に図1(a)のリードピン周辺拡大図を示し、図8に図7のC−C部の断面図を示す。なお、各図において、同一符号は同一または相当部分を示す。図7、8において、実施の形態2による基板を用いる光モジュールは、実施の形態1の構成に加え、スルーホール8に半田18を追加したFPC構造を備えている。それ以外の構成は、図1〜図6に示した実施の形態1と同様であるため、その動作も含めて説明を省略する。なお、半田18は一般的に使用される接合材として例示したものであり、導電性接着剤といった材料を使用するようにしても良い。
Embodiment 2. FIG.
7 and 8 are block diagrams showing an optical module using a substrate according to Embodiment 2 of the present invention. FIG. 7 shows an enlarged view around the lead pin of FIG. 1 (a), and FIG. -C shows a sectional view of part C. In each figure, the same numerals indicate the same or corresponding parts. 7 and 8, the optical module using the substrate according to the second embodiment has an FPC structure in which solder 18 is added to the through hole 8 in addition to the configuration of the first embodiment. Since the other configuration is the same as that of the first embodiment shown in FIGS. 1 to 6, the description including the operation thereof is omitted. The solder 18 is exemplified as a commonly used bonding material, and a material such as a conductive adhesive may be used.

次に動作について説明する。図7、図8において、実施の形態2による基板を用いる光モジュールの基本的な動作は、実施の形態1と同様である。ただし、半田18有の実施の形態2では、半田18無の実施の形態1に比べ、スルーホール8と表面導体11との接続断面積は、次の式(3)、(4)から約2.78倍にすることができる。なお、スルーホール8の半径rが0.1mmで、導体層の厚みtが一般的な0.018mmの例である。これにより、導体層にある抵抗値が低下し、例えばペルチェ素子といった大電流を流す経路の電圧降下防止や温度上昇防止に有効である。
半田18無:2πr×t=2π×0.1×0.018=0.011mm (3)
半田18有:πr=π×0.1=0.031mm (4)
Next, the operation will be described. 7 and 8, the basic operation of the optical module using the substrate according to the second embodiment is the same as that of the first embodiment. However, in the second embodiment with the solder 18, the connection cross-sectional area between the through hole 8 and the surface conductor 11 is about 2 from the following formulas (3) and (4), as compared with the first embodiment without the solder 18. .78 times. In this example, the radius r of the through hole 8 is 0.1 mm, and the thickness t of the conductor layer is a general 0.018 mm. As a result, the resistance value in the conductor layer is lowered, which is effective in preventing voltage drop and temperature rise in a path through which a large current flows, such as a Peltier element.
No solder 18: 2πr × t = 2π × 0.1 × 0.018 = 0.011 mm 2 (3)
18 solder: πr 2 = π × 0.1 2 = 0.031 mm 2 (4)

以上のように、この発明の実施の形態2による基板を用いる光モジュールにおいては、実施の形態1と同様の構成に加え、スルーホール8に半田18を充填するように構成している。これにより、実施の形態1と同様の作用効果に加え、経路の抵抗値が低下し、電圧降下防止や温度上昇防止に有効であり、ひいては、送信性能または受信性能に優れ低消費電力という作用効果を奏する。   As described above, in the optical module using the substrate according to the second embodiment of the present invention, the through hole 8 is filled with the solder 18 in addition to the same configuration as the first embodiment. As a result, in addition to the same effects as those of the first embodiment, the resistance value of the path is reduced, which is effective for preventing voltage drop and temperature rise, and as a result, has the effect of excellent transmission performance and reception performance and low power consumption. Play.

なお、この発明の実施の形態1、2による基板においては、ポリイミドを材料に用いるフレキシブルプリント基板による構成例を示したが、材料や構成は、これに限られるものではなく、例えば、ポリイミド以外の材料を用いたり、いわゆるリジッドプリント基板を用いるようにしても良く、狭ピッチ実装に同様の作用効果を奏する。なお、折り曲げることがないリジッドプリント基板を用いる場合、補強板13が省略可能であることは言うまでもない。   In addition, in the board | substrate by Embodiment 1, 2 of this invention, although the structural example by the flexible printed circuit board which uses a polyimide for the material was shown, material and a structure are not restricted to this, For example, other than a polyimide A material may be used, or a so-called rigid printed board may be used, and the same effect can be obtained for narrow pitch mounting. In addition, when using the rigid printed circuit board which is not bent, it cannot be overemphasized that the reinforcement board 13 is omissible.

また、この発明の実施の形態1、2による基板においては、集積型光モジュールといった光モジュールの狭ピッチ実装に好適な構成例を示したが、これに限られるものではなく、光モジュール以外への適用も可能であり、要するにリードピン接続による狭ピッチ実装であれば、同様の作用効果を奏する。   Further, in the substrates according to the first and second embodiments of the present invention, the configuration example suitable for the narrow pitch mounting of the optical module such as the integrated optical module has been shown. In short, if the mounting is narrow pitch by lead pin connection, the same effect is obtained.

また、上述のように、この発明の実施の形態1、2による基板を用いる光モジュールは、小型パッケージに位置合わせが容易なリードピン接続方法を用い、リードピンを曲げるための追加の加工が不要で安価に狭ピッチ実装を行うことで、光モジュールとして構成することができる。これにより、狭ピッチ実装工程のスループットが良く、経済的で集積度が高く小型の光モジュールを実現できるという作用効果を奏する。さらに、この発明の実施の形態2による基板を用いる光モジュールによれば、送信性能または受信性能に優れ低消費電力のものを実現できるという作用効果を奏する。   Further, as described above, the optical module using the substrate according to the first and second embodiments of the present invention uses a lead pin connection method that can be easily aligned with a small package, and does not require additional processing for bending the lead pin, and is inexpensive. By performing narrow pitch mounting, it can be configured as an optical module. Thereby, the throughput of the narrow pitch mounting process is good, and there is an effect that it is possible to realize an economical, highly integrated and compact optical module. Furthermore, according to the optical module using the substrate according to the second embodiment of the present invention, there is an effect that it is possible to realize a module having excellent transmission performance or reception performance and low power consumption.

実施の形態3.
図9は、この発明の実施の形態3による光通信システムを示す構成図である。なお、各図において、同一符号は同一または相当部分を示す。図9において、実施の形態3による光通信システムは、光送信装置21、光受信装置22を備え、光ファイバといった光伝送路23を介して光学的に接続されている。
Embodiment 3 FIG.
FIG. 9 is a block diagram showing an optical communication system according to Embodiment 3 of the present invention. In each figure, the same numerals indicate the same or corresponding parts. In FIG. 9, the optical communication system according to the third embodiment includes an optical transmitter 21 and an optical receiver 22, and is optically connected via an optical transmission line 23 such as an optical fiber.

この発明の実施の形態1、2による基板は、この基板を用いる上述の光送信モジュールとしての光モジュールと、この光モジュールにより電気信号から変換された光信号を送信する送信器と、を備えた光通信装置である光送信装置21として構成することができる。これにより、光モジュールが上述のように経済的で集積度が高く小型であり、さらに送信性能に優れ低消費電力であることから、経済的で設置性や送信性能に優れた光送信装置を実現できるという作用効果を奏する。   The substrates according to the first and second embodiments of the present invention include an optical module as the above-described optical transmission module using the substrate, and a transmitter that transmits an optical signal converted from an electrical signal by the optical module. It can be configured as an optical transmission device 21 which is an optical communication device. As a result, the optical module is economical, highly integrated and compact as described above, and it has excellent transmission performance and low power consumption, thus realizing an economical optical transmitter with excellent installation and transmission performance. There is an effect of being able to.

また、この発明の実施の形態1、2による基板は、この基板を用いる上述の光受信モジュールとしての光モジュールと、この光モジュールにより光信号から変換された電気信号を受信する受信器と、を備えた光通信装置である光受信装置22として構成することができる。これにより、光モジュールが上述のように経済的で集積度が高く小型であり、さらに受信性能に優れ低消費電力であることから、経済的で設置性や受信性能に優れた光受信装置を実現できるという作用効果を奏する。   The substrates according to the first and second embodiments of the present invention include an optical module as the above-described optical receiver module using the substrate, and a receiver that receives an electrical signal converted from an optical signal by the optical module. The optical receiver 22 can be configured as an optical communication device provided. As a result, the optical module is economical, highly integrated and compact as described above, and it has excellent reception performance and low power consumption, thus realizing an optical receiver that is economical and excellent in installation and reception performance. There is an effect of being able to.

そして、図9において、この発明の実施の形態1、2による基板を用いる光モジュールは、光送信装置21から送信された光信号を光伝送路23で伝送し、光受信装置22で受信する光通信システムに適用するようにしても良い。これにより、光送信装置21および光受信装置22が上述のような優れた経済性や性能をもつことから、経済的で光通信性能に優れた光通信システムを実現できるという作用効果を奏する。なお、この発明の実施の形態1、2による基板を用いる光モジュールを光送信装置および光受信装置のいずれかに適用する構成も可能である。   In FIG. 9, the optical module using the substrates according to the first and second embodiments of the present invention transmits the optical signal transmitted from the optical transmission device 21 through the optical transmission path 23 and receives it by the optical reception device 22. You may make it apply to a communication system. Thereby, since the optical transmitter 21 and the optical receiver 22 have the above-described excellent economy and performance, there is an effect that an optical communication system that is economical and excellent in optical communication performance can be realized. In addition, the structure which applies the optical module using the board | substrate by Embodiment 1, 2 of this invention to either an optical transmitter or an optical receiver is also possible.

1 レセプタクル、2 パッケージ、3 セラミック、4 電源用リードピン、5 信号用リードピン、6 フレキシブルプリント基板(FPC)、7 リードピン用貫通穴、8、9 スルーホール、10 信号用ランド、11 表面導体、12、12a 内層導体、13 補強板、14、15 誘電体層、16、17、18 半田、21 光送信装置、22 光受信装置、23 光伝送路。   DESCRIPTION OF SYMBOLS 1 Receptacle, 2 Package, 3 Ceramic, 4 Power supply lead pin, 5 Signal lead pin, 6 Flexible printed circuit board (FPC), 7 Lead pin through-hole, 8, 9 Through hole, 10 Signal land, 11 Surface conductor, 12, 12a Inner layer conductor, 13 Reinforcing plate, 14, 15 Dielectric layer, 16, 17, 18 Solder, 21 Optical transmitter, 22 Optical receiver, 23 Optical transmission line.

Claims (9)

第1の誘電体層と、第2の誘電体層と、前記第1の誘電体層および前記第2の誘電体層に挟まれて設けられた複数の内層導体と、前記第1の誘電体層の表面に設けられた複数の表面導体と、複数の前記表面導体のそれぞれ、前記第1の誘電体層および前記第2の誘電体層を貫通して設けられた複数のリードピン用貫通穴と、複数の前記表面導体のそれぞれ、前記第1の誘電体層、複数の前記内層導体のそれぞれおよび前記第2の誘電体層を貫通して設けられ、複数の前記表面導体および複数の前記内層導体をそれぞれ電気的に接続する複数のスルーホールと、を備えたことを特徴とする基板。   A first dielectric layer; a second dielectric layer; a plurality of inner layer conductors sandwiched between the first dielectric layer and the second dielectric layer; and the first dielectric A plurality of surface conductors provided on the surface of the layer, and a plurality of lead pin through holes provided through the first dielectric layer and the second dielectric layer, respectively. Each of the plurality of surface conductors, the first dielectric layer, each of the plurality of inner layer conductors, and the second dielectric layer are provided through the plurality of surface conductors and the plurality of inner layer conductors. And a plurality of through-holes for electrically connecting the two to each other. 複数の前記リードピン用貫通穴の直径をcとし、複数の前記表面導体の幅をdとし、複数の前記スルーホールの直径をeとするとき、e<d≦cであることを特徴とする請求項1に記載の基板。   The diameter of the plurality of lead pin through holes is c, the width of the plurality of surface conductors is d, and the diameter of the plurality of through holes is e, e <d ≦ c. Item 4. The substrate according to Item 1. 複数の前記表面導体が変形しないように前記第1の誘電体層の表面または前記第2の誘電体層の表面に設けられた補強板を備えたフレキシブルプリント基板であることを特徴とする請求項1または請求項2に記載の基板。   The flexible printed circuit board comprising a reinforcing plate provided on the surface of the first dielectric layer or the surface of the second dielectric layer so that the plurality of surface conductors are not deformed. The substrate according to claim 1 or 2. 複数の前記スルーホールに電気的な接続材が充填されたことを特徴とする請求項1〜請求項3のいずれかに記載の基板。   The substrate according to claim 1, wherein an electrical connection material is filled in the plurality of through holes. 請求項1〜請求項4のいずれかに記載の基板の複数の前記リードピン用貫通穴に複数のリードピンがそれぞれ挿入され、この挿入された複数のリードピンが複数の前記表面導体にそれぞれ接続材により電気的に接続されたことを特徴とする基板の接続構造。   5. A plurality of lead pins are respectively inserted into the plurality of lead pin through holes of the substrate according to claim 1, and the plurality of inserted lead pins are electrically connected to the plurality of surface conductors by connecting members, respectively. Board connection structure, characterized in that it is connected electrically. 請求項5に記載の基板の接続構造を備えたことを特徴とする光モジュール。   An optical module comprising the substrate connection structure according to claim 5. 請求項6に記載の光モジュールを用いて光信号を送信するか、または光信号を受信することを特徴とする光通信装置。   An optical communication apparatus that transmits an optical signal or receives an optical signal using the optical module according to claim 6. 請求項7に記載の光通信装置から送信された光信号を光伝送路で伝送し、この伝送された光信号を光受信装置で受信することを特徴とする光通信システム。   8. An optical communication system, wherein an optical signal transmitted from the optical communication apparatus according to claim 7 is transmitted through an optical transmission path, and the transmitted optical signal is received by an optical reception apparatus. 第1の誘電体層と、第2の誘電体層と、前記第1の誘電体層および前記第2の誘電体層に挟まれて設けられた複数の内層導体と、前記第1の誘電体層の表面に設けられた複数の表面導体と、複数の前記表面導体のそれぞれ、前記第1の誘電体層および前記第2の誘電体層を貫通して設けられた複数のリードピン用貫通穴と、複数の前記表面導体のそれぞれ、前記第1の誘電体層、複数の前記内層導体のそれぞれおよび前記第2の誘電体層を貫通して設けられ、複数の前記表面導体および複数の前記内層導体をそれぞれ電気的に接続する複数のスルーホールと、を備えた基板の接続方法であって、複数の前記リードピン用貫通穴に複数のリードピンをそれぞれ挿入し、この挿入した複数のリードピンを複数の前記表面導体にそれぞれ接続材により電気的に接続することを特徴とする基板の接続方法。   A first dielectric layer; a second dielectric layer; a plurality of inner layer conductors sandwiched between the first dielectric layer and the second dielectric layer; and the first dielectric A plurality of surface conductors provided on the surface of the layer, and a plurality of lead pin through holes provided through the first dielectric layer and the second dielectric layer, respectively. Each of the plurality of surface conductors, the first dielectric layer, each of the plurality of inner layer conductors, and the second dielectric layer are provided through the plurality of surface conductors and the plurality of inner layer conductors. A plurality of through holes for electrically connecting the plurality of lead pins, the plurality of lead pins being inserted into the plurality of lead pin through holes, and the plurality of inserted lead pins being inserted into the plurality of lead pins. Depending on the connecting material on the surface conductor Connection method of a substrate, characterized by electrically connecting.
JP2013171827A 2013-08-22 2013-08-22 Substrate, connection structure of substrate, optical module, optical communication device, optical communication system and connection method of substrate Pending JP2015041696A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013171827A JP2015041696A (en) 2013-08-22 2013-08-22 Substrate, connection structure of substrate, optical module, optical communication device, optical communication system and connection method of substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013171827A JP2015041696A (en) 2013-08-22 2013-08-22 Substrate, connection structure of substrate, optical module, optical communication device, optical communication system and connection method of substrate

Publications (1)

Publication Number Publication Date
JP2015041696A true JP2015041696A (en) 2015-03-02

Family

ID=52695687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013171827A Pending JP2015041696A (en) 2013-08-22 2013-08-22 Substrate, connection structure of substrate, optical module, optical communication device, optical communication system and connection method of substrate

Country Status (1)

Country Link
JP (1) JP2015041696A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105549160A (en) * 2015-11-27 2016-05-04 青岛海信宽带多媒体技术有限公司 Optical module
JP2016181584A (en) * 2015-03-24 2016-10-13 日本オクラロ株式会社 Optical module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5325866A (en) * 1976-08-23 1978-03-10 Mitsubishi Electric Corp Method of producing printed circuit board
JPH0493180U (en) * 1990-12-25 1992-08-13
JP2000091724A (en) * 1998-09-11 2000-03-31 Toyota Motor Corp Printed board
JP2008250360A (en) * 2004-04-29 2008-10-16 Sumitomo Electric Ind Ltd Optical transceiver
JP2009206195A (en) * 2008-02-26 2009-09-10 Hitachi Ltd Wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5325866A (en) * 1976-08-23 1978-03-10 Mitsubishi Electric Corp Method of producing printed circuit board
JPH0493180U (en) * 1990-12-25 1992-08-13
JP2000091724A (en) * 1998-09-11 2000-03-31 Toyota Motor Corp Printed board
JP2008250360A (en) * 2004-04-29 2008-10-16 Sumitomo Electric Ind Ltd Optical transceiver
JP2009206195A (en) * 2008-02-26 2009-09-10 Hitachi Ltd Wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181584A (en) * 2015-03-24 2016-10-13 日本オクラロ株式会社 Optical module
CN105549160A (en) * 2015-11-27 2016-05-04 青岛海信宽带多媒体技术有限公司 Optical module

Similar Documents

Publication Publication Date Title
WO2016129277A1 (en) Flexible substrate and optical module
CN108445590B (en) Optical module and flexible substrate
JP5361817B2 (en) Optical module
US9025913B2 (en) Interposer for optical module, optical module using the same, method for manufacturing the same
JP2006237449A (en) Interface module for lsi package and lsi package body
US9335496B2 (en) Photoelectric conversion module
JP6055661B2 (en) Optical module and optical transceiver
JP2017134131A (en) Optical module
JP2008015336A (en) Circuit board and semiconductor device optical coupling method
JP2016156893A (en) Optical module
JP5093121B2 (en) Optical module
JP2014030172A (en) Flat cable and electronic apparatus
JP2011014643A (en) High-speed transmission circuit board connection structure
JP2009252918A (en) Optical data link
JP5277874B2 (en) Opto-electric hybrid board and electronic equipment
US8585432B2 (en) Connector and optical transmission apparatus
JP2012059536A (en) Connector, optical transmission apparatus and connector connection method
JP2017058607A (en) Light transmission device and light module
JP2015041696A (en) Substrate, connection structure of substrate, optical module, optical communication device, optical communication system and connection method of substrate
US20080253720A1 (en) Optical module device
JP2011043535A (en) Optical connection device and method of manufacturing the same
JP2009283712A (en) Optical communication module and optical communication device
JP2015225914A (en) Optical module
JP6430296B2 (en) Optical module
KR20180083520A (en) Flexible printed circuit board for display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170425